知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024110269
(43)【公開日】2024-08-15
(54)【発明の名称】電子部品
(51)【国際特許分類】
H01F 27/29 20060101AFI20240807BHJP
【ＦＩ】
H01F27/29 123
【審査請求】未請求
【請求項の数】7
【出願形態】ＯＬ
(21)【出願番号】P 2023014767
(22)【出願日】2023-02-02
(71)【出願人】
【識別番号】000003067
【氏名又は名称】ＴＤＫ株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100124062
【弁理士】
【氏名又は名称】三上 敬史
(72)【発明者】
【氏名】郭 旭冉
(72)【発明者】
【氏名】數田 洋一
(72)【発明者】
【氏名】飛田 和哉
(72)【発明者】
【氏名】志賀 悠人
(72)【発明者】
【氏名】田久保 悠一
(72)【発明者】
【氏名】小林 創
(72)【発明者】
【氏名】小松 大飛
(72)【発明者】
【氏名】▲柳▼沼 達
【テーマコード（参考）】
5E070
【Ｆターム（参考）】
5E070AA01
5E070AB08
5E070EA01
5E070EB04
(57)【要約】
【課題】一対の外部電極間での短絡を抑制する電子部品を提供する。
【解決手段】電子部品ＥＤ１は、素体１と外部電極１０，２０とを備える。素体１は、主面と、第一方向Ｄ１で互いに対向する側面１ｃ，１ｄと、第二方向Ｄ２で互いに対向する側面１ｅ，１ｆを含む。外部電極１０，２０は、主面に配置されており、第一方向Ｄ１で互いに離間している。外部電極１０は、領域Ｒ１と領域Ｒ２とを含む。領域Ｒ１は、第一方向Ｄ１で外部電極２０と対向すると共に、素体１内に位置している端縁１１ｅ，１１ｆを含む。領域Ｒ２は、領域Ｒ１と連続すると共に、主面から露出している。外部電極２０は、領域Ｒ３と領域Ｒ４とを含む。領域Ｒ３は、第一方向Ｄ１で領域Ｒ１と対向すると共に、素体１内に位置している端縁２１ｅ，２１ｆを含む。領域Ｒ４は、領域Ｒ３と連続すると共に、主面１ａから露出している。
【選択図】図３
【解決手段】電子部品ＥＤ１は、素体１と外部電極１０，２０とを備える。素体１は、主面と、第一方向Ｄ１で互いに対向する側面１ｃ，１ｄと、第二方向Ｄ２で互いに対向する側面１ｅ，１ｆを含む。外部電極１０，２０は、主面に配置されており、第一方向Ｄ１で互いに離間している。外部電極１０は、領域Ｒ１と領域Ｒ２とを含む。領域Ｒ１は、第一方向Ｄ１で外部電極２０と対向すると共に、素体１内に位置している端縁１１ｅ，１１ｆを含む。領域Ｒ２は、領域Ｒ１と連続すると共に、主面から露出している。外部電極２０は、領域Ｒ３と領域Ｒ４とを含む。領域Ｒ３は、第一方向Ｄ１で領域Ｒ１と対向すると共に、素体１内に位置している端縁２１ｅ，２１ｆを含む。領域Ｒ４は、領域Ｒ３と連続すると共に、主面１ａから露出している。
【選択図】図３
【特許請求の範囲】
【請求項1】
主面と、第一方向で互いに対向すると共に前記主面と隣り合う一対の第一側面と、前記第一方向に交差する第二方向で互いに対向すると共に前記主面と隣り合う一対の第二側面を含む素体と、
前記主面に配置されており、前記第一方向で互いに離間している第一外部電極及び第二外部電極と、
を備え、
前記第一外部電極は、
前記第一方向で前記第二外部電極と対向すると共に前記素体内に位置している端縁を含む、第一領域と、
前記第一領域と連続すると共に前記主面から露出している第二領域と、を含み、
前記第二外部電極は、
前記第一方向で前記第一領域と対向すると共に前記素体内に位置している端縁を含む、第三領域と、
前記第三領域と連続すると共に前記主面から露出している、第四領域と、を含む、電子部品。
前記主面に配置されており、前記第一方向で互いに離間している第一外部電極及び第二外部電極と、
を備え、
前記第一外部電極は、
前記第一方向で前記第二外部電極と対向すると共に前記素体内に位置している端縁を含む、第一領域と、
前記第一領域と連続すると共に前記主面から露出している第二領域と、を含み、
前記第二外部電極は、
前記第一方向で前記第一領域と対向すると共に前記素体内に位置している端縁を含む、第三領域と、
前記第三領域と連続すると共に前記主面から露出している、第四領域と、を含む、電子部品。
【請求項2】
前記第一外部電極及び前記第二外部電極それぞれの全体は、前記主面に直交する方向から見て、前記一対の第一側面をそれぞれ含む一対の第一仮想面と、前記一対の第二側面をそれぞれ含む一対の第二仮想面と、で画成される領域に位置している、請求項１に記載の電子部品。
【請求項3】
前記第二領域及び前記第四領域のそれぞれは、前記一対の第一側面をそれぞれ含む一対の仮想面のうち対応する仮想面に、前記主面に直交する方向から見て位置する外縁を含む、請求項１に記載の電子部品。
【請求項4】
前記第二領域及び前記第四領域のそれぞれは、前記一対の第二側面をそれぞれ含む一対の仮想面のうち対応する仮想面に、前記主面に直交する方向から見てそれぞれ位置する一対の外縁を含む、請求項１に記載の電子部品。
【請求項5】
前記第一領域及び前記第三領域のそれぞれは、前記主面に直交する方向から見て、前記一対の第二側面をそれぞれ含む一対の仮想面から離間している、請求項１に記載の電子部品。
【請求項6】
前記一対の第二仮想面のそれぞれと前記第一領域との前記第二方向での離間距離は、前記第一領域の前記第一方向での長さより大きく、
前記一対の第二仮想面のそれぞれと前記第三領域との前記第二方向での離間距離は、前記第三領域の前記第一方向での長さより大きい、請求項５に記載の電子部品。
前記一対の第二仮想面のそれぞれと前記第三領域との前記第二方向での離間距離は、前記第三領域の前記第一方向での長さより大きい、請求項５に記載の電子部品。
【請求項7】
前記第一外部電極の面積に対する前記第一領域の面積の割合と、前記第二外部電極の面積に対する前記第三領域の面積の割合とは、０．１～０．２である、請求項１に記載の電子部品。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電子部品に関する。
【背景技術】
【0002】
知られている電子部品は、素体と、素体に配置されていると共に互いに離間している一対の外部電極と、を備える（たとえば、特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１８－１１３２９９号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
上述した電子部品では、以下の理由から、一対の外部電極が短絡するおそれがある。
外部電極上には、電子部品の実装性を高めるために、めっき膜が形成されることがある。めっき膜が外部電極上に形成される際に、めっき膜が、素体上で、外部電極から成長することがある。たとえば、めっき膜が、一対の外部電極のそれぞれから、素体上で成長する場合、一対の外部電極の間隔が、実質的に、狭まる。この場合、一対の外部電極が短絡するおそれがある。めっき膜が素体上で成長する現象は、めっき伸びと呼ばれる。
外部電極上には、電子部品の実装性を高めるために、めっき膜が形成されることがある。めっき膜が外部電極上に形成される際に、めっき膜が、素体上で、外部電極から成長することがある。たとえば、めっき膜が、一対の外部電極のそれぞれから、素体上で成長する場合、一対の外部電極の間隔が、実質的に、狭まる。この場合、一対の外部電極が短絡するおそれがある。めっき膜が素体上で成長する現象は、めっき伸びと呼ばれる。
【0005】
本発明の一つの態様は、一対の外部電極間での短絡を抑制する電子部品を提供することを目的とする。
【課題を解決するための手段】
【0006】
本発明の一つの態様に係る電子部品は、素体と、第一外部電極及び第二外部電極と、を備える。素体は、主面と、第一方向で互いに対向すると共に主面と隣り合う一対の第一側面と、第一方向に交差する第二方向で互いに対向すると共に主面と隣り合う一対の第二側面を含む。第一外部電極及び第二外部電極は、主面に配置されており、第一方向で互いに離間している。第一外部電極は、第一領域と第二領域とを含む。第一領域は、第一方向で第二外部電極と対向すると共に、素体内に位置している端縁を含む。第二領域は、第一領域と連続すると共に、主面から露出している。第二外部電極は、第三領域と第四領域とを含む。第三領域は、第一方向で第一領域と対向すると共に、素体内に位置している端縁を含む。第四領域は、第三領域と連続すると共に、主面から露出している。
【0007】
上記一つの態様では、第一領域及び第三領域のそれぞれが含む端縁は、第一方向で互いに対向している。各端縁は、素体内に位置している。したがって、めっき膜が、第一外部電極及び第二外部電極のそれぞれに形成される場合でも、めっき伸びが、各端縁から生じがたい。第一外部電極と第二外部電極との間隔が、狭まりがたい。この結果、上記一つの態様は、第一外部電極と第二外部電極との短絡を抑制する。
第一領域及び第三領域のそれぞれが含む端縁は、素体内に位置している。したがって、上記一つの態様は、素体と、第一外部電極及び第二外部電極との接続強度を向上する。
第一領域及び第三領域のそれぞれが含む端縁は、素体内に位置している。したがって、上記一つの態様は、素体と、第一外部電極及び第二外部電極との接続強度を向上する。
【0008】
上記一つの態様では、第一外部電極及び第二外部電極それぞれの全体は、主面に直交する方向から見て、一対の第一側面をそれぞれ含む一対の第一仮想面と、一対の第二側面をそれぞれ含む一対の第二仮想面と、で画成される領域に位置していてもよい。
第一外部電極及び第二外部電極それぞれの全体が、一対の第一仮想面と一対の第二仮想面とで画成される領域に位置している構成では、電子部品が電子機器にはんだ実装される際に、はんだフィレットが形成される領域が増加しがたい。したがって、本構成は、電子機器への、電子部品の実装密度を向上し得る。電子機器は、たとえば、回路基板又は電子部品を含む。
第一外部電極及び第二外部電極それぞれの全体が、一対の第一仮想面と一対の第二仮想面とで画成される領域に位置している構成では、電子部品が電子機器にはんだ実装される際に、はんだフィレットが形成される領域が増加しがたい。したがって、本構成は、電子機器への、電子部品の実装密度を向上し得る。電子機器は、たとえば、回路基板又は電子部品を含む。
【0009】
上記一つの態様では、第二領域及び第四領域のそれぞれは、一対の第一側面をそれぞれ含む一対の仮想面のうち対応する仮想面に、主面に直交する方向から見て位置する外縁を含んでもよい。
第二領域及び第四領域のそれぞれが、上記外縁を含む構成では、第二領域及び第四領域の、第一方向での各長さが増加する。したがって、本構成は、第二領域及び第四領域の各面積を増加させ得る。この結果、本構成は、電子部品の実装強度を向上し得る。
第二領域及び第四領域のそれぞれが、上記外縁を含む構成では、第二領域及び第四領域の、第一方向での各長さが増加する。したがって、本構成は、第二領域及び第四領域の各面積を増加させ得る。この結果、本構成は、電子部品の実装強度を向上し得る。
【0010】
上記一つの態様では、第二領域及び第四領域のそれぞれは、一対の第二側面をそれぞれ含む一対の仮想面のうち対応する仮想面に、主面に直交する方向から見てそれぞれ位置する一対の外縁を含んでもよい。
第二領域及び第四領域のそれぞれが、上記一対の外縁を含む構成では、第二領域及び第四領域の、第二方向での各長さが増加する。したがって、本構成は、第一外部電極及び第二外部電極の各面積を増加させ得る。この結果、本構成は、電子部品の実装強度を向上し得る。
第二領域及び第四領域のそれぞれが、上記一対の外縁を含む構成では、第二領域及び第四領域の、第二方向での各長さが増加する。したがって、本構成は、第一外部電極及び第二外部電極の各面積を増加させ得る。この結果、本構成は、電子部品の実装強度を向上し得る。
【0011】
上記一つの態様では、第一領域及び第三領域のそれぞれは、主面に直交する方向から見て、一対の第二側面をそれぞれ含む一対の仮想面から離間していてもよい。
第一領域及び第三領域のそれぞれが、上記一対の仮想面から離間している構成では、第一領域及び第三領域のそれぞれが含む端縁が、素体内に確実に位置しやすい。したがって、本構成は、第一外部電極と第二外部電極との短絡を確実に抑制する。
第一領域及び第三領域のそれぞれが、上記一対の仮想面から離間している構成では、第一領域及び第三領域のそれぞれが含む端縁が、素体内に確実に位置しやすい。したがって、本構成は、第一外部電極と第二外部電極との短絡を確実に抑制する。
【0012】
上記一つの態様では、一対の第二仮想面のそれぞれと第一領域との第二方向での離間距離は、第一領域の第一方向での長さより大きくてもよい。一対の第二仮想面のそれぞれと第三領域との第二方向での離間距離は、第三領域の第一方向での長さより大きくてもよい。
一対の第二仮想面のそれぞれと第一領域との第二方向での離間距離が、第一領域の第一方向での長さより大きい構成では、第一領域が、一対の第二仮想面のそれぞれから確実に離間する。一対の第二仮想面のそれぞれと第三領域との第二方向での離間距離が、第三領域の第一方向での長さより大きい構成では、第三領域が、一対の第二仮想面のそれぞれから確実に離間する。したがって、第一領域及び第三領域のそれぞれが含む端縁が、素体内により一層確実に位置しやすい。この結果、これらの構成は、第一外部電極と第二外部電極との短絡をより一層確実に抑制する。
一対の第二仮想面のそれぞれと第一領域との第二方向での離間距離が、第一領域の第一方向での長さより大きい構成では、第一領域が、一対の第二仮想面のそれぞれから確実に離間する。一対の第二仮想面のそれぞれと第三領域との第二方向での離間距離が、第三領域の第一方向での長さより大きい構成では、第三領域が、一対の第二仮想面のそれぞれから確実に離間する。したがって、第一領域及び第三領域のそれぞれが含む端縁が、素体内により一層確実に位置しやすい。この結果、これらの構成は、第一外部電極と第二外部電極との短絡をより一層確実に抑制する。
【0013】
上記一つの態様では、第一外部電極の面積に対する第一領域の面積の割合と、第二外部電極の面積に対する第三領域の面積の割合とは、０．１～０．２であってもよい。
上記各割合が、０．１～０．２である構成は、第一外部電極及び第二外部電極との接続強度を向上すると共に、第二領域及び第四領域の各面積を確保し得る。したがって、本構成は、電子部品の実装強度を確保し得る。
上記各割合が、０．１～０．２である構成は、第一外部電極及び第二外部電極との接続強度を向上すると共に、第二領域及び第四領域の各面積を確保し得る。したがって、本構成は、電子部品の実装強度を確保し得る。
【発明の効果】
【0014】
本発明の一つの態様は、一対の外部電極間での短絡を抑制する電子部品を提供する。
【図面の簡単な説明】
【0015】
【発明を実施するための形態】
【0016】
以下、添付図面を参照して、本発明の実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。本明細書では、図１～図８を参照しながら、電子部品ＥＤ１の構成及び製造方法を説明する。電子部品ＥＤ１は、たとえば、積層インダクタを含む。本実施形態では、電子部品ＥＤ１は、積層インダクタによって構成されている。
【0017】
図１は、本実施形態に係る電子部品を示す斜視図である。図２は、本実施形態に係る電子部品を示す側面図である。図３は、本実施形態に係る電子部品を示す底面図である。図４及び図５は、本実施形態に係る電子部品を示す側面図である。図６及び図７は、本実施形態に係る電子部品を示す斜視図である。図８は、本実施形態に係る電子部品を示す分解斜視図である。
【0018】
【0019】
素体１は、たとえば、直方体形状を呈している。素体１は、互いに対向している一対の主面１ａ，１ｂと、互いに対向している一対の側面１ｃ，１ｄと、互いに対向している一対の側面１ｅ，１ｆと、を有している。素体１の表面は、主面１ａ，１ｂ及び四つの側面１ｃ，１ｄ，１ｅ，１ｆを含む。主面１ａ，１ｂ及び四つの側面１ｃ，１ｄ，１ｅ，１ｆのそれぞれは、矩形状を呈する。たとえば、側面１ｃ，１ｄが、一対の第一側面を含む場合、側面１ｅ，１ｆは、一対の第二側面を含む。
【0020】
本実施形態では、主面１ａは、実装面を構成している。電子部品ＥＤ１が電子機器に実装される際に、主面１ａは、電子機器と対向する。上記電子機器は、回路基板又は電子部品を含む。主面１ｂが、実装面を構成してもよい。本明細書での「直方体形状」は、角部及び稜線部が面取りされている直方体の形状、及び、角部及び稜線部が丸められている直方体の形状を含む。本明細書での「矩形状」は、たとえば、各角が面取りされている形状、及び、各角が丸められている形状を含む。
【0021】
側面１ｃ，１ｄは、第一方向Ｄ１で互いに対向する。側面１ｅ，１ｆは、第二方向Ｄ２で互いに対向する。主面１ａ，１ｂは、第三方向Ｄ３で互いに対向する。第一方向Ｄ１は、第二方向Ｄ２に交差すると共に、第三方向Ｄ３に交差する。第一方向Ｄ１は、たとえば、第二方向Ｄ２に直交すると共に、第三方向Ｄ３に直交する。第二方向Ｄ２は、第三方向Ｄ３に交差する。第二方向Ｄ２は、たとえば、第三方向Ｄ３に直交する。本実施形態では、第三方向Ｄ３は、主面１ａに直交する。
【0022】
主面１ａ，１ｂのそれぞれは、側面１ｃ，１ｄを連結するように第一方向Ｄ１に延在していると共に、側面１ｅ，１ｆを連結するように第二方向Ｄ２に延在している。側面１ｃ，１ｄのそれぞれは、主面１ａ，１ｂを連結するように第三方向Ｄ３に延在していると共に、側面１ｅ，１ｆを連結するように第二方向Ｄ２に延在している。側面１ｅ，１ｆのそれぞれは、主面１ａ，１ｂを連結するように第三方向Ｄ３に延在していると共に、側面１ｃ，１ｄを連結するように第一方向Ｄ１に延在している。主面１ａ，１ｂのそれぞれは、四つの側面１ｃ，１ｄ，１ｅ，１ｆと隣り合う。側面１ｃ，１ｄのそれぞれは、側面１ｅ，１ｆと隣り合う。主面１ａ，１ｂのそれぞれは、四つの側面１ｃ，１ｄ，１ｅ，１ｆのそれぞれと間接的に隣り合ってもよい。
【0023】
第一方向Ｄ１での素体１の長さは、たとえば、約０．４ｍｍである。第二方向Ｄ２での素体１の長さは、たとえば、約０．２ｍｍである。第三方向Ｄ３での素体１の長さは、たとえば、約０．２ｍｍである。本実施形態では、たとえば、第一方向Ｄ１が、素体１の長手方向である。
【0024】
外部電極１０，２０は、主面１ａに配置されている。外部電極１０，２０は、第一方向Ｄ１で互いに離間している。外部電極１０は、外部電極２０よりも側面１ｃ寄りに配置されている。外部電極２０は、外部電極１０よりも側面１ｄ寄りに配置されている。たとえば、外部電極１０が、第一外部電極を含む場合、外部電極２０は、第二外部電極を含む。
【0025】
外部電極１０は、領域Ｒ１と、領域Ｒ１と連続する領域Ｒ２と、を含んでいる。領域Ｒ１は、第一方向Ｄ１で外部電極２０と対向する。領域Ｒ１は、面領域１１ａと面領域１１ｂとを有している。面領域１１ａは、素体１と接している。面領域１１ｂは、第三方向Ｄ３で面領域１１ａと対向している。面領域１１ｂは、端縁１１ｄを含んでいる。端縁１１ｄは、第一方向Ｄ１で、外部電極２０と対向している。
【0026】
領域Ｒ２は、面領域１２ａと面領域１２ｂとを有している。面領域１２ｂは、第三方向Ｄ３で面領域１２ａと対向している。面領域１２ａは、素体１と接している。領域Ｒ２は、主面１ａから露出している。本実施形態では、領域Ｒ２の全体が、主面１ａから露出している。たとえば、領域Ｒ１が、第一領域を含む場合、領域Ｒ２は、第二領域を含む。
【0027】
領域Ｒ１と領域Ｒ２とは、第三方向Ｄ３から見て、たとえば、矩形状を呈している。本実施形態では、第二方向Ｄ２から見て、面領域１１ｂは、面領域１２ｂから離れるに従って、たとえば、単調に素体１に近づいている。面領域１１ｂを含む部分は、第二方向Ｄ２から見て、矩形状を呈してもよい。
【0028】
領域Ｒ１は、一対の端縁１１ｅ，１１ｆを含んでいる。端縁１１ｅ，１１ｆは、第二方向Ｄ２で互いに対向している。端縁１１ｅ，１１ｆは、領域Ｒ１の第二方向Ｄ２での両端を規定する。端縁１１ｅは、第三方向Ｄ３から見て、端縁１１ｆよりも側面１ｅ寄りに位置する。端縁１１ｆは、第三方向Ｄ３から見て、端縁１１ｅよりも側面１ｆ寄りに位置する。
【0029】
領域Ｒ２は、外縁１２ｃと、一対の外縁１２ｅ，１２ｆと、を有している。外縁１２ｃは、領域Ｒ２の第一方向Ｄ１での一端を規定する。外縁１２ｃは、第三方向Ｄ３から見て、領域Ｒ１よりも側面１ｃ寄りに位置する。外縁１２ｅ，１２ｆは、領域Ｒ２の第二方向Ｄ２での両端を規定する。外縁１２ｅは、第三方向Ｄ３から見て、外縁１２ｆよりも側面１ｅ寄りに位置する。外縁１２ｆは、第三方向Ｄ３から見て、外縁１２ｅよりも側面１ｆ寄りに位置する。
【0030】
本実施形態では、側面１ｃ，１ｄ，１ｅ，１ｆは、仮想面に含まれる。仮想面は、たとえば、一対の仮想面ＰＬ１ｃ，ＰＬ１ｄと、一対の仮想面ＰＬ２ｅ，ＰＬ２ｆと、を含む。仮想面ＰＬ１ｃ，ＰＬ１ｄは、側面１ｃ，１ｄをそれぞれ含む。仮想面ＰＬ１ｃは、側面１ｃを含み、仮想面ＰＬ１ｄは、側面１ｄを含む。仮想面ＰＬ１ｃは、主面１ａと直交する。仮想面ＰＬ１ｄは、主面１ａと直交し、かつ、第一方向Ｄ１で仮想面ＰＬ１ｃと対向する。仮想面ＰＬ２ｅ，ＰＬ２ｆは、側面１ｅ，１ｆをそれぞれ含む。仮想面ＰＬ２ｅは、側面１ｅを含み、仮想面ＰＬ２ｆは、側面１ｆを含む。仮想面ＰＬ２ｅは、主面１ａと直交し、仮想面ＰＬ１ｃ及び仮想面ＰＬ１ｄと直交する。仮想面ＰＬ２ｆは、第二方向Ｄ２で仮想面ＰＬ２ｅと対向すると共に、主面１ａと直交し、かつ、仮想面ＰＬ１ｃ及び仮想面ＰＬ１ｄと直交する。たとえば、仮想面ＰＬ１ｃ，ＰＬ１ｄが、一対の第一仮想面を含む場合、仮想面ＰＬ２ｅ，ＰＬ２ｆは、一対の第二仮想面を含む。
【0031】
外部電極１０の全体は、第三方向Ｄ３から見て、仮想面ＰＬ１ｃ，ＰＬ１ｄと、仮想面ＰＬ２ｅ，ＰＬ２ｆと、で画成される領域に位置している。領域Ｒ１及び領域Ｒ２それぞれの全体は、第三方向Ｄ３から見て、仮想面ＰＬ１ｃ，ＰＬ１ｄと、仮想面ＰＬ２ｅ，ＰＬ２ｆと、で画成される領域に位置している。
【0032】
領域Ｒ１は、第三方向Ｄ３から見て、仮想面ＰＬ２ｅ，ＰＬ２ｆから離間している。端縁１１ｅは、第三方向Ｄ３から見て、仮想面ＰＬ２ｅから離間している。端縁１１ｆは、第三方向Ｄ３から見て、仮想面ＰＬ２ｆから離間している。
領域Ｒ２では、外縁１２ｃは、第三方向Ｄ３から見て、領域Ｒ１よりも仮想面ＰＬ１ｃ寄りに位置する。本実施形態では、外縁１２ｃは、仮想面ＰＬ１ｃに、第三方向Ｄ３から見て位置している。外縁１２ｅは、仮想面ＰＬ２ｅに、第三方向Ｄ３から見て位置している。外縁１２ｆは、仮想面ＰＬ２ｆに、第三方向Ｄ３から見て位置している。
領域Ｒ２では、外縁１２ｃは、第三方向Ｄ３から見て、領域Ｒ１よりも仮想面ＰＬ１ｃ寄りに位置する。本実施形態では、外縁１２ｃは、仮想面ＰＬ１ｃに、第三方向Ｄ３から見て位置している。外縁１２ｅは、仮想面ＰＬ２ｅに、第三方向Ｄ３から見て位置している。外縁１２ｆは、仮想面ＰＬ２ｆに、第三方向Ｄ３から見て位置している。
【0033】
本実施形態では、仮想面ＰＬ２ｅと領域Ｒ１との第二方向Ｄ２での離間距離Ｌ１ｅは、領域Ｒ１の第一方向Ｄ１での長さＬ１ｄより大きい。離間距離Ｌ１ｅは、仮想面ＰＬ２ｅと端縁１１ｅとの第二方向Ｄ２での距離で規定される。仮想面ＰＬ２ｆと領域Ｒ１との第二方向Ｄ２での離間距離Ｌ１ｆは、領域Ｒ１の第一方向Ｄ１での長さＬ１ｄより大きい。離間距離Ｌ１ｆは、仮想面ＰＬ２ｆと端縁１１ｆとの第二方向Ｄ２での距離で規定される。長さＬ１ｄは、たとえば、１５～５０μｍである。外部電極１０の面積に対する領域Ｒ１の面積の割合は、たとえば、０．１～０．２である。外部電極１０の面積は、外部電極１０の、領域Ｒ１及び領域Ｒ２を含む全領域の面積である。
【0034】
外部電極２０は、領域Ｒ３と、領域Ｒ３と連続する領域Ｒ４と、を含んでいる。領域Ｒ３は、第一方向Ｄ１で領域Ｒ１と対向する。領域Ｒ３は、面領域２１ａと面領域２１ｂとを有している。面領域２１ａは、素体１と接している。面領域２１ｂは、第三方向Ｄ３で面領域２１ａと対向している。面領域２１ｂは、端縁２１ｃを含んでいる。端縁２１ｃは、第一方向Ｄ１で、外部電極１０と対向している。
【0035】
領域Ｒ４は、面領域２２ａと面領域２２ｂとを有している。面領域２２ｂは、第三方向Ｄ３で面領域２２ａと対向している。面領域２２ａは、素体１と接している。領域Ｒ４は、主面１ａから露出している。本実施形態では、領域Ｒ４の全体が、主面１ａから露出している。たとえば、領域Ｒ３が、第三領域を含む場合、領域Ｒ４は、第四領域を含む。
【0036】
領域Ｒ３と領域Ｒ４とは、第三方向Ｄ３から見て、たとえば、矩形状を呈している。本実施形態では、第二方向Ｄ２から見て、面領域２１ｂは、面領域２２ｂから離れるに従って、たとえば、単調に素体１に近づいている。面領域２１ｂを含む部分は、第二方向Ｄ２から見て、矩形状を呈してもよい。
【0037】
領域Ｒ３は、一対の端縁２１ｅ，２１ｆを含んでいる。端縁２１ｅ，２１ｆは、第二方向Ｄ２で互いに対向している。端縁２１ｅ，２１ｆは、領域Ｒ３の第二方向Ｄ２での両端を規定する。端縁２１ｅは、第三方向Ｄ３から見て、端縁２１ｆよりも側面１ｅ寄りに位置する。端縁２１ｆは、第三方向Ｄ３から見て、端縁２１ｅよりも側面１ｆ寄りに位置する。
【0038】
領域Ｒ４は、外縁２２ｄと、一対の外縁２２ｅ，２２ｆと、を有している。外縁２２ｄは、領域Ｒ４の第一方向Ｄ１での一端を規定する。外縁２２ｄは、第三方向Ｄ３から見て、領域Ｒ３よりも側面１ｄ寄りに位置する。外縁２２ｅ，２２ｆは、領域Ｒ４の第二方向Ｄ２での両端を規定する。外縁２２ｅは、第三方向Ｄ３から見て、外縁２２ｆよりも側面１ｅ寄りに位置する。外縁２２ｆは、第三方向Ｄ３から見て、外縁２２ｅよりも側面１ｆ寄りに位置する。
【0039】
外部電極２０の全体は、第三方向Ｄ３から見て、仮想面ＰＬ１ｃ，ＰＬ１ｄと、仮想面ＰＬ２ｅ，ＰＬ２ｆと、で画成される領域に位置している。領域Ｒ３及び領域Ｒ４それぞれの全体は、第三方向Ｄ３から見て、仮想面ＰＬ１ｃ，ＰＬ１ｄと、仮想面ＰＬ２ｅ，ＰＬ２ｆと、で画成される領域に位置している。
【0040】
領域Ｒ３は、第三方向Ｄ３から見て、仮想面ＰＬ２ｅ，ＰＬ２ｆから離間している。端縁２１ｅは、第三方向Ｄ３から見て、仮想面ＰＬ２ｅから離間している。端縁２１ｆは、第三方向Ｄ３から見て、仮想面ＰＬ２ｆから離間している。
領域Ｒ４では、外縁２２ｄは、第三方向Ｄ３から見て、領域Ｒ３よりも仮想面ＰＬ１ｄ寄りに位置する。本実施形態では、外縁２２ｄは、仮想面ＰＬ１ｄに、第三方向Ｄ３から見て位置している。外縁２２ｅは、仮想面ＰＬ２ｅに、第三方向Ｄ３から見て位置している。外縁２２ｆは、仮想面ＰＬ２ｆに、第三方向Ｄ３から見て位置している。
領域Ｒ４では、外縁２２ｄは、第三方向Ｄ３から見て、領域Ｒ３よりも仮想面ＰＬ１ｄ寄りに位置する。本実施形態では、外縁２２ｄは、仮想面ＰＬ１ｄに、第三方向Ｄ３から見て位置している。外縁２２ｅは、仮想面ＰＬ２ｅに、第三方向Ｄ３から見て位置している。外縁２２ｆは、仮想面ＰＬ２ｆに、第三方向Ｄ３から見て位置している。
【0041】
本実施形態では、仮想面ＰＬ２ｅと領域Ｒ３との第二方向Ｄ２での離間距離Ｌ３ｅは、領域Ｒ３の第一方向Ｄ１での長さＬ３ｃより大きい。離間距離Ｌ３ｅは、仮想面ＰＬ２ｅと端縁２１ｅとの第二方向Ｄ２での距離で規定される。仮想面ＰＬ２ｆと領域Ｒ３との第二方向Ｄ２での離間距離Ｌ３ｆは、領域Ｒ３の第一方向Ｄ１での長さＬ３ｃより大きい。離間距離Ｌ３ｆは、仮想面ＰＬ２ｆと端縁２１ｆとの第二方向Ｄ２での距離で規定される。長さＬ３ｃは、たとえば、１５～５０μｍである。外部電極２０の面積に対する領域Ｒ３の面積の割合は、０．１～０．２である。外部電極２０の面積は、外部電極２０の、領域Ｒ３及び領域Ｒ４を含む全領域の面積である。
【0042】
素体１は、たとえば、素体領域Ｅ１、素体領域Ｅ２、及び素体領域Ｅ３を有している。素体領域Ｅ１は、主面１ａを含んでいる。素体領域Ｅ２は、素体領域Ｅ１と主面１ｂとの間に位置する。素体領域Ｅ３は、主面１ｂを含んでいる。素体領域Ｅ１は、部分Ｐ１を含む。部分Ｐ１は、外部電極１０，２０と接するように、外部電極１０と外部電極２０との間に位置している。
領域Ｒ１では、面領域１１ｂは、部分Ｐ１で覆われている。端縁１１ｅ，１１ｆは、部分Ｐ１で覆われている。領域Ｒ１は、素体１で覆われている。領域Ｒ１は、素体１内に位置している。本実施形態では、領域Ｒ１の全体が、素体１内に位置している。領域Ｒ１は、素体１内に埋もれている。本実施形態では、領域Ｒ１の全体が、素体１内に埋もれている。面領域１１ｂ及び端縁１１ｅ，１１ｆは、たとえば、素体１内に埋もれている。
領域Ｒ３では、面領域２１ｂは、部分Ｐ１で覆われている。端縁２１ｅ，２１ｆは、部分Ｐ１で覆われている。領域Ｒ３は、素体１に覆われている。領域Ｒ３は、素体１内に位置している。本実施形態では、領域Ｒ３の全体が、素体１内に位置している。領域Ｒ３は、素体１内に埋もれている。本実施形態では、領域Ｒ３の全体が、素体１内に埋もれている。面領域２１ｂ及び端縁２１ｅ，２１ｆは、たとえば、素体１内に埋もれている。
領域Ｒ１では、面領域１１ｂは、部分Ｐ１で覆われている。端縁１１ｅ，１１ｆは、部分Ｐ１で覆われている。領域Ｒ１は、素体１で覆われている。領域Ｒ１は、素体１内に位置している。本実施形態では、領域Ｒ１の全体が、素体１内に位置している。領域Ｒ１は、素体１内に埋もれている。本実施形態では、領域Ｒ１の全体が、素体１内に埋もれている。面領域１１ｂ及び端縁１１ｅ，１１ｆは、たとえば、素体１内に埋もれている。
領域Ｒ３では、面領域２１ｂは、部分Ｐ１で覆われている。端縁２１ｅ，２１ｆは、部分Ｐ１で覆われている。領域Ｒ３は、素体１に覆われている。領域Ｒ３は、素体１内に位置している。本実施形態では、領域Ｒ３の全体が、素体１内に位置している。領域Ｒ３は、素体１内に埋もれている。本実施形態では、領域Ｒ３の全体が、素体１内に埋もれている。面領域２１ｂ及び端縁２１ｅ，２１ｆは、たとえば、素体１内に埋もれている。
【0043】
電子部品ＥＤ１は、たとえば、外部電極１０上に、めっき膜１５を有する。めっき膜１５は、たとえば、電子部品ＥＤ１の実装性を高めるために、外部電極１０上に形成される。めっき膜１５は、主面１ａから露出している領域Ｒ２に形成される。本実施形態では、めっき膜１５は、面領域１２ｂ上及び外縁１２ｃ，１２ｅ，１２ｆ上に形成される。外縁１２ｃ上に形成されためっき膜１５は、たとえば、仮想面ＰＬ１ｃよりも素体１の外側に位置する。外縁１２ｅ上に形成されためっき膜１５は、たとえば、仮想面ＰＬ２ｅよりも素体１の外側に位置する。外縁１２ｆ上に形成されためっき膜１５は、たとえば、仮想面ＰＬ２ｆよりも素体１の外側に位置する。めっき膜１５は、素体１内に位置する領域Ｒ１に形成されない。めっき膜１５は、端縁１１ｅ，１１ｆに形成されない。
【0044】
電子部品ＥＤ１は、たとえば、外部電極２０上に、めっき膜２５を有する。めっき膜２５は、たとえば、電子部品ＥＤ１の実装性を高めるために、外部電極２０上に形成される。めっき膜２５は、主面１ａから露出している領域Ｒ４に形成される。本実施形態では、めっき膜２５は、面領域２２ｂ上及び外縁２２ｄ，２２ｅ，２２ｆ上に形成される。外縁２２ｄ上に形成されためっき膜２５は、たとえば、仮想面ＰＬ１ｄよりも素体１の外側に位置する。外縁２２ｅ上に形成されためっき膜２５は、たとえば、仮想面ＰＬ２ｅよりも素体１の外側に位置する。外縁２２ｆ上に形成されためっき膜２５は、たとえば、仮想面ＰＬ２ｆよりも素体１の外側に位置する。めっき膜２５は、素体１内に位置する領域Ｒ３に形成されない。めっき膜２５は、端縁２１ｅ，２１ｆに形成されない。
【0045】
外部電極１０，２０は、導電材料を含む。導電材料は、たとえば、Ａｇ、Ｐｄ、Ａｕ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｌ、Ｍｏ、Ｓｎ、又は、Ｗを含む。導電材料は、たとえば、Ａｇ－Ｐｄ合金、Ａｇ－Ｃｕ合金、Ａｇ－Ａｕ合金、又は、Ａｇ－Ｐｔ合金を含む。外部電極１０，２０それぞれの厚みは、たとえば、５～２０μｍである。
【0046】
めっき膜１５，２５は、たとえば、Ｎｉめっき膜、Ｓｎめっき膜、Ｃｕめっき膜、又はＡｕめっき膜を含む。電子部品ＥＤ１は、これらのめっき膜の多層構造を有してもよく、Ｎｉめっき膜と、Ｎｉめっき膜上に形成されたＡｕめっき膜とを含んでいてもよい。めっき膜１５，２５の厚みは、たとえば、１～６μｍである。
【0047】
内部導体３０は、素体１内に配置されている。本実施形態では、内部導体３０は、素体領域Ｅ２内に配置されている。内部導体３０の一部は、素体領域Ｅ１内に配置されている。内部導体３０は、たとえば、コイル部３１とスルーホール部３２とを含んでいる。コイル部３１は、たとえば、複数のコイル導体３１ｂ～３１ｅによって形成されている。コイル部３１は、たとえば、螺旋状を呈している。本実施形態では、コイル部の軸心方向は、第三方向Ｄ３である。コイル導体３１ｂ～３１ｅは、第三方向Ｄ３から見て、少なくとも一部が互いに重なるように配置されている。コイル導体３１ｂ～３１ｅは、主面１ａ，１ｂ及び側面１ｃ，１ｄ，１ｅ，１ｆから離間している。
【0048】
スルーホール部３２は、たとえば、スルーホール導体３３と、スルーホール導体３４と、スルーホール導体３５とによって形成されている。スルーホール導体３３は、複数のスルーホール導体層３３ｃ～３３ｆによって形成されている。スルーホール導体３４は、スルーホール導体層３４ｆによって形成されている。スルーホール導体３５は、スルーホール導体３５ａ～３５ｅ，３５ｐ～３５ｔによって形成されている。複数のコイル導体３１ｂ～３１ｅは、対応するスルーホール導体３５ａ～３５ｄによって互いに電気的に接続されている。複数のスルーホール導体層３３ｃ～３３ｆは、対応するスルーホール導体３５ｐ～３５ｒによって互いに電気的に接続されている。
【0049】
スルーホール導体３３は、コイル部３１と外部電極１０とを電気的に接続している。スルーホール導体３３は、第三方向Ｄ３に延在している。スルーホール導体３３の主面１ｂ寄りの端部が、内部導体３０の主面１ｂ寄りの一端に接続されている。本実施形態では、スルーホール導体３３の主面１ｂ寄りの端部が、コイル導体３１ｂの一端に接続されている。スルーホール導体３３は、コイル導体３１ｂと外部電極１０とを電気的に接続している。スルーホール導体３３は、第三方向Ｄ３から見て、コイル部３１よりも側面１ｃ寄りに配置されている。
【0050】
スルーホール導体３４は、コイル部３１と外部電極２０とを電気的に接続している。スルーホール導体３４は、第三方向Ｄ３に延在している。スルーホール導体３４の主面１ｂ寄りの端部が、内部導体３０の主面１ａ寄りの一端に接続されている。本実施形態では、スルーホール導体３４の主面１ｂ寄りの端部が、コイル導体３１ｅの一端に接続されている。スルーホール導体３４は、コイル導体３１ｅと外部電極２０とを電気的に接続している。スルーホール導体３４は、第三方向Ｄ３から見て、スルーホール導体３３よりも側面１ｄ寄りに配置されている。
【0051】
素体１は、たとえば、複数の層２ａ～２ｆが積層されて形成されている。本実施形態では、複数の層２ａ～２ｆの積層方向は、第三方向Ｄ３である。複数の層２ａ～２ｆは、実際には互いの境界が視認できない程度に一体化されている。層２ａ～２ｆは、たとえば、絶縁体層３ａ～３ｆを有している。
【0052】
層２ａは、絶縁体層３ａを含んでいる。層２ａは、素体１の最上層を構成し、層２ａの主面２ｑは、素体１の主面１ｂに相当する。層２ｂは、絶縁体層３ｂと、絶縁体層３ｂに配置されたコイル導体３１ｂとを含んでいる。層２ｃは、絶縁体層３ｃと、絶縁体層３ｃに配置されたコイル導体３１ｃ及びスルーホール導体層３３ｃとを含んでいる。層２ｂと層２ｃとの間には、スルーホール導体３５ａ，３５ｂが配置されている。スルーホール導体３５ａは、コイル導体３１ｂの一端とコイル導体３１ｃの一端とを接続している。スルーホール導体３５ｂは、コイル導体３１ｂの他端とスルーホール導体層３３ｃとを接続している。
【0053】
層２ｄは、絶縁体層３ｄと、絶縁体層３ｄに配置されたコイル導体３１ｄ及びスルーホール導体層３３ｄとを含んでいる。層２ｃと層２ｄとの間には、スルーホール導体３５ｃとスルーホール導体３５ｐとが配置されている。スルーホール導体３５ｃは、コイル導体３１ｃの他端とコイル導体３１ｄの一端とを接続している。スルーホール導体３５ｐは、スルーホール導体層３３ｃとスルーホール導体層３３ｄとを接続している。
【0054】
層２ｅは、絶縁体層３ｅと、絶縁体層３ｅに配置されたコイル導体３１ｅ及びスルーホール導体層３３ｅとを含んでいる。層２ｄと層２ｅとの間には、スルーホール導体３５ｄとスルーホール導体３５ｑとが配置されている。スルーホール導体３５ｄは、コイル導体３１ｄの他端とコイル導体３１ｅの一端とを接続している。スルーホール導体３５ｑは、スルーホール導体層３３ｄとスルーホール導体層３３ｅとを接続している。
【0055】
層２ｆは、絶縁体層３ｆと、絶縁体層３ｆに配置されたスルーホール導体層３３ｆ及びスルーホール導体層３４ｆとを含んでいる。層２ｅと層２ｆとの間には、スルーホール導体３５ｅとスルーホール導体３５ｒとが配置されている。スルーホール導体３５ｅは、コイル導体３１ｅの他端とスルーホール導体層３４ｆとを接続している。スルーホール導体３５ｒは、スルーホール導体層３３ｅとスルーホール導体層３３ｆとを接続している。層２ｆは、素体１の最下層を構成し、層２ｆの主面２ｐは、素体１の主面１ａに相当する。層２ｆには、外部電極１０，２０が配置される。部分Ｐ１は、外部電極１０と外部電極２０との間に位置する。
【0056】
層２ｆと外部電極１０との間には、スルーホール導体３５ｓが配置され、層２ｆと外部電極２０との間には、スルーホール導体３５ｔが配置されている。スルーホール導体３５ｓは、スルーホール導体層３３ｆと外部電極１０とを接続している。スルーホール導体３５ｔは、スルーホール導体層３４ｆと外部電極２０とを接続している。本実施形態では、層２ｆは、第三方向Ｄ３に積層される二つの層を含んでいてもよい。層２ｆが二つの層を含む構成では、たとえば、二つの層の間にスルーホール導体層が配置される。スルーホール導体３５ｓは、二つの層の間に配置されるスルーホール導体層を介して、スルーホール導体層３３ｆと外部電極１０とを接続する。スルーホール導体３５ｔは、二つの層の間に配置されるスルーホール導体層を介して、スルーホール導体層３４ｆと外部電極２０とを接続する。
【0057】
素体１において、絶縁体層３ａ、絶縁体層３ｂ～３ｅ、及び絶縁体層３ｆそれぞれに含まれる絶縁材料は、互いに異なっている。本実施形態では、たとえば、絶縁体層３ａが、素体領域Ｅ１を構成し、絶縁体層３ｂ～３ｅが素体領域Ｅ２を構成し、絶縁体層３ｆが素体領域Ｅ３を構成する。絶縁体層３ａは、たとえば、第一無機物を含む。絶縁体層３ｂ～３ｅは、たとえば、第一無機物とは異なる第二無機物を含む。絶縁体層３ｆは、たとえば、第一無機物を含む。本実施形態では、第一無機物は、第二無機物の硬度より大きい硬度を有する。絶縁体層３ａ、絶縁体層３ｂ～３ｅ、及び絶縁体層３ｆは、第一無機物を含んでもよい。絶縁体層３ａ、絶縁体層３ｂ～３ｅ、及び絶縁体層３ｆは、第二無機物を含んでもよい。
【0058】
第一無機物は、たとえば、Ｎｉ－Ｃｕ－Ｚｎ系フェライト材料、Ｎｉ－Ｃｕ－Ｚｎ－Ｍｇ系フェライト材料、又はＮｉ－Ｃｕ系フェライト材料を含む。第一無機物は、たとえば、金属酸化物を含む。金属酸化物は、たとえば、Ａｌ２Ｏ３、ＳｒＯ、ＺｒＯ２、又はＴｉＯ２を含む。第一無機物は、たとえば、Ｆｅ合金を含んでもよい。第一無機物は、ガラスセラミック材料又は誘電体材料を含んでもよい。
【0059】
第二無機物は、たとえば、Ｎｉ－Ｃｕ－Ｚｎ系フェライト材料、Ｎｉ－Ｃｕ－Ｚｎ－Ｍｇ系フェライト材料、又はＮｉ－Ｃｕ系フェライト材料を含む。第二無機物は、たとえば、Ｆｅ合金を含んでもよい。第二無機物は、ガラスセラミック材料又は誘電体材料を含んでもよい。
【0060】
内部導体３０は、導電材料を含む。導電材料は、たとえば、Ａｇ、Ｐｄ、Ａｕ、Ｐｔ、Ｃｕ、Ｎｉ、Ａｌ、Ｍｏ、又は、Ｗを含む。導電材料は、たとえば、Ａｇ－Ｐｄ合金、Ａｇ－Ｃｕ合金、Ａｇ－Ａｕ合金、又は、Ａｇ－Ｐｔ合金を含む。内部導体３０は、たとえば、外部電極１０，２０と同じ導電材料を含む。内部導体３０は、外部電極１０，２０と異なる導電材料を含んでいてもよい。
【0061】
本実施形態では、たとえば、素体領域Ｅ１は、素体領域Ｅ２の硬度より大きい硬度を有する。素体領域Ｅ３は、素体領域Ｅ２の硬度より大きい硬度を有する。本実施形態では、各素体領域Ｅ１，Ｅ２，Ｅ３の硬度は、各素体領域Ｅ１，Ｅ２，Ｅ３が含む絶縁体層３ａ～３ｆの硬度によって定められる。各素体領域Ｅ１，Ｅ２，Ｅ３の硬度は、各素体領域Ｅ１，Ｅ２，Ｅ３の機械的強度を示す指標である。素体領域Ｅ１，Ｅ２，Ｅ３の硬度は、たとえば、試験刃を用いた試験によって求められる。試験刃を用いた試験によって素体領域Ｅ１の硬度を求める場合、たとえば、素体１を第三方向Ｄ３に垂直な方向に切断し、素体領域Ｅ１での切断面を露出させる。露出した素体領域Ｅ１での切断面に、たとえば、第三方向Ｄ３で試験刃を押し当てて、素体領域Ｅ１を破断させる。本実施形態では、ニュートン単位で、素体領域Ｅ１を破断させるために必要な力を測定する。試験刃を用いた試験によって素体領域Ｅ２，Ｅ３の硬度を求める場合、これら素体領域Ｅ２，Ｅ３での切断面を露出させる。素体領域Ｅ１の場合と同じ手順に従って、素体領域Ｅ２，Ｅ３を破断させるために必要な力を測定する。
【0062】
本実施形態では、素体領域Ｅ１，Ｅ２，Ｅ３を破断させるために必要な力を測定した結果から、それぞれ、素体領域Ｅ１，Ｅ２，Ｅ３の硬度を求める。破断させるために必要な力の大きさが、硬度の大きさと相関関係を有すると見做して、破断させるために必要な力が大きい領域が、破断させるために必要な力が小さい領域よりも硬度が大きいとする。たとえば、素体領域Ｅ１を破断させるために必要な力が、素体領域Ｅ２を破断させるために必要な力より大きい場合、素体領域Ｅ１は、素体領域Ｅ２の硬度より大きい硬度を有すると見積もる。本実施形態では、一の素体領域Ｅ１，Ｅ２，Ｅ３に対して、試験刃を用いた試験を複数回行い、複数の測定結果の平均値を、当該一の素体領域Ｅ１，Ｅ２，Ｅ３の破断させるために必要な力とする。素体領域Ｅ１，Ｅ３の硬度の平均値は、素体領域Ｅ２の硬度の平均値より大きい。
【0063】
以下、電子部品ＥＤ１の製造方法の一例について説明する。電子部品ＥＤ１を製造するための各過程の順番は、互いに入れ替わってもよい。製造方法の一例では、初めに、スラリーと基材とを用意する。スラリーは、たとえば、絶縁性樹脂と溶剤とを混合した材料を含む。絶縁性樹脂は、たとえば、アクリル樹脂又はブチラール樹脂を含む。溶剤は、たとえば、エチルカルビトール又はブチルカルビトールを含む。基材は、たとえば、ＰＥＴフィルムを含む。
【0064】
続いて、たとえば、ドクターブレード法によって、スラリーを基材上に塗布して、複数のグリーンシートを準備する。複数のグリーンシートは、たとえば、第一及び第二グリーンシートを含む。第一及び第二グリーンシートから素体１を形成する。第一グリーンシートは、たとえば、絶縁体層３ａ，３ｆを形成するために用いられる。第二グリーンシートは、たとえば、絶縁体層３ｂ～３ｅを形成するために用いられる。絶縁体層３ｆを形成する第一グリーンシートは、互いに対向している第一面と第二面とを含む。
【0065】
第一グリーンシートを形成するスラリーは、たとえば、第一無機物を含む。したがって、第一グリーンシートを準備することは、第一無機物を含む第一グリーンシートを準備することを含む。本実施形態では、第一グリーンシートを準備することは、第一無機物の粒子を含む第一グリーンシートを準備することを含む。第二グリーンシートを形成するスラリーは、たとえば、第二無機物を含む。したがって、第二グリーンシートを準備することは、第二無機物を含む第二グリーンシートを準備することを含む。本実施形態では、第二グリーンシートを準備することは、第二無機物の粒子を含む第二グリーンシートを準備することを含む。
【0066】
第一グリーンシートには、スルーホール導体３５ｓ，３５ｔのための貫通孔をそれぞれ形成する。貫通孔は、たとえば、第一グリーンシートへのレーザ光の照射によって形成される。続いて、第一グリーンシートには、外部電極１０，２０を形成するための導電性ペーストを付与する。本実施形態では、導電性ペーストを用い、電極パターンを第一面上に形成する。電極パターンから、外部電極１０，２０を形成する。電極パターンは、互いに離間する第一部分と第二部分とを含む。第一部分から、外部電極１０を形成し、第二部分から、外部電極２０を形成する。外部電極１０，２０を形成する導電性ペーストは、たとえば、Ａｇ粒子又はＡｇ－Ｐｄ合金粒子を含む金属粉末に、ガラス成分、アルカリ金属、有機バインダ、及び有機溶剤を混合して準備される。
【0067】
第一グリーンシートには、続いて、絶縁パターンを形成するための絶縁性ペーストを付与する。絶縁パターンから、素体１を形成する。本実施形態では、絶縁性ペーストを用い、絶縁パターンを形成する。絶縁パターンは、第一部分と第二部分との間に、第一面と第一部分と第二部分とに接するように形成される。絶縁パターンは、第一無機物を含む絶縁性ペーストを含んでいる。したがって、絶縁パターンを形成することは、第一無機物を含む絶縁性ペーストを用いて絶縁パターンを形成することを含んでいる。絶縁性ペーストは、たとえば、ダイコーターによって第一グリーンシートに塗布される。絶縁パターンは、たとえば、絶縁性ペーストを乾燥させることによって形成される。
【0068】
基台を準備し、第一グリーンシートを基台上に載置する。基台は、たとえば、ポリエチレン系フィルムを含む。本実施形態では、電極パターンと絶縁パターンとが形成された第一グリーンシートを、第一部分と第二部分と絶縁パターンとが基台と接するように、基台上に載置する。
【0069】
第一グリーンシートの第二面上には、続いて、スルーホール導体層３３ｆ，３４ｆを形成するための導電パターンを形成する導電性ペーストを付与する。導電パターンからスルーホール導体層３３ｆ，３４ｆを形成する。
【0070】
複数の第二グリーンシートから素体１を形成する。複数の第二グリーンシートは、たとえば、絶縁体層３ｂ～３ｅを形成するために用いられる。複数の第二グリーンシートには、導体パターンを形成する導電性ペーストを付与する。導体パターンは、たとえば、複数のコイル導体３１ｂ～３１ｅ及びスルーホール導体層３３ｃ～３４ｅを形成する。導電性ペーストを用い、導体パターンを第二グリーンシートに形成する。本実施形態では、各第二グリーンシート上に、それぞれ、コイル導体３１ｂ～３１ｅ及びスルーホール導体層３３ｃ～３４ｅを形成する導体パターンが形成される。導体パターンを形成する導電性ペーストは、たとえば、Ａｇ粒子又はＡｇ－Ｐｄ合金粒子を含む金属粉末に、ガラス成分、アルカリ金属、有機バインダ、及び有機溶剤を混合して準備される。
【0071】
コイル導体３１ｅ及びスルーホール導体層３３ｅを形成する導体パターンを有する第二グリーンシートが、第一グリーンシート上に配置される。続いて、コイル導体３１ｄ及びスルーホール導体層３３ｄを形成する導体パターンを有する第二グリーンシートが積層される。続いて、コイル導体３１ｃ及びスルーホール導体層３３ｃを形成する導体パターンを有する第二グリーンシートが積層される。続いて、コイル導体３１ｂを形成する導体パターンを有する第二グリーンシートが積層される。続いて、絶縁体層３ａを形成する第一グリーンシートが積層される。
【0072】
本実施形態では、たとえば、グリーンシートにレーザ光を照射して貫通孔を形成する。グリーンシートに形成される貫通孔は、たとえば、スルーホール導体３５ｂ～３５ｅ，３５ｐ～３５ｔを形成する貫通孔を含む。
【0073】
第一グリーンシート上に配置される第二グリーンシートは、二つの第二グリーンシートを含んでもよい。二つの第二グリーンシートには、導体パターンと電極パターンとを電気的に接続する導体を形成する貫通孔を形成する。二つの第二グリーンシートの一方に形成される貫通孔は、たとえば、スルーホール導体３５ｅ，３５ｒを形成する貫通孔を含む。二つの第二グリーンシートの他方に形成される貫通孔は、たとえば、スルーホール導体３５ｓ，３５ｔを形成する貫通孔を含む。グリーンシートに形成された貫通孔内には、たとえば、導電性ペーストを充填する。貫通孔内に充填される導電性ペーストは、たとえば、Ａｇ粒子又はＡｇ－Ｐｄ合金粒子を含む金属粉末に、ガラス成分、アルカリ金属、有機バインダ、及び有機溶剤を混合して準備される。
【0074】
積層された第一及び第二グリーンシートは、たとえば、積層される第三方向Ｄ３に加圧される。積層された第一及び第二グリーンシートを加圧した後、第三方向Ｄ３から見て、コイル導体３１ｂ～３１ｅのための導体パターンが互いに重なっている積層体が形成される。本実施形態では、複数の積層体を含む積層インダクタアレイが形成される。積層インダクタアレイは、たとえば、切断機によって、所定の大きさに切断され、積層体をチップ状に切断する。所定の大きさを有する複数のグリーンチップが得られる。たとえば、グリーンチップを焼成することによって、電子部品ＥＤ１が製造される。本実施形態では、めっき法によって、たとえば、外部電極１０上に、めっき膜１５が形成され、外部電極２０上に、めっき膜２５が形成される。
【0075】
第一無機物は、第二無機物の硬度より大きい硬度を有する。第一及び第二無機物の硬度は、それぞれ、第一及び第二無機物の粒子の機械的強度を示す指標である。第一及び第二無機物の硬度は、たとえば、ナノインデンテーション試験によって求められる。第一無機物の硬度をナノインデンテーション試験によって求める場合には、たとえば、第一グリーンシートを形成するスラリーに含まれる第一無機物の粒子に微小サイズの三角錐圧子を打ち込む。三角錐圧子の先端が打ち込まれた深さを測定した結果から、第一無機物の粒子の硬度を求める。第二無機物の硬度をナノインデンテーション試験によって求める場合には、導電パターンを形成する導電性ペーストに含まれる第二無機物の粒子に微小サイズの三角錐圧子を打ち込む。三角錐圧子の先端が打ち込まれた深さを測定した結果から、第二無機物の粒子の硬度を求める。本実施形態では、第一グリーンシートを形成するスラリー、導電性ペースト、及び第二グリーンシートを形成するスラリーに対して、それぞれ、ナノインデンテーション試験を複数回行い、複数の測定結果の平均値を、第一及び第二無機物の粒子の硬度とする。第一グリーンシートを形成するスラリーに含まれる第一無機物の粒子の硬度の平均値は、第二グリーンシートを形成するスラリーに含まれる第二無機物の粒子の硬度の平均値より大きい。
【0076】
以上説明したように、電子部品ＥＤ１では、端縁１１ｅ，１１ｆ及び端縁２１ｅ，２１ｆのそれぞれは、第二方向Ｄ２で互いに対向している。各端縁１１ｅ，１１ｆ，２１ｅ，２１ｆは、素体１内に位置している。したがって、めっき膜１５，２５が、外部電極１０及び外部電極２０のそれぞれに形成される場合でも、めっき伸びが、各端縁１１ｅ，１１ｆ，２１ｅ，２１ｆから生じがたい。外部電極１０と外部電極２０との間隔が、狭まりがたい。この結果、電子部品ＥＤ１は、外部電極１０と外部電極２０との短絡を抑制する。
端縁１１ｅ，１１ｆ及び端縁２１ｅ，２１ｆは、素体１内に位置している。したがって、電子部品ＥＤ１は、素体１と、外部電極１０及び外部電極２０との接続強度を向上する。
端縁１１ｅ，１１ｆ及び端縁２１ｅ，２１ｆは、素体１内に位置している。したがって、電子部品ＥＤ１は、素体１と、外部電極１０及び外部電極２０との接続強度を向上する。
【0077】
電子部品ＥＤ１では、外部電極１０及び外部電極２０それぞれの全体は、第三方向Ｄ３から見て、一対の仮想面ＰＬ１ｃ，ＰＬ１ｄと、一対の仮想面ＰＬ２ｅ，ＰＬ２ｆと、で画成される領域に位置している。
電子部品ＥＤ１では、電子部品ＥＤ１が電子機器にはんだ実装される際に、はんだフィレットが形成される領域が増加しがたい。したがって、電子機器への、電子部品ＥＤ１の実装密度が向上し得る。電子機器は、たとえば、回路基板又は電子部品を含む。
電子部品ＥＤ１では、電子部品ＥＤ１が電子機器にはんだ実装される際に、はんだフィレットが形成される領域が増加しがたい。したがって、電子機器への、電子部品ＥＤ１の実装密度が向上し得る。電子機器は、たとえば、回路基板又は電子部品を含む。
【0078】
電子部品ＥＤ１は、領域Ｒ２及び領域Ｒ４のそれぞれは、仮想面ＰＬ１ｃ，ＰＬ１ｄに、第三方向Ｄ３から見て位置する外縁１２ｃ，２２ｄを含む。
電子部品ＥＤ１では、領域Ｒ２及び領域Ｒ４の、第一方向Ｄ１での各長さが増加する。したがって、電子部品ＥＤ１は、領域Ｒ２及び領域Ｒ４の各面積を増加し得る。この結果、電子部品ＥＤ１の実装強度が向上し得る。
電子部品ＥＤ１では、領域Ｒ２及び領域Ｒ４の、第一方向Ｄ１での各長さが増加する。したがって、電子部品ＥＤ１は、領域Ｒ２及び領域Ｒ４の各面積を増加し得る。この結果、電子部品ＥＤ１の実装強度が向上し得る。
【0079】
電子部品ＥＤ１では、領域Ｒ２は、仮想面ＰＬ２ｅ，ＰＬ２ｆに、第三方向Ｄ３から見てそれぞれ位置する一対の外縁１２ｅ，１２ｆを含む。領域Ｒ４は、仮想面ＰＬ２ｅ，ＰＬ２ｆに、第三方向Ｄ３から見てそれぞれ位置する一対の外縁２２ｅ，２２ｆを含む。
電子部品ＥＤ１では、領域Ｒ２及び領域Ｒ４の、第二方向Ｄ２での各長さが増加する。したがって、電子部品ＥＤ１は、外部電極１０及び外部電極２０の各面積を増加させ得る。この結果、電子部品ＥＤ１の実装強度が向上し得る。
電子部品ＥＤ１では、領域Ｒ２及び領域Ｒ４の、第二方向Ｄ２での各長さが増加する。したがって、電子部品ＥＤ１は、外部電極１０及び外部電極２０の各面積を増加させ得る。この結果、電子部品ＥＤ１の実装強度が向上し得る。
【0080】
電子部品ＥＤ１では、領域Ｒ１及び領域Ｒ３のそれぞれは、第三方向Ｄ３から見て、一対の仮想面ＰＬ２ｅ，ＰＬ２ｆから離間している。
電子部品ＥＤ１では、端縁１１ｅ，１１ｆ，２１ｅ，２１ｆが、素体１内に確実に位置しやすい。したがって、電子部品ＥＤ１は、外部電極１０と外部電極２０との短絡を確実に抑制する。
電子部品ＥＤ１では、端縁１１ｅ，１１ｆ，２１ｅ，２１ｆが、素体１内に確実に位置しやすい。したがって、電子部品ＥＤ１は、外部電極１０と外部電極２０との短絡を確実に抑制する。
【0081】
電子部品ＥＤ１では、離間距離Ｌ１ｅ，Ｌ１ｆは、長さＬ１ｄより大きい。離間距離Ｌ３ｅ，Ｌ３ｆは、長さＬ３ｃより大きい。
電子部品ＥＤ１では、領域Ｒ１が、一対の仮想面ＰＬ２ｅ，ＰＬ２ｆのそれぞれから確実に離間し、領域Ｒ３が、一対の仮想面ＰＬ２ｅ，ＰＬ２ｆのそれぞれから確実に離間する。したがって、端縁１１ｅ，１１ｆ，２１ｅ，２１ｆが、素体１内により一層確実に位置しやすい。この結果、電子部品ＥＤ１は、外部電極１０と外部電極２０との短絡をより一層確実に抑制する。
電子部品ＥＤ１では、領域Ｒ１が、一対の仮想面ＰＬ２ｅ，ＰＬ２ｆのそれぞれから確実に離間し、領域Ｒ３が、一対の仮想面ＰＬ２ｅ，ＰＬ２ｆのそれぞれから確実に離間する。したがって、端縁１１ｅ，１１ｆ，２１ｅ，２１ｆが、素体１内により一層確実に位置しやすい。この結果、電子部品ＥＤ１は、外部電極１０と外部電極２０との短絡をより一層確実に抑制する。
【0082】
電子部品ＥＤ１では、外部電極１０の面積に対する領域Ｒ１の面積の割合と、外部電極２０の面積に対する領域Ｒ３の面積の割合とは、０．１～０．２である。
電子部品ＥＤ１は、外部電極１０及び外部電極２０との接続強度を向上すると共に、領域Ｒ２及び領域Ｒ４の各面積を確保し得る。したがって、電子部品ＥＤ１の実装強度が確保され得る。
電子部品ＥＤ１は、外部電極１０及び外部電極２０との接続強度を向上すると共に、領域Ｒ２及び領域Ｒ４の各面積を確保し得る。したがって、電子部品ＥＤ１の実装強度が確保され得る。
【0083】
以上、本発明の実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
【0084】
電子部品ＥＤ１では、外部電極１０及び外部電極２０それぞれの全体は、第三方向Ｄ３から見て、一対の仮想面ＰＬ１ｃ，ＰＬ１ｄと、一対の仮想面ＰＬ２ｅ，ＰＬ２ｆと、で画成される領域に位置していなくてもよい。外部電極１０及び外部電極２０それぞれの全体が、仮想面ＰＬ１ｃ，ＰＬ１ｄと仮想面ＰＬ２ｅ，ＰＬ２ｆとで画成される領域に位置している構成では、上述したように、電子部品ＥＤ１が電子機器にはんだ実装される際に、はんだフィレットが形成される領域が増加しがたい。したがって、電子機器への、電子部品ＥＤ１の実装密度が向上し得る。
【0085】
本実施形態では、電子部品ＥＤ１は、積層インダクタであるとして説明したが、本発明を適用可能な電子部品は、積層インダクタに限られない。適用可能な電子部品は、たとえば、積層セラミックコンデンサ、積層バリスタ、積層圧電アクチュエータ、積層サーミスタ、及び積層固体電池を含む。
【0086】
上述した実施形態の記載から把握されるとおり、本明細書は、以下に示す態様の開示を含んでいる。
（付記１）
主面と、第一方向で互いに対向すると共に前記主面と隣り合う一対の第一側面と、前記第一方向に交差する第二方向で互いに対向すると共に前記主面と隣り合う一対の第二側面を含む素体と、
前記主面に配置されており、前記第一方向で互いに離間している第一外部電極及び第二外部電極と、
を備え、
前記第一外部電極は、
前記第一方向で前記第二外部電極と対向すると共に前記素体内に位置している端縁を含む、第一領域と、
前記第一領域と連続すると共に前記主面から露出している第二領域と、を含み、
前記第二外部電極は、
前記第一方向で前記第一領域と対向すると共に前記素体内に位置している端縁を含む、第三領域と、
前記第三領域と連続すると共に前記主面から露出している、第四領域と、を含む、電子部品。
（付記２）
前記第一外部電極及び前記第二外部電極それぞれの全体は、前記主面に直交する方向から見て、前記一対の第一側面をそれぞれ含む一対の第一仮想面と、前記一対の第二側面をそれぞれ含む一対の第二仮想面と、で画成される領域に位置している、付記１に記載の電子部品。
（付記３）
前記第二領域及び前記第四領域のそれぞれは、前記一対の第一側面をそれぞれ含む一対の仮想面のうち対応する仮想面に、前記主面に直交する方向から見て位置する外縁を含む、付記１又は２に記載の電子部品。
（付記４）
前記第二領域及び前記第四領域のそれぞれは、前記一対の第二側面をそれぞれ含む一対の仮想面のうち対応する仮想面に、前記主面に直交する方向から見てそれぞれ位置する一対の外縁を含む、付記１～３のいずれか一つに記載の電子部品。
（付記５）
前記第一領域及び前記第三領域のそれぞれは、前記主面に直交する方向から見て、前記一対の第二側面をそれぞれ含む一対の仮想面から離間している、付記１～４のいずれか一つに記載の電子部品。
（付記６）
前記一対の第二仮想面のそれぞれと前記第一領域との前記第二方向での離間距離は、前記第一領域の前記第一方向での長さより大きく、
前記一対の第二仮想面のそれぞれと前記第三領域との前記第二方向での離間距離は、前記第三領域の前記第一方向での長さより大きい、付記５に記載の電子部品。
（付記７）
前記第一外部電極の面積に対する前記第一領域の面積の割合と、前記第二外部電極の面積に対する前記第三領域の面積の割合とは、０．１～０．２である、付記１～６のいずれか一つに記載の電子部品。
（付記１）
主面と、第一方向で互いに対向すると共に前記主面と隣り合う一対の第一側面と、前記第一方向に交差する第二方向で互いに対向すると共に前記主面と隣り合う一対の第二側面を含む素体と、
前記主面に配置されており、前記第一方向で互いに離間している第一外部電極及び第二外部電極と、
を備え、
前記第一外部電極は、
前記第一方向で前記第二外部電極と対向すると共に前記素体内に位置している端縁を含む、第一領域と、
前記第一領域と連続すると共に前記主面から露出している第二領域と、を含み、
前記第二外部電極は、
前記第一方向で前記第一領域と対向すると共に前記素体内に位置している端縁を含む、第三領域と、
前記第三領域と連続すると共に前記主面から露出している、第四領域と、を含む、電子部品。
（付記２）
前記第一外部電極及び前記第二外部電極それぞれの全体は、前記主面に直交する方向から見て、前記一対の第一側面をそれぞれ含む一対の第一仮想面と、前記一対の第二側面をそれぞれ含む一対の第二仮想面と、で画成される領域に位置している、付記１に記載の電子部品。
（付記３）
前記第二領域及び前記第四領域のそれぞれは、前記一対の第一側面をそれぞれ含む一対の仮想面のうち対応する仮想面に、前記主面に直交する方向から見て位置する外縁を含む、付記１又は２に記載の電子部品。
（付記４）
前記第二領域及び前記第四領域のそれぞれは、前記一対の第二側面をそれぞれ含む一対の仮想面のうち対応する仮想面に、前記主面に直交する方向から見てそれぞれ位置する一対の外縁を含む、付記１～３のいずれか一つに記載の電子部品。
（付記５）
前記第一領域及び前記第三領域のそれぞれは、前記主面に直交する方向から見て、前記一対の第二側面をそれぞれ含む一対の仮想面から離間している、付記１～４のいずれか一つに記載の電子部品。
（付記６）
前記一対の第二仮想面のそれぞれと前記第一領域との前記第二方向での離間距離は、前記第一領域の前記第一方向での長さより大きく、
前記一対の第二仮想面のそれぞれと前記第三領域との前記第二方向での離間距離は、前記第三領域の前記第一方向での長さより大きい、付記５に記載の電子部品。
（付記７）
前記第一外部電極の面積に対する前記第一領域の面積の割合と、前記第二外部電極の面積に対する前記第三領域の面積の割合とは、０．１～０．２である、付記１～６のいずれか一つに記載の電子部品。
【符号の説明】
【0087】
１…素体、１ａ…主面、１ｃ，１ｄ，１ｅ、１ｆ…側面、１０…外部電極、１１ｅ，１１ｆ…端縁、１２ｃ，２２ｄ…外縁、２０…外部電極、２１ｅ，２１ｆ…端縁、Ｄ１…第一方向、Ｄ２…第二方向、ＥＤ１…電子部品、Ｌ１ｅ，Ｌ１ｆ，Ｌ３ｅ，Ｌ３ｆ…離間距離、ＰＬ１ｃ，ＰＬ１ｄ，ＰＬ２ｅ，ＰＬ２ｆ…仮想面、Ｒ１，Ｒ２，Ｒ３，Ｒ４…領域。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】