▶ テキサス インスツルメンツ インコーポレイテッドの特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024111289
(43)【公開日】2024-08-16
(54)【発明の名称】可変利得電力増幅器
(51)【国際特許分類】
H03G 3/10 20060101AFI20240808BHJP
【ＦＩ】
H03G3/10 A
【審査請求】有
【請求項の数】19
【出願形態】ＯＬ
(21)【出願番号】P 2024101273
(22)【出願日】2024-06-24
(62)【分割の表示】P 2021174121の分割
【原出願日】2016-06-30
(31)【優先権主張番号】14/755,462
(32)【優先日】2015-06-30
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】507107291
【氏名又は名称】テキサス インスツルメンツ インコーポレイテッド
(74)【代理人】
【識別番号】230129078
【弁護士】
【氏名又は名称】佐藤 仁
(72)【発明者】
【氏名】スディプト チャクラボーティ
(57)【要約】
【課題】 相対的に少ない数の構成要素を用いて、可変利得の、相対的に低い電力の増幅器を提供する。
【解決手段】
説明される例において、可変利得電力増幅手法が、オシレータに含まれる１つ又は複数のリアクティブ構成要素のネットワークを用いて第１の振動信号を生成すること（４００）、及びリアクティブ構成要素のネットワークに含まれる１つ又は複数のタップを介して第２の振動信号を出力すること（４０２）を含む。第２の振動信号は、第１の振動信号に比例し、第１の振動信号より小さい規模を有する。電力増幅手法は更に、電力増幅された出力信号の生成に用いるために第１及び第２の振動信号の一方を選択すること（４０４）、及び電力増幅された出力信号を生成するために、選択された第１及び第２の振動信号の一方を増幅すること（４０６）を含む。
【選択図】 図２１
【解決手段】
説明される例において、可変利得電力増幅手法が、オシレータに含まれる１つ又は複数のリアクティブ構成要素のネットワークを用いて第１の振動信号を生成すること（４００）、及びリアクティブ構成要素のネットワークに含まれる１つ又は複数のタップを介して第２の振動信号を出力すること（４０２）を含む。第２の振動信号は、第１の振動信号に比例し、第１の振動信号より小さい規模を有する。電力増幅手法は更に、電力増幅された出力信号の生成に用いるために第１及び第２の振動信号の一方を選択すること（４０４）、及び電力増幅された出力信号を生成するために、選択された第１及び第２の振動信号の一方を増幅すること（４０６）を含む。
【選択図】 図２１
【特許請求の範囲】
【請求項1】
集積回路であって、
オシレータ及び電力増幅器を含み、
前記オシレータが、
第１のノードと、
第２のノードと、
前記第１のノードと前記第２のノードとの間に結合される１つ又は複数のリアクティブ構成要素のネットワークであって、前記第１のノードと前記第２のノードとの間に少なくとも１つのタップを有する、前記リアクティブ構成要素の前記ネットワークと、
前記第２のノードを介して前記リアクティブ構成要素の前記ネットワークに結合される第１の出力と、
前記タップを介して前記リアクティブ構成要素の前記ネットワークに結合される第２の出力と、
を有し、
前記電力増幅器が、
前記オシレータの前記第１の出力に結合される第１の入力と、
前記オシレータの前記第２の出力に結合される第２の入力と、
出力と、
を有する、集積回路。
オシレータ及び電力増幅器を含み、
前記オシレータが、
第１のノードと、
第２のノードと、
前記第１のノードと前記第２のノードとの間に結合される１つ又は複数のリアクティブ構成要素のネットワークであって、前記第１のノードと前記第２のノードとの間に少なくとも１つのタップを有する、前記リアクティブ構成要素の前記ネットワークと、
前記第２のノードを介して前記リアクティブ構成要素の前記ネットワークに結合される第１の出力と、
前記タップを介して前記リアクティブ構成要素の前記ネットワークに結合される第２の出力と、
を有し、
前記電力増幅器が、
前記オシレータの前記第１の出力に結合される第１の入力と、
前記オシレータの前記第２の出力に結合される第２の入力と、
出力と、
を有する、集積回路。
【請求項2】
請求項１に記載の集積回路であって、
前記タップが第１のタップであり、
前記リアクティブ構成要素の前記ネットワークが、前記第１のノードと第２のノードとの間に配される第２のタップを有し、
前記オシレータの前記第１の出力が、前記第１のノードを介して前記リアクティブ構成要素の前記ネットワークに結合される第１の端子と、前記第２のノードを介して前記リアクティブ構成要素の前記ネットワークに結合される第２の端子とを有する第１の差動出力であり、
前記オシレータの前記第２の出力が、前記第１のタップを介して前記リアクティブ構成要素の前記ネットワークに結合される第１の端子と、前記第２のタップを介して前記リアクティブ構成要素の前記ネットワークに結合される第２の端子とを有する第２の差動出力である、集積回路。
前記タップが第１のタップであり、
前記リアクティブ構成要素の前記ネットワークが、前記第１のノードと第２のノードとの間に配される第２のタップを有し、
前記オシレータの前記第１の出力が、前記第１のノードを介して前記リアクティブ構成要素の前記ネットワークに結合される第１の端子と、前記第２のノードを介して前記リアクティブ構成要素の前記ネットワークに結合される第２の端子とを有する第１の差動出力であり、
前記オシレータの前記第２の出力が、前記第１のタップを介して前記リアクティブ構成要素の前記ネットワークに結合される第１の端子と、前記第２のタップを介して前記リアクティブ構成要素の前記ネットワークに結合される第２の端子とを有する第２の差動出力である、集積回路。
【請求項3】
請求項２に記載の集積回路であって、
前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のインダクタを含み、前記第１及び第２のタップが前記１つ又は複数のインダクタに結合され、
前記オシレータの前記第１の差動出力の前記第１の端子と前記第２の端子との間のインダクタンスが、前記オシレータの前記第２の差動出力の前記第１の端子と前記第２の端子との間のインダクタンスより大きい、集積回路。
前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のインダクタを含み、前記第１及び第２のタップが前記１つ又は複数のインダクタに結合され、
前記オシレータの前記第１の差動出力の前記第１の端子と前記第２の端子との間のインダクタンスが、前記オシレータの前記第２の差動出力の前記第１の端子と前記第２の端子との間のインダクタンスより大きい、集積回路。
【請求項4】
請求項２に記載の集積回路であって、
前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のキャパシタを含み、前記第１及び第２のタップが前記１つ又は複数のキャパシタに結合され、
前記オシレータの前記第１の差動出力の前記第１の端子と前記第２の端子との間のキャ
パシタンスが、前記オシレータの前記第２の差動出力の前記第１の端子と前記第２の端子との間のキャパシタンスより大きい、集積回路。
前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のキャパシタを含み、前記第１及び第２のタップが前記１つ又は複数のキャパシタに結合され、
前記オシレータの前記第１の差動出力の前記第１の端子と前記第２の端子との間のキャ
パシタンスが、前記オシレータの前記第２の差動出力の前記第１の端子と前記第２の端子との間のキャパシタンスより大きい、集積回路。
【請求項5】
請求項１に記載の集積回路であって、
前記オシレータの前記第１のノードが、前記オシレータに対する電力レール又は接地レールの少なくとも１つである、集積回路。
前記オシレータの前記第１のノードが、前記オシレータに対する電力レール又は接地レールの少なくとも１つである、集積回路。
【請求項6】
請求項５に記載の集積回路であって、
前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のインダクタを含み、前記タップが前記１つ又は複数のインダクタに結合され、
前記オシレータの前記第１のノードと前記第２のノードとの間のインダクタンスが、前記リアクティブ構成要素の前記ネットワークの前記タップと前記オシレータの前記第１のノードとの間のインダクタンスより大きい、集積回路。
前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のインダクタを含み、前記タップが前記１つ又は複数のインダクタに結合され、
前記オシレータの前記第１のノードと前記第２のノードとの間のインダクタンスが、前記リアクティブ構成要素の前記ネットワークの前記タップと前記オシレータの前記第１のノードとの間のインダクタンスより大きい、集積回路。
【請求項7】
請求項５に記載の集積回路であって、
前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のキャパシタを含み、前記タップが前記１つ又は複数のキャパシタに結合され、
前記オシレータの前記第１のノードと前記第２のノードとの間のキャパシタンスが、前記リアクティブ構成要素の前記ネットワークの前記タップと前記オシレータの前記第１のノードとの間のキャパシタンスより大きい、集積回路。
前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のキャパシタを含み、前記タップが前記１つ又は複数のキャパシタに結合され、
前記オシレータの前記第１のノードと前記第２のノードとの間のキャパシタンスが、前記リアクティブ構成要素の前記ネットワークの前記タップと前記オシレータの前記第１のノードとの間のキャパシタンスより大きい、集積回路。
【請求項8】
請求項１に記載の集積回路であって、
前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のインダクタを含む、集積回路。
前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のインダクタを含む、集積回路。
【請求項9】
請求項１に記載の集積回路であって、
前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のキャパシタを含む、集積回路。
前記リアクティブ構成要素の前記ネットワークが、前記オシレータの前記第１のノードと前記第２のノードとの間に直列に結合される１つ又は複数のキャパシタを含む、集積回路。
【請求項10】
請求項１に記載の集積回路であって、
前記電力増幅器が、
選択回路、
第１の増幅器段、及び
第２の増幅器段、
を更に含み、
前記選択回路が、前記電力増幅器の前記第１の入力に結合される第１の入力と、前記電力増幅器の前記第２の入力に結合される第２の入力と、出力とを有し、
前記第１の増幅器段が、前記選択回路の前記出力に結合される入力と、出力とを有し、
前記第２の増幅器段が、前記第１の増幅器段の前記出力に結合される入力と、出力とを有する、集積回路。
前記電力増幅器が、
選択回路、
第１の増幅器段、及び
第２の増幅器段、
を更に含み、
前記選択回路が、前記電力増幅器の前記第１の入力に結合される第１の入力と、前記電力増幅器の前記第２の入力に結合される第２の入力と、出力とを有し、
前記第１の増幅器段が、前記選択回路の前記出力に結合される入力と、出力とを有し、
前記第２の増幅器段が、前記第１の増幅器段の前記出力に結合される入力と、出力とを有する、集積回路。
【請求項11】
請求項１０に記載の集積回路であって、
前記選択回路が、利得制御リードに結合される制御入力を有する、集積回路。
前記選択回路が、利得制御リードに結合される制御入力を有する、集積回路。
【請求項12】
請求項１に記載の集積回路であって、
前記電力増幅器が、第１の信号チェーン及び第２の信号チェーンを更に含み、
前記第１の信号チェーンが、
前記電力増幅器の前記第１の入力に結合される入力、及び出力を有する、第１の増幅器段と、
前記第１の信号チェーンの前記第１の増幅器段の前記出力に結合される入力、及び出力を有する、第２の増幅器段と、
を有し、
前記第２の信号チェーンが、
前記電力増幅器の前記第２の入力に結合される入力、及び出力を有する、第１の増幅器段と、
前記第２の信号チェーンの前記第１の増幅器段の前記出力に結合される入力、及び出力を有する、第２の増幅器段と、
を有する、集積回路。
前記電力増幅器が、第１の信号チェーン及び第２の信号チェーンを更に含み、
前記第１の信号チェーンが、
前記電力増幅器の前記第１の入力に結合される入力、及び出力を有する、第１の増幅器段と、
前記第１の信号チェーンの前記第１の増幅器段の前記出力に結合される入力、及び出力を有する、第２の増幅器段と、
を有し、
前記第２の信号チェーンが、
前記電力増幅器の前記第２の入力に結合される入力、及び出力を有する、第１の増幅器段と、
前記第２の信号チェーンの前記第１の増幅器段の前記出力に結合される入力、及び出力を有する、第２の増幅器段と、
を有する、集積回路。
【請求項13】
請求項１２に記載の集積回路であって、
選択回路を更に含み、
前記選択回路が、
前記第１の信号チェーンの前記第２の増幅器段の前記出力に結合される第１の入力と、
前記第２の信号チェーンの前記第２の増幅器段の前記出力に結合される第２の入力と、
前記電力増幅器の前記出力を形成する出力と、
を有する、集積回路。
選択回路を更に含み、
前記選択回路が、
前記第１の信号チェーンの前記第２の増幅器段の前記出力に結合される第１の入力と、
前記第２の信号チェーンの前記第２の増幅器段の前記出力に結合される第２の入力と、
前記電力増幅器の前記出力を形成する出力と、
を有する、集積回路。
【請求項14】
請求項１３に記載の集積回路であって、
前記選択回路が、利得制御リードに結合される制御入力を有する、集積回路。
前記選択回路が、利得制御リードに結合される制御入力を有する、集積回路。
【請求項15】
請求項１に記載の集積回路であって、
前記電力増幅器が、
入力及び出力を有する第１の増幅器段と、
前記第１の増幅器段の前記出力に結合される入力、及び出力を有する、第２の増幅器段と、
を更に含む、集積回路。
前記電力増幅器が、
入力及び出力を有する第１の増幅器段と、
前記第１の増幅器段の前記出力に結合される入力、及び出力を有する、第２の増幅器段と、
を更に含む、集積回路。
【請求項16】
請求項１５に記載の集積回路であって、
前記電力増幅器が、
前記第１の増幅器段に結合される第１の調整可能な電力供給、及び
前記第２の増幅器段に結合される第２の調整可能な電力供給、
を更に含む、集積回路。
前記電力増幅器が、
前記第１の増幅器段に結合される第１の調整可能な電力供給、及び
前記第２の増幅器段に結合される第２の調整可能な電力供給、
を更に含む、集積回路。
【請求項17】
請求項１６に記載の集積回路であって、
前記第１の調整可能な電力供給が第１のプログラム可能な低ドロップアウトレギュレータ（ＬＤＯ）であり、前記第２の調整可能な電力供給が第２のプログラム可能なＬＤＯである、集積回路。
前記第１の調整可能な電力供給が第１のプログラム可能な低ドロップアウトレギュレータ（ＬＤＯ）であり、前記第２の調整可能な電力供給が第２のプログラム可能なＬＤＯである、集積回路。
【請求項18】
請求項１５に記載の集積回路であって、
前記第１の増幅器段が、
電力レール、
調整可能な抵抗、
前記調整可能な抵抗を介して前記電力レールに結合される第１の自己バイアスインバータ、及び
前記調整可能な抵抗を介して前記電力レールに結合される第２の自己バイアスインバータ、
を含む、集積回路。
前記第１の増幅器段が、
電力レール、
調整可能な抵抗、
前記調整可能な抵抗を介して前記電力レールに結合される第１の自己バイアスインバータ、及び
前記調整可能な抵抗を介して前記電力レールに結合される第２の自己バイアスインバータ、
を含む、集積回路。
【請求項19】
請求項１８に記載の集積回路であって、
前記電力レールが、調整可能な電源に結合される、集積回路。
前記電力レールが、調整可能な電源に結合される、集積回路。
【請求項20】
請求項１９に記載の集積回路であって、
前記調整可能な電源が、調整可能な低ドロップアウトレギュレータ（ＬＤＯ）である、集積回路。
前記調整可能な電源が、調整可能な低ドロップアウトレギュレータ（ＬＤＯ）である、集積回路。
【発明の詳細な説明】
【技術分野】
【0001】
本願は、全般的に電気回路に関し、特に、電力増幅器に関する。
【背景技術】
【0002】
例えば、携帯電話、無線、及びワイヤレス通信等の広範な用途にトランシーバが用いられている。トランシーバは、アンテナを駆動する信号の電力を、信号の電力が相対的に遠い距離に到達するために充分に強くなるように増大させるために、電力増幅器を用い得る。トランシーバ用途の多くのタイプは、電力制限及び／又は面積制限され得る。例えば、携帯電話無線は、電力量が制限されたバッテリーを用い得、トランシーバ構成要素に対するスペース量が制限され得る。低電力、低面積トランシーバに対する電力増幅器を設計することは有意な課題を提示し得る。
【発明の概要】
【0003】
説明される例において、集積回路がオシレータ及び電力増幅器を含む。オシレータは、第１のノード、第２のノード、及び第１のノードと第２のノードとの間に結合される１つ又は複数のリアクティブ構成要素のネットワークを含む。リアクティブ構成要素のネットワークは、第１のノードと第２のノードとの間に少なくとも１つのタップを有する。オシレータは更に、第２のノードを介してリアクティブ構成要素のネットワークに結合される第１の出力、及びタップを介してリアクティブ構成要素のネットワークに結合される第２の出力を含む。電力増幅器は、オシレータの第１の出力に結合される第１の入力、オシレータの第２の出力に結合される第２の入力、及び出力を含む。
【0004】
更なる例に従って、集積回路が、１つ又は複数のリアクティブ構成要素を有する電圧制御オシレータ（ＶＣＯ）を含む。集積回路は更に、ＶＣＯに結合されるプログラム可能受動減衰回路を含む。プログラム可能受動減衰回路は、ＶＣＯに含まれる１つ又は複数のリアクティブ構成要素の少なくとも一部を含む。集積回路は更に、プログラム可能受動減衰回路に結合される電力増幅器を含む。
【0005】
付加的な例に従って、或る方法が、電圧制御オシレータ（ＶＣＯ）に含まれる１つ又は複数のリアクティブ構成要素のネットワークを用いて第１の振動信号を生成することを含む。この方法は更に、リアクティブ構成要素のネットワークに含まれる１つ又は複数のタップを介して第２の振動信号を出力することを含む。第２の振動信号は、第１の振動信号に比例し、第１の振動信号より小さい規模を有する。この方法は更に、電力増幅された出力信号の生成に用いるために、利得制御に基づいて第１及び第２の振動信号の一方を選択することを含む。この方法は更に、選択された、第１及び第２の振動信号の一方に基づいて、電力増幅された出力信号を生成することを含む。
【図面の簡単な説明】
【0006】
【図1】本開示に従った例示のトランスミッタを図示するブロック図である。
【0007】
【0008】
【0009】
【図6】本開示の例示のオシレータに用いられ得る例示のリアクティブ構成要素ネットワークを図示する概略図である。
【0010】
【0011】
【図8】本開示の例示のオシレータに用いられ得る別の例示のリアクティブ構成要素ネットワークを図示する概略図である。
【0012】
【図9】本開示の例示のトランスミッタに用いられ得る例示のリアクティブ構成要素及びスイッチング回路の概略図である。
【0013】
【図10】本開示の例示のオシレータに用いられ得る別の例示のリアクティブ構成要素ネットワークを図示する概略図である。
【0014】
【0015】
【図12】本開示の例示のオシレータに用いられ得る別の例示のリアクティブ構成要素ネットワークを図示する概略図である。
【0016】
【図13】本開示の電力増幅器に用いられ得る例示の増幅器段を図示する概略図である。
【図14】本開示の電力増幅器に用いられ得る例示の増幅器段を図示する概略図である。
【図15】本開示の電力増幅器に用いられ得る例示の増幅器段を図示する概略図である。
【0017】
【図16】本開示に従った付加的な例示のトランスミッタを図示するブロック図である。
【図17】本開示に従った付加的な例示のトランスミッタを図示するブロック図である。
【図18】本開示に従った付加的な例示のトランスミッタを図示するブロック図である。
【図19】本開示に従った付加的な例示のトランスミッタを図示するブロック図である。
【図20】本開示に従った付加的な例示のトランスミッタを図示するブロック図である。
【0018】
【図21】本開示に従った、信号の電力を増幅するための例示の手法を図示するフローチャートである。
【0019】
【図22】本開示の例示のオシレータに用いられ得る付加的な例示のリアクティブ構成要素ネットワークを図示する概略図である。
【図23】本開示の例示のオシレータに用いられ得る付加的な例示のリアクティブ構成要素ネットワークを図示する概略図である。
【発明を実施するための形態】
【0020】
本開示は、トランスミッタ及び／又はトランシーバにおいて信号を増幅するために用いられ得る可変利得電力増幅器を説明する。幾つかの例において、電力増幅器が、１つ又は複数のリアクティブ構成要素のネットワークを含むオシレータを含み得る。リアクティブ構成要素のネットワークは、オシレータに、リアクティブ構成要素のネットワークの異なる部分を横切って発生する異なる電圧を出力させる１つ又は複数のタップを含み得る。電力増幅器が、異なる電圧を受け取り得、電力増幅された出力信号を得るために、異なる電圧の１つ又は複数を選択的に増幅し得る。
【0021】
オシレータにおけるリアクティブ構成要素のネットワークの異なる部分を横切って発生する異なる電圧を選択的に増幅することによって、電力増幅器の利得が調整され得、それによって、電力増幅器の出力電力がトランスミッタの動的電力要件に基づいて調整され得る。増幅器の出力電力がトランスミッタの動的電力要件に基づいて調整されることによって、トランスミッタ又はトランシーバの総電力消費が低減され得る。オシレータに含まれるリアクティブ構成要素のネットワークの１つ又は複数のタップを用いて、選択的に増幅される異なる電圧を得ることによって、異なる電圧を得るために必要とされる構成要素の量が低減され得る。このように、相対的に少ない数の構成要素を用いて、可変利得の、相対的に低い電力の増幅器が得られ得る。
【0022】
幾つかの例において、１つ又は複数のリアクティブ構成要素のネットワークは、直列に結合される１つ又は複数のインダクタを含み得る。そのような例において、インダクタの第１の部分を横切って第１の電圧が得られ得、インダクタの第２の部分を横切って第２の電圧が得られ得る。第２の部分は、第１の部分のサブセットであり得る。更なる例において、リアクティブ構成要素のネットワークは、直列に結合される１つ又は複数のキャパシタを含み得る。他の例もまた可能であり、本開示の範囲内である。
【0023】
幾つかの例において、複数の電圧を選択的に増幅するために、電力増幅器は、利得制御に基づいて電圧の１つを選択し得、選択された電圧を複数の増幅器段を用いて増幅し得る。更なる例において、複数の電圧を選択的に増幅するために、電力増幅器は、電圧の各々を別個の増幅器信号チェーンにおいて増幅し得、その後、利得制御に基づいて、増幅された電圧の１つを選択し得る。
【0024】
幾つかの例において、電力増幅器は複数の利得制御を含み得る。例えば、電力増幅器は、電力増幅された出力信号の生成にどのオシレータ電圧を用いるかの選択を制御するコース（ｃｏａｒｓｅ）利得制御、及び選択されたオシレータ電圧を増幅する多段増幅器において、増幅器段の１つの又は両方の利得を制御するファイン（ｆｉｎｅ）利得制御を含み得る。ファイン利得制御は、幾つかの例において、連続利得制御関数を提供し得るが、利得制御関数が線形である利得値の範囲が相対的に小さい。一方、コース利得制御関数は、相対的に大きい範囲の利得値にわたって線形であり得るが、離散利得ステップを用いる離散関数であり得る。
【0025】
コース及びファイン利得両方の制御を提供することによって、電力増幅器の利得が、幅広い範囲の利得値にわたって微細に調整されることが可能になる。このように、相対的に大きい範囲の出力電力設定にわたって相対的に高い精度の利得制御を有する電力増幅器が達成され得る。
【0026】
幾つかの例において、電力増幅器における増幅器段の１つ又は複数が、差動自己バイアス増幅器を含み得る。差動自己バイアス増幅器は、電力供給と１つ又は複数のプルアップトランジスタのソース端子との間に結合される第１の可変抵抗、及び接地レールと１つ又は複数のプルダウントランジスタのソース端子との間に結合される第２の可変抵抗を含み得る。
【0027】
可変抵抗を増加させることは、増幅器段の偶数次高調波抑圧を増加させ得るが、増幅器段の利得を低減させ得る。可変抵抗を低減させることは、逆の効果を有し得る。そのため、可変抵抗を、差動自己バイアス増幅器において上述された位置に置くことによって、偶数次高調波抑圧と増幅器利得との間のトレードオフが電力増幅器において動的に調整及び均衡され得る。
【0028】
更なる例において、電力増幅器における増幅器段の１つ又は複数が、自己バイアスモード及び非線形モードで動作するように構成可能であり得る。自己バイアスモードは、非線形モードに比べ、一層高い度合の線形性を提供し得るが、電力効率は一層低くなり得る。他方、非線形モードは、電力効率が一層高くなり得るが、一層低い線形性を提供し得る。自己バイアスモード及び非線形モードで動作するように構成可能な増幅器段を提供することによって、線形性と電力効率との間のトレードオフが電力増幅器において動的に調整及び均衡され得る。
【0029】
付加的な例において、電力増幅器は、段の各々がシングルエンド又は差動自己バイアス増幅器を含む、多段増幅器であり得る。段の各々は更に、独立して調整可能な電力レール電圧を含み得る。特定の増幅器段に対して電力レール電圧を調整することによって、その段の自己バイアス増幅器が、異なるバイアス電流でバイアスされ得、それによって、自己バイアス増幅器の利得が調整され得る。従って、異なる自己バイアス増幅器段に対して、独立して調整可能な電力レール電圧を用いることにより、相対的に少ない数の回路構成要素を用いて、段独立利得調整を備える多段電力増幅器が達成され得る。
【0030】
図１は、本開示に従った例示のトランスミッタ１０を図示するブロック図である。トランスミッタ１０は、オシレータ１２、電力増幅器１４、マッチングネットワーク１６、アンテナ１８、接続２０、２２、２４、２８、及び利得制御リード２６を含む。オシレータ１２の第１の出力が、接続２０を介して電力増幅器１４の第１の入力に結合される。オシレータ１２の第２の出力が、接続２２を介して電力増幅器１４の第２の入力に結合される。電力増幅器１４の利得制御入力が利得制御リード２６に結合される。電力増幅器１４の出力が、接続２４を介してマッチングネットワーク１６の入力に結合される。マッチングネットワーク１６の出力が、接続２８を介してアンテナ１８の入力に結合される。
【0031】
接続２０、２２、２４、２８の各々は、シングルエンド接続又は差動接続のいずれかであり得、接続を形成する１つ又は複数のリードを含み得る。シングルエンド接続が単一リードとして実装され得る。差動接続がリードの差動ペアを用いて実装され得る。
【0032】
オシレータ１２は、オシレータ１２の第１の出力において第１の振動信号を、オシレータ１２の第２の出力において第２の振動信号を生成する。第２の振動信号は、第１の振動信号の減衰されたバージョンであり得る。振動信号は、シングルエンド信号又は差動信号であり得る。電力増幅器１４は、それぞれ、電力増幅器１４の第１及び第２の入力において振動信号を受け取り、振動信号に基づいて、電力増幅された出力信号を電力増幅器１４の出力において生成する。電力増幅された出力信号を生成するために、電力増幅器１４は、振動信号の一方を選択し得、振動信号のうち選択された振動信号の増幅されたバージョンを生成し得、振動信号のうち選択された振動信号の増幅されたバージョンを、電力増幅された出力信号として出力し得る。電力増幅器１４は、電力増幅器１４の利得制御入力において受信した利得制御信号に基づいて決定される利得を用いて、振動信号のうち選択された振動信号の増幅されたバージョンを生成し得る。マッチングネットワーク１６は、マッチングネットワーク１６の入力において、電力増幅された出力信号を受信し、電力増幅された出力信号を変換して、変換された電力増幅された出力信号をマッチングネットワーク１６の出力において生成する。マッチングネットワーク１６は、電力増幅器１４の出力インピーダンスに実質的に調和するように設計される入力インピーダンス、及びアンテナ１８のインピーダンスに実質的に調和する出力インピーダンスを有し得る。アンテナ１８は、変換された電力増幅された出力信号をマッチングネットワーク１６から受信し、この信号を電磁放射として放射する。
【0033】
オシレータ１２の第１及び第２の出力において振動信号を生成するために、オシレータ１２は、本明細書においてリアクティブ構成要素ネットワークと称される１つ又は複数のリアクティブ構成要素のネットワークを含み得る。リアクティブ構成要素ネットワークは、リアクティブ構成要素ネットワークの第１の端部に接続される第１のノード、リアクティブ構成要素ネットワークの第２の端部に接続される第２のノード、及び第１のノードと第２のノードとの間のそれぞれの位置において接続される１つ又は複数のタップを有し得る。
【0034】
幾つかの例において、オシレータ１２は、第１及び第２のノードの一方又は両方における電圧に基づいて第１の振動信号を生成し得、１つ又は複数のタップにおける電圧に基づいて第２の振動信号を生成し得る。振動信号が差動信号である例において、リアクティブ構成要素ネットワークは、第１のノードと第２のノードとの間の２つの異なる位置に置かれる少なくとも２つのタップを有し得る。そのような例において、第１の振動信号は、第１のノードと第２のノードとの間の電圧に対応し得、第２の振動信号は、第１のタップと第２のタップとの間の電圧に対応し得る。
【0035】
リアクティブ構成要素ネットワークは、１つ又は複数のリアクティブ構成要素（例えば、インダクタ又はキャパシタ）を含み得る。リアクティブ構成要素ネットワークが１つより多くのリアクティブ構成要素を含む場合、リアクティブ構成要素は直列に結合され得る。いずれの場合も、第１のタップと第２のタップとの間の１つ又は複数のリアクティブ構成要素の部分は、第１のノードと第２のノードとの間のリアクティブ構成要素の部分のサブセットであり得る。そのため、第１のタップと第２のタップとの間のリアクタンス（例えば、インダクタンス又はキャパシタンス）は、第１のノードと第２のノードとの間のリアクタンスより小さくなり得る。従って、第１のタップと第２のタップとの間で得られる電圧に対応する第２の振動信号は、第１の振動信号の減衰されたバージョンであり得、それは第１のノードと第２のノードとの間で得られる電圧に対応する。第２の振動信号は、第２の振動信号の増幅が第１の振動信号に比例するが、第１の振動信号より小さいという意味において、第１の振動信号の減衰されたバージョンであり得る。
【0036】
振動信号がシングルエンド信号である例において、第１の振動信号は、幾つかの例において、オシレータ１２のノードの１つと基準電圧との間の電圧に対応し得、第２の振動信号は、そのような例において、オシレータ１２のタップの１つと基準電圧との間の電圧に対応し得る。幾つかの例において、第１のノードは、接地レール又は電力レールに結合され得、基準電圧として働き得る。そのような例において、第１の振動信号は、幾つかの例において、第１のノードと第２のノードとの間の電圧に対応し得、第２の振動信号は、そのような例において、タップの１つと第１のノードとの間の電圧に対応し得る。
【0037】
タップと第１のノードとの間の１つ又は複数のリアクティブ構成要素の部分は、第１のノードと第２のノードとの間のリアクティブ構成要素の部分のサブセットであり得る。それ故、タップと第１のノードとの間のリアクタンス（例えば、インダクタンス又はキャパシタンス）は、第１のノードと第２のノードとの間のリアクタンスより小さくなり得る。従って、タップと第１のノードとの間で得られる電圧に対応する第２の振動信号は、第１のノードと第２のノードとの間で得られる電圧に対応する第１の振動信号の減衰されたバージョンであり得る。
【0038】
オシレータ１２は、制御信号に基づいて、第１及び第２の振動信号を生成し得る。例えば、オシレータ１２は電圧制御オシレータ（ＶＣＯ）であり得、制御信号は電圧信号であり得る。幾つかの例において、トランスミッタ１０は、送信されるデータに基づいて制御信号を生成し得る。そのような例において、オシレータ１２は、送信されるデータに基づいて、オシレータ１２の第１及び第２の出力における振動信号を周波数変調及び／又は位相変調するために制御信号を用い得る。即ち、そのような例において、振動信号の各々は、周波数変調された（ＦＭ）又は位相変調された（ＰＭ）信号であり得る。幾つかの例において、振動信号は電圧信号であり得る。
【0039】
幾つかの例において、電力増幅器１４は、単一の増幅器信号チェーンを含み得る。そのような例において、電力増幅された出力信号を生成するために、電力増幅器１４は、振動信号の１つを選択し得、振動信号のうちの選択された振動信号を単一の増幅器信号チェーンを用いて増幅し得、振動信号のうちの選択された振動信号の増幅されたバージョンを電力増幅された出力信号として出力し得る。
【0040】
更なる例において、電力増幅器１４は、複数の増幅器信号チェーンを含み得る。そのような例において、電力増幅された出力信号を生成するために、電力増幅器１４は、それぞれの増幅器信号チェーンを用いて振動信号の各々を増幅し得、振動信号の増幅されたバージョンの１つを、電力増幅された出力信号として出力するように選択し得る。
【0041】
利得制御信号は、電力増幅器１４の利得を制御し得る。幾つかの例において、電力増幅器１４は、電力増幅された出力信号を生成する際に用いるために、オシレータ１２によって出力される振動信号のうちの１つを、又は振動信号のうちの１つの振動信号の増幅されたバージョンを選択する選択ユニットを含み得る。そのような例において、利得制御信号は、選択ユニットの制御入力に結合され得、選択ユニットは、利得制御信号に基づいて信号の１つを選択し得る。
【0042】
幾つかの例において、利得制御信号は、複数の信号成分を含み得る。例えば、利得制御信号は、第１の利得制御信号成分及び第２の利得制御信号成分を含み得る。第１の利得制御信号成分は、選択ユニットの制御入力に結合され得、選択ユニットによって提供される利得（例えば、減衰）を制御し得、第２の利得制御信号成分は、電力増幅器１４における１つ又は複数の増幅器段に結合され得、１つ又は複数の増幅器段によって提供される利得を制御し得る。
【0043】
電力増幅器１４は、単段増幅器又は多段増幅器のいずれかであり得る。単段増幅器は単一の増幅器段を有し得、多段増幅器は複数の増幅器段を有し得る。電力増幅器１４が多段増幅器であり、利得制御信号が、増幅器段に結合される利得制御信号成分を含む例において、利得制御信号成分は、各々が多段増幅器のそれぞれの段に結合される複数の利得制御信号サブ構成要素を含み得る。利得制御信号サブ構成要素の各々は、多段増幅器における各段の利得を調整及び制御し得る。そのような例において、多段増幅器における各利得段の利得が独立して調整され得る。
【0044】
電力増幅器１４が複数の増幅器信号チェーンを含む例において、増幅器信号チェーンの各々は、単段増幅器信号チェーン又は多段増幅器信号チェーンのいずれかであり得る。複数の増幅器信号チェーンが多段増幅器信号チェーンである例において、増幅器信号チェーンの各々における対応する増幅器段は、幾つかの例において、利得制御信号の同じ利得制御信号サブ構成要素に基づいて制御され得る。別の例において、対応する増幅器段の利得は、独立してプログラム可能であり得る。
【0045】
付加的な例において、電力増幅器１４は、段の各々がシングルエンド又は差動自己バイアス増幅器を含む、多段増幅器であり得る。段の各々は更に、独立して調整可能な電力レール電圧を有し得る。特定の増幅器段に対して電力レール電圧を調整することによって、その段の自己バイアス増幅器が、異なるバイアス電流でバイアスされ得、これは、自己バイアス増幅器の利得を調整し得る。従って、異なる自己バイアス増幅器段に対して独立して調整可能な電力レール電圧を用いることによって、相対的に小さい数の回路構成要素を用いて、段独立利得調整を備える多段電力増幅器が達成され得る。
【0046】
幾つかの例において、調整可能な電力レール電圧は、１つ又は複数の調整可能な電力供給によって供給され得る。例えば、調整可能な電力供給は、調整可能な低ドロップアウトレギュレータ（ＬＤＯ）等の調整可能な電圧レギュレータであり得る。電圧レギュレータ及び／又はＬＤＯは、レギュレータ及び／又はＬＤＯが、制御入力に基づいて決定される電圧レベルを出力し得るという意味において、調整可能であり得る。
【0047】
電力増幅器１４における増幅器段の１つ又は複数が１つ又は複数の調整可能な電力供給によって電力供給される例において、調整可能な電力供給の各々に対する制御入力は、利得制御信号のそれぞれの利得制御信号サブ構成要素に結合され得る。そのような例において、増幅器段は、電力供給出力レベル（例えば、電圧レベル）に基づいて決定される利得を有するように構成され得る。
【0048】
利得制御信号が複数の信号成分を含む例において、電力増幅器１４は、複数の利得制御を含むとされ得る。例えば、電力増幅器１４は、電力増幅された出力信号を生成するために用いる振動信号の選択を制御する、コース利得制御、及び選択されたオシレータ電圧を増幅する多段増幅器における増幅器段の１つ又は複数の利得を制御する、ファイン利得制御を含み得る。ファイン利得制御は、幾つかの例において、連続利得制御関数を提供し得るが、利得制御関数が線形である利得値の範囲は、相対的に小さくなり得る。一方、コース利得制御関数は、相対的に大きい利得値の範囲にわたって線形であり得るが、離散利得ステップを用いる離散関数であり得る。
【0049】
コース及びファイン両方の利得制御を提供することによって、電力増幅器１４の利得を利得値の幅広い範囲にわたって微細に調整することが可能になり得る。このように、出力電力設定の相対的に大きな範囲にわたって、相対的に高い精度の利得制御を有する電力増幅器が達成され得る。
【0050】
幾つかの例において、電力増幅器１４における増幅器段の１つ又は複数が、差動自己バイアス増幅器段であり得る。差動自己バイアス増幅器段は、電力供給と１つ又は複数のプルアップトランジスタのソース端子との間に結合される第１の可変抵抗、及び接地レールと１つ又は複数のプルダウントランジスタのソース端子との間に結合される第２の可変抵抗を含み得る。
【0051】
可変抵抗を増加させることは、増幅器段の偶数次高調波抑圧を増加させ得るが、増幅器段の利得を低減させ得る。可変抵抗を低減させることは、逆の効果を有し得る。そのため、可変抵抗を差動自己バイアス増幅器における上述の位置に置くことによって、偶数次高調波抑圧と増幅器利得との間のトレードオフが、電力増幅器１４において動的に調整及び均衡され得る。
【0052】
幾つかの例において、電力増幅器１４は、増幅器段もまた調整可能な電力供給（例えば、調整可能なＬＤＯ）によって電力供給される前述の例において記載されたように、１つ又は複数の可変抵抗を備える差動自己バイアス増幅器段を含み得る。そのような例において、コース利得制御は可変抵抗に結合され得、ファイン利得制御は調整可能な電力供給に結合され得る。
【0053】
更なる例において、電力増幅器１４における増幅器段の１つ又は複数が、自己バイアスモード及び非線形モードで動作するように構成可能であり得る。自己バイアスモードは、非線形モードに比べ、一層高い度合の線形性を提供し得るが、電力効率は一層低くなり得る。一方、非線形モードは、電力効率は一層高いが、一層低い線形性を提供し得る。自己バイアスモード及び非線形モードで動作するように構成可能であり得る増幅器段を提供することによって、線形性と電力効率との間のトレードオフが、電力増幅器１４において動的に調整及び均衡され得る。
【0054】
マッチングネットワーク１６は、電力増幅器１４とアンテナ１８との間にインピーダンスマッチングを提供するように構成可能である任意の構成要素を含み得る。幾つかの例において、マッチングネットワーク１６は、マッチングネットワーク１６の出力インピーダンスをアンテナ１８のインピーダンスにマッチさせるように、及びマッチングネットワーク１６の入力インピーダンスを電力増幅器１４の出力インピーダンスにマッチさせるように構成される、１つ又は複数のインダクタ又はキャパシタを含み得る。アンテナ１８は、電磁信号を遠隔デバイスに送信するように構成される任意のタイプのアンテナであり得る。
【0055】
電力増幅器１４は、電力増幅された出力信号を生成するために、オシレータ１２によって出力された振動信号を選択的に増幅し得る。振動信号の各々は、オシレータ１２に含まれるリアクティブ構成要素のネットワークの異なる部分を横切って発生する異なる電圧に対応し得る。オシレータ１２に含まれるリアクティブ構成要素のネットワークの異なる部分を横切って発生する異なる電圧を選択的に増幅することによって、電力増幅器１４の利得が調整され得、それによって、電力増幅器１４の出力電力が、トランスミッタ１０の動的電力要件に基づいて調整され得る。電力増幅器１４の出力電力が動的電力要件に基づいて調整され得ることによって、電力増幅器１４の総電力消費が低減され得る。電力増幅器１４によって選択的に増幅される異なる電圧を得るために、オシレータ１２に含まれるリアクティブ構成要素のネットワークの１つ又は複数のタップを用いることによって、異なる電圧を得るために必要となる構成要素の量が低減され得る。このように、相対的に少ない数の構成要素を用いて、可変利得の、相対的に低電力増幅器が得られ得る。
【0056】
図２は、本開示に従った、例示のオシレータ１２が更に詳細に図示されている図１の例示のトランスミッタ１０のブロック図である。図２において、オシレータ１２の第１及び第２の出力は、シングルエンド出力信号を生成するシングルエンド出力である。オシレータ１２はオシレータ回路要素３２を含み、オシレータ回路要素３２はリアクティブ構成要素ネットワーク３４を含む。リアクティブ構成要素ネットワーク３４は、リアクティブ構成要素ネットワーク３４の第１の端部に結合されるノード３６、及びリアクティブ構成要素ネットワーク３４の第２の端部に接続されるノード３８を含む。リアクティブ構成要素ネットワーク３４はまた、リアクティブ構成要素ネットワーク３４の第１の端部と第２の端部との間で、リアクティブ構成要素ネットワーク３４におけるリアクティブ構成要素に結合されるタップ４０を含む。
【0057】
ノード３８は、リード４２を介して電力増幅器１４の第１の入力に結合され、タップ４０は、リード４４を介して電力増幅器１４の第２の入力に結合される。ノード３８は、オシレータ１２の第１の出力に結合され得、及び／又はオシレータ１２の第１の出力を形成し得る。タップ４０は、オシレータ１２の第２の出力に結合され得、及び／又はオシレータ１２の第２の出力を形成し得る。図２におけるリード４２、４４は、それぞれ、図１における接続２０、２２に対応し得る。
【0058】
動作の間、オシレータ１２は、オシレータ１２の第１の出力において第１の振動信号を、及びオシレータ１２の第２の出力において第２の振動信号を生成する。第２の振動信号は、第１の振動信号の減衰されたバージョンであり得る。幾つかの例において、第１の振動信号は、ノード３８と基準電圧との間の電圧に対応し得、第２の振動信号は、タップ４０と基準電圧との間の電圧に対応し得る。更なる例において、ノード３６は、接地レール又は電力レールに結合され得、基準電圧として働き得る。そのような例において、第１の振動信号は、ノード３６とノード３８との間の電圧に対応し得、第２の振動信号は、タップ４０とノード３６との間の電圧に対応し得る。
【0059】
幾つかの例において、図２のトランスミッタ１０は、集積回路上に実装され得る。集積回路は、ノード３６、ノード３８、及びノード３６とノード３８との間に結合されるリアクティブ構成要素ネットワーク３４（即ち、１つ又は複数のリアクティブ構成要素のネットワーク）を有するオシレータ１２を含み得る。リアクティブ構成要素ネットワーク３４は、ノード３６とノード３８との間に少なくとも１つのタップ４０を有し得る。オシレータ１２は更に、ノード３８を介してリアクティブ構成要素ネットワーク３４に結合される第１の出力、及びタップ４０を介してリアクティブ構成要素ネットワーク３４に結合される第２の出力を含み得る。集積回路は更に、オシレータ１２の第１の出力に結合される第１の入力と、オシレータ１２の第２の出力に結合される第２の入力と、出力とを有する電力増幅器１４を含み得る。
【0060】
幾つかの例において、オシレータ１２のノード３６は、オシレータ１２に対する電力レール又は接地レールの少なくとも一方である。そのような例において、リアクティブ構成要素ネットワーク３４は、幾つかの例において、オシレータ１２のノード３６とノード３８との間に直列に結合される１つ又は複数のインダクタを含む。そのような例において、タップ４０は、１つ又は複数のインダクタに結合され、オシレータ１２のノード３６とノード３８との間のインダクタンスは、リアクティブ構成要素ネットワーク３４のタップ４０とオシレータ１２のノード３６との間のインダクタンスより大きい。
【0061】
オシレータ１２のノード３６がオシレータ１２に対する電力レール又は接地レールの少なくとも一方である付加的な例において、リアクティブ構成要素ネットワーク３４は、オシレータ１２のノード３６とノード３８との間に直列に結合される１つ又は複数のキャパシタを含む。そのような例において、タップ４０は、１つ又は複数のキャパシタに結合され、オシレータ１２のノード３６とノード３８との間のキャパシタンスは、リアクティブ構成要素ネットワーク３４のタップ４０とオシレータ１２のノード３６との間のキャパシタンスより大きい。
【0062】
図３は、本開示に従った、別の例示のオシレータの１２が更に詳細に図示されている図１の例示のトランスミッタ１０のブロック図である。図３に示されるように、オシレータ１２はオシレータ回路要素５２を含み、オシレータ回路要素５２は、（１）ノード３６がリード５６を介して電力増幅器１４に結合され、（２）リアクティブ構成要素ネットワーク３４がノード３６とノード３８との間に付加的なタップ５４を含み、（３）タップ５４がリード５８を介して電力増幅器１４に結合される、という点が異なることを除き、図２のオシレータ回路要素３２に類似している。図２のオシレータ回路要素３２と図３のオシレータ回路要素５２との間で同一又は類似の構成要素には同じ参照番号が付されている。
【0063】
図３において、オシレータ１２の第１及び第２の出力は、差動出力信号を生成する差動出力である。具体的には、ノード３６、３８は第１の差動出力を形成し得、タップ４０、５４は第２の差動出力を形成し得る。同様に、電力増幅器１４の第１及び第２の入力は差動入力であり得る。オシレータ１２の第１の差動出力は、リード４２、５６を介して電力増幅器１４の第１の差動入力に結合される。オシレータ１２の第２の差動出力は、リード４４、５８を介して電力増幅器１４の第２の差動入力に結合される。図３におけるリード４２、５６は集合的に、図１における接続２０に対応し得る。同様に、図３におけるリード４４、５８は集合的に、図１における接続２２に対応し得る。
【0064】
動作の間、オシレータ１２は、オシレータ１２の第１の出力において第１の差動振動信号を、オシレータ１２の第２の出力において第２の差動振動信号を生成する。第２の差動振動信号は、第１の差動振動信号の減衰されたバージョンであり得る。第１の差動振動信号は、ノード３６とノード３８との間の電圧に対応し得、第２の差動振動信号は、リアクティブ構成要素ネットワーク３４のタップ５４とタップ４０との間の電圧に対応し得る。
【0065】
幾つかの例において、図３のトランスミッタ１０は集積回路上に実装され得る。集積回路は、ノード３６と、ノード３８と、及びノード３６とノード３８との間に結合されるリアクティブ構成要素ネットワーク３４とを有するオシレータ１２を含む。リアクティブ構成要素ネットワーク３４は、ノード３６とノード３８との間にタップ４０、５４を有し得る。オシレータ１２は更に、ノード３６、３８を介してリアクティブ構成要素ネットワーク３４に結合される第１の出力、及びタップ４０、５４を介してリアクティブ構成要素ネットワーク３４に結合される第２の出力を含み得る。集積回路は更に、オシレータ１２の第１の出力に結合される第１の入力、オシレータ１２の第２の出力に結合される第２の入力、及び出力を有する電力増幅器１４を含み得る。
【0066】
幾つかの例において、リアクティブ構成要素ネットワーク３４は、ノード３６とノード３８との間に結合されるタップ４０、５４を有し得る。そのような例において、オシレータ１２の第１の出力は、ノード３６を介してリアクティブ構成要素ネットワーク３４に結合される第１の端子、及びノード３８を介してリアクティブ構成要素ネットワーク３４に結合される第２の端子を有する第１の差動出力である。そのような例において、ＶＣＯの第２の出力は、タップ５４を介してリアクティブ構成要素ネットワーク３４に結合される第１の端子、及びタップ４０を介してリアクティブ構成要素ネットワーク３４に結合される第２の端子を有する第２の差動出力である。
【0067】
更なる例において、リアクティブ構成要素ネットワーク３４は、オシレータ１２のノード３６とノード３８との間に直列に結合される１つ又は複数のインダクタを含み、タップ４０、５４は、１つ又は複数のインダクタに結合される。そのような例において、オシレータ１２の第１の差動出力の第１の端子と第２の端子との間のインダクタンスは、オシレータ１２の第２の差動出力の第１の端子と第２の端子との間のインダクタンスより大きい。
【0068】
付加的な例において、リアクティブ構成要素ネットワーク３４は、オシレータ１２のノード３６とノード３８との間に直列に結合される１つ又は複数のキャパシタを含み、タップ４０、５４は１つ又は複数のキャパシタに結合される。そのような例において、オシレータ１２の第１の差動出力の第１の端子と第２の端子との間のキャパシタンスは、オシレータ１２の第２の差動出力の第１の端子と第２の端子との間のキャパシタンスより大きい。
【0069】
図２及び図３のトランスミッタ１０において、オシレータ１２は複数の振動信号を出力し得、電力増幅器１４は、電力増幅された出力信号を生成するために、振動信号を選択的に増幅し得る。振動信号の各々は、オシレータ１２に含まれるリアクティブ構成要素のネットワークの異なる部分を横切って発生する異なる電圧に対応し得る。オシレータ１２におけるリアクティブ構成要素のネットワークの異なる部分を横切って発生する異なる電圧を選択的に増幅することによって、電力増幅器１４の利得が調整され得、それによって電力増幅器１４の出力電力が、トランスミッタ１０の動的電力要件に基づいて調整され得る。電力増幅器１４の出力電力がトランスミッタ１０の動的電力要件に基づいて調整され得ることによって、電力増幅器１４の総電力消費が低減され得る。電力増幅器１４によって選択的に増幅される異なる電圧を得るために、オシレータ１２に含まれるリアクティブ構成要素のネットワークの１つ又は複数のタップを用いることによって、異なる電圧を得るために必要とされる構成要素の量が低減され得る。このように、相対的に少ない数の構成要素を用いて、可変利得の、相対的に低電力増幅器が得られ得る。
【0070】
図４は、本開示に従った、例示の電力増幅器１４が更に詳細に図示されている図１の例示のトランスミッタ１０のブロック図である。電力増幅器１４は、選択回路６０、増幅器段６２、６４、調整可能な電源６６、６８、接続７０、７２、電力線７４、７６、及び利得制御リード７８、８０、８２を含む。選択回路６０の第１の入力が、接続２０を介してオシレータ１２の第１の出力に結合される。選択回路６０の第２の入力が、接続２２を介してオシレータ１２の第２の出力に結合される。選択回路６０の出力が、接続７０を介して増幅器段６２の入力に結合される。増幅器段６２の出力が、接続７２を介して増幅器段６４の入力に結合される。増幅器段６４の出力が、接続２４を介してマッチングネットワーク１６の入力に結合される。
【0071】
増幅器段６４の出力は、電力増幅器１４の出力に結合され得、及び／又は電力増幅器１４の出力を形成し得る。選択回路６０の第１及び第２の入力は、それぞれ、電力増幅器１４の第１及び第２の入力に結合され得、及び／又は電力増幅器１４の第１及び第２の入力を形成し得る。
【0072】
調整可能な電源６６の出力が、電力線７４を介して増幅器段６２の電力入力に結合される。調整可能な電源６８の出力が、電力線７６を介して増幅器段６４の電力入力に結合される。選択回路６０の制御入力が、利得制御Ａリード７８に結合される。増幅器段６２の制御入力が、利得制御Ｂリード８０に結合される。増幅器段６４の制御入力が、利得制御Ｃリード８２に結合される。利得制御リード７８、８０、８２は集合的に、図１～図３に図示される利得制御リード２６に対応し得る。
【0073】
接続２０、２２、２４、２８、７０、７２は、シングルエンド接続又は差動接続であり得る。接続２０、２２がシングルエンド接続であるとき、オシレータ１２は、幾つかの例において、図２におけるオシレータ１２に対応し得、接続２０、２２は、図２のリード４２、４４に対応し得る。オシレータ１２の接続２０、２２が差動接続であるとき、オシレータ１２は、幾つかの例において、図３におけるオシレータ１２に対応し得、接続２０、２２は、図３のリード４２、４４、５６、５８に対応し得る。
【0074】
動作の間、選択回路６０は、それぞれ、接続２０、２２を介してオシレータ１２から振動信号を受信し、利得制御Ａ信号に基づいて、電力増幅された信号の生成に用いるために振動信号の１つを選択し、選択された信号を接続７０上に出力する。増幅器段６２は、選択された信号を接続７０を介して受信し、選択された信号を利得制御Ｂ信号によって決定される利得を用いて増幅し、増幅された信号を接続７２上に出力する。増幅器段６４は、増幅された信号を接続７２を介して増幅器段６２から受信し、その信号を、利得制御Ｃ信号によって決定される利得を用いて増幅し、増幅された信号を、電力増幅器１４に対する電力供給され増幅された信号として、接続２４において出力する。
【0075】
調整可能な電源６６は、電力線７４を介して増幅器段６２に電力供給し得る。同様に、調整可能な電源６８は、電力線７６を介して増幅器段６４に電力供給し得る。調整可能な電源６６は、利得制御Ｂ信号に基づいて出力電力レベル（例えば、電圧レベル）を生成し得、調整可能な電源６８は、利得制御Ｃ信号に基づいて出力電力レベル（例えば、電圧レベル）を生成し得る。幾つかの例において、調整可能な電源６６、６８の一方又は両方が、例えば調整可能なＬＤＯ等の調整可能な電圧レギュレータであり得る。増幅器段６２は、選択された信号を、調整可能な電源６６によって生成された出力電力レベルによって決定される利得に基づいて増幅し得る。増幅器段６４は、増幅器段６４の入力信号を、調整可能な電源６８によって生成された出力電力レベルによって決定される利得に基づいて増
幅し得る。
幅し得る。
【0076】
図４に示されるように、電力増幅器１４は選択回路６０を含む。選択回路６０は、（１）電力増幅器１４の第１の入力に結合される第１の入力、（２）電力増幅器１４の第２の入力に結合される第２の入力、及び（３）出力を有する。電力増幅器１４は更に増幅器段６２を含み、増幅器段６２は、（１）選択回路６０の出力に結合される入力、及び（２）出力を有する。電力増幅器１４は更に増幅器段６４を含み、増幅器段６４は、（１）増幅器段６２の出力に結合される入力、及び（２）出力を有する。選択回路６０は、利得制御Ａリード７８に結合される制御入力を有する。
【0077】
増幅器段６２、６４は、本開示に説明される増幅器段の任意の組み合わせを備えて、又はその他のタイプの増幅器段を備えて実装され得る。幾つかの例において、増幅器段６２は、図１３に図示される増幅器段を備えて実装され得、増幅器段６４は、図１４に図示される増幅器段を備えて実装され得る。
【0078】
幾つかの例において、電力増幅器１４における増幅器段６２、６４の各々は、シングルエンド又は差動自己バイアス増幅器（例えば、自己バイアスインバータ）を含み得る。増幅器段６２、６４の各々は更に、それぞれ、調整可能な電源６６、６８によって提供される、独立して調整可能な電力レール電圧を有し得る。特定の増幅器段に対して電力レール電圧を調整することによって、その段の自己バイアス増幅器が、異なるバイアス電流でバイアスされ得、それによって自己バイアス増幅器の利得が調整され得る。従って、異なる自己バイアス増幅器段に対して、独立して調整可能な電力レール電圧を用いることによって、相対的に少ない数の回路構成要素を用いて、段独立利得調整を備える多段電力増幅器が達成され得る。
【0079】
幾つかの例において、利得制御Ａ信号は、電力増幅された出力信号の生成にどのオシレータ電圧を用いるかの選択を制御する、コース利得制御であり得る。そのような例において、利得制御Ｂ信号及び利得制御Ｃ信号は集合的に、多段電力増幅器１４において増幅器段６２、６４の利得を制御するファイン利得制御を構成し得る。ファイン利得制御は、幾つかの例において、連続利得制御関数を提供し得るが、利得制御関数が線形である利得値の範囲は相対的に小さくなり得る。一方、コース利得制御関数は、相対的に大きい利得値の範囲にわたって線形であり得るが、離散利得ステップを備える離散関数であり得る。
【0080】
コース及びファイン両方の利得制御を提供することによって、電力増幅器の利得を、幅広い利得値範囲にわたって微細に調整することが可能になり得る。このように、出力電力設定の相対的に大きい範囲にわたって、相対的に高精度の利得制御を持つ電力増幅器が達成され得る。
【0081】
図５は、本開示に従った、別の例示の電力増幅器１４が更に詳細に図示されている図１の例示のトランスミッタ１０のブロック図である。電力増幅器１４は、増幅器段８４、８６、８８、９０、選択回路９２、調整可能な電源９４、９６、接続９８、１００、１０２、１０４、電力線１０６、１０８、１１０、１１２、及び利得制御リード１１４、１１６、１１８を含む。
【0082】
増幅器段８４の入力が、接続２０を介してオシレータ１２の第１の出力に結合される。増幅器段８４の出力が、接続９８を介して増幅器段８６の入力に結合される。増幅器段８６の出力が、接続１００を介して選択回路９２の第１の入力に結合される。増幅器段８８の入力が、接続２２を介してオシレータ１２の第２の出力に結合される。増幅器段８８の出力が、接続１０２を介して増幅器段９０の入力に結合される。増幅器段９０の出力が、接続１０４を介して選択回路９２の第２の入力に結合される。選択回路９２の出力が、接続２４を介してマッチングネットワーク１６の入力に結合される。
【0083】
選択回路９２の出力は、電力増幅器１４の出力に結合され得、及び／又は電力増幅器１４の出力を形成し得る。増幅器段８４の入力は、電力増幅器１４の第１の入力に結合され得、及び／又は電力増幅器１４の第１の入力を構成し得る。同様に、増幅器段８８の入力は、電力増幅器１４の第２の入力に結合され得、及び／又は電力増幅器１４の第２の入力を形成し得る。
【0084】
調整可能な電源９４の出力が、電力線１０６を介して増幅器段８４の電力入力に結合される。調整可能な電源９４の出力はまた、電力線１０６、１１０を介して増幅器段８８の電力入力に結合される。調整可能な電源９６の出力が、電力線１０８を介して増幅器段８６の電力入力に結合される。調整可能な電源９６の出力はまた、電力線１０８、１１２を介して増幅器段９０の電力入力に結合される。選択回路９２の制御入力が利得制御Ａリード１１４に結合される。調整可能な電源９４の制御入力が利得制御Ｂリード１１６に結合される。調整可能な電源９６の制御入力が利得制御Ｃリード１１８に結合される。利得制御リード１１４、１１６、１１８は集合的に、図１～図３に図示される利得制御リード２６に対応し得る。
【0085】
接続２０、２２、２４、２８、９８、１００、１０２、１０４は、シングルエンド接続又は差動接続であり得る。接続２０、２２がシングルエンド接続であるとき、オシレータ１２は、幾つかの例において、図２におけるオシレータ１２に対応し得、接続２０、２２は、図２のリード４２、４４に対応し得る。オシレータ１２の接続２０、２２が差動接続であるとき、オシレータ１２は、幾つかの例において、図３におけるオシレータ１２に対応し得、接続２０、２２は、図３のリード４２、４４、５６、５８に対応し得る。
【0086】
動作の間、増幅器段８４は、第１の入力を介して第１の振動信号を受信し、第１の増幅された信号を生成するために第１の振動信号を増幅し、第１の増幅された信号を接続９８を介して出力する。増幅器段８６は、第１の増幅された信号を接続９８を介して受信し、第２の増幅された信号を生成するために第１の増幅された信号を増幅し、第２の増幅された信号を接続１００を介して出力する。増幅器段８６は、第２の入力を介して第２の振動信号を受信し、第３の増幅された信号を生成するために第２の振動信号を増幅し、第３の増幅された信号を接続１０２を介して出力する。増幅器段８６は、第１の増幅された信号を接続１０２を介して受信し、第４の増幅された信号を生成するために第３の増幅された信号を増幅し、第４の増幅された信号を接続１０４を介して出力する。選択回路９２は、それぞれ、接続１００及び接続１０４を介して第３及び第４の増幅された信号を受信し、電力増幅された信号を利得制御Ａ信号に基づいて生成するために用いるために第３及び第４の増幅された信号の一方を選択し、選択された信号を接続２４を介して出力する。
【0087】
増幅器段８４、８６は第１の増幅器信号チェーンを形成し得、増幅器段８８、９０は第２の増幅器信号チェーンを形成し得る。第１の増幅器信号チェーンは、接続２０において受信した振動信号を増幅し得、第２の増幅器信号チェーンは、接続２２において受信した振動信号を増幅し得、選択回路９２は増幅された信号のいずれを電力増幅された信号として出力するかを選択し得る。
【0088】
調整可能な電源９４は、電力線１０６、１１０を介して増幅器段８４、８８に電力供給し得る。同様に、調整可能な電源９６は、電力線１０８、１１２を介して増幅器段８６、９０に電力供給し得る。調整可能な電源９４は利得制御Ｂ信号に基づいて出力電力レベル（例えば、電圧レベル）を生成し得、調整可能な電源９６は利得制御Ｃ信号に基づいて出力電力レベル（例えば、電圧レベル）を生成し得る。幾つかの例において、調整可能な電源９４、９６の１つ又は複数が、例えば、調整可能な及び／又はプログラム可能なＬＤＯ等、調整可能な及び／又はプログム可能な電力増幅された信号を電圧レギュレータであり得る。増幅器段８４、８８は、調整可能な電源９４によって生成された出力電力レベルによって決定される利得に基づいて、それらのそれぞれの入力信号を増幅し得る。同様に、増幅器段８６、９０は、調整可能な電源９６によって生成された出力電力レベルによって決定される利得に基づいて、それらのそれぞれの入力信号を増幅し得る。
【0089】
図５に示されるように、電力増幅器１４は、増幅器段８４、８６を有する第１の信号チェーンを含む。増幅器段８４は、（１）電力増幅器１４の第１の入力に結合される入力、及び（２）出力を有する。増幅器段８６は、（１）第１の信号チェーンの増幅器段８４の出力に結合される入力、及び（２）出力を有する。電力増幅器１４は更に、増幅器段８８、９０を有する第２の信号チェーンを含む。増幅器段８８は、（１）電力増幅器の第２の入力に結合される入力、及び（２）出力を有する。増幅器段９０は、（１）第２の信号チェーンの第１の増幅器段８８の出力に結合される入力、及び（２）出力を有する。
【0090】
電力増幅器１４は更に選択回路９２を含み、選択回路９２は、（１）第１の信号チェーンの増幅器段８６の出力に結合される第１の入力、（２）第２の信号チェーンの増幅器段９０の出力に結合される第２の入力、及び（３）電力増幅器１４の出力を形成する出力を有する。選択回路９２は、利得制御Ａリード１１４に結合される制御入力を有する。
【0091】
増幅器段８４、８６、８８、９０は、本開示に説明される増幅器段の任意の組み合わせを備えて又はその他のタイプ増幅器段を備えて実装され得る。幾つかの例において、増幅器段８４、８８は、図１３に図示される増幅器段を備えて実装され得、増幅器段８６、９０は、図１４に図示される増幅器段を備えて実装され得る。
【0092】
幾つかの例において、電力増幅器１４の増幅器段８４、８６、８８、９０の各々は、シングルエンド又は差動自己バイアス増幅器（例えば、自己バイアスインバータ）を含み得る。増幅器段８４、８６、８８、９０の各々は更に、調整可能な電源９４、９６によって提供される独立して調整可能な電力レール電圧を有し得る。特定の増幅器段に対して電力レール電圧を調整することによって、その段の自己バイアス増幅器が、異なるバイアス電流でバイアスされ得、それによって自己バイアス増幅器の利得が調整され得る。従って、異なる自己バイアス増幅器段に対して、独立して調整可能な電力レール電圧を用いることによって、相対的に少ない数の回路構成要素を用いて、段独立利得調整を備える多段電力増幅器が達成され得る。
【0093】
幾つかの例において、利得制御Ａ信号は、電力増幅された出力信号の生成に、どのオシレータ電圧を用いるかの選択を制御する、コース利得制御であり得る。そのような例において、利得制御Ｂ信号及び利得制御Ｃ信号は集合的に、多段電力増幅器１４において増幅器段８４、８６、８８、９０の利得を制御するファイン利得制御を構成し得る。ファイン利得制御は、幾つかの例において、連続利得制御関数を提供し得るが、利得制御関数が線形である利得値の範囲は相対的に小さくなり得る。一方、コース利得制御関数は、相対的に大きい利得値の範囲にわたって線形であり得るが、離散利得ステップを備える離散関数であり得る。
【0094】
コース及びファイン両方の利得制御を提供することによって、電力増幅器の利得を幅広い範囲にわたって微細に調整することが可能になり得る。このように、出力電力設定の相対的に大きい範囲にわたって、相対的に高精度の利得制御を持つ電力増幅器が達成され得る。
【0095】
図６は、本開示の例示のオシレータにおいて用いられ得る例示のリアクティブ構成要素ネットワーク３４を図示する概略図である。幾つかの例において、リアクティブ構成要素ネットワーク３４は、図３において図示されるリアクティブ構成要素ネットワーク３４を実装するために用いられ得る。リアクティブ構成要素ネットワーク３４はインダクタＬ１、Ｌ２、Ｌ３、Ｌ４、及びノード３６、３８、１２０、１２２、１２４を含む。インダクタＬ１はノード３６とノード１２０との間に結合される。インダクタＬ２は、ノード１２０とノード１２２との間に結合される。インダクタＬ３は、ノード１２２とノード１２４との間に結合される。インダクタＬ４は、ノード１２４とノード３８との間に結合される。
【0096】
タップ５４がノード１２０に結合され、タップ４０がノード１２４に結合される。ノード３６、３８は第１の差動出力を形成し得、タップ５４、４０は第２の差動出力を形成し得る。
【0097】
図６に示されるように、タップ５４、４０は、ノード３６とノード３８との間のノード１２０、１２４に結合される。そのため、ノード３６とノード３８との間のインダクタンスは、リアクティブ構成要素ネットワーク３４のタップ５４とタップ４０との間のインダクタンスより大きく、それにより、タップ５４とタップ４０との間の電圧を、ノード３６とノード３８と間の電圧に比例させるが、ノード３６とノード３８と間の電圧より小さくする。
【0098】
図７は、本開示に従った、図６の例示のリアクティブ構成要素ネットワーク３４を組み込む例示のオシレータ１２を図示する概略図である。オシレータ１２は、トランジスタ１２６、１２８、接地レール１３０、高電圧レール１３２、及び図６に示されるリアクティブ構成要素ネットワーク３４を含む。トランジスタ１２６のソースが接地レール１３０に結合される。トランジスタ１２６のドレインが、ノード３６に及びトランジスタ１２８のゲートに結合される。トランジスタ１２６のゲートが、ノード３８に及びトランジスタ１２８のドレインに結合される。トランジスタ１２８のソースが接地レール１３０に結合される。トランジスタ１２８のドレインが、ノード３８に及びトランジスタ１２６のゲートに結合される。トランジスタ１２８のゲートが、ノード３６に及びトランジスタ１２６のドレインに結合される。リアクティブ構成要素ネットワーク３４のノード１２２は高電圧レール１３２に結合される。
【0099】
トランジスタ１２６、１２８はクロス結合トランジスタの例であり得、クロス結合トランジスタの出力がノード３６、３８に結合される。ノード３６、３８はオシレータ１２に対する第１の差動出力を形成し、タップ４０、５４はオシレータ１２に対する第２の差動出力を形成する。図７において、インダクタＬ １、Ｌ２、Ｌ３、Ｌ４は、オシレータ１２のノード３６とノード３８との間で直列に結合される１つ又は複数のインダクタの構成の例である。
【0100】
動作の間、トランジスタ１２６、１２８は各々、リアクティブ負荷を備える共通ソース増幅器として動作し得る。インダクタＬ １、Ｌ２、Ｌ３、Ｌ４は、トランジスタ１２６、１２８に対するリアクティブ負荷の全部又は一部を形成し得る。具体的には、トランジスタ１２６は、トランジスタ１２８のドレインにおける信号を増幅し得、信号に１８０度位相シフトを適用し得る。トランジスタ１２８は、トランジスタ１２６のドレインにおける信号を増幅し得、信号に１８０度位相シフトを適用し得る。クロス結合オシレータによって形成されるフィードバックループは集合的に、ノード３６、３８における２つの差動出力における信号を振動させ得る。インダクタＬ １、Ｌ２、Ｌ３、Ｌ４のインダクタンスは、トランジスタ１２６、１２８における１つ又は複数の寄生キャパシタンスと共に、オシレータ１２に対する振動の周波数を制御し得る。
【0101】
タップ４０、５４によって形成されるオシレータ１２の第２の差動出力は、ノード３６、３８によって形成されるオシレータ１２の第１の差動出力によって提供される出力信号に比例するが、それより小さい振動出力信号を提供し得る。これらの電圧のどれを増幅するかを選択することによって、電力増幅器の利得を変化させることが可能であり得る。異なる電圧の電圧レベルを出力するために、オシレータ１２に含まれるリアクティブ構成要素のネットワーク（例えば、インダクタＬ １、Ｌ２、Ｌ３、Ｌ４）の１つ又は複数のタップを用いることによって、電力増幅器において又は集積回路の外部に、付加的なリアクティブ構成要素を必要とすることなく、電力増幅器の利得を変化させることが可能になり得る。このように、相対的に少ない数の構成要素を用いて、可変利得の、相対的に低電力の増幅器が得られ得る。
【0102】
図８は、本開示の例示のオシレータに用いられ得る別の例示のリアクティブ構成要素ネットワーク３４を図示する概略図である。リアクティブ構成要素ネットワーク３４は、インダクタＬ５、Ｌ６、Ｌ７、Ｌ８、Ｌ９、Ｌ１０、ノード１３４、１３６、１３８、１４０、１４２、１４４、１４６、及びタップ１４８、１５０、１５２、１５４を含む。インダクタＬ５は、ノード１３４とノード１３６との間に結合される。インダクタＬ６は、ノード１３６とノード１３８との間に結合される。インダクタＬ７は、ノード１３８とノード１４０との間に結合される。インダクタＬ８は、ノード１４０とノード１４２との間に結合される。インダクタＬ９は、ノード１４２とノード１４４との間に結合される。インダクタＬ１０は、ノード１４４とノード１４６との間に結合される。図８において、インダクタＬ５、Ｌ６、Ｌ７、Ｌ８、Ｌ９、Ｌ１０は、オシレータ１２のノード１３４とノード１４６との間に直列に結合される１つ又は複数のインダクタの構成の例である。
【0103】
タップ１４８はノード１３６に結合される。タップ１５０はノード１３８に結合される。タップ１５２はノード１４２に結合される。タップ１５４はノード１４４に結合される。
【0104】
ノード１３４、１４６は第１の差動出力を形成し得、タップ１３６、１４４は第２の差動出力を形成し得、タップ１３８、１４２は第３の差動出力を形成し得る。第２の差動出力は、第１の差動出力によって出力される信号に比例するが、それより小さい、振動信号を出力し得る。第３の差動出力は、第１及び第２の差動出力によって出力される信号に比例するが、それより小さい、振動信号を出力し得る。概して、任意の数の差動出力を形成するため、またそれによって、本開示に従って電力増幅器に対して任意の数の利得ステップを提供するために、直列に接続された一連のインダクタにおいて、任意の数のタップが配置され得る。
【0105】
図９は、本開示の例示のトランスミッタに用いられ得る例示のリアクティブ構成要素及びスイッチング回路１５６の概略図である。幾つかの例において、リアクティブ構成要素ネットワーク３４は、図３に示されるリアクティブ構成要素ネットワーク３４及び／又は図４に示される選択回路６０を実装するために用いられ得る。リアクティブ構成要素及びスイッチング回路１５６は、インダクタＬ１１、Ｌ１２、Ｌ１３、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４、及びノード１５８、１６０、１６２、１６４、１６６、１６８を含む。
【0106】
インダクタＬ１１は、ノード１５８とノード１６０との間に結合される。インダクタＬ１２は、ノード１６０とノード１６２との間に結合される。インダクタＬ１３は、ノード１６２とノード１６４との間に結合される。スイッチＳ１は、ノード１５８とノード１６６との間に結合される。スイッチＳ２は、ノード１６０とノード１６６との間に結合される。スイッチＳ３は、ノード１６２とノード１６８との間に結合される。スイッチＳ４は、ノード１６４とノード１６８との間に結合される。
【0107】
ノード１５８、１６４は差動入力を形成し得る。ノード１６６、１６８は差動出力を形成し得る。
【0108】
幾つかの例において、インダクタＬｌｌ、Ｌ１２、Ｌ１３及びノード１５８、１６０、１６２、１６４は、オシレータ１２（例えば、図３）のリアクティブ構成要素ネットワーク３４に含まれ得、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４は、電力増幅器１４（例えば、図４）の選択回路６０に含まれ得る。そのような例において、ノード１５８、１６４は、それぞれ、ノード３６、３８に対応し得、ノード１６６、１６８は選択回路６０の出力に対応し得る。そのような例において、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４の制御入力は、利得制御Ａリード７８に結合され得る。
【0109】
動作の間、制御回路が、利得制御信号に基づいてスイッチＳ１、Ｓ２、Ｓ３、Ｓ４を選択的に開閉し得る。第１の動作状態の間、スイッチＳ１、Ｓ４は閉にされ得、スイッチＳ２、Ｓ３は開にされ得、それによって、ノード１５８とノード１６４との間の電圧がノード１６６、１６８において出力される。第２の動作状態の間、スイッチＳ２、Ｓ３は閉にされ得、スイッチＳ１、Ｓ４は開にされ得、それによって、ノード１６０とノード１６２との間の電圧がノード１６６、１６８において出力される。
【0110】
幾つかの例において、インダクタＬ１１、Ｌ１２、Ｌ１３はタップ付きインダクタを形成し得る。タップ付きインダクタは、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４と共に、ＶＣＯとＰＡとの間に利得ステップを提供し得る。幾つかの例において、インダクタＬ１１、Ｌ１２、Ｌ１３は、ＶＣＯコアの内部にインダクタを備えて実装され得、スイッチＳ１、Ｓ２、Ｓ３、Ｓ４は減衰器ステップを提供し得る。
【0111】
図１０は、本開示の例示のオシレータに用いられ得る、別の例示のリアクティブ構成要素ネットワーク３４を図示する概略図である。リアクティブ構成要素ネットワーク３４は、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８、スイッチＳ５、Ｓ６、ノード１７０、１７２、１７４、１７６、１７８、１８０、１８２、１８４、１８６、１８８、及びタップ１９０、１９２、１９４、１９６を含む。キャパシタＣ１は、ノード１７０とノード１７２との間に結合される。キャパシタＣ２は、ノード１７２とノード１７４との間に結合される。キャパシタＣ３は、ノード１７８とノード１８０との間に結合される。キャパシタＣ４は、ノード１７６とノード１７８との間に結合される。キャパシタＣ５は、ノード１７２とノード１８２との間に結合される。キャパシタＣ６は、ノード１７８とノード１８６との間に結合される。キャパシタＣ７は、ノード１７４とノード１８４との間に結合される。キャパシタＣ８は、ノード１７６とノード１８８との間に結合される。スイッチＳ５は、ノード１８２とノード１８６との間に結合される。スイッチＳ６は、ノード１８４とノード１８８との間に結合される。タップ１９０はノード１７２に結合され、タップ１９２はノード１７４に結合され、タップ１９４はノード１７６に結合され、タップ１９６はノード１７８に結合される。
【0112】
ノード１７０及びノード１８０は、リアクティブ構成要素ネットワーク３４の端部を形成し得、リアクティブ構成要素ネットワーク３４の第１の差動出力に対応し得る。タップ１９０、１９６はリアクティブ構成要素ネットワーク３４の第２の差動出力を形成し得、タップ１９２、１９４はリアクティブ構成要素ネットワーク３４の第３の差動出力を形成し得る。
【0113】
図１０に示されるように、タップ１９２、１９４は、タップ１９０とタップ１９６との間で、及びノード１７０とノード１８０との間で、リアクティブ構成要素ネットワーク３４に結合される。同様に、タップ１９０、１９６は、ノード１７０とノード１８０との間で、リアクティブ構成要素ネットワーク３４に結合される。そのため、ノード１７０とノード１８０との間のキャパシタンスは、（スイッチＳ５、Ｓ６の一方が閉にされるとき）タップ１９０とタップ１９６との間のキャパシタンスより大きく、それによって、タップ１９０とタップ１９６との間の電圧が、ノード１７０とノード１８０との間の電圧に比例するが、それより小さくなる。同様に、ノード１７０とノード１８０との間のキャパシタンスは、（スイッチＳ６が閉にされるとき）タップ１９０とタップ１９６との間のキャパシタンスより大きく、タップ１９０とタップ１９６との間のキャパシタンスは、（スイッチＳ６が閉にされるとき）タップ１９２とタップ１９４との間のキャパシタンスより大きく、それによって、タップ１９２とタップ１９４との間の電圧が、タップ１９０とタップ１９６との間の電圧及びノード１７０とノード１８０との間の電圧に比例するが、それらより小さくなる。
【0114】
図１１は、本開示に従った、図１０の例示のリアクティブ構成要素ネットワーク３４を組み込む例示のオシレータ１２を図示する概略図である。オシレータ１２は、トランジスタ１９８、２００、インダクタＬ１４、Ｌ１５、接地レール２０２、高電圧レール２０４、ノード２０６、及び図１０に示されるリアクティブ構成要素ネットワーク３４を含む。トランジスタ１９８のソースが接地レール２０２に結合される。トランジスタ１９８のドレインが、ノード１７０に及びトランジスタ２００のゲートに結合される。トランジスタ１９８のゲートが、ノード１８０に及びトランジスタ２００のドレインに結合される。トランジスタ２００のソースが接地レール２０２に結合される。トランジスタ２００のドレインが、ノード１８０に及びトランジスタ１９８のゲートに結合される。トランジスタ２００のゲートが、ノード１７０に及びトランジスタ１９８のドレインに結合される。インダクタＬ１４は、ノード１７０とノード２０６との間に結合される。インダクタＬ１５は、ノード２０６とノード１８０との間に結合される。ノード２０６は高電圧レール２０４に結合される。
【0115】
トランジスタ１９８、２００はクロス結合トランジスタの例であり得、クロス結合トランジスタの出力がノード３６、３８に結合される。スイッチＳ５、Ｓ６は、制御回路に結合される制御入力を含む。図１１において、スイッチＳ５、Ｓ６の一方が閉にされるとき、ノード１７０とノード１８０との間のキャパシタンスは、オシレータ１２のノード１７０とノード１８０との間に直列に結合される１つ又は複数のキャパシタの構成の例であり得る。
【0116】
動作の間、トランジスタ１９８、２００は各々、リアクティブ負荷を備える共通ソース増幅器として動作し得る。キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８、及びインダクタＬ１４、Ｌ１５は、トランジスタ１９８、２００に対するリアクティブ負荷の全部又は一部を形成し得る。具体的には、トランジスタ１９８は、トランジスタ２００のドレインにおける信号を増幅し得、この信号に１８０度位相シフトを適用し得る。トランジスタ２００は、トランジスタ１９８のドレインにおける信号を増幅し得、この信号に１８０度位相シフトを適用し得る。クロス結合オシレータによって形成されるフィードバックループは、集合的に、ノード１７０、１８０における２つの差動出力における信号を振動させ得る。インダクタＬ１４、Ｌ１５のインダクタンスは、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８の１つ又は複数のキャパシタンス（及び、幾つかの例において、トランジスタ１９８、２００における１つ又は複数の寄生キャパシタンス）と共に、オシレータ１２に対する振動の周波数を制御し得る。
【0117】
スイッチＳ５、Ｓ６は、オシレータ１２の振動周波数をプログラムするように、選択的に開閉され得る。スイッチＳ５、Ｓ６に対する開閉状態の任意の組み合わせは、異なる振動周波数に対応し得る。
【0118】
タップ１９２、１９４によって形成されるオシレータ１２の第３の差動出力は、振動出力信号を提供し得、その振動出力信号は、タップ１９０、１９６によって形成されるオシレータ１２の第２の差動出力によって提供される出力信号に比例するが、それより小さく、タップ１９０、１９６によって形成されるオシレータ１２の第２の差動出力によって提供される出力信号は、ノード１７０、１８０によって形成されるオシレータ１２の第１の差動出力によって提供される出力信号に比例するが、それより小さい。増幅するためにどの電圧を選択するかによって、電力増幅器の利得を変化させることが可能であり得る。異なる電圧の電圧レベルを出力するために、オシレータ１２に含まれるリアクティブ構成要素のネットワークの１つ又は複数のタップ（例えば、キャパシタＣ１、Ｃ２、Ｃ３、Ｃ４、Ｃ５、Ｃ６、Ｃ７、Ｃ８）を用いることにより、電力増幅器において又は集積回路の外部に、付加的なリアクティブ構成要素を必要とすることなく、電力増幅器の利得を変化させることができる。このようにして、相対的に少ない数の構成要素を用いて、可変利得の、相対的に低電力増幅器が得られ得る。
【0119】
図１２は、本開示の例示のオシレータにおいて用いられ得る、別の例示のリアクティブ構成要素ネットワーク２０８を図示する概略図である。リアクティブ構成要素ネットワーク２０８は、キャパシタＣ９、Ｃ１０、Ｃ１１、Ｃ１２、Ｃ１３、Ｃ１４、スイッチＳ７、Ｓ８、Ｓ９、Ｓ１０、及びノード２１０、２１２、２１４、２１６、２１８、２２０を含む。キャパシタＣ９は、ノード２１０とノード２１２との間に結合される。キャパシタＣ１０は、ノード２１２とノード２１４との間に結合される。キャパシタＣ１１は、ノード２１６とノード２１８との間に結合される。キャパシタＣ１２は、ノード２１８とノード２２０との間に結合される。キャパシタＣ１３は、スイッチＳ７とスイッチＳ８との間に結合される。キャパシタＣ１４は、スイッチＳ９とスイッチＳ１０との間に結合される。スイッチＳ７は、キャパシタＣ１３とノード２１２との間に結合される。スイッチＳ８は、キャパシタＣ１３とノード２１８との間に結合される。スイッチＳ９は、キャパシタＣ１４とノード２１２との間に結合される。スイッチＳ１０は、キャパシタＣ１４とノード２１８との間に結合される。
【0120】
幾つかの例において、図１２におけるリアクティブ構成要素ネットワーク２０８は、本開示のコース利得制御回路において用いられ得る容量減衰回路を実装し得る。容量減衰回路は、トランスミッタにおいて、ＶＣＯと電力増幅器との間に利得を提供し得る。幾つかの例において、リアクティブ構成要素ネットワーク２０８は、ＶＣＯコアの内部のキャパシタと組み合わせられ得、スイッチＳ７、Ｓ８、Ｓ９、Ｓ１０は、減衰器ステップを提供し得る。
【0121】
図１３は、本開示の電力増幅器において用いられ得る例示の増幅器段２３０を図示する概略図である。増幅器段２３０は、トランジスタ２３２、２３４、２３６、２３８、調整可能なＬＤＯ２４０、抵抗器２４２、２４４、２４６、２４８、バイアス抵抗器２５０、２５２、調整可能な抵抗２５４、２５６、キャパシタ２５８、２６０、接地レール２６２、及びノード２６４、２６６、２６８、２７０、２７２、２７４、２７６、２７８を含む。
【0122】
トランジスタ２３２は、抵抗器２４２とノード２６８との間に結合される。具体的には、トランジスタ２３２のソースが抵抗器２４２に結合され、トランジスタ２３２のドレインがノード２６８に結合される。トランジスタ２３２のゲートがノード２７６に結合される。トランジスタ２３４は、抵抗器２４６とノード２６８との間に結合される。具体的には、トランジスタ２３４のソースが抵抗器２４６に結合され、トランジスタ２３４のドレインがノード２６８に結合される。トランジスタ２３４のゲートがノード２７６に結合される。
【0123】
トランジスタ２３６は、抵抗器２４４とノード２７０との間に結合される。具体的には、トランジスタ２３６のソースが抵抗器２４４に結合され、トランジスタ２３６のドレインがノード２７０に結合される。トランジスタ２３６のゲートがノード２７８に結合される。トランジスタ２３８は、抵抗器２４８とノード２７０との間に結合される。具体的には、トランジスタ２３８のソースが抵抗器２４８に結合され、トランジスタ２３８のドレインがノード２７０に結合される。トランジスタ２３８のゲートがノード２７８に結合される。
【0124】
抵抗器２４２は、トランジスタ２３２とノード２７２との間に結合される。抵抗器２４４は、トランジスタ２３６とノード２７２との間に結合される。抵抗器２４６は、トランジスタ２３４とノード２７４との間に結合される。抵抗器２４８は、トランジスタ２３８とノード２７４との間に結合される。バイアス抵抗器２５０は、ノード２６８とノード２７６との間に結合される。バイアス抵抗器２５２は、ノード２７０とノード２７８との間に結合される。
【0125】
調整可能な抵抗２５４は、調整可能なＬＤＯ２４０の出力とノード２７２との間に結合される。調整可能な抵抗２５６は、ノード２７４と接地レール２６２との間に結合される。キャパシタ２５８は、ノード２６４とノード２７６との間に結合される。キャパシタ２６０は、ノード２６６とノード２７８との間に結合される。
【0126】
トランジスタ２３２、２３４及びバイアス抵抗器２５０は、第１の自己バイアス増幅器（例えば、自己バイアスインバータ）を形成する。トランジスタ２３６、２３８及びバイアス抵抗器２５２は、第２の自己バイアス増幅器（例えば、自己バイアスインバータ）を形成する。トランジスタ２３２、２３４、２３６、２３８及びバイアス抵抗器２５０、２５２は共に、差動自己バイアス増幅器（例えば、差動自己バイアスインバータ）を形成する。
【0127】
ノード２６４、２６６は増幅器段２３０に対する差動入力を形成し得、ノード２６８、２７０は、増幅器段２３０に対する差動出力を形成し得る。具体的には、ノード２６４は非反転入力を形成し得、ノード２６６は反転入力を形成し得る。同様に、ノード２６８は非反転出力を形成し得、ノード２７０は反転出力を形成し得る。
【0128】
図１３に示されるように、増幅器段２３０は、（１）電力レール（例えば、調整可能なＬＤＯ２４０の出力に結合されるリード）、調整可能な抵抗２５４、（２）調整可能な抵抗２５４を介して電力レールに結合される第１の自己バイアスインバータ（例えば、トランジスタ２３２、２３４、及び抵抗器２５０）、及び（３）調整可能な抵抗２５４を介して電力レール（例えば、調整可能なＬＤＯ２４０の出力）に結合される第２の自己バイアスインバータ（例えば、トランジスタ２３６、２３８、及び抵抗器２５２）を含む。電力レールは、例えば、調整可能なＬＤＯ２４０等の調整可能な電源に結合される。増幅器段２３０は更に、調整可能な抵抗２５６を含む。第１の自己バイアスインバータ（例えば、トランジスタ２３２、２３４、及び抵抗器２５０）は、調整可能な抵抗２５６を介して接地レール２６２に結合され、第２の自己バイアスインバータ（例えば、トランジスタ２３６、２３８、及び抵抗器２５２）は、調整可能な抵抗２５６を介して接地レール２６２に結合される。
【0129】
第１の自己バイアスインバータは、入力（例えば、ノード２７６）、出力（例えば、ノード２６８）、及び第１の自己バイアスインバータの入力と出力との間に結合されるバイアス抵抗器２５０を含む。第２の自己バイアスインバータは、入力（例えば、ノード２７８）、出力（例えば、ノード２７０）、及び第２の自己バイアスインバータの入力と出力との間に結合されるバイアス抵抗器２５２を含む。
【0130】
動作の間、バイアス抵抗器２５０、２５２は、自己バイアスインバータを、調整可能なＬＤＯ２４０によって出力される電圧と接地との間のおよそ中間である電圧でバイアスする。キャパシタ２５８、２６０は、ノード２６４、２６６において受け取られる直流（ＤＣ）及びその他の低周波数信号成分をフィルタリング除去する。トランジスタ２３２、２３４、２３６、２３８によって形成される増幅器は、キャパシタ２５８、２６０から受信されたフィルタリングされた入力信号を増幅し、増幅された信号をノード２６８、２７０において出力する。
【0131】
幾つかの例において、増幅器段２３０は、自己バイアスＡＢ級ＰＡ段を実装し得る。調整可能な抵抗２５４、２５６はＰＡ段の電流消費を制御し得、及びＶＣＯからの第２の高調波音の拒絶を提供し得、一方、抵抗器２４２、２４４、２４６、２４８は、付加的な高調波が実質的に生成されないように、段に対して線形性を提供し得る。
【0132】
幾つかの例において、調整可能な抵抗２５４、２５６にコース利得制御が結合され得、調整可能なＬＤＯ２４０にファイン利得制御が結合され得る。付加的な例において、調整可能なＬＤＯ２４０は、可変ではない固定電力供給とし得る。
【0133】
調整可能な抵抗２５４、２５６の抵抗を増加させることは、増幅器段２３０の偶数次高調波抑圧を増加させ得るが、増幅器段２３０の利得を低減させ得る。調整可能な抵抗２５４、２５６の抵抗を低減させることは、反対の効果を有し得る。そのため、調整可能な抵抗２５４、２５６を図１３において図示される箇所に置くことによって、偶数次高調波抑圧と増幅器利得との間のトレードオフが、増幅器段２３０において動的に調整及び均衡され得る。
【0134】
図１４は、本開示の電力増幅器において用いられ得る、別の例示の増幅器段２８０を図示する概略図である。増幅器段２８０は、トランジスタ２８２、２８４、調整可能なＬＤＯ２８６、スイッチ２８８、２９０、２９２、２９４、２９６、バイアス抵抗器２９８、３００、３０２、キャパシタ３０４、３０６、接地レール３０８、及びノード３１０、３１２、３１４、３１６、３１８、３２０、３２２、３２４、３２６、３２８を含む。
【0135】
トランジスタ２８２は、調整可能なＬＤＯ２８６とノード３２０との間に結合される。具体的には、トランジスタ２８２のソースが、調整可能なＬＤＯ２８６の出力に結合され、トランジスタ２８２のドレインがノード３２０に結合される。トランジスタ２８２のゲートがノード３１２に結合される。トランジスタ２８４は、ノード３２０と接地レール３０８との間に結合される。具体的には、トランジスタ２８４のソースが接地レール３０８に結合され、トランジスタ２８４のドレインがノード３２０に結合される。トランジスタ２８４のゲートがノード３１４に結合される。
【0136】
スイッチ２８８は、ノード３１２とノード３２４との間に結合される。スイッチ２９０は、ノード３１２とノード３１６との間に結合される。スイッチ２９２は、ノード３１６とノード３１８との間に結合される。スイッチ２９４は、ノード３１６とノード３１４との間に結合される。スイッチ２９６は、ノード３１４とノード３２６との間に結合される。バイアス抵抗器２９８は、ノード３１８とノード３２０との間に結合される。バイアス抵抗器３００は、ノード３２２とノード３２４との間に結合される。バイアス抵抗器３０２は、ノード３２６とノード３２８との間に結合される。キャパシタ３０４は、ノード３１０とノード３１２との間に結合される。キャパシタ３０６は、ノード３１０とノード３１４との間に結合される。ノード３２２は、第１のバイアス電圧源（Ｖ＿ＢＩＡＳ＿Ｐ）に結合され、ノード３２８は第２のバイアス電圧源（Ｖ＿ＢＩＡＳ＿Ｎ）に結合される。
【0137】
スイッチ２９０、２９２、２９４が閉にされるとき、トランジスタ２８２、２８４、及びバイアス抵抗器２９８は、自己バイアス増幅器（例えば、自己バイアスインバータ）を形成する。ノード３１０は増幅器段２８０に対する入力を形成し得、ノード３２０は増幅器段２８０に対する出力を形成し得る。
【0138】
図１４に示されるように、増幅器段２８０は、（１）トランジスタ２８２及びトランジスタ２８４を有するインバータ、（２）インバータの出力（例えば、ノード３２０）に結合されるバイアス抵抗器２９８、（３）第１のバイアス電圧源（Ｖ＿ＢＩＡＳ＿Ｐ）、（４）第２のバイアス電圧源（Ｖ＿ＢＩＡＳ＿Ｎ）、（５）バイアス抵抗器２９８とトランジスタ２８２のゲートとの間に結合されるスイッチ２９０、（６）第１のバイアス電圧源（Ｖ＿ＢＩＡＳ＿Ｐ）とトランジスタ２８２のゲートとの間に結合されるスイッチ２８８、（７）バイアス抵抗器２９８とトランジスタ２８４のゲートとの間に結合されるスイッチ２９４、及び（８）第２のバイアス電圧源（Ｖ＿ＢＩＡＳ＿Ｎ）とトランジスタ２８４のゲートとの間に結合されるスイッチ２９６を含む。増幅器段２８０は制御ユニット（図示されない）を含み得、制御ユニットは、スイッチ２８８、２９０、２９２、２９４、２９６に結合され、増幅器段２８０を自己バイアス動作モードと非線形動作モードとの間で切り替えるように構成される。
【0139】
自己バイアス動作モードの間、スイッチ２９０、２９２、２９４は閉であり、スイッチ２８８、２９６は開である。バイアス抵抗器２９８は、トランジスタ２８２、２８４によって形成されるインバータを、調整可能なＬＤＯ２８６によって出力される電圧と接地との間のおよそ中間の電圧でバイアスする。キャパシタ３０４、３０６は、ノード３１０において受け取った直流（ＤＣ）及びその他の周波数信号成分をフィルタリング除去する。トランジスタ２８２、２８４によって形成される増幅器は、ノード３１２、３１４において受信されたフィルタリングされた入力信号を増幅し、増幅された信号をノード３２０において出力する。
【0140】
非線形動作モードの間、スイッチ２９０、２９２、２９４は開であり、スイッチ２８８、２９６は閉である。第１のバイアス電圧源（Ｖ＿ＢＩＡＳ＿Ｐ）が、バイアス抵抗器３００を介してトランジスタ２８２をバイアスする。第２のバイアス電圧源（Ｖ＿ＢＩＡＳ＿Ｎ）が、バイアス抵抗器３０２を介してトランジスタ２８４をバイアスする。キャパシタ３０４、３０６は、ノード３１０において受け取った直流（ＤＣ）及びその他の周波数信号成分をフィルタリング除去する。トランジスタ２８２、２８４によって形成される増幅器は、ノード３１２、３１４において受信されたフィルタリングされた入力信号を増幅し、増幅された信号をノード３２０において出力する。
【0141】
上述したように、増幅器段２８０は、スイッチ２８８、２９０、２９２、２９４、２９６の構成に応じて自己バイアスモード又は非線形モードで動作し得る。自己バイアスモードは、非線形モードに比べ、一層大きい度合の線形性を提供し得るが、電力効率が一層低くなり得る。一方、非線形モードは、電力効率が一層高くなり得るが、一層小さい線形性を提供し得る。自己バイアスモード及び非線形モードで動作するように構成可能であり得る増幅器段を提供することによって、線形性と電力効率との間のトレードオフが、増幅器において動的に調整及び均衡され得る。
【0142】
図１５は、本開示の電力増幅器において用いられ得る、別の例示の増幅器段３３０を図示する概略図である。増幅器段３３０は、（１）抵抗器２４２、２４４、２４６、２４８、及び調整可能な抵抗２５４、２５６が省かれていること、及び（２）トランジスタ２３２、２３４及びトランジスタ２３６、２３８が、別々に調整可能なＬＤＯ２４０に結合されていることを除くと、図１３に図示される増幅器段２３０に類似している。図１３と図１５との間で同一又は類似の構成要素には、同じ参照番号が付されている。図１５に示されるように、トランジスタ２３２のソースが、介在する抵抗無しで、調整可能なＬＤＯ２４０の第１の出力に直接結合され、トランジスタ２３６のソースが、介在する抵抗無しで、調整可能なＬＤＯ２４０の第２の出力に直接結合される。
【0143】
図１６は、本開示に従った別の例示のトランスミッタ３４０を図示するブロック図である。トランスミッタ３４０は、図１６におけるトランスミッタ３４０が、選択回路６０の代わりにコース利得制御回路３４２を含むことを除くと、図４に示されるトランスミッタ１０に類似している。図４と図１６との間で同一又は類似の構成要素には、同じ参照番号が付されている。
【0144】
コース利得制御回路３４２の第１の入力が、接続２０を介してオシレータ１２の第１の出力に結合される。コース利得制御回路３４２の第２の入力が、接続２２を介してオシレータ１２の第２の出力に結合される。コース利得制御回路３４２の出力が、接続７０を介して増幅器段６２の入力に結合される。コース利得制御回路３４２の制御入力が、利得制御Ａリード７８に結合される。
【0145】
コース利得制御回路３４２は、接続２０、２２を介して受信される信号を減衰するように構成される１つ又は複数の受動減衰回路（例えば、リアクティブ構成要素）を含み得る。受動減衰回路は、容量減衰回路及び／又は誘導減衰回路を含み得る。受動減衰回路は、回路の利得又は減衰のレベルが変化され得る（例えば、出力信号を生成するためにタップの異なる組み合わせを選択する）可変利得受動減衰回路（例えば、複数のタップを備えるリアクティブ構成要素のネットワーク）であり得る。例示の容量減衰回路が、図１０及び図１２に図示されている。例示の誘導減衰回路が、図６、図８、及び図９に図示されている。
【0146】
コース利得制御回路３４２は、接続２０、２２を介して受信された信号の１つを選択し得、減衰された信号を接続７０において生成するように、１つ又は複数の受動減衰回路を用いて信号を減衰させ得る。コース利得制御回路３４２は、利得制御Ａ信号に基づいて、信号のどれを選択するかを決定し得る。受動減衰回路が可変利得受動減衰回路である場合、コース利得制御回路３４２は、利得制御Ａ信号に基づいて、受動減衰回路が信号をどの程度減衰するべきかを決定し得る。幾つかの例において、利得制御Ａ信号は、選択する信号を決定する第１の構成要素、及び受動減衰器が信号を減衰する量を決定する第２の構成要素を含み得る。
【0147】
図１７は、本開示に従った別の例示のトランスミッタ３５０を図示するブロック図である。トランスミッタ３５０は、（１）図１７におけるトランスミッタ３５０が、図１６に示されるようなデュアル入力コース利得制御回路３４２の代わりにシングル入力コース利得制御回路３５２を含むこと、及び（２）オシレータ１２がシングル出力オシレータ１２であることを除くと、図１６に示されるトランスミッタ３４０に類似し得る。図１６と図１７との間で同一又は類似の構成要素には同じ参照番号が付されている。
【0148】
コース利得制御回路３５２の入力が、接続３５４を介してオシレータ１２の出力に結合される。コース利得制御回路３５２の出力が、接続７０を介して増幅器段６２の入力に結合される。コース利得制御回路３５２の制御入力が利得制御Ａリード７８に結合される。
【0149】
コース利得制御回路３５２は、接続３５４を介して受信された信号を減衰するように構成される１つ又は複数の受動減衰回路（例えば、リアクティブ構成要素）を含み得る。受動減衰回路は、図１６におけるコース利得制御回路３４２に関連して上述した受動減衰回路のうちの任意のものを含み得る。
【0150】
コース利得制御回路３５２は、接続７０において減衰された信号を生成するため、接続３５４を介して受信された信号を１つ又は複数の受動減衰回路を用いて減衰し得る。受動減衰回路が可変利得受動減衰回路である場合、コース利得制御回路３５２は、受動減衰回路が、利得制御Ａ信号に基づいて、信号をどの程度減衰するべきかを決定し得る。
【0151】
図１７は、全体的なトランスミッタアーキテクチャを図示する。コース利得制御回路３５２は、タップ付きインダクタ、容量減衰器、又はバイパスであり得る。コース利得制御回路３５２の要素は、幾つかの例において、ＶＣＯ位相ノイズのいかなる劣化も提供しない可能性がある。増幅器段６２、６４は、幾つかの例において、電流消費の実質的に全てを信号処理及び増幅に対して従事させるために、自己バイアス増幅器を用い得る。制御回路は、ＬＤＯ（例えば、調整可能な電力供給６６、６８）からの電力供給を変化させることによって増幅器段６２、６４の出力信号スイングをプログラミングし得る。制御回路が、出力電力に対して広範なプログラミング範囲を網羅するように、増幅器段６２、６４の各々の段を対応するＬＤＯによってプログラミングし得る。電力消費を改善するために相対的に望ましい動作ポイントにおいてＬＤＯをプログラミングすることによって省電力化が得られ得る。例えば、コース利得制御回路３５２は、ＶＣＯ信号に対して減衰を提供し得、その後、有意に一層小さい振幅の信号を処理するためにＬＤＯ設定が一層小さくされ得る。各ＬＤＯは、幾つかの例において、ＰＡ構造に対する基準電圧を得るために、レプリカ回路を用い得る。同様の原理が本開示の他の増幅器アーキテクチャに適用され得る。
【0152】
幾つかの例において、コース利得制御回路３５２は、（ａ）ＶＣＯキャパシタアレイからの容量減衰、（ｂ）ＶＣＯインダクタからの対称タッピングポイントを用いることによるタップ付きインダクタ、又は（ｃ）シンプルなバイパス、を用いることにより、少なくとも部分的に実装され得る。
【0153】
図１８は、本開示に従った別の例示のトランスミッタ３６０を図示するブロック図である。トランスミッタ３６０は、図１８のトランスミッタ３６０が、コース利得制御回路３６２、３６４、及び利得制御リード３６６、３６８を更に含むことを除くと、図５に示されるトランスミッタ１０に類似し得る。図５と図１８との間で同一又は類似の構成要素には同じ参照番号が付されている。
【0154】
コース利得制御回路３６２の入力が、接続２０を介してオシレータ１２の第１の出力に結合される。コース利得制御回路３６４の入力が、接続２２を介してオシレータ１２の第２の出力に結合される。コース利得制御回路３６２の出力が、リード３７０を介して増幅器段８４の入力に結合される。コース利得制御回路３６４の出力が、リード３７２を介して増幅器段８８の入力に結合される。コース利得制御回路３６２の制御入力が利得制御リードＤ３６６に結合される。コース利得制御回路３６４の制御入力が利得制御リードＥ３６８に結合される。
【0155】
コース利得制御回路３６２、３６４は、接続２０、２２を介して受信された信号を減衰するように構成される、１つ又は複数の受動減衰回路（例えば、リアクティブ構成要素）を含み得る。受動減衰回路は、図１６におけるコース利得制御回路３４２に関して上述された受動減衰回路の任意のものを含み得る。
【0156】
コース利得制御回路３６２は、接続２０を介して受信された信号を１つ又は複数の受動減衰回路を用いて減衰し得、減衰された信号をリード３７０において出力し得る。受動減衰回路が可変利得受動減衰回路である場合、コース利得制御回路３６２は、利得制御リードＤ３６６を介して受信された利得制御信号に基づいて、受動減衰回路が信号をどの程度減衰するべきかを決定し得る。
【0157】
コース利得制御回路３６４は、接続２２を介して受信された信号を１つ又は複数の受動減衰回路を用いて減衰し得、減衰された信号をリード３７２において出力し得る。受動減衰回路が可変利得受動減衰回路である場合、コース利得制御回路３６４は、利得制御リードＥ３６８を介して受信された利得制御信号に基づいて、受動減衰回路が信号をどの程度減衰するべきかを決定し得る。
【0158】
図１９は、本開示に従った別の例示のトランスミッタ３８０を図示するブロック図である。トランスミッタ３８０は、（１）図１９におけるトランスミッタ３８０が、図１８に示されるようなデュアル入力電力増幅器１４の代わりにシングル入力電力増幅器１４を含むこと、（２）オシレータ１２がシングル出力オシレータ１２であること、及び（３）コース利得制御回路３６２、３６４の両方の入力が接続３８２を介してオシレータ１２のシングル出力に結合されることを除くと、図１８に示されるトランスミッタ３６０に類似し得る。図１８と図１９との間で同一又は類似の構成要素には同じ参照番号が付されている。
【0159】
図２０は、本開示に従った別の例示のトランスミッタ３９０を図示するブロック図である。トランスミッタ３９０は、（１）図２０における電力増幅器１４から選択回路６０及び利得制御Ａリード７８が省かれていること、及び（２）増幅器段６２の入力が接続３９２を介してオシレータ１２の出力に直接的に結合されることを除くと、図４に示されるトランスミッタ１０に類似し得る。図４と図２０との間で同一又は類似の構成要素には同じ参照番号が付されている。
【0160】
例えば図４及び図２０に示されるように、電力増幅器１４は、（１）入力及び出力を有する増幅器段６２、（２）増幅器段６２の出力に結合される入力を有する増幅器段６４、及び（３）出力を含む。電力増幅器１４は更に、（１）増幅器段６２に結合される第１の調整可能な電力供給（例えば、調整可能な電源６６）、及び（２）増幅器段６４に結合される第２の調整可能な電力供給（例えば、調整可能な電源６８）を含む。幾つかの例において、第１及び第２の調整可能な電力供給は、プログラム可能なＬＤＯ及び／又は調整可能なＬＤＯであり得る。
【0161】
幾つかの例において、集積回路が、１つ又は複数のリアクティブ構成要素（例えば、リアクティブ構成要素ネットワーク３４）を有する電圧制御オシレータ（ＶＣＯ）（例えば、オシレータ１２）を含む。集積回路は更に、ＶＣＯに結合されるプログラム可能受動減衰回路（例えば、リアクティブ構成要素ネットワーク３４、選択回路６０、リアクティブ構成要素及びスイッチング回路１５６、コース利得制御回路３４２、コース利得制御回路３５２、コース利得制御回路３６２、３６４）を含む。プログラム可能受動減衰回路は、ＶＣＯに含まれる１つ又は複数のリアクティブ構成要素（例えば、リアクティブ構成要素ネットワーク３４）の少なくとも一部を含む。集積回路は更に、プログラム可能受動減衰回路に結合される電力増幅器（例えば、電力増幅器１４）を含む。
【0162】
幾つかの例において、プログラム可能受動減衰回路は誘導減衰器である。そのような例において、１つ又は複数のリアクティブ構成要素の一部は、幾つかの例において、１つ又は複数のタップ付きインダクタを含み得る。更なる例において、プログラム可能受動減衰回路は容量減衰器を形成する。そのような例において、１つ又は複数のリアクティブ構成要素は、幾つかの例において、１つ又は複数のキャパシタを含み得る。
【0163】
幾つかの例において、電力増幅器は、第１の電力源、第２の電力源、第１の電力源に結合される第１の増幅器段、及び第２の電力源に結合される第２の増幅器段を含む。そのような例において、第１及び第２の電力源は、プログラム可能電力源、例えばプログラム可能なＬＤＯ、であり得る。
【0164】
図２１は、本開示に従った、信号の電力を増幅する例示の手法を図示するフローチャートである。図２１に示される手法は、本開示において説明される回路の多くに実装され得る。この説明のために、図３に図示されるトランスミッタ１０に関して手法を説明する。
【0165】
オシレータ１２は、オシレータ１２に含まれるリアクティブ構成要素ネットワーク３４を用いて、第１の振動信号を生成し（４００）、リード４２、５６を介して第１の振動信号を出力する。オシレータ１２は、リアクティブ構成要素ネットワーク３４に含まれる１つ又は複数のタップ（例えば、タップ４０、５４）を介して第２の振動信号を出力する（４０２）。第２の振動信号は、第１の振動信号に比例し、第１の振動信号より小さい規模を有する。
【0166】
電力増幅器１４は、電力増幅された出力信号の生成に用いるために、利得制御に基づいて、第１及び第２の振動信号の一方を選択する（４０４）。電力増幅器１４は、第１及び第２の振動信号の選択された一方に基づいて、電力増幅された出力信号を生成する（４０６）。
【0167】
幾つかの例（例えば、図４）において、電力増幅器１４は、選択された振動信号を生成するために、第１及び第２の振動信号の一方を選択し得、電力増幅された出力信号を生成するために、選択された振動信号を増幅し得る。そのような例において、電力増幅器１４は、幾つかの例において、調整可能な低ドロップアウトレギュレータ（ＬＤＯ）によって決定される利得を用いて、選択された振動信号を増幅し得る。
【0168】
更なる例（例えば、図５）において、電力増幅器１４は、第１の電力増幅された信号を生成するために第１の振動信号を増幅し得、第２の電力増幅された信号を生成するために第２の振動信号を増幅し得、選択された電力増幅された信号を生成するために、第１及び第２の電力増幅された信号の一方を選択し得、選択された電力増幅された信号を電力増幅された出力信号として出力し得る。そのような例において、電力増幅器１４は、幾つかの例において、調整可能な低ドロップアウトレギュレータ（ＬＤＯ）によって決定される利得を用いて第１の振動信号を増幅し、調整可能なＬＤＯによって決定される利得を用いて第２の振動信号を増幅する。
【0169】
本開示は、低電力無線に対する低電力電力増幅器（ＰＡ）アーキテクチャを実現するために用いられ得る、種々の電力増幅器構成を説明する。本開示の手法は、外部部品構成表（ｅｘｔｅｒｎａｌ ｂｉｌｌ ｏｆ ｍａｔｅｒｉａｌｓ）を節約するように、低減された量の外部構成要素を備える低電力で高効率の電力増幅器を実現するアーキテクチャを提供し得る。本開示において説明される低電力ＰＡは、幾つかの例において、（ａ）高効率、（ｂ）低い帯域外高調波コンテンツ（ｃｏｎｔｅｎｔｓ）、及び（ｃ）利得制御を有し得る。これらの特性は、幾つかの例において、相対的に低い量の電流消費を用いて実現され得る。本開示は、種々の自己バイアス送信ＰＡ（ＴＸＰＡ）構成を提供する。本開示において説明されるＰＡアーキテクチャは、幾つかの例において、利得制御に対して、相対的に低面積実装スキームを提供し得る。
【0170】
幾つかの例において、電力増幅器１４のアーキテクチャは、多段アーキテクチャであり得る。幾つかの例において、多段アーキテクチャの第１段（例えば、増幅器段６２）は、図１３に図示される増幅器段２３０に対応し得る。そのような例において、第２段（例えば、増幅器段６４）に対して用いられるアーキテクチャは、図１３と同じ構成を用い得るが、抵抗器２４２、２４４、２４６、２４８及び調整可能な抵抗２５４、２５６を備えない（即ち、それらの抵抗器の抵抗値は０に等しい）。このようにして、第２の増幅器段は、外部構成要素の性質（それぞれ、シングルエンド又は差動）に応じて、シングルエンドか又は差動増幅器のいずれかに構成され得る。
【0171】
効率を更に増大するために、第２の増幅器段は、図１４に図示されるように、効率を高めるために、調整可能なＬＤＯに加えて、プログラム可能ゲートバイアスを含み得る。スイッチは、幾つかの例において、最小サイズの金属酸化物半導体（ＭＯＳ）トランジスタを用いることによって実現され得る。図１４における増幅器段２８０は、（ａ）自己バイアスＡＢ級アーキテクチャモード、及び（ｂ）非線形タイプの増幅器モードの２つの異なるモードに構成され得る。
【0172】
増幅器段２８０を自己バイアスＡＢ級アーキテクチャモードに構成するために、制御回路は、スイッチ２９０、２９２、２９４を閉にし得、スイッチ２８８、２９６を開にし得る。このケースでは、自己バイアスすることがバイアス抵抗器２９８を介して可能にされ、調整可能なＬＤＯ２８６は、所望により、増加された効率及び線形性を提供するようにプログラムされ得る。
【0173】
増幅器段２８０を、自己バイアスＡＢ級アーキテクチャモードに構成するために、制御回路は、スイッチ２９０、２９２、２９４を開にし得、スイッチ２８８、２９６を閉にし得、別個のバイアス電圧源（Ｖ＿ＢＩＡＳ＿Ｐ、Ｖ＿ＢＩＡＳ＿Ｎ）を介して、各トランジスタを個別にバイアスし得る。増幅器段２８０の出力は、出力におけるＤＣレベルが、電圧範囲のおよそ中間にあることを確実にするように、内蔵キャリブレーションを用いて監視され得る。
【0174】
図２２は、本開示の例示のオシレータにおいて用いられ得る例示のリアクティブ構成要素ネットワーク４１０を図示する概略図である。リアクティブ構成要素ネットワーク４１０は、インダクタＬ１６、Ｌ１７、Ｌ１８、Ｌ１９、Ｌ２０、Ｌ２１、及びノード４１２、４１４、４１６、４１８、４２０、４２２、４２４、４２６を含む。
【0175】
インダクタＬ１６は、ノード４１２とノード４１４との間に結合される。インダクタＬ１７は、ノード４１４とノード４１６との間に結合される。インダクタＬ１８は、ノード４１６とノード４１８との間に結合される。インダクタＬ１９は、ノード４２０とノード４２２との間に結合される。インダクタＬ２０は、ノード４２２とノード４２４との間に結合される。インダクタＬ２１は、ノード４２４とノード４２６との間に結合される。１つ又は複数のノード４１２、４１４、４１６、４１８、４２０、４２２、４２４、４２６にタップが結合され得る。
【0176】
インダクタＬ１６はインダクタＬ１９に磁気的に結合される。インダクタＬ１７は、インダクタＬ２０に磁気的に結合される。インダクタＬ１８は、インダクタＬ２１に磁気的に結合される。幾つかの例において、インダクタＬ１６、Ｌ１９は変圧器であり得、インダクタＬ１７、Ｌ２０は変圧器であり得、及び／又はインダクタＬ１８、Ｌ２１は変圧器であり得る。
【0177】
ノード４１２、４１４に結合されるタップは第１の差動出力（ＶＣＯ＋、ＶＣＯ－）を形成し得る。ノード４１４、４１６に結合されるタップは第２の差動出力（ＰＡ１＋、ＰＡ１－）を形成し得る。ノード４２０、４２６に結合されるタップは、第３の差動出力（ＰＡ２＋、ＰＡ２－）を形成し得る。ノード４２２、４２４に結合されるタップは第４の差動出力（ＰＡ３＋、ＰＡ３－）を形成し得る。差動出力の１つ又は複数が、電力増幅器の対応する入力に結合され得る。
【0178】
幾つかの例において、ノード４２０、４２６は、それぞれ、図２及び図３におけるノード３６、３８に対応し得る。更なる例において、ノード４１２、４１４は、それぞれ、図２及び図３におけるノード３６、３８に対応し得る。
【0179】
幾つかの例において、リアクティブ構成要素ネットワーク４１０は、図２及び図３に示されるリアクティブ構成要素ネットワーク３４に対応し得る。そのような例において、リアクティブ構成要素ネットワーク４１０は、１つ又は複数のリアクティブ構成要素の少なくとも２つのチェーンを含み得、リアクティブ構成要素のチェーンの各々は、直列に結合される１つ又は複数のリアクティブ構成要素を含む（例えば、インダクタＬ１６、Ｌ１７、Ｌ１８によって形成される第１のチェーン、及びインダクタＬ１９、Ｌ２０、Ｌ２１によって形成される第２のチェーン）。リアクティブ構成要素の少なくとも２つのチェーンは、互いに、誘導的に結合（又は磁気的に結合）され得る。例えば、リアクティブ構成要素の第１のチェーンにおける１つ又は複数のリアクティブ構成要素は、リアクティブ構成要素の第２のチェーンにおける１つ又は複数のリアクティブ構成要素に誘導的に結合（又は磁気的に結合）され得る。１つ又は複数のタップが、１つ又は複数の差動出力を形成するように、リアクティブ構成要素の第１のチェーン及び／又はリアクティブ構成要素の第２のチェーンに結合され得る。
【0180】
幾つかの例において、リアクティブ構成要素の第１のチェーンは、オシレータの能動回路要素に電気的に結合され得、リアクティブ構成要素の第２のチェーンは、リアクティブ構成要素の第１のチェーンに誘導的に結合され得る。この例の幾つかの実装において、第１の差動出力が、リアクティブ構成要素の第１のチェーンに結合されるタップを介して形成され得、第２の差動出力が、リアクティブ構成要素の第２のチェーンに結合されるタップを介して形成され得る。この例の更なる実装において、少なくとも２つの差動出力が、リアクティブ構成要素の第１のチェーンに結合されるタップを介して形成され得る。第１の例の付加的な実装において、少なくとも２つの差動出力が、リアクティブ構成要素の第２のチェーンに結合されるタップを介して形成され得る。
【0181】
幾つかの例において、インダクタＬ１６２及びインダクタＬ１８のインダクタンスは互いに等しくされ得、インダクタＬ１９、Ｌ２０、Ｌ２１のインダクタンスは、互いに等しくされ得る。付加的な例において、インダクタＬ１７のインダクタンスは、第１のインダクタンス値に等しくされ得、インダクタＬ１６、Ｌ１８の各々のインダクタンスは、第２のインダクタンス値に等しくされ得、インダクタＬ１９、Ｌ２０、Ｌ２１の各々のインダクタンスは、第３のインダクタンス値に等しくされ得る。
【0182】
タップ付きインダクタ（直接的な電気的結合を備える）及び磁気的結合（ＤＣ絶縁）の１つ又は両方を用いて、リアクティブ構成要素ネットワークが形成され得る。リアクティブ構成要素ネットワークは、異なるレベルの減衰を備える異なる出力を生成するために、１つ又は複数のコイル（インダクタ）からのタッピングを用い得る。磁気的結合は、固定（コース）ステップ減衰器を実装し得る。
【0183】
幾つかの例において、減衰の量は、プロセス不変である２つの類似する量の間の比に対応し得るという事実によって、本開示のリアクティブ構成要素におけるコースステップ減衰はプロセス不変であり得る。更なる例において、コースステップ減衰は、周波数独立信号スケーリングを提供し得る。例えば、ＶＣＯが２．４ＧＨｚ対３．０ＧＨｚで振動する場合、本開示のコース利得制御手法は、そのような例において、同じ信号減衰を提供する。
【0184】
図２３は、本開示の例示のオシレータにおいて用いられ得る、例示のリアクティブ構成要素ネットワーク４３０を図示する概略図である。リアクティブ構成要素ネットワーク４３０は、キャパシタＣ１５、Ｃ１６、Ｃ１７、及びノード４３２、４３４、４３６、４３８を含む。
【0185】
キャパシタＣ１５は、ノード４３２とノード４３４との間に結合される。キャパシタＣ１６は、ノード４３４とノード４３６との間に結合される。キャパシタＣ１７は、ノード４３６とノード４３８との間に結合される。ノード４３２、４３４、４３６、４３８の１つ又は複数にタップが結合され得る。
【0186】
ノード４３２、４３８に結合されるタップは、第１の差動出力（ＶＣＯ＋、ＶＣＯ－）を形成し得る。ノード４３４、４３６に結合されるタップは、第２の差動出力（ＰＡ＋、ＰＡ－）を形成し得る。図２３は、直列に接続される複数のキャパシタを用いてタッピングが実施され得、信号が、電力増幅器とインタフェースするためにリアクティブ構成要素ネットワークから対称的に取り出され得る構成を図示する。
【0187】
図２３の例示の構成におけるキャパシタＣ１５、Ｃ１６、Ｃ１７の各々は可変キャパシタンスである。別の例において、キャパシタＣ１５、Ｃ１６、Ｃ１７の全ては固定キャパシタンスであり得る。或いは、キャパシタＣ１５、Ｃ１６、Ｃ１７の幾つかが可変キャパシタンスであり得、キャパシタＣ１５、Ｃ１６、Ｃ１７の幾つかが固定キャパシタンスであり得る。幾つかの例において、可変キャパシタンスは電圧制御され得る。幾つかの例において、キャパシタＣ１５、Ｃ１７のキャパシタンスは互いに等しくされ得、キャパシタＣ１６のキャパシタンスは、キャパシタＣ１５、Ｃ１７のキャパシタンスとは異なり得る。
【0188】
キャパシタＣ１５、Ｃ１６、Ｃ１７が固定キャパシタンスである例において、リアクティブ構成要素ネットワーク４３０は、一定の減衰ファクタを提供し得る。キャパシタＣ１５、Ｃ１６、Ｃ１７が電圧制御された可変キャパシタンスである幾つかの実装において、キャパシタＣ１５、Ｃ１６、Ｃ１７の全てが、同じ制御電圧によってプログラムされ得、その場合、一定の減衰が達成され得、ＶＣＯの中央周波数は、キャパシタの同じセットにより変えられ得る。キャパシタＣ１５、Ｃ１６、Ｃ１７が電圧制御された可変キャパシタンスである付加的な実装において、キャパシタＣ１５、Ｃ１６、Ｃ１７が、異なる電圧に対してプログラムされ得る。例えば、キャパシタＣ１５、Ｃ１７のキャパシタンス（Ｃ０）は第１の電圧（Ｖ０）によってプログラムされ得、キャパシタＣ１６のキャパシタンス（Ｃ１）は、第２の電圧（Ｖ１）によってプログラムされ得る。そのような実装において、Ｃ０及びＣ１の両方は、周波数制御に関与し得、Ｖ１とは異なる方式でＶ０を変化させることによって、可変減衰器ステップ（コース利得制御に加えてファイン制御）が達成され得る。
【0189】
超低電力トランシーバは、全体的システム電力の低減のために、複数の利得ステップを備える低電力ＰＡを用い得る。最小数の外部構成要素を用いて、そのようなレシーバを実装することが望まれ得る。
【0190】
本開示は、幾つかの例において低電力ＰＡを達成するための種々の手法を説明する。第１の手法に従って、ＡＢ級スタイルの２段ＰＡアーキテクチャが電力増幅のために用いられ得、各段は、別個のＬＤＯを介して独立してプログラムされ得る。第２の手法に従って、コース利得ステップが容量減衰器を用いて得られ得、ファイン利得ステップがＬＤＯを介して提供され得る。この手法は利得ステップの設計を簡素化し得る。第３の手法に従って、コース利得ステップが、タップ付きインダクタ（例えば、自動変圧器）を用いて得られる。タップ付きインダクタは、幾つかのケースにおいて、付加的な電力及び面積を一切消費しない可能性がある。ファイン利得ステップがＬＤＯを用いて実施され得る。
【0191】
幾つかのケースでは、タップ付きインダクタ及び／又は容量減衰器によって提供されるコース利得ステップのため、ＬＤＯは利得ステップの全範囲を網羅する必要がない可能性がある。これは、電力消費及びその結果の増幅器の面積を低減し得る。幾つかの例において、２段ＰＡによってＶＣＯに提供される有限隔離を補償するために、周波数ドリフトに対するオンチップ較正手法が用いられ得る。
【0192】
幾つかの例において、コース利得制御及びファイン利得制御は、プログラム可能なＬＤＯによって提供され得る。更なる例において、コース利得制御は容量減衰器を用いて提供され得、ファイン利得制御はＬＤＯを用いて提供され得る。付加的な例において、コース利得制御は自動変圧器を用いて提供され得、ファイン利得制御はＬＤＯを用いて提供され得る。
【0193】
本開示の手法は、幾つかの例において、ＡＢ級ＰＡアーキテクチャを用い得る。これは、幾つかの例において、１つの無線周波数（ＲＦ）ピンのみを用い、少ない外部部品を用いる動作を可能にし得る。幾つかの例において、ディジェネレーション（ｄｅｇｅｎｅｒａｔｉｏｎ）が用いられず、それによって、電流消費が低減され、電力効率が良好になる。更なる例において、種々の段が、相対的にシンプルな設計を用いて自己バイアスされ、利得は、ＬＤＯによって完全に制御され得る。付加的な例において、利得ステップは、（１）ＬＤＯ制御（コース及びファインの両方）によって完全に、（２）容量減衰器（容量減衰器を用いるコースステップ、ＬＤＯを用いるファインステップ）によって部分的に、及び（３）インダクタタッピング（自動変圧器を用いるコースステップ、ＬＤＯを用いるファインステップ）によって部分的に、の１つ又は複数によって実現される。
【0194】
幾つかの例において、増幅器段は自己バイアスされ得、それにより、バイアス電流に関して一切の付加的なオーバーヘッド無しに、バイアスが生じ得る。更なる例において、利得ステップは、（１）ＬＤＯのみ、（２）ＬＤＯ及び容量減衰器、（３）ＬＤＯ及びタップ付きインダクタ、を用いて実装され得る。付加的な例において、本開示の手法は、独立ＬＤＯを用いる２段を用い得、これによって、効率及び高調波性能に関してアーキテクチャが再構成され得る。更なる例において、本開示の手法は、一層低い電力消費に対し、相対的に少ない数の増幅器段を用い得る。利得の変化の結果ＶＣＯ周波数シフトが生じると、較正エンジンがイネーブルされ得る。
【0195】
本開示において説明される手法及び回路要素は、幾つかの例において、集積回路及び他のデバイスの１つ又は複数の任意の組み合わせ上で実装され得る。本発明の請求の範囲内で、説明された実施形態において変更が可能であり、また、他の実施形態が可能である。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【手続補正書】
【提出日】2024-07-22
【手続補正1】
【補正対象書類名】特許請求の範囲
【補正対象項目名】全文
【補正方法】変更
【補正の内容】
【特許請求の範囲】
【請求項1】
集積回路であって、
第１の粗利得入力と第１の粗利得出力と第１の粗利得制御入力とを有する第１の粗利得制御回路であって、第１の受動デバイスのセットを含む、前記第１の粗利得制御回路と、
第２の粗利得入力と第２の粗利得出力と第２の粗利得制御入力とを有する第２の粗利得制御回路であって、第２の受動デバイスのセットを含む、前記第２の粗利得制御回路と、
第１の増幅器段であって、
第１の増幅器利得制御入力と、前記第１の粗利得出力に結合される第１の増幅器入力と、第１の増幅器出力とを有する第１の増幅器と、
第２の増幅器利得制御入力と、前記第２の粗利得出力に結合される第２の増幅器入力と、第２の増幅器出力とを有する第２の増幅器と、
を含む、前記第１の増幅器段と、
第２の増幅器段であって、
第３の増幅器利得制御入力と、前記第１の増幅器出力に結合される第３の増幅器入力と、第３の増幅器出力とを有する第３の増幅器と、
第４の増幅器利得制御入力と、前記第２の増幅器出力に結合される第４の増幅器入力と、第４の増幅器出力とを有する第４の増幅器と、
を含む、前記第２の増幅器段と、
を含み、
前記第１の受動デバイスのセットが、直列に結合される複数のインダクタとキャパシタのネットワークとの一方を含む、集積回路。
第１の粗利得入力と第１の粗利得出力と第１の粗利得制御入力とを有する第１の粗利得制御回路であって、第１の受動デバイスのセットを含む、前記第１の粗利得制御回路と、
第２の粗利得入力と第２の粗利得出力と第２の粗利得制御入力とを有する第２の粗利得制御回路であって、第２の受動デバイスのセットを含む、前記第２の粗利得制御回路と、
第１の増幅器段であって、
第１の増幅器利得制御入力と、前記第１の粗利得出力に結合される第１の増幅器入力と、第１の増幅器出力とを有する第１の増幅器と、
第２の増幅器利得制御入力と、前記第２の粗利得出力に結合される第２の増幅器入力と、第２の増幅器出力とを有する第２の増幅器と、
を含む、前記第１の増幅器段と、
第２の増幅器段であって、
第３の増幅器利得制御入力と、前記第１の増幅器出力に結合される第３の増幅器入力と、第３の増幅器出力とを有する第３の増幅器と、
第４の増幅器利得制御入力と、前記第２の増幅器出力に結合される第４の増幅器入力と、第４の増幅器出力とを有する第４の増幅器と、
を含む、前記第２の増幅器段と、
を含み、
前記第１の受動デバイスのセットが、直列に結合される複数のインダクタとキャパシタのネットワークとの一方を含む、集積回路。
【請求項2】
請求項１に記載の集積回路であって、
前期第１の増幅器段が、第１の電源入力と、前記第１の増幅器利得制御入力と前記第２の増幅器利得制御入力とに結合される第１の電源出力とを有する第１の電源を更に含み、
前期第２の増幅器段が、第２の電源入力と、前記第３の増幅器利得制御入力と前記第４の増幅器利得制御入力とに結合される第２の電源出力とを有する第２の電源を更に含む、集積回路。
前期第１の増幅器段が、第１の電源入力と、前記第１の増幅器利得制御入力と前記第２の増幅器利得制御入力とに結合される第１の電源出力とを有する第１の電源を更に含み、
前期第２の増幅器段が、第２の電源入力と、前記第３の増幅器利得制御入力と前記第４の増幅器利得制御入力とに結合される第２の電源出力とを有する第２の電源を更に含む、集積回路。
【請求項3】
請求項２に記載の集積回路であって、
前記第１の電源と前記第２の電源とが、それぞれ、低ドロップアウトレギュレータである、集積回路。
前記第１の電源と前記第２の電源とが、それぞれ、低ドロップアウトレギュレータである、集積回路。
【請求項4】
請求項１に記載の集積回路であって、
前記第１の粗利得入力と前記第２の粗利得入力とに単一出力信号を提供するように構成される発振器を更に含む、集積回路。
前記第１の粗利得入力と前記第２の粗利得入力とに単一出力信号を提供するように構成される発振器を更に含む、集積回路。
【請求項5】
請求項１に記載の集積回路であって、
前記第１の受動デバイスのセットが、前記直列に結合される複数のインダクタを含み、
前記複数のインダクタが、
第１の端子と第２の端子とを有する第１のインダクタと、
前記第２の端子に結合される第３の端子と、第４の端子とを有する第２のインダクタと、
前記第４の端子に結合される第５の端子と、第６の端子とを有する第３のインダクタと、
前記第６の端子に結合される第７の端子と、第８の端子とを有する第４のインダクタと、
前記第８の端子に結合される第９の端子と、第１０の端子とを有する第５のインダクタと、
前記第１０の端子に結合される第１１の端子と、第１２の端子とを有する第６のインダクタと、
を含む、集積回路。
前記第１の受動デバイスのセットが、前記直列に結合される複数のインダクタを含み、
前記複数のインダクタが、
第１の端子と第２の端子とを有する第１のインダクタと、
前記第２の端子に結合される第３の端子と、第４の端子とを有する第２のインダクタと、
前記第４の端子に結合される第５の端子と、第６の端子とを有する第３のインダクタと、
前記第６の端子に結合される第７の端子と、第８の端子とを有する第４のインダクタと、
前記第８の端子に結合される第９の端子と、第１０の端子とを有する第５のインダクタと、
前記第１０の端子に結合される第１１の端子と、第１２の端子とを有する第６のインダクタと、
を含む、集積回路。
【請求項6】
請求項５に記載の集積回路であって、
前記第１の粗利得制御入力上で受信される粗利益制御信号に基づいて、前記第２、第４、第６、第８、第１０及び第１２の端子の１つが、前記第１の粗利得出力に結合される、集積回路。
前記第１の粗利得制御入力上で受信される粗利益制御信号に基づいて、前記第２、第４、第６、第８、第１０及び第１２の端子の１つが、前記第１の粗利得出力に結合される、集積回路。
【請求項7】
請求項６に記載の集積回路であって、
前記粗利得制御信号が、複数の構成要素を含み、前記複数の構成要素が、減衰の量を示す第１の構成要素を含み、
前記第１の構成要素に基づいて、前記第１の粗利得制御回路が、前記第１の粗利得出力に結合するために、前記第２、第４、第６、第８及び第１２の端子の１つを選択するように構成される、集積回路。
前記粗利得制御信号が、複数の構成要素を含み、前記複数の構成要素が、減衰の量を示す第１の構成要素を含み、
前記第１の構成要素に基づいて、前記第１の粗利得制御回路が、前記第１の粗利得出力に結合するために、前記第２、第４、第６、第８及び第１２の端子の１つを選択するように構成される、集積回路。
【請求項8】
請求項３に記載の集積回路であって、
前記第１の受動デバイスのセットが、前記キャパシタのネットワークを含み、
前記キャパシタのネットワークが、
第１の端子と第２の端子とを有する第１のキャパシタと、
前記第２の端子に結合される第３の端子と、第４の端子とを有する第２のキャパシタと、
第５の端子と第６の端子とを有する第３のキャパシタと、
前記第６の端子に結合される第７の端子と、第８の端子とを有する第４のキャパシタと、
前記第２の端子と前記第３の端子とに結合される第９の端子と、第１のスイッチの第１のスイッチ端子に結合される第１０の端子とを有する第５のキャパシタと、
前記第１のスイッチの第２のスイッチ端子に結合される第１１の端子と、前記第６の端子と前記第７の端子とに結合される第１２の端子とを有する第６のキャパシタと、
前記第４の端子に結合される第１３の端子と、第２のスイッチの第３のスイッチ端子に結合される第１４の端子とを有する第７のキャパシタと、
前記第２のスイッチの第４のスイッチ端子に結合される第１５の端子と、前記第８の端子に結合される第１６の端子とを有する第８のキャパシタと、
を含む、集積回路。
前記第１の受動デバイスのセットが、前記キャパシタのネットワークを含み、
前記キャパシタのネットワークが、
第１の端子と第２の端子とを有する第１のキャパシタと、
前記第２の端子に結合される第３の端子と、第４の端子とを有する第２のキャパシタと、
第５の端子と第６の端子とを有する第３のキャパシタと、
前記第６の端子に結合される第７の端子と、第８の端子とを有する第４のキャパシタと、
前記第２の端子と前記第３の端子とに結合される第９の端子と、第１のスイッチの第１のスイッチ端子に結合される第１０の端子とを有する第５のキャパシタと、
前記第１のスイッチの第２のスイッチ端子に結合される第１１の端子と、前記第６の端子と前記第７の端子とに結合される第１２の端子とを有する第６のキャパシタと、
前記第４の端子に結合される第１３の端子と、第２のスイッチの第３のスイッチ端子に結合される第１４の端子とを有する第７のキャパシタと、
前記第２のスイッチの第４のスイッチ端子に結合される第１５の端子と、前記第８の端子に結合される第１６の端子とを有する第８のキャパシタと、
を含む、集積回路。
【請求項9】
請求項８に記載の集積回路であって、
前記第１の端子に単一出力信号を提供するように構成される発振器を更に含み、
前記第１の粗利得制御入力上で受信される第１の粗利得制御信号に基づいて、前記第２、第３、第４、第６及び第８の端子の１つが、前記第１の粗利得出力に結合される、集積回路。
前記第１の端子に単一出力信号を提供するように構成される発振器を更に含み、
前記第１の粗利得制御入力上で受信される第１の粗利得制御信号に基づいて、前記第２、第３、第４、第６及び第８の端子の１つが、前記第１の粗利得出力に結合される、集積回路。
【請求項10】
請求項９に記載の集積回路であって、
前記第１の粗利得制御信号が、複数の構成要素を含み、前記複数の構成要素が、減衰の量を示す第１の構成要素を含み、
前記第１の構成要素に基づいて、前記第１の粗利得制御回路が、前記第１の粗利得出力に結合するために、前記第２、第３、第４、第６及び第８の端子の１つを選択するように構成される、集積回路。
前記第１の粗利得制御信号が、複数の構成要素を含み、前記複数の構成要素が、減衰の量を示す第１の構成要素を含み、
前記第１の構成要素に基づいて、前記第１の粗利得制御回路が、前記第１の粗利得出力に結合するために、前記第２、第３、第４、第６及び第８の端子の１つを選択するように構成される、集積回路。
【請求項11】
請求項１に記載の集積回路であって、
前記第１の粗利得制御回路に第１の発振信号を提供し、前記第２の粗利得制御回路に第２の発振信号を提供する、ように構成される発振器を更に含む、集積回路。
前記第１の粗利得制御回路に第１の発振信号を提供し、前記第２の粗利得制御回路に第２の発振信号を提供する、ように構成される発振器を更に含む、集積回路。
【請求項12】
請求項１に記載の集積回路であって、
前記第２の増幅器段に結合される送信器の調和ネットワークを更に含む、集積回路。
前記第２の増幅器段に結合される送信器の調和ネットワークを更に含む、集積回路。
【請求項13】
送信器回路であって、
発振器出力を有する発振器であって、前記発振器出力に単一出力信号を出力するように構成される、前記発振器と、
前記発振器出力に結合される第１の粗利得回路入力と、第１の利得制御信号を受信するように構成される第１の利得制御入力と、第１の出力信号を出力するように構成される第１の粗利得回路出力とを有する第１の粗利得制御回路であって、第１の受動デバイスのセットを含み、前記第１の利得制御信号に基づいて前記単一出力信号を調節するように構成される、前記第１の粗利得制御回路と、
前記発振器出力に結合される第２の粗利得回路入力と、第２の利得制御信号を受信するように構成される第２の利得制御入力と、第２の出力信号を出力するように構成される第２の粗利得回路出力とを有する第２の粗利得制御回路であって、第２の受動デバイスのセットを含み、前記第２の利得制御信号に基づいて前記単一出力信号を調節するように構成される、前記第２の粗利得制御回路と、
第１の増幅器段であって、
前記第１の粗利得回路出力に結合される第１の増幅器入力と、第１の増幅器出力と、第３の利得制御入力とを有する第１の増幅器と、
前記第２の粗利得回路出力に結合される第２の増幅器入力と、第２の増幅器出力と、第４の利得制御入力とを有する第２の増幅器と、
第３の利得制御信号を受信するように構成される第１の電圧入力と、前記第３の利得制御入力と前記第４の利得制御入力とに結合される第１の電圧出力とを有する第１の電圧源と、
を含む、前記第１の増幅器段と、
を含み、
前記第１の受動デバイスのセットが、直列に結合される複数のインダクタを含み、前記第１の受動デバイスのセットが、前記第１の出力信号を生成するために前記単一出力信号を調節するように構成される、送信器回路。
発振器出力を有する発振器であって、前記発振器出力に単一出力信号を出力するように構成される、前記発振器と、
前記発振器出力に結合される第１の粗利得回路入力と、第１の利得制御信号を受信するように構成される第１の利得制御入力と、第１の出力信号を出力するように構成される第１の粗利得回路出力とを有する第１の粗利得制御回路であって、第１の受動デバイスのセットを含み、前記第１の利得制御信号に基づいて前記単一出力信号を調節するように構成される、前記第１の粗利得制御回路と、
前記発振器出力に結合される第２の粗利得回路入力と、第２の利得制御信号を受信するように構成される第２の利得制御入力と、第２の出力信号を出力するように構成される第２の粗利得回路出力とを有する第２の粗利得制御回路であって、第２の受動デバイスのセットを含み、前記第２の利得制御信号に基づいて前記単一出力信号を調節するように構成される、前記第２の粗利得制御回路と、
第１の増幅器段であって、
前記第１の粗利得回路出力に結合される第１の増幅器入力と、第１の増幅器出力と、第３の利得制御入力とを有する第１の増幅器と、
前記第２の粗利得回路出力に結合される第２の増幅器入力と、第２の増幅器出力と、第４の利得制御入力とを有する第２の増幅器と、
第３の利得制御信号を受信するように構成される第１の電圧入力と、前記第３の利得制御入力と前記第４の利得制御入力とに結合される第１の電圧出力とを有する第１の電圧源と、
を含む、前記第１の増幅器段と、
を含み、
前記第１の受動デバイスのセットが、直列に結合される複数のインダクタを含み、前記第１の受動デバイスのセットが、前記第１の出力信号を生成するために前記単一出力信号を調節するように構成される、送信器回路。
【請求項14】
請求項１３に記載の送信器回路であって、
第２の増幅器段であって、
前記第１の増幅器出力に結合される第３の増幅器入力と、第３の増幅器出力と、第５の利得制御入力とを有する第３の増幅器と、
前記第２の増幅器出力に結合される第４の増幅器入力と、第４の増幅器出力と、第６の利得制御入力とを有する第４の増幅器と、
第４の利得制御信号を受信するように構成される第２の電圧入力と、前記第５の利得制御入力と前記第６の利得制御入力とに結合される第２の電圧出力とを有する第２の電圧源と、
を含む、前記第２の増幅器段を更に含む、送信器回路。
第２の増幅器段であって、
前記第１の増幅器出力に結合される第３の増幅器入力と、第３の増幅器出力と、第５の利得制御入力とを有する第３の増幅器と、
前記第２の増幅器出力に結合される第４の増幅器入力と、第４の増幅器出力と、第６の利得制御入力とを有する第４の増幅器と、
第４の利得制御信号を受信するように構成される第２の電圧入力と、前記第５の利得制御入力と前記第６の利得制御入力とに結合される第２の電圧出力とを有する第２の電圧源と、
を含む、前記第２の増幅器段を更に含む、送信器回路。
【請求項15】
請求項１３に記載の送信器回路であって、
前記発振器が、
第１の制御入力と、第１の電流端子と、第２の電流端子とを有する第１のトランジスタと、
前記第１の電流端子に結合される第２の制御入力と、前記第１の制御入力に結合される第３の電流端子と、前記第２の電流端子に結合される第４の電流端子とを有する第２のトランジスタと、
を含む、送信器回路。
前記発振器が、
第１の制御入力と、第１の電流端子と、第２の電流端子とを有する第１のトランジスタと、
前記第１の電流端子に結合される第２の制御入力と、前記第１の制御入力に結合される第３の電流端子と、前記第２の電流端子に結合される第４の電流端子とを有する第２のトランジスタと、
を含む、送信器回路。
【請求項16】
請求項１３に記載の送信器回路であって、
前記第１の利得制御信号が、減衰の量を示し、
前記第１の粗利得制御回路が、前記減衰の量に基づいて前記単一出力信号を減衰するように更に構成される、送信器回路。
前記第１の利得制御信号が、減衰の量を示し、
前記第１の粗利得制御回路が、前記減衰の量に基づいて前記単一出力信号を減衰するように更に構成される、送信器回路。
【請求項17】
請求項１３に記載の送信器回路であって、
前記第２の受動デバイスのセットが、
第１の端子と第２の端子とを有する第１のキャパシタと、
前記第２の端子に結合される第３の端子と、第４の端子とを有する第２のキャパシタと、
第５の端子と第６の端子とを有する第３のキャパシタと、
前記第６の端子に結合される第７の端子と、第８の端子とを有する第４のキャパシタと、
前記第２の端子と前記第３の端子とに結合される第９の端子と、第１のスイッチの第１のスイッチ端子に結合される第１０の端子とを有する第５のキャパシタと、
前記第１のスイッチの第２のスイッチ端子に結合される第１１の端子と、前記第６の端子と前記第７の端子とに結合される第１２の端子とを有する第６のキャパシタと、
前記第４の端子に結合される第１３の端子と、第２のスイッチの第３のスイッチ端子に結合される第１４の端子とを有する第７のキャパシタと、
前記第２のスイッチの第４のスイッチ端子に結合される第１５の端子と、前記第８の端子に結合される第１６の端子とを有する第８のキャパシタと、
を含む、送信器回路。
前記第２の受動デバイスのセットが、
第１の端子と第２の端子とを有する第１のキャパシタと、
前記第２の端子に結合される第３の端子と、第４の端子とを有する第２のキャパシタと、
第５の端子と第６の端子とを有する第３のキャパシタと、
前記第６の端子に結合される第７の端子と、第８の端子とを有する第４のキャパシタと、
前記第２の端子と前記第３の端子とに結合される第９の端子と、第１のスイッチの第１のスイッチ端子に結合される第１０の端子とを有する第５のキャパシタと、
前記第１のスイッチの第２のスイッチ端子に結合される第１１の端子と、前記第６の端子と前記第７の端子とに結合される第１２の端子とを有する第６のキャパシタと、
前記第４の端子に結合される第１３の端子と、第２のスイッチの第３のスイッチ端子に結合される第１４の端子とを有する第７のキャパシタと、
前記第２のスイッチの第４のスイッチ端子に結合される第１５の端子と、前記第８の端子に結合される第１６の端子とを有する第８のキャパシタと、
を含む、送信器回路。
【請求項18】
請求項１３に記載の送信器回路であって、
前記第１の受動デバイスのセットが、
第１の端子と第２の端子とを有する第１のインダクタと、
前記第２の端子に結合される第３の端子と、第４の端子とを有する第２のインダクタと、
前記第４の端子に結合される第５の端子と、第６の端子とを有する第３のインダクタと、
前記第６の端子に結合される第７の端子と、第８の端子とを有する第４のインダクタと、
前記第８の端子に結合される第９の端子と、第１０の端子とを有する第５のインダクタと、
前記第１０の端子に結合される第１１の端子と、第１２の端子とを有する第６のインダクタと、
を含む、送信器回路。
前記第１の受動デバイスのセットが、
第１の端子と第２の端子とを有する第１のインダクタと、
前記第２の端子に結合される第３の端子と、第４の端子とを有する第２のインダクタと、
前記第４の端子に結合される第５の端子と、第６の端子とを有する第３のインダクタと、
前記第６の端子に結合される第７の端子と、第８の端子とを有する第４のインダクタと、
前記第８の端子に結合される第９の端子と、第１０の端子とを有する第５のインダクタと、
前記第１０の端子に結合される第１１の端子と、第１２の端子とを有する第６のインダクタと、
を含む、送信器回路。
【請求項19】
送信器回路であって、
発振器出力に単一出力信号を出力するように構成される発振器と、
前記発振器出力に結合される第１の粗利得回路入力と、第１の利得制御信号を受信するように構成される第１の利得制御入力と、第１の出力信号を出力するように構成される第１の粗利得制御出力とを有する第１の粗利得制御回路であって、第１の受動デバイスのセットを含み、前記第１の利得制御信号に基づいて前記単一出力信号を調節するように構成される、前記第１の粗利得制御回路と、
前記発振器出力に結合される第２の粗利得回路入力と、第２の利得制御信号を受信するように構成される第２の粗利得制御入力と、第２の出力信号を出力するように構成される第２の粗利得回路出力とを有する第２の粗利得制御回路であって、第２の受動デバイスのセットを含み、前記第２の利得制御信号に基づいて前記単一出力信号を調節するように構成される、前記第２の粗利得制御回路と、
第１の増幅器段であって、
前記第１の粗利得回路出力に結合される第１の増幅器入力と、第１の増幅器出力と、第１の利得制御入力とを有する第１の増幅器と、
前記第２の粗利得回路出力に結合される第２の増幅器入力と、第２の増幅器出力と、第２の利得制御入力とを有する第２の増幅器と、
第３の利得制御信号を受信するように構成される第１の電圧入力と、前記第１の利得制御入力と前記第２の利得制御入力とに結合される第１の電圧出力とを有する第１の電圧源と、
を含む、前記第１の増幅器段と、
を含み、
前記第１の受動デバイスのセットが、前記第１の出力信号を生成するために前記単一出力信号を調節するように構成され、前記第２の受動デバイスのセットが、複数のキャパシタを含む、送信器回路。
発振器出力に単一出力信号を出力するように構成される発振器と、
前記発振器出力に結合される第１の粗利得回路入力と、第１の利得制御信号を受信するように構成される第１の利得制御入力と、第１の出力信号を出力するように構成される第１の粗利得制御出力とを有する第１の粗利得制御回路であって、第１の受動デバイスのセットを含み、前記第１の利得制御信号に基づいて前記単一出力信号を調節するように構成される、前記第１の粗利得制御回路と、
前記発振器出力に結合される第２の粗利得回路入力と、第２の利得制御信号を受信するように構成される第２の粗利得制御入力と、第２の出力信号を出力するように構成される第２の粗利得回路出力とを有する第２の粗利得制御回路であって、第２の受動デバイスのセットを含み、前記第２の利得制御信号に基づいて前記単一出力信号を調節するように構成される、前記第２の粗利得制御回路と、
第１の増幅器段であって、
前記第１の粗利得回路出力に結合される第１の増幅器入力と、第１の増幅器出力と、第１の利得制御入力とを有する第１の増幅器と、
前記第２の粗利得回路出力に結合される第２の増幅器入力と、第２の増幅器出力と、第２の利得制御入力とを有する第２の増幅器と、
第３の利得制御信号を受信するように構成される第１の電圧入力と、前記第１の利得制御入力と前記第２の利得制御入力とに結合される第１の電圧出力とを有する第１の電圧源と、
を含む、前記第１の増幅器段と、
を含み、
前記第１の受動デバイスのセットが、前記第１の出力信号を生成するために前記単一出力信号を調節するように構成され、前記第２の受動デバイスのセットが、複数のキャパシタを含む、送信器回路。