2024-111567 マルチフェーズ型コンバータ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024111567

(43)【公開日】2024-08-19

(54)【発明の名称】マルチフェーズ型コンバータ

(51)【国際特許分類】

   H02M 7/12 20060101AFI20240809BHJP

【ＦＩ】

H02M7/12 A

【審査請求】未請求

【請求項の数】2

【出願形態】ＯＬ

(21)【出願番号】P 2023016151

(22)【出願日】2023-02-06

(71)【出願人】

【識別番号】000116574

【氏名又は名称】愛三工業株式会社

(71)【出願人】

【識別番号】519135633

【氏名又は名称】公立大学法人大阪

(74)【代理人】

【識別番号】110000110

【氏名又は名称】弁理士法人 快友国際特許事務所

(72)【発明者】

【氏名】坂本 竜也

(72)【発明者】

【氏名】川上 太知

【テーマコード（参考）】

5H006

【Ｆターム（参考）】

5H006AA02

5H006CA02

5H006CA07

5H006CB02

5H006CB08

5H006DA03

5H006DB01

5H006DB07

5H006DC02

5H006DC03

(57)【要約】

【課題】大容量のコンデンサを用いなくても出力電圧の変動を抑制することができる技術を提供する。
【解決手段】複数のコンバータ回路は、それぞれ、スイッチング素子を備え、スイッチング素子が動作することにより入力側から出力側へ電流が流れる動作状態と、スイッチング素子が動作しないことにより入力側から出力側へ電流が流れない非動作状態と、を切り替え可能であってもよい。制御部は、複数のコンバータ回路のうちの少なくとも１つのコンバータ回路の動作状態と非動作状態を切り替える場合に、切り替え前に動作状態であるコンバータ回路の数（Ｎ_ｂ）と、切り替え後に動作状態であるコンバータ回路の数（Ｎ_ａ）と、切り替え前の出力電流値（Ｉ_ｏｂ）と、切り替え後の出力電流値（Ｉ_ｏａ）とに基づいて算出される補正値に基づいて、切り替え後に動作状態であるコンバータ回路のスイッチング素子に入力する入力信号を生成してもよい。
【選択図】図１

【特許請求の範囲】

【請求項1】

交流の入力電流を直流の出力電流に変換するマルチフェーズ型コンバータであって、
入力と出力との間で並列に配置された複数のコンバータ回路と、
制御部と、を備え、
複数の前記コンバータ回路は、それぞれ、スイッチング素子を備え、前記スイッチング素子が動作することにより入力側から出力側へ電流が流れる動作状態と、前記スイッチング素子が動作しないことにより入力側から出力側へ電流が流れない非動作状態と、を切り替え可能であり、
前記制御部は、複数の前記コンバータ回路のうちの少なくとも１つの前記コンバータ回路の動作状態と非動作状態を切り替える場合に、切り替え前に動作状態である前記コンバータ回路の数（Ｎ_ｂ）と、切り替え後に動作状態である前記コンバータ回路の数（Ｎ_ａ）と、切り替え前の出力電流値（Ｉ_ｏｂ）と、切り替え後の出力電流値（Ｉ_ｏａ）とに基づいて算出される補正値に基づいて、切り替え後に動作状態である前記コンバータ回路の前記スイッチング素子に入力する入力信号を生成する、マルチフェーズ型コンバータ。

【請求項2】

請求項１に記載のマルチフェーズ型コンバータであって、
前記制御部は、Ｉ_ｏｂ／Ｎ_ｂとＩ_ｏａ／Ｎ_ａとの差分に基づいて算出される前記補正値に基づいて、切り替え後に動作状態である前記コンバータ回路の前記スイッチング素子に入力する前記入力信号を生成する、マルチフェーズ型コンバータ。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書に開示する技術は、マルチフェーズ型コンバータに関する。

【背景技術】

【0002】

特許文献１には、複数の動作フェーズを有するマルチフェーズ型ＤＣ／ＤＣコンバータ回路が開示されている。特許文献１のマルチフェーズ型ＤＣ／ＤＣコンバータ回路は、出力負荷の大きさで動作フェーズの動作数を切り替え可能なフェーズ切替回路を備えている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００７－１１６８３４号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

マルチフェーズ型コンバータでは、動作フェーズ数を切り替えたときに出力電圧が大きく変動することがある。出力電圧の変動を抑制するために大容量のコンデンサを用いることも考えられるが、そうすると装置が大型化してしまう。本明細書は、大容量のコンデンサを用いずに出力電圧の変動を抑制することができる技術を提供する。

【課題を解決するための手段】

【0005】

本技術の第１の態様は、交流の入力電流を直流の出力電流に変換するマルチフェーズ型コンバータである。マルチフェーズ型コンバータは、入力と出力との間で並列に配置された複数のコンバータ回路と、制御部と、を備える。複数の前記コンバータ回路は、それぞれ、スイッチング素子を備え、前記スイッチング素子が動作することにより入力側から出力側へ電流が流れる動作状態と、前記スイッチング素子が動作しないことにより入力側から出力側へ電流が流れない非動作状態と、を切り替え可能であってもよい。前記制御部は、複数の前記コンバータ回路のうちの少なくとも１つの前記コンバータ回路の動作状態と非動作状態を切り替える場合に、切り替え前に動作状態である前記コンバータ回路の数（Ｎ_ｂ）と、切り替え後に動作状態である前記コンバータ回路の数（Ｎ_ａ）と、切り替え前の出力電流値（Ｉ_ｏｂ）と、切り替え後の出力電流値（Ｉ_ｏａ）とに基づいて算出される補正値に基づいて、切り替え後に動作状態である前記コンバータ回路の前記スイッチング素子に入力する入力信号を生成してもよい。

【0006】

マルチフェーズ型コンバータでは、動作フェーズ数が切り替わる場合に、切り替え前後における動作状態のコンバータ回路の数が出力電圧の変動に影響する。そこで、上記の構成を備えることにより、大容量のコンデンサを用いなくても出力電圧の変動を抑制することができる。

【0007】

第２の態様では、上記第１の態様において、前記制御部は、Ｉ_ｏｂ／Ｎ_ｂとＩ_ｏａ／Ｎ_ａとの差分に基づいて算出される前記補正値に基づいて、切り替え後に動作状態である前記コンバータ回路の前記スイッチング素子に入力する前記入力信号を生成してもよい。

【0008】

この構成によれば、切り替え後に動作状態であるコンバータ回路のスイッチング素子に適切な入力信号を入力することができる。

【図面の簡単な説明】

【0009】

【図1】実施例のマルチフェーズ型コンバータの回路図。

【図2】実施例の第１処理のフローチャート。

【図3】実施例の第２処理のフローチャート。

【図4】試験例の結果を示す図。

【発明を実施するための形態】

【0010】

実施例のマルチフェーズ型コンバータ２（以下「コンバータ」という）について図面を参照して説明する。コンバータ２は、交流の入力電流を直流の出力電流に変換するＡＣ－ＤＣコンバータである。コンバータ２は、複数のフェーズ（即ち、マルチフェーズ）で入力電流を出力電流に変換することができる。実施例のコンバータ２は、ＰＦＣ（Power Factor Correction）コンバータと呼ばれることもある。また、コンバータ２は、ブリッジレスＰＦＣコンバータと呼ばれることもある。また、コンバータ２は、トーテムポールＰＦＣコンバータと呼ばれることもある。

【0011】

図１に示すように、実施例のコンバータ２は、交流電源４と負荷４０に接続されている。コンバータ２の入力端子が交流電源４（例えば、商用電源）に接続されており、コンバータ２の出力端子が負荷４０（例えば、抵抗）に接続されている。

【0012】

コンバータ２は、第１コンバータ回路１０と、第２コンバータ回路２０と、制御部５０とを備えている。また、コンバータ２は、コンバータ２の入力電圧値を検出する入力電圧センサ６０と、コンバータ２の入力電流値を検出する入力電流センサ６２（６２ａ、６２ｂ）と、コンバータ２の出力電圧値を検出する出力電圧センサ６４と、コンバータ２の出力電流値を検出する出力電流センサ６６とを備えている。

【0013】

第１コンバータ回路１０と第２コンバータ回路２０は、並列接続されている。第１コンバータ回路１０と第２コンバータ回路２０は、コンバータ２の入力端子と出力端子の間に並列で配置されている。第１コンバータ回路１０と第２コンバータ回路２０は、交流電源４と負荷４０に並列で接続されている。第１コンバータ回路１０が、マルチフェーズのコンバータ２における第１フェーズを構成し、第２コンバータ回路２０が、マルチフェーズのコンバータ２における第２フェーズを構成する。

【0014】

第１コンバータ回路１０は、第１インダクタ１４と、複数の第１スイッチング素子１２（１２ａ、１２ｂ）と、複数のダイオード３２（３２ａ、３２ｂ）と、コンデンサ３０とを備えている。また、第２コンバータ回路２０は、第２インダクタ２４と、複数の第２スイッチング素子２２（２２ａ、２２ｂ）と、複数のダイオード３２（３２ａ、３２ｂ）と、コンデンサ３０とを備えている。第１コンバータ回路１０と第２コンバータ回路２０は、共に、複数のダイオード３２（３２ａ、３２ｂ）と、コンデンサ３０とを備えており、これらを共用している。

【0015】

第１コンバータ回路１０の一対の第１スイッチング素子１２ａ、１２ｂは、直列接続されている。一方の第１スイッチング素子１２ａが負荷４０の一端に接続されており、他方の第１スイッチング素子１２ｂが負荷４０の他端に接続されている。また、第２コンバータ回路２０の一対の第２スイッチング素子２２ａ、２２ｂも、直列接続されている。一方の第２スイッチング素子２２ａが負荷４０の一端に接続されており、他方の第２スイッチング素子２２ｂが負荷４０の他端に接続されている。第１コンバータ回路１０の第１スイッチング素子１２（１２ａ、１２ｂ）と、第２コンバータ回路２０の第２スイッチング素子２２（２２ａ、２２ｂ）とは、並列接続されている。

【0016】

第１コンバータ回路１０の第１スイッチング素子１２と、第２コンバータ回路２０の第２スイッチング素子２２とは、それぞれ、ゲートを備えるトランジスタ（例えば、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field Effect Transistor）やＧａＮＨＥＭＴ（Gallium Nitride High Electron Mobility Transistor））から構成されている。第１スイッチング素子１２及び第２スイッチング素子２２は、ゲートを駆動するためのゲート駆動信号により動作する。ゲート駆動信号は、例えば、ＰＷＭ信号により各スイッチング素子１２、２２に入力される。

【0017】

一対のダイオード３２ａ、３２ｂは、直列接続されている。一方のダイオード３２ａが負荷４０の一端に接続されており、他方のダイオード３２ｂが負荷４０の他端に接続されている。コンデンサ３０は、一端が負荷４０の一端に接続されており、他端が負荷４０の他端に接続されている。コンデンサ３０の一端は、一方の第１スイッチング素子１２ａ、一方の第２スイッチング素子２２ａ、及び一方のダイオード３２ａに接続されている。コンデンサ３０の他端は、他方の第１スイッチング素子１２ｂ、他方の第２スイッチング素子２２ｂ、及び他方のダイオード３２ｂに接続されている。

【0018】

交流電源４は、一端が第１インダクタ１４を介して一対の第１スイッチング素子１２ａ、１２ｂの間に接続されており、他端が一対のダイオード３２ａ、３２ｂの間に接続されている。また、交流電源４は、一端が第２インダクタ２４を介して一対の第２スイッチング素子２２ａ、２２ｂの間に接続されている。

【0019】

制御部５０は、例えば、ＣＰＵを備えており、所定のプログラムに基づいて様々な制御や処理を実行可能である。また、制御部５０は、記憶部５２（例えば、ＲＯＭ、ＲＡＭ等）を備えており、様々な情報を記憶可能である。また、制御部５０は、ゲート駆動回路を備えており、第１スイッチング素子１２及び第２スイッチング素子２２にゲート駆動信号（入力信号）を入力することができる。制御部５０は、第１スイッチング素子１２及び第２スイッチング素子２２にゲート駆動信号（入力信号）を入力することにより、第１スイッチング素子１２及び第２スイッチング素子２２を動作させることができる。

【0020】

制御部５０は、第１コンバータ回路１０の第１スイッチング素子１２を制御することにより、第１コンバータ回路１０を動作状態と非動作状態に切り替えることができる。第１コンバータ回路１０の動作状態は、第１スイッチング素子１２が動作することによりコンバータ２の入力側から第１コンバータ回路１０を通じてコンバータ２の出力側へ電流が流れる状態である。第１コンバータ回路１０の非動作状態は、第１スイッチング素子１２が動作しないことによりコンバータ２の入力側から第１コンバータ回路１０を通じてコンバータ２の出力側へ電流が流れない状態である。

【0021】

また、制御部５０は、第２コンバータ回路２０の第２スイッチング素子２２を制御することにより、第２コンバータ回路２０を動作状態と非動作状態に切り替えることができる。第２コンバータ回路２０の動作状態は、第２スイッチング素子２２が動作することによりコンバータ２の入力側から第２コンバータ回路２０を通じてコンバータ２の出力側へ電流が流れる状態である。第２コンバータ回路２０の非動作状態は、第２スイッチング素子２２が動作しないことによりコンバータ２の入力側から第２コンバータ回路２０を通じてコンバータ２の出力側へ電流が流れない状態である。

【0022】

制御部５０は、第２コンバータ回路２０の動作状態と非動作状態を切り替えることにより、コンバータ２の動作フェーズ数を切り替えることができる。変形例では、制御部５０は、第１コンバータ回路１０の動作状態と非動作状態を切り替えることにより、コンバータ２の動作フェーズ数を切り替えてもよい。

【0023】

次に、実施例のコンバータ２で実行される処理について説明する。コンバータ２では、制御部５０が、入力電圧センサ６０と入力電流センサ６２により、コンバータ２の入力電圧値（Ｖ_ｉｎ）と入力電流値（Ｉ_ｉｎ）を検出する。コンバータ２の入力電流値（Ｉ_ｉｎ）は、２個の入力電流センサ６２ａ、６２ｂによる検出電流値の合計値である。また、制御部５０が、出力電圧センサ６４と出力電流センサ６６により、コンバータ２の出力電圧値（Ｖ_ｏｕｔ）と出力電流値（Ｉ_ｏｕｔ）を検出する。コンバータ２の入力電圧値（Ｖ_ｉｎ）、入力電流値（Ｉ_ｉｎ）、出力電圧値（Ｖ_ｏｕｔ）、及び、出力電流値（Ｉ_ｏｕｔ）は、各センサ６０、６２、６４、６６により継続的に検出される。入力電圧値（Ｖ_ｉｎ）、入力電流値（Ｉ_ｉｎ）、出力電圧値（Ｖ_ｏｕｔ）、及び、出力電流値（Ｉ_ｏｕｔ）は、以下で説明する第１処理及び第２処理で用いられる。

【0024】

（第１処理；図２）
実施例の第１処理について説明する。第１処理は、例えば、制御部５０の電源がオンになると開始される。図２に示すように、第１処理のＳ２では、制御部５０が、目標の出力電圧値（Ｖ_ｔａ）と出力電圧センサ６４により検出される出力電圧値（Ｖ_ｏｕｔ）との差分（Ｖ_ｔａ－Ｖ_ｏｕｔ）を算出する。目標の出力電圧値（Ｖ_ｔａ）は、例えば、出力先の装置の要求仕様に基づいて設定される。

【0025】

続くＳ４では、制御部５０が、上記のＳ２で算出される差分（Ｖ_ｔａ－Ｖ_ｏｕｔ）に基づいて出力電圧第１補正値（Ｖ_ｃ１）を算出する。出力電圧第１補正値（Ｖ_ｃ１）は、例えば、下記の式（１）に基づいて算出される。下記の式（１）において、Ｋ_ｖは、任意のゲインであり、ｓは、ラプラス演算子であり、Ｔ_ｖは、任意の周期である。Ｋ_ｖとＴ_ｖは、コンバータ２の仕様に応じて適宜設定可能である。

【数1】

【0026】

続くＳ６では、制御部５０が、特定補正制御の開始フラグ（図３の第２処理のＳ６６参照）がオンであるか否かを判断する。特定補正制御の開始フラグがオンである場合（Ｓ６でＹＥＳ）、処理はＳ８に進み、開始フラグがオフである場合（Ｓ６でＮＯ）、処理はＳ１０に進む。

【0027】

Ｓ６でＹＥＳの後のＳ８では、制御部５０が、出力電圧補正値（Ｖ_ｃ）を、出力電圧第１補正値（Ｖ_ｃ１）と出力電圧第２補正値（Ｖ_ｃ２）の差分（Ｖ_ｃ１－Ｖ_ｃ２）に設定する。なお、出力電圧第２補正値（Ｖ_ｃ２）については後述する。一方、Ｓ６でＮＯの後のＳ１０では、制御部５０が、出力電圧補正値（Ｖ_ｃ）を、出力電圧第１補正値（Ｖ_ｃ１）に設定する。

【0028】

続くＳ１２では、制御部５０が、目標の入力電流値（Ｉ_ｔａ）と入力電流センサ６２により検出される入力電流値（Ｉ_ｉｎ）との差分（Ｉ_ｔａ－Ｉ_ｉｎ）を算出する。目標の入力電流値（Ｉ_ｔａ）は、例えば、上記のＳ８又はＳ１０で設定される出力電圧補正値（Ｖ_ｃ）に基づいて設定される。具体的には、例えば、制御部５０が、入力電圧センサ６０により検出される入力電圧値（Ｖ_ｉｎ）に基づいて入力電圧の波形の関数の絶対値（｜ｓｉｎωｔ｜）を算出する。また、制御部５０が、出力電圧補正値（Ｖ_ｃ）と入力電圧の波形の関数の絶対値（｜ｓｉｎωｔ｜）とを乗算することにより目標の入力電流値（Ｉ_ｔａ＝Ｖ_ｃ×｜ｓｉｎωｔ｜）を算出する。これにより、目標の入力電流値（Ｉ_ｔａ）が設定される。

【0029】

続くＳ１４では、制御部５０が、上記のＳ１２で算出される差分（Ｉ_ｔａ－Ｉ_ｉｎ）に基づいて入力電流補正値（Ｉ_ｃ）を算出する。入力電流補正値（Ｉ_ｃ）は、例えば、下記の式（２）に基づいて算出される。下記の式（２）において、Ｋ_ｃは、任意のゲインであり、ｓは、ラプラス演算子であり、Ｔ_ｃは、任意の周期である。Ｋ_ｃとＴ_ｃは、コンバータ２の仕様に応じて適宜設定可能である。

【数2】

【0030】

続くＳ１６では、制御部５０が、上記のＳ１４で算出される入力電流補正値（Ｉ_ｃ）に基づいて入力信号を生成する。例えば、制御部５０は、入力電流補正値（Ｉ_ｃ）と所定の変換利得（例えば、１）とを乗算することによりデューティ比を算出し、そのデューティ比のパルス信号を生成する。制御部５０は、入力信号を生成する際に、入力電流補正値（Ｉ_ｃ）に｜ｓｉｎωｔ｜を加算することにより入力電流補正値（Ｉ_ｃ）に含まれる外乱を除去してもよい。

【0031】

また、Ｓ１６では、制御部５０は、生成した入力信号をコンバータ２の第１スイッチング素子１２及び第２スイッチング素子２２に入力する。制御部５０は、現在の動作フェーズ数が「１」である場合は、入力信号を第１スイッチング素子１２に入力する。制御部５０は、現在の動作フェーズ数が「２」である場合は、入力信号を第１スイッチング素子１２及び第２スイッチング素子２２に入力する。制御部５０は、入力信号を第１スイッチング素子１２及び第２スイッチング素子２２に入力する際に、第２スイッチング素子２２に入力する入力信号の位相を、第１スイッチング素子１２に入力する入力信号の位相に対して１８０度（＝３６０度／動作フェーズ数）ずらしてもよい。

【0032】

（第２処理；図３）
実施例の第２処理について説明する。第２処理は、例えば、制御部５０の電源がオンになると開始される。図３に示すように、第２処理のＳ５２では、制御部５０が、現在の動作フェーズ数を認識する。即ち、制御部５０が、現在の動作状態のコンバータ回路（例えば、第１コンバータ回路１０及び第２コンバータ回路２０）の数を認識する。

【0033】

続くＳ５４では、制御部５０が、出力電圧センサ６４により検出される出力電圧値（Ｖ_ｏｕｔ）と、出力電流センサ６６により検出される出力電流値（Ｉ_ｏｕｔ）とを乗算することにより出力電力値（Ｗ_ｏｕｔ＝Ｖ_ｏｕｔ×Ｉ_ｏｕｔ）を算出する。

【0034】

続くＳ５６では、制御部５０が、Ｓ５４で算出される出力電力値（Ｗ_ｏｕｔ）が所定の閾値を跨ぐか否かを監視する。即ち、制御部５０が、出力電力値（Ｗ_ｏｕｔ）が所定の閾値以上になるか否か、又は、出力電力値（Ｗ_ｏｕｔ）が所定の閾値未満になるか否かを監視する。出力電力値（Ｗ_ｏｕｔ）が所定の閾値以上になる場合、又は、出力電力値（Ｗ_ｏｕｔ）が所定の閾値未満になる場合（Ｓ５６でＹＥＳ）、処理はＳ５８に進む。例えば、前回算出された出力電力値（Ｗ_ｏｕｔ）が閾値未満であり、今回算出された出力電力値（Ｗ_ｏｕｔ）が閾値以上である場合、処理はＳ５８に進む。又は、前回算出された出力電力値（Ｗ_ｏｕｔ）が閾値以上であり、今回算出された出力電力値（Ｗ_ｏｕｔ）が閾値未満である場合、処理はＳ５８に進む。一方、コンバータ２の出力電力値（Ｗ_ｏｕｔ）が閾値を跨がない場合（Ｓ５６でＮＯ）、処理はＳ５２に戻る。

【0035】

Ｓ５６でＹＥＳの後のＳ５８では、制御部５０が、コンバータ２の動作フェーズ数を切り替える。例えば、制御部５０は、動作フェーズ数を「１」から「２」、又は、「２」から「１」に切り替える。具体的には、例えば、第１コンバータ回路１０が動作状態であり、第２コンバータ回路２０が非動作状態である場合に、出力電力値（Ｗ_ｏｕｔ）が閾値未満から閾値以上になる場合（Ｓ５６でＹＥＳ）、制御部５０は、Ｓ５８で第２コンバータ回路２０を動作状態に切り替える。これにより、コンバータ２の動作フェーズ数を「１」から「２」に切り替えることができる。また、第１コンバータ回路１０及び第２コンバータ回路２０が動作状態である場合に、出力電力値（Ｗ_ｏｕｔ）が閾値以上から閾値未満になる場合（Ｓ５６でＹＥＳ）、制御部５０は、Ｓ５８で第２コンバータ回路２０を非動作状態に切り替える。変形例では、制御部５０は、第１コンバータ回路１０を非動作状態に切り替えてもよい。これにより、コンバータ２の動作フェーズ数を「２」から「１」に切り替えることができる。

【0036】

続くＳ６０では、制御部５０が、動作フェーズ数の切り替え前後における１フェーズあたりの出力電流値（Ｉ_ｏｐｈｂ、Ｉ_ｏｐｈａ）を算出する。動作フェーズ数の切り替え前の１フェーズあたりの出力電流値（Ｉ_ｏｐｈｂ）は、例えば、下記の式（３）により算出される。制御部５０は、下記の式（３）により、動作フェーズ数の切り替え前の出力電流値（Ｉ_ｏｂ）と、動作フェーズ数の切り替え前の動作フェーズ数（Ｎ_ｂ（例えば、「１」））とに基づいて、動作フェーズ数の切り替え前の１フェーズあたりの出力電流値（Ｉ_ｏｐｈｂ）を算出する。なお、動作フェーズ数の切り替え前の出力電流値（Ｉ_ｏｂ）と、動作フェーズ数の切り替え前の動作フェーズ数（Ｎ_ｂ）とは、記憶部５２に記憶されている（後述するＳ７４、Ｓ７６参照）。

【数3】

【0037】

また、動作フェーズ数の切り替え後の１フェーズあたりの出力電流値（Ｉ_ｏｐｈａ）は、例えば、下記の式（４）により算出される。制御部５０は、下記の式（４）により、動作フェーズ数の切り替え後の出力電流値（Ｉ_ｏａ）と、動作フェーズ数の切り替え後の動作フェーズ数（Ｎ_ａ（例えば、「２」））とに基づいて、動作フェーズ数の切り替え後の１フェーズあたりの出力電流値（Ｉ_ｏｐｈａ）を算出する。

【数4】

【0038】

続くＳ６２では、制御部５０が、動作フェーズ数の切り替え前後での１フェーズあたりの出力電流値の変動量（Ｉ_ｏｐｈｃ）を算出する。例えば、制御部５０は、下記の式（５）により、動作フェーズ数の切り替え前の１フェーズあたりの出力電流値（Ｉ_ｏｐｈｂ）と、動作フェーズ数の切り替え後の１フェーズあたりの出力電流値（Ｉ_ｏｐｈａ）とに基づいて、１フェーズあたりの出力電流値の変動量（Ｉ_ｏｐｈｃ＝Ｉ_ｏｐｈｂ－Ｉ_ｏｐｈａ）を算出する。

【数5】

【0039】

続くＳ６４では、制御部５０が、上記のＳ６２で算出される動作フェーズ数の切り替え前後での１フェーズあたりの出力電流値の変動量（Ｉ_ｏｐｈｃ）と、所定の係数（Ｋ）とを乗算することにより出力電圧第２補正値（Ｖ_ｃ２＝Ｉ_ｏｐｈｃ×Ｋ）を算出する。所定の係数（Ｋ）は、例えば、下記の式（６）により算出される。

【数6】

【0040】

続くＳ６６では、制御部５０が、特定補正制御の開始フラグをオンにする（図２の第１処理のＳ６参照）。続くＳ６８では、制御部５０が、出力電圧第２補正値（Ｖ_ｃ２）を漸減させる。例えば、制御部５０は、出力電圧第２補正値（Ｖ_ｃ２）を所定の時間間隔（例えば、１ｍｓ間隔）で所定の値（例えば、０．１）ずつ漸減させる。制御部５０は、Ｓ６６で出力電圧第２補正値（Ｖ_ｃ２）を漸減させる毎に、第１処理（図２参照）のＳ８における出力電圧第２補正値（Ｖ_ｃ２）を漸減後の出力電圧第２補正値（Ｖ_ｃ２）に更新する。

【0041】

続くＳ７０では、制御部５０が、漸減後の出力電圧第２補正値（Ｖ_ｃ２）が０（ゼロ）以下になるか否かを監視する。出力電圧第２補正値（Ｖ_ｃ２）が０以下になる場合（Ｓ７０でＹＥＳ）、処理はＳ７２に進む。Ｓ７２では、制御部５０が、特定補正制御の開始フラグをオフにする。一方、出力電圧第２補正値（Ｖ_ｃ２）が０より大きい場合（Ｓ７０でＮＯ）、処理はＳ６８に戻る。制御部５０は、出力電圧第２補正値（Ｖ_ｃ２）を引き続き漸減させる。

【0042】

Ｓ７２に続くＳ７４では、制御部５０が、現在の出力電流値（Ｉ_ｏｕｔ）を、動作フェーズ数の切り替え前の出力電流値（Ｉ_ｏｂ）として記憶部５２に記憶する。Ｓ７４で記憶部５２に記憶される出力電流値（Ｉ_ｏｕｔ）は、次回の動作フェーズ数の切り替え後に、動作フェーズ数の切り替え前の出力電流値（Ｉ_ｏｂ）として用いられる（Ｓ６０参照）。

【0043】

続くＳ７６では、制御部５０が、現在の動作フェーズ数（動作状態のコンバータ回路の数）を、動作フェーズ数の切り替え前の動作フェーズ数（Ｎ_ｂ）として記憶部５２に記憶する。Ｓ７６で記憶部５２に記憶される動作フェーズ数は、次回の動作フェーズ数の切り替え後に、動作フェーズ数の切り替え前の動作フェーズ数（Ｎ_ｂ）として用いられる（Ｓ６０参照）。Ｓ７６の後、処理はＳ５２に戻る。

【0044】

（効果）
以上、実施例のコンバータ２について説明した。以上の説明から明らかなように、コンバータ２では、制御部５０が、切り替え前に動作状態であるコンバータ回路の数（Ｎ_ｂ）と、切り替え後に動作状態であるコンバータ回路の数（Ｎ_ａ）と、切り替え前の出力電流値（Ｉ_ｏｂ）と、切り替え後の出力電流値（Ｉ_ｏａ）とに基づいて算出される出力電圧第２補正値（Ｖ_ｃ２）に基づいて、切り替え後に動作状態であるコンバータ回路１０、２０のスイッチング素子１２、２２に入力する入力信号を生成する（第１処理のＳ８－Ｓ１６、第２処理のＳ５８－Ｓ７０参照）。

【0045】

コンバータ２では、動作フェーズ数が切り替わる場合に、切り替え前後における動作状態のコンバータ回路の数が出力電圧の変動に影響する。そこで、上記の構成を備えることにより、出力電圧の変動を抑制することができる。動作フェーズ数が増える場合も、動作フェーズ数が減る場合も、出力電圧の変動を抑制することができる。そのため、大容量のコンデンサを用いなくても出力電圧の変動を抑制することができる。

【0046】

制御部５０は、Ｉ_ｏｂ／Ｎ_ｂとＩ_ｏａ／Ｎ_ａとの差分に基づいて算出される出力電圧第２補正値（Ｖ_ｃ２）に基づいて、切り替え後に動作状態であるコンバータ回路１０、２０のスイッチング素子１２、２２に入力する入力信号を生成する（第１処理のＳ８－Ｓ１６、第２処理のＳ５８－Ｓ７０参照）。この構成によれば、切り替え後に動作状態であるコンバータ回路１０、２０のスイッチング素子１２、２２に適切な入力信号を入力することができる。

【0047】

（試験例）
上記のコンバータ２を用いて出力電圧値を確認する試験を行った。試験例では、出力電圧第２補正値（Ｖ_ｃ２）を用いて第１処理（図２参照）を実行した。比較例では、出力電圧第２補正値（Ｖ_ｃ２）を用いずに第１処理を実行した。即ち、比較例では、第１処理のＳ８の処理が無い状態で第１処理を実行した。

【0048】

図４は、試験例の結果を示す図である。図４に示すように、試験例では、比較例と比較して、コンバータ２の動作フェーズ数を切り替えたときの出力電圧の変動を抑制することができた。

【0049】

（変形例）
（１）上記の実施例は、２個のフェーズを備えるコンバータ２であったが、この構成に限定されず、３個以上のフェーズを備えるコンバータ２であってもよい。コンバータ２は、入力端子と出力端子との間で並列に配置された３個以上のコンバータ回路１０、２０、・・・を備えていてもよい。追加のコンバータ回路は、第１コンバータ回路１０及び第２コンバータ回路２０と同様の構成を備えていてもよい。

【0050】

（２）変形例では、コンバータ２は、複数のダイオード３２（３２ａ、３２ｂ）に代えて、複数のトランジスタ（例えば、ＭＯＳＦＥＴやＧａＮＨＥＭＴ）を備えていてもよい。

【0051】

（３）コンバータ２は、上記の実施例の回路要素以外の回路要素を備えていてもよい。

【0052】

（４）変形例では、第２処理のＳ５８の処理の前に、制御部５０が、コンバータ２の動作フェーズ数を確認する処理を実行してもよい。

【0053】

（５）変形例では、第１スイッチング素子１２ａ及び第２スイッチング素子２２ａがダイオードであってもよい。

【0054】

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書又は図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

【符号の説明】

【0055】

２：マルチフェーズ型コンバータ、４：交流電源、１０：第１コンバータ回路、１２：第１スイッチング素子、１４：第１インダクタ、２０：第２コンバータ回路、２２：第２スイッチング素子、２４：第２インダクタ、３０：コンデンサ、３２：ダイオード、４０：負荷、５０：制御部、５２：記憶部、６０：入力電圧センサ、６２：入力電流センサ、６４：出力電圧センサ、６６：出力電流センサ

【図1】

【図2】

【図3】

【図4】