特開2024-111833 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ プロフェシーの特許一覧

特開2024-111833視覚ニューロモーフィックセンサにおけるグローバル及びクラスタコントラスト検出

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024111833

(43)【公開日】2024-08-19

(54)【発明の名称】視覚ニューロモーフィックセンサにおけるグローバル及びクラスタコントラスト検出

(51)【国際特許分類】

H04N 25/47 20230101AFI20240809BHJP

【ＦＩ】

H04N25/47

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024015729

(22)【出願日】2024-02-05

(31)【優先権主張番号】23305156.4

(32)【優先日】2023-02-06

(33)【優先権主張国・地域又は機関】EP

【公序良俗違反の表示】

（特許庁注：以下のものは登録商標）

１．ＨＤＭＩ

(71)【出願人】

【識別番号】520207608

【氏名又は名称】プロフェシー

【氏名又は名称原語表記】ＰＲＯＰＨＥＳＥＥ

【住所又は居所原語表記】７４ｒｕｅｄｕＦａｕｂｏｕｒｇＳａｉｎｔＡｎｔｏｉｎｅ，７５０１２ＰＡＲＩＳ，ＦＲＡＮＣＥ

(74)【代理人】

【識別番号】100079108

【弁理士】

【氏名又は名称】稲葉良幸

(74)【代理人】

【識別番号】100109346

【弁理士】

【氏名又は名称】大貫敏史

(74)【代理人】

【識別番号】100117189

【弁理士】

【氏名又は名称】江口昭彦

(74)【代理人】

【識別番号】100134120

【弁理士】

【氏名又は名称】内藤和彦

(72)【発明者】

【氏名】フィナテュー，トーマス

(72)【発明者】

【氏名】シャハロキ，ファルザネ

【テーマコード（参考）】

5C024

【Ｆターム（参考）】

5C024CY17

5C024GX03

5C024HX17

5C024HX28

5C024HX29

5C024HX47

5C024HX50

(57)【要約】

【課題】概してイベントベースのセンサに関し、より具体的には、視覚ニューロモルフィックセンサにおいてグローバル及びクラスタコントラスト検出を実施するための方法及び／又は装置に関する。
【解決手段】イベントベースの視覚センサは、各々がそれぞれの光電流を生み出すように構成されており、複数のピクセル回路の１つ以上のクラスタ（１２０）に分割されているピクセル回路のアレイ（６０）と、各クラスタについて、（ｉ）クラスタのピクセル回路によって生み出された光電流の総和（ＩＰＳＵＭ）、及び（ｉｉ）光電流の総和の変化に基づくクラスタイベント（ＰＯＳ、ＮＥＧ）を生成するように構成されたクラスタ制御回路（１０２、１０４）と、を備える。
【選択図】図１１

【特許請求の範囲】

【請求項1】

イベントベースの視覚センサであって、
各々がそれぞれの光電流を生み出すように構成されたピクセル回路のアレイ（６０）であって、複数のピクセル回路の１つ以上のクラスタ（１２０）に分割されており、各ピクセル回路が、接地と前記クラスタの全てのピクセル回路に共通のノード（ＩＰＨＯＴＯ）との間に前記ピクセル回路の前記光電流を生成するように接続されたフォトダイオード（Ｄ０）を備える、ピクセル回路のアレイ（６０）と、
各クラスタについて、（ｉ）前記クラスタの前記ピクセル回路によって生み出された前記光電流の総和（ＩＰＳＵＭ）と、（ｉｉ）前記光電流の前記総和の変化に基づくクラスタイベント（ＰＯＳ、ＮＥＧ）とを生成するように構成されたクラスタ制御回路（１０２、１０４）であって、前記光電流の前記総和を測定するために、共通ノードと電圧源（ＶＤＤ）との間に接続されたクラスタ電流センサ（１０２）を備える、クラスタ制御回路（１０２、１０４）と、を備え、
クラスタの各ピクセル回路が、
前記光電流を感知するように前記フォトダイオードと前記共通ノードとの間に接続されたトランスインピーダンス増幅器（ＭＮ＿ＦＢ、ＭＮ＿ＡＭＰ）であって、バイアス電流源（ＩＰＲ）を含む、トランスインピーダンス増幅器（ＭＮ＿ＦＢ、ＭＮ＿ＡＭＰ）と、
前記フォトダイオードと前記共通ノード（ＩＰＨＯＴＯ）との間に接続されたバイパススイッチ（ＭＮ＿ＢＹＰＡＳＳ）と、を更に備える、視覚センサ。

【請求項2】

前記クラスタ制御回路（１０４）が、前記視覚センサの動作のモードを制御するように構成されており、前記モードが、
（ｉ）全てのピクセル回路の前記バイパススイッチ（ＢＹＰＡＳＳ）がオフにされ、それによって、前記視覚センサが、個々のピクセルイベント及びクラスタイベントの両方を生成することができる、通常モードと、
（ｉｉ）前記バイパススイッチがいくつかのクラスタに対してオンにされ、前記いくつかのクラスタの前記ピクセル回路の前記電流源（ＩＰＲ）がオフにされ、それによって、前記いくつかのクラスタの前記ピクセル回路が非アクティブであり、電流を消費しない間、前記視覚センサが、前記いくつかのクラスタに対してクラスタイベントのみを生成することができる、スタンバイモードと、を含む、請求項１に記載の視覚センサ。

【請求項3】

クラスタイベントを処理するように構成されたデジタルコア（５６）を備え、前記クラスタ制御回路（１０４）が、
（ｉ）前記スタンバイモードで、前記デジタルコアをオフにし、クラスタイベントを評価し、
（ｉｉ）クラスタイベントが閾値超過を示すとき、前記クラスタイベントを処理するために前記デジタルコアをオンにし（ＡＣＴＩＶＡＴＥ）、かつ
（ｉｉｉ）前記クラスタイベントが条件に一致すると前記デジタルコアが判定すると、前記視覚センサを通常モードに切り替える（ＳＭＡＲＴＡＣＴＩＶＡＴＥ）ように構成されている、請求項１に記載の視覚センサ。

【請求項4】

クラスタが、前記光電流の前記総和から照度の絶対測定値（１９２）又は相対測定値（１５２）を生み出すように構成されている、請求項１に記載の視覚センサ。

【請求項5】

前記クラスタ制御回路が、前記絶対測定値のために、前記光電流の現在の総和と前記光電流の前の総和とを比較し、前記比較に応答してクラスタイベントを生成するように構成されている、請求項４に記載の視覚センサ。

【請求項6】

前記総和の前記比較が、（ａ）前記現在の総和と前記前の総和との間の差、又は（ｂ）前記現在の総和と前記前の総和との間の比に基づく、請求項５に記載の視覚センサ。

【請求項7】

前記クラスタ制御回路が、
（ａ）積分サンプリング時間における前記光電流の前記総和のための第１の電圧レベルを生成し、前記光電流の前の総和のための第２の電圧レベルを記憶し、（ｂ）前記第１の電圧レベルと前記第２の電圧レベルとの比較が正の閾値よりも大きいとき、正のクラスタイベントを生成し、かつ
（ｃ）前記第１の電圧レベルと前記第２の電圧レベルとの比較が負の閾値よりも小さいとき、負のイベントを生成するように構成されている、請求項１に記載の視覚センサ。

【請求項8】

容量性トランスインピーダンス増幅器が、前記第１の電圧レベルを生成した後、出力電圧を予め定義されたレベルにリセットするように構成されている、請求項７に記載の視覚センサ。

【請求項9】

前記クラスタ制御回路が、前記光電流の前記総和の照度変化の相対測定値を生み出すように構成されており、（ｉ）前記光電流の前記総和が、電圧レベルに変換され、（ｉｉ）前記電圧レベルが、前記クラスタイベントが生成された後、予め定義されたレベルにリセットされる、請求項１に記載の視覚センサ。

【請求項10】

前記クラスタ制御回路が、（ｉ）前記電圧レベルを正の閾値と比較し、（ｉｉ）前記電圧レベルが前記正の閾値よりも大きい場合に、正のイベントを生成し、（ｉｉｉ）前記電圧レベルを負の閾値と比較し、かつ（ｉｖ）前記電圧レベルが前記負の閾値よりも小さい場合に、負のイベントを生成するように構成されている、請求項９に記載の視覚センサ。

【請求項11】

ピクセルのクラスタが、（ｉ）ピクセル回路のいくつかの行及び列、（ｉｉ）ピクセル回路の１つ以上の行、（ｉｉｉ）ピクセル回路の１つ以上の列、（ｉｖ）前記ピクセル回路のアレイのサブセット、及び（ｖ）前記ピクセル回路のアレイのいずれかに対応する、請求項１に記載の視覚センサ。

【請求項12】

前記デジタルコアが、
オンになると、前記クラスタイベントを低解像度のイベントマップとして処理し、かつ
より高い解像度のイベントマップが望ましいとき、前記アレイの個々のピクセル回路から構成された高解像度のイベントマップを処理するために、前記センサを前記通常モードに切り替えるように構成されている、請求項３に記載の視覚センサ。

【請求項13】

前記デジタルコアが、
オンになると、個々のクラスタ内の望ましくないイベントを検出するために前記クラスタイベントを処理し、かつ
望ましくないイベントが検出されているクラスタに対応するピクセル回路を除いて、前記アレイの全ての前記ピクセル回路がオンにされるモードに、前記センサを切り替えるように構成されている、請求項３に記載の視覚センサ。

【請求項14】

前記望ましくないイベントが、フリッカを含む、請求項１３に記載の視覚センサ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、概してイベントベースのセンサに関し、より具体的には、視覚ニューロモルフィックセンサにおいてグローバル及びクラスタコントラスト検出を実施するための方法及び／又は装置に関する。

【背景技術】

【0002】

イベントベースの視覚センサは、コントラスト検出を使用して、動的視覚情報を取得するための新しいパラダイムを提供する。フレームベースの画像取得技法と比較して、イベントベースのセンサの主な利点は、低レイテンシ応答、広ダイナミックレンジ動作、及びピクセルレベルデータ冗長性抑制である。イベントベースのセンサのフレームフリー動作は、センサ出力におけるデータ量を直接低減する。時間的冗長性抑制の直接的な利点は、データ送信及び後処理のための帯域幅、メモリ、及び計算能力要件の低減である。

【0003】

イベントベースのセンサのためのピクセル内変化検出器は、非同期イベント駆動信号処理を伴う高速連続時間対数感光体の周囲に構築される。光電流の変化は、連続的に監視される。イベントベースのセンサは、調整可能な閾値を超える光強度の相対的な増加又は減少を表す極性弁別イベントで光電流の変化に応答する。概して、イベントの発生は、２つの電圧比較器のうちの１つによって感知される。回路は、６０年を超える照明の時間的コントラスト（＞１２０ｄＢ）に応答する。光入力の信号波形は、光電流を追跡するノードにおける電圧波形を提供するために、変化検出器回路によって分析され得る。イベント生成回路は、光電流の正及び負の勾配に対して、それぞれ、正又は負の極性のパルスイベントで応答する。変化率は、イベント間間隔において符号化される。変化検出器は、イベントベースの視覚センサの周辺に位置する読み出し回路を介してアドレスイベントの送信をトリガすることによって、照明の相対変化に応答する。読み出しが変化検出器に肯定応答すると、特定のピクセル回路がリセットし、リセット後の基準レベルが現在の周囲光に設定される。

【0004】

イベントベースの視覚センサは、コントラスト検出ピクセルに依存する。コントラスト検出ピクセルフロントエンドは、概して、フォトダイオードから発せられ、トランジスタを介して流れる光電流によって実装される。電流源（例えば、ＩＰＲ）は、ピクセルフロントエンドの適切なバイアスを許容する。しかしながら、イベントベースのセンサは、多くの場合、対象となるアクティビティを検出するためにマトリクス全体から多くのイベントを処理することを必要とする。アクティビティが強いと、動的電力を無視することができない。

【発明の概要】

【0005】

概して、イベントベースの視覚センサが提供され、視覚センサは、各々がそれぞれの光電流を生み出すように構成されており、複数のピクセル回路の１つ以上のクラスタに分割されているピクセル回路のアレイと、各クラスタについて、（ｉ）クラスタのピクセル回路によって生み出された光電流の総和、及び（ｉｉ）光電流の総和の変化に基づくクラスタイベントを生成するように構成されたクラスタ制御回路と、を備える。

【0006】

クラスタの各ピクセル回路は、ピクセル回路の光電流を生成するように接地とクラスタの全てのピクセル回路に共通のノードとの間に接続されたフォトダイオードを備え得、クラスタ制御回路は、光電流の総和を測定するために共通ノードと電圧源との間に接続されたクラスタ電流センサを備え得る。

【0007】

クラスタの各ピクセル回路は、光電流を感知するようにフォトダイオードと共通ノードとの間に接続されたトランスインピーダンス増幅器であって、バイアス電流源を含む、トランスインピーダンス増幅器と、フォトダイオードと共通ノードとの間に接続されたバイパススイッチと、を更に備え得る。クラスタ制御回路は、視覚センサの動作のモードを制御するように構成されており、モードは、（ｉ）全てのピクセル回路のバイパススイッチがオフにされ、それによって、視覚センサが、個々のピクセルイベント及びクラスタイベントの両方を生成することが可能である、通常モードと、（ｉｉ）バイパススイッチがいくつかのクラスタに対してオンにされ、上記のいくつかのクラスタのピクセル回路の電流源がオフにされ、それによって、視覚センサが、上記のいくつかのクラスタのピクセル回路が非アクティブであり、電流を消費しない間、上記のいくつかのクラスタに対してクラスタイベントのみを生成することができる、スタンバイモードと、を含む。

【0008】

視覚センサは、クラスタイベントを処理するように構成されたデジタルコアを更に備え得、クラスタ制御回路は、（ｉ）スタンバイモードで、デジタルコアをオフにし、クラスタイベントを評価し、（ｉｉ）クラスタイベントが閾値超過を示すと、クラスタイベントを処理するためにデジタルコアをオンにし、かつ（ｉｉｉ）クラスタイベントが条件に一致するとデジタルコアが判定すると、視覚センサを通常モードに切り替えるように構成されている。

【図面の簡単な説明】

【0009】

本発明の実施形態は、以下の詳細な説明並びに添付の特許請求の範囲及び図面から明らかになるであろう。

【図1】本発明の例示的な実施形態を例解するブロック図である。

【図2】ピクセルアレイ全体に対して動作するように構成されたグローバルコントラスト検出器回路を実装することを例解する図である。

【図3】ピクセル回路のクラスタ上で動作するように構成された複数のグローバルコントラスト検出器回路を実装することを例解する図である。

【図4】ピクセル回路の行に対して動作するように構成された複数のグローバルコントラスト検出器回路を例解する図である。

【図5】ピクセルのクラスタごとに総和又はクラスタイベントを生成するように構成された相対照度センサを実装するＧＣＤ回路の構成要素を例解するブロック図である。

【図6】ピクセルの全てのクラスタに対して単一の総和イベントを生成するために簡略化されたフロントエンドを有する相対照度センサを実装するＧＣＤ回路の構成要素を例解するブロック図である。

【図7】アクティブ化されたデジタルコアに総和イベントを提供するように構成された相対照度センサを実装するＧＣＤ回路の構成要素を例解するブロック図である。

【図8】ピクセルのクラスタごとに総和イベントを生成するように構成された絶対照度センサを実装するＧＣＤ回路の構成要素を例解するブロック図である。

【図9】アクティブ化されたデジタルコアに総和イベントを提供するように構成された絶対照度センサを実装するＧＣＤ回路の構成要素を例解するブロック図である。

【図10】バイパスすることができるイベントベースのピクセル回路の実施形態を例解する図である。

【図11】相対照度検出及び絶対照度検出を実施するように構成されたフロントエンド回路を例解する図である。

【図12】絶対照度検出の基本バージョンを実装するように構成されたフロントエンド回路を例解する図である。

【図13】相対照度検出の基本バージョンを実装するように構成されたフロントエンド回路を例解する図である。

【図14】相対照度センサ及び絶対照度センサを有するピクセルのクラスタを例解する図である。

【図15】絶対照度センサを有するピクセルのクラスタを例解する図である。

【図16】相対センシング波形を例解するグラフである。

【図17】絶対センシング波形を例解するグラフである。

【図18】視覚ニューロモルフィックセンサにおいてグローバル及びクラスタコントラスト検出を実施するための方法を例解するフロー図である。

【図19】絶対照度センサを使用してシーン内の照度の変化を検出するための方法を例解するフロー図である。

【図20】相対照度センサを使用してシーンにおける照度の変化を検出するための方法を例解するフロー図である。

【発明を実施するための形態】

【0010】

イベントベースの視覚センサでは、アクティビティのピーク中の高いイベントスループットは、デジタル／ソフトウェアリソースによって処理することが困難である可能性がある。加えて、求められていないイベントが全体的な性能を妨げる。例えば、フリッカ雑音は求められていないイベントをもたらす可能性がある。求められていないイベントは、デジタル又はソフトウェア後処理中、部分的又は全体的にフィルタリングされ、拒絶され得る。しかしながら、ピクセルデータ出力の不必要な増加と関連付けられる電力及び計算コストは、信号事前分析がデジタル処理の上流で実行される場合、完全に回避することができる。

【0011】

本明細書では、視覚ニューロモルフィックセンサにおいてグローバル及びクラスタコントラスト検出を実施することが提供される。

【0012】

本発明の実施形態は、（ｉ）電力消費を低減し、（ｉｉ）光電流のフルタイム認識を提供し、（ｉｉｉ）ピクセル回路フロントエンド及びデジタルコアが独立してアクティブ化及び非アクティブ化されることを可能にし、（ｉｖ）光電流の合計の変化を検出し、（ｖ）シーン全体のコントラスト変化を監視し、（ｖｉ）ピクセルのクラスタに対応するコントラスト変化を監視し、（ｖｉｉ）ピクセル回路の読み出しを無効／有効にするためにグローバルコントラスト検出イベントを使用し、（ｖｉｉｉ）ピクセル回路と比較してコントラスト変化に関する低解像度情報を提供し、（ｉｘ）特定の周波数におけるイベントのフィルタリングを提供し、かつ／又は（ｘ）１つ以上の集積回路として実装され得る、視覚ニューロモルフィックセンサにおけるグローバル及びクラスタコントラスト検出を提供することを含む。

【0013】

本発明の実施形態は、イベントベースのセンサにおける光電流のフルタイム認識を提供するように構成され得る。フォトダイオードによって発せられる光電流は、グローバルコントラスト検出器（Global Contrast Detector、ＧＣＤ）回路によって直接監視され得る。グローバルコントラスト検出器回路を実装することは、ピクセル回路フロントエンドが無効にされている間であっても、光電流が監視されることを可能にし得る。ピクセル回路フロントエンドを無効にすることは、電力節約を提供し得る。

【0014】

本発明の実施形態は、イベントベースのセンサ内の１つ以上のピクセル電流消費経路における電流消費を低下させる（又は無効にする）ように構成され得る。一実施例では、ピクセル回路内の全ての電流が無効にされ得る。例えば、ＩＰＲ電流は、ピクセル回路がオンにされて機能しているときに（ピクセル回路の他の電流源と共に）オンにされ得、又はＩＰＲ電流はオフにされ得る一方、バイパススイッチが、合計された光電流の電流経路を判定し得る。ピクセルアレイの外側にＧＣＤ回路を実装することは、ピクセル回路の動作状態にかかわらず、光電流が監視され得ることを確実にし得る。

【0015】

ＧＣＤは、ピクセル回路におけるコントラスト検出と同様の機能を実装するように構成され得る。ＧＣＤは、ピクセル回路マトリクスの周辺に実装され得る。ピクセル回路と同様に、ＧＣＤは、光の変化（例えば、極性）を検出するように構成され得る。しかしながら、ＧＣＤは、合計された光電流に基づいて検出を実行し得る。ＧＣＤは、合計された光電流の検出に応答して総和又はクラスタイベントを生成するように構成され得る。合計された光電流に基づいて検出を実行することは、ピクセル回路マトリクス／アレイ内のピクセル回路と比較して、低減された電流消費でコントラスト検出が実行されることを可能にし得る。合計された光電流に基づいて検出を実行することは、ピクセル回路の各々によって生成されたイベントと比較して、コントラスト変化検出のより低い解像度を提供し得る。コントラスト検出性能は、ピクセルマトリクス内の制約と比較して、より少ないシリコン面積制約を有し得る、ピクセルマトリクスの周辺におけるＧＣＤによって行われ得る。いくつかの実施形態では、ＧＣＤは、ピクセル回路の全てのための共通／共有回路、及び／又はピクセル回路のサブセットのための共通／共有回路であり得る。複数のピクセル回路に対してＧＣＤのための回路を共有することは、電力消費を低減し、及び／又は回路によって占有される面積を制限し得る。

【0016】

本発明の実施形態は、様々なＧＣＤ構成で実施され得る。いくつかの実施形態では、単一のＧＣＤが、ピクセルマトリクス全体に実装され得る。いくつかの実施形態では、複数のＧＣＤ回路が実装され得、各ＧＣＤ回路は、ピクセル回路の特定のクラスタに割り当てられる。いくつかの実施形態では、複数のＧＣＤ回路は、ピクセル回路の特定の行／列に割り当てられた各ＧＣＤ回路を用いて実装され得る。いくつかの実施形態では、ＧＣＤは、ピクセル回路の特定のクラスタ／行／列に対して個別であり得るが、ＧＣＤのいくつかのサブ回路は、ピクセル回路の全てによって共有され得る。実装されるＧＣＤ回路の数、タイプ、及び／又は配置は、特定の実装形態の設計基準に従って変更され得る。

【0017】

概して、ピクセルアレイ内のピクセル回路は、イベントベースのピクセルであり得る。ＧＣＤ回路を実装することは、ピクセル回路が他のタイプのアーキテクチャで実装されることを可能にし得る（例えば、ピクセル回路は、イベントベースのアーキテクチャに限定され得ない）。実施例では、ピクセル回路は、ピン留めフォトダイオードを有する４Ｔピクセルなど、より従来型のトポロジを使用し得る。例えば、常時オンモードは、アンチブルーミング（又は等価な）構造を介して光電流が感知され得るように、転送ゲートを接続し得る。イベントストリームは、ＧＣＤのアクティビティ監視が、対象となるシグネチャを示すときはいつでも取得することができ、これにより、誤警報及び／又はシステム全体の電力消費を低減し得る。概して、ＧＣＤは、フレーム取得中に有効にされ得る。

【0018】

本発明の実施形態は、ＧＣＤ回路から合計されたイベントを提供するように構成され得る。合計されたイベントは、ピクセルマトリクスによって生成されたイベントストリーム内のイベントとは別個のイベントであり得る。合計されたイベントは、ＧＣＤによって検出されたコントラスト変化の極性に基づくＯＮ／ＯＦＦ（又はＰＯＳ／ＮＥＧ）イベントを含み得る。いくつかの実施形態では、ＧＣＤのフロントエンドの実装形態は、サンプリングされたシステムを備え得る。サンプリングされたシステムは、入力がサンプリングされることを可能にし得る。信号調整及び／又はフィルタリングは、サンプリングされたスイッチドキャパシタシステムを使用して実行され得る。いくつかの実施形態では、ＧＣＤのフロントエンドの実装形態は、ピクセルの各サブセットのための個々の回路として実装され得る。後続の信号調整及び／又は合計イベント生成回路は、面積及び電力を節約するために、ピクセルの全て又はより大きいサブセット間で共有及び／又は多重化され得る。

【0019】

本発明の実施形態は、イベントベースのセンサの動作のアクティブ（例えば、通常）及び非アクティブ（例えば、低電力又はスタンバイ）モードで動作するように構成され得る。アクティブ動作モードでは、ＧＣＤ及びデジタルコアは、オンにされ得、ピクセルアレイは、オン又はオフにされ得る。アクティブ動作モードでは、デジタルコアは、ＧＣＤによって検出された全てのピクセルクラスタから総和イベントを区別することが可能であり得る。非アクティブ動作モードでは、ＧＣＤはオンにされ得、デジタルコアはオフにされ得、ピクセルアレイはオン又はオフにされ得る。非アクティブ動作モードでは、総和イベントは、異なるピクセルクラスタ間で区別されない場合がある。

【0020】

一実施例では、イベントベースのセンサ（例えば、デジタルコア及び／又はピクセルマトリクス）は、非アクティブ（例えば、低電力）動作モードで動作し得る。例えば、ピクセル回路の読み出しは無効にされ得、及び／又は低電力若しくはスタンバイ動作モードにある間、デジタルコアにイベントが渡されない場合があり、これは電力を節約し得る。低電力又はスタンバイ動作モードは、環境が概ね静的である間に選択され得る。ＧＣＤ回路は、環境が概ね静的であるときを判定するために使用され得る。ＧＣＤは、コントラスト変化を検出して、環境が静的でないときを判定し得る。例えば、ＧＣＤは、ピクセルのクラスタ（又はサブセット）に対応し得るアクティビティを検出し得、ピクセルマトリクス及び／又はデジタルコアをアクティブ化し得る。ピクセルマトリクス及び／又はデジタルコアをアクティブ化すると、ピクセル回路（例えば、イベントストリーム）の読み出しが可能になり、かつ／又はデジタルコアによる要求／肯定応答信号の処理が可能になり得る。

【0021】

本発明の実施形態は、低解像度動作モードを可能にし得る。ＧＣＤは、ピクセル回路のクラスタを表すコントラスト検出を可能にし得る。例えば、１つのＧＣＤ合計イベント（例えば、低解像度）は、ピクセルのクラスタ（例えば、高解像度）によって検出され得る複数のイベントを表し得る。イベントベースのセンサからのデータに基づいて使用され得るいくつかの機能は、計算集約的であり得る（例えば、ステレオオブジェクト追跡）。高解像度データを使用して特定の機能のための計算を実行することで、高い計算負荷がもたらされる場合がある。計算負荷は、ＧＣＤ合計イベントを使用することによって低減され得る。ＧＣＤ合計イベントは、特定の機能に十分であり得るピクセルのクラスタを表すアクティビティ／イベントマップのより低い解像度を提供し得る。ＧＣＤ合計イベントを使用する低解像度モードは、提供されるデータが十分であるときに使用され得、処理は、より正確なデータが特定のタイプの機能に有益であるときに、フルピクセル回路読み出しイベントを使用する高解像度モードに切り替わる場合がある。

【0022】

ＧＣＤ合計イベントは、動的にプログラム可能な基準閾値に基づいて動作し得る。基準閾値は、ＧＣＤ合計イベントのうちの１つをカウントするための最小及び最大コントラストを示し得る。例えば、ＧＣＤ合計イベントが特定の閾値を通過するとき、基準は最大コントラストを検出するために広げられ得る。ＧＣＤイベントカウントが設定値よりも低い場合、最小コントラストを検出することができるように基準を厳しくし得る。同様に、フレームベースのカメラの場合、ＧＣＤによって検出された合計イベントを使用して、フレームベースのカメラをアクティブ化し得る。例えば、フレームベースカメラは、ＧＣＤイベントが検出されたときにのみアクティブ化され得る（例えば、センサアレイの又はピクセルのより小さいサブセットに対して定義され得る）。低解像度動作モードから高解像度動作モードに調整するために検出される特定の状況は、特定の実装形態の設計基準に従って変更され得る。

【0023】

本発明の実施形態は、信号調整／フィルタリングの追加層を提供するように構成され得る。一実施例では、フィルタリングのために６０Ｈｚ付近に阻止帯域が追加され得る。別の実施例では、ハイパスフィルタを使用してフィルタリングを提供し得る。例えば、局所平均電流が望ましくない帯域幅内にあるとき、ＧＣＤは、電流を拒絶する（例えば、総和イベントを作り出さない）場合があり、その結果、対応するピクセルからの読み出しが拒絶される（例えば、ピクセル回路をアクティブ化することが防止される）場合がある。ピクセル回路によって生成されたイベントの数を低減すると、データ出力が低減され得、これは、フリッカイベントなどの望ましくない信号に特に有用であり得る。（例えば、デジタル／ファームウェアレベルではなく）ピクセルレベルにおいてフィルタ処理することによって、デジタルコアに送られるデータの量が低減され得る。ＧＣＤ回路は、シーンの平均フリッカ周波数を抽出するために使用され得る。平均フリッカ周波数は、アンチフリッカ（anti-flicker、ＡＦＫ）技法を自動的に調整するために使用され得る。

【0024】

図１を参照すると、本発明の例示的な実施形態を例解するブロック図が示されている。装置１００は、視覚ニューロモルフィックセンサにおいてグローバル及びクラスタコントラスト検出を実施するように構成され得る。いくつかの実施形態では、装置１００は、人によって操作され得るハンドヘルドカメラにおいて実装され得る。

【0025】

感光体４０は、光入力ＬＩＮに応答して光電流信号ＩＰＨＯＴＯ［０～Ｎ］を生成するフォトダイオード５０ａ～５０ｎを含み得る。

【0026】

ピクセルアレイ（又はマトリックス）５２は、ピクセル回路（又はピクセル）６０ａ～６０ｎを含み、光電流信号ＩＰＨＯＴＯ［０～Ｎ］に応答して、イベントストリームＥＶＳＴＭ及び電流の総和ＩＰＳＵＭ［０～Ｍ］を生成する。イベントストリームＥＶＳＴＭは、デジタルコア５６に提示され得る。光電流の和ＩＰＳＵＭ［０～Ｍ］は、カレントミラー１０２ａ～１０２ｍに提示される。

【0027】

ピクセル６０ａ～６０ｎの構成要素の詳細については、図１０に関連して説明する。ピクセルアレイ５２のピクセル６０ａ～６０ｎの数、形状、及び／又は配置は、特定の実装形態の設計基準に従って変更され得る。

【0028】

ピクセル６０ａ～６０ｎの各々は、光電流信号ＩＰＨＯＴＯ［０～Ｎ］のそれぞれの１つをピクセル内部電圧信号に対数変換するように構成され得る。電圧信号は、１つ以上の閾値を超える、以前に記憶された電圧レベルからの偏差について監視される。閾値を超える電圧信号を検出すると、イベントのうちの１つの生成がもたらされる。ピクセル６０ａ～６０ｎのうちの１つが、イベントのうちの１つを生成した後、イベントを生成したピクセルは、現在の光レベルにリセットされ、閾値を超える新たな偏差を監視し続ける。実施例では、ピクセル６０ａ～６０ｎは、光受容体電圧信号に関する振幅領域レベル交差サンプラ（又は非同期デルタ変調器（asynchronous delta modulator、ＡＤＭ）動作）と同様に動作し得る。光電流ＩＰＨＯＴＯ［０～Ｎ］は、フォトダイオード５０ａ～５０ｎに入射する光と共に連続的に変化し、光に対する変化は、イベントを生成するためにピクセル６０ａ～６０ｎによって検出される。

【0029】

ピクセル６０ａ～６０ｎは、ピクセルのクラスタにグループ化される。ピクセルのクラスタの各々は、実装されたピクセル６０ａ～６０ｎの合計数のサブセットを含む。ピクセル６０ａ～６０ｎのクラスタの詳細については、図２～図４に関連して説明する。光電流の総和ＩＰＳＵＭ［０～Ｍ］のうちの１つ以上は、ピクセル６０ａ～６０ｎのクラスタに対応し得る。光電流の総和ＩＰＳＵＭ［０～Ｍ］は、特定の時間において光電流信号ＩＰＨＯＴＯ［０～Ｎ］内で受信された光電流の組み合わせを含み得る。実施例では、光電流の総和ＩＰＳＵＭ［０～Ｍ］は、信号ＩＰＨＯＴＯ［０～Ｎ］における光電流の合計数（例えば、ｎ）よりも少ない成分（例えば、ｍ）を含み得る。

【0030】

イベントストリームＥＶＳＴＭは、ピクセル６０ａ～６０ｎのいずれかによって生成されたいくつかのイベントを含む。概して、ピクセル６０ａ～６０ｎの各々は、イベントを通信するように構成され得る。いくつかの実施形態では、ピクセルアレイ５２によって生成されたイベントは、イベントストリームＥＶＳＴＭを生成するために、ピクセル６０ａ～６０ｎからの出力の後にシリアル化される。

【0031】

イベントストリームＥＶＳＴＭは、ピクセルアレイ５２によって検出されたコントラスト変化に応答してトリガされる非同期イベントを含む。ピクセル６０ａ～６０ｎの各々は、光入力における局所的なコントラスト変化を検出（又は応答）し得る。イベントは非同期的に生成されるので、イベントストリームＥＶＳＴＭは、所定のレートでフレーム全体を生み出すことなく、局所的なコントラスト変化に応答して正又は負のイベントを提供する。イベントの非同期生成は、イベントストリームＥＶＳＴＭが、冗長な時間的又は空間的サンプリングなしに、ピクセル６０ａ～６０ｎにおける光入力の変化（例えば、正のイベント又は負のイベントとして）を提供することを可能にする。

【0032】

デジタルコア５６は、イベントストリームＥＶＳＴＭ及び／又は総和イベントに対して１つ以上のデジタル演算を実行するように構成され得る。例えば、デジタルコア５６は、様々なデジタル動作を実行するためにデジタル処理ブロック７０を実装し得る。

【0033】

カレントミラー１０２ａ～１０２ｍの各々は、ｍ個の合計された光電流ＩＰＳＵＭ［０～Ｍ］のうちの１つを受信する。光電流ＩＰＨＯＴＯ［０～Ｎ］は、ｍ個のクラスタに合計され、次いで、カレントミラー１０２ａ～１０２ｍに送られ得る。カレントミラー１０２ａ～１０２ｍは、受信された電流を特定の係数でコピー及び／又は割るように、例えば、電力消費を低減するために１０の倍数で割るように構成され得る。カレントミラー１０２ａ～１０２ｍは、ｍ個の合計電流ＩＰＳＵＭ［０～Ｍ］のコピーを含む信号ＩＰＣＯＰＹ［０～Ｍ］を生成する。カレントミラー１０２ａ～１０２ｍの詳細は、図１１に関連して説明される。コピーされた光電流ＩＰＣＯＰＹ［０～Ｍ］は、ＧＣＤアレイ１０４に提示される。

【0034】

ＧＣＤアレイ１０４は、各々がグローバルコントラスト検出器（ＧＣＤ）を実装するいくつかの回路１１０ａ～１１０ｍを備える。いくつかの実施形態では、単一のＧＣＤ（例えば、ＧＣＤ１１０）が実装され得る。いくつかの実施形態では、１つのＧＣＤ回路が、ピクセル回路６０ａ～６０ｎのクラスタの各１つに対して実装され得る。ＧＣＤ回路１１０ａ～１１０ｍの各々は、いくつかの（例えば、２つ以上の）ピクセル回路６０ａ～６０ｎと関連付けられ得る。ＧＣＤ回路１１０ａ～１１０ｍの各々は、ピクセル回路６０ａ～６０ｎのうちの複数（例えば、クラスタ）に対応し得るので、ＧＣＤアレイ１０４は、ピクセルアレイ５２によって実装されるピクセル回路６０ａ～６０ｎの数よりも少ないＧＣＤ回路１１０ａ～１１０ｍを備え得る。実施例では、実装されるＧＣＤ回路１１０ａ～１１０ｍの数は、合計された光電流ＩＰＳＵＭ［０～Ｍ］の成分の数及び／又はカレントミラー１０２ａ～１０２ｍの数と同じであり得る。ＧＣＤ回路１１０ａ～１１０ｍの各々は、コピーされた光電流ＩＰＣＯＰＹ［０～Ｍ］の成分を受信する。ＧＣＤアレイ１０４は、ピクセルアレイ５２の外部で動作し得る。

【0035】

ＧＣＤ回路１１０ａ～１１０ｍの各々は、ピクセルアレイ５２及び／又はピクセル６０ａ～６０ｎのサブセットのグローバルアクティビティ及び／又は照明についての情報を提供するように構成され得る。コピーされた光電流ＩＰＣＯＰＹ［０～Ｍ］は、ピクセル回路６０ａ～６０ｎに提供される光電流ＩＰＨＯＴＯ［０～Ｎ］の合計を含み得る。ＧＣＤ回路１１０ａ～１１０ｍのフロントエンド（又は感光体ブロック）は、コピーされた光電流ＩＰＣＯＰＹ［０～Ｍ］を対数電圧に変換するように構成され得る。ＧＣＤ回路１１０ａ～１１０ｍは、光電流の総和の測定を実行するように構成され得る。一実施例では、ＧＣＤ回路１１０ａ～１１０ｍは、光電流の総和の絶対測定を実行し得る。別の実施例では、ＧＣＤ回路１１０ａ～１１０ｍは、光電流の総和の相対測定を実行し得る。ＧＣＤ回路１１０ａ～１１０ｍの各々は、測定値に応答して総和イベントを生成するように構成され得る。

【0036】

ＧＣＤ回路１１０ａ～１１０ｍは各々、総和イベントを生成するように構成され得る。総和イベントは、ピクセルアレイ５２によって生成されたイベントと同様であり得る。しかしながら、総和イベントは、イベントストリームＥＶＳＴＭ内に提供される解像度よりも低いコントラストの変化の解像度を提供し得る。総和イベントは、ピクセルアレイ５２全体及び／又はピクセル６０ａ～６０ｎのクラスタに対するコントラストの変化を表すように構成され得る。総和イベントは、正のイベント（例えば、ＯＮ又はＰＯＳイベント）又は負のイベント（例えば、ＯＦＦ又はＮＥＧイベント）を含み得る。例えば、正の総和イベントは、コントラスト及び／又は照明の増加を示し得、負の総和イベントは、コントラスト及び／又は照明の減少を示し得る。

【0037】

ＧＣＤアレイ１０４は、信号（例えば、ＡＣＴＩＶＡＴＥ）、信号（例えば、ＰＯＳ）、及び／又は信号（例えば、ＮＥＧ）を生成するように構成され得る。ＧＣＤアレイ１０４は、信号（例えば、ＡＣＫＢ）及び／又は信号（例えば、ＲＳＴ）を受信するように構成され得る。信号ＡＣＴＩＶＡＴＥは、アクティブ化信号であり得る。信号ＰＯＳは、正の総和イベントであり得る。信号ＮＥＧは、負の総和イベントであり得る。信号ＡＣＫＢは、肯定応答信号であり得る。信号ＲＳＴは、リセット信号であり得る。ＧＣＤアレイ１０４によって送信／受信される信号の各々の数、タイプ、及び／又は機能は、特定の実装形態の設計基準に従って変更され得る。

【0038】

信号ＡＣＴＩＶＡＴＥは、デジタルコア５６に提示され得る。信号ＡＣＴＩＶＡＴＥは、デジタルコア５６の動作モードを選択及び／又はトグルするように構成され得る。デジタルコア５６は、少なくとも動作のアクティブモード（例えば、通常モード、完全機能モード、デフォルトモードなど）及び動作の非アクティブモード（スタンバイモード、超低電力モード、パワーダウンモード、スリープモードなど）で動作し得る。非アクティブ動作モードでは、デジタルコア５６は、オフであり得る。非アクティブ動作モードでは、デジタルコア５６は、電力節約を提供し得る。信号ＡＣＴＩＶＡＴＥは、デジタルコア５６のアクティブ動作モードを選択するように構成され得る。アクティブ動作モードでは、デジタルコア５６は、様々な動作を実行するように構成され得る。実施例では、デジタルコア５６は、アクティブ動作モードにおいて完全に機能し得、（例えば、デジタル処理ブロック７０）イベントストリームＥＶＳＴＭ、総和イベントを処理し、及び／又は他の動作を実行し得る。

【0039】

信号ＡＣＴＩＶＡＴＥは、ピクセルアレイ５２がアクティブ化されるか又は非アクティブ化されるかに必ずしも直接影響しない場合がある。例えば、ピクセルアレイ５２は、デジタルコア５６のアクティブ化及び／又は非アクティブ化とは独立してアクティブ化及び／又は非アクティブ化され得る。いくつかの実施形態では、信号ＡＣＴＩＶＡＴＥは、デジタルコア５６をアクティブ化するように構成され得、デジタルコア５６は、ひいては、装置１００のアナログコアの構成要素（例えば、ピクセルアレイ５２、バイアス回路、ＡＤＣ、ＰＭＵ、温度センサ、他のアナログユニットなど）をアクティブ化し得る。例えば、信号ＡＣＴＩＶＡＴＥは、デジタルコア５６をアクティブ化するため、及び／又は装置１００のアナログコアの構成要素のアクティブ化を可能にするために使用され得る。信号ＡＣＴＩＶＡＴＥに応答して、どの構成要素がアクティブ化及び／又は非アクティブ化され得るかは、特定の実装形態の設計基準に従って変更され得る。

【0040】

信号ＰＯＳ及び信号ＮＥＧは、デジタルコア５６に提示され得る。いくつかの実施形態では、信号ＰＯＳ及び／又は信号ＮＥＧは、信号ＡＣＴＩＶＡＴＥを生成するために、ＧＣＤ回路１１０ａ～１１０ｍによって内部で使用され得る。実施例では、信号ＡＣＴＩＶＡＴＥは、正の総和イベント及び負の総和イベントの論理ＯＲ演算に応答して生成され得る。信号ＰＯＳは、正の総和イベントをデジタルコア５６に提示し得る。信号ＮＥＧは、デジタルコア５６に負の総和イベントを提示し得る。いくつかの実施形態では、単一の信号ＰＯＳは、ＧＣＤ回路１１０ａ～１１０ｍの全てに対する正の総和イベントに関する情報を提供し得、単一の信号ＮＥＧは、ＧＣＤ回路１１０ａ～１１０ｍの全てに対する負の総和イベントに関する情報を提供し得る。いくつかの実施形態では、信号ＰＯＳは、ＧＣＤ回路１１０ａ～１１０ｍの各々によって提供される正の総和イベントの各々のための成分（例えば、最大ｍ個の成分）を備え得、信号ＮＥＧは、ＧＣＤ回路１１０ａ～１１０ｍの各々によって提供される負の総和イベントの各々のための成分（例えば、最大ｍ個の成分）を備え得る。

【0041】

総和イベント（例えば、信号ＰＯＳ又は信号ＮＥＧ）は、イベントストリームＥＶＳＴＭ内のイベントと同様であり得る。総和イベントは、ＧＣＤ回路１１０ａ～１１０ｍによって生成された正の総和イベント及び負の総和イベントを含み得る。イベントは、ピクセル回路６０ａ～６０ｎによって生成された正のイベント及び負のイベントを含み得る。概して、ピクセル回路６０ａ～６０ｎによって生成されたイベントは、ＧＣＤ回路１１０ａ～１１０ｍによって生成された総和イベントよりも高いレベルの精度（例えば、解像度）を有し得る。例えば、正のイベント及び負のイベントは、ピクセル回路６０ａ～６０ｎの各々に対応し得、正の総和イベント及び負の総和イベントは、ピクセル回路６０ａ～６０ｎのクラスタ（又はピクセルアレイ５２全体）に対応し得る。

【0042】

肯定応答信号ＡＣＫＢは、デジタルコア５６によって生成され得る。デジタルコア５６は、正の総和イベント又は負の総和イベントのいずれかに応答して、肯定応答信号ＡＣＫＢを生成し得る。肯定応答信号ＡＣＫＢは、総和イベントが受信されているという肯定応答を提供し得る。

【0043】

リセット信号ＲＳＴは、デジタルコア５６によって生成され得る。いくつかの実施形態では、リセット信号ＲＳＴは、ＧＣＤ回路１１０ａ～１１０ｍによって内部で生成され、使用され得る。例えば、デジタルコア５６が低電力動作モードにあるとき、信号ＲＳＴは、ＧＣＤ回路１１０ａ～１１０ｍによって内部で生成され得る。信号ＲＳＴは、要求が肯定応答された後に、ＧＣＤ回路１１０ａ～１１０ｍによる要求を除去するように、かつ／又はすでに肯定応答されている要求を除去するように構成され得る。信号ＲＳＴは、後続の総和イベントの生成のためにＧＣＤ回路１１０ａ～１１０ｎを準備し得る。いくつかの実施形態では、信号ＲＳＴは、単一の要求に対する肯定応答を受信した後に、全てのＧＣＤ回路１１０ａ～１１０ｍをリセットし得る。いくつかの実施形態では、信号ＲＳＴは、ＧＣＤ回路１１０ａ～１１０ｍのサブセット及び／又は要求が肯定応答されたサブ回路をリセットし得る。

【0044】

ＧＣＤ回路１１０ａ～１１０ｍは、スタンドアロンデバイスとして、及び／又はピクセルアレイ５２と並列に動作し得る。スタンドアロンデバイスとして、ＧＣＤ回路１１０ａ～１１０ｍは、コントラスト検出の第１の層を提供し得る。ＧＣＤ回路１１０ａ～１１０ｍは、ピクセルマトリクス５２が無効化されている間、コントラスト変化を検出し得る。例えば、ピクセル回路６０ａ～６０ｎは、イベントを生成しないように電力を弱められ得、光電流ＩＰＨＯＴＯ［０～Ｎ］は、イベントストリーム生成をバイパスし、総和電流ＩＰＳＵＭ［０～Ｍ］のために合計され得る。ピクセルアレイ５２が無効にされるとき、ＧＣＤ回路１１０ａ～１１０ｍは、コントラスト変化を検出（例えば、総和イベントを提供）し得る。総和イベントに応答して、ピクセルアレイ５２は、（例えば、ＧＣＤアレイ１０４又はデジタルコア５６のいずれかによってデアサートされるバイパス信号に応答して）アクティブ化され得る。

【0045】

ＧＣＤ回路１１０ａ～１１０ｍはスタンドアロン動作モードで動作するが、デジタルコア５６は、非アクティブモードで無効化され得るか、又はアクティブ動作モードで機能的となり得る（例えば、デジタルコア５６のアクティブ化は、ピクセルアレイ５２のアクティブ化とは無関係であり得る）。デジタルコア５６が低電力制限機能構成にあるとき、ＧＣＤアレイ１０４は、バイパス信号をデアサートし、それ故、ピクセル回路６０ａ～６０ｎがイベントストリームＥＶＳＴＭのためのイベントを生成するかどうかを制御し得る。一実施例では、ＧＣＤアレイ１０４によって生成されたバイパス信号は、静的値であり得るデフォルト値を含み得る。別の実施例では、ＧＣＤアレイ１０４によって生成されたバイパス信号は、装置１００のパッド（例えば、パッドリング）によって駆動され得るデフォルト値を含み得る。ピクセル６０ａ～６０ｎの全てのクラスタを構成し、ＧＣＤアレイ１０４からのバイパス信号のデアサートに応答して、イネーブル信号を送る制御ユニットを実装し得る。制御ユニットは、デジタルコア５６が非アクティブ動作モードにある間、ピクセルアレイ５２へのバイパス信号をデアサートし得る。

【0046】

いくつかの実施形態では、信号（例えば、ＵＬＰ＿ＥＮ、図示せず）は、デジタルコア５６の動作モードを定義するように構成され得るＧＣＤアレイ１０４（例えば、パッドリングからの入力）によって受信され得る。例えば、信号ＵＬＰ＿ＥＮは、デジタルコア５６が低電力動作モードにあるときを示し得る。実施例では、信号ＵＬＰ＿ＥＮがアサートされる（例えば、デジタルコア５６が低電力動作モードにある）とき、ＧＣＤ回路１１０ａ～１１０ｍは、ピクセルアレイ５２（例えば、並びに他のアナログブロック）のバイパスの制御を引き継ぎ得る。信号ＵＬＰ＿ＥＮがアサートされていない（例えば、デジタルコア５６が通常動作モードにある）とき、デジタルコア５６は、様々な制御信号（例えば、信号ＢＹＰＡＳＳ及び／又は他の制御信号）を定義し得る。一実施例では、デジタルコア５６は、デフォルトでは低電力モードで開始し得、デジタルコア５６は、信号ＡＣＴＩＶＡＴＥに応答して、かつ／又は信号ＵＬＰ＿ＥＮがアサートされるときにアクティブ化され得る。

【0047】

デジタルコア５６が非アクティブ（又は低電力）動作モードにあるとき、デジタルコア５６及び装置１００のアナログコアの大部分はオフであり得る。ＧＣＤ回路１１０ａ～１１０ｍは、信号ＡＣＴＩＶＡＴＥを生成するために、コントラスト変化を検出し得るスタンドアロンデバイスとして動作し得る。信号ＡＣＴＩＶＡＴＥは、デジタルコア５６（例えば、通常動作モードへの変更）及び装置１００のアナログコアの残り（例えば、ピクセル回路６０ａ～６０ｎを含み得る）を有効化し得る。デジタルコア５６が低電力モードにあるとき、ＧＣＤ回路１１０ａ～１１０ｍは、グローバルＧＣＤとして動作し得（例えば、総和イベントは、ピクセル回路６０ａ～６０ｎの全てに対応し得る）、単一信号ＡＣＴＩＶＡＴＥをデジタルコア５６に提示し得る。概して、ＧＣＤ回路１１０ａ～１１０ｍのスタンドアロン機能性は、デジタルコア５６がアクティブであるときと比較して、著しい電力節約を可能にし得る。デジタルコア５６が低電力動作モードにあるとき、装置１００は、超低電力センサを提供するように構成され得る（例えば、装置１００は、バッテリで動き得る）。ＧＣＤ１１０ａ～１１０ｍは、デジタルコア５６及びアナログコア（ピクセル６０ａ～６０ｎを含む）が概ねオフであり、次いで、シーン内でアクティビティが検出されたときにオンになるように、装置１００が動作することを可能にし得る。

【0048】

デジタルコア５６がアクティブ動作モードにあるとき、デジタルコア５６は、総和イベントで検出されたコントラスト変化に応答して、信号の状態（例えば、ＢＹＰＡＳＳ及び／又はＳＭＡＲＴＡＣＴＩＶＡＴＥ）をトグルし得る。例えば、ＧＣＤアレイ１０４は、信号ＡＣＴＩＶＡＴＥをアサートして、デジタルコア５６を有効化し得、デジタルコア５６は、信号ＢＹＰＡＳＳをトグルして、ピクセル回路６０ａ～６０ｎをバイパスするか否かを判定し得る。例えば、デジタルコア５６が通常動作モードにあるとき、ピクセルアレイ５２は、（例えば、デジタルコア５６によって行われた判定に基づいて）バイパスされ得るか、又はアクティブとなり得る。信号ＳＭＡＲＴＡＣＴＩＶＡＴＥは、アクティブ化信号であり得る。

【0049】

ＧＣＤ回路１１０ａ～１１０ｍは、ピクセルアレイ５２と並列動作モードで動作するが、デジタルコア５６は、アクティブ動作モードであり得る。ＧＣＤ回路１１０ａ～１１０ｍからの情報（すなわち、総和イベント）は、ピクセルアレイ５２からのイベントストリームデータと共に使用され得る。デジタルコア５６がアクティブであるとき、ＧＣＤ１１０ａ～１１０ｍは、クラスタごとに総和イベントを提供し得る。デジタルコア５６は、（例えば、コントラスト変化が検出されている場所をより良く理解することを可能にするために）クラスタごとの総和イベント、又はクラスタイベントを区別し得る。総和イベントは、デジタル処理ブロック７０によって使用されて、フリッカ緩和又はイベントストリームＥＶＳＴＭに対する他のタイプのデータ処理を実行し得る。一実施例では、総和イベントは、イベントストリームＥＶＳＴＭに対するフリッカ検出／緩和を実行するために、デジタルコア５６によって使用され得る。別の実施例では、総和イベントは、光パターン／形態、デューティサイクル、周波数、偽総和イベント拒絶などを判定するために、デジタルコア５６によって使用され得る。更に別の実施例では、総和イベントは、特定の（例えば、予め定義された）光パターンを検出するために、デジタルコア５６によって使用され得る。更に別の実施例では、デジタルコア５６は、イベントストリームＥＶＳＴＭ内の偽イベントを訂正及び／又は較正するために、生の総和イベントをフィルタリングするように構成され得る。別の実施例では、デジタルコア５６は、生の総和イベントを分析して、信号ＢＹＰＡＳＳをトグルし、ピクセルアレイ５２のウェイクアップ基準を調整し、かつ／又は所望の用途に応じて信号ＳＭＡＲＴＡＣＴＩＶＡＴＥを生成するように構成され得る。総和イベント及び／又はイベントストリームＥＶＳＴＭに応答してデジタルコア５６及び／又はデジタル処理ブロック７０によって実行される機能は、特定の実装形態の設計基準に従って変更され得る。

【0050】

信号ＳＭＡＲＴＡＣＴＩＶＡＴＥは、装置１００の別の構成要素（図示せず）をアクティブ化するように構成され得る。例えば、他の構成要素は、ＨＤＭＩインターフェース、Ｗｉ－Ｆｉ、イーサネット、オーディオなどを備え得る。いくつかの実施形態では、信号ＳＭＡＲＴＡＣＴＩＶＡＴＥは、信号ＡＣＴＩＶＡＴＥと同様に動作し得る。例えば、信号ＳＭＡＲＴＡＣＴＩＶＡＴＥは、デジタルコア５６以外の様々な他の構成要素の機能をトグルし得る。いくつかの実施形態では、信号ＳＭＡＲＴＡＣＴＩＶＡＴＥは、デジタルコア５６によって実行された後処理から生じる出力であり得る。実施例では、信号ＳＭＡＲＴＡＣＴＩＶＡＴＥは、シーンに偽イベント／フリッカイベントがない場合があることを示し得、かつ／又は検出されたフリッカ周波数を示し得る。いくつかの実施形態では、信号ＳＭＡＲＴＡＣＴＩＶＡＴＥは、ピクセル回路６０ａ～６０ｎをオンにする（例えば、ピクセルバイパスをオフにする）ために使用され得る。

【0051】

概して、デジタルコア５６のアクティブ化は、ピクセルアレイ５２のアクティブ化から独立している場合がある。実施例では、ピクセルアレイ５２は、デジタルコア５６が非アクティブ又はアクティブである間、アクティブであり得る。同様に、デジタルコア５６は、ピクセルアレイ５２が非アクティブ又はアクティブである間、アクティブであり得る。ＧＣＤ回路１１０ａ～１１０ｍは、ピクセルアレイ５２を有効化及び／又は無効化するように構成され得る。ＧＣＤ回路１１０ａ～１１０ｍは、デジタルコア５６を有効及び／又は無効にするように構成され得る。

【0052】

図２を参照すると、ピクセルアレイ全体に対して動作するように構成されたグローバルコントラスト検出器回路を実装することを例解する図が示されている。装置１００の様々な実施形態は、ＧＣＤ１１０ａ～１１０ｍに対して異なる構成を実装し得る。ピクセルアレイ５２及びＧＣＤ回路１１０の簡略化されたバージョンが、例解目的のために示される。

【0053】

示された構成では、ＧＣＤアレイ１０４は、単一のＧＣＤ回路１１０を備え得る。単一ＧＣＤ回路１１０の実施形態は、ピクセルアレイ５２全体に対してコントラスト検出を提供するように構成されたＧＣＤ回路１１０を備え得る。例えば、単一のＧＣＤ回路１１０と関連付けられたピクセル回路６０ａ～６０ｎのクラスタは、ピクセル回路６０ａ～６０ｎの全てを含み得る。

【0054】

ピクセルアレイ５２は、フォトダイオード５０ａ～５０ｎによって生成された光電流の全ての総和を含む総和光電流ＩＰＳＵＭを生成し得る。単一のＧＣＤ１１０の実装形態では、信号ＩＰＳＵＭは、光電流ＩＰＨＯＴＯ［０～Ｎ］の全ての総和を含み得る。単一のＧＣＤ１１０は、ピクセルアレイ５２全体に対応するコントラスト変化を判定するように構成され得る。単一のＧＣＤ１１０によって生成された総和イベントは、装置１００を実装するカメラによってキャプチャされたシーン全体のコントラスト変化及び／又は照明の変化に対応し得る。信号ＰＯＳでの正の総和イベント及び／又は信号ＮＥＧでの負の総和イベントは、シーンの変化に関する高レベルの情報のみを提供し得る。実施例では、デジタルコア５６が低電力動作モードにあるとき、総和イベントは、ピクセル６０ａ～６０ｎのクラスタの各々の間で区別可能でない場合がある。デジタルコア５６が低電力動作モードにあるとき、総和イベントは、ピクセルアレイ５２のピクセル６０ａ～６０ｎの全てに対応し得る。

【0055】

図３を参照すると、ピクセル回路のクラスタ上で動作するように構成された複数のグローバルコントラスト検出器回路を実装することを例解する図が示されている。ピクセルアレイ５２及びＧＣＤ回路１１０ａ～１１０ｍの簡略化されたバージョンが、例解目的で示されている。ピクセルクラスタ１２０ａ～１２０ｌが示されている。

【0056】

ピクセルクラスタ１２０ａ～１２０ｌは、ピクセル回路６０ａ～６０ｎのグループを含み得る。示された実施例では、ピクセルクラスタ１２０ａ～１２０ｌは、ピクセル回路６０ａ～６０ｎのグループの３×４アレイを備え得る。ピクセルクラスタ１２０ａ～１２０ｌの配置は、例解目的で示されている。ピクセル回路６０ａ～６０ｎのクラスタは、所与の数の列及び行を表し得る。ピクセルクラスタ１２０ａ～１２０ｌは各々、シーンの領域に関する情報を提供し得る。ピクセルクラスタ１２０ａ～１２０ｌの各々におけるピクセル回路６０ａ～６０ｎの数、及び／又はピクセルクラスタ１２０ａ～１２０ｌの各々における特定のピクセル回路６０ａ～６０ｎの数は、特定の実装形態の設計基準に従って変更され得る。

【0057】

ＧＣＤ回路１１０ａ～１１０ｍは、ピクセルクラスタ１２０ａ～１２０ｌと関連して示されている。いくつかの実施形態では、ＧＣＤ１１０ａ～１１０ｍのうちの１つは、ピクセルクラスタ１２０ａ～１２０ｌのうちの１つに対応し得る（例えば、ピクセルアレイ５２がＧＣＤ回路１１０ａ～１１０ｍに対応するようにピクセルクラスタ１２０ａ～１２０ｍを実装した状態で、ピクセルクラスタごとに１つのＧＣＤ）。いくつかの実施形態では、ＧＣＤ回路１１０ａ～１１０ｍのうちの１つ以上は、ピクセルクラスタ１２０ａ～１２０ｌのうちの複数と関連付けられ得る。実施例では、ＧＣＤ１１０ａは、ピクセルクラスタ１２０ａ、ピクセルクラスタ１２０ｅ、及びピクセルクラスタ１２０ｉを含むピクセルクラスタの列におけるコントラスト変化を検出するように構成され得、ＧＣＤ１１０ｅは、ピクセルクラスタ１２０ａ、ピクセルクラスタ１２０ｂ、ピクセルクラスタ１２０ｃ、及びピクセルクラスタ１２０ｄを含むピクセルクラスタの行におけるコントラスト変化を検出するように構成され得る。

【0058】

いくつかの実施形態では、ピクセルクラスタ１２０ａ～１２０ｌのうちの１つは、ＧＣＤ回路１１０ａ～１１０ｍのうちの１つのみと関連付けられ得る（例えば、ＧＣＤ回路１１０ａは、ピクセルクラスタ１２０ａの変化を検出し得、他のＧＣＤ回路１１０ｂ～１１０ｍは、ピクセルクラスタ１２０ａの変化を検出しない場合がある）。いくつかの実施形態では、ＧＣＤ回路１１０ａ～１１０ｍのうちの複数は、ピクセルクラスタ１２０ａ～１２０ｌのうちの同じ１つと関連付けられ得る。例えば、同じピクセルクラスタ１２０ａ～１２０ｌを複数のＧＣＤ回路１１０ａ～１１０ｍと関連付けることによって、ＧＣＤ回路１１０ａ～１１０ｍは、領域の特定のパターン及び／又は形状の変化を検出するように構成され得る（例えば、１つのＧＣＤは右上隅の変化を検出し、別のＧＣＤはシーンの右側の変化を検出し、別のＧＣＤはシーンの上部に沿った変化を検出し、ここで、シーンの右上隅、右側及び上部は全てピクセルクラスタ１２０ｄを含み得る）。

【0059】

ピクセルクラスタ１２０ａ～１２０ｌのうちの１つの中で、又は隣接するピクセルクラスタの間で変化の差を感知すると、特定のシーンにおける光変化の展開についての詳細のより大きい精度が提供される場合がある。実施例では、デジタルコア５６が通常動作モードにあるとき、総和イベントは、ピクセル６０ａ～６０ｎのクラスタ１２０ａ～１２０ｌの各々の間で区別可能であり得る。デジタルコア５６が通常動作モードにあるとき、総和イベントの各々は、前述のピクセル回路６０ａ～６０ｎのクラスタ１２０ａ～１２０ｌのうちの１つに対応し得る。ＧＣＤ回路１１０ａ～１１０ｍのどれがピクセルクラスタ１２０ａ～１２０ｌのどれと関連付けられるかは、特定の実装形態の設計基準に従って変更され得る。

【0060】

図４を参照すると、ピクセル回路の行に対して動作するように構成された複数のグローバルコントラスト検出器回路を例解する図が示されている。ピクセルアレイ５２及びＧＣＤ回路１１０ａ～１１０ｍの簡略化されたバージョンが、例解目的で示されている。ピクセルクラスタ１２０ａ’～１２０ｉ’及びＧＣＤ回路１１０ａ～１１０ｉが示されている。

【0061】

示された実施例では、ピクセルクラスタ１２０ａ’～１２０ｉ’は、ピクセルアレイ５２内のピクセル回路６０ａ～６０ｎの各行に対応し得る。別の実施例では、ピクセルクラスタ１２０ａ’～１２０ｉ’は、ピクセル回路６０ａ～６０ｎの各列に対応し得る。ＧＣＤ回路１１０ａ～１１０ｉは、コントラスト変化を検出し、ピクセルクラスタ１２０ａ’～１２０ｉ’によって表される行の各々について総和イベントを生成するように構成され得る。ＧＣＤ回路１１０ａ～１１０ｍのうちの１つを各ピクセル行又はピクセル列と関連付けることで、ＧＣＤ回路１１０ａ～１１０ｍは、ピクセル行ごと又はピクセル列ごとに総和イベントが提供され得る。概して、行（又は列）内又は隣接する行間（又は隣接する列間）のコントラスト変化の変動は、シーンの展開についての重要な詳細を提供し得る。

【0062】

図５を参照すると、ピクセルのクラスタごとに総和イベントを生成するように構成された相対照度センサを実装するＧＣＤ回路の構成要素を例解するブロック図が示されている。ＧＣＤアレイ１０４及びピクセルクラスタ１２０ａ～１２０ｍを備える実装形態１５０が示されている。コピーされた光電流ＩＰＣＯＰＹとしてピクセルクラスタ１２０ａ～１２０ｍからコピーされた合計された光電流ＩＰＳＵＭは、ＧＣＤアレイ１０４に提示され得る。ＧＣＤアレイ１０４は、相対照度センサとして実装される複数のＧＣＤ回路１１０ａ～１１０ｍを備え得る。一実施例では、ピクセルクラスタ１２０ａ～１２０ｍのうちの９つが実装され得、ＧＣＤアレイ１０４は、ＧＣＤ回路１１０ａ～１１０ｍのうちの９つを備え得る。実装されるピクセルクラスタ１２０ａ～１２０ｍ及び／又はＧＣＤ回路１１０ａ～１１０ｍの数は、特定の実装形態の設計基準に従って変更され得る。

【0063】

ＧＣＤ回路１１０ａ～１１０ｍの構成要素が示されている。ＧＣＤ回路１１０ａ～１１０ｍは各々、対応するブロック（又は回路）１５２ａ～１５２ｍのうちの１つ、対応するブロック（又は回路）１５４ａ～１５４ｍのうちの１つ、対応するブロック（又は回路）１５６ａ～１５６ｍのうちの１つ、及び／又は対応するブロック（又は回路）１５８ａ～１５８ｍのうちの１つを備え得る。ＧＣＤアレイ１０４は、ブロック（又は回路）１６０及び／又はブロック（又は回路）１６２を更に備え得る。回路１５２ａ～１５２ｍは、ＧＣＤフロントエンドを備え得る。回路１５４ａ～１５４ｍは、ＧＣＤローパスフィルタを備え得る。回路１５６ａ～１５６ｍは、ＧＣＤハイパスフィルタ及び利得段を備え得る。回路１５８ａ～１５８ｍは、ＧＣＤ比較器を備え得る。回路１６０は、ロジックゲートを備え得る。回路１６２は、ＧＣＤハンドシェイクロジック回路を備え得る。個々のＧＣＤ回路１１０ａ～１１０ｍ及び／又はＧＣＤアレイ１０４は、他の構成要素（図示せず）を備え得る。ＧＣＤ回路１１０ａ～１１０ｍ及び／又はＧＣＤアレイ１０４の構成要素の数、タイプ及び／又は配置は、特定の実装形態の設計基準に従って変更され得る。

【0064】

ＧＣＤフロントエンド回路１５２ａ～１５２ｍは、カレントミラー１０２ａ～１０２ｍから信号ＩＰＣＯＰＹを受信するように構成され得る。ＧＣＤフロントエンド回路１５２ａ～１５２ｍは各々、電圧ＧＣＤ＿ＰＲ＿ＯＵＴを生成するように構成され得る。いくつかの実施形態では、デジタルコア５６は、バイアス、帯域幅を変更し、かつ／又は雑音応答を整形するために、ＧＣＤフロントエンド回路１５２ａ～１５２ｍをプログラムするように構成され得る。ＧＣＤフロントエンド回路１５２ａ～１５２ｍの各々からの電圧ＧＣＤ＿ＰＲ＿ＯＵＴは、ＧＣＤローパスフィルタ１５４ａ～１５４ｍのうちのそれぞれ１つに提示され得る。ＧＣＤフロントエンド回路１５２ａ～１５２ｍの詳細は、図１１及び／又は図１３に関連して説明され得る。

【0065】

ＧＣＤローパスフィルタ１５４ａ～１５４ｍの各々は、それぞれのＧＣＤフロントエンド回路１５２ａ～１５２ｍから信号ＧＣＤ＿ＰＲ＿ＯＵＴを受信するように構成され得る。ＧＣＤローパスフィルタ１５４ａ～１５４ｍは、信号ＧＣＤ＿ＰＲ＿ＯＵＴのローパスフィルタを実行し、バッファ回路を提供するように構成され得る。いくつかの実施形態では、デジタルコア５６は、ローパスフィルタ１５４ａ～１５４ｍの帯域幅をプログラムするように構成され得る。ＧＣＤローパスフィルタ１５４ａ～１５４ｍは、信号（例えば、ＧＣＤ＿ＬＰＦ＿ＯＵＴ）を生成するように構成され得る。ＧＣＤローパスフィルタ１５４ａ～１５４ｍの各々によって生成された信号ＧＣＤ＿ＬＰＦ＿ＯＵＴは、ＧＣＤハイパスフィルタ及び利得段１５６ａ～１５６ｍのうちのそれぞれ１つに提示され得る。

【0066】

ＧＣＤハイパスフィルタ及び利得段１５６ａ～１５６ｍの各々は、それぞれのＧＣＤローパスフィルタ１５４ａ～１５４ｍから信号ＧＣＤ＿ＬＰＦ＿ＯＵＴを受信するように構成され得る。ＧＣＤハイパスフィルタ及び利得段１５６ａ～１５６ｍは、プログラマブル利得制御及び／又は同調可能ハイパスフィルタを備え得る。いくつかの実施形態では、デジタルコア５６は、ＧＣＤハイパスフィルタ及び利得段１５６ａ～１５６ｍのために、利得制御をプログラムし、かつ／又はハイパスフィルタを調整するように構成され得る。デジタルコア５６は、利得段の増幅器への基準電圧をプログラムするように更に構成され得る。実施例では、利得段回路の利得は、シーン及び／又はアプリケーションの制約／選好に応じてコントラスト閾値を調整するために、（例えば、ＧＣＤ比較器１５８ａ～１５８ｍによって実装される）比較器基準と共にデジタルコア５６によって動的にプログラムされ得る。

【0067】

ＧＣＤハイパスフィルタ及び利得段１５６ａ～１５６ｍは、利得動作を実行し、増幅された信号をハイパスフィルタ処理するように構成され得る。ＧＣＤハイパスフィルタ及び利得段１５６ａ～１５６ｍは、リセット信号ＲＳＴを受信するように構成され得る。リセット信号ＲＳＴは、後続の総和イベントの生成のためにＧＣＤ回路１１０ａ～１１０ｍを準備するために、総和イベントが生成され肯定応答された後に受信され得る。ＧＣＤハイパスフィルタ及び利得段１５６ａ～１５６ｍは各々、信号（例えば、ＧＣＤ＿ＤＩＦＦ＿ＯＵＴ）を生成するように構成され得る。ハイパスフィルタ及び利得段１５６ａ～１５６ｍの各々によって生成された信号ＧＣＤ＿ＤＩＦＦ＿ＯＵＴは、ＧＣＤ比較器１５８ａ～１５８ｍのうちのそれぞれ１つに提示され得る。

【0068】

ＧＣＤ比較器１５８ａ～１５８ｍの各々は、それぞれのＧＣＤハイパスフィルタ及び利得段１５６ａ～１５６ｍから信号ＧＣＤ＿ＤＩＦＦ＿ＯＵＴを受信するように構成され得る。ＧＣＤ比較器１５８ａ～１５８ｍの各々は、一対の比較器を実装し得る。ＧＣＤ比較器１５８ａ～１５８ｍは、正（又はオン）比較器と負（又はオフ）比較器とを備え得る。対の比較器は、正の総和イベント（例えば、信号ＰＯＳ）又は負の総和イベント（例えば、信号ＮＥＧ）を生成するように構成され得る。

【0069】

ＧＣＤ比較器１５８ａ～１５８ｍは、少なくとも２つの比較器を備え得る。比較器のうちの１つは、信号ＧＣＤ＿ＤＩＦＦ＿ＯＵＴを正の基準電圧と比較して、正の総和イベントを生成するかどうか（例えば、ＧＣＤ＿ＤＩＦＦ＿ＯＵＴ＞ＶＲＥＦ＿ＰＯＳ）を判定するように構成され得る。比較器のうちの別の比較器は、信号ＧＣＤ＿ＤＩＦＦ＿ＯＵＴを負の基準電圧と比較して、負の総和イベントを生成するかどうかを判定するように構成され得る（例えば、ＧＣＤ＿ＤＩＦＦ＿ＯＵＴ＜ＶＲＥＦ＿ＮＥＧ）。正の基準電圧は、負の基準電圧よりも高い値であり得る。信号ＧＣＤ＿ＤＩＦＦ＿ＯＵＴが正の基準電圧と負の基準電圧との間にある（例えば、コントラストの著しい変化が生じていない）とき、総和イベントは生成されない場合がある。

【0070】

デジタルコア５６は、正の基準電圧及び負の基準電圧のための電圧レベルをプログラムするように構成され得る。デジタルコア５６は、シーン及び／又は所望のコントラスト閾値に応じて、対の比較器の基準電圧を動的に変更するように構成され得る。基準電圧の詳細については、図１６に関連して説明され得る。ＧＣＤ比較器１５８ａ～１５８ｍの各々によって生成された信号ＰＯＳ及び／又は信号ＮＥＧは、ロジックゲート１６０に提示され得る。

【0071】

ロジックゲート１６０は、ＧＣＤ比較器１５８ａ～１５８ｍの各々から信号ＰＯＳ及び／又は信号ＮＥＧを受信するように構成され得る。示された実施例では、ロジックゲート１６０は、論理ＯＲ演算を実行するように構成され得る。実施例では、ロジックゲート１６０は、短い総和イベントがキャプチャされることを確実にするためにフリップフロップを備え得る。示された実施例では、ロジックゲート１６０の出力は、ＧＣＤハンドシェイクロジック１６２に提示され得る。

【0072】

ＧＣＤハンドシェイクロジック１６２は、ロジックゲート１６０からの出力を受信するように構成され得る。ＧＣＤハンドシェイクロジック１６２は、ＧＣＤアレイ１０４内のＧＣＤ回路１１０ａ～１１０ｍとデジタルコア５６との間の通信を可能にするように構成され得る。ＧＣＤハンドシェイクロジック１６２は、ロジックゲート１６０の出力に応答して、信号ＡＣＴＩＶＡＴＥを生成するように構成され得る。信号ＡＣＴＩＶＡＴＥを生成するために、正の総和イベント及び／又は負の総和イベントの論理ＯＲ演算が実装され得る。ＧＣＤハンドシェイクロジック１６２は、デジタルコア５６から肯定応答信号ＡＣＫＢを受信するように構成され得る。ＧＣＤハンドシェイクロジックは、肯定応答信号ＡＣＫＢに応答して、リセット信号ＲＳＴを生成するように構成され得る。信号ＲＳＴは、ＧＣＤハイパス及び利得段１５６ａ～１５６ｍに提示され得る。いくつかの実施形態では、信号ＲＳＴは、総和イベントを提示するように実装され得るＤフリップフロップをリセットするために、ロジックユニットに提示され得る。（例えば、デジタルコア５６が低電力動作モードで動作している）実装形態１５０の実施例では、リセット信号ＲＳＴは、ＧＣＤ回路１１０ａ～１１０ｍによって使用される内部信号であり得る。

【0073】

ＧＣＤアレイ１０４の実装形態１５０は、相対照度センサ（Relative Illuminance Sensor、ＲＩＳ）として構成され得る。ＲＩＳ実装形態１５０は、総和イベントを単一の信号（例えば、アクティブ化信号ＡＣＴＩＶＡＴＥ）にマージし得る。ＲＩＳ実装形態１５０は、光電流の合計（例えば、信号ＩＰＣＯＰＹとしてコピーされた信号ＩＰＳＵＭ）を電圧に変換するように構成され得る。電圧は、正の総和イベント及び／又は負の総和イベントを生成するために、基準値（例えば、信号ＶＲＥＦ＿ＰＯＳ及び信号ＶＲＥＦ＿ＮＥＧ）と比較され得る。いくつかの実施形態では、ＧＣＤアレイ１０４は、相対照度センサ及び絶対照度センサの両方を実装するように構成され得る。絶対照度センサの詳細は、図８～図９に関連して説明され得る。

【0074】

ＲＩＳ実装形態１５０では、デジタルコア５６は、非アクティブ動作モードにあり得る。デジタルコア５６が非アクティブ動作モードにあるので、装置１００は、様々なピクセルクラスタ１２０ａ～１２０ｍにおけるコントラスト変化を区別することができない場合がある。ピクセルアレイ５２は、無効化又は有効化される場合がある。信号ＡＣＴＩＶＡＴＥは、デジタルコア５６（図示せず）に提示される正及び負の総和イベントの論理ＯＲであり得る。デジタルコア５６は、信号ＡＣＴＩＶＡＴＥに応答してアクティブ化され得る。同様に、ピクセルアレイ５２を有効化するためのＧＣＤ１１０ａ～１１０ｍによるバイパス信号のデアサートは、正及び負の総和イベントの論理ＯＲであり得る。

【0075】

図６を参照すると、ピクセルの全てのクラスタに対して単一の総和イベントを生成するために簡略化されたフロントエンドを有する相対照度センサを実装するＧＣＤ回路の構成要素を例解するブロック図が示されている。ＧＣＤアレイ１０４及びピクセルクラスタ１２０ａ～１２０ｍを備える簡略化されたＲＩＳ実装形態１７０が示されている。ピクセルクラスタ１２０ａ～１２０ｍからコピーされた合計された光電流ＩＰＳＵＭは、ＧＣＤアレイ１０４に提示され得る。簡略化されたＲＩＳ実装形態１７０は、図５に関連して示される実装形態１５０と同様であり得る。

【0076】

簡略化されたＲＩＳ実装形態１７０では、ＧＣＤ回路１１０ａ～１１０ｍは、ＧＣＤフロントエンド回路１５２ａ～１５２ｍと、ＧＣＤローパスフィルタ１５４ａ～１５４ｍと、ロジックゲート１６０と、ＧＣＤハンドシェイクロジック１６２とを備え得る。簡略化されたＲＩＳ実装形態１７０では、デジタルコア５６は、（例えば、非アクティブ動作モードで）無効化され得、ピクセルアレイ５２は、無効化又は有効化され得る。図５に関連して示される実装形態１５０と同様に、簡略化されたＲＩＳ実装形態１７０は、総和イベントを単一のアクティブ化信号ＡＣＴＩＶＡＴＥにマージし得る。デジタルコア５６が非アクティブ動作モードにある状態で、装置１００は、異なるピクセルクラスタ１２０ａ～１２０ｍにおける照度変化を区別することができない場合がある。

【0077】

実装形態１５０と比較して、簡略化されたＲＩＳ実装形態１７０は、より少ない回路を有するフロントエンド設計を有し得る。例えば、簡略化されたＲＩＳ実装形態１７０は、より低い実装コストを有し得、かつ／又はより少ない電力を消費し得る。（例えば、簡略化されたＲＩＳ実装形態１７０は、面積及び電力効率が良い場合がある）。簡略化されたＲＩＳ実装形態１７０におけるＧＣＤ回路１１０ａ～１１０ｍは、単一のＧＣＤハイパスフィルタ及び利得段１５６と、単一のＧＣＤ比較器１５８とを共有し得る。単一のＧＣＤハイパスフィルタ及び利得段１５６並びに単一のＧＣＤ比較器１５８は、ピクセルクラスタ１２０ａ～１２０ｍの全てから受信された光電流のために使用され得る。

【0078】

簡略化されたＲＩＳ実装形態１７０では、ＧＣＤローパスフィルタ１５４ａ～１５４ｍＧＣＤからの信号ＧＣＤ＿ＬＰＦ＿ＯＵＴは、単一のＧＣＤハイパスフィルタ及び利得段１５６においてマージ（例えば、時分割多重化）され得る。単一のＧＣＤハイパスフィルタ及び利得段１５６は、時間多重化信号ＧＣＤ＿ＬＰＦ＿ＯＵＴに応答して増幅及びハイパスフィルタリングを実行し、信号ＧＣＤ＿ＤＩＦＦ＿ＯＵＴを生成し得る。実施例では、単一のＧＣＤハイパスフィルタ及び利得段１５６は、複数のピクセルクラスタ１２０ａ～１２０ｍに対応し得るので、ＧＣＤフロントエンド回路１５２ａ～１５２ｍからの出力は、時間多重化及びサンプリングされ得る。単一のＧＣＤハイパスフィルタ及び利得段１５６の出力は、特定のサンプリングされた時間における特定のクラスタ／行に対応し得る。信号ＧＣＤ＿ＬＰＦ＿ＯＵＴは、ＧＣＤローパスフィルタ１５４ａ～１５４ｍの各々によって出力され、時間多重化に応答して順次、単一のＧＣＤハイパスフィルタ及び利得段１５６の入力に接続され得る。

【0079】

信号ＧＣＤ＿ＤＩＦＦ＿ＯＵＴは、単一のＧＣＤ比較器１５８に提示され得る。単一のＧＣＤ比較器１５８は、（例えば、図５に関連して説明したＧＣＤ比較器１５８ａ～１５８ｍによって実装されるｍ個の対の比較器の代わりに）１対の比較器を実装し得る。単一のＧＣＤ比較器１５８の比較器の対は、信号ＧＣＤ＿ＤＩＦＦ＿ＯＵＴを正の基準電圧及び負の基準電圧と比較して、単一の正の総和イベント又は単一の負の総和イベントを生成し得る。ロジックゲート１６０及びＧＣＤハンドシェイクロジック１６２は、デジタルコア５６の動作モードを変更する（例えば、デジタルコア５６をアクティブ化する）ために、総和イベントを使用してアクティブ化信号ＡＣＴＩＶＡＴＥを生成し得る。

【0080】

図７を参照すると、アクティブ化されたデジタルコアに総和イベントを提供するように構成された相対照度センサを実装するＧＣＤ回路の構成要素を例解するブロック図が示されている。デジタルコア５６と、ＧＣＤアレイ１０４と、ピクセルクラスタ１２０ａ～１２０ｍとを備えるアクティブ化されたＲＩＳ実装形態１８０が示されている。ピクセルクラスタ１２０ａ～１２０ｍからコピーされた合計された光電流ＩＰＳＵＭは、ＧＣＤアレイ１０４に提示され得る。アクティブ化されたＲＩＳ実装形態１８０は、図５に関連して示された実装形態１５０と同様であり得る。

【0081】

アクティブ化されたＲＩＳ実装形態１８０では、ＧＣＤ回路１１０ａ～１１０ｍは、ＧＣＤフロントエンド回路１５２ａ～１５２ｍと、ＧＣＤローパスフィルタ１５４ａ～１５４ｍと、ＧＣＤハイパスフィルタ及び利得段１５６ａ～１５６ｍと、ＧＣＤ比較器１５８ａ～１５８ｍとを備え得る（ロジックゲート１６０及びＧＣＤハンドシェイクロジック１６２が実装され得るが、例解目的のために図示されていない）。アクティブ化されたＲＩＳ実装形態１８０では、デジタルコア５６は、（例えば、通常動作モードで）アクティブ化され得、ピクセルアレイ５２は、無効化又は有効化され得る。いくつかの実施形態では、ＧＣＤ１１０ａ～１１０ｍは、図６に関連して示される簡略化されたＲＩＳ実装形態１７０（例えば、単一のＧＣＤハイパスフィルタ及び利得段１５６並びに単一のＧＣＤ比較器１５８を有する）を備え得、デジタルコア５６は、アクティブ化された動作モードにある。デジタルコア５６がアクティブ化された動作モードにある状態で、装置１００は、異なるピクセルクラスタ１２０ａ～１２０ｍの各々における照度変化を区別することが可能であり得る。実施例では、アクティブ化されたＲＩＳ実装形態１８０におけるＧＣＤ回路１１０ａ～１１０ｍは、ピクセルクラスタ１２０ａ～１２０ｍの全てに対応する全ての正の総和イベント及び全ての負の総和イベントを（例えば、合計された光電流ＩＰＳＵＭ［０～Ｍ］に基づいて）提供するように構成され得る。

【0082】

アクティブ化されたＲＩＳ実装形態１８０では、ＧＣＤフロントエンド回路１５２ａ～１５２ｍ、ＧＣＤローパスフィルタ１５４ａ～１５４ｍ、ＧＣＤハイパスフィルタ及び利得段１５６ａ～１５６ｍ、並びにＧＣＤ比較器１５８ａ～１５８ｍは、図５に関連して説明した実装形態１５０と同様に動作し得る。デジタルコア５６がアクティブ化された状態で、ＧＣＤ比較器１５８ａ～１５８ｍは、デジタルコア５６に総和イベントを提示し得る。信号ＰＯＳ［０～Ｍ］及び／又は信号ＮＥＧ［０～Ｍ］は、デジタルコア５６に提示され得る。

【0083】

デジタルコア５６は、ブロック（又は回路）１８２及び／又はブロック（又は回路）１８４を備え得る。回路１８２は、ＧＣＤロジックを実装し得る。回路１８４は、プロセッサを実装し得る。デジタルコア５６は、他の構成要素（図示せず）を備え得る。デジタルコア５６の構成要素の数、タイプ及び／又は配置は、特定の実装形態の設計基準に従って変更され得る。

【0084】

ＧＣＤロジック１８２は、ＧＣＤ１１０ａ～１１０ｍとデジタルコア５６との間のインターフェースを提供し得る。ＧＣＤロジック１８２は、正の総和イベント信号ＰＯＳ［０～Ｍ］及び負の総和イベント信号ＮＥＧ［０～Ｍ］を受信するように構成され得る。ＧＣＤロジック１８２は、信号ＲＳＴを生成するように構成され得る。アクティブ化されたＲＩＳ実装形態１８０では、信号ＲＳＴは、デジタルコア５６によって提供され得る。

【0085】

ＧＣＤロジック１８２は、ＧＣＤ１１０ａ～１１０ｍの各々によって生成された総和イベントを分析するように構成され得る。分析は、ピクセルクラスタ１２０ａ～１２０ｍの各々について検出された照度変化に関する統計情報を生成するために使用され得る。ＧＣＤロジック１８２は、総和イベントの分析に応答して、信号（例えば、ＳＴＡＴＩＳＴＩＣＳ）を生成するように構成され得る。信号ＳＴＡＴＩＳＴＩＣＳは、統計情報を含み得る。信号ＳＴＡＴＩＳＴＩＣＳは、プロセッサ１８４に提示され得る。

【0086】

プロセッサ１８４は、ＧＣＤ１１０ａ～１１０ｍによって生成された総和イベントに関する統計情報を処理するように構成され得る。実施例では、プロセッサ１８４は、ピクセル回路６０ａ～６０ｎによって生成された偽イベントに対するフィルタリングを提供し、フリッカ雑音を判定し、かつ／又は信号ＢＹＰＡＳＳをトグルするために使用されるように構成され得る。プロセッサ１８４は、総和イベントに関する統計情報を処理することに応答して、信号ＳＭＡＲＴＡＣＴＩＶＡＴＥを生成するように構成され得る。実施例では、信号ＳＭＡＲＴＡＣＴＩＶＡＴＥは、外部ホスト（例えば、装置１００の外部のデバイス）に送られ得る。

【0087】

図８を参照すると、ピクセルのクラスタごとに総和イベントを生成するように構成された絶対照度センサを実装するＧＣＤ回路の構成要素を例解するブロック図が示されている。ＧＣＤアレイ１０４及びピクセルクラスタ１２０ａ～１２０ｍを備える絶対照度センサ（Absolute Illuminance Sensor、ＡＩＳ）実装形態１８０が示されている。信号ＩＰＣＯＰＹ内のピクセルクラスタ１２０ａ～１２０ｍからコピーされた合計された光電流ＩＰＳＵＭは、ＧＣＤアレイ１０４に提示され得る。ＧＣＤアレイ１０４は、絶対照度センサとして実装される複数のＧＣＤ回路１１０ａ～１１０ｍを備え得る。

【0088】

ＧＣＤ回路１１０ａ～１１０ｍの構成要素が示されている。ＧＣＤ回路１１０ａ～１１０ｍは各々、対応するブロック（又は回路）１９２ａ～１９２ｍのうちの１つ、対応するブロック（又は回路）１９４ａ～１９４ｍのうちの１つ、対応するブロック（又は回路）１９６ａ～１９６ｍのうちの１つ、及び／又は対応するブロック（又は回路）１９８ａ～１９８ｍのうちの１つを備え得る。ＧＣＤアレイ１０４は、ロジックゲート１６０及びＧＣＤハンドシェイクロジック１６２を更に備え得る。回路１９２ａ～１９２ｍは、電流積分器を備え得る。回路１９４ａ～１９４ｍは、絶対照明値回路を備え得る。回路１９６ａ～１９６ｍは、減算回路を備え得る。回路１９８ａ～１９８ｍは、絶対値比較器を備え得る。個々のＧＣＤ回路１１０ａ～１１０ｍ及び／又はＧＣＤアレイ１０４は、他の構成要素（図示せず）を備え得る。ＧＣＤ回路１１０ａ～１１０ｍ及び／又はＧＣＤアレイ１０４の構成要素の数、タイプ及び／又は配置は、特定の実装形態の設計基準に従って変更され得る。

【0089】

電流積分器１９２ａ～１９２ｍは、カレントミラー１０２ａ～１０２ｍから信号ＩＰＣＯＰＹを受信するように構成され得る。電流積分器１９２ａ～１９２ｍは各々、コピーされた合計された光電流を積分し、合計された光電流を電圧レベルに変換するように構成され得る。一実施例では、電流積分器１９２ａ～１９２ｍは、容量性トランスインピーダンス増幅器（capacitive transimpedance amplifier、ＣＴＩＡ）を備え得る。いくつかの実施形態において、電流積分器１９２ａ～１９２ｍは、ＡＩＳ実装形態１９０の積分フェーズとリセットフェーズとの間で切り替わるように構成され得る。電圧レベルは、絶対照明値回路１９４ａ～１９４ｍのうちのそれぞれ１つに提示され得る。電流積分器１９２ａ～１９２ｍの詳細は、図１１～図１２に関連して説明され得る。

【0090】

絶対照明値回路１９４ａ～１９４ｍの各々は、電流積分器１９２ａ～１９２ｍのうちのそれぞれ１つから電圧レベルを受信するように構成され得る。絶対照明値回路１９４ａ～１９４ｍは、ピクセルクラスタ１２０ａ～１２０ｍの各々に対応する電圧レベルの絶対値を提供するように構成され得る。絶対照明値回路１９４ａ～１９４ｍは、ピクセルクラスタ１２０ａ～１２０ｍの各々について前の電圧レベルを記憶するように構成され得る。以前の電圧レベルを記憶すると、積分及びリセットフェーズの各サイクルにわたる照明の変化量を判定するための比較についての基準が提供され得る。絶対電圧レベルは、減算回路１９６ａ～１９６ｍのそれぞれ１つに提示され得る。

【0091】

減算回路１９６ａ～１９６ｍの各々は、絶対照明値回路１９４ａ～１９４ｍのうちのそれぞれ１つから絶対電圧レベルを受信するように構成され得る。減算回路１９６ａ～１９６ｍは、検出された電圧レベル（例えば、時間Ｎにおいて取られたサンプル）を、検出された前の電圧レベル（例えば、時間Ｎ－１において取られたサンプル）に減算するように構成され得る。減算回路１９６ａ～１９６ｍは、差（例えば、デルタ値）を生成するように構成され得る。デルタ値は、絶対値比較器１９８ａ～１９８ｍのそれぞれの１つに提示され得る。

【0092】

絶対値比較器１９８ａ～１９８ｍの各々は、減算回路１９６ａ～１９６ｍのそれぞれの１つからデルタ値を受信するように構成され得る。絶対値比較器１９８ａ～１９８ｍは、デルタ値をヌル値と比較するように構成され得る。総和イベントは、比較に応答して生成され得る。絶対値比較器１９８ａ～１９８ｍは、正の総和イベント（例えば、信号ＰＯＳ）又は負の総和イベント（例えば、信号ＮＥＧ）を生成するように構成され得る。一実施例では、デルタ値がゼロより大きい場合（例えば、ΔＶ_１０については、ΔＶ_１－ΔＶ_０＞０）、正の総和イベントが生成され得る。別の実施例では、デルタ値がゼロよりも小さい場合（例えば、ΔＶ_１０については、ΔＶ_１－ΔＶ_０＜０）、負の総和イベントが生成され得る。デルタ値がゼロに等しい（例えば、コントラストに著しい変化が生じていない）とき、総和イベントは検出されない場合がある。絶対値を判定するためのサンプリング及びリセットの詳細は、図１７に関連して説明され得る。絶対値比較器１９８ａ～１９８ｍの各々によって生成された信号ＰＯＳ及び／又は信号ＮＥＧは、ロジックゲート１６０に提示され得る。

【0093】

ロジックゲート１６０及びＧＣＤハンドシェイクロジック１６２は、図５に関連して説明した実装形態１５０について説明した機能性と同様に動作し得る。正の総和イベント及び負の総和イベントの論理ＯＲ結果は、デジタルコア５６のための信号ＡＣＴＩＶＡＴＥを生成するために使用され得る。ＡＩＳ実装形態１９０では、ＧＣＤハンドシェイクロジック１６２は、信号ＡＣＫＢに応答してリセット信号ＲＳＴを減算回路１９６ａ～１９６ｍに提示し得る。ＡＩＳ実装形態１９０の実施例では、リセット信号ＲＳＴは、ＧＣＤ回路１１０ａ～１１０ｍによって使用される内部信号であり得る。

【0094】

ＧＣＤアレイ１０４のＡＩＳ実装形態１９０は、絶対照度センサ（ＡＩＳ）として構成され得る。ＡＩＳ実装形態１９０は、総和イベントを単一の信号（例えば、アクティブ化信号ＡＣＴＩＶＡＴＥ）にマージし得る。ＡＩＳ実装形態１９０は、光電流合計（例えば、信号ＩＰＣＯＰＹとしてコピーされた信号ＩＰＳＵＭ）を電圧レベルに変換するように構成され得る。前の光電流総和サンプルからの電圧レベルは、正の総和イベント及び／又は負の総和イベントを生成するために、現在サンプリングされた総和光電流電圧値との比較のための基準値として使用され得る。

【0095】

ＡＩＳ実装形態１９０では、デジタルコア５６は、非アクティブ動作モードにあり得る。デジタルコア５６が非アクティブ動作モードにあるので、装置１００は、様々なピクセルクラスタ１２０ａ～１２０ｍにおけるコントラスト変化を区別することができない場合がある。ピクセルアレイ５２は、無効化又は有効化され得る。信号ＡＣＴＩＶＡＴＥは、デジタルコア５６（図示せず）に提示される正及び負の総和イベントの論理ＯＲであり得る。デジタルコア５６は、信号ＡＣＴＩＶＡＴＥに応答してアクティブ化され得る。同様に、ピクセルアレイ５２を有効化するためのＧＣＤ１１０ａ～１１０ｍによるバイパス信号のデアサートは、正及び負の総和イベントの論理ＯＲであり得る。

【0096】

図９を参照すると、アクティブ化されたデジタルコアに総和イベントを提供するように構成された絶対照度センサを実装するＧＣＤ回路の構成要素を例解するブロック図が示されている。デジタルコア５６と、ＧＣＤアレイ１０４と、ピクセルクラスタ１２０ａ～１２０ｍとを備えるアクティブ化されたＡＩＳ実装形態２２０が示されている。ピクセルクラスタ１２０ａ～１２０ｍからコピーされた合計された光電流ＩＰＳＵＭは、ＧＣＤアレイ１０４に提示され得る。アクティブ化されたＡＩＳ実装形態２２０は、図８に関連して示されたＡＩＳ実装形態１９０と同様であり得る。

【0097】

アクティブ化されたＡＩＳ実装形態２２０では、ＧＣＤ回路１１０ａ～１１０ｍは、電流積分器１９２ａ～１９２ｍと、絶対照明値回路１９４ａ～１９４ｍと、減算回路１９６ａ～１９６ｍと、絶対値比較器１９８ａ～１９８ｍとを備え得る。アクティブ化されたＡＩＳ実装形態２２０では、デジタルコア５６は、（例えば、通常動作モードで）アクティブ化され得、ピクセルアレイ５２は、無効化又は有効化され得る。いくつかの実施形態では、ＧＣＤ１１０ａ～１１０ｍは、絶対照明値回路１９４ａ～１９４ｍからの絶対電圧レベルが単一の値に時分割多重化され、単一の減算回路１９６に提示され、単一の比較器１９８を使用して比較される、簡略化されたＡＩＳ実装形態を備え得る。デジタルコア５６がアクティブ化された動作モードにある状態で、装置１００は、異なるピクセルクラスタ１２０ａ～１２０ｍの各々における照度変化を区別することが可能であり得る。実施例では、アクティブ化されたＡＩＳ実装形態２２０におけるＧＣＤ回路１１０ａ～１１０ｍは、ピクセルクラスタ１２０ａ～１２０ｍの全てに対応する全ての正の総和イベント及び全ての負の総和イベントを（例えば、合計された光電流ＩＰＳＵＭ［０～Ｍ］に基づいて）提供するように構成され得る。

【0098】

図７に関連して説明したアクティブ化されたＲＩＳ実装形態１８０と同様に、デジタルコア５６がアクティブ化された状態で、ＧＣＤロジック１８２は、総和イベントを分析するように構成され得る。ＧＣＤロジック１８２は、ＡＩＳ実装形態２２０の絶対照明センサに応答して生成された正の総和イベント及びデジタル総和に関する統計情報を生成するように構成され得る。プロセッサ１８４は、統計情報に応答して、外部ホストのための信号ＳＭＡＲＴＡＣＴＩＶＡＴＥを生成するように構成され得る。他の機能性（例えば、フリッカフィルタリング）がプロセッサ１８４によって実行され得る。

【0099】

図１０を参照すると、バイパストランジスタを備えるイベントベースのピクセル回路を例解する図が示されている。ピクセル回路６０ｉの例示的な実施形態が示されている。ピクセル回路６０ｉは、ピクセルアレイ５２によって実装されたピクセル回路６０ａ～６０ｎのいずれかの代表的な実施例として示される。示されたピクセル回路６０ｉの例示的な実施形態は、イベントベースピクセルの一物理的実装形態であり得る。イベントベースピクセル回路の他の実装形態は、特定の実装形態の設計基準に従って実装され得る。

【0100】

ピクセル回路６０ｉは、フォトダイオード５０ｉからの光電流ＩＰＨＯＴＯ［Ｉ］及び（例えば、ＧＣＤアレイ１０４又はデジタルコア５６のいずれかからの）信号ＢＹＰＡＳＳのうちの１つを受信するように構成され得る。ピクセル回路６０ｉは、信号（例えば、ＰＸ＿ＰＲ＿ＯＵＴ［Ｉ］）を生成するように構成され得る。ピクセル回路６０ａ～６０ｎの各々は、信号ＰＸ＿ＰＲ＿ＯＵＴ［０～Ｎ］のうちのそれぞれ１つを生成するように構成され得る。信号ＰＸ＿ＰＲ＿ＯＵＴ［０～Ｎ］は、ピクセルアナログ出力であり得る。ピクセルアナログ出力は、イベントストリームＥＶＳＴＭとしてピクセルアレイ５２から出力される前に、他のステージ（図示せず）によって操作され得る。実施例では、ピクセルアレイ５２は、ピクセルデジタル出力（例えば、イベントストリームＥＶＳＴＭ）を作り出す前にアナログピクセル出力に対して動作し得るアナログ処理、比較器、ラッチなどを実装し得る。

【0101】

ピクセル回路６０ｉは、回路２５０、電流源（例えば、ＩＰＲ）、ダイオードＤ０及び／又はトランジスタＭＮ＿ＡＭＰを備え得る。電流源ＩＰＲは、電圧源ＶＤＤと出力ＰＸ＿ＰＲ＿ＯＵＴ［Ｉ］のノードとの間に接続され得る。トランジスタＭＮ＿ＡＭＰのドレイン端子は、出力ＰＸ＿ＰＲ＿ＯＵＴ［Ｉ］のノードに接続され得る。トランジスタＭＮ＿ＡＭＰのソース端子は、ダイオードＤ０のアノード及び接地に接続され得る。トランジスタＭＮ＿ＡＭＰのゲート端子は、ダイオードＤ０の第２の端部に接続され得る。

【0102】

回路２５０は、ピクセル回路６０ｉを無効化する（すなわち、バイパスする）ように接続されたバイパストランジスタＭＮ＿ＢＹＰＡＳＳを備え得る。回路２５０は、光電流ＩＰＨＯＴＯ［Ｉ］を伝導し、信号ＢＹＰＡＳＳを受信するように構成され得る。トランジスタＭＮ＿ＢＹＰＡＳＳは、光電流ＩＰＨＯＴＯ［Ｉ］を伝導し得るトランジスタＭＮ＿ＦＢに並列に接続され得る。トランジスタＭＮ＿ＦＢのゲート端子は、出力ＰＸ＿ＰＲ＿ＯＵＴ［Ｉ］のノードにおいてトランジスタＭＮ＿ＡＭＰのドレイン端子に接続され得る。素子ＭＮ＿ＦＢ、ＭＮ＿ＡＭＰ及びＩＰＲは、対数トランスインピーダンス増幅器を形成し、ダイオードＤ０によって流出された光電流をノードＰＸ＿ＰＲ＿ＯＵＴ［Ｉ］における電圧に変換する。トランジスタＭＮ＿ＢＹＰＡＳＳのソース端子は、ダイオードのカソードにおけるノードと、トランジスタＭＮ＿ＡＭＰのゲート端子と、トランジスタＭＮ＿ＦＢのソース端子とに接続され得る。トランジスタＭＮ＿ＢＹＰＡＳＳのゲート端子は、信号ＢＹＰＡＳＳを受信し得る。トランジスタＭＮ＿ＢＹＰＡＳＳは、ピクセル回路６０ｉにおいて、合計された光電流のための光電流を依然として収集しながらピクセル回路を無効化するためのバイパストランジスタとして接続される。バイパストランジスタをオンにすると、光電流のための低インピーダンス経路が提供され、光電流がトランジスタＭＮ＿ＦＢから迂回し、ピクセル回路がイベントを生成するのを防ぐ。

【0103】

信号ＢＹＰＡＳＳは、デジタルコア５６によって、かつ／又はＧＣＤ回路１１０ａ～１１０ｍから提供され得る。一実施例では、信号ＢＹＰＡＳＳは、ピクセル回路６０ｉに対応するピクセルクラスタ１２０ａ～１２０ｍのうちの１つに対応する正の総和イベント及び／又は負の総和イベントの論理ＯＲ演算に応答して生成され得る。ピクセルアレイ５２が低電力動作モードにあるとき、ピクセルアレイ５２全体がバイパスされ、無効化され得る。更に、電流源ＩＰＲは、電力節約を提供するためにオフにされ得る。信号ＢＹＰＡＳＳがアサートされるとき、回路２５０は、光電流信号ＩＰＨＯＴＯ［Ｉ］がピクセル回路６０ｉによって検出されることを防止する。加えて、電流源ＩＰＲがオフにされるとき、ピクセル回路はもはやＩＰＲ電流を消費しない。正の総和イベント及び／又は負の総和イベントは、ピクセル回路の通常動作を可能にするように構成され得、すなわち、電流源ＩＰＲがオンにされ、信号ＢＹＰＡＳＳがデアサートされるとき、光電流ＩＰＨＯＴＯ［Ｉ］は、ピクセルアナログ出力ＰＸ＿ＰＲ＿ＯＵＴ［Ｉ］を生み出すために使用される。

【0104】

ピクセル回路６０ｉがオフであるかオンであるかにかかわらず、光電流ＩＰＨＯＴＯ［Ｉ］は、総和電流ＩＰＳＵＭ［０～Ｍ］のうちの１つの成分として合計され得る。合計された光電流又はクラスタ光電流ＩＰＳＵＭ［０～Ｍ］は、カレントミラー１０２ａ～１０２ｍのうちの１つによってコピーされ得る。クラスタ光電流ＩＰＣＯＰＹ［０～Ｍ］のコピーされたバージョンは、ＧＣＤアレイ１０４に提示され得る。一実施例では、ピクセル回路６０ａ～６０ｎは、ＧＣＤアレイ１０４が依然として光電流を収集している間、シャットダウンされ得る。別の実施例では、ピクセル回路６０ａ～６０ｎは、合計された光電流を収集するＧＣＤアレイ１０４によって影響を受けることなく、イベントストリームＥＶＳＴＭのためのピクセルアナログ出力を生成し得る。

【0105】

概して、信号ＢＹＰＡＳＳは、ピクセル回路６０ａ～６０ｎ（及びＩＰＲなどの全ての対応するバイアス源）がオフにされるときにアクティブ化され得る。実施例では、信号ＢＹＰＡＳＳは、デジタルコア５６が低電力（又は非アクティブ）動作モードにあるときにアクティブ化され得る。ピクセル回路６０ａ～６０ｎがオンにされるとき、信号ＢＹＰＡＳＳはオフにされ得る。ＧＤＣ１１０ａ～１１０ｍは、ピクセル回路６０ａ～６０ｎ（例えば、イベントストリームＥＶＳＴＭを生成する）と同時に動作する（例えば、総和イベントを生成する）ように構成され得る。実施例では、ピクセル回路６０ａ～６０ｎ及びＧＣＤ１１０ａ～１１０ｍのうちの１つ以上が同時に機能するとき、ピクセルアレイ５２及び／又はＧＣＤアレイ１０４の性能に影響がない場合がある。

【0106】

バイパストランジスタＭＮ＿ＢＹＰＡＳＳ及び対応する信号ＢＹＰＡＳＳは、他の用途を有し得る。例えば、製造前のピクセルの試験及び特徴付けフェーズ中に、バイパストランジスタは、フォトダイオードＤ０によって生み出された全ての電流をリダイレクトするように有効化され得る。その効果は、ピクセルフロントエンド回路が、光の変化とは無関係に静的な状態で動作することである。これは、バックグラウンドレート（background rate、ＢＧＲ）を測定することによってなど、静的光条件においてピクセル回路を試験し、特徴付けることを可能にする。

【0107】

図１１を参照すると、相対照度検出及び絶対照度検出を実施するように構成されたフロントエンド回路を例解する図が示されている。装置１００の例示的な実施形態の回路部分２８０が示されている。回路部分２８０は、相対照度センサ及び絶対照度センサを実装するように構成されたフロントエンド回路の例示的な実施形態を備え得る。回路部分２８０は、ピクセルクラスタ１２０ａ～１２０ｍのうちの１つ（例えば、ピクセル回路６０ａ～６０ｉを備えるクラスタ）、カレントミラー１０２ａ、及びＧＣＤアレイ１０４を備え得る。

【0108】

ピクセル回路６０ａの構成要素は、ピクセルクラスタ（例えば、ピクセルクラスタ１２０ａ）内のピクセル回路６０ａ～６０ｉの構成要素の代表的な実施例として示されている。ピクセル回路６０ａ～６０ｉの各々は、図１０に関連して説明した例示的なピクセル回路６０ｉと同様に実装され得る。

【0109】

フォトダイオード５０ａ～５０ｎからの光電流ＩＰＨＯＴＯは、ピクセル回路６０ａ～６０ｎの各々（例えば、ピクセルクラスタ１２０ａ内のピクセル回路６０ａ～６０ｉ及びピクセルアレイ５２内の他のピクセル回路の各々）に提示され得る。ピクセル回路６０ａ～６０ｉの回路２５０は、ピクセル回路６０ａ～６０ｉがアクティブであるか非アクティブであるかにかかわらず、ピクセル回路６０ａ～６０ｉからの光電流ＩＰＨＯＴＯを合計して、合計された光電流信号ＩＰＳＵＭを提供することを可能にし得る。示された実施例では、ピクセルクラスタ１２０ａの合計された光電流は、合計された光電流ＩＰＳＵＭ［Ａ］を提供し得る。信号ＩＰＳＵＭ［Ａ］は、カレントミラー１０２ａに提示され得る。

【0110】

カレントミラー１０２ａは、装置１００によって実装されるカレントミラー１０２ａ～１０２ｍのうちの１つ以上の代表的な実施例であり得る。カレントミラー１０２ａは、回路２８２、回路２８４、及び回路２８６を備え得る。回路２８２～２８６の各々は、トランジスタを実装し得る。示された実施例では、トランジスタ２８２～２８６の各々は、ＰＭＯＳトランジスタを実装し得る。トランジスタ２８２のドレインは、信号ＩＰＳＵＭ［Ａ］を受信し得る。トランジスタ２８２のドレインは、トランジスタ２８２のゲートに接続され得る。トランジスタ２８２のソースは、電圧源（例えば、ＶＤＤ）に接続され得る。トランジスタ２８４のソースは、電圧源（例えば、ＶＤＤ）に接続され得る。トランジスタ２８４のゲートは、トランジスタ２８２のゲート及びドレインと、トランジスタ２８６のゲートとに接続され得る。トランジスタ２８４のドレインは、カレントミラー１０２ａの出力であり得る。トランジスタ２８４のドレインは、コピーされた光電流（例えば、ＩＰＣＯＰＹ［Ａ］）をＧＣＤフロントエンド回路１５２ａに提示し得る。トランジスタ２８６のソースは、電圧源（例えば、ＶＤＤ）に接続され得る。トランジスタ２８６のドレインは、カレントミラー１０２ａの出力であり得る。トランジスタ２８６のドレインは、コピーされた光電流（例えば、ＩＰＣＯＰＹ［Ａ］）を電流積分器１９２ａに提示し得る。実施例では、カレントミラー１０２ａは、合計された光電流ＩＰＳＵＭ［Ａ］を受け取り、合計された光電流に対して調整（例えば、利得又は減衰）を実行し、調整された光電流ＩＰＣＯＰＹ［Ａ］をＧＣＤアレイ１０４の構成要素にコピーするように構成され得る。

【0111】

示された実施例では、電流積分器１９２ａは、容量性トランスインピーダンス増幅器（ＣＴＩＡ）として実装され得る。ＣＴＩＡ１９２ａは、リセットスイッチ２９０、積分キャパシタ２９２と、増幅器２９４とを備え得る。いくつかの実施形態では、ＣＴＩＡ１９２ａは、入力結合キャパシタを更に備え得る。入力結合キャパシタは、増幅器２９４の入力からフォトダイオード電圧を切り離すために実装され得る。キャパシタ２９２及び増幅器２９４は、ＡＩＳの積分フェーズ中に、コピーされた光電流ＩＰＣＯＰＹ［Ａ］を積分するように構成され得る。リセットスイッチ２９０は、ＡＩＳがリセットフェーズと積分フェーズとの間でトグルすることを可能にし得る。積分された電流は、それぞれの絶対照明値回路１９４ａ（図８に関連して示される）に提示され得る。

【0112】

ＧＣＤフロントエンド１５２ａは、コピーされた光電流ＩＰＣＯＰＹ［Ａ］に応答して、出力ＧＣＤ＿ＰＲ＿ＯＵＴを生成するように構成され得る。ＧＣＤフロントエンド１５２ａは、電流源ＩＧＣＤ＿ＰＲと、トランジスタ２９６と、トランジスタ２９８とを備え得る。トランジスタ２９６のソースは、コピーされた光電流ＩＰＣＯＰＹ［Ａ］を受け取るように構成され得る。トランジスタ２９６のソースは、トランジスタ２９８のゲートに接続され得る。トランジスタ２９６のゲートは、トランジスタ２９８のドレインと、出力ＧＣＤ＿ＰＲ＿ＯＵＴと、電流源ＩＧＣＤ＿ＰＲとを備えるノードに接続され得る。トランジスタ２９６のドレインは、接地に接続され得る。トランジスタ２９８のソースは、電圧源（例えば、ＶＤＤ）に接続され得る。電流源ＩＧＣＤ＿ＰＲは、接地と、トランジスタ２９６のゲート、トランジスタ２９８のドレイン、及び出力ＧＣＤ＿ＰＲ＿ＯＵＴを備えるノードとの間に実装され得る。出力ＧＣＤ＿ＰＲ＿ＯＵＴは、（図５に関連して示される）ＧＣＤローパスフィルタ１５４ａのうちのそれぞれ１つに提示され得る。

【0113】

図１１は更に、ピクセル回路６０ａ～６０ｉの電流源ＩＰＲの実施形態を示す。ピクセル回路６０ａに対して示される電流源は、ソースがＶＤＤに接続され、ドレインがトランジスタＭＮ＿ＡＭＰのドレインに接続されたＰＭＯＳトランジスタＩＰＲを備える。トランジスタＩＰＲは、カレントミラーの出力を形成する。カレントミラーの入力は、全てのピクセル回路に共通のダイオード接続されたＰＭＯＳトランジスタＭＰ１によって形成される。全てのトランジスタＩＰＲのゲートは、トランジスタＭＰ１のゲートに接続されている。トランジスタＭＰ１のゲートとドレインは一緒に、バイアス電流源ＩＰＲｂに接続され、トランジスタＭＰ１のソースは、ＶＤＤに接続されている。

【0114】

ＰＭＯＳトランジスタＭＰ２は、トランジスタＭＰ１に並列に接続され、そのゲートは、全ての電流源ＩＰＲをオフにする目的を果たすアクティブロー信号ＩＰＲｏｆｆによって制御される。信号ＩＰＲｏｆｆが非アクティブ（ハイ）であるとき、トランジスタＭＰ２はオフであり、トランジスタＭＰ１はソースＩＰＲｂからの電流を伝導させる。次いで、この電流は、全てのトランジスタＩＰＲにコピーされる。信号ＩＰＲｏｆｆがアクティブ（ロー）であるとき、トランジスタＩＰＲのゲートは、ＶＤＤに接続され、全てのトランジスタＩＰＲをオフにする。

【0115】

図１２を参照すると、絶対照度検出の基本バージョンを実装するように構成されたフロントエンド回路を例解する図が示されている。装置１００の例示的な実施形態の回路部分３２０が示されている。回路部分３２０は、絶対照度センサのみを実装するように構成されたフロントエンド回路の例示的な実施形態を備え得る。回路部分３２０は、ピクセルクラスタ１２０ａ～１２０ｍのうちの１つ（例えば、ピクセル回路６０ａ～６０ｉを備えるクラスタ）と、ＧＣＤアレイ１０４とを備え得る。示される回路部分３２０は、絶対照度感知の基本バージョンを表し得る。

【0116】

【0117】

【0118】

回路部分３２０の絶対照度検出の基本的な実装形態では、カレントミラー１０２ａ～１０２ｍは実装されない場合がある。例えば、ＧＣＤアレイ１０４は、単一のＧＣＤ回路１１０ａを備え得る。合計された光電流ＩＰＳＵＭ［Ａ］は、電流積分器１９２ａの入力に提示され得る。電流積分器１９２ａは、図１１に関連して示されるようなＣＴＩＡを実装し得る。

【0119】

図１３を参照すると、相対照度検出の基本バージョンを実装するように構成されたフロントエンド回路を例解する図が示されている。装置１００の例示的な実施形態の回路部分３４０が示されている。回路部分３４０は、相対照度センサのみを実装するように構成されたフロントエンド回路の例示的な実施形態を備え得る。回路部分３４０は、ピクセルクラスタ１２０ａ～１２０ｍのうちの１つ（例えば、ピクセル回路６０ａ～６０ｉを備えるクラスタ）と、ＧＣＤアレイ１０４とを備え得る。示される回路部分３４０は、相対照度感知の基本バージョンを表し得る。

【0120】

【0121】

【0122】

回路部分３４０の相対照度検出の基本的な実装形態では、カレントミラー１０２ａ～１０２ｍは実装されない場合がある。例えば、ＧＣＤアレイ１０４は、単一のＧＣＤ回路１１０ａを備え得る。合計された光電流ＩＰＳＵＭ［Ａ］は、ＧＣＤフロントエンド回路１５２ａの入力に提示され得る。回路部分３４０によって実装される相対照度検出の基本的な実装形態では、ピクセルアレイ５２及びＧＣＤ回路１１０ａ～１１０ｍは、機能的に排他的であり得る。例えば、ピクセルアレイ５２は、ＧＣＤ回路１１０ａ～１１０ｍがオンにされるときに、オフにされ、バイパスされ得る。

【0123】

ＧＣＤフロントエンド回路１５２ａは、合計された光電流ＩＰＳＵＭ［Ａ］に応答して、出力ＧＣＤ＿ＰＲ＿ＯＵＴを生成するように構成され得る。ＧＣＤフロントエンド回路１５２ａは、電流源ＩＧＣＤ＿ＰＲと、トランジスタ３４２と、トランジスタ３４４とを備え得る。示された実施例では、トランジスタ３４２及びトランジスタ３４４は、ＮＭＯＳトランジスタとして実装され得る。トランジスタ３４２のドレインは、電圧源（例えば、ＶＤＤ）に接続され得る。トランジスタ３４２のソースは、トランジスタ３４４のゲートに接続され得るノードに接続され得、合計された光電流ＩＰＳＵＭ［Ａ］を受け取り得る。トランジスタ３４２のゲートは、トランジスタ３４４のドレイン、電流源ＩＧＣＤ＿ＰＲ、及び出力ＧＣＤ＿ＰＲ＿ＯＵＴに接続され得るノードに接続され得る。トランジスタ３４４のソースは、接地に接続され得る。電流源ＩＧＣＤ＿ＰＲは、電流源（例えば、ＶＤＤ）と、トランジスタ３４２のゲート、トランジスタ３４４のドレイン、及び出力ＧＣＤ＿ＰＲ＿ＯＵＴを備えるノードとの間に接続され得る。出力ＧＣＤ＿ＰＲ＿ＯＵＴは、図５に関連して示されるように、ＧＣＤローパスフィルタ１５４ａに提示され得る。

【0124】

図１４を参照すると、相対照度センサ及び絶対照度センサを有するピクセルのクラスタを例解する図が示されている。表現３６０が示されている。表現３６０は、ピクセルクラスタ１２０ａ～１２０ｉ、ＡＩＳブロック３６２、ＲＩＳブロック３６４を備え得る。表現３６０は、ピクセルクラスタ１２０ａ～１２０ｉによってキャプチャされたコントラスト変化を測定するために、ＡＩＳとＲＩＳの両方を実装する装置１００の実施例を提供し得る。

【0125】

示された実施例では、ピクセルアレイ５２は、ピクセルクラスタ１２０ａ～１２０ｉを備え得る。ピクセルクラスタ１２０ａ～１２０ｉの各々は、いくつかのピクセル回路６０ａ～６０ｎを備え得る。ピクセルクラスタ１２０ａ～１２０ｉの各々は、光電流ＩＰＨＯＴＯ［０～Ｎ］のうちの１つ以上を受信するように構成され得る。示された実施例では、代表的な実施例として、フォトダイオード５０ｆ～５０ｉのサブセットによって生成された光電流を含むピクセルクラスタ１２０ｃが示されている。フォトダイオード５０ｆ～５０ｉのサブセットの各々は、光電流ＩＰＨＯＴＯ［Ｆ～Ｉ］のうちの１つを生成し得、これは、ピクセルクラスタ１２０ｃ内のピクセル回路６０ａ～６０ｎのサブセットによって受け取り得る。ピクセルクラスタ１２０ａ～１２０ｉの各々は、合計された光電流ＩＰＳＵＭ［０～Ｉ］のうちの１つを生成するように構成され得る。

【0126】

合計された光電流ＩＰＳＵＭ［０～Ｉ］は、それぞれのカレントミラー１０２ａ～１０２ｉ（図示せず）に提示され得る。カレントミラー１０２ａ～１０２ｉは、合計された電流光電流をコピーし、コピーされた光電流ＩＰＣＯＰＹ［０～Ｉ］をＧＣＤアレイ１０４に提示し得る。ＧＣＤアレイ１０４は、ＡＩＳブロック３６２及びＲＩＳブロック３６４を備え得る。

【0127】

ＡＩＳブロック３６２は、ＡＩＳとして実装されたＧＣＤ１１０ａ～１１０ｉを備え得る。ＡＩＳＧＣＤ１１０ａ～１１０ｉの各々は、ピクセルクラスタ１２０ａ～１２０ｉのそれぞれ１つと関連付けられ得る。ＡＩＳＧＣＤ１１０ａ～１１０ｉは、ピクセルクラスタ１２０ａ～１２０ｉの各々の絶対照度値を測定するように構成され得る。例えば、ＡＩＳＧＣＤ１１０ａは、ピクセルクラスタ１２０ａによって提供された合計された光電流ＩＰＨＯＴＯ［０］から生成されたコピーされた光電流ＩＰＣＯＰＹ［０］を受け取り、総和イベントのうちの１つを生成するために使用され得る絶対照度値を判定するように構成され得る。

【0128】

ＲＩＳブロック３６４は、ＲＩＳとして実装されたＧＤＣ１１０ａ’～１１０ｉ’を備え得る。ＲＩＳＧＣＤ１１０ａ’～１１０ｉ’の各々は、ピクセルクラスタ１２０ａ～１２０ｉのそれぞれの１つと関連付けられ得る。ＲＩＳＧＣＤ１１０ａ’～１１０ｉ’は、ピクセルクラスタ１２０ａ～１２０ｉの各々の相対的な照度変化を測定するように構成され得る。例えば、ＲＩＳＧＣＤ１１０ａは、ピクセルクラスタ１２０ａによって提供された合計された光電流ＩＰＨＯＴＯ［０］から生成されたコピーされた光電流ＩＰＣＯＰＹ［０］を受け取り、総和イベントのうちの１つを生成するために使用され得る相対照度変化を判定するように構成され得る。

【0129】

表現３６０は、相対的感知と絶対的感知の両方を実装し得る。絶対測定値及び相対測定値変化は、ピクセルクラスタ１２０ａ～１２０ｉの各々について検出され得る。いくつかの実施形態では、装置１００は、ＲＩＳ又はＡＩＳを使用してコントラスト変化を測定すること（例えば、総和イベントを生成すること）を動的に切り替えるように構成され得る。実施例では、デジタルコア５６及び／又は装置１００の他の構成要素は、ＡＩＳ又はＲＩＳを使用してコントラスト検出を実行するかどうかを判定するために、環境においてキャプチャされたシーンを分析するように構成され得る。例えば、特定のシーンの特性は、イベントストリームＥＶＳＴＭを分析することによって判定され得る（例えば、コントラスト変化の頻度、コントラスト変化の場所、イベント間のコントラスト変化の量、利用可能な周辺光の量、コントラスト変化の数など）。別の実施例では、ＡＩＳ測定又はＲＩＳ測定は、アプリケーションの特定の制約に基づいて、かつ／又はエンドユーザによって所望されるように選択され得る。

【0130】

概して、ＲＩＳを使用して測定を実行すると、ＡＩＳを使用して測定を実行することと比較して、より大きいダイナミックレンジが提供され得、広範囲のＩＰＨＯＴＯ電流内でコントラストを検出することが可能になり得る。概して、ＡＩＳを使用して測定を実行すると、ＲＩＳを使用して測定を実行することと比較して、非常に小さいコントラスト変化を正確に検出することが可能になり得る。一実施例では、ＲＩＳは、周囲光が大幅に変化し得、高精度が重要な要因ではない場合がある用途に対して選択され得る。別の実施例では、ＡＩＳは、背景／周辺光がより静的であり得るが、より高い精度が小さいコントラストを検出するための重要な要因であり得る用途のために選択され得る。更に別の実施例では、ＡＩＳは、コントラスト変化を検出することに加えて、検出された光の絶対測定を提供するように構成され得る。例えば、デジタルコア５６は、絶対光測定を示す値が生成されることを可能にするために、ＡＩＳ測定を選択し得る。光電流の総和を測定するためにＡＩＳとＲＩＳとの間で選択するためのパラメータ及び／又はシナリオは、特定の実装形態の設計基準に従って変更され得る。

【0131】

図１５を参照すると、絶対照度センサを有するピクセルのクラスタを例解する図が示されている。表現３８０が示されている。表現３８０は、ピクセルクラスタ１２０ａ～１２０ｉ及びＡＩＳブロック３６２を備え得る。表現３８０は、ピクセルクラスタ１２０ａ～１２０ｉによってキャプチャされたコントラスト変化を測定するために、ＡＩＳのみを実装する装置１００の実施例を提供し得る。

【0132】

図１４に関連して説明したように、ピクセルクラスタ１２０ａ～１２０ｉの各々は、合計された光電流ＩＰＳＵＭ［０～Ｉ］のうちの１つを生成するように構成され得る。合計された光電流ＩＰＳＵＭ［０～Ｉ］は、それぞれのカレントミラー１０２ａ～１０２ｉ（図示せず）に提示され得る。カレントミラー１０２ａ～１０２ｉは、合計された電流光電流をコピーし、コピーされた光電流ＩＰＣＯＰＹ［０～Ｉ］をＧＣＤアレイ１０４に提示し得る。ＧＣＤアレイ１０４は、ＡＩＳブロック３６２を備え得る。

【0133】

【0134】

表現３８０は、絶対感知を実装し得るが、相対感知は実装しない場合がある。絶対測定値は、ピクセルクラスタ１２０ａ～１２０ｉの各々について検出され得る。２つの絶対値間の照度差を作ることによって、相対値を判定することができる。１つのタイプの照度センサ（例えば、ＡＩＳ又はＲＩＳのいずれか）のみを実装すると、検出の柔軟性を低下させる代償を払って、両方のタイプを実装することに比べ、コスト削減が提供され得る。

【0135】

図１６を参照すると、相対感知波形を例解するグラフが示されている。相対感知グラフ４００が示されている。相対感知グラフ４００は、グラフ４０２及びグラフ４０４を含み得る。グラフ４０２は、リセット信号グラフであり得る。グラフ４０４は、相対電圧出力グラフであり得る。

【0136】

リセット信号グラフ４０２は、ＧＣＤ１１０ａ～１１０ｍのうちの１つ以上のＲＩＳ実装形態のための信号ＲＳＴを例解し得る。例えば、リセット信号グラフ４０２は、図５～図７に関連して示されるような信号ＲＳＴを含み得る。リセット信号グラフ４０２は、軸４０６及び軸４０８を含み得る。軸４０６は、信号ＲＳＴの電圧レベルを表し得る。軸４０８は時間を表し得る。

【0137】

リセット信号グラフ４０２は、いくつかのリセットアクティブ化４１０ａ～４１０ｃを含み得る。リセットアクティブ化４１０ａ～４１０ｃは、信号ＲＳＴがアサートされているときを例解し得る。示された実施例では、信号ＲＳＴは、３つの異なる時間にアクティブ化され得る。いくつかの実施形態では、信号ＲＳＴは、総和イベントのうちの１つが生成された後に、信号ＡＣＫＢに応答して生成され得る。ＲＩＳ実装形態では、信号ＲＳＴは必ずしも特定の周波数に従ってアサートされない場合がある。

【0138】

相対電圧出力グラフ４０４は、出力電圧を例解し得る。実施例では、出力電圧は、図５～図７に関連して示されたＧＣＤハイパスフィルタ及び利得段１５６ａ～１５６ｍによって生成された電圧（例えば、信号ＧＣＤ＿ＤＩＦＦ＿ＯＵＴ）であり得る。相対電圧出力グラフ４０４は、軸４２０及び軸４２２を含み得る。軸４２０は、相対電圧出力を表し得る。軸４２２は、時間を表し得る。リセット信号グラフ４０２及び相対電圧出力グラフ４０４は、時間に対して整列され得る。

【0139】

リセット電圧４２４が示されている。リセット電圧４２４は、信号ＲＳＴに応答して出力電圧がリセットされる基準電圧レベルの予め定義されたレベルを表し得る。出力電圧は、照度の変化に応じて増加又は減少し得る。例えば、出力電圧の増加又は減少は、光電流の総和に基づいて判定され得る。出力電圧は、正及び負の基準電圧（例えば、正の基準電圧ＶＲＥＦ＿ＰＯＳ及び負の基準電圧ＶＲＥＦ＿ＮＥＧ）と比較され得る。

【0140】

リセットアクティブ化４１０ａの時点において、出力電圧の値４２６は、リセット電圧４２４にリセットされ得る。照度の増加に応答して生成された光電流の総和に応答して、出力電圧の増加レベル４２８が生成され得る。出力電圧の増加レベル４２８は、正の基準電圧ＶＲＥＦ＿ＰＯＳと交差し得る（例えば、到達する、超える、より高くなるなど）。正の総和イベントは、出力電圧が正の基準電圧ＶＲＥＦ＿ＰＯＳと交差することに応答して、生成され得る。信号ＲＳＴは、総和イベントが肯定応答された後に生成されて、ＧＣＤをリセットし得る。

【0141】

リセットアクティブ化４１０ｂは、正の総和イベントに応答して、生成され得る。リセットアクティブ化４１０ｂの時間において、電圧降下４３０は、出力電圧をリセット電圧４２４にリセットするために、出力電圧を正の基準電圧ＶＲＥＦ＿ＰＯＳから値４３２に変化させ得る。照度の減少に応答して生成された光電流の総和に応答して、出力電圧の減少レベル４３４が生成され得る。示された実施例では、減少レベル４３４の傾きは、増加レベル４２８の傾きによって表される増加照度の変化率よりも、減少照度の変化率が大きいことを示す場合がある。出力電圧の減少レベル４３４は、負の基準電圧ＶＲＥＦ＿ＮＥＧと交差（例えば、到達する、超える、下回るなど）し得る。負の総和イベントは、出力電圧が負の基準電圧ＶＲＥＦ＿ＮＥＧと交差することに応答して、生成され得る。信号ＲＳＴは、ＧＣＤをリセットするために総和イベントの後に生成され得る。

【0142】

リセットアクティブ化４１０ｃは、負の総和イベントに応答して、生成され得る。リセットアクティブ化４１０ｃの時間において、電圧降下４３６は、出力電圧をリセット電圧４２４にリセットするために、出力電圧を負の基準電圧ＶＲＥＦ＿ＮＥＧから値４３８に変化させ得る。ＧＣＤは、総和イベントを生成するために、出力電圧の変化を正及び負の基準電圧と比較し続ける場合がある。

【0143】

図１７を参照すると、絶対感知波形を例解するグラフが示されている。絶対感知グラフ４５０が示されている。是体感知グラフ４５０は、グラフ４５２及びグラフ４５４を含み得る。グラフ４５２は、リセット信号グラフであり得る。グラフ４５４は、絶対電圧出力グラフであり得る。

【0144】

リセット信号グラフ４５２は、ＧＣＤ１１０ａ～１１０ｍのうちの１つ以上のＡＩＳ実装形態のための信号ＲＳＴを例解し得る。例えば、リセット信号グラフ４５２は、図８～図９に関連して示されるような信号ＲＳＴを含み得る。リセット信号グラフ４５２は、軸４５６及び軸４５８を含み得る。軸４５６は、信号ＲＳＴの電圧レベルを表し得る。軸４５８は時間を表し得る。

【0145】

リセット信号グラフ４５２は、いくつかのリセットアクティブ化４６０ａ～４６０ｃを含み得る。リセットアクティブ化４６０ａ～４６０ｃは、信号ＲＳＴがアサートされているときを例解し得る。示された実施例では、信号ＲＳＴは、３つの異なる時間にアクティブ化され得る。リセットアクティブ化４６０ａ～４６０ｃは、ＡＩＳのリセットフェーズのタイミングに従って周期的に生成され得る。示された実施例では、リセットフェーズの長さ（例えば、リセットアクティブ化４６０ａ～４６０ｃの各々が続き得る時間量）は、ＴＲＳＴであり得、積分フェーズの長さ（例えば、リセットアクティブ化４６０ａ～４６０ｃの各々の間の時間量）は、ＴＩＮＴであり得る。概して、積分フェーズの時間長ＴＩＮＴは、リセットフェーズの時間長ＴＲＳＴよりも長い場合がある。ＴＲＳＴ及びＴＩＮＴのための時間量は、特定の実装形態の設計基準に従って変更され得る。

【0146】

絶対電圧出力グラフ４５４は、出力電圧の絶対値を例解し得る。実施例では、出力電圧の絶対値は、図８～図９に関連して示される絶対照明値回路１９４ａ～１９４ｍによって生成された電圧であり得る。絶対電圧出力グラフは、軸４７０及び軸４７２を含み得る。軸４７０は、絶対電圧出力を表し得る。軸４７２は、時間を表し得る。リセット信号グラフ４５２及び絶対電圧出力グラフ４５４は、時間に対して整列され得る。

【0147】

リセット電圧４７４が示されている。リセット電圧４７４は、信号ＲＳＴに応答して絶対出力電圧がリセットされる基準電圧レベルの予め定義されたレベルを表し得る。絶対出力電圧は、照度の変化に基づいて増加し得る。例えば、出力電圧の増加は、光電流の総和に基づいて判定され得る。光電流の総和は、絶対値に変換され得るので、出力電圧は、照度の増加又は照度の減少が検出されているかどうかにかかわらず、正の値であり得る。

【0148】

ＡＩＳを実装するＧＤＣ１１０ａ～１１０ｍは、２つの主なフェーズで動作し得る。フェーズの一方はリセットされ得、フェーズの他方は積分であり得る。各積分の終了時の絶対電圧をサンプリングして、前の積分サンプルの絶対電圧と比較し得る。絶対電圧は、リセットフェーズでリセットされ得る。リセットフェーズは、リセットアクティブ化４６０ａ～４６０ｃに応答して、アクティブ化され得る。示された実施例では、リセットアクティブ化４６０ａ～４６０ｃは、周期的にアクティブ化され得る。例えば、リセットアクティブ化４６０ａ～４６０ｃの各々は、所定の時間量の後に生成され得る。

【0149】

積分フェーズ中、絶対電圧出力は、ピーク４７６に達するまで増加し得る。ピーク４７６は、リセットフェーズを開始するためにリセットアクティブ化４６０ａが生成されるときの絶対電圧レベルであり得る。絶対電圧出力をリセット電圧レベル４７４にリセットするために、リセットアクティブ化４６０ａに応答して、電圧降下４７８が生じ得る。ピーク４７６における電圧とリセット電圧レベル４７４との間の差は、電圧変化ΔＶ０であり得る。

【0150】

リセットフェーズの終了後（例えば、信号ＲＳＴがリセットアクティブ化４６０ａの終了時にデアサートされるとき）、次の積分フェーズが開始し得る。積分フェーズ中、絶対電圧出力は、ピーク４８０に達するまで（例えば、リセットフェーズの終了から時間量ＴＩＮＴの後）増加し得る。ピーク４８０は、次のリセットフェーズを開始するためにリセットアクティブ化４６０ｂが生成されるときの、絶対電圧レベルであり得る。絶対電圧出力をリセット電圧レベル４７４にリセットするために、リセットアクティブ化４６０ｂに応答して、電圧降下４８２が生じ得る。ピーク４８０における電圧とリセット電圧レベル４７４との間の差は、電圧変化ΔＶ１であり得る。

【0151】

比較器１９８ａ～１９８ｍは、現在の電圧変化（例えば、ΔＶ１）を前の電圧変化（例えば、ΔＶ０）と比較し、総和イベントを生成するかどうかを判定するように構成され得る。示された実施例では、電圧変化ΔＶ１は、電圧変化ΔＶ０よりも大きい場合がある。一実施例では、ヌル値が閾値として使用され得、電圧変化間の正の変化比較（例えば、ΔＶ１＞ΔＶ０）に応答して、正の総和イベントが生成され得る。別の実施例では、電圧変化間の差が予め定義された正の基準電圧レベル（例えば、ΔＶ１－ΔＶ０＞ＶＲＥＦ＿ＰＯＳ）と比較され、正の総和イベントを生成するかどうかを判定する場合がある。更に別の実施例では、電圧変化の比を正の基準電圧レベルと比較し得る。例えば、デジタルコア５６は、正の基準電圧のための予め定義されたレベルをプログラムするように構成され得る。いくつかの実施形態では、正の基準電圧は、一定の（例えば、予め定義された）閾値であり得る。いくつかの実施形態では、正の基準電圧は、絶対電圧出力の比（又はパーセンテージ）であり得る。正の総和イベントを判定するために絶対電圧の変化を比較するために使用される特定の値及び／又は閾値は、特定の実装形態の設計基準に従って変更され得る。

【0152】

リセットフェーズの終了後（例えば、信号ＲＳＴが、リセットアクティブ化４６０ｂの終了時にデアサートされるとき）、次の積分フェーズが開始し得る。積分フェーズ中、絶対電圧出力は、ピーク４８４に達するまで（例えば、リセットフェーズの終了から時間量ＴＩＮＴの後）増加し得る。ピーク４８４は、次のリセットフェーズを開始するためにリセットアクティブ化４６０ｃが生成されるときの、絶対電圧レベルであり得る。絶対電圧出力をリセット電圧レベル４７４にリセットするために、リセットアクティブ化４６０ｃに応答して、電圧降下４８６が生じ得る。ピーク４８４における電圧とリセット電圧レベル４７４との間の差は、電圧変化ΔＶ２であり得る。

【0153】

比較器１９８ａ～１９８ｍは、現在の電圧変化（例えば、ΔＶ２）を前の電圧変化（例えば、ΔＶ１）と比較し、総和イベントを生成するかどうかを判定するように構成され得る。示された実施例では、電圧変化ΔＶ２は、電圧変化ΔＶ１よりも小さい場合がある。一実施例では、ヌル値が閾値として使用され得、電圧変化間の負の変化比較（例えば、ΔＶ２＜ΔＶ１）に応答して、負の総和イベントが生成され得る。別の実施例では、電圧変化間の差が予め定義された負の基準電圧レベル（例えば、ΔＶ２－ΔＶ１＜ＶＲＥＦ＿ＮＥＧ）と比較され、負の総和イベントを生成するかどうかを判定する場合がある。更に別の実施例では、電圧変化の比を負の基準電圧レベルと比較することができる。例えば、デジタルコア５６は、負の基準電圧のための予め定義されたレベルをプログラムするように構成され得る。いくつかの実施形態では、負の基準電圧は、一定の（例えば、予め定義された）閾値であり得る。いくつかの実施形態では、負の基準電圧は、絶対電圧出力の比（又はパーセンテージ）であり得る。負の総和イベントを判定するために絶対電圧の変化を比較するために使用される特定の値及び／又は閾値は、特定の実装形態の設計基準に従って変更され得る。

【0154】

ＡＩＳは、電圧の変化を判定するために、積分フェーズ及びリセットフェーズを連続的に繰り返し得る。各積分段階の後、現在検出された電圧変化は、以前に検出された電圧変化と比較され得る。電圧変化の差が正である場合、正の総和イベントが生成され得る。電圧変化の差が負である場合、負の総和イベントが生成され得る。リセットフェーズと積分フェーズとの間の切り替えは、ＣＴＩＡ回路１９２ａ～１９２ｍ（図１１に関連して示される）によって実行され得る。

【0155】

図１８を参照すると、方法（又はプロセス）５５０が示されている。方法５５０は、視覚ニューロモルフィックセンサでのグローバル及びクラスタコントラスト検出を実施し得る。方法５５０は、概して、ステップ（又は状態）５５２、ステップ（又は状態）５５４、ステップ（又は状態）５５６、ステップ（又は状態）５５８、ステップ（又は状態）５６０、決定ステップ（又は状態）５６２、ステップ（又は状態）５６４、決定ステップ（又は状態）５６６、ステップ（又は状態）５６８、及びステップ（又は状態）５７０を含む。

【0156】

ステップ５５２は、方法５５０を開始し得る。ステップ５５４では、フォトダイオード５０ａ～５０ｎは各々、装置１００の近くの環境で検出された光入力ＬＩＮに応答して、光電流ＩＰＨＯＴＯ［０～Ｎ］のうちの１つを生成し得る。光電流ＩＰＨＯＴＯ［０～Ｎ］は、ピクセルアレイ５２のピクセル６０ａ～６０ｎに提示され得る。次に、方法５５０は、ステップ５５６及びステップ５５８に進み得る。

【0157】

ステップ５５６において、ピクセル６０ａ～６０ｎは各々、光電流ＩＰＨＯＴＯ［０～Ｎ］に応答して、イベントストリームＥＶＳＴＭに対するイベント（例えば、正のイベント又は負のイベント）を生成するように構成され得る。ピクセル６０ａ～６０ｎは、ピクセルアレイ５２がアクティブ化される（例えば、信号ＢＹＰＡＳＳがデアサートされる）ときにのみイベントを生成し得る。信号ＢＹＰＡＳＳがアサートされる場合、ピクセルアレイ５２は、非アクティブ化され得、イベントが生成されない場合がある。概して、ステップ５５６は、ステップ５５８～５７０と並行して、かつ／又は実質的に並行して実行され得る。次に、方法５５０は、ステップ５５４に戻り得る。

【0158】

ステップ５５８では、ピクセル６０ａ～６０ｎのクラスタ１２０ａ～１２０ｍの各々は、光電流の総和ＩＰＳＵＭ［０～Ｍ］を生成し得る。光電流の総和ＩＰＳＵＭ［０～Ｍ］は、カレントミラー１０２ａ～１０２ｍに提示され得、光電流のコピーされた総和ＩＰＣＯＰＹ［０～Ｍ］は、ＧＣＤアレイ１０４内のＧＣＤ１１０ａ～１１０ｍに提示され得る。次に、ステップ５６０では、ＧＣＤ１１０ａ～１１０ｍは、光電流ＩＰＣＯＰＹ［０～Ｍ］のコピーされた総和に対して測定を実行し得る。一実施例では、測定は、絶対照度測定を含み得る。別の実施例では、測定は相対照度測定を含み得る。更に別の実施例では、デジタルコア５６は、ＧＣＤアレイ１０４が絶対照度測定を使用することを可能にすることと、相対照度測定を使用することとの間で選択するように構成され得る。次に、方法５５０は、決定ステップ５６２に進み得る。

【0159】

決定ステップ５６２では、ＧＣＤ１１０ａ～１１０ｍは、検出されたコントラスト変化が正の閾値を超えるかどうかを判定し得る。実施例では、コントラスト変化は、コピーされた合計された光電流ＩＰＣＯＰＹ［０～Ｍ］の成分の各々について、ＧＣＤ１１０ａ～１１０ｍによって比較され得る。コントラスト変化のうちの１つ以上が正の閾値を超える場合、方法５５０は、ステップ５６４に進み得る。ステップ５６４では、ＧＣＤ１１０ａ～１１０ｍは、正の総和イベント（例えば、ＰＯＳ）を生成し得る。次に、方法５５０は、ステップ５５４に戻り得る。決定ステップ５６２では、コントラスト変化が正の閾値を超えない場合、方法５５０は、決定ステップ５６６に進み得る。

【0160】

決定ステップ５６６では、ＧＣＤ１１０ａ～１１０は、検出されたコントラスト変化が負の閾値を超えるかどうかを判定し得る。実施例では、コントラスト変化は、コピーされた合計された光電流ＩＰＣＯＰＹ［０～Ｍ］の成分の各々について、ＧＣＤ１１０ａ～１１０ｍによって比較され得る。コントラスト変化のうちの１つ以上が負の閾値を超える場合、方法５５０は、ステップ５６８に進み得る。ステップ５６８では、ＧＣＤ１１０ａ～１１０ｍは、負の総和イベント（例えば、ＮＥＧ）を生成し得る。次に、方法５５０は、ステップ５５４に戻り得る。決定ステップ５６６では、コントラスト変化が負の閾値を超えない場合、方法５５０は、ステップ５７０に進み得る。

【0161】

例解目的のために、ステップ５６２～５６８を順次示し得る。いくつかの実施形態では、ステップ５６２～５６８は、連続して実行され得る。いくつかの実施形態では、ステップ５６２～５８６は、並列に、かつ／又は実質的に並列に実行され得る。ステップ５７０では、ＧＣＤ１１０ａ～１１０ｍは、総和イベントのうちの１つを生成しない場合がある。次に、方法５５０は、ステップ５５４に戻り得る。

【0162】

図１９を参照すると、方法（又はプロセス）６００が示されている。方法６００は、絶対照度センサを使用して、シーン内の照度の変化を検出し得る。方法６００は、概して、ステップ（又は状態）６０２、ステップ（又は状態）６０４、ステップ（又は状態）６０６、ステップ（又は状態）６０８、ステップ（又は状態）６１０、ステップ（又は状態）６１２、ステップ（又は状態）６１４、ステップ（又は状態）６１６、決定ステップ（又は状態）６１８、ステップ（又は状態）６２０、決定ステップ（又は状態）６２２、ステップ（又は状態）６２４、ステップ（又は状態）６２６、決定ステップ（又は状態）６２８、ステップ（又は状態）６３０、及びステップ（又は状態）６３２を含む。

【0163】

ステップ６０２は、方法６００を開始し得る。ステップ６０４において、ＡＩＳを実装するＧＣＤ１１０ａ～１１０ｍは、リセットフェーズを開始し得る。一実施例では、電流積分器１９２ａ～１９２ｍのリセットスイッチ２９０は、リセットフェーズを開始（例えば、電圧を予め定義されたリセットレベルにリセット）し得る。ステップ６０６では、リセットフェーズにおいて、絶対照明値回路１９４ａ～１９４ｍは、絶対出力電圧をリセット基準レベルに設定し得る。次に、ステップ６０８では、ＡＩＳを実装するＧＣＤ１１０ａ～１１０ｍは、積分フェーズを開始し得る。一実施例では、電流積分器１９２ａ～１９２ｍのリセットスイッチ２９０は、積分フェーズを開始し得る。次に、方法６００は、ステップ６１０に進み得る。

【0164】

ステップ６１０では、電流積分器１９２ａ～１９２ｍは、光電流ＩＰＣＯＰＹ［０～Ｍ］のコピーされた総和を受信し得る。次に、ステップ６１２では、絶対照明値回路１９４ａ～１９４ｍは、光電流の合計を絶対電圧に変換し得る。ステップ６１４では、絶対照明値回路１９４ａ～１９４ｍは、（例えば、次の電流積分フェーズでの比較に使用するため）現在の時間の絶対電圧を記憶し得る。次に、ステップ６１６では、減算回路１９６ａ～１９６ｍは、比較器１９８ａ～１９８ｍが現在の絶対電圧値を前の絶対電圧値と比較することを可能にするために、現在の時間（例えば、電流積分フェーズ）の絶対電圧と前の時間からの絶対電圧（例えば、前の積分フェーズ中に生成された記憶された絶対電圧）との間の差を判定し得る。次に、方法６００は、決定ステップ６１８に進み得る。

【0165】

決定ステップ６１８では、比較器１９８ａ～１９８ｍは、現在の絶対電圧値と前の絶対電圧値との間の差が、正の基準電圧よりも大きいかどうかを判定し得る。実施例では、絶対電圧とリセット値との間のデルタを判定し、減算して、一連の２つの積分フェーズ間のコントラスト変化の量を判定し得る。この差は、正の基準電圧値ＶＲＥＦ＿ＰＯＳと比較され得る。絶対電圧値間の差が正の基準電圧よりも大きい場合、方法６００は、ステップ６２０に進み得る。ステップ６２０では、比較器１９８ａ～１９８ｍは、正の総和イベント（例えば、ＰＯＳ）を生成し得る。次に、方法６００は、ステップ６２６に進み得る。決定ステップ６１８では、絶対電圧値間の差が正の基準電圧よりも大きくない場合、方法６００は、決定ステップ６２２に進み得る。

【0166】

決定ステップ６２２では、比較器１９８ａ～１９８ｍは、現在の絶対電圧値と前の絶対電圧値との間の差が、負の基準電圧よりも小さいかどうかを判定し得る。実施例では、絶対電圧とリセット値との間のデルタを判定し、減算して、一連の２つの積分フェーズ間のコントラスト変化の量を判定し得る。この差は、負の基準電圧値ＶＲＥＦ＿ＮＥＧと比較され得る。絶対電圧値間の差が、負の基準電圧よりも小さい場合、方法６００は、ステップ６２４に進み得る。ステップ６２４では、比較器１９８ａ～１９８ｍは、負の総和イベント（例えば、ＮＥＧ）を生成し得る。次に、方法６００は、ステップ６２６に進み得る。ステップ６２６では、ＧＣＤハンドシェイクロジック１６２は、肯定応答信号ＡＣＫＢを待つ場合がある。次に、方法６００は、決定ステップ６２８に進み得る。

【0167】

決定ステップ６２８では、ＧＣＤハンドシェイクロジック１６２は、肯定応答信号ＡＣＫＢが受信されているかどうかを判定し得る。肯定応答信号ＡＣＫＢがまだ受信されていない場合、方法６００は、ステップ６２６に戻り得る。肯定応答信号ＡＣＫＢが受信されている場合、方法６００は、ステップ６３２に進み得る。

【0168】

決定ステップ６２２では、絶対電圧値の差が負の基準電圧よりも小さくない場合、方法６００は、ステップ６３０に進み得る。例解目的のために、ステップ６１８～６２４を順次示し得る。しかしながら、ステップ６１８～６２４のうちの１つ以上は、並列に、かつ／又は実質的に並列に実行され得る。ステップ６３０では、ＧＣＤ１１０ａ～１１０ｍは、総和イベントを生成しない場合がある（例えば、最後の積分フェーズ以降、特定のピクセルクラスタ１２０ａ～１２０ｍに対して著しい量の照度変化が存在していない場合がある）。次に、方法６００は、ステップ６３２に進み得る。ステップ６３２では、ＧＣＤハンドシェイクロジック１６２は、次のリセットフェーズを開始するためにリセット信号ＲＳＴを生成し得る。次に、方法６００は、ステップ６０４に戻り得る。

【0169】

図２０を参照すると、方法（又はプロセス）６５０が示されている。方法６５０は、相対照度センサを使用してシーン内の照度の変化を検出し得る。方法６５０は、概して、ステップ（又は状態）６５２、ステップ（又は状態）６５４、ステップ（又は状態）６５６、ステップ（又は状態）６５８、決定ステップ（又は状態）６６０、ステップ（又は状態）６６２、ステップ（又は状態）６６４、決定ステップ（又は状態）６６６、ステップ（又は状態）６６８、ステップ（又は状態）６７０、決定ステップ（又は状態）６７２、ステップ（又は状態）６７４、ステップ（又は状態）６７６、及びステップ（又は状態）６７８を含む。

【0170】

ステップ６５２は、方法６５０を開始し得る。いくつかの実施形態では、デジタルコア５６は、キャプチャされたシーンに基づいて、ローパスフィルタ帯域幅、基準電圧、バイアスなどをプログラムし得る。ステップ６５４では、ＧＣＤフロントエンド回路１５２ａ～１５２ｍは、光電流ＩＰＣＯＰＹ［０～Ｍ］のコピーされた総和を受信し得る。次に、ステップ６５６では、ＧＣＤフロントエンド回路１５２ａ～１５２ｍは、光電流の総和を電圧値（例えば、ＧＣＤ＿ＰＲ＿ＯＵＴ）に変換し得る。ＧＣＤ回路１１０ａ～１１０ｍは、電圧値に対してローパスフィルタリング及びバッファリングを実行するためにＧＣＤローパスフィルタ１５４ａ～１５４ｍを実装し、利得演算に応答して相対電圧値を生成し、ハイパスフィルタリングを実行するためにＧＣＤハイパス及び利得段１５６ａ～１５６ｍを実装するように更に構成され得る。次に、ステップ６５８では、ＧＣＤ比較器１５８ａ～１５８ｍは、相対電圧値を正の電圧閾値ＶＲＥＦ＿ＰＯＳと比較し得る。次に、方法６５０は、決定ステップ６６０に進み得る。

【0171】

決定ステップ６６０では、ＧＣＤ比較器１５８ａ～１５８ｍは、相対電圧値が正の閾値基準電圧よりも大きいかどうかを判定し得る。相対電圧値がより大きい場合、方法６５０は、ステップ６６２に進み得る。ステップ６６２では、ＧＣＤ比較器１５８ａ～１５８ｍは、正の総和イベント（例えば、ＰＯＳ）を生成し得る。次に、方法６５０は、ステップ６７０に進み得る。決定ステップ６６０では、相対電圧値が正の閾値基準電圧よりも大きくない場合、方法６５０は、ステップ６６４に進み得る。ステップ６６４では、ＧＣＤ比較器１５８ａ～１５８ｍは、相対電圧値を負の電圧閾値ＶＲＥＦ＿ＮＥＧと比較し得る。次に、方法６５０は、決定ステップ６６６に進み得る。

【0172】

決定ステップ６６６では、ＧＣＤ比較器１５８ａ～１５８ｍは、相対電圧値が負の閾値基準電圧よりも小さいかどうかを判定し得る。相対電圧値がより小さい場合、方法６５０は、ステップ６６８に進み得る。ステップ６６８では、ＧＣＤ比較器１５８ａ～１５８ｍは、負の総和イベント（例えば、ＮＥＧ）を生成し得る。次に、方法６５０は、ステップ６７０に進み得る。ステップ６７０では、ＧＣＤハンドシェイクロジック１６２は、肯定応答信号ＡＣＫＢを待つ場合がある。次に、方法６５０は、決定ステップ６７２に進み得る。

【0173】

決定ステップ６７２では、ＧＣＤハンドシェイクロジック１６２は、肯定応答信号ＡＣＫＢがデジタルコア５６から受信されているかどうかを判定し得る。肯定応答信号ＡＣＫＢが受信されていない場合、方法６５０はステップ６７０に戻り得る。肯定応答信号ＡＣＫＢが受信されている場合、方法６５０は、ステップ６７６に進み得る。

【0174】

決定ステップ６６６では、相対電圧値が負の閾値基準電圧以上である場合、方法６５０はステップ６７４に進み得る。例解目的のために、ステップ６５８～６６８を順次示し得る。しかしながら、ステップ６５８～６６８のうちの１つ以上は、並列に、かつ／又は実質的に並列に実行され得る。ステップ６７４では、ＧＣＤ１１０ａ～１１０ｍは、総和イベントを生成しない場合がある（例えば、特定のピクセルクラスタ１２０ａ～１２０ｍに対して著しい量の照度変化が存在していない場合がある）。次に、方法６５０は、ステップ６７６に進み得る。ステップ６７６では、ＧＣＤハンドシェイクロジック１６２は、リセット信号ＲＳＴを生成し得る。ステップ６７８では、相対電圧値はリセット電圧レベルにリセットされ得る。次に、方法６５０は、ステップ６５４に戻り得る。

【図1】