ホーム > 特許ランキング > 日本アンテナ株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024111877
(43)【公開日】2024-08-20
(54)【発明の名称】ウィルキンソン分配器
(51)【国際特許分類】
H01P 5/19 20060101AFI20240813BHJP
H03H 7/48 20060101ALI20240813BHJP
【ＦＩ】
H01P5/19 B
H03H7/48 Z
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2023016550
(22)【出願日】2023-02-07
(71)【出願人】
【識別番号】000227892
【氏名又は名称】日本アンテナ株式会社
(74)【代理人】
【識別番号】100102635
【弁理士】
【氏名又は名称】浅見 保男
(74)【代理人】
【識別番号】110002767
【氏名又は名称】弁理士法人ひのき国際特許事務所
(72)【発明者】
【氏名】近藤 和尭
(72)【発明者】
【氏名】曹 奇峰
(57)【要約】
【課題】 使用する周波数帯域において規格を満足する端子間結合損失を得る。
【解決手段】 ウィルキンソン分配器１０の入力端子ＩＮの後にイコライザー回路部ＥＱＩＮを接続すると共に、出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３の前にイコライザー回路部ＥＱＯＵＴ１，ＥＱＯＵＴ２，ＥＱＯＵＴ３を接続する。イコライザー回路は、使用周波数帯域の高域より低域の損失が大きくされている周波数特性とされている。これにより、使用する周波数帯域において１８ｄＢ以上の端子間結合損失が得られる。
【選択図】 図１
【解決手段】 ウィルキンソン分配器１０の入力端子ＩＮの後にイコライザー回路部ＥＱＩＮを接続すると共に、出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３の前にイコライザー回路部ＥＱＯＵＴ１，ＥＱＯＵＴ２，ＥＱＯＵＴ３を接続する。イコライザー回路は、使用周波数帯域の高域より低域の損失が大きくされている周波数特性とされている。これにより、使用する周波数帯域において１８ｄＢ以上の端子間結合損失が得られる。
【選択図】 図１
【特許請求の範囲】
【請求項1】
入力端子と、
該入力端子に接続されているイコライザー回路からなる第１のイコライザー部と、
該第１のイコライザー部の出力側に接続されている分布定数型のウィルキンソン回路からなる第１のウィルキンソン回路部と、
該第１のウィルキンソン回路部の出力側の一端に接続されている分布定数型のウィルキンソン回路からなる第２のウィルキンソン回路部と、
前記第１のウィルキンソン回路部の出力側の他端に接続されている分布定数型のウィルキンソン回路からなる第３のウィルキンソン回路部と、
前記第２のウィルキンソン回路部の出力側に接続されている複数のイコライザー回路からなる第２のイコライザー部と、
前記第３のウィルキンソン回路部の出力側に接続されている複数のイコライザー回路からなる第３のイコライザー部と、
前記第２のイコライザー部および前記第３のイコライザー部の出力側にそれぞれ接続されている複数の出力端子と、
を備え、
前記第１のイコライザー部と前記第２のイコライザー部と前記第３とのイコライザー部とにおけるイコライザー回路は、使用周波数帯域の高域より低域の損失が大きくされている周波数特性とされていることを特徴とするウィルキンソン分配器。
該入力端子に接続されているイコライザー回路からなる第１のイコライザー部と、
該第１のイコライザー部の出力側に接続されている分布定数型のウィルキンソン回路からなる第１のウィルキンソン回路部と、
該第１のウィルキンソン回路部の出力側の一端に接続されている分布定数型のウィルキンソン回路からなる第２のウィルキンソン回路部と、
前記第１のウィルキンソン回路部の出力側の他端に接続されている分布定数型のウィルキンソン回路からなる第３のウィルキンソン回路部と、
前記第２のウィルキンソン回路部の出力側に接続されている複数のイコライザー回路からなる第２のイコライザー部と、
前記第３のウィルキンソン回路部の出力側に接続されている複数のイコライザー回路からなる第３のイコライザー部と、
前記第２のイコライザー部および前記第３のイコライザー部の出力側にそれぞれ接続されている複数の出力端子と、
を備え、
前記第１のイコライザー部と前記第２のイコライザー部と前記第３とのイコライザー部とにおけるイコライザー回路は、使用周波数帯域の高域より低域の損失が大きくされている周波数特性とされていることを特徴とするウィルキンソン分配器。
【請求項2】
前記第１のウィルキンソン回路部と前記第２のウィルキンソン回路部と前記第３のウィルキンソン回路部とは少なくとも２段に縦続接続されたウィルキンソン回路から構成されていることを特徴とする請求項１に記載のウィルキンソン分配器。
【請求項3】
前記第２のイコライザー部と前記第３のイコライザー部とは、前記イコライザー回路が２段縦続接続されて構成されていることを特徴とする請求項１に記載のウィルキンソン分配器。
【請求項4】
前記第２のイコライザー部と前記第３のイコライザー部とは、前記イコライザー回路が２段縦続接続されている間とアースとの間に減衰器が接続されていることを特徴とする請求項３に記載のウィルキンソン分配器。
【請求項5】
前記第２のイコライザー部と前記第３のイコライザー部とは、前記イコライザー回路が２段縦続接続されている間とアースとの間に減衰器とインダクタとの直列回路が接続されていることを特徴とする請求項３に記載のウィルキンソン分配器。
【請求項6】
前記第１のウィルキンソン回路部と前記第２のウィルキンソン回路部と前記第３のウィルキンソン回路部とが、基板の一面上に形成されたストリップ線路の線路パターンから構成され、
前記第１のイコライザー部における前記イコライザー回路が、前記入力端子と前記第１のウィルキンソン回路部とを接続する前記基板の一面上に形成された入力側パターンに設けられ、
前記第２のイコライザー部および前記第３のイコライザー部における前記イコライザー回路が、前記第２のウィルキンソン回路部と前記第３のウィルキンソン回路部とのそれぞれの出力側と前記複数の出力端子とをそれぞれ接続する前記基板の一面上に形成された複数の出力側パターンのそれぞれに設けられていることを特徴とする請求項１ないし５のいずれかに記載のウィルキンソン分配器。
前記第１のイコライザー部における前記イコライザー回路が、前記入力端子と前記第１のウィルキンソン回路部とを接続する前記基板の一面上に形成された入力側パターンに設けられ、
前記第２のイコライザー部および前記第３のイコライザー部における前記イコライザー回路が、前記第２のウィルキンソン回路部と前記第３のウィルキンソン回路部とのそれぞれの出力側と前記複数の出力端子とをそれぞれ接続する前記基板の一面上に形成された複数の出力側パターンのそれぞれに設けられていることを特徴とする請求項１ないし５のいずれかに記載のウィルキンソン分配器。
【請求項7】
前記第１のイコライザー部における前記イコライザー回路は、抵抗と、該抵抗を挟むように配置された２つのキャパシタとが並列に前記入力側パターンに接続されており、
前記第２のイコライザー部および前記第３のイコライザー部とにおける前記イコライザー回路は、キャパシタと抵抗とが並列に前記複数の出力側パターンのそれぞれに接続されていることを特徴とする請求項６に記載のウィルキンソン分配器。
前記第２のイコライザー部および前記第３のイコライザー部とにおける前記イコライザー回路は、キャパシタと抵抗とが並列に前記複数の出力側パターンのそれぞれに接続されていることを特徴とする請求項６に記載のウィルキンソン分配器。
【請求項8】
前記第１のイコライザー部における前記イコライザー回路は、抵抗と、該抵抗を挟むように配置された２つのキャパシタとが並列に前記入力側パターンに接続されており、
前記第２のイコライザー部および前記第３のイコライザー部におけるイコライザー回路は、抵抗と、該抵抗を挟むように配置された２つのキャパシタとが前記複数の出力側パターンのそれぞれに接続されていることを特徴とする請求項６に記載のウィルキンソン分配器。
前記第２のイコライザー部および前記第３のイコライザー部におけるイコライザー回路は、抵抗と、該抵抗を挟むように配置された２つのキャパシタとが前記複数の出力側パターンのそれぞれに接続されていることを特徴とする請求項６に記載のウィルキンソン分配器。
【請求項9】
前記基板が導電性のケースに収納されており、同軸端子とされた前記入力端子が前記ケースから突出するように設けられていると共に、同軸端子とされた前記複数の出力端子が前記ケースから突出するように設けられ、前記基板の他面とアースとして機能する前記ケースの内面との間に空気層が設けられており、前記アースは前記線路パターンと前記入力側パターンと前記出力側パターンに対するグランドとされていることを特徴とする請求項６に記載のウィルキンソン分配器。
【請求項10】
前記導電性のケースがＵ字状に折り曲げられて形成されて、前記基板は前記ケースの内部のＵ字状の溝内に折り曲げられて収納されており、前記入力端子と前記複数の出力端子とが、前記ケースの前面に並んで配置されていることを特徴とする請求項９に記載のウィルキンソン分配器。
【請求項11】
前記ケースの素材とは別素材とされた前記入力端子および前記出力端子が、前記ケースから突出するように前記ケースに固着されていることを特徴とする請求項９に記載のウィルキンソン分配器。
【請求項12】
前記基板の一面上に形成された前記第１のウィルキンソン回路部の前記線路パターンと、前記第２のウィルキンソン回路部の前記線路パターンおよび前記第３のウィルキンソン回路部の前記線路パターンとを接続する接続パターンが、折り返されて形成されており、前記ケースの一側面に、前記入力端子を中央として両側に前記複数の出力端子が配置されて固着されていることを特徴とする請求項９に記載のウィルキンソン分配器。
【請求項13】
多段に接続される際に、最終段の端末用分配器が請求項４または５に記載のウィルキンソン分配器とされ、初段から前記端末用分配器の前段までの中間用分配器が請求項３に記載のウィルキンソン分配器とされていることを特徴とするウィルキンソン分配器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、広帯域のウィルキンソン分配器に関する。
【背景技術】
【0002】
数十ないし数百の世帯を住戸とする集合住宅等に設置される従来のテレビ共聴システムにおいては、地上デジタル放送やＢＳ／ＣＳ放送の放送信号からなる共聴信号を分配器で分配して各住戸に供給している。このような従来のテレビ共聴システムにおいては、分配器として高周波トランスを用いたコア巻き分配器と云われる分配器を用いていた。
日本における衛星デジタル放送の歴史は、ＢＳアナログ放送開始、ＢＳデジタル放送開始、１１０°ＣＳ放送開始と続き、それに対するＢＳ／ＣＳ中間周波数信号（ＢＳ／ＣＳ－ＩＦ信号）を伝送する周波数帯も順次更新され、最高伝送周波数が１３３５ＭＨｚ→１５５０ＭＨｚ→２１５０ＭＨｚ→２６０２ＭＨｚと拡張されてきた。そして、２０１８年１２月１日から高度広帯域衛星デジタル放送（ＩＳＤＢ－Ｓ３，４Ｋ８Ｋ放送，ＢＳ／ＣＳ左旋放送）の本放送が開始されている。高度広帯域衛星デジタル放送では、２２２４ＭＨｚないし３２２４ＭＨｚの周波数帯とされるＢＳ／ＣＳ左旋ＩＦ信号がさらに追加されている。このため、従来のテレビ共聴システムにおいて、高度広帯域衛星デジタル放送のＢＳ／ＣＳ左旋ＩＦ信号を伝送するには、伝送路とされる同軸ケーブル、増幅器、分岐器・分配器、受信者端子、直列ユニット等の受信設備の全てを２２２４ＭＨｚ～３２２４ＭＨｚの周波数帯を伝送可能な機器とする必要がある。
日本における衛星デジタル放送の歴史は、ＢＳアナログ放送開始、ＢＳデジタル放送開始、１１０°ＣＳ放送開始と続き、それに対するＢＳ／ＣＳ中間周波数信号（ＢＳ／ＣＳ－ＩＦ信号）を伝送する周波数帯も順次更新され、最高伝送周波数が１３３５ＭＨｚ→１５５０ＭＨｚ→２１５０ＭＨｚ→２６０２ＭＨｚと拡張されてきた。そして、２０１８年１２月１日から高度広帯域衛星デジタル放送（ＩＳＤＢ－Ｓ３，４Ｋ８Ｋ放送，ＢＳ／ＣＳ左旋放送）の本放送が開始されている。高度広帯域衛星デジタル放送では、２２２４ＭＨｚないし３２２４ＭＨｚの周波数帯とされるＢＳ／ＣＳ左旋ＩＦ信号がさらに追加されている。このため、従来のテレビ共聴システムにおいて、高度広帯域衛星デジタル放送のＢＳ／ＣＳ左旋ＩＦ信号を伝送するには、伝送路とされる同軸ケーブル、増幅器、分岐器・分配器、受信者端子、直列ユニット等の受信設備の全てを２２２４ＭＨｚ～３２２４ＭＨｚの周波数帯を伝送可能な機器とする必要がある。
【0003】
ここで、高周波トランスを用いた従来の分配器が特許文献１に開示されており、その回路図を図４６に示す。
図４６に示す従来の分配器ＣＳは分配数２の２分配器であり、フェライトコアを用いた高周波トランスを使用して広帯域で一定のインピーダンスにしている。すなわち、従来の分配器ＣＳは、フェライトコアに絶縁被覆電線が巻かれたトランスＬ１００１，Ｌ１００２を備えており、トランスＬ１００１はインピーダンス整合トランスとして作用し、入力端子ＩＮからトランスＬ１００１に供給された信号は、トランスＬ１００１の中途のタップから出力されて信号分配用のトランスＬ１００２のセンタータップに供給される。トランスＬ１００２の両端からは２分配された信号がそれぞれ出力され、一方の分配信号は第１出力端子ＯＵＴ１から出力され、他方の分配信号は第２出力端子ＯＵＴ２から出力される。トランスＬ１００１のタップとトランスＬ１００２のセンタータップとを接続するラインとアース間に接続されたコンデンサＣはインピーダンス整合用として、第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２との間に接続された抵抗Ｒは第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２との間のアイソレーション用として設けられている。従来の分配器ＣＳは、磁性体であるフェライトコアの特性を生かして広帯域（特に１０～７７０ＭＨｚ）で一定の値でインピーダンス変換することができる。また、トランスＬ１００２は広帯域で第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２とのアイソレーションを大きく確保することができる。これにより、テレビ放送信号がアナログ放送とされている場合は、ゴースト障害などの影響を軽減することができる。
なお、従来の分配器ＣＳは高帯域（２１５０Ｍ～３２２４ＭＨｚ）では巻き線の浮遊容量の影響により特性インピーダンスが変わってしまい、入出力端子の特性インピーダンスが不整合になってしまう。特に周波数が高くなるにつれて影響が大きくなるため、従来の分配器ＣＳの分配損失は、周波数に対して非線形で急峻な右肩下がりの特性となる。
図４６に示す従来の分配器ＣＳは分配数２の２分配器であり、フェライトコアを用いた高周波トランスを使用して広帯域で一定のインピーダンスにしている。すなわち、従来の分配器ＣＳは、フェライトコアに絶縁被覆電線が巻かれたトランスＬ１００１，Ｌ１００２を備えており、トランスＬ１００１はインピーダンス整合トランスとして作用し、入力端子ＩＮからトランスＬ１００１に供給された信号は、トランスＬ１００１の中途のタップから出力されて信号分配用のトランスＬ１００２のセンタータップに供給される。トランスＬ１００２の両端からは２分配された信号がそれぞれ出力され、一方の分配信号は第１出力端子ＯＵＴ１から出力され、他方の分配信号は第２出力端子ＯＵＴ２から出力される。トランスＬ１００１のタップとトランスＬ１００２のセンタータップとを接続するラインとアース間に接続されたコンデンサＣはインピーダンス整合用として、第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２との間に接続された抵抗Ｒは第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２との間のアイソレーション用として設けられている。従来の分配器ＣＳは、磁性体であるフェライトコアの特性を生かして広帯域（特に１０～７７０ＭＨｚ）で一定の値でインピーダンス変換することができる。また、トランスＬ１００２は広帯域で第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２とのアイソレーションを大きく確保することができる。これにより、テレビ放送信号がアナログ放送とされている場合は、ゴースト障害などの影響を軽減することができる。
なお、従来の分配器ＣＳは高帯域（２１５０Ｍ～３２２４ＭＨｚ）では巻き線の浮遊容量の影響により特性インピーダンスが変わってしまい、入出力端子の特性インピーダンスが不整合になってしまう。特に周波数が高くなるにつれて影響が大きくなるため、従来の分配器ＣＳの分配損失は、周波数に対して非線形で急峻な右肩下がりの特性となる。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１８－８５６４０号公報
【特許文献2】特許第３０１５３４８号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところで、ウィルキンソン回路は、３端子型高周波２分配器として知られており、ウィルキンソン回路を利用した広帯域化されたウィルキンソン分配器における分配損失の周波数特性として、従来の分配器ＣＳより平坦化された周波数特性が得られるようになる。そこで、特許文献２に開示されている分布定数型のウィルキンソン回路２０００の回路図を図４７に示す。
図４７に示すように、ウィルキンソン回路２０００は、入力端子ＩＮと第１出力端子ＯＵＴ１との間に接続された分布定数線路Ｗ１と、入力端子ＩＮと第２出力端子ＯＵＴ２との間に接続された分布定数線路Ｗ２と、第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２との間に接続されたアイソレーション用の抵抗Ｒとから構成されている。このウィルキンソン回路２０００の使用中心周波数をＦｏとすると、分布定数線路Ｗ１と分布定数線路Ｗ２の電気長は使用中心周波数Ｆｏの１／４波長としているから、使用中心周波数Ｆｏにおける位相遅延量θｏは９０°となる。また、ウィルキンソン回路２０００に接続される入出力インピーダンスをＺｏとすると、分配比を１：１の均等分配とした場合、分布定数線路Ｗ１と分布定数線路Ｗ２の特性インピーダンスをＺｓとすると特性インピーダンスＺｓは√２×Ｚｏになる。分布定数線路Ｗ１と分布定数線路Ｗ２は、いわゆるＱマッチング回路として作用しているので、出力端子側のインピーダンスＺｏを特性インピーダンスＺｓである分布定数線路Ｗ１あるいは分布定数線路Ｗ２を介して見た入力端子ＩＮ側のインピーダンスをＺｘとすると、Ｑマッチング回路の動作原理から、
Ｚｘ＝Ｚｓ２ ／Ｚｏ＝（ √２×Ｚｏ）２／Ｚｏ＝２Ｚｏ
となる。従って、入力端子ＩＮから見た合成インピーダンスは、この２ＺｏのインピーダンスＺｘが並列に接続されているので１／２のインピーダンスＺｏとなって入力端子ＩＮのインピーダンスＺｏと整合する。また、ウィルキンソン回路２０００におけるアイソレーション用の抵抗Ｒの値は、均等分配のウィルキンソン回路において最大の出力端子間アイソレーションが得られる２Ｚｏとされている。
このように、ウィルキンソン回路２０００は、分布定数線路Ｗ１および分布定数線路Ｗ２からなる１／４波長インピーダンス変成器とアイソレーション用の抵抗Ｒとから構成されている。
図４７に示すように、ウィルキンソン回路２０００は、入力端子ＩＮと第１出力端子ＯＵＴ１との間に接続された分布定数線路Ｗ１と、入力端子ＩＮと第２出力端子ＯＵＴ２との間に接続された分布定数線路Ｗ２と、第１出力端子ＯＵＴ１と第２出力端子ＯＵＴ２との間に接続されたアイソレーション用の抵抗Ｒとから構成されている。このウィルキンソン回路２０００の使用中心周波数をＦｏとすると、分布定数線路Ｗ１と分布定数線路Ｗ２の電気長は使用中心周波数Ｆｏの１／４波長としているから、使用中心周波数Ｆｏにおける位相遅延量θｏは９０°となる。また、ウィルキンソン回路２０００に接続される入出力インピーダンスをＺｏとすると、分配比を１：１の均等分配とした場合、分布定数線路Ｗ１と分布定数線路Ｗ２の特性インピーダンスをＺｓとすると特性インピーダンスＺｓは√２×Ｚｏになる。分布定数線路Ｗ１と分布定数線路Ｗ２は、いわゆるＱマッチング回路として作用しているので、出力端子側のインピーダンスＺｏを特性インピーダンスＺｓである分布定数線路Ｗ１あるいは分布定数線路Ｗ２を介して見た入力端子ＩＮ側のインピーダンスをＺｘとすると、Ｑマッチング回路の動作原理から、
Ｚｘ＝Ｚｓ２ ／Ｚｏ＝（ √２×Ｚｏ）２／Ｚｏ＝２Ｚｏ
となる。従って、入力端子ＩＮから見た合成インピーダンスは、この２ＺｏのインピーダンスＺｘが並列に接続されているので１／２のインピーダンスＺｏとなって入力端子ＩＮのインピーダンスＺｏと整合する。また、ウィルキンソン回路２０００におけるアイソレーション用の抵抗Ｒの値は、均等分配のウィルキンソン回路において最大の出力端子間アイソレーションが得られる２Ｚｏとされている。
このように、ウィルキンソン回路２０００は、分布定数線路Ｗ１および分布定数線路Ｗ２からなる１／４波長インピーダンス変成器とアイソレーション用の抵抗Ｒとから構成されている。
【0006】
ところで、テレビ共聴システムなどに使用される分配器等の部品に関する電気的特性に関する規格がある。一般社団法人電子情報技術産業協会（ＪＥＩＴＡという）は、ホーム受信用に使用する超高精細度テレビジョン衛星放送の受信アンテナや受信システム機器に対し「スーパーハイビジョン受信マーク（ＳＨマーク）」登録制度を設けており、ＳＨ規格を満足する製品にＳＨマークの表示を行うことができる。また、一般財団法人ベターリビングが優良住宅部品の認定を行っており、ＢＬ規格を満足するテレビ共同受信機器などが、優良住宅部品としてＢＬマークを表示することができる。
分配器におけるＪＥＩＴＡ ＳＨ規格では、端子間結合損失（出力端子間アイソレーション）は、４７０～７７０ＭＨｚにおいて１８ｄＢ以上、１０３２～２１５０ＭＨｚにおいて１５ｄＢ以上、２１５０～３２２４ＭＨｚにおいて１３ｄＢ以上と規定され、反射損失が、４７０～７７０ＭＨｚにおいて１０．９ｄＢ以上、１０３２～２１５０ＭＨｚにおいて９．６ｄＢ以上、２１５０～３２２４ＭＨｚにおいて７．４ｄＢ以上と規定されている。
また、ＢＬ規格における分配器の端子間結合損失（出力端子間アイソレーション）は、３００～７７０ＭＨｚにおいて１８ｄＢ以上、１０００～３２２４ＭＨｚにおいて１５ｄＢ以上と規定され、反射損失が、３００～７７０ＭＨｚにおいて１２．８ｄＢ以上、１０００～１４８９ＭＨｚにおいて１０．９ｄＢ以上、２１５０～３２２４ＭＨｚにおいて９．６ｄＢ以上と規定されている。
分配器におけるＪＥＩＴＡ ＳＨ規格では、端子間結合損失（出力端子間アイソレーション）は、４７０～７７０ＭＨｚにおいて１８ｄＢ以上、１０３２～２１５０ＭＨｚにおいて１５ｄＢ以上、２１５０～３２２４ＭＨｚにおいて１３ｄＢ以上と規定され、反射損失が、４７０～７７０ＭＨｚにおいて１０．９ｄＢ以上、１０３２～２１５０ＭＨｚにおいて９．６ｄＢ以上、２１５０～３２２４ＭＨｚにおいて７．４ｄＢ以上と規定されている。
また、ＢＬ規格における分配器の端子間結合損失（出力端子間アイソレーション）は、３００～７７０ＭＨｚにおいて１８ｄＢ以上、１０００～３２２４ＭＨｚにおいて１５ｄＢ以上と規定され、反射損失が、３００～７７０ＭＨｚにおいて１２．８ｄＢ以上、１０００～１４８９ＭＨｚにおいて１０．９ｄＢ以上、２１５０～３２２４ＭＨｚにおいて９．６ｄＢ以上と規定されている。
【0007】
ウィルキンソン回路を利用するウィルキンソン分配器をテレビ共聴システムに使用する場合は、少なくとも地上デジタル放送とＢＳ／ＣＳ放送の中間周波数信号との周波数帯域である４７０ＭＨｚ～３２２４ＭＨｚの周波数帯域を使用周波数帯域と云うことができる。しかしながら、ウィルキンソン分配器は、従来の分配器ＣＳと同等の端子間結合損失が得にくいことから、広帯域とされた使用周波数帯域において良好な端子間結合損失の周波数特性を得ることが困難になるという問題点があった。
そこで、本発明は、使用周波数帯域において良好な端子間結合損失の周波数特性を得ることができるウィルキンソン分配器を提供することを目的としている。
そこで、本発明は、使用周波数帯域において良好な端子間結合損失の周波数特性を得ることができるウィルキンソン分配器を提供することを目的としている。
【課題を解決するための手段】
【0008】
本発明のウィルキンソン分配器は、入力端子と、該入力端子に接続されているイコライザー回路からなる第１のイコライザー部と、該第１のイコライザー部の出力側に接続されている分布定数型のウィルキンソン回路からなる第１のウィルキンソン回路部と、該第１のウィルキンソン回路部の出力側の一端に接続されている分布定数型のウィルキンソン回路からなる第２のウィルキンソン回路部と、前記第１のウィルキンソン回路部の出力側の他端に接続されている分布定数型のウィルキンソン回路からなる第３のウィルキンソン回路部と、前記第２のウィルキンソン回路部の出力側に接続されている複数のイコライザー回路からなる第２のイコライザー部と、前記第３のウィルキンソン回路部の出力側に接続されている複数のイコライザー回路からなる第３のイコライザー部と、前記第２のイコライザー部および前記第３のイコライザー部の出力側にそれぞれ接続されている複数の出力端子とを備え、前記第１のイコライザー部と前記第２のイコライザー部と前記第３とのイコライザー部とにおけるイコライザー回路は、使用周波数帯域の高域より低域の損失が大きくされている周波数特性とされていることを主要な特徴としている。
【0009】
上記本発明のウィルキンソン分配器において、前記第１のウィルキンソン回路部と前記第２のウィルキンソン回路部と前記第３のウィルキンソン回路部とは少なくとも２段に縦続接続されたウィルキンソン回路から構成されている。
また、上記本発明のウィルキンソン分配器において、前記第２のイコライザー部と前記第３のイコライザー部とは、前記イコライザー回路が２段縦続接続されて構成されている。
さらに、上記本発明のウィルキンソン分配器において、前記第２のイコライザー部と前記第３のイコライザー部とは、前記イコライザー回路が２段縦続接続されている間とアースとの間に減衰器が接続されている。
さらにまた、上記本発明のウィルキンソン分配器において、前記第２のイコライザー部と前記第３のイコライザー部とは、前記イコライザー回路が２段縦続接続されている間とアースとの間に減衰器とインダクタとの直列回路が接続されている。
さらにまた、上記本発明のウィルキンソン分配器において、前記第１のウィルキンソン回路部と前記第２のウィルキンソン回路部と前記第３のウィルキンソン回路部とが、基板の一面上に形成されたストリップ線路の線路パターンから構成され、前記第１のイコライザー部における前記イコライザー回路が、前記入力端子と前記第１のウィルキンソン回路部とを接続する前記基板の一面上に形成された入力側パターンに設けられ、前記第２のイコライザー部および前記第３のイコライザー部における前記イコライザー回路が、前記第２のウィルキンソン回路部と前記第３のウィルキンソン回路部とのそれぞれの出力側と前記複数の出力端子とをそれぞれ接続する前記基板の一面上に形成された複数の出力側パターンのそれぞれに設けられている。
さらにまた、上記本発明のウィルキンソン分配器において、前記第１のイコライザー部における前記イコライザー回路は、抵抗と、該抵抗を挟むように配置された２つのキャパシタとが並列に前記入力側パターンに接続されており、前記第２のイコライザー部および前記第３のイコライザー部とにおける前記イコライザー回路は、キャパシタと抵抗とが並列に前記複数の出力側パターンのそれぞれに接続されている。
さらにまた、上記本発明のウィルキンソン分配器において、前記第１のイコライザー部における前記イコライザー回路は、抵抗と、該抵抗を挟むように配置された２つのキャパシタとが並列に前記入力側パターンに接続されており、前記第２のイコライザー部および前記第３のイコライザー部におけるイコライザー回路は、抵抗と、該抵抗を挟むように配置された２つのキャパシタとが前記複数の出力側パターンのそれぞれに接続されている。
また、上記本発明のウィルキンソン分配器において、前記第２のイコライザー部と前記第３のイコライザー部とは、前記イコライザー回路が２段縦続接続されて構成されている。
さらに、上記本発明のウィルキンソン分配器において、前記第２のイコライザー部と前記第３のイコライザー部とは、前記イコライザー回路が２段縦続接続されている間とアースとの間に減衰器が接続されている。
さらにまた、上記本発明のウィルキンソン分配器において、前記第２のイコライザー部と前記第３のイコライザー部とは、前記イコライザー回路が２段縦続接続されている間とアースとの間に減衰器とインダクタとの直列回路が接続されている。
さらにまた、上記本発明のウィルキンソン分配器において、前記第１のウィルキンソン回路部と前記第２のウィルキンソン回路部と前記第３のウィルキンソン回路部とが、基板の一面上に形成されたストリップ線路の線路パターンから構成され、前記第１のイコライザー部における前記イコライザー回路が、前記入力端子と前記第１のウィルキンソン回路部とを接続する前記基板の一面上に形成された入力側パターンに設けられ、前記第２のイコライザー部および前記第３のイコライザー部における前記イコライザー回路が、前記第２のウィルキンソン回路部と前記第３のウィルキンソン回路部とのそれぞれの出力側と前記複数の出力端子とをそれぞれ接続する前記基板の一面上に形成された複数の出力側パターンのそれぞれに設けられている。
さらにまた、上記本発明のウィルキンソン分配器において、前記第１のイコライザー部における前記イコライザー回路は、抵抗と、該抵抗を挟むように配置された２つのキャパシタとが並列に前記入力側パターンに接続されており、前記第２のイコライザー部および前記第３のイコライザー部とにおける前記イコライザー回路は、キャパシタと抵抗とが並列に前記複数の出力側パターンのそれぞれに接続されている。
さらにまた、上記本発明のウィルキンソン分配器において、前記第１のイコライザー部における前記イコライザー回路は、抵抗と、該抵抗を挟むように配置された２つのキャパシタとが並列に前記入力側パターンに接続されており、前記第２のイコライザー部および前記第３のイコライザー部におけるイコライザー回路は、抵抗と、該抵抗を挟むように配置された２つのキャパシタとが前記複数の出力側パターンのそれぞれに接続されている。
【0010】
さらにまた、上記本発明のウィルキンソン分配器において、前記基板が導電性のケースに収納されており、同軸端子とされた前記入力端子が前記ケースから突出するように設けられていると共に、同軸端子とされた前記複数の出力端子が前記ケースから突出するように設けられ、前記基板の他面とアースとして機能する前記ケースの内面との間に空気層が設けられており、前記アースは前記線路パターンと前記入力側パターンと前記出力側パターンに対するグランドとされている。
さらにまた、上記本発明のウィルキンソン分配器において、前記導電性のケースがＵ字状に折り曲げられて形成されて、前記基板は前記ケースの内部のＵ字状の溝内に折り曲げられて収納されており、前記入力端子と前記複数の出力端子とが、前記ケースの前面に並んで配置されている。
さらにまた、上記本発明のウィルキンソン分配器において、前記ケースの素材とは別素材とされた前記入力端子および前記出力端子が、前記ケースから突出するように前記ケースに固着されている。
さらにまた、上記本発明のウィルキンソン分配器において、前記基板の一面上に形成された前記第１のウィルキンソン回路部の前記線路パターンと、前記第２のウィルキンソン回路部の前記線路パターンおよび前記第３のウィルキンソン回路部の前記線路パターンとを接続する接続パターンが、折り返されて形成されており、前記ケースの一側面に、前記入力端子を中央として両側に前記複数の出力端子が配置されて固着されている。
さらにまた、上記本発明のウィルキンソン分配器において、多段に接続される際に、最終段の端末用分配器が請求項４または５に記載のウィルキンソン分配器とされ、初段から前記端末用分配器の前段までの中間用分配器が請求項３に記載のウィルキンソン分配器とされている。
さらにまた、上記本発明のウィルキンソン分配器において、前記導電性のケースがＵ字状に折り曲げられて形成されて、前記基板は前記ケースの内部のＵ字状の溝内に折り曲げられて収納されており、前記入力端子と前記複数の出力端子とが、前記ケースの前面に並んで配置されている。
さらにまた、上記本発明のウィルキンソン分配器において、前記ケースの素材とは別素材とされた前記入力端子および前記出力端子が、前記ケースから突出するように前記ケースに固着されている。
さらにまた、上記本発明のウィルキンソン分配器において、前記基板の一面上に形成された前記第１のウィルキンソン回路部の前記線路パターンと、前記第２のウィルキンソン回路部の前記線路パターンおよび前記第３のウィルキンソン回路部の前記線路パターンとを接続する接続パターンが、折り返されて形成されており、前記ケースの一側面に、前記入力端子を中央として両側に前記複数の出力端子が配置されて固着されている。
さらにまた、上記本発明のウィルキンソン分配器において、多段に接続される際に、最終段の端末用分配器が請求項４または５に記載のウィルキンソン分配器とされ、初段から前記端末用分配器の前段までの中間用分配器が請求項３に記載のウィルキンソン分配器とされている。
【発明の効果】
【0011】
本発明のウィルキンソン分配器は、入力側と出力側とにイコライザー回路が接続されていることから、使用周波数帯域において良好な端子間結合損失の周波数特性を得ることができ、ＪＥＩＴＡ ＳＨ規格およびＢＬ規格を満足するようになる。
また、ウィルキンソン分配器では出力端子が開放されると分配損失の周波数特性にリップルが生じるようになるが、本発明のウィルキンソン分配器では、２段縦続接続されているイコライザー回路の間とアースとの間に減衰器を接続したので、出力端子が開放された際に生じるリップルを軽減することができる。さらに、本発明のウィルキンソン分配器において、２段縦続接続されているイコライザー回路の間とアースとの間に減衰器とインダクタとの直列回路を接続すると、出力端子が開放された際に生じるリップルを軽減すると共に、分配損失の周波数特性を改善することができるようになる。
また、ウィルキンソン分配器では出力端子が開放されると分配損失の周波数特性にリップルが生じるようになるが、本発明のウィルキンソン分配器では、２段縦続接続されているイコライザー回路の間とアースとの間に減衰器を接続したので、出力端子が開放された際に生じるリップルを軽減することができる。さらに、本発明のウィルキンソン分配器において、２段縦続接続されているイコライザー回路の間とアースとの間に減衰器とインダクタとの直列回路を接続すると、出力端子が開放された際に生じるリップルを軽減すると共に、分配損失の周波数特性を改善することができるようになる。
【図面の簡単な説明】
【0012】
【図1】本発明の第１実施例のウィルキンソン分配器の構成を示す回路図である。
【図2】本発明の第１実施例のウィルキンソン分配器の分配損失の周波数特性を従来の分配器と対比して示す示すグラフである。
【図3】本発明の第１実施例のウィルキンソン分配器の端子間結合損失の周波数特性を従来の分配器と対比して示す示すグラフである。
【図4】本発明の第１実施例のウィルキンソン分配器の反射損失（入力）の周波数特性を従来の分配器と対比して示す示すグラフである。
【図5】本発明の第１実施例のウィルキンソン分配器の反射損失（出力）の周波数特性を従来の分配器と対比して示す示すグラフである。
【図6】本発明の第１実施例のウィルキンソン分配器における出力側の他のイコライザー回路の構成を示す回路図である。
【図7】本発明の第１実施例のウィルキンソン分配器の分配損失の他の周波数特性を従来の分配器と対比して示す示すグラフである。
【図8】本発明の第１実施例のウィルキンソン分配器の端子間結合損失の他の周波数特性を従来の分配器と対比して示す示すグラフである。
【図9】本発明の第１実施例のウィルキンソン分配器の反射損失（入力）の他の周波数特性を従来の分配器と対比して示す示すグラフである。
【図10】本発明の第１実施例のウィルキンソン分配器の反射損失（出力）の他の周波数特性を従来の分配器と対比して示す示すグラフである。
【図11】本発明の第２実施例のウィルキンソン分配器の構成を示す回路図である。
【図12】本発明の第２実施例のウィルキンソン分配器の分配損失の周波数特性を従来の分配器と対比して示す示すグラフである。
【図13】本発明の第２実施例のウィルキンソン分配器の端子間結合損失の周波数特性を従来の分配器と対比して示す示すグラフである。
【図14】本発明の第２実施例のウィルキンソン分配器の反射損失（入力）の周波数特性を従来の分配器と対比して示す示すグラフである。
【図15】本発明の第２実施例のウィルキンソン分配器の反射損失（出力）の周波数特性を従来の分配器と対比して示す示すグラフである。
【図16】本発明の第２実施例のウィルキンソン分配器における出力側の他のイコライザー回路の構成を示す回路図である。
【図17】本発明の第２実施例のウィルキンソン分配器の分配損失の他の周波数特性を従来の分配器と対比して示す示すグラフである。
【図18】本発明の第２実施例のウィルキンソン分配器の端子間結合損失の他の周波数特性を従来の分配器と対比して示す示すグラフである。
【図19】本発明の第２実施例のウィルキンソン分配器の反射損失（入力）の他の周波数特性を従来の分配器と対比して示す示すグラフである。
【図20】本発明の第２実施例のウィルキンソン分配器の反射損失（出力）の他の周波数特性を従来の分配器と対比して示す示すグラフである。
【図21】本発明の第１実施例のウィルキンソン分配器の回路パターンを示す図である。
【図22】本発明の第２実施例のウィルキンソン分配器の回路パターンを示す図である。
【図23】本発明の実施例のウィルキンソン分配器におけるイコライザー回路、出力側の他のイコライザー回路の構成を示す回路図である。
【図24】本発明の第２実施例のウィルキンソン分配器の分配損失の周波数特性をイコライザー回路が無い場合と出力側のイコライザー回路がある場合と出力側および入力側のイコライザー回路がある場合とを対比して示す示すグラフである。
【図25】本発明の第２実施例のウィルキンソン分配器の端子間結合損失の周波数特性をイコライザー回路が無い場合と出力側のイコライザー回路がある場合と出力側および入力側のイコライザー回路がある場合とを対比して示す示すグラフである。
【図26】本発明の第２実施例のウィルキンソン分配器の反射損失（入力）の周波数特性をイコライザー回路が無い場合と出力側のイコライザー回路がある場合と出力側および入力側のイコライザー回路がある場合とを対比して示す示すグラフである。
【図27】本発明の第２実施例のウィルキンソン分配器を使用する態様の構成を示す図である。
【図29】本発明の第２実施例のウィルキンソン分配器を使用する他の態様の構成を示す図である。
【図30】本発明の第２実施例のウィルキンソン分配器において出力端子を開放した際の分配損失の周波数特性を示すグラフである。
【図31】本発明の第２実施例のウィルキンソン分配器において出力端子を開放した際の反射損失（出力）の周波数特性を示すグラフである。
【図32】本発明の第２実施例のウィルキンソン分配器において出力端子を開放した際に、出力側のイコライザー回路に減衰器を設けた場合の分配損失の周波数特性を示すグラフである。
【図33】本発明の第２実施例のウィルキンソン分配器において出力端子を開放した際に、出力側のイコライザー回路に減衰器を設けた場合の反射損失（出力）の周波数特性を示すグラフである。
【図34】本発明の第２実施例のウィルキンソン分配器を使用するさらに他の態様の構成を示す図である。
【図36】本発明の第２実施例のウィルキンソン分配器を図３３に示すように使用した際に、出力側のイコライザー回路に減衰器とインダクタとの直列回路を設けた場合の分配損失の周波数特性を従来の分配器と対比して示すグラフである。
【図37】本発明の実施例のウィルキンソン分配器における出力側のイコライザー回路が設けられるＥＱ回路パターンの構成を示す図である。
【図38】本発明の実施例のウィルキンソン分配器における出力側のさらに他のイコライザー回路の構成を示す回路図である。
【図41】本発明の第３実施例のウィルキンソン分配器の構成を断面図で示す側面図および平面図である。
【図42】本発明の第３実施例のウィルキンソン分配器の構成を示す平面図である。
【図43】本発明の第４実施例のウィルキンソン分配器の構成を断面図で示す側面図、斜視図である。
【図44】本発明の第５実施例のウィルキンソン分配器の蓋部を省いた構成を示す斜視図である。
【図45】本発明の第６実施例のウィルキンソン分配器の蓋部を省いた構成を示す上面図である。
【図46】従来の分配器の構成を示す回路図である。
【図47】ウィルキンソン回路の構成を示す回路図である。
【発明を実施するための形態】
【0013】
＜第１実施例のウィルキンソン分配器＞
本発明の第１実施例のウィルキンソン分配器の構成を示す回路図を図１に示す。図１に示す本発明の第１実施例のウィルキンソン分配器１０は、ウィルキンソン回路で構成された分配数３のウィルキンソン分配器１０である。
図１に示すように、分配数３のウィルキンソン分配器１０は入力端子ＩＮと３つの出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３を備えており、出力端子ＯＵＴ１～ＯＵＴ３が分配端子とされる。入力端子ＩＮと出力端子ＯＵＴ１～ＯＵＴ３のすべてが同じインピーダンスＺｏとされている。入力端子ＩＮには３つのキャパシタＣ００１，Ｃ００２，Ｃ００３が並列接続された直流カット回路Ａが接続され、直流カット回路Ａに入力側のイコライザー回路部ＥＱＩＮが縦続接続されている。イコライザー回路部ＥＱＩＮは、中央に抵抗Ｒ０１１が配置され、抵抗Ｒ０１１の両側にキャパシタＣ０１１，Ｃ０１２がそれぞれ配置されており、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされている。使用周波数帯域は、少なくとも４７０ＭＨｚ～３２２４ＭＨｚとされる。
本発明の第１実施例のウィルキンソン分配器の構成を示す回路図を図１に示す。図１に示す本発明の第１実施例のウィルキンソン分配器１０は、ウィルキンソン回路で構成された分配数３のウィルキンソン分配器１０である。
図１に示すように、分配数３のウィルキンソン分配器１０は入力端子ＩＮと３つの出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３を備えており、出力端子ＯＵＴ１～ＯＵＴ３が分配端子とされる。入力端子ＩＮと出力端子ＯＵＴ１～ＯＵＴ３のすべてが同じインピーダンスＺｏとされている。入力端子ＩＮには３つのキャパシタＣ００１，Ｃ００２，Ｃ００３が並列接続された直流カット回路Ａが接続され、直流カット回路Ａに入力側のイコライザー回路部ＥＱＩＮが縦続接続されている。イコライザー回路部ＥＱＩＮは、中央に抵抗Ｒ０１１が配置され、抵抗Ｒ０１１の両側にキャパシタＣ０１１，Ｃ０１２がそれぞれ配置されており、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされている。使用周波数帯域は、少なくとも４７０ＭＨｚ～３２２４ＭＨｚとされる。
【0014】
イコライザー回路部ＥＱＩＮの出力側にインピーダンスＺ０１の２本の第１分布定数線路の始端が並列に接続され、第１分布定数線路の終端間にアイソレーション抵抗Ｒ０１が接続されている。２本の第１分布定数線路の終端にインピーダンスＺ０２の第２分布定数線路の始端がそれぞれ接続され、２本の第２分布定数線路の終端間にアイソレーション抵抗Ｒ０２が接続されている。２本の第２分布定数線路の終端にインピーダンスＺ０３の第３分布定数線路の始端がそれぞれ接続され、２本の第３分布定数線路の終端間にアイソレーション抵抗Ｒ０３が接続されている。さらに、アイソレーション抵抗Ｒ０３の一端にインピーダンスＺ１１、Ｚ１１’の２本の第４分布定数線路の始端が並列に接続され、第４分布定数線路の終端間にアイソレーション抵抗Ｒ１１が接続されている。２本の第４分布定数線路の終端にインピーダンスＺ１２、Ｚ１２’の第５分布定数線路の始端がそれぞれ接続され、２本の第５分布定数線路の終端間にアイソレーション抵抗Ｒ１２が接続されている。
また、アイソレーション抵抗Ｒ０３の他端にインピーダンスＺ２１，Ｚ２１’の２本の第６分布定数線路の始端が並列に接続され、第６分布定数線路の終端間にアイソレーション抵抗Ｒ２１が接続されている。２本の第６分布定数線路の終端にインピーダンスＺ２２，Ｚ２２’の第７分布定数線路の始端がそれぞれ接続され、２本の第７分布定数線路の終端間にアイソレーション抵抗Ｒ２２が接続されている。
また、アイソレーション抵抗Ｒ０３の他端にインピーダンスＺ２１，Ｚ２１’の２本の第６分布定数線路の始端が並列に接続され、第６分布定数線路の終端間にアイソレーション抵抗Ｒ２１が接続されている。２本の第６分布定数線路の終端にインピーダンスＺ２２，Ｚ２２’の第７分布定数線路の始端がそれぞれ接続され、２本の第７分布定数線路の終端間にアイソレーション抵抗Ｒ２２が接続されている。
【0015】
アイソレーション抵抗Ｒ１２の一端に第１の出力側のイコライザー回路部ＥＱＯＵＴ１が接続されている。イコライザー回路部ＥＱＯＵＴ１は、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされており、イコライザー回路が２段縦続されて構成されている。１段目のイコライザー回路は中央に抵抗Ｒ１１０が配置され、抵抗Ｒ１１０の両側にキャパシタＣ１１１，Ｃ１１２がそれぞれ配置されており、２段目のイコライザー回路は中央に抵抗Ｒ１２０が配置され、抵抗Ｒ１２０の両側にキャパシタＣ１２１，Ｃ１２２がそれぞれ配置されている。そして、イコライザー回路部ＥＱＯＵＴ１に直流カット回路Ｃが縦続接続されて、直流カット回路Ｃの出力側が第１出力端子ＯＵＴ１に接続されている。直流カット回路Ｃは３つのキャパシタＣ１０１，Ｃ１０２，Ｃ１０３が並列接続されて構成されている。
また、アイソレーション抵抗Ｒ１２の他端およびアイソレーション抵抗Ｒ２２の一端が、直流カット回路Ｂを介して合成されている。直流カット回路ＢはキャパシタＣ２０１の一端がアイソレーション抵抗Ｒ１２の他端に接続され、キャパシタＣ２０２の一端がアイソレーション抵抗Ｒ２２の一端に接続され、キャパシタＣ２０１，Ｃ２０２の他端同士が接続されて構成されている。直流カット回路Ｂの出力側に、第２の出力側のイコライザー回路部ＥＱＯＵＴ２が接続されている。イコライザー回路部ＥＱＯＵＴ２は、イコライザー回路部ＥＱＯＵＴ１と同様とされており、中央に抵抗Ｒ２１０が配置され、抵抗Ｒ２１０の両側にキャパシタＣ２１１，Ｃ２１２がそれぞれ配置された１段目のイコライザー回路に、中央に抵抗Ｒ２２０が配置され、抵抗Ｒ２２０の両側にキャパシタＣ２２１，Ｃ２２２がそれぞれ配置され２段目のイコライザー回路が縦続接続されて構成されている。そして、イコライザー回路部ＥＱＯＵＴ２の出力側が第２出力端子ＯＵＴ２に接続されている。
さらに、アイソレーション抵抗Ｒ２２の他端に第３の出力側のイコライザー回路部ＥＱＯＵＴ３が接続されている。イコライザー回路部ＥＱＯＵＴ３は、イコライザー回路部ＥＱＯＵＴ１と同様とされており、中央に抵抗Ｒ３１０が配置され、抵抗Ｒ３１０の両側にキャパシタＣ３１１，Ｃ３１２がそれぞれ配置された１段目のイコライザー回路に、中央に抵抗Ｒ３２０が配置され、抵抗Ｒ３２０の両側にキャパシタＣ３２１，Ｃ３２２がそれぞれ配置され２段目のイコライザー回路が縦続接続されて構成されている。そして、イコライザー回路部ＥＱＯＵＴ３に直流カット回路Ｄが縦続接続されて、直流カット回路Ｄの出力側が第３出力端子ＯＵＴ３に接続されている。直流カット回路Ｄは３つのキャパシタＣ３０１，Ｃ３０２，Ｃ３０３が並列接続されて構成されている。
また、アイソレーション抵抗Ｒ１２の他端およびアイソレーション抵抗Ｒ２２の一端が、直流カット回路Ｂを介して合成されている。直流カット回路ＢはキャパシタＣ２０１の一端がアイソレーション抵抗Ｒ１２の他端に接続され、キャパシタＣ２０２の一端がアイソレーション抵抗Ｒ２２の一端に接続され、キャパシタＣ２０１，Ｃ２０２の他端同士が接続されて構成されている。直流カット回路Ｂの出力側に、第２の出力側のイコライザー回路部ＥＱＯＵＴ２が接続されている。イコライザー回路部ＥＱＯＵＴ２は、イコライザー回路部ＥＱＯＵＴ１と同様とされており、中央に抵抗Ｒ２１０が配置され、抵抗Ｒ２１０の両側にキャパシタＣ２１１，Ｃ２１２がそれぞれ配置された１段目のイコライザー回路に、中央に抵抗Ｒ２２０が配置され、抵抗Ｒ２２０の両側にキャパシタＣ２２１，Ｃ２２２がそれぞれ配置され２段目のイコライザー回路が縦続接続されて構成されている。そして、イコライザー回路部ＥＱＯＵＴ２の出力側が第２出力端子ＯＵＴ２に接続されている。
さらに、アイソレーション抵抗Ｒ２２の他端に第３の出力側のイコライザー回路部ＥＱＯＵＴ３が接続されている。イコライザー回路部ＥＱＯＵＴ３は、イコライザー回路部ＥＱＯＵＴ１と同様とされており、中央に抵抗Ｒ３１０が配置され、抵抗Ｒ３１０の両側にキャパシタＣ３１１，Ｃ３１２がそれぞれ配置された１段目のイコライザー回路に、中央に抵抗Ｒ３２０が配置され、抵抗Ｒ３２０の両側にキャパシタＣ３２１，Ｃ３２２がそれぞれ配置され２段目のイコライザー回路が縦続接続されて構成されている。そして、イコライザー回路部ＥＱＯＵＴ３に直流カット回路Ｄが縦続接続されて、直流カット回路Ｄの出力側が第３出力端子ＯＵＴ３に接続されている。直流カット回路Ｄは３つのキャパシタＣ３０１，Ｃ３０２，Ｃ３０３が並列接続されて構成されている。
【0016】
イコライザー回路部ＥＱＯＵＴ１、イコライザー回路部ＥＱＯＵＴ２、１イコライザー回路部ＥＱＯＵＴ３において、２段縦続されたイコライザー回路の間のラインとアースとの間に破線で示す減衰器を構成する抵抗Ｒ１３０，Ｒ２３０，Ｒ３３０がそれぞれ接続されていることは後述するが、ウィルキンソン分配器１０が多段に接続される際に、終段のウィルキンソン分配器１０では抵抗Ｒ１３０，Ｒ２３０，Ｒ３３０が接続されたウィルキンソン分配器１０とされ、初段から終段の前段までの中間段では、抵抗Ｒ１３０，Ｒ２３０，Ｒ３３０が接続されていないウィルキンソン分配器１０とされる。このことから、抵抗Ｒ１３０，Ｒ２３０，Ｒ３３０が接続されたウィルキンソン分配器１０を「端末用分配器」、抵抗Ｒ１３０，Ｒ２３０，Ｒ３３０が接続されていないウィルキンソン分配器１０を「中間用分配器」と云うことにする。
【0017】
第１実施例のウィルキンソン分配器１０の第１分布定数線路ないし第７分布定数線路の電気長は使用周波数帯域の中心周波数Ｆｏの１／４波長とされており、インピーダンスＺ１１とインピーダンスＺ２１とは同じインピーダンスとされると共に、インピーダンスＺ１１’とインピーダンスＺ２１’とは同じインピーダンスとされ、インピーダンスＺ１２とインピーダンスＺ２２とは同じインピーダンスとされ、インピーダンスＺ１２’とインピーダンスＺ２２’とは同じインピーダンスとされる。そして、入力端子ＩＮと出力端子ＯＵＴ１～ＯＵＴ３とのインピーダンスＺｏは、例えば７５Ωとされる。
【0018】
第１実施例のウィルキンソン分配器１０においては、イコライザー回路部ＥＱＩＮの出力側に接続されるウィルキンソン回路は、インピーダンスＺ０１の２本の第１分布定数線路とアイソレーション抵抗Ｒ０１とからなるウィルキンソン回路と、インピーダンスＺ０２の２本の第２分布定数線路とアイソレーション抵抗Ｒ０２とからなるウィルキンソン回路と、インピーダンスＺ０３の２本の第３分布定数線路とアイソレーション抵抗Ｒ０３とからなるウィルキンソン回路とが３段縦続されて構成されている。また、アイソレーション抵抗Ｒ０３の一端に接続されるウィルキンソン回路は、インピーダンスＺ１１，Ｚ１１’の２本の第４分布定数線路とアイソレーション抵抗Ｒ１１とからなるウィルキンソン回路と、インピーダンスＺ１２、Ｚ１２’の２本の第５分布定数線路とアイソレーション抵抗Ｒ１２とからなるウィルキンソン回路とが２段縦続されて構成されている。さらに、アイソレーション抵抗Ｒ０３の他端に接続されるウィルキンソン回路は、インピーダンスＺ２１，Ｚ２１’の２本の第６分布定数線路とアイソレーション抵抗Ｒ２１とからなるウィルキンソン回路と、インピーダンスＺ２２、Ｚ２２’の２本の第５分布定数線路とアイソレーション抵抗Ｒ２２とからなるウィルキンソン回路とが２段縦続されて構成されている。このように、ウィルキンソン回路を多段に縦続接続することにより第１実施例のウィルキンソン分配器１０は広帯域化されている。
なお、第１実施例のウィルキンソン分配器１０の第１分布定数線路ないし第７分布定数線路は、ストリップラインまたはマイクロストリップラインで構成することができる。
なお、第１実施例のウィルキンソン分配器１０の第１分布定数線路ないし第７分布定数線路は、ストリップラインまたはマイクロストリップラインで構成することができる。
【0019】
＜第１実施例のウィルキンソン分配器１０の電気的特性＞
次に、図１に示す第１実施例のウィルキンソン分配器１０の電気的特性を図２～図５に示す。図２は分配数３の第１実施例のウィルキンソン分配器１０における中間用分配器および端末用分配器の分配損失の周波数特性を従来の３分配器と対比して示すグラフであり、図３は端子間結合損失の周波数特性を示すグラフであり、図４は反射損失（入力）の周波数特性を示すグラフであり、図５は反射損失（出力）の周波数特性を示すグラフである。これらの図においては、第１実施例のウィルキンソン分配器１０である３分配器における中間用分配器をＷＳ３Ｉｎｔ、端末用分配器をＷＳ３Ｔｅｒ、従来の３分配器をＣＳ３として示している。
図２に示す分配損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における分配損失はＷＳ３Ｔｅｒで－９．４ｄＢ、ＷＳ３Ｉｎｔで－６．９ｄＢ、ＣＳ３で－５．９ｄＢとなり、３．２ＧＨｚ（ｍ５）における分配損失はＷＳ３Ｔｅｒで－７．１ｄＢ、ＷＳ３Ｉｎｔで－５．３ｄＢと減少して良好になるが、ＣＳ３では－１２．６ｄＢと急激に増加していることが分かる。このように、第１実施例のウィルキンソン分配器１０における分配損失は、中間用分配器および端末用分配器では４７０ＭＨから３２２４ＭＨｚに向かって次第に減少する平坦化された周波数特性となっていることが分かる。これに対して、従来の３分配器はコア巻きコイルの分配器とされていることから、分配損失は４７０ＭＨから３２２４ＭＨｚに向かって次第に増加していく周波数特性となって、特に、２ＧＨｚを超えると分配損失が急激に増加していく周波数特性となることが分かる。
次に、図１に示す第１実施例のウィルキンソン分配器１０の電気的特性を図２～図５に示す。図２は分配数３の第１実施例のウィルキンソン分配器１０における中間用分配器および端末用分配器の分配損失の周波数特性を従来の３分配器と対比して示すグラフであり、図３は端子間結合損失の周波数特性を示すグラフであり、図４は反射損失（入力）の周波数特性を示すグラフであり、図５は反射損失（出力）の周波数特性を示すグラフである。これらの図においては、第１実施例のウィルキンソン分配器１０である３分配器における中間用分配器をＷＳ３Ｉｎｔ、端末用分配器をＷＳ３Ｔｅｒ、従来の３分配器をＣＳ３として示している。
図２に示す分配損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における分配損失はＷＳ３Ｔｅｒで－９．４ｄＢ、ＷＳ３Ｉｎｔで－６．９ｄＢ、ＣＳ３で－５．９ｄＢとなり、３．２ＧＨｚ（ｍ５）における分配損失はＷＳ３Ｔｅｒで－７．１ｄＢ、ＷＳ３Ｉｎｔで－５．３ｄＢと減少して良好になるが、ＣＳ３では－１２．６ｄＢと急激に増加していることが分かる。このように、第１実施例のウィルキンソン分配器１０における分配損失は、中間用分配器および端末用分配器では４７０ＭＨから３２２４ＭＨｚに向かって次第に減少する平坦化された周波数特性となっていることが分かる。これに対して、従来の３分配器はコア巻きコイルの分配器とされていることから、分配損失は４７０ＭＨから３２２４ＭＨｚに向かって次第に増加していく周波数特性となって、特に、２ＧＨｚを超えると分配損失が急激に増加していく周波数特性となることが分かる。
【0020】
また、図３に示す端子間結合損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における端子間結合損失はＷＳ３Ｔｅｒで－２４．３ｄＢ、ＷＳ３Ｉｎｔで－１９．８ｄＢ、ＣＳ３で－３２．７ｄＢとなり、３．２ＧＨｚ（ｍ５）における端子間結合損失はＷＳ３Ｔｅｒで－２２．３ｄＢ、ＷＳ３Ｉｎｔで－１８．５ｄＢ、ＣＳ３で－２４．８ｄＢとなる。このように、第１実施例のウィルキンソン分配器１０における端子間結合損失は、中間用分配器では４７０ＭＨｚ～３２２４ＭＨｚの使用周波数帯域において約－１６ｄＢ以下、端末用分配器では上記使用周波数帯域において約－２０ｄＢ以下が得られている。従来の３分配器では、上記使用周波数帯域において約－２３ｄＢ以下が得られており、第１実施例のウィルキンソン分配器１０における端子間結合損失より良好な周波数特性となっていることが分かる。
端子間結合損失は、出力端子間の結合損失であって出力端子間アイソレーションと云うことができる。
さらに、図４に示す反射損失（入力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（入力）はＷＳ３Ｔｅｒで－１７．６ｄＢ、ＷＳ３Ｉｎｔで－１３．２ｄＢ、ＣＳ３で－１７．０ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（入力）はＷＳ３Ｔｅｒで－１４．８ｄＢ、ＷＳ３Ｉｎｔで－１８．３ｄＢ、ＣＳ３で－１１．２ｄＢとなる。このように、第１実施例のウィルキンソン分配器１０における反射損失（入力）は、中間用分配器では４７０ＭＨｚ～３２２４ＭＨｚの使用周波数帯域において約－１４ｄＢ以下、端末用分配器では上記使用周波数帯域において約－９．５ｄＢ以下が得られている。従来の３分配器では、上記使用周波数帯域において約－１０ｄＢ以下が得られており、第１実施例のウィルキンソン分配器１０における反射損失（入力）が従来の３分配器より若干良好な周波数特性となっていることが分かる。
さらにまた、図５に示す反射損失（出力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（出力）はＷＳ３Ｔｅｒで－２１．８ｄＢ、ＷＳ３Ｉｎｔで－１３．０ｄＢ、ＣＳ３で－２８．６ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（出力）はＷＳ３Ｔｅｒで－２６．２ｄＢ、ＷＳ３Ｉｎｔで－１５．６ｄＢ、ＣＳ３で－８．４ｄＢとなる。このように、第１実施例のウィルキンソン分配器１０における反射損失（出力）は、中間用分配器では４７０ＭＨｚ～３２２４ＭＨｚの使用周波数帯域において－１３．２ｄＢ以下、端末用分配器では上記使用周波数帯域において約－１５ｄＢ以下が得られている。従来の３分配器では、上記使用周波数帯域において－８．４ｄＢ以下が得られており、第１実施例のウィルキンソン分配器１０における反射損失（出力）が従来の３分配器より若干良好な周波数特性となっていることが分かる。
端子間結合損失は、出力端子間の結合損失であって出力端子間アイソレーションと云うことができる。
さらに、図４に示す反射損失（入力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（入力）はＷＳ３Ｔｅｒで－１７．６ｄＢ、ＷＳ３Ｉｎｔで－１３．２ｄＢ、ＣＳ３で－１７．０ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（入力）はＷＳ３Ｔｅｒで－１４．８ｄＢ、ＷＳ３Ｉｎｔで－１８．３ｄＢ、ＣＳ３で－１１．２ｄＢとなる。このように、第１実施例のウィルキンソン分配器１０における反射損失（入力）は、中間用分配器では４７０ＭＨｚ～３２２４ＭＨｚの使用周波数帯域において約－１４ｄＢ以下、端末用分配器では上記使用周波数帯域において約－９．５ｄＢ以下が得られている。従来の３分配器では、上記使用周波数帯域において約－１０ｄＢ以下が得られており、第１実施例のウィルキンソン分配器１０における反射損失（入力）が従来の３分配器より若干良好な周波数特性となっていることが分かる。
さらにまた、図５に示す反射損失（出力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（出力）はＷＳ３Ｔｅｒで－２１．８ｄＢ、ＷＳ３Ｉｎｔで－１３．０ｄＢ、ＣＳ３で－２８．６ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（出力）はＷＳ３Ｔｅｒで－２６．２ｄＢ、ＷＳ３Ｉｎｔで－１５．６ｄＢ、ＣＳ３で－８．４ｄＢとなる。このように、第１実施例のウィルキンソン分配器１０における反射損失（出力）は、中間用分配器では４７０ＭＨｚ～３２２４ＭＨｚの使用周波数帯域において－１３．２ｄＢ以下、端末用分配器では上記使用周波数帯域において約－１５ｄＢ以下が得られている。従来の３分配器では、上記使用周波数帯域において－８．４ｄＢ以下が得られており、第１実施例のウィルキンソン分配器１０における反射損失（出力）が従来の３分配器より若干良好な周波数特性となっていることが分かる。
【0021】
図６は、第１実施例のウィルキンソン分配器１０の端末用分配器における第１の出力側のイコライザー回路部ＥＱＯＵＴ１の変形例のイコライザー回路部ＥＱＯＵＴ１’の構成を示す回路図である。変形例のイコライザー回路部ＥＱＯＵＴ１’では、図６に示すように減衰器とされる抵抗Ｒ１３０にインダクタＬ１３０が直列に接続されてアースされている。この場合、第１実施例のウィルキンソン分配器１０の端末用分配器における第２および第３の出力側のイコライザー回路部ＥＱＯＵＴ２，ＥＱＯＵＴ３においても変形例のイコライザー回路部ＥＱＯＵＴ１’と同様のイコライザー回路部ＥＱＯＵＴ２’，ＥＱＯＵＴ３’とされる。
次に、第１実施例のウィルキンソン分配器１０において、図６に示すイコライザー回路部ＥＱＯＵＴ１’，ＥＱＯＵＴ２’，ＥＱＯＵＴ３’とされた変形例の端末用分配器の電気的特性を図７ないし図１０に示す。ただし、図７ないし図１０においては図２ないし図５に示した第１実施例のウィルキンソン分配器１０における中間用分配器および従来の３分配器の電気的特性を対比して示している。すなわち、図７は分配数３の第１実施例のウィルキンソン分配器１０における中間用分配器および変形例の端末用分配器の分配損失の周波数特性を従来の３分配器と対比して示すグラフであり、図８は端子間結合損失の周波数特性を示すグラフであり、図９は反射損失（入力）の周波数特性を示すグラフであり、図１０は反射損失（出力）の周波数特性を示すグラフである。これらの図においては、第１実施例のウィルキンソン分配器１０である３分配器における中間用分配器をＷＳ３Ｉｎｔ、変形例の端末用分配器をＷＳ３ＴｅｒＬ、従来の３分配器をＣＳ３として示している。
次に、第１実施例のウィルキンソン分配器１０において、図６に示すイコライザー回路部ＥＱＯＵＴ１’，ＥＱＯＵＴ２’，ＥＱＯＵＴ３’とされた変形例の端末用分配器の電気的特性を図７ないし図１０に示す。ただし、図７ないし図１０においては図２ないし図５に示した第１実施例のウィルキンソン分配器１０における中間用分配器および従来の３分配器の電気的特性を対比して示している。すなわち、図７は分配数３の第１実施例のウィルキンソン分配器１０における中間用分配器および変形例の端末用分配器の分配損失の周波数特性を従来の３分配器と対比して示すグラフであり、図８は端子間結合損失の周波数特性を示すグラフであり、図９は反射損失（入力）の周波数特性を示すグラフであり、図１０は反射損失（出力）の周波数特性を示すグラフである。これらの図においては、第１実施例のウィルキンソン分配器１０である３分配器における中間用分配器をＷＳ３Ｉｎｔ、変形例の端末用分配器をＷＳ３ＴｅｒＬ、従来の３分配器をＣＳ３として示している。
【0022】
図７に示す分配損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における分配損失はＷＳ３ＴｅｒＬで－９．３ｄＢ、ＷＳ３Ｉｎｔで－６．９ｄＢ、ＣＳ３で－５．９ｄＢとなり、３．２ＧＨｚ（ｍ５）における分配損失はＷＳ３ＴｅｒＬで－５．７ｄＢ、ＷＳ３Ｉｎｔで－５．３ｄＢと減少して良好になるが、ＣＳ３では－１２．６ｄＢと急激に増加していることが分かる。このように、第１実施例のウィルキンソン分配器１０’における分配損失は、端末用分配器では４７０ＭＨから３２２４ＭＨｚに向かって次第に減少する平坦化された周波数特性となると共に、減衰器とされる抵抗に直列接続されたインダクタの影響を受けて上記使用周波数帯域の高域の分配損失が約１ｄＢ減少することが分かる。また、中間用分配器および従来の３分配器では構成が同じとされていることから、分配損失の周波数特性も同様となっている。
また、図８に示す端子間結合損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における端子間結合損失はＷＳ３ＴｅｒＬで－２４．２ｄＢ、ＷＳ３Ｉｎｔで－１９．８ｄＢ、ＣＳ３で－３２．７ｄＢとなり、３．２ＧＨｚ（ｍ５）における端子間結合損失はＷＳ３ＴｅｒＬで－１９．８ｄＢ、ＷＳ３Ｉｎｔで－１８．５ｄＢ、ＣＳ３で－２４．８ｄＢとなる。このように、第１実施例のウィルキンソン分配器１０における分配損失は、端末用分配器では減衰器とされる抵抗に直列接続されたインダクタの影響を受けて上記使用周波数帯域で得られる端子間結合損失が約－１８ｄＢ以下と若干減少することが分かる。また、中間用分配器および従来の３分配器では構成が同じとされていることから、端子間結合損失の周波数特性も同様となっている。
また、図８に示す端子間結合損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における端子間結合損失はＷＳ３ＴｅｒＬで－２４．２ｄＢ、ＷＳ３Ｉｎｔで－１９．８ｄＢ、ＣＳ３で－３２．７ｄＢとなり、３．２ＧＨｚ（ｍ５）における端子間結合損失はＷＳ３ＴｅｒＬで－１９．８ｄＢ、ＷＳ３Ｉｎｔで－１８．５ｄＢ、ＣＳ３で－２４．８ｄＢとなる。このように、第１実施例のウィルキンソン分配器１０における分配損失は、端末用分配器では減衰器とされる抵抗に直列接続されたインダクタの影響を受けて上記使用周波数帯域で得られる端子間結合損失が約－１８ｄＢ以下と若干減少することが分かる。また、中間用分配器および従来の３分配器では構成が同じとされていることから、端子間結合損失の周波数特性も同様となっている。
【0023】
さらに、図９に示す反射損失（入力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（入力）はＷＳ３ＴｅｒＬで－１９．７ｄＢ、ＷＳ３Ｉｎｔで－１３．２ｄＢ、ＣＳ３で－１７．０ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（入力）はＷＳ３ＴｅｒＬで－２３．８ｄＢ、ＷＳ３Ｉｎｔで－１８．３ｄＢ、ＣＳ３で－１１．２ｄＢとなる。このように、第１実施例のウィルキンソン分配器１０における反射損失（入力）は、端末用分配器では減衰器とされる抵抗に直列接続されたインダクタの影響を受けて上記使用周波数帯域で得られる反射損失（入力）が中間用分配器の反射損失（入力）とほぼ同様となって改善されることが分かる。また、中間用分配器および従来の３分配器では構成が同じとされていることから、反射損失（入力）の周波数特性も同様となっている。
さらにまた、図１０に示す反射損失（出力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（出力）はＷＳ３ＴｅｒＬで－１９．０ｄＢ、ＷＳ３Ｉｎｔで－１３．０ｄＢ、ＣＳ３で－２８．６ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（出力）はＷＳ３ＴｅｒＬで－１７．９ｄＢ、ＷＳ３Ｉｎｔで－１５．６ｄＢ、ＣＳ３で－８．４ｄＢとなる。このように、第１実施例のウィルキンソン分配器１０における反射損失（出力）は、端末用分配器では減衰器とされる抵抗に直列接続されたインダクタの影響を受けて上記使用周波数帯域で得られる反射損失（出力）が若干減少することが分かる。また、中間用分配器および従来の３分配器では構成が同じとされていることから、反射損失（出力）の周波数特性も同様となっている。
さらにまた、図１０に示す反射損失（出力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（出力）はＷＳ３ＴｅｒＬで－１９．０ｄＢ、ＷＳ３Ｉｎｔで－１３．０ｄＢ、ＣＳ３で－２８．６ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（出力）はＷＳ３ＴｅｒＬで－１７．９ｄＢ、ＷＳ３Ｉｎｔで－１５．６ｄＢ、ＣＳ３で－８．４ｄＢとなる。このように、第１実施例のウィルキンソン分配器１０における反射損失（出力）は、端末用分配器では減衰器とされる抵抗に直列接続されたインダクタの影響を受けて上記使用周波数帯域で得られる反射損失（出力）が若干減少することが分かる。また、中間用分配器および従来の３分配器では構成が同じとされていることから、反射損失（出力）の周波数特性も同様となっている。
【0024】
第１実施例のウィルキンソン分配器１０は、使用周波数帯域において良好な分配損失および端子間結合損失の周波数特性が得られると共に、変形例の端末用分配器ではより良好な端子間結合損失の周波数特性が得られるようになる。テレビ共聴システムに使用される分配器の電気的特性に関する規格は上述したとおりであり、図３，図８を参照すると、第１実施例のウィルキンソン分配器１０では使用周波数帯域においてＪＥＩＴＡ ＳＨ規格の端子間結合損失を満足していることが分かる。なお、ＢＬ規格では３分配器の規格は規定されていないが、第１実施例のウィルキンソン分配器１０では使用周波数帯域において２，４，６分配器のＢＬ規格相当の端子間結合損失を満足している。また、図２，図７を参照すると、第１実施例のウィルキンソン分配器１０における中間用分配器では使用周波数帯域においてＪＥＩＴＡ ＳＨ規格の分配損失を満足していることが分かる。
【0025】
＜第２実施例のウィルキンソン分配器＞
本発明の第２実施例のウィルキンソン分配器の構成を示す回路図を図１１に示す。図１１に示す本発明の第２実施例のウィルキンソン分配器２０は、ウィルキンソン回路で構成された分配数４のウィルキンソン分配器４０である。
図１１に示すように、分配数４のウィルキンソン分配器２０は入力端子ＩＮと４つの出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４を備えており、出力端子ＯＵＴ１～ＯＵＴ４が分配端子とされる。入力端子ＩＮと出力端子ＯＵＴ１～ＯＵＴ４のすべてが同じインピーダンスＺｏとされている。入力端子ＩＮには３つのキャパシタＣ４０１，Ｃ４０２，Ｃ４０３が並列接続された直流カット回路ＣＵ１が接続され、直流カット回路ＣＵ１に入力側のイコライザー回路部ＥＱＩＮが縦続接続されている。イコライザー回路部ＥＱＩＮは、中央に抵抗Ｒ０４１が配置され、抵抗Ｒ０４１の両側にキャパシタＣ０４１，Ｃ０４２がそれぞれ配置されており、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされている。使用周波数帯域は、少なくとも４７０ＭＨｚ～３２２４ＭＨｚとされる。
本発明の第２実施例のウィルキンソン分配器の構成を示す回路図を図１１に示す。図１１に示す本発明の第２実施例のウィルキンソン分配器２０は、ウィルキンソン回路で構成された分配数４のウィルキンソン分配器４０である。
図１１に示すように、分配数４のウィルキンソン分配器２０は入力端子ＩＮと４つの出力端子ＯＵＴ１，ＯＵＴ２，ＯＵＴ３，ＯＵＴ４を備えており、出力端子ＯＵＴ１～ＯＵＴ４が分配端子とされる。入力端子ＩＮと出力端子ＯＵＴ１～ＯＵＴ４のすべてが同じインピーダンスＺｏとされている。入力端子ＩＮには３つのキャパシタＣ４０１，Ｃ４０２，Ｃ４０３が並列接続された直流カット回路ＣＵ１が接続され、直流カット回路ＣＵ１に入力側のイコライザー回路部ＥＱＩＮが縦続接続されている。イコライザー回路部ＥＱＩＮは、中央に抵抗Ｒ０４１が配置され、抵抗Ｒ０４１の両側にキャパシタＣ０４１，Ｃ０４２がそれぞれ配置されており、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされている。使用周波数帯域は、少なくとも４７０ＭＨｚ～３２２４ＭＨｚとされる。
【0026】
イコライザー回路部ＥＱＩＮの出力側にインピーダンスＺ４１の２本の第１分布定数線路の始端が並列に接続され、第１分布定数線路の終端間にアイソレーション抵抗Ｒ４１が接続されている。続いて、２本の第１分布定数線路の終端にインピーダンスＺ４２の２本の第２分布定数線路の始端がそれぞれ接続され、第２分布定数線路の終端間にアイソレーション抵抗Ｒ４２が接続されている。また、アイソレーション抵抗Ｒ４２の一端にインピーダンスＺ４１１の２本の第３分布定数線路の始端が接続され、第３分布定数線路の終端間にアイソレーション抵抗Ｒ４１１が接続されている。続いて、２本の第３分布定数線路の終端にインピーダンスＺ４１２の２本の第４分布定数線路の始端がそれぞれ接続され、第４分布定数線路の終端間にアイソレーション抵抗Ｒ４１２が接続されている。続いて、２本の第４分布定数線路の終端にインピーダンスＺ４１３の２本の第５分布定数線路の始端がそれぞれ接続され、第５分布定数線路の終端間にアイソレーション抵抗Ｒ４１３が接続されている。続いて、２本の第５分布定数線路の終端にインピーダンスＺ４１４の２本の第６分布定数線路の始端がそれぞれ接続され、第６分布定数線路の終端間にアイソレーション抵抗Ｒ４１４が接続されている。
さらに、アイソレーション抵抗Ｒ４２の他端にインピーダンスＺ４２１の２本の第７分布定数線路の始端が並列に接続され、第７分布定数線路の終端間にアイソレーション抵抗Ｒ４２１が接続されている。続いて、２本の第７分布定数線路の終端にインピーダンスＺ４２２の２本の第８分布定数線路の始端がそれぞれ接続され、第８分布定数線路の終端間にアイソレーション抵抗Ｒ４２２が接続されている。続いて、２本の第８分布定数線路の終端にインピーダンスＺ４２３の２本の第９分布定数線路の始端がそれぞれ接続され、第９分布定数線路の終端間にアイソレーション抵抗Ｒ４２３が接続されている。続いて、２本の第９分布定数線路の終端にインピーダンスＺ４２４の２本の第１０分布定数線路の始端がそれぞれ接続され、第１０分布定数線路の終端間にアイソレーション抵抗Ｒ４２４が接続されている。
さらに、アイソレーション抵抗Ｒ４２の他端にインピーダンスＺ４２１の２本の第７分布定数線路の始端が並列に接続され、第７分布定数線路の終端間にアイソレーション抵抗Ｒ４２１が接続されている。続いて、２本の第７分布定数線路の終端にインピーダンスＺ４２２の２本の第８分布定数線路の始端がそれぞれ接続され、第８分布定数線路の終端間にアイソレーション抵抗Ｒ４２２が接続されている。続いて、２本の第８分布定数線路の終端にインピーダンスＺ４２３の２本の第９分布定数線路の始端がそれぞれ接続され、第９分布定数線路の終端間にアイソレーション抵抗Ｒ４２３が接続されている。続いて、２本の第９分布定数線路の終端にインピーダンスＺ４２４の２本の第１０分布定数線路の始端がそれぞれ接続され、第１０分布定数線路の終端間にアイソレーション抵抗Ｒ４２４が接続されている。
【0027】
アイソレーション抵抗Ｒ４１４の一端に出力側の第１イコライザー回路を含むイコライザー回路部ＥＱＯＵＴが接続されている。第１イコライザー回路は、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされており、イコライザー回路が２段縦続されて構成されている。１段目のイコライザー回路は中央に抵抗Ｒａ１０が配置され、抵抗Ｒａ１０の両側にキャパシタＣａ１１，Ｃａ１２がそれぞれ配置されており、２段目のイコライザー回路は中央に抵抗Ｒａ２０が配置され、抵抗Ｒａ２０の両側にキャパシタＣａ２１，Ｃａ２２がそれぞれ配置されている。そして、第１イコライザー回路に第１直流カット回路を含む直流カット回路部ＣＵ２が縦続接続されて、第１直流カット回路の出力側が第１出力端子ＯＵＴ１に接続されている。第１直流カット回路は３つのキャパシタＣ４１１，Ｃ４１２，Ｃ４１３が並列接続されて構成されている。
また、アイソレーション抵抗Ｒ４１４の他端に出力側の第２イコライザー回路を含むイコライザー回路部ＥＱＯＵＴが接続されている。第２イコライザー回路は、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされており、イコライザー回路が２段縦続されて構成されている。１段目のイコライザー回路は中央に抵抗Ｒｂ１０が配置され、抵抗Ｒｂ１０の両側にキャパシタＣｂ１１，Ｃｂ１２がそれぞれ配置されており、２段目のイコライザー回路は中央に抵抗Ｒｂ２０が配置され、抵抗Ｒｂ２０の両側にキャパシタＣｂ２１，Ｃｂ２２がそれぞれ配置されている。そして、第２イコライザー回路に第２直流カット回路を含む直流カット回路部ＣＵ２が縦続接続されて、第２直流カット回路の出力側が第２出力端子ＯＵＴ２に接続されている。第２直流カット回路は３つのキャパシタＣ４２１，Ｃ４２２，Ｃ４２３が並列接続されて構成されている。
また、アイソレーション抵抗Ｒ４１４の他端に出力側の第２イコライザー回路を含むイコライザー回路部ＥＱＯＵＴが接続されている。第２イコライザー回路は、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされており、イコライザー回路が２段縦続されて構成されている。１段目のイコライザー回路は中央に抵抗Ｒｂ１０が配置され、抵抗Ｒｂ１０の両側にキャパシタＣｂ１１，Ｃｂ１２がそれぞれ配置されており、２段目のイコライザー回路は中央に抵抗Ｒｂ２０が配置され、抵抗Ｒｂ２０の両側にキャパシタＣｂ２１，Ｃｂ２２がそれぞれ配置されている。そして、第２イコライザー回路に第２直流カット回路を含む直流カット回路部ＣＵ２が縦続接続されて、第２直流カット回路の出力側が第２出力端子ＯＵＴ２に接続されている。第２直流カット回路は３つのキャパシタＣ４２１，Ｃ４２２，Ｃ４２３が並列接続されて構成されている。
【0028】
さらに、アイソレーション抵抗Ｒ４２４の一端に出力側の第３イコライザー回路を含むイコライザー回路部ＥＱＯＵＴが接続されている。第３イコライザー回路は、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされており、イコライザー回路が２段縦続されて構成されている。１段目のイコライザー回路は中央に抵抗Ｒｃ１０が配置され、抵抗Ｒｃ１０の両側にキャパシタＣｃ１１，Ｃｃ１２がそれぞれ配置されており、２段目のイコライザー回路は中央に抵抗Ｒｃ２０が配置され、抵抗Ｒｃ２０の両側にキャパシタＣｃ２１，Ｃｃ２２がそれぞれ配置されている。そして、第３イコライザー回路に第３直流カット回路を含む直流カット回路部ＣＵ２が縦続接続されて、第３直流カット回路の出力側が第３出力端子ＯＵＴ３に接続されている。第３直流カット回路は３つのキャパシタＣ４３１，Ｃ４３２，Ｃ４３３が並列接続されて構成されている。
さらにまた、アイソレーション抵抗Ｒ４２４の他端に出力側の第４イコライザー回路を含むイコライザー回路部ＥＱＯＵＴが接続されている。第４イコライザー回路は、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされており、イコライザー回路が２段縦続されて構成されている。１段目のイコライザー回路は中央に抵抗Ｒｄ１０が配置され、抵抗Ｒｄ１０の両側にキャパシタＣｄ１１，Ｃｄ１２がそれぞれ配置されており、２段目のイコライザー回路は中央に抵抗Ｒｄ２０が配置され、抵抗Ｒｄ２０の両側にキャパシタＣｄ２１，Ｃｄ２２がそれぞれ配置されている。そして、第４イコライザー回路に第４直流カット回路を含む直流カット回路部ＣＵ２が縦続接続されて、第４直流カット回路の出力側が第４出力端子ＯＵＴ４に接続されている。第４直流カット回路は３つのキャパシタＣ４４１，Ｃ４４２，Ｃ４４３が並列接続されて構成されている。
さらにまた、アイソレーション抵抗Ｒ４２４の他端に出力側の第４イコライザー回路を含むイコライザー回路部ＥＱＯＵＴが接続されている。第４イコライザー回路は、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされており、イコライザー回路が２段縦続されて構成されている。１段目のイコライザー回路は中央に抵抗Ｒｄ１０が配置され、抵抗Ｒｄ１０の両側にキャパシタＣｄ１１，Ｃｄ１２がそれぞれ配置されており、２段目のイコライザー回路は中央に抵抗Ｒｄ２０が配置され、抵抗Ｒｄ２０の両側にキャパシタＣｄ２１，Ｃｄ２２がそれぞれ配置されている。そして、第４イコライザー回路に第４直流カット回路を含む直流カット回路部ＣＵ２が縦続接続されて、第４直流カット回路の出力側が第４出力端子ＯＵＴ４に接続されている。第４直流カット回路は３つのキャパシタＣ４４１，Ｃ４４２，Ｃ４４３が並列接続されて構成されている。
【0029】
第１イコライザー回路と第２イコライザー回路と第３イコライザー回路と第４イコライザー回路からなるイコライザー回路部ＥＱＯＵＴにおいて、２段縦続されたイコライザー回路の間とアースとの間に破線で示す減衰器を構成する抵抗Ｒａ３０，Ｒｂ３０，Ｒｃ３０，Ｒｄ３０がそれぞれ接続されていることは後述するが、ウィルキンソン分配器２０が多段に接続される際に、終段のウィルキンソン分配器２０では抵抗Ｒａ３０，Ｒｂ３０，Ｒｃ３０，Ｒｄ３０が接続されたウィルキンソン分配器２０とされ、初段から終段の前段までの中間段では、抵抗Ｒａ３０，Ｒｂ３０，Ｒｃ３０，Ｒｄ３０が接続されていないウィルキンソン分配器２０とされている。このことから、抵抗Ｒａ３０，Ｒｂ３０，Ｒｃ３０，Ｒｄ３０が接続されたウィルキンソン分配器２０を「端末用分配器」、抵抗Ｒａ３０，Ｒｂ３０，Ｒｃ３０，Ｒｄ３０が接続されていないウィルキンソン分配器２０を「中間用分配器」と云うことにする。
【0030】
第２実施例のウィルキンソン分配器２０の第１分布定数線路ないし第１０分布定数線路の電気長は使用周波数帯域の中心周波数Ｆｏの１／４波長とされており、インピーダンスＺ４１１とインピーダンスＺ４２１、インピーダンスＺ４１２とインピーダンスＺ４２２、インピーダンスＺ４１３とインピーダンスＺ４２３、インピーダンスＺ４１４とインピーダンスＺ４２４とは同じインピーダンスとされる。そして、入力端子ＩＮと出力端子ＯＵＴ１～ＯＵＴ４とのインピーダンスＺｏは、例えば７５Ωとされる。
【0031】
第２実施例のウィルキンソン分配器２０においては、イコライザー回路部ＥＱＩＮの出力側に接続されるウィルキンソン回路は、インピーダンスＺ４１の２本の第１分布定数線路とアイソレーション抵抗Ｒ４１とからなるウィルキンソン回路と、インピーダンスＺ４２の２本の第２分布定数線路とアイソレーション抵抗Ｒ４２とからなるウィルキンソン回路とが２段縦続されて構成されている。また、アイソレーション抵抗Ｒ４２の一端に接続されるウィルキンソン回路は、インピーダンスＺ４１１の２本の第３分布定数線路とアイソレーション抵抗Ｒ４１１とからなるウィルキンソン回路と、インピーダンスＺ４１２の２本の第４分布定数線路とアイソレーション抵抗Ｒ４１２とからなるウィルキンソン回路と、インピーダンスＺ４１３の２本の第５分布定数線路とアイソレーション抵抗Ｒ４１３とからなるウィルキンソン回路と、インピーダンスＺ４１４の２本の第６分布定数線路とアイソレーション抵抗Ｒ４１４とからなるウィルキンソン回路とが４段縦続されて構成されている。さらに、アイソレーション抵抗Ｒ４２の他端に接続されるウィルキンソン回路は、インピーダンスＺ４２１の２本の第７分布定数線路とアイソレーション抵抗Ｒ４２１とからなるウィルキンソン回路と、インピーダンスＺ４２２の２本の第８分布定数線路とアイソレーション抵抗Ｒ４２２とからなるウィルキンソン回路と、インピーダンスＺ４２３の２本の第８分布定数線路とアイソレーション抵抗Ｒ４２３とからなるウィルキンソン回路と、インピーダンスＺ４２４の２本の第１０分布定数線路とアイソレーション抵抗Ｒ４２４とからなるウィルキンソン回路とが４段縦続されて構成されている。このように、ウィルキンソン回路を多段に縦続接続することにより第２実施例のウィルキンソン分配器２０は広帯域化されている。
なお、第２実施例のウィルキンソン分配器２０の第１分布定数線路ないし第１０分布定数線路は、ストリップラインまたはマイクロストリップラインで構成することができる。
なお、第２実施例のウィルキンソン分配器２０の第１分布定数線路ないし第１０分布定数線路は、ストリップラインまたはマイクロストリップラインで構成することができる。
【0032】
＜第２実施例のウィルキンソン分配器２０の電気的特性＞
次に、図１１に示す第２実施例のウィルキンソン分配器２０の電気的特性を図１２～図１５に示す。図１２は分配数４の第２実施例のウィルキンソン分配器２０における中間用分配器および端末用分配器の分配損失の周波数特性を従来の４分配器と対比して示すグラフであり、図１３は端子間結合損失の周波数特性を示すグラフであり、図１４は反射損失（入力）の周波数特性を示すグラフであり、図１５は反射損失（出力）の周波数特性を示すグラフである。これらの図においては、第２実施例のウィルキンソン分配器２０である４分配器における中間用分配器をＷＳ４Ｉｎｔ、端末用分配器をＷＳ４Ｔｅｒ、従来の４分配器をＣＳ４として示している。
図１２に示す分配損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における分配損失はＷＳ４Ｔｅｒで－１０．５ｄＢ、ＷＳ４Ｉｎｔで－７．８ｄＢ、ＣＳ４で－７．２ｄＢとなり、３．２ＧＨｚ（ｍ５）における分配損失はＷＳ４Ｔｅｒで－７．９ｄＢ、ＷＳ４Ｉｎｔで－６．５ｄＢと減少して良好になるが、ＣＳ４では－１２．４ｄＢと急激に増加していることが分かる。このように、第２実施例のウィルキンソン分配器２０における分配損失は、中間用分配器および端末用分配器では４７０ＭＨから３２２４ＭＨｚに向かって次第に減少する平坦化された周波数特性となっていることが分かる。これに対して、従来の４分配器はコア巻きコイルの分配器とされていることから、分配損失は４７０ＭＨから３２２４ＭＨｚに向かって次第に増加していく周波数特性となって、特に、２ＧＨｚを超えると分配損失が急激に増加していく周波数特性となることが分かる。
次に、図１１に示す第２実施例のウィルキンソン分配器２０の電気的特性を図１２～図１５に示す。図１２は分配数４の第２実施例のウィルキンソン分配器２０における中間用分配器および端末用分配器の分配損失の周波数特性を従来の４分配器と対比して示すグラフであり、図１３は端子間結合損失の周波数特性を示すグラフであり、図１４は反射損失（入力）の周波数特性を示すグラフであり、図１５は反射損失（出力）の周波数特性を示すグラフである。これらの図においては、第２実施例のウィルキンソン分配器２０である４分配器における中間用分配器をＷＳ４Ｉｎｔ、端末用分配器をＷＳ４Ｔｅｒ、従来の４分配器をＣＳ４として示している。
図１２に示す分配損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における分配損失はＷＳ４Ｔｅｒで－１０．５ｄＢ、ＷＳ４Ｉｎｔで－７．８ｄＢ、ＣＳ４で－７．２ｄＢとなり、３．２ＧＨｚ（ｍ５）における分配損失はＷＳ４Ｔｅｒで－７．９ｄＢ、ＷＳ４Ｉｎｔで－６．５ｄＢと減少して良好になるが、ＣＳ４では－１２．４ｄＢと急激に増加していることが分かる。このように、第２実施例のウィルキンソン分配器２０における分配損失は、中間用分配器および端末用分配器では４７０ＭＨから３２２４ＭＨｚに向かって次第に減少する平坦化された周波数特性となっていることが分かる。これに対して、従来の４分配器はコア巻きコイルの分配器とされていることから、分配損失は４７０ＭＨから３２２４ＭＨｚに向かって次第に増加していく周波数特性となって、特に、２ＧＨｚを超えると分配損失が急激に増加していく周波数特性となることが分かる。
【0033】
また、図１３に示す端子間結合損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における端子間結合損失はＷＳ４Ｔｅｒで－２３．８ｄＢ、ＷＳ４Ｉｎｔで－１９．５ｄＢ、ＣＳ４で－３９．８ｄＢとなり、３．２ＧＨｚ（ｍ５）における端子間結合損失はＷＳ４Ｔｅｒで－２１．９ｄＢ、ＷＳ４Ｉｎｔで－１８．８ｄＢ、ＣＳ４で－２９．９ｄＢとなる。このように、第２実施例のウィルキンソン分配器２０における端子間結合損失は、中間用分配器では４７０ＭＨｚ～３２２４ＭＨｚの使用周波数帯域において約－１８ｄＢ以下、端末用分配器では上記使用周波数帯域において約－２１ｄＢ以下が得られている。従来の４分配器では、上記使用周波数帯域において約－２２ｄＢ以下が得られており、第２実施例のウィルキンソン分配器２０における端子間結合損失より良好な周波数特性となっていることが分かる。
端子間結合損失は、出力端子間の結合損失であって出力端子間アイソレーションと云うことができる。
さらに、図１４に示す反射損失（入力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（入力）はＷＳ４Ｔｅｒで－２７．４ｄＢ、ＷＳ４Ｉｎｔで－２０．１ｄＢ、ＣＳ４で－２６．２ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（入力）はＷＳ４Ｔｅｒで－２８．６ｄＢ、ＷＳ４Ｉｎｔで－１７．２ｄＢ、ＣＳ４で－９．９ｄＢとなる。このように、第２実施例のウィルキンソン分配器２０における反射損失（入力）は、中間用分配器では４７０ＭＨｚ～３２２４ＭＨｚの使用周波数帯域において約－１５ｄＢ以下、端末用分配器では上記使用周波数帯域において約－１４．５ｄＢ以下が得られている。従来の４分配器では、上記使用周波数帯域において約－９ｄＢ以下が得られており、第２実施例のウィルキンソン分配器２０における反射損失（入力）が従来の４分配器より若干良好な周波数特性となっていることが分かる。
さらにまた、図１５に示す反射損失（出力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（出力）はＷＳ４Ｔｅｒで－２４．２ｄＢ、ＷＳ４Ｉｎｔで－１６．０ｄＢ、ＣＳ４で－２９．０ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（出力）はＷＳ４Ｔｅｒで－２０．４ｄＢ、ＷＳ４Ｉｎｔで－１９．８ｄＢ、ＣＳ４で－１９．９ｄＢとなる。このように、第２実施例のウィルキンソン分配器２０における反射損失（出力）は、中間用分配器では４７０ＭＨｚ～３２２４ＭＨｚの使用周波数帯域において約－１５．５ｄＢ以下、端末用分配器では上記使用周波数帯域において約－１４．５Ｂ以下が得られている。従来の４分配器では、上記使用周波数帯域において－９ｄＢ以下が得られており、第２実施例のウィルキンソン分配器２０における反射損失（出力）が従来の４分配器より若干良好な周波数特性となっていることが分かる。
端子間結合損失は、出力端子間の結合損失であって出力端子間アイソレーションと云うことができる。
さらに、図１４に示す反射損失（入力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（入力）はＷＳ４Ｔｅｒで－２７．４ｄＢ、ＷＳ４Ｉｎｔで－２０．１ｄＢ、ＣＳ４で－２６．２ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（入力）はＷＳ４Ｔｅｒで－２８．６ｄＢ、ＷＳ４Ｉｎｔで－１７．２ｄＢ、ＣＳ４で－９．９ｄＢとなる。このように、第２実施例のウィルキンソン分配器２０における反射損失（入力）は、中間用分配器では４７０ＭＨｚ～３２２４ＭＨｚの使用周波数帯域において約－１５ｄＢ以下、端末用分配器では上記使用周波数帯域において約－１４．５ｄＢ以下が得られている。従来の４分配器では、上記使用周波数帯域において約－９ｄＢ以下が得られており、第２実施例のウィルキンソン分配器２０における反射損失（入力）が従来の４分配器より若干良好な周波数特性となっていることが分かる。
さらにまた、図１５に示す反射損失（出力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（出力）はＷＳ４Ｔｅｒで－２４．２ｄＢ、ＷＳ４Ｉｎｔで－１６．０ｄＢ、ＣＳ４で－２９．０ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（出力）はＷＳ４Ｔｅｒで－２０．４ｄＢ、ＷＳ４Ｉｎｔで－１９．８ｄＢ、ＣＳ４で－１９．９ｄＢとなる。このように、第２実施例のウィルキンソン分配器２０における反射損失（出力）は、中間用分配器では４７０ＭＨｚ～３２２４ＭＨｚの使用周波数帯域において約－１５．５ｄＢ以下、端末用分配器では上記使用周波数帯域において約－１４．５Ｂ以下が得られている。従来の４分配器では、上記使用周波数帯域において－９ｄＢ以下が得られており、第２実施例のウィルキンソン分配器２０における反射損失（出力）が従来の４分配器より若干良好な周波数特性となっていることが分かる。
【0034】
図１６は、第２実施例のウィルキンソン分配器２０の端末用分配器における出力側のイコライザー回路部ＥＱＯＵＴの変形例のイコライザー回路部ＥＱＯＵＴ’の構成を示す回路図である。変形例のイコライザー回路部ＥＱＯＵＴ’では、図１６に示すように減衰器とされる抵抗Ｒａ３０にインダクタＬａ３０が直列に接続されてアースされている。この場合、図１６ではイコライザー回路部ＥＱＯＵＴ’では第１イコライザー回路しか示していないが、第２イコライザー回路ないし第４イコライザー回路においても図１６に示す第１イコライザー回路と同様のイコライザー回路とされる。
次に、第２実施例のウィルキンソン分配器２０において、図１６に示すイコライザー回路部ＥＱＯＵＴ’とされた変形例の端末用分配器の電気的特性を図１７ないし図２０に示す。ただし、図１７ないし図２０においては図１２ないし図１５に示した第２実施例のウィルキンソン分配器２０における中間用分配器および従来の４分配器の電気的特性を対比して示している。すなわち、図１７は分配数４の第２実施例のウィルキンソン分配器２０における中間用分配器および変形例の端末用分配器の分配損失の周波数特性を従来の４分配器と対比して示すグラフであり、図１８は端子間結合損失の周波数特性を示すグラフであり、図１９は反射損失（入力）の周波数特性を示すグラフであり、図２０は反射損失（出力）の周波数特性を示すグラフである。これらの図においては、第２実施例のウィルキンソン分配器２０である４分配器における中間用分配器をＷＳ４Ｉｎｔ、変形例の端末用分配器をＷＳ４ＴｅｒＬ、従来の４分配器をＣＳ４として示している。
次に、第２実施例のウィルキンソン分配器２０において、図１６に示すイコライザー回路部ＥＱＯＵＴ’とされた変形例の端末用分配器の電気的特性を図１７ないし図２０に示す。ただし、図１７ないし図２０においては図１２ないし図１５に示した第２実施例のウィルキンソン分配器２０における中間用分配器および従来の４分配器の電気的特性を対比して示している。すなわち、図１７は分配数４の第２実施例のウィルキンソン分配器２０における中間用分配器および変形例の端末用分配器の分配損失の周波数特性を従来の４分配器と対比して示すグラフであり、図１８は端子間結合損失の周波数特性を示すグラフであり、図１９は反射損失（入力）の周波数特性を示すグラフであり、図２０は反射損失（出力）の周波数特性を示すグラフである。これらの図においては、第２実施例のウィルキンソン分配器２０である４分配器における中間用分配器をＷＳ４Ｉｎｔ、変形例の端末用分配器をＷＳ４ＴｅｒＬ、従来の４分配器をＣＳ４として示している。
【0035】
図１７に示す分配損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における分配損失はＷＳ４ＴｅｒＬで－１０．３ｄＢ、ＷＳ４Ｉｎｔで－７．８ｄＢ、ＣＳ４で－７．２ｄＢとなり、３．２ＧＨｚ（ｍ５）における分配損失はＷＳ４ＴｅｒＬで－６．９ｄＢ、ＷＳ４Ｉｎｔで－６．５ｄＢと減少して良好になるが、ＣＳ４では－１２．４ｄＢと急激に増加していることが分かる。このように、第２実施例のウィルキンソン分配器２０における分配損失は、変形例の端末用分配器では４７０ＭＨから３２２４ＭＨｚに向かって次第に減少する平坦化された周波数特性となると共に、減衰器とされる抵抗に直列接続されたインダクタの影響を受けて上記使用周波数帯域の高域の分配損失が約１ｄＢ減少することが分かる。また、中間用分配器および従来の４分配器では構成が同じとされていることから、分配損失の周波数特性も同様となっている。
また、図１８に示す端子間結合損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における端子間結合損失はＷＳ４ＴｅｒＬで－２３．４ｄＢ、ＷＳ４Ｉｎｔで－１９．５ｄＢ、ＣＳ３で－３９．８ｄＢとなり、３．２ＧＨｚ（ｍ５）における端子間結合損失はＷＳ４ＴｅｒＬで－１９．４ｄＢ、ＷＳ４Ｉｎｔで－１８．８ｄＢ、ＣＳ４で－２９．９ｄＢとなる。このように、第２実施例のウィルキンソン分配器２０における分配損失は、変形例の端末用分配器では減衰器とされる抵抗に直列接続されたインダクタの影響を受けて上記使用周波数帯域で得られる端子間結合損失が－１８．８ｄＢ以下と若干減少することが分かる。また、中間用分配器および従来の４分配器では構成が同じとされていることから、端子間結合損失の周波数特性も同様となっている。
また、図１８に示す端子間結合損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における端子間結合損失はＷＳ４ＴｅｒＬで－２３．４ｄＢ、ＷＳ４Ｉｎｔで－１９．５ｄＢ、ＣＳ３で－３９．８ｄＢとなり、３．２ＧＨｚ（ｍ５）における端子間結合損失はＷＳ４ＴｅｒＬで－１９．４ｄＢ、ＷＳ４Ｉｎｔで－１８．８ｄＢ、ＣＳ４で－２９．９ｄＢとなる。このように、第２実施例のウィルキンソン分配器２０における分配損失は、変形例の端末用分配器では減衰器とされる抵抗に直列接続されたインダクタの影響を受けて上記使用周波数帯域で得られる端子間結合損失が－１８．８ｄＢ以下と若干減少することが分かる。また、中間用分配器および従来の４分配器では構成が同じとされていることから、端子間結合損失の周波数特性も同様となっている。
【0036】
さらに、図１９に示す反射損失（入力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（入力）はＷＳ４ＴｅｒＬで－３３．０ｄＢ、ＷＳ４Ｉｎｔで－２０．１ｄＢ、ＣＳ４で－２６．２ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（入力）はＷＳ４ＴｅｒＬで－１８．８ｄＢ、ＷＳ４Ｉｎｔで－１７．２ｄＢ、ＣＳ４で－９．９ｄＢとなる。このように、第２実施例の変形例のウィルキンソン分配器２０における反射損失（入力）は、変形例の端末用分配器では減衰器とされる抵抗に直列接続されたインダクタの影響を受けて上記使用周波数帯域で得られる反射損失（入力）が中間用分配器の反射損失（入力）とほぼ同様となって改善されることが分かる。また、中間用分配器および従来の４分配器では構成が同じとされていることから、反射損失（入力）の周波数特性も同様となっている。
さらにまた、図２０に示す反射損失（出力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（出力）はＷＳ４ＴｅｒＬで－３１．７ｄＢ、ＷＳ４Ｉｎｔで－１６．０ｄＢ、ＣＳ４で－２９．０ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（出力）はＷＳ４ＴｅｒＬで－１６．９ｄＢ、ＷＳ４Ｉｎｔで－１９．８ｄＢ、ＣＳ４で－１９．９ｄＢとなる。このように、第２実施例の変形例のウィルキンソン分配器２０における反射損失（出力）は、変形例の端末用分配器では減衰器とされる抵抗に直列接続されたインダクタの影響を受けて上記使用周波数帯域の低域から中域で得られる反射損失（出力）が減少することが分かる。また、中間用分配器および従来の４分配器では構成が同じとされていることから、反射損失（出力）の周波数特性も同様となっている。
さらにまた、図２０に示す反射損失（出力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（出力）はＷＳ４ＴｅｒＬで－３１．７ｄＢ、ＷＳ４Ｉｎｔで－１６．０ｄＢ、ＣＳ４で－２９．０ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（出力）はＷＳ４ＴｅｒＬで－１６．９ｄＢ、ＷＳ４Ｉｎｔで－１９．８ｄＢ、ＣＳ４で－１９．９ｄＢとなる。このように、第２実施例の変形例のウィルキンソン分配器２０における反射損失（出力）は、変形例の端末用分配器では減衰器とされる抵抗に直列接続されたインダクタの影響を受けて上記使用周波数帯域の低域から中域で得られる反射損失（出力）が減少することが分かる。また、中間用分配器および従来の４分配器では構成が同じとされていることから、反射損失（出力）の周波数特性も同様となっている。
【0037】
第２実施例のウィルキンソン分配器２０は使用周波数帯域において良好な分配損失および端子間結合損失の周波数特性を得られると共に、変形例の端末用分配器ではより良好な端子間結合損失の周波数特性を得られることができる。テレビ共聴システムに使用される分配器の電気的特性に関する規格は上述したとおりであり、図１３，図１８を参照すると、第２実施例のウィルキンソン分配器２０では使用周波数帯域においてＪＥＩＴＡ ＳＨ規格およびＢＬ規格の端子間結合損失を満足していることが分かる。また、図１２，図１７を参照すると、第２実施例のウィルキンソン分配器２０における中間用分配器では使用周波数帯域においてＪＥＩＴＡ ＳＨ規格およびＢＬ規格の分配損失を満足していることが分かる。
【0038】
＜実施例のウィルキンソン分配器の回路パターン＞
第１実施例のウィルキンソン分配器１０は、ストリップラインまたはマイクロストリップラインとされた第１分布定数線路ないし第７分布定数線路とチップ部品とで構成することができる。そこで、基板１１上に第１分布定数線路ないし第７分布定数線路となるマイクロストリップラインを形成し、チップ部品を所定位置に接続して構成した分配数３の第１実施例のウィルキンソン分配器１０の回路パターンの一例をウィルキンソン分配器１０Ａとして図２１に示す。
図２１に示すウィルキンソン分配器１０Ａは、図１に示す回路図とほぼ同じとされているが、出力側のイコライザー回路部ＥＱＯＵＴ１～ＥＱＯＵＴ３と直流カット回路Ｃ，Ｄの回路構成が若干異なっている。ウィルキンソン分配器１０Ａの回路パターンは、高周波特性の良好な基板１１のおもて面にマイクロストリップラインのパターンで形成されている。上述したように、第１実施例のウィルキンソン分配器１０は７つのウィルキンソン回路から構成されており、７つのウィルキンソン回路を構成する第１分布定数線路ないし第７分布定数線路のパターンはＵ字状に折り返されたマイクロストリップラインで形成されている。第１分布定数線路ないし第７分布定数線路における各線路の終端間にはアイソレーション抵抗Ｒ０１～Ｒ０３，Ｒ１１，Ｒ１２のチップ部品がそれぞれ接続されている。各マイクロストリップラインの幅は、マイクロストリップラインで構成する第１分布定数線路ないし第７分布定数線路のインピーダンスＺ０１～Ｚ０３，Ｚ１１，Ｚ１２，Ｚ１１’，Ｚ１２’に応じた幅とされている。また、Ｕ字状に折り返されたマイクロストリップラインとするのは、ウィルキンソン分配器１０Ａを小型化するためである。この場合、Ｕ字状に折り返された第１分布定数線路の折り返し間隔ｄ１は線幅の１．５倍以上とされ、第２分布定数線路の折り返し間隔ｄ２は線幅以上とされ、第３分布定数線路の折り返し間隔ｄ３は線幅の０．５倍以上とされ、第４，６分布定数線路の折り返し間隔ｄ４は線幅の２倍以上とされ、第５，７分布定数線路の折り返し間隔ｄ５は線幅以上とされている。
第１実施例のウィルキンソン分配器１０は、ストリップラインまたはマイクロストリップラインとされた第１分布定数線路ないし第７分布定数線路とチップ部品とで構成することができる。そこで、基板１１上に第１分布定数線路ないし第７分布定数線路となるマイクロストリップラインを形成し、チップ部品を所定位置に接続して構成した分配数３の第１実施例のウィルキンソン分配器１０の回路パターンの一例をウィルキンソン分配器１０Ａとして図２１に示す。
図２１に示すウィルキンソン分配器１０Ａは、図１に示す回路図とほぼ同じとされているが、出力側のイコライザー回路部ＥＱＯＵＴ１～ＥＱＯＵＴ３と直流カット回路Ｃ，Ｄの回路構成が若干異なっている。ウィルキンソン分配器１０Ａの回路パターンは、高周波特性の良好な基板１１のおもて面にマイクロストリップラインのパターンで形成されている。上述したように、第１実施例のウィルキンソン分配器１０は７つのウィルキンソン回路から構成されており、７つのウィルキンソン回路を構成する第１分布定数線路ないし第７分布定数線路のパターンはＵ字状に折り返されたマイクロストリップラインで形成されている。第１分布定数線路ないし第７分布定数線路における各線路の終端間にはアイソレーション抵抗Ｒ０１～Ｒ０３，Ｒ１１，Ｒ１２のチップ部品がそれぞれ接続されている。各マイクロストリップラインの幅は、マイクロストリップラインで構成する第１分布定数線路ないし第７分布定数線路のインピーダンスＺ０１～Ｚ０３，Ｚ１１，Ｚ１２，Ｚ１１’，Ｚ１２’に応じた幅とされている。また、Ｕ字状に折り返されたマイクロストリップラインとするのは、ウィルキンソン分配器１０Ａを小型化するためである。この場合、Ｕ字状に折り返された第１分布定数線路の折り返し間隔ｄ１は線幅の１．５倍以上とされ、第２分布定数線路の折り返し間隔ｄ２は線幅以上とされ、第３分布定数線路の折り返し間隔ｄ３は線幅の０．５倍以上とされ、第４，６分布定数線路の折り返し間隔ｄ４は線幅の２倍以上とされ、第５，７分布定数線路の折り返し間隔ｄ５は線幅以上とされている。
【0039】
また、ウィルキンソン分配器１０Ａにおいて、２本の第１分布定数線路の始端と入力端子ＩＮとの間に３つのキャパシタのチップ部品が並列接続された直流カット回路Ａと、抵抗を挟んで２つのキャパシタのチップ部品が並列接続された入力側のイコライザー回路部ＥＱＩＮとが設けられている。さらに、第１出力端子ＯＵＴ１とアイソレーション抵抗Ｒ１２の一端との間に直流カット回路Ｃと第１の出力側のイコライザー回路部ＥＱＯＵＴ１とが設けられている。ただし、直流カット回路Ｃは２つのキャパシタのチップ部品が並列接続され、イコライザー回路部ＥＱＯＵＴ１は図３７（ａ）に示すように抵抗と１つのキャパシタとのチップ部品が並列接続されている。そして、ウィルキンソン分配器１０Ａが端末用分配器とされている場合は、イコライザー回路部ＥＱＯＵＴ１の２段縦続されたイコライザー回路の間とアースとの間に抵抗Ｒ１３０のチップ部品が接続されている。
さらにまた、第２出力端子ＯＵＴ２とアイソレーション抵抗Ｒ１２の他端およびアイソレーション抵抗Ｒ２２の一端との間に第２の出力側のイコライザー回路部ＥＱＯＵＴ２と２つの直流カット回路Ｂとが設けられている。ただし、直流カット回路Ｂのそれぞれは１つのキャパシタのチップ部品とされ、イコライザー回路部ＥＱＯＵＴ２は図３７（ａ）に示すように抵抗と１つのキャパシタとのチップ部品が並列接続されている。そして、ウィルキンソン分配器１０Ａが端末用分配器とされている場合は、イコライザー回路部ＥＱＯＵＴ２の２段縦続されたイコライザー回路の間とアースとの間に抵抗Ｒ２３０のチップ部品が接続されている。
さらにまた、第３出力端子ＯＵＴ３とアイソレーション抵抗Ｒ２２の他端との間に直流カット回路Ｄと第３の出力側のイコライザー回路部ＥＱＯＵＴ３とが設けられている。ただし、直流カット回路Ｄは２つのキャパシタのチップ部品が並列接続され、イコライザー回路部ＥＱＯＵＴ３は図３７（ａ）に示すように抵抗と１つのキャパシタとのチップ部品が並列接続されている。そして、ウィルキンソン分配器１０Ａが端末用分配器とされている場合は、イコライザー回路部ＥＱＯＵＴ３の２段縦続されたイコライザー回路の間とアースとの間に抵抗Ｒ３３０のチップ部品が接続されている。
さらにまた、第２出力端子ＯＵＴ２とアイソレーション抵抗Ｒ１２の他端およびアイソレーション抵抗Ｒ２２の一端との間に第２の出力側のイコライザー回路部ＥＱＯＵＴ２と２つの直流カット回路Ｂとが設けられている。ただし、直流カット回路Ｂのそれぞれは１つのキャパシタのチップ部品とされ、イコライザー回路部ＥＱＯＵＴ２は図３７（ａ）に示すように抵抗と１つのキャパシタとのチップ部品が並列接続されている。そして、ウィルキンソン分配器１０Ａが端末用分配器とされている場合は、イコライザー回路部ＥＱＯＵＴ２の２段縦続されたイコライザー回路の間とアースとの間に抵抗Ｒ２３０のチップ部品が接続されている。
さらにまた、第３出力端子ＯＵＴ３とアイソレーション抵抗Ｒ２２の他端との間に直流カット回路Ｄと第３の出力側のイコライザー回路部ＥＱＯＵＴ３とが設けられている。ただし、直流カット回路Ｄは２つのキャパシタのチップ部品が並列接続され、イコライザー回路部ＥＱＯＵＴ３は図３７（ａ）に示すように抵抗と１つのキャパシタとのチップ部品が並列接続されている。そして、ウィルキンソン分配器１０Ａが端末用分配器とされている場合は、イコライザー回路部ＥＱＯＵＴ３の２段縦続されたイコライザー回路の間とアースとの間に抵抗Ｒ３３０のチップ部品が接続されている。
【0040】
次に、第２実施例のウィルキンソン分配器２０は、ストリップラインまたはマイクロストリップラインとされた第１分布定数線路ないし第１０分布定数線路とチップ部品とで構成することができる。そこで、基板２１上に第１分布定数線路ないし第１０分布定数線路となるマイクロストリップラインを形成し、チップ部品を所定位置に接続して構成した分配数４の第２実施例のウィルキンソン分配器２０の回路パターンの一例をウィルキンソン分配器２０Ａとして図２２に示す。
図２２に示すウィルキンソン分配器２０Ａは、図１１に示す回路図とほぼ同じとされているが、出力側のイコライザー回路部ＥＱＯＵＴと直流カット回路部ＣＵ２の回路構成が若干異なっている。ウィルキンソン分配器２０Ａの回路パターンは、高周波特性の良好な基板２１のおもて面にマイクロストリップラインのパターンで形成されている。上述したように、第２実施例のウィルキンソン分配器２０は１０のウィルキンソン回路から構成されており、１０のウィルキンソン回路を構成する第１分布定数線路ないし第１０分布定数線路のパターンはＵ字状に折り返されたマイクロストリップラインで形成されている。第１分布定数線路ないし第１０分布定数線路における各線路の終端間にはアイソレーション抵抗Ｒ４１，Ｒ４２，Ｒ４１１～Ｒ４１４，Ｒ４２１～Ｒ４２４のチップ部品がそれぞれ接続されている。各マイクロストリップラインの幅は、マイクロストリップラインで構成する第１分布定数線路ないし第１０分布定数線路のインピーダンスＺ４１，Ｚ４２，Ｚ４１１～Ｚ４１４，Ｚ４２１～Ｚ４２４に応じた幅とされている。また、Ｕ字状に折り返されたマイクロストリップラインとするのは、ウィルキンソン分配器２０Ａを小型化するためである。この場合、Ｕ字状に折り返された第１分布定数線路の折り返し間隔ｄ６は線幅の１．５倍以上とされ、第２分布定数線路の折り返し間隔ｄ７は線幅の０．５倍以上とされ、第３，７分布定数線路の折り返し間隔ｄ８は線幅の２倍以上とされ、第６，１０分布定数線路の折り返し間隔ｄ９は線幅以上とされている。
図２２に示すウィルキンソン分配器２０Ａは、図１１に示す回路図とほぼ同じとされているが、出力側のイコライザー回路部ＥＱＯＵＴと直流カット回路部ＣＵ２の回路構成が若干異なっている。ウィルキンソン分配器２０Ａの回路パターンは、高周波特性の良好な基板２１のおもて面にマイクロストリップラインのパターンで形成されている。上述したように、第２実施例のウィルキンソン分配器２０は１０のウィルキンソン回路から構成されており、１０のウィルキンソン回路を構成する第１分布定数線路ないし第１０分布定数線路のパターンはＵ字状に折り返されたマイクロストリップラインで形成されている。第１分布定数線路ないし第１０分布定数線路における各線路の終端間にはアイソレーション抵抗Ｒ４１，Ｒ４２，Ｒ４１１～Ｒ４１４，Ｒ４２１～Ｒ４２４のチップ部品がそれぞれ接続されている。各マイクロストリップラインの幅は、マイクロストリップラインで構成する第１分布定数線路ないし第１０分布定数線路のインピーダンスＺ４１，Ｚ４２，Ｚ４１１～Ｚ４１４，Ｚ４２１～Ｚ４２４に応じた幅とされている。また、Ｕ字状に折り返されたマイクロストリップラインとするのは、ウィルキンソン分配器２０Ａを小型化するためである。この場合、Ｕ字状に折り返された第１分布定数線路の折り返し間隔ｄ６は線幅の１．５倍以上とされ、第２分布定数線路の折り返し間隔ｄ７は線幅の０．５倍以上とされ、第３，７分布定数線路の折り返し間隔ｄ８は線幅の２倍以上とされ、第６，１０分布定数線路の折り返し間隔ｄ９は線幅以上とされている。
【0041】
また、ウィルキンソン分配器２０Ａにおいて、２本の第１分布定数線路の始端と入力端子ＩＮとの間に３つのキャパシタのチップ部品が並列接続された直流カット回路ＣＵ１と、抵抗を挟んで２つのキャパシタのチップ部品が並列接続された入力側のイコライザー回路部ＥＱＩＮとが設けられている。さらに、第１出力端子ＯＵＴ１とアイソレーション抵抗Ｒ４１４の一端との間に直流カット回路部ＣＵ２の第１直流カット回路と出力側のイコライザー回路部ＥＱＯＵＴの第１イコライザー回路とが設けられている。ただし、第１直流カット回路は２つのキャパシタのチップ部品が並列接続され、第１イコライザー回路は図３７（ａ）に示すように抵抗と１つのキャパシタとのチップ部品が並列接続されている。そして、ウィルキンソン分配器２０Ａが端末用分配器とされている場合は、第１イコライザー回路の２段縦続されたイコライザー回路の間とアースとの間に抵抗Ｒａ３０のチップ部品が接続されている。
さらにまた、第２出力端子ＯＵＴ２とアイソレーション抵抗Ｒ４１４の他端との間に直流カット回路部ＣＵ２の第２直流カット回路と出力側のイコライザー回路部ＥＱＯＵＴの第２イコライザー回路とが設けられている。ただし、第２直流カット回路は２つのキャパシタのチップ部品が並列接続され、第２イコライザー回路は図３７（ａ）に示すように抵抗と１つのキャパシタとのチップ部品が並列接続されている。そして、ウィルキンソン分配器２０Ａが端末用分配器とされている場合は、第２イコライザー回路の２段縦続されたイコライザー回路の間とアースとの間に抵抗Ｒｂ３０のチップ部品が接続されている。
さらにまた、第３出力端子ＯＵＴ３とアイソレーション抵抗Ｒ４２４の一端との間に直流カット回路部ＣＵ２の第３直流カット回路と出力側のイコライザー回路部ＥＱＯＵＴの第３イコライザー回路とが設けられている。ただし、第３直流カット回路は２つのキャパシタのチップ部品が並列接続され、第３イコライザー回路は図３７（ａ）に示すように抵抗と１つのキャパシタとのチップ部品が並列接続されている。そして、ウィルキンソン分配器２０Ａが端末用分配器とされている場合は、第３イコライザー回路の２段縦続されたイコライザー回路の間とアースとの間に抵抗Ｒｃ３０のチップ部品が接続されている。
さらにまた、第４出力端子ＯＵＴ４とアイソレーション抵抗Ｒ４２４の他端との間に直流カット回路部ＣＵ２の第４直流カット回路と出力側のイコライザー回路部ＥＱＯＵＴの第４イコライザー回路とが設けられている。ただし、第４直流カット回路は２つのキャパシタのチップ部品が並列接続され、第４イコライザー回路は図３７（ａ）に示すように抵抗と１つのキャパシタとのチップ部品が並列接続されている。そして、ウィルキンソン分配器２０Ａが端末用分配器とされている場合は、第４イコライザー回路の２段縦続されたイコライザー回路の間とアースとの間に抵抗Ｒｄ３０のチップ部品が接続されている。
さらにまた、第２出力端子ＯＵＴ２とアイソレーション抵抗Ｒ４１４の他端との間に直流カット回路部ＣＵ２の第２直流カット回路と出力側のイコライザー回路部ＥＱＯＵＴの第２イコライザー回路とが設けられている。ただし、第２直流カット回路は２つのキャパシタのチップ部品が並列接続され、第２イコライザー回路は図３７（ａ）に示すように抵抗と１つのキャパシタとのチップ部品が並列接続されている。そして、ウィルキンソン分配器２０Ａが端末用分配器とされている場合は、第２イコライザー回路の２段縦続されたイコライザー回路の間とアースとの間に抵抗Ｒｂ３０のチップ部品が接続されている。
さらにまた、第３出力端子ＯＵＴ３とアイソレーション抵抗Ｒ４２４の一端との間に直流カット回路部ＣＵ２の第３直流カット回路と出力側のイコライザー回路部ＥＱＯＵＴの第３イコライザー回路とが設けられている。ただし、第３直流カット回路は２つのキャパシタのチップ部品が並列接続され、第３イコライザー回路は図３７（ａ）に示すように抵抗と１つのキャパシタとのチップ部品が並列接続されている。そして、ウィルキンソン分配器２０Ａが端末用分配器とされている場合は、第３イコライザー回路の２段縦続されたイコライザー回路の間とアースとの間に抵抗Ｒｃ３０のチップ部品が接続されている。
さらにまた、第４出力端子ＯＵＴ４とアイソレーション抵抗Ｒ４２４の他端との間に直流カット回路部ＣＵ２の第４直流カット回路と出力側のイコライザー回路部ＥＱＯＵＴの第４イコライザー回路とが設けられている。ただし、第４直流カット回路は２つのキャパシタのチップ部品が並列接続され、第４イコライザー回路は図３７（ａ）に示すように抵抗と１つのキャパシタとのチップ部品が並列接続されている。そして、ウィルキンソン分配器２０Ａが端末用分配器とされている場合は、第４イコライザー回路の２段縦続されたイコライザー回路の間とアースとの間に抵抗Ｒｄ３０のチップ部品が接続されている。
【0042】
＜実施例の特徴的な回路構成＞
次に、以上説明した本発明の第１実施例のウィルキンソン分配器１０および第２実施例のウィルキンソン分配器２０の特徴的な回路構成について説明する。
本発明の実施例にかかるウィルキンソン分配器１０，２０においては、入力側にイコライザー回路が設けられていると共に、出力側にもイコライザー回路が設けられている。これらのイコライザー回路は、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされている。
イコライザー回路を設ける理由について第２実施例のウィルキンソン分配器２０を例に挙げて説明すると、第２実施例のウィルキンソン分配器２０では図１１に示すように入力側および出力側にイコライザー回路が設けられている。そこで、４分配器とされたウィルキンソン分配器において、入力側および出力側に図２３（ａ）に示すイコライザー回路が設けられている場合と、出力側だけに図２３（ａ）に示すイコライザー回路が設けられている場合との電気的特性を、入力側および出力側のいずれにもイコライザー回路が設けられていない場合と対比して図２４，図２５，図２６に示す。なお、図２３（ａ）に示すイコライザー回路は、イコライザー回路が２段縦続されて構成されており、１段目のイコライザー回路は中央に抵抗Ｒ１が配置され、抵抗Ｒ１の両側にキャパシタＣ１，Ｃ２がそれぞれ配置されており、２段目のイコライザー回路は中央に抵抗Ｒ２が配置され、抵抗Ｒ２の両側にキャパシタＣ３，Ｃ４がそれぞれ配置されている。
次に、以上説明した本発明の第１実施例のウィルキンソン分配器１０および第２実施例のウィルキンソン分配器２０の特徴的な回路構成について説明する。
本発明の実施例にかかるウィルキンソン分配器１０，２０においては、入力側にイコライザー回路が設けられていると共に、出力側にもイコライザー回路が設けられている。これらのイコライザー回路は、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされている。
イコライザー回路を設ける理由について第２実施例のウィルキンソン分配器２０を例に挙げて説明すると、第２実施例のウィルキンソン分配器２０では図１１に示すように入力側および出力側にイコライザー回路が設けられている。そこで、４分配器とされたウィルキンソン分配器において、入力側および出力側に図２３（ａ）に示すイコライザー回路が設けられている場合と、出力側だけに図２３（ａ）に示すイコライザー回路が設けられている場合との電気的特性を、入力側および出力側のいずれにもイコライザー回路が設けられていない場合と対比して図２４，図２５，図２６に示す。なお、図２３（ａ）に示すイコライザー回路は、イコライザー回路が２段縦続されて構成されており、１段目のイコライザー回路は中央に抵抗Ｒ１が配置され、抵抗Ｒ１の両側にキャパシタＣ１，Ｃ２がそれぞれ配置されており、２段目のイコライザー回路は中央に抵抗Ｒ２が配置され、抵抗Ｒ２の両側にキャパシタＣ３，Ｃ４がそれぞれ配置されている。
【0043】
図２４は分配数４のウィルキンソン分配器において、出力側だけに図２３（ａ）に示すイコライザー回路が設けられている場合、入力側および出力側に図２３（ａ）に示すイコライザー回路が設けられている場合、入力側および出力側のいずれにもイコライザー回路が設けられていない場合の分配損失の周波数特性を対比して示すグラフであり、図２５は端子間結合損失の周波数特性を示すグラフであり、図２５は反射損失（入力）の周波数特性を示すグラフである。これらの図においては、出力側だけに図２３（ａ）に示すイコライザー回路が設けられているウィルキンソン分配器をＷＳ４ＥＱＯｕｔ、入力側および出力側に図２３（ａ）に示すイコライザー回路が設けられているウィルキンソン分配器をＷＳ４ＥＱＩｎＯｕｔ、イコライザー回路が設けられていないウィルキンソン分配器をＷＳ４として示している。
図２４に示す分配損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における分配損失はＷＳ４で－６．１ｄＢ、ＷＳ４ＥＱＯｕｔで－７．１ｄＢ、ＷＳ４ＥＱＩｎＯｕｔで－７．８ｄＢとなり、３．２ＧＨｚ（ｍ５）における分配損失はＷＳ４で－６．３ｄＢ、ＷＳ４ＥＱＯｕｔで－６．５ｄＢ、ＷＳ４ＥＱＩｎＯｕｔで－６．５ｄＢとなる。すなわち、ＷＳ４ＥＱＯｕｔとＷＳ４ＥＱＩｎＯｕｔとでは４７０ＭＨｚから３２２４ＭＨｚに向かって若干ではあるが次第に分配損失が減少する周波数特性となるのに対して、ＷＳ４では４７０ＭＨｚから３２２４ＭＨｚに向かって若干ではあるが次第に分配損失が増加する周波数特性となる。これは、イコライザー回路は使用周波数帯域の高域より低域の損失が大きくされている周波数特性とされているからであり、出力側のイコライザー回路では４７０ＭＨｚにおいて約１ｄＢのロスが発生しており、入力側および出力側のイコライザー回路では４７０ＭＨｚにおいて約１．７ｄＢのロスが発生していることが分かる。
図２４に示す分配損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における分配損失はＷＳ４で－６．１ｄＢ、ＷＳ４ＥＱＯｕｔで－７．１ｄＢ、ＷＳ４ＥＱＩｎＯｕｔで－７．８ｄＢとなり、３．２ＧＨｚ（ｍ５）における分配損失はＷＳ４で－６．３ｄＢ、ＷＳ４ＥＱＯｕｔで－６．５ｄＢ、ＷＳ４ＥＱＩｎＯｕｔで－６．５ｄＢとなる。すなわち、ＷＳ４ＥＱＯｕｔとＷＳ４ＥＱＩｎＯｕｔとでは４７０ＭＨｚから３２２４ＭＨｚに向かって若干ではあるが次第に分配損失が減少する周波数特性となるのに対して、ＷＳ４では４７０ＭＨｚから３２２４ＭＨｚに向かって若干ではあるが次第に分配損失が増加する周波数特性となる。これは、イコライザー回路は使用周波数帯域の高域より低域の損失が大きくされている周波数特性とされているからであり、出力側のイコライザー回路では４７０ＭＨｚにおいて約１ｄＢのロスが発生しており、入力側および出力側のイコライザー回路では４７０ＭＨｚにおいて約１．７ｄＢのロスが発生していることが分かる。
【0044】
また、図２５に示す端子間結合損失の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における端子間結合損失はＷＳ４で－１６．８ｄＢ、ＷＳ４ＥＱＯｕｔで－１９．３ｄＢ、ＷＳ４ＥＱＩｎＯｕｔで－１９．５ｄＢとなり、３．２ＧＨｚ（ｍ５）における端子間結合損失はＷＳ４で－１９．２ｄＢ、ＷＳ４ＥＱＯｕｔで－１９．５ｄＢ、ＷＳ４ＥＱＩｎＯｕｔで－１８．８ｄＢとなる。このように、ＷＳ４ＥＱＯｕｔおよびＷＳ４ＥＱＩｎＯｕｔのウィルキンソン分配器では、４７０ＭＨｚ～３２２４ＭＨｚの使用周波数帯域において端子間結合損失が最大２ｄＢ以上改善されるようになる。
さらに、図２６に示す反射損失（入力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（入力）はＷＳ４で－１９．０ｄＢ、ＷＳ４ＥＱＯｕｔで－２９．６ｄＢ、ＷＳ４ＥＱＩｎＯｕｔで－２０．１ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（入力）はＷＳ４で－１４．２ｄＢ、ＷＳ４ＥＱＯｕｔで－１５．２ｄＢ、ＷＳ４ＥＱＩｎＯｕｔで－１７．２ｄＢとなる。このように、ＷＳ４ＥＱＩｎＯｕｔのウィルキンソン分配器では、１０ＭＨｚ～４７０ＭＨｚのケーブルテレビ（ＣＡＴＶ）の伝送帯域において反射損失（入力）が改善されるようになり、ＣＡＴＶの伝送帯域まで使用周波数帯域が拡張されることになる。なお、入力側にイコライザー回路を設けても反射損失（出力）と端子間結合損失の周波数特性には影響を与えることはない。
これが、本発明の実施例にかかるウィルキンソン分配器１０，２０において、入力側にイコライザー回路が設けられると共に、出力側にもイコライザー回路が設けられる理由とされている。
さらに、図２６に示す反射損失（入力）の周波数特性のグラフを参照すると、４７０ＭＨｚ（ｍ２）における反射損失（入力）はＷＳ４で－１９．０ｄＢ、ＷＳ４ＥＱＯｕｔで－２９．６ｄＢ、ＷＳ４ＥＱＩｎＯｕｔで－２０．１ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（入力）はＷＳ４で－１４．２ｄＢ、ＷＳ４ＥＱＯｕｔで－１５．２ｄＢ、ＷＳ４ＥＱＩｎＯｕｔで－１７．２ｄＢとなる。このように、ＷＳ４ＥＱＩｎＯｕｔのウィルキンソン分配器では、１０ＭＨｚ～４７０ＭＨｚのケーブルテレビ（ＣＡＴＶ）の伝送帯域において反射損失（入力）が改善されるようになり、ＣＡＴＶの伝送帯域まで使用周波数帯域が拡張されることになる。なお、入力側にイコライザー回路を設けても反射損失（出力）と端子間結合損失の周波数特性には影響を与えることはない。
これが、本発明の実施例にかかるウィルキンソン分配器１０，２０において、入力側にイコライザー回路が設けられると共に、出力側にもイコライザー回路が設けられる理由とされている。
【0045】
＜実施例の使用態様＞
次に、本発明の第２実施例のウィルキンソン分配器２０を使用する態様の構成を図２７に示す。
図２７に示す使用の態様では、所定長さの同軸ケーブルとされるケーブル４１から第２実施例のウィルキンソン分配器２０に共聴信号が入力されている。共聴信号には、ＵＨＦ帯の地上デジタル放送信号およびＢＳ／ＣＳ－ＩＦ信号が含まれている。そして、ケーブル４１が７Ｃケーブルとされ２５ｍの長さとされている場合は、地上デジタル上限周波数７１０ＭＨｚと下限周波数である４７０ＭＨｚのケーブルロスの差は１ｄＢ程度になる。また、共聴信号にケーブルテレビ（ＣＡＴＶ）が含まれており、ケーブル４１が７Ｃケーブルとされ２５ｍの長さとされている場合は、ＣＡＴＶ下り伝送帯域の上限周波数９６２ＭＨｚと下限周波数である９０ＭＨｚのケーブルロスの差は３ｄＢ程度になる。
このようなケーブルロスは、第２実施例のウィルキンソン分配器２０の後段に設けられた増幅器により補償されるが、増幅器にはケーブルロスを含めたウィルキンソン分配器２０の出力レベルが一定に近いことが望まれる。上記したように、第２実施例のウィルキンソン分配器２０においては、入力側および出力側に図２３（ａ）に示すイコライザー回路が設けられており、図２４に示すように４７０ＭＨｚから３２２４ＭＨｚに向かって次第に分配損失が減少する周波数特性となっていることから、ケーブル４１のケーブルロスを含めたウィルキンソン分配器２０の出力レベルが一定に近くなる。
次に、本発明の第２実施例のウィルキンソン分配器２０を使用する態様の構成を図２７に示す。
図２７に示す使用の態様では、所定長さの同軸ケーブルとされるケーブル４１から第２実施例のウィルキンソン分配器２０に共聴信号が入力されている。共聴信号には、ＵＨＦ帯の地上デジタル放送信号およびＢＳ／ＣＳ－ＩＦ信号が含まれている。そして、ケーブル４１が７Ｃケーブルとされ２５ｍの長さとされている場合は、地上デジタル上限周波数７１０ＭＨｚと下限周波数である４７０ＭＨｚのケーブルロスの差は１ｄＢ程度になる。また、共聴信号にケーブルテレビ（ＣＡＴＶ）が含まれており、ケーブル４１が７Ｃケーブルとされ２５ｍの長さとされている場合は、ＣＡＴＶ下り伝送帯域の上限周波数９６２ＭＨｚと下限周波数である９０ＭＨｚのケーブルロスの差は３ｄＢ程度になる。
このようなケーブルロスは、第２実施例のウィルキンソン分配器２０の後段に設けられた増幅器により補償されるが、増幅器にはケーブルロスを含めたウィルキンソン分配器２０の出力レベルが一定に近いことが望まれる。上記したように、第２実施例のウィルキンソン分配器２０においては、入力側および出力側に図２３（ａ）に示すイコライザー回路が設けられており、図２４に示すように４７０ＭＨｚから３２２４ＭＨｚに向かって次第に分配損失が減少する周波数特性となっていることから、ケーブル４１のケーブルロスを含めたウィルキンソン分配器２０の出力レベルが一定に近くなる。
【0046】
ここで、入力側および出力側に図２３（ａ）に示すイコライザー回路が設けられているウィルキンソン分配器２０をＷＳ４ＥＱ、イコライザー回路が設けられていないウィルキンソン分配器をＷＳ４とし、従来の４分配器ＣＳ４と対比して「ケーブルロス＋分配損失」の周波数特性を図２８に示す。
図２８に示す「ケーブルロス＋分配損失」の周波数特性のグラフを参照すると、９０．０ＭＨｚ（ｍ１）における「ケーブルロス＋分配損失」はＷＳ４ＥＱで－１０．８ｄＢ、ＷＳ４で－８．８ｄＢ、ＣＳ４で－８．２ｄＢとなり、９６０．０ＭＨｚ（ｍ３）における「ケーブルロス＋分配損失」はＷＳ４ＥＱで－１１．３ｄＢ、ＷＳ４で－１０．０ｄＢ、ＣＳ４で－１１．６ｄＢとなり、１．０ＧＭＨｚ（ｍ４）における「ケーブルロス＋分配損失」はＷＳ４ＥＱで－１１．６ｄＢ、ＷＳ４で－１０．２ｄＢ、ＣＳ４で－１１．９ｄＢとなり、３．２ＧＨｚ（ｍ５）における「ケーブルロス＋分配損失」はＷＳ４ＥＱで－１４．７ｄＢ、ＷＳ４で－１４．５ｄＢ、ＣＳ４で－２０．４ｄＢとなる。上記した図２４を参照すると、ＷＳ４ＥＱの「ケーブルロス＋分配損失」の周波数特性が最も平坦化されていることが分かる。すなわち、第２実施例のウィルキンソン分配器２０では、ケーブル４１のケーブルロスを含めた出力レベルが一定に近くなることが分かる。
図２８に示す「ケーブルロス＋分配損失」の周波数特性のグラフを参照すると、９０．０ＭＨｚ（ｍ１）における「ケーブルロス＋分配損失」はＷＳ４ＥＱで－１０．８ｄＢ、ＷＳ４で－８．８ｄＢ、ＣＳ４で－８．２ｄＢとなり、９６０．０ＭＨｚ（ｍ３）における「ケーブルロス＋分配損失」はＷＳ４ＥＱで－１１．３ｄＢ、ＷＳ４で－１０．０ｄＢ、ＣＳ４で－１１．６ｄＢとなり、１．０ＧＭＨｚ（ｍ４）における「ケーブルロス＋分配損失」はＷＳ４ＥＱで－１１．６ｄＢ、ＷＳ４で－１０．２ｄＢ、ＣＳ４で－１１．９ｄＢとなり、３．２ＧＨｚ（ｍ５）における「ケーブルロス＋分配損失」はＷＳ４ＥＱで－１４．７ｄＢ、ＷＳ４で－１４．５ｄＢ、ＣＳ４で－２０．４ｄＢとなる。上記した図２４を参照すると、ＷＳ４ＥＱの「ケーブルロス＋分配損失」の周波数特性が最も平坦化されていることが分かる。すなわち、第２実施例のウィルキンソン分配器２０では、ケーブル４１のケーブルロスを含めた出力レベルが一定に近くなることが分かる。
【0047】
次に、本発明の第２実施例のウィルキンソン分配器２０を使用する他の態様の構成を図２９に示す。
図２９に示す使用の他の態様では、所定長さの同軸ケーブルとされるケーブル４１から第２実施例のウィルキンソン分配器２０に共聴信号が入力され、第１出力端子ＯＵＴ１に同軸ケーブルとされる所定長さのケーブル４２が接続されて、ケーブル４２の終端に第１テレビ端子ＴＮ１が接続されている。第２出力端子ＯＵＴ２，第３出力端子ＯＵＴ３，第４出力端子ＯＵＴ４も同様に、所定長さのケーブル４３，４４，４５がそれぞれ接続されて、ケーブル４３，４４，４５の終端に第２テレビ端子ＴＮ２，第３テレビ端子ＴＮ３，第４テレビ端子ＴＮ４がそれぞれ接続されている。そして、第１テレビ端子ＴＮ１と第２テレビ端子ＴＮ２にはテレビあるいはレコーダが接続されているが、第３テレビ端子ＴＮ３と第４テレビ端子ＴＮ４には何も接続されておらず開放されている。このように、開放されているテレビ端子３，４では、ウィルキンソン分配器２０の電気的特性にリップルが生じるようになる。
図２９に示す使用の他の態様では、所定長さの同軸ケーブルとされるケーブル４１から第２実施例のウィルキンソン分配器２０に共聴信号が入力され、第１出力端子ＯＵＴ１に同軸ケーブルとされる所定長さのケーブル４２が接続されて、ケーブル４２の終端に第１テレビ端子ＴＮ１が接続されている。第２出力端子ＯＵＴ２，第３出力端子ＯＵＴ３，第４出力端子ＯＵＴ４も同様に、所定長さのケーブル４３，４４，４５がそれぞれ接続されて、ケーブル４３，４４，４５の終端に第２テレビ端子ＴＮ２，第３テレビ端子ＴＮ３，第４テレビ端子ＴＮ４がそれぞれ接続されている。そして、第１テレビ端子ＴＮ１と第２テレビ端子ＴＮ２にはテレビあるいはレコーダが接続されているが、第３テレビ端子ＴＮ３と第４テレビ端子ＴＮ４には何も接続されておらず開放されている。このように、開放されているテレビ端子３，４では、ウィルキンソン分配器２０の電気的特性にリップルが生じるようになる。
【0048】
そこで、図２９に示す使用の他の態様の入力側および出力側に図２３（ａ）に示すイコライザー回路が設けられているウィルキンソン分配器２０をＷＳ４ＥＱとして分配損失の周波数特性を、従来の４分配器ＣＳ４と対比して図３０に示し、反射損失（出力）の周波数特性を、従来の４分配器ＣＳ４と対比して図３１に示す。
図３０に示す分配損失の周波数特性のグラフを参照すると、９０．０ＭＨｚ（ｍ１）における分配損失はＷＳ４ＥＱで－１３．３ｄＢ、ＣＳ４で－１１．７ｄＢとなり、９６０．０ＭＨｚ（ｍ３）における分配損失はＷＳ４ＥＱで－１４．５ｄＢ、ＣＳ４で－１４．５ｄＢとなり、１．０ＧＭＨｚ（ｍ４）における分配損失はＷＳ４ＥＱで－１４．９ｄＢ、ＣＳ４で－１４．９ｄＢとなり、３．２ＧＨｚ（ｍ５）における分配損失はＷＳ４ＥＱで－２０．７ｄＢ、ＣＳ４で－２０．９ｄＢとなる。すなわち、図３０に示すように従来の４分配器ＣＳ４では分配損失にリップルが生じていないが、ＷＳ４ＥＱでは分配損失にリップルが生じており、ケーブル４４およびケーブル４５におけるケーブルロスに応じて約４５０ＭＨｚまでの低域のリップルが影響を及ぼすリップルとなっている。これは、ケーブルロスが高域に行くほど大きくなるからである。
また、図３１に示す反射損失（出力）の周波数特性のグラフを参照すると、９０．０ＭＨｚ（ｍ１）における反射損失（出力）はＷＳ４ＥＱで－１０．９ｄＢ、ＣＳ４で－１３．３ｄＢとなり、９６０．０ＭＨｚ（ｍ３）における反射損失（出力）はＷＳ４ＥＱで－２１．９ｄＢ、ＣＳ４で－２１．９ｄＢとなり、１．０ＧＭＨｚ（ｍ４）における反射損失（出力）はＷＳ４ＥＱで－２３．２ｄＢ、ＣＳ４で－２３．３ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（出力）はＷＳ４ＥＱで－２４．５ｄＢ、ＣＳ４で－２４．８ｄＢとなる。すなわち、図３１に示すように従来の４分配器ＣＳ４では約３００ＭＨｚまでの低域において反射損失（出力）にリップルが生じていないが、ＷＳ４ＥＱではケーブル４４およびケーブル４５におけるケーブルロスに応じて約３００ＭＨｚまでの低域において反射損失（出力）に影響を及ぼすリップルが生じるようになる。
図３０に示す分配損失の周波数特性のグラフを参照すると、９０．０ＭＨｚ（ｍ１）における分配損失はＷＳ４ＥＱで－１３．３ｄＢ、ＣＳ４で－１１．７ｄＢとなり、９６０．０ＭＨｚ（ｍ３）における分配損失はＷＳ４ＥＱで－１４．５ｄＢ、ＣＳ４で－１４．５ｄＢとなり、１．０ＧＭＨｚ（ｍ４）における分配損失はＷＳ４ＥＱで－１４．９ｄＢ、ＣＳ４で－１４．９ｄＢとなり、３．２ＧＨｚ（ｍ５）における分配損失はＷＳ４ＥＱで－２０．７ｄＢ、ＣＳ４で－２０．９ｄＢとなる。すなわち、図３０に示すように従来の４分配器ＣＳ４では分配損失にリップルが生じていないが、ＷＳ４ＥＱでは分配損失にリップルが生じており、ケーブル４４およびケーブル４５におけるケーブルロスに応じて約４５０ＭＨｚまでの低域のリップルが影響を及ぼすリップルとなっている。これは、ケーブルロスが高域に行くほど大きくなるからである。
また、図３１に示す反射損失（出力）の周波数特性のグラフを参照すると、９０．０ＭＨｚ（ｍ１）における反射損失（出力）はＷＳ４ＥＱで－１０．９ｄＢ、ＣＳ４で－１３．３ｄＢとなり、９６０．０ＭＨｚ（ｍ３）における反射損失（出力）はＷＳ４ＥＱで－２１．９ｄＢ、ＣＳ４で－２１．９ｄＢとなり、１．０ＧＭＨｚ（ｍ４）における反射損失（出力）はＷＳ４ＥＱで－２３．２ｄＢ、ＣＳ４で－２３．３ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（出力）はＷＳ４ＥＱで－２４．５ｄＢ、ＣＳ４で－２４．８ｄＢとなる。すなわち、図３１に示すように従来の４分配器ＣＳ４では約３００ＭＨｚまでの低域において反射損失（出力）にリップルが生じていないが、ＷＳ４ＥＱではケーブル４４およびケーブル４５におけるケーブルロスに応じて約３００ＭＨｚまでの低域において反射損失（出力）に影響を及ぼすリップルが生じるようになる。
【0049】
そこで、入力側および出力側に図２３（ａ）に示すイコライザー回路が設けられているウィルキンソン分配器２０において、電気的特性に生じるリップルを抑制するために、出力側のイコライザー回路を図２３（ｂ）に示すイコライザー回路とする。図２３（ｂ）に示すイコライザー回路は、イコライザー回路が２段縦続されて構成されており、１段目のイコライザー回路と２段目のイコライザー回路の構成は、図２３（ａ）に示すイコライザー回路と同じとされており、１段目のイコライザー回路と２段目のイコライザー回路との間である両者を接続している線路とアース間に減衰器となる抵抗Ｒ３が接続されている。
図２９に示すウィルキンソン分配器２０を出力側のイコライザー回路において抵抗Ｒ３を設けたウィルキンソン分配器２０に置き換えた場合の分配損失の周波数特性を図３２に、反射損失（出力）の周波数特性を図３３に示す。図３２および図３３では、出力側のイコライザー回路において抵抗Ｒ３を設けたウィルキンソン分配器２０をＷＳ４ＥＱとして、従来の４分配器ＣＳ４と対比して示している。
図３２に示す分配損失の周波数特性のグラフを参照すると、９０．０ＭＨｚ（ｍ１）における分配損失はＷＳ４ＥＱで－１６．０ｄＢ、ＣＳ４で－１４．９ｄＢとなり、９６０．０ＭＨｚ（ｍ３）における分配損失はＷＳ４ＥＱで－１７．１ｄＢ、ＣＳ４で－１７．０ｄＢとなり、１．０ＧＭＨｚ（ｍ４）における分配損失はＷＳ４ＥＱで－１７．３ｄＢ、ＣＳ４で－１７．３ｄＢとなり、３．２ＧＨｚ（ｍ５）における分配損失はＷＳ４ＥＱで－２２．２ｄＢ、ＣＳ４で－２２．４ｄＢとなる。すなわち、図３２を図３０と対比すると分かるようにＷＳ４ＥＱで分配損失の約５００ＭＨｚまでに生じていたリップルは抑制されている。
図２９に示すウィルキンソン分配器２０を出力側のイコライザー回路において抵抗Ｒ３を設けたウィルキンソン分配器２０に置き換えた場合の分配損失の周波数特性を図３２に、反射損失（出力）の周波数特性を図３３に示す。図３２および図３３では、出力側のイコライザー回路において抵抗Ｒ３を設けたウィルキンソン分配器２０をＷＳ４ＥＱとして、従来の４分配器ＣＳ４と対比して示している。
図３２に示す分配損失の周波数特性のグラフを参照すると、９０．０ＭＨｚ（ｍ１）における分配損失はＷＳ４ＥＱで－１６．０ｄＢ、ＣＳ４で－１４．９ｄＢとなり、９６０．０ＭＨｚ（ｍ３）における分配損失はＷＳ４ＥＱで－１７．１ｄＢ、ＣＳ４で－１７．０ｄＢとなり、１．０ＧＭＨｚ（ｍ４）における分配損失はＷＳ４ＥＱで－１７．３ｄＢ、ＣＳ４で－１７．３ｄＢとなり、３．２ＧＨｚ（ｍ５）における分配損失はＷＳ４ＥＱで－２２．２ｄＢ、ＣＳ４で－２２．４ｄＢとなる。すなわち、図３２を図３０と対比すると分かるようにＷＳ４ＥＱで分配損失の約５００ＭＨｚまでに生じていたリップルは抑制されている。
【0050】
また、図３３に示す反射損失（出力）の周波数特性のグラフを参照すると、９０．０ＭＨｚ（ｍ１）における反射損失（出力）はＷＳ４ＥＱで－１５．８ｄＢ、ＣＳ４で－１６．５ｄＢとなり、９６０．０ＭＨｚ（ｍ３）における反射損失（出力）はＷＳ４ＥＱで－３０．４ｄＢ、ＣＳ４で－３０．４ｄＢとなり、１．０ＧＭＨｚ（ｍ４）における反射損失（出力）はＷＳ４ＥＱで－２９．８ｄＢ、ＣＳ４で－２９．８ｄＢとなり、３．２ＧＨｚ（ｍ５）における反射損失（出力）はＷＳ４ＥＱで－２３．１ｄＢ、ＣＳ４で－２３．２ｄＢとなる。すなわち、図３３を図３１と対比すると分かるようにＷＳ４ＥＱで反射損失（出力）の約３００ＭＨｚまで生じていたリップルは抑制されている。
上述したように、出力側のイコライザー回路が図２３（ａ）に示す抵抗Ｒ３が接続されていないイコライザー回路とされている本発明の実施例のウィルキンソン分配器を中間用分配器とし、出力側のイコライザー回路が図２３（ｂ）に示す抵抗Ｒ３が接続されているイコライザー回路とされている本発明の実施例のウィルキンソン分配器を端末用分配器としている。そうすると、図３０，図３１に示すＷＳ４ＥＱの分配損失および反射損失（出力）の周波数特性は本発明にかかる中間用分配器の周波数特性となる。この場合、中間用分配器においては通常は開放される出力端子はないので、出力端子が開放された際にリップルが生じている周波数特性とされていても支障は生じない。また、図３２，図３３に示すＷＳ４ＥＱの分配損失および反射損失（出力）の周波数特性は本発明にかかる端末用分配器の周波数特性であって、開放される出力端子があってもリップルは抑制されている。
なお、電気的特性に影響を及ぼすリップルは４７０ＭＨｚ以下の帯域に生じていることから、ＣＡＴＶの伝送帯域に本発明にかかるウィルキンソン分配器を対応させなくてもよい場合は、使用される全ての分配器を中間用分配器としてもよい。
上述したように、出力側のイコライザー回路が図２３（ａ）に示す抵抗Ｒ３が接続されていないイコライザー回路とされている本発明の実施例のウィルキンソン分配器を中間用分配器とし、出力側のイコライザー回路が図２３（ｂ）に示す抵抗Ｒ３が接続されているイコライザー回路とされている本発明の実施例のウィルキンソン分配器を端末用分配器としている。そうすると、図３０，図３１に示すＷＳ４ＥＱの分配損失および反射損失（出力）の周波数特性は本発明にかかる中間用分配器の周波数特性となる。この場合、中間用分配器においては通常は開放される出力端子はないので、出力端子が開放された際にリップルが生じている周波数特性とされていても支障は生じない。また、図３２，図３３に示すＷＳ４ＥＱの分配損失および反射損失（出力）の周波数特性は本発明にかかる端末用分配器の周波数特性であって、開放される出力端子があってもリップルは抑制されている。
なお、電気的特性に影響を及ぼすリップルは４７０ＭＨｚ以下の帯域に生じていることから、ＣＡＴＶの伝送帯域に本発明にかかるウィルキンソン分配器を対応させなくてもよい場合は、使用される全ての分配器を中間用分配器としてもよい。
【0051】
次に、本発明の第２実施例のウィルキンソン分配器を使用するさらに他の態様の構成を図３４に示す。
図３４に示すさらに他の使用の態様では、本発明にかかる分配数４の第２実施例のウィルキンソン分配器２０がトーナメント方式で３段に縦続接続されており、１段目の第２実施例のウィルキンソン分配器２０は中間用分配器（ＷＳ４Ｉｎｔ）２１Ａとされ、２段目の第２実施例のウィルキンソン分配器２０も中間用分配器（ＷＳ４Ｉｎｔ）２２Ａとされ、３段目の第２実施例のウィルキンソン分配器２０は端末用分配器（ＷＳ４Ｔｅｒ）２３Ｂとされている。なお、２段目の中間用分配器（ＷＳ４Ｉｎｔ）の数は４個、３段目の端末用分配器（ＷＳ４Ｔｅｒ）の数は１６個とされているが、図３４においては２段目において１個の中間用分配器（ＷＳ４Ｉｎｔ）２１Ａ、３段目において１個の端末用分配器（ＷＳ４Ｔｅｒ）２３Ｂしか示しておらず、他の中間用分配器（ＷＳ４Ｉｎｔ）および端末用分配器（ＷＳ４Ｔｅｒ）は省略して示している。
図３４に示すさらに他の使用の態様において、所定長さ、例えば２５ｍの７Ｃ同軸ケーブルとされるケーブルＣａ１からＷＳ４Ｉｎｔ２１Ａの入力端子ＩＮに共聴信号が入力されている。共聴信号には、ＵＨＦ帯の地上デジタル放送信号およびＢＳ／ＣＳ－ＩＦ信号が含まれており、ＣＡＴＶの下り信号が含まれていてもよい。ＷＳ４Ｉｎｔ２１Ａで４分配され第１出力端子ＯＵＴ１から出力される分配信号は、所定長さ、例えば２５ｍの７Ｃ同軸ケーブルとされるケーブルＣａ２からＷＳ４Ｉｎｔ２２Ａの入力端子ＩＮに入力される。ＷＳ４Ｉｎｔ２２Ａでは入力された分配信号がさらに４分配される。ＷＳ４Ｉｎｔ２２Ａの第１出力端子ＯＵＴ１から出力される分配信号は、所定長さ、例えば２５ｍの７Ｃ同軸ケーブルとされるケーブルＣａ３からＷＳ４Ｔｅｒ２３Ｂの入力端子ＩＮに入力される。ＷＳ４Ｔｅｒ２３Ｂでは入力された分配信号がさらに４分配されて、４つの出力端子ＯＵＴ１～ＯＵＴ４からそれぞれ出力される。ＷＳ４Ｔｅｒ２３Ｂの４つの出力端子ＯＵＴ１～ＯＵＴ４から出力される分配信号のそれぞれは、所定長さ、例えば１５ｍの５Ｃ同軸ケーブルとされるケーブルＣａ４～Ｃａ７をそれぞれ介して、第１テレビ端子ＴＮ１ないし第４テレビ端子ＴＮ４のそれぞれから出力される。第１テレビ端子ＴＮ１ないし第４テレビ端子ＴＮ４にはテレビあるいはレコーダが接続されている。
図３４に示すさらに他の使用の態様では、本発明にかかる分配数４の第２実施例のウィルキンソン分配器２０がトーナメント方式で３段に縦続接続されており、１段目の第２実施例のウィルキンソン分配器２０は中間用分配器（ＷＳ４Ｉｎｔ）２１Ａとされ、２段目の第２実施例のウィルキンソン分配器２０も中間用分配器（ＷＳ４Ｉｎｔ）２２Ａとされ、３段目の第２実施例のウィルキンソン分配器２０は端末用分配器（ＷＳ４Ｔｅｒ）２３Ｂとされている。なお、２段目の中間用分配器（ＷＳ４Ｉｎｔ）の数は４個、３段目の端末用分配器（ＷＳ４Ｔｅｒ）の数は１６個とされているが、図３４においては２段目において１個の中間用分配器（ＷＳ４Ｉｎｔ）２１Ａ、３段目において１個の端末用分配器（ＷＳ４Ｔｅｒ）２３Ｂしか示しておらず、他の中間用分配器（ＷＳ４Ｉｎｔ）および端末用分配器（ＷＳ４Ｔｅｒ）は省略して示している。
図３４に示すさらに他の使用の態様において、所定長さ、例えば２５ｍの７Ｃ同軸ケーブルとされるケーブルＣａ１からＷＳ４Ｉｎｔ２１Ａの入力端子ＩＮに共聴信号が入力されている。共聴信号には、ＵＨＦ帯の地上デジタル放送信号およびＢＳ／ＣＳ－ＩＦ信号が含まれており、ＣＡＴＶの下り信号が含まれていてもよい。ＷＳ４Ｉｎｔ２１Ａで４分配され第１出力端子ＯＵＴ１から出力される分配信号は、所定長さ、例えば２５ｍの７Ｃ同軸ケーブルとされるケーブルＣａ２からＷＳ４Ｉｎｔ２２Ａの入力端子ＩＮに入力される。ＷＳ４Ｉｎｔ２２Ａでは入力された分配信号がさらに４分配される。ＷＳ４Ｉｎｔ２２Ａの第１出力端子ＯＵＴ１から出力される分配信号は、所定長さ、例えば２５ｍの７Ｃ同軸ケーブルとされるケーブルＣａ３からＷＳ４Ｔｅｒ２３Ｂの入力端子ＩＮに入力される。ＷＳ４Ｔｅｒ２３Ｂでは入力された分配信号がさらに４分配されて、４つの出力端子ＯＵＴ１～ＯＵＴ４からそれぞれ出力される。ＷＳ４Ｔｅｒ２３Ｂの４つの出力端子ＯＵＴ１～ＯＵＴ４から出力される分配信号のそれぞれは、所定長さ、例えば１５ｍの５Ｃ同軸ケーブルとされるケーブルＣａ４～Ｃａ７をそれぞれ介して、第１テレビ端子ＴＮ１ないし第４テレビ端子ＴＮ４のそれぞれから出力される。第１テレビ端子ＴＮ１ないし第４テレビ端子ＴＮ４にはテレビあるいはレコーダが接続されている。
【0052】
図３４に示すさらに他の使用の態様では、ケーブルＣａ１～Ｃａ７において上述したようにケーブルロスが生じるようになる。このようなケーブルロスは、ＷＳ４Ｉｎｔ２１ＡとＷＳ４Ｉｎｔ２２Ａとの間やＷＳ４Ｉｎｔ２２ＡとＷＳ４Ｔｅｒ２３Ｂとの間に設けられた増幅器により補償されるが、増幅器に入力される分配信号にはケーブルロスを含めた出力レベルが一定に近いことが望まれる。
そこで、図３４に示すさらに他の使用の態様における「ケーブルロス＋分配損失」の周波数特性を従来の４分配器ＣＳ４を３段縦続接続した場合と対比して図３５に示す。図３５では、ＷＳ４Ｉｎｔ２１ＡとＷＳ４Ｉｎｔ２２ＡとＷＳ４Ｔｅｒ２３Ｂとが縦続接続された構成を「ＷＳ４Ｉｎｔ＊２＋ＷＳ４Ｔｅｒ」として示し、従来の４分配器ＣＳ４を３段縦続接続した構成を「ＣＳ４＊３」として示している。
図３５に示す「ケーブルロス＋分配損失」の周波数特性のグラフを参照すると、９０．０ＭＨｚ（ｍ１）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４Ｔｅｒで－３６．５ｄＢ、ＣＳ４＊３で－２５．３ｄＢとなり、９６０．０ＭＨｚ（ｍ３）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４Ｔｅｒで－４０．０ｄＢ、ＣＳ４＊３で－３７．９ｄＢとなり、１．０ＧＭＨｚ（ｍ４）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４Ｔｅｒで－４０．７ｄＢ、ＣＳ４＊３で－３９．３ｄＢとなり、３．２ＧＨｚ（ｍ５）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４Ｔｅｒで－５１．７ｄＢ、ＣＳ４＊３で－６７．９ｄＢとなる。すなわち、ＷＳ４Ｉｎｔ＊２＋ＷＳ４Ｔｅｒの「ケーブルロス＋分配損失」の周波数特性が平坦化されていることが分かる。これは、中間用分配器（ＷＳ４Ｉｎｔ）と端末用分配器（ＷＳ４Ｔｅｒ）とでは、入力側および出力側にイコライザー回路が設けられているからである。
そこで、図３４に示すさらに他の使用の態様における「ケーブルロス＋分配損失」の周波数特性を従来の４分配器ＣＳ４を３段縦続接続した場合と対比して図３５に示す。図３５では、ＷＳ４Ｉｎｔ２１ＡとＷＳ４Ｉｎｔ２２ＡとＷＳ４Ｔｅｒ２３Ｂとが縦続接続された構成を「ＷＳ４Ｉｎｔ＊２＋ＷＳ４Ｔｅｒ」として示し、従来の４分配器ＣＳ４を３段縦続接続した構成を「ＣＳ４＊３」として示している。
図３５に示す「ケーブルロス＋分配損失」の周波数特性のグラフを参照すると、９０．０ＭＨｚ（ｍ１）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４Ｔｅｒで－３６．５ｄＢ、ＣＳ４＊３で－２５．３ｄＢとなり、９６０．０ＭＨｚ（ｍ３）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４Ｔｅｒで－４０．０ｄＢ、ＣＳ４＊３で－３７．９ｄＢとなり、１．０ＧＭＨｚ（ｍ４）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４Ｔｅｒで－４０．７ｄＢ、ＣＳ４＊３で－３９．３ｄＢとなり、３．２ＧＨｚ（ｍ５）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４Ｔｅｒで－５１．７ｄＢ、ＣＳ４＊３で－６７．９ｄＢとなる。すなわち、ＷＳ４Ｉｎｔ＊２＋ＷＳ４Ｔｅｒの「ケーブルロス＋分配損失」の周波数特性が平坦化されていることが分かる。これは、中間用分配器（ＷＳ４Ｉｎｔ）と端末用分配器（ＷＳ４Ｔｅｒ）とでは、入力側および出力側にイコライザー回路が設けられているからである。
【0053】
また、端末用分配器（ＷＳ４Ｔｅｒ）において、出力側のイコライザー回路が図１６に示す変形例のイコライザー回路部ＥＱＯＵＴ’とされた場合の図３４に示すさらに他の使用の態様における「ケーブルロス＋分配損失」の周波数特性を従来の４分配器ＣＳ４を３段縦続接続した場合と対比して図３６に示す。図３６では、ＷＳ４Ｉｎｔ２１ＡとＷＳ４Ｉｎｔ２２Ａと変形例のイコライザー回路部ＥＱＯＵＴ’とされたＷＳ４Ｔｅｒ２３Ｂとが縦続接続された構成を「ＷＳ４Ｉｎｔ＊２＋ＷＳ４ＴｅｒＬ」として示し、従来の４分配器ＣＳ４を３段縦続接続した構成を「ＣＳ４＊３」として示している。
図３６に示す「ケーブルロス＋分配損失」の周波数特性のグラフを参照すると、９０．０ＭＨｚ（ｍ１）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４ＴｅｒＬで－３６．４ｄＢ、ＣＳ４＊３で－２５．３ｄＢとなり、９６０．０ＭＨｚ（ｍ３）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４ＴｅｒＬで－３９．４ｄＢ、ＣＳ４＊３で－３７．９ｄＢとなり、１．０ＧＭＨｚ（ｍ４）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４ＴｅｒＬで－４０．０ｄＢ、ＣＳ４＊３で－３９．３ｄＢとなり、３．２ＧＨｚ（ｍ５）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４ＴｅｒＬで－５０．７ｄＢ、ＣＳ４＊３で－６７．９ｄＢとなる。すなわち、ＷＳ４Ｉｎｔ＊２＋ＷＳ４ＴｅｒＬの「ケーブルロス＋分配損失」の周波数特性がより平坦化されていることが分かる。これは、端末用分配器（ＷＳ４Ｔｅｒ）において、出力側のイコライザー回路が図１６に示す変形例のイコライザー回路部ＥＱＯＵＴ’とされているからである。
図３６に示す「ケーブルロス＋分配損失」の周波数特性のグラフを参照すると、９０．０ＭＨｚ（ｍ１）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４ＴｅｒＬで－３６．４ｄＢ、ＣＳ４＊３で－２５．３ｄＢとなり、９６０．０ＭＨｚ（ｍ３）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４ＴｅｒＬで－３９．４ｄＢ、ＣＳ４＊３で－３７．９ｄＢとなり、１．０ＧＭＨｚ（ｍ４）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４ＴｅｒＬで－４０．０ｄＢ、ＣＳ４＊３で－３９．３ｄＢとなり、３．２ＧＨｚ（ｍ５）における「ケーブルロス＋分配損失」はＷＳ４Ｉｎｔ＊２＋ＷＳ４ＴｅｒＬで－５０．７ｄＢ、ＣＳ４＊３で－６７．９ｄＢとなる。すなわち、ＷＳ４Ｉｎｔ＊２＋ＷＳ４ＴｅｒＬの「ケーブルロス＋分配損失」の周波数特性がより平坦化されていることが分かる。これは、端末用分配器（ＷＳ４Ｔｅｒ）において、出力側のイコライザー回路が図１６に示す変形例のイコライザー回路部ＥＱＯＵＴ’とされているからである。
【0054】
以上説明したように、本発明にかかる実施例のウィルキンソン分配器においては、入力側および出力側に図２３（ａ）に示すイコライザー回路が設けられている構成を特徴的な回路構成としている。また、本発明の実施例にかかる端末用分配器において、出力側のイコライザー回路が図１６に示す変形例のイコライザー回路部ＥＱＯＵＴ’とされている構成を特徴的な回路構成としている。この特徴的な構成を備える本発明にかかる実施例のウィルキンソン分配器を使用する図３４に示すさらに他の態様の構成においては、ケーブルＣａ１～Ｃａ７とテレビ端子ＴＮ１～ＴＮ４の特性を含めると、従来分配器ＣＳ４の使用時と比較してＣＡＴＶ下り帯域（９０ＭＨｚ～９６２ＭＨｚ）の周波数特性は平坦化され、３．２ＧＨｚのロスが１６ｄＢ程度減るようになる。また、反射損失（入力）と図示しない反射損失（出力）も全帯域において１０ｄＢ以下となり、端子間結合損失も１５ｄＢ以上を確保できるようになると共に、ＣＡＴＶ上り帯域（１０～６０ＭＨｚ）での帯域内偏差も３ｄＢ以内に納まるようになる。このように、本発明にかかる実施例のウィルキンソン分配器においては、使用周波数帯域において良好な分配損失および端子間結合損失の周波数特性を得ることができるようになる。
【0055】
＜イコライザー回路のパターン＞
本発明の実施例にかかるウィルキンソン分配器における出力側に設けられるイコライザー回路のパターンを図３７（ａ）（ｂ）（ｃ）に示す。図３７（ａ）はイコライザー回路を設けない場合のＥＱ回路パターン７０を示す図であり、図３７（ｂ）はチップ部品を２並列に配置するチップ形状を３箇所設けたＥＱ回路パターン７１を示す図であり、図３７（ｃ）はチップ部品を３並列に配置するチップ形状を３箇所設けたＥＱ回路パターン７２を示す図である。
図３７（ａ）（ｂ）（ｃ）に示すＥＱ回路パターン７０，ＥＱ回路パターン７１，ＥＱ回路パターン７２は、高周波特性の良好な基板、例えばガラスエポキシ基板等のおもて面に形成されている。ＥＱ回路パターン７０，ＥＱ回路パターン７１，ＥＱ回路パターン７２において長さＬＧおよび幅Ｗは同じとされており、長さＬＧは使用周波数帯域（４７０ＭＨｚ～３２２４ＭＨｚ）の中心周波数（１．８５ＧＨｚ）の波長をλとするとλ／４とされる。基板の比誘電率εｒを４．０、板厚を１．０ｍｍ、基板とアース間のクリアランスを２．０ｍｍとすると、７５Ωの配線幅は約５．４ｍｍ、中心周波数１．８５ＧＨｚでのλ／４は約３３ｍｍになる。すなわち、使用周波数帯域が４７０ＭＨｚ～３２２４ＭＨｚとされる本発明の実施例にかかるウィルキンソン分配器における出力端子のインピーダンスが７５Ωとされる時には、ＥＱ回路パターン７０，ＥＱ回路パターン７１，ＥＱ回路パターン７２の長さＬＧは約３３ｍｍ、幅Ｗは例えば約５．４ｍｍとされる。
本発明の実施例にかかるウィルキンソン分配器における出力側に設けられるイコライザー回路のパターンを図３７（ａ）（ｂ）（ｃ）に示す。図３７（ａ）はイコライザー回路を設けない場合のＥＱ回路パターン７０を示す図であり、図３７（ｂ）はチップ部品を２並列に配置するチップ形状を３箇所設けたＥＱ回路パターン７１を示す図であり、図３７（ｃ）はチップ部品を３並列に配置するチップ形状を３箇所設けたＥＱ回路パターン７２を示す図である。
図３７（ａ）（ｂ）（ｃ）に示すＥＱ回路パターン７０，ＥＱ回路パターン７１，ＥＱ回路パターン７２は、高周波特性の良好な基板、例えばガラスエポキシ基板等のおもて面に形成されている。ＥＱ回路パターン７０，ＥＱ回路パターン７１，ＥＱ回路パターン７２において長さＬＧおよび幅Ｗは同じとされており、長さＬＧは使用周波数帯域（４７０ＭＨｚ～３２２４ＭＨｚ）の中心周波数（１．８５ＧＨｚ）の波長をλとするとλ／４とされる。基板の比誘電率εｒを４．０、板厚を１．０ｍｍ、基板とアース間のクリアランスを２．０ｍｍとすると、７５Ωの配線幅は約５．４ｍｍ、中心周波数１．８５ＧＨｚでのλ／４は約３３ｍｍになる。すなわち、使用周波数帯域が４７０ＭＨｚ～３２２４ＭＨｚとされる本発明の実施例にかかるウィルキンソン分配器における出力端子のインピーダンスが７５Ωとされる時には、ＥＱ回路パターン７０，ＥＱ回路パターン７１，ＥＱ回路パターン７２の長さＬＧは約３３ｍｍ、幅Ｗは例えば約５．４ｍｍとされる。
【0056】
図３７（ｂ）に示すＥＱ回路パターン７１は、図３８（ａ）に示すイコライザー回路用の回路パターンとされる。図３８（ａ）に示すイコライザー回路は、イコライザー回路が２段縦続され、その後段に直流カット回路が接続されて構成されている。１段目のイコライザー回路は抵抗Ｒ１とキャパシタＣ１との並列回路とされており、２段目のイコライザー回路は抵抗Ｒ２とキャパシタＣ２との並列回路とされてれており、直流カット回路はキャパシタＣ３，Ｃ４の並列回路とされている。イコライザー回路は、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされている。すなわち、ＥＱ回路パターン７１では、基板の中央と両脇との位置に３箇所のスリットが短辺方向に設けられており、第１のスリットの両端位置にまたがって長さＤＩの抵抗Ｒ１とキャパシタＣ１との２個のチップ部品Ｔｉｐ１１がハンダ付け等で並列に接続されている。また、中央の第２のスリットの両端位置にまたがって長さＤＩの抵抗Ｒ２とキャパシタＣ２との２個のチップ部品Ｔｉｐ１２がハンダ付け等で並列に接続されており、第３のスリットの両端位置にまたがって長さＤＩのキャパシタＣ３，Ｃ４との２個のチップ部品Ｔｉｐ１３がハンダ付け等で並列に接続されている。
また、図３７（ｃ）に示すＥＱ回路パターン７２は、図３８（ｂ）に示すイコライザー回路用の回路パターンとされる。図３８（ｂ）に示すイコライザー回路は、イコライザー回路が２段縦続され、その後段に直流カット回路が接続されて構成されている。１段目のイコライザー回路は中央に抵抗Ｒ１が配置され、抵抗Ｒ１の両側にキャパシタＣ１，Ｃ２がそれぞれ並列に配置されており、２段目のイコライザー回路は中央に抵抗Ｒ２が配置され、抵抗Ｒ２の両側にキャパシタＣ３，Ｃ４がそれぞれ並列に配置されており、直流カット回路はキャパシタＣ５，Ｃ６，Ｃ７の並列回路とされている。イコライザー回路は、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされている。すなわち、ＥＱ回路パターン７２では、基板の中央と両脇との位置に３箇所のスリットが短辺方向に設けられており、第１のスリットのほぼ中央にまたがって抵抗Ｒ１、両端にまたがってキャパシタＣ１，Ｃ２の合計３個のチップ部品Ｔｉｐ２１がハンダ付け等で並列に接続されている。また、中央の第２のスリットのほぼ中央にまたがって抵抗Ｒ２、両端にまたってキャパシタＣ３，Ｃ４の合計３個のチップ部品Ｔｉｐ２２がハンダ付け等で並列に接続されており、第３のスリットのほぼ中央と両端にまたがってキャパシタＣ５，Ｃ６，Ｃ７の３個のチップ部品Ｔｉｐ２３がハンダ付け等で並列に接続されている。
また、図３７（ｃ）に示すＥＱ回路パターン７２は、図３８（ｂ）に示すイコライザー回路用の回路パターンとされる。図３８（ｂ）に示すイコライザー回路は、イコライザー回路が２段縦続され、その後段に直流カット回路が接続されて構成されている。１段目のイコライザー回路は中央に抵抗Ｒ１が配置され、抵抗Ｒ１の両側にキャパシタＣ１，Ｃ２がそれぞれ並列に配置されており、２段目のイコライザー回路は中央に抵抗Ｒ２が配置され、抵抗Ｒ２の両側にキャパシタＣ３，Ｃ４がそれぞれ並列に配置されており、直流カット回路はキャパシタＣ５，Ｃ６，Ｃ７の並列回路とされている。イコライザー回路は、使用周波数帯域の高域より低域の損失が大きくなる周波数特性とされている。すなわち、ＥＱ回路パターン７２では、基板の中央と両脇との位置に３箇所のスリットが短辺方向に設けられており、第１のスリットのほぼ中央にまたがって抵抗Ｒ１、両端にまたがってキャパシタＣ１，Ｃ２の合計３個のチップ部品Ｔｉｐ２１がハンダ付け等で並列に接続されている。また、中央の第２のスリットのほぼ中央にまたがって抵抗Ｒ２、両端にまたってキャパシタＣ３，Ｃ４の合計３個のチップ部品Ｔｉｐ２２がハンダ付け等で並列に接続されており、第３のスリットのほぼ中央と両端にまたがってキャパシタＣ５，Ｃ６，Ｃ７の３個のチップ部品Ｔｉｐ２３がハンダ付け等で並列に接続されている。
【0057】
チップ部品Ｔｉｐ１１～Ｔｉｐ１３，Ｔｉｐ２１～Ｔｉｐ２３は、長さＤＩが１．０ｍｍで幅が０．５ｍｍの１００５型や長さＤＩが０．４ｍｍで幅が０．２ｍｍの０４０２型を用いることができる。
そこで、チップ部品Ｔｉｐ１１～Ｔｉｐ１３，Ｔｉｐ２１～Ｔｉｐ２３として１００５型を用いた場合の図３７（ｂ）（ｃ）に示すＥＱ回路パターン７１およびＥＱ回路パターン７２で構成されたイコライザー回路の位相の周波数特性のグラフを、図３７（ａ）に示すイコライザー回路を設けていない場合と対比して図３９に示す。図３９では、図３７（ａ）に示すイコライザー回路を設けていない場合をθｎｏｎと、図３７（ｂ）に示すＥＱ回路パターン７１で構成されたイコライザー回路を「θＥＱ１００５×２Ｔ」と、図３７（ｃ）に示すＥＱ回路パターン７２で構成されたイコライザー回路を「θＥＱ１００５×３Ｔ」として示している。
図３９に示す位相の周波数特性を参照すると、４７０ＭＨｚ（ｍ２）における位相はθｎｏｎで－２２．７１°、θＥＱ１００５×２Ｔで－２３．７４°、θＥＱ１００５×３Ｔで－２２．９２°となり、１．８５ＧＨｚ（ｍ６）における位相はθｎｏｎで－９０．１０°、θＥＱ１００５×２Ｔで－９４．３０°、θＥＱ１００５×３Ｔで－９１．０４°となり、３．２２ＧＨｚ（ｍ７）における位相はθｎｏｎで－１５９．０１°、θＥＱ１００５×２Ｔで－１６５．４６°、θＥＱ１００５×３Ｔで－１６０．３５°となる。このように、１００５型のチップ部品を２並列に設けた図３７（ｂ）に示すＥＱ回路パターン７１では３．２２ＧＨｚ（ｍ７）における位相が約５％進み、１００５型のチップ部品を３並列に設けた図３７（ｃ）に示すＥＱ回路パターン７２では３．２２ＧＨｚ（ｍ７）における位相が約１％進み、進み位相に対応して波長が短縮されることから、進み位相に応じて基板を小型化することができる。
そこで、チップ部品Ｔｉｐ１１～Ｔｉｐ１３，Ｔｉｐ２１～Ｔｉｐ２３として１００５型を用いた場合の図３７（ｂ）（ｃ）に示すＥＱ回路パターン７１およびＥＱ回路パターン７２で構成されたイコライザー回路の位相の周波数特性のグラフを、図３７（ａ）に示すイコライザー回路を設けていない場合と対比して図３９に示す。図３９では、図３７（ａ）に示すイコライザー回路を設けていない場合をθｎｏｎと、図３７（ｂ）に示すＥＱ回路パターン７１で構成されたイコライザー回路を「θＥＱ１００５×２Ｔ」と、図３７（ｃ）に示すＥＱ回路パターン７２で構成されたイコライザー回路を「θＥＱ１００５×３Ｔ」として示している。
図３９に示す位相の周波数特性を参照すると、４７０ＭＨｚ（ｍ２）における位相はθｎｏｎで－２２．７１°、θＥＱ１００５×２Ｔで－２３．７４°、θＥＱ１００５×３Ｔで－２２．９２°となり、１．８５ＧＨｚ（ｍ６）における位相はθｎｏｎで－９０．１０°、θＥＱ１００５×２Ｔで－９４．３０°、θＥＱ１００５×３Ｔで－９１．０４°となり、３．２２ＧＨｚ（ｍ７）における位相はθｎｏｎで－１５９．０１°、θＥＱ１００５×２Ｔで－１６５．４６°、θＥＱ１００５×３Ｔで－１６０．３５°となる。このように、１００５型のチップ部品を２並列に設けた図３７（ｂ）に示すＥＱ回路パターン７１では３．２２ＧＨｚ（ｍ７）における位相が約５％進み、１００５型のチップ部品を３並列に設けた図３７（ｃ）に示すＥＱ回路パターン７２では３．２２ＧＨｚ（ｍ７）における位相が約１％進み、進み位相に対応して波長が短縮されることから、進み位相に応じて基板を小型化することができる。
【0058】
また、チップ部品Ｔｉｐ１１～Ｔｉｐ１３，Ｔｉｐ２１～Ｔｉｐ２３として０４０２型を用いた場合の図３７（ｂ）（ｃ）に示すＥＱ回路パターン７１およびＥＱ回路パターン７２で構成されたイコライザー回路の位相の周波数特性のグラフを、図３７（ａ）に示すイコライザー回路を設けていない場合と対比して図４０に示す。図４０では、図３７（ａ）に示すイコライザー回路を設けていない場合をθｎｏｎと、図３７（ｂ）に示すＥＱ回路パターン７１で構成されたイコライザー回路を「θＥＱ０４０２×２Ｔ」と、図３７（ｃ）に示すＥＱ回路パターン７２で構成されたイコライザー回路を「θＥＱ０４０２×３Ｔ」として示している。
図４０に示す位相の周波数特性を参照すると、４７０ＭＨｚ（ｍ２）における位相はθｎｏｎで－２２．７１°、θＥＱ０４０２×２Ｔで－２４．２７°、θＥＱ０４０２×３Ｔで－２３．１８°となり、１．８５ＧＨｚ（ｍ６）における位相はθｎｏｎで－９０．１０°、θＥＱ０４０２×２Ｔで－９６．３５°、θＥＱ０４０２×３Ｔで－９２．１２°となり、３．２２ＧＨｚ（ｍ７）における位相はθｎｏｎで－１５９．０１°、θＥＱ０４０２×２Ｔで－１６８．８５°、θＥＱ０４０２×３Ｔで－１６１．８３°となる。このように、０４０２型のチップ部品を２並列に設けた図３７（ｂ）に示すＥＱ回路パターン７１では３．２２ＧＨｚ（ｍ７）における位相が約１０％進み、０４０２型のチップ部品を３並列に設けた図３７（ｃ）に示すＥＱ回路パターン７２では３．２２ＧＨｚ（ｍ７）における位相が約３％進み、進み位相に対応して波長が短縮されることから、進み位相に応じて基板を小型化することができる。
上記したように、本発明の実施例にかかるウィルキンソン分配器における出力側に設けられるイコライザー回路のチップ部品を２並列に設けた場合は、イコライザー回路のチップ部品を３並列に設けた場合より進み位相となって、基板を小型化することができることから、図２１に示すウィルキンソン分配器１０Ａおよび図２２に示すウィルキンソン分配器２０Ａでは、出力側に設けられるイコライザー回路としてチップ部品を２並列に設けた図３７（ｂ）に示すイコライザー回路を採用している。
図４０に示す位相の周波数特性を参照すると、４７０ＭＨｚ（ｍ２）における位相はθｎｏｎで－２２．７１°、θＥＱ０４０２×２Ｔで－２４．２７°、θＥＱ０４０２×３Ｔで－２３．１８°となり、１．８５ＧＨｚ（ｍ６）における位相はθｎｏｎで－９０．１０°、θＥＱ０４０２×２Ｔで－９６．３５°、θＥＱ０４０２×３Ｔで－９２．１２°となり、３．２２ＧＨｚ（ｍ７）における位相はθｎｏｎで－１５９．０１°、θＥＱ０４０２×２Ｔで－１６８．８５°、θＥＱ０４０２×３Ｔで－１６１．８３°となる。このように、０４０２型のチップ部品を２並列に設けた図３７（ｂ）に示すＥＱ回路パターン７１では３．２２ＧＨｚ（ｍ７）における位相が約１０％進み、０４０２型のチップ部品を３並列に設けた図３７（ｃ）に示すＥＱ回路パターン７２では３．２２ＧＨｚ（ｍ７）における位相が約３％進み、進み位相に対応して波長が短縮されることから、進み位相に応じて基板を小型化することができる。
上記したように、本発明の実施例にかかるウィルキンソン分配器における出力側に設けられるイコライザー回路のチップ部品を２並列に設けた場合は、イコライザー回路のチップ部品を３並列に設けた場合より進み位相となって、基板を小型化することができることから、図２１に示すウィルキンソン分配器１０Ａおよび図２２に示すウィルキンソン分配器２０Ａでは、出力側に設けられるイコライザー回路としてチップ部品を２並列に設けた図３７（ｂ）に示すイコライザー回路を採用している。
【0059】
＜第３実施例のウィルキンソン分配器＞
次に、本発明の実施例のウィルキンソン分配器は筐体に収納されている。筐体に収納された本発明の第３実施例のウィルキンソン分配器１００の構成を断面図で示す側面図を図４１に、平面図を図４２に示す。
これらの図に示すように、本発明の第３実施例のウィルキンソン分配器１００は、筐体とされるケースを備えており、ケースは上面が開口された直方体の箱状の金属製とされたケース部１０１と、ケース部１０１の上面の開口を塞ぐようにケース部１０１の上面に固着される金属製の蓋部１０２とから構成されている。なお、図４２では蓋部１０２を省略して示している。ケース部１０１と蓋部１０２とから構成されているケースの内部には、ガラスエポキシ基板等の基板１１０が収納されており、基板１１０のおもて面には図２１あるいは図２２に示す本発明の実施例のウィルキンソン分配器１０Ａ，２０Ａのいずれかのパターンを形成することができる。図４２で図示する場合は、第２実施例のウィルキンソン分配器２０Ａのパターンが形成されている。ケース部１０１の底面から、アース接続用の３つの仕切り部１０１ａが立設されて形成され、基板１１０には３つの仕切り部１０１ａの形状に切り欠きが設けられている。なお、３つの仕切り部１０１ａ間の間隔およびケース部１０１の内側面との間隔は使用周波数帯域の中心周波数の１／４波長より狭い間隔とされている。ケース部１０１の前側面には同軸端子とされる入力端子１０３が設けられており、後側面には同軸端子とされる分配数に応じた数の出力端子１０４が設けられている。図４２で図示する場合は、分配数が４とされて、４個の出力端子１０４が設けられている。基板１１０に形成されたパターンを備える本発明の第３実施例のウィルキンソン分配器１００には、共聴信号が基板１１０の一端に接続された入力端子１０３から入力され、基板１１０の他端に接続された出力端子１０４から分配出力が出力される。
次に、本発明の実施例のウィルキンソン分配器は筐体に収納されている。筐体に収納された本発明の第３実施例のウィルキンソン分配器１００の構成を断面図で示す側面図を図４１に、平面図を図４２に示す。
これらの図に示すように、本発明の第３実施例のウィルキンソン分配器１００は、筐体とされるケースを備えており、ケースは上面が開口された直方体の箱状の金属製とされたケース部１０１と、ケース部１０１の上面の開口を塞ぐようにケース部１０１の上面に固着される金属製の蓋部１０２とから構成されている。なお、図４２では蓋部１０２を省略して示している。ケース部１０１と蓋部１０２とから構成されているケースの内部には、ガラスエポキシ基板等の基板１１０が収納されており、基板１１０のおもて面には図２１あるいは図２２に示す本発明の実施例のウィルキンソン分配器１０Ａ，２０Ａのいずれかのパターンを形成することができる。図４２で図示する場合は、第２実施例のウィルキンソン分配器２０Ａのパターンが形成されている。ケース部１０１の底面から、アース接続用の３つの仕切り部１０１ａが立設されて形成され、基板１１０には３つの仕切り部１０１ａの形状に切り欠きが設けられている。なお、３つの仕切り部１０１ａ間の間隔およびケース部１０１の内側面との間隔は使用周波数帯域の中心周波数の１／４波長より狭い間隔とされている。ケース部１０１の前側面には同軸端子とされる入力端子１０３が設けられており、後側面には同軸端子とされる分配数に応じた数の出力端子１０４が設けられている。図４２で図示する場合は、分配数が４とされて、４個の出力端子１０４が設けられている。基板１１０に形成されたパターンを備える本発明の第３実施例のウィルキンソン分配器１００には、共聴信号が基板１１０の一端に接続された入力端子１０３から入力され、基板１１０の他端に接続された出力端子１０４から分配出力が出力される。
【0060】
なお、基板１１０の裏面には何も形成されておらず、基板１１０のおもて面に形成されたパターンは、基板１１０の板厚と空気層１１１とを介してケース部１０１の底面の内面と対向している。この場合、ケース部１０１は金属製とされていることから、基板１１０のおもて面に形成されたパターンは、基板１１０の板厚に空気層１１１の厚さを足した間隔を隔ててケース部１０１の内面とされるアースと対向する。アースはパターンが対面するグランドであり、マイクロストリップラインとされる。この場合、パターンとグランド（アース）との間に基板１１０と空気層１１１とが介在する構成をサスペンデッド構造と云う。サスペンデッド構造とするのは次の理由による。
基板１１０をＦＲ－４材のガラスエポキシ基板とすると、基板１１０の比誘電率εｒは１ＧＨｚにおいて約４．３となり、図４１に示す構成において基板１１０の板厚を１．６ｍｍ、基板１１０と蓋部１０２とのクリアランスを１０ｍｍとすると、使用周波数帯域の中心周波数である１．８５ＧＨｚでインピーダンス７５Ω、１５０Ω、２２５Ωを得るためのパターンの導体幅はそれぞれ約１．４２ｍｍ、約０．１６ｍｍ、約０．０１ｍｍとなる。
また、基板１１０をＣＥＭ３材のガラスエポキシ基板とすると、基板１１０の比誘電率εｒは１ＧＨｚにおいて約４．０となり、基板１１０の板厚を３．２ｍｍ、基板１１０と蓋部１０２とのクリアランスを１０ｍｍとすると、１．８５ＧＨｚでインピーダンス７５Ω、１５０Ω、２２５Ωを得るためのパターンの導体幅はそれぞれ約３．０２ｍｍ、約０．４０ｍｍ、約０．０４ｍｍとなる。
パターンの導体幅が０．０１ｍｍあるいは０．０４ｍｍの場合は、きわめて細い導体幅のパターンとなり電気抵抗が増大して配線損失が上昇するため、パターンとしては好適ではない。従って、２２５Ωのインピーダンスを用いる不等分配のウィルキンソン分配器には適合できないことになる。
ところで、１０ＧＨｚの比誘電率εが約２．６とされ板厚３．２ｍｍのマイクロ波用のふっ素樹脂系基板材を基板１１０とし、基板１１０と蓋部１０２とのクリアランスを１０ｍｍすれば、１．８５ＧＨｚでのインピーダンス７５Ω、１５０Ω、２２５Ωにおける導体幅がそれぞれ約４．２７ｍｍ、約０．７５ｍｍ、約０．１２ｍｍとなり、かろうじて約０．１２ｍｍ以上となるが、板厚３．２ｍｍは市場流通量が少なく、基板材コストおよび市場流通性を考慮すると、基板材として用いることは好適ではないことになる。
基板１１０をＦＲ－４材のガラスエポキシ基板とすると、基板１１０の比誘電率εｒは１ＧＨｚにおいて約４．３となり、図４１に示す構成において基板１１０の板厚を１．６ｍｍ、基板１１０と蓋部１０２とのクリアランスを１０ｍｍとすると、使用周波数帯域の中心周波数である１．８５ＧＨｚでインピーダンス７５Ω、１５０Ω、２２５Ωを得るためのパターンの導体幅はそれぞれ約１．４２ｍｍ、約０．１６ｍｍ、約０．０１ｍｍとなる。
また、基板１１０をＣＥＭ３材のガラスエポキシ基板とすると、基板１１０の比誘電率εｒは１ＧＨｚにおいて約４．０となり、基板１１０の板厚を３．２ｍｍ、基板１１０と蓋部１０２とのクリアランスを１０ｍｍとすると、１．８５ＧＨｚでインピーダンス７５Ω、１５０Ω、２２５Ωを得るためのパターンの導体幅はそれぞれ約３．０２ｍｍ、約０．４０ｍｍ、約０．０４ｍｍとなる。
パターンの導体幅が０．０１ｍｍあるいは０．０４ｍｍの場合は、きわめて細い導体幅のパターンとなり電気抵抗が増大して配線損失が上昇するため、パターンとしては好適ではない。従って、２２５Ωのインピーダンスを用いる不等分配のウィルキンソン分配器には適合できないことになる。
ところで、１０ＧＨｚの比誘電率εが約２．６とされ板厚３．２ｍｍのマイクロ波用のふっ素樹脂系基板材を基板１１０とし、基板１１０と蓋部１０２とのクリアランスを１０ｍｍすれば、１．８５ＧＨｚでのインピーダンス７５Ω、１５０Ω、２２５Ωにおける導体幅がそれぞれ約４．２７ｍｍ、約０．７５ｍｍ、約０．１２ｍｍとなり、かろうじて約０．１２ｍｍ以上となるが、板厚３．２ｍｍは市場流通量が少なく、基板材コストおよび市場流通性を考慮すると、基板材として用いることは好適ではないことになる。
【0061】
そこで、図４１に示すようにサスペンデッド構造とすれば、空気層１１１の比誘電率は約１．０であることから、ガラスエポキシ基板とされた基板１１０の板厚を１．６ｍｍとしても、実効比誘電率は１に近くなり、パターンの導体幅を広くできることから不等分配のウィルキンソン分配器にも適合できるようになる。この場合、基板１１０の取付位置のズレによる特性変化が大きくなるため、空気層１１１の厚さは基板１１０の板厚より大きくするのが好適とされる。また、ストリップラインをサスペンデッド構造で構成する場合は、基板１１０と蓋部１０２との距離を狭めることができる。この際には、ケース部１０１と蓋部１０２とがアースとされ、その間に基板１１０に形成されたパターンが挟まれることになる。
【0062】
＜第４実施例のウィルキンソン分配器＞
次に、筐体を小型にできる本発明の第４実施例のウィルキンソン分配器２００の構成を断面図で示す平面図を図４３（ａ）に示し、斜視図を透過図で図４３（ｂ）に示す。
これらの図に示すように、本発明の第４実施例のウィルキンソン分配器２００は、筐体とされるケースがＵ字状に折り返されて形成されている。この場合、金属製とされたケース部２０１はＵ字状に折り返されて、内部にＵ字状の溝が形成されている。ケース部２０１の両側面は開口面とされており、ほぼ中央に配置された先端がＵ字状の形状とされたアース部となる中央部２０１ａの周囲にガラスエポキシ基板等の基板２１０が配置されて、基板２１０は中央部２０１ａの外表面から空気層２１１を介して所定間隔でＵ字状のケース部２０１内に収納されている。ケース部２０１を囲むように先端がＵ字状の形状とされた金属製の蓋部２０２が嵌挿されて、ケース部２０１の開口面を含む全面が覆われている。このように、第４実施例のウィルキンソン分配器２００の筐体は、Ｕ字状に折り返されたケース部２０１と、ケース部２０１の全面を覆うように嵌挿されて固着された蓋部２０２とから構成されている。
次に、筐体を小型にできる本発明の第４実施例のウィルキンソン分配器２００の構成を断面図で示す平面図を図４３（ａ）に示し、斜視図を透過図で図４３（ｂ）に示す。
これらの図に示すように、本発明の第４実施例のウィルキンソン分配器２００は、筐体とされるケースがＵ字状に折り返されて形成されている。この場合、金属製とされたケース部２０１はＵ字状に折り返されて、内部にＵ字状の溝が形成されている。ケース部２０１の両側面は開口面とされており、ほぼ中央に配置された先端がＵ字状の形状とされたアース部となる中央部２０１ａの周囲にガラスエポキシ基板等の基板２１０が配置されて、基板２１０は中央部２０１ａの外表面から空気層２１１を介して所定間隔でＵ字状のケース部２０１内に収納されている。ケース部２０１を囲むように先端がＵ字状の形状とされた金属製の蓋部２０２が嵌挿されて、ケース部２０１の開口面を含む全面が覆われている。このように、第４実施例のウィルキンソン分配器２００の筐体は、Ｕ字状に折り返されたケース部２０１と、ケース部２０１の全面を覆うように嵌挿されて固着された蓋部２０２とから構成されている。
【0063】
筐体内に収納された基板２１０のおもて面には図２１あるいは図２２に示す本発明の実施例のウィルキンソン分配器１０Ａ，２０Ａのいずれかのパターンを形成することができる。ケース部２０１の前面には同軸端子とされる入力端子２０３と、分配数に応じた数の出力端子２０４とが固着されている。基板２１０に形成されたパターンを備える本発明の第４実施例のウィルキンソン分配器２００には、共聴信号が基板２１０の一端に接続された入力端子２０３から入力され、基板２１０の他端に接続された出力端子２０４から分配出力が出力される。なお、基板２１０の裏面には何も形成されておらず、基板２１０のおもて面に形成されたパターンは、基板２１０の板厚と空気層２１１を介してほぼ中央部２０１ａの外表面と対向している。この場合、中央部２０１ａを含むケース部２０１は金属製とされていることから、基板２１０のおもて面に形成されたパターンは、基板２１０の板厚と空気層２１１との厚さを隔てて中央部２０１ａの外表面とされるアースと対向する。アースはパターンが対面するグランドであり、本発明の第４実施例のウィルキンソン分配器２００においても、パターンとグランド（アース）との間に、基板２１０と空気層２１１とが介在するサスペンデッド構造とされている。本発明の第４実施例のウィルキンソン分配器２００は、サスペンデッド構造とされていることから、パターンの導体幅を広くできるようになり不等分配のウィルキンソン分配器にも適合できる小型のウィルキンソン分配器２００となる。
【0064】
＜第５実施例のウィルキンソン分配器＞
次に、本発明の第５実施例のウィルキンソン分配器３００の構成を示す斜視図を図４４に示す。本発明の第５実施例のウィルキンソン分配器３００は、本発明の第３実施例のウィルキンソン分配器１００の変形例に相当し、図４４においては、蓋部を省略して示している。
図４４に示すように、本発明の第５実施例のウィルキンソン分配器３００の筐体とされるケースは、上面が開口された直方体の箱状の金属製とされたケース部３０１と、ケース部３０１の上面の開口を塞ぐようにケース部３０１の上面に固着される図示しない金属製の蓋部とから構成されている。ケース部３０１と蓋部とから構成されているケースの内部には、ガラスエポキシ基板等の図示しない基板が収納されており、基板のおもて面には図２１あるいは図２２に示す本発明の実施例のウィルキンソン分配器１０Ａ，２０Ａのいずれかのパターンを形成することができる。ケース部３０１の短辺側の一側面には同軸端子とされる入力端子３１１が固着されており、短辺側の他側面には同軸端子とされる分配数に応じた数の出力端子３１２が固着されている。図示する例では、分配数が４とされている。基板に形成されたパターンを備える本発明の第５実施例のウィルキンソン分配器３００には、共聴信号が基板の一端に接続された入力端子３１１から入力され、基板の他端に接続された出力端子３１２から分配出力が出力される。
次に、本発明の第５実施例のウィルキンソン分配器３００の構成を示す斜視図を図４４に示す。本発明の第５実施例のウィルキンソン分配器３００は、本発明の第３実施例のウィルキンソン分配器１００の変形例に相当し、図４４においては、蓋部を省略して示している。
図４４に示すように、本発明の第５実施例のウィルキンソン分配器３００の筐体とされるケースは、上面が開口された直方体の箱状の金属製とされたケース部３０１と、ケース部３０１の上面の開口を塞ぐようにケース部３０１の上面に固着される図示しない金属製の蓋部とから構成されている。ケース部３０１と蓋部とから構成されているケースの内部には、ガラスエポキシ基板等の図示しない基板が収納されており、基板のおもて面には図２１あるいは図２２に示す本発明の実施例のウィルキンソン分配器１０Ａ，２０Ａのいずれかのパターンを形成することができる。ケース部３０１の短辺側の一側面には同軸端子とされる入力端子３１１が固着されており、短辺側の他側面には同軸端子とされる分配数に応じた数の出力端子３１２が固着されている。図示する例では、分配数が４とされている。基板に形成されたパターンを備える本発明の第５実施例のウィルキンソン分配器３００には、共聴信号が基板の一端に接続された入力端子３１１から入力され、基板の他端に接続された出力端子３１２から分配出力が出力される。
【0065】
ケース部３０１は加工しやすいアルミ材等の素材が用いられている。入力端子３１１と出力端子３１２には機械的強度が必要なことから、アルミ材等の素材は好適ではなく、例えば真鍮等の機械的強度が保てる素材が用いられている。そこで、本発明の第５実施例のウィルキンソン分配器３００においては、ケース部３０１の短辺側の一側面の所定位置にネジが切られた取付孔３０１ａを形成して、機械的強度の保てる素材で形成した入力端子３１１を取付孔３０１ａに螺合して固着している。また、ケース部３０１の短辺側の他側面の所定位置にネジが切られた分配数に応じた数の取付孔３０１ｂを形成して、それぞれの取付孔３０１ｂに機械的強度の保てる素材で形成した出力端子３１２を螺合して固着している。これにより、入力端子３１１と出力端子３１２に十分な機械的強度が得られると共に、第５実施例のウィルキンソン分配器３００を軽量化できるようになる。また、第５実施例のウィルキンソン分配器３００はサスペンデッド構造とされるのが好適である。
【0066】
＜第６実施例のウィルキンソン分配器＞
次に、本発明の第６実施例のウィルキンソン分配器４００の構成を示す平面図を図４５に示す。本発明の第６実施例のウィルキンソン分配器４００は、本発明の第３実施例のウィルキンソン分配器１００の変形例に相当し、図４５においては、蓋部を省略して示している。
図４２を参照すると、ケース部１０１の長辺側の側面から突出して形成されている仕切り部１０１ａとケース部１０１の角部の間の破線で囲んだスペースがデッドスペース１２０とされている。このため、ケース部１０１と蓋部１０２とからなる筐体が大きくなっている。
第６実施例のウィルキンソン分配器４００では、基板４１０のおもて面に形成されたパターンを折り返して形成している。すなわち基板４１０のほぼ中央に入力端子側のパターンが配置され、入力端子側のパターンの両側に出力端子側のパターンが配置されるよう、パターンを中途で折り返して形成している。例えば、基板４１０のおもて面に第２実施例のウィルキンソン分配器２０Ａのパターンが形成されている場合は、パターン部４１０ａで折り返してパターンを形成している。これにより、第６実施例のウィルキンソン分配器４００では、筐体を小型化できるようになる。
第６実施例のウィルキンソン分配器４００では、ケース部４０１の長辺側の一側面には、中央に入力端子４０３が設けられており、入力端子４０３の両側にそれぞれ２個ずつの出力端子４０４が設けられている。また、ケース部４０１の底面から立設して、アース接続用の２本の仕切り部４０１ａが形成され、基板４１０には２本の仕切り部４０１ａの形状に切り欠きが設けられて、入力端子側のパターンと出力端子側のパターンとが干渉しないよう仕切られている。また、第６実施例のウィルキンソン分配器４００はサスペンデッド構造とされるのが好適である。
次に、本発明の第６実施例のウィルキンソン分配器４００の構成を示す平面図を図４５に示す。本発明の第６実施例のウィルキンソン分配器４００は、本発明の第３実施例のウィルキンソン分配器１００の変形例に相当し、図４５においては、蓋部を省略して示している。
図４２を参照すると、ケース部１０１の長辺側の側面から突出して形成されている仕切り部１０１ａとケース部１０１の角部の間の破線で囲んだスペースがデッドスペース１２０とされている。このため、ケース部１０１と蓋部１０２とからなる筐体が大きくなっている。
第６実施例のウィルキンソン分配器４００では、基板４１０のおもて面に形成されたパターンを折り返して形成している。すなわち基板４１０のほぼ中央に入力端子側のパターンが配置され、入力端子側のパターンの両側に出力端子側のパターンが配置されるよう、パターンを中途で折り返して形成している。例えば、基板４１０のおもて面に第２実施例のウィルキンソン分配器２０Ａのパターンが形成されている場合は、パターン部４１０ａで折り返してパターンを形成している。これにより、第６実施例のウィルキンソン分配器４００では、筐体を小型化できるようになる。
第６実施例のウィルキンソン分配器４００では、ケース部４０１の長辺側の一側面には、中央に入力端子４０３が設けられており、入力端子４０３の両側にそれぞれ２個ずつの出力端子４０４が設けられている。また、ケース部４０１の底面から立設して、アース接続用の２本の仕切り部４０１ａが形成され、基板４１０には２本の仕切り部４０１ａの形状に切り欠きが設けられて、入力端子側のパターンと出力端子側のパターンとが干渉しないよう仕切られている。また、第６実施例のウィルキンソン分配器４００はサスペンデッド構造とされるのが好適である。
【産業上の利用可能性】
【0067】
以上説明した本発明の実施例にかかるウィルキンソン分配器は、使用周波数帯域の高域より低域の損失が大きくされている周波数特性とされているイコライザー回路が入力側と出力側とに接続されていることから、使用周波数帯域において良好な端子間結合損失の周波数特性を得ることができるようになる。
以上説明した本発明の実施例にかかるウィルキンソン分配器は、地上デジタル放送およびＣＳ／ＢＳの衛星放送のテレビ共聴システムや、ＣＡＴＶから送られてくる地上デジタル放送信号が含まれているＣＡＴＶ下り信号およびＣＳ／ＢＳの衛星放送のテレビ共聴システムの分配器として使用することができる。このようなテレビ共聴システムに用いられている分配器は多段に接続されるようになるが、本発明の実施例にかかるウィルキンソン分配器を多段に接続して使用した場合は、従来分配器の使用時と比較してＣＡＴＶ下り帯域の周波数特性は平坦化され、３．２ＧＨｚのロスが１６ｄＢ程度減るようになる。
以上説明した本発明の実施例にかかるウィルキンソン分配器では、３．２ＧＨｚまでの電気特性への影響を考慮すると、使用される部品は対アース間の距離をとる必要があり、抵抗器の形状は電極間距離の広い大型チップ形状、もしくはリード抵抗が好適となる。この場合、３並列にする場合は、Ｕ字状に折り返された配線パターンにおいてもイコライザー回路のＥＱ特性を確保するために、内側に抵抗、両外側にコンデンサを配置することが好適となる。
また、本発明の実施例のウィルキンソン分配器における回路定数の一例を上げたが、回路定数は上げた回路定数に限られるものではなく、他の回路定数としてもよい。さらに、本発明の実施例のウィルキンソン分配器は４７０ＭＨｚ～３２２４ＭＨｚの使用周波数帯域としたが、これに限ることはない。上記使用周波数帯域の比帯域は約１５０％となり、約１５０％の広帯域の比帯域の周波数帯域であれば、本発明の実施例のウィルキンソン分配器を適用することができる。
以上説明した本発明の実施例にかかるウィルキンソン分配器では、減衰器を抵抗１本の減衰器としたが、これに限ることはなく抵抗をπ型やＬ型に接続した減衰器としても良い。また、入力側のイコライザー回路を図３８（ａ）に示すイコライザー回路としても良い。すなわち、１段目と２段目のイコライザー回路を抵抗とキャパシタとの並列回路で構成した入力側のイコライザー回路としても良い。さらに、入力側および出力側のイコライザー回路を図３８（ａ）に示すイコライザー回路としても良い。
以上説明した本発明の実施例にかかるウィルキンソン分配器では、パターンとグランド（アース）との間に基板と空気層とが介在するサスペンデッド構造としたが、１５０Ω以下のインピーダンスを用いるウィルキンソン分配器の場合は、パターンの導体幅が広くなることからサスペンデッド構造としなくても良い。
以上説明した本発明の実施例にかかるウィルキンソン分配器は、地上デジタル放送およびＣＳ／ＢＳの衛星放送のテレビ共聴システムや、ＣＡＴＶから送られてくる地上デジタル放送信号が含まれているＣＡＴＶ下り信号およびＣＳ／ＢＳの衛星放送のテレビ共聴システムの分配器として使用することができる。このようなテレビ共聴システムに用いられている分配器は多段に接続されるようになるが、本発明の実施例にかかるウィルキンソン分配器を多段に接続して使用した場合は、従来分配器の使用時と比較してＣＡＴＶ下り帯域の周波数特性は平坦化され、３．２ＧＨｚのロスが１６ｄＢ程度減るようになる。
以上説明した本発明の実施例にかかるウィルキンソン分配器では、３．２ＧＨｚまでの電気特性への影響を考慮すると、使用される部品は対アース間の距離をとる必要があり、抵抗器の形状は電極間距離の広い大型チップ形状、もしくはリード抵抗が好適となる。この場合、３並列にする場合は、Ｕ字状に折り返された配線パターンにおいてもイコライザー回路のＥＱ特性を確保するために、内側に抵抗、両外側にコンデンサを配置することが好適となる。
また、本発明の実施例のウィルキンソン分配器における回路定数の一例を上げたが、回路定数は上げた回路定数に限られるものではなく、他の回路定数としてもよい。さらに、本発明の実施例のウィルキンソン分配器は４７０ＭＨｚ～３２２４ＭＨｚの使用周波数帯域としたが、これに限ることはない。上記使用周波数帯域の比帯域は約１５０％となり、約１５０％の広帯域の比帯域の周波数帯域であれば、本発明の実施例のウィルキンソン分配器を適用することができる。
以上説明した本発明の実施例にかかるウィルキンソン分配器では、減衰器を抵抗１本の減衰器としたが、これに限ることはなく抵抗をπ型やＬ型に接続した減衰器としても良い。また、入力側のイコライザー回路を図３８（ａ）に示すイコライザー回路としても良い。すなわち、１段目と２段目のイコライザー回路を抵抗とキャパシタとの並列回路で構成した入力側のイコライザー回路としても良い。さらに、入力側および出力側のイコライザー回路を図３８（ａ）に示すイコライザー回路としても良い。
以上説明した本発明の実施例にかかるウィルキンソン分配器では、パターンとグランド（アース）との間に基板と空気層とが介在するサスペンデッド構造としたが、１５０Ω以下のインピーダンスを用いるウィルキンソン分配器の場合は、パターンの導体幅が広くなることからサスペンデッド構造としなくても良い。
【符号の説明】
【0068】
１０ ウィルキンソン分配器、１０Ａ ウィルキンソン分配器、１１ 基板、２０ ウィルキンソン分配器、２０Ａ ウィルキンソン分配器、２１ 基板、４０ ウィルキンソン分配器、４１，４２，４３ ケーブル、７０，７１，７２ ＥＱ回路パターン、１００ ウィルキンソン分配器、１０１ ケース部、１０１ａ 仕切り部、１０２ 蓋部、１０３ 入力端子、１０４ 出力端子、１１０ 基板、１１１ 空気層、１２０ デッドスペース、２００ ウィルキンソン分配器、２０１ ケース部、２０２ 蓋部、２０３ 入力端子、２０４ 出力端子、２１０ 基板、２１１ 空気層、３００ ウィルキンソン分配器、３０１ ケース部、３０１ａ 取付孔、３０１ｂ 取付孔、３１１ 入力端子、３１２ 出力端子、４００ ウィルキンソン分配器、４０１ ケース部、４０１ａ 仕切り部、４０３ 入力端子、４０４ 出力端子、４１０ 基板、４１０ａ パターン部、２０００ ウィルキンソン回路、Ａ，Ｂ，Ｃ，Ｄ 直流カット回路、ＣＵ，ＣＵ１，ＣＵ２ 直流カット回路、Ｃａ１～Ｃａ７ ケーブル、Ｄ 直流カット回路、Ｄ 長さ、 イコライザー回路、ＥＱＩＮ，ＥＱＯＵＴ イコライザー回路、ＥＱＯＵＴ１，ＥＱＯＵＴ２，ＥＱＯＵＴ３ イコライザー回路、ＩＮ 入力端子、ＯＵＴ１ 第１出力端子、ＯＵＴ２ 第２出力端子、ＯＵＴ３ 第３出力端子、ＯＵＴ４ 第４出力端子、ＴＮ１ 第１テレビ端子、ＴＮ２ 第２テレビ端子、ＴＮ３ 第３テレビ端子、ＴＮ４ 第４テレビ端子、Ｔｉｐ１１ チップ部品、Ｔｉｐ１１，Ｔｉｐ１２，Ｔｉｐ１３，Ｔｉｐ２１，Ｔｉｐ２２，Ｔｉｐ２３ チップ部品、Ｗ１，Ｗ２ 分布定数線路
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図46】
【図47】