IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ 東芝メモリ株式会社の特許一覧

<>
  • 特開-半導体装置およびその製造方法 図1
  • 特開-半導体装置およびその製造方法 図2
  • 特開-半導体装置およびその製造方法 図3
  • 特開-半導体装置およびその製造方法 図4
  • 特開-半導体装置およびその製造方法 図5
  • 特開-半導体装置およびその製造方法 図6
  • 特開-半導体装置およびその製造方法 図7
  • 特開-半導体装置およびその製造方法 図8
  • 特開-半導体装置およびその製造方法 図9
  • 特開-半導体装置およびその製造方法 図10
  • 特開-半導体装置およびその製造方法 図11
  • 特開-半導体装置およびその製造方法 図12
  • 特開-半導体装置およびその製造方法 図13
  • 特開-半導体装置およびその製造方法 図14
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024112093
(43)【公開日】2024-08-20
(54)【発明の名称】半導体装置およびその製造方法
(51)【国際特許分類】
   H10B 43/27 20230101AFI20240813BHJP
   H01L 21/336 20060101ALI20240813BHJP
   H01L 21/28 20060101ALI20240813BHJP
   H01L 29/423 20060101ALI20240813BHJP
   H01L 21/3205 20060101ALI20240813BHJP
【FI】
H10B43/27
H01L29/78 371
H01L21/28 301R
H01L29/58 G
H01L21/88 R
【審査請求】未請求
【請求項の数】20
【出願形態】OL
(21)【出願番号】P 2023016944
(22)【出願日】2023-02-07
(71)【出願人】
【識別番号】318010018
【氏名又は名称】キオクシア株式会社
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100118843
【弁理士】
【氏名又は名称】赤岡 明
(74)【代理人】
【識別番号】100124372
【弁理士】
【氏名又は名称】山ノ井 傑
(72)【発明者】
【氏名】池田 光雄
(72)【発明者】
【氏名】池野 大輔
(72)【発明者】
【氏名】海野 亮輔
【テーマコード(参考)】
4M104
5F033
5F083
5F101
【Fターム(参考)】
4M104AA01
4M104AA08
4M104BB33
4M104BB36
4M104BB37
4M104BB38
4M104BB39
4M104CC05
4M104DD03
4M104DD43
4M104DD45
4M104EE03
4M104EE16
4M104FF13
4M104FF18
4M104HH11
4M104HH16
5F033HH19
5F033HH28
5F033HH31
5F033HH34
5F033LL01
5F033LL08
5F033LL09
5F033MM08
5F033MM11
5F033MM12
5F033MM13
5F033MM15
5F033PP06
5F033QQ09
5F033QQ10
5F033QQ13
5F033QQ19
5F033RR03
5F033RR04
5F033RR06
5F033RR29
5F033VV06
5F033VV16
5F033WW01
5F033WW04
5F033XX10
5F033XX28
5F083EP18
5F083EP23
5F083EP33
5F083EP34
5F083EP76
5F083GA06
5F083GA10
5F083GA25
5F083GA27
5F083JA04
5F083JA19
5F083JA39
5F083JA40
5F083JA56
5F083KA01
5F083PR21
5F083PR33
5F101BA45
5F101BB05
5F101BD16
5F101BD22
5F101BD30
5F101BD34
5F101BF09
5F101BH02
5F101BH16
(57)【要約】
【課題】好適な特性を有する電極層を形成することが可能な半導体装置およびその製造方法を提供する。
【解決手段】一の実施形態によれば、半導体装置は、複数の電極層および複数の第1絶縁膜を交互に含む積層膜と、前記電極層の側面に第2絶縁膜を介して設けられた電荷蓄積層と、前記電荷蓄積層の側面に第3絶縁膜を介して設けられた半導体層とを備える。前記複数の電極層のうちの少なくとも1つの電極層は、タングステンおよび窒素を含む多結晶層である第1層と、タングステンを含むアモルファス層である第2層とを含む。
【選択図】図8
【特許請求の範囲】
【請求項1】
複数の電極層および複数の第1絶縁膜を交互に含む積層膜と、
前記電極層の側面に第2絶縁膜を介して設けられた電荷蓄積層と、
前記電荷蓄積層の側面に第3絶縁膜を介して設けられた半導体層とを備え、
前記複数の電極層のうちの少なくとも1つの電極層は、タングステンおよび窒素を含む多結晶層である第1層と、タングステンを含むアモルファス層である第2層とを含む、半導体装置。
【請求項2】
前記第1層は、フッ素または塩素をさらに含む、請求項1に記載の半導体装置。
【請求項3】
前記第2層は、ボロンまたはシリコンをさらに含む、請求項1に記載の半導体装置。
【請求項4】
前記第2層内のシリコン濃度は、6.0×1021~1.5×1022atoms/cmである、請求項1に記載の半導体装置。
【請求項5】
前記第2層内のシリコン濃度は、前記第2層内のボロン濃度よりも高い、請求項1に記載の半導体装置。
【請求項6】
前記少なくとも1つの電極層は、タングステンを含む多結晶層である第3層をさらに含み、
前記第2層は、前記第1層と前記第3層との間に設けられている、請求項1に記載の半導体装置。
【請求項7】
前記少なくとも1つの電極層は、タングステン、シリコン、および窒素を含む第4層をさらに含み、
前記第4層は、前記第1層と前記第2層との間に設けられている、請求項1に記載の半導体装置。
【請求項8】
前記第4層内の窒素濃度は、前記第1層内の窒素濃度よりも高い、請求項7に記載の半導体装置。
【請求項9】
前記第4層内の膜厚は、前記第1層内の膜厚よりも薄い、請求項7に記載の半導体装置。
【請求項10】
複数の電極層および複数の第1絶縁膜を交互に含む積層膜と、
前記電極層の側面に第2絶縁膜を介して設けられた電荷蓄積層と、
前記電荷蓄積層の側面に第3絶縁膜を介して設けられた半導体層とを備え、
前記複数の電極層のうちの少なくとも1つの電極層は、タングステンおよび窒素を含む第1層と、タングステンを含む第2層と、平均粒径が50nm以上の複数の結晶粒を含む第3層とを含み、
前記第2層は、前記第1層と前記第3層との間に設けられている、半導体装置。
【請求項11】
前記第2層は、タングステンおよびシリコンを含むアモルファス層、またはタングステンおよびシリコンを含む多結晶層である、請求項10に記載の半導体装置。
【請求項12】
前記第3層は、タングステンを含み、平均粒径が50nm以上の前記複数の結晶粒を含む多結晶層である、請求項10に記載の半導体装置。
【請求項13】
前記第3層内の前記複数の結晶粒の平均粒径は、前記第3層の膜厚の2倍以上である、請求項10に記載の半導体装置。
【請求項14】
前記少なくとも1つの電極層は、タングステン、シリコン、および窒素を含む第4層をさらに含み、
前記第4層は、前記第1層と前記第2層との間に設けられている、請求項10に記載の半導体装置。
【請求項15】
複数の第5層および複数の第1絶縁膜を交互に含む積層膜を形成し、
前記第5層の側面に第2絶縁膜を介して電荷蓄積層を形成し、
前記電荷蓄積層の側面に第3絶縁膜を介して半導体層を形成し、
前記第5層を除去して、前記積層膜内に複数の第1凹部を形成し、
前記第1凹部内に複数の電極層を形成する、
ことを含み、
前記複数の電極層のうちの少なくとも1つの電極層は、タングステンおよび窒素を含む第1層と、タングステンを含む第2層とを含むように形成され、
前記第2層は、タングステンを含むガスと、シリコンを含む還元ガスとを用いて、300℃以下で形成される、
半導体装置の製造方法。
【請求項16】
前記第1層は、タングステンおよびフッ素を含むガス、またはタングステンおよび塩素を含むガスを用いて形成される、請求項15に記載の半導体装置の製造方法。
【請求項17】
前記還元ガスは、水素をさらに含む、請求項15に記載の半導体装置の製造方法。
【請求項18】
前記少なくとも1つの電極層は、平均粒径が50nm以上の複数の結晶粒を含む第3層をさらに含むように形成される、請求項15に記載の半導体装置の製造方法。
【請求項19】
前記第2層は、第1温度で形成され、前記第3層は、前記第2層の形成後に前記第1温度よりも高い第2温度で形成される、請求項18に記載の半導体装置の製造方法。
【請求項20】
前記少なくとも1つの電極層は、タングステン、シリコン、および窒素を含む第4層をさらに含むように形成される、請求項15に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、半導体装置およびその製造方法に関する。
【背景技術】
【0002】
ワード線などの電極層を備える3次元半導体メモリでは、電極層の電気抵抗を低減することや、電極層に起因するブロック絶縁膜へのダメージを抑制することや、電極層に起因するリーク電流の増加を抑制することが望まれる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開2006-310842号公報
【特許文献2】米国特許第8053365号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
好適な特性を有する電極層を形成することが可能な半導体装置およびその製造方法を提供する。
【課題を解決するための手段】
【0005】
一の実施形態によれば、半導体装置は、複数の電極層および複数の第1絶縁膜を交互に含む積層膜と、前記電極層の側面に第2絶縁膜を介して設けられた電荷蓄積層と、前記電荷蓄積層の側面に第3絶縁膜を介して設けられた半導体層とを備える。前記複数の電極層のうちの少なくとも1つの電極層は、タングステンおよび窒素を含む多結晶層である第1層と、タングステンを含むアモルファス層である第2層とを含む。
【図面の簡単な説明】
【0006】
図1】第1実施形態の半導体装置の構造を示す斜視図である。
図2】第1実施形態の半導体装置の製造方法を示す断面図(1/4)である。
図3】第1実施形態の半導体装置の製造方法を示す断面図(2/4)である。
図4】第1実施形態の半導体装置の製造方法を示す断面図(3/4)である。
図5】第1実施形態の半導体装置の製造方法を示す断面図(4/4)である。
図6】第1実施形態の第1比較例の半導体装置の構造と、第1実施形態の半導体装置の構造とを示す断面図である。
図7】第1実施形態の第1比較例の半導体装置の一例と、第1実施形態の半導体装置の一例とを説明するための断面図である。
図8】第1実施形態の半導体装置の別の例を説明するための断面図である。
図9】第1実施形態の金属層26内の各結晶粒P2の粒径Dについて説明するための図である。
図10】第1実施形態の半導体装置の製造方法の詳細を示す断面図である。
図11】第1実施形態の電極層6の形成方法の詳細を示す断面図である。
図12】第1実施形態の半導体装置の特性に関するグラフである。
図13】第1実施形態の第2比較例の半導体装置の構造を断面図である。
図14】第1実施形態の半導体装置の構造を示す断面図である。
【発明を実施するための形態】
【0007】
以下、本発明の実施形態を、図面を参照して説明する。図1図14において、同一の構成には同一の符号を付し、重複する説明は省略する。
【0008】
(第1実施形態)
図1は、第1実施形態の半導体装置の構造を示す斜視図である。本実施形態の半導体装置は、例えば3次元半導体メモリを備えている。
【0009】
本実施形態の半導体装置は、コア絶縁膜1と、チャネル半導体層2と、トンネル絶縁膜3と、電荷蓄積層4と、ブロック絶縁膜5と、電極層6とを備えている。ブロック絶縁膜5は、絶縁膜5aと、絶縁膜5bとを含んでいる。電極層6は、バリアメタル層6aと、電極材層6bとを含んでいる。トンネル絶縁膜3は、第3絶縁膜の例である。絶縁膜5aは、第2絶縁膜の例である。
【0010】
図1では、基板上に複数の電極層および複数の絶縁膜が交互に積層されており、これらの電極層および絶縁膜内にメモリホールH1が設けられている。図1は、これらの電極層のうちの1つの電極層6を示している。これらの電極層は例えば、3次元半導体メモリのワード線として機能する。図1は、基板の表面に平行で互いに垂直なX方向およびY方向と、基板の表面に垂直なZ方向とを示している。本明細書では、+Z方向を上方向として取り扱い、-Z方向を下方向として取り扱う。-Z方向は、重力方向と一致していてもよいし、重力方向とは一致していなくてもよい。
【0011】
コア絶縁膜1、チャネル半導体層2、トンネル絶縁膜3、電荷蓄積層4、および絶縁膜5aは、メモリホールH1内に形成されており、3次元半導体メモリのメモリセルを構成している。絶縁膜5aは、メモリホールH1内の電極層および絶縁膜の側面に形成されており、電荷蓄積層4は、絶縁膜5aの側面に形成されている。電荷蓄積層4は、3次元半導体メモリの信号電荷を蓄積することが可能である。トンネル絶縁膜3は、電荷蓄積層4の側面に形成されており、チャネル半導体層2は、トンネル絶縁膜3の側面に形成されている。チャネル半導体層2は、3次元半導体メモリのチャネルとして機能する。コア絶縁膜1は、チャネル半導体層2の側面に形成されている。
【0012】
絶縁膜5aは、例えばSiO膜(シリコン酸化膜)である。電荷蓄積層4は、例えばSiN膜(シリコン窒化膜)である。トンネル絶縁膜3は例えば、SiO膜である。チャネル半導体層2は、例えばポリシリコン層である。コア絶縁膜1は、例えばSiO膜である。
【0013】
絶縁膜5b、バリアメタル層6a、および電極材層6bは、上記複数の絶縁膜のうちの2つの絶縁膜間に形成されており、上側の絶縁膜の下面と、下側の絶縁膜の上面と、絶縁膜5aの側面とに順に形成されている。上記複数の絶縁膜は、第1絶縁膜の例である。バリアメタル層6aは、第1層の例である。電極材層6bは、第2および第3層の例である。
【0014】
絶縁膜5bは、例えばAl膜(アルミニウム酸化膜)である。バリアメタル層6aは、例えばWN膜(タングステン窒化膜)である。電極材層6bは、例えばW(タングステン)層である。バリアメタル層6aおよび電極材層6bのさらなる詳細については、後述する。
【0015】
図2図5は、第1実施形態の半導体装置の製造方法を示す断面図である。
【0016】
まず、基板11を用意し、基板11上に、複数の犠牲層13および複数の絶縁膜14を交互に含む積層膜12を形成する(図2)。積層膜12は、基板11上に複数の犠牲層13および複数の絶縁膜14を交互に積層することで形成される。積層膜12は、基板11上に直接形成されてもよいし、基板11上に他の層を介して形成されてもよい。基板11は例えば、Si(シリコン)基板などの半導体基板である。犠牲層13は例えば、SiN膜である。絶縁膜14は例えば、SiO膜である。犠牲層13は第5層の例であり、絶縁膜14は第1絶縁膜の例である。
【0017】
次に、フォトリソグラフィおよびRIE(Reactive Ion Etching)により、積層膜12内に複数のメモリホールH1を形成する(図2)。図2は、これらのメモリホールH1のうちの1つを示している。本実施形態の各メモリホールH1は、平面視で円形の形状を有しており、積層膜12を貫通している。
【0018】
次に、各メモリホールH1内の積層膜12の側面に、絶縁膜5a、電荷蓄積層4、トンネル絶縁膜3、チャネル半導体層2、およびコア絶縁膜1を順に形成する(図3)。絶縁膜5a、電荷蓄積層4、トンネル絶縁膜3、およびチャネル半導体層2は、Z方向に延びる管状の形状を有するように形成される。コア絶縁膜1は、Z方向に延びる柱状の形状を有するように形成される。
【0019】
次に、積層膜12内に複数のスリット(不図示)を形成し、これらのスリットからリン酸水溶液などの薬液により犠牲層13を除去する。その結果、積層膜12内に複数の凹部H2が形成される(図4)。凹部H2は、第1凹部の例である。
【0020】
次に、各凹部H2内の絶縁膜5a、14の表面に、絶縁膜5b、バリアメタル層6a、および電極材層6bを順に形成する(図5)。その結果、絶縁膜5a、5bを含むブロック絶縁膜5が形成される。さらには、各凹部H2内に、バリアメタル層6aおよび電極材層6bを含む電極層6が形成される。さらには、基板11上に、複数の電極層6および複数の絶縁膜14を交互に含む積層膜12が形成される。このようにして、犠牲層13を電極層6に置換(リプレイス)するリプレイス工程が行われる。
【0021】
各凹部H2は、Z方向に互いに隣接する2つの絶縁膜14間に形成される。各凹部H2内では、絶縁膜5b、バリアメタル層6a、および電極材層6bが、上側の絶縁膜14の下面、下側の絶縁膜14の上面、および絶縁膜5aの側面に順に形成される。その結果、各電極層6は、絶縁膜5bを介して絶縁膜14間に形成される。
【0022】
このようにして、本実施形態の半導体装置が製造される(図5)。図1は、図5に示す半導体装置の一部分を示している。
【0023】
次に、図6図8を参照して、第1実施形態とその第1比較例とを比較する。
【0024】
図6は、第1実施形態の第1比較例の半導体装置の構造と、第1実施形態の半導体装置の構造とを示す断面図である。
【0025】
図6(a)は、第1比較例の半導体装置の構造を示している。図6(a)は、図5と同様に、電荷蓄積層4、ブロック絶縁膜5、電極層6、絶縁膜14などを示している。ただし、本比較例の電極層6は、バリアメタル層6aの代わりに、バリアメタル層6a’を含んでいる。図6(a)はさらに、電極層6内の電極材層6bや、電極材層6b内のエアギャップGを示している。図6(a)に示すように、本比較例の電極材層6bは、バリアメタル層6a’の側面、上面、および下面に順に形成された金属層21、22を含んでいる。
【0026】
バリアメタル層6a’は、TiN膜(チタン窒化膜)である。金属層21は、W層である。金属層22は、W層である。本比較例では、バリアメタル層6a’および金属層22が多結晶層であり、金属層21がアモルファス層である。よって、金属層22の抵抗率は、金属層21の抵抗率よりも低くなっている。
【0027】
図6(b)は、図5と同様に、第1実施形態の半導体装置の構造を示している。上記比較例の電極層6が、バリアメタル層6a’を含んでいるのに対し、本実施形態の電極層6は、バリアメタル層6aを含んでいる。図6(b)はさらに、電極層6内の電極材層6bや、電極材層6b内のエアギャップGを示している。図6(b)に示すように、本実施形態の電極材層6bは、バリアメタル層6aの側面、上面、および下面に順に形成された金属層23、24を含んでいる。金属層23は、バリアメタル層6aと金属層24との間に設けられている。バリアメタル層6aは第1層の例であり、金属層23は第2層の例であり、金属層24は第3層の例である。
【0028】
バリアメタル層6aは、例えばWN膜である。金属層23は、例えばW層である。金属層24は、例えばW層である。本実施形態では、バリアメタル層6aおよび金属層24が多結晶層であり、金属層23がアモルファス層である。よって、金属層24の抵抗率は、金属層23の抵抗率よりも低くなっている。
【0029】
本実施形態によれば、電極層6をTiN膜(バリアメタル層6a’)の代わりにWN膜(バリアメタル層6a)で形成することにより、金属層23を金属層21に比べて薄くすることが可能となる。これにより、高抵抗層である金属層23を薄くすることで、電極層6の電気抵抗を低減することが可能となる。
【0030】
図7は、第1実施形態の第1比較例の半導体装置の一例と、第1実施形態の半導体装置の一例とを説明するための断面図である。
【0031】
図7(a)は、第1比較例の半導体装置の一例を示している。図7(a)は、図6(a)と同様の構造を示しており、さらには、金属層21に含まれるB(ボロン)原子を示している。
【0032】
図7(a)に示す例では、金属層21が、WFガスとBガスとを用いて形成されたW層となっている(Wはタングステン、Fはフッ素、Bはボロン、Hは水素を表す)。よって、金属層21が、不純物原子としてB原子を含んでいる。金属層21中のB原子がブロック絶縁膜5に拡散すると、メモリセルの消去特性が劣化するおそれや、メモリセルにてリーク電流が増加するおそれがある。一方、金属層22は、WFガスとHガスとを用いて形成されたW層となっている。
【0033】
本比較例では、バリアメタル層6a’および金属層22が多結晶層であり、金属層21がアモルファス層である。WFガスとBガスとを用いて金属層21を形成すると、金属層21をアモルファス層とすることができる。この場合、バリアメタル層6a’の表面に金属層21を介して金属層22を形成すると、バリアメタル層6a’の結晶性が、金属層21の作用により、金属層22の結晶性にあまり影響しなくなる。これにより、バリアメタル層6a’内の結晶粒の粒径が小さくても、金属層22内の結晶粒の粒径を大きくすることが可能となる。その結果、金属層22(電極層6)の電気抵抗を低減することが可能となる。しかしながら、図7(a)に示す例では、上記のように金属層21中のB原子の拡散が問題となる。
【0034】
図7(b)は、第1実施形態の半導体装置の一例を示している。図7(b)は、図6(b)と同様の構造を示しており、さらには、金属層23に含まれるB原子を示している。
【0035】
図7(b)に示す例では、図7(a)に示す例と同様に、金属層23が、WFガスとBガスとを用いて形成されたW層となっている。よって、金属層23が、不純物原子としてB原子を含んでいる。金属層23中のB原子がブロック絶縁膜5に拡散すると、メモリセルの消去特性が劣化するおそれや、メモリセルにてリーク電流が増加するおそれがある。一方、金属層24は、WFガスとHガスとを用いて形成されたW層となっている。
【0036】
本実施形態では、バリアメタル層6aおよび金属層24が多結晶層であり、金属層23がアモルファス層である。WFガスとBガスとを用いて金属層23を形成すると、金属層23をアモルファス層とすることができる。この場合、バリアメタル層6aの表面に金属層23を介して金属層24を形成すると、バリアメタル層6aの結晶性が、金属層23の作用により、金属層24の結晶性にあまり影響しなくなる。これにより、バリアメタル層6a内の結晶粒の粒径が小さくても、金属層24内の結晶粒の粒径を大きくすることが可能となる。その結果、金属層24(電極層6)の電気抵抗を低減することが可能となる。さらには、電極層6をTiN膜(バリアメタル層6a’)の代わりにWN膜(バリアメタル層6a)で形成することにより、金属層23(電極層6)の電気抵抗を低減することが可能となる。しかしながら、図7(b)に示す例でも、上記のように金属層23中のB原子の拡散が問題となる。
【0037】
図8は、第1実施形態の半導体装置の別の例を説明するための断面図である。
【0038】
図8(a)に示す例では、図7(b)に示す例と同様に、電極層6が、バリアメタル層6aを含んでいる。図8(a)はさらに、電極層6内の電極材層6bや、電極材層6b内のエアギャップGを示している。図8(a)に示す例では、電極材層6bが、バリアメタル層6aの側面、上面、および下面に順に形成された金属層25、26を含んでいる。金属層25は、バリアメタル層6aと金属層26との間に設けられている。金属層25も、金属層23と同様に、第2層の例である。金属層26も、金属層24と同様に、第3層の例である。
【0039】
バリアメタル層6aは、上述の通り、例えばWN膜である。金属層25は、例えばW層である。金属層26は、例えばW層である。図8(a)に示す例では、バリアメタル層6aおよび金属層26が多結晶層であり、金属層25がアモルファス層である。よって、金属層26の抵抗率は、金属層25の抵抗率よりも低くなっている。図8(a)はさらに、金属層25に含まれるSi(シリコン)原子を示している。
【0040】
図8(a)に示す例では、金属層25が、Wおよびハロゲン元素を含む材料ガスと、SiおよびHを含む還元ガスとを用いて形成されたW層となっている。材料ガスは、例えばWFガスである。還元ガスは、例えばSiHガスやSiガスなどである。よって、金属層25が、不純物原子としてB原子ではなくSi原子を含んでいる。これにより、B原子の拡散に伴う問題を抑制することが可能となる。金属層25は、例えば300℃以下で形成され、好ましくは200℃以下で形成される。
【0041】
なお、金属層25は、B原子の拡散に伴う問題が深刻にならない程度の低濃度のB原子を含んでいてもよい。例えば、金属層25は、他の層から拡散したB原子を含んでいてもよい。図8(a)に示す例では、金属層25がB原子を含まない場合にも、金属層25が低濃度のB原子を含む場合でも、金属層25内のB濃度は、金属層25内のSi濃度よりも低くなる。金属層25内のSi濃度は、例えば6.0×1021~1.5×1022atoms/cmである。金属層25内のSi濃度は、例えば金属層25を形成する温度に応じて変化する。金属層25内のW原子の個数をN1とし、金属層25内のSi原子の個数をN2とする場合、金属層25内のSi原子の組成比N2/(N1+N2)は、例えば0.10~0.15(10~15%)となる。
【0042】
金属層26は、金属層24と同様に、WFガスとHガスとを用いて形成されたW層となっている。金属層26は例えば、材料ガスとしてのWFガスと、還元ガスとしてのHガスとを用いて形成されたW層である。金属層26は例えば、金属層25の形成後に、金属層25を形成する温度より高い温度で形成される。金属層25を形成する温度は、第1温度の例であり、金属層26を形成する温度は、第2温度の例である。
【0043】
図8(a)に示す例では、電極層6が、バリアメタル層6aと電極材層6bとの間に形成された中間層6cを含んでいる。中間層6cは、例えばWSiN膜(タングステン珪窒化膜)である。中間層6cは、第4層の例である。
【0044】
図8(a)に示す電極層6を形成する際には例えば、バリアメタル層6a、金属層25、および金属層26を順に形成し、その後にバリアメタル層6a、金属層25、および金属層26を650~900℃(例えば750℃で10秒間)で加熱する。その結果、バリアメタル層6aと金属層25との間に中間層6cが形成される。
【0045】
図8(a)に示す例によれば、電極材層6b中のF原子が、ブロック絶縁膜5に拡散することを、中間層6cにより抑制することが可能となる。理由は、中間層6c内のSi原子が、F原子をバリアする作用を有するためと考えられる。また、図8(a)に示す例によれば、金属層25中のSi原子が、ブロック絶縁膜5に拡散することを、中間層6cにより抑制することが可能となる。理由は、中間層6c内のSi-N結合が、Si原子の拡散を抑制する作用を有するためと考えられる。これにより、Si原子が絶縁膜5b(ブロック絶縁膜5)にダメージを与えることを抑制することが可能となる。
【0046】
図8(a)に示す例では、バリアメタル層6aの膜厚が、例えば1.0~3.0nm(好ましくは1.5~2.0nm)である。また、図8(a)に示す例では、中間層6cの膜厚が、バリアメタル層6aの膜厚より薄くなっており、例えば、バリアメタル層6aの膜厚の0.1~0.5倍となっている。また、図8(a)に示す例では、中間層6c内の窒素濃度が、バリアメタル層6a内の窒素濃度よりも高くなっており、かつ、中間層6c内のシリコン濃度が、高濃度になっている。中間層6cは、アモルファス層でもよいし、多結晶層でもよい。
【0047】
図8(b)は、図8(a)の電極層6を拡大して示している、図8(b)中の太線は、バリアメタル層6a、中間層6c、金属層25、および金属層26の間の界面を示している。図8(b)中の細線は、バリアメタル層6a内の結晶粒P1間の粒界や、金属層26内の結晶粒P2間の粒界を示している。
【0048】
図8(a)および図8(b)に示す例では、バリアメタル層6aおよび金属層26が多結晶層であり、金属層25がアモルファス層である。上記の材料ガスおよび還元ガスを用いて金属層25を300℃以下で形成すると、金属層25をアモルファス層とすることができる。この場合、バリアメタル層6aの表面に金属層25を介して金属層26を形成すると、バリアメタル層6aの結晶性が、金属層25の作用により、金属層26の結晶性にあまり影響しなくなる。これにより、バリアメタル層6a内の結晶粒P1の粒径が小さくても、金属層26内の結晶粒P2の粒径を大きくすることが可能となる。その結果、金属層26(電極層6)の電気抵抗を低減することが可能となる。さらには、電極層6をTiN膜(バリアメタル層6a’)の代わりにWN膜(バリアメタル層6a)で形成することにより、金属層25(電極層6)の電気抵抗を低減することが可能となる。図8(a)および図8(b)に示す例によれば、B原子の拡散に伴う問題を抑制しつつ、金属層26内の結晶粒P2を大粒径化することが可能となる。
【0049】
金属層26内の結晶粒P2の平均粒径は、例えば50nm以上となる。本実施形態の金属層26の膜厚(Z方向の長さ)は、例えば25nmかそれ未満である。よって、本実施形態によれば、金属層26内の結晶粒P2の平均粒径を、金属層26の膜厚の2倍以上にすることが可能となる。なお、金属層26内の結晶粒P2の平均粒径のさらなる詳細については、後述する。
【0050】
図9は、第1実施形態の金属層26内の各結晶粒P2の粒径Dについて説明するための図である。
【0051】
図9(a)は、金属層26のXY断面の一例を示している。図9(a)に示すXY断面は、金属層26内の複数の結晶粒P2の断面を含んでいる。図9(a)はさらに、金属層26内のある結晶粒P2の断面の面積Aを示している。
【0052】
図9(b)は、この結晶粒P2に対応する円P2’を示している。円P2’の面積は、この結晶粒P2の面積Aと同じであるとする。図9(b)はさらに、円P2’の直径Dを示している。面積Aと直径Dとの間には、A=π(D/2)の関係が成り立つ。本実施形態では、この結晶粒P2の粒径は、円P2’の直径Dで表されるとする。よって、面積Aを有する結晶粒P2の粒径は、D(=(4A/π)1/2)となる。
【0053】
図9(c)は、金属層26内の複数の結晶粒P2の平均粒径DMEANの例として、度数平均を示している。金属層26のあるXY断面内にn個の結晶粒P2が含まれる場合、これらの結晶粒P2の平均粒径DMEANは、度数平均では、DMEAN=(ΣD)/nで与えられる。ただし、Dは、i番目の結晶粒P2の粒径Dを表し、ΣDは、1番目からn番目の結晶粒P2の粒径Dの総和を表す。また、nは2以上の整数を表し、iは1≦i≦nを満たす整数を表す。
【0054】
図9(d)は、金属層26内の複数の結晶粒P2の平均粒径DMEANの例として、加重平均を示している。金属層26のあるXY断面内にn個の結晶粒P2が含まれる場合、これらの結晶粒P2の平均粒径DMEANは、加重平均では、DMEAN=(ΣD)/(ΣA)で与えられる。ただし、Aは、i番目の結晶粒P2の面積Aを表し、ΣAは、1番目からn番目の結晶粒P2の面積Aの総和を表す。また、ΣDは、1番目からn番目の結晶粒P2の値DAの総和を表す。
【0055】
本実施形態では、金属層26内の複数の結晶粒P2の平均粒径DMEANを、加重平均で表すものとする。上述のように、金属層26内の結晶粒P2の平均粒径DMEAN(加重平均)は、例えば50nm以上となる。本実施形態の金属層26の膜厚は、例えば25nmかそれ未満である。よって、本実施形態によれば、金属層26内の結晶粒P2の平均粒径DMEAN(加重平均)を、金属層26の膜厚の2倍以上にすることが可能となる。
【0056】
図10は、第1実施形態の半導体装置の製造方法の詳細を示す断面図である。より詳細には、図10は、図8(a)に示す半導体装置の製造方法を示している。
【0057】
各凹部H2内に電極層6を形成する際には、まず絶縁膜5bの表面にバリアメタル層6aを形成する(図10(a))。バリアメタル層6aは例えば、WN膜であり、WFガスとNHガスとを用いて形成される。
【0058】
次に、バリアメタル層6aの表面に金属層25を形成する(図10(b))。金属層25は例えば、W層であり、WFガスとSiH(またはSi)ガスとを用いて形成される。本実施形態の金属層25は、例えば300℃以下(好ましくは200℃以下)でアモルファス層として形成される。本実施形態の金属層25は、電極材層6bの初期膜として形成される。
【0059】
次に、金属層25の表面に金属層26を形成する(図10(b))。金属層26は例えば、W層であり、WFガスとHガスとを用いて形成される。金属層26は、図10(b)の工程で多結晶層として形成される。本実施形態の金属層26は、金属層25を形成する温度より高い温度で形成され、例えば450℃で多結晶層として形成される。金属層26が形成される間に、または金属層26が形成された後に、金属層25も、アモルファス層から多結晶層に変化してもよい。この場合、金属層25は、例えば600℃以上、好ましくは750℃以上でのアニールにより結晶化され、アモルファス層から多結晶層に変化する。本実施形態の金属層26は、金属層25と共に電極材層6bを形成する。本実施形態の金属層26は、エアギャップGを含むように形成されてもよい。
【0060】
本実施形態のバリアメタル層6aは、上述のように、例えばWN膜である。この場合、金属層26を形成した後に、バリアメタル層6a、金属層25、および金属層26を高温で加熱してもよい。これにより、図10(c)に示すように、バリアメタル層6aと金属層25との間に中間層6cが形成される。中間層6cは例えば、バリアメタル層6a、金属層25、および金属層26を650~900℃で加熱することで形成される。この際、金属層25は、上述のようにアモルファス層から多結晶層に変化してもよい。
【0061】
本実施形態のバリアメタル層6aは、WFガスとNHガスとを用いて形成される場合、不純物原子としてF原子を含むことになる。このバリアメタル層6a中のF原子濃度は、例えば1.0×1020~5.0×1021atoms/cmである。一方、バリアメタル層6aは、WOClガスとNHガスとを用いて形成してもよい(Oは酸素を表し、Clは塩素を表す)。この場合、バリアメタル層6aは、不純物原子としてCl原子を含むことになる。このバリアメタル層6a中のCl原子濃度は、例えば1.0×1021~5.0×1022atoms/cmである。なお、バリアメタル層6aは、F原子を含むWFガス以外のガスを用いて形成してもよいし、Cl原子を含むWOClガス以外のガスを用いて形成してもよい。本実施形態によれば、F原子を含むガスの代わりにCl原子を含むガスを用いてバリアメタル層6aを形成することで、F原子の拡散に伴う問題を回避することが可能となる。
【0062】
なお、バリアメタル層6aの形成工程から金属層25の形成工程への遷移は、例えばEx-situに行われる。また、金属層25の形成工程から金属層26の形成工程への遷移は、例えばIn-situに行われる。
【0063】
図11は、第1実施形態の電極層6の形成方法の詳細を示す断面図である。より詳細には、図11は、図8(a)に示す電極層6の形成方法を示している。
【0064】
図11(a)は、絶縁膜5b(Al膜)の表面に、バリアメタル層6a(WN膜)を形成する工程を示している。図11(b)は、バリアメタル層6aの表面に、金属層25(W層)を形成する工程を示している。図11(b)はさらに、金属層25内に不純物原子として含まれるSi原子を示している。図11(c)は、金属層25の表面に、金属層26(W層)を形成する工程を示している。
【0065】
図11(d)は、金属層26を形成した後に、バリアメタル層6a、金属層25、および金属層26を高温で加熱する工程を示している。バリアメタル層6a、金属層25、および金属層26は、例えば650~900℃で加熱される。その結果、金属層25中のSi原子と、バリアメタル層6a中のN原子とが反応し(図11(d))、金属層25とバリアメタル層6aとの間に中間層6c(WSiN膜)が形成される(図11(e))。
【0066】
図12は、第1実施形態の半導体装置の特性に関するグラフである。
【0067】
図12(a)は、電極材層6b(金属層25、26)の抵抗率を示している。図12(a)の横軸は、金属層25をCVD(Chemical Vapor Deposition)で形成する際の温度(堆積温度)を表す。図12(a)の縦軸は、製造後の半導体装置における電極材層6bの抵抗率を表す。図12(a)によれば、電極材層6bの抵抗率は、堆積温度が200~300℃の場合に、堆積温度が上昇すると大きく増加することが分かる。よって、本実施形態の堆積温度は、例えば300℃以下に設定され、好ましくは200℃以下に設定される。
【0068】
図12(b)は、金属層25の形成直後に金属層25にX線を照射した際の散乱X線の強度を示している。具体的には、図12(b)は、金属層25の20度方向から80度方向における散乱X線の強度を、堆積温度が150℃、170℃、200℃、300℃の場合について示している。図12(b)によれば、堆積温度が300℃になると、散乱X線の強度に高いピークが現れている。これは、300℃付近の堆積温度で金属層25がアモルファス層から多結晶層に変化することを示している。
【0069】
図12(c)は、金属層25内のSi濃度を示している。図12(c)の横軸は、金属層25をCVDで形成する際の温度(堆積温度)を表す。図12(c)の縦軸は、製造後の半導体装置における金属層25内のSi濃度を表す。図12(c)によれば、金属層25内のSi濃度は、堆積温度が低下するにつれて増加し、堆積温度が200℃付近で飽和することが分かる。
【0070】
次に、図13および図14を参照して、第1実施形態とその第2比較例とを比較する。
【0071】
図13は、第1実施形態の第2比較例の半導体装置の構造を断面図である。
【0072】
図13(a)に示す電極層6は、バリアメタル層6a’、金属層27、および金属層28を含んでいる。バリアメタル層6a’は例えば、TiN膜であり、TiClガスとNHガスとを用いて形成される。金属層27は例えば、W層であり、WFガスとSiH(またはSi)ガスとを用いて形成される。金属層28は例えば、W層であり、WFガスとHガスとを用いて形成される。これは、図13(b)に示す電極層6や、図13(c)に示す電極層6についても同様である。
【0073】
図13(a)は、金属層27内のSi濃度が6.0×1021atoms/cmより低い場合の金属層27などを示している。この場合、WFガスに由来するF原子が、金属層28を形成する際に生じると、F原子がブロック絶縁膜5に拡散するおそれがある。その結果、ブロック絶縁膜5がF原子によりダメージを受けるおそれがある。
【0074】
図13(b)は、金属層27内のSi濃度が6.0×1021~1.5×1022atoms/cmの場合の金属層27などを示している。この場合、上記のF原子は、金属層27内のSi原子と反応して、Si-F結合を形成しやすくなる。これにより、F原子がブロック絶縁膜5に拡散することを抑制することが可能となる。
【0075】
図13(c)は、金属層27内のSi濃度が1.5×1022atoms/cmより高い場合の金属層27などを示している。この場合にも、F原子がブロック絶縁膜5に拡散することを抑制することが可能となる。しかしながら、金属層27が多量のSi原子を含んでいるため、金属層27中のSi原子が、ブロック絶縁膜5に拡散しやすくなる。その結果、ブロック絶縁膜5がSi原子によりダメージを受けるおそれがある。
【0076】
よって、金属層27内のSi濃度は、高すぎも低すぎもしないことが望ましい。そのため、金属層27内のSi濃度は、6.0×1021~1.5×1022atoms/cmであることが望ましい。ただし、本比較例の電極層6は、バリアメタル層6a’としてTiN膜を含んでいるため、高抵抗層である金属層27が厚くなり、電極層6の電気抵抗が高くなってしまう。
【0077】
図14は、第1実施形態の半導体装置の構造を示す断面図である。
【0078】
図14(a)に示す電極層6は、バリアメタル層6a、金属層25、および金属層26を含んでいる。バリアメタル層6aは例えば、WN膜であり、WFガスとNHガスとを用いて形成される。金属層25は例えば、W層であり、WFガスとSiH(またはSi)ガスとを用いて形成される。金属層26は例えば、W層であり、WFガスとHガスとを用いて形成される。これは、図14(b)に示す電極層6や、図14(c)に示す電極層6についても同様である。本実施形態によれば、バリアメタル層6aとしてWN膜を含む電極層6を形成することで、高抵抗層である金属層25を薄くすることが可能となり、電極層6の電気抵抗を低減することが可能となる。
【0079】
図14(a)は、金属層25内のSi濃度が6.0×1021atoms/cmより低い場合の金属層25などを示している。この場合、WFガスに由来するF原子が、金属層26を形成する際に生じると、F原子がブロック絶縁膜5に拡散するおそれがある。その結果、ブロック絶縁膜5がF原子によりダメージを受けるおそれがある。これは、図13(a)の場合と同様である。
【0080】
図14(b)は、金属層25内のSi濃度が6.0×1021~1.5×1022atoms/cmの場合の金属層25などを示している。この場合、上記のF原子は、金属層25内のSi原子と反応して、Si-F結合を形成しやすくなる。これにより、F原子がブロック絶縁膜5に拡散することを抑制することが可能となる。これは、図13(b)の場合と同様である。
【0081】
図14(c)は、金属層25内のSi濃度が1.5×1022atoms/cmより高い場合の金属層25などを示している。この場合にも、F原子がブロック絶縁膜5に拡散することを抑制することが可能となる。しかしながら、金属層25が多量のSi原子を含んでいるため、金属層25中のSi原子が、ブロック絶縁膜5に拡散しやすくなる。その結果、ブロック絶縁膜5がSi原子によりダメージを受けるおそれがある。これは、図13(c)の場合と同様である。
【0082】
よって、金属層25内のSi濃度は、高すぎも低すぎもしないことが望ましい。そのため、本実施形態の金属層25内のSi濃度は、6.0×1021~1.5×1022atoms/cmであることが望ましい。
【0083】
なお、本実施形態によれば、バリアメタル層6a中のN原子の作用により、金属層25中のSi原子がブロック絶縁膜5に拡散することを抑制することが可能となる。よって、この作用が十分に大きい場合には、金属層25内のSi濃度は、1.5×1022atoms/cmより高くしてもよい。
【0084】
また、図14(a)~図14(c)の各々に示す電極層6は、バリアメタル層6aと電極材層6bとの間に中間層6c(WSiN膜)を含んでいてもよい。これにより、金属層25中のSi原子や電極材層6b中のF原子がブロック絶縁膜5に拡散することを、中間層6cの作用により抑制することが可能となる。よって、これらの作用が十分に大きい場合には、金属層25内のSi濃度は、6.0×1021atoms/cmより低くしてもよいし、または1.5×1022atoms/cmより高くしてもよい。
【0085】
以上のように、本実施形態の電極層6は、バリアメタル層6a、金属層23(または25)、および金属層24(または26)により形成される。よって、本実施形態によれば、好適な特性を有する電極層6を形成することが可能となる。
【0086】
例えば、バリアメタル層6aをWN膜とすることで、金属層23(または25)を薄くして電極層6の電気抵抗を低減することや、F原子が拡散することを抑制することが可能となる。また、金属層26内の結晶粒の粒径を大きくすることで、電極層6の電気抵抗を低減することが可能となる。また、ボロンを含むガスを用いずに金属層25を形成することで、電極層6に起因するリーク電流の増加を抑制することが可能となる。また、金属層25内のSi濃度を6.0×1021~1.5×1022atoms/cmとすることで、電極層6内のF原子やSi原子がブロック絶縁膜5にダメージを与えることを抑制することが可能となる。また、バリアメタル層6aと電極材層6bとの間に中間層6cを形成することで、F原子やSi原子が拡散することを抑制することが可能となる。
【0087】
以上、いくつかの実施形態を説明したが、これらの実施形態は、例としてのみ提示したものであり、発明の範囲を限定することを意図したものではない。本明細書で説明した新規な装置および方法は、その他の様々な形態で実施することができる。また、本明細書で説明した装置および方法の形態に対し、発明の要旨を逸脱しない範囲内で、種々の省略、置換、変更を行うことができる。添付の特許請求の範囲およびこれに均等な範囲は、発明の範囲や要旨に含まれるこのような形態や変形例を含むように意図されている。
【符号の説明】
【0088】
1:コア絶縁膜、2:チャネル半導体層、3:トンネル絶縁膜、4:電荷蓄積層、
5:ブロック絶縁膜、5a:絶縁膜、5b:絶縁膜、6:電極層、
6a:バリアメタル層、6a’:バリアメタル層、6b:電極材層、6c:中間層、
11:基板、12:積層膜、13:犠牲層、14:絶縁膜、
21:金属層、22:金属層、23:金属層、24:金属層、
25:金属層、26:金属層、27:金属層、28:金属層
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
図13
図14