特開 2024-112369 過電流保護回路、半導体装置、負荷駆動装置、及び車両

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024112369

(43)【公開日】2024-08-21

(54)【発明の名称】過電流保護回路、半導体装置、負荷駆動装置、及び車両

(51)【国際特許分類】

   H02H 3/087 20060101AFI20240814BHJP

   H03K 17/08 20060101ALI20240814BHJP

   H03K 17/687 20060101ALI20240814BHJP

   H02H 3/08 20060101ALI20240814BHJP

   H02H 7/00 20060101ALI20240814BHJP

【ＦＩ】

H02H3/087

H03K17/08 C

H03K17/687 Z

H02H3/08 D

H02H7/00 D

H02H7/00 G

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023017305

(22)【出願日】2023-02-08

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】110001933

【氏名又は名称】弁理士法人 佐野特許事務所

(72)【発明者】

【氏名】山田 克明

(72)【発明者】

【氏名】宅間 徹

【テーマコード（参考）】

5G004

5G053

5J055

【Ｆターム（参考）】

5G004AA04

5G004DA02

5G004DC14

5G004EA01

5G053AA01

5G053BA01

5G053EA09

5G053EC03

5G053FA05

5J055AX32

5J055BX16

5J055CX12

5J055CX28

5J055DX13

5J055DX22

5J055EY01

5J055EY21

5J055EZ03

5J055EZ04

5J055EZ10

5J055GX01

5J055GX02

5J055GX04

(57)【要約】

【課題】過電流が検出されなくても過電流閾値を切り替えることができる過電流保護回路を提供する。
【解決手段】過電流保護回路（ＯＣＰ１）は、出力トランジスタ（Ｍ１）に流れる電流を監視対象電流とする過電流保護回路であって、判別回路（３）と、制限回路（ＶＳ１、Ｒ２、ＡＭＰ１、Ｍ３）と、を備える。前記判別回路は、前記出力トランジスタのターンオンが遷移中である第１状態と、前記ターンオンの遷移が完了し前記出力トランジスタがオン状態である第２状態と、を判別する。前記制限回路は、前記監視対象電流が過電流閾値より大きいときに前記監視対象電流を制限し、前記判別回路の判別結果に基づいて、前記第１状態であるときには前記第２状態であるときよりも前記過電流閾値を大きくする。
【選択図】図１

【特許請求の範囲】

【請求項1】

出力トランジスタに流れる電流を監視対象電流とするように構成された過電流保護回路であって、
前記出力トランジスタのターンオンが遷移中である第１状態と、前記ターンオンの遷移が完了し前記出力トランジスタがオン状態である第２状態と、を判別するように構成された判別回路と、
前記監視対象電流が過電流閾値より大きいときに前記監視対象電流を制限し、前記判別回路の判別結果に基づいて、前記第１状態であるときには前記第２状態であるときよりも前記過電流閾値を大きくするように構成された制限回路と、
を備える、過電流保護回路。

【請求項2】

前記判別回路は、
前記出力トランジスタを制御する制御信号の前記ターンオン開始タイミングとなるレベル切り替わりから所定の遅延時間だけ遅れてレベルが切り替わる遅延信号を生成し、
前記遅延信号に基づいて、前記第１状態と、前記第２状態と、を判別するように構成されている、請求項１に記載の過電流保護回路。

【請求項3】

前記判別回路は、
ミラー効果により容量値が等価的に増大するように構成されたキャパシタを備え、
前記制御信号を前記容量値に基づいて設定される遅延時間だけ遅延させて前記遅延信号を生成するように構成されている、請求項２に記載の過電流保護回路。

【請求項4】

前記判別回路は、
前記出力トランジスタの出力に基づいて、前記第１状態と、前記第２状態と、を判別するように構成されている、請求項１に記載の過電流保護回路。

【請求項5】

請求項１～４のいずれか一項に記載の過電流保護回路と、
前記出力トランジスタと、
を備える、半導体装置。

【請求項6】

請求項５に記載の半導体装置と、
前記出力トランジスタに直列に接続される容量性負荷と、
を備える、負荷駆動装置。

【請求項7】

請求項６に記載の負荷駆動装置を備える、車両。

【発明の詳細な説明】

【技術分野】

【0001】

本明細書中に開示されている発明は、過電流保護回路、半導体装置、負荷駆動装置、及び車両に関する。

【背景技術】

【0002】

本願出願人は、車載ＩＰＤ［intelligent power device］などの半導体装置に関して、これまでに数多くの新技術を提案している（例えば特許文献１を参照）。

【0003】

また、半導体装置に組み込まれる過電流保護回路の関連技術としては、例えば、特許文献２及び３を挙げることができる。

【0004】

半導体装置が駆動する負荷に流れる電流を過電流保護回路が監視する場合、負荷の種類によって、監視対象電流（負荷電流）の特性が大きく異なる。

【0005】

バルブランプなどの容量性負荷が車載ＩＰＤなどの半導体装置によって駆動される場合、容量性負荷の起動時と安定時とで負荷電流が大きく異なる。容量性負荷の起動時には負荷電流はラッシュ電流になり、容量性負荷の安定時には負荷電流はラッシュ電流よりはるかに小さい定常電流になる。

【0006】

容量性負荷を駆動する可能性がある半導体装置に組み込まれる過電流保護回路では、一般的に過電流閾値が容量性負荷のラッシュ電流以上に設定される。

【先行技術文献】

【特許文献】

【0007】

【特許文献1】国際公開第２０１７／１８７７８５号

【特許文献2】米国特許第９７８７１８０号明細書

【特許文献3】米国特許第９９６６９４３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0008】

過電流閾値が容量性負荷のラッシュ電流以上に設定されると、以下の２つの問題が生じる。

【0009】

過電流閾値が容量性負荷のラッシュ電流以上に設定された半導体装置が、抵抗性負荷又は誘導性負荷を駆動する場合、負荷に流れる電流に対して過電流閾値が大きすぎることになり、半導体装置に外付け接続される別の過電流保護回路（過電流閾値が小さい過電流保護回路）を設けなければ、適切な過電流保護を実現することができない。この不都合が第１の問題である。

【0010】

容量性負荷の安定時に容量性負荷に短絡が発生した場合、過電流閾値が大きいために過電流保護が遅れて大きな短絡電流が流れてしまう。この不都合が第２の問題である。

【課題を解決するための手段】

【0011】

本明細書中に開示されている過電流保護回路は、出力トランジスタに流れる電流を監視対象電流とするように構成された過電流保護回路であって、判別回路と、制限回路と、を備える。前記判別回路は、前記出力トランジスタのターンオンが遷移中である第１状態と、前記ターンオンの遷移が完了し前記出力トランジスタがオン状態である第２状態と、を判別するように構成されている。前記制限回路は、前記監視対象電流が過電流閾値より大きいときに前記監視対象電流を制限し、前記判別回路の判別結果に基づいて、前記第１状態であるときには前記第２状態であるときよりも前記過電流閾値を大きくするように構成されている。

【0012】

本明細書中に開示されている半導体装置は、上記構成の過電流保護回路と、前記出力トランジスタと、を備える。

【0013】

本明細書中に開示されている負荷駆動装置は、上記構成の半導体装置と、前記出力トランジスタに直列に接続される容量性負荷と、を備える。

【0014】

本明細書中に開示されている車両は、上記構成の負荷駆動装置を備える。

【発明の効果】

【0015】

本明細書中に開示されている発明によれば、過電流が検出されなくても過電流閾値を切り替えることができる。これにより、上記第１の問題及び上記第２の問題を解決することが可能となる。

【図面の簡単な説明】

【0016】

【図1】図１は、第１実施形態に係る負荷駆動装置の構成を示す図である。

【図2】図２は、判別回路の第１構成例を示す図である。

【図3】図３は、第１構成例の判別回路の各部電圧波形等を示すタイミングチャートである。

【図4】図４は、判別回路の第２構成例を示す図である。

【図5】図５は、判別回路の第３構成例を示す図である。

【図6】図６は、第３構成例の判別回路の各部電圧波形等を示すタイミングチャートである。

【図7】図７は、第２実施形態に係る負荷駆動装置の構成を示す図である。

【図8】図８は、車両の外観図である。

【発明を実施するための形態】

【0017】

本明細書において、ＭＯＳ（Metal Oxide Semiconductor）電界効果トランジスタとは、ゲートの構造が、「導電体または抵抗値が小さいポリシリコン等の半導体からなる層」、「絶縁層」、及び「Ｐ型、Ｎ型、又は真性の半導体層」の少なくとも３層からなるトランジスタをいう。つまり、ＭＯＳ電界効果トランジスタのゲートの構造は、金属、酸化物、及び半導体の３層構造に限定されない。

【0018】

＜第１実施形態＞
図１は、第１実施形態に係る負荷駆動装置１０Ａの構成を示す図である。負荷駆動装置１０Ａは、半導体装置１Ａと、例えばバルブランプなどの容量性負荷ＬＤ１と、直流電源ＶＳ１及びＶＳ２と、を備える。

【0019】

半導体装置１Ａは、容量性負荷ＬＤ１とグラウンド電位との間を導通／遮断するローサイドスイッチＩＣ（ＩＰＤの一種）である。

【0020】

半導体装置１Ａは、装置外部との電気的な接続を確立するための手段として、端子Ｔ１～Ｔ４を備える。

【0021】

端子Ｔ１は、容量性負荷ＬＤ１の第１端に接続される。容量性負荷ＬＤ１の第２端は、直流電源ＶＳ１の正極に接続される。端子Ｔ２は、グラウンド電位に接続される。端子Ｔ３は、入力信号ＩＮを受け取る。

【0022】

端子Ｔ４は、直流電源ＶＳ２の正極に接続される。直流電源ＶＳ１及びＶＳ２の各負極は、グラウンド電位に接続される。直流電源ＶＳ１は電圧ＶＣＣを出力する。直流電源ＶＳ２は電圧ＶＤＤを出力する。電圧ＶＣＣと電圧ＶＤＤとは、互いに同じ値の電圧であってもよく、互いに異なる値の電圧であってもよい。端子Ｔ４に印加される電圧ＶＤＤは、半導体装置１Ａの内部において電源電圧として用いられる。

【0023】

半導体装置１Ａは、過電流保護回路ＯＣＰ１と、制御回路２と、抵抗Ｒ１と、出力トランジスタＭ１と、センストランジスタＭ２と、を備える。出力トランジスタＭ１及びセンストランジスタＭ２は、ＮチャネルのＭＯＳ電界効果トランジスタである。

【0024】

制御回路２は、端子Ｔ３に接続される。制御回路２は、抵抗Ｒ１を介して出力トランジスタＭ１及びセンストランジスタＭ２を制御する。制御回路２は、入力信号ＩＮがＬＯＷレベルであるときに出力トランジスタＭ１及びセンストランジスタＭ２をオフにし、入力信号ＩＮがＨＩＧＨレベルであるときに出力トランジスタＭ１及びセンストランジスタＭ２をオンにする。したがって、入力信号ＩＮは、半導体装置１Ａの外部から出力トランジスタＭ１を制御する制御信号である。

【0025】

出力トランジスタＭ１及びセンストランジスタＭ２の各ゲートは、抵抗Ｒ１を介して制御回路２に接続される。出力トランジスタＭ１及びセンストランジスタＭ２の各ドレインは、端子Ｔ１に接続される。出力トランジスタＭ１のソース及びバックゲートは、端子Ｔ２に接続される。センストランジスタＭ２のソース及びバックゲートは、過電流保護回路ＯＣＰ１に接続される。出力トランジスタＭ１は、端子Ｔ１を介して、容量性負荷ＬＤ１に直列接続される。

【0026】

センス電流Ｉｓ（センストランジスタＭ２のソース電流）は、出力電流Ｉｐ（出力トランジスタＭ１のソース電流）に比例する。センストランジスタＭ２のソース面積は出力トランジスタＭ１のソース面積よりも小さく、センス電流Ｉｓは出力電流Ｉｐよりも小さくなる。

【0027】

過電流保護回路ＯＣＰ１は、センス電流Ｉｓを監視することで、出力電流Ｉｐを間接的に監視し、出力トランジスタＭ１を保護する。

【0028】

過電流保護回路ＯＣＰ１は、判別回路３と、可変電圧源ＶＳ３と、センス抵抗Ｒ２と、アンプＡＭＰ１と、ＮチャネルのＭＯＳ電界効果トランジスタＭ３と、を備える。

【0029】

判別回路３は、出力トランジスタＭ１のターンオンが遷移中である第１状態と、ターンオンの遷移が完了し出力トランジスタＭ１がオン状態である第２状態と、を判別する。なお、判別回路３の判別結果は誤差を含んでよい。例えば、判別回路３は、第２状態の初期を第１状態と判別してもよく、第１状態の終期を第２状態と判別してもよい。

【0030】

可変電圧源ＶＳ３、センス抵抗Ｒ２、アンプＡＭＰ１、及びＭＯＳ電界効果トランジスタＭ３は、制限回路の一例である。制限回路は、監視対象電流（出力電流Ｉｐ）が過電流閾値より大きいときに監視対象電流を制限し、判別回路３の判別結果である判別信号Ｓ１に基づいて、第１状態であるときには第２状態であるときよりも過電流閾値を大きくする。

【0031】

可変電圧源ＶＳ３は、可変電圧Ｖ１を出力する。可変電圧源ＶＳ３は、判別信号Ｓ１に基づいて可変電圧Ｖ１の値を２段階（電圧値ＶＡ及びＶＢ）で切り替える。センス抵抗Ｒ２は、センス電流Ｉｓをセンス電圧Ｖｓに変換する。アンプＡＭＰ１は、センス電圧Ｖｓが可変電圧Ｖ１を超えないように、センス電圧Ｖｓと可変電圧Ｖ１との差に応じてＭＯＳ電界効果トランジスタＭ３を制御する。アンプＡＭＰ１の制御によって、センストランジスタＭ２に流れるセンス電流Ｉｓ及び出力トランジスタに流れる出力電流Ｉｐが制限されて過電流保護がかかる。

【0032】

（判別回路の第１構成例）
図２は、判別回路３の第１構成例を示す図である。図２において、半導体装置１Ａの外部接続状態の図示は省略されている。また、図２では、可変電圧源ＶＳ３の構成例も図示されている。

【0033】

第１構成例に係る判別回路３は、ＰチャネルのＭＯＳ電界効果トランジスタＰ１～Ｐ５と、電流源ＣＳ１と、ＮチャネルのＭＯＳ電界効果トランジスタＮ１～Ｎ４と、キャパシタＣ１と、インバータＩＮＶ１と、を備える。

【0034】

第１構成例に係る判別回路３は、入力信号ＩＮの立ち上がりエッジから所定の遅延時間だけ遅れてレベルが切り替わる遅延信号ＩＮ＿ＤＬＹ（後述する図３参照）を生成し、遅延信号ＩＮ＿ＤＬＹに基づいて第１状態と第２状態とを判別し、判別結果である判別信号Ｓ１を生成する。入力信号ＩＮの立ち上がりエッジは、出力トランジスタＭ１のターンオンが開始するタイミングである。

【0035】

所定の遅延時間は、定電流源ＣＳ１から出力される定電流の値と、キャパシタＣ１の容量値と、ＭＯＳ電界効果トランジスタＮ２の閾値電圧Ｖｔｈとによって決まる。所定の遅延時間は、入力信号ＩＮの１周期における第１状態の長さに設定される。これにより、第１構成例に係る判別回路３は、出力トランジスタＭ１のターンオンが遷移中である第１状態であるときにＬＯＷレベルの判別信号Ｓ１を出力し、ターンオンの遷移が完了し出力トランジスタＭ１がオン状態である第２状態であるときにＨＩＧＨレベルの判別信号Ｓ１を出力することができる。

【0036】

図２に示す可変電圧源ＶＳ３は、定電流源ＣＳ２と、抵抗Ｒ３及びＲ４と、ＮチャネルのＭＯＳ電界効果トランジスタＭ３と、を備える。

【0037】

図２に示す可変電圧源ＶＳ３は、判別信号Ｓ１がＬＯＷレベルであるときに可変電圧Ｖ１の値を電圧値ＶＡにし、判別信号Ｓ１がＨＩＧＨレベルであるときに可変電圧Ｖ１の値を電圧値ＶＢにする。電圧値ＶＡは、電圧値ＶＢより大きい値である。

【0038】

第１構成例に係る判別回路３の概略動作は、以下の通りである。

【0039】

図３は、第１構成例に係る判別回路３の各部電圧波形等を示すタイミングチャートである。図３では、上から順に、入力信号ＩＮ、過電流閾値ＯＣＴＨ、出力電流Ｉｐ、内部信号（内部電圧）ＩＮ＿ＤＥＴ、チャージ電圧ＩＮ＿ＣＲＧ、遅延信号（遅延電圧）ＩＮ＿ＤＬＹ、判別信号（判別電圧）Ｓ１、及び可変電圧Ｖ１が描写されている。

【0040】

内部信号ＩＮ＿ＤＥＴは、第１構成例に係る判別回路３によって生成される信号である。入力信号ＩＮがＨＩＧＨレベルであるときには内部信号ＩＮ＿ＤＥＴもＨＩＧＨレベルになり、入力信号ＩＮがＬＯＷレベルであるときには内部信号ＩＮ＿ＤＥＴもＬＯＷレベルになる。例えば、第１構成例に係る判別回路３に設けられるレベルシフタが、入力信号ＩＮから内部信号ＩＮ＿ＤＥＴを生成する。

【0041】

また、図３では、端子Ｔ１に容量性負荷ＬＤ１が接続されている場合の出力電流Ｉｐが点線で描写されており、端子Ｔ１に誘導性負荷が接続されている場合の出力電流Ｉｐが実線で描写されている。

【0042】

第１タイミングＴＭ１において、入力信号ＩＮがＬＯＷレベルからＨＩＧＨレベルに切り替わり、内部信号ＩＮ＿ＤＥＴもＬＯＷレベルからＨＩＧＨレベルに切り替わる。内部信号ＩＮ＿ＤＥＴがＬＯＷレベルからＨＩＧＨレベルに切り替わると、ＭＯＳ電界効果トランジスタＮ１及びＮ３がオン状態からオフ状態に切り替わる。これにより、遅延信号ＩＮ＿ＤＬＹはＬＯＷレベルからＨＩＧＨレベルに切り替わり、キャパシタＣ１の充電が開始されチャージ電圧ＩＮ＿ＣＲＧが増加し始める。

【0043】

遅延信号ＩＮ＿ＤＬＹがＬＯＷレベルからＨＩＧＨレベルに切り替わることで、判別信号Ｓ１がＨＩＧＨレベルからＬＯＷレベルに切り替わり、可変電圧Ｖ１の値が電圧値ＶＢから電圧値ＶＡに切り替わる。その結果、第１タイミングＴＭ１において、過電流閾値ＯＣＴＨは閾値ＴＨＢから閾値ＴＨＡに切り替わる。

【0044】

チャージ電圧ＩＮ＿ＣＲＧが増加し続け、第２タイミングＴＭ２において、チャージ電圧ＩＮ＿ＣＲＧがＭＯＳ電界効果トランジスタＮ２の閾値電圧を超える。したがって、第２タイミングＴＭ２において、ＭＯＳ電界効果トランジスタＮ２はオフ状態からオン状態に切り替わる。これにより、遅延信号ＩＮ＿ＤＬＹはＨＩＧＨレベルからＬＯＷレベルに切り替わる。遅延信号ＩＮ＿ＤＬＹがＨＩＧＨレベルからＬＯＷレベルに切り替わることで、判別信号Ｓ１がＬＯＷレベルからＨＩＧＨレベルに切り替わり、可変電圧Ｖ１の値が電圧値ＶＡから電圧値ＶＢに切り替わる。その結果、第２タイミングＴＭ２において、過電流閾値ＯＣＴＨは閾値ＴＨＡから閾値ＴＨＢに切り替わる。

【0045】

第３タイミングＴＭ３において、入力信号ＩＮがＨＩＧＨレベルからＬＯＷレベルに切り替わり、内部信号ＩＮ＿ＤＥＴもＨＩＧＨレベルからＬＯＷレベルに切り替わる。内部信号ＩＮ＿ＤＥＴがＨＩＧＨレベルからＬＯＷレベルに切り替わると、ＭＯＳ電界効果トランジスタＮ１がオフ状態からオン状態に切り替わる。これにより、キャパシタＣ１が放電される。

【0046】

第４タイミングＴＭ４において、判別回路３は上述した第１タイミングＴＭ１と同じ動作を行い、第１タイミングＴＭ１以降の動作を繰り返す。

【0047】

第３タイミングＴＭ３から第４タイミングＴＭ４までの期間は、出力トランジスタＭ１のターンオフが遷移中である第３状態と、ターンオフの遷移が完了し出力トランジスタＭ１がオフ状態である第４状態と、を含む。

【0048】

第１構成例に係る判別回路３が上述した動作を行うことにより、過電流保護回路ＯＣＰ１は、過電流を検出しなくても過電流閾値ＯＣＴＨを切り替えることができる。

【0049】

例えば、過電流の検出をトリガーとして過電流閾値ＯＣＴＨが切り替わる構成である過電流保護回路は、過電流が検出された後でしか過電流閾値ＯＣＴＨを小さくすることができないため、上記第１の問題及び上記第２の問題を解決することができない。

【0050】

対して、過電流保護回路ＯＣＰ１は、過電流を検出しなくても過電流閾値ＯＣＴＨを切り替えることができる構成であるため、上記第１の問題及び上記第２の問題を解決することが可能となる。

【0051】

（判別回路の第２構成例）
図４は、判別回路３の第２構成例を示す図である。第２構成例に係る判別回路３は、第１構成例に係る判別回路３に定電流源２１及びＭＯＳ電界効果トランジスタ２２～２６が追加された構成である。ＭＯＳ電界効果トランジスタ２２、２３、及び２６は、ＮチャネルのＭＯＳ電界効果トランジスタである。ＭＯＳ電界効果トランジスタ２４及び２５は、ＰチャネルのＭＯＳ電界効果トランジスタである。

【0052】

第１構成例に係る判別回路３は、第１タイミングＴＭ１から第２タイミングＴＭ２までの期間が長い場合、キャパシタＣ１の容量を大きくする必要があり、回路面積の増大及びコストアップが顕著になるおそれがある。

【0053】

対して、第１構成例に係る判別回路３は、ミラー効果によりキャパシタＣ１の容量値が等価的に増大するため、第１タイミングＴＭ１から第２タイミングＴＭ２までの期間が長い場合でも、回路面積の増大及びコストアップを抑制することができる。

【0054】

（判別回路の第３構成例）
図５は、判別回路３の第３構成例を示す図である。第３構成例に係る判別回路３は、第１構成例に係る判別回路３からＭＯＳ電界効果トランジスタＮ１及びキャパシタＣ１が取り除かれ高耐圧素子３１及びヒステリシスコンパレータ３２が追加された構成である。高耐圧素子３１としては、例えば図５に示すように高耐圧のＮチャネルのＭＯＳ電界効果トランジスタを用いることができる。

【0055】

また、図５では図示が省略されているが、第３構成例に係る判別回路３は、基準電圧ＶＲＥＦを生成する基準電圧源を備える。

【0056】

第３構成例に係る判別回路３は、出力トランジスタＭ１の出力（端子Ｔ１に印加される電圧）に基づいて第１状態と前記第２状態とを判別し、判別結果である判別信号Ｓ１を生成する。

【0057】

図６は、第３構成例に係る判別回路３の各部電圧波形等を示すタイミングチャートである。図６では、上から順に、入力信号ＩＮ、過電流閾値ＯＣＴＨ、出力電流Ｉｐ、内部信号（内部電圧）ＩＮ＿ＤＥＴ、内部信号（内部電圧）ＯＵＴ＿ＩＮ、内部信号（内部電圧）ＩＮ＿ＤＥＴＢ、判別信号（判別電圧）Ｓ１、及び可変電圧Ｖ１が描写されている。

【0058】

内部信号ＩＮ＿ＤＥＴは、第３構成例に係る判別回路３によって生成される信号である。入力信号ＩＮがＨＩＧＨレベルであるときには内部信号ＩＮ＿ＤＥＴもＨＩＧＨレベルになり、入力信号ＩＮがＬＯＷレベルであるときには内部信号ＩＮ＿ＤＥＴもＬＯＷレベルになる。例えば、第１構成例に係る判別回路３に設けられるレベルシフタが、入力信号ＩＮから内部信号ＩＮ＿ＤＥＴを生成する。

【0059】

内部信号ＯＵＴ＿ＩＮは、第３構成例に係る判別回路３によって生成される信号である。例えば、第３構成例に係る判別回路３に設けられるレベルシフタが、入力信号ＩＮから内部信号ＩＮ＿ＤＥＴを生成する。内部信号ＯＵＴ＿ＩＮは、端子Ｔ１に印加される電圧の変動に応じて変動する。高耐圧素子３１が、端子Ｔ１に印加される電圧から内部信号ＯＵＴ＿ＩＮを生成する。

【0060】

また、図６では、端子Ｔ１に容量性負荷ＬＤ１が接続されている場合の出力電流Ｉｐが点線で描写されており、端子Ｔ１に誘導性負荷が接続されている場合の出力電流Ｉｐが実線で描写されている。

【0061】

第１タイミングＴＭ１において、入力信号ＩＮがＬＯＷレベルからＨＩＧＨレベルに切り替わり、内部信号ＩＮ＿ＤＥＴＢもＬＯＷレベルからＨＩＧＨレベルに切り替わる。内部信号ＩＮ＿ＤＥＴＢがＬＯＷレベルからＨＩＧＨレベルに切り替わることで、判別信号Ｓ１がＨＩＧＨレベルからＬＯＷレベルに切り替わり、可変電圧Ｖ１の値が電圧値ＶＢから電圧値ＶＡに切り替わる。その結果、第１タイミングＴＭ１において、過電流閾値ＯＣＴＨは閾値ＴＨＢから閾値ＴＨＡに切り替わる。

【0062】

端子Ｔ１に印加される電圧の減少に伴い内部信号ＯＵＴ＿ＩＮが減少し、第２タイミングＴＭ２において、内部信号ＯＵＴ＿ＩＮが基準電圧ＶＲＥＦを下回る。したがって、第２タイミングＴＭ２において、ＭＯＳ電界効果トランジスタＮ２はオフ状態からオン状態に切り替わる。これにより、内部信号ＩＮ＿ＤＥＴＢはＨＩＧＨレベルからＬＯＷレベルに切り替わる。内部信号ＩＮ＿ＤＥＴＢがＨＩＧＨレベルからＬＯＷレベルに切り替わることで、判別信号Ｓ１がＬＯＷレベルからＨＩＧＨレベルに切り替わり、可変電圧Ｖ１の値が電圧値ＶＡから電圧値ＶＢに切り替わる。その結果、第２タイミングＴＭ２において、過電流閾値ＯＣＴＨは閾値ＴＨＡから閾値ＴＨＢに切り替わる。

【0063】

第３タイミングＴＭ３において、入力信号ＩＮがＨＩＧＨレベルからＬＯＷレベルに切り替わり、内部信号ＩＮ＿ＤＥＴもＨＩＧＨレベルからＬＯＷレベルに切り替わる。内部信号ＩＮ＿ＤＥＴがＨＩＧＨレベルからＬＯＷレベルに切り替わると、ＭＯＳ電界効果トランジスタＮ３がオフ状態からオン状態に切り替わる。これにより、第３タイミングＴＭ３以降において内部信号ＯＵＴ＿ＩＮが増加しても内部信号ＩＮ＿ＤＥＴＢのＬＯＷレベルが維持される。

【0064】

第４タイミングＴＭ４において、判別回路３は上述した第１タイミングＴＭ１と同じ動作を行い、第１タイミングＴＭ１以降の動作を繰り返す。

【0065】

第３タイミングＴＭ３から第４タイミングＴＭ４までの期間は、出力トランジスタＭ１のターンオフが遷移中である第３状態と、ターンオフの遷移が完了し出力トランジスタＭ１がオフ状態である第４状態と、を含む。

【0066】

第３構成例に係る判別回路３が上述した動作を行うことにより、過電流保護回路ＯＣＰ１は、過電流を検出しなくても過電流閾値ＯＣＴＨを切り替えることができる。

【0067】

＜第２実施形態＞
図７は、第１実施形態に係る負荷駆動装置１０Ｂの構成を示す図である。負荷駆動装置１０Ｂは、半導体装置１Ｂと、例えばバルブランプなどの容量性負荷ＬＤ１と、直流電源ＶＳ１及びＶＳ２と、を備える。

【0068】

半導体装置１Ｂは、過電流保護回路ＯＣＰ１の代わりに過電流保護回路ＯＣＰ２を備え、センストランジスタＭ２’を備える点で半導体装置１Ａと相違し、それ以外の点で半導体装置１Ａと同一である。

【0069】

過電流保護回路ＯＣＰ２は、判別回路３と、第１回路４と、第２回路５と、を備える。本実施形態に係る判別回路３は、第１実施形態に係る判別回路３と同一である。

【0070】

第１回路４及び第２回路５はそれぞれ、過電流保護回路ＯＣＰ１から判別回路３が取り除かれ、可変電圧源ＶＳ３の代わりに定電圧源が設けられた構成である。

【0071】

第１回路４及び第２回路５では、互いに定電圧源から出力される定電圧の値が異なる。第１回路４に設けられる定電圧源から出力される定電圧の値は、電圧値ＶＡである。第２回路５に設けられる定電圧源から出力される定電圧の値は、電圧値ＶＢである。電圧値ＶＡは、電圧値ＶＢより大きい値である。

【0072】

判別回路３から出力される判別信号Ｓ１がＬＯＷレベルである場合、第１回路４はアクティブ状態になり、第２回路５はスリープ状態になる。判別回路３から出力される判別信号Ｓ１がＨＩＨＧＨレベルである場合、第１回路４はスリープ状態になり、第２回路５はアクティブ状態になる。

【0073】

このような構成により、過電流保護回路ＯＣＰ２は、過電流保護回路ＯＣＰ１と同様の効果を奏する。

【0074】

＜車両への適用＞
図８は、車両の一構成例を示す外観図である。本構成例の車両Ｘは、バッテリから電力供給を受けて動作する種々の負荷駆動装置を搭載している。

【0075】

車両Ｘには、エンジン車のほか、電動車（ＢＥＶ［battery electric vehicle］、ＨＥＶ［hybrid electric vehicle］、ＰＨＥＶ／ＰＨＶ（plug-in hybrid electric vehicle／plug-in hybrid vehicle］、又は、ＦＣＥＶ／ＦＣＶ（fuel cell electric vehicle／fuel cell vehicle］などのｘＥＶ）も含まれる。

【0076】

車両Ｘは、例えば先に説明した負荷駆動装置１０Ａ又は１０Ｂを搭載することができる。

【0077】

＜その他＞
本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。これまでに説明してきた各種の実施形態は、矛盾のない範囲で適宜組み合わせて実施してもよい。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。

【0078】

例えば、上記実施形態では、ローサイドスイッチＩＣへの適用例を挙げたが、ハイサイドスイッチＩＣにも上記実施形態と同様の回路構成を適用することが可能である。ただし、判別回路３の第３構成例はハイサイドスイッチＩＣに適用することができない。

【0079】

＜付記＞
上述の実施形態にて具体的構成例が示された本開示について付記を設ける。

【0080】

本開示の過電流保護回路（ＯＣＰ１、ＯＣＰ２）は、出力トランジスタ（Ｍ１）に流れる電流を監視対象電流とするように構成された過電流保護回路であって、前記出力トランジスタのターンオンが遷移中である第１状態と、前記ターンオンの遷移が完了し前記出力トランジスタがオン状態である第２状態と、を判別するように構成された判別回路（３）と、前記監視対象電流が過電流閾値より大きいときに前記監視対象電流を制限し、前記判別回路の判別結果に基づいて、前記第１状態であるときには前記第２状態であるときよりも前記過電流閾値を大きくするように構成された制限回路（ＶＳ１、Ｒ２、ＡＭＰ１、Ｍ３、４、５）と、を備える構成（第１の構成）である。

【0081】

上記第１の構成の過電流保護回路において、前記判別回路は、前記出力トランジスタを制御する制御信号の前記ターンオン開始タイミングとなるレベル切り替わりから所定の遅延時間だけ遅れてレベルが切り替わる遅延信号を生成し、前記遅延信号に基づいて、前記第１状態と、前記第２状態と、を判別するように構成されている構成（第２の構成）であってもよい。

【0082】

上記第２の構成の過電流保護回路において、前記判別回路は、ミラー効果により容量値が等価的に増大するように構成されたキャパシタを備え、前記制御信号を前記容量値に基づいて設定される遅延時間だけ遅延させて前記遅延信号を生成するように構成されている構成（第３の構成）であってもよい。

【0083】

上記第１の構成の過電流保護回路において、前記判別回路は、前記出力トランジスタの出力に基づいて、前記第１状態と、前記第２状態と、を判別するように構成されている構成（第４の構成）であってもよい。

【0084】

本開示の半導体装置（１Ａ、１Ｂ）は、上記第１～第４いずれかの構成の過電流保護回路と、前記出力トランジスタと、を備える構成（第５の構成）である。

【0085】

本開示の負荷駆動装置（１０Ａ、１０Ｂ）は、上記第５の構成の半導体装置と、前記出力トランジスタに直列に接続される容量性負荷と、を備える構成（第６の構成）である。

【0086】

本開示の車両（Ｘ）は、上記第６の構成の負荷駆動装置を備える構成（第７の構成）である。

【符号の説明】

【0087】

１Ａ、１Ｂ 半導体装置
２ 制御回路
３ 判別回路
４ 第１回路
５ 第２回路
１０Ａ、１０Ｂ 負荷駆動装置
３１ 高耐圧素子
３２ ヒステリシスコンパレータ
ＡＭＰ１ アンプ
Ｃ１ キャパシタ
ＣＳ１、２４、ＣＳ２ 定電流源
ＩＮＶ１ インバータ
ＬＤ１ 容量性負荷
Ｍ１ 出力トランジスタ
Ｍ２、Ｍ２’ センストランジスタ
Ｍ３、Ｎ１～Ｎ４、Ｐ１～Ｐ５、２２～２６ ＭＯＳ電界効果トランジスタ
ＯＣＰ１、ＯＣＰ２ 過電流保護回路
Ｒ１、Ｒ３、Ｒ４ 抵抗
Ｒ２ センス抵抗
Ｔ１～Ｔ４ 端子
ＶＳ１、ＶＳ２ 直流電源
ＶＳ３ 可変電圧源
Ｘ 車両

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】