▶ 株式会社東芝の特許一覧 ▶ 東芝エネルギーシステムズ株式会社の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024112496
(43)【公開日】2024-08-21
(54)【発明の名称】電力変換装置
(51)【国際特許分類】
H02M 7/48 20070101AFI20240814BHJP
H02M 1/00 20070101ALI20240814BHJP
【ＦＩ】
H02M7/48 M
H02M1/00 H
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023017550
(22)【出願日】2023-02-08
(71)【出願人】
【識別番号】000003078
【氏名又は名称】株式会社東芝
(71)【出願人】
【識別番号】317015294
【氏名又は名称】東芝エネルギーシステムズ株式会社
(74)【代理人】
【識別番号】100120031
【弁理士】
【氏名又は名称】宮嶋 学
(74)【代理人】
【識別番号】100107582
【弁理士】
【氏名又は名称】関根 毅
(74)【代理人】
【識別番号】100124372
【弁理士】
【氏名又は名称】山ノ井 傑
(74)【代理人】
【識別番号】100125151
【弁理士】
【氏名又は名称】新畠 弘之
(72)【発明者】
【氏名】新井 卓郎
(72)【発明者】
【氏名】松本 脩平
(72)【発明者】
【氏名】金田 大成
(72)【発明者】
【氏名】森 淳二
【テーマコード（参考）】
5H740
5H770
【Ｆターム（参考）】
5H740BA11
5H740BB01
5H740BB09
5H740BC01
5H740BC02
5H740KK01
5H740MM11
5H770BA11
5H770DA03
5H770DA11
5H770DA33
5H770GA01
5H770JA17Z
5H770KA03Z
5H770LA05X
5H770LB09
(57)【要約】
【課題】数のスイッチング素子のいずれかが故障しても、短絡電流を抑制可能である電力変換装置を提供する。
【解決手段】本実施形態に係る電力変換装置は、複数のスイッチング素子の直列回路により第１乃至第４アームをそれぞれ形成する。複数のスイッチング素子のそれぞれは、ゲート回路と、短絡検出回路と、を有する。ゲート回路は、スイッチング素子を導通状態、又は非導通状態に制御するゲート信号を、当該スイッチング素子のゲートに供給する。短絡検出回路は、スイッチング素子に短絡電流が流れている状態を検出した場合に、検出信号を出力する。短絡検出回路が対応するスイッチング素子の検出信号を出力する場合に、ゲート回路は、対応するスイッチング素子をオフするゲート信号を生成する。
【選択図】 図２
【解決手段】本実施形態に係る電力変換装置は、複数のスイッチング素子の直列回路により第１乃至第４アームをそれぞれ形成する。複数のスイッチング素子のそれぞれは、ゲート回路と、短絡検出回路と、を有する。ゲート回路は、スイッチング素子を導通状態、又は非導通状態に制御するゲート信号を、当該スイッチング素子のゲートに供給する。短絡検出回路は、スイッチング素子に短絡電流が流れている状態を検出した場合に、検出信号を出力する。短絡検出回路が対応するスイッチング素子の検出信号を出力する場合に、ゲート回路は、対応するスイッチング素子をオフするゲート信号を生成する。
【選択図】 図２
【特許請求の範囲】
【請求項1】
複数のスイッチング素子の直列回路により第１乃至第４アームをそれぞれ形成する電力変換装置であって、
前記複数のスイッチング素子のそれぞれは、
スイッチング素子を導通状態、又は非導通状態に制御するゲート信号を、当該スイッチング素子のゲートに供給するゲート回路と、
前記スイッチング素子に短絡電流が流れている状態を検出した場合に、検出信号を出力する短絡検出回路と、を有し、
前記短絡検出回路が対応するスイッチング素子の検出信号を出力する場合に、前記ゲート回路は、前記対応するスイッチング素子を非導通状態にする前記ゲート信号を生成する、電力変換装置。
前記複数のスイッチング素子のそれぞれは、
スイッチング素子を導通状態、又は非導通状態に制御するゲート信号を、当該スイッチング素子のゲートに供給するゲート回路と、
前記スイッチング素子に短絡電流が流れている状態を検出した場合に、検出信号を出力する短絡検出回路と、を有し、
前記短絡検出回路が対応するスイッチング素子の検出信号を出力する場合に、前記ゲート回路は、前記対応するスイッチング素子を非導通状態にする前記ゲート信号を生成する、電力変換装置。
【請求項2】
正極側の第１アーム、及び第２アームの中間接続点と中性点の間と、負極側の第３アーム、及び第４アームの中間接続点と中性点の間と、に接続されるクランプダイオードを有する、請求項１に記載の電力変換装置。
【請求項3】
前記第１乃至第４アームのそれぞれは、直列に接続された複数のスイッチング素子を有し、
前記第１乃至第４アームのそれぞれが有する複数のスイッチング素子に対応するゲート回路に、オフさせる遮断信号を出力する短絡遮断信号生成回路を更に備え、
前記短絡遮断信号生成回路は、前記第１乃至第４アームのそれぞれが有する複数のスイッチング素子に対応する前記短絡検出回路のうちのいずれかの検出信号を受信した場合に、当該複数のスイッチング素子それぞれに対応する前記ゲート回路に対して遮断信号を出力する、請求項１に記載の電力変換装置。
前記第１乃至第４アームのそれぞれが有する複数のスイッチング素子に対応するゲート回路に、オフさせる遮断信号を出力する短絡遮断信号生成回路を更に備え、
前記短絡遮断信号生成回路は、前記第１乃至第４アームのそれぞれが有する複数のスイッチング素子に対応する前記短絡検出回路のうちのいずれかの検出信号を受信した場合に、当該複数のスイッチング素子それぞれに対応する前記ゲート回路に対して遮断信号を出力する、請求項１に記載の電力変換装置。
【請求項4】
前記第１アームの一端は、第１直流電源の正極に接続され、他端は、前記第２アームの一端に接され、
前記第２アームの他端は、交流系統に接続され、
前記第４アームの一端は、第２直流電源の負極に接続され、他端は、前記第３アームの一端に接され、
前記第３アームの他端は、交流系統に接続される、請求項３に記載の電力変換装置。
前記第２アームの他端は、交流系統に接続され、
前記第４アームの一端は、第２直流電源の負極に接続され、他端は、前記第３アームの一端に接され、
前記第３アームの他端は、交流系統に接続される、請求項３に記載の電力変換装置。
【請求項5】
前記第２アーム、及び前記第３アームのスイッチング素子の直列数は、前記第１アーム、及び前記第４アームのスイッチング素子の直列数よりも多く構成される、請求項４に記載の電力変換装置。
【請求項6】
前記第２アーム、及び前記第３アームのスイッチング素子の合計耐圧を前記正極と前記負極の間の直流電圧より大きくする、請求項４に記載の電力変換装置。
【請求項7】
前記短絡遮断信号生成回路は、前記第１アーム、及び前記第４アームのうちいずれの短絡故障を検出可能である、請求項４項に記載の電力変換装置。
【請求項8】
前記第２アーム、及び前記第３アームと前記交流系統の接続を遮断する遮断器を更に備え、
前記短絡検出回路が検出信号を出力する場合に、前記遮断器は、前記接続を遮断する、請求項４に記載の電力変換装置。
前記短絡検出回路が検出信号を出力する場合に、前記遮断器は、前記接続を遮断する、請求項４に記載の電力変換装置。
【請求項9】
複数のスイッチング素子の直列回路により第１乃至第４アームをそれぞれ形成する電力変換装置の制御装置であって、
スイッチング素子の導通状態、又は非導通状態を制御するゲート信号を、当該スイッチング素子のゲートに供給するゲート回路と、
前記スイッチング素子に短絡電流が流れている状態を検出すると検出信号を出力する短絡検出回路と、
前記短絡検出回路が対応するスイッチング素子の検出信号を出力する場合に、前記ゲート回路に前記対応するスイッチング素子をオフする前記ゲート信号を生成させる短絡遮断信号生成回路と、
を備える、制御装置。
スイッチング素子の導通状態、又は非導通状態を制御するゲート信号を、当該スイッチング素子のゲートに供給するゲート回路と、
前記スイッチング素子に短絡電流が流れている状態を検出すると検出信号を出力する短絡検出回路と、
前記短絡検出回路が対応するスイッチング素子の検出信号を出力する場合に、前記ゲート回路に前記対応するスイッチング素子をオフする前記ゲート信号を生成させる短絡遮断信号生成回路と、
を備える、制御装置。
【請求項10】
複数のスイッチング素子の直列回路により第１乃至第４アームをそれぞれ形成する電力変換装置の制御方法であって、
スイッチング素子を導通状態、又は非導通状態に制御するゲート信号を、当該スイッチング素子のゲートに供給するゲート駆動工程と、
前記スイッチング素子に短絡電流が流れている状態を検出すると検出信号を出力する短絡検出工程と、
前記検出信号を出力する場合に、前記検出信号に対応するスイッチング素子を非導通状態にする前記ゲート信号を生成させる、制御方法。
スイッチング素子を導通状態、又は非導通状態に制御するゲート信号を、当該スイッチング素子のゲートに供給するゲート駆動工程と、
前記スイッチング素子に短絡電流が流れている状態を検出すると検出信号を出力する短絡検出工程と、
前記検出信号を出力する場合に、前記検出信号に対応するスイッチング素子を非導通状態にする前記ゲート信号を生成させる、制御方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、電力変換装置、制御装置、及び制御方法に関する。
【背景技術】
【0002】
高圧のモータドライブや系統連系インバータには、高電圧化のためにマルチレベル変換器を有する電力変換装置が実用化されている。この電力変換装置の一例であるＮＰＣインバータ（Ｎｅｕｔｒａｌ－Ｐｏｉｎｔ Ｃｌａｍｐ）は、鉄道や電力系統用の変換器に使用されている。このような電力変換装置は、直列化した複数のスイッチング素子を動作させることで、直流電力を交流電力又は、交流電力を直流電力に変換する。
【0003】
一方で、変換器のさらなる高電圧・大容量化が求められている。ＮＰＣインバータの場合、レベル数を増やすと回路が煩雑になり、直流コンデンサのバランス回路が必要になるデメリットがある。そのため、スイッチング素子を複数直列化して高電圧化を実現している。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特許第１３１４９８７号公報
【特許文献2】特開平９－１８２４６１号公報
【特許文献3】特開２００５―１８５００３号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
ところが、これらの複数のスイッチング素子で構成された電力変換装置は、スイッチング素子の１つが破損した場合に、直流短絡が誘発され、主回路が破損する恐れがある。
【0006】
そこで、本実施形態では、複数のスイッチング素子のいずれかが故障しても、短絡電流を抑制可能である電力変換装置を提供することを課題とする。
【課題を解決するための手段】
【0007】
本実施形態に係る電力変換装置は、複数のスイッチング素子の直列回路により第１乃至第４アームをそれぞれ形成する。複数のスイッチング素子のそれぞれは、ゲート駆動回路と、短絡検出回路と、を有する。ゲート駆動回路は、スイッチング素子を導通状態、又は非導通状態に制御するゲート信号を、当該スイッチング素子のゲートに供給する。短絡検出回路は、スイッチング素子に短絡電流が流れている状態を検出した場合に、検出信号を出力する。短絡検出回路が対応するスイッチング素子の検出信号を出力する場合に、ゲート駆動回路は、対応するスイッチング素子をオフするゲート信号を生成する。
【発明の効果】
【0008】
複数のスイッチング素子のいずれかが故障しても、短絡電流を抑制可能となる。
【図面の簡単な説明】
【0009】
【図1】第１実施形態に係る電力変換装置の概略的な全体構成を示すブロック。
【図2】制御装置とゲート駆動回路の構成例を示すブロック図。
【図3】クランプ回路の動作特性例を示す図。
【図4】短絡遮断信号生成回路のスイッチ部に関する回路例を示す図。
【図5】正側アームがオン状態で、負側アームがオフ状態である例を示す図。
【図6】正側アームがオン状態で、負側アームがオフ状態である故障例を示す図。
【図7】スイッチ部がオフ状態で、スイッチ部がオン状態の制御時を示す図。
【図8】短絡遮断信号生成回路がスイッチ部のゲート回路に短絡遮断信号を出力した状態を示す図。
【図9】短絡遮断しない場合に、スイッチ部に通常の２倍の電圧がかかる例を示す図。
【図10】制御装置の処理例を示すフローチャート。
【図11】第２実施形態に係る電力変換装置１ａの構成例を示す図。
【図12】スイッチ部が短絡故障している場合の例を示す図。
【発明を実施するための形態】
【0010】
以下、本発明の実施形態に係る電力変換装置、制御装置、及び制御方法ついて、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は、本発明の実施形態の一例であって、本発明はこれらの実施形態に限定して解釈されるものではない。また、本実施形態で参照する図面において、同一部分又は同様な機能を有する部分には同一の符号又は類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上実際の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
【0011】
（第１実施形態）
図１は、第１実施形態に係る電力変換装置１の概略的な全体構成を示すブロック図である。図１に示すように電力変換装置１は、変換器１０により直流電力を交流電力に変換し、３相の電力系統Ｐｇに供給が可能なシステムである。より具体的には、この電力変換装置１は、変換器１０と、変圧器２０と、遮断器３０と、制御装置４０と、を備え、変換器１０の短絡電流を遮断可能な装置である。
図１は、第１実施形態に係る電力変換装置１の概略的な全体構成を示すブロック図である。図１に示すように電力変換装置１は、変換器１０により直流電力を交流電力に変換し、３相の電力系統Ｐｇに供給が可能なシステムである。より具体的には、この電力変換装置１は、変換器１０と、変圧器２０と、遮断器３０と、制御装置４０と、を備え、変換器１０の短絡電流を遮断可能な装置である。
【0012】
変換器１０は、例えば、直流電圧ＶＤＣを取り込み、３相（Ｕ相、Ｖ相、Ｗ相）の交流電圧に変換する。変換器１０は、例えばＮＰＣインバータ（Ｎｅｕｔｒａｌ－Ｐｏｉｎｔ Ｃｌａｍｐ）である。なお、本実施形態に係る変換器１０は、ＮＰＣインバータを例に説明するが、これに限定されない。例えば、ＮＰＣコンバータを変換器１０として電力変換装置１に用いる場合にも、変換器１０の短絡電流を遮断可能である。また、ＮＰＣインバータ変換器１０の詳細は、後述する。
【0013】
変圧器２０は、変換器１０の３相交流電圧を、３相の電力系統Ｐｇの系統電圧に変換する。また、変圧器２０は、事故などによる系統からの短絡電流を限流することも可能である。
【0014】
遮断器３０は、３相の電力系統Ｐｇと変圧器２０とを、電気的に接続、又は遮断することが可能である。この遮断器３０は、事故や故障が生じた場合に、３相の電力系統Ｐｇから変換器１０を切り離すことが可能である。
【0015】
制御装置４０は、変換器１０における各スイッチング素子Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２のゲート駆動回路４００を制御して、直流電圧を交流電圧に変換させる装置である。なお、図１では、説明を簡単化するため、ゲート駆動回路４００を１つしか図示していないが、各スイッチング素子Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２のゲートには、ゲート信号を出力することが可能であるゲート駆動回路４００が構成される。また、コンバータとして動作する場合には、制御装置４０は、変換器１０における各スイッチング素子Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２のゲート駆動回路４００を制御して、交流電圧を直流電圧に変換させることも可能である。さらにまた、制御装置４０の詳細も、後述する。なお、直列に接続されるスイッチング素子Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２は、Ｕ相、Ｖ相、Ｗ相とも同一の構成であるため、以下では、例えばＵ相について説明する。
【0016】
ここで、変換器１０の詳細を説明する。図１に示すように、変換器１０は、直列接続された複数のスイッチング素子Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２で構成される。スイッチング素子Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２は、例えば絶縁ゲート型バイポーラトランジスター（ＩＧＢＴ：Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）と、ダイオードとで構成される。ダイオードは、ＩＧＢＴに逆並列に接続される。
【0017】
このように、スイッチング素子Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２は、半導体スイッチング素子（ＩＧＢＴ）と、逆並列に接続されるダイオードで構成される。絶縁ゲート型バイポーラトランジスターは、例えば入力部がＭＯＳ（Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、出力部がバイポーラー構造となっており、バイポーラーモードで動作するパワートランジスターの一種である。なお、本実ではＩＧＢＴを例に説明するが、これに限定されない。例えば、スイッチング素子は、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）のスイッチング素子と、ある閾値以上の電圧が加わった時に電流を流すようなクランプ素子とで構成してもよい。なお、電界効果トランジスタ（ＦＥＴ：Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）として、絶縁ゲート電界効果トランジスタ（ＭＯＳＦＥＴ：Ｍｅｔａｌ－Ｏｘｉｄｅ－Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）などを用いることが可能である。
【0018】
スイッチング素子Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２は、ゲート駆動回路４００により駆動制御される。これらの複数のスイッチング素子Ｓ１１～Ｓ４２は、直列回路を形成している。スイッチング素子Ｓ１１、Ｓ１２は第１スイッチング部Ｓ１である第１アームを構成し、スイッチング素子Ｓ２１、Ｓ２２は第２スイッチング部Ｓ２である第２アームを構成し、スイッチング素子Ｓ３１、Ｓ３２は第３スイッチング部Ｓ３である第３アームを構成し、スイッチング素子Ｓ４１、Ｓ４２は第４スイッチング部Ｓ４である第４アームを構成する。より詳細には、第１アームの一端は、第１直流電源（Ｃ１０）の正極に接続され、他端は、第２アームの一端に接され、第２アームの他端は、交流系統Ｐｇの交流出力端子Ｕに接続される。同様に、第４アームの一端は、第２直流電源（Ｃ２０）の負極に接続され、他端は、第３アームの一端に接され、第３アームの他端は、交流系統Ｐｇの交流出力端子Ｕに接続される。また、Ｖ相の第２、第３アームの他端は、交流系統Ｐｇの交流出力端子Ｖに接続され、Ｗ相の第２、第３アームの他端は、交流系統Ｐｇの交流出力端子Ｗに接続される点を除き、上述のように、Ｖ相、Ｗ相の複数のスイッチング素子Ｓ１１～Ｓ４２もＵ相の複数のスイッチング素子Ｓ１１～Ｓ４２と同等の構造である。
【0019】
スイッチング素子Ｓ１１、Ｓ１２は、同一のゲート信号により制御される。このため、スイッチング素子Ｓ１１、Ｓ１２は、同時にオン、オフする。同様に、スイッチング素子Ｓ２１、Ｓ２２も同時にオン、オフし、スイッチング素子Ｓ３１、Ｓ３２も同時にオン、オフし、イッチング素子Ｓ４１、Ｓ４２も同時にオン、オフする。このように、上側４素子Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２により正側アームを形成し、下側４素子Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２により負側アームを形成している。なお、本実施形態では、半導体スイッチング素子（ＩＧＢＴ）の導通状態をスイッチング素子のオンと称し、半導体スイッチング素子（ＩＧＢＴ）の非導通状態をスイッチング素子のオフと称する場合がある。また、半導体スイッチング素子（ＩＧＢＴ）の非導通状態をスイッチング素子の遮断状態と称する場合がある。
【0020】
第１アームと第２アームの中間接続点と中性点Ｃとの間には、クランプダイオードＤｕ１が接続される。例えば、クランプダイオードＤｕ１は、２つの直列接続されたダイオードで構成される。同様に、第３アームと第４アームの中間接続点と中性点Ｃとの間には、クランプダイオードＤｕ２が接続される。例えば、クランプダイオードＤｕ２は、２つの直列接続されたダイオードで構成される。このように、本実施形態に係る変換器１０は、所謂ダイオードクランプ形であるがこれに限定されない。例えば、クランプダイオードＤｕ１、Ｄｕ２にスイッチング素子Ｓ１１からＳ４２を接続し、アクティブ形としてもよい。また、素子直列数や耐圧は、電圧仕様に基づいて、設計することが可能である。例えば、第２アーム、及び第３アームのスイッチング素子の合計耐圧を正極端子Ｐと負極端子Ｎの間の直流電圧ＶＤより大きくする。
【0021】
このように、スイッチング部Ｓ１～Ｓ４がＵ、Ｖ、Ｗ相毎に直列接続され、それぞれの交流出力端子Ｕ、Ｖ、Ｗに直流電圧の正極Ｐ、負極Ｎ、中性点Ｃの３レベルのいずれかの電位をパルス状に出力し、パルス幅変調された交流電圧を変圧器２０に供給する。
【0022】
正側アームのスイッチ部Ｓ１、Ｓ２が同時にオンしたときに正極端子Ｐの電位が出力され、負側アームのスイッチ部Ｓ３、Ｓ４が同時にオンしたときに負極端子Ｎの電位が出力され、スイッチ部Ｓ１、Ｓ４が共にオフし、スイッチ部Ｓ２とＳ３が同時にオンしたとき、中性点クランプダイオードＤｕ１、Ｄｕ２のいずれかを介して中性点Ｃの電位が出力される。なお、正の交流電圧を出力するとき、スイッチ部Ｓ２はオン状態とされ、スイッチ部Ｓ１がオン・オフする。また、負の交流電圧を出力するとき、スイッチ部Ｓ３はオン状態とされ、スイッチ部Ｓ４がオン・オフする。また、スイッチ部Ｓ１とＳ３及びＳ２とＳ４は互いに相補的にオン・オフし同時にオンすることはなく制御される。このスイッチング制御動作は周知であるので詳細説明は省略する。
【0023】
ここで、制御装置４０とゲート駆動回路４００の詳細を説明する。図２は、制御装置４０とゲート駆動回路４００の構成例を示すブロック図である。図２に示すように、ゲート駆動回路４００は、短絡検出回路４０２と、クランプ回路４０４と、ゲート回路４０６とを有する。以下では、例えばスイッチング素子Ｓ１１と、スイッチング素子Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２との制御は、制御タイミングを除いて同等であるので、スイッチング素子Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２の説明を省略する場合がある。
【0024】
短絡検出回路４０２は、スイッチング素子Ｓ１１に短絡電流が流れている状態を検出した場合に、検出信号を出力する。この短絡検出回路４０２は、スイッチング素子Ｓ１１における例えば半導体スイッチング素子（ＩＧＢＴ）のコレクタ電圧を検出する検出回路を有する。この検出回路は、例えば分圧抵抗や分圧コンデンサを半導体スイッチング素子のコレクタＣに接続することでコレクタ電圧を検出することが可能となる。
【0025】
また、直流短絡が発生して大きな電流が流れると、半導体スイッチング素子（ＩＧＢＴ）は飽和してコレクタ電位が上昇する。例えば、短絡検出回路４０２は、半導体スイッチング素子がオン状態であり、且つコレクタ電圧が所定の閾値を超えて上昇した場合に、直流短絡状態であることを示す短絡検出信号（Ｓ１－１）を出力する。上述のように、スイッチング素子Ｓ１１を例に説明するが、スイッチング素子Ｓ１２～Ｓ４２のゲート駆動回路４００も同等の構成を有する。なお、本実施形態に係る短絡検出回路４０２は、電圧を検知するが、これに限定されない。例えば、検出回路は、導体スイッチング素子のコレクタＣに流れる電流を検知してもよい。
【0026】
クランプ回路４０４は、半導体スイッチング素子のコレクタＣのコレクタ電圧を所定値にクランプすることが可能である。例えば、クランプ回路４０４には、半導体スイッチング素子（ＩＧＢＴ）のコレクタＣとゲートＧ間にダイオードを使用したアクティブクランプ回路を用いることが可能である。また、コレクタ電圧に基づいて、スイッチング素のコレクタ電圧の上昇を所定値に抑制するようにゲート信号を制御する電圧クランプ回路を用いることが可能である。より具体的には、この電圧クランプ回路は、コレクタ電圧に応じて、所定の電流をゲートＧに注入し、スイッチング素のコレクタ電圧の上昇を所定値に抑制するように制御する。
【0027】
図３は、クランプ回路４０４の動作特性例を示す図である。図３（ａ）は、コレクタ電圧の特性を示す図である。横軸は時間を示し、縦軸は半導体スイッチング素子（ＩＧＢＴ）のコレクタ電圧の２倍を示す。なお、スイッチング素子Ｓ１１、Ｓ１２が２つであるので、コレクタ電圧Ｖｃｅを２倍で示している。つまり、スイッチング素子１つあたりでは、縦軸の電圧特性は、半分の値となる。コレクタ電圧Ｖｃｅは、例えばコレクタＣとエミッタＥ間の電圧である。実線が、クランプ回路４０４を用いた場合の特性であり、破線がクランプ回路４０４を用いない場合の特性である。図３（ｂ）は、コレクタ電流の特性を示す図である。横軸は時間を示し、縦軸は半導体スイッチング素子（ＩＧＢＴ）のコレクタ電流を示す。実線が、クランプ回路４０４を用いた場合の特性であり、破線がクランプ回路４０４を用いない場合の特性である。
【0028】
このように、クランプ回路４０４は、コレクタＣとエミッタＥ間の電圧を半導体スイッチング素子（ＩＧＢＴ）における耐圧以下の設定電圧Ｖｃｌｐに、クランプする。このとき、コレクタ電流は、図３（ｂ）に示すように、より時間をかけて減少するように制御される。また、短絡遮断した後の過電圧を抑制するためには、正極Ｐ、負極Ｎ間の電圧をＶｄｃ、素子の直列数をＮ（図１ではＮ＝２）とすると、クランプ回路の設定電圧ＶｃｌｐはＶｃｌｐ＜Ｖｄｃ／Ｎとされる。このような特性により、クランプ回路４０４は、大きな短絡電流を遮断する際の過電圧Ｖｓｕｒｇｅと、通常のスイッチング動作時の多直列間の電圧アンバランスによる過電圧Ｖｓｕｒｇｅと、短絡遮断した後の過電圧Ｖｓｕｒｇｅと、を抑制することが可能である。
【0029】
ゲート回路４０６は、通常運転時は制御装置４０で生成したゲート信号Ｓ１ａ～Ｓ４ａを各スイッチング素子Ｓ１１～Ｓ４２に与えることで、変換器１０が所望の電圧を出力するように各スイッチング素子を制御する。上述のように、スイッチング素子Ｓ１１、Ｓ１２は同時にオン、オフするので、同一のゲート信号Ｓ１ａが供給される。
【0030】
また、ゲート回路４０６は短絡遮断信号Ｓ１ｂ～Ｓ４ｂを受信した場合に、各スイッチング素子Ｓ１１～Ｓ４２を遮断、すなわちオフさせる。このように、ゲート回路４０６はゲート信号Ｓ１ａ～Ｓ４ａや短絡遮断信号Ｓ１ｂ～Ｓ４ｂなどを受信して、半導体スイッチング素子のゲートへの電圧印加状態を制御することにより、半導体スイッチング素子のオン／オフを制御することが可能である。例えば、ゲート回路４０６がハイレベル信号を出力する場合（ターンオン中）には、各スイッチング素子Ｓ１１～Ｓ４２のゲート容量、及びミラー容量が充電され、オンとなる。一方で、ゲート回路４０６がロウレベル信号を出力する場合（ターンオフ中）には各スイッチング素子Ｓ１１～Ｓ４２の、ゲート容量、及びミラー容量が放電され、オフとなる。
【0031】
制御装置４０は、制御回路４０８と、短絡遮断信号生成回路４１０と、を有する。制御回路４０８は、例えば、一般的な駆動を行うためのゲート信号を生成する。すなわち、制御回路４０８は、上述のように、正の交流電圧を出力するとき、ゲート回路４０６を介して、スイッチ部Ｓ２をオン状態とし、スイッチ部Ｓ１をオン・オフに制御する。また、制御回路４０８は、負の交流電圧を出力するとき、スイッチ部Ｓ３をオン状態とし、スイッチ部Ｓ４をオン・オフに制御する。さらにまた、制御回路４０８は、スイッチ部Ｓ１とＳ３及びＳ２とＳ４は互いに相補的にオン・オフし同時にオンすることはないように制御する。なお、スイッチ部Ｓ１を第１アーム、スイッチ部Ｓ２を第２アーム、スイッチ部Ｓ３を第３アーム、スイッチ部Ｓ４を第４アームと称する場合がある。
【0032】
図４は、短絡遮断信号生成回路４１０のスイッチ部Ｓ１～Ｓ４に関する回路例を示す図である。短絡遮断信号生成回路４１０は、短絡検出信号Ｓ１－１～Ｓ４－２のいずれかが検出された場合に、第１乃至第４アームのそれぞれが有する複数のスイッチング素子のうちの対応するゲート回路４０６に、対応するスイッチング素子をオフさせる遮断信号を出力する。より具体的には、この短絡遮断信号生成回路４１０は、スイッチ部Ｓ１に対して、短絡検出信号Ｓ１－１、Ｓ１－２のオア（ＯＲ）遮断回路５０８ａを有する。オア（ＯＲ）遮断回路５０８ａは、例えばハイレベル信号を出力する場合に、ゲート回路４０６に対してスイッチ部Ｓ１のスイッチ素子Ｓ１１、Ｓ１２を遮断（オフ）させる。同様に、短絡遮断信号生成回路４１０は、短絡検出信号Ｓ２－１、Ｓ２－２のオア（ＯＲ）遮断回路５０８ａ、短絡検出信号Ｓ３－１、Ｓ３－２のオア（ＯＲ）遮断回路５０８ａ、短絡検出信号Ｓ４－１、Ｓ４－２のオア（ＯＲ）遮断回路５０８ａを有する。
【0033】
これにより、本実施の形態に係る短絡遮断信号生成回路４１０は、スイッチ部Ｓ１～Ｓ４に関して、例えば短絡検出信号Ｓ１－１、Ｓ１－２、Ｓ２－１、Ｓ２－２、Ｓ３－１、Ｓ４－２、Ｓ４－１、Ｓ４－２を受信すると、短絡遮断信号Ｓ１ｂ、Ｓ２ｂ、Ｓ３ｂ、Ｓ４ｂを出力する。これにより、遮断可能であれば、スイッチ部Ｓ１～Ｓ４を遮断する。上述のように、クランプ回路４０４でのクランプ特性により、半導体スイッチング素子の過電圧破壊は抑制される。一方で、半導体スイッチング素子を遮断しない場合には、過大な損失熱量を発生させる恐れがあり、半導体スイッチング素子のエネルギー耐量を越える恐れがある。これに対して、本実施形態によれば、半導体スイッチング素子を遮断するので、半導体スイッチング素子のエネルギー耐量を越える恐れが抑制される。
【0034】
ここで、図５乃至図９を用いて、制御回路４０８と、短絡遮断信号生成回路４１０との具体的な動作例を説明する。図５は、正側アームがオン状態で、負側アームがオフ状態である例を示す図である。スイッチ部Ｓ１は、未故障の状態である。
【0035】
図６は、正側アームがオン状態で、負側アームがオフ状態である故障例を示す図である。スイッチ部Ｓ１は、図５の状態で短絡故障を起こしている。この状態では、図６の正常状態と同様であるので、短絡遮断信号生成回路４１０は、スイッチ部Ｓ１に対して、通常動作のハイレベル信号（オン信号）を出力している。
【0036】
図７は、スイッチ部Ｓ１、Ｓ４がオフ状態で、スイッチ部Ｓ２、Ｓ３がオン状態の制御時を示す図である。制御回路４０８は、スイッチ部Ｓ１、Ｓ４をオフ状態、スイッチ部Ｓ２、Ｓ３をオン状態に制御している。しかしながら、制御回路４０８の制御に反して、スイッチ部Ｓ１が短絡故障を起こしているので、スイッチ部Ｓ１が導通状態を維持している。このような場合、破線で示す電流経路が構成されてしまう。このように、短絡電流は、第１アームＳ１、第２アームＳ２、第３アームＳ３、第４アームＳ４の内の、第２アームＳ２、及び第３アームＳ３を含む３つのアームのスイッチング素子と、第１直流電源であるコンデンサＣ１０、又は第２直流電源であるコンデンサＣ２０との間の伝導経路が形成されることにより流れる。
【0037】
これにより、第１アームＳ１、第２アームＳ２、及び第３アームＳ３が導通状態になることにより、コンデンサＣ１０に対して短絡電流が発生する。スイッチ部Ｓ１、Ｓ２、Ｓ３の短絡検出回路４０２は、短絡検出信号Ｓ１－１、Ｓ１－２、Ｓ２－１、Ｓ２－２、Ｓ３－１、Ｓ３－２を出力する。これらの信号を受信した短絡遮断信号生成回路４１０は、スイッチ部Ｓ１、Ｓ２、Ｓ３のゲート回路４０６に短絡遮断信号Ｓ１ｂ～Ｓ３ｂを出力する。これにより、図７において、短絡電流が遮断され、スイッチ部Ｓ２、Ｓ３の破壊が抑制される。
【0038】
同様に、第１アームＳ２、第２アームＳ３、及び第４アームＳ４（短絡故障）が導通状態になることにより、コンデンサＣ２０に対して短絡電流が発生する。スイッチ部Ｓ２、Ｓ３、Ｓ４の短絡検出回路４０２は、短絡検出信号Ｓ２－１、Ｓ２－２、Ｓ３－１、Ｓ３－２、Ｓ４－１、Ｓ４－２を出力する。これらの信号を受信した短絡遮断信号生成回路４１０は、スイッチ部Ｓ２、Ｓ３、Ｓ４のゲート回路４０６に短絡遮断信号Ｓ２ｂ～Ｓ４ｂを出力する。これにより、短絡電流が遮断され、スイッチ部Ｓ２、Ｓ３の破壊が抑制される。
【0039】
図８は、短絡遮断信号生成回路４１０がスイッチ部Ｓ１、Ｓ２、Ｓ３のゲート回路４０６に短絡遮断信号Ｓ１ｂ～Ｓ３ｂを出力した状態を示す図である。スイッチ部Ｓ１は、短絡故障してるので、オフできない状態を維持している。一方で、スイッチ部Ｓ２、Ｓ３のゲート回路４０６は、短絡遮断信号Ｓ２ｂ、Ｓ３ｂにより、スイッチ部Ｓ１、Ｓ３をオフ（遮断）する。これにより、スイッチ部Ｓ２、Ｓ３の破壊が抑制される。
【0040】
また、図８に示すように、負側アームから電力を供給する状態でも、スイッチ部Ｓ３のダイオードを電流が通過し、出力される。これにより、過大な損失熱量の発生が抑制され、半導体スイッチング素子のエネルギー耐量を越えことが抑制される。
【0041】
図９は、短絡遮断しない場合に、スイッチ部Ｓ２に通常の２倍の電圧がかかる例を示す図である。制御回路４０８は、スイッチ部Ｓ１、Ｓ３、Ｓ４をオフ状態、スイッチ部Ｓ２をオン状態に制御している。ここでは、正側アームから電力を供給する制御状態においてのタイミングを示している。しかしながら、制御回路４０８の制御に反して、スイッチ部Ｓ１が短絡故障を起こしているので、スイッチ部Ｓ１がオン状態を維持している。このようなタイミング状態では、スイッチ部Ｓ３、Ｓ４のダイオードを電流が通過し、電圧の減少がスイッチ部Ｓ３、Ｓ４において生じない状態となる。このため、通常であれば、スイッチ部Ｓ２には、電圧ＶＤＣ／２しか印加されないのに、電圧ＶＤＣの電圧がかかり、耐圧を越えてしまう恐れがある。これに対して、本実施形態では、上述のように、スイッチ部Ｓ２、Ｓ３を遮断（オフ）するので、正側アームの短絡電流が遮断され、このような状態を生じないものである。
【0042】
図１０は、制御装置４０の処理例を示すフローチャートである。ここでは、スイッチ部Ｓ１、Ｓ２、Ｓ３、及びＳ４のいずれかで短絡故障が発生した例で説明する。図１０に示すように、スイッチ部Ｓ１、Ｓ２、Ｓ３、及びＳ４のいずれかで故障が発生する（ステップＳ１０）。続けて、スイッチ部Ｓ１、Ｓ２、Ｓ３、及びＳ４のいずれかで直流短絡が発生する（ステップＳ２０）。
【0043】
制御装置４０の短絡遮断信号生成回路４１０は、短絡検出信号Ｓ１－１、Ｓ１－２、Ｓ２－１、Ｓ２－２、Ｓ３－１、Ｓ４－２、Ｓ４－１、Ｓ４－２のいずれかを受信すると（ステップＳ３０）、短絡検出信号に対応する短絡遮断信号Ｓ１ｂ、Ｓ２ｂ、Ｓ３ｂ、Ｓ４ｂのいずれかを出力する（ステップＳ４０）。次に、制御装置４０の制御回路４０８は、全スイッチ部Ｓ１、Ｓ２、Ｓ３、及びＳ４に対して、短絡遮断信号Ｓ１ｂ、Ｓ２ｂ、Ｓ３ｂ、Ｓ４ｂを出力する（ステップＳ５０）。そして、制御装置４０の制御回路４０８は、遮断器３０（図１参照）を解放する（ステップＳ６０）。
【0044】
以上説明したように、本実施形態によれば、制御装置４０の短絡遮断信号生成回路４１０は、短絡検出信号Ｓ１－１、Ｓ１－２、Ｓ２－１、Ｓ２－２、Ｓ３－１、Ｓ４－２、Ｓ４－１、Ｓ４－２のいずれかを受信すると、対応する短絡遮断信号Ｓ１ｂ、Ｓ２ｂ、Ｓ３ｂ、Ｓ４ｂのいずれかを出力し、対応するスイッチ部Ｓ１、Ｓ２、Ｓ３、Ｓ４を遮断することとした。これにより、制御装置４０の制御回路４０８が、駆動を停止するまでの期間に、通常の制御を継続しても、スイッチ部Ｓ１、Ｓ２、Ｓ３、Ｓ４に短絡電流が流れることが停止され、スイッチ部Ｓ１、Ｓ２、Ｓ３、Ｓ４の破壊が抑制される。
【0045】
（第２実施形態）
第２実施形態に係る電力変換装置１ａは、スイッチ部Ｓ２、及びＳ３のスイッチング素子数を、スイッチ部Ｓ１、及びＳ４のスイッチング素子数よりも増加させることで、第１実施形態に係る電力変換装置１と相違する。以下では、第１実施形態に係る電力変換装置１と相違する点を説明する。
第２実施形態に係る電力変換装置１ａは、スイッチ部Ｓ２、及びＳ３のスイッチング素子数を、スイッチ部Ｓ１、及びＳ４のスイッチング素子数よりも増加させることで、第１実施形態に係る電力変換装置１と相違する。以下では、第１実施形態に係る電力変換装置１と相違する点を説明する。
【0046】
図１１は、第２実施形態に係る電力変換装置１ａの構成例を示す図である。図１１に示すように、第２アーム、及び第３アーム（スイッチ部Ｓ２、及びＳ３）のスイッチング素子の直列数を、第１アーム、及び第４アーム（スイッチ部Ｓ１、及びＳ４）のスイッチング素子の直列数よりも多く構成する。すなわち、スイッチ部Ｓ２、及びＳ３のスイッチング素子数を、３にしている例である。
【0047】
上述のように、クランプ回路４０４でのクランプ特性により、半導体スイッチング素子の過電圧破壊は抑制される。一方で、半導体スイッチング素子を遮断しない場合には、過大な損失熱量を発生させる恐れがあり、半導体スイッチング素子のエネルギー耐量を越える恐れがある。そこで、交流系統Ｐｇに接続されるスイッチ部Ｓ２、及びＳ３の耐圧を、選択的に上げることとする。
【0048】
図１２は、スイッチ部Ｓ１が短絡故障している場合の例を示す図である。上述の図８と同様の状態である。上述のように、図１２となる前に、図７と同様に短絡する瞬間が生じる場合でも、スイッチ部Ｓ２、及びＳ３の耐圧を上げているため、スイッチ部Ｓ２、及びＳ３の破壊が抑制される。
【0049】
以上説明したように、本実施形態によれば、交流系統Ｐｇに接続されるスイッチ部Ｓ２、及びＳ３に対して選択的に耐圧を上げることとした。これにより、スイッチ部Ｓ１、及びＳ４が短絡故障を起こした場合にも、スイッチ部Ｓ２、及びＳ３の破壊が抑制される。
【符号の説明】
【0050】
１、１ａ：電力変換装置、４０：制御装置、４００：ゲート駆動回路、４０２：短絡検出回路、４０４：クランプ回路、４０６：ゲート回路、Ｓ１：第１アーム、Ｓ２：第２アーム、Ｓ３：第３アーム、Ｓ４：第４アーム、Ｓ１１、Ｓ１２、Ｓ２１、Ｓ２２、Ｓ３１、Ｓ３２、Ｓ４１、Ｓ４２：スイッチング素子。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
