特開 2024-113132 イメージセンサ

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024113132

(43)【公開日】2024-08-21

(54)【発明の名称】イメージセンサ

(51)【国際特許分類】

   H01L 27/146 20060101AFI20240814BHJP

   H01L 31/10 20060101ALI20240814BHJP

   H01L 31/068 20120101ALI20240814BHJP

   H01L 31/0352 20060101ALI20240814BHJP

【ＦＩ】

H01L27/146 A

H01L27/146 D

H01L31/10 A

H01L31/06 300

H01L31/04 340

【審査請求】有

【請求項の数】11

【出願形態】ＯＬ

(21)【出願番号】P 2024093000

(22)【出願日】2024-06-07

(62)【分割の表示】P 2021201113の分割

【原出願日】2021-12-10

(31)【優先権主張番号】109146726

(32)【優先日】2020-12-29

(33)【優先権主張国・地域又は機関】TW

(31)【優先権主張番号】202110180113.4

(32)【優先日】2021-02-08

(33)【優先権主張国・地域又は機関】CN

(71)【出願人】

【識別番号】521543222

【氏名又は名称】李 學能

(74)【代理人】

【識別番号】100081961

【弁理士】

【氏名又は名称】木内 光春

(74)【代理人】

【識別番号】100112564

【弁理士】

【氏名又は名称】大熊 考一

(74)【代理人】

【識別番号】100163500

【弁理士】

【氏名又は名称】片桐 貞典

(74)【代理人】

【識別番号】230115598

【弁護士】

【氏名又は名称】木内 加奈子

(72)【発明者】

【氏名】李 學能

(57)【要約】      （修正有）

【課題】光感知感度を大幅に高める半導体デバイスを提供する。
【解決手段】誘電体層１００及び半導体基板１１０を備える半導体デバイス１であって、誘電体層は、凸部又は凹部Ａを有する。半導体基板は、誘電体層上に順次積層された第１型半導体層１１２及び第２型半導体層１１４を備える。第１型半導体層は、凸部又は凹部上に配置され、第１型半導体層の上面１１２ａ及び底面１１２ｂを、凸部に合わせて突出させるか又は凹部に合わせて窪ませる。第２型半導体層は、底面１１４ｂを、凸部に合わせて突出させるか又は凹部に合わせて窪ませる。
【選択図】図１

【特許請求の範囲】

【請求項1】

半導体デバイスであって、
凸部又は凹部を有する誘電体層と、
前記誘電体層上に順次積層された第１型半導体層及び第２型半導体層を備えた半導体基板と、を有し、
前記第１型半導体層が前記凸部又は前記凹部上に配置され、前記第１型半導体層の上面及び底面を前記凸部に合わせて突出させるか又は前記凹部に合わせて窪ませ、前記第２型半導体層の上面及び底面を前記凸部に合わせて突出させるか又は前記凹部に合わせて窪ませ、
前記半導体デバイスは、前記第１型半導体層と前記第２型半導体層とを含んだフォトダイオードを備えたイメージセンサであり、
前記誘電体層の厚さは、前記凸部の中心から外側に向かって徐々に減少し、又は前記凹部の中心から外側に向かって徐々に増加する、半導体デバイス。

【請求項2】

前記凸部の厚さは前記誘電体層の厚さ以下であり、前記凹部の深さは前記誘電体層の厚さ以下である、請求項１記載の半導体デバイス。

【請求項3】

前記誘電体層は複数の前記凸部又は複数の前記凹部を備え、
前記半導体基板はアレイ状に配置された複数の感知画素をさらに備え、
前記感知画素のそれぞれは複数の受光素子を備え、
前記受光素子のそれぞれは１つの前記第１型半導体層及び１つの前記第２型半導体層を備え、
前記受光素子のそれぞれが、２つ以上の前記凸部と重なるか又は２つ以上の前記凹部と重なる、請求項１に記載の半導体デバイス。

【請求項4】

前記半導体基板上に配置された複数のカラーフィルタと、
複数の前記カラーフィルタ上に配置された複数のマイクロレンズと、
複数の前記受光素子に電気的に結合された内部接続構造体と、をさらに備え、
前記誘電体層が、前記内部接続構造体と前記半導体基板との間に配置された、請求項３に記載の半導体デバイス。

【請求項5】

反射層をさらに備え、
前記誘電体層が前記反射層と前記半導体基板との間に配置されるか、又は前記反射層が前記誘電体層と前記半導体基板との間に配置される、請求項３に記載の半導体デバイス。

【請求項6】

前記反射層が電源電圧又は接地電圧に結合された、請求項５に記載の半導体デバイス。

【請求項7】

前記反射層が、前記半導体基板に平行な方向に連続して延在し、複数の前記受光素子の前記反射層への正投影が前記反射層の範囲内にある、請求項５に記載の半導体デバイス。

【請求項8】

前記反射層が、複数の分離した反射領域を含み、複数の前記受光素子の前記反射層への正投影がそれぞれ複数の前記反射領域の範囲内にある、請求項５に記載の半導体デバイス。

【請求項9】

前記半導体基板が、
複数の前記受光素子を互いに分離する複数の分離構造をさらに備えた、請求項３に記載の半導体デバイス。

【請求項10】

半導体デバイスであって、
第１型半導体層及び第２型半導体層を備えた半導体基板を備え、
前記第１型半導体層が、上面および底面を有し、
前記第１型半導体層の前記底面は、凸部又は凹部を有し、
前記第１型半導体層の前記上面は、前記凸部に合わせて突出させるか又は前記凹部に合わせて窪ませ、
前記第２型半導体層が前記第１型半導体層の前記上面に配置され、
前記第２型半導体層の上面及び底面を、前記凸部に合わせて突出させるか又は前記凹部に合わせて窪ませ、
前記半導体デバイスは、前記第１型半導体層と前記第２型半導体層とを含んだフォトダイオードを備えたイメージセンサである、半導体デバイス。

【請求項11】

半導体デバイスであって、
凹部または凸部のない誘電体層と、
第１型半導体層及び第２型半導体層を備えた半導体基板と、を有し、
前記第１型半導体層は、前記誘電体層と前記第２型半導体層との間に配置され、凸部又は凹部を有する上面を有し、
前記第２型半導体層は、前記第１型半導体層の前記上面に配置され、前記第２型半導体層の底面は、前記凸部に合わせて突出させるか又は前記凹部に合わせて窪ませ、
前記第１型半導体層の厚さは、前記凸部の中心から外側に向かって徐々に減少し、又は前記凹部の中心から外側に向かって徐々に増加する、半導体デバイス。

【発明の詳細な説明】

【技術分野】

【0001】

この開示は半導体デバイスに関する。

【背景技術】

【0002】

相補型金属酸化物半導体イメージセンサ（ＣＭＯＳイメージセンサ、ＣＩＳ）は、電荷結合素子（ＣＣＤ）と比べて、低動作電圧、低消費電力、高動作効率、及びランダムアクセスといった利点を有する。同時に、量産のための従来の半導体技術に組み込めるという利点も有するため、幅広い用途を有する。

【発明の概要】

【発明が解決しようとする課題】

【0003】

ＣＩＳの画素受光素子は主にＰＮダイオードから構成され、露光後に発生した画像信号の強度は、受光領域の面積の大きさ及び入射光線の光強度によって決定される。今日市場で広く使用されている裏面照射型（ＢＳＩ）ＣＩＳは、そのトランジスタ、キャパシタ及び金属回路層が全て画素受光素子の最下層に構築されるため、ＢＳＩ‐ＣＩＳの画素受光領域の大きさが画素の大きさとほぼ等しく、光感知感度を大幅に高めることができる。

【課題を解決するための手段】

【0004】

この開示は、照射後に半導体デバイスが発生させる電流の量を効果的に増加させ得る半導体デバイスを提供する。

【0005】

本開示のある実施形態によれば、半導体デバイスは、誘電体層及び半導体基板を備える。誘電体層は凸部又は凹部を有する。半導体基板は、誘電体層上に順次積層された第１型半導体層及び第２型半導体層を備える。第１型半導体層は凸部又は凹部上に配置される。第１型半導体層の上面及び底面を、凸部に合わせて突出させるか、又は凹部に合わせて窪ませる。第２型半導体層の底面を、凸部に合わせて突出させるか、又は凹部に合わせて窪ませる。

【発明の効果】

【0006】

以上より、本開示の実施形態に係る半導体デバイスは、誘電体層に凸部又は凹部を形成することによって誘電体層の凸部又は凹部上に配置された複数の半導体層間の接合の表面積を増大させることができ、その結果、半導体基板の受光素子又は光電変換構造体を照射することにより発生する電流を増大させることができる。

【0007】

以上をより分かりやすくするために、図面が添付された幾つかの実施形態が、以下のように詳細に説明される。

【図面の簡単な説明】

【0008】

添付図面は、本開示の理解を深めるために含められ、この明細書に組み込まれてその一部を構成する。図面は本開示の実施形態を示し、記述とともに本開示の原理を説明するのに役立つ。

【0009】

【図1】本開示の第１の実施形態に係る半導体デバイスの模式図。

【図2】本開示の第２の実施形態に係る半導体デバイスの模式図。

【図3】本開示の第３の実施形態に係る半導体デバイスの模式図。

【図4】本開示の第４の実施形態に係る半導体デバイスの模式図。

【図5】本開示の第５の実施形態に係る半導体デバイスの模式図。

【図6】本開示の第６の実施形態に係る半導体デバイスの模式図。

【発明を実施するための形態】

【0010】

本明細書に記載される「上」、「下」、「前」、「後」、「左」、「右」などといった方向を示す用語は、添付の図面における方向を示すものにすぎない。したがって、これらの方向を示す用語は、例示を目的としたものであり、本開示を限定することを意図したものではない。

【0011】

添付図面において、各図面は、特定の実施形態で用いられる方法、構造、又は材料の一般的特徴を示す。ただし、図面は、実施形態がカバーする範囲又は性質を確定又は限定するものと解釈すべきではない。例えば、各膜層、領域、又は構造の相対的なサイズ、厚さ、及び位置は、分かりやすくするために縮小又は拡大されることがある。

【0012】

以下の実施形態では、同じ又は類似の要素には、同じ又は類似の参照番号を使用し、冗長な記述は省略される。また、異なる実施形態における特徴を矛盾することなく組み合わせることができ、この明細書又は特許出願の範囲に従って行われる単純な同等の変更及び修正は依然としてこの特許の範囲内にある。

【0013】

本明細書又は特許出願の範囲に記載される「第１」及び「第２」なる用語は、異なる要素に名前を付けるため又は異なる実施形態又は範囲を区別するためにのみ使用され、要素の数の上限又は下限及び要素の製造順序又は配置順序を制限するために使用されることはない。また、一方の要素／膜層の他方の要素／膜層上（又は上方）への配置は、２つの要素／膜層が互いに直接接触した状態で、一方の要素／膜層が他方の要素／膜層上（又は上方）に直接的に配置されること、及び１つ以上の要素／膜層が２つの要素／膜層の間に位置した状態で、一方の要素／膜層が他方の要素／膜層上（又は上方）に間接的に配置されることを含むことができる。

【0014】

図１～図６は、それぞれ本開示の第１の実施形態から第６の実施形態に係る複数の半導体デバイスの模式図である。図１、図２、図４、及び図５は、それぞれ複数の半導体デバイスの模式的部分断面図であり、図３は半導体デバイスの模式的部分上面図である。

【0015】

本開示のある実施形態に係る半導体デバイスは、これに限定されるわけではないが、イメージセンサ又はソーラーデバイスなどの、受光素子又は光電変換構造体を有する任意のタイプのデバイスである場合がある。受光素子又は光電変換構造体は、Ｐ型半導体層及びＮ型半導体層の積層を含むことがある。一部の実施形態では、受光素子又は光電変換構造体はさらに、これに限定されるわけではないが、真性半導体層を含むことがある。イメージセンサを例にとると、イメージセンサは、画像撮影用の様々な高解像度又は高画素の電子デバイス（例えばカメラ、携帯電話、及びコンピュータ）で使用されることがあり、また、これに限定されるわけではないが、例えばフルカラーイメージセンシングを達成することがある。一部の実施形態では、イメージセンサは、１２メガピクセル又は６４メガピクセルの電子デバイスで使用されることがある。各画素のサイズは、これに限定されるわけではないが、イメージセンサが６４メガピクセルの携帯電話のカメラとしての機能を果たす場合に、例えば１．４＊１．４μｍ^２又は０．７＊０．７μｍ^２である場合がある。

【0016】

図１を参照すると、第１の実施形態の半導体デバイス１は、例えばイメージセンサである。裏面照射型相補型金属酸化物半導体イメージセンサ（ＢＳＩ‐ＣＩＳ）を例として用いると、半導体デバイス１は、誘電体層１００、半導体基板１１０、複数のマイクロレンズ１２０、複数のカラーフィルタ１３０、内部接続構造体１４０、及び反射層１５０を含むが、これに限定されるわけではない。半導体デバイス１は、異なる要件に応じて要素又は膜層の一部が増減されることがある。

【0017】

誘電体層１００の材料には、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、リンケイ酸ガラス（ＰＳＧ）、ホウリンケイ酸ガラス（ＢＰＳＧ）、スピンオンガラス（ＳＯＧ）、フッ素化シリカガラス（ＦＳＧ）、炭素ドープされたシリカ（例えばＳｉＣＯＨ）、ポリイミド、又はこれらの組み合わせが含まれることがあるが、これに限定されるわけではない。

【0018】

誘電体層１００は、凹部Ａ（誘電体層１００の開口部又は窪み領域）を有することがある。凹部Ａの形成方法は任意の方法であってよく、本開示によって限定されない。例えば、凹部Ａは、フォトリソグラフィ又はレーザ穴加工などの方法によって形成されることがあるが、これに限定されるわけではない。エッチングには、ドライエッチング、ウェットエッチング、又はこれらの組み合わせが含まれることがある。図１に示すように、凹部Ａの断面形状は、異なる設計又は形成方法に応じて、半円、逆台形、四角形（例えば、長方形又は正方形）又はその他の多角形である場合がある。半円は円の半分に限定されず、不完全な円全般を指す。凹部Ａの側壁面は、傾斜面、長手方向面、湾曲面、又は凹部Ａの断面形状が多角形の場合にはこれらの組み合わせを含むことがある。傾斜面とは、側壁面と垂直方向Ｚとがなす角度が０度でも９０度でもないことを示す。長手方向面とは、側壁面と垂直方向Ｚとがなす角度が０度であることを示す。湾曲面は、側壁面が弧度又は曲率を有することを示し、湾曲面の弧度又は曲率は本開示によって限定されない。一部の実施形態では、側壁面の傾斜度は、等方性エッチング（例えばドライエッチング）又は異方性エッチング（例えばウェットエッチング）によって制御されることがある。一部の実施形態では、２つのエッチング方式は、側壁面が１つ以上の傾き又は曲率を有することができるように組み合わせられることがある。

【0019】

また、誘電体層１００は複数の凹部Ａを含むことがある。図１は３つの凹部Ａを模式的に示しているが、凹部Ａの数は、要件（例えば、イメージセンサの解像度又は画素サイズ）に応じて変更されることがあり、図１に示されるものに限定されない。

【0020】

凹部Ａは、誘電体層１００の上面１００ａから誘電体層１００の底面１００ｂまで延在する。この実施形態では、誘電体層１００の上面１００ａは、誘電体層１００の半導体基板１１０に面した表面であり、誘電体層１００の底面１００ｂは、誘電体層１００の反射層１５０に面した表面である。一部の実施形態では、誘電体層１００の反射層１５０に接触する表面は、誘電体層１００の底面１００ｂとしての機能を果たすことがある。

【0021】

凹部Ａの深さＤＡは、誘電体層１００の厚さＴ１００以下である場合がある。凹部Ａの深さＤＡは、誘電体層１００の上面１００ａから凹部Ａの最深部までの距離を指す。最深部は、例えば凹部Ａの中心である場合があるが、凹部Ａの最深部は、設計又は形成方法に応じて変更されることがあり、図１に示されるものに限定されない。誘電体層１００の厚さＴ１００は、誘電体層１００の上面１００ａから誘電体層１００の底面１００ｂまでの最大距離を指す。凹部Ａは、凹部Ａの深さＤＡが誘電体層１００の厚さＴ１００未満である場合は止まり穴と呼ばれることもある。凹部Ａは、凹部Ａの深さＤＡが誘電体層１００の厚さＴ１００と等しい場合はビアと呼ばれることもある。

【0022】

半導体基板１１０は誘電体層１００上に配置される。半導体基板１１０は、結晶シリコン、ダイヤモンド、若しくはゲルマニウムなどの適切な元素半導体、ヒ化ガリウム、炭化ケイ素、ヒ化インジウム、若しくはリン化インジウムなどの適切な化合物半導体、又は炭化シリコンゲルマニウム、ヒ化ガリウム、若しくはリン化ガリウムインジウムなどの適切な合金半導体を含むことがある。半導体基板１１０は、Ｐ型基板又はＮ型基板である場合がある。例えば、半導体基板１１０は、半導体基板１１０がＰ型基板である場合はＰ型ドーパント（例えばホウ素）がドープされ、半導体基板１１０がＮ型基板である場合はＮ型ドーパント（例えばリン、又はヒ素）がドープされることがある。

【0023】

半導体基板１１０は、アレイ状に配置された複数の感知画素Ｐを含むことがある。感知画素Ｐのそれぞれは、複数の受光素子Ｓを含むことがある。受光素子Ｓのそれぞれは、第１型半導体層１１２及び第２型半導体層１１４を含むことがあり、受光素子Ｓのそれぞれは１つ以上（≧１）の凹部Ａと重なることがある。図１は、感知画素Ｐのそれぞれが３つの受光素子Ｓを含み、受光素子Ｓのそれぞれが１つの凹部Ａと重なることを模式的に示している。このアーキテクチャでは、凹部Ａのサイズ（例えば、長さ、幅、又は開口サイズ）は、例えば受光素子Ｓのサイズ（例えば、長さ、幅、又は直径）以下である。他の実施形態では、受光素子Ｓのそれぞれは複数の凹部Ａと重なることもある。

【0024】

受光素子Ｓのそれぞれにおいて、第１型半導体層１１２及び第２型半導体層１１４は誘電体層１００上に順次積層される。第１型半導体層１１２及び第２型半導体層１１４の一方はＰ型半導体層である場合があり、第１型半導体層１１２及び第２型半導体層１１４の他方はＮ型半導体層である場合がある。他の実施形態では、図示されていないが、受光素子Ｓのそれぞれは、第１型半導体層１１２と第２型半導体層１１４との間に配置された真性層をさらに含むことがある。他の実施形態では、図示されていないが、受光素子Ｓのそれぞれは、２つ以上の第１型半導体層１１２及び２つ以上の第２型半導体層１１４を含むこともある。

【0025】

第１型半導体層１１２は凹部Ａ上に配置され、第１型半導体層１１２の上面１１２ａ及び底面１１２ｂは、例えば凹部Ａに合わせて窪ませる。この実施形態では、第１型半導体層１１２の上面１１２ａは、第１型半導体層１１２の第２型半導体層１１４と接触した表面であり、第１型半導体層１１２の底面１１２ｂは、第１型半導体層１１２の凹部Ａと接触した表面である。

【0026】

第２型半導体層１１４は第１型半導体層１１２上に配置され、第２型半導体層１１４の底面１１４ｂは、例えば凹部Ａに合わせて窪ませる。一方、第２型半導体層１１４の上面１１４ａも凹部Ａに合わせて窪ませることがある。一部の実施形態では、半導体基板１１０はさらに平坦層１１８を含むことがあり、平坦層１１８は、複数のカラーフィルタ１３０を配置するための平面を提供するために第２型半導体層１１４の上面１１４ａ上に配置されるが、これに限定されるわけではない。平坦層１１８の材料は、有機絶縁材料、無機絶縁材料、又はこれらの組み合わせを含むことがある。つまり、平坦層１１８は単一層又は複合層である場合がある。別の実施形態では、図示されていないが、第２型半導体層１１４の上面１１４ａはまた、平坦化プロセス（例えば研磨プロセス）によって底面１１４ｂよりも平らな面を形成することがある。この実施形態では、第２型半導体層１１４の上面１１４ａは、第２型半導体層１１４の平坦層１１８と接触した表面であり、第２型半導体層１１４の底面１１４ｂは、第２型半導体層１１４の第１型半導体層１１２と接触した表面である。第２型半導体層１１４の底面１１４ｂ及び第１型半導体層１１２の上面１１２ａはＰＮ接合Ｊを構成する。図１に示されるように、電子及び正孔がＰＮ接合Ｊの近くに空乏領域（点線で囲まれた領域を参照）を形成する。

【0027】

第１型半導体層１１２及び第２型半導体層１１４の形成方法にはイオン注入法が含まれることがある。具体的には、半導体基板１１０がＰ型基板である場合にＮ型ウェルを形成するために、活性領域がＮ型ドーパント（例えば、リン又はヒ素）でドープされることがあり、半導体基板１１０に形成されたＰＮ接合Ｊは、イメージセンシング機能を実行することがある。同様に、半導体基板１１０がＮ型基板である場合にＰ型ウェルを形成するために、活性領域はＰ型ドーパント（例えば、ホウ素）でドープされることがある。

【0028】

第１型半導体層１１２及び第２型半導体層１１４が誘電体層１００の凹部Ａ上に配置されるため、凹部Ａの深さＤＡは、半導体基板１１０のＰＮ接合Ｊの窪み度（例えば、ＰＮ接合Ｊの曲率及び／又は形状）に影響を及ぼす。例えば、凹部Ａの深さＤＡが深ければ深いほど、第１型半導体層１１２の底面１１２ｂ及び上面１１２ａ、第２型半導体層１１４の底面１１４ｂ及び上面１１４ａ、及びＰＮ接合Ｊの窪み度が大きくなる。また、ＰＮ接合Ｊの面積（すなわち、第１型半導体層１１２と第２型半導体層１１４との接触面積）は、平坦なＰＮ接合と比較して大きい。

【0029】

方程式１によれば、ＰＮ接合のドリフト電流“Ｉ”がＰＮ接合の面積“Ａ”に正の相関関係がある。換言すれば、ＰＮ接合Ｊの面積が大きければ大きいほど、発生する電流が大きくなり、量子効率（ＱＥ）が向上するため、イメージセンサの感度が効果的に高まる。一部の実施形態では、窪んだＰＮ接合の面積は、受光素子Ｓのサイズが非常に小さい場合に、平坦なＰＮ接合の面積のおよそ２√２倍である場合がある。
Ｉ＝Ａｑφ_０（１－ｅ^－αＷ） 方程式１
ここで、ｑは電荷量であり、φ_０は毎秒単位面積当たりの光子数であり、空乏領域が十分に厚い場合にαＷ＞＞１である。

【0030】

裏面照射型相補型金属酸化物半導体イメージセンサ（ＢＳＩ‐ＣＩＳ）のアーキテクチャでは、半導体基板１１０の第１の側１１０ａは後面と呼ばれることがあり、半導体基板１１０の第２の側１１０ｂは前面（又は活性面）と呼ばれることがある。光（又は放射）Ｌが半導体基板１１０の後面（すなわち、第１の側１１０ａ）に入射し、後面（すなわち、第１の側１１０ａ）から受光素子Ｓに入ってイメージセンシング機能を実行する。ＰＮ接合Ｊは、ＰＮ接合Ｊに逆バイアスが印加される場合に入射光Ｌに敏感である。このとき、受光素子Ｓは高インピーダンス浮遊状態にある。一定期間光が照射された後、受光素子Ｓは電流を発生させることがあり、結果として生じる電圧差が画像信号である。換言すれば、受光素子Ｓが受光又は検出した光Ｌは、光電流に変換されることによって出力画像信号を発生させることがある。

【0031】

一部の実施形態では、半導体基板１１０はさらに、複数の受光素子Ｓを互いに分離するための複数の分離構造１１６を含むことがある。具体的には、複数の分離構造１１６は、半導体基板１１０に複数の活性領域を画定する。分離構造１１６は、半導体基板１１０の上面１１０ａから半導体基板１１０の底面１１０ｂに向かって延在する。複数の受光素子Ｓは、半導体基板１１０に画定された複数の活性領域にそれぞれ形成される。例えば、分離構造１１６は、複数の受光素子Ｓを互いに分離するための深いトレンチ分離（ＤＴＩ）構造を含み、隣接する受光素子Ｓ間の光信号干渉の大幅な低減を可能にすることがある。一方、他の実施形態では、分離構造１１６はさらに、浅いトレンチ分離（ＳＴＩ）構造、注入分離構造、又はその他の分離構造を含むことがある。

【0032】

一部の実施形態では、図示されていないが、半導体デバイス１はまた、半導体基板１１０の活性面（すなわち、第２の表面１１０ｂ）に位置する１つ以上の画素トランジスタを含むことがある。例えば、画素トランジスタは、受光素子Ｓで発生した電荷を読み出しのために受光素子Ｓ外へ転送するように構成された転送トランジスタを含むことがある。また、画素トランジスタはさらに、ソースフォロアトランジスタ、行選択トランジスタ、又はリセットトランジスタなどの他のトランジスタを含むことがある。

【0033】

複数のカラーフィルタ１３０は半導体基板１１０上に配置され、複数のカラーフィルタ１３０は、例えば平坦層１１８及び複数の分離構造１１６上に配置されるが、これに限定されるわけではない。また、複数のカラーフィルタ１３０は、それぞれ複数の受光素子Ｓに対応して配置されることがある。

【0034】

カラーフィルタ１３０は、特定の波長範囲を有する光の透過を可能にする一方、特定範囲外の波長を有する光を遮断する。例えば、複数のカラーフィルタ１３０は、赤色光フィルタＲ、緑色光フィルタＧ、及び青色光フィルタＢを含むことがある。赤色光フィルタＲは赤色光を通過させ、その結果、赤色光は赤色光フィルタＲの下方に位置する受光素子Ｓによって受光される。緑色光フィルタＧは緑色光を通過させ、その結果、緑色光は緑色光フィルタＧの下方に位置する受光素子Ｓによって受光される。青色光フィルタＢは青色光を通過させ、その結果、青色光は青色光フィルタＢの下方に位置する受光素子Ｓによって受光される。この実施形態では、半導体デバイス１は、光波長が可視光線領域にある光を感知するのに適している。一方、他の実施形態では、半導体デバイス１はまた、これに限定されるわけではないが、赤外線などの光波長が非可視光線領域にある光を感知するように構成されることがある。これに応じて、複数のカラーフィルタ１３０は、赤外線以外の光の通過を阻止するフィルタに置き換えられることもある。

【0035】

複数のカラーフィルタ１３０の上に複数のマイクロレンズ１２０が配置され、複数のマイクロレンズ１２０は、それぞれ複数のカラーフィルタ１３０に対応して配置される。複数のマイクロレンズ１２０はマイクロレンズアレイを構成することがある。複数のマイクロレンズ１２０の中心点は、それぞれ複数のカラーフィルタ１３０の中心点と垂直方向Ｚに実質的に位置合わせされる。マイクロレンズ１２０は、入射光Ｌを受光素子Ｓに合焦させるように構成されることがある。光Ｌは、光Ｌがマイクロレンズ１２０で屈折された後、反射層１５０に対して実質的に垂直に入射することがあり、次いで反射層１５０は、光Ｌを受光素子Ｓに反射することがあるため、集光の効率が高まる。光Ｌは、ほぼ垂直に入射するため、隣接する他の受光素子Ｓに反射されることがないため、ノイズ干渉を減らすことができる。

【0036】

図１に示されるように、内部接続構造体１４０は、半導体基板１１０の活性面（すなわち第２の表面１１０ｂ）に配置され、誘電体層１００は、内部接続構造体１４０と半導体基板１１０との間に配置されている。内部接続構造体１４０が複数の受光素子Ｓに電気的に結合されるため、複数の受光素子Ｓから発生した信号は、処理のために他の素子に送信されることがある。

【0037】

この実施形態では、内部接続構造体１４０は、層間絶縁（ＩＬＤ）層１４２と、層間絶縁層１４２内に交互に積層された複数の回路層１４４とを含む。層間絶縁層１４２の材料は、誘電体層１００の材料と同様である場合がある。例えば、層間絶縁層１４２の材料には、酸化ケイ素、窒化ケイ素、酸窒化ケイ素、リンケイ酸ガラス、ホウリンケイ酸ガラス、スピンオンガラス、フッ素化シリカガラス、炭素ドープされたシリカ、ポリイミド、又はこれらの組み合わせが含まれることがあるが、これに限定されるわけではない。回路層１４４の材料には、金属などの導電性材料が含まれることがあるが、これに限定されるわけではない。回路層１４４の層の数は、例えば４層又は５層であるが、これに限定されるわけではない。他の実施形態では、内部接続構造体１４０には、より多いか又はより少ない数の回路層１４４が含まれることがある。具体的には、複数の回路層１４４のうち半導体基板１１０に最も近いものが金属第１層である場合があり、垂直方向Ｚの反対方向に金属第１層の上部に順次積層された回路層１４４は、金属第２層、金属第３層などである場合がある。５層の回路層１４４を例にとると、複数の回路層１４４のうち半導体基板１１０に最も近いものが金属第１層である場合があり、複数の回路層１４４のうち半導体基板１１０から最も離れたものが金属第５層である場合がある。この実施形態を適用する者はまた、複数の回路層１４４のうち半導体基板１１０に最も近いものを金属第５層上に配置したり、複数の回路層１４４のうち半導体基板１１０から最も離れたものを金属第１層上に配置したりすることがある。この実施形態では、内部接続構造体１４０が光入射面（すなわち第１の表面１１０ａ）の反対側（すなわち第２の表面１１０ｂ）、すなわち受光素子Ｓの下方に配置されているため、内部接続構造体１４０は、光Ｌが受光素子Ｓを照射するのを妨げない。

【0038】

この実施形態では、反射層１５０は内部接続構造体１４０上に配置され、誘電体層１００は、反射層１５０と半導体基板１１０との間に配置される。一方、別の実施形態では、反射層１５０は誘電体層１００と半導体基板１１０との間に配置されることもある。換言すれば、誘電体層１００がまず形成され、それから反射層１５０が誘電体層１００上に形成されることがあるが、これに限定されるわけではない。反射層１５０が誘電体層１００と半導体基板１１０との間に配置された状態では、誘電体層１００上に配置された反射層１５０は、誘電体層１００の半導体基板１１０に対向する表面に適合することがある。つまり、反射層１５０は複数の凹部Ａに合わせて窪ませてあるか、又は反射層１５０は、誘電体層が（図５に示されるように）複数の凸部を含む場合に、複数の凸部に合わせて突出させる場合がある。

【0039】

反射層１５０はシート状の金属層である場合がある。反射層１５０は、半導体基板１１０に平行な方向に連続して延在し、複数の受光素子Ｓの反射層１５０への正投影が反射層１５０の範囲内にある。換言すれば、上下方向（上から下）に見た場合に、複数の受光素子Ｓは反射層１５０と重なり、受光素子Ｓを貫通する光Ｌを、光Ｌが受光素子Ｓを再度照射するように反射層１５０で反射できる場合がある。この実施形態では、反射層１５０は、例えば複数の回路層１４４のうち半導体基板１１０に最も近いもの（すなわち金属第１層）と同じプロセスで形成されることがある。換言すれば、反射層１５０は、例えば複数の回路層１４４のうち半導体基板１１０に最も近いもの（すなわち金属第１層）と同じ高さに位置することがあり、反射層１５０及び回路層１４４は同じ材料（例えば金属）を含むことがある。反射層１５０を明確に示すために、反射層１５０と同じ高さにある回路層（すなわち金属第１層）が示されていないことに留意すべきである。

【0040】

反射層１５０及び回路層１４４が同時に形成されることがある、つまり、反射層１５０が既存のプロセスを用いて作られることがあるため、追加の処理ステップを導入する必要がないため、プロセス互換性が高く、追加費用がかからないなどの利点がある。また、反射層１５０が金属層である場合があるため、光Ｌの反射層１５０への反射は鏡面反射である場合があり、散乱しにくい。したがって、半導体基板１１０に対して垂直に入射する光Ｌは、光Ｌが隣接する他の受光素子Ｓに散乱することを防ぐために、受光素子Ｓに対して垂直に反射させることができ、ノイズ干渉を減らすことができる。半導体基板１１０に対して垂直に入射する光Ｌが窪み部（例えば、上面１１４ａ、ＰＮ接合Ｊ、底面１１２ｂ）で界面反射を発生させるとしても、反射光は、窪み部のより高い環境に誘導されることになるため、受光素子Ｓで受光され、光電流に変換することができる。

【0041】

この実施形態では、反射層１５０は受光素子Ｓから電気的に切断されている。ある実施形態では、反射層１５０は、電源電圧（ＶＤＤ）又は接地電圧（ＧＮＤ）に結合されることがあり、反射層１５０は受光素子Ｓと回路層１４４との信号干渉及び障害を減らすための信号シールドとしての機能を果たすことができる。一方、他の実施形態では、反射層１５０は電気的に浮遊していることもある。第１型半導体層１１２がＰ型半導体層であるアーキテクチャでは、第１型半導体層１１２は通常、共通接地電圧（ＶＳＳ）などの接地電圧に結合される。一部の実施形態では、第１型半導体層１１２の底面１１２ｂは、凹部Ａが貫通孔である（つまり、凹部Ａの深さＤＡが誘電体層１００の厚さＴ１００に等しく、誘電体層１００の下方に位置する反射層１５０を凹部Ａが露出可能にする）設計によって反射層１５０と接触できることによって、第１型半導体層１１２を金属接地などの接地電圧に結合できることがある。

【0042】

図２を参照すると、第２の実施形態の半導体デバイス２は図１の半導体デバイス１と類似しているため、詳細については繰り返さない。図１と比較すると、図２の半導体デバイス２の反射層２５０は、複数の分離した反射領域２５２を含むことがあり、複数の受光素子Ｓの反射層２５０への正投影がそれぞれ複数の反射領域２５２の範囲内にある。換言すれば、上下方向（上から下）に見た場合に、受光素子Ｓのそれぞれは反射領域２５２の１つと重なり、受光素子Ｓを貫通する光Ｌを、光Ｌが受光素子Ｓを再度照射するように反射層２５０で反射できることがある。一部の実施形態では、反射層２５０はさらに、複数の反射領域２５２を接続する複数の接続線（図示せず）を含むことがある。

【0043】

図３を参照すると、第３の実施形態の半導体デバイス３は図１の半導体デバイス１と類似しているため、詳細については繰り返さない。図１と比較すると、図３の半導体デバイス３の受光素子Ｓのそれぞれは、複数（これに限定されないが、例えば４つ）の凹部Ａと重なる。図３は、他の素子を省略して、半導体デバイス３のマイクロレンズ１２０、受光素子Ｓ、及び凹部Ａの一部のみを模式的に示していることが理解されるべきである。また、受光素子Ｓのサイズが大きくなるにつれて、より多くの凹部Ａが受光素子Ｓと重なることがあるため、これに限定されるわけではないが、イメージセンサの感知感度が上昇する。また、上下方向（上から下）に見た場合の凹部Ａの形状は、円である以外に、長方形、正方形、六角形、又はその他の多角形を含むこともあり、複数の凹部Ａの形状は同じであるか又は異なることがある。一部の実施形態では、受光素子Ｓの凹部間の距離は、複数の凹部Ａ間の距離を変更することを通じて変更され、その結果、スペクトルに対して選択的となることがある。例えば、赤色フィルタと重なる複数の凹部Ａ、緑色フィルタと重なる複数の凹部Ａ、及び青色フィルタと重なる複数の凹部Ａは、異なるサイズ又はピッチを有することがあり、その結果、異なるカラーフィルタに対応する受光素子Ｓをスペクトルに対して選択的なものとすることができる。

【0044】

図４を参照すると、第４の実施形態の半導体デバイス４と図１の半導体デバイス１との主な相違点は、半導体デバイス４がソーラーデバイスであることである。具体的には、半導体デバイス４は、誘電体層４００と、半導体基板４１０と、下部電極４２０と、上部電極４３０とを含む。

【0045】

誘電体層４００の材料は、図１の誘電体層１００の材料を含むことがあるが、これに限定されるわけではない。誘電体層４００は凹部Ａを有する。凹部Ａの深さＤＡは、誘電体層４００の厚さＴ４００以下である場合がある。

【0046】

半導体基板４１０は、誘電体層４００上に順次積層された第１型半導体層４１２及び第２型半導体層４１４を含むことがある。第１型半導体層４１２及び第２型半導体層４１４の一方はＰ型半導体層である場合があり、第１型半導体層４１２及び第２型半導体層４１４の他方はＮ型半導体層である場合がある。他の実施形態では、図示されていないが、半導体基板４１０は、第１型半導体層４１２と第２型半導体層４１４との間に配置された真性層をさらに含むことがある。

【0047】

第１型半導体層４１２は凹部Ａ内に位置する。第１型半導体層４１２の上面４１２ａ及び底面４１２ｂは、凹部Ａに合わせて窪ませる。第２型半導体層４１４の底面４１４ｂは、凹部Ａに合わせて窪ませる。第２型半導体層４１４の上面４１４ａは、平坦化プロセスによって平面を形成することがあり、その結果、上部電極４３０の配置が容易になるが、これに限定されるわけではない。他の実施形態では、第２型半導体層４１４の上面４１４ａもまた凹部Ａに合わせて窪ませる場合がある。

【0048】

上部電極４３０は、例えば光の通過及び半導体基板４１０の照射を促進するためのパターン電極である場合がある。下部電極４２０は、誘電体層４００と半導体基板４１０との間に配置され、下部電極４２０の少なくとも一部分は凹部Ａに合わせて窪ませる場合がある。

【0049】

図５を参照して、第５の実施形態の半導体デバイス５と図１の半導体デバイス１との主な相違点が以下のように説明される。半導体デバイス５では、誘電体層５００が凸部Ａ’を有する。凸部Ａ’の形成方法は任意の方法であってよく、本開示によって限定されない。例えば凸部Ａ’は、フォトリソグラフィ（例えば、これに限定されるわけではないが、ネガ型フォトレジストを使用する）によって形成されることがあるが、これに限定されるわけではない。凸部Ａ’の断面形状については、凹部Ａの断面形状が参照されることがあり、本開示によって限定されない。また、凸部Ａ’の側壁面は、傾斜面、長手方向面、湾曲面、又はこれらの組み合わせを含むことがある。一部の実施形態では、側壁面の傾斜度は、等方性エッチング（例えばドライエッチング）又は異方性エッチング（例えばウェットエッチング）によって制御されることがある。一部の実施形態では、２つのエッチング方式は、側壁面が１つ以上の傾き又は曲率を有することができるように組み合わせられることがある。

【0050】

また、誘電体層５００は複数の凸部Ａ’を含むことがある。図５は３つの凸部Ａ’を模式的に示しているが、凸部Ａ’の数は、要件（例えば、イメージセンサの解像度又は画素サイズ）に応じて変更されることがあり、図５に示されるものに限定されない。

【0051】

凸部Ａ’は、誘電体層５００の底面５００ｂから半導体基板５１０に向かって延在する。この実施形態では、誘電体層５００の上面５００ａは、誘電体層５００の半導体基板５１０に面した表面であり、誘電体層５００の底面５００ｂは、誘電体層５００の反射層１５０に面した表面である。一部の実施形態では、誘電体層５００の反射層１５０に接触する表面は、誘電体層５００の底面５００ｂとしての機能を果たすことがある。

【0052】

凸部Ａ’の厚さＤＡ’は、誘電体層５００の厚さＴ５００以下である場合がある。凸部Ａ’の厚さＤＡ’は、凸部Ａ’の最高点から誘電体層５００の底面５００ｂまでの距離を指す。誘電体層５００の厚さＴ５００は、誘電体層５００の上面５００ａから誘電体層５００の底面５００ｂまでの最大距離を指す。凸部Ａ’の最高点は、凸部Ａ’の中心である場合があるが、凸部Ａ’の最高点は、設計又は形成方法に応じて変更されることがあり、図５に示されるものに限定されない。図５は、凸部Ａ’の厚さＤＡ’が誘電体層５００の厚さＴ５００に等しい例を示している。一方、他の実施形態では、凸部Ａ’の厚さＤＡ’は誘電体層５００の厚さＴ５００未満である場合がある。

【0053】

凸部Ａ’のサイズ（例えば、長さ、幅又は開口サイズ）は、例えば受光素子Ｓのサイズ（例えば、長さ、幅又は直径）以下である。受光素子Ｓのそれぞれにおいて、第１型半導体層１１２は凸部Ａ’上に配置される。第１型半導体層１１２の上面１１２ａ及び底面１１２ｂは凸部Ａ’に合わせて突出させ、第２型半導体層１１４の底面１１４ｂも凸部Ａ’に合わせて突出させる。一方、第２型半導体層１１４の上面１１４ａも凸部Ａ’に合わせて突出させることがある。一部の実施形態では、半導体基板５１０はさらに平坦層１１８を含むことがあり、平坦層１１８は、カラーフィルタ１３０を配置するための複数の平面を提供するために第２型半導体層１１４の上面１１４ａに配置されるが、これに限定されるわけではない。別の実施形態では、図示されていないが、第２型半導体層１１４の上面１１４ａはまた、平坦化プロセス（例えば研磨プロセス）によって底面１１４ｂよりも平らな面を形成することがある。

【0054】

第１型半導体層１１２及び第２型半導体層１１４が誘電体層５００の凸部Ａ’上に配置されるため、凸部Ａ’の凸度は、半導体基板５１０のＰＮ接合Ｊの凸度（例えばＰＮ接合Ｊの曲率及び／又は形状）に影響を及ぼす。例えば、凸部Ａ’が突出していれば突出しているほど、第１型半導体層１１２の底面１１２ｂ及び上面１１２ａ、第２型半導体層１１４の底面１１４ｂ及び上面１１４ａ、及びＰＮ接合Ｊの突出度が大きくなる。また、ＰＮ接合Ｊの面積（すなわち、第１型半導体層１１２と第２型半導体層１１４との接触面積）は、平坦なＰＮ接合と比較して大きい。ＰＮ接合Ｊの面積が大きければ大きいほど、発生する電流が大きくなり、量子効率が向上するため、イメージセンサの感度が効果的に高まる。一部の実施形態では、突出したＰＮ接合の面積は、受光素子Ｓのサイズが非常に小さい場合に平坦なＰＮ接合の面積のおよそ２√２倍である場合がある。

【0055】

図２の半導体デバイス２から図４の半導体デバイス４の凹部Ａは、図５に示す凸部Ａ’に変わることもあり、詳細についてはここでは繰り返さない。

【0056】

図６を参照して、第６の実施形態の半導体デバイス６と図１の半導体デバイス１との主な相違点が以下のように説明される。半導体デバイス６では、誘電体層６００の上面６００ａが、図１の凹部Ａ又は図５の凸部Ａ’を形成することなく、誘電体層６００の底面６００ｂと実質的に一致している。つまり、誘電体層６００の上面６００ａは、例えば平面である。これに応じて、誘電体層６００上に配置された半導体基板６１０の第２の側６１０ｂ及び半導体基板６１０の第１の側６１０ａも、例えば平面である。また、半導体基板６１０では、誘電体層６００上に配置された第１型半導体層１１２の底面１１２ｂも、例えば平面である。一方、複数の凹部Ａ又は複数の凸部Ａ’が、例えばエッチングプロセスによって第１型半導体層１１２の上面１１２ａに形成されることがある（図５参照）。このようにして、第１型半導体層１１２の上面１１２ａに配置される第２型半導体層１１４の底面１１４ｂも、凹部Ａに合わせて窪ませたり、凸部Ａ’に合わせて突出させたりする。一方、第２型半導体層１１４の上面１１４ａは、凹部Ａに合わせて窪ませたり、凸部Ａ’に合わせて突出させたりすることもある。

【0057】

要約すれば、本開示の実施形態に係る半導体デバイスは、誘電体層に凸部又は凹部を形成することによって、誘電体層の凸部又は凹部上に配置された複数の半導体層間の接合の表面積を増大させることができるため、半導体基板内の受光素子又は光電変換構造体を照射することにより発生する電流を増大させることができる。受光素子の凹部又は凸部間の距離は、凹部又は凸部間の間隔を変更することを通じて変更されることがあり、その結果、スペクトルに対して選択的となり、ＣＭＯＳイメージセンサの感度を高めるのに役立つ。

【0058】

前述の実施形態を参照して本開示を説明してきたが、本開示を限定することは意図されていない。当業者ならば本開示の趣旨及び範囲を逸脱することなく上記の実施形態に変更及び修正をなし得ることは明らかであろう。したがって、本開示の範囲は、本願に添付された請求項と、別段の指示がない限り全ての用語にその最も広い合理的な意味が与えられる請求項の均等物とによって定められる。

【産業上の利用可能性】

【0059】

本開示の半導体デバイスは電子デバイスに適用されることがある。

【符号の説明】

【0060】

１，２，３，４，５：半導体デバイス
１００，４００，５００：誘電体層
１００ａ，１１２ａ，１１４ａ，４１２ａ，４１４ａ：上面
１００ｂ，１１２ｂ，１１４ｂ，４１２ｂ，４１４ｂ：底面
１１０，４１０，５１０：半導体基板
１１０ａ，５００ａ：第１の側
１１０ｂ，５００ｂ：第２の側
１１２，４１２：第１型半導体層
１１４，４１４：第２型半導体層
１１６：分離構造
１１８：平坦層
１２０：マイクロレンズ
１３０：カラーフィルタ
１４０：内部接続構造体
１４２：層間絶縁層
１４４：回路層
１５０，２５０：反射層
２５２：反射領域
４２０：下部電極
４３０：上部電極
Ａ：凹部
Ａ’：凸部
Ｂ：青色光フィルタ
ＤＡ：深さ
ＤＡ’，Ｔ１００，Ｔ４００，Ｔ５００：厚さ
Ｇ：緑色光フィルタ
Ｊ：ＰＮ接合
Ｌ：光
Ｐ：感知画素
Ｒ：赤色光フィルタ
Ｓ：受光素子
Ｚ：垂直方向

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】