ホーム > 特許ランキング > セイコーエプソン株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024113225
(43)【公開日】2024-08-22
(54)【発明の名称】電気光学装置および電子機器
(51)【国際特許分類】
G09G 3/3275 20160101AFI20240815BHJP
G09G 3/20 20060101ALI20240815BHJP
H10K 50/10 20230101ALI20240815BHJP
H10K 59/12 20230101ALI20240815BHJP
H10K 59/131 20230101ALI20240815BHJP
【ＦＩ】
G09G3/3275
G09G3/20 623H
H10K50/10
H10K59/12
H10K59/131
G09G3/20 621L
G09G3/20 623B
G09G3/20 623C
G09G3/20 623D
G09G3/20 621M
【審査請求】未請求
【請求項の数】5
【出願形態】ＯＬ
(21)【出願番号】P 2023018045
(22)【出願日】2023-02-09
(71)【出願人】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】110003177
【氏名又は名称】弁理士法人旺知国際特許事務所
(72)【発明者】
【氏名】窪田 岳彦
(72)【発明者】
【氏名】太田 人嗣
【テーマコード（参考）】
3K107
5C080
5C380
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC33
3K107CC35
3K107CC43
3K107FF04
3K107HH02
3K107HH04
3K107HH05
5C080AA06
5C080BB05
5C080CC03
5C080DD07
5C080FF12
5C080JJ02
5C080JJ03
5C080JJ04
5C080JJ06
5C080KK07
5C080KK43
5C080KK47
5C080KK49
5C380AA01
5C380AA03
5C380AB06
5C380AB34
5C380AC12
5C380BA11
5C380BA19
5C380BA29
5C380BA38
5C380BB02
5C380BB06
5C380CA12
5C380CA22
5C380CA26
5C380CA57
5C380CB17
5C380CC04
5C380CC07
5C380CC39
5C380CC63
5C380CC64
5C380CD014
5C380CD015
5C380CF07
5C380CF09
5C380CF43
(57)【要約】
【課題】電気光学装置におけるカップリング容量の容量値を抑える。
【解決手段】電気光学装置１０は、走査線１２と、データ線１４と、走査線１２とデータ線１４との交差に対応して設けられ、ＯＬＥＤを含む画素回路１１０と、ＯＬＥＤの輝度に応じた電位のデータ信号をデータ信号出力線１４ｃに出力するＤＡ変換回路５００と、一端がデータ信号出力線１４ｃに接続され、他端がデータ線１４に接続された容量素子５９と、一端がデータ線１４に接続された容量素子６４と、データ信号が出力される前、または、データ信号が出力された後に、容量素子６４における他端の電位をシフトさせるＮＯＴ回路６２と、を含む。
【選択図】図２
【解決手段】電気光学装置１０は、走査線１２と、データ線１４と、走査線１２とデータ線１４との交差に対応して設けられ、ＯＬＥＤを含む画素回路１１０と、ＯＬＥＤの輝度に応じた電位のデータ信号をデータ信号出力線１４ｃに出力するＤＡ変換回路５００と、一端がデータ信号出力線１４ｃに接続され、他端がデータ線１４に接続された容量素子５９と、一端がデータ線１４に接続された容量素子６４と、データ信号が出力される前、または、データ信号が出力された後に、容量素子６４における他端の電位をシフトさせるＮＯＴ回路６２と、を含む。
【選択図】図２
【特許請求の範囲】
【請求項1】
走査線と、
第１データ線と、
前記走査線と前記第１データ線との交差に対応して設けられ、前記第１データ線の電位に応じた輝度で発光する第１発光素子を含む第１画素回路と、
前記第１発光素子の輝度に応じた電位の第１データ信号を第１出力線に出力する出力回路と、
２つの電極を有し、一方の電極が前記第１出力線に電気的に接続され、他方の電極が前記第１データ線に電気的に接続された第１カップリング容量と、
前記第１データ信号が出力される前、または、前記第１データ信号が出力された後に、前記第１データ線の電位をシフトさせるシフト回路と、
を含む電気光学装置。
第１データ線と、
前記走査線と前記第１データ線との交差に対応して設けられ、前記第１データ線の電位に応じた輝度で発光する第１発光素子を含む第１画素回路と、
前記第１発光素子の輝度に応じた電位の第１データ信号を第１出力線に出力する出力回路と、
２つの電極を有し、一方の電極が前記第１出力線に電気的に接続され、他方の電極が前記第１データ線に電気的に接続された第１カップリング容量と、
前記第１データ信号が出力される前、または、前記第１データ信号が出力された後に、前記第１データ線の電位をシフトさせるシフト回路と、
を含む電気光学装置。
【請求項2】
第２データ線と、
前記走査線と前記第２データ線との交差に対応して設けられ、前記第２データ線の電位に応じた輝度で発光する第２発光素子を含む第２画素回路と、
２つの電極を有し、一方の電極が第２出力線に電気的に接続され、他方の電極が前記第２データ線に電気的に接続された第２カップリング容量と、
２つの電極を有し、一方の電極が前記第１データ線に電気的に接続された第１容量素子と、
２つの電極を有し、一方の電極が前記第２データ線に電気的に接続された第２容量素子と、
を含み、
前記出力回路は、前記第２発光素子の輝度に応じた電位である第２データ信号を前記第２出力線に出力し、
前記シフト回路は、
前記第２データ信号が出力される前、または、前記第２データ信号が出力された後に、
前記第１容量素子における他方の電極電位をシフトさせることで、前記第１データ線の電位をシフトさせ、
前記第２容量素子における他方の電極電位をシフトさせることで、前記第１データ線の電位をシフトさせ、
前記第１容量素子の容量値と前記第２容量素子の容量値とが異なる
請求項１に記載の電気光学装置。
前記走査線と前記第２データ線との交差に対応して設けられ、前記第２データ線の電位に応じた輝度で発光する第２発光素子を含む第２画素回路と、
２つの電極を有し、一方の電極が第２出力線に電気的に接続され、他方の電極が前記第２データ線に電気的に接続された第２カップリング容量と、
２つの電極を有し、一方の電極が前記第１データ線に電気的に接続された第１容量素子と、
２つの電極を有し、一方の電極が前記第２データ線に電気的に接続された第２容量素子と、
を含み、
前記出力回路は、前記第２発光素子の輝度に応じた電位である第２データ信号を前記第２出力線に出力し、
前記シフト回路は、
前記第２データ信号が出力される前、または、前記第２データ信号が出力された後に、
前記第１容量素子における他方の電極電位をシフトさせることで、前記第１データ線の電位をシフトさせ、
前記第２容量素子における他方の電極電位をシフトさせることで、前記第１データ線の電位をシフトさせ、
前記第１容量素子の容量値と前記第２容量素子の容量値とが異なる
請求項１に記載の電気光学装置。
【請求項3】
第２データ線と、
前記走査線と前記第２データ線との交差に対応して設けられ、前記第２データ線の電位に応じた輝度で発光する第２発光素子を含む第２画素回路と、
２つの電極を有し、一方の電極が第２出力線に電気的に接続され、他方の電極が前記第２データ線に電気的に接続された第２カップリング容量と、
２つの電極を有し、一方の電極が前記第１データ線に電気的に接続された第１容量素子と、
２つの電極を有し、一方の電極が前記第２データ線に電気的に接続された第２容量素子と、
を含み、
前記出力回路は、前記第２発光素子の輝度に応じた電位である第２データ信号を前記第２出力線に出力し、
前記シフト回路は、
前記第２データ信号が出力される前、または、前記第２データ信号が出力された後に、
前記第１容量素子における他方の電極電位をシフトさせることで、前記第１データ線の電位をシフトさせ、
前記第２容量素子における他方の電極電位をシフトさせることで、前記第１データ線の電位をシフトさせ、
前記第１容量素子における他方の電極電位のシフト量と前記第２容量素子における他方の電極電位のシフト量とが異なる
請求項１に記載の電気光学装置。
前記走査線と前記第２データ線との交差に対応して設けられ、前記第２データ線の電位に応じた輝度で発光する第２発光素子を含む第２画素回路と、
２つの電極を有し、一方の電極が第２出力線に電気的に接続され、他方の電極が前記第２データ線に電気的に接続された第２カップリング容量と、
２つの電極を有し、一方の電極が前記第１データ線に電気的に接続された第１容量素子と、
２つの電極を有し、一方の電極が前記第２データ線に電気的に接続された第２容量素子と、
を含み、
前記出力回路は、前記第２発光素子の輝度に応じた電位である第２データ信号を前記第２出力線に出力し、
前記シフト回路は、
前記第２データ信号が出力される前、または、前記第２データ信号が出力された後に、
前記第１容量素子における他方の電極電位をシフトさせることで、前記第１データ線の電位をシフトさせ、
前記第２容量素子における他方の電極電位をシフトさせることで、前記第１データ線の電位をシフトさせ、
前記第１容量素子における他方の電極電位のシフト量と前記第２容量素子における他方の電極電位のシフト量とが異なる
請求項１に記載の電気光学装置。
【請求項4】
前記第１カップリング容量および前記出力回路と、前記第１容量素子および前記シフト回路と、の間に、前記第１画素回路が配置される
請求項１に記載の電気光学装置。
請求項１に記載の電気光学装置。
【請求項5】
請求項１乃至４のいずれかに記載の電気光学装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電気光学装置および電子機器に関する。
【背景技術】
【0002】
近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置が各種提案されている。電気光学装置では、走査線とデータ線との交差に対応して、上記発光素子や駆動トランジスターなどを含む画素回路が、表示すべき画像の画素に対応して設けられる構成が一般的である。
このような構成において、画素の階調レベルに応じた電位のデータ信号が駆動トランジスターのゲートノードに供給されると、当該駆動トランジスターは、ゲートノードおよびソースノードの間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。
このような構成において、画素の階調レベルに応じた電位のデータ信号が駆動トランジスターのゲートノードに供給されると、当該駆動トランジスターは、ゲートノードおよびソースノードの間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。
【0003】
データ信号を出力する回路は、データ線を短時間で充電するために、高い駆動能力が求められる。一方、高品位の表示を行うためには、駆動トランジスターのゲートノードにおける電位を高精度で制御して、細かい階調変化を表現することが求められる。そこで、データ信号を、カップリング容量を介してデータ線に出力することにより、データ信号の振幅範囲を圧縮して、駆動トランジスターのゲートノードに供給する技術が提案されている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１３－１７１２３４号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
発光素子に電流を流さない状態、いわゆる黒表示状態とするためには、駆動トランジスターのゲートノードの電位を、当該駆動トランジスターのソースノードの電位に近づけなければならない。このためには、カップリング容量の容量値を大きくしなければならないが、カップリング容量の容量値を大きくするためには、ある程度のスペースを確保しなければならないので、細密化が困難になる、という課題がある。
【課題を解決するための手段】
【0006】
上記課題を解決するために、本開示の一態様に係る電気光学装置は、走査線と、第１データ線と、前記走査線と前記第１データ線との交差に対応して設けられ、前記第１データ線の電位に応じた輝度で発光する第１発光素子を含む第１画素回路と、前記第１発光素子の輝度に応じた電位の第１データ信号を第１出力線に出力する出力回路と、２つの電極を有し、一方の電極が前記第１出力線に電気的に接続され、他方の電極が前記第１データ線に電気的に接続された第１カップリング容量と、前記第１データ信号が出力される前、または、前記第１データ信号が出力された後に、前記第１データ線の電位をシフトさせるシフト回路と、を含む。
【図面の簡単な説明】
【0007】
【図1】第１実施形態に係る電気光学装置の斜視図である。
【図2】電気光学装置の電気的な構成を示すブロック図である。
【図3】電気光学装置の画素回路を示す図である。
【図4】電気光学装置の動作を示すタイミングチャートである。
【図5】電気光学装置におけるオフセットの比較を示す図である。
【図6】比較例に係る電気光学装置における電位の高低を示す図である。
【図7】第２実施形態に係る電気光学装置の動作を示すタイミングチャートである。
【図8】第３実施形態に係る電気光学装置の電気的な構成を示すブロック図である。
【図9】第４実施形態に係る電気光学装置の電気的な構成を示すブロック図である。
【図10】第５実施形態に係る電気光学装置の電気的な構成を示すブロック図である。
【図11】第６実施形態に係る電気光学装置の電気的な構成を示すブロック図である。
【図12】電気光学装置の画素回路を示す図である。
【図13】電気光学装置を用いたヘッドマウントディスプレイを示す斜視図である。
【図14】ヘッドマウントディスプレイの光学構成を示す図である。
【発明を実施するための形態】
【0008】
以下、実施形態に係る電気光学装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本開示の範囲は、以下の説明において特に本開示を限定する旨の記載がない限り、これらの形態に限られるものではない。
【0009】
図１は、第１実施形態に係る電気光学装置１０を示す斜視図である。電気光学装置１０は、例えばヘッドマウントディスプレイなどにおいて画像を表示するマイクロ・ディスプレイ・パネルである。電気光学装置１０は、ＯＬＥＤを含む画素回路や、当該画素回路を駆動する駆動回路などを含む。画素回路や駆動回路等は半導体基板に集積化される。半導体基板は、典型的にはシリコン基板であるが、他の半導体基板であってもよい。
【0010】
電気光学装置１０は、表示領域１００で開口する枠状のケース１９２に収納される。電気光学装置１０は、ＦＰＣ基板１９４の一端に接続される。なお、ＦＰＣとは、Flexible Printed Circuitsの略称である。ＦＰＣ基板１９４の他端には、図示省略されたホスト装置に接続される複数の端子１９６が設けられる。複数の端子１９６がホスト装置に接続されると、電気光学装置１０には、当該ホスト装置からＦＰＣ基板１９４を介して映像データや同期信号などが供給される。
【0011】
なお、図において、Ｘ方向は、電気光学装置１０における走査線の延在方向を示し、Ｙ方向は、データ線の延在方向を示す。Ｘ方向およびＹ方向で定まる二次元平面が半導体基板の基板面である。Ｚ方向は、Ｘ方向およびＹ方向に垂直であって、ＯＬＥＤから発せられる光の出射方向である。
【0012】
図２は、電気光学装置１０の電気的な構成を示すブロック図である。図に示されるように、電気光学装置１０は、制御回路３０、データ信号出力回路５０、オフセット回路６０、初期化回路７０、表示領域１００および走査線駆動回路１２０を含む。
表示領域１００では、ｍ行の走査線１２が図においてＸ方向に沿って設けられ、ｎ列のデータ線１４が、Ｙ方向に沿って、かつ、各走査線１２と互いに電気的に絶縁を保つように設けられる。なお、ｍ、ｎは、２以上の整数である。
表示領域１００では、ｍ行の走査線１２が図においてＸ方向に沿って設けられ、ｎ列のデータ線１４が、Ｙ方向に沿って、かつ、各走査線１２と互いに電気的に絶縁を保つように設けられる。なお、ｍ、ｎは、２以上の整数である。
【0013】
表示領域１００には、画素回路１１０が、ｍ行の走査線１２とｎ列のデータ線１４との交差に対応して設けられる。このため、画素回路１１０は、縦ｍ行×横ｎ列でマトリクス状に配列する。マトリクス配列のうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ－１）、ｍ行目と呼ぶことがある。同様にマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（ｎ－１）、ｎ列目と呼ぶことがある。
なお、走査線１２を一般化して説明するために、１以上ｍ以下の整数ｉが用いられる。同様に、データ線１４を一般化して説明するために、１以上ｎ以下の整数ｊが用いられる。
なお、走査線１２を一般化して説明するために、１以上ｍ以下の整数ｉが用いられる。同様に、データ線１４を一般化して説明するために、１以上ｎ以下の整数ｊが用いられる。
【0014】
制御回路３０は、上位のホスト装置から供給される映像データＶidや同期信号Ｓyncに基づいて各部を制御する。映像データＶidは、表示すべき画像における画素の階調レベルを例えば８ビットで指定する。
同期信号Ｓyncには、映像データＶidの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、映像データの１画素分のタイミングを示すドットクロック信号が含まれる。
同期信号Ｓyncには、映像データＶidの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、映像データの１画素分のタイミングを示すドットクロック信号が含まれる。
【0015】
本実施形態において表示すべき画像の画素と表示領域１００における画素回路１１０とは一対一に対応する。
ホスト装置から供給される映像データＶidにおいて階調レベルで示される明るさの特性と、画素回路１１０に含まれるＯＬＥＤの輝度の特性とは、必ずしも一致しない。そこで、制御回路３０は、映像データＶidで指定される階調レベルに対応した輝度でＯＬＥＤを発光させるために、映像データＶidの８ビットを、本実施形態では例えば１０ビットにアップコンバージョンして、映像データＶdataとして出力する。このため、１０ビットの映像データＶdataは、映像データＶidで指定される階調レベルに対応したデータになる。
ホスト装置から供給される映像データＶidにおいて階調レベルで示される明るさの特性と、画素回路１１０に含まれるＯＬＥＤの輝度の特性とは、必ずしも一致しない。そこで、制御回路３０は、映像データＶidで指定される階調レベルに対応した輝度でＯＬＥＤを発光させるために、映像データＶidの８ビットを、本実施形態では例えば１０ビットにアップコンバージョンして、映像データＶdataとして出力する。このため、１０ビットの映像データＶdataは、映像データＶidで指定される階調レベルに対応したデータになる。
【0016】
なお、アップコンバージョンには、入力である映像データＶidの８ビットと、出力である映像データＶdataの１０ビットとの対応関係を予め記憶したルックアップテーブルが用いられる。また、制御回路３０は、各部を制御するために各種の制御信号を生成するが、詳細については後述する。
【0017】
走査線駆動回路１２０は、各種の信号を出力して、制御回路３０による制御にしたがって、ｍ行ｎ列で配列する画素回路１１０を１行毎に駆動するための回路である。例えば、走査線駆動回路１２０は、１、２、３、…、（ｍ－１）、ｍ行目の走査線１２に、順に走査信号／Ｇwr(1)、／Ｇwr(2)、…、／Ｇwr(m-1)、／Ｇwr(m)を供給する。一般的には、ｉ行目の走査線１２に供給される走査信号が／Ｇwr(i)と表記される。走査線駆動回路１２０は、走査信号／Ｇwr(1)～／Ｇwr(m)の他にも各種の制御信号を出力するが、詳細については後述する。
【0018】
データ信号出力回路５０は、走査線駆動回路１２０によって選択された行に位置する画素回路１１０に向けて、輝度に応じた電圧信号を出力する回路である。詳細には、データ信号出力回路５０は、選択回路群５２、第１ラッチ回路群５４、第２ラッチ回路群５６、ｎ個のＤＡ変換回路５００、ｎ個のトランジスター５８およびｎ個の容量素子５９を含む。
選択回路群５２は、ｎ列と一対一に対応した選択回路５２０を含み、第１ラッチ回路群５４は、ｎ列と一対一に対応した第１ラッチ回路Ｌ１を含み、第２ラッチ回路群５６は、ｎ列と一対一に対応した第２ラッチ回路Ｌ２を含む。また、ｎ個のトランジスター５８およびｎ個の容量素子５９は、ｎ列に一対一に対応する。
選択回路群５２は、ｎ列と一対一に対応した選択回路５２０を含み、第１ラッチ回路群５４は、ｎ列と一対一に対応した第１ラッチ回路Ｌ１を含み、第２ラッチ回路群５６は、ｎ列と一対一に対応した第２ラッチ回路Ｌ２を含む。また、ｎ個のトランジスター５８およびｎ個の容量素子５９は、ｎ列に一対一に対応する。
【0019】
すなわち、各例に対応して、選択回路５２０、第１ラッチ回路Ｌ１、第２ラッチ回路Ｌ２、ＤＡ変換回路５００、トランジスター５８および容量素子５９の組が設けられる。ここで、ｊ列目の選択回路５２０は、制御回路３０から出力される映像データＶdataのうち、ｊ列目の映像データの選択をｊ列目の第１ラッチ回路Ｌ１に指示し、ｊ列目の第１ラッチ回路Ｌ１は、当該指示にしたがって映像データＶdataをラッチする。ｊ列目の第２ラッチ回路Ｌ２は、ｊ列目の第１ラッチ回路Ｌ１によりラッチされた映像データＶdataを、制御回路３０による制御にしたがって後述する書込期間においてｊ列目のＤＡ変換回路５００に出力する。
【0020】
ｊ列目のＤＡ変換回路５００は、ｊ列目の第２ラッチ回路Ｌ２から出力された１０ビットの映像データＶdataをアナログのデータ信号に変換し、ｊ列目のデータ信号出力線１４ｃおよび容量素子５９を順に介してデータ線１４に出力する。換言すれば、データ信号出力線１４ｃはデータ線１４と一対一に対応して設けられ、ｊ列目のＤＡ変換回路５００における出力端は、ｊ列目のデータ信号出力線１４ｃに接続され、ｊ列目の容量素子５９の一端はｊ列目のデータ信号出力線１４ｃに接続され、ｊ列目の容量素子５９の他端はｊ列目のデータ線１４に接続される。
なお、各列のＤＡ変換回路５００の出力段には、実際には特に図示しないが、アナログに変換したデータ信号を、電源電圧を用いて電流増幅するアンプが設けられる。すなわち、ｊ列目のデータ信号出力線１４ｃには、ｊ列目のＤＡ変換回路５００によって変換されたアナログのデータ信号が、ｊ列目のアンプによって増幅されてデータ信号出力線１４ｃに供給される。
なお、各列のＤＡ変換回路５００の出力段には、実際には特に図示しないが、アナログに変換したデータ信号を、電源電圧を用いて電流増幅するアンプが設けられる。すなわち、ｊ列目のデータ信号出力線１４ｃには、ｊ列目のＤＡ変換回路５００によって変換されたアナログのデータ信号が、ｊ列目のアンプによって増幅されてデータ信号出力線１４ｃに供給される。
【0021】
ｊ列目に対応するトランジスター５８のソースノードは電位Ｖrefの給電線に接続され、トランジスター５８のドレインノードは当該ｊ列目のデータ信号出力線１４ｃに接続される。また、各列におけるトランジスター５８のゲートノードには、制御回路３０による制御信号／Ｇrefが共通に供給される。
【0022】
オフセット回路６０は、データ線１４に一対一に対応して設けられた、ＮＯＴ回路６２および容量素子６４の組の集合体である。各列のＮＯＴ回路６２における電源電圧のうち、高位は電位Ｖadであり、低位は電圧ゼロの基準である電位Ｇndである。また、各列におけるＮＯＴ回路６２の入力端には制御信号Ｇadが共通に供給される。ｊ列目のＮＯＴ回路６２の出力端は、当該ｊ列目における容量素子６４の一端に接続され、ｊ列目における容量素子６４の他端は、当該ｊ列目のデータ線１４に接続される。
【0023】
初期化回路７０は、データ線１４に一対一に対応して設けられたトランジスター７２の集合体である。ｊ列目に対応するトランジスター７２のソースノードは電位Ｖiniの給電線に接続され、トランジスター７２のドレインノードは当該ｊ列目のデータ線１４に接続される。また、各列におけるトランジスター７２のゲートノードには、制御回路３０による制御信号／Ｇiniが共通に供給される。
【0024】
図において１、２、…、（ｎ－１）、ｎ列目におけるデータ線１４の電位が、順にＶd(1)、Ｖd(2)、…、Ｖd(n-1)、Ｖd(n)と表記される。一般的には、ｊ列目におけるデータ線１４の電位はＶd(j)と表記される。
【0025】
図３は、画素回路１１０を示す回路図である。ｍ行ｎ列で配列する画素回路１１０は電気的にみれば互いに同一である。このため、画素回路１１０については、ｉ行ｊ列に位置する画素回路１１０で代表させて説明する。
【0026】
図に示されるように、画素回路１１０は、ＯＬＥＤ１３０と、ｐ型のトランジスター１２１～１２５と、容量素子１４０とを含む。トランジスター１２１～１２５は、例えばＭＯＳ型である。なお、ＭＯＳとは、Metal-Oxide-Semiconductor field-effect transistorの略称である。
また、ｉ行目の画素回路１１０には、走査信号／Ｇwr(i)のほか、制御信号／Ｇel(i)、／Ｇcmp(i)、／Ｇorst(i)が、走査線駆動回路１２０から供給される。
また、ｉ行目の画素回路１１０には、走査信号／Ｇwr(i)のほか、制御信号／Ｇel(i)、／Ｇcmp(i)、／Ｇorst(i)が、走査線駆動回路１２０から供給される。
【0027】
制御信号／Ｇel(i)とは、１、２、…、（ｍ－１）、ｍ行目に対応して順に供給される制御信号／Ｇel(1)、／Ｇel(2)、…、／Ｇel(m-1)、／Ｇel(m)を一般化して表記したものである。同様に、制御信号／Ｇcmp(i)は、１、２、…、（ｍ－１）、ｍ行目に対応して順に供給される制御信号／Ｇcmp(1)、／Ｇcmp(2)、…、／Ｇcmp(m-1)、／Ｇcmp(m)を一般化して表記したものである。制御信号／Ｇorst(i)についても同様であり、１、２、…、（ｍ－１）、ｍ行目に対応して順に供給される制御信号／Ｇorst(1)、／Ｇorst(2)、…、／Ｇorst(m-1)、／Ｇorst(m)を一般化して表記したものである。
【0028】
ＯＬＥＤ１３０は、画素電極１３１と共通電極１３３とで発光機能層１３２を挟持した表示素子である。画素電極１３１はアノードとして機能し、共通電極１３３はカソードとして機能する。なお、共通電極１３３は光透過性を有する。ＯＬＥＤ１３０において、アノードからカソードに向かって電流が流れると、アノードから注入された正孔とカソードから注入された電子とが発光機能層１３２で再結合して励起子が生成され、白色光が発生する。
【0029】
カラー表示とする場合、発生した白色光が、例えば図示省略された反射層と半反射半透過層とで構成された光共振器にて共振し、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの色に対応して設定された共振波長で出射する。光共振器から光の出射側には当該色に対応したカラーフィルターが設けられる。したがって、ＯＬＥＤ１３０からの出射光は、光共振器およびカラーフィルターによる着色を順に経て、観察者に視認される。なお、光共振器は図示省略されている。また、電気光学装置１０が単に明暗のみの単色画像を表示する場合には、上記カラーフィルターが省略される。
【0030】
ｉ行ｊ列における画素回路１１０のトランジスター１２１にあっては、ゲートノードｇがトランジスター１２２のドレインノードに接続され、ソースノードｓが、電位Ｖelが供給される給電線１１６に接続され、ドレインノードｄがトランジスター１２３のソースノードおよびトランジスター１２４のソースノードに接続される。容量素子１４０にあっては、一端がトランジスター１２１のゲートノードｇに接続され、他端が給電線１１６に接続される。このため、容量素子１４０は、トランジスター１２１におけるゲートノードｇおよびソースノードｓの間の電圧を保持する。
なお、容量素子１４０の他端は、給電線１１６以外であっても、電位がほぼ一定に保たれていればよいので、他の給電線に接続されてもよい。また、電位Ｖelは、電源電圧の高位電位として用いられる。
なお、容量素子１４０の他端は、給電線１１６以外であっても、電位がほぼ一定に保たれていればよいので、他の給電線に接続されてもよい。また、電位Ｖelは、電源電圧の高位電位として用いられる。
【0031】
本実施形態において、容量素子１４０として、例えば、トランジスターの半導体層（下部の電極）とゲート電極層（上部の電極）とでトランジスターのゲート絶縁層を挟持することによって形成される、いわゆるＭＯＳ容量が用いられる。なお、容量素子１４０としては、トランジスター１２１のゲートノードｇの寄生容量を用いてもよいし、半導体基板において互いに異なる導電層で絶縁層を挟持することによって形成される、いわゆるメタル容量を用いてもよい。
【0032】
ｉ行ｊ列における画素回路１１０のトランジスター１２２にあっては、ゲートノードがｉ行目の走査線１２に接続され、ソースノードが当該ｊ列目のデータ線１４に接続される。ｉ行ｊ列における画素回路１１０のトランジスター１２３にあっては、ゲートノードに制御信号／Ｇcmp(i)が供給され、ドレインノードが当該ｊ列目のデータ線１４に接続される。ｉ行ｊ列における画素回路１１０のトランジスター１２４にあっては、ゲートノードに制御信号／Ｇel(i)が供給され、ドレインノードがＯＬＥＤ１３０のアノードである画素電極１３１およびトランジスター１２５のドレインノードに接続される。
ｉ行ｊ列における画素回路１１０のトランジスター１２５にあっては、ゲートノードに制御信号／Ｇorst(i)が供給され、ソースノードが、電位Ｖorstが供給されている電源配線である給電線に接続される。
ｉ行ｊ列における画素回路１１０のトランジスター１２５にあっては、ゲートノードに制御信号／Ｇorst(i)が供給され、ソースノードが、電位Ｖorstが供給されている電源配線である給電線に接続される。
【0033】
電位Ｖorstは、例えば電位Ｇnd、または、電位Ｇndに近い低位の電位である。具体的には、電位Ｖorstは、ＯＬＥＤ１３０における画素電極１３１に給電された場合に、当該ＯＬＥＤ１３０に電流が流れない程度の電位である。ＯＬＥＤ１３０のカソードとして機能する共通電極１３３には、電位Ｖctが給電される。
なお、本説明において「電気的に接続され」または単に「接続され」とは、２以上の要素間の直接的または間接的な接続または結合を意味し、例えば半導体基板において２以上の要素間が直接的ではなくても、異なる配線層およびコンタクトホールを介して結合されることも含む。
なお、本説明において「電気的に接続され」または単に「接続され」とは、２以上の要素間の直接的または間接的な接続または結合を意味し、例えば半導体基板において２以上の要素間が直接的ではなくても、異なる配線層およびコンタクトホールを介して結合されることも含む。
【0034】
次に、電気光学装置１０における動作について説明する。
【0035】
図４は、電気光学装置の動作を説明するためのタイミングチャートである。電気光学装置１０では、ｍ行の走査線１２がフレーム（Ｖ）の期間に１、２、３、…、ｍ行目という順番で１行ずつ走査される。詳細には、図に示されるように、走査信号／Ｇwr(1)、／Ｇwr(2)、…、／Ｇwr(m-1)、／Ｇwr(m)が、走査線駆動回路１２０によって水平走査期間（Ｈ）毎に、順次排他的にＬレベルになる。
【0036】
本説明において１フレーム（Ｖ）の期間とは、映像データＶidで指定される画像の１コマを表示するのに要する期間をいう。１フレーム（Ｖ）の期間の長さは、垂直同期期間と同じであれば、例えば同期信号Ｓyncに含まれる垂直同期信号の周波数が６０Ｈｚであれば、当該垂直同期信号の１周期分に相当する１６．７ミリ秒である。また、水平走査期間（Ｈ）とは、１フレーム（Ｖ）の期間から垂直帰線期間を除いた期間を、ｍで割った期間であり、端的にいえば、走査信号／Ｇwr(1)～／Ｇwr(m)が順にＬレベルになる時間の間隔である。
【0037】
本実施形態に係る電気光学装置１０において１つの水平走査期間（Ｈ）は、時間の順に初期化期間（Ａ）、補償期間（Ｂ）、オフセット期間（Ｃ）および書込期間（Ｄ）の４つの期間に分けられる。また、画素回路１１０の動作としては、上記４つの期間とは別に、さらに発光期間（Ｅ）が加わる。
【0038】
各水平走査期間（Ｈ）のうち、初期化期間（Ａ）では、制御信号／ＧiniがＬレベルであり、制御信号ＧadがＨレベルであり、制御信号／ＧrefがＬレベルである。補償期間（Ｂ）では、制御信号／ＧiniがＨレベルに変化し、制御信号ＧadがＨレベルを維持し、制御信号／ＧrefがＬレベルを維持する。オフセット期間（Ｃ）では、制御信号／ＧiniがＨレベルを維持し、制御信号ＧadがＬレベルに変化し、制御信号／ＧrefがＬレベルを維持する。書込期間（Ｄ）では、制御信号／ＧiniがＨレベルを維持し、制御信号ＧadがＬレベルを維持し、制御信号／ＧrefがＨレベルに変化する。
【0039】
水平走査期間（Ｈ）における動作についてｉ行目を例にとって説明する。また、画素回路１１０については、ｉ行ｊ列の画素回路１１０を例にとって説明する。
【0040】
ｉ行目の水平走査期間（Ｈ）において、走査信号／Ｇwr(i)がＬレベルに変化すると、ｉ行目の初期化期間（Ａ）が開始する。初期化期間（Ａ）は、（ｉ－１）行目の水平走査期間（Ｈ）において各部に残存する電圧または電荷をリセットするための期間である。
【0041】
ｉ行目の初期化期間（Ａ）では、走査信号／Ｇwr(i)がＬレベルであり、制御信号／Ｇcmp(i)がＨレベルであり、制御信号／Ｇel(i)がＨレベルであり、制御信号／Ｇorst(i)がＬレベルである。
このため、ｉ行目の画素回路１１０ではトランジスター１２４がオフ状態になり、トランジスター１２５がオン状態になるので、ＯＬＥＤ１３０のアノードである画素電極１３１は電位Ｖorstになる。このため、当該ＯＬＥＤ１３０が消灯するとともに、画素電極１３１が電位Ｖorstにリセットされる。なお、画素電極１３１をリセットするのは、ＯＬＥＤ１３０には容量が寄生するので、直前の発光期間に印加された電圧の影響を排除するためである。
このため、ｉ行目の画素回路１１０ではトランジスター１２４がオフ状態になり、トランジスター１２５がオン状態になるので、ＯＬＥＤ１３０のアノードである画素電極１３１は電位Ｖorstになる。このため、当該ＯＬＥＤ１３０が消灯するとともに、画素電極１３１が電位Ｖorstにリセットされる。なお、画素電極１３１をリセットするのは、ＯＬＥＤ１３０には容量が寄生するので、直前の発光期間に印加された電圧の影響を排除するためである。
【0042】
また、ｉ行目の初期化期間（Ａ）では、各列のトランジスター７２がオン状態であるので、各列のデータ線１４は電位Ｖiniになる。ｉ行目の初期化期間（Ａ）においてｉ行目の画素回路１１０では、トランジスター１２２がオン状態であるので、データ線１４の電位Ｖiniは、当該画素回路１１０のトランジスター１２１のゲートノードｇに到達する。ただし、当該画素回路１１０のトランジスター１２４がオフ状態であるので、トランジスター１２１のソースノードからドレインノードに向けて電流が流れることはない。
【0043】
ｉ行目の初期化期間（Ａ）では、各列のトランジスター５８がオン状態であるので、各列のデータ信号出力線１４ｃが電位Ｖrefになる。ｉ行目の初期化期間（Ａ）では、各列のデータ線１４が電位Ｖiniであるので、各列の容量素子５９は、電圧（Ｖini－Ｖref）に充電される。ｉ行目の初期化期間（Ａ）では、各列のＮＯＴ回路６２の出力端が、すなわち各列の容量素子６４における一端が、電位Ｇndであるので、各列の容量素子６４は、電圧（Ｖini－Ｇnd）に充電される。
【0044】
初期化期間（Ａ）の終了後、補償期間（Ｂ）になる。補償期間（Ｂ）は、ｉ行目に位置するｎ個の画素回路１１０において、各トランジスター１２１のゲートノードｇを、当該トランジスター１２１の閾値電圧に相当する閾値相当電位に収束させるための期間である。
【0045】
ｉ行目の初期化期間（Ｂ）では、走査信号／Ｇwr(i)がＬレベルを維持し、制御信号／Ｇcmp(i)がＬレベルに変化し、制御信号／Ｇel(i)がＨレベルを維持し、制御信号／Ｇorst(i)がＬレベルを維持する。また、ｉ行目の補償期間（Ｂ）では、各列のトランジスター７２がオフ状態に変化する。
ｉ行目の画素回路１１０では、トランジスター１２２のオン状態によってトランジスター１２１のゲートノードｇが電位Ｖiniである。ゲートノードｇが電位Ｖiniの状態で、トランジスター１２３がオン状態になるため、トランジスター１２１がダイオード接続になる。したがって、当該トランジスター１２１におけるゲートノードｇおよびソースノードｓの間の電圧は、当該トランジスター１２１の閾値電圧Ｖth（近い電圧）に収束する。すなわち、トランジスター１２１におけるゲートノードｇおよびデータ線１４の電位は閾値相当電位に収束する。
ｉ行目の画素回路１１０では、トランジスター１２２のオン状態によってトランジスター１２１のゲートノードｇが電位Ｖiniである。ゲートノードｇが電位Ｖiniの状態で、トランジスター１２３がオン状態になるため、トランジスター１２１がダイオード接続になる。したがって、当該トランジスター１２１におけるゲートノードｇおよびソースノードｓの間の電圧は、当該トランジスター１２１の閾値電圧Ｖth（近い電圧）に収束する。すなわち、トランジスター１２１におけるゲートノードｇおよびデータ線１４の電位は閾値相当電位に収束する。
【0046】
ｉ行目の補償期間（Ｂ）では、各列のトランジスター５８がオン状態を維持するので、各列のデータ信号出力線１４ｃが電位Ｖrefに保たれる。ｉ行目の補償期間（Ｂ）では、各列のデータ線１４は閾値相当電位に収束するので、各列の容量素子５９では、一端が電位Ｖrefであって、他端が閾値収束電位の状態で充電される。
【0047】
本実施形態では、補償期間（Ｂ）の終了後、オフセット期間（Ｃ）になる。オフセット期間（Ｃ）は、トランジスター１２１におけるゲートノードｇの電位を所定電位だけオフセット（シフト）するための期間である。
ｉ行目のオフセット期間（Ｃ）では、走査信号／Ｇwr(i)がＬレベルを維持し、制御信号／Ｇcmp(i)がＨレベルに変化し、制御信号／Ｇel(i)がＨレベルを維持し、制御信号／Ｇorst(i)がＬレベルを維持する。
ｉ行目のオフセット期間（Ｃ）では、走査信号／Ｇwr(i)がＬレベルを維持し、制御信号／Ｇcmp(i)がＨレベルに変化し、制御信号／Ｇel(i)がＨレベルを維持し、制御信号／Ｇorst(i)がＬレベルを維持する。
【0048】
また、ｉ行目のオフセット期間（Ｂ）では、各列のトランジスター５８がオン状態を維持し、各列のトランジスター７２がオフ状態を維持して、制御信号ＧadがＬレベルに反転する。このため、各列の容量素子の一端は電位Ｇndから電位Ｖadに上昇する。この電位上昇は、容量素子６４を介してデータ線１４の電位を上昇させる。ｉ行目のオフセット期間（Ｃ）では、ｉ行目の画素回路１１０におけるトランジスター１２２がオン状態であるので、データ線１４の電位が上昇すると、当該ｉ行目の画素回路１１０におけるトランジスター１２１のゲートノードｇの電位も上昇する。
【0049】
オフセット期間におけるデータ線１４およびゲートノードｇの電位変化分は、容量素子６４における一端における電位変化分に、「合成容量値」に対する容量素子６４の容量値の比を、乗じた値である。ここでいう「合成容量値」とは、容量素子５９、６４、１４０およびデータ線１４の寄生容量による合成容量の容量値である。なお、容量素子１４０の容量値は、他の容量値と比較して十分に小さい場合には、無視することができる。
【0050】
本実施形態では、オフセット期間（Ｃ）の終了後、書込期間（Ｄ）になる。書込期間（Ｄ）は、ｉ行目に位置するｎ列分の画素回路１１０において、各トランジスター１２１のゲートノードｇに、輝度に応じた電圧を印加するための期間である。
【0051】
ｉ行目の書込期間（Ｄ）では、走査信号／Ｇwr(i)がＬレベルを維持し、制御信号／Ｇcmp(i)がＨレベルを維持し、制御信号／Ｇel(i)がＨレベルを維持し、制御信号／Ｇorst(i)がＬレベルを維持する。このため、ｉ行目の画素回路１１０においてトランジスター１２２～１２５のオンまたはオフ状態はオフセット期間（Ｃ）から変化しない。
【0052】
ただし、書込期間（Ｄ）では、制御信号／ＧrefがＨレベルに反転するので、各列のトランジスター５８がオフ状態に変化する。また、各列のＤＡ変換回路５００には、ｉ行目であって、列に対応する１０ビットの映像データＶdataが供給される。このため、ＤＡ変換回路５００は、ｉ行目であって列に対応した輝度レベルに応じた電位のデータ信号をデータ信号出力線１４ｃに出力する。
各列における容量素子５９の一端は、電位Ｖrefからデータ信号の電位に上昇する。この電位上昇は、当該容量素子５９、データ線１４およびトランジスター１２２を順に介してトランジスター１２１のゲートノードｇに到達する。
書込期間におけるゲートノードｇの電位変化分は、容量素子５９の一端における電位上昇分に、「合成容量値」に対する容量素子５９の容量値の比を、乗じた値である。
各列における容量素子５９の一端は、電位Ｖrefからデータ信号の電位に上昇する。この電位上昇は、当該容量素子５９、データ線１４およびトランジスター１２２を順に介してトランジスター１２１のゲートノードｇに到達する。
書込期間におけるゲートノードｇの電位変化分は、容量素子５９の一端における電位上昇分に、「合成容量値」に対する容量素子５９の容量値の比を、乗じた値である。
【0053】
走査信号／Ｇwr(i)がＨレベルに変化したときに、ｉ行目の書込期間（Ｄ）が終了する。走査信号／Ｇwr(i)がＨレベルになると、ｉ行ｊ列の画素回路１１０ではトランジスター１２２がオフ状態になるが、ゲートノードｇの電位と電位Ｖelとの差の電圧は、容量素子１４０に保持される。
【0054】
書込期間（Ｄ）の終了後、例えば１水平走査期間経過後に発光期間（Ｅ）になる。発光期間（Ｅ）は、書込期間（Ｄ）に保持されたゲートノードｇの電位に応じた電流をＯＬＥＤ１３０に流して発光させるための期間である。
ｉ行目の発光期間（Ｅ）の前に、制御信号／Ｇorst(i)がＨレベルになるので、トランジスター１２５がオフ状態になる。また、ｉ行目の発光期間（Ｅ）に至ると、制御信号／Ｇel(i)がＬレベルに反転するので、トランジスター１２４がオン状態になる。このため、ＯＬＥＤ１３０には、容量素子１４０により保持されたゲートノードｇの電位に応じた電流がトランジスター１２１によって流れる。このため、当該ＯＬＥＤ１３０が、当該電流に応じた光学状態、すなわち、電流に応じた輝度で発光する。容量素子１４０により保持されたゲートノードｇの電位は、トランジスター１２２を介して供給されたデータ線１４の電位である。換言すると、当該ＯＬＥＤ１３０は、当該データ線１４の電位に応じた輝度で発光する。
ｉ行目の発光期間（Ｅ）の前に、制御信号／Ｇorst(i)がＨレベルになるので、トランジスター１２５がオフ状態になる。また、ｉ行目の発光期間（Ｅ）に至ると、制御信号／Ｇel(i)がＬレベルに反転するので、トランジスター１２４がオン状態になる。このため、ＯＬＥＤ１３０には、容量素子１４０により保持されたゲートノードｇの電位に応じた電流がトランジスター１２１によって流れる。このため、当該ＯＬＥＤ１３０が、当該電流に応じた光学状態、すなわち、電流に応じた輝度で発光する。容量素子１４０により保持されたゲートノードｇの電位は、トランジスター１２２を介して供給されたデータ線１４の電位である。換言すると、当該ＯＬＥＤ１３０は、当該データ線１４の電位に応じた輝度で発光する。
【0055】
なお、図４は、発光期間（Ｅ）が連続した例であるが、制御信号／Ｇel(i)がＬレベルになる期間は、間欠的であってもよいし、輝度調整に応じて調整されてもよい。また、発光期間（Ｅ）における制御信号／Ｇel(i)のレベルについては、ＨレベルとＬレベルとの中間的なレベルを用いてもよい。
【0056】
ｉ行目の水平走査期間（Ｈ）において、１～ｎ列の画素回路１１０について同様な動作が実行される。また、図４では、ｉ行目の水平走査期間（Ｈ）について着目し、当該水平走査期間（Ｈ）の動作について説明したが、同様な動作は、１、２、３、…、ｍ行目の水平走査期間（Ｈ）について順次実行される。
【0057】
ｉ行ｊ列の画素回路１１０にけるゲートノードｇの電位は、補償期間（Ｂ）における閾値相当電位から、オフセット期間（Ｃ）において電位変化分だけ上昇させ、この後の書込期間（Ｄ）においてｉ行ｊ列の階調レベルに応じて変化させた電位である。同様な動作が他の画素回路１１０でも実行されるので、実施形態では、ｍ行ｎ列のすべての画素回路１１０にわたってトランジスター１２１の閾値が補償された状態で、ＯＬＥＤ１３０に階調レベルに応じた電流が流れることになる。したがって、本実施形態では、輝度のばらつきが小さくなる結果、高品位な表示が可能になる。
【0058】
実施形態では、ｉ行目の水平走査期間（Ｈ）において、ｊ列目のデータ線１４の電位Ｖd(j)は、図５（ａ）に示される通りになる。詳細には、電位Ｖ(j)は、初期化期間（Ａ）において電位Ｖiniになり、補償期間（Ｂ）の終期において閾値相当電位（Ｖel－Ｖth）に収束し、オフセット期間（Ｃ）において閾値相当電位から電位変化分だけ上昇する。なお、電位変化分を便宜的にＶofsとすると、オフセット期間（Ｃ）においてオフセットされた電位は（Ｖel－Ｖth＋Ｖofs）と表すことができる。電位Ｖ(j)は、書込期間（Ｄ）において電位（Ｖel－Ｖth＋Ｖofs）から、白の相当にする電位Ｖwtから黒に相当する電位Ｖbkまでの範囲で、すなわち階調レベルに応じた電位へと、変化する。
【0059】
なお、黒に相当する電位Ｖbkとは、最低の階調レベルに相当する電位であり、白に相当する電位Ｖwtとは、最高の階調レベルに相当する電位である。また、本実施形態において、ｉ行目の水平走査期間（Ｈ）では、走査信号／Ｇwr(i)がＬレベルであるので、ｉ行目の画素回路１１０においてトランジスター１２２がオン状態である。このため、ｉ行目の水平走査期間（Ｈ）において、データ線１４の電位Ｖd(j)は、ｉ行ｊ列の画素回路１１０におけるゲートノードｇの電位と等しい。
【0060】
ここで、説明の便宜上、実施形態に対する比較例について説明する。比較例は、構成でいえば、オフセット回路６０を有しない構成であり、オフセット期間（Ｃ）が存在しない。このため、比較例では、ｉ行目の水平走査期間（Ｈ）において、ｊ列目のデータ線１４の電位Ｖd(j)は、図５（ｂ）に示される通りになる。詳細には、電位Ｖ(j)は、初期化期間（Ａ）において電位Ｖiniになり、補償期間（Ｂ）の終期において閾値相当電位（Ｖel－Ｖth）に収束し、書込期間（Ｄ）において電位（Ｖel－Ｖth）から、白の相当にする電位Ｖwtから黒に相当する電位Ｖbkまでの範囲で変化する。
比較例では、黒に相当する電位が、実施例と比較して低くなるので、ＯＬＥＤ１３０に微小電流が流れて発光してしまい、最低階調が明るく表現されて、コントラスト比が低下してしまう。
比較例では、黒に相当する電位が、実施例と比較して低くなるので、ＯＬＥＤ１３０に微小電流が流れて発光してしまい、最低階調が明るく表現されて、コントラスト比が低下してしまう。
【0061】
比較例のように、オフセットしないで、書込期間（Ｄ）において黒に相当する電位Ｖbkを電位Ｖel程度まで高くするためは、図６に示されるように、電位Ｖrefを低くするとともに、ＤＡ変換回路５００における出力段のアンプから出力される黒相当電位を高くする必要がある。このためには、書込期間（Ｄ）において、当該黒相当電位が、カップリング容量である容量素子５９およびデータ線１４を順に介してゲートノードｇに到達したときに、電位Ｖel程度になるように、容量素子５９の容量値を設計する必要がある。
ＤＡ変換回路５００における出力段のアンプは、電源電圧（Ｖel－Ｇnd）で駆動されるので、アンプの出力電圧の範囲は、当該電源電圧よりも狭くなる。上記設計のように、アンプから出力される最高電位（黒相当電位）が、ゲートノードｇに到達するときに、電位Ｖel程度になるように容量素子５９の容量値を設計すると、アンプから出力される最低電位（白相当電位）が、ゲートノードｇに到達するときに必要以上に高くなってしまうことがある。
ＤＡ変換回路５００における出力段のアンプは、電源電圧（Ｖel－Ｇnd）で駆動されるので、アンプの出力電圧の範囲は、当該電源電圧よりも狭くなる。上記設計のように、アンプから出力される最高電位（黒相当電位）が、ゲートノードｇに到達するときに、電位Ｖel程度になるように容量素子５９の容量値を設計すると、アンプから出力される最低電位（白相当電位）が、ゲートノードｇに到達するときに必要以上に高くなってしまうことがある。
【0062】
また、黒相当電位が電位Ｖel程度になるように容量素子５９の容量値を設計すると、容量素子５９として大きな容量値が必要になる。容量素子５９はデータ線１４毎に設けられるので、容量素子５９として大きな容量値が要求されると、広い面積が必要になるので、データ線１４の狭ピッチ化を阻害する要因になるだけでなく、チップサイズの増大に繋がってしまう。
【0063】
これに対して、本実施形態では、図５（ａ）に示されるように、オフセット期間（Ｃ）において、閾値相当電位（Ｖel－Ｖth）から電位変化分Ｖofsだけ高められ、書込期間（Ｄ）において、アンプの最高電位である黒相当電位が容量素子５９およびデータ線１４を順に介してゲートノードｇに到達する。したがって、本実施形態によれば、黒相当電位が電位Ｖel程度になるように容量素子５９の容量値を設計する必要がないので、データ線１４の狭ピッチ化（細密化）が容易になるだけでなく、チップサイズの増大を回避することができる。
【0064】
第１実施形態では、各行の水平走査期間（Ｈ）において、オフセット期間（Ｃ）の後が書込期間（Ｄ）であったが、この順は入れ替えてもよい。そこで、先に書込期間（Ｄ）があり、この後にオフセット期間（Ｃ）とした第２実施形態について説明する。
【0065】
図７は、第２実施形態に係る電気光学装置１０の動作を示すタイミングチャートである。第２実施形態では、図に示されるように、オフセット期間（Ｃ）と書込期間（Ｄ）との時間的な先後が第１実施形態（図４参照）と入れ替わっている。
詳細には、第２実施形態では、補償期間（Ｂ）の後に、書込期間（Ｄ）となる。
このため、ｉ行目の水平走査期間（Ｈ）において、ｊ列目のデータ線の電位Ｖd(j)は、
書込期間（Ｄ）において、補償期間（Ｂ）の終期における閾値相当電位から、階調レベルに応じた電位（Ｂk～Ｗtの範囲の電位）に変化し、その後、オフセット期間（Ｃ）において、電位変化分Ｖofsだけオフセットにより上昇する。
詳細には、第２実施形態では、補償期間（Ｂ）の後に、書込期間（Ｄ）となる。
このため、ｉ行目の水平走査期間（Ｈ）において、ｊ列目のデータ線の電位Ｖd(j)は、
書込期間（Ｄ）において、補償期間（Ｂ）の終期における閾値相当電位から、階調レベルに応じた電位（Ｂk～Ｗtの範囲の電位）に変化し、その後、オフセット期間（Ｃ）において、電位変化分Ｖofsだけオフセットにより上昇する。
【0066】
なお、オフセット期間（Ｃ）による電位変化と書込期間（Ｄ）による電位変化とは、時間的な先後だけが異なる。このため、水平走査期間（Ｈ）の終了時におけるゲートノードｇの電位は、第１実施形態と同一である。
このため、第２実施形態においても、第１実施形態と同様に、狭ピッチ化が容易になるだけでなく、チップサイズの増大を回避することができる。
このため、第２実施形態においても、第１実施形態と同様に、狭ピッチ化が容易になるだけでなく、チップサイズの増大を回避することができる。
【0067】
第１実施形態または第２実施形態では、データ線１４の各列に対応して、容量素子５９およびＤＡ変換回路５００等が設けられる。このため、データ線１４の狭ピッチ化につれて、半導体基板において容量素子５９およびＤＡ変換回路５００等を１列毎に配置することが困難になる。このため、容量素子５９およびＤＡ変換回路５００等の配置を工夫すると、今度は、データ線１４の寄生容量が列毎に異なってしまい、表示品位の低下を招く。
そこで、データ線１４の寄生容量が列毎に異なっていても、表示品位の低下を抑えた第３実施形態について説明する。
そこで、データ線１４の寄生容量が列毎に異なっていても、表示品位の低下を抑えた第３実施形態について説明する。
【0068】
図８は、第３実施形態に係る電気光学装置１０の電気的な構成について、各要素の配置とともに示す図である。
第３実施形態では、表示領域１００において、画素回路１１０Ｒ、１１０Ｇおよび１１０Ｂは、ｍ行で配列する走査線１２と、ｎ列で配列するデータ線１４Ｒ、１４Ｇまたは１４Ｂとに対応して次のように設けられる。詳細には、赤の画素回路１１０Ｒが、ｉ行目の走査線１２と（ｊ－２）列目のデータ線１４Ｒとの交差に対応して設けられる。緑の画素回路１１０Ｇは、ｉ行目の走査線１２と（ｊ－１）列目のデータ線１４Ｇとの交差に対応して設けられる。青の画素回路１１０Ｂは、ｉ行目の走査線１２とｊ列目のデータ線１４Ｂとの交差に対応して設けられる。
第３実施形態では、表示領域１００において、画素回路１１０Ｒ、１１０Ｇおよび１１０Ｂは、ｍ行で配列する走査線１２と、ｎ列で配列するデータ線１４Ｒ、１４Ｇまたは１４Ｂとに対応して次のように設けられる。詳細には、赤の画素回路１１０Ｒが、ｉ行目の走査線１２と（ｊ－２）列目のデータ線１４Ｒとの交差に対応して設けられる。緑の画素回路１１０Ｇは、ｉ行目の走査線１２と（ｊ－１）列目のデータ線１４Ｇとの交差に対応して設けられる。青の画素回路１１０Ｂは、ｉ行目の走査線１２とｊ列目のデータ線１４Ｂとの交差に対応して設けられる。
【0069】
画素回路１１０Ｒは、出射される光に赤色成分を含むＯＬＥＤ１３０を含み、画素回路１１０Ｇは、出射される光に緑色成分を含むＯＬＥＤ１３０を含み、画素回路１１０Ｂは、出射される光に青色成分を含むＯＬＥＤ１３０を含む。行が同一であって互いに隣り合う画素回路１１０Ｒ、１１０Ｇおよび画素回路１１０Ｂから出射する光の加法混色によって１個のカラー画素が表現される。したがって、本実施形態は、カラー画素でみれば、縦ｍ行×横（ｎ／３）列でマトリクス配列する画像を表示することになる。
【0070】
第３実施形態では、データ信号出力回路５０が、データ線１４Ｒに対応する回路群５１Ｒ、データ線１４Ｇに対応する回路群５１Ｇ、および、データ線１４Ｂに対応する回路群５１Ｂとして、簡略化されて表示される。
詳細には、回路群５１Ｒ、５１Ｇ、５１Ｂは、選択回路５２０、第１ラッチ回路Ｌ１、第２ラッチ回路Ｌ２、ＤＡ変換回路５００、トランジスター５８、データ信号出力線１４ｃおよび容量素子５９をまとめたものである。なお、図８では、ＤＡ変換回路５００、データ信号出力線１４ｃおよび容量素子５９のみが図示され、他の要素は、省略されている。
詳細には、回路群５１Ｒ、５１Ｇ、５１Ｂは、選択回路５２０、第１ラッチ回路Ｌ１、第２ラッチ回路Ｌ２、ＤＡ変換回路５００、トランジスター５８、データ信号出力線１４ｃおよび容量素子５９をまとめたものである。なお、図８では、ＤＡ変換回路５００、データ信号出力線１４ｃおよび容量素子５９のみが図示され、他の要素は、省略されている。
【0071】
第３実施形態では、回路群５１Ｒ、５１Ｇ、５１Ｂは、Ｙ方向に沿ってこの順で配置し、Ｘ方向に沿って、データ線１４Ｒ、１４Ｇおよび１４Ｂの３列分のピッチで配置する。このような配置では、平面視で、データ線１４Ｇは回路群５１Ｒを通過し、データ線１４Ｂは回路群５１Ｒおよび５１Ｇを通過する。このため、第３実施形態では、データ線１４Ｒ、１４Ｇおよび１４Ｂの長さが、この順で短くなっている。データ線１４Ｒ、１４Ｇおよび１４Ｂの長さが異なると、データ線１４Ｒ、１４Ｇおよび１４Ｂに寄生する容量値も異なることになる。具体的には、データ線１４Ｒ、１４Ｇ、１４Ｂの寄生容量が、
１４Ｒ＜１４Ｇ＜１４Ｂ
という関係になる。
１４Ｒ＜１４Ｇ＜１４Ｂ
という関係になる。
【0072】
上述したように、オフセット期間におけるゲートノードｇの電位変化分Ｖofsは、容量素子６４における一端における電位変化分に、「合成容量値」に対する容量素子６４の容量値の比を、乗じた値である。
第３実施形態では、データ線１４Ｒ、１４Ｇ、１４Ｂに寄生する容量値が異なるので、なんらかの対策を施されなければ、電位変化分Ｖofsは、データ線１４Ｒ、１４Ｇ、１４Ｂ毎に異なることになり、色ズレが発生して、表示品位の低下が免れない。
第３実施形態では、データ線１４Ｒ、１４Ｇ、１４Ｂに寄生する容量値が異なるので、なんらかの対策を施されなければ、電位変化分Ｖofsは、データ線１４Ｒ、１４Ｇ、１４Ｂ毎に異なることになり、色ズレが発生して、表示品位の低下が免れない。
【0073】
そこで、第３実施形態では、オフセット回路６０における容量素子６４の容量値をデータ線１４Ｒ、１４Ｇ、１４Ｂ毎に異ならせることにした。詳細には、オフセット回路６０における容量素子６４のうち、データ線１４Ｒに対応したものを容量素子６４Ｒとし、データ線１４Ｇに対応したものを容量素子６４Ｇとし、データ線１４Ｂに対応したものを容量素子６４Ｂとした。また、容量素子６４Ｒ、６４Ｇ、６４Ｂの容量値は次のような関係にある。すなわち、
６４Ｒ＜６４Ｇ＜６４Ｂ
という関係にある。
６４Ｒ＜６４Ｇ＜６４Ｂ
という関係にある。
【0074】
オフセット期間におけるゲートノードｇの電位変化分Ｖofsは、容量素子６４Ｒ／６４Ｇ／６４Ｂにおける一端における電位変化分に、「合成容量値」に対する容量素子６４の容量値の比を、乗じた値である。
第３実施形態では、データ線１４Ｒ／１４Ｇ／１４Ｂに寄生する容量値が順に大きくなるのに対応して、容量素子６４Ｒ／６４Ｇ／６４Ｂの容量値も順に大きくなるので、上記比は、データ線１４、１４Ｇ、１４Ｂにおいて揃えることができる。このため、第３実施形態では、各列の電位変化分Ｖofsを揃えることができる。
第３実施形態では、データ線１４Ｒ／１４Ｇ／１４Ｂに寄生する容量値が順に大きくなるのに対応して、容量素子６４Ｒ／６４Ｇ／６４Ｂの容量値も順に大きくなるので、上記比は、データ線１４、１４Ｇ、１４Ｂにおいて揃えることができる。このため、第３実施形態では、各列の電位変化分Ｖofsを揃えることができる。
【0075】
このように、第３実施形態によれば、データ線１４Ｒ、１４Ｇおよび１４Ｂの寄生容量が異なっていても、電位変化分Ｖofsを、データ線１４Ｒ、１４Ｇおよび１４Ｂで揃えることができる。このため、第３実施形態では、色ズレが抑えられて、表示品位の低下を抑えることができる。
【0076】
データ線１４Ｒ、１４Ｇ、１４Ｂの寄生容量が異なる場合、第３実施形態では、オフセット期間（Ｃ）における各列の電位変化分Ｖofsを揃えるために、容量素子６４Ｒ、６４Ｇ、６４の容量値を異ならせる手法を採用したが、これ以外の手法を用いても、各列の電位変化分Ｖofsを揃えることができる。
そこで、データ線１４の寄生容量が列毎に異なっていても、第３実施形態とは別の手法で各列の電位変化分Ｖofsを揃える第４実施形態について説明する。
そこで、データ線１４の寄生容量が列毎に異なっていても、第３実施形態とは別の手法で各列の電位変化分Ｖofsを揃える第４実施形態について説明する。
【0077】
図９は、第４実施形態に係る電気光学装置１０の電気的な構成について、各要素の配置とともに示す図である。
第４実施形態が、第３実施形態と共通する点および相違する点は、次の通りである。
すなわち、第４実施形態では、データ線１４Ｒ、１４Ｇ、１４Ｂの寄生容量が、１４Ｒ＜１４Ｇ＜１４Ｂという関係にある点において第３実施形態と共通である。ただし、第４実施形態では、第１に、オフセット回路６０における容量素子６４の容量値が同じである点、および、第２に、オフセット回路６０におけるＮＯＴ回路６２の電源電位が列毎に異なる点、において第３実施形態と相違する。
第４実施形態が、第３実施形態と共通する点および相違する点は、次の通りである。
すなわち、第４実施形態では、データ線１４Ｒ、１４Ｇ、１４Ｂの寄生容量が、１４Ｒ＜１４Ｇ＜１４Ｂという関係にある点において第３実施形態と共通である。ただし、第４実施形態では、第１に、オフセット回路６０における容量素子６４の容量値が同じである点、および、第２に、オフセット回路６０におけるＮＯＴ回路６２の電源電位が列毎に異なる点、において第３実施形態と相違する。
【0078】
第４実施形態のオフセット回路６０において、データ線１４Ｒに対応するＮＯＴ回路６２の電源電圧の高位は、電位ＶadRであり、データ線１４Ｇに対応するＮＯＴ回路６２の電源電圧の高位は、電位ＶadGであり、データ線１４Ｂに対応するＮＯＴ回路６２の電源電圧の高位は、電位ＶadBである。
【0079】
第４実施形態においても、データ線１４Ｒの寄生容量、データ線１４Ｇの寄生容量およびデータ線１４Ｂの寄生容量が、第３実施形態と同様に、１４Ｒ＜１４Ｇ＜１４Ｂという関係にあれば、電位ＶadR、ＶadGおよびＶadBは次のような関係にある。すなわち、
ＶadR＜ＶadG＜ＶadB
という関係にある。
ＶadR＜ＶadG＜ＶadB
という関係にある。
【0080】
オフセット期間におけるゲートノードｇの電位変化分Ｖofsは、容量素子６４における一端における電位変化分に、「合成容量値」に対する容量素子６４の容量値の比を、乗じた値である。容量素子６４における一端における電位変化分（他方の電極電位のシフト量）は、ＮＯＴ回路６２の電源電圧に等しい。データ線１４Ｒ、１４Ｇまたは１４Ｂに寄生する容量値が大きくなれば、比が小さくなるが、第４実施形態では、容量素子６４における一端における電位変化分が大きくなるので、各列の電位変化分Ｖofsを揃えることができる。
【0081】
このように、第４実施形態によれば、データ線１４Ｒ、１４Ｇおよび１４Ｂの寄生容量が異なっていても、電位変化分Ｖofsを、データ線１４Ｒ、１４Ｇおよび１４Ｂで揃えることができる。このため、第４実施形態では、第３実施形態と同様に、色ズレが抑えられて、表示品位の低下を抑えることができる。
【0082】
第１乃至第４実施形態に係る電気光学装置１０では、表示領域１００を基準にすると、Ｙ方向の反対方向に沿って、データ信号出力回路５０、オフセット回路６０および初期化回路７０が、この順で配置する構成であったが、この構成に限られない。そこで、オフセット回路６０の位置を変更した第５実施形態について説明する。
【0083】
図１０は、第５実施形態に係る電気光学装置１０の電気的な構成を示すブロック図である。第５実施形態に係る電気光学装置１０では、オフセット回路６０が、表示領域１００を基準にしてデータ信号出力回路５０および初期化回路７０の反対側に配置する。この構成によれば、半導体基板における表示領域１００の外側領域のうち、表示領域１００に対してＹ方向の領域幅、すなわちデータ信号出力回路５０等が設けられる領域においてＹ方向に沿った長さ、を縮小することができる。
【0084】
なお、第５実施形態では、オフセット回路６０が、表示領域１００を基準にしてデータ信号出力回路５０および初期化回路７０の反対側に配置する構成であったが、オフセット回路６０とともに初期化回路７０が、表示領域１００を基準にしてデータ信号出力回路５０の反対側に配置する構成であってもよい。この構成によれば、データ信号出力回路５０等が設けられる領域においてＹ方向に沿った長さをさらに縮小することができる。
【0085】
第１実施形態乃至第５実施形態のいずれかに係る電気光学装置１０では、１個の画素回路１１０が、トランジスター１２１～１２５を有する構成であり、いわゆる５Ｔｒの構成であったが、１つの画素回路１１０において多数のトランジスターを有する構成では、細密化が困難であり、また、歩留まりの低下の原因になり得る。そこで、１個の画素回路１１０においてトランジスターの個数を減少させた第６実施形態について説明する。
【0086】
図１１は、第６実施形態に係る電気光学装置１０の電気的な構成を示すブロック図であり、図１２は、当該電気光学装置１０における画素回路１１０を示す図である。
図１２に示されるように、第６実施形態では、１個の画素回路１１０が、トランジスター１２１～１２４を有する構成、いわゆる４Ｔｒの構成であり、第１実施形態（図３参照）の画素回路１１０におけるトランジスター１２５が存在しない。
図１２に示されるように、第６実施形態では、１個の画素回路１１０が、トランジスター１２１～１２４を有する構成、いわゆる４Ｔｒの構成であり、第１実施形態（図３参照）の画素回路１１０におけるトランジスター１２５が存在しない。
【0087】
トランジスター１２５の代替として、図１１に示されるように、初期化回路７０において、列毎にトランジスター７４が設けられる。トランジスター７４は例えばｎ型である。各列のトランジスター７４のゲートノードには、制御信号Ｇorstが共通に供給される。
ｊ列目のトランジスター７４におけるソースノードは、電位Ｖorstの給電線に接続され、当該ｊ列目のトランジスター７４におけるドレインノードは、当該ｊ列目のデータ線１４に接続される。
ｊ列目のトランジスター７４におけるソースノードは、電位Ｖorstの給電線に接続され、当該ｊ列目のトランジスター７４におけるドレインノードは、当該ｊ列目のデータ線１４に接続される。
【0088】
第６実施形態では、特に図示しないが、初期化期間（Ａ）が、例えば（Ａ１）および（Ａ２）に分けられる。
初期化期間（Ａ１）では、制御信号／Ｇiniおよび制御信号ＧorstがＨレベルになる。したがって、各列においてトランジスター７２がオフ状態になり、トランジスター７４がオン状態になるので、各列のデータ線１４は電位Ｖorstになる。
一方、ｉ行目の初期化期間（Ａ１）では、走査信号／Ｇwr(i)がＨレベルの状態で、制御信号／Ｇcmp(i)および／Ｇel(i)がＬレベルになる。このため、ｉ行目の画素回路１１０において、トランジスター１２２がオフ状態になり、トランジスター１２３および１２４がオン状態になる。したがって、ｉ行目の画素回路１１０において、ＯＬＥＤ１３０のアノードである画素電極１３１には、データ線１４、トランジスター１２３および１２４を順に介して電位Ｇndに接地される。このため、当該ＯＬＥＤ１３０は消灯するとともに、画素電極１３１が電位Ｖorstにリセットされる。
初期化期間（Ａ１）では、制御信号／Ｇiniおよび制御信号ＧorstがＨレベルになる。したがって、各列においてトランジスター７２がオフ状態になり、トランジスター７４がオン状態になるので、各列のデータ線１４は電位Ｖorstになる。
一方、ｉ行目の初期化期間（Ａ１）では、走査信号／Ｇwr(i)がＨレベルの状態で、制御信号／Ｇcmp(i)および／Ｇel(i)がＬレベルになる。このため、ｉ行目の画素回路１１０において、トランジスター１２２がオフ状態になり、トランジスター１２３および１２４がオン状態になる。したがって、ｉ行目の画素回路１１０において、ＯＬＥＤ１３０のアノードである画素電極１３１には、データ線１４、トランジスター１２３および１２４を順に介して電位Ｇndに接地される。このため、当該ＯＬＥＤ１３０は消灯するとともに、画素電極１３１が電位Ｖorstにリセットされる。
【0089】
初期化期間（Ａ２）では、制御信号／Ｇiniおよび制御信号ＧorstがＬレベルになる。したがって、各列においてトランジスター７２がオン状態に変化し、トランジスター７４がオフ状態に変化するので、各列のデータ線１４は電位Ｖiniになる。
一方、ｉ行目の初期化期間（Ａ１）では、走査信号／Ｇwr(i)がＬレベルに変化し、制御信号／Ｇcmp(i)および／Ｇel(i)がＨレベルになる。このため、ｉ行目の画素回路１１０において、トランジスター１２２はオン状態に変化し、トランジスター１２３および１２４はオフ状態に変化する。したがって、ｉ行目の画素回路１１０では、第１実施形態の初期化期間（Ａ）と同様に、データ線１４の電位Ｖiniが、オン状態のトランジスター１２２を介して、トランジスター１２１のゲートノードｇに到達する。
一方、ｉ行目の初期化期間（Ａ１）では、走査信号／Ｇwr(i)がＬレベルに変化し、制御信号／Ｇcmp(i)および／Ｇel(i)がＨレベルになる。このため、ｉ行目の画素回路１１０において、トランジスター１２２はオン状態に変化し、トランジスター１２３および１２４はオフ状態に変化する。したがって、ｉ行目の画素回路１１０では、第１実施形態の初期化期間（Ａ）と同様に、データ線１４の電位Ｖiniが、オン状態のトランジスター１２２を介して、トランジスター１２１のゲートノードｇに到達する。
【0090】
第６実施形態において、補償期間（Ｂ）以降の動作は、第１実施形態または第２実施形態と同様である。
【0091】
第６実施形態に係る電気光学装置１０では、１個の画素回路１１０がトランジスター１２１～１２４を有するので、第１実施形態と比較して、細密化が容易になり、また、歩留まりの低下を抑えることができる。
【0092】
上述した第１実施形態乃至第６実施形態（以下、実施形態等と呼ぶ）では、以下のように種々の変形または応用が可能である。
【0093】
実施形態等において、発光素子の一例としてＯＬＥＤ１３０を例示して説明したが、他の発光素子を用いてもよい。例えば発光素子としてＬＥＤを用いてもよいし、照明機構を併用した液晶素子であってもよい。すなわち、発光素子としては、データ線１４の電圧に応じた光学状態になる電気光学素子であればよい。
実施形態等では、ＤＡ変換回路５００として１０ビットの変換例を示したが、これに限られない。
実施形態等では、ＤＡ変換回路５００として１０ビットの変換例を示したが、これに限られない。
【0094】
実施形態等では、画素回路１１０におけるトランジスター１２１の閾値電圧を補償する構成としたが、閾値電圧を補償しない構成、具体的にはトランジスター１２３が省略された構成にしてもよい。
また、発光期間（Ｅ）を制御しない構成、具体的にはトランジスター１２４が省略された構成にしてもよい。
トランジスター１２１～１２５等のチャネル型は、実施形態等に限定されない。また、これらのトランジスター１２１～１２５等は、適宜トランスミッションゲートに置き換えてもよい。
また、発光期間（Ｅ）を制御しない構成、具体的にはトランジスター１２４が省略された構成にしてもよい。
トランジスター１２１～１２５等のチャネル型は、実施形態等に限定されない。また、これらのトランジスター１２１～１２５等は、適宜トランスミッションゲートに置き換えてもよい。
【0095】
次に、実施形態等に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウントディスプレイを例に挙げて説明する。
【0096】
図１３は、ヘッドマウントディスプレイの外観を示す図であり、図１４は、その光学的な構成を示す図である。
まず、図１３に示されるように、ヘッドマウントディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウントディスプレイ３００は、図１４に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図１４において左になるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右になるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
まず、図１３に示されるように、ヘッドマウントディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウントディスプレイ３００は、図１４に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図１４において左になるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右になるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
【0097】
この構成において、ヘッドマウントディスプレイ３００の装着者は、電気光学装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウントディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌが表示し、右眼用画像を電気光学装置１０Ｒが表示すると、装着者に、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。
また、このヘッドマウントディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌが表示し、右眼用画像を電気光学装置１０Ｒが表示すると、装着者に、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。
【0098】
なお、電気光学装置１０を含む電子機器については、ヘッドマウントディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダー、携帯情報端末、腕時計の表示部、投写式プロジェクターのライトバルブなどにも適用可能である。
【0099】
以上に例示した形態から、例えば以下の態様が把握される。
【0100】
ひとつの態様（態様１）に係る電気光学装置は、走査線と、第１データ線と、前記走査線と前記第１データ線との交差に対応して設けられ、前記第１データ線の電位に応じた輝度で発光する第１発光素子を含む第１画素回路と、前記第１発光素子の輝度に応じた電位の第１データ信号を第１出力線に出力する出力回路と、２つの電極を有し、一方の電極が前記第１出力線に電気的に接続され、他方の電極が前記第１データ線に電気的に接続された第１カップリング容量と、前記第１データ信号が出力される前、または、前記第１データ信号が出力された後に、前記第１データ線の電位をシフトさせるシフト回路と、を含む。
【0101】
態様１によれば、第１カップリング容量の容量値を大きくすることなく、データ線の電位をシフト（オフセット）することができるので、細密化が容易になる。なお、第１データ信号が出力された後に、第１容量素子における他方の電極電位をシフトさせる構成であれば、データ線の電位が安定するので、表示品位を向上させることができる。
なお、ＯＬＥＤ１３０が第１発光素子の一例であり、データ信号出力線１４ｃが第１出力線の一例であり、ＤＡ変換回路５００が出力回路の一例である。容量素子５９が第１カップリング容量の一例であり、容量素子５９の一端が、第１カップリング容量における一方の電極の一例であり、容量素子５９の他端が、第１カップリング容量における他方の電極の一例である。容量素子６４が第１容量素子の一例であり、容量素子６４の一端が、第１容量素子における他方の電極の一例であり、容量素子６４の他端が、第１容量素子における一方の電極の一例である。ＮＯＴ回路６２がシフト回路の一例である。
なお、ＯＬＥＤ１３０が第１発光素子の一例であり、データ信号出力線１４ｃが第１出力線の一例であり、ＤＡ変換回路５００が出力回路の一例である。容量素子５９が第１カップリング容量の一例であり、容量素子５９の一端が、第１カップリング容量における一方の電極の一例であり、容量素子５９の他端が、第１カップリング容量における他方の電極の一例である。容量素子６４が第１容量素子の一例であり、容量素子６４の一端が、第１容量素子における他方の電極の一例であり、容量素子６４の他端が、第１容量素子における一方の電極の一例である。ＮＯＴ回路６２がシフト回路の一例である。
【0102】
態様１の具体的な態様２に係る電気光学装置は、第２データ線と、前記走査線と前記第２データ線との交差に対応して設けられ、前記第２データ線の電位に応じた輝度で発光する第２発光素子を含む第２画素回路と、２つの電極を有し、一方の電極が第２出力線に電気的に接続され、他方の電極が前記第２データ線に電気的に接続された第２カップリング容量と、２つの電極を有し、一方の電極が前記第１データ線に電気的に接続された第１容量素子と、２つの電極を有し、一方の電極が前記第２データ線に電気的に接続された第２容量素子と、を含み、前記出力回路は、前記第２発光素子の輝度に応じた電位である第２データ信号を前記第２出力線に出力し、前記シフト回路は、前記第２データ信号が出力される前、または、前記第２データ信号が出力された後に、前記第１容量素子における他方の電極電位をシフトさせることで、前記第１データ線の電位をシフトさせ、前記第２容量素子における他方の電極電位をシフトさせることで、前記第１データ線の電位をシフトさせ、前記第１容量素子の容量値と前記第２容量素子の容量値とが異なる。
【0103】
態様２によれば、第１データ線の寄生容量と第２データ線の寄生容量とが異なる場合でも、シフト後の電位を揃えることができるので、表示品位の向上を図ることができる。
なお、データ線１４Ｇが第２データ線の一例であり、データ線１４Ｇに対応したデータ信号出力線１４ｃが第２出力線の一例である。画素回路１１０ＲのＯＬＥＤ１３０が第１発光素子の一例であり、画素回路１１０ＧのＯＬＥＤ１３０が第２発光素子の一例である。容量素子５９Ｒが第１カップリング容量の一例であり、容量素子５９Ｇが第２カップリング容量の一例であり、容量素子６４Ｒが第１容量素子の一例であり、容量素子６４Ｇが第２容量素子の一例である。
なお、データ線１４Ｇが第２データ線の一例であり、データ線１４Ｇに対応したデータ信号出力線１４ｃが第２出力線の一例である。画素回路１１０ＲのＯＬＥＤ１３０が第１発光素子の一例であり、画素回路１１０ＧのＯＬＥＤ１３０が第２発光素子の一例である。容量素子５９Ｒが第１カップリング容量の一例であり、容量素子５９Ｇが第２カップリング容量の一例であり、容量素子６４Ｒが第１容量素子の一例であり、容量素子６４Ｇが第２容量素子の一例である。
【0104】
態様１の具体的な態様３に係る電気光学装置は、第２データ線と、前記走査線と前記第２データ線との交差に対応して設けられ、前記第２データ線の電位に応じた輝度で発光する第２発光素子を含む第２画素回路と、２つの電極を有し、一方の電極が第２出力線に電気的に接続され、他方の電極が前記第２データ線に電気的に接続された第２カップリング容量と、２つの電極を有し、一方の電極が前記第１データ線に電気的に接続された第１容量素子と、２つの電極を有し、一方の電極が前記第２データ線に電気的に接続された第２容量素子と、を含み、前記出力回路は、前記第２発光素子の輝度に応じた電位である第２データ信号を前記第２出力線に出力し、前記シフト回路は、前記第２データ信号が出力される前、または、前記第２データ信号が出力された後に、前記第１容量素子における他方の電極電位をシフトさせることで、前記第１データ線の電位をシフトさせ、前記第２容量素子における他方の電極電位をシフトさせることで、前記第１データ線の電位をシフトさせ、前記第１容量素子における他方の電極電位のシフト量と前記第２容量素子における他方の電極電位のシフト量とが異なる。
態様３によれば、第１データ線の寄生容量と第２データ線の寄生容量とが異なる場合でも、シフト後の電位を揃えることができるので、表示品位の向上を図ることができる。
態様３によれば、第１データ線の寄生容量と第２データ線の寄生容量とが異なる場合でも、シフト後の電位を揃えることができるので、表示品位の向上を図ることができる。
【0105】
態様１の具体的な態様４に係る電気光学装置は、前記第１カップリング容量および前記出力回路と、前記第１容量素子および前記シフト回路と、の間に、前記第１画素回路が配置される。態様４によれば、画素回路が配列する領域（表示領域）の外側領域が偏って幅広となる状況を改善することができる。
【0106】
態様５に係る電子機器では、態様１乃至４のいずれかに係る電気光学装置を含む。
【符号の説明】
【0107】
１０…電気光学装置、１２…走査線、１４…データ線、１４ｃ…データ信号出力線、３０…制御回路、５０…データ信号出力回路、４１…ＤＡ変換回路、５９…容量素子、６０…オフセット回路、６２…ＮＯＴ回路、６４…容量素子、７０…初期化回路、１１０、１１０Ｒ、１１０Ｇ、１１０Ｂ…画素回路、１２０…走査線駆動回路、１２１～１２５…トランジスター、１３０…ＯＬＥＤ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】