特開 2024-113245 電源用集積回路および電源システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024113245

(43)【公開日】2024-08-22

(54)【発明の名称】電源用集積回路および電源システム

(51)【国際特許分類】

   H02M 3/28 20060101AFI20240815BHJP

【ＦＩ】

H02M3/28 C

【審査請求】未請求

【請求項の数】18

【出願形態】ＯＬ

(21)【出願番号】P 2023018081

(22)【出願日】2023-02-09

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】由沢 剛

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AS01

5H730BB43

5H730BB57

5H730CC01

5H730DD04

5H730EE02

5H730EE07

5H730FD11

5H730FG05

5H730XC00

5H730XX02

5H730XX13

5H730XX22

5H730XX33

5H730XX41

(57)【要約】      （修正有）

【課題】コンデンサを有する入力回路と、入力回路を介して交流電源と接続される電源用集積回路と、を備える電源システムを提供する。
【解決手段】電源用集積回路１００は、入力電圧を分圧して分圧電圧を生成する分圧部１１０と、分圧電圧と予め定められた基準電圧とを比較して、交流電源の遮断を検出する遮断検出部１２０と、交流電源の遮断が検出された場合に、コンデンサの蓄積電荷を放電する放電部１４０と、を備える。分圧部は、交流電源の遮断が検出されない場合、第１スイッチ１１８をオン状態にして入力電圧に対する分圧電圧の比を第１分圧比に設定し、交流電源の遮断が検出された場合、第１スイッチ１１８をオフ状態にして入力電圧に対する分圧電圧の比を、第１分圧比よりも大きい第２分圧比に設定する。
【選択図】図４

【特許請求の範囲】

【請求項1】

コンデンサを有する入力回路を介して交流電源に接続される電源用集積回路であって、
入力電圧を分圧して分圧電圧を生成する分圧部と、
前記分圧電圧と予め定められた基準電圧とを比較して、前記交流電源の遮断を検出する遮断検出部と、
前記交流電源の遮断が検出された場合に、前記コンデンサの蓄積電荷を放電する放電部と、
を備え、
前記分圧部は、前記交流電源の遮断が検出されない場合、前記入力電圧に対する前記分圧電圧の比を第１分圧比に設定し、前記交流電源の遮断が検出された場合、前記入力電圧に対する前記分圧電圧の比を、前記第１分圧比よりも大きい第２分圧比に設定する、
電源用集積回路。

【請求項2】

前記分圧部は、
第１ノードと第２ノードとの間に接続された第１分圧抵抗Ｒｄｉｖ１と、
前記第２ノードとグランドとの間に接続された第２分圧抵抗Ｒｄｉｖ２と、
一端が前記第２ノードに接続され、前記第２分圧抵抗Ｒｄｉｖ２と並列に接続された第３分圧抵抗Ｒｄｉｖ３と、
前記第３分圧抵抗Ｒｄｉｖ３の他端とグランドとの間に接続された第１スイッチと、を含む、
請求項１に記載の電源用集積回路。

【請求項3】

前記第１分圧比は、（Ｒｄｉｖ２｜｜Ｒｄｉｖ３）／（Ｒｄｉｖ１＋（Ｒｄｉｖ２｜｜Ｒｄｉｖ３））である、
請求項２に記載の電源用集積回路。

【請求項4】

前記第２分圧比は、Ｒｄｉｖ２／（Ｒｄｉｖ１＋Ｒｄｉｖ２）である、
請求項２に記載の電源用集積回路。

【請求項5】

前記第１分圧比は、（Ｒｄｉｖ２｜｜Ｒｄｉｖ３）／（Ｒｄｉｖ１＋（Ｒｄｉｖ２｜｜Ｒｄｉｖ３））であり、
前記第２分圧比は、Ｒｄｉｖ２／（Ｒｄｉｖ１＋Ｒｄｉｖ２）であり、
前記第１分圧比に対する前記第２分圧比の比である分圧比率は、１．１以上、２以下である、
請求項２に記載の電源用集積回路。

【請求項6】

前記第１分圧抵抗Ｒｄｉｖ１は、３０ＭΩ以上、７５０ＭΩ以下である、
請求項２に記載の電源用集積回路。

【請求項7】

前記第２分圧抵抗Ｒｄｉｖ２は、０．３ＭΩ以上、７．５ＭΩ以下である、
請求項２に記載の電源用集積回路。

【請求項8】

前記第３分圧抵抗Ｒｄｉｖ３は、０．６ＭΩ以上、１５ＭΩ以下である、
請求項２に記載の電源用集積回路。

【請求項9】

前記遮断検出部は、前記交流電源の遮断を検出しない場合、前記第１スイッチをオン状態に制御し、前記交流電源の遮断を検出する場合に、前記第１スイッチをオフ状態に制御する、
請求項２に記載の電源用集積回路。

【請求項10】

前記放電部は、前記第１ノードに接続された放電抵抗Ｒｄｉｓを含み、
前記第１ノードは、保護抵抗Ｒｐｒｏを介して前記コンデンサと接続され、
前記第１分圧抵抗Ｒｄｉｖ１と、前記第２分圧抵抗Ｒｄｉｖ２と、前記第３分圧抵抗Ｒｄｉｖ３と、前記放電抵抗Ｒｄｉｓと、前記保護抵抗Ｒｐｒｏとは、（数１）式を満たす、
［数１］

請求項２に記載の電源用集積回路。

【請求項11】

前記放電抵抗Ｒｄｉｓは、２ｋΩ以上、５０ｋΩ以下である、
請求項１０に記載の電源用集積回路。

【請求項12】

前記保護抵抗Ｒｐｒｏは、１ｋΩ以上、２５ｋΩ以下である、
請求項１０に記載の電源用集積回路。

【請求項13】

前記放電部は、
一端が前記第１ノードに接続され、前記第１分圧抵抗Ｒｄｉｖ１と並列に接続された放電抵抗Ｒｄｉｓと、
前記放電抵抗Ｒｄｉｓの他端とグランドとの間に接続された第２スイッチと、を含み、
前記遮断検出部は、前記交流電源の遮断を検出しない場合、前記第２スイッチをオフ状態に制御し、前記交流電源の遮断を検出する場合に、前記第２スイッチをオン状態に制御する、
請求項２に記載の電源用集積回路。

【請求項14】

前記遮断検出部は、
前記分圧電圧と前記基準電圧とを比較するコンパレータと、
前記コンパレータの出力信号が、前記分圧電圧が前記基準電圧よりも低くなったことを示してからの経過時間を計測するタイマ回路と、を含む、
請求項１から１３のいずれか一項に記載の電源用集積回路。

【請求項15】

前記遮断検出部は、前記タイマ回路によって計測された前記経過時間が、予め定められた基準時間を超える場合に、前記交流電源の遮断を検出する、
請求項１４に記載の電源用集積回路。

【請求項16】

コンデンサを有する入力回路と、
前記入力回路を介して交流電源と接続される電源用集積回路と、を備える電源システムであって、
前記電源用集積回路は、
入力電圧を分圧して分圧電圧を生成する分圧部と、
前記分圧電圧と予め定められた基準電圧とを比較して、前記交流電源の遮断を検出する遮断検出部と、
前記交流電源の遮断が検出された場合に、前記コンデンサの蓄積電荷を放電する放電部と、を含み、
前記分圧部は、前記交流電源の遮断が検出されない場合、前記入力電圧に対する前記分圧電圧の比を第１分圧比に設定し、前記交流電源の遮断が検出された場合、前記入力電圧に対する前記分圧電圧の比を、前記第１分圧比よりも大きい第２分圧比に設定する、
電源システム。

【請求項17】

前記分圧部は、
第１ノードと第２ノードとの間に接続された第１分圧抵抗Ｒｄｉｖ１と、
前記第２ノードとグランドとの間に接続された第２分圧抵抗Ｒｄｉｖ２と、
一端が前記第２ノードに接続され、前記第２分圧抵抗Ｒｄｉｖ２と並列に接続された第３分圧抵抗Ｒｄｉｖ３と、
前記第３分圧抵抗Ｒｄｉｖ３の他端とグランドとの間に接続された第１スイッチと、を含む、
請求項１６に記載の電源システム。

【請求項18】

前記コンデンサと前記第１ノードとの間に接続された保護抵抗Ｒｐｒｏを備え、
前記放電部は、前記第１ノードに接続された放電抵抗Ｒｄｉｓを含み、
前記第１分圧抵抗Ｒｄｉｖ１と、前記第２分圧抵抗Ｒｄｉｖ２と、前記第３分圧抵抗Ｒｄｉｖ３と、前記放電抵抗Ｒｄｉｓと、前記保護抵抗Ｒｐｒｏとは、（数２）式を満たす、
［数２］

請求項１７に記載の電源システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源用集積回路および電源システムに関する。

【背景技術】

【0002】

特許文献１には、「交流電源の遮断時」に「コンデンサの放電を行う電源用集積回路装置および電源遮断検出方法」が記載されている。
［先行技術文献］
［特許文献］
［特許文献１］ 国際公開第２０１２／０３３１２０号
［特許文献２］ 特開２０１５－１７７６８７号公報
［特許文献３］ 特開２０１９－４７６２１号公報

【発明の概要】

【0003】

本発明の第１の態様においては、コンデンサを有する入力回路を介して交流電源に接続される電源用集積回路であって、入力電圧を分圧して分圧電圧を生成する分圧部と、前記分圧電圧と予め定められた基準電圧とを比較して、前記交流電源の遮断を検出する遮断検出部と、前記交流電源の遮断が検出された場合に、前記コンデンサの蓄積電荷を放電する放電部と、を備え、前記分圧部は、前記交流電源の遮断が検出されない場合、前記入力電圧に対する前記分圧電圧の比を第１分圧比に設定し、前記交流電源の遮断が検出された場合、前記入力電圧に対する前記分圧電圧の比を、前記第１分圧比よりも大きい第２分圧比に設定する、電源用集積回路を提供する。

【0004】

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0005】

【図1】電源システム１０００の構成の一例を示す。

【図2】電源用集積回路１００の構成の一例を示す。

【図3】電源用集積回路１００の動作を表す波形図の一例を示す。

【図4】電源用集積回路１００の構成の変形例を示す。

【図5】電源用集積回路１００の動作を表す波形図の変形例を示す。

【図6】比較例に係る電源用集積回路５００の構成の一例を示す。

【図7】比較例に係る電源用集積回路５００の動作を表す波形図の一例を示す。

【発明を実施するための形態】

【0006】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0007】

図１は、電源システム１０００の構成の一例を示す。電源システム１０００は、入力回路１０と、電源用集積回路１００とを備える。電源システム１０００は、一次側整流平滑回路２０と、トランス３０と、二次側整流平滑回路４０と、トランス用スイッチ５０と、ゲート抵抗５２と、両波整流回路６０と、保護抵抗７０と、を備えてよい。電源システム１０００は、交流電源と負荷との間に接続され、入力された交流電圧から予め定められた直流電圧を生成し、負荷に供給するシステムであってよい。

【0008】

入力回路１０は、コンデンサＣ１、Ｃ２を有してよく、インダクタＬを有してよい。入力回路１０は、交流電源から入力された入力交流電圧からコモンモードノイズを除去してよい。入力回路１０は、交流電源から入力された入力交流電圧に重畳するディファレンシャルモードノイズまたはノーマルモードノイズを低減してよい。

【0009】

一次側整流平滑回路２０は、ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４を有してよく、電解コンデンサＥＣ１を有してよい。一次側整流平滑回路２０は、入力交流電圧を直流に変換してよい。一次側整流平滑回路２０は、整流した直流電圧の電圧変動を平滑化してよい。

【0010】

トランス３０は、一次側のエネルギーを二次側に伝達してよい。トランス３０は、入力された直流電圧を予め定められた直流電圧に変換するＤＣ／ＤＣコンバータとして動作してよい。

【0011】

二次側整流平滑回路４０は、ダイオードＤ５を有してよく、電解コンデンサＥＣ２を有してよい。二次側整流平滑回路４０は、直流電圧の電圧変動を平滑化してよい。

【0012】

トランス用スイッチ５０は、ゲート抵抗５２を介してトランス３０と後述するＰＷＭ制御回路１５０とを接続してよい。電源システム１０００は、トランス用スイッチ５０をＰＷＭ制御回路１５０によって制御することで、予め定められた直流電圧を供給してよい。

【0013】

両波整流回路６０は、ダイオードＤ６、Ｄ７を有してよい。両波整流回路６０は、入力回路１０と電源用集積回路１００の間に接続されてよい。両波整流回路６０は、入力回路１０を介して入力された入力交流電圧を両波整流してよい。すなわち、両波整流回路６０は、入力回路１０を介して入力された入力交流電圧を、出力電圧が正となるように整流してよい。両波整流回路６０は、両波整流された電圧Ｖｃｘを出力してよい。

【0014】

保護抵抗７０は、両波整流回路６０と電源用集積回路１００の間に接続されてよい。保護抵抗７０は、入力回路１０のコンデンサＣ１、Ｃ２と電源用集積回路１００の第１ノードＮ１との間に接続されてよい。保護抵抗７０は、電源用集積回路１００をサージ電流から保護してよい。保護抵抗７０の抵抗値Ｒｐｒｏは、１ｋΩ以上、２５ｋΩ以下であってよい。一例として、保護抵抗７０の抵抗値Ｒｐｒｏは、５ｋΩである。

【0015】

電源用集積回路１００は、入力回路１０のコンデンサＣ１、Ｃ２に残留する蓄積電荷を、保護抵抗７０による電圧降下の影響を考慮して放電してよい。電源システム１０００が交流電源から遮断されると、入力回路１０のコンデンサＣ１、Ｃ２に蓄積電荷が残留する。コンデンサＣ１、Ｃ２に残留する蓄積電荷による電圧によって感電する危険があるため、電源システム１０００が交流電源から遮断された後、蓄積電荷は放電されてよい。電源システム１０００が交流電源から遮断されるとは、電源システム１０００と交流電源との接続が解除されることを意味してよい。電源用集積回路１００が保護抵抗７０による電圧降下を考慮することによって、入力回路１０のコンデンサＣ１、Ｃ２に残留する蓄積電荷を確実に放電することができる。電源用集積回路１００による放電の詳細については、後述する。

【0016】

電源用集積回路１００は、分圧部１１０と、遮断検出部１２０と、放電部１４０と、を備える。電源用集積回路１００は、ＰＷＭ制御回路１５０を備えてよい。電源用集積回路１００は、コンデンサを有する入力回路１０を介して交流電源に接続されてよい。

【0017】

分圧部１１０は、複数の抵抗素子を備えてよい。分圧部１１０は、入力電圧ＶＨを分圧して分圧電圧Ｖｈ＿ｄｉｖを生成する。分圧電圧Ｖｈ＿ｄｉｖは、複数の抵抗素子によって生成されてよい。分圧部１１０の構成例については、後述する。

【0018】

遮断検出部１２０は、コンパレータを備えてよい。遮断検出部１２０は、分圧電圧Ｖｈ＿ｄｉｖと予め定められた基準電圧とを比較して、交流電源の遮断を検出する。すなわち、遮断検出部１２０は、分圧電圧Ｖｈ＿ｄｉｖと予め定められた基準電圧とを比較して、電源システム１０００と交流電源との接続が解除されたことを検出してよい。分圧電圧Ｖｈ＿ｄｉｖと基準電圧とは、コンパレータによって比較されてよい。遮断検出部１２０の構成例については、後述する。

【0019】

放電部１４０は、放電抵抗１４２と、放電スイッチ１４４と、を含んでよい。放電スイッチ１４４のオンオフが制御されることで、入力回路１０のコンデンサＣ１、Ｃ２の蓄積電荷の放電が制御されてよい。

【0020】

放電抵抗１４２は、一端が第１ノードＮ１に接続されてよい。放電抵抗１４２の抵抗値Ｒｄｉｓは、２ｋΩ以上、５０ｋΩ以下であってよい。一例として、放電抵抗１４２の抵抗値Ｒｄｉｓは、１０ｋΩである。

【0021】

放電スイッチ１４４は、放電抵抗１４２の他端とグランドとの間に接続されてよい。放電スイッチ１４４は、遮断検出部１２０によって制御されてよい。遮断検出部１２０は、交流電源の遮断を検出しない場合、放電スイッチ１４４をオフ状態に制御してよく、交流電源の遮断を検出する場合に、放電スイッチ１４４をオン状態に制御してよい。

【0022】

放電部１４０は、遮断検出部１２０によって交流電源の遮断が検出された場合に、入力回路１０のコンデンサＣ１、Ｃ２の蓄積電荷を放電してよい。すなわち、放電部１４０は、交流電源の遮断が検出された場合に、放電スイッチ１４４がオン状態に制御されることで、入力回路１０のコンデンサＣ１、Ｃ２の蓄積電荷を放電してよい。

【0023】

電源システム１０００が交流電源と接続されている間、放電スイッチ１４４がオフ状態に制御されるため、放電抵抗１４２に電流が流れず、入力回路１０のコンデンサＣ１、Ｃ２の蓄積電荷は放電されない。これにより、交流電源に接続される入力回路１０に定常的な電力損失が発生しないようにすることができる。電源システム１０００が交流電源と遮断された場合、放電スイッチ１４４がオン状態に制御されるため、放電抵抗１４２に電流が流れ、入力回路１０のコンデンサＣ１、Ｃ２の蓄積電荷を放電することができる。

【0024】

放電部１４０の構成は、入力回路１０のコンデンサＣ１、Ｃ２の蓄積電荷を放電することができるものであれば、特に限定されない。本例では、放電部１４０は、放電抵抗１４２と放電スイッチ１４４とを含むものとして説明したが、放電抵抗１４２は、直列接続された複数の抵抗素子からなってよく、並列接続された複数の抵抗素子からなってよく、または、これらの組み合わせからなってもよい。

【0025】

ＰＷＭ制御回路１５０は、トランス用スイッチ５０のオンオフを制御してよい。電源システム１０００は、トランス用スイッチ５０をＰＷＭ制御回路１５０によって制御することで、予め定められた直流電圧を供給してよい。本例では、ＰＷＭ制御回路１５０が電源用集積回路１００に含まれるものとして説明したが、ＰＷＭ制御回路１５０は電源用集積回路１００の外部に設けられてもよい。

【0026】

図２は、電源用集積回路１００の構成の一例を示す。本例の電源用集積回路１００は、交流電源の遮断が検出された場合に、放電期間中に放電スイッチ１４４のオンオフを制御することで、保護抵抗７０による電圧降下の影響を考慮することができる。

【0027】

分圧部１１０は、第１分圧抵抗１１２と、第２分圧抵抗１１４とを含んでよい。分圧部１１０は、第１分圧抵抗１１２と第２分圧抵抗１１４とによって、入力電圧ＶＨを分圧して、分圧電圧Ｖｈ＿ｄｉｖを生成してよい。

【0028】

第１分圧抵抗１１２は、第１ノードＮ１と第２ノードＮ２との間に接続される。第１分圧抵抗１１２の抵抗値Ｒｄｉｖ１は、３０ＭΩ以上、７５０ＭΩ以下であってよい。一例として、第１分圧抵抗１１２の抵抗値Ｒｄｉｖ１は、１４９ＭΩである。

【0029】

第２分圧抵抗１１４は、第２ノードＮ２とグランドとの間に接続される。第２分圧抵抗１１４の抵抗値Ｒｄｉｖ２は、０．２ＭΩ以上、５ＭΩ以下であってよい。一例として、第２分圧抵抗１１４の抵抗値Ｒｄｉｖ２は、１ＭΩである。放電抵抗１４２は、第１分圧抵抗１１２および第２分圧抵抗１１４と並列に接続されてよい。

【0030】

本例の分圧部１１０において生成される分圧電圧Ｖｈ＿ｄｉｖは、（数１）式で表される。
［数１］
Ｖｈ＿ｄｉｖ ＝ ＶＨ × Ｒｄｉｖ２／（Ｒｄｉｖ１＋Ｒｄｉｖ２）
すなわち、分圧部１１０は、入力電圧ＶＨを分圧して、入力電圧ＶＨのＲｄｉｖ２／（Ｒｄｉｖ１＋Ｒｄｉｖ２）倍の分圧電圧Ｖｈ＿ｄｉｖを生成してよい。一例として、第１分圧抵抗１１２の抵抗値Ｒｄｉｖ１が１４９ＭΩであり、第２分圧抵抗１１４の抵抗値Ｒｄｉｖ２が１ＭΩである場合、分圧部１１０は、入力電圧ＶＨの１／１５０倍の分圧電圧Ｖｈ＿ｄｉｖを生成する。

【0031】

放電スイッチ１４４がオフ状態であり、放電されていない場合、第１分圧抵抗１１２と第２分圧抵抗１１４の抵抗値は保護抵抗７０の抵抗値と比較して大きいため、保護抵抗７０による電圧降下の影響はほとんど受けず、入力電圧ＶＨは、両波整流回路６０の出力電圧Ｖｃｘとほとんど同じであるとみなすことができる。一方、放電スイッチ１４４がオン状態であり、放電されている場合、保護抵抗７０および放電抵抗１４２からなる電流経路に電流が流れ、保護抵抗７０による電圧降下の影響が無視できなくなる。この場合、入力電圧ＶＨは、（数２）式で表される。
［数２］
ＶＨ ＝ Ｖｃｘ × Ｒｄｉｓ／（Ｒｐｒｏ＋Ｒｄｉｓ）

【0032】

以上のように、放電スイッチ１４４のオンオフ状態に依存して、電源用集積回路１００に入力される入力電圧ＶＨが変化するため、分圧電圧Ｖｈ＿ｄｉｖの値も変化し、遮断検出部１２０において行われる分圧電圧Ｖｈ＿ｄｉｖと基準電圧との比較結果にも影響を及ぼすこととなる。電源用集積回路１００は、保護抵抗７０による電圧降下の影響を考慮して、入力回路１０のコンデンサＣ１、Ｃ２に残留する蓄積電荷を放電してよい。

【0033】

遮断検出部１２０は、遮断検出回路１２２と、パルス発生回路１３０とを含んでよい。遮断検出回路１２２は、電圧源１２４と、コンパレータ１２６と、タイマ回路１２８とを有してよい。

【0034】

コンパレータ１２６は、分圧電圧Ｖｈ＿ｄｉｖと電圧源１２４によって生成された基準電圧Ｖｒｅｆとを比較する。分圧電圧Ｖｈ＿ｄｉｖが基準電圧Ｖｒｅｆよりも高い場合にコンパレータ１２６の出力信号Ｓ１はローレベルであってよく、分圧電圧Ｖｈ＿ｄｉｖが基準電圧Ｖｒｅｆよりも低い場合にコンパレータ１２６の出力信号Ｓ１はハイレベルであってよい。

【0035】

タイマ回路１２８は、コンパレータ１２６の出力信号Ｓ１が、分圧電圧Ｖｈ＿ｄｉｖが基準電圧Ｖｒｅｆよりも低くなったことを示してからの経過時間を計測してよい。一例として、タイマ回路１２８は、コンパレータ１２６の出力信号Ｓ１のレベルがローになってからの経過時間を計測してよい。すなわち、本例の遮断検出回路１２２においては、コンパレータ１２６の出力信号Ｓ１のレベルがローになることで、コンパレータ１２６の出力信号Ｓ１は、分圧電圧Ｖｈ＿ｄｉｖが基準電圧Ｖｒｅｆよりも低くなったことを示している。遮断検出部１２０は、タイマ回路１２８によって計測された経過時間が、予め定められた基準時間を超える場合に、交流電源の遮断を検出してよい。タイマ回路１２８は、計測時間が基準時間を超える場合に、出力信号Ｓ２をローレベルからハイレベルに切り替えてよい。コンパレータ１２６とタイマ回路１２８の動作例については、後述する。

【0036】

パルス発生回路１３０は、放電スイッチ１４４のオンオフを制御するための周期パルス信号Ｓ３を発生してよい。放電スイッチ１４４は、パルス発生回路１３０の出力信号Ｓ３がハイレベルの場合にオン状態に制御されてよく、パルス発生回路１３０の出力信号Ｓ３がローレベルである場合にオフ状態に制御されてよい。

【0037】

タイマ回路１２８は、パルス発生回路１３０を制御してよい。タイマ回路１２８の出力信号Ｓ２がハイレベルの場合にパルス発生回路１３０が動作状態に制御されてよく、タイマ回路１２８の出力信号Ｓ２がローレベルの場合にパルス発生回路１３０が待機状態に制御されてよい。

【0038】

パルス発生回路１３０の出力信号Ｓ３のレベル情報は、遮断検出回路１２２に提供されてよい。パルス発生回路１３０の出力信号Ｓ３がハイレベルである場合、すなわち、放電スイッチ１４４がオン状態に制御され放電が行われている場合、遮断検出回路１２２は待機状態に制御されてよい。パルス発生回路１３０の出力信号Ｓ３がローレベルである場合、すなわち、放電スイッチ１４４がオフ状態に制御され放電が行われていない場合、遮断検出回路１２２は動作状態に制御されてよい。遮断検出回路１２２とパルス発生回路１３０と放電スイッチ１４４の動作例については、後述する。

【0039】

図３は、電源用集積回路１００の動作を表す波形図の一例を示す。第１段は両波整流回路６０の出力電圧Ｖｃｘの時間波形を表し、第２段は分圧電圧Ｖｈ＿ｄｉｖの時間波形を表し、第３段はコンパレータ１２６の出力信号Ｓ１を表し、第４段はタイマ回路１２８の出力信号Ｓ２を表し、第５段はパルス発生回路１３０の出力信号Ｓ３を表す。

【0040】

時刻Ｔ０は電源システム１０００が交流電源から遮断された時刻を示し、時刻Ｔ０以前は、電源システム１０００は交流電源と接続されている。交流電源が接続されている間、Ｖｃｘは交流電源を両波整流した電圧波形となっている。分圧電圧Ｖｈ＿ｄｉｖは、Ｖｃｘとほとんど同じであるとみなすことができる入力電圧ＶＨをＲｄｉｖ２／（Ｒｄｉｖ１＋Ｒｄｉｖ２）倍にした電圧波形となっている。コンパレータ１２６において、分圧電圧Ｖｈ＿ｄｉｖと基準電圧Ｖｒｅｆが比較される。コンパレータ１２６の出力信号Ｓ１は、分圧電圧Ｖｈ＿ｄｉｖが基準電圧Ｖｒｅｆを下回るとハイレベルとなり、上回るとローレベルとなる。すなわち、コンパレータ１２６の出力信号Ｓ１は、両波整流された信号に合わせて交流電源の周波数の２倍の周波数の出力信号となる。

【0041】

タイマ回路１２８は、コンパレータ１２６の出力信号Ｓ１のレベルがローになってからの経過時間を計測してよい。タイマ回路１２８は、計測時間が基準時間Ｔｄｅｌａｙを超える場合に、出力信号Ｓ２をローレベルからハイレベルに切り替えてよい。基準時間Ｔｄｅｌａｙは、電源システム１０００が交流電源と接続されている間にコンパレータ１２６が出力する出力信号Ｓ１の周期より長い時間に定められてよい。一例として、交流電源の周波数が５０Ｈｚである場合、コンパレータ１２６の出力信号Ｓ１の周期は１０ｍｓである。この場合、基準時間Ｔｄｅｌａｙは１０ｍｓより長い時間に定められてよい。

【0042】

時刻Ｔ０以前において、コンパレータ１２６の出力信号Ｓ１は、予め定められた基準時間Ｔｄｅｌａｙよりも短い時間周期でローレベルとハイレベルを切り替えるため、タイマ回路１２８は出力信号Ｓ２をローレベルからハイレベルに切り替えず、出力信号Ｓ２はローレベルのままである。タイマ回路１２８の出力信号Ｓ２がローレベルのままであるため、パルス発生回路１３０は待機状態に制御され、パルス発生回路１３０の出力信号Ｓ３もローレベルのままである。

【0043】

時刻Ｔ０で交流電源が遮断されると、時刻Ｔ１でタイマ回路１２８の出力信号Ｓ２がハイレベルに変更されるまでの間、Ｖｃｘは入力回路１０のコンデンサＣ１、Ｃ２に残留した蓄積電荷に対応する電圧信号となる。分圧電圧Ｖｈ＿ｄｉｖは、Ｖｃｘとほとんど同じであるとみなすことができる入力電圧ＶＨをＲｄｉｖ２／（Ｒｄｉｖ１＋Ｒｄｉｖ２）倍にした電圧となっている。分圧電圧Ｖｈ＿ｄｉｖが基準電圧Ｖｒｅｆよりも高い電圧で保たれているため、コンパレータ１２６の出力信号Ｓ１もローレベルのままに保たれる。タイマ回路１２８の出力信号Ｓ２も、タイマ回路による計測時間が基準時間Ｔｄｅｌａｙを超えるまで、すなわち、時刻Ｔ１になるまでは、ローレベルのままである。したがって、パルス発生回路１３０の出力信号Ｓ３もローレベルのままである。

【0044】

時刻Ｔ１において、タイマ回路１２８の出力信号Ｓ２がハイレベルに変更される。すなわち、時刻Ｔ１は、コンパレータ１２６の出力信号Ｓ１のレベルがローになってからの経過時間が予め定められた基準時間Ｔｄｅｌａｙを超える時刻である。コンパレータ１２６の出力信号Ｓ１のレベルがローになってからの経過時間が予め定められた基準時間Ｔｄｅｌａｙを超えることによって、交流電源の遮断が検出され、タイマ回路１２８の出力信号Ｓ２がハイレベルに変更される。

【0045】

時刻Ｔ１でタイマ回路１２８の出力信号Ｓ２がハイレベルに変更されると、パルス発生回路１３０が動作状態に制御され、パルス発生回路１３０は周期パルス信号Ｓ３を発生する。出力信号Ｓ３がハイレベルの間（時刻Ｔ１からＴ２までの間）、放電スイッチ１４４がオン状態に制御されて放電が行われることで、Ｖｃｘは減少する。これに伴い、分圧電圧Ｖｈ＿ｄｉｖも減少する。

【0046】

時刻Ｔ１からＴ２までの間の分圧電圧Ｖｈ＿ｄｉｖの時間波形において、点線はＶｃｘをＲｄｉｖ２／（Ｒｄｉｖ１＋Ｒｄｉｖ２）倍にした電圧を表し、実線はＶＨをＲｄｉｖ２／（Ｒｄｉｖ１＋Ｒｄｉｖ２）倍にした電圧、すなわち、実際にコンパレータ１２６に供給される電圧を表す。このように、放電スイッチ１４４がオン状態に制御される放電動作中は、保護抵抗７０による電圧降下の影響により、分圧電圧Ｖｈ＿ｄｉｖが低下する。この状態で、分圧電圧Ｖｈ＿ｄｉｖと基準電圧Ｖｒｅｆの比較が行われると、放電状態の誤検出が生じるおそれがある。パルス発生回路１３０の出力信号Ｓ３がハイレベルである場合に遮断検出回路１２２を待機状態に制御することで、放電状態の誤検出を防止することができる。

【0047】

時刻Ｔ２からＴ３までの間、出力信号Ｓ３はローレベルとなる。これにより、放電スイッチ１４４がオフ状態に制御されて放電が停止されるとともに、遮断検出回路１２２が待機状態から動作状態となる。すなわち、保護抵抗７０による電圧降下の影響がない状態で、分圧電圧Ｖｈ＿ｄｉｖと基準電圧Ｖｒｅｆの比較が行われ、放電状態が検出される。時刻Ｔ２からＴ３までの間においては、分圧電圧Ｖｈ＿ｄｉｖが基準電圧Ｖｒｅｆよりも大きいため、いずれの信号のレベルにも変化はない。

【0048】

このように、タイマ回路１２８の出力信号Ｓ２がハイレベルの間、パルス発生回路１３０は周期パルス信号Ｓ３を発生し、放電が行われてコンパレータ１２６による比較が行われない期間（出力信号Ｓ３のハイレベル期間）と、放電は行われずにコンパレータ１２６による比較が行われる期間（出力信号Ｓ３のローレベル期間）とが繰り返される。

【0049】

時刻Ｔ４でパルス発生回路１３０の出力信号Ｓ３のローレベル期間が始まると、分圧電圧Ｖｈ＿ｄｉｖが基準電圧Ｖｒｅｆを下回るため、放電の終了が検出され、コンパレータ１２６の出力信号Ｓ１がハイレベルになり、タイマ回路１２８の出力信号Ｓ２がローレベルになり、パルス発生回路１３０が待機状態に制御されて、一連の放電動作が終了する。

【0050】

放電スイッチ１４４がオン状態に制御され放電が行われている場合に遮断検出回路１２２を待機状態に制御し、放電スイッチ１４４がオフ状態に制御され放電が行われていない場合に遮断検出回路１２２を動作状態に制御することで、保護抵抗７０による電圧降下の影響を考慮して放電状態を検出することができ、入力回路１０のコンデンサＣ１、Ｃ２に残留する蓄積電荷を確実に放電することができる。

【0051】

例えば、出力信号Ｓ３のハイレベル期間中の時刻Ｔｅｒｒにおいて、分圧電圧Ｖｈ＿ｄｉｖが基準電圧Ｖｒｅｆを下回っている。この期間中にはコンパレータ１２６による比較が行われないので、放電が終了したという誤検出を防止することができる。放電期間中に保護抵抗７０による電圧降下の影響があることを考慮して、出力信号Ｓ３のハイレベル期間中には検出を行わず、出力信号Ｓ３のローレベル期間中に検出を行うことで、放電状態の誤検出を防止し、入力回路１０のコンデンサＣ１、Ｃ２に残留する蓄積電荷を確実に放電することができる。

【0052】

図４は、電源用集積回路１００の構成の変形例を示す。本例の電源用集積回路１００は、交流電源の遮断が検出された場合に、分圧電圧Ｖｈ＿ｄｉｖを生成するための分圧比を変更することで、保護抵抗７０による電圧降下の影響を考慮することができる。図２の例と対応する構成については同一の符号を付し、重複する説明は省略する。

【0053】

分圧部１１０は、第１分圧抵抗１１２と、第２分圧抵抗１１４と、第３分圧抵抗１１６と、第１スイッチ１１８と、を含んでよい。分圧部１１０は、第１分圧抵抗１１２と第２分圧抵抗１１４と第３分圧抵抗１１６とによる第１分圧比と、第１分圧抵抗１１２と第２分圧抵抗１１４とによる第２分圧比とを用いて、分圧電圧Ｖｈ＿ｄｉｖを生成する。

【0054】

第１分圧抵抗１１２は、第１ノードＮ１と第２ノードＮ２との間に接続される。第１分圧抵抗１１２の抵抗値Ｒｄｉｖ１は、３０ＭΩ以上、７５０ＭΩ以下であってよい。一例として、第１分圧抵抗１１２の抵抗値Ｒｄｉｖ１は、１４９ＭΩである。

【0055】

第２分圧抵抗１１４は、第２ノードＮ２とグランドとの間に接続される。第２分圧抵抗１１４の抵抗値Ｒｄｉｖ２は、０．３ＭΩ以上、７．５ＭΩ以下であってよい。一例として、第２分圧抵抗１１４の抵抗値Ｒｄｉｖ２は、１．５０５ＭΩである。

【0056】

第３分圧抵抗１１６は、一端が第２ノードＮ２に接続され、第２分圧抵抗１１４と並列に接続される。第３分圧抵抗１１６の抵抗値Ｒｄｉｖ３は、０．６ＭΩ以上、１５ＭΩ以下であってよい。一例として、第３分圧抵抗１１６の抵抗値Ｒｄｉｖ３は、２．９８ＭΩである。

【0057】

第１スイッチ１１８は、第３分圧抵抗１１６の他端とグランドとの間に接続される。第１スイッチのオンオフが制御されることで、分圧部１１０が分圧電圧Ｖｈ＿ｄｉｖを生成するための分圧比が変更されてよい。

【0058】

第１スイッチがオン状態の場合、分圧部１１０を構成する抵抗は、第１分圧抵抗１１２と、第２分圧抵抗１１４と第３分圧抵抗１１６との並列接続と、の直列接続である。したがって、第１スイッチがオン状態の場合に分圧部１１０が設定する第１分圧比は、（数３）式で表される。
［数３］
第１分圧比 ＝ （Ｒｄｉｖ２｜｜Ｒｄｉｖ３）／（Ｒｄｉｖ１＋（Ｒｄｉｖ２｜｜Ｒｄｉｖ３））
ここで、（Ｒｄｉｖ２｜｜Ｒｄｉｖ３）は、並列接続された第２分圧抵抗１１４と第３分圧抵抗１１６との合成抵抗を表す。第１スイッチがオン状態の場合、分圧電圧Ｖｈ＿ｄｉｖは、入力電圧ＶＨの第１分圧比倍となる。一例として、第１分圧抵抗１１２の抵抗値Ｒｄｉｖ１が１４９ＭΩであり、第２分圧抵抗１１４の抵抗値Ｒｄｉｖ２が１．５０５ＭΩであり、第３分圧抵抗１１６の抵抗値Ｒｄｉｖ３が２．９８ＭΩである場合、第１分圧比は約１／１５０であり、分圧電圧Ｖｈ＿ｄｉｖは入力電圧ＶＨ約１／１５０倍となる。

【0059】

第１スイッチがオフ状態の場合、分圧部１１０を構成する抵抗は、第１分圧抵抗１１２と、第２分圧抵抗１１４との直列接続である。したがって、第１スイッチがオフ状態の場合に分圧部１１０が設定する第２分圧比は、（数４）式で表される。
［数４］
第２分圧比 ＝ Ｒｄｉｖ２／（Ｒｄｉｖ１＋Ｒｄｉｖ２）
すなわち、第１スイッチがオフ状態の場合、分圧電圧Ｖｈ＿ｄｉｖは、入力電圧ＶＨの第２分圧比倍となる。一例として、第１分圧抵抗１１２の抵抗値Ｒｄｉｖ１が１４９ＭΩであり、第２分圧抵抗１１４の抵抗値Ｒｄｉｖ２が１．５０５ＭΩである場合、第２分圧比は約１／１００であり、分圧電圧Ｖｈ＿ｄｉｖは入力電圧ＶＨ約１／１００倍となる。

【0060】

分圧部１１０は、交流電源の遮断が検出されない場合、入力電圧ＶＨに対する分圧電圧Ｖｈ＿ｄｉｖの比を第１分圧比に設定し、交流電源の遮断が検出された場合、入力電圧ＶＨに対する分圧電圧Ｖｈ＿ｄｉｖの比を、第１分圧比よりも大きい第２分圧比に設定してよい。すなわち、交流電源の遮断が検出されない場合、第１スイッチがオン状態に制御されて分圧部１１０が第１分圧比による分圧電圧Ｖｈ＿ｄｉｖを生成してよく、交流電源の遮断が検出された場合、第１スイッチがオフ状態に制御されて分圧部１１０が第２分圧比による分圧電圧Ｖｈ＿ｄｉｖを生成してよい。

【0061】

第１分圧抵抗１１２と、第２分圧抵抗１１４と、第３分圧抵抗１１６と、放電抵抗１４２と、保護抵抗７０とは、（数５）式を満たしてよい。
［数５］

すなわち、第１分圧比に対する第２分圧比の比である分圧比率（左辺）は、（Ｒｄｉｓ＋Ｒｐｒｏ）／Ｒｄｉｓに一致してよい。第１分圧比に対する第２分圧比の比である分圧比率は、１．１以上、２以下であってよい。一例として、放電抵抗１４２の抵抗値Ｒｄｉｓが１０ｋΩであり、保護抵抗７０の抵抗値Ｒｐｒｏが５ｋΩである場合、分圧比率は１．５である。

【0062】

上述のように、放電スイッチ１４４がオフ状態の場合、保護抵抗７０による電圧降下の影響はほとんど受けず、入力電圧ＶＨはＶｃｘとほとんど同じであるとみなすことができる一方、放電スイッチ１４４がオン状態の場合、保護抵抗７０による電圧降下の影響が無視できなくなり、入力電圧ＶＨはＶｃｘのＲｄｉｓ／（Ｒｐｒｏ＋Ｒｄｉｓ）倍になる。したがって、第１分圧比に対する第２分圧比の比である分圧比率を（Ｒｄｉｓ＋Ｒｐｒｏ）／Ｒｄｉｓとすることで、保護抵抗７０による電圧降下の影響を補い、放電されている場合および放電されていない場合のいずれの場合においても、分圧電圧Ｖｈ＿ｄｉｖの値をほとんど等しくすることができる。

【0063】

このように、本例の分圧部１１０は、放電スイッチ１４４がオフ状態の場合と放電スイッチ１４４がオン状態の場合とで異なる分圧比を設定することで、保護抵抗７０による電圧降下の影響を考慮して放電することができ、入力回路１０のコンデンサＣ１、Ｃ２に残留する蓄積電荷を確実に放電することができる。

【0064】

遮断検出部１２０は、遮断検出回路１２２と、ＮＯＴ回路１３２とを含んでよい。遮断検出回路１２２は、図２の例で説明した構成と同一の構成であってよい。

【0065】

ＮＯＴ回路１３２は、タイマ回路１２８と第１スイッチ１１８との間に接続される。ＮＯＴ回路１３２は、タイマ回路１２８の出力信号Ｓ２を反転した信号Ｓ４を出力してよい。すなわち、タイマ回路１２８の出力信号Ｓ２がハイレベルである場合、ＮＯＴ回路の出力信号Ｓ４はローレベルであってよく、タイマ回路１２８の出力信号Ｓ２がローレベルである場合、ＮＯＴ回路の出力信号Ｓ４はハイレベルであってよい。

【0066】

遮断検出部１２０は、交流電源の遮断を検出しない場合、第１スイッチ１１８をオン状態に制御してよく、交流電源の遮断を検出する場合に、第１スイッチ１１８をオフ状態に制御してよい。交流電源の遮断を検出しない場合、タイマ回路１２８の出力信号Ｓ２がローレベルに保たれることで、ＮＯＴ回路１３２の出力信号Ｓ４がハイレベルに保たれるため、第１スイッチ１１８はオン状態に制御される。交流電源の遮断を検出する場合、タイマ回路１２８の出力信号Ｓ２がハイレベルに保たれることで、ＮＯＴ回路１３２の出力信号Ｓ４がローレベルに保たれるため、第１スイッチ１１８はオフ状態に制御される。

【0067】

図５は、電源用集積回路１００の動作を表す波形図の変形例を示す。第１段は両波整流回路６０の出力電圧Ｖｃｘの時間波形を表し、第２段は分圧電圧Ｖｈ＿ｄｉｖの時間波形を表し、第３段はコンパレータ１２６の出力信号Ｓ１を表し、第４段はタイマ回路１２８の出力信号Ｓ２を表し、第５段はＮＯＴ回路１３２の出力信号Ｓ４を表す。図３の例と対応する動作について、重複する説明は省略する。

【0068】

時刻Ｔ０以前は、電源システム１０００は交流電源と接続されており、タイマ回路１２８の出力信号Ｓ２はローレベルである。したがって、ＮＯＴ回路１３２の出力信号Ｓ４はハイレベルとなる。これにより、分圧部１１０は、（数３）式で表される第１分圧比で分圧電圧Ｖｈ＿ｄｉｖを生成する。すなわち、分圧部１１０は、交流電源の遮断が検出されない場合、入力電圧ＶＨに対する分圧電圧Ｖｈ＿ｄｉｖの比を第１分圧比に設定する。

【0069】

時刻Ｔ１でタイマ回路１２８の出力信号Ｓ２がハイレベルになると、ＮＯＴ回路１３２の出力信号Ｓ４はローレベルとなる。これにより、分圧部１１０は、（数４）式で表される第２分圧比で分圧電圧Ｖｈ＿ｄｉｖを生成する。すなわち、分圧部１１０は、交流電源の遮断が検出された場合、入力電圧ＶＨに対する分圧電圧Ｖｈ＿ｄｉｖの比を、第１分圧比よりも大きい第２分圧比に設定する。

【0070】

分圧電圧Ｖｈ＿ｄｉｖの時間波形は、時刻Ｔ１で連続的に変化していてよい。時刻Ｔ１以前では、放電スイッチ１４４がオフ状態であるため、入力電圧ＶＨはＶｃｘとほとんど等しい。また、第１スイッチ１１８がオン状態であるため、分圧電圧Ｖｈ＿ｄｉｖは第１分圧比で生成される。時刻Ｔ１以降では、放電スイッチ１４４がオン状態であるため、入力電圧ＶＨは、ＶｃｘのＲｄｉｓ／（Ｒｐｒｏ＋Ｒｄｉｓ）倍となる。また、第１スイッチ１１８がオフ状態であるため、分圧電圧Ｖｈ＿ｄｉｖは第２分圧比で生成される。ここで、第１分圧比に対する第２分圧比の比である分圧比率が（数５）式を満たす、すなわち、第２分圧比が第１分圧比の（Ｒｐｒｏ＋Ｒｄｉｓ）／Ｒｄｉｓ倍であるため、保護抵抗７０による電圧降下の影響を分圧比の変更によって補うことができる。

【0071】

放電スイッチ１４４がオフ状態に制御され放電が行われていない場合に分圧部１１０が分圧電圧Ｖｈ＿ｄｉｖを生成するための分圧比を第１分圧比に設定し、放電スイッチ１４４がオン状態に制御され放電が行われている場合に分圧部１１０が分圧電圧Ｖｈ＿ｄｉｖを生成するための分圧比を第１分圧比よりも大きい第２分圧比に設定することで、保護抵抗７０による電圧降下の影響を考慮して放電状態を検出することができ、入力回路１０のコンデンサＣ１、Ｃ２に残留する蓄積電荷を確実に放電することができる。

【0072】

また、分圧比を変更することにより保護抵抗７０による電圧降下の影響を考慮することで、簡単な構成で入力回路１０のコンデンサＣ１、Ｃ２に残留する蓄積電荷を確実に放電することができる。分圧比を変更することにより保護抵抗７０による電圧降下の影響を考慮することで、放電停止期間を設けることなく、短時間で入力回路１０のコンデンサＣ１、Ｃ２に残留する蓄積電荷を確実に放電することができる。

【0073】

図６は、比較例に係る電源用集積回路５００の構成の一例を示す。図２および図４の例に対応する構成については類似の符号を付し、重複する説明は省略する。例えば、第１分圧抵抗５１２は第１分圧抵抗１１２に対応する。

【0074】

比較例に係る分圧部５１０は、第１分圧抵抗５１２と、第２分圧抵抗５１４とを含む点で、図２の例と共通するが、第３分圧抵抗および第１スイッチを含まない点で図４の例と相違する。すなわち、分圧部５１０が分圧電圧Ｖｈ＿ｄｉｖを生成するための分圧比は一つのみである。比較例に係る遮断検出部５２０は、パルス発生回路およびＮＯＴ回路を含まない点で、図２の例および図４の例と相違する。以上の相違点により、比較例に係る電源用集積回路５００は、保護抵抗７０による電圧降下の影響を考慮しない。

【0075】

図７は、比較例に係る電源用集積回路５００の動作を表す波形図の一例を示す。第１段は両波整流回路６０の出力電圧Ｖｃｘの時間波形を表し、第２段は分圧電圧Ｖｈ＿ｄｉｖの時間波形を表し、第３段はコンパレータ５２６の出力信号Ｓ１を表し、第４段はタイマ回路５２８の出力信号Ｓ２を表す。

【0076】

時刻Ｔ１でタイマ回路５２８の出力信号Ｓ２がハイレベルとなると、放電を開始する。放電スイッチ５４４がオン状態となり、保護抵抗７０による電圧降下の影響が無視できず、分圧電圧Ｖｈ＿ｄｉｖが低下する。時刻Ｔｅｒｒで分圧電圧Ｖｈ＿ｄｉｖが基準電圧Ｖｒｅｆを下回るため、入力回路１０のコンデンサＣ１、Ｃ２に残留する蓄積電荷の放電終了が検出され、タイマ回路５２８の出力信号Ｓ２がローレベルとなり、放電スイッチ５４４がオフ状態となる。しかし、保護抵抗７０による電圧降下の影響が考慮されていないため、実際には、分圧電圧Ｖｈ＿ｄｉｖが基準電圧Ｖｒｅｆを上回る程度に蓄積電荷は残留しており、入力回路１０のコンデンサＣ１、Ｃ２に残留する蓄積電荷を確実に放電することができないおそれがある。

【0077】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【0078】

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

【0079】

＜実施例＞
本発明の第１の態様においては、コンデンサを有する入力回路を介して交流電源に接続される電源用集積回路であって、入力電圧を分圧して分圧電圧を生成する分圧部と、前記分圧電圧と予め定められた基準電圧とを比較して、前記交流電源の遮断を検出する遮断検出部と、前記交流電源の遮断が検出された場合に、前記コンデンサの蓄積電荷を放電する放電部と、を備え、前記分圧部は、前記交流電源の遮断が検出されない場合、前記入力電圧に対する前記分圧電圧の比を第１分圧比に設定し、前記交流電源の遮断が検出された場合、前記入力電圧に対する前記分圧電圧の比を、前記第１分圧比よりも大きい第２分圧比に設定する、電源用集積回路を提供する。

【0080】

上記電源用集積回路において、前記分圧部は、第１ノードと第２ノードとの間に接続された第１分圧抵抗Ｒｄｉｖ１と、前記第２ノードとグランドとの間に接続された第２分圧抵抗Ｒｄｉｖ２と、一端が前記第２ノードに接続され、前記第２分圧抵抗Ｒｄｉｖ２と並列に接続された第３分圧抵抗Ｒｄｉｖ３と、前記第３分圧抵抗Ｒｄｉｖ３の他端とグランドとの間に接続された第１スイッチと、を含んでよい。

【0081】

上記いずれかの電源用集積回路において、前記第１分圧比は、（Ｒｄｉｖ２｜｜Ｒｄｉｖ３）／（Ｒｄｉｖ１＋（Ｒｄｉｖ２｜｜Ｒｄｉｖ３））であってよい。

【0082】

上記いずれかの電源用集積回路において、前記第２分圧比は、Ｒｄｉｖ２／（Ｒｄｉｖ１＋Ｒｄｉｖ２）であってよい。

【0083】

上記いずれかの電源用集積回路において、前記第１分圧比は、（Ｒｄｉｖ２｜｜Ｒｄｉｖ３）／（Ｒｄｉｖ１＋（Ｒｄｉｖ２｜｜Ｒｄｉｖ３））であってよい。前記第２分圧比は、Ｒｄｉｖ２／（Ｒｄｉｖ１＋Ｒｄｉｖ２）であってよい。前記第１分圧比に対する前記第２分圧比の比である分圧比率は、１．１以上、２以下であってよい。

【0084】

上記いずれかの電源用集積回路において、前記第１分圧抵抗Ｒｄｉｖ１は、３０ＭΩ以上、７５０ＭΩ以下であってよい。

【0085】

上記いずれかの電源用集積回路において、前記第２分圧抵抗Ｒｄｉｖ２は、０．３ＭΩ以上、７．５ＭΩ以下であってよい。

【0086】

上記いずれかの電源用集積回路において、前記第３分圧抵抗Ｒｄｉｖ３は、０．６ＭΩ以上、１５ＭΩ以下であってよい。

【0087】

上記いずれかの電源用集積回路において、前記遮断検出部は、前記交流電源の遮断を検出しない場合、前記第１スイッチをオン状態に制御し、前記交流電源の遮断を検出する場合に、前記第１スイッチをオフ状態に制御してよい。

【0088】

上記いずれかの電源用集積回路において、前記放電部は、前記第１ノードに接続された放電抵抗Ｒｄｉｓを含んでよい。前記第１ノードは、保護抵抗Ｒｐｒｏを介して前記コンデンサと接続されてよい。前記第１分圧抵抗Ｒｄｉｖ１と、前記第２分圧抵抗Ｒｄｉｖ２と、前記第３分圧抵抗Ｒｄｉｖ３と、前記放電抵抗Ｒｄｉｓと、前記保護抵抗Ｒｐｒｏとは、（数１）式を満たしてよい。
［数１］

【0089】

上記いずれかの電源用集積回路において、前記放電抵抗Ｒｄｉｓは、２ｋΩ以上、５０ｋΩ以下であってよい。

【0090】

上記いずれかの電源用集積回路において、前記保護抵抗Ｒｐｒｏは、１ｋΩ以上、２５ｋΩ以下であってよい。

【0091】

上記いずれかの電源用集積回路において、前記放電部は、一端が前記第１ノードに接続され、前記第１分圧抵抗Ｒｄｉｖ１と並列に接続された放電抵抗Ｒｄｉｓと、前記放電抵抗Ｒｄｉｓの他端とグランドとの間に接続された第２スイッチと、を含んでよい。前記遮断検出部は、前記交流電源の遮断を検出しない場合、前記第２スイッチをオフ状態に制御し、前記交流電源の遮断を検出する場合に、前記第２スイッチをオン状態に制御してよい。

【0092】

上記いずれかの電源用集積回路において、前記遮断検出部は、前記分圧電圧と前記基準電圧とを比較するコンパレータと、前記コンパレータの出力信号が、前記分圧電圧が前記基準電圧よりも低くなったことを示してからの経過時間を計測するタイマ回路と、を含んでよい。

【0093】

上記いずれかの電源用集積回路において、前記遮断検出部は、前記タイマ回路によって計測された前記経過時間が、予め定められた基準時間を超える場合に、前記交流電源の遮断を検出してよい。

【0094】

本発明の第２の態様においては、コンデンサを有する入力回路と、前記入力回路を介して交流電源と接続される電源用集積回路と、を備える電源システムであって、前記電源用集積回路は、入力電圧を分圧して分圧電圧を生成する分圧部と、前記分圧電圧と予め定められた基準電圧とを比較して、前記交流電源の遮断を検出する遮断検出部と、前記交流電源の遮断が検出された場合に、前記コンデンサの蓄積電荷を放電する放電部と、を含み、前記分圧部は、前記交流電源の遮断が検出されない場合、前記入力電圧に対する前記分圧電圧の比を第１分圧比に設定し、前記交流電源の遮断が検出された場合、前記入力電圧に対する前記分圧電圧の比を、前記第１分圧比よりも大きい第２分圧比に設定する、電源システムを提供する。

【0095】

上記電源システムにおいて、前記分圧部は、第１ノードと第２ノードとの間に接続された第１分圧抵抗Ｒｄｉｖ１と、前記第２ノードとグランドとの間に接続された第２分圧抵抗Ｒｄｉｖ２と、一端が前記第２ノードに接続され、前記第２分圧抵抗Ｒｄｉｖ２と並列に接続された第３分圧抵抗Ｒｄｉｖ３と、前記第３分圧抵抗Ｒｄｉｖ３の他端とグランドとの間に接続された第１スイッチと、を含んでよい。

【0096】

上記いずれかの電源システムにおいて、前記コンデンサと前記第１ノードとの間に接続された保護抵抗Ｒｐｒｏを備えてよい。前記放電部は、前記第１ノードに接続された放電抵抗Ｒｄｉｓを含んでよい。前記第１分圧抵抗Ｒｄｉｖ１と、前記第２分圧抵抗Ｒｄｉｖ２と、前記第３分圧抵抗Ｒｄｉｖ３と、前記放電抵抗Ｒｄｉｓと、前記保護抵抗Ｒｐｒｏとは、（数２）式を満たしてよい。
［数２］

【符号の説明】

【0097】

１０ 入力回路、２０ 一次側整流平滑回路、３０ トランス、４０ 二次側整流平滑回路、５０ トランス用スイッチ、５２ ゲート抵抗、６０ 両波整流回路、７０ 保護抵抗、１００ 電源用集積回路、１１０ 分圧部、１１２ 第１分圧抵抗、１１４ 第２分圧抵抗、１１６ 第３分圧抵抗、１１８ 第１スイッチ、１２０ 遮断検出部、１２２ 遮断検出回路、１２４ 電圧源、１２６ コンパレータ、１２８ タイマ回路、１３０ パルス発生回路、１３２ ＮＯＴ回路、１４０ 放電部、１４２ 放電抵抗、１４４ 放電スイッチ、１５０ ＰＷＭ制御回路、１０００ 電源システム

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】