特開 2024-113592 可変利得増幅回路

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024113592

(43)【公開日】2024-08-22

(54)【発明の名称】可変利得増幅回路

(51)【国際特許分類】

   H03G 3/10 20060101AFI20240815BHJP

【ＦＩ】

H03G3/10 B

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023018689

(22)【出願日】2023-02-09

(71)【出願人】

【識別番号】000002130

【氏名又は名称】住友電気工業株式会社

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東 忠重

(74)【代理人】

【識別番号】100070150

【弁理士】

【氏名又は名称】伊東 忠彦

(72)【発明者】

【氏名】杉本 良之

(72)【発明者】

【氏名】田中 啓二

(72)【発明者】

【氏名】上村 浩

【テーマコード（参考）】

5J100

【Ｆターム（参考）】

5J100AA03

5J100BA06

5J100BB01

5J100BC04

5J100CA19

5J100CA21

5J100EA02

(57)【要約】

【課題】利得変化時の出力位相の反転を抑制すること。
【解決手段】差動入力電圧信号および第１差動電流信号のいずれかに応じて第２差動電流信号を生成する差動電流回路と、第１制御電圧と第２制御電圧との電圧差に応じて前記第２差動電流信号から前記第２差動電流信号と同位相の非反転分流信号と前記第２差動電流信号と逆位相の反転分流信号とを生成し、前記非反転分流信号および前記反転分流信号を互いに足し合わせて第３差動電流信号を生成する電流分流回路と、前記第３差動電流信号を差動出力電圧信号に変換する負荷回路と、設定信号に応じて前記第１制御電圧および前記第２制御電圧を生成する生成回路と、前記差動出力電圧信号の振幅を検出して前記振幅が設定電圧よりも低くならないように前記電圧差をリミット値以上に制限するリミット回路と、を備える、可変利得増幅回路。
【選択図】図１

【特許請求の範囲】

【請求項1】

差動電流回路と、前記差動電流回路の高電位側に接続される電流分流回路と、前記電流分流回路の高電位側に接続される負荷回路と、を備え、前記差動電流回路に入力される差動入力電圧信号および第１差動電流信号のいずれかに応じて前記負荷回路によって差動出力電圧信号を生成する主回路と、
前記主回路の利得を調整するための利得調整回路と、
を備え、
前記差動電流回路は、差動入力電圧信号および第１差動電流信号のいずれかに応じて第２差動電流信号を生成し、
前記電流分流回路は、第１制御電圧と第２制御電圧との電圧差に応じて前記第２差動電流信号から前記第２差動電流信号と同位相の非反転分流信号と前記第２差動電流信号と逆位相の反転分流信号とを生成し、前記非反転分流信号および前記反転分流信号を互いに足し合わせて第３差動電流信号を生成し、
前記負荷回路は、前記第３差動電流信号を前記差動出力電圧信号に変換し、
前記利得調整回路は、設定信号に応じて前記第１制御電圧および前記第２制御電圧を生成する生成回路と、前記差動出力電圧信号の振幅を検出して前記振幅が設定電圧よりも低くならないように前記電圧差をリミット値以上に制限するリミット回路と、を備える、可変利得増幅回路。

【請求項2】

前記リミット回路は、前記振幅が前記設定電圧に等しくなったとき、前記電圧差を前記リミット値に保持する、請求項１に記載の可変利得増幅回路。

【請求項3】

前記リミット回路は、前記第１制御電圧を伝送する第１信号線にドレインが接続され電源線にソースが接続される第１ＦＥＴと、前記第２制御電圧を伝送する第２信号線にドレインが接続されグランドにソースが接続される第２ＦＥＴと、を有し、前記振幅が前記設定電圧よりも低下すると、前記第１ＦＥＴおよび前記第２ＦＥＴをオンさせる、請求項２に記載の可変利得増幅回路。

【請求項4】

前記リミット回路は、
前記振幅に応じてモニタ信号を出力する検出回路と、
前記モニタ信号の電圧値が前記設定電圧に対応する設定値以下になると、前記第１ＦＥＴおよび前記第２ＦＥＴをオンさせるオペアンプと、を有する、請求項３に記載の可変利得増幅回路。

【請求項5】

前記差動電流回路は、一対のトランジスタを含む差動対と、前記差動対とグランド線との間に接続され、前記差動対に定電流を供給する定電流回路と、を備え、
前記差動対は、前記差動入力電圧信号に応じて前記第２差動電流信号を生成し、
前記第２差動電流信号の正相成分および逆相成分の和は、前記定電流の大きさに等しい、請求項１に記載の可変利得増幅回路。

【請求項6】

前記差動電流回路は、第１定電流を供給する第１定電流源と、第２定電流を供給する第２定電流源と、を有し、
前記第２差動電流信号の正相成分は、前記第１定電流から前記第１差動電流信号の逆相成分が差し引かれて生成され、
前記第２差動電流信号の逆相成分は、前記第２定電流から前記第１差動電流信号の正相成分が差し引かれて生成され、
前記第２定電流は、前記第１定電流の電流値と同じ電流値を有する、
請求項１に記載の可変利得増幅回路。

【請求項7】

差動入力電圧信号および第１差動電流信号のいずれかに応じて第２差動電流信号を生成する差動電流回路と、
第１制御電圧と第２制御電圧との電圧差に応じて前記第２差動電流信号から前記第２差動電流信号と同位相の非反転分流信号と前記第２差動電流信号と逆位相の反転分流信号とを生成し、前記非反転分流信号および前記反転分流信号を互いに足し合わせて第３差動電流信号を生成する電流分流回路と、
前記第３差動電流信号を差動出力電圧信号に変換する負荷回路と、
設定信号に応じて前記第１制御電圧および前記第２制御電圧を生成する生成回路と、
前記差動出力電圧信号の振幅を検出して前記振幅が設定電圧よりも低くならないように前記電圧差をリミット値以上に制限するリミット回路と、を備える、可変利得増幅回路。

【発明の詳細な説明】

【技術分野】

【0001】

本開示は、可変利得増幅回路に関する。

【背景技術】

【0002】

従来、可変利得増幅回路として、ギルバート回路を用いた回路が知られている（例えば、特許文献１参照）。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開平１０－２２４１６２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

四象限動作を行うギルバートセル回路の動作点の変動は小さいので、利得を変化させる際の周波数特性の変動は抑えられる。しかしながら、四象限ギルバートセル型の利得可変増幅器で利得を調整する際に出力位相が反転してしまう場合がある。

【0005】

本開示は、利得変化時の出力位相の反転を抑制可能な可変利得増幅回路を提供する。

【課題を解決するための手段】

【0006】

本開示の一態様として、
差動電流回路と、前記差動電流回路の高電位側に接続される電流分流回路と、前記電流分流回路の高電位側に接続される負荷回路と、を備え、前記差動電流回路に入力される差動入力電圧信号および第１差動電流信号のいずれかに応じて前記負荷回路によって差動出力電圧信号を生成する主回路と、
前記主回路の利得を調整するための利得調整回路と、
を備え、
前記差動電流回路は、差動入力電圧信号および第１差動電流信号のいずれかに応じて第２差動電流信号を生成し、
前記電流分流回路は、第１制御電圧と第２制御電圧との電圧差に応じて前記第２差動電流信号から前記第２差動電流信号と同位相の非反転分流信号と前記第２差動電流信号と逆位相の反転分流信号とを生成し、前記非反転分流信号および前記反転分流信号を互いに足し合わせて第３差動電流信号を生成する電流分流回路と、
前記負荷回路は、前記第３差動電流信号を前記差動出力電圧信号に変換し、
前記利得調整回路は、設定信号に応じて前記第１制御電圧および前記第２制御電圧を生成する生成回路と、前記差動出力電圧信号の振幅を検出して前記振幅が設定電圧よりも低くならないように前記電圧差をリミット値以上に制限するリミット回路と、を備える、可変利得増幅回路が提供される。

【発明の効果】

【0007】

本開示によれば、利得変化時の出力位相の反転を抑制できる。

【図面の簡単な説明】

【0008】

【図1】図１は、第１実施形態に係る可変利得増幅回路の構成例を示す図である。

【図2】図２は、一対の制御電圧Vgcp, Vgcnを生成する生成回路の構成例を示す図である。

【図3】図３は、振幅検出回路の構成例を示す図である。

【図4】図４は、図１の可変利得増幅回路の電気的特性を示す図である。

【図5】図５は、第２実施形態に係る可変利得増幅回路の構成例を示す図である。

【図6】図６は、第３実施形態に係る可変利得増幅回路の構成例を示す図である。

【発明を実施するための形態】

【0009】

［本開示の実施形態の説明］
最初に本開示の実施形態を列記して説明する。

【0010】

（１）本開示の可変利得増幅回路は、
差動電流回路と、前記差動電流回路の高電位側に接続される電流分流回路と、前記電流分流回路の高電位側に接続される負荷回路と、を備え、前記差動電流回路に入力される差動入力電圧信号および第１差動電流信号のいずれかに応じて前記負荷回路によって差動出力電圧信号を生成する主回路と、
前記主回路の利得を調整するための利得調整回路と、
を備え、
前記差動電流回路は、差動入力電圧信号および第１差動電流信号のいずれかに応じて第２差動電流信号を生成し、
前記電流分流回路は、第１制御電圧と第２制御電圧との電圧差に応じて前記第２差動電流信号から前記第２差動電流信号と同位相の非反転分流信号と前記第２差動電流信号と逆位相の反転分流信号とを生成し、前記非反転分流信号および前記反転分流信号を互いに足し合わせて第３差動電流信号を生成し、
前記負荷回路は、前記第３差動電流信号を前記差動出力電圧信号に変換し、
前記利得調整回路は、設定信号に応じて前記第１制御電圧および前記第２制御電圧を生成する生成回路と、前記差動出力電圧信号の振幅を検出して前記振幅が設定電圧よりも低くならないように前記電圧差をリミット値以上に制限するリミット回路と、を備える。

【0011】

（１）によれば、前記差動出力電圧信号の振幅が設定電圧よりも低くならないように前記第１制御電圧と前記第２制御電圧との間の電圧差はリミット値以上に制限される。これにより、前記電圧差が前記リミット値よりも小さくなるように前記生成回路に入力される前記設定信号が変化した際に、前記電圧差が前記リミット値よりも小さくなることを抑制することができる。前記電圧差が前記リミット値よりも小さくなることが抑制されるので、前記差動出力電圧信号の位相が差動入力電圧信号および第１差動電流信号のいずれかの位相に対して180度反転することを抑制することができる。

【0012】

（２）上記（１）において、
前記リミット回路は、前記振幅が前記設定電圧に等しくなったとき、前記電圧差を前記リミット値に保持してもよい。

【0013】

（２）によれば、前記振幅が前記設定電圧に等しくなったとき、前記電圧差は前記リミット値に保持されるので、前記電圧差が前記リミット値よりも小さくなることを抑制することができる。前記電圧差が前記リミット値よりも小さくなることが抑制されるので、前記差動出力電圧信号の位相が差動入力電圧信号および第１差動電流信号のいずれかの位相に対して180度反転することを抑制することができる。

【0014】

（３）上記（２）において、
前記リミット回路は、前記第１制御電圧を伝送する第１信号線にドレインが接続され電源線にソースが接続される第１ＦＥＴと、前記第２制御電圧を伝送する第２信号線にドレインが接続されグランドにソースが接続される第２ＦＥＴと、を有し、前記振幅が前記設定電圧よりも低下すると、前記第１ＦＥＴおよび前記第２ＦＥＴをオンさせてもよい。

【0015】

（３）によれば、前記振幅が前記設定電圧よりも低下すると、前記設定信号の値によらずに、前記リミット回路は、前記第１ＦＥＴおよび前記第２ＦＥＴをオンさせる。前記第１ＦＥＴおよび前記第２ＦＥＴがオンとなると、前記第１制御電圧が上昇し、前記第２制御電圧が低下するので、前記電圧差が前記リミット値よりも小さくなることを抑制することができる。前記電圧差が前記リミット値よりも小さくなることが抑制されるので、前記差動出力電圧信号の位相が差動入力電圧信号および第１差動電流信号のいずれかの位相に対して180度反転することを抑制することができる。

【0016】

（４）上記（３）において、
前記リミット回路は、
前記振幅に応じてモニタ信号を出力する検出回路と、
前記モニタ信号の電圧値が前記設定電圧に対応する設定値以下になると、前記第１ＦＥＴおよび前記第２ＦＥＴをオンさせるオペアンプと、を有してもよい。

【0017】

（４）によれば、前記モニタ信号の電圧値が前記設定電圧に対応する設定値よりも低下すると、前記第１ＦＥＴおよび前記第２ＦＥＴはオンとなる。これにより、前記第１制御電圧が上昇し、前記第２制御電圧が低下するので、前記電圧差が前記リミット値よりも小さくなることを抑制することができる。前記電圧差が前記リミット値よりも小さくなることが抑制されるので、前記差動出力電圧信号の位相が差動入力電圧信号および第１差動電流信号のいずれかの位相に対して180度反転することを抑制することができる。

【0018】

（５）上記（１）から（４）のいずれか一つにおいて、
前記差動電流回路は、一対のトランジスタを含む差動対と、前記差動対とグランド線との間に接続され、前記差動対に定電流を供給する定電流回路と、を備え、
前記差動対は、前記差動入力電圧信号に応じて前記第２差動電流信号を生成し、
前記第２差動電流信号の正相成分および逆相成分の和は、前記定電流の大きさに等しくてもよい。

【0019】

（５）によれば、前記差動入力電圧信号を前記差動出力電圧信号に増幅するときの利得の変化時に前記差動出力電圧信号の位相の反転が抑制される。

【0020】

（６）上記（１）から（４）のいずれか一つにおいて、
前記差動電流回路は、第１定電流を供給する第１定電流源と、第２定電流を供給する第２定電流源と、を有し、
前記第２差動電流信号の正相成分は、前記第１定電流から前記第１差動電流信号の逆相成分が差し引かれて生成され、
前記第２差動電流信号の逆相成分は、前記第２定電流から前記第１差動電流信号の正相成分が差し引かれて生成され、
前記第２定電流は、前記第１定電流の電流値と同じ電流値を有してもよい。

【0021】

（６）によれば、前記差動入力電流信号を前記差動出力電圧信号に増幅するときの利得の変化時に前記差動出力電圧信号の位相の反転が抑制される。

【0022】

（７）本開示の可変利得増幅回路は、
差動入力電圧信号および第１差動電流信号のいずれかに応じて第２差動電流信号を生成する差動電流回路と、
第１制御電圧と第２制御電圧との電圧差に応じて前記第２差動電流信号から前記第２差動電流信号と同位相の非反転分流信号と前記第２差動電流信号と逆位相の反転分流信号とを生成し、前記非反転分流信号および前記反転分流信号を互いに足し合わせて第３差動電流信号を生成する電流分流回路と、
前記第３差動電流信号を差動出力電圧信号に変換する負荷回路と、
設定信号に応じて前記第１制御電圧および前記第２制御電圧を生成する生成回路と、
前記差動出力電圧信号の振幅を検出して前記振幅が設定電圧よりも低くならないように前記電圧差をリミット値以上に制限するリミット回路と、を備える。

【0023】

（７）によれば、前記差動出力電圧信号の振幅が設定電圧よりも低くならないように前記第１制御電圧と前記第２制御電圧との間の電圧差はリミット値以上に制限される。これにより、前記電圧差が前記リミット値よりも小さくなるように前記生成回路に入力される前記設定信号が変化した際に、前記電圧差が前記リミット値よりも小さくなることを抑制することができる。前記電圧差が前記リミット値よりも小さくなることが抑制されるので、前記差動出力電圧信号の位相が差動入力電圧信号および第１差動電流信号のいずれかの位相に対して180度反転することを抑制することができる。

【0024】

［本開示の実施形態の詳細］
本開示の可変利得増幅回路の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。

【0025】

図１は、第１実施形態に係る可変利得増幅回路の構成例を示す図である。図１に示す可変利得増幅回路１０１は、主回路１０と利得調整回路２０を備える差動増幅回路である。

【0026】

まず、主回路１０について説明する。主回路１０は、差動入力電圧信号vinp, vinnを増幅し、その増幅された信号を差動出力電圧信号voutp, voutnとして出力する増幅回路である。主回路１０は、制御電圧Vgcpおよび制御電圧Vgcnに応じて変化する増幅率で、差動入力電圧信号vinp, vinnを増幅する。主回路１０は、増幅された差動入力電圧信号vinp, vinnを差動出力電圧信号voutp, voutnとして出力する。制御電圧Vgcpは、トランジスタQ1のベースおよびトランジスタQ4のベースに入力される。制御電圧Vgcnは、トランジスタQ2のベースおよびトランジスタQ3のベースに入力される。トランジスタQ1からトランジスタQ4については後述する。

【0027】

主回路１０は、例えば、差動対回路１５、電流分流回路１２および負荷回路１３を有する差動増幅回路である。電流分流回路１２は、差動対回路１５の高電位側に接続され、負荷回路１３は、電流分流回路１２の高電位側に接続される。例えば、負荷回路１３、電流分流回路１２および差動対回路１５は、電源線VCCおよびグランド線GNDとの間に電源線VCCからグランド線GNDにこの順に直列に接続される。電源線VCCは、可変利得増幅回路１０１に電源電圧Vccを供給し、グランド線GNDは、可変利得増幅回路１０１にグランド電位を与える。主回路１０は、さらに入力ノードINP、入力ノードINN、出力ノードOUTPおよび出力ノードOUTNを備える。主回路１０は、入力ノードINP、INNに入力された差動入力電圧信号vinp, vinnを増幅して、増幅された信号を差動出力電圧信号voutp, voutnとして出力ノードOUTP、OUTNから出力する。入力ノードINPは、第１入力ノードの一例である。入力ノードINNは、第２入力ノードの一例である。出力ノードOUTNは、第１出力ノードの一例である。出力ノードOUTPは、第２出力ノードの一例である。

【0028】

差動対回路１５は、例えば、トランジスタQ5、Q6、エミッタ抵抗RE1, RE2および定電流回路１４を備える。トランジスタQ5は、第５トランジスタの一例である。トランジスタQ6は、第６トランジスタの一例である。トランジスタQ5、Q6は、例えばNPNバイポーラトランジスタである。トランジスタQ5のベースは、入力ノードINPに接続され、トランジスタQ5のエミッタは、エミッタ抵抗RE1を介して定電流回路１４に接続される。トランジスタQ6のベースは、入力ノードINNに接続され、トランジスタQ6のエミッタは、エミッタ抵抗RE2を介してトランジスタQ5のエミッタと同様に定電流回路１４に接続される。トランジスタQ5のベースには、例えば、差動入力電圧信号vinp, vinnの正相成分vinpが入力され、トランジスタQ6のベースには、例えば、差動入力電圧信号vinp, vinnの逆相成分vinnが入力される。定電流回路１４は、トランジスタQ5、Q6に一定値の定電流Ib1を供給する。定電流回路１４は、トランジスタQ5のエミッタとトランジスタQ6のエミッタに共通に電気的に接続される定電流源６を有する。定電流源６は、定電流Ib1を生成する。

【0029】

差動入力電圧信号vinp, vinnを構成する正相成分vinpおよび逆相成分vinnは、一対の相補信号となっている。逆相成分vinnは、正相成分vinpの位相と180°異なる位相を有する。例えば、正相成分vinpの電圧が増加するとき、逆相成分vinnの電圧は減少し、正相成分vinpの電圧が減少するとき、逆相成分vinnの電圧は増加する。正相成分vinpの電圧が最大値（ピーク値）に達するとき、逆相成分vinnの電圧は最小値（ボトム値）に達し、正相成分vinpの電圧が最小値（ボトム値）に達するとき、逆相成分vinnの電圧は最大値（ピーク値）に達する。正相成分vinpおよび逆相成分vinnは、それぞれ時間平均値に相当する直流電圧成分（DC成分）を有していてもよい。逆相成分vinnは、正相成分vinpのDC成分と同じ大きさのDC成分を有することが好ましい。逆相成分vinnは、正相成分vinpの振幅と同じ大きさの振幅を有することが好ましい。なお、差動入力電圧信号vinp, vinn以外の差動信号についても、その正相成分と逆相成分との関係は、差動入力電圧信号vinp, vinnと同様であると考えてよい。

【0030】

差動対回路１５は、差動入力電圧信号vinp, vinnに応じて第２差動電流信号iep, ienを生成する。差動対回路１５は、差動信号に応じて差動電流信号を生成する差動電流回路の一例である。例えば、トランジスタQ5のコレクタは、第２差動電流信号iep、ienの正相成分iepを出力し、トランジスタQ6のコレクタは、第２差動電流信号iep、ienの逆相成分ienを出力する。トランジスタQ5, Q6のベース電流は、それぞれのコレクタ電流よりも小さいので無視すると、電流信号iepの電流値と電流信号ienの電流値との和は、定電流回路14が供給する定電流Ib1の電流値に等しい。例えば、電圧信号(正相成分)vinpの電圧値が電圧信号(逆相成分)vinnの電圧値よりも大きいとき、電流信号(正相成分)iepの電流値は電流信号(逆相成分)ienの電流値より大きくなる。また、電圧信号(正相成分)vinpの電圧値が電圧信号(逆相成分)vinnの電圧値よりも小さいとき、電流信号(正相成分)iepの電流値は電流信号(逆相成分)ienの電流値より小さくなる。したがって、第２差動電流信号iep, ienの振幅iep-ienは、差動入力電圧信号vinp, vinnの振幅vinp-vinnに応じて増減する。例えば、差動入力電圧信号vinp, vinnの大きさvinp-vinnが増加すると、第２差動電流信号iep, ienの大きさiep-ienは増加し、差動入力電圧信号vinp, vinnの大きさvinp-vinnが減少すると、第２差動電流信号iep, ienの大きさiep-ienは減少する。差動入力電圧信号vinp, vinnの大きさvinp-vinnの増減に対する第２差動電流信号の大きさiep-ienの増減の程度は、エミッタ抵抗RE1、RE2の抵抗値によって調整することができる。例えば、エミッタ抵抗RE1、RE2の抵抗値を大きくすると、差動入力電圧信号の大きさvinp-vinnの増加に対する第２差動電流信号の大きさiep-ienの増加の割合は緩やかとなる。エミッタ抵抗RE1、RE2の抵抗値を大きくすることにより、差動入力電圧信号の大きさvinp-vinnに対して第２差動電流信号の大きさiep-ienが線形に変化する差動入力電圧信号の大きさvinp-vinnの範囲を広げることができる。エミッタ抵抗RE2は、エミッタ抵抗RE1の抵抗値と同じ抵抗値を有していてもよい。トランジスタQ6は、トランジスタQ5の電気的特性と同じ電気的特性を有していてもよい。トランジスタQ5,、Q6は、差動対ともいう。

【0031】

電流分流回路１２は、第２差動電流信号iep、ienに応じて第３差動電流信号icp, icnを生成する。電流分流回路１２は、トランジスタQ1、Q2、Q3、Q4を備える。トランジスタQ1は、第１トランジスタの一例である。トランジスタQ2は、第２トランジスタの一例である。トランジスタQ3は、第３トランジスタの一例である。トランジスタQ4は、第４トランジスタの一例である。トランジスタQ1、Q2、Q3、Q4は、例えばNPNバイポーラトランジスタである。トランジスタQ1、Q2のエミッタは、ともに差動対回路１５のトランジスタQ5のコレクタに接続され、トランジスタQ3、Q4のエミッタは、ともに差動対回路１５のトランジスタQ6のコレクタに接続される。トランジスタQ1、Q4のベースには、制御電圧Vgcpが入力され、トランジスタQ2、Q3のベースには、制御電圧Vgcnが入力される。トランジスタQ1、Q3のコレクタは、ともに出力ノードOUTNに接続されてその接続点から電流信号icpを出力し、トランジスタQ2、Q4のコレクタは、ともに出力ノードOUTPに接続されてその接続点から電流信号icnを出力する。

【0032】

電流分流回路１２は、制御電圧（第１制御電圧）Vgcpおよび制御電圧（第２制御電圧）Vgcnに応じて、第２差動電流信号iep, ienから分割された非反転分流信号および反転分流信号を互いに足し合わせる。非反転分流信号は、第２差動電流信号の位相と同じ位相を有する（位相が同じことを同位相ともいう）。反転分流信号は、第２差動電流信号の位相と１８０°異なる位相を有する（位相が１８０°異なることを逆位相ともいう）。電流分流回路１２は、非反転分流信号および反転分流信号を互いに足し合わせて第３差動電流信号icp, icnの大きさicp-icnを第２差動電流信号iep, ienの大きさiep-ienより小さく設定する。第２差動電流信号iep, ienから分割された非反転分流信号は、トランジスタQ1のコレクタから出力される第１分流電流icq1およびトランジスタQ4のコレクタから出力される第４分流電流icq4に相当する。第２差動電流信号iep, ienから分割された反転分流信号は、トランジスタQ2のコレクタから出力される第２分流電流icq2およびトランジスタQ3のコレクタから出力される第３分流電流icq3に相当する。

【0033】

トランジスタQ1、Q2は、制御電圧Vgcp、Vgcnに応じて電流信号iepを第１分流信号icq1と第２分流信号icq2とに分割する。トランジスタQ1, Q2のベース電流は、それぞれのコレクタ電流よりも小さいので無視すると、第１分流信号icq1の電流値と第２分流信号icq2の電流値との和は、電流信号iepの電流値に等しい。例えば、制御電圧Vgcpが制御電圧Vgcnよりも大きいとき、第１分流信号icq1の電流値は第２分流信号icq2の電流値より大きくなる。また、制御電圧Vgcpが制御電圧Vgcnよりも小さいとき、第１分流信号icq1の電流値は第２分流信号icq2の電流値より小さくなる。

【0034】

トランジスタQ3、Q4は、制御電圧Vgcp、Vgcnに応じて電流信号ienを第３分流信号icq3と第４分流信号icq4とに分割する。トランジスタQ3, Q4のベース電流は、それぞれのコレクタ電流よりも小さいので無視すると、第３分流信号icq3の電流値と第４分流信号icq4の電流値との和は、電流信号ienの電流値に等しい。例えば、制御電圧Vgcpが制御電圧Vgcnよりも大きいとき、第４分流信号icq4の電流値は第３分流信号icq3の電流値より大きくなる。また、制御電圧Vgcpが制御電圧Vgcnよりも小さいとき、第４分流信号icq4の電流値は第３分流信号icq3の電流値より小さくなる。

【0035】

例えば、制御電圧Vgcpが制御電圧Vgcnよりも所定の値以上大きいとき、第１分流信号icq1および第４分流信号icq4のみが流れ、第２分流信号icq2および第３分流信号icq3は流れなくなる。このとき、第１分流信号icq1は電流信号iepと等しくなり、第４分流信号icq4は電流信号ienと等しくなる。この状態になると、制御電圧Vgcpを制御電圧Vgcnよりさらに大きくしても第１分流信号icq1および第４分流信号icq4は増えなくなる。この状態のことを飽和状態ともいう。飽和状態において、第１分流信号icq1を正相成分とし、第４分流信号icq4を逆相成分とする非反転分流信号は、第２差動電流信号iep, ienと等しくなる。第２差動電流信号iep, ienの大きさiep-ienが大きくなるとき、非反転分流信号の大きさicq1-icq4は大きくなる。

【0036】

また、制御電圧Vgcnが制御電圧Vgcpよりも所定の値以上大きいとき、第２分流信号icq2および第３分流信号icq3のみが流れ、第１分流信号icq1および第４分流信号icq4は流れなくなる。このとき、第２分流信号icq2は電流信号ienと等しくなり、第３分流信号icq3は電流信号iepと等しくなる。この状態になると、制御電圧Vgcnを制御電圧Vgcpよりさらに大きくしても第２分流信号icq2および第３分流信号icq3は増えなくなり、飽和状態となる。このもう一つの飽和状態では、第２分流信号icq2を正相成分とし、第３分流信号icq3を逆相成分とする反転分流信号は、第２差動電流信号iep, ienに対して位相が反転される。第２差動電流信号iep, ienの大きさiep-ienが大きくなるとき、反転分流信号の大きさicq2-icq3=ien-iep=-(iep-ien)は小さくなる（反転分流信号の大きさの絶対値は大きくなる）。

【0037】

したがって、制御電圧Vgcpと制御電圧Vgcnとの電圧差が所定の値よりも小さいとき、電流分流回路１２は、当該電圧差に応じて生成された非反転分流信号および反転分流信号を互い合成して第３差動電流信号icp, icnを生成する。第３差動電流信号icp, icnの大きさicp-icnは、第２差動電流信号iep, ienの大きさiep-ien以下となる。

【0038】

負荷抵抗素子RL1は、第１負荷抵抗素子の一例である。負荷抵抗素子RL2は、第２負荷抵抗素子の一例である。

【0039】

負荷回路１３は、第３差動電流信号icp, icnに応じて差動出力電圧信号voutp, voutnを生成する。負荷回路１３は、負荷抵抗素子RL1、RL2を備える。負荷抵抗素子RL１は、トランジスタQ1およびトランジスタQ3と、電源線VCCとの間に接続される。負荷抵抗素子RL1は、トランジスタQ1のコレクタおよびトランジスタQ3のコレクタに接続される端部（一端）と、電源線VCCに接続される端部（他端）とを有する。負荷抵抗素子RL1の一端は、出力ノードOUTNに接続される。負荷抵抗素子RL2は、トランジスタQ2およびトランジスタQ4と、電源線VCCとの間に接続される。負荷抵抗素子RL2は、トランジスタQ2のコレクタおよびトランジスタQ4のコレクタに接続される端部（一端）と、電源線VCCに接続される端部（他端）とを有する。負荷抵抗素子RL2の一端は、出力ノードOUTPに接続される。負荷抵抗素子RL2は、負荷抵抗素子RL1の抵抗値と同じ抵抗値を有していてもよい。

【0040】

出力ノードOUTNは、負荷抵抗素子RL1の一端に接続され、さらにトランジスタQ1のコレクタおよびトランジスタQ3のコレクタに接続されている。出力ノードOUTPは、負荷抵抗素子RL2の一端に接続され、さらにトランジスタQ2のコレクタおよびトランジスタQ4のコレクタに接続されている。

【0041】

次に、主回路１０の動作について説明する。

【0042】

差動入力電圧信号vinp, vinnは、トランジスタQ5, Q6のベースにそれぞれ入力され、差動対回路１５は、差動入力電圧信号vinp, vinnに応じて第２差動電流信号iep, ienを生成する。差動入力電圧信号vinp, vinnの大きさvinp-vinnが増加すると、第２差動電流信号iep, ienの大きさiep-ienは増加する。第２差動電流信号iep, ienは、電流分流回路１２に入力される。

【0043】

電流分流回路１２は、制御電圧Vgcp, Vgcnによって設定される利得によって第２差動電流信号iep, ienに応じて第３差動電流信号icp, icnを生成する。第２差動電流信号iep, ienの大きさiep-ienが増加すると、第３差動電流信号icp, icnの大きさicp-icnは増加する。第３差動電流信号icp, icnは、負荷回路１３に入力される。電流信号icpは、負荷抵抗素子RL1に流れることで出力電圧信号voutnに変換される。また、電流信号icnは、負荷抵抗素子RL2に流れることで出力電圧信号voutpに変換される。より詳細には、例えば、負荷抵抗素子RL2が、負荷抵抗素子RL1の抵抗値と同じ抵抗値を有する場合、電流信号icpが電流信号icnよりも大きいとき、負荷抵抗素子RL1の電圧降下は負荷抵抗素子RL2の電圧降下よりも大きくなり、出力電圧信号voutpは、出力電圧信号voutnより高くなる（大きくなる）。また、電流信号icpが電流信号icnよりも小さいとき、負荷抵抗素子RL1の電圧降下は負荷抵抗素子RL2の電圧降下よりも小さくなり、出力電圧信号voutpは、出力電圧信号voutnより低くなる（小さくなる）。したがって、負荷回路１３に第３差動電流信号icp, icnが流れることで差動出力電圧信号voutp, voutnが出力ノードOUTP, OUTNに生成される。すなわち、負荷回路１３によって第３差動電流信号icp, icnが差動出力電圧信号voutp, voutnに変換される。第３差動電流信号icp, icnの大きさicp-icnが増加すると、差動出力電圧信号voutp, voutnの大きさvoutp-voutnは増加し、第３差動電流信号icp, icnの大きさicp-icnが減少すると、差動出力電圧信号voutp, voutnの大きさvoutp-voutnは減少する。

【0044】

電流分流回路１２において、第２差動電流信号iep, ienは、制御電圧Vgcp、Vgcnに応じて非反転分流信号と反転分流信号とに分割される。より詳細には、非反転分流信号を構成するトランジスタQ1のコレクタ電流（第１分流信号icq1）およびトランジスタQ4のコレクタ電流（第４分流信号icq4）は、制御電圧Vgcp, Vgcnで調整することが可能である。同様に、反転分流信号を構成するトランジスタQ2のコレクタ電流（第２分流信号icq2）およびトランジスタQ3のコレクタ電流（第３分流信号icq3）は、制御電圧Vgcp, Vgcnで調整することが可能である。例えば、制御電圧Vgcpを制御電圧Vgcnよりも大きくしたとき、非反転分流信号は反転分流信号より大きくなる。また、制御電圧Vgcpを制御電圧Vgcnよりも小さくしたとき、非反転分流信号は反転分流信号より小さくなる。

【0045】

上述したように、非反転分流信号と反転分流信号とは、互いに逆位相である。したがって、制御電圧Vgcp, Vgcnを調整することにより、第３差動電流信号icp, icnの大きさが変化し、差動出力電圧信号voutp, voutnが変化する。このように、制御電圧Vgcp、Vgcnを調整することによって可変利得増幅回路１０１の主回路１０の利得を変更することが可能である。主回路１０の利得は、（voutp-voutn）/（vinp-vinn）で表される。

【0046】

上述したように、制御電圧Vgcpが制御電圧Vgcnよりも所定の値以上高い場合（場合１）、第３差動電流信号icp, icnは、第２差動電流信号iep, ienと等しくなる。制御電圧Vgcpが場合１よりも減少して制御電圧Vgcpが制御電圧Vgcnよりも所定の値を超えずに高い場合（場合２）、場合１に比べて、非反転分流信号が減少し、非反転分流信号の位相と逆位相の反転分流信号が増加する。それにより、第３差動電流信号icp, icnの正相成分icpは減少し、負荷抵抗素子RL1に生じる電圧降下は減少して、出力電圧信号voutnは上昇する。このとき、第３差動電流信号icp, icnの逆相成分icnは増加し、負荷抵抗素子RL2に生じる電圧降下は増加して、出力電圧信号voutpは下降する。したがって、差動出力電圧信号voutp, voutnの大きさvoutp-voutnは、減少することとなり、主回路１０の利得は、減少する。

【0047】

制御電圧Vgcpが制御電圧Vgcnに等しい場合、非反転分流信号と反転分流信号とは、同じ振幅で互いに逆位相となって打ち消し合う。そのため、負荷抵抗素子RL1, RL2に流れる電流は、ゼロとなり、差動出力電圧信号voutp, voutnの振幅voutp-voutnは、ゼロとなり、主回路１０の利得は、ゼロとなる。

【0048】

制御電圧Vgcpが制御電圧Vgcnよりも低い場合、非反転分流信号よりも反転分流信号が大きくなる。そのため、第３差動電流信号icp, icnは、第２差動電流信号iep, ienの位相と逆位相となり、負荷抵抗素子RL1, RL2によって生成される差動出力電圧信号voutp, voutnの位相は差動入力電圧信号vinp, vinnの位相に対して180度反転する。

【0049】

以上より、制御電圧Vgcp, Vgcnの設定によっては差動出力電圧信号voutp, voutnの位相が差動入力電圧信号vinp, vinnの位相に対して180度反転することが分かる（このような構成の回路を四象限ギルバートセル型利得可変増幅器ともいう）。光通信用に使用する場合、利得を調整したときに位相が180度反転してしまうことは好ましくない。制御電圧Vgcp, Vgcnの設定範囲を制限することで位相の反転を防ぐことは可能である。しかし、回路特性のばらつきを考慮して、制御電圧Vgcp, Vgcnの設定範囲を必要以上に狭めると、主回路１０の利得の可変幅が狭くなる問題がある。

【0050】

次に、利得調整回路２０について説明する。

【0051】

利得調整回路２０は、生成回路２１とリミット回路３０を備える。

【0052】

生成回路２１は、一対の制御電圧Vgcp, Vgcnを生成する。この例では、生成回路２１は、単一の制御信号Vgcに応じて一対の制御電圧Vgcp, Vgcnを生成する。生成回路２１は、例えば、制御信号Vgcと基準信号Vrefとの差電圧に応じて制御電圧Vgcp, Vgcnを生成する差動増幅回路である。制御信号Vgcは、主回路１０の利得を設定するための信号であり、設定信号ともいう。例えば、外部の制御回路によって差動出力電圧信号voutp, voutnの振幅の大きさに応じて制御信号Vgcの電圧を調整することにより自動利得制御（Automatic Gain Control）を行うことができる。ここでは、主回路１０の利得を設定するために、外部から制御信号Vgcとして特定の電圧が与えられるものとして説明する。生成回路２１は、制御電圧Vgcpを第１信号線２２を介して電流分流回路１２内のトランジスタQ1のベースおよびトランジスタQ4のベースに供給する。生成回路２１は、制御電圧Vgcnを第２信号線２３を介して電流分流回路１２内のトランジスタQ2のベースおよびトランジスタQ3のベースに供給する。

【0053】

生成回路２１は、制御信号Vgcが大きくなると、制御電圧Vgcpを高くするとともに制御電圧Vgcnを低くし、制御信号Vgcが小さくなると、制御電圧Vgcpを低くするとともに制御電圧Vgcnを高くする。したがって、制御信号Vgcが大きくなると、主回路１０の利得は大きくなり、制御信号Vgcが小さくなると、主回路１０の利得は小さくなる。

【0054】

生成回路２１は、制御電圧Vgcpと制御電圧Vgcnの平均電圧Vgcave（= (Vgcp+Vgcn）/2）が常に一定に保たれるように動作する。生成回路２１は、制御電圧Vgcpが平均電圧Vgcaveよりも高くかつ制御電圧Vgcnが平均電圧Vgcaveよりも低いとき、制御電圧Vgcpを高くし、制御電圧Vgcnを低くする。一方、生成回路２１は、制御電圧Vgcpが平均電圧Vgcaveよりも低くかつ制御電圧Vgcnが平均電圧Vgcaveよりも高いとき、制御電圧Vgcpを低くし、制御電圧Vgcnを高くする。制御電圧Vgcpと平均電圧Vgcaveとの差の絶対値は、制御電圧Vgcnと平均電圧Vgcaveとの差の絶対値と等しい。

【0055】

図２は、一対の制御電圧Vgcp, Vgcnを生成する生成回路の構成例を示す図である。生成回路２１は、例えば抵抗素子RCOM、抵抗素子RL11、抵抗素子RL12、抵抗素子RS、一対のトランジスタ２４，２５および一対の定電流源２６，２７を有する。

【0056】

トランジスタ２４は、制御信号Vgcを受けるゲートと、定電流源２６に接続されるソースと、抵抗素子RL11に接続されるドレインと、を有する電界効果トランジスタ（FET）である。トランジスタ２５は、一定電圧の基準信号Vrefを受けるゲートと、定電流源２７に接続されるソースと、抵抗素子RL12に接続されるドレインと、を有するFETである。定電流源２７は、定電流源２６の生成する電流値Ibと同一の電流値の定電流Ibを生成する。抵抗素子RSは、トランジスタ２４のソースとトランジスタ２５のソースとの間に接続される。抵抗素子RCOMは、抵抗素子RL11と抵抗素子RL12との共通接続ノードと、電源線VCCとの間に接続される。

【0057】

制御信号Vgcが基準信号Vrefより大きくなると、差動増幅動作によってトランジスタ２４のドレイン電流は増加し、トランジスタ２５のドレイン電流は減少する。抵抗素子RL11に流れる電流が増大するとともに抵抗素子RL12に流れる電流が減少するので、トランジスタ２４のドレインから出力される制御電圧Vgcnはトランジスタ２５のドレインから出力される制御電圧Vgcpより低くなる。このように、生成回路２１は、図２に示す構成を有することで、制御信号Vgcが基準信号Vrefより大きくなると、制御電圧Vgcpを制御電圧Vgcnより高くする。

【0058】

逆に、制御信号Vgcが基準信号Vrefより小さくなると、差動増幅動作によってトランジスタ２４のドレイン電流は減少し、トランジスタ２５のドレイン電流は増加する。抵抗素子RL11に流れる電流が減少するとともに抵抗素子RL12に流れる電流が増加するので、トランジスタ２４のドレインから出力される制御電圧Vgcnはトランジスタ２５のドレインから出力される制御電圧Vgcpより高くなる。このように、生成回路２１は、図２に示す構成を有することで、制御信号Vgcが基準信号Vrefより小さくなると、制御電圧Vgcpを制御電圧Vgcnより低くする。

【0059】

図１において、リミット回路３０は、出力ノードOUTNと出力ノードOUTPとの間の差電圧ΔEが設定電圧Vsよりも低くならないように制御電圧Vgcpと制御電圧Vgcnとの間の電圧差ΔVをリミット値VL以上に制限する。差電圧ΔEは、差動出力電圧信号voutp, voutnの振幅｜voutp-voutn｜ともいう。

【0060】

リミット回路３０が制御電圧の電圧差ΔVをリミット値VL以上に制限することで、電圧差ΔVがリミット値VLよりも小さくなるように生成回路２１に入力される制御信号Vgcが変化しても、電圧差ΔVがリミット値VLよりも小さくなることを抑制することができる。換言すれば、制御電圧Vgcpが制御電圧Vgcnよりも低くなるように生成回路２１が制御電圧Vgcp, Vgcnを生成しても、リミット回路３０は制御電圧Vgcpが制御電圧Vgcnよりも低くなることを抑制する。制御電圧Vgcpが制御電圧Vgcnよりも低くなることが抑制されるので、差動出力電圧信号voutp, voutnの位相が差動入力電圧信号vinp, vinnの位相に対して180度反転することを抑制することができる。

【0061】

リミット回路３０は、差電圧ΔEが設定電圧Vsよりも低下すると、生成回路２１の出力によらずに、制御電圧Vgcpを上昇させ、制御電圧Vgcnを低下させるように働く。制御電圧Vgcpが上昇し、制御電圧Vgcnが低下することで、電圧差ΔVがリミット値VLよりも小さくなることが抑制されるので、制御電圧Vgcpが制御電圧Vgcnよりも低くなることが抑制される。制御電圧Vgcpが制御電圧Vgcnよりも低くなることが抑制されるので、差動出力電圧信号voutp, voutnの位相が差動入力電圧信号vinp, vinnの位相に対して180度反転することを抑制することができる。

【0062】

リミット回路３０は、振幅検出回路３１、オペアンプOPA1、およびトランジスタMN1, MN2, MP1, MP2を備える。例えば、トランジスタMN1, MN2は、n型チャネルFETであり、トランジスタMP1, MP2は、p型チャネルFETである。

【0063】

振幅検出回路３１は、差動出力電圧信号voutp, voutnの振幅｜voutp-voutn｜を検出し、検出結果に応じて振幅モニタ信号Vmonを生成する。振幅モニタ信号Vmonは、振幅｜voutp-voutn｜の検出値を表す信号である。振幅モニタ信号Vmonは、オペアンプOPA1の反転入力端子（符号-）に入力される。オペアンプOPA1の非反転入力端子（符号+）には、制限電圧Vlimitが入力される。制限電圧Vlimitは、上記の設定電圧Vsに対応する設定電圧である。オペアンプOPA1は、振幅モニタ信号Vmonを制限電圧Vlmitと比較する。

【0064】

出力ノードOUTNと出力ノードOUTPとの間の差電圧ΔE（差動出力電圧信号voutp, voutnの振幅|voutp-voutn|）が設定電圧Vsよりも高いとき、振幅モニタ信号Vmonの電圧値は、制限電圧Vlimit以上となる。振幅モニタ信号Vmonの電圧値が制限電圧Vlimit以上であれば、オペアンプOPA1の出力は0Vとなり、振幅モニタ信号Vmonの電圧値が制限電圧Vlimitより低下すると、オペアンプOPA1の出力は0Vより増加する。

【0065】

オペアンプOPA1の出力は、トランジスタMN1, MN2のゲートに入力される。トランジスタMN2のドレインは、制御電圧Vgcnの信号線２３に接続される。トランジスタMN2のソースは、グランドに接続される。トランジスタMN1のソースは、グランドに接続される。トランジスタMN1のドレインは、トランジスタMP1のドレインに接続される。トランジスタMP1のゲートは、トランジスタMP1のドレインおよびトランジスタMP2のゲートに接続される。トランジスタMP2のドレインは、制御電圧Vgcpの信号線２２に接続される。トランジスタMP1, MP2のソースは、電源線VCCに接続される。トランジスタMP1, MP2は、カレントミラー回路を構成する。カレントミラー回路は、トランジスタMP1のドレイン電流に応じた電流をトランジスタMP2のドレインから出力する。

【0066】

オペアンプOPA1の出力の電圧が0Vのとき、トランジスタMN1, MN2はオフ状態となり、およびトランジスタMP1, MP2もオフ状態となる。なお、トランジスタMN1, MN2の閾値電圧は0Vよりも大きい値に設定されている。したがって、トランジスタMN1, MN2, MP1, MP2のそれぞれのドレイン・ソース間はハイインピーダンスとなるため、制御電圧Vgcp, Vgcnは、生成回路２１によって生成されたまま主回路１０に入力される。

【0067】

一方、出力ノードOUTNと出力ノードOUTPとの間の差電圧ΔE（差動出力電圧信号voutp, voutnの振幅｜voutp-voutn｜）が設定電圧Vsよりも低下すると、振幅モニタ信号Vmonの電圧値は、制限電圧Vlimitよりも低下する。振幅モニタ信号Vmonの電圧値が制限電圧Vlimitより低下すると、オペアンプOPA1の出力は0Vより増加し、閾値電圧を超えるとトランジスタMN2はオン状態となり、制御電圧VgcnはトランジスタMN2のオン抵抗によってグランドにプルダウンされて低下する。また、トランジスタMN1もオン状態となり、トランジスタMN1のコレクタ電流がカレントミラー回路に入力されることによってトランジスタMP2もオン状態となる。トランジスタMP2がオン状態となり、制御電圧VgcpはトランジスタMP2のオン抵抗によって電源線VCCの電源電圧にプルアップされて増加する。これにより、制御電圧Vgcp, Vgcnは、主回路１０の利得を大きくする方向に変化する。主回路１０の利得の増大によって、差動出力電圧信号voutp, voutnの振幅は増える。

【0068】

また、上記の通り、差電圧ΔEが設定電圧Vsよりも低下すると、制御信号Vgcの変化によらずに、リミット回路３０は、トランジスタMP2およびトランジスタMN2をオンさせる。トランジスタMP2およびトランジスタMN2がオンとなると、制御電圧Vgcpが上昇し、制御電圧Vgcnが低下するので、電圧差ΔVがリミット値VLよりも小さくなることを抑制することができる。電圧差ΔVがリミット値VLよりも小さくなることが抑制されるので、制御電圧Vgcpが制御電圧Vgcnよりも低くなることが抑制される。よって、差動出力電圧信号voutp, voutnの位相が差動入力電圧信号vinp, vinnの位相に対して180度反転することを抑制することができる。

【0069】

したがって、リミット回路３０のこのような負帰還動作によって、差動出力電圧信号voutp, voutnの振幅は、制限電圧Vlimitによって設定される下限値（設定電圧Vs）以上の値に制御される。これにより、制限電圧Vlimitよりも低い振幅モニタ信号Vmonの電圧値がオペアンプOPA1により検知されると、主回路１０の利得を増やして差動出力電圧信号voutp, voutnが一定の振幅（下限値）となるようにすることができる。また、制限電圧Vlimitよりも低い振幅モニタ信号Vmonの電圧値がオペアンプOPA1により検知されると、制御電圧Vgcpが制御電圧Vgcnよりも低くなることが抑制される。よって、差動出力電圧信号voutp, voutnの位相が差動入力電圧信号vinp, vinnの位相に対して180度反転することを抑制することができる。

【0070】

図３は、振幅検出回路の構成例を示す図である。振幅検出回路３１は、ピーク検出回路３２、平均値検出回路３３およびアンプ３４を含む。

【0071】

ピーク検出回路３２は、出力電圧信号voutpと出力電圧信号voutnとの電圧差（振幅｜voutp-voutn｜）のピーク値を検出し、検出したピーク値に応じた大きさの電圧を出力する。平均値検出回路３３は、振幅｜voutp-voutn｜の平均値（直流成分の大きさ）を検出し、検出した平均値に応じた大きさの電圧を出力する。アンプ３４は、ピーク検出回路３２の出力電圧と平均値検出回路３３の出力電圧との差に応じた電圧（振幅｜voutp-voutn｜の半分）を出力する。したがって、アンプ３４が出力する電圧（振幅モニタ信号Vmon）は、振幅｜voutp-voutn｜の大きさに応じた電圧となる。アンプ３４は、例えば、差動増幅回路である。アンプ３４は、例えば、ピーク検出回路３２の出力電圧と平均値検出回路３３の出力電圧との差に応じて生成した差動出力信号の一つの成分（正相成分）のみ振幅モニタ信号Vmonとして出力する。

【0072】

図４は、図１の可変利得増幅回路１０１の電気的特性を示す図である。図４に示される電気的特性は、回路シミュレーションの結果を示している。図４は、差動入力電圧信号vinp, vinnの大きさvinp-vinnを1GHzの正弦波信号とし、制御信号Vgc（横軸）を0.5V以上2.0V以下の範囲で掃引した時の、出力振幅ΔE、位相差dPhaseおよび電圧差ΔVをプロットしている。出力振幅ΔEおよび電圧差ΔVは、任意単位で表している。出力振幅ΔEは、差動出力電圧信号voutp, voutnの振幅|voutp-voutn|を表す。位相差dPhaseは、差動入力電圧信号vinp, vinnに対する差動出力電圧信号voutp, voutnの位相（差動入力電圧信号vinp, vinnと差動出力電圧信号voutp, voutnとの間の位相差）を表す。電圧差ΔVは、差動の制御電圧Vgcp, Vgcnの電圧差Vgcp-Vgcnを表す。図４は、リミット回路３０がない場合（比較例）とリミット回路３０がある場合（実施例）を示す。

【0073】

リミット回路３０がない場合（比較例）、制御信号Vgcが2.0Vから徐々に下がることで、出力振幅ΔEは小さくなり、主回路１０の利得は減少している。しかし、制御信号Vgcが1Vより低い領域では、主回路１０の利得は逆に増大し、位相差dPhaseは、180度反転していることがわかる。これは、電圧差ΔV（振幅Vgcp-Vgcn）が負の領域に入っているからである。

【0074】

一方、リミット回路３０がある場合（実施例）、制御信号Vgcが1.1V以下において、電圧差ΔV（振幅Vgcp-Vgcn）が一定値に制限され、出力振幅ΔEも一定値に制限されている。また、制御信号Vgcの全範囲において、位相差dPhaseの反転は発生していない。この例では。生成回路２１は、制御信号Vgcが1.0Vになったときに制御電圧Vgcp、Vgcnが互いに等しくなる（電圧差ΔVがゼロとなる）ように制御電圧Vgcp、Vgcnを生成する。実施例においては、例えば、制御信号Vgcを1.1Vに設定したときの出力振幅ΔEが17（任意単位）であるとして、出力振幅ΔEが17（任意単位）のときの振幅モニタ信号Vmonの電圧値と同じ電圧に制限電圧Vlimitを設定する。それにより、制御電圧Vgcが1.1Vより小さくなっても電圧差ΔVはリミット値VL=27（任意単位）に保持され、出力振幅ΔEは15（任意単位）に維持される。

【0075】

図５は、第２実施形態に係る可変利得増幅回路の構成例を示す図である。第２実施形態において、第１実施形態と同様の構成、作用および効果についての説明は、上述の説明を援用することで、省略又は簡略する。

【0076】

図１の可変利得増幅回路１０１では、主回路１０の差動出力電圧信号voutp, voutnの振幅が振幅検出回路３１により検出されている。これに対し、図５の可変利得増幅回路１０２では、主回路１０の後段の差動増幅回路４０が差動出力電圧信号voutp,voutnを増幅した信号vout1p, vout1nの振幅｜vout1p-vout1n｜が振幅検出回路３１により検出されている。差動増幅回路４０は、主回路１０の後段回路として主回路１０にさらに縦続接続されている。差動増幅回路４０は、図１の可変利得増幅回路１０１の主回路１０と出力ノードOUTP、OUTNとの間に挿入されている。

【0077】

可変利得増幅回路１０２は、差動増幅回路４０を備えることによって、利得を制御する差動増幅器（主回路１０）とは異なる差動増幅器（差動増幅回路４０）の出力振幅を最小値に制限することができる。よって、後段回路の特性ばらつきによる出力信号の位相反転を抑制することができる。

【0078】

図６は、第３実施形態に係る可変利得増幅回路の構成例を示す図である。第３実施形態において、第１及び第２実施形態と同様の構成、作用および効果についての説明は、上述の説明を援用することで、省略又は簡略する。

【0079】

図１の可変利得増幅回路１０１では、主回路１０は、差動入力電圧信号vinp, vinnを増幅し、その増幅された信号を差動出力電圧信号voutp, voutnとして出力する増幅回路である。これに対し、図６の可変利得増幅回路１０３では、主回路５０は、差動入力電流信号iinp, iinnを増幅し、その増幅された信号を差動出力電圧信号voutp, voutnとして出力する増幅回路である。

【0080】

図６に示す可変利得増幅回路１０３は、主回路５０と利得調整回路２０を備える差動増幅回路である。

【0081】

主回路５０は、制御電圧Vgcpおよび制御電圧Vgcnに応じて変化する増幅率で、入力ノードIN1および入力ノードIN2に入力される差動入力電流信号iinp, iinnを増幅する。主回路５０は、増幅された差動入力電流信号iinp, iinnに応じて出力ノードOUTPおよび出力ノードOUTNから差動出力電圧信号voutp, voutnを出力する。

【0082】

主回路５０は、定電流回路１１、電流分流回路１２および負荷回路１３を有する差動振幅調整回路である。電流分流回路１２は、定電流回路１１の高電位側に接続され、負荷回路１３は、電流分流回路１２の高電位側に接続されている。例えば、負荷回路１３、電流分流回路１２および定電流回路１１は、電源線ＶＣＣおよびグランド線との間に電源線ＶＣＣからグランド線にこの順に直列に接続される。主回路１０は、さらに入力ノードINP、入力ノードINN、出力ノードOUTPおよび出力ノードOUTNを備える。主回路５０は、第１制御電圧Vgcpおよび第２制御電圧Vgcnに応じて電流利得をゼロから1まで可変する。入力電流信号iinpは、入力ノードINPを介して定電流回路１１の入力ノードIN2に入力され、第２入力電流iinnは、入力ノードINNを介して定電流回路１１の入力ノードIN1に入力される。出力ノードOUTNは、第１出力ノードの一例である。出力ノードOUTPは、第２出力ノードの一例である。

【0083】

定電流回路１１は、第１差動電流信号iinp, iinnが入力される入力ノードIN1および入力ノードIN2と、入力ノードIN1に接続された第１定電流源７と、入力ノードIN2に接続された第２定電流源８と、を備える。第１定電流源７は、入力ノードIN1とグランドとの間に接続され、一定の第１定電流Ib1を供給する。第２定電流源８は、入力ノードIN2とグランドとの間に接続され、一定の第２定電流Ib2を供給する。第２定電流Ib2は、第１定電流Ib1の電流値と同じ電流値を有する。

【0084】

定電流回路１１は、第１差動電流信号iinp, iinnに応じて第２差動電流信号iep, ienを生成する。定電流回路１１は、差動信号に応じて差動電流信号を生成する差動電流回路の一例である。第２差動電流信号iep, ienの正相成分の電流信号iepは、定電流回路１１が第１定電流Ib1から入力電流信号iinnを差し引くことで生成される。入力電流信号iinnは、第１差動電流信号iinp, iinnの逆相成分である。入力電流信号iinnが増加すると電流信号iepは減少し、入力電流信号iinnが減少すると電流信号iepは増加する。第２差動電流信号iep, ienの逆相成分の電流信号ienは、定電流回路１１が第２定電流Ib2から入力電流信号iinpを差し引くことで生成される。入力電流信号iinpは、第１差動電流信号iinp, iinnの正相成分である。入力電流信号iinpが増加すると電流信号ienは減少し、入力電流信号iinpが減少すると電流信号ienは増加する。したがって、第１差動電流信号iinp, iinnの大きさiinp-iinnが増加すると、第２差動電流信号iep, ienの大きさiep-ienは増加し、第１差動電流信号iinp, iinnの大きさiinp-iinnが減少すると、第２差動電流信号iep, ienの大きさiep-ienは減少する。

【0085】

電流分流回路１２は、第２差動電流信号iep, ienに応じて第３差動電流信号icp, icnを生成する。電流分流回路１２は、トランジスタQ1、Q2、Q3、Q4を備える。トランジスタQ1、Q2、Q3、Q4は、入力ノードIN1および入力ノードIN2と、第１出力ノードOUTNおよび第２出力ノードOUTPとの間に接続される。

【0086】

電流分流回路１２は、第１制御電圧Vgcpおよび第２制御電圧Vgcnに応じて、第２差動電流信号iep, ienから分割された非反転分流信号および反転分流信号を互いに足し合わせる。電流分流回路１２は、反転分流信号および非反転分流信号を互いに足し合わせて第３差動電流信号icp, icnの振幅を第２差動電流信号iep, ienの振幅より小さく設定する。電流分流回路１２の構成および作用は、図１に示される第１実施形態と同じなので詳細な説明は省略する。

【0087】

負荷回路１３は、第３差動電流信号icp, icnに応じて差動出力電圧信号voutp, voutnを生成する。負荷回路１３は、第１負荷抵抗素子RL1および第２負荷抵抗素子RL2を備える。第１負荷抵抗素子RL1は、第１出力ノードOUTNに接続され、この例では、電源線VCCと第１出力ノードOUTNとの間に接続される。第２負荷抵抗素子RL2は、第２出力ノードOUTPに接続され、この例では、電源線VCCと第２出力ノードOUTPとの間に接続される。第２負荷抵抗素子RL2は、例えば、第１負荷抵抗素子RL1の抵抗値と同じ抵抗値を有する。負荷回路１３の構成および作用は、図１に示される第１実施形態と同じなので詳細な説明は省略する。

【0088】

主回路５０は、差動入力電流信号iinp, iinnに応じて差動出力電圧信号voutp, voutnを出力するため、利得(voutp-voutn)/(iinp-iinn)はインピーダンスによって表される。主回路５０の利得を小さくするためには、第２制御電圧Vgcnを第１制御電圧Vgcpより大きくし、主回路５０の利得を大きくするためには、第２制御電圧Vgcnを第１制御電圧Vgcpより小さくする。

【0089】

このように、制御電圧Vgcp, Vgcnを調整して可変利得増幅回路１０３の主回路５０の利得を変更することが可能である。

【0090】

図６の主回路５０も、図１の主回路１０と同様に、制御電圧Vgcp, Vgcnの設定によっては差動出力電圧信号voutp, voutnの位相が差動入力電流信号iinp, iinnの位相に対して180度反転する場合がある。このような出力の位相反転を抑制するため、図６の可変利得増幅回路１０３は、図１の可変利得増幅回路１０１の利得調整回路２０と同様の構成を有する利得調整回路２０を備える。

【0091】

図６において、リミット回路３０は、出力ノードOUTPと出力ノードOUTNとの間の差電圧ΔEが設定電圧Vsよりも低くならないように制御電圧Vgcpと制御電圧Vgcnとの間の電圧差ΔVをリミット値VL以上に制限する。したがって、第１実施形態と同様に、差動出力電圧信号voutp, voutnの位相が差動入力電流信号iinp, iinnの位相に対して180度反転することを抑制することができる。

【符号の説明】

【0092】

６，７，８ 定電流源
１０ 主回路
１１ 定電流回路
１２ 電流分流回路
１３ 負荷回路
１４ 定電流回路
１５ 差動対回路
２０ 利得調整回路
２１ 生成回路
２２ 第１信号線
２３ 第２信号線
３０ リミット回路
３１ 振幅検出回路
５０ 主回路
１０１，１０２，１０３ 可変利得増幅回路
INP 第１入力ノード
INN 第２入力ノード
IN1,IN2 入力ノード
OUTN 第１出力ノード
OUTP 第２出力ノード

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】