知財求人 - 知財ポータルサイト「IP Force」
特開2024-114057クロック信号分周装置、処理システム、処理装置及びクロック信号分周方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024114057
(43)【公開日】2024-08-23
(54)【発明の名称】クロック信号分周装置、処理システム、処理装置及びクロック信号分周方法
(51)【国際特許分類】
H03K 23/64 20060101AFI20240816BHJP
G06F 1/10 20060101ALI20240816BHJP
【ＦＩ】
H03K23/64 E
G06F1/10
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023019438
(22)【出願日】2023-02-10
【国等の委託研究の成果に係る記載事項】（出願人による申告）令和４年度、総務省「グリーン社会に資する先端光伝送技術の研究開発（課題Ｉ １０テラビット級光伝送技術）」産業技術力強化法第１７条の適用を受ける特許出願
(71)【出願人】
【識別番号】000004237
【氏名又は名称】日本電気株式会社
(74)【代理人】
【識別番号】100109313
【弁理士】
【氏名又は名称】机 昌彦
(74)【代理人】
【識別番号】100149618
【弁理士】
【氏名又は名称】北嶋 啓至
(72)【発明者】
【氏名】柴山 充文
(57)【要約】
【課題】 コストの低減とタイミング設計の容易化とが可能なクロック信号分周装置等を提供する。
【解決手段】 本開示の一態様に係るクロック信号分周装置１１０は、受け取った入力クロック信号のパルスから、周期クロック数の連続するパルスのうち、前記周期クロック数よりも小さいマスククロック数の所定のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていないパルスを含むマーカ部を含む前記周期パターン信号が繰り返される、出力クロック信号を生成する出力信号生成部１０１３と、前記出力クロック信号を出力する出力部１０１４と、を備え、前記出力信号生成部１０１３は、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記出力クロック信号における前記マーカ部と合致する部分以外に出現しないように、前記周期パターン信号を生成する。
【選択図】 図１
【解決手段】 本開示の一態様に係るクロック信号分周装置１１０は、受け取った入力クロック信号のパルスから、周期クロック数の連続するパルスのうち、前記周期クロック数よりも小さいマスククロック数の所定のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていないパルスを含むマーカ部を含む前記周期パターン信号が繰り返される、出力クロック信号を生成する出力信号生成部１０１３と、前記出力クロック信号を出力する出力部１０１４と、を備え、前記出力信号生成部１０１３は、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記出力クロック信号における前記マーカ部と合致する部分以外に出現しないように、前記周期パターン信号を生成する。
【選択図】 図１
【特許請求の範囲】
【請求項1】
受け取った入力クロック信号のパルスから、周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていないパルスを含むマーカ部を含む前記周期パターン信号が繰り返される、出力クロック信号を生成する出力信号生成手段と、
前記出力クロック信号を出力する出力手段と、
を備え、
前記出力信号生成手段は、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記出力クロック信号における前記マーカ部と合致する部分以外に出現しないように、前記周期パターン信号を生成する
クロック信号分周装置。
前記出力クロック信号を出力する出力手段と、
を備え、
前記出力信号生成手段は、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記出力クロック信号における前記マーカ部と合致する部分以外に出現しないように、前記周期パターン信号を生成する
クロック信号分周装置。
【請求項2】
前記出力信号生成手段は、
前記周期パルス数とマスクされないパルスの数である非マスクパルス数とから、前記入力クロック信号の前記パルスの各々をマスクするか否かの決定を行い、当該決定の結果を示すマスク信号を生成するマスク制御手段と、
前記マスク信号に従って、マスクすると決定された前記パルスをマスクし、マスクすると決定されなかった前記パルスをそのまま出力するマスク手段と、
を備える請求項１に記載のクロック信号分周装置。
前記周期パルス数とマスクされないパルスの数である非マスクパルス数とから、前記入力クロック信号の前記パルスの各々をマスクするか否かの決定を行い、当該決定の結果を示すマスク信号を生成するマスク制御手段と、
前記マスク信号に従って、マスクすると決定された前記パルスをマスクし、マスクすると決定されなかった前記パルスをそのまま出力するマスク手段と、
を備える請求項１に記載のクロック信号分周装置。
【請求項3】
前記マスク制御手段は、
前記周期パルス数と前記非マスクパルス数とから定まる前記マーカ部の前記マスク信号であるマーカ部マスク信号を生成するマーカ部マスク信号生成手段と、
前記周期パターン信号の前記マーカ部以外の部分である非マーカ部のマスクされないパルスのパターンが、前記周期パルス数から前記マーカ部のパルス数を引いた第２周期パルス数と、前記非マスクパルス数から前記マーカ部に含まれるマスクされないパルスの数を引いた第２非マスクパルス数とから定まる分周比で所定の有理数分周アルゴリズムに従って有理数分周を行った場合の周期クロック信号のマスクされてないパルスのパターンと同じになるように、前記非マーカ部の前記マスク信号である非マーカ部マスク信号を生成する非マーカ部マスク信号生成手段と、
前記周期パターン信号の前記マーカ部を出力する間、前記マーカ部マスク信号を前記マスク信号として出力し、前記周期パターン信号の前記非マーカ部を出力する間、前記非マーカ部マスク信号を前記マスク信号として出力するマスク信号選択手段と、
を備える請求項２に記載のクロック信号分周装置。
前記周期パルス数と前記非マスクパルス数とから定まる前記マーカ部の前記マスク信号であるマーカ部マスク信号を生成するマーカ部マスク信号生成手段と、
前記周期パターン信号の前記マーカ部以外の部分である非マーカ部のマスクされないパルスのパターンが、前記周期パルス数から前記マーカ部のパルス数を引いた第２周期パルス数と、前記非マスクパルス数から前記マーカ部に含まれるマスクされないパルスの数を引いた第２非マスクパルス数とから定まる分周比で所定の有理数分周アルゴリズムに従って有理数分周を行った場合の周期クロック信号のマスクされてないパルスのパターンと同じになるように、前記非マーカ部の前記マスク信号である非マーカ部マスク信号を生成する非マーカ部マスク信号生成手段と、
前記周期パターン信号の前記マーカ部を出力する間、前記マーカ部マスク信号を前記マスク信号として出力し、前記周期パターン信号の前記非マーカ部を出力する間、前記非マーカ部マスク信号を前記マスク信号として出力するマスク信号選択手段と、
を備える請求項２に記載のクロック信号分周装置。
【請求項4】
前記周期パルス数から前記マスクパルス数を引いた出力パルス数が、前記周期パルス数から１を引いた値である場合、及び、前記出力パルス数が２以上でありかつ前記出力パルス数が前記周期パルス数を２で割った値よりも小さい場合、前記マーカ部は、前記パルスがマスクされない場合に前記出力クロック信号として前記パルスが出力されるタイミングである出力クロックタイミングの連続する２つにおけるマスクされていない前記パルスを含み、前記周期パターン信号の前記マーカ部以外の部分である非マーカ部は、連続する２つの前記出力クロックタイミングにおけるマスクされていない前記パルスを含まず、
前記出力パルス数が前記周期パルス数を２で割った値以上であり、かつ、前記出力パルス数が前記周期パルス数から１を引いた値よりも小さい場合、及び、前記出力パルス数が１である場合、前記マーカ部において、連続する少なくとも２つの前記出力クロックタイミングにおける前記パルスがマスクされ、かつ、前記非マーカ部において、連続する２つの前記出力クロックタイミングにおける前記パルスがマスクされない
請求項１又は２に記載のクロック信号分周装置。
前記出力パルス数が前記周期パルス数を２で割った値以上であり、かつ、前記出力パルス数が前記周期パルス数から１を引いた値よりも小さい場合、及び、前記出力パルス数が１である場合、前記マーカ部において、連続する少なくとも２つの前記出力クロックタイミングにおける前記パルスがマスクされ、かつ、前記非マーカ部において、連続する２つの前記出力クロックタイミングにおける前記パルスがマスクされない
請求項１又は２に記載のクロック信号分周装置。
【請求項5】
請求項１又は２に記載のクロック信号分周装置である、第１クロック信号分周装置及び第２クロック信号分周装置と、処理装置とを含み、
前記第１クロック信号分周装置の前記出力手段は、前記出力クロック信号である第１出力クロック信号を出力し、
前記第２クロック信号分周装置の前記出力手段は、前記マスクパルス数が前記第１出力クロック信号の前記マスクパルス数と異なる前記出力クロック信号である第２出力クロック信号を出力し、
前記第１出力クロック信号の前記マーカ部の、前記パルスがマスクされない場合に前記出力クロック信号として前記パルスが出力されるタイミングのうち最初の前記タイミングである先頭クロックタイミングは、前記第２出力クロック信号の前記マーカ部の前記先頭クロックタイミングと同じであり、
前記処理装置は、
前記第１出力クロック信号を受信するクロック信号受信手段と、
前記マスクパルス数が前記第１出力クロック信号の前記マスクパルス数である場合の前記マーカ部の情報から、受信した前記第１出力クロック信号における前記先頭クロックタイミングを特定する先頭特定手段と、
前記第２出力クロック信号の前記マスクパルス数の情報を受け取るクロック情報受取手段と、
前記先頭クロックタイミングと、前記第１出力クロック信号におけるマスクされていない前記パルスのタイミングのパターンと、前記マスクパルス数が前記第２出力クロック信号の前記マスクパルス数である場合の前記出力クロック信号のマスクされていない前記パルスのタイミングのパターンとから、前記第１出力クロック信号のマスクされていない前記パルスのタイミングと前記第２出力クロック信号の前記パルスとが一致する一致タイミングを特定する一致タイミング特定手段と、
特定された前記一致タイミングにおいて、前記第２出力クロック信号が供給されている第２処理装置と通信を行う通信手段と、
を備える処理システム。
前記第１クロック信号分周装置の前記出力手段は、前記出力クロック信号である第１出力クロック信号を出力し、
前記第２クロック信号分周装置の前記出力手段は、前記マスクパルス数が前記第１出力クロック信号の前記マスクパルス数と異なる前記出力クロック信号である第２出力クロック信号を出力し、
前記第１出力クロック信号の前記マーカ部の、前記パルスがマスクされない場合に前記出力クロック信号として前記パルスが出力されるタイミングのうち最初の前記タイミングである先頭クロックタイミングは、前記第２出力クロック信号の前記マーカ部の前記先頭クロックタイミングと同じであり、
前記処理装置は、
前記第１出力クロック信号を受信するクロック信号受信手段と、
前記マスクパルス数が前記第１出力クロック信号の前記マスクパルス数である場合の前記マーカ部の情報から、受信した前記第１出力クロック信号における前記先頭クロックタイミングを特定する先頭特定手段と、
前記第２出力クロック信号の前記マスクパルス数の情報を受け取るクロック情報受取手段と、
前記先頭クロックタイミングと、前記第１出力クロック信号におけるマスクされていない前記パルスのタイミングのパターンと、前記マスクパルス数が前記第２出力クロック信号の前記マスクパルス数である場合の前記出力クロック信号のマスクされていない前記パルスのタイミングのパターンとから、前記第１出力クロック信号のマスクされていない前記パルスのタイミングと前記第２出力クロック信号の前記パルスとが一致する一致タイミングを特定する一致タイミング特定手段と、
特定された前記一致タイミングにおいて、前記第２出力クロック信号が供給されている第２処理装置と通信を行う通信手段と、
を備える処理システム。
【請求項6】
所定の周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数の所定のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていない前記パルスを含むマーカ部を含む前記周期パターン信号が繰り返されるクロック信号であり、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記クロック信号における前記マーカ部と合致する部分以外に出現しない前記クロック信号である、第１クロック信号を受信するクロック信号受信手段と、
前記マスクパルス数が第１クロック信号の前記マスクパルス数である場合の前記マーカ部の情報から、受信した前記第１クロック信号の前記マーカ部の、前記パルスがマスクされない場合に前記クロック信号として前記パルスが出力されるタイミングのうち最初の前記タイミングである先頭クロックタイミングを特定する先頭特定手段と、
前記マスクパルス数が前記第１クロック信号の前記マスクパルス数とは異なる前記クロック信号である第２クロック信号の前記マスクパルス数の情報を受け取るクロック情報受取手段と、
前記先頭クロックタイミングと、前記第１クロック信号におけるマスクされていない前記パルスのタイミングのパターンと、前記マスクパルス数が前記第２クロック信号の前記マスクパルス数である場合の前記クロック信号のマスクされていない前記パルスのタイミングのパターンとから、前記第１クロック信号のマスクされていない前記パルスのタイミングと前記第２クロック信号のパルスとが一致する一致タイミングを特定する一致タイミング特定手段と、
特定された前記一致タイミングにおいて、前記第２クロック信号が供給されている第２情報処理装置と通信を行う通信手段と、
を備える処理装置。
前記マスクパルス数が第１クロック信号の前記マスクパルス数である場合の前記マーカ部の情報から、受信した前記第１クロック信号の前記マーカ部の、前記パルスがマスクされない場合に前記クロック信号として前記パルスが出力されるタイミングのうち最初の前記タイミングである先頭クロックタイミングを特定する先頭特定手段と、
前記マスクパルス数が前記第１クロック信号の前記マスクパルス数とは異なる前記クロック信号である第２クロック信号の前記マスクパルス数の情報を受け取るクロック情報受取手段と、
前記先頭クロックタイミングと、前記第１クロック信号におけるマスクされていない前記パルスのタイミングのパターンと、前記マスクパルス数が前記第２クロック信号の前記マスクパルス数である場合の前記クロック信号のマスクされていない前記パルスのタイミングのパターンとから、前記第１クロック信号のマスクされていない前記パルスのタイミングと前記第２クロック信号のパルスとが一致する一致タイミングを特定する一致タイミング特定手段と、
特定された前記一致タイミングにおいて、前記第２クロック信号が供給されている第２情報処理装置と通信を行う通信手段と、
を備える処理装置。
【請求項7】
受け取った入力クロック信号のパルスから、周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていないパルスを含むマーカ部を含む前記周期パターン信号が繰り返される、出力クロック信号を生成し、
前記出力クロック信号を出力し、
前記出力クロック信号の生成において、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記出力クロック信号における前記マーカ部と合致する部分以外に出現しないように、前記周期パターン信号を生成する
クロック信号分周方法。
前記出力クロック信号を出力し、
前記出力クロック信号の生成において、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記出力クロック信号における前記マーカ部と合致する部分以外に出現しないように、前記周期パターン信号を生成する
クロック信号分周方法。
【請求項8】
前記周期パルス数とマスクされないパルスの数である非マスクパルス数とから、前記入力クロック信号の前記パルスの各々をマスクするか否かの決定を行い、当該決定の結果を示すマスク信号を生成し、
前記マスク信号に従って、マスクすると決定された前記パルスをマスクし、マスクすると決定されなかった前記パルスをそのまま出力する、
請求項７に記載のクロック信号分周方法。
前記マスク信号に従って、マスクすると決定された前記パルスをマスクし、マスクすると決定されなかった前記パルスをそのまま出力する、
請求項７に記載のクロック信号分周方法。
【請求項9】
前記周期パルス数と前記非マスクパルス数とから定まる前記マーカ部の前記マスク信号であるマーカ部マスク信号を生成し、
前記周期パターン信号の前記マーカ部以外の部分である非マーカ部のマスクされないパルスのパターンが、前記周期パルス数から前記マーカ部のパルス数を引いた第２周期パルス数と、前記非マスクパルス数から前記マーカ部に含まれるマスクされないパルスの数を引いた第２非マスクパルス数とから定まる分周比で所定の有理数分周アルゴリズムに従って有理数分周を行った場合の周期クロック信号のマスクされてないパルスのパターンと同じになるように、前記非マーカ部の前記マスク信号である非マーカ部マスク信号を生成し、
前記周期パターン信号の前記マーカ部を出力する間、前記マーカ部マスク信号を前記マスク信号として出力し、前記周期パターン信号の前記非マーカ部を出力する間、前記非マーカ部マスク信号を前記マスク信号として出力する、
請求項８に記載のクロック信号分周方法。
前記周期パターン信号の前記マーカ部以外の部分である非マーカ部のマスクされないパルスのパターンが、前記周期パルス数から前記マーカ部のパルス数を引いた第２周期パルス数と、前記非マスクパルス数から前記マーカ部に含まれるマスクされないパルスの数を引いた第２非マスクパルス数とから定まる分周比で所定の有理数分周アルゴリズムに従って有理数分周を行った場合の周期クロック信号のマスクされてないパルスのパターンと同じになるように、前記非マーカ部の前記マスク信号である非マーカ部マスク信号を生成し、
前記周期パターン信号の前記マーカ部を出力する間、前記マーカ部マスク信号を前記マスク信号として出力し、前記周期パターン信号の前記非マーカ部を出力する間、前記非マーカ部マスク信号を前記マスク信号として出力する、
請求項８に記載のクロック信号分周方法。
【請求項10】
前記周期パルス数から前記マスクパルス数を引いた出力パルス数が、前記周期パルス数から１を引いた値である場合、及び、前記出力パルス数が２以上でありかつ前記出力パルス数が前記周期パルス数を２で割った値よりも小さい場合、前記マーカ部は、前記パルスがマスクされない場合に前記出力クロック信号として前記パルスが出力されるタイミングである出力クロックタイミングの連続する２つにおけるマスクされていない前記パルスを含み、前記周期パターン信号の前記マーカ部以外の部分である非マーカ部は、連続する２つの前記出力クロックタイミングにおけるマスクされていない前記パルスを含まず、
前記出力パルス数が前記周期パルス数を２で割った値以上であり、かつ、前記出力パルス数が前記周期パルス数から１を引いた値よりも小さい場合、及び、前記出力パルス数が１である場合、前記マーカ部において、連続する少なくとも２つの前記出力クロックタイミングにおける前記パルスがマスクされ、かつ、前記非マーカ部において、連続する２つの前記出力クロックタイミングにおける前記パルスがマスクされない
請求項７又は８に記載のクロック信号分周方法。
前記出力パルス数が前記周期パルス数を２で割った値以上であり、かつ、前記出力パルス数が前記周期パルス数から１を引いた値よりも小さい場合、及び、前記出力パルス数が１である場合、前記マーカ部において、連続する少なくとも２つの前記出力クロックタイミングにおける前記パルスがマスクされ、かつ、前記非マーカ部において、連続する２つの前記出力クロックタイミングにおける前記パルスがマスクされない
請求項７又は８に記載のクロック信号分周方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、クロック信号を生成する技術に関する。
【背景技術】
【0002】
回路ブロックの最適な動作周波数は、その回路ブロックが処理する信号処理の内容応じて、回路規模や消費電力の観点で定まる。従って、複数の回路ブロックから構成されるデジタル信号処理回路において、それらの複数の回路ブロックの最適な動作周波数は、必ずしも同一ではない。
【0003】
回路ブロックごとに柔軟に最適な周波数のクロック信号を提供する方法として、ある周波数のクロック信号から、より低い周波数のクロック信号を分周して生成する方法がある。
【0004】
ある周波数のクロック信号から、より低い周波数のクロック信号を分周して生成するクロック信号分周回路において、分周前のクロック信号の周波数と分周後のクロック信号の周波数の比は、分周比と呼ばれる。分周比が１／Ｍ (Ｍは整数）の分周回路（整数分周回路）は、カウンタ回路を用いて容易に実現することができる。
【0005】
また、分周比がＮ／Ｍ（Ｎ、Ｍは整数）である分周は、有理数分周と表記される。分周比がＮ／Ｍ（Ｎ、Ｍは整数）であっても分周が可能な分周回路は、有理数分周回路と呼ばれる。そのような有理数分周回路の例が、特許文献１及び特許文献２によって開示されている。
【0006】
特許文献１及び特許文献２によって開示されている技術では、分周比の分子を設定する値（すなわち、分周比Ｎ／ＭにおけるＮの値）が、入力クロック信号のサイクル毎に累積的に加算される。そして、その加算結果が分周比の分母を設定する値（すなわち、分周比Ｎ／ＭにおけるＭの値）よりも大きくなった場合には、その加算結果からＭを引く、という動作が行われる。そして、その加算結果を参照して入力クロック信号のクロックパルスを適切にマスクする（すなわち間引く）ことによって、有理数分周が実現されている。
【0007】
特許文献１及び特許文献２に記載のクロック信号分周回路は、入力クロック信号のクロックパルスを選択的にマスクして分周することによって出力クロック信号を生成している。しかしながら、これらクロック信号分周回路では、この出力クロック信号を用いる対象回路とデータ通信を行う相手回路の通信タイミングが考慮されていない。このため、対象回路が、入力クロック信号とは異なる周波数のクロック信号で動作する相手回路とデータ通信を行う場合、特別なクロック乗せ換え回路や、特別なタイミング設計が必要となる。その結果、通信性能が低下し、消費電力、回路規模、さらには設計コストが増大するという問題点がある。
【0008】
このような問題点に対応する、入力クロック信号とは異なる周波数のクロック信号で動作する相手回路との間で、通信性能を低下させずにデータ通信を行える出力クロック信号を生成するクロック信号分周回路等が、特許文献３によって開示されている。
【0009】
特許文献３に記載のクロック信号分周回路は、Ｎ／Ｍ（Ｎは正整数，ＭはＮより大きい正整数）で規定された分周比に基づいて、出力クロック信号を生成する。具体的には、このクロック信号分周回路は、入力クロック信号の連続するＭ個のクロックパルスのうち、Ｍ－Ｎ個分のクロックパルスをマスクすることによって、入力クロック信号をＮ／Ｍ分周した出力クロック信号を生成する。さらに具体的には、特許文献３に記載のクロック信号分周回路は、マスク回路と、マスク制御回路と、を含む。マスク回路は、入力されたマスク信号に応じて入力クロック信号のクロックパルスをマスクすることにより出力クロック信号を生成して出力する。マスク制御回路は、入力クロック信号の連続するＭ個のクロックパルスのタイミングのうち、通信タイミングを除く他のタイミングに対して、Ｍ－Ｎ個分のクロックパルスをマスクするマスクタイミングを割り当てたマスク信号を生成する。通信タイミングは、出力クロック信号を用いる対象回路で行うデータ通信のタイミングである。通信タイミングの情報は、マスク制御回路に与えられる。マスク制御回路は、生成したマスク信号を、マスク回路へ出力する。
【0010】
したがって、特許文献３に記載のクロック信号分周回路では、対象回路の通信タイミングでは、入力クロック信号のクロックパルスがマスクされずに出力クロック信号として出力される。このため、入力クロック信号とは異なるクロック信号で動作する相手回路との間でも、通信性能を低下させずにデータ通信を行える出力クロック信号を生成することが可能となる。
【先行技術文献】
【特許文献】
【0011】
【特許文献1】特開２００５－４５５０７号公報
【特許文献2】特開２００６－１４８８０７号公報
【特許文献3】国際公開第２００９／１１６３９８号
【発明の概要】
【発明が解決しようとする課題】
【0012】
上述のように、特許文献１及び特許文献２の技術では、特別なタイミング設計や特別なクロック乗せ換え回路が必要である。
【0013】
特許文献３に記載のクロック信号分周回路は、対象回路の通信タイミングでは、入力クロック信号のクロックパルスをマスクせずに出力クロック信号として出力する。このため、入力クロック信号に従って動作する回路とその入力クロック信号とは異なるクロック信号で動作する相手回路との間でも、通信性能を低下させずにデータ通信を行うことができる。しかし、通信性能を低下させずにデータ通信を行うためには、対象回路が通信タイミングを認識する必要がある。そのため、クロック信号分周回路から対象回路へ通信タイミング情報を伝搬する必要がある。しかし、クロック信号の分配と通信タイミング情報の分配とでタイミングを合わせる必要がある。従って、特許文献３の技術では、タイミング設計が困難になる、という問題がある。
【0014】
本開示の目的の１つは、コストの低減とタイミング設計の容易化とが可能なクロック信号分周装置等を提供することである。
【課題を解決するための手段】
【0015】
本開示の一態様に係るクロック信号分周装置は、受け取った入力クロック信号のパルスから、周期クロック数の連続するパルスのうち、前記周期クロック数よりも小さいマスククロック数の所定のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていないパルスを含むマーカ部を含む前記周期パターン信号が繰り返される、出力クロック信号を生成する出力信号生成手段と、前記出力クロック信号を出力する出力手段と、を備え、前記出力信号生成手段は、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記出力クロック信号における前記マーカ部と合致する部分以外に出現しないように、前記周期パターン信号を生成する。
【0016】
本開示の一態様に係る処理装置は、所定の周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数の所定のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていない前記パルスを含むマーカ部を含む前記周期パターン信号が繰り返されるクロック信号であり、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記クロック信号における前記マーカ部と合致する部分以外に出現しない前記クロック信号である、第１クロック信号を受信するクロック信号受信手段と、前記マスクパルス数が第１クロック信号の前記マスクパルス数である場合の前記マーカ部の情報から、受信した前記第１クロック信号の前記マーカ部の、前記パルスがマスクされない場合に前記クロック信号として前記パルスが出力されるタイミングのうち最初の前記タイミングである先頭クロックタイミングを特定する先頭特定手段と、前記マスクパルス数が前記第１クロック信号の前記マスクパルス数とは異なる前記クロック信号である第２クロック信号の前記マスクパルス数の情報を受け取るクロック情報受取手段と、前記先頭クロックタイミングと、前記第１クロック信号におけるマスクされていない前記パルスのタイミングのパターンと、前記マスクパルス数が前記第２クロック信号の前記マスクパルス数である場合の前記クロック信号のマスクされていない前記パルスのタイミングのパターンとから、前記第１クロック信号のマスクされていない前記パルスのタイミングと前記第２クロック信号のパルスとが一致する一致タイミングを特定する一致タイミング特定手段と、特定された前記一致タイミングにおいて、前記第２クロック信号が供給されている第２情報処理装置と通信を行う通信手段と、を備える。
【0017】
本開示の一態様に係るクロック信号分周方法は、受け取った入力クロック信号のパルスから、周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていないパルスを含むマーカ部を含む前記周期パターン信号が繰り返される、出力クロック信号を生成し、前記出力クロック信号を出力し、前記出力クロック信号の生成において、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記出力クロック信号における前記マーカ部と合致する部分以外に出現しないように、前記周期パターン信号を生成する。
【発明の効果】
【0018】
本開示には、コストの低減とタイミング設計の容易化とが可能であるという効果がある。
【図面の簡単な説明】
【0019】
【図9】本開示の第１の比較例に係るクロック信号分周回路が出力するクロック信号のタイミングを示す図である。
【発明を実施するための形態】
【0020】
本開示の実施形態を説明する前に、本開示の比較例について、図面を使用して詳細に説明する。
【0021】
＜第１の比較例＞
まず、第１の比較例について説明する。第１の比較例は、上述の特許文献１及び特許文献２に記載の技術に基づくクロック信号分周回路の例である。
まず、第１の比較例について説明する。第１の比較例は、上述の特許文献１及び特許文献２に記載の技術に基づくクロック信号分周回路の例である。
【0022】
図８は、本開示の第１の比較例に係るクロック信号分周回路を含む回路の例を表す図である。
【0023】
図９は、本開示の第１の比較例に係るクロック信号分周回路が出力するクロック信号のタイミングを示す図である。
【0024】
図８に示す例では、回路は、クロック信号分周回路１００と、回路Ａと、回路Ｂと含む。クロック信号分周回路１００には、クロック信号（クロックＳと表記）が供給されている。また、クロック信号分周回路１００には、分周比の設定（例えば、上述の分周比Ｎ／Ｍを表す信号）が入力される。クロック信号分周回路１００は、入力された分周比の設定に従って、クロックSに対して有理数分周を行うことによって、クロック信号（クロックＢと表記）を生成する。クロック信号分周回路１００が、回路ＢにクロックＢを供給する。回路Ａには、クロックＢとは異なるクロック信号（クロックＡと表記）が供給されている。回路Ｂが、クロック信号分周回路１００がクロックを供給する回路（対象回路と表記）である。回路Ａが、対象回路と通信を行う回路（相手回路と表記）である。回路Ａと回路Ｂは、信号Ａｏｕｔ及び信号Ｂｏｕｔを介して互いに通信する。信号Ａｏｕｔは、回路ＡによってクロックＡのタイミングで出力され、回路ＢにクロックＢのタイミングで入力される信号である。信号Ｂｏｕｔは、回路ＢによってクロックＢのタイミングで出力され、回路ＡにクロックＡのタイミングで入力される信号である。
【0025】
図９には、クロックＳを分周比１１／１２～４／１２で分周することによって生成されたクロックＢが、クロックＳ及びクロックＡと共に図示されている。図９において、横方向が時間の経過を表す。すなわち、図９では、横方向の位置が同じであるパルス（すなわち、パルスの立ち上がりを表す線分が同一の縦線に含まれるパルス）が、同じタイミングのクロックパルスを表す。クロックＢは、入力するクロックＳのクロックパルスを適切にマスクすることにより生成することができる。例えば、分周比が９／１２のクロックＢは、クロックＳのタイミングＴ０～Ｔ１１にある１２個のクロックパルスのうち、タイミングＴ３、Ｔ８、Ｔ１１にある３個のクロックパルスをマスクすることによって生成されている。
【0026】
ここで、クロックＡの周波数はクロックＳの１／３であるとする。すなわち、クロックＡのクロックＳに対する分周比は、１／３（＝４／１２）である。このとき、クロックＡとクロックＢとの間の位相関係は、クロックＳの１２サイクルで一巡する。図９では、この位相関係が一巡する１２サイクルのタイミングが、Ｔ０～Ｔ１１によって示されている。また、回路Ａと回路Ｂは、クロックＡのすべての立ち上がりのタイミングであるタイミングＴ０、Ｔ３、Ｔ６、Ｔ９、で通信するとする。すなわち、回路Ａは、クロックＡの立ち上がりのタイミングであり、通信のタイミングであるタイミングＴ０、Ｔ３、Ｔ６、Ｔ９で、信号Ａｏｕｔを出力する。また、同じタイミングで、信号Ｂｏｕｔが、回路Ａに入力される。
【0027】
しかし、本比較例のクロック信号分周回路１００では、異なる周波数のクロックとの通信を考慮されていない。そのため、クロック信号分周回路１００は、これらのタイミングにおいて、クロックＳのクロックパルスがマスクされたクロックＢを生成する場合がある。図９に示す例では、クロック信号分周回路１００は、通信のタイミングのうち、Ｔ３、Ｔ６、Ｔ９において、クロックＳのクロックパルスがマスクされたクロックＢを生成している場合がある。
【0028】
具体的には、タイミングＴ３において、分周比が９／１２である場合のクロックＢ（タイミング１１０ａ）、分周比が６／１２の場合のクロックＢ（タイミング１１０ｂ）、及び、分周比が５／１２の場合のクロックＢ（タイミング１１０ｃ）のクロックパルスがマスクされている。図９の例では、分周比が９／１２である場合のクロックＢの波形における、タイミングＴ３に対応するタイミングが、タイミング１００ａである。分周比が６／１２である場合のクロックＢの波形における、タイミングＴ３に対応するタイミングが、タイミング１００ｂである。分周比が５／１２である場合のクロックＢの波形における、タイミングＴ３に対応するタイミングが、タイミング１００ｃである。
【0029】
同様に、タイミングＴ６において、分周比が５／１２である場合のクロックＢ（タイミング１１０ｄ）のクロックパルスがマスクされている。分周比が５／１２である場合のクロックＢの波形における、タイミングＴ６に対応するタイミングが、タイミング１００ｄである。
【0030】
同様に、タイミングＴ９において、分周比が７／１２である場合のクロックＢ（タイミング１１０ｅ）、分周比が６／１２である場合のクロックＢ（タイミング１１０ｆ）、及び、分周比が５／１２である場合のクロックＢ（タイミング１１０ｇ）のクロックパルスがマスクされている。分周比が７／１２である場合のクロックＢの波形における、タイミングＴ９に対応するタイミングが、タイミング１００ｅである。分周比が６／１２である場合のクロックＢの波形における、タイミングＴ９に対応するタイミングが、タイミング１００ｆである。分周比が５／１２である場合のクロックＢの波形における、タイミングＴ９に対応するタイミングが、タイミング１００ｇである。
【0031】
これらの場合のように、クロックＳの通信のタイミングクロックパルスがマスクされたクロックＢが生成される場合、クロックＡで動作する回路Ａが出力した信号Ａｏｕｔが、クロックＢで動作する回路Ｂに期待されるタイミングで入力されない。言い換えると、このような場合、回路Ａが信号Ａｏｕｔを出力するタイミングは、回路Ｂが信号Ａｏｕｔを受け取れるタイミングではない。同様に、このような場合、クロックＢで動作する回路Ｂは、クロックＡで動作する回路Ａにおいて信号Ｂｏｕｔの入力が期待されるタイミングで、信号Ｂｏｕｔに信号を出力できない。言い換えると、このような場合、回路Ｂは、回路Ａに信号Ｂｏｕｔが入力され得るタイミングで、信号Ｂｏｕｔに信号を出力できない。
【0032】
したがって、本比較例のクロック信号分周回路では、異なる周波数のクロックとの通信において、期待した正しい通信動作を実現するために、特別なクロック乗せ換え回路や、特別なタイミング設計が必要となる。その結果、通信性能が低下し、消費電力、回路規模、さらには設計コストが増大するという問題が発生する。
【0033】
＜第２の比較例＞
次に、第２の比較例について説明する。第２の比較例は、上述の特許文献３に記載の技術に基づくクロック信号分周回路の例である。
次に、第２の比較例について説明する。第２の比較例は、上述の特許文献３に記載の技術に基づくクロック信号分周回路の例である。
【0034】
図１０は、本開示の第２の比較例に係るクロック信号分周回路を含む回路の例を表す図である。
【0035】
図１１は、本開示の第２の比較例に係るクロック信号分周回路が出力するクロック信号のタイミングを示す図である。
【0036】
図１０に示す回路の例は、クロックＡで動作する回路Ａと、クロックＢで動作する回路Ｂと、クロック信号分周回路１２０とを含む。
【0037】
クロック信号分周回路１２０には、分周比の設定に加えて、クロックＡで動作する回路ＡとクロックＢで動作する回路Ｂとの間の通信のタイミングを示す信号である通信タイミング情報１２４が入力される。また、クロック信号分周回路１２０には、クロックＳが供給される。クロック信号分周回路１２０は、分周比の設定と通信タイミング情報１２４とに従って、クロックＳに対して有理数分周を行うことによって、クロックＢを生成する。言い換えると、クロック信号分周回路１２０は、分周比の設定に従った分周比で、通信タイミング情報１２４が表す通信タイミングのクロックパルスがマスクされないように、クロックＳの一部のクロックパルスをマスクすることによってクロックＢを生成する。クロック信号分周回路１２０は、生成したクロックＢを、回路Ｂに供給する。
【0038】
回路Ａには、クロックＡが供給される。回路Ｂには、クロックＡとは異なるクロックＢが供給される。第１の比較例と同様に、回路Ｂが、クロック信号分周回路１００がクロックを供給する回路（対象回路と表記）である。回路Ａが、対象回路と通信を行う回路（相手回路と表記）である。
【0039】
回路Ａと回路Ｂは、上述の通信のタイミングで、信号Ａｏｕｔ及び信号Ｂｏｕｔを介して、互いに通信する。信号Ａｏｕｔは、回路ＡによってクロックＡのタイミングで出力され、回路ＢにクロックＢのタイミングで入力される信号である。信号Ｂｏｕｔは、回路ＢによってクロックＢのタイミングで出力され、回路ＡにクロックＡのタイミングで入力される信号である。
【0040】
図１１には、本変形例に係るクロック信号分周回路１２０がクロックＳを分周比１１／１２～４／１２で分周することによって生成されるクロックＢが、クロックＳ、クロックＡ、通信タイミング情報１２４及び通信タイミング情報１２５と共に図示されている。図１１の例では、通信タイミング情報１２４及び通信タイミング情報１２５は、同じ波形の信号である。図１１において、横方向が時間の経過を表す。すなわち、図１１では、横方向の位置が同じであるパルス（すなわち、パルスの立ち上がりを表す線分が同一の縦線に含まれるパルス）が、同じタイミングのクロックパルスを表す。
【0041】
クロック信号分周回路１２０は、入力されるクロックＳのクロックパルスを、上述の通信タイミングのパルスをマスクしないように、分周比の設定が示す分周比でマスクすることによって、クロックＢを生成する。
【0042】
例えば、分周比が９／１２である場合のクロックＢは、クロックＳのタイミングＴ０～Ｔ１１にある１２個のクロックパルスのうち、タイミングＴ２、Ｔ５、Ｔ８にある３つのクロックパルスをマスクすることによって生成される。
【0043】
第１の比較例と同様に、クロックＡの周波数はクロックＳの１／３であるとする。すわなち、クロックＡのクロックＳに対する分周比は、１／３（＝４／１２）である。このとき、クロックＡとクロックＢの位相関係は、クロックＳの１２サイクルで一巡する。この位相関係が一巡する１２サイクルのタイミングが、タイミングＴ０～Ｔ１１によって示されている。本比較例では、回路Ａと回路Ｂは、クロックＡのすべての立ち上がりのタイミングであるタイミングＴ０、Ｔ３、Ｔ６、Ｔ９、で通信する。すなわち、回路Ａは、クロックＡの立ち上がりのタイミングであり、通信のタイミングであるタイミングＴ０、Ｔ３、Ｔ６、Ｔ９で、信号Ａｏｕｔを出力する。また、回路Ａには、タイミングＴ０、Ｔ３、Ｔ６、Ｔ９で、信号Ｂｏｕｔが入力される。
【0044】
クロック信号分周回路１２０は、入力された、上述の通信のタイミングを示す通信タイミング情報１２４を受け取り、受け取った通信タイミング情報１２４が示す通信のタイミングを考慮した有理数分周を行う。具体的には、クロック信号分周回路１２０は、通信タイミング情報１２４が示す通信のタイミングにおけるクロックパルスを常にマスクしない。そして、クロック信号分周回路１２０は、通信のタイミングにないクロックパルスを、分周比が分周比の設定が示す分周比になるようにマスクすることによって、有理数分周を実現する。通信のタイミングにないクロックパルスは、通信タイミング情報１２４が示す通信のタイミングにおけるクロックパルス以外のクロックパルスである。
【0045】
図１１の例においては、通信のタイミングであるタイミングＴ０、Ｔ３、Ｔ６、Ｔ９では、クロックパルスは、常にマスクされていない。クロック信号分周回路１２０は、タイミングＴ０、Ｔ３、Ｔ６、Ｔ９以外の、通信のタイミングではないタイミングＴ１、Ｔ２、Ｔ４、Ｔ５、Ｔ７、Ｔ８、Ｔ１０、Ｔ１１のいずれかのタイミングのクロックパルスをマスクすることによって、クロックＢを生成する。クロック信号分周回路１２０が生成するクロックＢには、通信のタイミングでは必ずクロックパルスが存在する。そのため、クロックＢで動作する回路Ｂは、常に、クロックＡで動作する回路Ａが出力した信号Ａｏｕｔを、期待されるタイミングで受け取れる。言い換えると、回路Ａは、常に、回路Ｂが信号Ａｏｕｔを受け取れるタイミングで、信号Ａｏｕｔを出力する。同様に、クロックＢで動作する回路Ｂは、常に、クロックＡで動作する回路Ａに、期待されるタイミングで、信号Ｂｏｕｔを出力できる。言い換えると、回路Ｂは、常に、回路Ａが信号Ｂｏｕｔを受け取れるタイミングで、信号Ｂｏｕｔを出力する。
【0046】
ところで、クロックＢには、通信のタイミング以外のタイミングのクロックパルスが存在する。したがって、回路Ａが信号Ｂｏｕｔを受け取れる通信のタイミングのみで回路Ｂが通信を行うためには、回路Ｂがそれらの通信のタイミングでのみ信号Ｂｏｕｔを出力する必要がある。そのため、クロック信号分周回路１２０は、回路Ｂに対して、上述の通信のタイミングを示す通信タイミング情報１２５を出力する。
【0047】
ここで、通信タイミング情報１２５は、クロックＢに同期した信号である必要がある。言い換えると、クロックＢが回路Ｂに分配されるタイミングが、通信タイミング情報１２５の信号が回路Ｂに伝播するタイミングとが異なる場合、回路Ｂは通信タイミング情報を受け取れない。そのため、クロックＢの分配のタイミングと、通信タイミング情報１２５の伝搬のタイミングと、を合わせる必要がある。クロック信号は、多大なフリップフロップに分配されるため、通常、分配遅延が非常に大きくなる。さらに、本変形例の回路を半導体集積回路として実装する際の、半導体プロセス、温度、電圧等のばらつきのため、通信タイミング情報１２５の伝搬遅延の遅延時間及びクロックＢの分配遅延の遅延時間もばらつく。しかし、通信タイミング情報１２５の伝搬遅延を、クロックＢの分配遅延に等価になるように調整する必要がある。そのため、本比較例の回路を実装する際のタイミング設計が難しくなる。
【0048】
＜第１の実施形態＞
次に、本開示の第１の実施形態について、図面を使用して詳細に説明する。
次に、本開示の第１の実施形態について、図面を使用して詳細に説明する。
【0049】
＜構成＞
図１は、本開示の第１の実施形態に係るクロック信号分周装置１１０の構成の例を表すブロック図である。図１に示す例では、本実施形態に係るクロック信号分周装置１１０は、出力信号生成部１０１３と、出力部１０１４と、を備える。
図１は、本開示の第１の実施形態に係るクロック信号分周装置１１０の構成の例を表すブロック図である。図１に示す例では、本実施形態に係るクロック信号分周装置１１０は、出力信号生成部１０１３と、出力部１０１４と、を備える。
【0050】
出力信号生成部１０１３は、受け取った入力クロック信号のパルスから、周期パターン信号が繰り返される、出力クロック信号を生成する。周期パターン信号は、周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数のパルスがマスクされた信号である。そして、周期パターン信号は、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていないパルスを含むマーカ部を含む。
【0051】
出力部１０１４は、前記出力クロック信号を出力する。
【0052】
前記出力信号生成部１０１３は、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記出力クロック信号における前記マーカ部と合致する部分以外に出現しないように、前記周期パターン信号を生成する。
【0053】
上述の入力クロック信号は、後述のクロックＳに対応する。上述のパルスは、後述のクロックパルスに対応する。上述の周期パターン信号は、後述の生成されるクロック信号の、クロックの位相関係が一巡する周期に相当する部分に対応する。上述の周期パルス数は、後述の分周比分母Ｍに対応する。上述のマスクパルス数は、分周比分母Ｍから、後述の分周比分子Ｎを引いた値に対応する。
【0054】
＜動作＞
次に、本開示の第１の実施形態に係るクロック信号分周装置１１０の動作について、図面を使用して詳細に説明する。
次に、本開示の第１の実施形態に係るクロック信号分周装置１１０の動作について、図面を使用して詳細に説明する。
【0055】
図２は、本開示の第１の実施形態に係るクロック信号分周装置１１０の動作の例を表すフローチャートである。
【0056】
図２に示す例では、まず。出力信号生成部１０１３は、入力クロックから、周期パルス数のパルスのうちマスクパルス数のパルスがマスクされ、先頭にマーカ部を含む周期パターン信号が繰り返される出力クロック信号を生成する（ステップＳ１１）。そして、出力部１０１４は、出力信号を出力する（ステップＳ１２）。
【0057】
＜効果＞
コストの低減とタイミング設計の容易化とが可能となるという効果がある。その理由は、出力信号生成部１０１３が、先頭にマーカ部を含む周期パターン信号が繰り返される出力クロック信号を生成するからである。
コストの低減とタイミング設計の容易化とが可能となるという効果がある。その理由は、出力信号生成部１０１３が、先頭にマーカ部を含む周期パターン信号が繰り返される出力クロック信号を生成するからである。
【0058】
ある分周比で有理数分周された第１クロック信号によって動作する回路が、異なる分周比で有理数分周された第２クロック信号によって動作する通信の相手の回路と通信を行う場合、一般に、上述のように、通信タイミング情報をそれらの回路に供給する必要がある。通信タイミング情報は、２つの回路が互いに通信できるタイミングを表す情報である。これらの２つの回路が、第１クロック信号及び第２クロック信号のクロックパルスのパターンの情報を与えられていたとしても、一般に、２つのクロック信号のクロックの位相関係が一巡する周期に相当する部分の先頭がどこであるか特定できない。そのため、どのタイミングが２つのクロック信号の両方にクロックパルスが存在するタイミングであるか特定できない。従って、これらの２つの回路が通信を行うためには、通信タイミング情報をそれらの回路に供給する必要がある。
【0059】
しかし、通信タイミング情報を回路に供給するためには、上述のように、タイミング設計が難しくなり、コストも上昇する。しかし、本実施形態のように、先頭にマーカ部を含む周期パターン信号が繰り返される出力クロック信号を生成することにより、上述のような回路が、２つのクロック信号のクロックの位相関係が一巡する周期に相当する部分の先頭がどこであるか特定で切るようになる。そのため、通信タイミング情報を回路に供給する必要がなくなる。従って、通信タイミング情報を回路に供給するためのタイミング設計が必要なくなる。そのため、タイミング設計の容易化が可能になる。さらに、通信タイミング情報を回路に供給するためのタイミング設計のためのコストが必要なくなり、コストの低減が可能になる。
【0060】
＜第２の実施形態＞
以下では、本開示の第２の実施形態について、図面を使用して詳細に説明する。
以下では、本開示の第２の実施形態について、図面を使用して詳細に説明する。
【0061】
【0062】
クロック信号分周回路１０ａは、回路Ａと接続されている。クロック信号分周回路１０ａには、クロック信号であるクロックＳが供給されている。クロック信号分周回路１０ａは、クロックＡの分周比の設定を表す分周比設定３０ａと、クロックＡによって動作する回路ＡとクロックＢによって動作する回路Ｂとの間の通信のタイミングを示す通信タイミング情報とを受け取る。クロック信号分周回路１０ａは、分周比設定３０ａと通信タイミング情報とを使用して、クロックＳに対して有理数分周を行うことによって、クロック信号（すなわちクロックＡ）を生成し、生成したクロックＡを出力する。クロックＡは、回路Ａに供給される。
【0063】
クロック信号分周回路１０ｂは、回路Ｂと接続されている。クロック信号分周回路１０ｂには、クロック信号であるクロックＳが供給されている。クロック信号分周回路１０ｂは、クロックＢの分周比の設定を表す分周比設定３０ｂと、クロックＡによって動作する回路ＡとクロックＢによって動作する回路Ｂとの間の通信のタイミングを示す通信タイミング情報とを受け取る。クロック信号分周回路１０ｂは、分周比設定３０ｂと通信タイミング情報とを使用して、クロックＳに対して有理数分周を行うことによって、クロック信号（すなわちクロックＢ）を生成し、生成したクロックＢを出力する。クロックＢは、回路Ｂに供給される。
【0064】
クロック信号分周回路１０ａ及びクロック信号分周回路１０ｂは、同じ構成の回路である。ただし、クロック信号分周回路１０ａ及びクロック信号分周回路１０ｂは、受け取る分周比設定と、接続されている回路が異なる。以下の説明において、クロック信号分周回路１０ａとクロック信号分周回路１０ｂとを区別しない場合、クロック信号分周回路１０ａとクロック信号分周回路１０ｂとを、クロック信号分周回路１０と表記する。
【0065】
後述のように、クロック信号分周回路１０ａ及びクロック信号分周回路１０ｂは、分周比がＮ／Ｍ（Ｎ＜Ｍ、Ｎ及びＭは自然数）である場合、クロックＳの連続するＭ個のクロックパルスのうち、Ｍ－Ｎ個のクロックパルスをマスクする。そして、クロック信号分周回路１０ａ及びクロック信号分周回路１０ｂは、連続するＭ個のクロックパルスのうちＭ－Ｎ個のクロックパルスがマスクされた信号が繰り返されるクロック信号を出力する。これにより、クロック信号分周回路１０ａ及びクロック信号分周回路１０ｂは、クロックＳに対する有理数分周を行う。マスクされるクロックパルスについては、後で詳細に説明する。
【0066】
回路Ａには、クロック信号分周回路１０ａから、クロックＡが供給される。回路Ａは、クロックＡによって動作する。回路Ｂには、クロック信号分周回路１０ｂから、クロックＢが供給される。回路Ｂは、クロックＢによって動作する。
【0067】
回路Ａは、通信制御回路２０ａを含む。回路Ｂは、通信制御回路２０ｂを含む。通信制御回路２０ａ及び通信制御回路２０ｂは、同じ構成の回路である。回路Ａに含まれる通信制御回路が、通信制御回路２０ａと表記される。回路Ｂに含まれる通信制御回路が、通信制御回路２０ｂと表記される。
【0068】
回路Ａと回路Ｂは、上述の通信のタイミングで、信号Ａｏｕｔと信号Ｂｏｕｔとを介して互いに通信する。信号Ａｏｕｔは、クロックＡのタイミングで回路Ａによって出力され、クロックＢのタイミングで回路Ｂに入力される信号である。信号Ｂｏｕｔは、クロックＢのタイミングで回路Ｂから出力され、クロックＡのタイミングで回路Ａに入力される信号である。通信制御回路２０ａ及び通信制御回路２０ｂは、これらの通信を制御する。通信制御回路２０ａ及び通信制御回路２０ｂについては、後で詳細に説明する。
【0069】
図４は、本開示の第２の実施形態に係るクロック信号分周回路によって分周されたクロック信号の例を表す図である。図４には、クロックＳと、クロックＳを有理数分周することによって得られるクロック信号（すなわち、クロックＡ及びクロックＢ）の例が示されている。図４には、クロックＳを分周比１１／１２～１／１２で分周することによって生成されたクロック信号の例が、クロックＡ及びクロックＢとして示されている。
【0070】
図４に示す例では、クロックＡおよびクロックＢのクロックＳに対する分周比の分母は共に１２である。従って、クロックＡとクロックＢの位相関係は、クロックＳの１２サイクルで一巡する。図４では、この位相関係が一巡する１２サイクルのタイミングが、Ｔ０～Ｔ１１によって示されている。回路Ａと回路Ｂは、共にクロックパルスがあるタイミングで互いに通信を行う。例えば、クロックＡの分周比が７／１２であり、クロックＢの分周比が１１／１２～７／１２のいずれか１つである場合、回路Ａと回路Ｂは、共にクロックパルスがあるタイミングであるタイミングＴ０、Ｔ３、Ｔ４，Ｔ６、Ｔ７、Ｔ９、Ｔ１０で互いに通信する。
【0071】
クロック信号分周回路１０ａおよびクロック信号分周回路１０ｂは、生成されるクロック信号の、クロックの位相関係が一巡する周期の先頭に、周期の先頭を識別するためのマーカ部を設置する。言い換えると、クロック信号分周回路１０ａおよびクロック信号分周回路１０ｂは、クロックの位相関係が一巡する周期の先頭が、マーカ部であるように、クロック信号を生成する。マーカ部は、少なくとも１つのマスクされていないクロックパルスを含む、クロック信号の一部である。そして、マーカ部における、マスクされていないクロックパルスのタイミングのパターンは、出力されるクロック信号のマーカ部以外の部分のマスクされていないクロックパルスのタイミングのパターンと合致しないように設定されている。この場合、出力されるクロック信号における、マーカ部のマスクされていないクロックパルスのタイミングのパターンと一致するパターンが存在する部分が、マーカ部である。
【0072】
図４の例では、生成されるクロック信号の、位相関係が一巡する１２サイクルの周期の先頭の３サイクルがマーカ部である。マーカ部の長さは、位相関係が一巡する周期の長さに応じて適宜定められる。図４に示すように、分周比に応じた種類のマーカ部（図４の例では、マーカ部１１～マーカ部１４のいずれか）が設置される。図４の例では、マーカ部は、マスクされていないクロックパルスのタイミングのパターンによって区別されている。図４の例では、マーカ部は、さらに、出力されるクロックを図４のように並べて図示した場合の同じパターンの連続性によって区別されている。すなわち、図４に描かれている分周比が１０／１２～６／１２のいずれかである場合のマーカ部は、同一のパターンのマーカ部であり、分周比が１０／１２～６／１２のいずれかである場合のクロックが図４では連続して（言い換えると並べて）描かれている。そのため、分周比が１０／１２～６／１２のいずれかである場合のマーカ部には、同じ符号が割り当てられている。同様に、図４に描かれている分周比が５／１２～２／１２のいずれかである場合のマーカ部は、同一のパターンのマーカ部であり、分周比が５／１２～２／１２のいずれかである場合のクロックが図４では連続して（言い換えると並べて）描かれている。そのため、分周比が５／１２～２／１２のいずれかである場合のマーカ部には、同じ符号が割り当てられている。マスクされていないクロックパルスのタイミングのパターンは、マーカ部の長さ（図４の例では３サイクル）分の、マスクされていないクロックパルスの有無のパターンである。
【0073】
図４に示すマーカ部１１～マーカ部１４は、具体的には、以下の説明の通りである。以下の説明において、あるサイクルにおける「クロックパルス有り」は、そのサイクルにおいてクロックパルスがマスクされていないこと、言い換えると、そのサイクルにおいてマスクされていないクロックパルスが存在することを表す。あるサイクルにおける「クロックパルス無し」は、そのサイクルにおいてクロックパルスがマスクされていないこと、言い換えると、そのサイクルにおいてクロックパルス（すなわちマスクされていないクロックパルス）が存在しないことを表す。
【0074】
具体的には、マーカ部１１は、分周比が１１／１２である場合のマーカ部である。マーカ部１１は、クロックパルス有り、クロックパルス無し、クロックパルス有りの連続する３サイクルのパターンである。
【0075】
マーカ部１２は、分周比が１０／１２～６／１２のいずれかである場合のマーカ部である。マーカ部１２は、クロックパルス有り、クロックパルス無し、クロックパルス無しの連続する３サイクルのパターンである。
【0076】
マーカ部１３は、分周比が５／１２～２／１２のいずれかである場合のマーカ部である。マーカ部１３は、クロックパルス有り、クロックパルス有り、クロックパルス無しの連続する３サイクルのパターンである。
【0077】
マーカ部１４は、分周比が１／１２である場合のマーカ部である。マーカ部１４は、クロックパルス有り、クロックパルス無し、クロックパルス無しの連続する３サイクルのパターンである。
【0078】
また、分周比が１１／１２である場合、クロックパルスがないサイクルは、マーカ部１１の部分のみに存在する。分周比が１０／１２～６／１２のいずれかである場合、連続する２サイクルにクロックパルスがない部分は、マーカ部１２のみに存在する。分周比が５／１２～２／１２のいずれかである場合、連続する２サイクルにクロックパルスがある部分は、マーカ部１３のみに存在する。分周比が１／１２である場合、クロックパルスがあるサイクルは、マーカ部１４の部分のみに存在する。そして、これらの例では、マーカ部１１～マーカ部１４の先頭のサイクルは、クロックパルスがあるサイクルである。このように、マーカ部のクロックパルスの有無のパターンと同じパターンは、出力されるクロックの、マーカ部以外の部分に出現しない。
【0079】
より一般的には、分周比がＮ／Ｍ（Ｎ及びＭは、Ｎ＞Ｍを満たす自然数）と表される場合の、図４の例のマーカ部は、以下のように記述される。
【0080】
Ｎ＝Ｍ－１が満たされる場合のマーカ部は、クロックパルス有り、クロックパルス無し、クロックパルス有りの連続する３サイクルのマーカ部１１である。Ｍ／２≦ＮかつＮ＜Ｍ－１が満たされる場合のマーカ部は、クロックパルス有り、クロックパルス無し、クロックパルス無しの連続する３サイクルのマーカ部１２である。２≦ＮかつＮ＜Ｍ／２が満たされる場合のマーカ部は、クロックパルス有り、クロックパルス有り、クロックパルス無しの連続する３サイクルのマーカ部１３である。Ｎ＝１が満たされる場合のマーカ部は、クロックパルス有り、クロックパルス無し、クロックパルス無しの連続する３サイクルのマーカ部１４である。
【0081】
また、Ｎ＝Ｍ－１が満たされる場合、クロックパルスがないサイクルは、マーカ部１１の部分のみに存在する。Ｍ／２≦ＮかつＮ＜Ｍ－１が満たされる場合、連続する２サイクルにクロックパルスがない部分は、マーカ部１２のみに存在する。２≦ＮかつＮ＜Ｍ／２が満たされる、連続する２サイクルにクロックパルスがある部分は、マーカ部１３のみに存在する。Ｎ＝１が満たされる場合、クロックパルスがあるサイクルは、マーカ部１４の部分のみに存在する。
【0082】
以上のように、各分周比において、分周比に応じたマーカ部（すなわち、マーカ部１１～マーカ部１４のうち、分周比に応じて定まる１つのマーカ部）のクロックパルスのパターンは、位相関係が一巡する周期の先頭のみに出現する。従って、回路Ａおよび回路Ｂは、それぞれを駆動するクロックＡ又はクロックＢの分周比に応じて定まるマーカ部１１～マーカ部１４のいずれか１つを検出することによって、位相関係が一巡する周期の先頭を識別できる（すなわち、特定できる）。その結果、回路Ａおよび回路Ｂは、クロックＡおよびクロックＢの分周比と、位相関係が一巡する周期の先頭のタイミングとから、任意のサイクルにおいて、クロックＡおよびクロックＢの双方にクロックパルスが存在するか否かを判定できる。
【0083】
具体的には、図３に示す回路Ａが備える通信制御回路２０ａは、下記のステップで通信制御信号２１ａを生成し、生成した通信制御信号２１ａを出力する。
【0084】
（１）通信制御回路２０ａは、入力されたクロックＡの分周比の設定情報である分周比設定３０ａと、クロックＡとから、クロックＡのマーカ部を検出する。通信制御回路２０ａは、例えば、分周比設定３０ａから定まるマーカ部が、クロックＡにおいて出現するタイミングを検出する。そして、通信制御回路２０ａは、検出されたマーカ部の先頭のクロックパルスのタイミング（具体的には、例えば、クロックパルスの立ち上がりのタイミング）を、クロックＡおよびクロックＢの位相関係が一巡する周期の先頭のタイミングとして特定する。
【0085】
（２）通信制御回路２０ａは、上述の特定した周期の先頭のタイミングと、入力された分周比設定３０ａと、入力されたクロックＢの分周比の設定情報である分周比設定３０ｂとから、クロックＡおよびクロックＢの両方にクロックパルスが存在するタイミングを判定する。分周比設定３０ａから、クロックＡにおける、周期の先頭のタイミングを基準としたクロックパルスが存在するタイミングが定まる。また、分周比設定３０ｂから、クロックＢにおける、周期の先頭のタイミングを基準としたクロックパルスが存在するタイミングが定まる。分周比設定３０ａと、分周比設定３０ｂとから、周期の先頭のタイミングを基準とした、クロックＡ及びクロックＢの両方にクロックパルスが存在するタイミングを特定できる。通信制御回路２０ａは、上述の特定した周期の先頭のタイミングを基準とした、分周比設定３０ａと分周比設定３０ｂとから定まるクロックＡ及びクロックＢの両方にクロックパルスが存在するタイミングを、クロックＡ及びクロックＢの両方にクロックパルスが存在するタイミングと判定する。
【0086】
（３）通信制御回路２０ａは、判定したクロックＡおよびクロックＢの両方にクロックパルスが存在するタイミングを、回路Ａが回路Ｂと通信するタイミングとする。通信制御回路２０ａは、回路Ａが回路Ｂと通信するタイミングを示す信号を、通信制御信号２１ａとして出力する。
【0087】
同様に、回路Ｂが備える通信制御回路２０ｂは、下記のステップで通信制御信号２１ｂを生成し、生成した通信制御信号２１ｂを出力する。
【0088】
（１）通信制御回路２０ｂは、入力されたクロックＢの分周比の設定情報である分周比設定３０ｂと、クロックＢとから、クロックＢのマーカ部を検出する。通信制御回路２０ｂは、例えば、分周比設定３０ｂから定まるマーカ部が、クロックＢにおいて出現するタイミングを検出する。そして、通信制御回路２０ｂは、検出されたマーカ部の先頭のクロックパルスのタイミング（具体的には、例えば、クロックパルスの立ち上がりのタイミング）を、クロックＡおよびクロックＢの位相関係が一巡する周期の先頭のタイミングとして特定する。
【0089】
（２）通信制御回路２０ｂは、特定した周期の先頭のタイミングと、入力された前記分周比設定３０ｂと、入力されたクロックＡの分周比の設定情報である分周比設定３０ａとから、クロックＡおよびクロックＢの両方にクロックパルスが存在するタイミングを判定する。上述のように、分周比設定３０ａから、クロックＡにおける、周期の先頭のタイミングを基準としたクロックパルスが存在するタイミングが定まる。また、分周比設定３０ｂから、クロックＢにおける、周期の先頭のタイミングを基準としたクロックパルスが存在するタイミングが定まる。分周比設定３０ａと、分周比設定３０ｂとから、周期の先頭のタイミングを基準とした、クロックＡ及びクロックＢの両方にクロックパルスが存在するタイミングを特定できる。通信制御回路２０ｂは、上述の特定した周期の先頭のタイミングを基準とした、分周比設定３０ａと分周比設定３０ｂとから定まるクロックＡ及びクロックＢの両方にクロックパルスが存在するタイミングを、クロックＡ及びクロックＢの両方にクロックパルスが存在するタイミングと判定する。
【0090】
（３）通信制御回路２０ｂは、判定されたクロックＡおよびクロックＢの両方にクロックパルスが存在するタイミングを、回路Ｂが回路Ａと通信するタイミングとする。そして、通信制御回路２０ｂは、回路Ａが回路Ｂと通信するタイミングを示す信号を、通信制御信号２１ｂとして出力する。
【0091】
回路Ａは、通信制御信号２１ａを参照して、通信制御信号２１ａが示す回路Ｂが回路Ａと通信するタイミングである通信タイミングで、信号Ａｏｕｔを出力し、入力された信号Ｂｏｕｔを受け取る。回路Ｂは、通信制御信号２１ｂを参照して、通信制御信号２１ｂが示す回路Ｂが回路Ａと通信するタイミングである通信タイミングで、信号Ｂｏｕｔを出力し、入力された信号Ａｏｕｔを受け取る。以上の動作により、回路Ａと回路Ｂとの間で、効率的なブロック間データ通信が、実現される。
【0092】
次に、本開示の第２の実施形態に係るクロック信号分周回路１０について詳細に説明する。上述のように、クロック信号分周回路１０ａ及びクロック信号分周回路１０ｂは、同じ構成を持つ。クロック信号分周回路１０ａ及びクロック信号分周回路１０ｂは、まとめて、クロック信号分周回路１０と表記される。
【0093】
図５は、本開示の第２の実施形態に係るクロック信号分周回路１０の構成を表す図である。上述のように、図５は、上述のクロック信号分周回路１０ａ及びクロック信号分周回路１０ｂの構成を表す。図５に示す例では、クロック信号分周回路１０は、マスク制御回路５１とマスク回路６１とを含む。クロック信号分周回路１０は、クロックＳと、クロック分周比設定とを受け取る。クロック信号分周回路１０は、クロックＳに対して、クロック分周比設定に従った分周を行うことによって、分周クロックを生成する。クロック分周比設定が示す分周比がＮ／Ｍ（Ｎ＜Ｍ、Ｎ及びＮは自然数）である場合、クロック信号分周回路１０は、クロックＳを、分周比Ｎ／Ｍで分周する。クロック信号分周回路１０は、生成した分周クロックを出力する。上述のクロックＡ及びクロックＢが、分周クロックである。
【0094】
マスク制御回路５１には、クロックＳとクロック分周比設定とが入力される。マスク制御回路５１は、クロックＳとクロック分周比設定とを受け取る。マスク制御回路５１は、クロックＳのタイミングで動作する。マスク制御回路５１は、入力されたクロック分周比設定を参照して、マスク信号５５をクロックＳのサイクル毎に生成する。言い換えると、マスク制御回路５１は、クロックＳが入力されたクロック分周比設定に従って分周された分周クロックになるように、クロックＳのクロックパルスをマスクするために使用されるマスク信号５５を、クロックＳのサイクル毎に生成する。クロック分周比設定は、分周比の分母の値を示す分周比分母Ｍを表す信号と、分周比の分子の値を示す分周比分子Ｎを表す信号とを含む。
【0095】
マスク制御回路５１は、マーカ部マスク信号生成部５２と、非マーカ部マスク信号生成部５３と、選択回路５４と、カウンタ回路５６とを含む。
【0096】
カウンタ回路５６には、クロックＳと分周比分母Ｍを表す信号とが入力される。カウンタ回路５６は、クロックＳと分周比分母Ｍを表す信号とを受け取る。カウンタ回路５６は、クロックＳのタイミングで動作する。カウンタ回路５６には、分周比分母Ｍを参照して、クロック信号分周回路１０が生成する分周クロックのクロックパルスのパターンが一巡する周期であるサイクル数を繰り返しカウントする。分周比分母Ｍが、クロック信号分周回路１０が生成する分周クロックのクロックパルスのパターンが一巡する周期を表す。
【0097】
具体的には、カウンタ回路５６は、クロックＳのクロックパルスをカウントする。カウンタ回路５６は、カウントされているクロックパルスの数（すなわち、サイクル数）がＭ－１である場合に、次のクロックパルスをカウントすると、カウントされているクロックパルスの数を０に戻す。そして、カウンタ回路５６は、クロックパルスのカウントを続ける。このように、カウンタ回路は、０からＭ－１までのカウントを繰り返し行う。カウンタ回路５６は、カウントされている値を表す信号を、カウンタ値５７（具体的には、カウンタ値５７を表す信号）として出力する。カウンタ値５７は、分周クロックのクロックパルスのパターンが一巡する周期における、現在のサイクルの順番を示す信号として使用される。
【0098】
マーカ部マスク信号生成部５２には、クロック分周比設定（すなわち、分周比分母Ｍを表す信号及び分周比分子Ｎを表す信号）と、カウンタ値５７を表す信号とが入力される。マーカ部マスク信号生成部５２は、クロック分周比設定と、カウンタ値５７を表す信号とを受け取る。マーカ部マスク信号生成部５２は、入力されたクロック分周比設定とカウンタ値５７とを参照して、入力されたクロック分周比設定に応じて定まるマーカ部に対応するマスク信号５８を生成する。マスク信号５８は、マーカ部マスク信号とも表記される。マーカ部に対応するマスク信号５８は、マーカ部において、入力されたカウンタ値が示す順番のタイミングのクロックパルスが存在するか否かを示す信号であるマスク信号５８である。
【0099】
言い換えると、マーカ部マスク信号生成部５２は、入力されたクロック分周比設定が示す分周比に対して定められているマーカ部において、入力されたカウンタ値が示す順番のタイミングのクロックパルスが存在するか否かを示す信号であるマスク信号５８を生成する。
【0100】
マーカ部マスク信号生成部５２は、例えば以下で示すようなマスク信号５８を生成する。上述の例のマーカ部は、クロックＡおよびクロックＢの位相関係が一巡する周期の先頭のタイミングにおいて、クロックパルスが存在する。マスク信号５８は、例えば、クロックＡおよびクロックＢの位相関係が一巡する周期の先頭のタイミングにおいてマスクが行われないことを表す値を示す。本実施形態の説明では、マスクが行われないことを表す値は、例えば０である。後述のように、分周によって生成されるクロック信号の非マスク部の信号が出力されているタイミングでは、マスク信号５８は、０を表す値を示している。そのため、マスク信号５８が示す値は、クロックＡおよびクロックＢの位相関係が一巡する周期の先頭のタイミングにおいて０から変化しない。マスク信号５８は、マーカ部の、クロックパルスが存在するタイミングの次のクロックパルスが存在しないタイミングにおいて、０を表す値からマスクが行われることを表す値に変化する。本実施形態の説明では、マスクが行われることを表す値は、例えば１である。マスク信号５８は、マーカ部の、クロックパルスが存在しないタイミングの次のクロックパルスが存在するタイミングにおいて、１を表す値から０を表す値に変化する。マスク信号５８は、マーカ部の、クロックパルスがマスクされるタイミングの次のクロックパルスのタイミングが、マーカ部ではなく非マーカ部に含まれるタイミングである場合、１を表す値から０を表す値に変化する。マスク信号５８の値が変化するタイミングは、例えば、クロックＳのクロックパルスの立ち上がりのタイミングである。
【0101】
マスク信号は、入力されたクロック分周比設定に対して定まるマーカ部の、入力されたカウンタ値が示す順番のクロックパルスが存在しないタイミングの、クロックＳのクロックパルスをマスクするために使用される。
【0102】
本実施形態の説明では、マーカ部は、例えば、図４に示すマーカ部１１～マーカ部１４のいずれかである。具体的には、マーカ部マスク信号生成部５２は、分周比分母Ｍおよび分周比分子Ｎについて、例えば以下に例示するマーカ部に対応するマスク信号５８を生成する。
【0103】
Ｎ＝Ｍ－１である場合、マーカ部マスク信号生成部５２は、マーカ部１１に対応するマスク信号を生成する。
【0104】
Ｍ／２≦ＮかつＮ＜Ｍ－１である場合、マーカ部マスク信号生成部５２は、マーカ部１２に対応するマスク信号を生成する。
【0105】
２≦ＮかつＮ＜Ｍ／２である場合、マーカ部マスク信号生成部５２は、マーカ部１３に対応するマスク信号を生成する。
【0106】
Ｎ＝１である場合、マーカ部マスク信号生成部５２は、マーカ部１４に対応するマスク信号を生成する。
【0107】
非マーカ部マスク信号生成部５３には、クロック分周比設定と、カウンタ値５７とが入力される。非マーカ部マスク信号生成部５３は、クロック分周比設定と、カウンタ値５７とを受け取る。非マーカ部マスク信号生成部５３は、入力されたクロック分周比設定とカウンタ値５７とを参照して、分周クロック（例えばクロックＡ及びクロックＢ）の位相関係が一巡する周期における、マーカ部以外の部分である非マーカ部に対応するマスク信号５９を生成する。マスク信号５９は、非マーカ部マスク信号とも表記される。非マーカ部に対応するマスク信号５９は、非マーカ部において、入力されたカウンタ値が示す順番のタイミングのクロックパルスが存在するか否かを示す信号であるマスク信号５９である。
【0108】
言い換えると、非マーカ部マスク信号生成部５３は、入力されたクロック分周比設定が示す分周比に対して定まる非マーカ部において、入力されたカウンタ値が示す順番のタイミングのクロックパルスが存在するか否かを示す信号であるマスク信号５９を生成する。
【0109】
非マーカ部マスク信号生成部５３は、例えば以下で示すようなマスク信号５９を生成する。なお、以下の説明では、マスク信号５９の、クロックパルスがマスクされないことを示す値は０である。マスク信号５９の、クロックパルスがマスクされることを示す値は１である。マスク信号５９の値は、例えば、分周クロック（すなわちクロックＡおよびクロックＢ）の位相関係が一巡する周期の先頭のタイミングの直前のタイミングにおいてマスク信号５９が０を示す値である場合、上述の先頭のタイミングにおいて０を表す値から変化しない。マスク信号５９の値は、例えば、分周クロックの位相関係が一巡する周期の先頭のタイミングの直前のタイミングにおいてマスク信号５９が１を示す値である場合、上述の先頭のタイミングにおいて１を表す値から０を表す値に変化する。マスク信号５９は、マーカ部に含まれるクロックパルスのタイミングにおいて、例えば０を表す値を示す。マスク信号５９が示す値は、非マーカ部においてクロックパルスがマスクされないタイミングの直前のタイミングにおいてマスク信号５９が０を示す場合、そのクロックパルスがマスクされないタイミングにおいて、０を示す値から変化しない。マスク信号５９が示す値は、非マーカ部においてクロックパルスがマスクされないタイミングの前のタイミングにおいてマスク信号５９が１を示す場合、そのクロックパルスがマスクされないタイミングにおいて、１を示す値から０を示す値に変化する。マスク信号５９が示す値は、非マーカ部においてクロックパルスがマスクされるタイミングの直前のタイミングにおいてマスク信号５９が０を示す場合、そのクロックパルスがマスクされるタイミングにおいて、０を示す値から１を示す値に変化する。マスク信号５９が示す値は、非マーカ部においてクロックパルスがマスクされるタイミングの前のタイミングにおいてマスク信号５９が１を示す場合、そのクロックパルスがマスクされるタイミングにおいて、１を示す値から変化しない。マスク信号５８の値が変化するタイミングは、例えば、クロックＳのクロックパルスの立ち上がりのタイミングである。
【0110】
非マーカ部マスク信号生成部５３によって生成されるマスク信号５９は、クロック分周比設定（すなわち、分周比分母Ｍ及び分周比分子Ｎ）によって定まる。具体的には、図４に示すクロック信号Ｓ、クロック信号Ａ及びクロック信号Ｂの例では、非マーカ部マスク信号生成部５３は、分周比分母Ｍ及び分周比分子Ｎについて、以下のようにマスク信号５９を生成する。
【0111】
Ｎ＝Ｍ－１である場合のマーカ部は、マーカ部１１である。マーカ部１１の大きさは、３サイクルである。そして、マーカ部１１は、２つのクロックパルスを含む。言い換えると、マーカ部１１において、クロックＳの１つのクロックパルスがマスクされる。この場合、分周クロックの位相関係が一巡する周期の出力されるクロック信号の、マーカ部１１以外の部分である非マーカ部において、（Ｍ－３）個のクロックパルスのうち、（Ｎ－２）＝（Ｍ－３）個のクロックパルスがマスクされない。すなわち、この場合、非マーカ部の全てのサイクルのタイミングで、クロックパルスはマスクされない。この場合、非マーカ部マスク信号生成部５３は、マスク信号５９として、非マーカ部ではマスク処理を行わないことを示す信号を生成する。すなわち、非マーカ部マスク信号生成部５３は、非マスク部においてマスクを行わないことを表す値（例えば０）から変化しないマスク信号５９を生成する。
【0112】
Ｍ／２≦ＮかつＮ＜Ｍ－１である場合のマーカ部は、マーカ部１２である。マーカ部１２の大きさは、３サイクルである。マーカ部１２は、１つのクロックパルスを含む。この場合、非マーカ部においては、（Ｍ－３）個のサイクルのタイミングのクロックパルスのうち、（Ｎ－１）個のクロックパルスがマスクされず、（Ｍ－Ｎ－２）個のマスクがマスクされる。そして、クロックパルスがマスクされた、非マーカ部に含まれるサイクルの直前のタイミングのサイクルのクロックパルスは、マスクされない。
【0113】
例えば、図４に示す例では、マーカ部１２において、３サイクルのタイミングのうち最初のタイミングのクロックパルスはマスクされず、次の２つの連続するサイクルのタイミングのクロックパルスはマスクされる。マーカ部１２の３サイクルのタイミングのうち、２番目及び３番目のサイクルのタイミングのクロックパルスはマスクされるので、マスク信号５９は、非マーカ部の最初のサイクルのクロックパルスはマスクされない。非マーカ部マスク信号生成部５３は、非マーカ部において、（Ｍ－３）個のクロックパルスのうち、直前のタイミングのクロックパルスがマスクされていない（Ｍ－Ｎ－２）個のクロックパルスがマスクされることを表す、マスク信号５９を生成する。
【0114】
この場合、非マーカ部マスク信号生成部５３は、例えば、非マーカ部において、（Ｎ－１）／（Ｍ－３）分周を実現するマスク信号であり、かつ、２サイクル連続してマスクする場合がないマスク信号５９を生成する。非マーカ部において（Ｎ－１）／（Ｍ－３）分周を実現するマスク信号５９は、例えば、有理数分周を行う既存の方法のいずれかによって（Ｎ－１）／（Ｍ－３）分周を行った結果、マスクされるクロックパルスを表すマスク信号である。非マーカ部において２サイクル連続してマスクする場合がないマスク信号５９は、非マーカ部のマスクされているクロックパルスのタイミングの直前のタイミングのクロックパルスがマスクされないように生成したマスク信号である。この場合の直前のタイミングは、非マーカ部に含まれるタイミングに限られない。
【0115】
また、２≦ＮかつＮ＜Ｍ／２である場合のマーカ部は、マーカ部１３である。図４に示す例では、マーカ部１３の大きさは、３サイクルである。また、マーカ部１３は、マスクされていないクロックパルスを２つ含む。この場合、非マーカ部において（Ｍ－３）個のサイクルのクロックパルスのうち、（Ｎ－２）個のサイクルのクロックパルスがマスクされず、（Ｍ－Ｎ－１）個のクロックパルスがマスクされる。
【0116】
図４に示す例では、マーカ部１３の最初のサイクルのタイミングと２番目のサイクルのタイミングのクロックパルスはマスクされていない。マーカ部１３の３番目のサイクルのタイミングでは、クロックパルスはマスクされている。この場合、非マーカ部マスク信号生成部５３は、非マスク部において２つ以上の連続するサイクルのタイミングのマスクされていないクロックパルスが存在せず、非マスク部の最後のサイクルのタイミングのクロックパルスがマスクされるように、マスク信号５９を生成する。言い換えると、非マーカ部マスク信号生成部５３は、非マスク部に含まれる、マスクされていないクロックパルスのサイクルのタイミングの、前後のサイクルのタイミングのクロックパルスがマスクされるように、マスク信号５９を生成する。
【0117】
非マーカ部マスク信号生成部５３は、非マーカ部に対応するマスク信号として、例えば、非マーカ部において（Ｎ－２）／（Ｍ－３）分周を実現するマスク信号であり、かつ、２サイクル連続してマスクしない場合がないマスク信号５９を生成する。非マーカ部において（Ｎ－２）／（Ｍ－３）分周を実現するマスク信号５９は、例えば、有理数分周を行う既存の方法のいずれかによって（Ｎ－２）／（Ｍ－３）分周を行った結果、マスクされるクロックパルスを表すマスク信号である。２サイクル連続してマスクしない場合がないマスク信号５９は、非マスク部に含まれる、マスクされていないクロックパルスのサイクルのタイミングの、前後のサイクルのタイミングのクロックパルスがマスクされていることを表すマスク信号である。
【0118】
Ｎ＝１である場合のマーカ部は、マーカ部１４である。マーカ部１４の大きさは３サイクルである。また、マーカ部１４は、クロックパルスを１つ含む。この場合、非マスク部では、マスクされないクロックパルスの数は、（Ｎ－１）個、すなわち、０個である。この場合、非マーカ部マスク信号生成部５３は、非マーカ部の全てのサイクルのタイミングのクロックパルスがマスクされることを表すマスク信号５９を生成する。
【0119】
選択回路５４には、カウンタ値５７を表す信号と、マスク信号５８（すなわち、マーカ部マスク信号）と、マスク信号５９（すなわち、非マーカ部マスク信号）とが入力される。選択回路５４は、カウンタ値５７を表す信号と、マスク信号５８と、マスク信号５９とを受け取る。カウンタ値は、分周クロックのクロックパルスのパターンが一巡する周期における、サイクルの順番を示す。選択回路５４は、カウンタ値５７を参照し、カウンタ値５７がマーカ部に含まれるサイクルを示している場合、マーカ部マスク信号生成部５２によって生成されたマスク信号５８を選択し、選択したマスク信号５８を、マスク信号５５として出力する。選択回路５４は、カウンタ値５７を参照し、カウンタ値５７が非マーカ部に含まれるサイクルを示している場合、非マーカ部マスク信号生成部５３によって生成されたマスク信号５９を選択し、選択したマスク信号５９を、マスク信号５５として出力する。
【0120】
マスク回路６１には、クロックＳとマスク信号５５とが入力される。マスク回路６１は、クロックＳとマスク信号５５とを受け取る。マスク回路６１は、入力されたマスク信号５５を参照して、クロックＳのパルスをマスクするか、あるいはマスクせずにそのまま出力するか、のいずれかを選択する。クロックＳのクロックパルスのタイミングで、入力されたマスク信号５５の値が、クロックパルスがマスクされないことを表している場合、マスク回路６１は、クロックＳのクロックパルスをマスクしない。クロックＳのクロックパルスのタイミングで、入力されたマスク信号５５の値が、クロックパルスがマスクされることを表している場合、マスク回路６１は、クロックＳのクロックパルスをマスクする。
【0121】
マスク回路６１は、ラッチ回路６２と、ＡＮＤ回路６３とを含む。
【0122】
ラッチ回路６２には、マスク信号５５とクロックＳの否定とが入力される。すなわち、クロックＳが１である間、ラッチ回路６２には、０が入力され、クロックＳが０である間、ラッチ回路６２には、１が入力される。ラッチ回路６２は、クロックＳが０である間に入力されたマスク信号５５の値を保持する。ラッチ回路６２は、クロックＳが１である間、入力されているマスク信号５５の値が変化しても、クロックＳが１になったタイミングにおけるマスク信号５５の値を保持する。ラッチ回路６２は、保持しているマスク信号５５の値を表す信号を出力する。
【0123】
ＡＮＤ回路６３には、クロックＳと、ラッチ回路６２によって出力されている信号の否定とが入力される。このＡＮＤ回路６３は、マスク信号５５に基づいてクロックＳをマスクする機能を有する。ＡＮＤ回路６３は、マスク信号５５の値が０の場合、クロックＳをマスクする。ＡＮＤ回路６３は、マスク信号５５の値が１の場合、クロックＳをマスクしない。
【0124】
ラッチ回路６２は、クロックＳの立ち下りのタイミングでマスク信号５５をラッチすることで、ラッチ回路６２から出力された信号としてＡＮＤ回路６３に入力されるマスク信号５５の遷移を、クロックＳの値が０であるタイミングに限定する。これにより、ラッチ回路６２は、クロックＢにグリッチが発生することを抑制する。このラッチ回路６２には、タイミング設計が容易になるという効果がある。しかし、タイミング設計を厳密に行うことでグリッチの発生を回避する場合には、ラッチ回路６２を省略してもよい。また、図５に示す例では、クロックＳをマスクする回路としてＡＮＤ回路を用いたが、これに限られない。マスク回路６１は、ＯＲ回路を用いて実現されてもよい。マスク回路６１は、その他の同等の機能を有する回路を用いて実現されてもよい。
【0125】
次に、本開示の第２の実施形態に係る非マーカ部マスク信号生成部５３について詳細に説明する。
【0126】
図６は、本開示の第２の実施形態に係る非マーカ部マスク信号生成部５３の構成の例を表す図である。図６に示す例では、非マーカ部マスク信号生成部５３は、分周比設定変換部７１と、セレクタ回路７２と、加算器７３と、記憶回路７４と、記憶回路７５と、大小比較器７６と、初期化回路８１とを含む。なお、非マーカ部マスク信号生成部５３には、入力クロック信号（例えば、クロックＳ）が入力される。非マーカ部マスク信号生成部５３は、入力クロック信号の立ち上がりエッジのタイミングに基づいて動作する。ただし、図６では、入力クロック信号を表す線は、図の複雑化を避けるために描かれていない。
【0127】
分周比設定変換部７１には、分周比設定（すなわち、分周比分母Ｍ及び分周比分子Ｎ）が入力される。分周比設定変換部７１は、分周比分母Ｍと、分周比分子Ｎとを受け取る。分周比設定変換部７１は、入力された分周比分母Ｍと分周比分子Ｎとを、非マーカ部の大きさ（すなわち、サイクル数）であるＭ’と、非マーカ部においてマスクされないクロックパルスの数であるＮ’とに変換する。
【0128】
以下の説明では、上述のように、有理数分周を行う方法によって決定される、分周比がＮ’／Ｍ’である分周クロックの位相関係が一巡する周期におけるマスクされないクロックパルスのタイミングが、非マーカ部におけるマスクされないクロックパルスのタイミングとして設定される。この場合、Ｎ’／Ｍ’は、非マーカ部の分周比であり、Ｍ’は、非マーカ部の分周比分母Ｍ’であり、Ｎ’は、非マーカ部の分周比分母Ｎ’であるとみなせる。この場合、分周比設定変換部７１による変換を次のように言い換えることができる。
【0129】
分周比設定変換部７１は、入力された分周比分母Ｍと分周比分子Ｎとを、非マーカ部の分周比を表す、分周比分母Ｍ’と分周比分子Ｎ’とに変換する。
【0130】
分周比設定変換部７１は、分周比分母Ｍ’と分周比分子Ｎ’とを、Ｍ’－Ｎ’の値を表す信号Ｍ’－Ｎ’、－Ｎ’の値を表す信号－Ｎ’、Ｍ’の値を表す信号Ｍ’として出力する。
【0131】
マーカ部の長さが３サイクルである場合、分周比分母Ｍ’の値は、Ｍ－３である（すなわち、分周比分母Ｍ’の値は、Ｍ’＝Ｍ－３によって表される）。また、分周比分子Ｎ’の値は、Ｍの値とＮの値との関係に応じて、以下のように定まる。
【0132】
Ｎ＝Ｍ－１である場合、分周比分子Ｎ’の値は、Ｎ－２である（すなわち、分周比分子Ｎ’の値は、Ｎ’＝（Ｎ－２）と表される）。
【0133】
Ｍ／２≦ＮかつＮ＜Ｍ－１である場合、分周比分子Ｎ’の値は、Ｎ－１である（すなわち、分周比分子Ｎ’の値は、Ｎ’＝（Ｎ－１）と表される）。
【0134】
２≦ＮかつＮ＜Ｍ／２である場合、分周比分子Ｎ’の値は、Ｎ－２である（すなわち、分周比分子Ｎ’の値は、Ｎ’＝（Ｎ－２）と表される）。
【0135】
Ｎ＝１である場合、分周比分子Ｎ’の値は、Ｎ－１である（すなわち、分周比分子Ｎ’の値は、Ｎ’＝（Ｎ－１）と表される）。
【0136】
初期化回路８１には、カウンタ値５７（具体的には、カウンタ値５７を表す信号）が入力される。初期化回路８１は、カウンタ値５７を受け取る。カウンタ値は、分周クロックの位相関係が一巡するＭサイクルの周期における、現在のタイミングを表すサイクルの順番を表す。初期化回路８１は、分周クロックの位相関係が一巡するＭサイクルの周期において、非マーカ部が始まるタイミングで、記憶回路７４および記憶回路７５を初期化する初期化信号８２を生成する。言い換えると、初期化回路８１は、カウンタ値５７が、非マーカ部が始まるタイミングを表すサイクルの順番を表している場合に、記憶回路７４および記憶回路７５を初期化する、初期化信号８２を生成する。例えば、カウンタ値５７が、非マーカ部が始まるタイミングを表すサイクルの順番を表していない場合、初期化回路８１は、初期化信号８２として出力する信号の値を、初期化を行わないことを表す値に設定してよい。そして、カウンタ値５７が、非マーカ部が始まるタイミングを表すサイクルの順番を表している場合、初期化回路８１は、初期化信号８２として出力する信号の値を、初期化を行うことを表す値に設定してよい。
【0137】
図４に示す、分周クロックの位相関係が一巡するＭサイクルの周期における、非マーカ部が始まるタイミングのサイクルは、サイクルＴ３（すなわち、４番目のサイクル）である。
【0138】
分周クロックの位相関係が一巡する周期において、非マーカ部が始まるサイクルのタイミングで記憶回路７４および記憶回路７５を初期化することによって、非マーカ部のマスク信号が、非マーカ部が始まるサイクルのタイミングで初期化される。これにより、分周クロックの位相関係が一巡する周期において、非マーカ部が始まるサイクルのタイミングから始まる、周期的な非マーカ部のマスク信号が生成される。
【0139】
非マーカ部マスク信号生成部５３において、記憶回路７４に記憶されている値を表す信号（以下、加算結果８７と表記）と、後述のセレクタ回路７２の出力（以下、加算値８３と表記）とが、加算器７３に入力される。後述のように、セレクタ回路７２は、信号Ｍ’－Ｎ’が表す（Ｍ’－Ｎ’）の値と、信号－Ｎ’が表す（－Ｎ’）の値と、から選択した値を表す信号（すなわち加算値８３）を出力する。加算器７３は、入力された２つの信号が表す２つの値（すなわち、加算結果８７が示す値及び加算値８３が示す値）の加算の結果を算出し、算出した加算の結果を表す信号（以下、加算結果７７と表記）を出力する。
【0140】
加算器７３によって算出された加算の結果を表す信号（すなわち加算結果７７）は、記憶回路７４に入力される。記憶回路７４は、入力された加算結果７７が表す値（すなわち、上述の加算の結果）を記憶する。記憶回路７４は、記憶している加算の結果を表す信号（すなわち、上述の加算結果８７）を出力する。加算結果８７は、上述の加算器７３に入力される。上述のように、加算器７３に入力される、記憶回路７４に記憶されている値を表す信号が、加算結果８７である。上述のように、記憶回路７４には、初期化回路８１から初期化信号８２が入力される。記憶回路７４は、初期化信号８２によって、非マーカ部が始まるタイミングで初期化される。記憶回路７４が初期化された場合、記憶回路７４に記憶されている値は、０となる。
【0141】
以上の構成により、加算器７３は、記憶回路７４に記憶されている値と、セレクタ回路７２が出力する信号を示す値との加算の結果を表す信号（すなわち加算結果７７）を出力する。そして、記憶回路７４は、前のサイクルで記憶回路７４に記憶されていた値と、セレクタ回路７２が出力する信号を示す値との加算の結果を記憶する。すなわち、加算器７３は、記憶回路７４が初期化されてからの、セレクタ回路７２が出力する信号が表す値の累積的な加算の結果である累積加算値を算出する。記憶回路７４は、記憶回路７４が初期化されてからの、セレクタ回路７２が出力する信号が表す値の累積的な加算の結果である累積加算値を記憶する。
【0142】
記憶回路７４が初期化されてから、セレクタ回路７２が（Ｍ’－Ｎ’）の値を選択し続けている場合、記憶回路７４は、（Ｍ’－Ｎ’）の値の累積加算値を記憶する。
【0143】
加算器７３によって算出された加算の結果を表す信号（上述の加算結果７７）は、さらに、大小比較器７６に入力される。また、分周比設定変換部７１によって出力された、Ｍ’の値を表す信号は、大小比較器７６に入力される。大小比較器７６は、加算器７３によって算出された加算の結果（以下、加算結果と表記）を表す信号と、Ｍ’の値を表す信号とを受け取る。大小比較器７６は、加算器７３によって算出された加算結果と、Ｍ’の値とを比較する。大小比較器７６は、加算器７３によって算出された加算結果とＭ’の値との比較の結果（以下、比較結果と表記）を表す信号（以下、比較結果７８と表記）を出力する。加算値がＭ’の値以上である場合、大小比較器７６は、比較結果７８の値を、加算値がＭ’の値以上であることを表す値（あらかじめ定められている所定値）に設定する。加算値がＭ’の値よりも小さい場合、大小比較器７６は、比較結果７８の値を、加算値がＭ’の値よりも小さいことを表す値（あらかじめ定められている所定値）に設定する。なお、加算値がＭ’の値以上であることを表す値及び加算値がＭ’の値よりも小さいことを表す値は、互いに異なるようにあらかじめ設定される。
【0144】
大小比較器７６によって出力された比較結果を表す信号は、記憶回路７５に入力される。記憶回路７５は、大小比較器７６によって出力された比較結果を表す信号を受け取る。記憶回路７５は、受け取った信号が表す、比較結果を記憶する。記憶回路７５は、記憶している比較結果を表す信号（以下、比較結果８８と表記）を出力する。記憶回路７５から出力された、比較結果８８は、セレクタ回路７２に入力される。
【0145】
上述のように、記憶回路７５には、初期化回路８１から初期化信号８２が入力される。記憶回路７５は、初期化信号８２によって、非マーカ部が始まるタイミングで初期化される。記憶回路７５が初期化された場合、記憶回路７５に記憶されている値は、０となる。
【0146】
セレクタ回路７２には、（Ｍ’－Ｎ’）の値を表す信号と、（－Ｎ’）の値を表す信号とが入力される。セレクタ回路７２には、さらに、記憶回路７５から出力された比較結果８８、すなわち、加算器７３によって算出された加算結果とＭ’の値との比較の結果を表す信号である比較結果８８が入力される。
【0147】
セレクタ回路７２は、比較結果８８を参照し、比較結果８８が示す値に応じて、（Ｍ’－Ｎ’）の値と（－Ｎ’）の値との一方の値を選択する。セレクタ回路７２は、選択した値を示す信号（以下、加算値８３と表記）を出力する。セレクタ回路７２によって出力された加算値８３は、加算器７３に入力される。
【0148】
具体的には、比較結果８８が、加算器７３によって算出された加算結果がＭ’の値以上であることを表す値である場合、すなわち、加算器７３によって算出された加算結果が、Ｍ’の値以上である場合、セレクタ回路７２は、（－Ｎ’）の値を選択する。セレクタ回路７２は、選択した値を示す信号（すなわち加算値８３）を出力する。
【0149】
この場合、加算値８３は、（－Ｎ’）の値を表す。そして、（－Ｎ’）の値を表す加算値８３が、加算器７３に入力される。加算器７３は、入力された加算結果８７が示す、記憶回路７４に格納されている加算結果と、入力された加算値８３が示す、（－Ｎ’）の値との加算の結果を算出する。言い換えると、加算器７３は、記憶回路７４に格納されている加算結果からＮ’の値を引く減算の結果を算出する。加算器７３は、記憶回路７４に格納されている加算結果からＮ’の値を引く減算の結果を表す加算結果７７を出力する。記憶回路７４に格納されている加算結果からＮ’の値を引く減算の結果を表す加算結果７７は、記憶回路７４と、大小比較器７６とに入力される。
【0150】
比較結果８８が、加算器７３によって算出された加算結果がＭ’の値よりも小さいことを表す値である場合、すなわち、加算器７３によって算出された加算結果が、Ｍ’の値よりも小さい場合、セレクタ回路７２は、（Ｍ’－Ｎ’）の値を選択する。セレクタ回路７２は、選択した値を示す信号（すなわち加算値８３）を出力する。
【0151】
この場合、加算値８３は、（Ｍ’－Ｎ’）の値を表す。そして、（Ｍ’－Ｎ’）の値を表す加算値８３は、加算器７３に入力される。加算器７３は、入力された加算結果８７が示す、記憶回路７４に格納されている加算結果と、入力された加算値８３が示す、（Ｍ’－Ｎ’）の値との加算の結果を算出する。加算器７３は、記憶回路７４に格納されている加算結果と（Ｍ’－Ｎ’）の値との加算の結果を表す加算結果７７を出力する。記憶回路７４に格納されている加算結果と（Ｍ’－Ｎ’）の値との加算の結果を表す加算結果７７は、記憶回路７４と、大小比較器７６とに入力される。加算器７３によって算出された加算結果がＭ’の値よりも小さい間、加算器７３は、サイクルごとに、記憶回路７４に格納されている加算結果への（Ｍ’－Ｎ’）の値の加算を繰り返す。
【0152】
上述のように、大小比較器７６には、加算器によって算出された加算結果を表す加算結果７７と、Ｍ’の値を表す信号と、が入力される。上述のように、大小比較器７６は、加算器によって算出された加算結果と、Ｍ’の値と、の比較の結果を表す信号（すなわち、比較結果７８）を出力する。加算器によって算出された加算結果が、Ｍ’の値以上である場合、大小比較器７６は、比較結果７８として、加算器によって算出された加算結果がＭ’の値以上であることを表す値を示す信号を出力する。加算器によって算出された加算結果が、Ｍ’の値よりも小さい場合、大小比較器７６は、比較結果７８として、加算器によって算出された加算結果がＭ’の値よりも小さいことを表す値を示す信号を出力する。
【0153】
本実施形態では、加算器によって算出された加算結果がＭ’の値以上であることを表す値は、マスクを行うことを表す値（例えば１）である。加算器によって算出された加算結果がＭ’の値よりも小さいことを表す値は、マスクを行わないことを表す値（例えば０）である。非マーカ部マスク信号生成部５３は、大小比較器７６によって出力される、このような値の比較結果７８を、マスク信号５９として出力する。大小比較器７６によって出力される上述のような値の比較結果７８は、マスク信号５９として使用される。言い換えると、大小比較器７６は、上述のような値の比較結果７８を、マスク信号５９としても出力する。マスク信号５９の値が１である場合、マスク信号５９を受け取ったマスク回路６１は、クロックＳのクロックパルスをマスクするマスク処理を行う。マスク信号５９の値が０である場合、マスク信号５９を受け取ったマスク回路６１は、クロックＳのクロックパルスをマスクするマスク処理を行わない。
【0154】
以上説明した本実施形態に係る非マーカ部マスク信号生成部５３によって生成される非マーカ部マスク信号によってマスクされた分周クロックには、以下のような特徴がある。なお、以下の説明において、入力される分周比設定は、分周比分母Ｍと分周比分子Ｎとによって表されている。また、この場合の分周比分母Ｍは、例えば１２である。
【0155】
Ｎ＝Ｍ－１である場合、非マーカ部において、クロックパルスは、マスクされない。したがって、生成される分周クロックで動作する対象回路において、クロックパルスがマスクされるサイクルを含むマーカ部を容易に検出することができる。
【0156】
また、Ｍ／２≦ＮかつＮ＜Ｍ－１である場合、非マーカ部において、２サイクル連続してクロックパルスがマスクされることはない。したがって、生成される分周クロックで動作する対象回路において、クロックパルスが２サイクル連続してマスクされるサイクルを含むマーカ部を容易に検出することができる。
【0157】
また、２≦ＮかつＮ＜Ｍ／２である場合、非マーカ部において、２サイクル連続してクロックパルスがマスクされないタイミングはない。したがって、生成される分周クロックで動作する対象回路において、クロックパルスが２サイクル連続してマスクされないサイクルを含むマーカ部を容易に検出することができる。
【0158】
また、Ｎ＝１である場合、非マーカ部において、クロックパルスがマスクされないタイミングはない。したがって、生成される分周クロックで動作する対象回路において、クロックパルスがマスクされないサイクルを含むマーカ部を容易に検出することができる。
【0159】
次に、本開示の第２の実施形態に係るクロック信号分周回路１０が分周クロックを生成する過程について、図面を使用して詳細に説明する。
【0160】
図７は、分周クロックの位相関係が一巡する周期の各サイクルにおけるクロック信号分周回路１０に含まれる要素が出力する信号の値の例を表す図である。図７は、分周比が６／１２である場合における、クロックＳと、クロック信号分周回路１０に含まれる要素が出力する信号の値の推移を表す。
【0161】
図７に示す例では、クロック信号分周回路１０が生成する分周クロックのクロックパルスのパターンは、Ｍ＝１２サイクルで一巡する。図７において、その一巡する１２サイクルは、サイクルＴ０～サイクルＴ１１と表記されている。
【0162】
出力される分周クロック信号のサイクルＴ０～Ｔ２の３サイクルの部分は、マーカ部である。マーカ部マスク信号生成部５２が、マーカ部のマスク信号を生成し、生成したマスク信号を、マスク信号５８として出力する。具体的には、分周比が６／１２である場合、Ｍ／２≦ＮかつＮ＜Ｍ－１が成り立つ。この場合のマーカ部は、マーカ部１２である。従って、マーカ部マスク信号生成部５２は、マーカ部１２のクロックパルスを生成するためのマスク信号を生成し、生成したマスク信号を、マスク信号５８として出力する。マーカ部１２のクロックパルスを生成するためのマスク信号は、サイクルＴ０における値が、クロックパルスをマスクしない指示を表す値である０であり、サイクルＴ１およびＴ２における値が、クロックパルスのマスクを指示する値を表す１であるマスク信号である。
【0163】
出力される分周クロック信号のサイクルＴ３～Ｔ１１の９サイクルの部分は、非マーカ部である。非マーカ部マスク信号生成部５３が、サイクルＴ３～Ｔ１１の９サイクルの部分のマスク信号を生成し、生成したマスク信号を、マスク信号５９として出力する。分周比が６／１２である場合、Ｍ／２≦ＮかつＮ＜Ｍ－１が成り立つ。この場合、非マーカ部マスク信号生成部５３は、入力された分周比Ｎ／Ｍ＝６／１２を、非マーカ部の分周比Ｎ’／Ｍ’＝（Ｎ－１）／（Ｍ－３）＝５／９に変換する。非マーカ部マスク信号生成部５３は、非マーカ部のマスク信号が、分周比がＮ’／Ｍ’である場合の有理数分周によって得られる分周クロックを生成するためのマスク信号の、分周クロックの位相関係が一巡する周期の部分と同じになるように、マスク信号を生成する。
【0164】
非マーカ部マスク信号生成部５３が備える初期化回路８１は、マーカ部のサイクルＴ０～Ｔ２と、非マーカ部の最初のサイクルであるＴ３とにおいて、記憶回路７４及び７５を初期化する。そのため、それらのサイクルの直前のサイクルであるＴ１１～Ｔ２において、初期化回路８１は、値が１である初期化信号８２を出力する。その結果、サイクルＴ０～Ｔ３において、記憶回路７４の出力である加算結果８７の値、および、記憶回路７５の出力である比較結果８８の値は、初期化により、０となる。
【0165】
サイクルＴ３において、比較結果８８の値は、０である。そのため、セレクタ回路７２は、Ｍ’－Ｎ’＝４（すなわち、４である、Ｍ’－Ｎ’の値）を選択し、値が４である加算値８３を出力する。
【0166】
加算器７３は、加算値８３の値である４と加算結果８７の値である０との加算結果である４を値として示す加算結果７７を出力する。
【0167】
大小比較器７６は、加算結果７７の値である４とＭ’＝９（すなわち、Ｍ’の値である４）とを比較する。加算結果７７の値＜Ｍ’であるので、大小比較器７６は、その比較結果を表す値である０を値として示す比較結果７８を出力する。その結果、値として０を示すマスク信号５９が出力される。
【0168】
また、記憶回路７４は、加算結果７７の値である４を記憶し、記憶回路７５は、比較結果７８の値である０を記憶する。
【0169】
同様に、サイクルＴ４において、比較結果８８の値は０である。そのため、セレクタ回路７２は、Ｍ’－Ｎ’＝４（すなわち、値が４であるＭ’－Ｎ’）を選択し、選択した４を値として示す加算値８３を出力する。
【0170】
加算器７３は、加算値８３の値である４と加算結果８７の値である４との加算結果である８を、値として示す加算結果７７を出力する。
【0171】
大小比較器７６は、加算結果７７の値である８とＭ’＝９（Ｍ’の値である９）とを比較する。加算結果７７の値＜Ｍ’であるので、大小比較器７６は、その比較の結果を表す値である０を値として示す比較結果７８を出力する。その結果、値として０を示すマスク信号５９が出力される。
【0172】
また、記憶回路７４は、加算結果７７の値である８を記憶し、記憶回路７５は比較結果７８の値である０を記憶する。
【0173】
サイクルＴ５において、比較結果８８の値は０である。そのため、セレクタ回路７２は、Ｍ’－Ｎ’＝４（すなわち、値が４であるＭ’－Ｎ’）を選択し、選択した４を値として示す加算値８３を出力する。
【0174】
加算器７３は、加算値８３の値である４と加算結果８７の値である８との加算結果の値である１２を、値として示す加算結果７７を出力する。
【0175】
大小比較器７６は、加算結果７７の値である１２とＭ’＝９（すなわち、Ｍ’の値である９）とを比較する。加算結果７７の値≧Ｍ’であるので、大小比較器７６は、その比較結果を表す値である１を、値として示す比較結果７８を出力する。その結果、値として１を示すマスク信号５９が出力される。
【0176】
また、記憶回路７４は、加算結果７７の値である１２を記憶し、記憶回路７５は、比較結果７８の値である１を記憶する。
【0177】
サイクルＴ６において、比較結果８８の値は１である。そのため、セレクタ回路７２は、－Ｎ’＝－５（すなわち、－Ｎ’の値である－５）を選択し、選択した－５を値として示す加算値８３を出力する。
【0178】
加算器７３は、加算値８３の値である－５と加算結果８７の値である１２との加算結果の値である７を、値として示す加算結果７７を出力する。
【0179】
大小比較器７６は、加算結果７７の値である７とＭ’＝９（すなわち、Ｍ’の値である９）とを比較する。加算結果７７の値＜Ｍ’であるので、大小比較器７６は、その比較結果を示す値である０を、値として示す比較結果７８を出力する。その結果、値として０を示すマスク信号５９が出力される。
【0180】
また、記憶回路７４は、加算結果７７の値である７を記憶し、記憶回路７５は、比較結果７８の値である０を記憶する。
【0181】
サイクルＴ７において、比較結果８８の値は０である。そのため、セレクタ回路７２は、Ｍ’－Ｎ’＝４（すなわち、Ｍ’－Ｎ’の値である４）を選択し、選択した４を値として示す加算値８３を出力する。
【0182】
加算器７３は、加算値８３の値である４と加算結果８７の値である７との加算結果の値である１を、値として示す加算結果７７を出力する。
【0183】
大小比較器７６は、加算結果７７の値である１１とＭ’＝９（すなわち、Ｍ’の値である９）とを比較する。加算結果７７の値≧Ｍ’であるので、大小比較器７６は、その比較結果を表す値である１を、値として示す比較結果７８を出力する。その結果、値として１を示すマスク信号５９が出力される。
【0184】
また、記憶回路７４は、加算結果７７の値である１１を記憶し、記憶回路７５は、比較結果７８の値である１を記憶する。
【0185】
サイクルＴ８において、比較結果８８の値は１である。そのため、セレクタ回路７２は、－Ｎ’＝－５（すなわち、－Ｎ’の値である－５）を選択し、選択した－５を値として示す加算値８３を出力する。
【0186】
加算器７３は、加算値８３の値である－５と加算結果８７の値である１１との加算結果の値である６を、値として示す加算結果７７を出力する。
【0187】
大小比較器７６は、加算結果７７の値である６とＭ’＝９（すなわち、Ｍ’の値である９）とを比較する。加算結果７７の値＜Ｍ’であるので、大小比較器７６は、その比較結果を表す値である０を、値として示す比較結果７８を出力する。その結果、値として０を示すマスク信号５９が出力される。
【0188】
また、記憶回路７４は、加算結果７７の値である６を記憶し、記憶回路７５は、比較結果７８の値である０を記憶する。
【0189】
サイクルＴ９において、比較結果８８の値は０である。そのため、セレクタ回路７２は、Ｍ’－Ｎ’＝４（すなわち、Ｍ’－Ｎ’の値である４）を選択し、値として４を示す加算値８３を出力する。
【0190】
加算器７３は、加算値８３の値である４と加算結果８７の値である６との加算結果の値である１０を、値として示す加算結果７７を出力する。
【0191】
大小比較器７６は、加算結果７７の値である１０とＭ’＝９（すなわち、Ｍ’の値である９）とを比較する。加算結果７７の値≧Ｍ’であるので、大小比較器７６は、その比較結果を表す値である１を、値として示す比較結果７８を出力する。その結果、値として１を示すマスク信号５９が出力される。
【0192】
また、記憶回路７４は、加算結果７７の値である１０を記憶し、記憶回路７５は、比較結果７８の値である１を記憶する。
【0193】
サイクルＴ１０において、比較結果８８の値は１である。そのため、セレクタ回路７２は、－Ｎ’＝－５（すなわち、－Ｎ’の値である－５）を選択し、選択した－５を値として示す加算値８３に出力する。
【0194】
加算器７３は、加算値８３の値である－５と加算結果８７の値である１０との加算結果の値である５を、値として示す加算結果７７を出力する。
【0195】
大小比較器７６は、加算結果７７の値である５とＭ’＝９（すなわち、Ｍ’の値である９）とを比較する。加算結果７７の値＜Ｍ’であるので、大小比較器７６は、その比較結果を表す値である０を、値として示す比較結果７８を出力する。その結果、値として０を示すマスク信号５９が出力される。
【0196】
また、記憶回路７４は、加算結果７７の値である５を記憶し、記憶回路７５は、比較結果７８の値である０を記憶する。
【0197】
サイクルＴ１１において、比較結果８８の値は、０である。そのため、セレクタ回路７２は、Ｍ’－Ｎ’＝４（すなわち、Ｍ’－Ｎ’の値である４）を選択し、選択された４を値として示す加算値８３を出力する。
【0198】
加算器７３は、加算値８３の値である４と加算結果８７の値である５との加算結果の値である９を、値として示す加算結果７７を出力する。
【0199】
大小比較器７６は、加算結果７７の値である９とＭ’＝９（すなわち、Ｍ’の値である９）とを比較する。加算結果７７の値≧Ｍ’であるので、大小比較器７６は、その比較結果を表す値である１を、値として示す比較結果７８を出力する。その結果、値として１を示すマスク信号５９が出力される。
【0200】
初期化信号８２の値は、初期化を指示する値である１であるため、記憶回路７４及び記憶回路７５は、値として０を記憶する。
【0201】
以上の動作により、非マーカ部マスク信号生成部５３は、非マーカ部のサイクルＴ３～Ｔ１１のうち、サイクルＴ５、Ｔ７、Ｔ９、Ｔ１１において、クロックパルスのマスクを指示する値である１を示すマスク信号を出力する。非マーカ部マスク信号生成部５３は、それ以外のサイクルＴ３、Ｔ４、Ｔ６、Ｔ８、Ｔ１０において、非マーカ部マスク信号生成部５３は、クロックパルスをマスクしないことを指示する値である０を示すマスク信号を出力する。
【0202】
クロック信号分周回路１０が備える選択回路５４は、マーカ部のサイクルＴＯ～Ｔ２において、マーカ部マスク信号生成部５２が出力するマスク信号５８を選択し、選択したマスク信号５８をマスク信号５５として出力する。選択回路５４は、非マーカ部のサイクルＴ３～Ｔ１１において、非マーカ部マスク信号生成部５３が出力するマスク信号５９を選択し、選択したマスク信号５９をマスク信号５５として出力する。したがって、出力されるマスク信号５５の値は、サイクルＴ１，Ｔ２，Ｔ５，Ｔ７、Ｔ９、Ｔ１１において、クロックパルスのマスクを指示する値である１となり、それ以外のサイクルでは、クロックパルスをマスクしないことを指示する値である０となる。
【0203】
マスク回路６１は、マスク信号５５を参照して、入力されたクロックＳのクロックパルスをマスク信号５５に従ってマスクする。具体的には、マスク回路６１は、サイクルＴ１，Ｔ２，Ｔ５，Ｔ７、Ｔ９、Ｔ１１において、クロックＳのクロックパルスをマスクし、それ以外のサイクルでは、クロックＳのクロックパルスをマスクしない。その結果、分周のパターンが一巡する１２サイクルのうち、６つのサイクルにおいてクロックパルスがマスクされた、分周比Ｎ／Ｍ＝６／１２の分周クロックが出力される。
【0204】
（効果）
以上のように、本実施形態では、通信を行うタイミングを考慮してクロックパルスをマスクすることによりクロック信号を生成する。そのため、クロック信号の任意の有理数分周が、低電力、低面積かつ低設計コストで実現される。さらに、異なる周波数のクロック信号で動作する他の回路との通信のために、特別なタイミング設計や特別なクロック乗せ換え回路が不要である。従って、本実施形態に係るクロック信号分周回路１０は、異なるクロックで動作する回路の間で効率的に通信を行うことが可能なクロック信号を生成できる。
以上のように、本実施形態では、通信を行うタイミングを考慮してクロックパルスをマスクすることによりクロック信号を生成する。そのため、クロック信号の任意の有理数分周が、低電力、低面積かつ低設計コストで実現される。さらに、異なる周波数のクロック信号で動作する他の回路との通信のために、特別なタイミング設計や特別なクロック乗せ換え回路が不要である。従って、本実施形態に係るクロック信号分周回路１０は、異なるクロックで動作する回路の間で効率的に通信を行うことが可能なクロック信号を生成できる。
【0205】
さらに、クロック信号分周回路から出力される分周クロックで動作する各回路ブロックは、分周クロックの位相関係が一巡する周期の先頭を、容易に特定できる。そのため、各回路ブロックは、回路ブロック間の通信のタイミングを容易に特定できる。そして、各回路ブロックは、回路ブロック間で、別途、通信のタイミングを指示する情報を伝搬する必要がない。その結果、回路のタイミング設計が容易になり、回路開発期間の短縮や、回路規模や消費電力の削減の効果がある。
【0206】
＜第２の実施形態の模式例＞
次に、第２の実施形態を模式的に表す例である、第２の実施形態の模式例について、図面を使用して詳細に説明する。なお、本模式例の以下で説明する要素は、その要素に対応する第２の実施形態の要素と同様に動作する。また、本模式例の要素のうち、第１の実施形態のおける要素と同じ名称と同じ符号とが付与されている要素は、その第１の実施形態における要素と同様に動作する。
次に、第２の実施形態を模式的に表す例である、第２の実施形態の模式例について、図面を使用して詳細に説明する。なお、本模式例の以下で説明する要素は、その要素に対応する第２の実施形態の要素と同様に動作する。また、本模式例の要素のうち、第１の実施形態のおける要素と同じ名称と同じ符号とが付与されている要素は、その第１の実施形態における要素と同様に動作する。
【0207】
図１２は、本開示の第２の実施形態に係る処理システムの構成の例を模式的に表す図である。図１２に示す例では、処理システム１００１は、クロック信号分周装置１０１０Ａと、クロック信号分周装置１０１０Ｂと、処理装置２０００Ａと、処理装置２０００Ｂとを含む。
【0208】
クロック信号分周装置１０１０Ａは、第２の実施形態のクロック信号分周回路１０ａに対応する。クロック信号分周装置１０１０Ｂは、第２の実施形態のクロック信号分周回路１０ｂに対応する。処理装置２０００Ａは、第２の実施形態の回路Ａに対応する。処理装置２０００Ｂは、第２の実施形態の回路Ｂに対応する。クロック信号分周装置１０１０Ａには、分周比設定Ａと、クロックＳと、通信タイミング情報とが入力される。クロック信号分周装置１０１０Ａには、分周比設定Ｂと、クロックＳと、通信タイミング情報とが入力される。分周比設定Ａは、第２の実施形態の分周比設定３０ａに対応する。分周比設定Ｂは、第２の実施形態の分周比設定３０ｂに対応する。クロックＳは、第２の実施形態のクロックＳに対応する。クロック信号分周装置１０１０Ａに入力されるクロックＳと、クロック信号分周装置１０１０Ｂに入力されるクロックＳは、同じ信号である。クロック信号分周装置１０１０Ａ及びクロック信号分周装置１０１０Ｂは、まとめて、クロック信号分周装置１０１０とも表記される。
【0209】
なお、クロック信号分周装置１０１０Ａ、クロック信号分周装置１０１０Ｂ、処理装置２０００Ａ、及び、処理装置２０００Ｂに入力される情報を表す信号は、例えば、処理システム１００１に搭載される他の装置によって入力される。
【0210】
クロック信号分周装置１０１０Ａは、クロックＡを出力する。クロック信号分周装置１０１０Ｂは、クロックＢを出力する。クロックＡは、第２の実施形態のクロックＡに対応する。クロックＢは、第２の実施形態のクロックＢに対応する。
【0211】
通信タイミング情報は、例えば、クロックＡとクロックＢの位相関係が一巡する周期の先頭のタイミングを表す信号である。クロック信号分周装置１０１０Ａは、通信タイミング情報が示す先頭のタイミングを、クロックＡにおけるクロックＡとクロックＢの位相関係が一巡する周期の先頭のタイミングになるように、クロックＡを生成する。クロック信号分周装置１０１０Ｂは、通信タイミング情報が示す先頭のタイミングを、クロックＢにおけるクロックＡとクロックＢの位相関係が一巡する周期の先頭のタイミングになるように、クロックＢを生成する。なお、第２の実施形態では、通信タイミング情報は、カウンタ回路５６のカウンタ値をリセットする（すなわち、カウンタ回路が記憶するカウンタ値を０に設定する）信号であってよい。第２の実施形態のクロック信号分周回路１０ａのカウンタ回路５６及び第２の実施形態のクロック信号分周回路１０ａのカウンタ回路５６は、例えば動作開始時に、カウンタ値をリセットする指示を表す値を示す通信タイミング情報を同じタイミングで受け取り、同じタイミングでカウンタ回路５６のカウンタ値をリセットしてよい。
【0212】
処理装置２０００Ａには、クロックＡと、分周比設定Ａと、分周比設定Ｂとが入力される。処理装置２０００Ｂには、クロックＢと、分周比設定Ａと、分周比設定Ｂとが入力される。処理装置２０００Ａと処理装置２０００Ｂは、互いに通信する。
【0213】
図１３は、本開示の第２の実施形態に係るクロック信号分周装置１０１０の構成の例を表すブロック図である。図１３に示す例では、クロック信号分周装置１０１０は、クロック信号受取部１０１１と、設定情報受取部１０１２と、出力信号生成部１０１３と、出力部１０１４とを含む。
【0214】
クロック信号受取部１０１１は、入力クロック信号（すなわち、クロックＳ）を受け取る。クロック信号受取部１０１１は、第２の実施形態のクロック信号分周回路１０の、クロックＳが入力される信号線に対応する。
【0215】
設定情報受取部１０１２は、分周比設定を受け取る。設定情報受取部１０１２は、第２の実施形態のクロック信号分周回路１０の、分周比設定（すなわち、分周比分母Ｍ及び分周比分子Ｎ）が入力される信号線に対応する。分周比分母Ｍの値として、クロックＡとクロックＢとの位相関係が一巡する周期の長さ、すなわち、サイクル数が設定されている。分周比分子Ｎの値として、分周比分母Ｍの値がクロックＡとクロックＢとの位相関係が一巡する周期の長である場合に、Ｎ／Ｍが分周比となる値になるよう値が設定される。
【0216】
出力部１０１４は、出力クロック信号（すなわち、第２の実施形態のクロックＡ又はクロックＢ）を出力する。出力部１０１４は、第２の実施形態のクロック信号分周回路１０の、出力クロック信号（すなわち、第２の実施形態のクロックＡ又はクロックＢ）が出力される信号線に対応する。
【0217】
出力信号生成部１０１３は、第２の実施形態のクロック信号分周回路１０と同様に動作する。上述のように、出力信号生成部１０１３は、受け取った入力クロック信号のパルスから、周期パターン信号が繰り返される、出力クロック信号を生成する。周期パターン信号は、周期パルス数の連続するパルスのうち、周期パルス数よりも小さいマスクパルス数のパルスがマスクされた信号である。そして、周期パターン信号は、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていないパルスを含むマーカ部を含む。マスクパルス数は、分周比分母Ｍから分周比分子Ｎを引いた値である。
【0218】
マーカ部は、第２の実施形態のマーカ部と同じである。周期パターン信号は、出力クロック信号の、クロックＡとクロックＢとの位相関係が一巡する周期の先頭からクロックＡとクロックＢとの位相関係が一巡する周期の長さの部分の信号である。出力信号生成部１０１３は、例えば、通信タイミング情報が示すタイミングを、クロックＡとクロックＢとの位相関係が一巡する周期の最初の周期パターン信号の先頭のタイミングとしてよい。
【0219】
非マーカ部は、周期パターン信号の、マーカ部以外の部分である。非マーカ部は、第２の実施形態のマーカ部と同じである。
【0220】
出力信号生成部１０１３は、第２の実施形態のクロック信号分周回路１０の、クロックＳが入力される信号線と、分周比設定が入力される信号線と、出力クロック信号が出力される信号線と、を除く部分に対応する。
【0221】
図１４は、本開示の第２の実施形態の模式例に係る出力信号生成部１０１３の構成の例を表す図である。図１４に示す例では、出力信号生成部１０１３は、マスク制御部１０５１と、マスク部１０６１とを含む。マスク制御部１０５１は、第２の実施形態のマスク制御回路５１及びカウンタ回路５６に対応する。マスク制御部１０５１は、第２の実施形態のマスク制御回路５１と同様に動作する。マスク部１０６１は、第２の実施形態のマスク回路６１に対応する。マスク部１０６１は、第２の実施形態のマスク回路６１と同様に動作する。
【0222】
マスク制御部１０５１には、入力クロック信号（すなわち、クロックＳ）と、分周比設定と、通信タイミング情報とが入力される。マスク制御部１０５１は、クロックＳによって動作する。
【0223】
マスク制御部１０５１は、周期パルス数とマスクされないパルスの数である非マスクパルス数とから、入力クロック信号のパルスの各々をマスクするか否かの決定を行い、決定の結果を示すマスク信号を生成する。周期パルス数が、上述の分周比分母Ｍである。非マスクパルス数が、上述の分周比分子Ｎである。マスク制御部１０５１は、マスク信号を出力する。
【0224】
マスク部１０６１には、入力クロック信号（すなわち、クロックＳ）とマスク信号とが入力される。
【0225】
マスク部１０６１は、マスク信号に従って、マスクすると決定されたパルスをマスクし、マスクすると決定されなかったパルスをそのまま出力する。
【0226】
図１５は、本開示の第２の実施形態の模式例に係るマスク制御部１０５１の構成の例を表す図である。図１５に示す例では、マスク制御部１０５１は、マーカ部マスク信号生成部１０５２と、非マーカ部マスク信号生成部１０５３と、選択部１０５４とを含む。図１５は、マスク制御部１０５１のうち、第２の実施形態のマスク制御回路５１の、マーカ部マスク信号生成部５２と、非マーカ部マスク信号生成部５３と、選択回路５４とに対応する部分を表す。マーカ部マスク信号生成部１０５２と、非マーカ部マスク信号生成部１０５３と、選択部１０５４とは、入力されたクロックＳに従って動作する。ただし、図が複雑化するのを防ぐため、図１５にはクロックＳの信号線は描かれていない。
【0227】
マーカ部マスク信号生成部１０５２及び非マーカ部マスク信号生成部１０５３には、分周比設定が入力される。
【0228】
マーカ部マスク信号生成部１０５２は、周期パルス数と非マスクパルス数とから定まるマーカ部のマスク信号であるマーカ部マスク信号を生成する。マーカ部マスク信号生成部１０５２がマーカ部マスク信号を生成する方法は、第２の実施形態のマーカ部マスク信号生成部５２がマーカ部マスク信号を生成する方法と同じである。
【0229】
非マーカ部マスク信号生成部１０５３は、周期パターン信号のマーカ部以外の部分である非マーカ部のマスクされないパルスのパターンが、第２分周パターンと同じになるように、非マーカ部のマスク信号である非マーカ部マスク信号を生成する。第２分周パターンは、第２周期パルス数と第２非マスクパルス数とから定まる分周比で有理数分周を行った場合の周期クロック信号のマスクされてないパルスのパターンである。この場合の有理数分周は、既存の有理数分周アルゴリズムのいずれかに従った有理数分周である。第２周期パルス数は、周期パルス数からマーカ部のパルス数を引いたパルス数である。第２非マスクパルス数は、非マスクパルス数からマーカ部に含まれるマスクされないパルスの数を引いたパルス数である。非マーカ部マスク信号生成部１０５３が非マーカ部マスク信号を生成する方法は、第２の実施形態の非マーカ部マスク信号生成部５３が非マーカ部マスク信号を生成する方法と同じである。
【0230】
選択部１０５４は、周期パターン信号のマーカ部を出力する間、マーカ部マスク信号をマスク信号として出力し、周期パターン信号の非マーカ部を出力する間、非マーカ部マスク信号をマスク信号として出力する。言い換えると、選択部１０５４は、周期パターン信号のマーカ部を出力する間、マーカ部マスク信号をマスク信号として選択し、周期パターン信号の非マーカ部を出力する間、非マーカ部マスク信号をマスク信号として選択する。選択部１０５４は、マスク信号として選択されている信号を、マスク信号として出力する。選択部１０５４がマスク信号として出力する信号をマーカ部マスク信号と非マーカ部マスク信号と選択する方法は、選択回路５４がマスク信号として出力する信号をマーカ部マスク信号と非マーカ部マスク信号とから選択する方法と同じである。
【0231】
周期パルス数から前記マスクパルス数を引いた出力パルス数が、周期パルス数から１を引いた値である場合、は、Ｎ＝Ｍ－１と表記される。また、出力パルス数が２以上でありかつ出力パルス数が周期パルス数を２で割った値よりも小さい場合、は、２≦ＮかつＮ＜Ｍ／２と表記される。これらの場合、マーカ部は、パルスがマスクされない場合に出力クロック信号としてパルスが出力されるタイミングである出力クロックタイミングの連続する２つにおけるマスクされていないパルスを含む。そして、非マーカ部は、連続する２つの出力クロックタイミングにおけるマスクされていない前記パルスを含まない。
【0232】
出力パルス数が周期パルス数を２で割った値以上であり、かつ、出力パルス数が周期パルス数から１を引いた値よりも小さい場合は、Ｍ／２≦ＮかつＮ＜Ｍ－１と表記される。また、出力パルス数が１である場合は、Ｎ＝１と表記される。これらの場合、マーカ部において、連続する少なくとも２つの出力クロックタイミングにおけるパルスがマスクされ、かつ、非マーカ部において、連続する２つの前記出力クロックタイミングにおけるパルスがマスクされない。
【0233】
上述の処理装置２０００Ａ及び処理装置２００Ｂは、同様の模式的な構成を備える。処理装置２０００Ａ及び処理装置２００Ｂの同様な模式的な構成を備える装置を、処理装置２０００と表記する。ただし、処理装置２０００Ａ及び処理装置２００Ｂが駆動されるクロック信号の周波数は、異なる。以下では、クロック信号分周装置１０１０Ａの出力部１０１４が処理装置２０００Ａに対して出力する出力クロック信号（すなわち、クロックＡ）を、第１出力クロック信号とも表記する。クロック信号分周装置１０１０Ｂの出力部１０１４が処理装置２０００Ｂに対して出力する出力クロック信号（すなわち、クロックＢ）を、第２出力クロック信号とも表記する。第１出力クロック信号は、第２出力クロック信号と異なる。具体的には、第１出力クロック信号の分周比は、第２出力クロック信号の分周比と異なる。ただし、第１出力クロック信号のマーカ部の、パルスがマスクされない場合に出力クロック信号としてパルスが出力されるタイミングのうち最初のタイミングである先頭クロックタイミングは、第２出力クロック信号のマーカ部の前記クロックタイミングと同じである。
【0234】
図１６は、本開示の第２の実施形態の模式例に係る処理装置２０００の構成の例を表す図である。図１６に示す例では、処理装置２０００は、クロック信号受取部２００１と、先頭特定部２００２と、クロック情報受取部２００３と、一致タイミング特定部２００４と、通信部２００５とを含む。クロック信号受取部２００１は、第２の実施形態の、回路ＡのクロックＡが入力される信号線、及び、回路ＢのクロックＢが入力される信号線に対応する。先頭特定部２００２及び一致タイミング特定部２００４は、第２の実施形態の、回路Ａの通信制御回路２０ａ、及び、回路Ｂの通信制御回路２０ｂに対応する。クロック情報受取部２００３は、第２の実施形態の、回路Ａの分周比設定３０ａ及び分周比設定３０ｂが入力される信号線と、回路Ｂの分周比設定３０ａ及び分周比設定３０ｂが入力される信号線とに対応する。
【0235】
クロック信号受取部２００１は、クロック信号分周装置１０１０が出力する出力クロック信号を受け取る。具体的には、処理装置２０００Ａのクロック信号受取部２００１は、クロック信号分周装置１０１０Ａが出力する第１出力クロック信号を受け取る。処理装置２０００Ｂのクロック信号受取部２００１は、クロック信号分周装置１０１０Ｂが出力する第２出力クロック信号を受け取る。
【0236】
クロック情報受取部２００３は、クロック信号受取部２００１が受け取る出力クロック信号の分周比の情報と、通信相手の処理装置２０００のクロック信号受取部２００１が受け取る出力クロック信号の分周比の情報とを受け取る。分周比の情報は、マスクパルス数の情報を含む。
【0237】
先頭特定部２００２は、マスクパルス数が、受け取っている出力クロック信号のマスクパルス数である場合のマーカ部の情報から、受信した第１出力クロック信号における先頭クロックタイミングを特定する。先頭特定部２００２は、マスクパルス数が、受け取っている出力クロック信号のマスクパルス数である場合のマーカ部の情報を予め保持していてよい。クロック情報受取部２００３が、マーカ部の情報をさらに受け取ってもよい。処理装置２０００Ａの先頭特定部２００２は、マスクパルス数が第１出力クロック信号のマスクパルス数である場合のマーカ部の情報から、受信した第１出力クロック信号における先頭クロックタイミングを特定する。処理装置２０００Ａの先頭特定部２００２は、マスクパルス数が第２出力クロック信号のマスクパルス数である場合のマーカ部の情報から、受信した第２出力クロック信号における先頭クロックタイミングを特定する。
【0238】
一致タイミング特定部２００４は、先頭クロックタイミングと、第１出力クロック信号の情報と、第２出力クロック信号の情報とから、一致タイミングを特定する。一致タイミングは、第１出力クロック信号のマスクされていないパルスのタイミングと第２出力クロック信号のパルスとが一致するタイミングである。この第１出力クロック信号の情報は、マスクパルス数が第１出力クロック信号のマスクパルス数である場合の出力クロック信号の（すなわち、第１出力クロック信号の）マスクされていないパルスのタイミングのパターンの情報である。この第２出力クロック信号の情報は、マスクパルス数が第２出力クロック信号のマスクパルス数である場合の出力クロック信号の（すなわち、第２出力クロック信号の）マスクされていないパルスのタイミングのパターンの情報である。一致タイミング特定部２００４は、様々な分周比の出力クロック信号の情報（すなわち、マスクされていないパルスのタイミングのパターンの情報）を保持していてもよい。クロック情報受取部２００３に、第１出力クロック信号の情報と第２出力クロック信号の情報とが入力されてもよい。そして、クロック情報受取部２００３が、第１出力クロック信号の情報と第２出力クロック信号の情報とを受け取ってもよい。
【0239】
通信部２００５は、特定された一致タイミングにおいて、通信相手の処理装置と通信を行う。具体的には、処理装置２０００Ａの通信部２００５は、特定された一致タイミングにおいて、第２出力クロック信号が供給されている処理装置２０００Ｂと通信を行う。処理装置２０００Ｂの通信部２００５は、特定された一致タイミングにおいて、第１出力クロック信号が供給されている処理装置２０００Ａと通信を行う。
【0240】
＜動作＞
次に、本開示の第２の実施形態の模式例の動作について、図面を使用して書斎に説明する。
次に、本開示の第２の実施形態の模式例の動作について、図面を使用して書斎に説明する。
【0241】
図１７は、本開示の第２の実施形態の模式例に係るクロック信号分周装置１０１０の動作の例を表すフローチャートである。図１７に示す動作の開始の時点において、入力クロック信号（すなわち、クロックＳ）が、クロック信号分周装置１０１０に供給されている。クロック信号受取部１０１１は、入力クロック信号の受け取りを受け取る（ステップＳ１０１）。クロック信号分周装置１０１０は、入力クロック信号によって駆動される。
【0242】
図１７に示す例では、次に、設定情報受取部１０１２が、分周比設定を受け取る（ステップＳ１０１）。
【0243】
現在のタイミングがマーカ部を出力するタイミングである場合（ステップＳ１０２においてＹＥＳ）、マスク制御部１０５１のマーカ部マスク信号生成部１０５２が、マーカ部マスク信号を生成する（ステップＳ１０４）。そして、マスク制御部１０５１の選択部１０５４が、マーカ部マスク信号をマスク信号として選択する（ステップＳ１０５）。
【0244】
現在のタイミングがマーカ部を出力するタイミングではない場合（ステップＳ１０２においてＮＯ）、マスク制御部１０５１の非マーカ部マスク信号生成部１０５３が、非マーカ部マスク信号を生成する（ステップＳ１０６）。そして、マスク制御部１０５１の選択部１０５４が、非マーカ部マスク信号をマスク信号として選択する（ステップＳ１０７）。
【0245】
そしてマスク部１０６１が、マスク信号に従って、入力信号のパルスをマスクすることによって、出力クロック信号を生成する（ステップＳ１０８）。そして、出力部１０１４が、出力クロック信号を出力する（ステップS１０９）。
【0246】
＜第３の実施形態＞
次に、本開示の第３の実施形態について、図面を使用して詳細に説明する。本実施形態は、第２の実施形態の模式例における処理装置２０００に対応する。
次に、本開示の第３の実施形態について、図面を使用して詳細に説明する。本実施形態は、第２の実施形態の模式例における処理装置２０００に対応する。
【0247】
図１６は、本開示の第３の実施形態に係る処理装置２０００の構成の例を表すブロック図である。図１６に示す例では、処理装置２０００は、クロック信号受取部２００１と、先頭特定部２００２と、クロック情報受取部２００３と、一致タイミング特定部２００４と、通信部２００５とを含む。クロック信号受取部２００１、先頭特定部２００２、クロック情報受取部２００３、一致タイミング特定部２００４及び通信部２００５は、それぞれ、第２の実施形態の模式例における処理装置２０００の、同じ名称と同じ符号とが付与されている要素と同じである。クロック信号受取部２００１、先頭特定部２００２、クロック情報受取部２００３、一致タイミング特定部２００４及び通信部２００５は、それぞれ、第２の実施形態の模式例における処理装置２０００の、同じ名称と同じ符号とが付与されている要素の動作と同じ動作を行う。
【0248】
クロック信号受取部２００１は、周期パターン信号が繰り返されるクロック信号である、第１クロック信号を受信する。周期パターン信号は、所定の周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数の所定のパルスがマスクされた信号である。そして、周期パターン信号は、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていない前記パルスを含むマーカ部を含む。このクロック信号は、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記クロック信号における前記マーカ部と合致する部分以外に出現しないクロック信号である。
【0249】
先頭特定部２００２は、前記マスクパルス数が第１クロック信号の前記マスクパルス数である場合の前記マーカ部の情報から、先頭クロックタイミングを特定する。先頭クロックタイミングは、受信した前記第１クロック信号の前記マーカ部の、前記パルスがマスクされない場合に前記クロック信号として前記パルスが出力されるタイミングのうち最初の前記タイミングである。
【0250】
クロック情報受取部２００３は、前記マスクパルス数が前記第１クロック信号の前記マスクパルス数とは異なる前記クロック信号である第２クロック信号の前記マスクパルス数の情報（以下、クロック情報とも表記）を受け取る。
【0251】
一致タイミング特定部２００４は、前記先頭クロックタイミングと、前記第１クロック信号の情報と、第２クロック信号の情報とから、一致タイミングを特定する。第１クロック信号の情報は、前記第１クロック信号におけるマスクされていない前記パルスのタイミングのパターンである。第２クロック信号の情報は、前記マスクパルス数が前記第２クロック信号の前記マスクパルス数である場合の前記クロック信号のマスクされていない前記パルスのタイミングのパターンである。一致タイミングは、前記第１クロック信号のマスクされていない前記パルスのタイミングと前記第２クロック信号のパルスとが一致するタイミングである。
【0252】
通信部２００５は、特定された前記一致タイミングにおいて、前記第２クロック信号が供給されている第２情報処理装置と通信を行う。
【0253】
＜動作＞
次に、本開示の第３の実施形態に係る処理装置２０００の動作について、図面を使用して詳細に説明する。
次に、本開示の第３の実施形態に係る処理装置２０００の動作について、図面を使用して詳細に説明する。
【0254】
図１８は、本開示の第３の実施形態に係る処理装置２０００の動作の例を表すフローチャートである。
【0255】
図１８に示す例では、クロック信号受取部２００１は、クロック信号を受け取る（ステップＳ２０１）。次に、クロック情報受取部２００３が、クロック情報を受け取る（ステップＳ２０２）。次に、先頭特定部２００２が、先頭タイミングを特定する（ステップＳ２０３）。次に、一致タイミング特定部２００４が、一致タイミングを特定する（ステップＳ２０４）。そして、通信部２００５が、一致タイミングにおいて通信相手と通信する（ステップＳ２０５）。
【0256】
＜効果＞
コストの低減とタイミング設計の容易化とが可能となるという効果がある。その理由は、先頭特定部２００２が、先頭にマーカ部を含む周期パターン信号が繰り返されるクロック信号において、マーカ部によって周期パターンの先頭を特定するからである。そして、一致タイミング特定部２００４が、上述の一致タイミングを特定するからである。そして、通信部２００５が、特定された一致タイミングにおいて、通信相手と通信するからである。
コストの低減とタイミング設計の容易化とが可能となるという効果がある。その理由は、先頭特定部２００２が、先頭にマーカ部を含む周期パターン信号が繰り返されるクロック信号において、マーカ部によって周期パターンの先頭を特定するからである。そして、一致タイミング特定部２００４が、上述の一致タイミングを特定するからである。そして、通信部２００５が、特定された一致タイミングにおいて、通信相手と通信するからである。
【0257】
ある分周比で有理数分周された第１クロック信号によって動作する回路が、異なる分周比で有理数分周された第２クロック信号によって動作する通信の相手の回路と通信を行う場合、一般に、上述のように、通信タイミング情報をそれらの回路に供給する必要がある。通信タイミング情報は、２つの回路が互いに通信できるタイミングを表す情報である。これらの２つの回路が、第１クロック信号及び第２クロック信号のクロックパルスのパターンの情報を与えられていたとしても、一般に、２つのクロック信号のクロックの位相関係が一巡する周期に相当する部分の先頭がどこであるか特定できない。そのため、どのタイミングが２つのクロック信号の両方にクロックパルスが存在するタイミングであるか特定できない。従って、これらの２つの回路が通信を行うためには、通信タイミング情報をそれらの回路に供給する必要がある。
【0258】
しかし、通信タイミング情報を回路に供給するためには、上述のように、タイミング設計が難しくなり、コストも上昇する。しかし、本実施形態のように、先頭にマーカ部を含む周期パターン信号が繰り返される出力クロック信号を生成することにより、上述のような回路が、２つのクロック信号のクロックの位相関係が一巡する周期に相当する部分の先頭がどこであるか特定で切るようになる。そのため、通信タイミング情報を回路に供給する必要がなくなる。従って、通信タイミング情報を回路に供給するためのタイミング設計が必要なくなる。そのため、タイミング設計の容易化が可能になる。さらに、通信タイミング情報を回路に供給するためのタイミング設計のためのコストが必要なくなり、コストの低減が可能になる。
【0259】
＜他の実施形態＞
処理システム１００１、クロック信号分周装置１０１０Ａ、クロック信号分周装置１０１０Ｂ、処理装置２０００Ａ及び処理装置２０００Ｂは、それぞれ、回路等の専用のハードウェアによって実現できる。
処理システム１００１、クロック信号分周装置１０１０Ａ、クロック信号分周装置１０１０Ｂ、処理装置２０００Ａ及び処理装置２０００Ｂは、それぞれ、回路等の専用のハードウェアによって実現できる。
【0260】
クロック信号受取部１０１１、設定情報受取部１０１２、出力信号生成部１０１３、出力部１０１４の一部又は全部を、各部の機能を実現する専用の回路によって実現できる。マスク制御部１０５１、マスク部１０６１、マーカ部マスク信号生成部１０５２、非マーカ部マスク信号生成部１０５３、選択部１０５４の一部又は全部を、各部の機能を実現する専用の回路によって実現できる。クロック信号受取部２００１、先頭特定部２００２、クロック情報受取部２００３、一致タイミング特定部２００４、通信部２００５の一部又は全部を、各部の機能を実現する専用の回路によって実現できる。
【0261】
また、上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
【0262】
（付記１）
受け取った入力クロック信号のパルスから、周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていないパルスを含むマーカ部を含む前記周期パターン信号が繰り返される、出力クロック信号を生成する出力信号生成手段と、
前記出力クロック信号を出力する出力手段と、
を備え、
前記出力信号生成手段は、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記出力クロック信号における前記マーカ部と合致する部分以外に出現しないように、前記周期パターン信号を生成する
クロック信号分周装置。
受け取った入力クロック信号のパルスから、周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていないパルスを含むマーカ部を含む前記周期パターン信号が繰り返される、出力クロック信号を生成する出力信号生成手段と、
前記出力クロック信号を出力する出力手段と、
を備え、
前記出力信号生成手段は、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記出力クロック信号における前記マーカ部と合致する部分以外に出現しないように、前記周期パターン信号を生成する
クロック信号分周装置。
【0263】
（付記２）
前記出力信号生成手段は、
前記周期パルス数とマスクされないパルスの数である非マスクパルス数とから、前記入力クロック信号の前記パルスの各々をマスクするか否かの決定を行い、当該決定の結果を示すマスク信号を生成するマスク制御手段と、
前記マスク信号に従って、マスクすると決定された前記パルスをマスクし、マスクすると決定されなかった前記パルスをそのまま出力するマスク手段と、
を備える付記１に記載のクロック信号分周装置。
前記出力信号生成手段は、
前記周期パルス数とマスクされないパルスの数である非マスクパルス数とから、前記入力クロック信号の前記パルスの各々をマスクするか否かの決定を行い、当該決定の結果を示すマスク信号を生成するマスク制御手段と、
前記マスク信号に従って、マスクすると決定された前記パルスをマスクし、マスクすると決定されなかった前記パルスをそのまま出力するマスク手段と、
を備える付記１に記載のクロック信号分周装置。
【0264】
（付記３）
前記マスク制御手段は、
前記周期パルス数と前記非マスクパルス数とから定まる前記マーカ部の前記マスク信号であるマーカ部マスク信号を生成するマーカ部マスク信号生成手段と、
前記周期パターン信号の前記マーカ部以外の部分である非マーカ部のマスクされないパルスのパターンが、前記周期パルス数から前記マーカ部のパルス数を引いた第２周期パルス数と、前記非マスクパルス数から前記マーカ部に含まれるマスクされないパルスの数を引いた第２非マスクパルス数とから定まる分周比で所定の有理数分周アルゴリズムに従って有理数分周を行った場合の周期クロック信号のマスクされてないパルスのパターンと同じになるように、前記非マーカ部の前記マスク信号である非マーカ部マスク信号を生成する非マーカ部マスク信号生成手段と、
前記周期パターン信号の前記マーカ部を出力する間、前記マーカ部マスク信号を前記マスク信号として出力し、前記周期パターン信号の前記非マーカ部を出力する間、前記非マーカ部マスク信号を前記マスク信号として出力するマスク信号選択手段と、
を備える付記２に記載のクロック信号分周装置。
前記マスク制御手段は、
前記周期パルス数と前記非マスクパルス数とから定まる前記マーカ部の前記マスク信号であるマーカ部マスク信号を生成するマーカ部マスク信号生成手段と、
前記周期パターン信号の前記マーカ部以外の部分である非マーカ部のマスクされないパルスのパターンが、前記周期パルス数から前記マーカ部のパルス数を引いた第２周期パルス数と、前記非マスクパルス数から前記マーカ部に含まれるマスクされないパルスの数を引いた第２非マスクパルス数とから定まる分周比で所定の有理数分周アルゴリズムに従って有理数分周を行った場合の周期クロック信号のマスクされてないパルスのパターンと同じになるように、前記非マーカ部の前記マスク信号である非マーカ部マスク信号を生成する非マーカ部マスク信号生成手段と、
前記周期パターン信号の前記マーカ部を出力する間、前記マーカ部マスク信号を前記マスク信号として出力し、前記周期パターン信号の前記非マーカ部を出力する間、前記非マーカ部マスク信号を前記マスク信号として出力するマスク信号選択手段と、
を備える付記２に記載のクロック信号分周装置。
【0265】
（付記４）
前記周期パルス数から前記マスクパルス数を引いた出力パルス数が、前記周期パルス数から１を引いた値である場合、及び、前記出力パルス数が２以上でありかつ前記出力パルス数が前記周期パルス数を２で割った値よりも小さい場合、前記マーカ部は、前記パルスがマスクされない場合に前記出力クロック信号として前記パルスが出力されるタイミングである出力クロックタイミングの連続する２つにおけるマスクされていない前記パルスを含み、前記周期パターン信号の前記マーカ部以外の部分である非マーカ部は、連続する２つの前記出力クロックタイミングにおけるマスクされていない前記パルスを含まず、
前記出力パルス数が前記周期パルス数を２で割った値以上であり、かつ、前記出力パルス数が前記周期パルス数から１を引いた値よりも小さい場合、及び、前記出力パルス数が１である場合、前記マーカ部において、連続する少なくとも２つの前記出力クロックタイミングにおける前記パルスがマスクされ、かつ、前記非マーカ部において、連続する２つの前記出力クロックタイミングにおける前記パルスがマスクされない
付記１又は２に記載のクロック信号分周装置。
前記周期パルス数から前記マスクパルス数を引いた出力パルス数が、前記周期パルス数から１を引いた値である場合、及び、前記出力パルス数が２以上でありかつ前記出力パルス数が前記周期パルス数を２で割った値よりも小さい場合、前記マーカ部は、前記パルスがマスクされない場合に前記出力クロック信号として前記パルスが出力されるタイミングである出力クロックタイミングの連続する２つにおけるマスクされていない前記パルスを含み、前記周期パターン信号の前記マーカ部以外の部分である非マーカ部は、連続する２つの前記出力クロックタイミングにおけるマスクされていない前記パルスを含まず、
前記出力パルス数が前記周期パルス数を２で割った値以上であり、かつ、前記出力パルス数が前記周期パルス数から１を引いた値よりも小さい場合、及び、前記出力パルス数が１である場合、前記マーカ部において、連続する少なくとも２つの前記出力クロックタイミングにおける前記パルスがマスクされ、かつ、前記非マーカ部において、連続する２つの前記出力クロックタイミングにおける前記パルスがマスクされない
付記１又は２に記載のクロック信号分周装置。
【0266】
（付記５）
付記１又は２に記載のクロック信号分周装置である、第１クロック信号分周装置及び第２クロック信号分周装置と、処理装置とを含み、
前記第１クロック信号分周装置の前記出力手段は、前記出力クロック信号である第１出力クロック信号を出力し、
前記第２クロック信号分周装置の前記出力手段は、前記マスクパルス数が前記第１出力クロック信号の前記マスクパルス数と異なる前記出力クロック信号である第２出力クロック信号を出力し、
前記第１出力クロック信号の前記マーカ部の、前記パルスがマスクされない場合に前記出力クロック信号として前記パルスが出力されるタイミングのうち最初の前記タイミングである先頭クロックタイミングは、前記第２出力クロック信号の前記マーカ部の前記先頭クロックタイミングと同じであり、
前記処理装置は、
前記第１出力クロック信号を受信するクロック信号受信手段と、
前記マスクパルス数が前記第１出力クロック信号の前記マスクパルス数である場合の前記マーカ部の情報から、受信した前記第１出力クロック信号における前記先頭クロックタイミングを特定する先頭特定手段と、
前記第２出力クロック信号の前記マスクパルス数の情報を受け取るクロック情報受取手段と、
前記先頭クロックタイミングと、前記第１出力クロック信号におけるマスクされていない前記パルスのタイミングのパターンと、前記マスクパルス数が前記第２出力クロック信号の前記マスクパルス数である場合の前記出力クロック信号のマスクされていない前記パルスのタイミングのパターンとから、前記第１出力クロック信号のマスクされていない前記パルスのタイミングと前記第２出力クロック信号の前記パルスとが一致する一致タイミングを特定する一致タイミング特定手段と、
特定された前記一致タイミングにおいて、前記第２出力クロック信号が供給されている第２処理装置と通信を行う通信手段と、
を備える処理システム。
付記１又は２に記載のクロック信号分周装置である、第１クロック信号分周装置及び第２クロック信号分周装置と、処理装置とを含み、
前記第１クロック信号分周装置の前記出力手段は、前記出力クロック信号である第１出力クロック信号を出力し、
前記第２クロック信号分周装置の前記出力手段は、前記マスクパルス数が前記第１出力クロック信号の前記マスクパルス数と異なる前記出力クロック信号である第２出力クロック信号を出力し、
前記第１出力クロック信号の前記マーカ部の、前記パルスがマスクされない場合に前記出力クロック信号として前記パルスが出力されるタイミングのうち最初の前記タイミングである先頭クロックタイミングは、前記第２出力クロック信号の前記マーカ部の前記先頭クロックタイミングと同じであり、
前記処理装置は、
前記第１出力クロック信号を受信するクロック信号受信手段と、
前記マスクパルス数が前記第１出力クロック信号の前記マスクパルス数である場合の前記マーカ部の情報から、受信した前記第１出力クロック信号における前記先頭クロックタイミングを特定する先頭特定手段と、
前記第２出力クロック信号の前記マスクパルス数の情報を受け取るクロック情報受取手段と、
前記先頭クロックタイミングと、前記第１出力クロック信号におけるマスクされていない前記パルスのタイミングのパターンと、前記マスクパルス数が前記第２出力クロック信号の前記マスクパルス数である場合の前記出力クロック信号のマスクされていない前記パルスのタイミングのパターンとから、前記第１出力クロック信号のマスクされていない前記パルスのタイミングと前記第２出力クロック信号の前記パルスとが一致する一致タイミングを特定する一致タイミング特定手段と、
特定された前記一致タイミングにおいて、前記第２出力クロック信号が供給されている第２処理装置と通信を行う通信手段と、
を備える処理システム。
【0267】
（付記６）
所定の周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数の所定のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていない前記パルスを含むマーカ部を含む前記周期パターン信号が繰り返されるクロック信号であり、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記クロック信号における前記マーカ部と合致する部分以外に出現しない前記クロック信号である、第１クロック信号を受信するクロック信号受信手段と、
前記マスクパルス数が第１クロック信号の前記マスクパルス数である場合の前記マーカ部の情報から、受信した前記第１クロック信号の前記マーカ部の、前記パルスがマスクされない場合に前記クロック信号として前記パルスが出力されるタイミングのうち最初の前記タイミングである先頭クロックタイミングを特定する先頭特定手段と、
前記マスクパルス数が前記第１クロック信号の前記マスクパルス数とは異なる前記クロック信号である第２クロック信号の前記マスクパルス数の情報を受け取るクロック情報受取手段と、
前記先頭クロックタイミングと、前記第１クロック信号におけるマスクされていない前記パルスのタイミングのパターンと、前記マスクパルス数が前記第２クロック信号の前記マスクパルス数である場合の前記クロック信号のマスクされていない前記パルスのタイミングのパターンとから、前記第１クロック信号のマスクされていない前記パルスのタイミングと前記第２クロック信号のパルスとが一致する一致タイミングを特定する一致タイミング特定手段と、
特定された前記一致タイミングにおいて、前記第２クロック信号が供給されている第２情報処理装置と通信を行う通信手段と、
を備える処理装置。
所定の周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数の所定のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていない前記パルスを含むマーカ部を含む前記周期パターン信号が繰り返されるクロック信号であり、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記クロック信号における前記マーカ部と合致する部分以外に出現しない前記クロック信号である、第１クロック信号を受信するクロック信号受信手段と、
前記マスクパルス数が第１クロック信号の前記マスクパルス数である場合の前記マーカ部の情報から、受信した前記第１クロック信号の前記マーカ部の、前記パルスがマスクされない場合に前記クロック信号として前記パルスが出力されるタイミングのうち最初の前記タイミングである先頭クロックタイミングを特定する先頭特定手段と、
前記マスクパルス数が前記第１クロック信号の前記マスクパルス数とは異なる前記クロック信号である第２クロック信号の前記マスクパルス数の情報を受け取るクロック情報受取手段と、
前記先頭クロックタイミングと、前記第１クロック信号におけるマスクされていない前記パルスのタイミングのパターンと、前記マスクパルス数が前記第２クロック信号の前記マスクパルス数である場合の前記クロック信号のマスクされていない前記パルスのタイミングのパターンとから、前記第１クロック信号のマスクされていない前記パルスのタイミングと前記第２クロック信号のパルスとが一致する一致タイミングを特定する一致タイミング特定手段と、
特定された前記一致タイミングにおいて、前記第２クロック信号が供給されている第２情報処理装置と通信を行う通信手段と、
を備える処理装置。
【0268】
（付記７）
受け取った入力クロック信号のパルスから、周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていないパルスを含むマーカ部を含む前記周期パターン信号が繰り返される、出力クロック信号を生成し、
前記出力クロック信号を出力し、
前記出力クロック信号の生成において、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記出力クロック信号における前記マーカ部と合致する部分以外に出現しないように、前記周期パターン信号を生成する
クロック信号分周方法。
受け取った入力クロック信号のパルスから、周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていないパルスを含むマーカ部を含む前記周期パターン信号が繰り返される、出力クロック信号を生成し、
前記出力クロック信号を出力し、
前記出力クロック信号の生成において、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記出力クロック信号における前記マーカ部と合致する部分以外に出現しないように、前記周期パターン信号を生成する
クロック信号分周方法。
【0269】
（付記８）
前記周期パルス数とマスクされないパルスの数である非マスクパルス数とから、前記入力クロック信号の前記パルスの各々をマスクするか否かの決定を行い、当該決定の結果を示すマスク信号を生成し、
前記マスク信号に従って、マスクすると決定された前記パルスをマスクし、マスクすると決定されなかった前記パルスをそのまま出力する、
付記７に記載のクロック信号分周方法。
前記周期パルス数とマスクされないパルスの数である非マスクパルス数とから、前記入力クロック信号の前記パルスの各々をマスクするか否かの決定を行い、当該決定の結果を示すマスク信号を生成し、
前記マスク信号に従って、マスクすると決定された前記パルスをマスクし、マスクすると決定されなかった前記パルスをそのまま出力する、
付記７に記載のクロック信号分周方法。
【0270】
（付記９）
前記周期パルス数と前記非マスクパルス数とから定まる前記マーカ部の前記マスク信号であるマーカ部マスク信号を生成し、
前記周期パターン信号の前記マーカ部以外の部分である非マーカ部のマスクされないパルスのパターンが、前記周期パルス数から前記マーカ部のパルス数を引いた第２周期パルス数と、前記非マスクパルス数から前記マーカ部に含まれるマスクされないパルスの数を引いた第２非マスクパルス数とから定まる分周比で所定の有理数分周アルゴリズムに従って有理数分周を行った場合の周期クロック信号のマスクされてないパルスのパターンと同じになるように、前記非マーカ部の前記マスク信号である非マーカ部マスク信号を生成し、
前記周期パターン信号の前記マーカ部を出力する間、前記マーカ部マスク信号を前記マスク信号として出力し、前記周期パターン信号の前記非マーカ部を出力する間、前記非マーカ部マスク信号を前記マスク信号として出力する、
付記８に記載のクロック信号分周方法。
前記周期パルス数と前記非マスクパルス数とから定まる前記マーカ部の前記マスク信号であるマーカ部マスク信号を生成し、
前記周期パターン信号の前記マーカ部以外の部分である非マーカ部のマスクされないパルスのパターンが、前記周期パルス数から前記マーカ部のパルス数を引いた第２周期パルス数と、前記非マスクパルス数から前記マーカ部に含まれるマスクされないパルスの数を引いた第２非マスクパルス数とから定まる分周比で所定の有理数分周アルゴリズムに従って有理数分周を行った場合の周期クロック信号のマスクされてないパルスのパターンと同じになるように、前記非マーカ部の前記マスク信号である非マーカ部マスク信号を生成し、
前記周期パターン信号の前記マーカ部を出力する間、前記マーカ部マスク信号を前記マスク信号として出力し、前記周期パターン信号の前記非マーカ部を出力する間、前記非マーカ部マスク信号を前記マスク信号として出力する、
付記８に記載のクロック信号分周方法。
【0271】
（付記１０）
前記周期パルス数から前記マスクパルス数を引いた出力パルス数が、前記周期パルス数から１を引いた値である場合、及び、前記出力パルス数が２以上でありかつ前記出力パルス数が前記周期パルス数を２で割った値よりも小さい場合、前記マーカ部は、前記パルスがマスクされない場合に前記出力クロック信号として前記パルスが出力されるタイミングである出力クロックタイミングの連続する２つにおけるマスクされていない前記パルスを含み、前記周期パターン信号の前記マーカ部以外の部分である非マーカ部は、連続する２つの前記出力クロックタイミングにおけるマスクされていない前記パルスを含まず、
前記出力パルス数が前記周期パルス数を２で割った値以上であり、かつ、前記出力パルス数が前記周期パルス数から１を引いた値よりも小さい場合、及び、前記出力パルス数が１である場合、前記マーカ部において、連続する少なくとも２つの前記出力クロックタイミングにおける前記パルスがマスクされ、かつ、前記非マーカ部において、連続する２つの前記出力クロックタイミングにおける前記パルスがマスクされない
付記７又は８に記載のクロック信号分周方法。
前記周期パルス数から前記マスクパルス数を引いた出力パルス数が、前記周期パルス数から１を引いた値である場合、及び、前記出力パルス数が２以上でありかつ前記出力パルス数が前記周期パルス数を２で割った値よりも小さい場合、前記マーカ部は、前記パルスがマスクされない場合に前記出力クロック信号として前記パルスが出力されるタイミングである出力クロックタイミングの連続する２つにおけるマスクされていない前記パルスを含み、前記周期パターン信号の前記マーカ部以外の部分である非マーカ部は、連続する２つの前記出力クロックタイミングにおけるマスクされていない前記パルスを含まず、
前記出力パルス数が前記周期パルス数を２で割った値以上であり、かつ、前記出力パルス数が前記周期パルス数から１を引いた値よりも小さい場合、及び、前記出力パルス数が１である場合、前記マーカ部において、連続する少なくとも２つの前記出力クロックタイミングにおける前記パルスがマスクされ、かつ、前記非マーカ部において、連続する２つの前記出力クロックタイミングにおける前記パルスがマスクされない
付記７又は８に記載のクロック信号分周方法。
【0272】
（付記１１）
付記７又は８に記載のクロック信号分周方法を使用して、
前記出力クロック信号である第１出力クロック信号を出力し、
前記マスクパルス数が前記第１出力クロック信号の前記マスクパルス数と異なる前記出力クロック信号である第２出力クロック信号を出力し、
前記第１出力クロック信号の前記マーカ部の、前記パルスがマスクされない場合に前記出力クロック信号として前記パルスが出力されるタイミングのうち最初の前記タイミングである先頭クロックタイミングは、前記第２出力クロック信号の前記マーカ部の前記先頭クロックタイミングと同じであり、
処理装置が、
前記第１出力クロック信号を受信し、
前記マスクパルス数が前記第１出力クロック信号の前記マスクパルス数である場合の前記マーカ部の情報から、受信した前記第１出力クロック信号における前記先頭クロックタイミングを特定し、
前記第２出力クロック信号の前記マスクパルス数の情報を受け取り、
前記先頭クロックタイミングと、前記第１出力クロック信号におけるマスクされていない前記パルスのタイミングのパターンと、前記マスクパルス数が前記第２出力クロック信号の前記マスクパルス数である場合の前記出力クロック信号のマスクされていない前記パルスのタイミングのパターンとから、前記第１出力クロック信号のマスクされていない前記パルスのタイミングと前記第２出力クロック信号の前記パルスとが一致する一致タイミングを特定し、
特定された前記一致タイミングにおいて、前記第２出力クロック信号が供給されている第２処理装置と通信を行う、
処理システム制御方法。
付記７又は８に記載のクロック信号分周方法を使用して、
前記出力クロック信号である第１出力クロック信号を出力し、
前記マスクパルス数が前記第１出力クロック信号の前記マスクパルス数と異なる前記出力クロック信号である第２出力クロック信号を出力し、
前記第１出力クロック信号の前記マーカ部の、前記パルスがマスクされない場合に前記出力クロック信号として前記パルスが出力されるタイミングのうち最初の前記タイミングである先頭クロックタイミングは、前記第２出力クロック信号の前記マーカ部の前記先頭クロックタイミングと同じであり、
処理装置が、
前記第１出力クロック信号を受信し、
前記マスクパルス数が前記第１出力クロック信号の前記マスクパルス数である場合の前記マーカ部の情報から、受信した前記第１出力クロック信号における前記先頭クロックタイミングを特定し、
前記第２出力クロック信号の前記マスクパルス数の情報を受け取り、
前記先頭クロックタイミングと、前記第１出力クロック信号におけるマスクされていない前記パルスのタイミングのパターンと、前記マスクパルス数が前記第２出力クロック信号の前記マスクパルス数である場合の前記出力クロック信号のマスクされていない前記パルスのタイミングのパターンとから、前記第１出力クロック信号のマスクされていない前記パルスのタイミングと前記第２出力クロック信号の前記パルスとが一致する一致タイミングを特定し、
特定された前記一致タイミングにおいて、前記第２出力クロック信号が供給されている第２処理装置と通信を行う、
処理システム制御方法。
【0273】
（付記１２）
所定の周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数の所定のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていない前記パルスを含むマーカ部を含む前記周期パターン信号が繰り返されるクロック信号であり、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記クロック信号における前記マーカ部と合致する部分以外に出現しない前記クロック信号である、第１クロック信号を受信し、
前記マスクパルス数が第１クロック信号の前記マスクパルス数である場合の前記マーカ部の情報から、受信した前記第１クロック信号の前記マーカ部の、前記パルスがマスクされない場合に前記クロック信号として前記パルスが出力されるタイミングのうち最初の前記タイミングである先頭クロックタイミングを特定し、
前記マスクパルス数が前記第１クロック信号の前記マスクパルス数とは異なる前記クロック信号である第２クロック信号の前記マスクパルス数の情報を受け取り、
前記先頭クロックタイミングと、前記第１クロック信号におけるマスクされていない前記パルスのタイミングのパターンと、前記マスクパルス数が前記第２クロック信号の前記マスクパルス数である場合の前記クロック信号のマスクされていない前記パルスのタイミングのパターンとから、前記第１クロック信号のマスクされていない前記パルスのタイミングと前記第２クロック信号のパルスとが一致する一致タイミングを特定し、
特定された前記一致タイミングにおいて、前記第２クロック信号が供給されている第２情報処理装置と通信を行う、
処理方法。
所定の周期パルス数の連続するパルスのうち、前記周期パルス数よりも小さいマスクパルス数の所定のパルスがマスクされた周期パターン信号であって、当該周期パターン信号の先頭の部分に、少なくとも１つのマスクされていない前記パルスを含むマーカ部を含む前記周期パターン信号が繰り返されるクロック信号であり、前記マーカ部の少なくとも１つのマスクされていない前記パルスのタイミングのパターンが、前記クロック信号における前記マーカ部と合致する部分以外に出現しない前記クロック信号である、第１クロック信号を受信し、
前記マスクパルス数が第１クロック信号の前記マスクパルス数である場合の前記マーカ部の情報から、受信した前記第１クロック信号の前記マーカ部の、前記パルスがマスクされない場合に前記クロック信号として前記パルスが出力されるタイミングのうち最初の前記タイミングである先頭クロックタイミングを特定し、
前記マスクパルス数が前記第１クロック信号の前記マスクパルス数とは異なる前記クロック信号である第２クロック信号の前記マスクパルス数の情報を受け取り、
前記先頭クロックタイミングと、前記第１クロック信号におけるマスクされていない前記パルスのタイミングのパターンと、前記マスクパルス数が前記第２クロック信号の前記マスクパルス数である場合の前記クロック信号のマスクされていない前記パルスのタイミングのパターンとから、前記第１クロック信号のマスクされていない前記パルスのタイミングと前記第２クロック信号のパルスとが一致する一致タイミングを特定し、
特定された前記一致タイミングにおいて、前記第２クロック信号が供給されている第２情報処理装置と通信を行う、
処理方法。
【0274】
以上、実施形態を参照して本開示を説明したが、本開示は上記実施形態に限定されるものではない。本開示の構成や詳細には、本開示のスコープ内で当業者が理解し得る様々な変更をすることができる。
【符号の説明】
【0275】
１ 回路
１０ クロック信号分周回路
１０ａ クロック信号分周回路
１０ｂ クロック信号分周回路
１１ マーカ部
１２ マーカ部
１３ マーカ部
１４ マーカ部
２０ａ 通信制御回路
２０ｂ 通信制御回路
２１ａ 通信制御信号
２１ｂ 通信制御信号
３０ａ 分周比設定
３０ｂ 分周比設定
５１ マスク制御回路
５２ マーカ部マスク信号生成部
５３ 非マーカ部マスク信号生成部
５４ 選択回路
５５ マスク信号
５６ カウンタ回路
５７ カウンタ値
５８ マスク信号
５９ マスク信号
６１ マスク回路
６２ ラッチ回路
６３ ＡＮＤ回路
７１ 分周比設定変換部
７２ セレクタ回路
７３ 加算器
７４ 記憶回路
７５ 記憶回路
７６ 大小比較器
７７ 加算結果
７８ 比較結果
８１ 初期化回路
８２ 初期化信号
８３ 加算値
８７ 加算結果
８８ 比較結果
１００ クロック信号分周回路
１００ａ タイミング
１００ｂ タイミング
１００ｃ タイミング
１００ｄ タイミング
１００ｅ タイミング
１００ｆ タイミング
１００ｇ タイミング
１１０ クロック信号分周装置
１１０ａ タイミング
１１０ｂ タイミング
１１０ｃ タイミング
１１０ｄ タイミング
１１０ｅ タイミング
１１０ｆ タイミング
１１０ｇ タイミング
１２０ クロック信号分周回路
１２４ 通信タイミング情報
１２５ 通信タイミング情報
２００Ｂ 処理装置
１０１０ クロック信号分周装置
１０１０Ａ クロック信号分周装置
１０１０Ｂ クロック信号分周装置
１０１１ クロック信号受取部
１０１２ 設定情報受取部
１０１３ 出力信号生成部
１０１４ 出力部
１０５１ マスク制御部
１０５２ マーカ部マスク信号生成部
１０５３ 非マーカ部マスク信号生成部
１０５４ 選択部
１０６１ マスク部
２０００ 処理装置
２０００Ａ 処理装置
２０００Ｂ 処理装置
２００１ クロック信号受取部
２００２ 先頭特定部
２００３ クロック情報受取部
２００４ 一致タイミング特定部
２００５ 通信部
１０ クロック信号分周回路
１０ａ クロック信号分周回路
１０ｂ クロック信号分周回路
１１ マーカ部
１２ マーカ部
１３ マーカ部
１４ マーカ部
２０ａ 通信制御回路
２０ｂ 通信制御回路
２１ａ 通信制御信号
２１ｂ 通信制御信号
３０ａ 分周比設定
３０ｂ 分周比設定
５１ マスク制御回路
５２ マーカ部マスク信号生成部
５３ 非マーカ部マスク信号生成部
５４ 選択回路
５５ マスク信号
５６ カウンタ回路
５７ カウンタ値
５８ マスク信号
５９ マスク信号
６１ マスク回路
６２ ラッチ回路
６３ ＡＮＤ回路
７１ 分周比設定変換部
７２ セレクタ回路
７３ 加算器
７４ 記憶回路
７５ 記憶回路
７６ 大小比較器
７７ 加算結果
７８ 比較結果
８１ 初期化回路
８２ 初期化信号
８３ 加算値
８７ 加算結果
８８ 比較結果
１００ クロック信号分周回路
１００ａ タイミング
１００ｂ タイミング
１００ｃ タイミング
１００ｄ タイミング
１００ｅ タイミング
１００ｆ タイミング
１００ｇ タイミング
１１０ クロック信号分周装置
１１０ａ タイミング
１１０ｂ タイミング
１１０ｃ タイミング
１１０ｄ タイミング
１１０ｅ タイミング
１１０ｆ タイミング
１１０ｇ タイミング
１２０ クロック信号分周回路
１２４ 通信タイミング情報
１２５ 通信タイミング情報
２００Ｂ 処理装置
１０１０ クロック信号分周装置
１０１０Ａ クロック信号分周装置
１０１０Ｂ クロック信号分周装置
１０１１ クロック信号受取部
１０１２ 設定情報受取部
１０１３ 出力信号生成部
１０１４ 出力部
１０５１ マスク制御部
１０５２ マーカ部マスク信号生成部
１０５３ 非マーカ部マスク信号生成部
１０５４ 選択部
１０６１ マスク部
２０００ 処理装置
２０００Ａ 処理装置
２０００Ｂ 処理装置
２００１ クロック信号受取部
２００２ 先頭特定部
２００３ クロック情報受取部
２００４ 一致タイミング特定部
２００５ 通信部
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】