特開 2024-114114 積層構造体、半導体装置、電子機器及びシステム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024114114

(43)【公開日】2024-08-23

(54)【発明の名称】積層構造体、半導体装置、電子機器及びシステム

(51)【国際特許分類】

   B32B 9/00 20060101AFI20240816BHJP

   C23C 16/40 20060101ALI20240816BHJP

   H01L 29/24 20060101ALI20240816BHJP

   H01L 29/872 20060101ALI20240816BHJP

   H01L 29/12 20060101ALI20240816BHJP

   H01L 29/78 20060101ALI20240816BHJP

   H01L 29/739 20060101ALI20240816BHJP

   H01L 29/861 20060101ALI20240816BHJP

   H01L 29/47 20060101ALI20240816BHJP

   H01L 29/06 20060101ALI20240816BHJP

   H01L 21/205 20060101ALI20240816BHJP

   H01L 21/368 20060101ALI20240816BHJP

   H01L 21/338 20060101ALI20240816BHJP

   H01L 21/337 20060101ALI20240816BHJP

【ＦＩ】

B32B9/00 A

C23C16/40

H01L29/24

H01L29/86 301D

H01L29/86 301E

H01L29/78 652T

H01L29/78 653A

H01L29/78 655A

H01L29/86 301F

H01L29/91 K

H01L29/48 D

H01L29/91 F

H01L29/06 301G

H01L29/06 301V

H01L21/205

H01L21/368 Z

H01L29/80 H

H01L29/80 C

【審査請求】未請求

【請求項の数】13

【出願形態】ＯＬ

(21)【出願番号】P 2023019595

(22)【出願日】2023-02-12

(71)【出願人】

【識別番号】723001900

【氏名又は名称】Ｐａｔｅｎｔｉｘ株式会社

(71)【出願人】

【識別番号】593006630

【氏名又は名称】学校法人立命館

(72)【発明者】

【氏名】金子 健太郎

(72)【発明者】

【氏名】大塚 友紀

(72)【発明者】

【氏名】菊池 瑛嗣

(72)【発明者】

【氏名】服部 太政

(72)【発明者】

【氏名】衣斐 豊祐

【テーマコード（参考）】

4F100

4K030

4M104

5F045

5F053

5F102

【Ｆターム（参考）】

4F100AA17

4F100AA17A

4F100AA19

4F100AA19A

4F100AA26

4F100AA26B

4F100AT00A

4F100BA02

4F100BA07

4F100EH66

4F100GB41

4F100JA11

4F100JA11A

4F100JA11B

4F100YY00A

4F100YY00B

4K030BA09

4K030BA42

4K030CA05

4K030EA01

4M104AA10

4M104CC01

4M104CC03

4M104DD37

4M104DD43

4M104DD51

4M104DD62

4M104GG02

4M104GG03

4M104GG09

4M104GG18

5F045AA03

5F045AB40

5F045AC14

5F045AD11

5F045AF01

5F045AF09

5F045AF13

5F045BB12

5F045CA01

5F045CA05

5F045CA07

5F045CA10

5F045DA67

5F045DP07

5F045EB03

5F045EE02

5F045EK06

5F045EM09

5F053AA50

5F053BB05

5F053BB13

5F053BB58

5F053BB60

5F053DD20

5F053GG01

5F053HH04

5F053HH05

5F053JJ01

5F053JJ03

5F053LL02

5F053LL10

5F053RR03

5F102GB01

5F102GC01

5F102GC09

5F102GD01

5F102GD04

5F102GJ01

5F102GJ10

5F102GL01

5F102GM01

5F102GQ01

5F102HC11

(57)【要約】

【課題】半導体装置等に有用な優れた結晶性を有する積層構造体を提供することを目的とする。
【解決手段】結晶基板上にＧｅＯ_２を含む結晶性酸化物膜が積層されている積層構造体であって、前記結晶基板がＭ_２Ｏ_３（式中Ｍは周期律表第１３族金属を示す）を主成分として含み、前記結晶性酸化物膜が三方晶（Ｔｒｉｇｏｎａｌ）の結晶構造を有している積層構造体を用いて、例えば、半導体装置等に適用する。
【選択図】図１

【特許請求の範囲】

【請求項1】

結晶基板上にＧｅＯ_２を含む結晶性酸化物膜が積層されている積層構造体であって、前記結晶基板がＭ_２Ｏ_３（式中Ｍは周期律表第１３族金属を示す）を主成分として含むことを特徴とする積層構造体。

【請求項2】

前記結晶性酸化物膜が三方晶（Ｔｒｉｇｏｎａｌ）の結晶構造を有している請求項１記載の積層構造体。

【請求項3】

前記結晶基板がＡｌ_２Ｏ_３を主成分とする請求項１記載の積層構造体。

【請求項4】

前記結晶性基板がサファイア基板である請求項１記載の積層構造体。

【請求項5】

前記結晶性酸化物膜が１００ｍｍ^２以上の面積を有する請求項１記載の積層構造体。

【請求項6】

前記面積が、ｃ面である請求項２記載の積層構造体。

【請求項7】

前記結晶性酸化物膜が単結晶膜である請求項１記載の積層構造体。

【請求項8】

膜厚が、２μｍ以上である請求項１記載の積層構造体。

【請求項9】

結晶性酸化物半導体を含む半導体装置であって、前記結晶性酸化物半導体が、ＧｅＯ_２を主成分として含み、かつ三方晶（Ｔｒｉｇｏｎａｌ）の結晶構造を有することを特徴とする半導体装置。

【請求項10】

パワーデバイスである請求項９記載の半導体装置。

【請求項11】

ショットキーバリアダイオード（ＳＢＤ）、ジャンクションバリアショットキーダイオード（ＪＢＳ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオード（ＬＥＤ）である請求項９記載の半導体装置。

【請求項12】

半導体装置を含む電子機器であって、前記半導体装置が請求項９記載の半導体装置であることを特徴とする電子機器。

【請求項13】

電子機器を含むシステムであって、前記電子機器が、請求項１２記載の電子機器であることを特徴とするシステム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置に有用な積層構造体に関する。

【背景技術】

【0002】

従来、α－Ｇａ_２Ｏ_３、ＡｌＧａＮ、ダイヤモンドは、将来のパワーエレクトロニクス・デバイスに有望な超ワイドバンドギャップ（ＵＷＢＧ）半導体として活発に研究されている。

【0003】

近年においては、新規なＵＷＢＧ半導体（バンドギャップが４．４４－４．６８ｅＶ）としてルチル型二酸化ゲルマニウム（ｒ－ＧｅＯ_２）が研究されており、また、ｎ型及びｐ型半導体が実現可能であるため、ＵＷＢＧ半導体として期待されている（非特許文献１）。しかしながら、ＵＷＢＧ半導体は、製造コストが高く、ｒ－ＧｅＯ_２も基板のコスト削減が見込まれているが、結晶性等において、まだまだ満足のいくものではなく、そのため、例えば、安価なサファイア基板で結晶を製造することができるような方策が待ち望まれていた。

【先行技術文献】

【非特許文献】

【0004】

【非特許文献1】Ｔａｋａｎｅ， Ｋ． Ｋａｎｅｋｏ， “Ｅｓｔａｂｌｉｓｈｍｅｎｔ ｏｆ ａ ｇｒｏｗｔｈ ｒｏｕｔｅ ｏｆ ｃｒｙｓｔａｌｌｉｚｅｄ ｒｕｔｉｌｅ ＧｅＯ２ ｔｈｉｎ ｆｉｌｍ （≧ １ ｍｍ／ｈ） ａｎｄ ｉｔｓ ｓｔｒｕｃｔｕｒａｌ ｐｒｏｐｅｒｔｉｅｓ” Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ Ｖｏｌ．１１９， ｐｐ．０６２１０４（１－６） （２０２１）．

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、半導体装置等に有用な優れた結晶性を有する積層構造体を提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明者らは、上記目的を達成すべく鋭意検討した結果、結晶基板上にＧｅＯ_２を含む結晶性酸化物膜が積層されている積層構造体であって、前記結晶基板がＭ_２Ｏ_３（式中Ｍは周期律表第１３族金属を示す）を主成分として含む積層構造体が、低コストで容易に製造でき、優れた結晶性等を持ち、半導体装置等に有用であることを知見し、このような積層構造体が、上記した従来の問題を一挙に解決できるものであることを見出した。
また、本発明者らは、上記知見を得た後、さらに検討を重ねて、本発明を完成させるに至った。

【0007】

すなわち、本発明は、以下の発明に関する。
［１］ 結晶基板上にＧｅＯ_２を含む結晶性酸化物膜が積層されている積層構造体であって、前記結晶基板がＭ_２Ｏ_３（式中Ｍは周期律表第１３族金属を示す）を主成分として含むことを特徴とする積層構造体。
［２］ 前記結晶性酸化物膜が三方晶（Ｔｒｉｇｏｎａｌ）の結晶構造を有している前記［１］記載の積層構造体。
［３］ 前記結晶基板がＡｌ_２Ｏ_３を主成分とする前記［１］記載の積層構造体。
［４］ 前記結晶性基板がサファイア基板である前記［１］記載の積層構造体。
［５］ 前記結晶性酸化物膜が１００ｍｍ^２以上の面積を有する前記［１］記載の積層構造体。
［６］ 前記面積が、ｃ面である前記［２］記載の積層構造体。
［７］ 前記結晶性酸化物膜が単結晶膜である前記［１］記載の積層構造体。
［８］ 膜厚が、２μｍ以上である前記［１］記載の積層構造体。
［９］ 結晶性酸化物半導体を含む半導体装置であって、前記結晶性酸化物半導体が、ＧｅＯ_２を主成分として含み、かつ三方晶（Ｔｒｉｇｏｎａｌ）の結晶構造を有することを特徴とする半導体装置。
［１０］ パワーデバイスである前記［９］記載の半導体装置。
［１１］ ショットキーバリアダイオード（ＳＢＤ）、ジャンクションバリアショットキーダイオード（ＪＢＳ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオード（ＬＥＤ）である前記［９］記載の半導体装置。
［１２］ 半導体装置を含む電子機器であって、前記半導体装置が前記［９］記載の半導体装置であることを特徴とする電子機器。
［１３］ 電子機器を含むシステムであって、前記電子機器が、前記［１２］記載の電子機器であることを特徴とするシステム。

【発明の効果】

【0008】

本発明の積層構造体は、半導体装置等に有用であり、優れた結晶性を奏する。

【図面の簡単な説明】

【0009】

【図1】本発明において好適に用いられる成膜装置（ミストＣＶＤ）の概略構成図である。

【図2】試験例におけるＸＲＤ解析結果を示す図である。

【図3】試験例におけるＳＥＭ像を示す図である。

【図4】本発明のショットキーバリアダイオード（ＳＢＤ）の好適な一例を模式的に示す図である。

【図5】本発明の高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を模式的に示す図である。

【図6】本発明の金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を模式的に示す図である。

【図7】本発明の接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を模式的に示す図である。

【図8】本発明の絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を模式的に示す図である。

【図9】本発明の発光素子（ＬＥＤ）の好適な一例を模式的に示す図である。

【図10】本発明のジャンクションバリアショットキーダイオード（ＪＢＳ）の好適な一例を模式的に示す図である。

【発明を実施するための形態】

【0010】

本発明の積層構造体は、結晶基板上にＧｅＯ_２を含む結晶性酸化物膜が積層されている積層構造体であって、前記結晶基板がＭ_２Ｏ_３（式中Ｍは周期律表第１３族金属を示す）を主成分として含んでいれば特に限定されない。前記周期律表第１３金属としては、例えば、Ａｌ、Ｇａ又はＩｎなどが挙げられる。本明細書においては、「膜」を「層」と読み替えることができる。「積層構造体」とは、一層以上の結晶層を含む構造体であり、結晶層以外の層（例：アモルファス層）を含んでいてもよい。また、結晶層は、単結晶層であることが好ましいが、多結晶層であってもよい。

【0011】

本発明において、前記結晶性酸化物膜が三方晶（Ｔｒｉｇｏｎａｌ）の結晶構造を有しているのが好ましい。前記積層構造体の面積が１ｍｍ^２以上の面積を有しているのが好ましく、１００ｍｍ^２以上の面積を有しているのがより好ましい。前記面積は、本発明の目的を阻害しない限り、結晶面など特に限定されないが、本発明においては、ｃ面であるのが好ましい。本発明において、前記結晶性酸化物膜が単結晶膜であるのが好ましい。また、前記結晶性酸化物膜の膜厚は、本発明の目的を阻害しない限り特に限定されないが、本発明においては、１μｍ以上であるのが好ましく、２μｍ以上であるのがより好ましい。これら好ましい範囲によれば、半導体膜として、耐圧をより良好なものとすることができる。

【0012】

前記積層構造体は、好ましくは、三方晶（Ｔｒｉｇｏｎａｌ）の結晶構造を有する結晶基板の結晶成長面に、スクラッチ状の凹凸形状を形成し、次いで、ミストＣＶＤ法により、ＧｅＯ_２膜及びその混晶を製膜することにより、容易に得ることができる。なお、公知のミストＣＶＤ法を用いたドーピングを適宜行うことも可能である。ドーピングされた前記結晶性酸化物膜は、半導体膜又は半導体層として好適に用いることができ、ｎ型ドーパント又はｐ型ドーパントを酸化半導体における従来のドーピング手段に適用することができる。また、前記結晶基板は、本発明の目的を阻害しない限り特に限定されないが、本発明においてはＡｌ_２Ｏ_３を主成分とする基板であるのが好ましく、また、サファイア基板であるのがより好ましい。このような好ましい範囲によれば、製造容易性をより向上させることができ、より良好な結晶性を有し、また、半導体装置等により容易に適用可能となる。

【0013】

前記積層構造体は、そのままで又は基板の剥離等の公知の加工処理手段が施された後に、公知の手段を用いて、例えば、半導体装置に用いられる。前記半導体装置としては、例えば、ショットキーバリアダイオード（ＳＢＤ）、ジャンクションバリアショットキーダイオード（ＪＢＳ）、高電子移動度トランジスタ（ＨＥＭＴ）、金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）、接合電界効果トランジスタ（ＪＦＥＴ）、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）または発光ダイオード（ＬＥＤ）などが挙げられる。また、これら半導体装置が搭載されたモジュール、及びこれら半導体装置を備えた電子機器及びその部品のいずれであってもよく、様々な用途に有用であり、とりわけ、パワーデバイスに適用されるのが好ましい。前記半導体装置は、電極が半導体層の片面側に形成された横型の素子（横型デバイス）と、半導体層の表裏両面側にそれぞれ電極を有する縦型の素子（縦型デバイス）に分類することができ、本発明においては、前記半導体装置を横型デバイスにも縦型デバイスにも好適に用いることができる。

【0014】

以下、本発明において好適に用いられる半導体装置の例を図面を用いてより具体的に説明するが、本発明はこれら例示に限定されるものではない。なお、前記積層構造体におけるＧｅＯ_２を主成分として含む結晶性酸化物層を半導体層として用いた場合の好適な例を以下に示す。

【0015】

図４は、ｎ－型半導体層１０１ａ、ｎ＋型半導体層１０１ｂ、ｐ型半導体層１０２、金属層１０３、絶縁体層１０４、ショットキー電極１０５ａおよびオーミック電極１０５ｂを備えているショットキーバリアダイオード（ＳＢＤ）の好適な一例を示す。なお、金属層１０３は、例えばＡｌ等の金属からなり、ショットキー電極１０５ａを覆っている。

【0016】

図５は、バンドギャップの広いｎ型半導体層１２１ａ、バンドギャップの狭いｎ型半導体層１２１ｂ、ｎ＋型半導体層１２１ｃ、ｐ型半導体層１２３、ゲート電極１２５ａ、ソース電極１２５ｂ、ドレイン電極１２５ｃおよび基板１２９を備えている高電子移動度トランジスタ（ＨＥＭＴ）の好適な一例を示す。

【0017】

図６は、ｎ－型半導体層１３１ａ、第１のｎ＋型半導体層１３１ｂ、第２のｎ＋型半導体層１３１ｃ、ｐ型半導体層１３２、ｐ＋型半導体層１３２ａ、ゲート絶縁膜１３４、ゲート電極１３５ａ、ソース電極１３５ｂおよびドレイン電極１３５ｃを備えている金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）の好適な一例を示す。なお、ｐ＋型半導体層１３２ａは、ｐ型半導体層であってもよく、ｐ型半導体層１３２と同じであってもよい。

【0018】

図７は、ｎ－型半導体層１４１ａ、第１のｎ＋型半導体層１４１ｂ、第２のｎ＋型半導体層１４１ｃ、ｐ型半導体層１４２、ゲート電極１４５ａ、ソース電極１４５ｂおよびドレイン電極１４５ｃを備えている接合電界効果トランジスタ（ＪＦＥＴ）の好適な一例を示す。

【0019】

図８は、ｎ型半導体層１５１、ｎ－型半導体層１５１ａ、ｎ＋型半導体層１５１ｂ、ｐ型半導体層１５２、ゲート絶縁膜１５４、ゲート電極１５５ａ、エミッタ電極１５５ｂおよびコレクタ電極１５５ｃを備えている絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）の好適な一例を示す。

【0020】

（ＬＥＤ）
本発明の半導体装置が発光ダイオード（ＬＥＤ）である場合の一例を図９に示す。図９の半導体発光素子は、第２の電極１６５ｂ上にｎ型半導体層１６１を備えており、ｎ型半導体層１６１上には、発光層１６３が積層されている。そして、発光層１６３上には、ｐ型半導体層１６２が積層されている。ｐ型半導体層１６２上には、発光層１６３が発生する光を透過する透光性電極１６７を備えており、透光性電極１６７上には、第１の電極１６５ａが積層されている。なお、図９の半導体発光素子は、電極部分を除いて保護層で覆われていてもよい。

【0021】

透光性電極の材料としては、インジウム（Ｉｎ）またはチタン（Ｔｉ）を含む酸化物の導電性材料などが挙げられる。より具体的には、例えば、Ｉｎ_２Ｏ_３、ＺｎＯ、ＳｎＯ_２、Ｇａ_２Ｏ_３、ＴｉＯ_２、ＣｅＯ_２またはこれらの２以上の混晶またはこれらにドーピングされたものなどが挙げられる。これらの材料を、スパッタリング等の公知の手段で設けることによって、透光性電極を形成できる。また、透光性電極を形成した後に、透光性電極の透明化を目的とした熱アニールを施してもよい。

【0022】

図９の半導体発光素子によれば、第１の電極１６５ａを正極、第２の電極１６５ｂを負極とし、両者を介してｐ型半導体層１６２、発光層１６３およびｎ型半導体層１６１に電流を流すことで、発光層１６３が発光するようになっている。

【0023】

第１の電極１６５ａ及び第２の電極１６５ｂの材料としては、例えば、Ａｌ、Ｍｏ、Ｃｏ、Ｚｒ、Ｓｎ、Ｎｂ、Ｆｅ、Ｃｒ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔ、Ｖ、Ｍｎ、Ｎｉ、Ｃｕ、Ｈｆ、Ｗ、Ｉｒ、Ｚｎ、Ｉｎ、Ｐｄ、ＮｄもしくはＡｇ等の金属またはこれらの合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ＩＴＯ）、酸化亜鉛インジウム（ＩＺＯ）等の金属酸化物導電膜、ポリアニリン、ポリチオフェン又はポリピロ－ルなどの有機導電性化合物、またはこれらの混合物などが挙げられる。電極の成膜法は特に限定されることはなく、印刷方式、スプレー法、コ－ティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレ－ティング法等の物理的方式、ＣＶＤ、プラズマＣＶＤ法等の化学的方式、などの中から前記材料との適性を考慮して適宜選択した方法に従って前記基板上に形成することができる。

【0024】

図１０は、本発明の好適な実施態様の一つであるジャンクションバリアショットキーダイオード（ＪＢＳ）の主要部を示す。図１０のＪＢＳは、オーミック電極１０２０、ｎ－型半導体層１０１０ａ、ｎ＋型半導体層１０１０ｂ、ショットキー電極１０３０、電界緩和領域１０６０を備えている。また、ショットキー電極１０３０は、金属層１０３０ａ、金属層１０３０ｂおよび金属層１０３０ｃから構成されている。図１０の半導体装置は、第２の電極層としての金属層１０３０ａおよび／または金属層１０３０ｂの外端部が、第１の電極層としての金属層１０３０ｃの外端部よりも外側に位置している。また、図１０の半導体装置においては、電界緩和領域１０６０の領域が、前記第２の電極層のうち前記第１の電極層の外端部よりも外側に位置する部分の少なくとも一部、および第２の電極の外端部と、平面らに、少なくとも２以上の電界緩和領域１０６０を備えている。また、図１０の半導体装置において、前記電界緩和領域１０６０は、ｐ型半導体で構成されており、ｎ－型半導体層１０１０ａとの間でＰＮ接合を形成している。

【0025】

図１０の各層の形成手段は、本発明の目的を阻害しない限り、特に限定されず、公知の手段であってよい。例えば、真空蒸着法やＣＶＤ法、スパッタ法、各種コーティング技術により成膜した後、フォトリソグラフィー法によりパターニングする手段、または印刷技術などを用いて直接パターニングを行う手段などが挙げられる。

【実施例0026】

（実施例１）
図１を用いて、本実施例で用いたＣＶＤ装置１９を説明する。ＣＶＤ装置１９は、下地基板等の被成膜試料２０を載置する試料台２１と、キャリアガス３を供給するキャリアガス源２２と、キャリアガス源２２から送り出されるキャリアガス３の流量を調節するための流量調節弁２３と、原料溶液２４ａが収容されるミスト発生源２４と、水２５ａが入れられる容器２５と、容器２５の底面に取り付けられた超音波振動子２６と、内径４０ｍｍの石英管からなる成膜室２７と、成膜室２７の周辺部に設置されたヒータ２８を備えている。試料台２１は、石英からなり、被成膜試料２０を載置する面が水平面から傾斜している。成膜室２７と試料台２１をどちらも石英で作製することにより、被成膜試料２０上に形成される薄膜内に装置由来の不純物が混入することを抑制している。原料溶液２４ａをミスト発生源２４内に収容した。

【0027】

次に、ｃ面サファイア基板の基板表面を溝加工によって凹凸を形成した。被成膜試料２０として、１辺が１０ｍｍの正方形で厚さ６００μｍの凹凸ｃ面サファイア基板を試料台２１上に設置させ、ヒータ２８を作動させて成膜室２７内の温度を７５０℃にまで昇温させた。次に、流量調節弁２３を開いてキャリアガス源２２からキャリアガスを成膜室２７内に供給し、成膜室２７の雰囲気をキャリアガスで十分に置換した後、キャリアガスの流量を５Ｌ／ｍｉｎに調節した。キャリアガスとしては、酸素ガスを用いた。

【0028】

次に、超音波振動子２６を振動させ、その振動を水２５ａを通じて原料溶液２４ａに伝播させることによって原料溶液２４ａを微粒子化させて原料微粒子を生成した。この原料微粒子が、キャリアガスによって成膜室２７内に導入され、成膜室２７内で反応して、被成膜試料２０の成膜面でのＣＶＤ反応によって被成膜試料２０上に薄膜を形成した。

【0029】

得られた薄膜を、Ｘ線回折装置を用いて、薄膜を測定した。図２にＸＲＤ解析結果を示す。図２から明らかなように、得られた薄膜は三方晶（Ｔｒｉｇｏｎａｌ）であるＧｅＯ_２結晶膜であり、安価なサファイア基板上に良好な結晶性を有するＧｅＯ_２結晶が形成されていた。

【0030】

また、得られた薄膜の表面を、ＳＥＭを用いて観察した。図３にＳＥＭ像を示す。図３から明らかなように、表面平滑性に優れ、良好な結晶性を有するＧｅＯ_２結晶が形成されていた。

【0031】

（実施例２）
結晶成長基板として、ｃ面サファイア基板をｍ面サファイア基板に代えて用いたこと以外、実施例１と同様にして薄膜を形成した。得られた薄膜をＸＲＤ解析及びＳＥＭを用いて観察したところ、良好な結晶性を有するＧｅＯ_２結晶の形成が確認できた。

【産業上の利用可能性】

【0032】

本発明の積層構造体は、例えば、半導体装置などに好適に用いられる。

【符号の説明】

【0033】

１９ ＣＶＤ装置
２０ 被成膜試料
２１ 試料台
２２ キャリアガス源
２３ 流量調節弁
２４ ミスト発生源
２４ａ 原料溶液
２５ 容器
２５ａ 水
２６ 超音波振動子
２７ 成膜室
２８ ヒータ
１０１ａ ｎ－型半導体層
１０１ｂ ｎ＋型半導体層
１０２ ｐ型半導体層
１０３ 金属層
１０４ 絶縁体層
１０５ａ ショットキー電極
１０５ｂ オーミック電極
１１１ａ ｎ－型半導体層
１１１ｂ ｎ＋型半導体層
１１４ 半絶縁体層
１１５ａ ゲート電極
１１５ｂ ソース電極
１１５ｃ ドレイン電極
１１８ 緩衝層
１２１ａ バンドギャップの広いｎ型半導体層
１２１ｂ バンドギャップの狭いｎ型半導体層
１２１ｃ ｎ＋型半導体層
１２３ ｐ型半導体層
１２４ 半絶縁体層
１２５ａ ゲート電極
１２５ｂ ソース電極
１２５ｃ ドレイン電極
１２８ 緩衝層
１２９ 基板
１３１ａ ｎ－型半導体層
１３１ｂ 第１のｎ＋型半導体層
１３１ｃ 第２のｎ＋型半導体層
１３２ ｐ型半導体層
１３４ ゲート絶縁膜
１３５ａ ゲート電極
１３５ｂ ソース電極
１３５ｃ ドレイン電極
１３８ 緩衝層
１３９ 半絶縁体層
１４１ａ ｎ－型半導体層
１４１ｂ 第１のｎ＋型半導体層
１４１ｃ 第２のｎ＋型半導体層
１４２ ｐ型半導体層
１４５ａ ゲート電極
１４５ｂ ソース電極
１４５ｃ ドレイン電極
１５１ ｎ型半導体層
１５１ａ ｎ－型半導体層
１５１ｂ ｎ＋型半導体層
１５２ ｐ型半導体層
１５４ ゲート絶縁膜
１５５ａ ゲート電極
１５５ｂ エミッタ電極
１５５ｃ コレクタ電極
１６１ ｎ型半導体層
１６２ ｐ型半導体層
１６３ 発光層
１６５ａ 第１の電極
１６５ｂ 第２の電極
１６７ 透光性電極
１６９ 基板
１０１０ａ ｎ－型半導体
１０１０ｂ ｎ＋型半導体
１０２０ オーミック電極
１０３０ ショットキー電極
１０３０ａ 金属層
１０３０ｂ 金属層
１０３０ｃ 金属層
１０６０ 電解緩和領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】