知財求人 - 知財ポータルサイト「IP Force」
特開2024-114403半導体発光装置、半導体発光モジュール、および半導体発光装置の製造方法
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024114403
(43)【公開日】2024-08-23
(54)【発明の名称】半導体発光装置、半導体発光モジュール、および半導体発光装置の製造方法
(51)【国際特許分類】
H01S 5/023 20210101AFI20240816BHJP
H01S 5/02212 20210101ALI20240816BHJP
【ＦＩ】
H01S5/023
H01S5/02212
【審査請求】未請求
【請求項の数】20
【出願形態】ＯＬ
(21)【出願番号】P 2023020154
(22)【出願日】2023-02-13
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(72)【発明者】
【氏名】足立 知樹
【テーマコード（参考）】
5F173
【Ｆターム（参考）】
5F173MB01
5F173MC18
5F173MD03
5F173MD23
5F173ME22
5F173ME33
(57)【要約】
【課題】表面配線層と半導体基板とにオーミック接触を形成すること。
【解決手段】半導体発光装置は、ｎ型不純物を含み、基板表面２１と、基板表面２１とは反対側の基板裏面２２を有する半導体基板２０と、基板表面２１に形成された表面配線層４０と、表面配線層４０に接合される半導体発光素子３０と、表面配線層４０と半導体発光素子３０とを接合する接合層８０と、を備える。表面配線層４０は、基板表面２１に接し、半導体基板２０の電子親和力よりも仕事関数が小さい第１配線層４１と、第１配線層４１上において第１配線層４１に接する第２配線層４２と、を含む。
【選択図】図５
【解決手段】半導体発光装置は、ｎ型不純物を含み、基板表面２１と、基板表面２１とは反対側の基板裏面２２を有する半導体基板２０と、基板表面２１に形成された表面配線層４０と、表面配線層４０に接合される半導体発光素子３０と、表面配線層４０と半導体発光素子３０とを接合する接合層８０と、を備える。表面配線層４０は、基板表面２１に接し、半導体基板２０の電子親和力よりも仕事関数が小さい第１配線層４１と、第１配線層４１上において第１配線層４１に接する第２配線層４２と、を含む。
【選択図】図５
【特許請求の範囲】
【請求項1】
ｎ型不純物を含み、基板表面と、前記基板表面とは反対側の基板裏面を有する半導体基板と、
前記基板表面に形成された表面配線層と、
前記表面配線層に接合される半導体発光素子と、
前記表面配線層と前記半導体発光素子とを接合する接合層と、
を備え、
前記表面配線層は、
前記基板表面に接し、前記半導体基板の電子親和力よりも仕事関数が小さい第１配線層と、
前記第１配線層上において前記第１配線層に接する第２配線層と、
を含む
半導体発光装置。
前記基板表面に形成された表面配線層と、
前記表面配線層に接合される半導体発光素子と、
前記表面配線層と前記半導体発光素子とを接合する接合層と、
を備え、
前記表面配線層は、
前記基板表面に接し、前記半導体基板の電子親和力よりも仕事関数が小さい第１配線層と、
前記第１配線層上において前記第１配線層に接する第２配線層と、
を含む
半導体発光装置。
【請求項2】
前記半導体基板は、Ｓｉを含む材料によって形成されており、
前記第１配線層は、Ｔｉを含む材料によって形成されている
請求項１に記載の半導体発光装置。
前記第１配線層は、Ｔｉを含む材料によって形成されている
請求項１に記載の半導体発光装置。
【請求項3】
ｐ型不純物を含み、基板表面と、前記基板表面とは反対側の基板裏面を有する半導体基板と、
前記基板表面に形成された表面配線層と、
前記表面配線層に接合される半導体発光素子と、
前記表面配線層と前記半導体発光素子とを接合する接合層と、
を備え、
前記表面配線層は、
前記基板表面に接し、前記半導体基板の電子親和力よりも仕事関数が大きい第１配線層と、
前記第１配線層上において前記第１配線層に接する第２配線層と、
を含む
半導体発光装置。
前記基板表面に形成された表面配線層と、
前記表面配線層に接合される半導体発光素子と、
前記表面配線層と前記半導体発光素子とを接合する接合層と、
を備え、
前記表面配線層は、
前記基板表面に接し、前記半導体基板の電子親和力よりも仕事関数が大きい第１配線層と、
前記第１配線層上において前記第１配線層に接する第２配線層と、
を含む
半導体発光装置。
【請求項4】
前記半導体基板は、Ｓｉを含む材料によって形成されており、
前記第１配線層は、Ｐｔを含む材料によって形成されている
請求項３に記載の半導体発光装置。
前記第１配線層は、Ｐｔを含む材料によって形成されている
請求項３に記載の半導体発光装置。
【請求項5】
前記第１配線層の厚さは、前記第２配線層の厚さよりも小さい
請求項１に記載の半導体発光装置。
請求項１に記載の半導体発光装置。
【請求項6】
前記第１配線層の厚さは、１０ｎｍ以上３００ｎｍ以下である
請求項５に記載の半導体発光装置。
請求項５に記載の半導体発光装置。
【請求項7】
前記接合層は、
前記表面配線層に接する第１接合層と、
前記第１接合層に積層され、前記第１接合層と前記半導体発光素子との双方に接する第２接合層と、
によって構成されている
請求項１に記載の半導体発光装置。
前記表面配線層に接する第１接合層と、
前記第１接合層に積層され、前記第１接合層と前記半導体発光素子との双方に接する第２接合層と、
によって構成されている
請求項１に記載の半導体発光装置。
【請求項8】
前記第１接合層は、Ｔｉを含む材料によって形成されており、
前記第２接合層は、ＡｕＳｎを含む材料によって形成されている
請求項７に記載の半導体発光装置。
前記第２接合層は、ＡｕＳｎを含む材料によって形成されている
請求項７に記載の半導体発光装置。
【請求項9】
前記第１接合層の組成は、前記第１配線層の組成と同じである
請求項７に記載の半導体発光装置。
請求項７に記載の半導体発光装置。
【請求項10】
前記表面配線層は、酸化膜が形成されることなく、前記接合層と接している
請求項１に記載の半導体発光装置。
請求項１に記載の半導体発光装置。
【請求項11】
前記半導体基板の厚さ方向と直交する方向において、前記第１配線層の大きさ、前記第２配線層の大きさ、および前記第１接合層の大きさは互いに等しい
請求項７に記載の半導体発光装置。
請求項７に記載の半導体発光装置。
【請求項12】
前記半導体基板の厚さ方向と直交する方向において、前記第２接合層の大きさは、前記第１接合層の大きさよりも大きい
請求項７に記載の半導体発光装置。
請求項７に記載の半導体発光装置。
【請求項13】
前記半導体発光素子は、
前記基板表面と同じ側を向く素子表面と、
前記素子表面とは反対側の素子裏面と、
前記素子裏面に形成された素子裏面電極と、
を有し、
前記素子裏面電極は、前記接合層によって前記表面配線層と電気的に接続されている
請求項１に記載の半導体発光装置。
前記基板表面と同じ側を向く素子表面と、
前記素子表面とは反対側の素子裏面と、
前記素子裏面に形成された素子裏面電極と、
を有し、
前記素子裏面電極は、前記接合層によって前記表面配線層と電気的に接続されている
請求項１に記載の半導体発光装置。
【請求項14】
前記基板裏面には、裏面配線層が形成されており、
前記裏面配線層は、前記半導体基板を介して前記表面配線層と電気的に接続されている
請求項１に記載の半導体発光装置。
前記裏面配線層は、前記半導体基板を介して前記表面配線層と電気的に接続されている
請求項１に記載の半導体発光装置。
【請求項15】
請求項１～１４のいずれか一項に記載の半導体発光装置と、
前記半導体発光装置が取り付けられたステムと、
前記ステムに取り付けられ、前記半導体発光装置を覆うとともに前記半導体発光装置が出射した光が通過する開口部を有するキャップと、
前記半導体発光装置と電気的に接続された端子ピンと、
を備える、半導体発光モジュール。
前記半導体発光装置が取り付けられたステムと、
前記ステムに取り付けられ、前記半導体発光装置を覆うとともに前記半導体発光装置が出射した光が通過する開口部を有するキャップと、
前記半導体発光装置と電気的に接続された端子ピンと、
を備える、半導体発光モジュール。
【請求項16】
ｎ型不純物を含み、基板表面と、前記基板表面とは反対側の基板裏面を有する半導体基板を用意する工程と、
前記基板表面に表面配線層を蒸着する工程と、
前記表面配線層上に接合層を蒸着する工程と、
前記接合層によって前記表面配線層に半導体発光素子を接合する工程と、
を備え、
前記表面配線層を蒸着する工程は、
前記半導体基板の電子親和力よりも仕事関数が小さい第１配線層を前記基板表面に蒸着する工程と、
前記第１配線層上に前記第１配線層に接するように第２配線層を蒸着する工程と、
を含む
半導体発光装置の製造方法。
前記基板表面に表面配線層を蒸着する工程と、
前記表面配線層上に接合層を蒸着する工程と、
前記接合層によって前記表面配線層に半導体発光素子を接合する工程と、
を備え、
前記表面配線層を蒸着する工程は、
前記半導体基板の電子親和力よりも仕事関数が小さい第１配線層を前記基板表面に蒸着する工程と、
前記第１配線層上に前記第１配線層に接するように第２配線層を蒸着する工程と、
を含む
半導体発光装置の製造方法。
【請求項17】
前記基板表面に前記表面配線層を蒸着する工程および前記表面配線層上に前記接合層を蒸着する工程は、真空環境下において連続して実施される
請求項１６に記載の半導体発光装置の製造方法。
請求項１６に記載の半導体発光装置の製造方法。
【請求項18】
前記第２配線層上に前記第２配線層と接するように第１接合層を蒸着する工程と、
前記第１接合層上に前記第１接合層と接するように第２接合層を蒸着する工程と、
によって前記表面配線層に接するように前記接合層を形成する
請求項１７に記載の半導体発光装置の製造方法。
前記第１接合層上に前記第１接合層と接するように第２接合層を蒸着する工程と、
によって前記表面配線層に接するように前記接合層を形成する
請求項１７に記載の半導体発光装置の製造方法。
【請求項19】
前記第１配線層は、Ｔｉを含む材料を前記基板表面に蒸着することによって形成され、
前記第２配線層は、Ａｌを含む材料を前記第１配線層に蒸着することによって形成され、
前記第１接合層は、Ｔｉを含む材料を前記第２配線層に蒸着することによって形成され、
前記第２接合層は、ＡｕＳｎを含む材料を前記第１接合層に蒸着することによって形成される
請求項１８に記載の半導体発光装置の製造方法。
前記第２配線層は、Ａｌを含む材料を前記第１配線層に蒸着することによって形成され、
前記第１接合層は、Ｔｉを含む材料を前記第２配線層に蒸着することによって形成され、
前記第２接合層は、ＡｕＳｎを含む材料を前記第１接合層に蒸着することによって形成される
請求項１８に記載の半導体発光装置の製造方法。
【請求項20】
前記基板表面に、前記半導体発光素子とワイヤによって電気的に接続されるためのワイヤ配線層を形成する工程と、
前記基板裏面に裏面配線層を蒸着する工程と、
前記ワイヤ配線層および前記裏面配線層が形成された後に熱処理を実施する工程と、
をさらに備え、
前記基板表面に前記表面配線層を蒸着する工程および前記表面配線層上に前記接合層を蒸着する工程は、前記熱処理を実施する工程の後に実施される
請求項１６に記載の半導体発光装置の製造方法。
前記基板裏面に裏面配線層を蒸着する工程と、
前記ワイヤ配線層および前記裏面配線層が形成された後に熱処理を実施する工程と、
をさらに備え、
前記基板表面に前記表面配線層を蒸着する工程および前記表面配線層上に前記接合層を蒸着する工程は、前記熱処理を実施する工程の後に実施される
請求項１６に記載の半導体発光装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体発光装置、半導体発光モジュール、および半導体発光装置の製造方法に関する。
【背景技術】
【0002】
サブマウントと、サブマウント上に配置された半導体発光素子と、を備える半導体発光装置が知られている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】国際公開第２０２１／５９８０５号
【発明の概要】
【発明が解決しようとする課題】
【0004】
ところで、サブマウントとして半導体基板が用いられる場合がある。この場合、サブマウントには、半導体発光素子と電気的に接続される表面配線層が形成されている。サブマウントと半導体発光素子との導電経路の抵抗成分を小さくする観点からサブマウントと表面配線層とはオーミック接触を形成することが望ましい。
【課題を解決するための手段】
【0005】
上記課題を解決する半導体発光装置は、ｎ型不純物を含み、基板表面と、前記基板表面とは反対側の基板裏面を有する半導体基板と、前記基板表面に形成された表面配線層と、前記表面配線層に接合される半導体発光素子と、前記表面配線層と前記半導体発光素子とを接合する接合層と、を備え、前記表面配線層は、前記基板表面に接し、前記半導体基板の電子親和力よりも仕事関数が小さい第１配線層と、前記第１配線層上において前記第１配線層に接する第２配線層と、を含む。
【0006】
上記課題を解決する半導体発光装置は、ｐ型不純物を含み、基板表面と、前記基板表面とは反対側の基板裏面を有する半導体基板と、前記基板表面に形成された表面配線層と、前記表面配線層に接合される半導体発光素子と、前記表面配線層と前記半導体発光素子とを接合する接合層と、を備え、前記表面配線層は、前記基板表面に接し、前記半導体基板の電子親和力よりも仕事関数が大きい第１配線層と、前記第１配線層上において前記第１配線層に接する第２配線層と、を含む。
【0007】
上記課題を解決する半導体発光モジュールは、上記半導体発光装置と、前記半導体発光装置が取り付けられたステムと、前記ステムに取り付けられ、前記半導体発光装置を覆うとともに前記半導体発光装置が出射した光が通過する開口部を有するキャップと、前記半導体発光装置と電気的に接続された端子ピンと、を備える。
【0008】
上記課題を解決する半導体発光装置の製造方法は、基板表面と、前記基板表面とは反対側の基板裏面を有する半導体基板を用意する工程と、前記基板表面に表面配線層を蒸着する工程と、前記表面配線層上に接合層を蒸着する工程と、前記接合層によって前記表面配線層に半導体発光素子を接合する工程と、を備え、前記表面配線層を蒸着する工程は、前記半導体基板の電子親和力よりも仕事関数が小さい第１配線層を前記基板表面に蒸着する工程と、前記第１配線層上に前記第１配線層に接するように第２配線層を蒸着する工程と、を含む。
【発明の効果】
【0009】
上記半導体発光装置、半導体発光モジュール、および半導体発光装置の製造方法によれば、半導体基板と表面配線層とにオーミック接触を形成することができる。
【図面の簡単な説明】
【0010】
【発明を実施するための形態】
【0011】
以下、添付図面を参照して、本開示における半導体発光装置、半導体発光モジュール、および半導体発光装置の製造方法の実施形態について説明する。なお、説明を簡単かつ明確にするため、図面に示される構成要素は、必ずしも一定の縮尺で描かれていない。また、理解を容易にするため、断面図ではハッチング線が省略されている場合がある。添付図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【0012】
以下の詳細な説明は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図しない。
【0013】
＜第１実施形態＞
［半導体発光モジュールの全体構成］
図１および図２を参照して、第１実施形態の半導体発光モジュール１００の全体構成について説明する。図１は半導体発光モジュール１００の斜視構造を示し、図２は図１のＦ２－Ｆ２線で半導体発光モジュール１００を切断した断面構造を示している。図１では、図面の理解を容易にするため、後述するキャップ１２０を二点鎖線で示し、キャップ１２０内部の半導体発光モジュール１００の構成を実線で示している。
［半導体発光モジュールの全体構成］
図１および図２を参照して、第１実施形態の半導体発光モジュール１００の全体構成について説明する。図１は半導体発光モジュール１００の斜視構造を示し、図２は図１のＦ２－Ｆ２線で半導体発光モジュール１００を切断した断面構造を示している。図１では、図面の理解を容易にするため、後述するキャップ１２０を二点鎖線で示し、キャップ１２０内部の半導体発光モジュール１００の構成を実線で示している。
【0014】
図１に示すように、半導体発光モジュール１００は、半導体発光装置１０、ステム１１０、キャップ１２０、および端子ピン１３０を備える。
半導体発光装置１０は、半導体発光モジュール１００の光源を構成している。半導体発光装置１０は、半導体基板２０および半導体発光素子３０を備える。半導体発光素子３０は、例えば半導体レーザチップである。半導体発光素子３０は、例えば端面発光型半導体レーザ素子である。端面発光型半導体レーザ素子としては、例えばファブリ・ペロー型レーザダイオード素子が採用されている。半導体基板２０は、半導体発光素子３０を支持している。半導体基板２０は、例えばＳｉ（シリコン）を含む材料によって形成されている。一例では、半導体基板２０は、Ｓｉ基板である。なお、半導体基板２０は、半導体基板に限られず、窒化アルミニウム（ＡｌＮ）によって形成されていてもよい。ここで、半導体基板２０は、「サブマウント」または「サブマウント基板」とも称することができる。
半導体発光装置１０は、半導体発光モジュール１００の光源を構成している。半導体発光装置１０は、半導体基板２０および半導体発光素子３０を備える。半導体発光素子３０は、例えば半導体レーザチップである。半導体発光素子３０は、例えば端面発光型半導体レーザ素子である。端面発光型半導体レーザ素子としては、例えばファブリ・ペロー型レーザダイオード素子が採用されている。半導体基板２０は、半導体発光素子３０を支持している。半導体基板２０は、例えばＳｉ（シリコン）を含む材料によって形成されている。一例では、半導体基板２０は、Ｓｉ基板である。なお、半導体基板２０は、半導体基板に限られず、窒化アルミニウム（ＡｌＮ）によって形成されていてもよい。ここで、半導体基板２０は、「サブマウント」または「サブマウント基板」とも称することができる。
【0015】
ステム１１０には、半導体発光装置１０が取り付けられている。これにより、ステム１１０は、半導体発光装置１０を支持している。ステム１１０は、ベース１１１およびヒートシンク１１２を有する。一例では、ベース１１１およびヒートシンク１１２は、一体に形成されている。ステム１１０を形成する材料は特に限定されないが、例えば鉄（Ｆｅ）またはＦｅ合金によって形成されている。
【0016】
ベース１１１は、平板状に形成されている。ベース１１１の厚さ方向から視て、ベース１１１は略円形状に形成されている。ベース１１１の大きさの一例として、直径は５．６ｍｍ程度、厚さは１ｍｍ～１．３ｍｍ程度である。ベース１１１は、その厚さ方向において互いに反対側を向く表面１１１Ａおよび裏面１１１Ｂを有する。
【0017】
ベース１１１には、ベース１１１をその厚さ方向に貫通する２つの貫通孔１１３，１１４が形成されている。貫通孔１１３，１１４は、ベース１１１の厚さ方向から視て略円形状である。一例では、貫通孔１１３，１１４の直径は、１．０ｍｍ程度である。
【0018】
ベース１１１には、貫通孔１１３，１１４とは異なる位置に凹部１１５が形成されている。ベース１１１の厚さ方向から視て、凹部１１５は、ヒートシンク１１２と隣り合う位置に形成されている。凹部１１５は、ベース１１１の表面１１１Ａからベース１１１の厚さ方向に凹んでいる。凹部１１５の底面は、ヒートシンク１１２から離れるにつれて深くなるように形成されている。凹部１１５には、例えば半導体発光モジュール１００の外部からの光を受光する受光素子（図示略）が配置されていてもよい。
【0019】
ヒートシンク１１２は、ベース１１１の表面１１１Ａに設けられている。ヒートシンク１１２は、ベース１１１の厚さ方向においてベース１１１の表面１１１Ａから突出している。ヒートシンク１１２は、半導体発光装置１０を搭載するための支持面１１６を有する。支持面１１６は、ベース１１１の厚さ方向に沿った平坦面として形成されている。支持面１１６には、半導体発光装置１０の半導体基板２０が取り付けられている。ヒートシンク１１２は、半導体発光装置１０と電気的に接続されている。
【0020】
キャップ１２０は、例えば一端が開口した円筒形状に形成されている。キャップ１２０は、円盤状の端壁１２１と、端壁１２１の外周縁から端壁１２１の厚さ方向に延びる円筒状の周壁１２２と、周壁１２２の開口端部から外方に延びるフランジ１２３と、を含む。
【0021】
キャップ１２０は、ステム１１０に取り付けられている。より詳細には、キャップ１２０のフランジ１２３は、ベース１１１の表面１１１Ａに取り付けられている。キャップ１２０は、ステム１１０に取り付けられた状態で半導体発光装置１０を覆っている。つまり、ステム１１０およびキャップ１２０によって半導体発光装置１０が収容されている。また、キャップ１２０は、ベース１１１に取り付けられた状態でヒートシンク１１２を覆っている。このため、ベース１１１およびキャップ１２０によってヒートシンク１１２が収容されている。このように、キャップ１２０は、半導体発光装置１０およびヒートシンク１１２を収容する収容空間ＳＰ（図２参照）をベース１１１とともに形成している。
【0022】
キャップ１２０は、遮光性を有する材料によって形成されている。遮光性を有する材料として、例えばＦｅまたはＦｅ合金が用いられている。キャップ１２０は、半導体発光装置１０が出射したレーザ光が通過する開口部１２４を有する。開口部１２４は、端壁１２１をその厚さ方向に貫通するように形成されている。端壁１２１には、開口部１２４を閉塞する透光板１２５（図２参照）が取り付けられている。キャップ１２０および透光板１２５は、ベース１１１とともに収容空間ＳＰを中空状態に気密にして中空封止構造を形成している。なお、透光板１２５は省略されてもよい。
【0023】
端子ピン１３０は、半導体発光装置１０と電気的に接続されている。端子ピン１３０は、半導体発光モジュール１００の外部端子を構成している。一例では、半導体発光モジュール１００が実装基板に実装される場合、端子ピン１３０は実装基板のスルーホールに挿入された状態で、例えばはんだペーストによってスルーホールに接合される。端子ピン１３０は、例えばＦｅ－Ｎｉ合金によって形成されている。
【0024】
端子ピン１３０は、２つの個別ピン１３１，１３２と、１つの共通ピン１３３と、を含む。
個別ピン１３１，１３２および共通ピン１３３は、半導体発光モジュール１００を実装基板等に固定するために設けられ、かつ半導体発光装置１０への電力供給経路を形成する。個別ピン１３１，１３２および共通ピン１３３の各々は、例えば互いに同じ直径を有する。個別ピン１３１，１３２および共通ピン１３３の各々は、例えば直径が０．４５ｍｍ程度の棒状部材である。なお、個別ピン１３１，１３２および共通ピン１３３のうち少なくとも１つのピンの直径は他のピンの直径と異なっていてもよい。
個別ピン１３１，１３２および共通ピン１３３は、半導体発光モジュール１００を実装基板等に固定するために設けられ、かつ半導体発光装置１０への電力供給経路を形成する。個別ピン１３１，１３２および共通ピン１３３の各々は、例えば互いに同じ直径を有する。個別ピン１３１，１３２および共通ピン１３３の各々は、例えば直径が０．４５ｍｍ程度の棒状部材である。なお、個別ピン１３１，１３２および共通ピン１３３のうち少なくとも１つのピンの直径は他のピンの直径と異なっていてもよい。
【0025】
個別ピン１３１，１３２は、ベース１１１の貫通孔１１３，１１４に個別に挿入されている。個別ピン１３１，１３２と貫通孔１１３，１１４との間にはそれぞれ絶縁材１１７，１１８が充填されている。絶縁材１１７，１１８は、電気絶縁性を有する材料によって形成されている。この材料としては、例えばガラスが採用されている。個別ピン１３１，１３２は、絶縁材１１７，１１８によってベース１１１に対して電気的に絶縁された状態でベース１１１に支持されている。
【0026】
図２に示すように、個別ピン１３１は、接続部１３１Ａおよび端子部１３１Ｂを有する。接続部１３１Ａは、ベース１１１の表面１１１Ａから突出した部分である。接続部１３１Ａは、第１ワイヤＷＡを介して半導体発光装置１０と接続される部分を含む。端子部１３１Ｂは、ベース１１１の裏面１１１Ｂから突出した部分である。端子部１３１Ｂは、半導体発光モジュール１００を実装基板等に実装する際に用いられる。個別ピン１３１の長さは、例えば９．０ｍｍ程度である。接続部１３１Ａの長さは、１．５ｍｍ程度である。端子部１３１Ｂの長さは、６．５ｍｍ程度である。
【0027】
個別ピン１３２は、接続部１３２Ａおよび端子部１３２Ｂを有する。接続部１３２Ａは、ベース１１１の表面１１１Ａから突出した部分である。接続部１３２Ａの長さは、個別ピン１３１の接続部１３１Ａの長さよりも短い。接続部１３２Ａは、例えば受光素子を搭載した場合にワイヤを介して受光素子と接続される部分である。端子部１３２Ｂは、半導体発光装置１０を実装基板等に実装する際に用いられる。個別ピン１３２の長さは、８．０ｍｍ程度である。接続部１３２Ａの長さは、０ｍｍ以上０．２ｍｍ程度である。端子部１３２Ｂの長さは、６．５ｍｍ程度である。
【0028】
共通ピン１３３は、ベース１１１に電気的に接続されている。共通ピン１３３は、ベース１１１の裏面１１１Ｂから突出している。一例では、ベース１１１の厚さ方向から視て、共通ピン１３３は、ヒートシンク１１２と重なる位置に配置されている。共通ピン１３３は、例えば銀ろう付け、抵抗溶接等によってベース１１１に接合されている。
【0029】
共通ピン１３３は、ベース１１１およびヒートシンク１１２を介して半導体発光装置１０と電気的に接続されている。また、個別ピン１３１は、第１ワイヤＷＡを介して半導体発光装置１０と電気的に接続されている。このため、共通ピン１３３、半導体発光装置１０、および個別ピン１３１によって半導体発光素子３０に電流を供給する導電経路が形成される。
【0030】
［半導体発光装置の構成］
図３～図７を参照して、半導体発光装置１０の構成の一例について説明する。図３は、半導体発光装置１０の半導体基板２０の平面構造を示している。図４は、半導体発光装置１０の平面構造を示している。図５は、図４のＦ５－Ｆ５線で切った断面構造であって、半導体発光素子３０およびその周辺の断面構造を示している。図６は、図４のＦ６－Ｆ６線で切った断面構造であって、後述するワイヤ配線層５０およびその周辺の断面構造を示している。図７は、図４のＦ７－Ｆ７線で切った断面構造であって、後述する検出配線層６０およびその周辺の断面構造を示している。
図３～図７を参照して、半導体発光装置１０の構成の一例について説明する。図３は、半導体発光装置１０の半導体基板２０の平面構造を示している。図４は、半導体発光装置１０の平面構造を示している。図５は、図４のＦ５－Ｆ５線で切った断面構造であって、半導体発光素子３０およびその周辺の断面構造を示している。図６は、図４のＦ６－Ｆ６線で切った断面構造であって、後述するワイヤ配線層５０およびその周辺の断面構造を示している。図７は、図４のＦ７－Ｆ７線で切った断面構造であって、後述する検出配線層６０およびその周辺の断面構造を示している。
【0031】
図３に示すように、半導体基板２０は、矩形平板状に形成されている。半導体基板２０の厚さ方向から視て、半導体基板２０は長手方向および短手方向を有する矩形状である。半導体基板２０は、長手方向がヒートシンク１１２（図２参照）の延びる方向と一致するようにヒートシンク１１２に取り付けられている。
【0032】
半導体基板２０は、その厚さ方向において互いに反対側を向く基板表面２１および基板裏面２２（図５参照）と、基板表面２１と基板裏面２２とを繋ぐ第１～第４基板側面２３～２６と、を有する。第１基板側面２３および第２基板側面２４は半導体基板２０の長手方向の両端面を構成し、第３基板側面２５および第４基板側面２６は半導体基板２０の短手方向の両端面を構成している。第１実施形態では、半導体基板２０はｎ型不純物を含む。ｎ型不純物として、例えばＰ（リン）、Ａｓ（ヒ素）等が用いられる。ｎ型不純物濃度は例えば１×１０１９ｃｍ－３以上３×１０１９ｃｍ－３以下である。なお、ｎ型不純物濃度は任意に変更可能である。
【0033】
半導体基板２０の基板表面２１には、表面酸化膜２７が形成されている。表面酸化膜２７は、例えばＳｉＯ２を含む材料によって形成されている。表面酸化膜２７は、基板表面２１の全面にわたり形成されている。表面酸化膜２７は、基板表面２１の一部を露出する第１開口部２７Ａおよび第２開口部２７Ｂを有する。
【0034】
第１開口部２７Ａは、半導体基板２０の長手方向において基板表面２１のうち第１基板側面２３寄りの端部に形成されている。第１開口部２７Ａは、基板表面２１の短手方向の中央に形成されている。半導体基板２０の厚さ方向から視て、第１開口部２７Ａは矩形状に形成されている。一例では、半導体基板２０の厚さ方向から視て、第１開口部２７Ａは長手方向および短手方向を有する矩形状に形成されている。第１開口部２７Ａは、その長手方向が半導体基板２０の長手方向に一致し、その短手方向が半導体基板２０の短手方向に一致するように形成されている。
【0035】
第２開口部２７Ｂは、半導体基板２０の長手方向において基板表面２１のうち第１開口部２７Ａよりも第２基板側面２４寄りの位置に形成されている。第２開口部２７Ｂは、半導体基板２０の短手方向において基板表面２１のうち第１開口部２７Ａよりも第４基板側面２６寄りの位置に形成されている。一例では、半導体基板２０の厚さ方向から視て、第２開口部２７Ｂは矩形状に形成されている。一例では、半導体基板２０の厚さ方向から視て、第２開口部２７Ｂは正方形状に形成されている。なお、第１開口部２７Ａおよび第２開口部２７Ｂの各々の形状は任意に変更可能である。また、第１開口部２７Ａおよび第２開口部２７Ｂの各々の位置は任意に変更可能である。
【0036】
半導体基板２０の基板表面２１には、表面配線層４０が形成されている。つまり、半導体発光装置１０は、基板表面２１に形成された表面配線層４０を備えるといえる。表面配線層４０は、第１開口部２７Ａ内に配置されている。このため、表面配線層４０は、半導体基板２０の長手方向において基板表面２１のうち第１基板側面２３寄りの端部に配置されているといえる。表面配線層４０は、基板表面２１の短手方向の中央に配置されているといえる。
【0037】
図５に示すように、表面配線層４０は、基板表面２１に接している。このため、表面配線層４０は、半導体基板２０と電気的に接続されている。一例では、表面配線層４０と半導体基板２０とは、オーミック接触を形成している。
【0038】
図３に示すように、半導体基板２０の厚さ方向から視て、表面配線層４０は矩形状に形成されている。一例では、表面配線層４０は、長手方向および短手方向を有する矩形状である。表面配線層４０は、その長手方向が半導体基板２０の長手方向と一致し、その短手方向が半導体基板２０の短手方向と一致するように形成されている。一例では、半導体基板２０の厚さ方向から視て、表面配線層４０は、第１開口部２７Ａよりも一回り小さい。表面配線層４０は、Ａｌを含む材料によって形成されている。表面配線層４０の詳細な構成については後述する。
【0039】
なお、表面配線層４０の位置は任意に変更可能である。このため、表面配線層４０の配置位置に応じて第１開口部２７Ａが形成される。また、半導体基板２０の厚さ方向から視た表面配線層４０の形状は任意に変更可能である。
【0040】
また、半導体基板２０の基板表面２１には、ワイヤ配線層５０が形成されている。つまり、半導体発光装置１０は、ワイヤ配線層５０を備えるといえる。ワイヤ配線層５０は、表面酸化膜２７の第１開口部２７Ａおよび第２開口部２７Ｂとは異なる位置に形成されている。
【0041】
図６に示すように、ワイヤ配線層５０は、表面酸化膜２７上に形成されている。このため、ワイヤ配線層５０は、基板表面２１の上に形成されているともいえる。ワイヤ配線層５０と半導体基板２０との間に表面酸化膜２７が介在するため、ワイヤ配線層５０は、半導体基板２０と電気的に絶縁されている。ワイヤ配線層５０は、例えばＡｌを含む材料によって形成されている。一例では、ワイヤ配線層５０は、Ａｌ層である。
【0042】
図３に示すように、ワイヤ配線層５０は、半導体基板２０の厚さ方向から視て、Ｌ字状に形成されている。ワイヤ配線層５０は、第１ワイヤボンディング領域５１および第２ワイヤボンディング領域５２に区分することができる。
【0043】
第１ワイヤボンディング領域５１は、半導体基板２０の長手方向の中央よりも第２基板側面２４寄りに配置されている。第１ワイヤボンディング領域５１は、半導体基板２０の長手方向の中央と第２基板側面２４との間の領域の大部分にわたり形成されている。第１ワイヤボンディング領域５１は、表面配線層４０よりも第２基板側面２４寄りに配置されている。半導体基板２０の厚さ方向から視て、第１ワイヤボンディング領域５１は、略矩形状に形成されている。一例では、半導体基板２０の厚さ方向から視て、第１ワイヤボンディング領域５１は、半導体基板２０の短手方向が長手方向となり、半導体基板２０の長手方向が短手方向となる矩形状に形成されている。
【0044】
第２ワイヤボンディング領域５２は、第１ワイヤボンディング領域５１のうち第１基板側面２３かつ第３基板側面２５寄りの端部から第１基板側面２３に向けて延びている。このため、第２ワイヤボンディング領域５２は、表面配線層４０よりも第３基板側面２５寄りの位置に形成されている。半導体基板２０の短手方向から視て、第２ワイヤボンディング領域５２の先端部は、表面配線層４０と重なる位置に形成されている。
【0045】
半導体基板２０の厚さ方向から視て、第２ワイヤボンディング領域５２は、その長手方向が半導体基板２０の長手方向と一致し、その短手方向が半導体基板２０の短手方向と一致する矩形状に形成されている。一例では、第２ワイヤボンディング領域５２の幅寸法（第２ワイヤボンディング領域５２の短手方向の寸法）は、表面配線層４０の幅寸法（表面配線層４０の短手方向の寸法）よりも大きい。なお、半導体基板２０の厚さ方向から視たワイヤ配線層５０の形状は任意に変更可能である。
【0046】
また、半導体基板２０の基板表面２１には、検出配線層６０が形成されている。つまり、半導体発光装置１０は、基板表面２１に形成された検出配線層６０を備えるといえる。検出配線層６０は、半導体発光装置１０の電気的特性を検出するための配線層である。検出配線層６０は、第２開口部２７Ｂ内に配置されている。このため、検出配線層６０は、半導体基板２０の長手方向において基板表面２１のうち表面配線層４０よりも第２基板側面２４寄りの位置に形成されているといえる。一例では、検出配線層６０は、半導体基板２０の短手方向において基板表面２１のうち表面配線層４０よりも第４基板側面２６寄りの位置に形成されているといえる。一例では、半導体基板２０の短手方向から視て、検出配線層６０は、第２ワイヤボンディング領域５２と重なる位置に形成されている。
【0047】
半導体基板２０の厚さ方向から視て、検出配線層６０は矩形状に形成されている。一例では、半導体基板２０の厚さ方向から視て、検出配線層６０は正方形である。半導体基板２０の厚さ方向から視て、検出配線層６０は、表面酸化膜２７の第２開口部２７Ｂよりも一回り小さい。なお、検出配線層６０の位置は任意に変更可能である。このため、検出配線層６０の位置に応じて第２開口部２７Ｂが形成される。
【0048】
図７に示すように、検出配線層６０は、基板表面２１に接している。このため、表面配線層４０は、半導体基板２０と電気的に接続されている。一例では、表面配線層４０と半導体基板２０とは、オーミック接触を形成している。検出配線層６０は、例えばＡｌを含む材料によって形成されている。一例では、検出配線層６０は、ワイヤ配線層５０と同じ組成によって形成されている。一例では、検出配線層６０は、Ａｌ層である。
【0049】
図５に示すように、半導体基板２０の基板裏面２２には、裏面配線層７０が形成されている。つまり、半導体発光装置１０は、基板裏面２２に形成された裏面配線層７０を備えるといえる。裏面配線層７０は、例えば基板裏面２２の全体にわたり形成されている。なお、裏面配線層７０は、基板裏面２２に対して部分的に形成されていてもよい。
【0050】
裏面配線層７０は、基板裏面２２に接している。このため、裏面配線層７０は、半導体基板２０と電気的に接続されている。一例では、裏面配線層７０と半導体基板２０とはオーミック接触を形成している。裏面配線層７０は、例えば表面配線層４０とは異なる材料によって形成されている。一例では、裏面配線層７０は、Ａｕ（金）を含む材料によって形成されている。裏面配線層７０は、半導体基板２０を介して表面配線層４０と電気的に接続されているといえる。
【0051】
表面配線層４０には、半導体発光素子３０が接合されている。つまり、半導体発光装置１０は、表面配線層４０に接合された半導体発光素子３０を備えるといえる。半導体発光素子３０は、表面配線層４０と電気的に接続されている。
【0052】
図４に示すように、半導体発光素子３０は、第２ワイヤＷＢによってワイヤ配線層５０と電気的に接続されている。第２ワイヤＷＢは、ワイヤ配線層５０の第２ワイヤボンディング領域５２に接合されている。より詳細には、第２ワイヤＷＢは、第２ワイヤボンディング領域５２のうち半導体発光素子３０の近くの領域に接合されている。ここで、第２ワイヤＷＢは「ワイヤ」に対応している。
【0053】
なお、第１ワイヤＷＡは、ワイヤ配線層５０の第１ワイヤボンディング領域５１に接合されている。より詳細には、第１ワイヤＷＡは、第１ワイヤボンディング領域５１のうち第４基板側面２６寄りの領域に接合されている。
【0054】
［半導体発光素子の構成］
図８および図９を参照して、半導体発光素子３０の構成の一例について説明する。図８は、半導体発光素子３０の斜視構造を示している。図９は、図８のＦ９－Ｆ９線で切った半導体発光素子３０の断面構造を示している。
図８および図９を参照して、半導体発光素子３０の構成の一例について説明する。図８は、半導体発光素子３０の斜視構造を示している。図９は、図８のＦ９－Ｆ９線で切った半導体発光素子３０の断面構造を示している。
【0055】
図８に示すように、半導体発光素子３０は、その厚さ方向において互いに反対側を向く素子表面３１および素子裏面３２を有する。半導体発光素子３０が表面配線層４０に接合された状態（図４参照）において、素子表面３１は半導体基板２０の基板表面２１（図５参照）と同じ側を向き、素子裏面３２は基板裏面２２（図５参照）と同じ側を向いている。また、半導体発光素子３０は、素子基板３３、発光部３４、絶縁膜３５、素子表面電極３６、および素子裏面電極３７を有する。
【0056】
素子基板３３は、例えば長方形板状に形成されている。素子基板３３は、例えばＧａＡｓ（ガリウムヒ素）を含むｎ型の半導体基板（ｎ－ＧａＡｓ基板）によって構成されている。素子基板３３は、ｎ型不純物として例えばＳｉ、Ｔｅ（テルル）、およびＳｅ（セレン）の少なくとも１種を含む。素子基板３３は、その厚さ方向において互いに反対側を向く基板表面３３Ａおよび基板裏面３３Ｂを有する。基板表面３３Ａは半導体基板２０の基板表面２１（図５参照）と同じ側を向き、基板裏面３３Ｂは半導体基板２０の基板裏面２２（図５参照）と同じ側を向いている。
【0057】
発光部３４は、素子基板３３の基板表面３３Ａに設けられている。発光部３４は、基板表面３３Ａから基板裏面３３Ｂとは反対側に向けて突出している。発光部３４は、メサ構造を有し、素子基板３３の長手方向から視て、基板表面３３Ａから突出した台形状（リッジ状）に形成されている。
【0058】
図８に示すように、発光部３４は、電極接続面３４Ａ、基板接続面３４Ｂ、発光部端面３４Ｃ，３４Ｄ、および発光部側面３４Ｅ，３４Ｆを有する。
電極接続面３４Ａは基板表面３３Ａと同じ側を向いている。電極接続面３４Ａは、台形状の発光部３４の上底を構成している。電極接続面３４Ａは、素子基板３３の厚さ方向において、基板表面３３Ａに対して離隔して配置されている。基板接続面３４Ｂは、素子基板３３の側を向いており、基板表面３３Ａに接続されている。基板接続面３４Ｂは、台形状の発光部３４の下底を構成している。このため、電極接続面３４Ａの幅寸法が基板接続面３４Ｂの幅寸法よりも小さくなる。
電極接続面３４Ａは基板表面３３Ａと同じ側を向いている。電極接続面３４Ａは、台形状の発光部３４の上底を構成している。電極接続面３４Ａは、素子基板３３の厚さ方向において、基板表面３３Ａに対して離隔して配置されている。基板接続面３４Ｂは、素子基板３３の側を向いており、基板表面３３Ａに接続されている。基板接続面３４Ｂは、台形状の発光部３４の下底を構成している。このため、電極接続面３４Ａの幅寸法が基板接続面３４Ｂの幅寸法よりも小さくなる。
【0059】
発光部端面３４Ｃ，３４Ｄおよび発光部側面３４Ｅ，３４Ｆは、電極接続面３４Ａと基板接続面３４Ｂとを繋ぐ面を構成している。発光部側面３４Ｅ，３４Ｆは、台形状の発光部３４の傾斜側面を構成している。発光部端面３４Ｃ，３４Ｄは、発光部３４の長手方向の両端面を構成している。発光部３４の長手方向から視て、発光部端面３４Ｃ，３４Ｄは台形状（リッジ状）に形成されている。発光部端面３４Ｃ，３４Ｄは、共振器端面を構成している。一例では、発光部３４は、発光部端面３４Ｃからレーザ光ＬＸを出射するように構成されている。なお、レーザ光ＬＸは、図２に示す透光板１２５を通過する。
【0060】
図９に示すように、発光部３４は、素子基板３３の基板表面３３Ａの上に積層された発光ユニット３８を含む。発光ユニット３８は、正孔および電子の結合によって光を生成する。一例では、発光部３４は、３つの発光ユニット３８を有する。なお、発光部３４は、少なくとも１つの発光ユニット３８を有する構成であってもよい。つまり、発光ユニット３８の数は、１つ、２つ、または４つ以上であってもよい。
【0061】
発光部３４は、互いに隣り合う発光ユニット３８の間に配置されたトンネル層３９を含む。トンネル層３９は、トンネル効果に起因するトンネル電流を生成し、発光ユニット３８に供給する。一例では、発光部３４は、２つのトンネル層３９を含む。トンネル層３９は、互いに隣り合う２つの発光ユニット３８の間に配置されている。なお、トンネル層３９の数は、発光ユニット３８の数に応じて変更されてよい。
【0062】
絶縁膜３５は、素子基板３３の基板表面３３Ａの一部を覆うように形成されている。また、絶縁膜３５は、発光部３４を覆うように形成されている。一例では、絶縁膜３５は、発光部３４の電極接続面３４Ａと発光部側面３４Ｅ，３４Ｆとを覆うように形成されている。絶縁膜３５は、素子基板３３の基板表面３３Ａを覆う基板被覆部３５Ａ，３５Ｂと、発光部３４を覆う発光部被覆部３５Ｃと、を有する。絶縁膜３５は、例えばＳｉＮ（窒化シリコン）、ＳｉＯ２等によって形成されている。
【0063】
素子表面電極３６は、電極接続面３４Ａを覆う絶縁膜３５の上面３５Ｄに設けられている。電極接続面３４Ａを覆う絶縁膜３５は、電極接続面３４Ａの一部を露出する第１開口部３５Ｅを有する。素子表面電極３６は、第１電極層と第２電極層とを含む。第１電極層と第２電極層とは、電極接続面３４Ａの側からこの順番で積層されている。第１電極層は、例えばＴｉ（チタン）／Ａｕによって構成されている。第２電極層は、例えばＡｕを含むめっき層である。絶縁膜３５の上面３５Ｄおよび素子表面電極３６の上面は、半導体発光素子３０の素子表面３１を構成している。
【0064】
素子裏面電極３７は、素子基板３３の基板裏面３３Ｂに設けられている。一例では、素子裏面電極３７は、基板裏面３３Ｂの全体を覆っている。素子裏面電極３７は、素子基板３３に電気的に接続されている。素子裏面電極３７は、半導体発光素子３０の素子裏面３２を構成している。
【0065】
素子裏面電極３７は、複数の電極層によって構成されていてもよい。一例では、素子裏面電極３７は、Ｎｉ（ニッケル）層、ＡｕＧｅ（金－ゲルマニウム合金）層、Ｔｉ層、およびＡｕ層のうち少なくとも１つを含んでいてもよい。一例では、素子裏面電極３７は、基板裏面３３Ｂから順に積層されたＮｉ層、ＡｕＧｅ層、Ｔｉ層、およびＡｕ層を含んでいてもよい。
【0066】
なお、半導体発光素子３０の構成は、図８および図９に示す半導体発光素子３０の構成に限られない。半導体発光素子３０の構成は任意に変更可能である。一例では、半導体発光素子３０の発光部３４は、素子基板３３の長手方向から視て、台形状に限られず、矩形状であってもよい。また、半導体発光素子３０は、素子基板３３の長手方向から視て、矩形状であってもよい。
【0067】
［表面配線層の詳細な断面構造］
図５を参照して、表面配線層４０の詳細な構成について説明する。
図５に示すように、表面配線層４０は、第１配線層４１および第２配線層４２を含む。第１配線層４１および第２配線層４２は、基板表面２１側からこの順に積層されている。
図５を参照して、表面配線層４０の詳細な構成について説明する。
図５に示すように、表面配線層４０は、第１配線層４１および第２配線層４２を含む。第１配線層４１および第２配線層４２は、基板表面２１側からこの順に積層されている。
【0068】
第１配線層４１は、半導体基板２０の基板表面２１と接している。第１配線層４１は、Ｔｉを含む材料によって形成されている。一例では、第１配線層４１は、Ｔｉ層である。
第１配線層４１は、半導体基板２０とオーミック接触を形成している。より詳細には、第１配線層４１は、半導体基板２０の電子親和力よりも仕事関数が小さい。より詳細には、半導体基板２０はｎ型不純物を含むＳｉ基板であり、電子親和力が４．０５ｅＶとなる。一方、Ｔｉ層である第１配線層４１の仕事関数は３．９ｅＶとなる。金属層である第１配線層４１においては、仕事関数は電子親和力と一致する。
第１配線層４１は、半導体基板２０とオーミック接触を形成している。より詳細には、第１配線層４１は、半導体基板２０の電子親和力よりも仕事関数が小さい。より詳細には、半導体基板２０はｎ型不純物を含むＳｉ基板であり、電子親和力が４．０５ｅＶとなる。一方、Ｔｉ層である第１配線層４１の仕事関数は３．９ｅＶとなる。金属層である第１配線層４１においては、仕事関数は電子親和力と一致する。
【0069】
第２配線層４２は、第１配線層４１上において第１配線層４１と接している。第２配線層４２は、第１配線層４１とは異なる組成によって形成されている。第２配線層４２は、例えばＡｌを含む材料によって形成されている。一例では、第２配線層４２は、Ａｌ層である。Ａｌ層である第２配線層４２の仕事関数は４．２ｅＶであり、半導体基板２０の電子親和力（４．０５ｅＶ）よりも大きい。
【0070】
第１配線層４１がＴｉ層であり、第２配線層４２がＡｌ層であるため、第１配線層４１の熱伝導率は、第２配線層４２の熱伝導率よりも小さい。また第１配線層４１の電気抵抗は、第２配線層４２の電気抵抗よりも大きい。このため、第１配線層４１の厚さＴ１は、第２配線層４２の厚さＴ２よりも薄いことが好ましい。第１配線層４１の厚さＴ１は、第２配線層４２の厚さＴ２の１／２よりも薄いことが好ましい。第１配線層４１の厚さＴ１は、第２配線層４２の厚さＴ２の１／１０よりも薄いことが好ましい。第１配線層４１の厚さＴ１は、第２配線層４２の厚さＴ２の１／５０よりも薄いことが好ましい。第１配線層４１の厚さＴ１は、第２配線層４２の厚さＴ２の１／１００以下であることが好ましい。第１配線層４１の厚さＴ１は、第２配線層４２の厚さＴ２の１／２００以下であることが好ましい。第１配線層４１の厚さＴ１は、第２配線層４２の厚さＴ２の１／３００以上であることが好ましい。一例では、第１配線層４１の厚さＴ１は、１０ｎｍ以上３００ｎｍ以下である。一例では、第２配線層４２の厚さＴ２は、１５０００ｎｍ以上３００００ｎｍ以下である。また一例では、第１配線層４１の厚さＴ１は、表面酸化膜２７の厚さＴ５と等しい。なお、第１配線層４１の厚さＴ１は任意に変更可能である。一例では、第１配線層４１の厚さＴ１は、表面酸化膜２７の厚さＴ５よりも薄くてもよい。
【0071】
一例では、第１配線層４１の幅寸法Ｗ１は、半導体発光素子３０の幅寸法Ｗ５と等しい。ここで、第１配線層４１の幅寸法Ｗ１は、表面配線層４０の厚さ方向と直交する方向における第１配線層４１の大きさによって定義できる。一例では、第１配線層４１の幅寸法Ｗ１は、表面配線層４０の短手方向における第１配線層４１の大きさによって定義できる。また、半導体発光素子３０の幅寸法Ｗ５は、半導体発光素子３０の短手方向における大きさ、一例では素子基板３３の短手方向における半導体発光素子３０の大きさによって定義できる。また、第１配線層４１の幅寸法Ｗ１と半導体発光素子３０の幅寸法Ｗ５との差が例えば半導体発光素子３０の幅寸法Ｗ５の１０％以内であれば、第１配線層４１の幅寸法Ｗ１が半導体発光素子３０の幅寸法Ｗ５と等しいといえる。
【0072】
第２配線層４２の厚さＴ２は、第１配線層４１の厚さＴ１よりも厚い。第２配線層４２の厚さＴ２は、表面酸化膜２７の厚さＴ５よりも厚い。第２配線層４２の幅寸法Ｗ２は、第１配線層４１の幅寸法Ｗ１と等しい。第２配線層４２の幅寸法Ｗ２は、半導体発光素子３０の幅寸法Ｗ５と等しい。ここで、第２配線層４２の幅寸法Ｗ２は、表面配線層４０の厚さ方向と直交する方向における第２配線層４２の大きさによって定義できる。一例では、第２配線層４２の幅寸法Ｗ２は、表面配線層４０の短手方向における第２配線層４２の大きさによって定義できる。また、第２配線層４２の幅寸法Ｗ２と第１配線層４１の幅寸法Ｗ１との差が例えば第２配線層４２の幅寸法Ｗ２の１０％以内であれば、第２配線層４２の幅寸法Ｗ２が第１配線層４１の幅寸法Ｗ１と等しいといえる。また、第２配線層４２の幅寸法Ｗ２と半導体発光素子３０の幅寸法Ｗ５との差が例えば半導体発光素子３０の幅寸法Ｗ５の１０％以内であれば、第２配線層４２の幅寸法Ｗ２が半導体発光素子３０の幅寸法Ｗ５と等しいといえる。
【0073】
図示していないが、第２配線層４２の長さ寸法は、第１配線層４１の長さ寸法と等しい。ここで、第２配線層４２の長さ寸法は、表面配線層４０の厚さ方向に直交する方向における第２配線層４２の大きさによって定義できる。一例では、第２配線層４２の長さ寸法は、表面配線層４０の長手方向における第２配線層４２の大きさによって定義できる。また、第１配線層４１の長さ寸法は、表面配線層４０の厚さ方向に直交する方向における第１配線層４１の大きさによって定義できる。一例では、第１配線層４１の長さ寸法は、表面配線層４０の長手方向における第１配線層４１の大きさによって定義できる。また、第２配線層４２の長さ寸法と第１配線層４１の長さ寸法との差が例えば第２配線層４２の長さ寸法の１０％以内であれば、第２配線層４２の長さ寸法が第１配線層４１の長さ寸法と等しいといえる。
【0074】
［ワイヤ配線層の詳細な断面構造］
図６に示すように、ワイヤ配線層５０の厚さＴ６は、表面酸化膜２７の厚さＴ５よりも厚い。ワイヤ配線層５０は、第２配線層４２と同じ組成によって形成されている。ワイヤ配線層５０の厚さＴ６は、第２配線層４２（図５参照）の厚さＴ２と等しい。ここで、ワイヤ配線層５０の厚さＴ６と第２配線層４２の厚さＴ２との差が例えば第２配線層４２の厚さＴ２の１０％以内であれば、ワイヤ配線層５０の厚さＴ６が第２配線層４２の厚さＴ２と等しいといえる。
図６に示すように、ワイヤ配線層５０の厚さＴ６は、表面酸化膜２７の厚さＴ５よりも厚い。ワイヤ配線層５０は、第２配線層４２と同じ組成によって形成されている。ワイヤ配線層５０の厚さＴ６は、第２配線層４２（図５参照）の厚さＴ２と等しい。ここで、ワイヤ配線層５０の厚さＴ６と第２配線層４２の厚さＴ２との差が例えば第２配線層４２の厚さＴ２の１０％以内であれば、ワイヤ配線層５０の厚さＴ６が第２配線層４２の厚さＴ２と等しいといえる。
【0075】
ワイヤ配線層５０上には、ワイヤ配線層５０と接するように酸化膜５３が形成されている。より詳細には、ワイヤ配線層５０は、半導体基板２０の基板表面２１と同じ側を向く層表面５４を含む。層表面５４には、酸化膜５３が形成されている。酸化膜５３は、例えばＡｌ２Ｏ３（アルミナ）を含む材料によって形成されている。つまり、酸化膜５３は、ワイヤ配線層５０が自然酸化することによって形成された膜（自然酸化膜）である。このため、酸化膜５３の厚さＴ７は、ワイヤ配線層５０の厚さＴ６よりも薄い。酸化膜５３の厚さＴ７は、表面酸化膜２７の厚さＴ５よりも薄い。一例では、酸化膜５３の厚さＴ７は、２ｎｍ以上６ｎｍ以下である。なお、酸化膜５３は、アルミナに限られず、ＡｌＯを含む材料によって形成されていてよい。
【0076】
図３に示すとおり、ワイヤ配線層５０には、第１ワイヤＷＡおよび第２ワイヤＷＢが接合されている。第１ワイヤＷＡおよび第２ワイヤＷＢは、ワイヤボンディング装置によってワイヤ配線層５０に接合されたボンディングワイヤである。図６に示すように、第２ワイヤＷＢは、ワイヤ配線層５０に接合する際の圧力によって酸化膜５３を貫通してワイヤ配線層５０の層表面５４に接合されている。なお、図６では図示していないが、第１ワイヤＷＡも同様に酸化膜５３を貫通してワイヤ配線層５０の層表面５４に接合されている。
【0077】
［検出配線層の詳細な断面構造］
図７に示すように、検出配線層６０の厚さＴ８は、表面酸化膜２７の厚さＴ５よりも厚い。検出配線層６０は、第１検出層６１および第２検出層６２を含む。第１検出層６１および第２検出層６２は、基板表面２１側からこの順に積層されている。
図７に示すように、検出配線層６０の厚さＴ８は、表面酸化膜２７の厚さＴ５よりも厚い。検出配線層６０は、第１検出層６１および第２検出層６２を含む。第１検出層６１および第２検出層６２は、基板表面２１側からこの順に積層されている。
【0078】
第１検出層６１は、半導体基板２０の基板表面２１と接している。より詳細には、第１検出層６１は、半導体基板２０とオーミック接触を形成している。第１検出層６１は、Ｔｉを含む材料によって形成されている。一例では、第１検出層６１は、Ｔｉ層である。このように、第１検出層６１は、第１配線層４１と同じ組成によって構成されている。
【0079】
第１検出層６１の厚さＴ９は、第１配線層４１の厚さＴ１（図５参照）と等しい。ここで、第１検出層６１の厚さＴ９と第１配線層４１の厚さＴ１との差が例えば第１配線層４１の厚さＴ１の１０％以内であれば、第１検出層６１の厚さＴ９が第１配線層４１の厚さＴ１と等しいといえる。
【0080】
第１検出層６１の厚さＴ９は、表面酸化膜２７の厚さＴ５と等しい。なお、第１検出層６１の厚さＴ９は任意に変更可能である。一例では、第１検出層６１の厚さＴ９は、表面酸化膜２７の厚さＴ５よりも薄くてもよい。
【0081】
第２検出層６２は、第１検出層６１上において第１検出層６１と接している。第２検出層６２は、Ａｌを含む材料によって形成されている。つまり、第２検出層６２は、第１検出層６１とは異なる組成によって形成されている。一例では、第２検出層６２は、Ａｌ層である。このように、第２検出層６２は、第２配線層４２と同じ組成によって形成されている。
【0082】
第２検出層６２の厚さＴ１０は、第１検出層６１の厚さＴ９よりも厚い。第２検出層６２の厚さＴ１０は、表面酸化膜２７の厚さＴ５よりも厚い。第２検出層６２の厚さＴ１０は、第２配線層４２の厚さＴ２と等しい。ここで、第２検出層６２の厚さＴ１０と第２配線層４２の厚さＴ２との差が例えば第２配線層４２の厚さＴ２の１０％以内であれば、第２検出層６２の厚さＴ１０が第２配線層４２の厚さＴ２と等しいといえる。
【0083】
第２検出層６２の幅寸法Ｗ４は、第１検出層６１の幅寸法Ｗ３と等しい。ここで、第２検出層６２の幅寸法Ｗ４は、表面配線層４０の厚さ方向と直交する方向における第２検出層６２の大きさによって定義できる。一例では、第２検出層６２の幅寸法Ｗ４は、表面配線層４０の短手方向における第２検出層６２の大きさによって定義できる。第１検出層６１の幅寸法Ｗ３は、表面配線層４０の厚さ方向と直交する方向における第１検出層６１の大きさによって定義できる。一例では、第１検出層６１の幅寸法Ｗ３は、表面配線層４０の短手方向における第１検出層６１の大きさによって定義できる。また、第２検出層６２の幅寸法Ｗ４と第１検出層６１の幅寸法Ｗ３との差が例えば第２検出層６２の幅寸法Ｗ４の１０％以内であれば、第２検出層６２の幅寸法Ｗ４が第１検出層６１の幅寸法Ｗ１と等しいといえる。
【0084】
検出配線層６０上には、検出配線層６０と接するように酸化膜６３が形成されている。より詳細には、検出配線層６０は、半導体基板２０の基板表面２１と同じ側を向く層表面６４を含む。層表面６４には、酸化膜６３が形成されている。酸化膜６３は、例えばＡｌ２Ｏ３（アルミナ）を含む材料によって形成されている。つまり、酸化膜６３は、検出配線層６０が自然酸化することによって形成された膜（自然酸化膜）である。このため、酸化膜６３の厚さＴ１１は、検出配線層６０の厚さＴ８よりも薄い。酸化膜６３の厚さＴ１１は、表面酸化膜２７の厚さＴ５よりも薄い。一例では、酸化膜６３の厚さＴ１１は、２ｎｍ以上６ｎｍ以下である。なお、酸化膜６３は、アルミナに限られず、ＡｌＯを含む材料によって形成されていてよい。
【0085】
図示していないが、第２検出層６２の長さ寸法は、第１検出層６１の長さ寸法と等しい。ここで、第２検出層６２の長さ寸法は、表面配線層４０の厚さ方向に直交する方向における第２検出層６２の大きさによって定義できる。一例では、第２検出層６２の長さ寸法は、表面配線層４０の長手方向（半導体基板２０の長手方向）における第２検出層６２の大きさによって定義できる。また、第１検出層６１の長さ寸法は、表面配線層４０の厚さ方向に直交する方向における第１検出層６１の大きさによって定義できる。一例では、第１検出層６１の長さ寸法は、表面配線層４０の長手方向（半導体基板２０の長手方向）における第１検出層６１の大きさによって定義できる。また、第２検出層６２の長さ寸法と第１検出層６１の長さ寸法との差が例えば第２検出層６２の長さ寸法の１０％以内であれば、第２検出層６２の長さ寸法が第１検出層６１の長さ寸法と等しいといえる。
【0086】
［表面配線層と半導体発光素子との接合構造］
表面配線層４０と半導体発光素子３０との接合構造について詳細に説明する。
図５に示すように、表面配線層４０と半導体発光素子３０とは接合層８０によって接合されている。一例では、表面配線層４０と半導体発光素子３０とは共晶結合によって接合されている。つまり、半導体発光装置１０は、表面配線層４０と半導体発光素子３０とを接合する接合層８０を備えるといえる。接合層８０は、表面配線層４０上に形成されている。
表面配線層４０と半導体発光素子３０との接合構造について詳細に説明する。
図５に示すように、表面配線層４０と半導体発光素子３０とは接合層８０によって接合されている。一例では、表面配線層４０と半導体発光素子３０とは共晶結合によって接合されている。つまり、半導体発光装置１０は、表面配線層４０と半導体発光素子３０とを接合する接合層８０を備えるといえる。接合層８０は、表面配線層４０上に形成されている。
【0087】
第１接合層８１は、表面配線層４０の第２配線層４２上において第２配線層４２に接している。つまり、第１接合層８１と第２配線層４２との間には酸化膜（自然酸化膜）は介在していない。第１接合層８１は、第２接合層８２が表面配線層４０に拡散することを防止する拡散防止層である。第１接合層８１は、例えばＴｉを含む材料によって形成されている。一例では、第１接合層８１は、Ｔｉ層である。このように、第２配線層４２は、接合層８０に接している。
【0088】
第１接合層８１の厚さＴ３は、第２配線層４２の厚さＴ２よりも薄い。第１接合層８１の厚さＴ３は、第１配線層４１の厚さＴ１と等しい。ここで、第１接合層８１の厚さＴ３と第１配線層４１の厚さＴ１との差が例えば第１配線層４１の厚さＴ１の１０％以内であれば、第１接合層８１の厚さＴ３が第１配線層４１の厚さＴ１と等しいといえる。
【0089】
第１接合層８１の幅寸法Ｗ５は、第２配線層４２の幅寸法Ｗ２と等しい。第１接合層８１の幅寸法Ｗ５は、第１配線層４１の幅寸法Ｗ１と等しい。ここで、第１接合層８１の幅寸法Ｗ５と第１配線層４１の幅寸法Ｗ１との差が例えば第１接合層８１の幅寸法Ｗ５の１０％以内であれば、第１接合層８１の幅寸法Ｗ５が第１配線層４１の幅寸法Ｗ１と等しいといえる。
【0090】
第２接合層８２は、第１接合層８１上において第１接合層８１と接している。第２接合層８２は、ＡｕＳｎ（金－錫）を含む材料によって形成されている。一例では、第２接合層８２は、ＡｕＳｎ層である。
【0091】
第２接合層８２の厚さＴ４は、第１接合層８１の厚さＴ３よりも厚い。一例では、第２接合層８２の厚さＴ４は、第１配線層４１の厚さＴ１よりも厚い。一例では、第２接合層８２の厚さＴ４は、第２配線層４２の厚さＴ２よりも薄い。
【0092】
第２接合層８２の幅寸法Ｗ６は、第１配線層４１の幅寸法Ｗ１と等しい。一例では、第２接合層８２の幅寸法Ｗ６は、第１接合層８１の幅寸法Ｗ５と等しい。ここで、第２接合層８２の幅寸法Ｗ６は、表面配線層４０の厚さ方向と直交する方向における第２接合層８２の大きさによって定義できる。一例では、第２接合層８２の幅寸法Ｗ６は、表面配線層４０の短手方向における第２接合層８２の大きさによって定義できる。また、第２接合層８２の幅寸法Ｗ６と第１接合層８１の幅寸法Ｗ５との差が例えば第１接合層８１の幅寸法Ｗ５の１０％以下であれば、第２接合層８２の幅寸法Ｗ６が第１接合層８１の幅寸法Ｗ５と等しいといえる。
【0093】
半導体発光素子３０は、第２接合層８２上に配置されている。一例では、半導体発光素子３０の素子基板３３が第２接合層８２上に配置されている。素子基板３３の基板裏面３３Ｂに形成された素子裏面電極３７は、第２接合層８２上に第２接合層８２と接するように配置されている。これにより、素子裏面電極３７は、接合層８０を介して表面配線層４０と電気的に接続されている。
【0094】
一例では、半導体発光素子３０の幅寸法Ｗ７は、第１接合層８１の幅寸法Ｗ５と等しい。ここで、半導体発光素子３０の幅寸法Ｗ７と第１接合層８１の幅寸法Ｗ５との差が例えば半導体発光素子３０の幅寸法Ｗ７の１０％以下であれば、半導体発光素子３０の幅寸法Ｗ７が第１接合層８１の幅寸法Ｗ５と等しいといえる。
【0095】
一例では、半導体発光素子３０の幅寸法Ｗ７は、第２接合層８２の幅寸法Ｗ６と等しい。ここで、半導体発光素子３０の幅寸法Ｗ７と第２接合層８２の幅寸法Ｗ６との差が例えば半導体発光素子３０の幅寸法Ｗ７の１０％以下であれば、半導体発光素子３０の幅寸法Ｗ７が第２接合層８２の幅寸法Ｗ６と等しいといえる。
【0096】
［半導体発光装置の製造方法］
図１０～図２０を参照して、半導体発光装置１０の製造方法の一例について説明する。なお、説明の便宜上、以下では、半導体発光装置１０と同一の構成要素には同一の符号を付して説明する。
図１０～図２０を参照して、半導体発光装置１０の製造方法の一例について説明する。なお、説明の便宜上、以下では、半導体発光装置１０と同一の構成要素には同一の符号を付して説明する。
【0097】
半導体発光装置１０の製造方法は、半導体基板２０を用意する工程と、半導体基板２０の基板表面２１に表面配線層４０を蒸着する工程と、表面配線層４０上に接合層８０を蒸着する工程と、接合層８０によって表面配線層４０に半導体発光素子３０を接合する工程と、を主に備える。また、半導体発光装置１０の製造方法は、半導体基板２０の基板裏面２２に裏面配線層７０を蒸着する工程と、基板表面２１にワイヤ配線層５０を蒸着する工程と、基板表面２１に検出配線層６０を蒸着する工程と、を備える。
【0098】
図１０は、半導体基板２０を用意する工程を示している。図１０は、半導体基板２０の一部の断面構造を示している。半導体基板２０は、基板表面２１と、基板表面２１とは反対側の基板裏面２２を有する。半導体基板２０は、例えばＳｉ基板が用いられる。半導体基板２０は、ｎ型不純物を含む。ｎ型不純物としては、例えばＰ、Ａｓ等が用いられる。ｎ型不純物濃度は、例えば１×１０１９ｃｍ－３以上３×１０１９ｃｍ－３以下である。
【0099】
図１０に示すように、半導体基板２０を用意する工程において、半導体基板２０の基板表面２１上には、表面酸化膜２７が形成されている。表面酸化膜２７は、基板表面２１の全面にわたり形成される。表面酸化膜２７は、ＳｉＯ２によって形成されている。表面酸化膜２７は、例えば半導体基板２０の熱処理によって形成される。続いて、例えばエッチングによって表面酸化膜２７に第１開口部２７Ａおよび第２開口部２７Ｂ（図１５参照）が形成される。第１開口部２７Ａおよび第２開口部２７Ｂによって基板表面２１が露出している。なお、図１０では、第１開口部２７Ａが示されている。
【0100】
図１１および図１２は、図１０の次の工程における基板表面２１にワイヤ配線層５０を蒸着する工程を示している。図１１および図１２は、図１０とは異なり、半導体基板２０のワイヤ配線層５０が形成される領域のうちの一部の断面構造を示している。
【0101】
図１１に示すように、半導体発光装置１０の製造方法は、基板表面２１上にワイヤ用金属層８００を蒸着する工程を含む。つまり、基板表面２１にワイヤ配線層５０を形成する工程は、基板表面２１上にワイヤ用金属層８００を蒸着する工程を含む。
【0102】
一例では、基板表面２１上にワイヤ用金属層８００を蒸着する工程では、真空チャンバー（図示略）内に半導体基板２０を配置した状態で基板表面２１上にワイヤ用金属層８００を蒸着する。この工程では、物理蒸着法（Physical Vapor Deposition：ＰＶＤ）によって基板表面２１上にワイヤ用金属層８００を蒸着する。一例では、真空蒸着によって基板表面２１上にワイヤ用金属層８００を蒸着する。ワイヤ用金属層８００としては、例えばＡｌを含む材料によって形成されている。一例では、ワイヤ用金属層８００は、Ａｌ層である。なお、真空蒸着に代えて、スパッタリング法によって基板表面２１上にワイヤ用金属層８００を蒸着してもよい。
【0103】
ワイヤ用金属層８００は、半導体基板２０の厚さ方向から視て、基板表面２１の全体にわたり形成されている。より詳細には、ワイヤ用金属層８００は、表面酸化膜２７上において表面酸化膜２７と接するように形成されている。一方、ワイヤ用金属層８００は、表面酸化膜２７の第１開口部２７Ａおよび第２開口部２７Ｂ（図１５参照）に入り込んでいる。
【0104】
続いて、図１２に示すように、半導体発光装置１０の製造方法は、ワイヤ用金属層８００をパターニングする工程を含む。つまり、基板表面２１にワイヤ配線層５０を形成する工程は、ワイヤ用金属層８００をパターニングする工程を含む。図１２では、ワイヤ用金属層８００をパターニングすることによってワイヤ配線層５０が形成される工程が示されている。
【0105】
一例では、ワイヤ配線層５０に対応する領域の各々を覆うマスク（図示略）がワイヤ用金属層８００上に形成される。続いて、例えばエッチングによってマスクから露出したワイヤ用金属層８００が除去される。これにより、ワイヤ配線層５０が形成される。また、表面酸化膜２７の第１開口部２７Ａおよび第２開口部２７Ｂに入り込んだワイヤ用金属層８００もマスクから露出されるため、除去される。
【0106】
図１３は、図１２の次の工程における基板裏面２２に裏面配線層７０を蒸着する工程を示している。なお、基板裏面２２に裏面配線層７０を蒸着する工程は、基板表面２１にワイヤ配線層５０を蒸着する工程よりも前に実施されてもよい。
【0107】
基板裏面２２に裏面配線層７０を蒸着する工程では、例えば真空チャンバー内に半導体基板２０を配置した状態で基板裏面２２に裏面配線層７０を蒸着する。この工程では、ＰＶＤによって基板裏面２２に裏面配線層７０を蒸着する。一例では、真空蒸着によって基板裏面２２に裏面配線層７０を蒸着する。裏面配線層７０としては、例えばＡｕを含む材料によって形成されている。なお、真空蒸着に代えて、スパッタリング法によって基板裏面２２に裏面配線層７０を蒸着してもよい。
【0108】
図１４は、図１３の次の工程における熱処理によって裏面配線層７０と半導体基板２０とがオーミック接触を形成する工程を示している。
一例では、半導体基板２０を熱処理炉（図示略）によって予め設定された熱処理温度で加熱する。これにより、裏面配線層７０と半導体基板２０とが反応してシリサイド化する。その結果、裏面配線層７０と半導体基板２０とがオーミック接触を形成する。
一例では、半導体基板２０を熱処理炉（図示略）によって予め設定された熱処理温度で加熱する。これにより、裏面配線層７０と半導体基板２０とが反応してシリサイド化する。その結果、裏面配線層７０と半導体基板２０とがオーミック接触を形成する。
【0109】
図１４に示すように、半導体基板２０が加熱されることによって、ワイヤ配線層５０には表面酸化膜８１０が形成される。一方、裏面配線層７０はＡｕを含む材料によって形成されるため、酸化膜が形成されない。その後、図示していないが、半導体発光装置１０の製造方法は、半導体基板２０を洗浄する工程を備える。この工程では、図１４に示すワイヤ配線層５０に形成された表面酸化膜８１０が除去される。
【0110】
図１５および図１６は、図１４の次の工程における基板表面２１に表面配線層４０を形成する工程と、基板表面２１に検出配線層６０を形成する工程とを示している。図１７および図１８は、図１６の次の工程における表面配線層４０に接合層８０を形成する工程を示している。図１５～図１８に示す工程は、真空チャンバー内に半導体基板２０を配置した状態で実施する。つまり、表面配線層４０、検出配線層６０、および接合層８０を形成する過程において、半導体基板２０が大気に触れない環境が維持される。
【0111】
図１５および図１６に示すとおり、基板表面２１に表面配線層４０を形成する工程と、基板表面２１に検出配線層６０を形成する工程とは同時に実施される。
図１５に示すように、半導体発光装置１０の製造方法は、基板表面２１に第１配線層４１を形成する工程を含む。つまり、基板表面２１に表面配線層４０を形成する工程は、基板表面２１に第１配線層４１を形成する工程を含むといえる。
図１５に示すように、半導体発光装置１０の製造方法は、基板表面２１に第１配線層４１を形成する工程を含む。つまり、基板表面２１に表面配線層４０を形成する工程は、基板表面２１に第１配線層４１を形成する工程を含むといえる。
【0112】
一例では、表面酸化膜２７を覆うマスク８２０が形成される。マスク８２０は、表面酸化膜２７の第１開口部２７Ａと同じ位置に設けられた第１開口部８２１を有する。マスク８２０は、第１開口部２７Ａを部分的に覆っている。換言すると、マスク８２０は、第１開口部２７Ａから露出した基板表面２１を第１開口部８２１によって部分的に露出している。続いて、第１開口部８２１から露出した基板表面２１に例えばＰＶＤによってＴｉを含む材料を蒸着する。一例では、真空蒸着によって基板表面２１にＴｉを含む材料を蒸着する。これにより、基板表面２１に接する第１配線層４１が形成される。このように、基板表面２１に表面配線層４０を蒸着する工程は、Ｔｉを含む材料を基板表面２１に蒸着することによって第１配線層４１を形成する工程を含む。
【0113】
また、半導体発光装置１０の製造方法は、基板表面２１に第１検出層６１を形成する工程を含む。つまり、基板表面２１に検出配線層６０を蒸着する工程は、基板表面２１に第１検出層６１を形成する工程を含むといえる。
【0114】
マスク８２０は、表面酸化膜２７の第２開口部２７Ｂと同じ位置に設けられた第２開口部８２２を有する。マスク８２０は、第２開口部２７Ｂを部分的に覆っている。換言すると、マスク８２０は、第２開口部２７Ｂから露出した基板表面２１を第２開口部８２２によって部分的に露出している。そして、第２開口部８２２から露出した基板表面２１に例えばＰＶＤによってＴｉを含む材料を蒸着する。一例では、真空蒸着によって基板表面２１にＴｉを含む材料を蒸着する。これにより、基板表面２１に接する第１検出層６１が形成される。このように、基板表面２１に検出配線層６０を蒸着する工程は、Ｔｉを含む材料を基板表面２１に蒸着することによって第１検出層６１を形成する工程を含む。この工程は、Ｔｉを含む材料を基板表面２１に蒸着することによって第１配線層４１を形成する工程と同時に実施される。
【0115】
図１６に示すように、半導体発光装置１０の製造方法は、第１配線層４１上において第１配線層４１と接する第２配線層４２を形成する工程を含む。つまり、基板表面２１に表面配線層４０を蒸着する工程は、第１配線層４１上において第１配線層４１と接する第２配線層４２を形成する工程を含むといえる。
【0116】
一例では、マスク８２０の第１開口部８２１から露出した第１配線層４１に例えばＰＶＤによってＡｌを含む材料を蒸着する。一例では、真空蒸着によって第１配線層４１にＡｌを含む材料を蒸着する。これにより、第１配線層４１上において第１配線層４１に接する第２配線層４２が形成される。
【0117】
また、半導体発光装置１０の製造方法は、第１検出層６１上において第１検出層６１と接する第２検出層６２を形成する工程を含む。つまり、基板表面２１に検出配線層６０を蒸着する工程は、第１検出層６１上において第１検出層６１と接する第２検出層６２を形成する工程を含むといえる。
【0118】
一例では、マスク８２０の第２開口部８２２から露出した第１検出層６１に例えばＰＶＤによってＡｌを含む材料を蒸着する。一例では、真空蒸着によって第１検出層６１にＡｌを含む材料を蒸着する。これにより、第１検出層６１上において第１検出層６１に接する第２検出層６２が形成される。この工程は、Ａｌを含む材料を第１配線層４１に蒸着することによって第２配線層４２を形成する工程と同時に実施される。このように、検出配線層６０を形成する工程は、表面配線層４０を形成する工程と同時に実施される。以上の工程を経て、表面配線層４０および検出配線層６０が形成される。
【0119】
図１７に示すように、表面配線層４０に接合層８０を形成する工程は、第２配線層４２上に第２配線層４２と接するように第１接合層８１を蒸着する工程を含む。この工程では、マスク８２０の第１開口部８２１から露出した第２配線層４２にＴｉを含む材料を蒸着することによって第１接合層８１が形成される。つまり、第１接合層８１は、Ｔｉを含む材料によって形成されている。一例では、第１接合層８１は、Ｔｉ層である。第１接合層８１は、例えば第２配線層４２の上面の全体にわたり形成される。
【0120】
図１８に示すように、表面配線層４０に接合層８０を形成する工程は、第１接合層８１上に第１接合層８１と接するように第２接合層８２を蒸着する工程を含む。この工程では、マスク８２０の第１開口部８２１から露出した第１接合層８１にＡｕＳｎを含む材料を蒸着することによって第２接合層８２が形成される。つまり、第２接合層８２は、ＡｕＳｎを含む材料によって形成されている。一例では、第２接合層８２は、ＡｕＳｎ層である。第２接合層８２は、例えば第１接合層８１の上面の全体にわたり形成される。以上の工程を経て、接合層８０が形成される。
【0121】
このように、マスク８２０の第１開口部８２１から露出する部分において、第１配線層４１、第２配線層４２、第１接合層８１、および第２接合層８２が順に積層される。このため、第１配線層４１の幅寸法Ｗ１、第２配線層４２の幅寸法Ｗ２、第１接合層８１の幅寸法Ｗ５、および第２接合層８２の幅寸法Ｗ６は互いに等しくなる。また、図示していないが、第１配線層４１の長さ寸法、第２配線層４２の長さ寸法、第１接合層８１の長さ寸法、および第２接合層８２の長さ寸法は互いに等しくなる。
【0122】
また、表面配線層４０に接合層８０を形成する工程の実施後、マスク８２０が除去される。そして、半導体基板２０は真空チャンバーから取り出される。そして、半導体基板２０は次の工程で用いられる装置に搬送される。
【0123】
図１９は、図１８の次の工程における接合層８０によって表面配線層４０に半導体発光素子３０を接合する工程を示している。
一例では、まず半導体発光素子３０が接合層８０上に配置される。より詳細には、半導体発光素子３０の素子裏面電極３７が第２接合層８２と接するように半導体発光素子３０が接合層８０に配置される。続いて、リフロー処理によって第２接合層８２が溶融および固化することによって、素子裏面電極３７と第２接合層８２とが接合される。これにより、接合層８０によって表面配線層４０に半導体発光素子３０が接合される。以上の工程を経て、半導体発光装置１０が製造される。
一例では、まず半導体発光素子３０が接合層８０上に配置される。より詳細には、半導体発光素子３０の素子裏面電極３７が第２接合層８２と接するように半導体発光素子３０が接合層８０に配置される。続いて、リフロー処理によって第２接合層８２が溶融および固化することによって、素子裏面電極３７と第２接合層８２とが接合される。これにより、接合層８０によって表面配線層４０に半導体発光素子３０が接合される。以上の工程を経て、半導体発光装置１０が製造される。
【0124】
［作用］
図５、図２０、および図２１を参照して、第１実施形態の作用について説明する。
図２０は、第１比較例の半導体発光装置１０Ｘにおける表面配線層４０Ｘおよびその周辺の一部の断面構造を示している。図２１は、第２比較例の半導体発光装置１０Ｙにおける表面配線層４０Ｘおよびその周辺の一部の断面構造を示している。なお、各比較例の半導体発光装置１０Ｘ，１０Ｙでは、本実施形態の半導体発光装置１０と比較して、表面配線層４０Ｘの構成が主に異なる。このため、各比較例の半導体発光装置１０Ｘ，１０Ｙに関する説明において、本実施形態の半導体発光装置１０と共通の構成要素には同一符号を付す。
図５、図２０、および図２１を参照して、第１実施形態の作用について説明する。
図２０は、第１比較例の半導体発光装置１０Ｘにおける表面配線層４０Ｘおよびその周辺の一部の断面構造を示している。図２１は、第２比較例の半導体発光装置１０Ｙにおける表面配線層４０Ｘおよびその周辺の一部の断面構造を示している。なお、各比較例の半導体発光装置１０Ｘ，１０Ｙでは、本実施形態の半導体発光装置１０と比較して、表面配線層４０Ｘの構成が主に異なる。このため、各比較例の半導体発光装置１０Ｘ，１０Ｙに関する説明において、本実施形態の半導体発光装置１０と共通の構成要素には同一符号を付す。
【0125】
図２０に示すように、第１比較例の半導体発光装置１０Ｘにおいては、表面配線層４０Ｘは、Ａｌ層によって構成されている。ところで、半導体基板２０はｎ型不純物を含むので、Ａｌ層となる表面配線層４０Ｘは半導体基板２０の電子親和力よりも仕事関数が大きくなる。その結果、表面配線層４０Ｘと半導体基板２０とにショットキー接触が形成される。このため、表面配線層４０Ｘと半導体基板２０との間の電気抵抗が高くなる。
【0126】
そこで、図２１に示すように、第２比較例の半導体発光装置１０Ｙにおいては、熱処理によって表面配線層４０Ｘと半導体基板２０とにオーミック接触を形成している。この熱処理は、表面配線層４０Ｘの形成後、接合層８０を形成する前に実施される。そして、熱処理にともない表面配線層４０Ｘには酸化膜が形成されるが、洗浄工程によってその酸化膜は除去される。しかし、洗浄工程の後、接合層８０を形成する工程を実施するため、半導体基板２０を搬送する際に半導体基板２０は大気に触れる。これにより、表面配線層４０Ｘには酸化膜４３Ｘが形成される。第２比較例の半導体発光装置１０Ｙにおいては、接合層８０は、酸化膜４３Ｘ上に酸化膜４３Ｘと接するように蒸着されている。つまり、Ｔｉ層によって形成された第１接合層８１が酸化膜４３Ｘと接している。
【0127】
本願発明者は、各比較例の半導体発光装置１０Ｘ，１０Ｙに対して電流と電圧との関係（Ｉ－Ｖ特性）について実験し、以下の３つのＩ－Ｖ特性に関する現象を確認した。すなわち、本願発明者は、半導体発光装置１０Ｘ，１０Ｙにおいては、電流の増加に対する順方向電圧の増加量が予め設定された順方向電圧の増加量よりも高くなることを確認した。つまり、半導体発光装置１０Ｘ，１０Ｙは、半導体発光素子３０の順方向電圧、例えば閾値電流における順方向電圧（閾値電圧）や所定の光出力を出すときの順方向電圧（動作電圧）が高くなる。また本願発明者は、各比較例の半導体発光装置１０Ｘ，１０Ｙにおいては、電流を増加したときに順方向電圧が途中で急激に変化するような不安定な挙動になることを確認した。また本願発明者は、閾値電流において半導体発光装置１０Ｘ，１０Ｙの半導体発光素子３０が発光を開始せず、閾値電流よりも大きい順方向電流において突如、発光することを確認した。
【0128】
このような現象は、半導体基板２０から半導体発光素子３０に向けて電流が流れる導電経路における抵抗成分が大きいことが原因であると考えられる。つまり、第１比較例の半導体発光装置１０Ｘでは表面配線層４０Ｘと半導体基板２０とのショットキー接触に起因して半導体基板２０から半導体発光素子３０に向けて電流が流れる導電経路における抵抗成分が大きくなる。第２比較例の半導体発光装置１０Ｙでは、酸化膜４３Ｘが半導体基板２０から半導体発光素子３０に向けて電流が流れる導電経路における抵抗成分となる。これにより、半導体発光装置１０Ｘ，１０Ｙでは、半導体発光素子３０の動作電圧が大きくなったり、順方向電圧の挙動や発光が不安定になったりすると考えられる。
【0129】
図５に示すように、第１実施形態の半導体発光装置１０において、表面配線層４０は、Ｔｉを含み、基板表面２１に接する第１配線層４１と、Ａｌを含み、第１配線層４１に接する第２配線層４２とを含む。半導体基板２０は、ｎ型不純物を含む半導体基板である。Ｔｉを含む第１配線層４１は、半導体基板２０の電子親和力よりも仕事関数が小さくなるため、第１配線層４１と半導体基板２０とはオーミック接触を形成する。このように、熱処理を用いることなく、表面配線層４０と半導体基板２０とにオーミック接触を形成することができる。そして熱処理が用いられないため、表面配線層４０と接合層８０との間には、酸化膜４３Ｘ（図２１参照）が存在しない。つまり、第１実施形態では、半導体基板２０から半導体発光素子３０に向けて電流が流れる導電経路における抵抗成分となる酸化膜４３Ｘが存在しない。これにより、半導体基板２０と半導体発光素子３０との間の導電経路は、比較例の半導体発光装置１０Ｘにおける半導体基板２０と半導体発光素子３０との間の導電経路よりも低抵抗な導電経路となる。したがって、本実施形態の半導体発光装置１０では、半導体発光素子３０の動作電圧が大きくなったり、順方向電圧の挙動や発光が不安定になったりすることを抑制できる。
【0130】
［効果］
第１実施形態によれば、以下の効果が得られる。
（１－１）半導体発光装置１０は、ｎ型不純物を含み、基板表面２１と、基板表面２１とは反対側の基板裏面２２を有する半導体基板２０と、基板表面２１に形成された表面配線層４０と、表面配線層４０に接合される半導体発光素子３０と、表面配線層４０と半導体発光素子３０とを接合する接合層８０と、を備える。表面配線層４０は、基板表面２１に接し、半導体基板２０の電子親和力よりも仕事関数が小さい第１配線層４１と、第１配線層４１上において第１配線層４１に接する第２配線層４２と、を含む。
第１実施形態によれば、以下の効果が得られる。
（１－１）半導体発光装置１０は、ｎ型不純物を含み、基板表面２１と、基板表面２１とは反対側の基板裏面２２を有する半導体基板２０と、基板表面２１に形成された表面配線層４０と、表面配線層４０に接合される半導体発光素子３０と、表面配線層４０と半導体発光素子３０とを接合する接合層８０と、を備える。表面配線層４０は、基板表面２１に接し、半導体基板２０の電子親和力よりも仕事関数が小さい第１配線層４１と、第１配線層４１上において第１配線層４１に接する第２配線層４２と、を含む。
【0131】
この構成によれば、ｎ型不純物を含む半導体基板２０の基板表面２１に接する第１配線層４１の仕事関数が半導体基板２０の電子親和力よりも小さいため、半導体基板２０と第１配線層４１とにオーミック接触を形成することができる。したがって、半導体基板２０と第１配線層４１とにショットキー接触が形成された場合と比較して、半導体基板２０と半導体発光素子３０との間の導電経路における抵抗成分を低減することができる。
【0132】
（１－２）半導体基板２０は、Ｓｉを含む材料によって形成されている。第１配線層４１は、Ｔｉを含む材料によって形成されている。
この構成によれば、Ｔｉを含む材料によって形成された第１配線層４１が半導体基板２０の基板表面２１に接しているため、半導体基板２０と表面配線層４０との密着性の向上を図ることができる。
この構成によれば、Ｔｉを含む材料によって形成された第１配線層４１が半導体基板２０の基板表面２１に接しているため、半導体基板２０と表面配線層４０との密着性の向上を図ることができる。
【0133】
（１－３）第１配線層４１の厚さＴ１は、第２配線層４２の厚さＴ２よりも小さい。
この構成によれば、Ｔｉを含む第１配線層４１はＡｌを含む第２配線層４２よりも熱伝導率が小さく、電気抵抗が高い。第１配線層４１の厚さＴ１を薄くすることによって表面配線層４０の厚さ（Ｔ１＋Ｔ２）に対する第１配線層４１の厚さＴ１の割合が小さくなるため、表面配線層４０の熱伝導率および電気抵抗への影響を低減することができる。
この構成によれば、Ｔｉを含む第１配線層４１はＡｌを含む第２配線層４２よりも熱伝導率が小さく、電気抵抗が高い。第１配線層４１の厚さＴ１を薄くすることによって表面配線層４０の厚さ（Ｔ１＋Ｔ２）に対する第１配線層４１の厚さＴ１の割合が小さくなるため、表面配線層４０の熱伝導率および電気抵抗への影響を低減することができる。
【0134】
（１－４）第１配線層４１の厚さＴ１は、１０ｎｍ以上３００ｎｍ以下である。
この構成によれば、第１配線層４１の厚さＴ１を薄くすることによって表面配線層４０の厚さ（Ｔ１＋Ｔ２）に対する第１配線層４１の厚さＴ１の割合が小さくなるため、表面配線層４０の熱伝導率および電気抵抗への影響を低減することができる。
この構成によれば、第１配線層４１の厚さＴ１を薄くすることによって表面配線層４０の厚さ（Ｔ１＋Ｔ２）に対する第１配線層４１の厚さＴ１の割合が小さくなるため、表面配線層４０の熱伝導率および電気抵抗への影響を低減することができる。
【0135】
（１－５）接合層８０は、表面配線層４０に接する第１接合層８１と、第１接合層８１に積層され、第１接合層８１と半導体発光素子３０との双方に接する第２接合層８２と、によって構成されている。第１接合層８１は、Ｔｉを含む材料によって形成されている。第２接合層８２は、ＡｕＳｎを含む材料によって形成されている。
【0136】
この構成によれば、表面配線層４０（第２配線層４２）と第２接合層８２との間にＴｉを含む第１接合層８１が介在することによって、表面配線層４０（第２配線層４２）と第２接合層８２との密着性の向上を図ることができる。
【0137】
（１－６）表面配線層４０は、酸化膜が形成されることなく、接合層８０と接している。
この構成によれば、半導体基板２０と半導体発光素子３０との間の導電経路の途中で抵抗成分となる酸化膜が形成されていないため、半導体基板２０と半導体発光素子３０との間の導電経路における抵抗成分を低減することができる。
この構成によれば、半導体基板２０と半導体発光素子３０との間の導電経路の途中で抵抗成分となる酸化膜が形成されていないため、半導体基板２０と半導体発光素子３０との間の導電経路における抵抗成分を低減することができる。
【0138】
（１－７）半導体基板２０の厚さ方向と直交する方向において、第１配線層４１の大きさ、第２配線層４２の大きさ、および第１接合層８１の大きさは互いに等しい。
この構成によれば、共通のマスク８２０によって第１配線層４１、第２配線層４２、および第１接合層８１の各々を形成することができる。したがって、半導体発光装置１０の製造工程の簡略化を図ることができる。
この構成によれば、共通のマスク８２０によって第１配線層４１、第２配線層４２、および第１接合層８１の各々を形成することができる。したがって、半導体発光装置１０の製造工程の簡略化を図ることができる。
【0139】
（１－８）半導体発光素子３０は、基板表面２１と同じ側を向く素子表面３１と、素子表面３１とは反対側の素子裏面３２と、素子裏面３２に形成された素子裏面電極３７と、を有する。素子裏面電極３７は、接合層８０によって表面配線層４０と電気的に接続されている。
【0140】
この構成によれば、例えば半導体発光素子３０と表面配線層４０とがワイヤによって電気的に接続される構成と比較して、半導体発光素子３０と表面配線層４０との導電経路を短くすることができる。
【0141】
（１－９）半導体発光装置１０は、基板裏面２２に形成された裏面配線層７０を備える。裏面配線層７０は半導体基板２０を介して表面配線層４０と電気的に接続されている。
この構成によれば、裏面配線層７０、半導体基板２０、表面配線層４０、接合層８０、および半導体発光素子３０によって導電経路を構成できる。
この構成によれば、裏面配線層７０、半導体基板２０、表面配線層４０、接合層８０、および半導体発光素子３０によって導電経路を構成できる。
【0142】
（１－１０）裏面配線層７０と半導体基板２０とはオーミック接触を形成している。
この構成によれば、裏面配線層７０と半導体基板２０との間の抵抗成分が小さくなるため、半導体発光素子３０の動作電圧が大きくなることを抑制できる。
この構成によれば、裏面配線層７０と半導体基板２０との間の抵抗成分が小さくなるため、半導体発光素子３０の動作電圧が大きくなることを抑制できる。
【0143】
（１－１１）半導体発光装置１０の製造方法は、基板表面２１と、基板表面２１とは反対側の基板裏面２２を有する半導体基板２０を用意する工程と、基板表面２１に表面配線層４０を蒸着する工程と、表面配線層４０上に接合層８０を蒸着する工程と、接合層８０によって表面配線層４０に半導体発光素子３０を接合する工程と、を備える。表面配線層４０を蒸着する工程は、半導体基板２０の電子親和力よりも仕事関数が小さい第１配線層４１を基板表面２１に蒸着する工程と、第１配線層４１上に第１配線層４１に接するように第２配線層４２を蒸着する工程と、を含む。
【0144】
この構成によれば、ｎ型不純物を含む半導体基板２０の基板表面２１に接する第１配線層４１の仕事関数が半導体基板２０の電子親和力よりも小さいため、半導体基板２０と第１配線層４１とにオーミック接触を形成することができる。したがって、半導体基板２０と第１配線層４１とにショットキー接触が形成された場合と比較して、半導体基板２０と半導体発光素子３０との間の導電経路における抵抗成分を低減することができる。
【0145】
（１－１２）基板表面２１に表面配線層４０を蒸着する工程および表面配線層４０上に接合層８０を蒸着する工程は、真空環境下において連続して実施される。
この構成によれば、表面配線層４０および接合層８０を形成する期間において、半導体基板２０が大気に触れることを抑制できる。したがって、表面配線層４０および接合層８０内に酸化膜が形成されることが抑制されるため、半導体基板２０と半導体発光素子３０との間の導電経路における抵抗成分を低減することができる。
この構成によれば、表面配線層４０および接合層８０を形成する期間において、半導体基板２０が大気に触れることを抑制できる。したがって、表面配線層４０および接合層８０内に酸化膜が形成されることが抑制されるため、半導体基板２０と半導体発光素子３０との間の導電経路における抵抗成分を低減することができる。
【0146】
（１－１３）半導体発光装置１０の製造方法は、基板表面２１に、半導体発光素子３０と第２ワイヤＷＢによって電気的に接続されるためのワイヤ配線層５０を形成する工程と、基板裏面２２に裏面配線層７０を蒸着する工程と、ワイヤ配線層５０および裏面配線層７０が形成された後に熱処理を実施する工程と、をさらに備える。基板表面２１に表面配線層４０を蒸着する工程および表面配線層４０上に接合層８０を蒸着する工程は、熱処理を実施する工程の後に実施される。
【0147】
この構成によれば、熱処理によって裏面配線層７０と基板裏面２２とにオーミック接触を形成することができる。したがって、裏面配線層７０と半導体基板２０との間の抵抗成分を小さくすることができる。
【0148】
（１－１４）基板表面２１に表面配線層４０を蒸着する工程および表面配線層４０上に接合層８０を蒸着する工程は、共通のマスク８２０を用いて実施される。
この構成によれば、表面配線層４０および接合層８０を共通のマスク８２０で形成することができるため、半導体発光装置１０の製造工程の簡素化を図ることができる。
この構成によれば、表面配線層４０および接合層８０を共通のマスク８２０で形成することができるため、半導体発光装置１０の製造工程の簡素化を図ることができる。
【0149】
（１－１５）基板表面２１に表面配線層４０を蒸着する工程、基板表面２１に検出配線層６０を蒸着する工程、および表面配線層４０上に接合層８０を蒸着する工程は、共通のマスク８２０を用いて実施される。
【0150】
この構成によれば、表面配線層４０、検出配線層６０、および接合層８０を共通のマスク８２０で形成することができるため、半導体発光装置１０の製造工程の簡素化を図ることができる。
【0151】
（１－１６）基板表面２１に表面配線層４０を蒸着する工程と、基板表面２１に検出配線層６０を蒸着する工程とは、共通の工程として実施される。
この構成によれば、表面配線層４０および検出配線層６０を同時に形成することができるため、半導体発光装置１０の製造工程の簡素化を図るとともに半導体発光装置１０の製造時間を短縮することができる。
この構成によれば、表面配線層４０および検出配線層６０を同時に形成することができるため、半導体発光装置１０の製造工程の簡素化を図るとともに半導体発光装置１０の製造時間を短縮することができる。
【0152】
［第２実施形態］
図２２を参照して、第２実施形態の半導体発光装置１０について説明する。第２実施形態の半導体発光装置１０は、第１実施形態の半導体発光装置１０と比較して、半導体基板２０Ａおよび表面配線層４０Ａの構成が異なる。以下では、第１実施形態の半導体発光装置１０と異なる点について詳細に説明し、第１実施形態の半導体発光装置１０と共通する構成要素には同一符号を付し、その説明を省略する。
図２２を参照して、第２実施形態の半導体発光装置１０について説明する。第２実施形態の半導体発光装置１０は、第１実施形態の半導体発光装置１０と比較して、半導体基板２０Ａおよび表面配線層４０Ａの構成が異なる。以下では、第１実施形態の半導体発光装置１０と異なる点について詳細に説明し、第１実施形態の半導体発光装置１０と共通する構成要素には同一符号を付し、その説明を省略する。
【0153】
第２実施形態の半導体基板２０Ａは、ｐ型不純物を含む。ｐ型不純物として、例えばＰ（リン）、Ａｓ（ヒ素）等が用いられる。ｐ型不純物濃度は例えば１×１０１９ｃｍ－３以上１×１０２０ｃｍ－３以下である。なお、ｐ型不純物濃度は任意に変更可能である。半導体基板２０Ａの電子親和力は、５．１５ｅＶである。
【0154】
第２実施形態の表面配線層４０Ａは、第１実施形態と比較して、第１配線層４１の構成が異なる。第１配線層４１は、半導体基板２０Ａの電子親和力よりも仕事関数が大きい。第１配線層４１は、例えばＰｔ（白金）を含む材料によって形成されている。一例では、第１配線層４１は、Ｐｔ層である。この場合、第１配線層４１の仕事関数は、５．３ｅＶである。このように、第１配線層４１の仕事関数がｐ型不純物を含む半導体基板２０Ａの電子親和力よりも大きくなるので、第１配線層４１と半導体基板２０Ａとにオーミック接触が形成される。なお、第２実施形態の第１配線層４１の厚さ、幅寸法、および長さ寸法は、第１実施形態の第１配線層４１と同様である。
【0155】
第２実施形態の半導体発光装置１０の製造方法は、第１実施形態と比較して、半導体基板２０Ａを用意する工程と、基板表面２１に表面配線層４０Ａを蒸着する工程とが異なる。より詳細には、半導体基板２０Ａを用意する工程では、ｐ型不純物を含む半導体基板２０Ａが用意される。基板表面２１に表面配線層４０Ａを蒸着する工程では、半導体基板２０Ａの電子親和力よりも仕事関数が大きい第１配線層４１が基板表面２１に蒸着される。第１配線層４１は、例えばＰｔを含む材料によって形成される。つまり、基板表面２１に表面配線層４０Ａを蒸着する工程は、半導体基板２０Ａの電子親和力よりも仕事関数が大きい第１配線層４１を基板表面２１に蒸着する工程を含む。
【0156】
［効果］
第２実施形態によれば、以下の効果が得られる。
（２－１）半導体発光装置１０は、ｐ型不純物を含み、基板表面２１と、基板表面２１とは反対側の基板裏面２２を有する半導体基板２０Ａと、基板表面２１に形成された表面配線層４０Ａと、表面配線層４０Ａに接合される半導体発光素子３０と、表面配線層４０と半導体発光素子３０とを接合する接合層８０と、を備える。表面配線層４０Ａは、基板表面２１に接し、半導体基板２０Ａの電子親和力よりも仕事関数が大きい第１配線層４１と、第１配線層４１上において第１配線層４１に接する第２配線層４２と、を含む。
第２実施形態によれば、以下の効果が得られる。
（２－１）半導体発光装置１０は、ｐ型不純物を含み、基板表面２１と、基板表面２１とは反対側の基板裏面２２を有する半導体基板２０Ａと、基板表面２１に形成された表面配線層４０Ａと、表面配線層４０Ａに接合される半導体発光素子３０と、表面配線層４０と半導体発光素子３０とを接合する接合層８０と、を備える。表面配線層４０Ａは、基板表面２１に接し、半導体基板２０Ａの電子親和力よりも仕事関数が大きい第１配線層４１と、第１配線層４１上において第１配線層４１に接する第２配線層４２と、を含む。
【0157】
この構成によれば、ｐ型不純物を含む半導体基板２０Ａの基板表面２１に接する第１配線層４１の仕事関数が半導体基板２０Ａの電子親和力よりも大きいため、半導体基板２０Ａと第１配線層４１とにオーミック接触を形成することができる。したがって、半導体基板２０Ａと第１配線層４１とにショットキー接触が形成された場合と比較して、半導体基板２０Ａと半導体発光素子３０との間の導電経路における抵抗成分を低減することができる。また、第２実施形態によれば、第１実施形態の（１－２）～（１－１６）の効果も得られる。
【0158】
＜変更例＞
上記実施形態は、以下のように変更して実施することができる。以下の変更例は、技術的に矛盾が生じない限り、互いに組み合わせることができる。
上記実施形態は、以下のように変更して実施することができる。以下の変更例は、技術的に矛盾が生じない限り、互いに組み合わせることができる。
【0159】
・各実施形態において、第１配線層４１の厚さＴ１と第２配線層４２の厚さＴ２との関係は任意に変更可能である。一例では、第１配線層４１の厚さＴ１は、第２配線層４２の厚さＴ２以上であってもよい。
【0160】
・各実施形態において、第１配線層４１の厚さＴ１と第１検出層６１の厚さＴ９との関係は任意に変更可能である。一例では、第１配線層４１の厚さＴ１は、第１検出層６１の厚さＴ９よりも薄くてもよい。また一例では、第１配線層４１の厚さＴ１は、第１検出層６１の厚さＴ９よりも厚くてもよい。
【0161】
・各実施形態において、第１配線層４１の組成と第１検出層６１の組成との関係は任意に変更可能である。一例では、第１配線層４１の組成は、第１検出層６１の組成と異なっていてもよい。
【0162】
・各実施形態において、第２配線層４２の厚さＴ２と第２検出層６２の厚さＴ１０との関係は任意に変更可能である。一例では、第２配線層４２の厚さＴ２は、第２検出層６２の厚さＴ１０よりも薄くてもよい。また一例では、第２配線層４２の厚さＴ２は、第２検出層６２の厚さＴ１０よりも厚くてもよい。
【0163】
・各実施形態において、第２配線層４２の組成と第２検出層６２の組成との関係は任意に変更可能である。一例では、第２配線層４２の組成は、第２検出層６２の組成と異なっていてもよい。
【0164】
・各実施形態では、接合層８０は第１接合層８１および第２接合層８２を含む構成であったが、これに限られない。一例では、接合層８０は、第２接合層８２によって構成されていてもよい。つまり、接合層８０は、ＡｕＳｎを含む材料によって構成されていてもよい。この場合、第２接合層８２は、第２配線層４２上に第２配線層４２に接するように形成されている。
【0165】
・各実施形態において、第１接合層８１の組成は、第１配線層４１の組成と同じであったが、これに限られない。第１接合層８１の組成は、第１配線層４１の組成と異なっていてもよい。
【0166】
・各実施形態において、第１配線層４１の幅寸法Ｗ１、第２配線層４２の幅寸法Ｗ２、および第１接合層８１の幅寸法Ｗ３の関係は任意に変更可能である。第１配線層４１の幅寸法Ｗ１、第２配線層４２の幅寸法Ｗ２、および第１接合層８１の幅寸法Ｗ３のうち１つまたは２つの幅寸法が他の幅寸法と異なっていてもよい。また、第１配線層４１の幅寸法Ｗ１、第２配線層４２の幅寸法Ｗ２、および第１接合層８１の幅寸法Ｗ３が互いに異なっていてもよい。
【0167】
・各実施形態では、第２接合層８２の幅寸法Ｗ６は第１接合層８１の幅寸法Ｗ５と等しかったが、これに限られない。第２接合層８２の幅寸法Ｗ６は、第１接合層８１の幅寸法Ｗ５よりも大きくなる部分を含んでいてもよい。一例では、第２接合層８２の厚さ方向の中央部分の幅寸法が第１接合層８１の幅寸法Ｗ５よりも大きくてもよい。この場合、第２接合層８２は、樽状に形成されているともいえる。また一例では、第２接合層８２のうち素子裏面電極３７寄りの部分の幅寸法が第１接合層８１の幅寸法Ｗ５よりも大きくてもよい。この場合、第２接合層８２は、第１接合層８１から素子裏面電極３７に向かうにつれて幅寸法が徐々に大きくなる形状であってもよい。
【0168】
・各実施形態において、半導体基板２０の厚さ方向から視たワイヤ配線層５０の形状は任意に変更可能である。一例では、ワイヤ配線層５０のうち第１ワイヤボンディング領域５１および第２ワイヤボンディング領域５２のうちいずれかを省略してもよい。この場合、第１ワイヤＷＡおよび第２ワイヤＷＢの双方は、残りのワイヤボンディング領域に接合されている。
【0169】
・各実施形態において、ワイヤ配線層５０を省略してもよい。この場合、半導体発光素子３０の素子表面電極３６と個別ピン１３１とはワイヤによって接続されている。またワイヤ配線層５０の省略に応じて半導体基板２０のサイズも小さくしてもよい。
【0170】
・各実施形態において、検出配線層６０を省略してもよい。
・各実施形態では、裏面配線層７０と半導体基板２０とは、オーミック接触を形成していたが、これに限られない。裏面配線層７０と半導体基板２０とは、電気的に接続されていればよい。
・各実施形態では、裏面配線層７０と半導体基板２０とは、オーミック接触を形成していたが、これに限られない。裏面配線層７０と半導体基板２０とは、電気的に接続されていればよい。
【0171】
・各実施形態において、裏面配線層７０を形成する材料は、Ａｕに限られず、任意に変更可能である。一例では、裏面配線層７０は、Ｃｕ（銅）、Ｎｉ、Ａｌのうち少なくとも１つを含む材料であってもよい。
【0172】
・各実施形態において、基板表面２１に表面配線層４０を蒸着する工程は、基板表面２１に検出配線層６０を蒸着する工程と同時に実施しなくてもよい。基板表面２１に表面配線層４０を蒸着する工程は、基板表面２１に検出配線層６０を蒸着する工程よりも前に実施してもよい。また、基板表面２１に表面配線層４０を蒸着する工程は、基板表面２１に検出配線層６０を蒸着する工程よりも後に実施してもよい。
【0173】
・各実施形態において、表面配線層４０を形成するためのマスクと、接合層８０を形成するためのマスクとは互いに異なっていてもよい。つまり、第１マスクを用いて表面配線層４０を蒸着した後、第１マスクを除去し、第２マスクを用いて接合層８０を蒸着してもよい。
【0174】
・各実施形態において、検出配線層６０の構成は任意に変更可能である。一例では、検出配線層６０は、第１検出層６１および第２検出層６２のいずれかによって構成されていてもよい。つまり、検出配線層６０から第１検出層６１および第２検出層６２のいずれかを省略してもよい。
【0175】
・各実施形態において、基板表面２１に表面配線層４０を蒸着する工程および表面配線層４０上に接合層８０を蒸着する工程を、真空環境下において連続して実施する場合、表面配線層４０の構成は任意に変更可能である。
【0176】
一例では、ｎ型不純物を含む半導体基板２０において、第１配線層４１の仕事関数は半導体基板２０の電子親和力以上であってもよい。この場合、第１配線層４１は、例えばＣｕ、Ａｕ、Ｎｉ、Ｐｔ、およびＡｇ（銀）の少なくとも１つを含む材料によって形成されていてもよい。また一例では、表面配線層４０から第１配線層４１を省略してもよい。この場合、第２配線層４２が基板表面２１と接している。
【0177】
また一例では、ｐ型不純物を含む半導体基板２０において、第１配線層４１の仕事関数は半導体基板２０の電子親和力以下であってもよい。この場合、第１配線層４１は、例えばＣｕ、Ａｕ、Ｎｉ、Ｔｉ、およびＡｇの少なくとも１つを含む材料によって形成されていてもよい。また一例では、表面配線層４０から第１配線層４１を省略してもよい。この場合、第２配線層４２が基板表面２１と接している。
【0178】
真空環境下において表面配線層４０および接合層８０が連続して形成されるため、表面配線層４０および接合層８０内に酸化膜が形成されることを抑制できる。したがって、半導体基板２０と半導体発光素子３０との間の導電経路における抵抗成分を低減することができる。
【0179】
・表面配線層４０の厚さ方向と直交する方向のうち互いに直交する２方向を第１方向および第２方向としてもよい。表面配線層４０の厚さ方向は半導体基板２０の厚さ方向と一致するため、表面配線層４０の厚さ方向と直交する方向は半導体基板２０の厚さ方向と直交する方向と言い換えることもできる。第１方向は、例えば表面配線層４０の短手方向である。第２方向は、例えば表面配線層４０の長手方向である。表面配線層４０の短手方向は半導体基板２０の短手方向と一致するため、第１方向は、半導体基板２０の短手方向であるともいえる。表面配線層４０の長手方向は半導体基板２０の長手方向と一致するため、第２方向は、半導体基板２０の長手方向であるともいえる。この場合、例えば幅寸法は第１方向の大きさとなり、長さ寸法は第２方向の大きさとなる。
【0180】
本明細書に記載の様々な例のうち１つまたは複数を、技術的に矛盾しない範囲で組み合わせることができる。
本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、例えば「第１要素が第２要素上に実装される」という表現は、或る実施形態では第１要素が第２要素に接触して第２要素上に直接配置され得るが、他の実施形態では第１要素が第２要素に接触することなく第２要素の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１要素と第２要素との間に他の要素が形成される構造を排除しない。
本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」の意味を含む。したがって、例えば「第１要素が第２要素上に実装される」という表現は、或る実施形態では第１要素が第２要素に接触して第２要素上に直接配置され得るが、他の実施形態では第１要素が第２要素に接触することなく第２要素の上方に配置され得ることが意図される。すなわち、「～上に」という用語は、第１要素と第２要素との間に他の要素が形成される構造を排除しない。
【0181】
＜付記＞
上記各実施形態および各変更例から把握できる技術的思想を以下に記載する。なお、各付記に記載された構成要素に対応する実施形態の構成要素の符号を括弧書きで示す。符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、符号で示される構成要素に限定されるべきではない。
上記各実施形態および各変更例から把握できる技術的思想を以下に記載する。なお、各付記に記載された構成要素に対応する実施形態の構成要素の符号を括弧書きで示す。符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、符号で示される構成要素に限定されるべきではない。
【0182】
［付記１］
ｎ型不純物を含み、基板表面（２１）と、前記基板表面（２１）とは反対側の基板裏面（２２）を有する半導体基板（２０）と、
前記基板表面（２１）に形成された表面配線層（４０）と、
前記表面配線層（４０）に接合される半導体発光素子（３０）と、
前記表面配線層（４０）と前記半導体発光素子（３０）とを接合する接合層（８０）と、を備え、
前記表面配線層（４０）は、
前記基板表面（２１）に接し、前記半導体基板（２０）の電子親和力よりも仕事関数が小さい第１配線層（４１）と、
前記第１配線層（４１）上において前記第１配線層（４１）に接する第２配線層（４２）と、
を含む、半導体発光装置（１０）。
ｎ型不純物を含み、基板表面（２１）と、前記基板表面（２１）とは反対側の基板裏面（２２）を有する半導体基板（２０）と、
前記基板表面（２１）に形成された表面配線層（４０）と、
前記表面配線層（４０）に接合される半導体発光素子（３０）と、
前記表面配線層（４０）と前記半導体発光素子（３０）とを接合する接合層（８０）と、を備え、
前記表面配線層（４０）は、
前記基板表面（２１）に接し、前記半導体基板（２０）の電子親和力よりも仕事関数が小さい第１配線層（４１）と、
前記第１配線層（４１）上において前記第１配線層（４１）に接する第２配線層（４２）と、
を含む、半導体発光装置（１０）。
【0183】
［付記２］
前記半導体基板（２０）は、Ｓｉを含む材料によって形成されており、
前記第１配線層（４１）は、Ｔｉを含む材料によって形成されている
付記１に記載の半導体発光装置。
前記半導体基板（２０）は、Ｓｉを含む材料によって形成されており、
前記第１配線層（４１）は、Ｔｉを含む材料によって形成されている
付記１に記載の半導体発光装置。
【0184】
［付記３］
ｐ型不純物を含み、基板表面（２１）と、前記基板表面（２１）とは反対側の基板裏面（２２）を有する半導体基板（２０）と、
前記基板表面（２１）に形成された表面配線層（４０）と、
前記表面配線層（４０）に接合される半導体発光素子（３０）と、
前記表面配線層（４０）と前記半導体発光素子（３０）とを接合する接合層（８０）と、を備え、
前記表面配線層（４０）は、
前記基板表面（２１）に接し、前記半導体基板（２０）の電子親和力よりも仕事関数が大きい第１配線層（４１）と、
前記第１配線層（４１）上において前記第１配線層（４１）に接する第２配線層（４２）と、
を含む、半導体発光装置。
ｐ型不純物を含み、基板表面（２１）と、前記基板表面（２１）とは反対側の基板裏面（２２）を有する半導体基板（２０）と、
前記基板表面（２１）に形成された表面配線層（４０）と、
前記表面配線層（４０）に接合される半導体発光素子（３０）と、
前記表面配線層（４０）と前記半導体発光素子（３０）とを接合する接合層（８０）と、を備え、
前記表面配線層（４０）は、
前記基板表面（２１）に接し、前記半導体基板（２０）の電子親和力よりも仕事関数が大きい第１配線層（４１）と、
前記第１配線層（４１）上において前記第１配線層（４１）に接する第２配線層（４２）と、
を含む、半導体発光装置。
【0185】
［付記４］
前記半導体基板（２０）は、Ｓｉを含む材料によって形成されており、
前記第１配線層（４１）は、Ｐｔを含む材料によって形成されている
付記３に記載の半導体発光装置。
前記半導体基板（２０）は、Ｓｉを含む材料によって形成されており、
前記第１配線層（４１）は、Ｐｔを含む材料によって形成されている
付記３に記載の半導体発光装置。
【0186】
［付記５］
前記第１配線層（４１）の厚さ（Ｔ１）は、前記第２配線層（４２）の厚さ（Ｔ２）よりも小さい
付記１～４のいずれか１つに記載の半導体発光装置。
前記第１配線層（４１）の厚さ（Ｔ１）は、前記第２配線層（４２）の厚さ（Ｔ２）よりも小さい
付記１～４のいずれか１つに記載の半導体発光装置。
【0187】
［付記６］
前記第１配線層（４１）の厚さ（Ｔ１）は、１０ｎｍ以上３００ｎｍ以下である
付記１～５のいずれか１つに記載の半導体発光装置。
前記第１配線層（４１）の厚さ（Ｔ１）は、１０ｎｍ以上３００ｎｍ以下である
付記１～５のいずれか１つに記載の半導体発光装置。
【0188】
［付記７］
前記接合層（８０）は、
前記表面配線層（４０）に接する第１接合層（８１）と、
前記第１接合層（８１）に積層され、前記第１接合層（８１）と前記半導体発光素子（３０）との双方に接する第２接合層（８２）と、
によって構成されている
付記１～６のいずれか１つに記載の半導体発光装置。
前記接合層（８０）は、
前記表面配線層（４０）に接する第１接合層（８１）と、
前記第１接合層（８１）に積層され、前記第１接合層（８１）と前記半導体発光素子（３０）との双方に接する第２接合層（８２）と、
によって構成されている
付記１～６のいずれか１つに記載の半導体発光装置。
【0189】
［付記８］
前記第１接合層（８１）は、Ｔｉを含む材料によって形成されており、
前記第２接合層（８２）は、ＡｕＳｎを含む材料によって形成されている
付記７に記載の半導体発光装置。
前記第１接合層（８１）は、Ｔｉを含む材料によって形成されており、
前記第２接合層（８２）は、ＡｕＳｎを含む材料によって形成されている
付記７に記載の半導体発光装置。
【0190】
［付記９］
前記第１接合層（８１）の組成は、前記第１配線層（４１）の組成と同じである
付記７または８に記載の半導体発光装置。
前記第１接合層（８１）の組成は、前記第１配線層（４１）の組成と同じである
付記７または８に記載の半導体発光装置。
【0191】
［付記１０］
前記表面配線層（４０）は、酸化膜が形成されることなく、前記接合層（８０）と接している
付記１～９のいずれか１つに記載の半導体発光装置。
前記表面配線層（４０）は、酸化膜が形成されることなく、前記接合層（８０）と接している
付記１～９のいずれか１つに記載の半導体発光装置。
【0192】
［付記１１］
前記半導体基板（２０）の厚さ方向と直交する方向において、前記第１配線層（４１）の大きさ（Ｗ１）、前記第２配線層（４２）の大きさ（Ｗ２）、および前記第１接合層（８１）の大きさ（Ｗ５）は互いに等しい
付記７～９のいずれか１つに記載の半導体発光装置。
前記半導体基板（２０）の厚さ方向と直交する方向において、前記第１配線層（４１）の大きさ（Ｗ１）、前記第２配線層（４２）の大きさ（Ｗ２）、および前記第１接合層（８１）の大きさ（Ｗ５）は互いに等しい
付記７～９のいずれか１つに記載の半導体発光装置。
【0193】
［付記１２］
前記半導体基板（２０）の厚さ方向と直交する方向において、前記第２接合層（８２）の大きさ（Ｗ６）は、前記第１接合層（８１）の大きさ（Ｗ５）よりも大きい
付記７～９、および１１のいずれか１つに記載の半導体発光装置。
前記半導体基板（２０）の厚さ方向と直交する方向において、前記第２接合層（８２）の大きさ（Ｗ６）は、前記第１接合層（８１）の大きさ（Ｗ５）よりも大きい
付記７～９、および１１のいずれか１つに記載の半導体発光装置。
【0194】
［付記１３］
前記半導体発光素子（３０）は、
前記基板表面（２１）と同じ側を向く素子表面（３１）と、
前記素子表面（３１）とは反対側の素子裏面（３２）と、
前記素子裏面（３２）に形成された素子裏面電極（３７）と、
を有し、
前記素子裏面電極（３７）は、前記接合層（８０）によって前記表面配線層（４０）と電気的に接続されている
付記１～１２のいずれか１つに記載の半導体発光装置。
前記半導体発光素子（３０）は、
前記基板表面（２１）と同じ側を向く素子表面（３１）と、
前記素子表面（３１）とは反対側の素子裏面（３２）と、
前記素子裏面（３２）に形成された素子裏面電極（３７）と、
を有し、
前記素子裏面電極（３７）は、前記接合層（８０）によって前記表面配線層（４０）と電気的に接続されている
付記１～１２のいずれか１つに記載の半導体発光装置。
【0195】
［付記１４］
前記基板裏面（２２）には、裏面配線層（７０）が形成されており、
前記裏面配線層（７０）は、前記半導体基板（２０）を介して前記表面配線層（４０）と電気的に接続されている
付記１～１３のいずれか１つに記載の半導体発光装置。
前記基板裏面（２２）には、裏面配線層（７０）が形成されており、
前記裏面配線層（７０）は、前記半導体基板（２０）を介して前記表面配線層（４０）と電気的に接続されている
付記１～１３のいずれか１つに記載の半導体発光装置。
【0196】
［付記１５］
付記１～１４のいずれか１つに記載の半導体発光装置（１０）と、
前記半導体発光装置（１０）が取り付けられたステム（１１０）と、
前記ステム（１１０）に取り付けられ、前記半導体発光装置（１０）を覆うとともに前記半導体発光装置（１０）が出射した光が通過する開口部（１２４）を有するキャップ（１２０）と、
前記半導体発光装置（１０）と電気的に接続された端子ピン（１３０）と、
を備える、半導体発光モジュール（１００）。
付記１～１４のいずれか１つに記載の半導体発光装置（１０）と、
前記半導体発光装置（１０）が取り付けられたステム（１１０）と、
前記ステム（１１０）に取り付けられ、前記半導体発光装置（１０）を覆うとともに前記半導体発光装置（１０）が出射した光が通過する開口部（１２４）を有するキャップ（１２０）と、
前記半導体発光装置（１０）と電気的に接続された端子ピン（１３０）と、
を備える、半導体発光モジュール（１００）。
【0197】
［付記１６］
ｎ型不純物を含み、基板表面（２１）と、前記基板表面（２１）とは反対側の基板裏面（２２）を有する半導体基板（２０）を用意する工程と、
前記基板表面（２１）に表面配線層（４０）を蒸着する工程と、
前記表面配線層（４０）上に接合層（８０）を蒸着する工程と、
前記接合層（８０）によって前記表面配線層（４０）に半導体発光素子（３０）を接合する工程と、
を備え、
前記表面配線層（４０）を蒸着する工程は、
前記半導体基板（２０）の電子親和力よりも仕事関数が小さい第１配線層（４１）を前記基板表面（２１）に蒸着する工程と、
前記第１配線層（４１）上に前記第１配線層（４１）に接するように第２配線層（４２）を蒸着する工程と、
を含む、半導体発光装置（１０）の製造方法。
ｎ型不純物を含み、基板表面（２１）と、前記基板表面（２１）とは反対側の基板裏面（２２）を有する半導体基板（２０）を用意する工程と、
前記基板表面（２１）に表面配線層（４０）を蒸着する工程と、
前記表面配線層（４０）上に接合層（８０）を蒸着する工程と、
前記接合層（８０）によって前記表面配線層（４０）に半導体発光素子（３０）を接合する工程と、
を備え、
前記表面配線層（４０）を蒸着する工程は、
前記半導体基板（２０）の電子親和力よりも仕事関数が小さい第１配線層（４１）を前記基板表面（２１）に蒸着する工程と、
前記第１配線層（４１）上に前記第１配線層（４１）に接するように第２配線層（４２）を蒸着する工程と、
を含む、半導体発光装置（１０）の製造方法。
【0198】
［付記１７］
前記基板表面（２１）に前記表面配線層（４１）を蒸着する工程および前記表面配線層（４０）上に前記接合層（８０）を蒸着する工程は、真空環境下において連続して実施される
付記１６に記載の半導体発光装置の製造方法。
前記基板表面（２１）に前記表面配線層（４１）を蒸着する工程および前記表面配線層（４０）上に前記接合層（８０）を蒸着する工程は、真空環境下において連続して実施される
付記１６に記載の半導体発光装置の製造方法。
【0199】
［付記１８］
基板表面（２１）と、前記基板表面（２１）とは反対側の基板裏面（２２）を有する半導体基板（２０）を用意する工程と、
前記基板表面（２１）に表面配線層（４１）を蒸着する工程と、
前記表面配線層（４１）上に接合層（８０）を蒸着する工程と、
前記接合層（８０）によって前記表面配線層（４１）に半導体発光素子（３０）を接合する工程と、
を備え、
前記基板表面（２１）に前記表面配線層（４０）を蒸着する工程および前記表面配線層（４０）上に前記接合層（８０）を蒸着する工程は、真空環境下において連続して実施される
半導体発光装置（１０）の製造方法。
基板表面（２１）と、前記基板表面（２１）とは反対側の基板裏面（２２）を有する半導体基板（２０）を用意する工程と、
前記基板表面（２１）に表面配線層（４１）を蒸着する工程と、
前記表面配線層（４１）上に接合層（８０）を蒸着する工程と、
前記接合層（８０）によって前記表面配線層（４１）に半導体発光素子（３０）を接合する工程と、
を備え、
前記基板表面（２１）に前記表面配線層（４０）を蒸着する工程および前記表面配線層（４０）上に前記接合層（８０）を蒸着する工程は、真空環境下において連続して実施される
半導体発光装置（１０）の製造方法。
【0200】
［付記１９］
前記第２配線層（４２）上に前記第２配線層（４２）と接するように第１接合層（８１）を蒸着する工程と、
前記第１接合層（８１）上に前記第１接合層（８１）と接するように第２接合層（８２）を蒸着する工程と、
によって前記表面配線層（４０）に接するように前記接合層（８０）を形成する
付記１７または１８に記載の半導体発光装置の製造方法。
前記第２配線層（４２）上に前記第２配線層（４２）と接するように第１接合層（８１）を蒸着する工程と、
前記第１接合層（８１）上に前記第１接合層（８１）と接するように第２接合層（８２）を蒸着する工程と、
によって前記表面配線層（４０）に接するように前記接合層（８０）を形成する
付記１７または１８に記載の半導体発光装置の製造方法。
【0201】
［付記２０］
前記第１配線層（４１）は、Ｔｉを含む材料を前記基板表面（２１）に蒸着することによって形成され、
前記第２配線層（４２）は、Ａｌを含む材料を前記第１配線層（４１）に蒸着することによって形成され、
前記第１接合層（８１）は、Ｔｉを含む材料を前記第２配線層（４２）に蒸着することによって形成され、
前記第２接合層（８２）は、ＡｕＳｎを含む材料を前記第１接合層（８１）に蒸着することによって形成される
付記１９に記載の半導体発光装置の製造方法。
前記第１配線層（４１）は、Ｔｉを含む材料を前記基板表面（２１）に蒸着することによって形成され、
前記第２配線層（４２）は、Ａｌを含む材料を前記第１配線層（４１）に蒸着することによって形成され、
前記第１接合層（８１）は、Ｔｉを含む材料を前記第２配線層（４２）に蒸着することによって形成され、
前記第２接合層（８２）は、ＡｕＳｎを含む材料を前記第１接合層（８１）に蒸着することによって形成される
付記１９に記載の半導体発光装置の製造方法。
【0202】
［付記２１］
前記基板表面（２１）に、前記半導体発光素子（３０）とワイヤ（Ｗ２）によって電気的に接続されるためのワイヤ配線層（５０）を形成する工程と、
前記基板裏面（２２）に裏面配線層（７０）を蒸着する工程と、
前記ワイヤ配線層（５０）および前記裏面配線層（７０）が形成された後に熱処理を実施する工程と、
をさらに備え、
前記基板表面（２１）に前記表面配線層（４０）を蒸着する工程および前記表面配線層（４０）上に前記接合層（８０）を蒸着する工程は、前記熱処理を実施する工程の後に実施される
付記１６～２０のいずれか１つに記載の半導体発光装置の製造方法。
前記基板表面（２１）に、前記半導体発光素子（３０）とワイヤ（Ｗ２）によって電気的に接続されるためのワイヤ配線層（５０）を形成する工程と、
前記基板裏面（２２）に裏面配線層（７０）を蒸着する工程と、
前記ワイヤ配線層（５０）および前記裏面配線層（７０）が形成された後に熱処理を実施する工程と、
をさらに備え、
前記基板表面（２１）に前記表面配線層（４０）を蒸着する工程および前記表面配線層（４０）上に前記接合層（８０）を蒸着する工程は、前記熱処理を実施する工程の後に実施される
付記１６～２０のいずれか１つに記載の半導体発光装置の製造方法。
【0203】
［付記２２］
ｐ型不純物を含み、基板表面（２１）と、前記基板表面（２１）とは反対側の基板裏面（２２）を有する半導体基板（２０Ａ）を用意する工程と、
前記基板表面（２１）に表面配線層（４０Ａ）を蒸着する工程と、
前記表面配線層（４０Ａ）上に接合層（８０）を蒸着する工程と、
前記接合層（８０）によって前記表面配線層（４０Ａ）に半導体発光素子（３０）を接合する工程と、
を備え、
前記表面配線層（４０Ａ）を蒸着する工程は、
前記半導体基板（２０Ａ）の電子親和力よりも仕事関数が大きい第１配線層（４１）を前記基板表面（２１）に蒸着する工程と、
前記第１配線層（４１）上に前記第１配線層（４１）に接するように第２配線層（４２）を蒸着する工程と、
を含む、半導体発光装置（１０）の製造方法。
ｐ型不純物を含み、基板表面（２１）と、前記基板表面（２１）とは反対側の基板裏面（２２）を有する半導体基板（２０Ａ）を用意する工程と、
前記基板表面（２１）に表面配線層（４０Ａ）を蒸着する工程と、
前記表面配線層（４０Ａ）上に接合層（８０）を蒸着する工程と、
前記接合層（８０）によって前記表面配線層（４０Ａ）に半導体発光素子（３０）を接合する工程と、
を備え、
前記表面配線層（４０Ａ）を蒸着する工程は、
前記半導体基板（２０Ａ）の電子親和力よりも仕事関数が大きい第１配線層（４１）を前記基板表面（２１）に蒸着する工程と、
前記第１配線層（４１）上に前記第１配線層（４１）に接するように第２配線層（４２）を蒸着する工程と、
を含む、半導体発光装置（１０）の製造方法。
【0204】
［付記２３］
前記基板表面（２１）に前記表面配線層（４１）を蒸着する工程および前記表面配線層（４０Ａ）上に前記接合層（８０）を蒸着する工程は、真空環境下において連続して実施される
付記２２に記載の半導体発光装置の製造方法。
前記基板表面（２１）に前記表面配線層（４１）を蒸着する工程および前記表面配線層（４０Ａ）上に前記接合層（８０）を蒸着する工程は、真空環境下において連続して実施される
付記２２に記載の半導体発光装置の製造方法。
【0205】
以上の説明は単に例示である。本開示の技術を説明する目的のために列挙された構成要素および方法（製造プロセス）以外に、より多くの考えられる組み合わせおよび置換が可能であることを当業者は認識し得る。本開示は、特許請求の範囲を含む本開示の範囲内に含まれるすべての代替、変形、および変更を包含することが意図される。
【符号の説明】
【0206】
１０…半導体発光装置
１０Ｘ…第１比較例の半導体発光装置
１０Ｙ…第２比較例の半導体発光装置
２０，２０Ａ…半導体基板
２１…基板表面
２２…基板裏面
２３～２６…第１～第４基板側面
２７…表面絶縁層
２７Ａ…第１開口部
２７Ｂ…第２開口部
３０…半導体発光素子
３１…素子表面
３２…素子裏面
３３…素子基板
３３Ａ…基板表面
３３Ｂ…基板裏面
３４…発光部
３４Ａ…電極接続面
３４Ｂ…基板接続面
３４Ｃ，３４Ｄ…発光部端面
３４Ｅ，３４Ｆ…発光部側面
３５…絶縁膜
３５Ａ，３５Ｂ…基板被覆部
３５Ｃ…発光部被覆部
３５Ｄ…上面
３５Ｅ…第１開口部
３６…素子表面電極
３７…素子裏面電極
３８…発光ユニット
３９…トンネル層
４０，４０Ａ…表面配線層
４０Ｘ…比較例の表面配線層
４１…第１配線層
４２…第２配線層
４３Ｘ…酸化膜
５０…ワイヤ配線層
５１…第１ワイヤボンディング領域
５２…第２ワイヤボンディング領域
５３…酸化膜
５４…層表面
６０…検出配線層
６１…第１検出層
６２…第２検出層
６３…酸化膜
６４…層表面
７０…裏面配線層
８０…接合層
８１…第１接合層
８２…第２接合層
１００…半導体発光モジュール
１１０…ステム
１１１…ベース
１１１Ａ…表面
１１１Ｂ…裏面
１１２…ヒートシンク
１１３，１１４…貫通孔
１１５…凹部
１１６…支持面
１１７，１１８…絶縁材
１２０…キャップ
１２１…端壁
１２２…周壁
１２３…フランジ
１２４…開口部
１２５…透光板
１３０…端子ピン
１３１，１３２…個別ピン
１３１Ａ，１３２Ａ…接続部
１３１Ｂ，１３２Ｂ…端子部
１３３…共通ピン
８００…ワイヤ用金属層
８１０…表面酸化膜
８２０…マスク
８２１…第１開口部
８２２…第２開口部
ＷＡ…第１ワイヤ
ＷＢ…第２ワイヤ
ＬＸ…レーザ光
ＳＰ…収容空間
Ｔ１…第１配線層の厚さ
Ｔ２…第２配線層の厚さ
Ｔ３…第１接合層の厚さ
Ｔ４…第２接合層の厚さ
Ｔ５…表面酸化膜の厚さ
Ｔ６…ワイヤ配線層の厚さ
Ｔ７…ワイヤ配線層の酸化膜の厚さ
Ｔ８…検出配線層の厚さ
Ｔ９…第１検出層の厚さ
Ｔ１０…第２検出層の厚さ
Ｔ１１…検出配線層の酸化膜の厚さ
Ｗ１…第１配線層の幅寸法
Ｗ２…第２配線層の幅寸法
Ｗ３…第１検出層の幅寸法
Ｗ４…第２検出層の幅寸法
Ｗ５…第１接合層の幅寸法
Ｗ６…第２接合層の幅寸法
Ｗ７…半導体発光素子の幅寸法
１０Ｘ…第１比較例の半導体発光装置
１０Ｙ…第２比較例の半導体発光装置
２０，２０Ａ…半導体基板
２１…基板表面
２２…基板裏面
２３～２６…第１～第４基板側面
２７…表面絶縁層
２７Ａ…第１開口部
２７Ｂ…第２開口部
３０…半導体発光素子
３１…素子表面
３２…素子裏面
３３…素子基板
３３Ａ…基板表面
３３Ｂ…基板裏面
３４…発光部
３４Ａ…電極接続面
３４Ｂ…基板接続面
３４Ｃ，３４Ｄ…発光部端面
３４Ｅ，３４Ｆ…発光部側面
３５…絶縁膜
３５Ａ，３５Ｂ…基板被覆部
３５Ｃ…発光部被覆部
３５Ｄ…上面
３５Ｅ…第１開口部
３６…素子表面電極
３７…素子裏面電極
３８…発光ユニット
３９…トンネル層
４０，４０Ａ…表面配線層
４０Ｘ…比較例の表面配線層
４１…第１配線層
４２…第２配線層
４３Ｘ…酸化膜
５０…ワイヤ配線層
５１…第１ワイヤボンディング領域
５２…第２ワイヤボンディング領域
５３…酸化膜
５４…層表面
６０…検出配線層
６１…第１検出層
６２…第２検出層
６３…酸化膜
６４…層表面
７０…裏面配線層
８０…接合層
８１…第１接合層
８２…第２接合層
１００…半導体発光モジュール
１１０…ステム
１１１…ベース
１１１Ａ…表面
１１１Ｂ…裏面
１１２…ヒートシンク
１１３，１１４…貫通孔
１１５…凹部
１１６…支持面
１１７，１１８…絶縁材
１２０…キャップ
１２１…端壁
１２２…周壁
１２３…フランジ
１２４…開口部
１２５…透光板
１３０…端子ピン
１３１，１３２…個別ピン
１３１Ａ，１３２Ａ…接続部
１３１Ｂ，１３２Ｂ…端子部
１３３…共通ピン
８００…ワイヤ用金属層
８１０…表面酸化膜
８２０…マスク
８２１…第１開口部
８２２…第２開口部
ＷＡ…第１ワイヤ
ＷＢ…第２ワイヤ
ＬＸ…レーザ光
ＳＰ…収容空間
Ｔ１…第１配線層の厚さ
Ｔ２…第２配線層の厚さ
Ｔ３…第１接合層の厚さ
Ｔ４…第２接合層の厚さ
Ｔ５…表面酸化膜の厚さ
Ｔ６…ワイヤ配線層の厚さ
Ｔ７…ワイヤ配線層の酸化膜の厚さ
Ｔ８…検出配線層の厚さ
Ｔ９…第１検出層の厚さ
Ｔ１０…第２検出層の厚さ
Ｔ１１…検出配線層の酸化膜の厚さ
Ｗ１…第１配線層の幅寸法
Ｗ２…第２配線層の幅寸法
Ｗ３…第１検出層の幅寸法
Ｗ４…第２検出層の幅寸法
Ｗ５…第１接合層の幅寸法
Ｗ６…第２接合層の幅寸法
Ｗ７…半導体発光素子の幅寸法
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】