▶ サムソン エレクトロ−メカニックス カンパニーリミテッド．の特許一覧
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024114601
(43)【公開日】2024-08-23
(54)【発明の名称】積層セラミックキャパシタ
(51)【国際特許分類】
H01G 4/30 20060101AFI20240816BHJP
【ＦＩ】
H01G4/30 201N
H01G4/30 201K
H01G4/30 201L
H01G4/30 515
H01G4/30 512
【審査請求】未請求
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2023205221
(22)【出願日】2023-12-05
(31)【優先権主張番号】10-2023-0018753
(32)【優先日】2023-02-13
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】594023722
【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】ソン、スー ホワン
(72)【発明者】
【氏名】アン、ヨウン ギュ
(72)【発明者】
【氏名】キム、フイ ダエ
【テーマコード（参考）】
5E001
5E082
【Ｆターム（参考）】
5E001AB03
5E001AD02
5E082AA01
5E082AB03
5E082EE01
5E082FF05
5E082FG26
5E082FG34
(57)【要約】
【課題】信頼性を効率的に向上させるか、または小型化（及び／またはｌｏｗ ｐｒｏｆｉｌｅ実現）に有利な積層セラミックキャパシタを提供する。
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、複数の第１内部電極と複数の第２内部電極が複数の誘電体層のうち１つを挟んで第１方向に交互に積層された容量形成領域を含む本体と、第１方向とは異なる第２方向に容量形成領域を挟んで互いに離隔するように本体に配置され、複数の第１内部電極と複数の第２内部電極にそれぞれ連結される第１及び第２外部電極を含み、本体は、第１及び第２方向とは異なる第３方向に容量形成領域を挟むように配置される複数のサイドマージン部をさらに含み、複数の誘電体層は、複数のサイドマージン部に向かって複数の第１及び第２内部電極よりもさらに突出し、複数のサイドマージン部のそれぞれの一部分は、複数の誘電体層の間に位置することができる。
【選択図】図１ａ
【解決手段】本発明の一実施形態による積層セラミックキャパシタは、複数の第１内部電極と複数の第２内部電極が複数の誘電体層のうち１つを挟んで第１方向に交互に積層された容量形成領域を含む本体と、第１方向とは異なる第２方向に容量形成領域を挟んで互いに離隔するように本体に配置され、複数の第１内部電極と複数の第２内部電極にそれぞれ連結される第１及び第２外部電極を含み、本体は、第１及び第２方向とは異なる第３方向に容量形成領域を挟むように配置される複数のサイドマージン部をさらに含み、複数の誘電体層は、複数のサイドマージン部に向かって複数の第１及び第２内部電極よりもさらに突出し、複数のサイドマージン部のそれぞれの一部分は、複数の誘電体層の間に位置することができる。
【選択図】図１ａ
【特許請求の範囲】
【請求項1】
複数の第１内部電極と複数の第２内部電極が複数の誘電体層のうち１つを挟んで第１方向に交互に積層された容量形成領域を含む本体と、
前記第１方向とは異なる第２方向に前記容量形成領域を挟んで互いに離隔するように前記本体に配置され、前記複数の第１内部電極と複数の第２内部電極にそれぞれ連結される第１及び第２外部電極と、を含み、
前記本体は、前記第１及び第２方向とは異なる第３方向に前記容量形成領域を挟むように配置される複数のサイドマージン部をさらに含み、
前記複数の誘電体層は、前記複数のサイドマージン部に向かって前記複数の第１及び第２内部電極よりもさらに突出し、
前記複数のサイドマージン部のそれぞれの一部分は、前記複数の誘電体層の間に位置する、積層セラミックキャパシタ。
前記第１方向とは異なる第２方向に前記容量形成領域を挟んで互いに離隔するように前記本体に配置され、前記複数の第１内部電極と複数の第２内部電極にそれぞれ連結される第１及び第２外部電極と、を含み、
前記本体は、前記第１及び第２方向とは異なる第３方向に前記容量形成領域を挟むように配置される複数のサイドマージン部をさらに含み、
前記複数の誘電体層は、前記複数のサイドマージン部に向かって前記複数の第１及び第２内部電極よりもさらに突出し、
前記複数のサイドマージン部のそれぞれの一部分は、前記複数の誘電体層の間に位置する、積層セラミックキャパシタ。
【請求項2】
前記複数のサイドマージン部のそれぞれは、絶縁性ポリマー（ｐｏｌｙｍｅｒ）、エポキシ（ｅｐｏｘｙ）、及びＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）の少なくとも１つを含む、請求項１に記載の積層セラミックキャパシタ。
【請求項3】
前記複数のサイドマージン部のそれぞれのヤング率（Ｙｏｕｎｇ'ｓ ｍｏｄｕｌｕｓ）は５０ＧＰａ未満である、請求項１に記載の積層セラミックキャパシタ。
【請求項4】
前記複数のサイドマージン部のそれぞれは、前記複数の誘電体層の間に突出した突出部と、前記複数の誘電体層に前記第３方向に重なるマージン層をさらに含み、
前記突出部と前記マージン層は、互いに同一の絶縁材料を含有する、請求項１に記載の積層セラミックキャパシタ。
前記突出部と前記マージン層は、互いに同一の絶縁材料を含有する、請求項１に記載の積層セラミックキャパシタ。
【請求項5】
前記マージン層は前記本体の外部に露出し、
前記突出部は、前記複数の第１内部電極と複数の第２内部電極に接触する、請求項４に記載の積層セラミックキャパシタ。
前記突出部は、前記複数の第１内部電極と複数の第２内部電極に接触する、請求項４に記載の積層セラミックキャパシタ。
【請求項6】
前記突出部の突出長さは、前記マージン層の厚さよりも長い、請求項４に記載の積層セラミックキャパシタ。
【請求項7】
前記突出部の突出長さは、１μｍ超過２０μｍ未満である、請求項４に記載の積層セラミックキャパシタ。
【請求項8】
前記第１及び第２外部電極のそれぞれは、前記第３方向に前記容量形成領域に重ならないように配置される、請求項１に記載の積層セラミックキャパシタ。
【請求項9】
前記本体は、前記第１方向に前記容量形成領域を挟むように配置される複数のカバー層をさらに含み、
前記複数のサイドマージン部のそれぞれは、前記第１及び第２外部電極のそれぞれの外表面の一部分を上記第１方向に覆うエッジ部をさらに含む、請求項１に記載の積層セラミックキャパシタ。
前記複数のサイドマージン部のそれぞれは、前記第１及び第２外部電極のそれぞれの外表面の一部分を上記第１方向に覆うエッジ部をさらに含む、請求項１に記載の積層セラミックキャパシタ。
【請求項10】
複数の第１内部電極と複数の第２内部電極が複数の誘電体層のうち１つを挟んで第１方向に交互に積層された容量形成領域を含む本体と、
前記第１方向とは異なる第２方向に前記容量形成領域を挟んで互いに離隔するように前記本体に配置され、前記複数の第１内部電極と複数の第２内部電極にそれぞれ連結される第１及び第２外部電極と、を含み、
前記本体は、
前記第１及び第２方向とは異なる第３方向に前記容量形成領域を挟むように配置される複数のサイドマージン部と、
前記第１方向に前記容量形成領域を挟むように配置される複数のカバー層と、をさらに含み、
前記複数のサイドマージン部のそれぞれは、前記第１及び第２外部電極のそれぞれの外表面の一部分を覆うエッジ部を含む、積層セラミックキャパシタ。
前記第１方向とは異なる第２方向に前記容量形成領域を挟んで互いに離隔するように前記本体に配置され、前記複数の第１内部電極と複数の第２内部電極にそれぞれ連結される第１及び第２外部電極と、を含み、
前記本体は、
前記第１及び第２方向とは異なる第３方向に前記容量形成領域を挟むように配置される複数のサイドマージン部と、
前記第１方向に前記容量形成領域を挟むように配置される複数のカバー層と、をさらに含み、
前記複数のサイドマージン部のそれぞれは、前記第１及び第２外部電極のそれぞれの外表面の一部分を覆うエッジ部を含む、積層セラミックキャパシタ。
【請求項11】
前記複数のサイドマージン部のそれぞれは、絶縁性ポリマー（ｐｏｌｙｍｅｒ）、エポキシ（ｅｐｏｘｙ）、及びＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）の少なくとも１つを含む、請求項１０に記載の積層セラミックキャパシタ。
【請求項12】
前記複数のサイドマージン部のそれぞれは、前記複数の第１内部電極と複数の第２内部電極に向かって前記第３方向に突出して前記複数の誘電体層に前記第１方向に重なる突出部をさらに含み、
前記突出部と前記エッジ部は、互いに同一の絶縁材料を含有する、請求項１０に記載の積層セラミックキャパシタ。
前記突出部と前記エッジ部は、互いに同一の絶縁材料を含有する、請求項１０に記載の積層セラミックキャパシタ。
【請求項13】
前記複数のサイドマージン部のそれぞれは、前記複数の誘電体層に前記第３方向に重なるマージン層をさらに含み、
前記マージン層と前記エッジ部は、前記本体の外部に露出し、前記マージン層と前記エッジ部は、互いに同一の絶縁材料を含有する、請求項１０に記載の積層セラミックキャパシタ。
前記マージン層と前記エッジ部は、前記本体の外部に露出し、前記マージン層と前記エッジ部は、互いに同一の絶縁材料を含有する、請求項１０に記載の積層セラミックキャパシタ。
【請求項14】
前記エッジ部の第３方向の長さは、前記マージン層の厚さよりも長く、
前記エッジ部の第３方向の長さは、１μｍ超過２０μｍ未満である、請求項１３に記載の積層セラミックキャパシタ。
前記エッジ部の第３方向の長さは、１μｍ超過２０μｍ未満である、請求項１３に記載の積層セラミックキャパシタ。
【請求項15】
前記複数のサイドマージン部のそれぞれは、前記複数の第１内部電極と複数の第２内部電極に向かって前記第３方向に突出して前記複数の誘電体層に前記第１方向に重なる突出部をさらに含み、
前記エッジ部の第３方向の長さは、前記突出部の突出長さよりも長い、請求項１０に記載の積層セラミックキャパシタ。
前記エッジ部の第３方向の長さは、前記突出部の突出長さよりも長い、請求項１０に記載の積層セラミックキャパシタ。
【請求項16】
前記第１及び第２外部電極のそれぞれは、前記第３方向に前記本体に重ならないように配置される、請求項１０に記載の積層セラミックキャパシタ。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、積層セラミックキャパシタに関するものである。
【背景技術】
【0002】
積層セラミックキャパシタは、小型でありながらも高容量が保障され、実装が容易であるという利点により、コンピュータ、ＰＤＡ（登録商標）、携帯電話などの電子機器部品として広く用いられており、高信頼性、高強度特性を有し、電気機器（車両含む）部品としても広く用いられている。
【0003】
積層セラミックキャパシタが電子機器に用いられる場合、積層セラミックキャパシタは小型化（及び／またはｌｏｗ ｐｒｏｆｉｌｅ実現）することができる。積層セラミックキャパシタが小型化するにつれて、積層セラミックキャパシタの信頼性の確保の難易度はさらに高くなることがある。
【0004】
積層セラミックキャパシタが電気機器に用いられる場合、積層セラミックキャパシタは劣悪な環境（例：高電圧、高温、外部衝撃の可能性）に晒される可能性があり、積層セラミックキャパシタの信頼性はさらに重要になる可能性がある。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】日本登録特許公報特許第６３４６９１０号
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明は、信頼性を効率的に向上させるか、または小型化（及び／またはｌｏｗ ｐｒｏｆｉｌｅ実現）に有利な積層セラミックキャパシタを提供する。
【課題を解決するための手段】
【0007】
本発明の一実施形態による積層セラミックキャパシタは、複数の第１内部電極と複数の第２内部電極が複数の誘電体層のうち１つを挟んで第１方向に交互に積層された容量形成領域を含む本体と、上記第１方向とは異なる第２方向に上記容量形成領域を挟んで互いに離隔するように上記本体に配置され、上記複数の第１内部電極と複数の第２内部電極にそれぞれ連結される第１及び第２外部電極と、を含み、上記本体は、上記第１及び第２方向とは異なる第３方向に上記容量形成領域を挟むように配置される複数のサイドマージン部をさらに含み、上記複数の誘電体層は上記複数のサイドマージン部に向かって上記複数の第１及び第２内部電極よりもさらに突出し、上記複数のサイドマージン部のそれぞれの一部分は、上記複数の誘電体層の間に位置することができる。
【0008】
本発明の一実施形態による積層セラミックキャパシタは、複数の第１内部電極と複数の第２内部電極が複数の誘電体層のうち１つを挟んで第１方向に交互に積層された容量形成領域を含む本体と、上記第１方向とは異なる第２方向に上記容量形成領域を挟んで互いに離隔するように上記本体に配置され、上記複数の第１内部電極と複数の第２内部電極にそれぞれ連結される第１及び第２外部電極と、を含み、上記本体は、上記第１及び第２方向とは異なる第３方向に上記容量形成領域を挟むように配置される複数のサイドマージン部と、上記第１方向に上記容量形成領域を挟むように配置される複数のカバー層と、をさらに含み、上記複数のサイドマージン部のそれぞれは、上記第１及び第２外部電極のそれぞれの外表面の一部分を覆うエッジ部を含むことができる。
【発明の効果】
【0009】
本発明の一実施形態による積層セラミックキャパシタは、側面の信頼性（例：外部環境要素の浸透防止）を効率的に向上させるか、または小型化（及び／またはｌｏｗ ｐｒｏｆｉｌｅ実現）に有利であることができる。
【図面の簡単な説明】
【0010】
【図1a】本発明の一実施形態による積層セラミックキャパシタとその内部を示した斜視図である。
【図1b】本発明の一実施形態による積層セラミックキャパシタとその内部を示した斜視図である。
【図1c】本発明の一実施形態による積層セラミックキャパシタとその内部を示した斜視図である。
【図1d】本発明の一実施形態による積層セラミックキャパシタのサイドマージン部を本体に配置する過程を示した斜視図である。
【図4a】複数のサイドマージン部を形成する第１方式を示した断面図である。
【図4b】複数のサイドマージン部を形成する第２方式を示した断面図である。
【図4c】複数のサイドマージン部を形成する第３方式を示した断面図である。
【図5a】本発明の一実施形態による積層セラミックキャパシタとその製造方法を例示した斜視図である。
【図5b】本発明の一実施形態による積層セラミックキャパシタとその製造方法を例示した斜視図である。
【図6a】本発明の一実施形態による積層セラミックキャパシタとその製造方法を例示した斜視図である。
【図6b】本発明の一実施形態による積層セラミックキャパシタとその製造方法を例示した斜視図である。
【図7a】本発明の一実施形態による積層セラミックキャパシタとこれに含まれた外部電極を示した断面図である。
【図7b】本発明の一実施形態による積層セラミックキャパシタとこれに含まれた外部電極を示した断面図である。
【発明を実施するための形態】
【0011】
本発明の実施形態は、様々な他の形態に変形することができ、本発明の範囲が以下に説明する実施形態に限定されるものではない。また、本発明の実施形態は、当業界で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（又は強調表示や簡略化表示）がされることがある。
【0012】
なお、図面において本発明を明確に説明するために説明と関係のない部分は省略し、複数層及び領域を明確に表現するために厚さを拡大して示し、同一思想の範囲内の機能が同一である構成要素は、同一の参照符号を付与して説明する。
【0013】
明細書全体において、ある部分がある構成要素を「含む」というのは、これは特に反対される記載がない限り、他の構成要素を除外するのではなく、他の構成要素をさらに含むことができることを意味する。
【0014】
本発明の実施形態を明確に説明するために六面体の方向を定義すると、図面上に表示されたＸ、Ｙ、及びＺはそれぞれ長さ方向、幅方向及び厚さ方向を表す。ここで、厚さ方向は、誘電体層が積層される積層方向（または第１方向）と同じ概念で用いられることができる。
【0015】
【0016】
本体１１０は、複数の第１内部電極１２１と複数の第２内部電極１２２が複数の誘電体層１１１のうち一つを挟んで第１方向（例：Ｚ方向）に交互に積層された容量形成領域を含むことができる。
【0017】
例えば、本体１１０は、容量形成領域の焼成によってセラミック本体で構成されることができる。ここで、本体１１０に配置された複数の誘電体層１１１は焼成した状態で、隣接する誘電体層１１１間の境界は、走査電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認しにくいほど一体化することができる。
【0018】
例えば、本体１１０は、長さ方向Ｘの両側面、幅方向Ｙの両側面、及び厚さ方向Ｚの両側面を有する六面体で形成されることができ、上記六面体の角及び／またはコーナーは研磨されることによって丸い形態であることができる。但し、本体１１０の形状、寸法及び誘電体層１１１の積層数が本実施形態に示されたものに限定されるものではない。
【0019】
複数の誘電体層１１１は、その厚さを積層セラミックキャパシタ１００ａ、１００ｂ、１００ｃの容量設計に合わせて任意に変更することができ、高誘電率を有するセラミック粉末、例えば、チタン酸バリウム（ＢａＴｉＯ３）系粉末を含むことができ、本発明がこれに限定されるものではない。また、積層セラミックキャパシタ１００ａ、１００ｂ、１００ｃの要求規格に応じて、セラミック粉末に様々なセラミック添加剤（例：ＭｇＯ、Ａｌ２Ｏ３、ＳｉＯ２、ＺｎＯ）、有機溶剤、可塑剤、結合剤、分散剤などが添加されることができる。
【0020】
複数の誘電体層１１１の形成に用いられるセラミック粉末の平均粒径は、特に制限されず、積層セラミックキャパシタ１００ａ、１００ｂ、１００ｃの要求規格（例：電子機器用キャパシタのように小型化及び／または高容量が要求されるか、電気機器用キャパシタのように高い耐電圧特性及び／または強い強度が要求されるなど）により調節されることができるが、例えば、４００ｎｍ以下に調節されることができる。
【0021】
例えば、複数の誘電体層１１１は、チタン酸バリウム（ＢａＴｉＯ３）などのパウダーを含んで形成されたスラリーをキャリアフィルム（ｃａｒｒｉｅｒ ｆｉｌｍ）上に塗布及び乾燥して複数個のセラミックシートを設けることによって形成されることができる。上記セラミックシートは、セラミック粉末、バインダー、溶剤を混合してスラリーを製造し、上記スラリーをドクターブレード法で数μｍの厚さを有するシート（ｓｈｅｅｔ）状に製作することによって形成されることができるが、これに限定されない。
【0022】
複数の第１内部電極１２１と複数の第２内部電極１２２は、導電性金属を含む導電性ペーストを印刷して誘電体層の積層方向（例：Ｚ方向）に沿って本体１１０の長さ方向Ｘの一側面と他側面に交互に露出するように形成されることができ、中間に配置された誘電体層によって互いに電気的に絶縁されることができる。
【0023】
例えば、複数の第１内部電極１２１と複数の第２内部電極１２２のそれぞれは、粒子平均大きさが０．１～０．２μｍであり、４０～５０重量％の導電性金属粉末を含む内部電極用導電性ペーストによって形成されることができるが、これに限定されない。上記導電性ペーストは、ニッケル（Ｎｉ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、銀（Ａｇ）、鉛（Ｐｂ）または白金（Ｐｔ）などの単独またはこれらの合金であることができ、本発明がこれに限定されるものではない。
【0024】
例えば、上記セラミックシート上に上記内部電極用導電性ペーストを印刷工法などで塗布して内部電極パターンを形成することができる。上記導電性ペーストの印刷方法は、スクリーン印刷法、グラビア印刷法、及びインクジェット印刷法などを用いることができ、本発明がこれに限定されるものではない。例えば、上記内部電極パターンが印刷されたセラミックシートを２００～３００層積層し、圧着、焼成することで本体１１０を製作することができる。
【0025】
積層セラミックキャパシタ１００ａ、１００ｂ、１００ｃの静電容量は、複数の第１内部電極１２１と複数の第２内部電極１２２との間の積層方向（例：Ｚ方向）の重なり面積に比例し、複数の第１内部電極１２１と複数の第２内部電極１２２の総積層数に比例し、複数の第１内部電極１２１と複数の第２内部電極１２２との間の間隔に反比例することができる。上記内部電極の間隔は、複数の誘電体層１１１のそれぞれの厚さと実質的に同一であることができる。
【0026】
積層セラミックキャパシタ１００ａ、１００ｂ、１００ｃは、複数の第１内部電極１２１と複数の第２内部電極１２２との間の間隔が短いほど厚さに対してさらに大きい静電容量を有することができる。一方、積層セラミックキャパシタ１００ａ、１００ｂ、１００ｃの耐電圧は、上記内部電極の間隔が長いほど高いことができる。したがって、上記内部電極の間隔は、積層セラミックキャパシタ１００ａ、１００ｂ、１００ｃの要求規格（例：電子機器用キャパシタのように小型化及び／または高容量が要求されるか、電気機器用キャパシタのように高い耐電圧特性及び／または強い強度が要求されるなど）によって調節されることができる。複数の第１内部電極１２１及び複数の第２内部電極１２２のそれぞれの厚さも上記内部電極の間隔の影響を受けることができる。
【0027】
例えば、積層セラミックキャパシタ１００ａ、１００ｂ、１００ｃは、高い耐電圧特性及び／または強い強度が要求される場合に、複数の第１内部電極１２１と複数の第２内部電極１２２との間の間隔がそれぞれの厚さの２倍を超過するように設計されることができる。例えば、積層セラミックキャパシタ１００ａ、１００ｂ、１００ｃは、小型化及び／または高容量が要求される場合に、複数の第１内部電極１２１及び複数の第２内部電極１２２のそれぞれの厚さが０．４μｍ以下であり、総積層数が４００層以上になるように設計されることができる。
【0028】
第１及び第２外部電極１３１、１３２は、第１方向（例：Ｚ方向）とは異なる第２方向（例：Ｘ方向）に容量形成領域を挟んで互いに離隔するように本体１１０に配置され、複数の第１内部電極１２１と複数の第２内部電極１２２にそれぞれ連結されることができる。
【0029】
例えば、第１及び第２外部電極１３１、１３２のそれぞれは、金属成分が含まれたペーストにディッピング（ｄｉｐｐｉｎｇ）する方法、導電性ペーストを印刷する方法、シート（Ｓｈｅｅｔ）転写、パッド（Ｐａｄ）転写方法、スパッタめっき、または電解めっきなどで形成されることができる。上記金属成分は、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）、鉛（Ｐｂ）、スズ（Ｓｎ）などの単独またはこれらの合金であることができるが、これに限定されない。
【0030】
積層セラミックキャパシタ１００ａ、１００ｂ、１００ｃは、外部基板（例：プリント回路基板）に実装または内蔵されることができ、第１及び第２外部電極１３１、１３２を介して上記外部基板の配線、ランド、はんだ及びバンプの少なくとも１つに連結されることで、上記外部基板に電気的に連結された回路（例：集積回路、プロセッサ）に電気的に連結されることができる。
【0031】
【0032】
複数のカバー層１１２、１１３は、第１方向（例：Ｚ方向）に容量形成領域を挟むように配置されることができる。複数のカバー層１１２、１１３のそれぞれは、複数の誘電体層１１１のそれぞれよりもさらに厚いことができ、本体１１０の上面及び下面を提供することができる。第１及び第２外部電極１３１、１３２のそれぞれの一部分は、本体１１０の下面及び／または上面に配置されることができる。
【0033】
複数のカバー層１１２、１１３は、外部環境要素（例：水分、めっき液、異物）が容量形成領域に浸透することを防ぐことができ、本体１１０を外部衝撃から保護することができ、本体１１０の曲げ強度も向上させることができる。例えば、複数のカバー層１１２、１１３は、複数の誘電体層１１１と同じ材料や他の材料（例：エポキシ樹脂などの熱硬化性樹脂）を含むことができる。
【0034】
複数のサイドマージン部１１４は、第１及び第２方向（例：Ｚ方向及びＸ方向）とは異なる第３方向（例：Ｙ方向）に容量形成領域を挟むように配置されることができる。複数のサイドマージン部１１４は、複数の第１内部電極１２１と複数の第２内部電極１２２が本体１１０から第３方向（例：Ｙ方向）の表面に露出することを防ぐことができるため、外部環境要素（例：水分、めっき液、異物）が上記第３方向の表面を介して複数の第１内部電極１２１と複数の第２内部電極１２２に浸透することを防止することができ、積層セラミックキャパシタ１００ａ、１００ｂ、１００ｃの信頼性及び寿命を向上させることができる。また、複数の第１内部電極１２１と複数の第２内部電極１２２は、複数のサイドマージン部１１４によって第３方向に効率的に拡張して形成されることができるため、複数のサイドマージン部１１４は、複数の第１内部電極１２１と複数の第２内部電極１２２の重なり面積を広げて、積層セラミックキャパシタ１００ａ、１００ｂ、１００ｃの静電容量の向上にも寄与することができる。
【0035】
図１ａ、図１ｂ、図１ｃ及び図１ｄを参照すると、複数の誘電体層１１１は、複数のサイドマージン部１１４に向かって複数の第１及び第２内部電極１２１、１２２よりもさらに突出し、複数のサイドマージン部１１４のそれぞれの一部分は、複数の誘電体層１１１の間に位置することができる。複数のサイドマージン部１１４のそれぞれの突出部１１４Ｔは、複数のサイドマージン部１１４のそれぞれのマージン層１１４Ｌから複数の第１内部電極１２１と複数の第２内部電極１２２に向かって突出して複数の誘電体層１１１に第１方向（例：Ｚ方向）に重なることができる。例えば、マージン層１１４Ｌは本体１１０の外部に露出し、突出部１１４Ｔは複数の第１内部電極１２１と複数の第２内部電極１２２に接触することができる。
【0036】
これによって、複数の第１内部電極１２１や複数の第２内部電極１２２と本体１１０の第３方向の表面間の距離は、突出部１１４Ｔの突出長さとマージン層１１４Ｌの厚さの合計に対応することができるため、外部環境要素（例：水分、めっき液、異物）が第３方向（例：Ｙ方向）の表面を介して複数の第１内部電極１２１と複数の第２内部電極１２２に浸透することは、さらに効率的に防止されることができる。ここで、効率的とは、複数のサイドマージン部１１４が本体１１０に追加されることによって本体１１０の第３方向（例：Ｙ方向）の幅がさらに広くなる程度に対して複数のサイドマージン部１１４が外部環境要素の浸透防止性能がさらに向上する程度の割合が高いことを意味することができる。突出部１１４Ｔとマージン層１１４Ｌのうち、マージン層１１４Ｌのみが本体１１０の幅に実質的な影響を与えるためである。
【0037】
複数のサイドマージン部１１４のそれぞれから突出部１１４Ｔが突出するということは、突出部１１４Ｔとマージン層１１４Ｌが互いに一体化した構造を意味するか、または突出部１１４Ｔとマージン層１１４Ｌが相互間の境界面を形成しないことを意味する。例えば、突出部１１４Ｔとマージン層１１４Ｌは互いに同一の絶縁材料を含有することができる。
【0038】
例えば、複数のサイドマージン部１１４のそれぞれのヤング率（Ｙｏｕｎｇ'ｓ ｍｏｄｕｌｕｓ）は、５０ＧＰａ未満であることができる。これにより、複数のサイドマージン部１１４が形成されるとき、複数のサイドマージン部１１４の一部分は複数の誘電体層１１１の側面に接触しながら複数の誘電体層１１１の上面及び／または下面に容易に流れて突出部１１４Ｔになることができる。
【0039】
したがって、突出部１１４Ｔは、複数のサイドマージン部１１４を形成する際に別途の追加工程なしにも形成されることができる。また、複数のサイドマージン部１１４は、公知のＭＦ（Ｍａｒｇｉｎ Ｆｏｒｍａｔｉｏｎ）工法なしにも形成されることができ、本体１１０の大きさ制約を実質的に受けずに形成されることもできる。例えば、本体１１０の第１方向（例：Ｚ方向）の厚さが１００μｍ未満のように非常に薄い場合、ＭＦ工法において本体１１０を９０度回転させることが困難である可能性があるが、複数のサイドマージン部１１４は、本体１１０の回転なしにも形成されることができる。複数のサイドマージン部１１４は、本体１１０が低配位（ｌｏｗ ｐｒｏｆｉｌｅ）構造である場合にも効率的に形成されることができる。
【0040】
ヤング率（Ｙｏｕｎｇ'ｓ ｍｏｄｕｌｕｓ）は、複数のサイドマージン部１１４及び複数の誘電体層１１１に含有された主材料を識別することによって測定されることができる。例えば、ＥＤＳ（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析は、複数のサイドマージン部１１４及び複数の誘電体層１１１に含有された主材料を識別するのに用いられることができる。ＥＤＳを具体的に説明すると、積層セラミックキャパシタのサンプルの本体１１０の中心を含むＸＺ面に切断または研磨して露出する断面は、前処理（例：サンプルの固定及び電気導電性の小さい材料でコーティング）されることができ、電子ビームは上記前処理されたサンプルに走査されることができる。このとき、上記サンプルの各部分は電子ビームに応じて浮いた（ｅｘｃｉｔｅｄ）状態で安定化しながらＸ－ｒａｙを放出することができ、Ｘ－ｒａｙのエネルギー値は上記サンプルの各部分の物質によって異なることができる。したがって、収集器は上記Ｘ－ｒａｙを収集することができ、コンピューティングシステムは上記Ｘ－ｒａｙのエネルギー値を特定の数値範囲に属するか否かを比較することで上記サンプルの各部分の物質を識別することができ、上記物質に基づいて該当部分のヤング率を判別することができる。
【0041】
複数の誘電体層１１１がチタン酸バリウム（ＢａＴｉＯ３）系主材料を含有する場合、チタン酸バリウム（ＢａＴｉＯ３）のヤング率は１３５ＧＰａであるため、複数の誘電体層１１１のヤング率は１３５ＧＰａと実質的に同一であることができる。複数のサイドマージン部１１４の主材料のヤング率は５０ＧＰａ未満であるため、１３５ＧＰａよりはるかに低い場合がある。例えば、複数のサイドマージン部１１４は、ヤング率が５０ＧＰａ未満の絶縁性ポリマー（ｐｏｌｙｍｅｒ）、エポキシ（ｅｐｏｘｙ）、及びＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ）の少なくとも１つを含むことができる。ＡＢＦのヤング率は約５ＧＰａであり、エポキシのヤング率は約４ＧＰａであることができる。但し、複数のサイドマージン部１１４の主材料はＡＢＦやエポキシに限定されず、５０ＧＰａ未満の全ての絶縁材料（例：ｐｏｌｙｉｍｉｄｅなどの有機物質や絶縁性ポリマー（ｐｏｌｙｍｅｒ））は、複数のサイドマージン部１１４で選択的に用いられることができる。
【0042】
複数のサイドマージン部１１４の突出部１１４Ｔとマージン層１１４Ｌは互いに一体化することができるため、突出部１１４Ｔとマージン層１１４Ｔ、１１４Ｌは互いに同一の絶縁材料を含有することができ、突出部１１４Ｔ及びマージン層１１４Ｔ、１１４Ｌのそれぞれのヤング率は５０ＧＰａ未満であることができる。
【0043】
図１ａ、図２ａを参照すると、第１段階の積層セラミックキャパシタ１００ａ－１は、複数の誘電体層１１１の第３方向（例：Ｙ方向）の側面と複数の第１内部電極１２１の第３方向の側面と複数の第２内部電極１２２の第３方向の側面が互いに一平面を成す構造を有することができる。上記一平面は切断面であることができる。この後、第１段階の積層セラミックキャパシタ１００ａ－１はエッチング工程前に焼成されることができる。
【0044】
図１ａ、図２ａを参照すると、第２段階の積層セラミックキャパシタ１００ａ－２は、複数の第１内部電極１２１の第３方向の端部と複数の第２内部電極１２２の第３方向の端部がエッチング工程によって除去された構造を有することができる。例えば、上記エッチング工程は、複数の第１内部電極１２１と複数の第２内部電極１２２に含有された材料（例：ニッケル）に対して選択的にエッチングすることができるエッチング（ｅｔｃｈｉｎｇ）液を用いた化学的エッチングであることができる。
【0045】
図１ａ、図２ｂを参照すると、第３段階の積層セラミックキャパシタ１００ａ－３は、複数のサイドマージン部１１４の突出部１１４Ｔが複数の第１内部電極１２１と複数の第２内部電極１２２を第３方向（例：Ｙ方向）に覆う構造を有することができ、マージン層１１４Ｌが複数の誘電体層１１１を第３方向に覆う構造を有することができる。
【0046】
図１ａ、図２ｂを参照すると、第４段階の積層セラミックキャパシタ１００ａ－４は、第１外部電極１３１または第２外部電極１３２が複数のカバー層１１２、１１３を第１方向（例：Ｚ方向）に覆う構造を有することができる。
【0047】
図１ｂ及び図３ａを参照すると、第１段階の積層セラミックキャパシタ１００ｂ－１は、複数の誘電体層１１１の第３方向（例：Ｙ方向）の側面と複数の第１内部電極１２１の第３方向の側面と複数の第２内部電極１２２の第３方向の側面と第１外部電極１３１または第２外部電極１３２の第３方向の側面は、互いに一平面を成すことができる。
【0048】
図１ｂ及び図３ａを参照すると、第２段階の積層セラミックキャパシタ１００ｂ－２は、複数の第１内部電極１２１の第３方向の端部と複数の第２内部電極１２２の第３方向の端部と第１外部電極１３１または第２外部電極１３２の第３方向の端部がエッチング工程によって除去された構造を有することができる。設計に応じて、第１外部電極１３１及び第２外部電極１３２は、他の材料（例：銅）を含有することもでき、第１外部電極１３１及び第２外部電極１３２の第３方向の端部は、エッチングされないこともできる。
【0049】
図３ａ及び図３ｂを参照すると、第３段階の積層セラミックキャパシタ１００ｂ－３は、複数のサイドマージン部１１４の突出部１１４Ｔが複数の第１内部電極１２１と複数の第２内部電極１２２を第３方向（例：Ｙ方向）に覆う構造を有することができ、マージン層１１４Ｌが複数の誘電体層１１１を第３方向に覆う構造を有することができ、エッジ部１１４Ｂが第１外部電極１３１及び／または第２外部電極１３２の外表面の一部分を第１方向（例：Ｚ方向）に覆う構造を有することができる。
【0050】
したがって、第１及び第２外部電極１３１、１３２のそれぞれの一部分は、複数のサイドマージン部１１４のそれぞれのエッジ部１１４Ｂと複数のカバー層１１２、１１３のうち、エッジ部１１４Ｂにさらに近く配置されたカバー層の間に配置されることができる。エッジ部１１４Ｂは、第１及び第２外部電極１３１、１３２のそれぞれの外表面の一部分を覆うように、マージン層１１４Ｌから第１方向（例：Ｚ方向）に延びて第３方向（例：Ｙ方向）に曲げられた構造を有することができる。エッジ部１１４Ｂは、突出部１１４Ｔが形成される原理と類似した原理で形成されることができ、突出部１１４Ｔとほぼ同時に形成されることができる。
【0051】
エッジ部１１４Ｂとマージン層１１４Ｌと突出部１１４Ｔは、互いに一体化することができ、相互間の境界面を形成しないことができる。例えば、エッジ部１１４Ｂとマージン層１１４Ｌと突出部１１４Ｔは、互いに同じ絶縁材料を含有することができ、エッジ部１１４Ｂとマージン層１１４Ｌと突出部１１４Ｔのそれぞれのヤング率は５０ＧＰａ未満であることができる。
【0052】
エッジ部１１４Ｂの空間的余裕が突出部１１４Ｔの空間的余裕に比べて多いことができるため、エッジ部１１４Ｂの第３方向の長さＷ３は突出部１１４Ｔの突出長さＷ２よりも長いことができるが、これに限定されない。
【0053】
例えば、突出部１１４Ｔの突出長さＷ２とエッジ部１１４Ｂの第３方向の長さＷ３のそれぞれは、１μｍ超過２０μｍ未満であることができ、マージン層１１４Ｌの厚さＷ１よりも長いことができる。Ｗ１、Ｗ２、及びＷ３は、積層セラミックキャパシタをＸ方向に研磨して形成される積層セラミックキャパシタのＹＺ断面において、Ｗ１、Ｗ２、及びＷ３に該当される部分の平均値で測定されることができる。例えば、ＹＺ断面は、ＴＥＭ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）、ＡＦＭ（Ａｔｏｍｉｃ Ｆｏｒｃｅ Ｍｉｃｒｏｓｃｏｐｅ）、ＳＥＭ（Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）、光学顕微鏡、及びｓｕｒｆａｃｅ ｐｒｏｆｉｌｅｒの少なくとも１つを用いた分析に適用されることができ、Ｗ１、Ｗ２及びＷ３は、上記分析によって獲得されるイメージに対する目視確認またはイメージ処理（例：ピクセルの色相や明度に基づいたピクセル識別、ピクセル識別効率のためのピクセル値フィルタリング、識別されたピクセル間の距離積分など）によって測定されることができる。
【0054】
図４ａを参照すると、複数の第１内部電極１２１の第３方向の端部と複数の第２内部電極１２２のエッチング工程が進行された積層セラミックキャパシタの一部分は、液状状態の絶縁溜まり１１４Ｄに収まることができる。これにより、複数のサイドマージン部１１４のうち１つは形成されることができ、これはディッピング（ｄｉｐｐｉｎｇ）方式で表現されることができる。
【0055】
図４ｂを参照すると、スプレー９１は、絶縁粒子１１４Ｓを積層セラミックキャパシタの第３方向の表面に噴射することができる。これにより、複数のサイドマージン部１１４のうち１つは形成されることができる。
【0056】
図４ｃを参照すると、絶縁シート１１４Ｐは支持台９２上に配置されることができ、熱圧着方式によって積層セラミックキャパシタの第３方向の表面に付着されることができる。例えば、周辺温度は摂氏５０度～１５０度であることができるが、これに限定されない。絶縁シート１１４Ｐの一部分１１４Ｃは、積層セラミックキャパシタの第３方向の表面に付着された後に切断によって分離されることができる。これによって、複数のサイドマージン部１１４のうち１つは形成されることができる。
【0057】
設計に応じて、複数のサイドマージン部１１４は、セラミック原子層薄膜蒸着（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）やセラミックスパッタリング（ｓｐｕｔｔｅｒｉｎｇ）によって形成されることもできる。ここで、セラミック材料は、複数のサイドマージン部１１４のヤング率が５０ＧＰａ未満になるように設計された組成物であることができる。
【0058】
図１ｃを参照すると、第１外部電極１３１の一部分は、本体１１０に第１方向（例：Ｚ方向）に重なり、第１外部電極１３１の残りの部分に第１方向（例：Ｚ方向）に重ならない場合があり、第２外部電極１３２の一部分は、本体１１０に第１方向（例：Ｚ方向）に重なり、第２外部電極１３２の残りの部分に第１方向（例：Ｚ方向）に重ならない可能性がある。例えば、第１及び第２外部電極１３１、１３２のそれぞれは、Ｌ形態であることができる。
【0059】
図１ｃ及び図５ａを参照すると、第１段階の積層セラミックキャパシタ１００ｃ－１は、第１外部電極１３１のベース電極層１３１ａと第２外部電極１３２のベース電極層１３２ａが本体１１０の上面上に配置された構造を有することができる。
【0060】
図１ｃ及び図５ａを参照すると、第２段階の積層セラミックキャパシタ１００ｃ－２は、第１外部電極１３１の連結電極層１３１ｄと第２外部電極１３２の連結電極層１３２ｄが本体１１０の第２方向（例：Ｘ方向）の側面上に配置された構造を有することができる。連結電極層１３１ｄ、１３２ｄは、複数の第１内部電極１２１と複数の第２内部電極１２２に連結されることができ、連結電極層１３１ｄ、１３２ｄのエッジは、ベース電極層１３１ａ、１３２ａのエッジに連結されることができる。
【0061】
図１ｃ及び図５ｂを参照すると、第３段階の積層セラミックキャパシタ１００ｃ－３は、複数の第１内部電極１２１の第３方向の端部と複数の第２内部電極１２２の第３方向の端部がエッチング工程によって除去された構造を有することができ、第４段階の積層セラミックキャパシタ１００ｃ－４は、複数のサイドマージン部１１４が形成された構造を有することができる。連結電極層１３１ｄ、１３２ｄは、上記第３方向の端部に対するエッチング工程が進行される際に、複数の第１内部電極１２１の第２方向（例：Ｘ方向）の端部と複数の第２内部電極１２２の第２方向の端部がエッチングされることを防ぐことができる。
【0062】
図６ａを参照すると、第１段階の積層セラミックキャパシタ１００ｄ－１は、第１外部電極１３１のベース電極層１３１ａと第２外部電極１３２のベース電極層１３２ａが本体１１０の上面上に配置された構造を有することができ、第２段階の積層セラミックキャパシタ１００ｄ－２は、複数の第１内部電極１２１の第３方向の端部と複数の第２内部電極１２２の第３方向の端部がエッチング工程によって除去された構造を有することができる。
【0063】
図６ｂを参照すると、第３段階の積層セラミックキャパシタ１００ｄ－３は、複数のサイドマージン部１１４が形成された構造を有することができ、第４段階の積層セラミックキャパシタ１００ｄ－４は、連結電極層１３１ｄ、１３２ｄが形成された構造を有することができる。
【0064】
図５ｂ及び図６ｂを参照すると、ベース電極層１３１ａと連結電極層１３１ｄ、１３２ｄの組み合わせ構造である第１及び第２外部電極は、第３方向（例：Ｗ方向）に本体１１０に重ならないように配置されることができる。例えば、ベース電極層１３１ａと連結電極層１３１ｄ、１３２ｄのそれぞれは、スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）やＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）などのめっき工程によって形成されることができるが、これに限定されない。
【0065】
図７ａ及び図７ｂを参照すると、本発明の一実施形態による積層セラミックキャパシタ１００ｅ、１００ｆの第１及び第２外部電極１３１、１３２は、ベース電極層１３１ａ、１３２ａ、連結電極層１３１ｂ、１３２ｂ及びめっき層１３１ｃ、１３２ｃの少なくとも一つを含むことができる。
【0066】
ベース電極層１３１ａ、１３２ａと図７ａの連結電極層１３１ｂ、１３２ｂのそれぞれは、本体１１０の一部分が金属材料及び／またはガラスフリット（ｆｒｉｔ）が含まれたペーストにディッピングされるか、または本体１１０の一部分に上記ペーストが印刷された状態で焼成されることによって形成されることができ、シート（Ｓｈｅｅｔ）転写、パッド（Ｐａｄ）転写方式によって形成されることもできる。上記金属材料は、本体１１０に対する電気的連結性を向上させるために銅（Ｃｕ）であることができるが、これに限定されない。例えば、上記金属材料は、銅（Ｃｕ）、ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銀（Ａｇ）及び鉛（Ｐｂ）の少なくとも１つを含むことができ、本体１１０内の内部電極の金属材料によって異なることもできる。
【0067】
設計に応じて、図７ｂの連結電極層１３１ｂ、１３２ｂは、導電性樹脂層で形成されることができる。例えば、導電性樹脂層は、エポキシ（ｅｐｏｘｙ）などの熱硬化性樹脂と複数の導電性粒子（例：ベース電極層の金属材料と同一）を含むことができる。但し、上記熱硬化性樹脂に限定されず、導電性樹脂層は、ビスフェノールＡ樹脂、グリコールエポキシ樹脂、ノボラックエポキシ樹脂またはこれらの誘導体のうち分子量が小さくて、常温で液状である樹脂を含むこともできる。導電性樹脂層は、第１及び第２外部電極１３１、１３２の外部衝撃に対する耐久性を向上させるか、外部の水分やめっき液が本体１１０に浸透することを防ぐことができる。したがって、導電性樹脂層は、第１及び第２外部電極１３１、１３２が劣悪な環境に晒されても、第１及び第２外部電極１３１、１３２の信頼性が低下する速度を低減することができる。
【0068】
めっき層１３１ｃ、１３２ｃは、スパッタまたは電解めっき（Ｅｌｅｃｔｒｉｃ Ｄｅｐｏｓｉｔｉｏｎ）によって形成されることができるが、これに限定されない。例えば、めっき層１３１ｃ、１３２ｃは、ニッケル（Ｎｉ）を含有する内側めっき層とスズ（Ｓｎ）を含有する外側めっき層を含むことができる。
【0069】
図７ｂのコーティング層１５０は、複数のカバー層１１２、１１３の外面を覆うことができ、設計に応じて第１及び第２外部電極１３１、１３２の一部分及び／または複数のサイドマージン部の外面をさらに覆うことができる。例えば、コーティング層１５０は、本体１１０の耐湿信頼性の向上のためにＳｉを含む有／無機系化合物で構成されることができ、フッ素（Ｆ）を含む有／無機物及びポリマー成分で構成されることができる。例えば、コーティング層１５０は、撥水性能を有するようにシランカップリング剤、シリコン－レジンで実現することができる。
【0070】
以上、本発明の実施形態について詳細に説明したが、本発明は、上述の実施形態及び添付の図面によって限定されるものではなく、添付の特許請求の範囲によって限定される。
【0071】
したがって、特許請求の範囲に記載された本発明の技術的思想から外れない範囲内で、当技術分野における通常の知識を有する者によって多様な形態の置換、変形、及び変更が可能であり、これも本発明の範囲に属するといえる。
【符号の説明】
【0072】
１００ａ、１００ｂ、１００ｃ、１００ｅ、１００ｆ 積層セラミックキャパシタ
１１０ 本体（ｂｏｄｙ）
１１１ 誘電体層
１１２、１１３ 複数のカバー層
１１４ 複数のサイドマージン部
１１４Ｂ 複数のサイドマージン部のエッジ部
１１４Ｌ 複数のサイドマージン部のマージン層
１１４Ｔ 複数のサイドマージン部の突出部
１２１ 第１内部電極
１２２ 第２内部電極
１３１ 第１外部電極
１３２ 第２外部電極
１１０ 本体（ｂｏｄｙ）
１１１ 誘電体層
１１２、１１３ 複数のカバー層
１１４ 複数のサイドマージン部
１１４Ｂ 複数のサイドマージン部のエッジ部
１１４Ｌ 複数のサイドマージン部のマージン層
１１４Ｔ 複数のサイドマージン部の突出部
１２１ 第１内部電極
１２２ 第２内部電極
１３１ 第１外部電極
１３２ 第２外部電極
【図1a】
【図1b】
【図1c】
【図1d】
【図2a】
【図2b】
【図3a】
【図3b】
【図4a】
【図4b】
【図4c】
【図5a】
【図5b】
【図6a】
【図6b】
【図7a】
【図7b】
