特開2024-114675 | 知財ポータル「IP Force」

知財求人 - 知財ポータルサイト「IP Force」

▶ 三星電子株式会社の特許一覧

特開2024-114675イメージセンサ

書誌要約請求の範囲詳細な説明課題実施例実施するための形態図面の説明

目に優しい文字サイズ小中大 PDF Top

< >

1
2
3A
3B
4
5A
5B
6A
6B
7
8A
8B
9A
9B
9C
9D
9E
9F
9G
9H
9I
9J
10A
10B
11A
11B
12A
12B
13A
13B
14A
14B
15A
15B
16A
16B
17A
17B
18A
18B
19A
19B
19C
19D
19E
19F
19G
19H
19I
19J
19K
19L
20
21
22

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024114675

(43)【公開日】2024-08-23

(54)【発明の名称】イメージセンサ

(51)【国際特許分類】

H01L 27/146 20060101AFI20240816BHJP

H04N 25/70 20230101ALI20240816BHJP

【ＦＩ】

H01L27/146 A

H04N25/70

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

(21)【出願番号】P 2024018902

(22)【出願日】2024-02-09

(31)【優先権主張番号】10-2023-0018981

(32)【優先日】2023-02-13

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】390019839

【氏名又は名称】三星電子株式会社

【氏名又は名称原語表記】ＳａｍｓｕｎｇＥｌｅｃｔｒｏｎｉｃｓＣｏ．，Ｌｔｄ．

【住所又は居所原語表記】１２９，Ｓａｍｓｕｎｇ－ｒｏ，Ｙｅｏｎｇｔｏｎｇ－ｇｕ，Ｓｕｗｏｎ－ｓｉ，Ｇｙｅｏｎｇｇｉ－ｄｏ，ＲｅｐｕｂｌｉｃｏｆＫｏｒｅａ

(74)【代理人】

【識別番号】100107766

【弁理士】

【氏名又は名称】伊東忠重

(74)【代理人】

【識別番号】100229448

【弁理士】

【氏名又は名称】中槇利明

(72)【発明者】

【氏名】金局泰

【テーマコード（参考）】

4M118

5C024

【Ｆターム（参考）】

4M118AA05

4M118AB01

4M118BA14

4M118CA03

4M118CA22

4M118CB01

4M118CB02

4M118CB03

4M118CB05

4M118DD04

4M118EA14

4M118FA06

4M118FA27

4M118FA28

4M118FA33

4M118GC07

4M118GD04

4M118HA30

5C024CX32

5C024CX41

5C024CY47

5C024GX01

5C024GX02

5C024GY31

(57)【要約】

【課題】イメージセンサを提供する。
【解決手段】イメージセンサは、互いに向かい合う第１面及び第２面を有し、第１面から第２面まで延びるピクセル分離リセスを有する基板と；基板内に配置される複数の光感知素子と；ピクセル分離リセスを満たし、平面的に複数の光感知素子それぞれの少なくとも一部分を取り囲むピクセル分離領域と；を含み、ピクセル分離領域は、複数の光感知素子のうち互いに隣接する光感知素子の互いに対向する辺の間に配置される狭い領域、及び互いに対向するコーナーの間に配置される広い領域を有し、ピクセル分離領域は、ピクセル分離リセスの内側壁を覆う第１絶縁層と；ピクセル分離リセス内で、第１絶縁層の側面の少なくとも一部分を覆う第１導電層と；第１導電層によって限定される内部空間内で、第１導電層の側面の一部分を覆う第２絶縁層と；第１導電層によって限定される内部空間のうち、第２絶縁層が満たさない空間をいずれも満たし、第１導電層に当接して連結される第２導電層と；を含む。
【選択図】図５Ｂ

【特許請求の範囲】

【請求項1】

【請求項2】

前記第２導電層は、前記基板の前記第２面に隣接する第１垂直レベルで、前記第２絶縁層を介して前記第１導電層から離隔され、前記基板の前記第１面に隣接する第２垂直レベルで、前記第１導電層と当接して連結されることを特徴とする請求項１に記載のイメージセンサ。

【請求項3】

前記第２導電層は、前記ピクセル分離領域の前記広い領域に配置されるが、前記ピクセル分離領域の前記狭い領域には配置されないことを特徴とする請求項１に記載のイメージセンサ。

【請求項4】

前記ピクセル分離領域の前記広い領域に配置される前記第２導電層の部分が垂直方向に延びる長さは、前記ピクセル分離領域の前記狭い領域に配置される前記第２導電層の部分が前記垂直方向に延びる長さより長いことを特徴とする請求項１に記載のイメージセンサ。

【請求項5】

前記ピクセル分離領域の前記広い領域に配置される前記第２導電層の部分が垂直方向に延びる長さは、前記ピクセル分離領域の前記狭い領域に配置される前記第２導電層の部分が前記垂直方向に延びる長さと等しく、
前記ピクセル分離領域の前記広い領域に配置される前記第２導電層の部分の水平幅は、前記ピクセル分離領域の前記狭い領域に配置される前記第２導電層の部分の水平幅より広いことを特徴とする請求項１に記載のイメージセンサ。

【請求項6】

前記第１絶縁層及び前記第１導電層それぞれは、前記複数の光感知素子のうち少なくとも一つの光感知素子を取り囲んで互いに離隔される複数であり、
複数の前記第１導電層のうち、互いに離隔される少なくとも２つの第１導電層は、前記第２導電層によって互いに電気的に連結されることを特徴とする請求項１に記載のイメージセンサ。

【請求項7】

複数の前記第１絶縁層それぞれ及び複数の前記第１導電層それぞれは、前記複数の光感知素子それぞれを取り囲んで互いに離隔される複数であることを特徴とする請求項６に記載のイメージセンサ。

【請求項8】

複数の前記第１導電層のうち、互いに離隔される少なくとも２つの第１導電層は、前記ピクセル分離領域の前記広い領域に配置される前記第２導電層の部分と当接して連結されて、互いに電気的に連結されることを特徴とする請求項６に記載のイメージセンサ。

【請求項9】

前記第１絶縁層によって限定される内部空間のうち、前記基板の前記第１面に隣接する部分を満たす第３絶縁層をさらに含むことを特徴とする請求項１に記載のイメージセンサ。

【請求項10】

前記第２導電層は、前記第３絶縁層の上面から前記基板の前記第２面まで延びることを特徴とする請求項９に記載のイメージセンサ。

【請求項11】

イメージセンサであって、当該イメージセンサは、
互いに向かい合う第１面及び第２面を有し、前記第１面から前記第２面まで延びるピクセル分離リセスを有する基板と、
前記基板内に配置される複数の光感知素子と、
前記ピクセル分離リセスを満たし、平面的に前記複数の光感知素子それぞれの少なくとも一部分を取り囲むピクセル分離領域と、を含み、
前記ピクセル分離領域は、前記複数の光感知素子のうち互いに隣接する光感知素子の互いに対向する辺の間に配置される狭い領域、及び前記複数の光感知素子のうち互いに隣接する光感知素子の互いに対向するコーナーの間に配置される広い領域を有し、
前記ピクセル分離領域は、
前記ピクセル分離リセスの内側壁を覆い、平面的に前記複数の光感知素子のうち少なくとも一つを取り囲んで互いに離隔される複数の第１絶縁層と、
前記ピクセル分離リセス内で、前記複数の第１絶縁層それぞれの側面の少なくとも一部分を覆って互いに離隔される複数の第１導電層と、
前記ピクセル分離リセス内の前記複数の第１導電層によって限定される内部空間内で、前記複数の第１導電層の側面の一部分を覆う第２絶縁層と、
前記ピクセル分離リセス内の前記複数の第１導電層によって限定される内部空間内で、前記複数の第１導電層及び前記第２絶縁層を覆う第２導電層と、を含み、
前記第２導電層は、
前記基板の前記第１面に隣接し、前記複数の第１導電層のうち互いに離隔される少なくとも一部の第１導電層を電気的に連結する連結部と、
前記連結部から前記基板の前記第２面に向かって垂直方向に延び、前記第２絶縁層を介して前記複数の第１導電層と離隔される延長部と、を含む、イメージセンサ。

【請求項12】

前記第２導電層の前記連結部及び前記延長部は、前記ピクセル分離領域の前記広い領域に配置され、前記ピクセル分離領域の前記狭い領域には配置されないことを特徴とする請求項１１に記載のイメージセンサ。

【請求項13】

前記第２導電層の前記連結部は、前記ピクセル分離領域の前記広い領域に配置され、前記ピクセル分離領域の前記狭い領域には配置されず、
前記第２導電層の前記延長部は、前記ピクセル分離領域の前記広い領域及び前記狭い領域それぞれに配置されることを特徴とする請求項１１に記載のイメージセンサ。

【請求項14】

前記第２導電層の前記延長部のうち、前記ピクセル分離領域の前記広い領域に配置される部分が前記垂直方向に延びる長さは、前記第２導電層の前記延長部のうち、前記ピクセル分離領域の前記狭い領域に配置される部分が前記垂直方向に延びる長さより長いことを特徴とする請求項１３に記載のイメージセンサ。

【請求項15】

前記第２導電層の前記連結部及び前記延長部は、前記ピクセル分離領域の前記広い領域及び前記狭い領域それぞれに配置されることを特徴とする請求項１１に記載のイメージセンサ。

【請求項16】

前記第２導電層の前記延長部のうち、前記ピクセル分離領域の前記広い領域に配置される部分が前記垂直方向に延びる長さは、前記第２導電層の前記延長部のうち、前記ピクセル分離領域の前記狭い領域に配置される部分が前記垂直方向に延びる長さより長いことを特徴とする請求項１５に記載のイメージセンサ。

【請求項17】

前記第２導電層の前記延長部のうち、前記ピクセル分離領域の前記広い領域に配置される部分が前記垂直方向に延びる長さは、前記第２導電層の前記延長部のうち、前記ピクセル分離領域の前記狭い領域に配置される部分が前記垂直方向に延びる長さと等しいことを特徴とする請求項１５に記載のイメージセンサ。

【請求項18】

前記第２導電層の前記連結部のうち、前記ピクセル分離領域の前記広い領域に配置される部分の前記垂直方向の厚さは、前記ピクセル分離領域の前記狭い領域に配置される部分の前記垂直方向の厚さより厚いことを特徴とする請求項１５に記載のイメージセンサ。

【請求項19】

イメージセンサであって、当該イメージセンサは、
互いに向かい合う第１面及び第２面を有し、前記第１面から前記第２面まで延びるピクセル分離リセスを有する基板と、
前記基板内に配置される複数の光感知素子と、
前記ピクセル分離リセスを満たし、平面的に前記複数の光感知素子それぞれの少なくとも一部分を取り囲むピクセル分離領域と、を含み、
前記ピクセル分離領域は、前記複数の光感知素子のうち互いに隣接する光感知素子の互いに対向する辺の間に配置される狭い領域、及び前記複数の光感知素子のうち互いに隣接する光感知素子の互いに対向するコーナーの間に配置される広い領域を有し、
前記ピクセル分離領域は、
前記ピクセル分離リセスの内側壁を覆い、平面的に前記複数の光感知素子のうち少なくとも一つを取り囲んで互いに離隔される複数の第１絶縁層と、
前記ピクセル分離リセス内で、前記複数の第１絶縁層それぞれの側面の少なくとも一部分を覆って互いに離隔される複数の第１導電層と、
前記ピクセル分離リセス内の前記複数の第１導電層によって限定される内部空間内で、前記複数の第１導電層の側面の一部分を覆う第２絶縁層と、
前記ピクセル分離リセス内の前記複数の第１導電層によって限定される内部空間内で、前記複数の第１導電層及び前記第２絶縁層を覆う第２導電層と、を含み、
前記第２導電層は、前記ピクセル分離領域の前記広い領域に配置され、前記ピクセル分離領域の前記狭い領域には配置されず、
前記第２導電層は、
前記基板の前記第１面に隣接し、前記複数の第１導電層のうち互いに離隔される少なくとも一部の第１導電層を電気的に連結する連結部と、
前記連結部から前記基板の前記第２面まで垂直方向に延び、前記第２絶縁層を介して前記複数の第１導電層と離隔される延長部と、を含む、イメージセンサ。

【請求項20】

前記複数の第１導電層及び前記第２導電層それぞれは、ドーピングされたポリシリコンを含むことを特徴とする請求項１９に記載のイメージセンサ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、イメージセンサに係り、さらに詳細には、ピクセル分離領域によって分離される複数の単位ピクセルを含むイメージセンサに関する。

【背景技術】

【0002】

イメージセンサは、複数の単位ピクセルが２次元アレイ配列されて構成される。一般的に複数の単位ピクセルそれぞれは、フォトダイオードのような光感知素子と、複数のピクセルトランジスタで構成される。複数の単位ピクセルが含む光感知素子の間には、ピクセル分離領域が介（介在）される。

【0003】

光感知素子とピクセル分離領域との界面に、イメージセンサの熱放出または欠陥による電子が発生すれば、暗電流によるノイズであるダークレベルが増加して、イメージセンサの性能が低下する恐れがある。よって、ダークレベルを低減させてイメージセンサの性能を向上させることができるピクセル分離領域が研究されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】米国特許出願公開第２０２１／０３３５８６１号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明の技術的課題は、ノイズが減少して感度が向上するイメージセンサを提供することである。

【課題を解決するための手段】

【0006】

前記技術的課題を解決するために、本発明は、次のようなイメージセンサを提供する。本発明によるイメージセンサは、互いに向かい合う第１面及び第２面を有し、前記第１面から前記第２面まで延びるピクセル分離リセスを有する基板と；前記基板内に配置される複数の光感知素子と；前記ピクセル分離リセスを満たし、平面的に前記複数の光感知素子それぞれの少なくとも一部分を取り囲むピクセル分離領域と；を含み、前記ピクセル分離領域は、前記複数の光感知素子のうち互いに隣接する光感知素子の互いに対向する辺の間に配置される狭い領域、及び互いに対向するコーナーの間に配置される広い領域を有し、前記ピクセル分離領域は、前記ピクセル分離リセスの内側壁を覆う第１絶縁層と；前記ピクセル分離リセス内で、前記第１絶縁層の側面の少なくとも一部分を覆う第１導電層と；前記第１導電層によって限定される内部空間内で、前記第１導電層の側面の一部分を覆う第２絶縁層と；前記第１導電層によって限定される内部空間のうち、前記第２絶縁層が満たさない空間をいずれも満たし、前記第１導電層に当接して連結される第２導電層と；を含む。

【0007】

本発明によるイメージセンサは、互いに向かい合う第１面及び第２面を有し、前記第１面から前記第２面まで延びるピクセル分離リセスを有する基板と；前記基板内に配置される複数の光感知素子と；前記ピクセル分離リセスを満たし、平面的に前記複数の光感知素子それぞれの少なくとも一部分を取り囲むピクセル分離領域と；を含み、前記ピクセル分離領域は、前記複数の光感知素子のうち互いに隣接する光感知素子の互いに対向する辺の間に配置される狭い領域、及び互いに対向するコーナーの間に配置される広い領域を有し、前記ピクセル分離領域は、前記ピクセル分離リセスの内側壁を覆い、平面的に前記複数の光感知素子のうち少なくとも一つを取り囲んで互いに離隔される複数の第１絶縁層と；前記ピクセル分離リセス内で、前記複数の第１絶縁層それぞれの側面の少なくとも一部分を覆って互いに離隔される複数の第１導電層と；前記ピクセル分離リセス内の前記複数の第１導電層によって限定される内部空間内で、前記複数の第１導電層の側面の一部分を覆う第２絶縁層と；前記ピクセル分離リセス内の前記複数の第１導電層によって限定される内部空間内で、前記複数の第１導電層及び前記第２絶縁層を覆う第２導電層と；を含み、前記第２導電層は、前記基板の前記第１面に隣接し、前記複数の第１導電層のうち互いに離隔される少なくとも一部の第１導電層を電気的に連結する連結部と；前記連結部から前記基板の前記第２面に向かって垂直方向に延び、前記第２絶縁層を介して前記複数の第１導電層と離隔される延長部と；を含む。

【0008】

本発明によるイメージセンサは、互いに向かい合う第１面及び第２面を有し、前記第１面から前記第２面まで延びるピクセル分離リセスを有する基板と；前記基板内に配置される複数の光感知素子と；前記ピクセル分離リセスを満たし、平面的に前記複数の光感知素子それぞれの少なくとも一部分を取り囲むピクセル分離領域と；を含み、前記ピクセル分離領域は、前記複数の光感知素子のうち互いに隣接する光感知素子の互いに対向する辺の間に配置される狭い領域、及び互いに対向するコーナーの間に配置される広い領域を有し、前記ピクセル分離領域は、前記ピクセル分離リセスの内側壁を覆い、平面的に前記複数の光感知素子のうち少なくとも一つを取り囲んで互いに離隔される複数の第１絶縁層と；前記ピクセル分離リセス内で、前記複数の第１絶縁層それぞれの側面の少なくとも一部分を覆って互いに離隔される複数の第１導電層と；前記ピクセル分離リセス内の前記複数の第１導電層によって限定される内部空間内で、前記複数の第１導電層の側面の一部分を覆う第２絶縁層と；前記ピクセル分離リセス内の前記複数の第１導電層によって限定される内部空間内で、前記複数の第１導電層及び前記第２絶縁層を覆う第２導電層と；を含み、前記第２導電層は、前記ピクセル分離領域の前記広い領域に配置され、前記狭い領域には配置されず、前記第２導電層は、前記基板の前記第１面に隣接し、前記複数の第１導電層のうち互いに離隔される少なくとも一部の第１導電層を電気的に連結する連結部と；前記連結部から前記基板の前記第２面まで垂直方向に延び、前記第２絶縁層を介して前記複数の第１導電層と離隔される延長部と；を含む。

【発明の効果】

【0009】

本発明によるイメージセンサは、ピクセル分離領域が光感知素子と隣接する第１導電層を含み、ピクセル分離領域と光感知素子との界面に暗電流を引き起こす電子を低減させて、ダークレベルが減少して性能が向上する。また本発明によるイメージセンサは、ピクセル分離領域のうち絶縁物質の体積の割合が相対的に高くなり、相対的に光吸収率の高い挑戦物質の体積の割合が相対的に減少して、光感度が向上する。

【図面の簡単な説明】

【0010】

【図1】本発明の一実施形態によるイメージセンサの構成を示すブロック図である。

【図2】本発明の一実施形態によるイメージセンサの構成を示すブロック図である。

【図3A】本発明の一実施形態によるイメージセンサのリードアウト回路図である。

【図3B】本発明の一実施形態によるイメージセンサのリードアウト回路図である。

【図4】本発明の一実施形態によるイメージセンサの光感知素子を含む単位ピクセルと、ピクセル分離領域を示す平面レイアウトである。

【図5A】本発明の一実施形態によるイメージセンサの垂直断面図である。

【図5B】本発明の一実施形態によるイメージセンサの垂直断面図である。

【図6A】本発明の一実施形態によるイメージセンサの水平断面図である。

【図6B】本発明の一実施形態によるイメージセンサの水平断面図である。

【図7】本発明の一実施形態によるイメージセンサの光感知素子を含む単位ピクセルと、ピクセル分離領域を示す平面レイアウトである。

【図8A】本発明の一実施形態によるイメージセンサの水平断面図である。

【図8B】本発明の一実施形態によるイメージセンサの水平断面図である。

【図9A】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図9B】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図9C】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図9D】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図9E】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図9F】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図9G】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図9H】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図9I】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図9J】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図10A】本発明の一実施形態によるイメージセンサの垂直断面図である。

【図10B】本発明の一実施形態によるイメージセンサの垂直断面図である。

【図11A】本発明の一実施形態によるイメージセンサの水平断面図である。

【図11B】本発明の一実施形態によるイメージセンサの水平断面図である。

【図12A】本発明の一実施形態によるイメージセンサの水平断面図である。

【図12B】本発明の一実施形態によるイメージセンサの水平断面図である。

【図13A】本発明の一実施形態によるイメージセンサの垂直断面図である。

【図13B】本発明の一実施形態によるイメージセンサの垂直断面図である。

【図14A】本発明の一実施形態によるイメージセンサの水平断面図である。

【図14B】本発明の一実施形態によるイメージセンサの水平断面図である。

【図15A】本発明の一実施形態によるイメージセンサの水平断面図である。

【図15B】本発明の一実施形態によるイメージセンサの水平断面図である。

【図16A】本発明の一実施形態によるイメージセンサの垂直断面図である。

【図16B】本発明の一実施形態によるイメージセンサの垂直断面図である。

【図17A】本発明の一実施形態によるイメージセンサの水平断面図である。

【図17B】本発明の一実施形態によるイメージセンサの水平断面図である。

【図18A】本発明の一実施形態によるイメージセンサの水平断面図である。

【図18B】本発明の一実施形態によるイメージセンサの水平断面図である。

【図19A】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図19B】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図19C】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図19D】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図19E】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図19F】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図19G】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図19H】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図19I】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図19J】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図19K】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図19L】本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。

【図20】本発明の一実施形態によるイメージセンサの垂直断面図である。

【図21】本発明の一実施形態によるイメージセンサの垂直断面図である。

【図22】本発明の一実施形態によるイメージセンサの垂直断面図である。

【発明を実施するための形態】

【0011】

図１は、本発明の一実施形態によるイメージセンサ１１００の構成を示すブロック図である。

【0012】

図１を参照すれば、イメージセンサ１１００は、ピクセルアレイ１１１０、コントローラ１１３０、ロウドライバ１１２０、ピクセル信号処理部１１４０を含む。イメージセンサ１１００は、図４ないし図２１で説明するイメージセンサ１、１ａ、２、２ａ、３、３ａ、４、４ａ、５、６、１０００、１０００ａのうち少なくとも一つを含む。

【0013】

ピクセルアレイ１１１０は、２次元的に配列された複数の単位ピクセルを含み、各単位ピクセルは光電変換層を含む。光電変換層は、光を吸収して電荷を生成し、生成された電荷による電気的信号（出力電圧）は、垂直信号ラインを通じてピクセル信号処理部１１４０に提供される。ピクセルアレイ１１１０が含む単位画素は、ロウ（ｒｏｗ）単位で一回に一つずつ出力電圧を提供することができ、これによって、ピクセルアレイ１１１０の一つのロウに属する単位ピクセルは、ロウドライバ１１２０が出力する選択信号によって同時に活性化される。選択されたロウに属する単位ピクセルは、吸収した光による出力電圧を、対応するカラムの出力ラインに提供する。

【0014】

コントローラ１１３０は、ピクセルアレイ１１１０が光を吸収して電荷を蓄積するか、蓄積された電荷を臨時に保存するようにし、保存された電荷による電気的信号をピクセルアレイ１１１０の外部に出力するように、ロウドライバ１１２０を制御する。また、コントローラ１１３０は、ピクセルアレイ１１１０が提供する出力電圧を測定するように、ピクセル信号処理部１１４０を制御する。

【0015】

ピクセル信号処理部１１４０は、相関二重サンプラ（ＣＤＳ）１１４２、アナログ・デジタルコンバータ（ＡＤＣ）１１４４、及びバッファ１１４６を含む。相関二重サンプラ１１４２は、ピクセルアレイ１１１０が提供した出力電圧をサンプリング及びホールドする。相関二重サンプラ１１４２は、特定のノイズレベルと、生成された出力電圧による電圧レベルとを二重にサンプリングして、その差に該当する電圧レベルを出力する。また、相関二重サンプラ１１４２は、ランプ信号生成器１１４８が生成したランプ信号を受信し、受信したランプ信号を互いに比べて比較結果を出力する。アナログ・デジタルコンバータ１１４４は、相関二重サンプラ１１４２から受信する電圧レベルに対応するアナログ信号を、デジタル信号に変換する。バッファ１１４６は、デジタル信号をラッチし、ラッチされた信号は、順次にイメージセンサ１１００の外部に出力されて、イメージプロセッサ（図示せず）に伝達される。

【0016】

図２は、本発明の一実施形態によるイメージセンサ２０００の構成を示すブロック図である。

【0017】

図２を参照すれば、本実施形態のイメージセンサ２０００は、ピクセル部２２００及び周辺回路部を備える。ピクセル部２２００には、基板２０１０に光電変換層を含む複数の単位ピクセル２１００が、２次元アレイ構造に規則的に配列されて形成される。イメージセンサ２０００は、図４ないし図２１で説明するイメージセンサ１、１ａ、２、２ａ、３、３ａ、４、４ａ、５、６、１０００、１０００ａのうち少なくとも一つを含む。

【0018】

周辺回路部は、ピクセル部２２００の周辺に配置され、垂直駆動回路２４００、カラム信号処理回路２５００、水平駆動回路２６００、出力回路２７００、制御回路２８００などを備える。

【0019】

制御回路２８００は、垂直駆動回路２４００、カラム信号処理回路２５００、水平駆動回路２６００などを制御する。例えば、制御回路２８００では、垂直同期信号、水平同期信号及びマスタークロックに基づいて、垂直駆動回路２４００、カラム信号処理回路２５００及び水平駆動回路２６００などの動作の基準になるクロック信号や制御信号を生成する。また、制御回路２８００は、前記クロック信号や制御信号を、垂直駆動回路２４００、カラム信号処理回路２５００及び水平駆動回路２６００などに入力する。

【0020】

垂直駆動回路２４００は、例えば、シフトレジスタで構成され、ピクセル駆動配線を選択し、選択されたピクセル駆動配線に、単位ピクセルを駆動するためのパルスを供給して、行単位で単位ピクセルを駆動する。例えば、垂直駆動回路２４００は、ピクセル部２２００の各単位ピクセル２１００にパルスを、行単位で垂直方向に順次に選択走査する。また、垂直信号線２３２０を通じて各単位ピクセル２１００の光電変換層で生成した電荷によるピクセル信号を、カラム信号処理回路２５００に供給する。

【0021】

カラム信号処理回路２５００は、単位ピクセル２１００の列ごとに配置されて、１行分の単位ピクセル２１００から出力される信号を、単位ピクセル列ごとにノイズ除去などの信号処理することができる。例えば、カラム信号処理回路２５００は、単位ピクセル２１００固有のノイズを除去するためのＣＤＳ（Ｃｒｒｅｌａｔｅｄ－ＤｏｕｂｌｅＳａｍｐｌｉｎｇ）や信号増幅、ＡＤ変換などの信号処理を行える。カラム信号処理回路２５００の出力端には、水平選択スイッチ（図示せず）が設けられる。

【0022】

水平駆動回路２６００は、例えば、シフトレジスタで構成され、水平走査パルスを順次に出力することで、カラム信号処理回路２５００のそれぞれを順次に選択して、カラム信号処理回路２５００それぞれのピクセル信号を水平信号線２３４０に出力させることができる。

【0023】

出力回路２７００は、カラム信号処理回路２５００それぞれから水平信号線２３４０を通じて順次に供給される信号を、信号処理して出力する。例えば、出力回路２７００は、バッファリングのみ行う場合もあり、あるいは、レベル調整、列不均一補正、各種デジタル信号処理などを行う場合もある。一方、入出力端子２９００は、外部と信号を交換する。

【0024】

図３Ａ及び図３Ｂは、本発明の一実施形態によるイメージセンサ３０００及び３０００ａのリードアウト回路図である。

【0025】

図３Ａを参照すれば、イメージセンサ３０００は、光感知素子ＰＤ、伝送トランジスタＴＴ、フローティング拡散領域ＦＤ、リセットトランジスタＲＳＴ、ソースフォロアトランジスタＳＦ、選択トランジスタＳＥＬを含む。光感知素子ＰＤ、伝送トランジスタＴＴは、単位ピクセルを構成する。イメージセンサ３０００は、図４ないし図２１で説明したイメージセンサ１、１ａ、２、２ａ、３、３ａ、４、４ａ、５、６、１０００、１０００ａのうち少なくとも一つを含む。

【0026】

伝送トランジスタＴＴ、リセットトランジスタＲＳＴ、ソースフォロアトランジスタＳＦ、及び選択トランジスタＳＥＬそれぞれは、伝送ゲート、リセットゲート、ソースフォロアゲート、及び選択ゲートを有する。一部の実施形態で、前記伝送ゲートは、垂直ゲート（ｖｅｒｔｉｃａｌｇａｔｅ）であり、前記リセットゲート、前記ソースフォロアゲート、及び選択ゲートそれぞれは、平面ゲート（ｐｌａｎａｒｇａｔｅ）である。前記伝送ゲートは、光感知素子ＰＤとフローティング拡散領域ＦＤとの間に配置されて、光感知素子ＰＤで生成された電荷をフローティング拡散領域ＦＤに伝送する。

【0027】

伝送トランジスタＴＴは、前記伝送ゲート、及びフローティング拡散領域ＦＤと光感知素子ＰＤにそれぞれ連結されるソース領域とドレイン領域で形成される。リセットトランジスタＲＳＴは、前記リセットゲート、フローティング拡散領域ＦＤと連結されるソース領域、及び電源電圧ＶＰＩＸが連結されるドレイン領域で形成される。ソースフォロアトランジスタＳＦは、フローティング拡散領域ＦＤと連結される前記ソースフォロアゲート、選択トランジスタＳＥＬのソース領域と連結されるソース領域、及び電源電圧ＶＰＩＸが連結されるドレイン領域で形成される。選択トランジスタＳＥＬは、前記選択ゲート、ソースフォロアトランジスタＳＦのソース領域と連結されるソース領域、及び出力電圧ＶＯＵＴが連結されるドレイン領域で形成される。

【0028】

図３Ｂを参照すれば、イメージセンサ３０００ａは、複数の光感知素子ＰＤ、複数の伝送トランジスタＴＴ、フローティング拡散領域ＦＤ、リセットトランジスタＲＳＴ、ソースフォロアトランジスタＳＦ、選択トランジスタＳＥＬを含む。光感知素子ＰＤ、伝送トランジスタＴＴは、単位ピクセルを構成する。イメージセンサ３０００ａは、図４ないし図２１で説明するイメージセンサ１、１ａ、２、２ａ、３、３ａ、４、４ａ、５、６、１０００、１０００ａのうち少なくとも一つを含む。

【0029】

図３Ｂには、４個の光感知素子ＰＤから構成される４個の単位ピクセルが、４個の伝送トランジスタＴＴを通じて、１個のフローティング拡散領域ＦＤ、１個のリセットトランジスタＲＳＴ、１個のソースフォロアトランジスタＳＦ、及び１個の選択トランジスタＳＥＬを共有する共有ピクセルを構成すると示されているが、これらに限定されるものではない。一部の実施形態で、２個の光感知素子ＰＤから構成される２個の単位ピクセルが、２個の伝送トランジスタＴＴを通じて、１個のフローティング拡散領域ＦＤ、１個のリセットトランジスタＲＳＴ、１個のソースフォロアトランジスタＳＦ、及び１個の選択トランジスタＳＥＬを共有する共有ピクセルを構成する。

【0030】

図４は、本発明の一実施形態によるイメージセンサ１０００の光感知素子ＰＤを含む単位ピクセルＰＸと、ピクセル分離領域ＤＴＩを示す平面レイアウトである。

【0031】

図４を参照すれば、イメージセンサ１０００は、ピクセル分離リセスＤＴＲを有する基板ＳＵＢ、複数の単位ピクセルＰＸ、及びピクセル分離リセスＤＴＲを満たすピクセル分離領域ＤＴＩを含む。複数の単位ピクセルＰＸそれぞれは、光感知素子ＰＤを含む。複数の光感知素子ＰＤの間にはピクセル分離領域ＤＴＩが介される。

【0032】

一部の実施形態で、平面的にピクセル分離領域ＤＴＩは、複数の光感知素子ＰＤそれぞれを完全に取り囲まず、複数の光感知素子ＰＤそれぞれの一部分のみを取り囲む。例えば、複数の光感知素子ＰＤそれぞれが平面的に方形の形状を有する場合、平面的にピクセル分離領域ＤＴＩは、複数の光感知素子ＰＤそれぞれの３つのコーナー及び３つのコーナーを連結する２つの辺をいずれも取り囲むが、１つのコーナー及び１つのコーナーと連結される他の２つの辺の一部分を取り囲まず、他の２つの辺の残りの部分のみを取り囲むことができる。

【0033】

一部の実施形態で、平面的にピクセル分離領域ＤＴＩは、複数の光感知素子ＰＤのうち４つの光感知素子ＰＤを完全に取り囲む。基板ＳＵＢは、平面的にピクセル分離領域ＤＴＩによって完全に取り囲まれる４つの光感知素子ＰＤの間に配置される連結基板領域ＣＲを有する。例えば、複数の光感知素子ＰＤそれぞれが平面的に方形の形状を有する場合、連結基板領域ＣＲは、平面的にピクセル分離領域ＤＴＩによって取り囲まれない４つの光感知素子ＰＤそれぞれの１つのコーナー及び１つのコーナーと連結される他の２つの辺の一部分と連結される。

【0034】

例えば、平面的にピクセル分離領域ＤＴＩによって完全に取り囲まれる４つの光感知素子ＰＤそれぞれは、Ｒ（ｒｅｄ：赤）、Ｂ（ｂｌｕｅ：青）及びＧ（ｇｒｅｅｎ：緑）のうち一つのカラーに対応する。または、例えば、平面的にピクセル分離領域ＤＴＩによって完全に取り囲まれる４つの光感知素子ＰＤそれぞれは、Ｃ（ｃｙａｎ：シアン）、Ｙ（ｙｅｌｌｏｗ：黄）及びＭ（Ｍａｇｅｎｔａ：マゼンタ）のうち一つのカラーに対応する。

【0035】

ピクセル分離領域ＤＴＩは、相対的に狭い第１水平幅Ｗ１を有する狭い領域ＤＴＩＮと、相対的に広い第２水平幅Ｗ２を有する広い領域ＤＴＩＷを含む。狭い領域ＤＴＩＮは、光感知素子ＰＤの幅方向に互いに隣接する光感知素子ＰＤの間に配置されるピクセル分離領域ＤＴＩの部分であり、広い領域ＤＴＩＷは、光感知素子ＰＤの対角線方向に互いに隣接する光感知素子ＰＤの間に配置されるピクセル分離領域ＤＴＩの部分である。例えば、狭い領域ＤＴＩＮは、対向する辺の間に配置されるピクセル分離領域ＤＴＩの部分であり、広い領域ＤＴＩＷは、互いに隣接する光感知素子ＰＤそれぞれの互いに対向するコーナーの間に配置されるピクセル分離領域ＤＴＩの部分である。

【0036】

図５Ａ及び図５Ｂは、本発明の一実施形態によるイメージセンサの垂直断面図であり、図６Ａ及び図６Ｂは、本発明の一実施形態によるイメージセンサの水平断面図である。具体的に、図５Ａは、図４のＡ－Ａ’線に対応する部分に沿って切断した垂直断面図であり、図５Ｂは、図４のＢ－Ｂ’線に対応する部分に沿って切断した垂直断面図であり、図６Ａは、図５Ａ及び図５Ｂの第１垂直レベルＬＶ１に沿って切断した水平断面図であり、図６Ｂは、図５Ａ及び図５Ｂの第２垂直レベルＬＶ２に沿って切断した水平断面図である。

【0037】

図５Ａ、図５Ｂ、図６Ａ、及び図６Ｂを共に参照すれば、イメージセンサ１は、複数の光感知素子（ＰＤ）２１０を含む複数の単位ピクセルＰＸを有する光素子基板ＷＦＯ、光素子基板ＷＦＯ上に配置される複数のマイクロレンズ５５０、及び光素子基板ＷＦＯと複数のマイクロレンズ５５０との間に介される複数のカラーフィルタ層５３０を含む。

【0038】

光素子基板ＷＦＯは、互いに向かい合う第１面２００Ｆと第２面２００Ｂを有する第１基板２００、及び第１配線構造体２８０を含む。第１基板２００は、半導体基板を含む。例えば、第１基板２００は、ＩＶ族半導体物質、ＩＩＩ－Ｖ族半導体物質、またはＩＩ－ＶＩ族半導体物質を含む。前記ＩＶ族半導体物質は、例えば、シリコン（Ｓｉ）、ゲルマニウム（Ｇｅ）、またはシルリコンゲルマニウム（ＳｉＧｅ）を含む。前記ＩＩＩ－Ｖ族半導体物質は、例えば、ガリウムヒ素（ＧａＡｓ）、インジウムリン（ＩｎＰ）、ガリウムリン（ＧａＰ）、インジウムヒ素（ＩｎＡｓ）、インジウムアンチモン（ＩｎＳｂ）、またはインジウムガリウムヒ素（ＩｎＧａＡｓ）を含む。前記ＩＩ－ＶＩ族半導体物質は、例えば、テルル化亜鉛（ＺｎＴｅ）または硫化カドミウム（ＣｄＳ）を含む。一部の実施形態で、第１基板２００は、Ｐ型シリコン基板から構成される。他の一部の実施形態で、第１基板２００は、Ｐ型バルク基板と、その上に成長したＰ型またはＮ型エピ層を含む。他の一部の実施形態で、第１基板２００は、Ｎ型バルク基板と、Ｎ型バルク基板の上に成長したＰ型またはＮ型エピ層を含む。第１基板２００は、図４に示した基板ＳＵＢである。

【0039】

複数の単位ピクセルＰＸは、光素子基板ＷＦＯ内に平面的にマトリックス状に配列される。複数の単位ピクセルＰＸは、第１基板２００に配置される複数の光感知素子ＰＤを含む。第１基板２００には、第１導電型の不純物がドーピングされ、複数の光感知素子（ＰＤ）２１０それぞれには、第１導電型とは異なる第２導電型の不純物がドーピングされる。一部の実施形態で、第１導電型はｐ型であり、第２導電型はｎ型である。例えば、第１導電型の不純物は、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、または水銀（Ｈｇ）のうち一つまたはそれ以上を含む。例えば、第２導電型の不純物は、窒素（Ｎ）、リン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）、ビスマス（Ｂｉ）、硫黄（Ｓ）、セレン（Ｓｅ）、テルル（Ｔｅ）、またはポロニウム（Ｐｏ）のうち一つまたはそれ以上を含む。

【0040】

第１基板２００内には、素子分離領域ＳＴＩ及びピクセル分離領域ＤＴＩが配置される。ピクセル分離領域ＤＴＩによって複数の単位ピクセルＰＸが定義され、第１基板２００内で平面的にピクセル分離領域ＤＴＩは、複数の光感知素子ＰＤそれぞれの少なくとも一部分を取り囲む。ピクセル分離領域ＤＴＩは、複数の光感知素子ＰＤのうち一つの光感知素子ＰＤと、これに隣接する他の光感知素子ＰＤとの間に配置される。ピクセル分離領域ＤＴＩは、平面的にマトリックス状に配列された複数の光感知素子ＰＤそれぞれの間に配置され、平面図でグリッドまたはメッシュ形状を有することができる。

【0041】

素子分離領域ＳＴＩによって第１基板２００には、活性領域及びフローティング拡散領域が定義される。一部の実施形態で、素子分離領域ＳＴＩは、第１層２２２、第２層２２４及び第３層２２６を含む少なくとも３種の絶縁膜の組み合わせから構成される３重層で構成される。例えば、第１層２２２は、酸化物から構成され、第２層２２４は、窒化物から構成され、第３層２２６は、酸化物から構成されるが、これらに限定されるものではない。一部の実施形態で、素子分離領域ＳＴＩは、１種の絶縁膜から構成される単一層、２種の絶縁膜から構成される二重層、または４種以上の絶縁膜から構成される多重層で構成される。

【0042】

ピクセル分離領域ＤＴＩは、第１基板２００の第１面２００Ｆから第２面２００Ｂまで延びるピクセル分離リセスＤＴＲの内部に形成される。素子分離領域ＳＴＩは、第１基板２００の第１面２００Ｆから内部に延びる素子分離リセスＳＴＲの内部に形成される。一部の実施形態で、ピクセル分離領域ＤＴＩ及び素子分離領域ＳＴＩそれぞれは、第１基板２００の第１面２００Ｆから第２面２００Ｂに向かって水平幅が狭くなって延びるテーパ（ｔａｐｅｒｅｄ）形状を有する。垂直方向にピクセル分離リセスＤＴＲが延びる長さは、素子分離リセスＳＴＲが延びる長さより長い。例えば、ピクセル分離リセスＤＴＲは、第１基板２００を貫通し、素子分離リセスＳＴＲは、第１基板２００を貫通しないのである。一部の実施形態で、ピクセル分離領域ＤＴＩは、素子分離領域ＳＴＩのうち一部と垂直方向に重なる。例えば、ピクセル分離リセスＤＴＲは、素子分離領域ＳＴＩのうち一部と第１基板２００とを共に貫通しうる。

【0043】

一部の実施形態で、第１基板２００の第１面２００Ｆ上には、複数のトランジスタを構成するゲート電極が形成される。例えば、前記複数のトランジスタは、光感知素子ＰＤで生成された電荷を前記フローティング拡散領域に伝送するように構成される伝送トランジスタ、前記フローティング拡散領域に保存されている電荷を周期的にリセットさせるように構成されるリセットトランジスタ、ソースフォロアバッファ増幅器の役割を担い、前記フローティング拡散領域に充電された電荷による信号をバッファリングするように構成されるドライブトランジスタ、及び単位ピクセルＰＸを選択するためのスイッチング及びアドレッシングを行う選択トランジスタを含む。しかし、前記複数のトランジスタがこれらに限定されるものではない。

【0044】

前記複数のトランジスタを構成するゲート電極それぞれは、垂直ゲートまたは平面ゲートでもある。図５Ａには、前記複数のトランジスタを構成するゲート電極のうち、前記伝送トランジスタを構成する伝送ゲート２７０が、例示的に垂直ゲートとして示されている。前記伝送トランジスタを構成する伝送ゲート２７０が、第１基板２００の第１面２００Ｆから第１基板２００の内部に延びるリセスゲートタイプに形成された垂直ゲートインであると例示的に示したが、伝送ゲート２７０の形状がこれに限定されるものではない。

【0045】

第１基板２００の第１面２００Ｆ上には、第１配線構造体２８０が配置される。第１配線構造体２８０は、複数の第１配線パターン２８２、及び複数の第１配線パターン２８２を取り囲む第１配線間絶縁層２８４を含む。複数の第１配線パターン２８２は、前記ゲート電極または第１基板２００の前記活性領域と電気的に連結される。複数の第１配線パターン２８２は、複数の第１配線ライン及び複数の第１配線ビアの積層構造から構成される。例えば、前記複数の第１配線パターン２８２は、タングステン、アルミニウム、銅、タングステンシリサイド、チタンシリサイド、タングステン窒化物、チタン窒化物、ドーピングされたポリシリコンなどの導電物質を含む。例えば、前記第１配線間絶縁層２８４は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの絶縁物質を含む。

【0046】

第１基板２００の第２面２００Ｂ上には、複数のカラーフィルタ層５３０が配置される。一部の実施形態で、第１基板２００の第２面２００Ｂと複数のカラーフィルタ層５３０との間には、第１パッシベーション層５１０が介される。第１パッシベーション層５１０は、酸化物、窒化物、酸窒化物、またはこれらの組み合わせから構成される。例えば、第１パッシベーション層５１０は、シリコン窒化物、ハフニウム酸化物、アルミニウム酸化物、及びタンタル酸化物のうち一つから構成されるか、これらの積層構造から構成される。

【0047】

第１パッシベーション層５１０上には、ガイドパターン５２０が形成される。平面的にガイドパターン５２０は、グリッド形状またはメッシュ形状を有する。ガイドパターン５２０は、一つの光感知素子ＰＤに傾斜角を有して入射される光が、隣接する光感知素子ＰＤ内に進入することを防止する。ガイドパターン５２０は、例えば、タングステン、アルミニウム、チタン、ルテニウム、コバルト、ニッケル、銅、金、銀、または白金のうち少なくとも一つの金属物質を含む。

【0048】

ガイドパターン５２０が形成された第１パッシベーション層５１０上には、複数の光感知素子ＰＤと重なる複数のカラーフィルタ層５３０、及び複数のカラーフィルタ層５３０上に配置される複数のマイクロレンズ５５０が配置される。複数のカラーフィルタ層５３０は、複数のマイクロレンズ５５０を介して入射された光を通過させ、必要な波長の光のみを複数の光感知素子ＰＤに入射させることができる。一部の実施形態で、複数のカラーフィルタ層５３０と複数のマイクロレンズ５５０との間には、第２パッシベーション層５４０が介される。第２パッシベーション層５４０は、酸化物、窒化物、酸窒化物、またはこれらの組み合わせから構成される。

【0049】

複数のカラーフィルタ層５３０それぞれは、例えば、Ｒ（ｒｅｄ）フィルタ、Ｂ（ｂｌｕｅ）フィルタ及びＧ（ｇｒｅｅｎ）フィルタのうち一つを含む。あるいは、複数のカラーフィルタ層５３０それぞれは、Ｃ（ｃｙａｎ）フィルタ、Ｙ（ｙｅｌｌｏｗ）フィルタ及びＭ（Ｍａｇｅｎｔａ）フィルタのうち一つを含む。各光感知素子ＰＤ上には、Ｒフィルタ、Ｂフィルタ及びＧフィルタのうち一層のカラーフィルタ層５３０、またはＣフィルタ、Ｙフィルタ及びＭフィルタのうち一層のカラーフィルタ層５３０が形成され、各単位ピクセルＰＸは、分離された入射光の成分を感知して一つの色を認識することができる。

【0050】

マイクロレンズ５５０は、イメージセンサ１に入射される光を単位ピクセルＰＸの光感知素子ＰＤに集光させる。一部の実施形態で、マイクロレンズ５５０は、有機物層、及び有機物層の表面をコンフォーマルに覆う無機物層から構成される。例えば、前記有機物層は、ＴＭＲ系樹脂（ＴｏｋｙｏＯｈｋａＫｏｇｙｏ、Ｃｏ．製品）またはＭＦＲ系樹脂（ＪａｐａｎＳｙｎｔｈｅｔｉｃＲｕｂｂｅｒＣｏｒｐｏｒａｔｉｏｎ製品）から構成される。…
第１配線構造体２８０の下面上には、ロジック基板ＷＦＬが配置される。ロジック基板ＷＦＬは、第２基板４１０、第２基板４１０内に配置されるロジック回路素子４２０、及び第２配線構造体４３０を含む。第２配線構造体４３０は、第１配線構造体２８０と当接する。第２配線構造体４３０は、複数の第２配線パターン４３２、及び複数の第２配線パターン４３２を取り囲む第２配線間絶縁層４３４を含む。一部の実施形態で、第１配線間絶縁層２８４と第２配線間絶縁層４３４とは、互いに当接する。複数の第２配線パターン４３２は、複数の第１配線パターン２８２及び／またはロジック回路素子４２０と電気的に連結される。複数の第２配線パターン４３２は、複数の第２配線ライン及び複数の第２配線ビアの積層構造から構成される。例えば、前記複数の第２配線パターン４３２は、タングステン、アルミニウム、銅、タングステンシリサイド、チタンシリサイド、タングステン窒化物、チタン窒化物、ドーピングされたポリシリコンなどの導電物質を含む。例えば、前記第２配線間絶縁層４３４は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの絶縁物質を含む。

【0051】

ロジック回路素子４２０は、図１に示したロウドライバ１１２０、コントローラ１１３０、及びピクセル信号処理部１１４０のうち少なくとも一部を含むか、図２に示した垂直駆動回路２４００、カラム信号処理回路２５００、水平駆動回路２６００、出力回路２７００、及び制御回路２８００のうち少なくとも一部を含む。

【0052】

光素子基板ＷＦＯの複数の第１配線パターン２８２と、ロジック基板ＷＦＬの複数の第２配線パターン４３２は、複数の結合パッドまたは複数の貫通電極によって電気的に連結される。一部の実施形態で、光素子基板ＷＦＯとロジック基板ＷＦＬは、金属－酸化物のハイブリッドボンディング方式で積層される。前記複数の結合パッドは、互いに対応する複数の第１パッド部と複数の第２パッド部が、熱によって拡張されて互いに当接した後、含まれている金属原子の拡散により一体をなすように、拡散ボンディングされて形成される。第１配線間絶縁層２８４と第２配線間絶縁層４３４は、共有結合をなして接合される。

【0053】

ピクセル分離領域ＤＴＩは、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、及び第２導電層２４４を含む。第１絶縁層２３２、第２絶縁層２３４、及び第３絶縁層２３６それぞれは、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、または金属酸化物などの絶縁物質を含む。例えば、前記金属酸化物は、ハフニウム酸化物、アルミニウム酸化物、またはタンタル酸化物などである。第１導電層２４２及び第２導電層２４４それぞれは、シリコン、金属、金属シリサイド、金属窒化物、または金属含有膜のうち少なくとも一つを含むことができる。例えば、第１導電層２４２及び第２導電層２４４それぞれは、ドーピングされたポリシリコンを含む。

【0054】

第１絶縁層２３２は、ピクセル分離リセスＤＴＲの内側壁を覆う。第１絶縁層２３２は、ピクセル分離リセスＤＴＲの内側壁をコンフォーマル（ｃｏｎｆｏｒｍａｌ）に覆い、ピクセル分離リセスＤＴＲをいずれも満たさないのである。ピクセル分離リセスＤＴＲ内には、平面的に少なくとも一つの光感知素子ＰＤを取り囲んで互いに離隔される第１絶縁層２３２が配置される。

【0055】

第１導電層２４２は、ピクセル分離リセスＤＴＲ内で第１絶縁層２３２の側面の一部分を覆う。例えば、第１導電層２４２は、第１基板２００の第２面２００Ｂから第１面２００Ｆに向かって延びるが、第１面２００Ｆまでは延びないのである。第１導電層２４２は、ピクセル分離リセスＤＴＲ内で第１絶縁層２３２の側面の一部分をコンフォーマルに覆い、第１絶縁層２３２によって限定される空間をいずれも満たさないのである。ピクセル分離リセスＤＴＲ内には、平面的に少なくとも一つの光感知素子ＰＤを取り囲んで互いに離隔される第１導電層２４２らが配置され、第１導電層２４２は、平面的に少なくとも一つの光感知素子ＰＤを取り囲んで互いに離隔される第１絶縁層２３２の側面の一部分を覆う。

【0056】

第２絶縁層２３４は、第１導電層２４２によって限定される内部空間内で、第１導電層２４２の側面の一部分を覆う。第２絶縁層２３４は、第１導電層２４２によって限定される内部空間の内側壁の一部分をコンフォーマルに覆い、第２絶縁層２３４は、第１導電層２４２によって限定される内部空間をいずれも満たさないのである。第２導電層２４４は、第２絶縁層２３４上を覆う。第２導電層２４４は、第１導電層２４２によって限定される内部空間のうち、第２絶縁層２３４が満たさない空間をいずれも満たす。第３絶縁層２３６は、第１導電層２４２、第２絶縁層２３４、及び第２導電層２４４上を覆ってピクセル分離領域ＤＴＩを満たす。第３絶縁層２３６は、第１絶縁層２３２によって限定される内部空間のうち、第１基板２００の第１面２００Ｆに隣接する部分を満たす。第３絶縁層２３６は、第１基板２００の第１面２００Ｆと等しい垂直レベルからピクセル分離領域ＤＴＩ内に延びる。

【0057】

ピクセル分離領域ＤＴＩの狭い領域ＤＴＩＮには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、及び第１導電層２４２が配置されるが、第２導電層２４４が配置されないのである。ピクセル分離領域ＤＴＩの広い領域ＤＴＩＷには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２及び第２導電層２４４が配置される。第２絶縁層２３４は、ピクセル分離領域ＤＴＩの狭い領域ＤＴＩＮで、第１導電層２４２によって限定される内部空間をいずれも満たすが、ピクセル分離領域ＤＴＩの広い領域ＤＴＩＷで、第１導電層２４２によって限定される内部空間をいずれも満たさないのである。ピクセル分離領域ＤＴＩの広い領域ＤＴＩＷで、第１導電層２４２によって限定される内部空間は、第２絶縁層２３４及び第２導電層２４４でいずれも満たすことができる。

【0058】

第１垂直レベルＬＶ１は、相対的に第１基板２００の第２面２００Ｂに隣接し、第２垂直レベルＬＶ２は、相対的に第１基板２００の第１面２００Ｆに隣接する。第１垂直レベルＬＶ１には、相対的に第１基板２００の第２面２００Ｂに隣接する第１導電層２４２の部分が位置し、第２垂直レベルＬＶ２には、相対的に第１基板２００の第１面２００Ｆに隣接する第１導電層２４２の部分が位置する。

【0059】

第２導電層２４４は、連結部２４４Ｃ及び充填部２４４Ｓを含む。第２導電層２４４の連結部２４４Ｃは、相対的に第１基板２００の第１面２００Ｆに隣接する第２導電層２４４の部分であり、第２導電層２４４の充填部２４４Ｓは、相対的に第１基板２００の第２面２００Ｂに隣接する第２導電層２４４の部分である。第２導電層２４４の連結部２４４Ｃは、第２絶縁層２３４と第３絶縁層２３６との間に介され、充填部２４４Ｓは、連結部２４４Ｃから第２絶縁層２３４内に延びる。第２導電層２４４の連結部２４４Ｃは、第２導電層２４４の充填部２４４Ｓから第１基板２００の第１面２００Ｆに向かって延び、充填部２４４Ｓは、連結部２４４Ｃから第１基板２００の第２面２００Ｂまで延びる。

【0060】

第２導電層２４４の充填部２４４Ｓは、第２絶縁層２３４によって限定される内部空間をいずれも満たす。第２絶縁層２３４と第３絶縁層２３６は、ピクセル分離領域ＤＴＩの狭い領域ＤＴＩＮで当接するが、ピクセル分離領域ＤＴＩの広い領域ＤＴＩＷで当接しないのである。ピクセル分離領域ＤＴＩの広い領域ＤＴＩＷで、第２絶縁層２３４と第３絶縁層２３６は、第２導電層２４４の連結部２４４Ｃを介して互いに離隔される。

【0061】

第２導電層２４４の連結部２４４Ｃは、第２絶縁層２３４と第３絶縁層２３６との間に介されて第１導電層２４２と当接する。第２導電層２４４の充填部２４４Ｓは、第２絶縁層２３４を介して第１導電層２４２から離隔される。第２導電層２４４は、第１基板２００の第１面２００Ｆに隣接する部分では、第１導電層２４２に当接して連結され、第２面２００Ｂに隣接する部分では、第２絶縁層２３４を介して離隔される。第２導電層２４４は、複数の光感知素子ＰＤそれぞれのコーナーに隣接する部分で、第１導電層２４２に当接して連結され、複数の光感知素子ＰＤそれぞれの辺のうちコーナーと離隔される部分に隣接する部分で、第２絶縁層２３４を介して第１導電層２４２から離隔される。よって、ピクセル分離領域ＤＴＩ内で互いに離隔される第１導電層２４２は、第２導電層２４４の連結部２４４Ｃによって互いに電気的に連結される。

【0062】

本発明によるイメージセンサ１は、ピクセル分離領域ＤＴＩが光感知素子ＰＤと隣接する第１導電層２４２を含むため、ピクセル分離領域ＤＴＩと光感知素子ＰＤとの界面で暗電流を引き起こす電子を低減させて、ダークレベルが減少して性能が向上する。また、本発明によるイメージセンサ１が含むピクセル分離領域ＤＴＩは、第１絶縁層２３２によって限定される内部空間を、第１導電層２４２及び第２導電層２４４を含む導電物質及び第２絶縁層２３４及び第３絶縁層２３６を含む絶縁物質で共に満たすため、ピクセル分離領域ＤＴＩのうち絶縁物質の体積の割合が相対的に増加し、導電物質の体積の割合が相対的に減少する。本発明によるイメージセンサ１は、ピクセル分離領域ＤＴＩのうち相対的に光吸収率の高い導電物質の割合が減少し、相対的に光吸収率の低い絶縁物質の割合が増加するため、光感度が向上する。

【0063】

図７は、本発明の一実施形態によるイメージセンサ１０００ａの光感知素子ＰＤを含む単位ピクセルＰＸと、ピクセル分離領域ＤＴＩを示す平面レイアウトである。

【0064】

図７を参照すれば、イメージセンサ１０００ａは、ピクセル分離リセスＤＴＲを有する基板ＳＵＢ、複数の単位ピクセルＰＸ、及びピクセル分離リセスＤＴＲを満たすピクセル分離領域ＤＴＩを含む。複数の単位ピクセルＰＸそれぞれは、光感知素子ＰＤを含む。複数の光感知素子ＰＤの間にはピクセル分離領域ＤＴＩが介される。一部の実施形態で、平面的にピクセル分離領域ＤＴＩは、複数の光感知素子ＰＤそれぞれを完全に取り囲む。

【0065】

ピクセル分離領域ＤＴＩは、相対的に狭い第１水平幅Ｗ１を有する狭い領域ＤＴＩＮと、相対的に広い第２水平幅Ｗ２を有する広い領域ＤＴＩＷを含む。狭い領域ＤＴＩＮは、光感知素子ＰＤの幅方向に互いに隣接する光感知素子ＰＤの間に配置されるピクセル分離領域ＤＴＩの部分であり、広い領域ＤＴＩＷは、光感知素子ＰＤの対角線方向に互いに隣接する光感知素子ＰＤの間に配置されるピクセル分離領域ＤＴＩの部分である。例えば、狭い領域ＤＴＩＮは、互いに隣接する光感知素子ＰＤそれぞれの互いに対向するコーナーの間に配置されるピクセル分離領域ＤＴＩの部分であり、広い領域ＤＴＩＷは、互いに隣接する光感知素子ＰＤそれぞれの互いに対向する辺の間に配置されるピクセル分離領域ＤＴＩの部分である。

【0066】

図７のＡ－Ａ’線に対応する部分に沿って切断した垂直断面図は、図５Ａと大方のところ等しく、図７のＢ－Ｂ’線に対応する部分に沿って切断した垂直断面図は、図５Ｂと大体等しいため、詳しい説明は省略する。

【0067】

図８Ａ及び図８Ｂは、本発明の一実施形態によるイメージセンサの水平断面図である。図８Ａは、図５Ａ及び図５Ｂの第１垂直レベルＬＶ１に対応する部分に沿って切断した水平断面図であり、図８Ｂは、図５Ａ及び図５Ｂの第２垂直レベルＬＶ２に対応する部分に沿って切断した水平断面図である。

【0068】

図８Ａ及び図８Ｂを図５Ａ及び図６Ｂと共に参照すれば、イメージセンサ１ａは、複数の光感知素子ＰＤを含む複数の単位ピクセルＰＸを有する光素子基板ＷＦＯ、光素子基板ＷＦＯ上に配置される複数のマイクロレンズ５５０、及び光素子基板ＷＦＯと複数のマイクロレンズ５５０との間に介される複数のカラーフィルタ層５３０を含む。

【0069】

第１基板２００内には、素子分離領域ＳＴＩ及びピクセル分離領域ＤＴＩが配置される。ピクセル分離領域ＤＴＩによって複数の単位ピクセルＰＸが定義され、第１基板２００内で平面的にピクセル分離領域ＤＴＩは、複数の光感知素子ＰＤそれぞれを取り囲む。ピクセル分離領域ＤＴＩは、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、及び第２導電層２４４を含む。ピクセル分離リセスＤＴＲ内には、平面的に複数の光感知素子ＰＤそれぞれを取り囲んで互いに離隔される複数の第１絶縁層２３２が配置される。ピクセル分離リセスＤＴＲ内には、平面的に複数の光感知素子ＰＤそれぞれを取り囲んで互いに離隔される複数の第１導電層２４２が配置され、複数の第１導電層２４２それぞれは、複数の第１絶縁層２３２それぞれの側面の一部分を覆う。

【0070】

ピクセル分離領域ＤＴＩの狭い領域ＤＴＩＮには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、及び第１導電層２４２が配置されるが、第２導電層２４４が配置されないのである。ピクセル分離領域ＤＴＩの広い領域ＤＴＩＷには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２及び第２導電層２４４が配置される。第２導電層２４４は、連結部２４４Ｃ及び充填部２４４Ｓを含む。ピクセル分離領域ＤＴＩ内で互いに離隔される第１導電層２４２は、第２導電層２４４の連結部２４４Ｃによって互いに電気的に連結される。

【0071】

図９Ａないし図９Ｊは、本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。具体的に、図９Ａないし図９Ｊは、図５ＡのＸ１部分に対応する部分、及び図５ＢのＸ２部分に対応する部分それぞれを拡大して示す垂直断面図である。

【0072】

図９Ａを参照すれば、第１基板２００の第１面２００Ｆ上に第１パッド層２０２及び第２パッド層２０４を形成した後、第１パッド層２０２、第２パッド層２０４、及び第１基板２００それぞれの一部分を除去して、素子分離リセスＳＴＲを形成する。例えば、第１パッド層２０２は、酸化物を含み、第２パッド層２０４は、窒化物を含む。素子分離リセスＳＴＲは、第１パッド層２０２及び第２パッド層２０４を貫通し、第１基板２００の第１面２００Ｆから第１基板２００の内部に延びるように形成される。素子分離リセスＳＴＲが形成された第１基板２００、第１パッド層２０２及び第２パッド層２０４上に、予備の第１層２２２Ｐ、予備の第２層２２４Ｐ及び予備の第３層２２６Ｐを順次に形成する。予備の第１層２２２Ｐは、酸化物を含み、予備の第２層２２４Ｐは、窒化物を含み、予備の第３層２２６Ｐは、酸化物を含む。

【0073】

予備の第１層２２２Ｐ、予備の第２層２２４Ｐ及び予備の第３層２２６Ｐ、及び第１基板２００それぞれの一部分を除去して、ピクセル分離リセスＤＴＲを形成する。ピクセル分離リセスＤＴＲは、予備の第１層２２２Ｐ、予備の第２層２２４Ｐ及び予備の第３層２２６Ｐを貫通し、第１基板２００の第１面２００Ｆから第１基板２００の内部に延びるように形成される。ピクセル分離リセスＤＴＲのうち一部分は、相対的に狭い第１水平幅Ｗ１を有するように形成され、他の一部分は、相対的に広い第２水平幅Ｗ２を有するように形成される。

【0074】

ピクセル分離リセスＤＴＲが形成された予備の第１層２２２Ｐ、予備の第２層２２４Ｐ、予備の第３層２２６Ｐ、及び第１基板２００上に、予備の第１絶縁層２３２Ｐを形成する。予備の第１絶縁層２３２Ｐは、ピクセル分離リセスＤＴＲの内側壁と底面、そして予備の第３層２２６Ｐ上をコンフォーマルに覆うように形成される。予備の第１絶縁層２３２Ｐは、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、または金属酸化物などの絶縁物質を含む。

【0075】

図９Ｂを参照すれば、予備の第１絶縁層２３２Ｐ上に予備の第１導電層２４２Ｐを形成する。予備の第１導電層２４２Ｐは、予備の第１絶縁層２３２Ｐ上をコンフォーマルに覆うように形成される。予備の第１導電層２４２Ｐは、シリコン、金属、金属シリサイド、金属窒化物、または金属含有膜のうち少なくとも一つを含む。例えば、予備の第１導電層２４２Ｐは、ドーピングされたポリシリコンを含む。

【0076】

図９Ｃを参照すれば、予備の第１導電層２４２Ｐ上に予備の第２絶縁層２３４Ｐを形成する。予備の第２絶縁層２３４Ｐは、予備の第１導電層２４２Ｐ上にコンフォーマルに覆うように形成される。予備の第２絶縁層２３４Ｐは、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、または金属酸化物などの絶縁物質を含む。予備の第２絶縁層２３４Ｐは、図５Ａないし図８Ｂの狭い領域ＤＴＩＮに対応するピクセル分離リセスＤＴＲの部分Ｘ１で、予備の第１導電層２４２Ｐによって限定される内部空間の下側部分をいずれも満たすが、広い領域ＤＴＩＷに対応するピクセル分離リセスＤＴＲの部分Ｘ２で、予備の第１導電層２４２Ｐによって限定される内部空間の下側部分の一部分のみを満たす。

【0077】

図９Ｃ及び図９Ｄを共に参照すれば、予備の第２絶縁層２３４Ｐの一部分を除去して第２絶縁層２３４を形成する。予備の第２絶縁層２３４Ｐは、図５Ａないし図８Ｂの狭い領域ＤＴＩＮに対応するピクセル分離リセスＤＴＲの部分Ｘ１で、予備の第１導電層２４２Ｐによって限定される内部空間の下側部分をいずれも満たし、上側部分を満たさないが、広い領域ＤＴＩＷに対応するピクセル分離リセスＤＴＲの部分Ｘ２で、予備の第１導電層２４２Ｐによって限定される内部空間の下側部分の一部分のみを満たし、上側部分を満たさないように、下側部分をコンフォーマルに覆う。

【0078】

図９Ｅを参照すれば、第２絶縁層２３４及び予備の第１導電層２４２Ｐ上に、予備の第２導電層２４４Ｐを形成する。予備の第２導電層２４４Ｐは、シリコン、金属、金属シリサイド、金属窒化物、または金属含有膜のうち少なくとも一つを含む。例えば、予備の第２導電層２４４Ｐは、ドーピングされたポリシリコンを含む。予備の第２導電層２４４Ｐは、予備の第１導電層２４２Ｐ及び第２絶縁層２３４によって限定される内部空間をいずれも満たすように形成される。

【0079】

図９Ｅ及び図９Ｆを共に参照して、予備の第２導電層２４４Ｐの一部分及び予備の第１導電層２４２Ｐの一部分を除去して、第２導電層２４４及び第１導電層２４２を形成する。図５Ａないし図８Ｂの狭い領域ＤＴＩＮに対応するピクセル分離リセスＤＴＲの部分Ｘ１で、第１導電層２４２によって限定される内部空間は、第２絶縁層２３４でいずれも満たすことができ、広い領域ＤＴＩＷに対応するピクセル分離リセスＤＴＲの部分Ｘ２で、第１導電層２４２によって限定される内部空間は、第２絶縁層２３４及び第２導電層２４４で共にいずれも満たすことができる。広い領域ＤＴＩＷに対応するピクセル分離リセスＤＴＲの部分Ｘ２で、第２絶縁層２３４は、第１導電層２４２によって限定される内部空間のうち、上側の一部分を除いた下側部分をコンフォーマルに覆い、第２導電層２４４は、第２絶縁層２３４によって限定される内部空間を満たし、第１導電層２４２によって限定される内部空間のうち、上側の一部分をいずれも満たすことができる。広い領域ＤＴＩＷに対応するピクセル分離リセスＤＴＲの部分Ｘ２で、第２導電層２４４は、第１導電層２４２の上側部分と当接して連結される。

【0080】

図９Ｇを参照すれば、予備の第１絶縁層２３２Ｐ、第２絶縁層２３４、第１導電層２４２及び第２導電層２４４上に、予備の第３絶縁層２３６Ｐを形成する。予備の第３絶縁層２３６Ｐは、予備の第１絶縁層２３２Ｐによって限定される内部空間をいずれも満たすように形成される。予備の第３絶縁層２３６Ｐは、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、または金属酸化物などの絶縁物質を含む。

【0081】

図９Ｇ及び図９Ｈを共に参照すれば、第２パッド層２０４が露出されるように、予備の第１層２２２Ｐ、予備の第２層２２４Ｐ及び予備の第３層２２６Ｐそれぞれの一部分を除去して、第１層２２２、第２層２２４、及び第３層２２６を含む素子分離領域ＳＴＩを形成し、予備の第１絶縁層２３２Ｐ、及び予備の第３絶縁層２３６Ｐそれぞれの一部分を除去して、第１絶縁層２３２、第１導電層２４２、第２絶縁層２３４、第２導電層２４４、及び第３絶縁層２３６を含むピクセル分離領域ＤＴＩを形成する。

【0082】

図９Ｈ及び図９Ｉを共に参照すれば、第２パッド層２０４を除去する。

【0083】

図９Ｉ及び図９Ｊを共に参照すれば、以後の工程で第１パッド層２０２が除去され、素子分離領域ＳＴＩ及びピクセル分離領域ＤＴＩの上側の一部分が除去される。一部の実施形態で、第１基板２００の第１面２００Ｆ、素子分離領域ＳＴＩの上面及びピクセル分離領域ＤＴＩの上面は、同一垂直レベルに位置する。

【0084】

図１０Ａ及び図１０Ｂは、本発明の一実施形態によるイメージセンサの垂直断面図であり、図１１Ａ及び図１１Ｂは、本発明の一実施形態によるイメージセンサの水平断面図である。具体的に、図１０Ａは、図４のＡ－Ａ’線に対応する部分に沿って切断した垂直断面図であり、図１０Ｂは、図４のＢ－Ｂ’線に対応する部分に沿って切断した垂直断面図であり、図１１Ａは、図１０Ａ及び図１０Ｂの第１垂直レベルＬＶ１に沿って切断した水平断面図であり、図１１Ｂは、図１０Ａ及び図１０Ｂの第２垂直レベルＬＶ２に沿って切断した水平断面図である。

【0085】

図１０Ａ、図１０Ｂ、図１１Ａ、及び図１１Ｂを共に参照すれば、イメージセンサ２は、複数の光感知素子ＰＤを含む複数の単位ピクセルＰＸを有する光素子基板ＷＦＯ、光素子基板ＷＦＯ上に配置される複数のマイクロレンズ５５０、及び光素子基板ＷＦＯと複数のマイクロレンズ５５０との間に介される複数のカラーフィルタ層５３０を含む。

【0086】

第１基板２００内には、素子分離領域ＳＴＩ及びピクセル分離領域ＤＴＩａが配置される。ピクセル分離領域ＤＴＩａによって複数の単位ピクセルＰＸが定義され、第１基板２００内で平面的にピクセル分離領域ＤＴＩａは、複数の光感知素子ＰＤそれぞれの少なくとも一部分を取り囲む。ピクセル分離領域ＤＴＩａは、複数の光感知素子ＰＤのうち一つの光感知素子ＰＤと、これに隣接する他の光感知素子ＰＤとの間に配置される。ピクセル分離領域ＤＴＩａは、平面的にマトリックス状に配列された複数の光感知素子ＰＤそれぞれの間に配置され、平面図でグリッドまたはメッシュ形状を有することができる。

【0087】

ピクセル分離領域ＤＴＩａは、第１基板２００の第１面２００Ｆから第２面２００Ｂまで延びるピクセル分離リセスＤＴＲの内部に形成される。例えば、ピクセル分離リセスＤＴＲａは、第１基板２００を貫通し、素子分離リセスＳＴＲは、第１基板２００を貫通しないのである。一部の実施形態で、ピクセル分離領域ＤＴＩａは、素子分離領域ＳＴＩのうち一部と垂直方向に重なる。

【0088】

ピクセル分離領域ＤＴＩａは、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、及び第２導電層２４４ａを含む。ピクセル分離領域ＤＴＩａの狭い領域ＤＴＩＮには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２及び第２導電層２４４ａが配置される。ピクセル分離領域ＤＴＩａの広い領域ＤＴＩＷには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２及び第２導電層２４４ａが配置される。

【0089】

第２絶縁層２３４は、ピクセル分離領域ＤＴＩａの狭い領域ＤＴＩＮ及び広い領域ＤＴＩＷそれぞれで、第１導電層２４２によって限定される内部空間をいずれも満たさないのである。ピクセル分離領域ＤＴＩａの狭い領域ＤＴＩＮ及び広い領域ＤＴＩＷで、第１導電層２４２によって限定される内部空間は、第２絶縁層２３４及び第２導電層２４４ａでいずれも満たすことができる。

【0090】

第２導電層２４４ａは、連結部２４４Ｃ、充填部２４４Ｓ、及び狭い充填部２４４ＳＬを含む。ピクセル分離領域ＤＴＩａの狭い領域ＤＴＩＮで、第１導電層２４２によって限定される内部空間は、第２絶縁層２３４、第２導電層２４４ａの連結部２４４Ｃ及び狭い充填部２４４ＳＬでいずれも満たすことができ、ピクセル分離領域ＤＴＩａの広い領域ＤＴＩＷで、第１導電層２４２によって限定される内部空間は、第２絶縁層２３４、第２導電層２４４ａの連結部２４４Ｃ、及び充填部２４４Ｓでいずれも満たすことができる。

【0091】

第２導電層２４４ａの連結部２４４Ｃは、相対的に第１基板２００の第１面２００Ｆに隣接する第２導電層２４４ａの部分であり、第２導電層２４４ａの充填部２４４Ｓ及び狭い充填部２４４ＳＬは、相対的に第１基板２００の第２面２００Ｂに隣接する第２導電層２４４ａの部分である。第２導電層２４４ａの連結部２４４Ｃは、第２絶縁層２３４と第３絶縁層２３６との間に介され、充填部２４４Ｓ及び狭い充填部２４４ＳＬは、連結部２４４Ｃから第２絶縁層２３４内に延びる。第２導電層２４４ａの連結部２４４Ｃは、第２導電層２４４ａの充填部２４４Ｓから第１基板２００の第１面２００Ｆに向かって延び、充填部２４４Ｓは、連結部２４４Ｃから第１基板２００の第２面２００Ｂまで延び、狭い充填部２４４ＳＬは、連結部２４４Ｃから第１基板２００の第２面２００Ｂに向かって延びる。垂直方向に充填部２４４Ｓが延びる長さは、狭い充填部２４４ＳＬが延びる長さより長い。充填部２４４Ｓの水平幅は、狭い充填部２４４ＳＬの水平幅より広い。

【0092】

第２導電層２４４ａの充填部２４４Ｓ及び狭い充填部２４４ＳＬは、第２絶縁層２３４によって限定される内部空間をいずれも満たす。第２絶縁層２３４と第３絶縁層２３６は、ピクセル分離領域ＤＴＩａの狭い領域ＤＴＩＮで当接するが、ピクセル分離領域ＤＴＩａの広い領域ＤＴＩＷで当接しないのである。ピクセル分離領域ＤＴＩａの広い領域ＤＴＩＷで、第２絶縁層２３４と第３絶縁層２３６は、第２導電層２４４ａの連結部２４４Ｃを介して互いに離隔される。

【0093】

第２導電層２４４ａの連結部２４４Ｃは、第２絶縁層２３４と第３絶縁層２３６との間に介されて第１導電層２４２と当接する。第２導電層２４４ａの充填部２４４Ｓ及び狭い充填部２４４ＳＬは、第２絶縁層２３４を介して第１導電層２４２から離隔される。第２導電層２４４ａは、第１基板２００の第１面２００Ｆに隣接する部分では、第１導電層２４２に当接して連結され、第２面２００Ｂに隣接する部分では、第２絶縁層２３４を介して第１導電層２４２から離隔される。第２導電層２４４ａは、複数の光感知素子ＰＤそれぞれのコーナーに隣接する部分で、第１導電層２４２に当接して連結され、複数の光感知素子ＰＤそれぞれの辺のうちコーナーと離隔される部分に隣接する部分で、第２絶縁層２３４を介して第１導電層２４２から離隔される。よって、ピクセル分離領域ＤＴＩａ内で互いに離隔される第１導電層２４２は、第２導電層２４４ａの連結部２４４Ｃによって互いに電気的に連結される。

【0094】

図１２Ａ及び図１２Ｂは、本発明の一実施形態によるイメージセンサ２ａの水平断面図である。図１２Ａは、図１０Ａ及び図１０Ｂの第１垂直レベルＬＶ１に対応する部分に沿って切断した水平断面図であり、図１２Ｂは、図１０Ａ及び図１０Ｂの第２垂直レベルＬＶ２に対応する部分に沿って切断した水平断面図である。

【0095】

図１２Ａ及び図１２Ｂを図１０Ａ及び図１０Ｂと共に参照すれば、イメージセンサ２ａは、複数の光感知素子ＰＤを含む複数の単位ピクセルＰＸを有する光素子基板ＷＦＯ、光素子基板ＷＦＯ上に配置される複数のマイクロレンズ５５０、及び光素子基板ＷＦＯと複数のマイクロレンズ５５０との間に介される複数のカラーフィルタ層５３０を含む。

【0096】

第１基板２００内には、素子分離領域ＳＴＩ及びピクセル分離領域ＤＴＩａが配置される。ピクセル分離領域ＤＴＩａによって複数の単位ピクセルＰＸが定義され、第１基板２００内で平面的にピクセル分離領域ＤＴＩａは、複数の光感知素子ＰＤそれぞれを取り囲む。ピクセル分離領域ＤＴＩａは、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、及び第２導電層２４４ａを含む。ピクセル分離領域ＤＴＩａの狭い領域ＤＴＩＮには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２及び第２導電層２４４ａが配置される。ピクセル分離領域ＤＴＩａの広い領域ＤＴＩＷには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２及び第２導電層２４４ａが配置される。第２導電層２４４ａは、連結部２４４Ｃ、充填部２４４Ｓ、及び狭い充填部２４４ＳＬを含む。ピクセル分離領域ＤＴＩａ内で互いに離隔される第１導電層２４２は、第２導電層２４４ａの連結部２４４Ｃによって互いに電気的に連結される。

【0097】

図１３Ａ及び図１３Ｂは、本発明の一実施形態によるイメージセンサ３の垂直断面図であり、図１４Ａ及び図１４Ｂは、本発明の一実施形態によるイメージセンサの水平断面図である。具体的に、図１３Ａは、図４のＡ－Ａ’線に対応する部分に沿って切断した垂直断面図であり、図１３Ｂは、図４のＢ－Ｂ’線に対応する部分に沿って切断した垂直断面図であり、図１４Ａは、図１３Ａ及び図１３Ｂの第１垂直レベルＬＶ１に沿って切断した水平断面図であり、図１４Ｂは、図１３Ａ及び図１３Ｂの第２垂直レベルＬＶ２に沿って切断した水平断面図である。

【0098】

図１３Ａ、図１３Ｂ、図１４Ａ、及び図１４Ｂを共に参照すれば、イメージセンサ３は、複数の光感知素子ＰＤを含む複数の単位ピクセルＰＸを有する光素子基板ＷＦＯ、光素子基板ＷＦＯ上に配置される複数のマイクロレンズ５５０、及び光素子基板ＷＦＯと複数のマイクロレンズ５５０との間に介される複数のカラーフィルタ層５３０を含む。

【0099】

第１基板２００内には、素子分離領域ＳＴＩ及びピクセル分離領域ＤＴＩｂが配置される。ピクセル分離領域ＤＴＩｂによって複数の単位ピクセルＰＸが定義され、第１基板２００内で平面的にピクセル分離領域ＤＴＩｂは、複数の光感知素子ＰＤそれぞれの少なくとも一部分を取り囲む。ピクセル分離領域ＤＴＩｂは、複数の光感知素子ＰＤのうち一つの光感知素子ＰＤと、これに隣接する他の光感知素子ＰＤとの間に配置される。ピクセル分離領域ＤＴＩｂは、平面的にマトリックス状に配列された複数の光感知素子ＰＤそれぞれの間に配置され、平面図でグリッドまたはメッシュ形状を有することができる。

【0100】

ピクセル分離領域ＤＴＩｂは、第１基板２００の第１面２００Ｆから第２面２００Ｂまで延びるピクセル分離リセスＤＴＲの内部に形成される。例えば、ピクセル分離リセスＤＴＲｂは、第１基板２００を貫通し、素子分離リセスＳＴＲは、第１基板２００を貫通しないのである。一部の実施形態で、ピクセル分離領域ＤＴＩｂは、素子分離領域ＳＴＩのうち一部と垂直方向に重なる。

【0101】

ピクセル分離領域ＤＴＩｂは、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、及び第２導電層２４４ａを含む。ピクセル分離領域ＤＴＩｂの狭い領域ＤＴＩＮには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２及び第２導電層２４４ｂが配置される。ピクセル分離領域ＤＴＩｂの広い領域ＤＴＩＷには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２及び第２導電層２４４ｂが配置される。

【0102】

第２絶縁層２３４は、ピクセル分離領域ＤＴＩｂの狭い領域ＤＴＩＮ及び広い領域ＤＴＩＷそれぞれで、第１導電層２４２によって限定される内部空間をいずれも満たさないのである。ピクセル分離領域ＤＴＩｂの狭い領域ＤＴＩＮ及び広い領域ＤＴＩＷで、第１導電層２４２によって限定される内部空間は、第２絶縁層２３４及び第２導電層２４４ｂでいずれも満たすことができる。

【0103】

第２導電層２４４ｂは、連結部２４４Ｃ、充填部２４４Ｓ、及び狭い充填部２４４ＳＬａを含む。ピクセル分離領域ＤＴＩｂの狭い領域ＤＴＩＮで、第１導電層２４２によって限定される内部空間は、第２絶縁層２３４、第２導電層２４４ｂの連結部２４４Ｃ及び狭い充填部２４４ＳＬａでいずれも満たすことができ、ピクセル分離領域ＤＴＩｂの広い領域ＤＴＩＷで、第１導電層２４２によって限定される内部空間は、第２絶縁層２３４、第２導電層２４４ｂの連結部２４４Ｃ、及び充填部２４４Ｓでいずれも満たすことができる。

【0104】

第２導電層２４４ｂの連結部２４４Ｃは、相対的に第１基板２００の第１面２００Ｆに隣接する第２導電層２４４ｂの部分であり、第２導電層２４４ｂの充填部２４４Ｓ及び狭い充填部２４４ＳＬａは、相対的に第１基板２００の第２面２００Ｂに隣接する第２導電層２４４ｂの部分である。第２導電層２４４ｂの連結部２４４Ｃは、第２絶縁層２３４と第３絶縁層２３６との間に介され、充填部２４４Ｓ及び狭い充填部２４４ＳＬａは、連結部２４４Ｃから第２絶縁層２３４内に延びる。第２導電層２４４ｂの連結部２４４Ｃは、第２導電層２４４ｂの充填部２４４Ｓから第１基板２００の第１面２００Ｆに向かって延び、充填部２４４Ｓは、連結部２４４Ｃから第１基板２００の第２面２００Ｂまで延び、狭い充填部２４４ＳＬａは、連結部２４４Ｃから第１基板２００の第２面２００Ｂに向かって延びる。垂直方向に充填部２４４Ｓが延びる長さは、狭い充填部２４４ＳＬａが延びる長さと実質的に等しい。充填部２４４Ｓの水平幅は、狭い充填部２４４ＳＬａの水平幅より広い。

【0105】

第２導電層２４４ｂの充填部２４４Ｓ及び狭い充填部２４４ＳＬａは、第２絶縁層２３４によって限定される内部空間をいずれも満たす。第２絶縁層２３４と第３絶縁層２３６は、ピクセル分離領域ＤＴＩｂの狭い領域ＤＴＩＮで当接するが、ピクセル分離領域ＤＴＩｂの広い領域ＤＴＩＷで当接しないのである。ピクセル分離領域ＤＴＩｂの広い領域ＤＴＩＷで、第２絶縁層２３４と第３絶縁層２３６は、第２導電層２４４ｂの連結部２４４Ｃを介して互いに離隔される。

【0106】

第２導電層２４４ｂの連結部２４４Ｃは、第２絶縁層２３４と第３絶縁層２３６との間に介されて第１導電層２４２と当接する。第２導電層２４４ｂの充填部２４４Ｓ及び狭い充填部２４４ＳＬａは、第２絶縁層２３４を介して第１導電層２４２から離隔される。第２導電層２４４ｂは、第１基板２００の第１面２００Ｆに隣接する部分では、第１導電層２４２に当接して連結され、第２面２００Ｂに隣接する部分では、第２絶縁層２３４を介して離隔される。第２導電層２４４ｂは、複数の光感知素子ＰＤそれぞれのコーナーに隣接する部分で、第１導電層２４２に当接して連結され、複数の光感知素子ＰＤそれぞれの辺のうちコーナーと離隔される部分に隣接する部分で、第２絶縁層２３４を介して第１導電層２４２から離隔される。よって、ピクセル分離領域ＤＴＩａ内で互いに離隔される第１導電層２４２は、第２導電層２４４ｂの連結部２４４Ｃによって互いに電気的に連結される。

【0107】

図１５Ａ及び図１５Ｂは、本発明の一実施形態によるイメージセンサ３ａの水平断面図である。図１５Ａは、図１３Ａ及び図１３Ｂの第１垂直レベルＬＶ１に対応する部分に沿って切断した水平断面図であり、図１５Ｂは、図１３Ａ及び図１３Ｂの第２垂直レベルＬＶ２に対応する部分に沿って切断した水平断面図である。

【0108】

図１５Ａ及び図１５Ｂを図１３Ａ及び図１３Ｂと共に参照すれば、イメージセンサ３ａは、複数の光感知素子ＰＤを含む複数の単位ピクセルＰＸを有する光素子基板ＷＦＯ、光素子基板ＷＦＯ上に配置される複数のマイクロレンズ５５０、及び光素子基板ＷＦＯと複数のマイクロレンズ５５０との間に介される複数のカラーフィルタ層５３０を含む。

【0109】

第１基板２００内には、素子分離領域ＳＴＩ及びピクセル分離領域ＤＴＩｂが配置される。ピクセル分離領域ＤＴＩｂによって複数の単位ピクセルＰＸが定義され、第１基板２００内で平面的にピクセル分離領域ＤＴＩｂは、複数の光感知素子ＰＤそれぞれを取り囲む。ピクセル分離領域ＤＴＩｂは、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、及び第２導電層２４４ａを含む。ピクセル分離領域ＤＴＩｂの狭い領域ＤＴＩＮには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２及び第２導電層２４４ｂが配置される。ピクセル分離領域ＤＴＩｂの広い領域ＤＴＩＷには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２及び第２導電層２４４ｂが配置される。第２導電層２４４ｂは、連結部２４４Ｃ、充填部２４４Ｓ、及び狭い充填部２４４ＳＬａを含む。ピクセル分離領域ＤＴＩｂ内で互いに離隔される第１導電層２４２は、第２導電層２４４ｂの連結部２４４Ｃによって互いに電気的に連結される。

【0110】

図１６Ａ及び図１６Ｂは、本発明の一実施形態によるイメージセンサの垂直断面図であり、図１７Ａ及び図１７Ｂは、本発明の一実施形態によるイメージセンサの水平断面図である。具体的に、図１６Ａは、図４のＡ－Ａ’線に対応する部分に沿って切断した垂直断面図であり、図１６Ｂは、図４のＢ－Ｂ’線に対応する部分に沿って切断した垂直断面図であり、図１７Ａは、図１６Ａ及び図１６Ｂの第１垂直レベルＬＶ１に沿って切断した水平断面図であり、図１７Ｂは、図１６Ａ及び図１６Ｂの第２垂直レベルＬＶ２に沿って切断した水平断面図である。

【0111】

図１６Ａ、図１６Ｂ、図１７Ａ、及び図１７Ｂを共に参照すれば、イメージセンサ４は、複数の光感知素子ＰＤを含む複数の単位ピクセルＰＸを有する光素子基板ＷＦＯ、光素子基板ＷＦＯ上に配置される複数のマイクロレンズ５５０、及び光素子基板ＷＦＯと複数のマイクロレンズ５５０との間に介される複数のカラーフィルタ層５３０を含む。

【0112】

第１基板２００内には、素子分離領域ＳＴＩ及びピクセル分離領域ＤＴＩｃが配置される。ピクセル分離領域ＤＴＩｃによって複数の単位ピクセルＰＸが定義され、第１基板２００内で平面的にピクセル分離領域ＤＴＩｃは、複数の光感知素子ＰＤそれぞれの少なくとも一部分を取り囲む。ピクセル分離領域ＤＴＩｃは、複数の光感知素子ＰＤのうち一つの光感知素子ＰＤと、これに隣接する他の光感知素子ＰＤとの間に配置される。ピクセル分離領域ＤＴＩｃは、平面的にマトリックス状に配列された複数の光感知素子ＰＤそれぞれの間に配置され、平面図でグリッドまたはメッシュ形状を有することができる。

【0113】

ピクセル分離領域ＤＴＩｃは、第１基板２００の第１面２００Ｆから第２面２００Ｂまで延びるピクセル分離リセスＤＴＲの内部に形成される。例えば、ピクセル分離リセスＤＴＲｃは、第１基板２００を貫通し、素子分離リセスＳＴＲは、第１基板２００を貫通しないのである。一部の実施形態で、ピクセル分離領域ＤＴＩｃは、素子分離領域ＳＴＩのうち一部と垂直方向に重なる。

【0114】

ピクセル分離領域ＤＴＩｃは、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、第２導電層２４４ｃ、及び第３導電層２４６を含む。第１絶縁層２３２、第２絶縁層２３４、及び第３絶縁層２３６それぞれは、シリコン酸化物、シリコン窒化物、シリコン酸窒化物、または金属酸化物などの絶縁物質を含む。第１導電層２４２、第２導電層２４４ｃ、及び第３導電層２４６それぞれは、シリコン、金属、金属シリサイド、金属窒化物、または金属含有膜のうち少なくとも一つを含むことができる。例えば、第１導電層２４２、第２導電層２４４ｃ、及び第３導電層２４６それぞれは、ドーピングされたポリシリコンを含む。ピクセル分離領域ＤＴＩｃの狭い領域ＤＴＩＮには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、及び第１導電層２４２が配置されるが、第２導電層２４４ｃ及び第３導電層２４６が配置されないのである。ピクセル分離領域ＤＴＩｃの広い領域ＤＴＩＷには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、第２導電層２４４ｃ及び第３導電層２４６が配置される。

【0115】

第１絶縁層２３２は、ピクセル分離リセスＤＴＲの内側壁を覆う。第１導電層２４２は、ピクセル分離リセスＤＴＲ内で第１絶縁層２３２の側面の一部分を覆う。例えば、第１導電層２４２は、第１基板２００の第２面２００Ｂから第１面２００Ｆに向かって延びるが、第１面２００Ｆまでは延びないのである。第１導電層２４２は、ピクセル分離リセスＤＴＲ内で第１絶縁層２３２の側面の一部分をコンフォーマルに覆い、第１絶縁層２３２によって限定される空間をいずれも満たさないのである。第１導電層２４２によって限定される内部空間内で、第２絶縁層２３４は、第１導電層２４２の側面の一部分を覆い、第３導電層２４６は、第１導電層２４２の側面の残りの部分を覆う。第２絶縁層２３４及び第３導電層２４６は、第１導電層２４２によって限定される内部空間をいずれも満たさないのである。第２導電層２４４ｃは、第３絶縁層２３６から垂直方向に延びる。第２導電層２４４ｃは、第２絶縁層２３４及び第３導電層２４６によって限定される内部空間をいずれも満たすのである。第３絶縁層２３６は、第１導電層２４２、第２絶縁層２３４、第２導電層２４４ｃ、及び第３導電層２４６上を覆ってピクセル分離領域ＤＴＩを満たす。第３絶縁層２３６は、第１絶縁層２３２によって限定される内部空間のうち、第１基板２００の第１面２００Ｆに隣接する部分を満たす。

【0116】

ピクセル分離領域ＤＴＩｃの狭い領域ＤＴＩＮには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、及び第１導電層２４２が配置されるが、第２導電層２４４ｃ及び第３導電層２４６が配置されないのである。ピクセル分離領域ＤＴＩｃの広い領域ＤＴＩＷには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、第２導電層２４４ｃ及び第３導電層２４６が配置される。

【0117】

第２導電層２４４ｃ及び第３導電層２４６は、図５Ａないし図６Ｂに示した第２導電層２４４の充填部２４４Ｓ及び連結部２４４Ｃに対応する。第３導電層２４６は、第２絶縁層２３４と第３絶縁層２３６との間に介されて第１導電層２４２と当接する。第２導電層２４４ｃは、第２絶縁層２３４及び第３導電層２４６との間に介されて第１導電層２４２から離隔される。ピクセル分離領域ＤＴＩｃ内で互いに離隔される第１導電層２４２は、第３導電層２４６によって互いに電気的に連結される。第２導電層２４４ｃ及び第３導電層２４６は、共に第２導電層と称することができ、第２導電層２４４ｃの第３導電層２４６から突出して垂直方向に延びる部分は、前記第２導電層の充填部及び前記第２導電層の連結部と称することができる。例えば、図５Ａないし図６Ｂに示した第２導電層２４４の充填部２４４Ｓは、連結部２４４Ｃから第１基板２００の第２面２００Ｂまで連結され、第２導電層２４４ｃは、第３導電層２４６及び第２絶縁層２３４を貫通して、第３絶縁層２３６の上面から第１基板２００の第２面２００Ｂまで延びる。第１導電層２４２、第２導電層２４４ｃ及び第３導電層２４６の下面は、同一垂直レベルに位置し、第１導電層２４２、及び第２導電層２４４ｃの上面は、同一垂直レベルに位置する。

【0118】

図１８Ａ及び図１８Ｂは、本発明の一実施形態によるイメージセンサ４ａの水平断面図である。図１８Ａは、図１６Ａ及び図１６Ｂの第１垂直レベルＬＶ１に対応する部分に沿って切断した水平断面図であり、図１８Ｂは、図１６Ａ及び図１６Ｂの第２垂直レベルＬＶ２に対応する部分に沿って切断した水平断面図である。

【0119】

図１８Ａ及び図１８Ｂを図１６Ａ及び図１６Ｂと共に参照すれば、イメージセンサ４ａは、複数の光感知素子ＰＤを含む複数の単位ピクセルＰＸを有する光素子基板ＷＦＯ、光素子基板ＷＦＯ上に配置される複数のマイクロレンズ５５０、及び光素子基板ＷＦＯと複数のマイクロレンズ５５０との間に介される複数のカラーフィルタ層５３０を含む。

【0120】

第１基板２００内には、素子分離領域ＳＴＩ及びピクセル分離領域ＤＴＩｃが配置される。ピクセル分離領域ＤＴＩｃによって複数の単位ピクセルＰＸが定義され、第１基板２００内で平面的にピクセル分離領域ＤＴＩｃは、複数の光感知素子ＰＤそれぞれを取り囲む。ピクセル分離領域ＤＴＩｃは、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、第２導電層２４４ｃ、及び第３導電層２４６を含む。ピクセル分離領域ＤＴＩｃの狭い領域ＤＴＩＮには、第１絶縁層２３２、第２絶縁層２３４、第３導電層２３６、及び第１導電層２４２が配置される。ピクセル分離領域ＤＴＩｃの広い領域ＤＴＩＷには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、第２導電層２４４ｃ、及び第３導電層２４６が配置される。ピクセル分離領域ＤＴＩｃ内で互いに離隔される第１導電層２４２は、第３導電層２４６によって互いに電気的に連結される。

【0121】

図１９Ａないし図１９Ｌは、本発明の一実施形態によるイメージセンサの製造方法を示す垂直断面図である。具体的に、図１９Ａないし図１９Ｌは、図１６ＡのＸ３部分に対応する部分、及び図１６ＢのＸ４部分に対応する部分それぞれを拡大して示す垂直断面図である。

【0122】

図１９Ａを参照すれば、第１基板２００の第１面２００Ｆ上に第１パッド層２０２及び第２パッド層２０４を形成した後、第１パッド層２０２、第２パッド層２０４、及び第１基板２００それぞれの一部分を除去して、素子分離リセスＳＴＲを形成する。素子分離リセスＳＴＲは、第１パッド層２０２及び第２パッド層２０４を貫通し、第１基板２００の第１面２００Ｆから第１基板２００の内部に延びるように形成される。素子分離リセスＳＴＲが形成された第１基板２００、第１パッド層２０２及び第２パッド層２０４上に、予備の第１層２２２Ｐ、予備の第２層２２４Ｐ及び予備の第３層２２６Ｐを順次に形成する。

【0123】

【0124】

ピクセル分離リセスＤＴＲが形成された予備の第１層２２２Ｐ、予備の第２層２２４Ｐ、予備の第３層２２６Ｐ、及び第１基板２００上に、予備の第１絶縁層２３２Ｐを形成する。

【0125】

図１９Ｂを参照すれば、予備の第１絶縁層２３２Ｐ上に予備の第１導電層２４２Ｐを形成する。

【0126】

図１９Ｃを参照すれば、予備の第１導電層２４２Ｐ上に予備の第２絶縁層２３４Ｐを形成する。

【0127】

図１９Ｄを参照すれば、予備の第２絶縁層２３４Ｐ上に予備の第２導電層２４４Ｐを形成する。予備の第２絶縁層２４４Ｐは、予備の第２絶縁層２３４Ｐによって限定される内部空間をいずれも満たすように形成される。

【0128】

図１９Ｄ及び図１９Ｅを共に参照すれば、予備の第２絶縁層２４４Ｐの一部分を除去して第２絶縁層２３４ｃを形成する。図１６Ａないし図１８Ｂの狭い領域ＤＴＩＮに対応するピクセル分離リセスＤＴＲｃの部分Ｘ３で、予備の第２絶縁層２３４Ｐによって限定される内部空間を満たす予備の第２導電層２４４Ｐの部分はいずれも除去され、広い領域ＤＴＩＷに対応するピクセル分離リセスＤＴＲの部分Ｘ４で、予備の第２絶縁層２３４Ｐによって限定される内部空間を満たす予備の第２導電層２４４Ｐの上側部分は除去され、予備の第２導電層２４４Ｐの下側部分は、第２導電層２４４ｃに残る。

【0129】

図１９Ｅ及び図１９Ｆを共に参照すれば、予備の第２絶縁層２３４Ｐの一部分を除去して第２絶縁層２３４を形成する。第２導電層２４４ｃの上側部分が第２絶縁層２３４の上面より上側に突出するように、予備の第２絶縁層２３４Ｐの一部分を除去して第２絶縁層２３４を形成することができる。

【0130】

図１９Ｇを参照すれば、第２絶縁層２３４、予備の第１導電層２４２Ｐ、及び第２導電層２４４ｃ上に、予備の第３導電層２４６Ｐを形成する。予備の第３導電層２４６Ｐは、シリコン、金属、金属シリサイド、金属窒化物、または金属含有膜のうち少なくとも一つを含む。例えば、予備の第３導電層２４６Ｐは、ドーピングされたポリシリコンを含む。予備の第３導電層２４６Ｐは、予備の第１導電層２４２Ｐ、第２絶縁層２３４、及び第２導電層２４４によって限定される内部空間をいずれも満たすように形成される。

【0131】

図１９Ｇ及び図１９Ｈを共に参照して、予備の第３導電層２４６Ｐの一部分及び予備の第１導電層２４２Ｐの一部分を除去して、第３導電層２４６及び第１導電層２４２を形成する。図１６Ａないし図１８Ｂの狭い領域ＤＴＩＮに対応するピクセル分離リセスＤＴＲの部分Ｘ３で、第１導電層２４２によって限定される内部空間は、第２絶縁層２３４でいずれも満たすことができ、広い領域ＤＴＩＷに対応するピクセル分離リセスＤＴＲの部分Ｘ４で、第１導電層２４２によって限定される内部空間は、第２絶縁層２３４及び第３導電層２４６で共にいずれも満たすことができる。広い領域ＤＴＩＷに対応するピクセル分離リセスＤＴＲの部分Ｘ４で、第２絶縁層２３４は、第１導電層２４２によって限定される内部空間のうち、上側の一部分を除いた下側部分をコンフォーマルに覆い、第３導電層２４６は、第２絶縁層２３４によって限定される内部空間を満たし、第１導電層２４２によって限定される内部空間のうち、上側の一部分をコンフォーマルに覆う。第２導電層２４４ｃは、第２絶縁層２３４及び第３導電層２４６によって限定される内部空間をいずれも満たすことができる。広い領域ＤＴＩＷに対応するピクセル分離リセスＤＴＲの部分Ｘ４で、第３導電層２４６は、第１導電層２４２の上側部分と当接して連結される。

【0132】

図１９Ｉを参照すれば、予備の第１絶縁層２３２Ｐ、第２絶縁層２３４、第１導電層２４２、第２導電層２４４ｃ、及び第３導電層２４６上に、予備の第３絶縁層２３６Ｐを形成する。

【0133】

図１９Ｉ及び図１９Ｊを共に参照すれば、第２パッド層２０４が露出されるように、予備の第１層２２２Ｐ、予備の第２層２２４Ｐ及び予備の第３層２２６Ｐそれぞれの一部分を除去して、第１層２２２、第２層２２４、及び第３層２２６を含む素子分離領域ＳＴＩを形成し、予備の第１絶縁層２３２Ｐ、及び予備の第３絶縁層２３６Ｐそれぞれの一部分を除去して、第１絶縁層２３２、第１導電層２４２、第２絶縁層２３４、第２導電層２４４ｃ、第３導電層２４６、及び第３絶縁層２３６を含むピクセル分離領域ＤＴＩｃを形成する。

【0134】

図１９Ｊ及び図１９Ｋを共に参照すれば、第２パッド層２０４を除去する。

【0135】

図９Ｉ及び図９Ｊを共に参照すれば、以後の工程で第１パッド層２０２が除去され、素子分離領域ＳＴＩ及びピクセル分離領域ＤＴＩｃの上側の一部分が除去される。一部の実施形態で、第１基板２００の第１面２００Ｆ、素子分離領域ＳＴＩの上面及びピクセル分離領域ＤＴＩｃの上面は、同一垂直レベルに位置する。

【0136】

図２０ないし図２２それぞれは、本発明の一実施形態によるイメージセンサ５、６、７の垂直断面図である。

【0137】

図２０を参照すれば、イメージセンサ５は、複数の光感知素子ＰＤを含む複数の単位ピクセルＰＸを有する光素子基板ＷＦＯ、光素子基板ＷＦＯ上に配置される複数のマイクロレンズ５５０、及び光素子基板ＷＦＯと複数のマイクロレンズ５５０との間に介される複数のカラーフィルタ層５３０を含む。

【0138】

第１基板２００内には、素子分離領域ＳＴＩ及びピクセル分離領域ＤＴＩｄが配置される。ピクセル分離領域ＤＴＩｄによって複数の単位ピクセルＰＸが定義され、第１基板２００内で平面的にピクセル分離領域ＤＴＩｄは、複数の光感知素子ＰＤそれぞれの少なくとも一部分を取り囲む。ピクセル分離領域ＤＴＩｄは、複数の光感知素子ＰＤのうち一つの光感知素子ＰＤと、これに隣接する他の光感知素子ＰＤとの間に配置される。ピクセル分離領域ＤＴＩｄは、平面的にマトリックス状に配列された複数の光感知素子ＰＤそれぞれの間に配置され、平面図でグリッドまたはメッシュ形状を有することができる。

【0139】

ピクセル分離領域ＤＴＩｄは、第１基板２００の第１面２００Ｆから第２面２００Ｂまで延びるピクセル分離リセスＤＴＲの内部に形成される。例えば、ピクセル分離リセスＤＴＲｄは、第１基板２００を貫通し、素子分離リセスＳＴＲは、第１基板２００を貫通しないのである。一部の実施形態で、ピクセル分離領域ＤＴＩｄは、素子分離領域ＳＴＩのうち一部と垂直方向に重なる。

【0140】

ピクセル分離領域ＤＴＩｄは、狭い領域ＤＴＩＮ及び広い領域（図１６ＢのＤＴＩＷ）を含む。イメージセンサ５が含むピクセル分離領域ＤＴＩｄの広い領域ＤＴＩＷは、図１６Ｂ、図１７Ａ及び図１７Ｂに示したピクセル分離領域ＤＴＩｃの広い領域ＤＴＩＷと実質的に等しいところ、別途の図示及び説明は省略する。

【0141】

ピクセル分離領域ＤＴＩｄは、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、第２導電層２４４ｄ、及び第３導電層（図１６Ｂの２４６）を含む。第２導電層２４４ｄ及び第３導電層２４６は、共に第２導電層と称することができ、第２導電層２４４ｄの第３導電層２４６から突出して垂直方向に延びる部分は、前記第２導電層の充填部及び前記第２導電層の連結部と称することができる。

【0142】

ピクセル分離領域ＤＴＩｄの狭い領域ＤＴＩＮには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、及び第２導電層２４４ｄは配置されるが、第３導電層（図１６Ｂの２４６）は配置されないのである。ピクセル分離領域ＤＴＩｄの狭い領域ＤＴＩＮで、第３絶縁層２３６の上面から垂直方向に第２導電層２４４ｄの部分が延びる長さは、ピクセル分離領域ＤＴＩｄの広い領域（図１６ＢのＤＴＩＷ）で、第３絶縁層２３６の上面から垂直方向に第２導電層２４４ｄの部分が延びる長さより短い。

【0143】

図２１を参照すれば、イメージセンサ６は、複数の光感知素子ＰＤを含む複数の単位ピクセルＰＸを有する光素子基板ＷＦＯ、光素子基板ＷＦＯ上に配置される複数のマイクロレンズ５５０、及び光素子基板ＷＦＯと複数のマイクロレンズ５５０との間に介される複数のカラーフィルタ層５３０を含む。

【0144】

第１基板２００内には、素子分離領域ＳＴＩ及びピクセル分離領域ＤＴＩｅが配置される。ピクセル分離領域ＤＴＩｅによって複数の単位ピクセルＰＸが定義され、第１基板２００内で平面的にピクセル分離領域ＤＴＩｅは、複数の光感知素子ＰＤそれぞれの少なくとも一部分を取り囲む。ピクセル分離領域ＤＴＩｅは、複数の光感知素子ＰＤのうち一つの光感知素子ＰＤと、これに隣接する他の光感知素子ＰＤとの間に配置される。ピクセル分離領域ＤＴＩｅは、平面的にマトリックス状に配列された複数の光感知素子ＰＤそれぞれの間に配置され、平面図でグリッドまたはメッシュ形状を有することができる。

【0145】

ピクセル分離領域ＤＴＩｅは、第１基板２００の第１面２００Ｆから第２面２００Ｂまで延びるピクセル分離リセスＤＴＲの内部に形成される。例えば、ピクセル分離リセスＤＴＲｅは、第１基板２００を貫通し、素子分離リセスＳＴＲは、第１基板２００を貫通しないのである。一部の実施形態で、ピクセル分離領域ＤＴＩｅは、素子分離領域ＳＴＩのうち一部と垂直方向に重なる。

【0146】

ピクセル分離領域ＤＴＩｅは、狭い領域ＤＴＩＮ及び広い領域（図１６ＢのＤＴＩＷ）を含む。イメージセンサ６が含むピクセル分離領域ＤＴＩｅの広い領域ＤＴＩＷは、図１６Ｂ、図１７Ａ及び図１７Ｂに示したピクセル分離領域ＤＴＩｃの広い領域ＤＴＩＷと実質的に等しいところ、別途の図示及び説明は省略する。

【0147】

ピクセル分離領域ＤＴＩｅは、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、第２導電層２４４ｅ、及び第３導電層２４６ａを含む。第２導電層２４４ｅ及び第３導電層２４６は、共に第２導電層と称することができ、第２導電層２４４ｅの第３導電層２４６から突出して垂直方向に延びる部分は、前記第２導電層の充填部及び前記第２導電層の連結部と称することができる。ピクセル分離領域ＤＴＩｅの狭い領域ＤＴＩＮには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、第２導電層２４４ｅ、及び第３導電層２４６ａが配置される。第２導電層２４４ｅは、図２０に示した第２導電層２４４ｄと実質的に等しい。ピクセル分離領域ＤＴＩｄの狭い領域ＤＴＩＮで、第３絶縁層２３６の上面から垂直方向の第３導電層２４６ａの厚さは、ピクセル分離領域ＤＴＩｄの広い領域（図１６ＢのＤＴＩＷ）で、第３絶縁層２３６の上面から垂直方向の第３導電層２４６ａの厚さより薄い。

【0148】

図２２を参照すれば、イメージセンサ７は、複数の光感知素子ＰＤを含む複数の単位ピクセルＰＸを有する光素子基板ＷＦＯ、光素子基板ＷＦＯ上に配置される複数のマイクロレンズ５５０、及び光素子基板ＷＦＯと複数のマイクロレンズ５５０との間に介される複数のカラーフィルタ層５３０を含む。

【0149】

第１基板２００内には、素子分離領域ＳＴＩ及びピクセル分離領域ＤＴＩｆが配置される。ピクセル分離領域ＤＴＩｆによって複数の単位ピクセルＰＸが定義され、第１基板２００内で平面的にピクセル分離領域ＤＴＩｆは、複数の光感知素子ＰＤそれぞれの少なくとも一部分を取り囲む。ピクセル分離領域ＤＴＩｆは、複数の光感知素子ＰＤのうち一つの光感知素子ＰＤと、これに隣接する他の光感知素子ＰＤとの間に配置される。ピクセル分離領域ＤＴＩｆは、平面的にマトリックス状に配列された複数の光感知素子ＰＤそれぞれの間に配置され、平面図でグリッドまたはメッシュ形状を有することができる。

【0150】

ピクセル分離領域ＤＴＩｆは、第１基板２００の第１面２００Ｆから第２面２００Ｂまで延びるピクセル分離リセスＤＴＲの内部に形成される。例えば、ピクセル分離リセスＤＴＲｆは、第１基板２００を貫通し、素子分離リセスＳＴＲは、第１基板２００を貫通しないのである。一部の実施形態で、ピクセル分離領域ＤＴＩｆは、素子分離領域ＳＴＩのうち一部と垂直方向に重なる。

【0151】

ピクセル分離領域ＤＴＩｆは、狭い領域ＤＴＩＮ及び広い領域（図１６ＢのＤＴＩＷ）を含む。イメージセンサ７が含むピクセル分離領域ＤＴＩｆの広い領域ＤＴＩＷは、図１６Ｂ、図１７Ａ及び図１７Ｂに示したピクセル分離領域ＤＴＩｃの広い領域ＤＴＩＷと実質的に等しいところ、別途の図示及び説明は省略する。

【0152】

ピクセル分離領域ＤＴＩｆは、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、第２導電層２４４ｆ、及び第３導電層２４６ａを含む。第２導電層２４４ｆ及び第３導電層２４６は、共に第２導電層と称することができ、第２導電層２４４ｆの第３導電層２４６から突出して垂直方向に延びる部分は、前記第２導電層の充填部及び前記第２導電層の連結部と称することができる。ピクセル分離領域ＤＴＩｆの狭い領域ＤＴＩＮには、第１絶縁層２３２、第２絶縁層２３４、第３絶縁層２３６、第１導電層２４２、第２導電層２４４ｆ、及び第３導電層２４６ａが配置される。ピクセル分離領域ＤＴＩｄの狭い領域ＤＴＩＮで、第３絶縁層２３６の上面から垂直方向に第２導電層２４４ｆの部分が延びる長さは、ピクセル分離領域ＤＴＩｆの広い領域（図１６ＢのＤＴＩＷ）で、第３絶縁層２３６の上面から垂直方向に第２導電層２４４ｆの部分が延びる長さと実質的に等しい。ピクセル分離領域ＤＴＩｆの狭い領域ＤＴＩＮで、第２導電層２４４ｆの部分の水平幅は、ピクセル分離領域ＤＴＩｆの広い領域（図１６ＢのＤＴＩＷ）で、第２導電層２４４ｆの部分の水平幅より狭い。

【0153】

以上、本発明を望ましい実施形態を挙げて詳細に説明したが、本発明は、前記実施形態に限定されず、本発明の技術的思想及び範囲内で当業者によって様々な変形及び変更ができる。

【符号の説明】

【0154】

１、１ａ、２、２ａ、３、３ａ、４、４ａ、５、６、７、１１００、２０００、３０００、３０００ａ：イメージセンサ
２００：第１基板、
２１０、ＰＤ：光感知素子
２８０：第１配線構造体
ＳＴＩ：素子分離領域
ＤＴＩ、ＤＴＩａ、ＤＴＩｂ、ＤＴＩｃ、ＤＴＩｄ、ＤＴＩｅ、ＤＴＩｆ：ピクセル分離領域
２３２：第１絶縁層
２３４：第２絶縁層
２３６：第３絶縁層
２４２：第１導電層
２４４、２４４ａ、２４４ｂ、２４４ｃ、２４４ｄ、２４４ｅ、２４４ｆ：第２導電層
２４６：第３導電層

【図1】