知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024114956
(43)【公開日】2024-08-23
(54)【発明の名称】パワーモジュール
(51)【国際特許分類】
H01L 25/07 20060101AFI20240816BHJP
【ＦＩ】
H01L25/04 C
【審査請求】有
【請求項の数】15
【出願形態】ＯＬ
(21)【出願番号】P 2024106108
(22)【出願日】2024-07-01
(62)【分割の表示】P 2021540724の分割
【原出願日】2020-08-06
(31)【優先権主張番号】P 2019150978
(32)【優先日】2019-08-21
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(72)【発明者】
【氏名】小野寺 健一
(72)【発明者】
【氏名】高橋 聡一郎
(57)【要約】
【課題】安定して動作できるパワーモジュールを提供すること。
【解決手段】パワーモジュール１Ａにおいて、第１端パワー半導体素子４０Ａａのゲート電極４３及び第１制御端子５３Ａ間の第１端制御側導電経路の長さと、第１端パワー半導体素子４０Ａａのソース電極４２及び第１検出端子５４Ａ間の第１端駆動側導電経路の長さとの和を第１和とし、第２端パワー半導体素子４０Ａｂのゲート電極４３及び第１制御端子５３Ａ間の第２端制御側導電経路の長さと、第２端パワー半導体素子４０Ａｂのソース電極４２及び第１検出端子５４Ａ間の第２端駆動側導電経路の長さとの和を第２和とすると、ゲート電極４３に接続された第１制御層２１は、第１和と第２和とが互いに近づくように導電経路を迂回させる第１制御側迂回部２１ｂを有する。
【選択図】図１４
【解決手段】パワーモジュール１Ａにおいて、第１端パワー半導体素子４０Ａａのゲート電極４３及び第１制御端子５３Ａ間の第１端制御側導電経路の長さと、第１端パワー半導体素子４０Ａａのソース電極４２及び第１検出端子５４Ａ間の第１端駆動側導電経路の長さとの和を第１和とし、第２端パワー半導体素子４０Ａｂのゲート電極４３及び第１制御端子５３Ａ間の第２端制御側導電経路の長さと、第２端パワー半導体素子４０Ａｂのソース電極４２及び第１検出端子５４Ａ間の第２端駆動側導電経路の長さとの和を第２和とすると、ゲート電極４３に接続された第１制御層２１は、第１和と第２和とが互いに近づくように導電経路を迂回させる第１制御側迂回部２１ｂを有する。
【選択図】図１４
【特許請求の範囲】
【請求項1】
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
前記基板主面に形成された各々導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、
前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記第１搭載層に搭載された複数の第１パワー半導体素子と、
前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有し、前記一方向に配列された状態で前記第２搭載層に搭載された複数の第２パワー半導体素子と、
前記複数の第１パワー半導体素子の制御電極と前記第１制御層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１制御側接続部材と、
前記複数の第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１駆動側接続部材と、
前記複数の第２パワー半導体素子の制御電極と前記第２制御層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２制御側接続部材と、
前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２駆動側接続部材と、
前記第１制御層と電気的に接続されている第１制御端子と、
前記第２制御層と電気的に接続されている第２制御端子と、
前記第１駆動層と電気的に接続されている第１検出端子と、
前記第２駆動層と電気的に接続されている第２検出端子と、を備えたパワーモジュールであって、
前記複数の第１パワー半導体素子は、前記複数の第１パワー半導体素子の配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、
前記第１端パワー半導体素子の前記制御電極及び前記第１制御端子間の経路を第１端制御側導電経路とし、前記第１端パワー半導体素子の前記第２駆動電極及び前記第１検出端子間の経路を第１端駆動側導電経路とし、前記第１端制御側導電経路の長さと前記第１端駆動側導電経路の長さとの和を第１和とし、
前記第２端パワー半導体素子の前記制御電極及び前記第１制御端子間の経路を第２端制御側導電経路とし、前記第２端パワー半導体素子の前記第２駆動電極及び前記第１検出端子間の経路を第２端駆動側導電経路とし、前記第２端制御側導電経路の長さと前記第２端駆動側導電経路の長さとの和を第２和とすると、
前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１和と前記第２和とが互いに近づくように導電経路を迂回させる第１迂回部を有する
パワーモジュール。
前記基板主面に形成された各々導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、
前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記第１搭載層に搭載された複数の第１パワー半導体素子と、
前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有し、前記一方向に配列された状態で前記第２搭載層に搭載された複数の第２パワー半導体素子と、
前記複数の第１パワー半導体素子の制御電極と前記第１制御層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１制御側接続部材と、
前記複数の第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１駆動側接続部材と、
前記複数の第２パワー半導体素子の制御電極と前記第２制御層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２制御側接続部材と、
前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２駆動側接続部材と、
前記第１制御層と電気的に接続されている第１制御端子と、
前記第２制御層と電気的に接続されている第２制御端子と、
前記第１駆動層と電気的に接続されている第１検出端子と、
前記第２駆動層と電気的に接続されている第２検出端子と、を備えたパワーモジュールであって、
前記複数の第１パワー半導体素子は、前記複数の第１パワー半導体素子の配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、
前記第１端パワー半導体素子の前記制御電極及び前記第１制御端子間の経路を第１端制御側導電経路とし、前記第１端パワー半導体素子の前記第２駆動電極及び前記第１検出端子間の経路を第１端駆動側導電経路とし、前記第１端制御側導電経路の長さと前記第１端駆動側導電経路の長さとの和を第１和とし、
前記第２端パワー半導体素子の前記制御電極及び前記第１制御端子間の経路を第２端制御側導電経路とし、前記第２端パワー半導体素子の前記第２駆動電極及び前記第１検出端子間の経路を第２端駆動側導電経路とし、前記第２端制御側導電経路の長さと前記第２端駆動側導電経路の長さとの和を第２和とすると、
前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１和と前記第２和とが互いに近づくように導電経路を迂回させる第１迂回部を有する
パワーモジュール。
【請求項2】
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向において、前記第１搭載層と前記導電層との間に前記第２搭載層が配置されており、
前記第１制御層及び前記第１駆動層はそれぞれ、前記第１搭載層に対して前記第２搭載層とは反対側に配置されており、
前記第２制御層及び前記第２駆動層はそれぞれ、前記導電層に対して前記第２搭載層とは反対側に配置されている
請求項１に記載のパワーモジュール。
前記第２方向において、前記第１搭載層と前記導電層との間に前記第２搭載層が配置されており、
前記第１制御層及び前記第１駆動層はそれぞれ、前記第１搭載層に対して前記第２搭載層とは反対側に配置されており、
前記第２制御層及び前記第２駆動層はそれぞれ、前記導電層に対して前記第２搭載層とは反対側に配置されている
請求項１に記載のパワーモジュール。
【請求項3】
前記第１制御層及び前記第１駆動層はそれぞれ、前記第１方向に延びる第１配線部を有し、
前記第１迂回部は、前記第２方向において前記第１配線部と離間して配置されており、前記第１方向に延びている
請求項２に記載のパワーモジュール。
前記第１迂回部は、前記第２方向において前記第１配線部と離間して配置されており、前記第１方向に延びている
請求項２に記載のパワーモジュール。
【請求項4】
前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１迂回部と前記第１配線部とを連結する第１連結部を有し、
前記第１配線部、前記第１迂回部、及び前記第１連結部は、一体に形成された単一部材からなる
請求項３に記載のパワーモジュール。
前記第１配線部、前記第１迂回部、及び前記第１連結部は、一体に形成された単一部材からなる
請求項３に記載のパワーモジュール。
【請求項5】
前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１迂回部と前記第１配線部とを連結する第１連結部を有し、
前記第１連結部は、ワイヤからなる
請求項３に記載のパワーモジュール。
前記第１連結部は、ワイヤからなる
請求項３に記載のパワーモジュール。
【請求項6】
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向において、前記第１駆動層は、前記第１搭載層と隣り合うように配置されており、
前記第１制御層は、前記第１駆動層に対して前記第１搭載層とは反対側に配置されている
請求項１～５のいずれか一項に記載のパワーモジュール。
前記第２方向において、前記第１駆動層は、前記第１搭載層と隣り合うように配置されており、
前記第１制御層は、前記第１駆動層に対して前記第１搭載層とは反対側に配置されている
請求項１～５のいずれか一項に記載のパワーモジュール。
【請求項7】
前記第１制御層は、前記第１迂回部を有し、
前記第１迂回部は、前記第１制御層の第１配線部に対して前記第１駆動層とは反対側に配置されている
請求項６に記載のパワーモジュール。
前記第１迂回部は、前記第１制御層の第１配線部に対して前記第１駆動層とは反対側に配置されている
請求項６に記載のパワーモジュール。
【請求項8】
前記第１駆動層は、前記第１迂回部を有し、
前記第１迂回部は、前記第１制御層に対して前記第１搭載層とは反対側に配置されている
請求項６に記載のパワーモジュール。
前記第１迂回部は、前記第１制御層に対して前記第１搭載層とは反対側に配置されている
請求項６に記載のパワーモジュール。
【請求項9】
前記第１迂回部には、前記第１制御側接続部材及び前記第１駆動側接続部材が接続されていない
請求項１～８のいずれか一項に記載のパワーモジュール。
請求項１～８のいずれか一項に記載のパワーモジュール。
【請求項10】
前記第１制御端子と前記第１制御層とは、第１制御端子側接続部材によって電気的に接続されており、
前記第１検出端子と前記第１駆動層とは、第１検出端子側接続部材によって電気的に接続されている
請求項１～９のいずれか一項に記載のパワーモジュール。
前記第１検出端子と前記第１駆動層とは、第１検出端子側接続部材によって電気的に接続されている
請求項１～９のいずれか一項に記載のパワーモジュール。
【請求項11】
前記第１制御層は、前記第１迂回部と、前記第１迂回部の先端部に形成されて前記第１制御端子側接続部材が接続されている第１接続部とを有する
請求項１０に記載のパワーモジュール。
請求項１０に記載のパワーモジュール。
【請求項12】
前記第１駆動層は、前記第１迂回部と、前記第１迂回部の先端部に形成されて前記第１検出端子側接続部材が接続されている第２接続部とを有する
請求項１０に記載のパワーモジュール。
請求項１０に記載のパワーモジュール。
【請求項13】
前記基板は、第１基板及び第２基板を有し、
前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記第１制御層、前記第２制御層、前記第１駆動層、前記第２駆動層、前記第１搭載層、前記第２搭載層、及び前記導電層が配置されており、
前記第１基板の前記第１搭載層及び前記第２基板の前記第１搭載層にはそれぞれ、前記複数の第１パワー半導体素子が前記一方向に互いに離間して配置されており、
前記第１基板の前記第２搭載層及び前記第２基板の前記第２搭載層にはそれぞれ、前記複数の第２パワー半導体素子が前記一方向に互いに離間して配置されており、
前記第１基板及び前記第２基板は、前記一方向に互いに離間して配列されており、
前記第１基板の前記第１搭載層と前記第２基板の前記第１搭載層とは、第１搭載層接続部材によって電気的に接続されており、
前記第１基板の前記第１制御層と前記第２基板の前記第１制御層とは、第１制御層接続部材によって電気的に接続されており、
前記第１基板の前記第１駆動層と前記第２基板の前記第１駆動層とは、第１駆動層接続部材によって電気的に接続されており、
前記第１基板の前記第１制御層及び前記第１駆動層の一方は、前記第１迂回部を有し、
前記第２基板の前記第１制御層及び前記第１駆動層の他方は、前記第１迂回部を有する
請求項１～１２のいずれか一項に記載のパワーモジュール。
前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記第１制御層、前記第２制御層、前記第１駆動層、前記第２駆動層、前記第１搭載層、前記第２搭載層、及び前記導電層が配置されており、
前記第１基板の前記第１搭載層及び前記第２基板の前記第１搭載層にはそれぞれ、前記複数の第１パワー半導体素子が前記一方向に互いに離間して配置されており、
前記第１基板の前記第２搭載層及び前記第２基板の前記第２搭載層にはそれぞれ、前記複数の第２パワー半導体素子が前記一方向に互いに離間して配置されており、
前記第１基板及び前記第２基板は、前記一方向に互いに離間して配列されており、
前記第１基板の前記第１搭載層と前記第２基板の前記第１搭載層とは、第１搭載層接続部材によって電気的に接続されており、
前記第１基板の前記第１制御層と前記第２基板の前記第１制御層とは、第１制御層接続部材によって電気的に接続されており、
前記第１基板の前記第１駆動層と前記第２基板の前記第１駆動層とは、第１駆動層接続部材によって電気的に接続されており、
前記第１基板の前記第１制御層及び前記第１駆動層の一方は、前記第１迂回部を有し、
前記第２基板の前記第１制御層及び前記第１駆動層の他方は、前記第１迂回部を有する
請求項１～１２のいずれか一項に記載のパワーモジュール。
【請求項14】
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向からみて、前記第１制御端子及び前記第１検出端子はそれぞれ、前記第２基板と重なるように配置されている
請求項１３に記載のパワーモジュール。
前記第２方向からみて、前記第１制御端子及び前記第１検出端子はそれぞれ、前記第２基板と重なるように配置されている
請求項１３に記載のパワーモジュール。
【請求項15】
前記第１基板及び前記第２基板はそれぞれ、前記第２方向において前記第１駆動層が前記第１搭載層と隣り合うように配置されており、前記第１制御層が前記第１駆動層に対して前記第１搭載層とは反対側に配置されており、
前記第１基板の前記第１制御層は、前記第１迂回部を有し、
前記第２基板の前記第１駆動層は、前記第１迂回部を有し、
前記第１基板の前記第１制御層の前記第１迂回部の長さは、前記第２基板の前記第１駆動層の前記第１迂回部の長さよりも短く、
前記第１制御側接続部材の長さは、前記第１駆動側接続部材の長さよりも長い
請求項１４に記載のパワーモジュール。
前記第１基板の前記第１制御層は、前記第１迂回部を有し、
前記第２基板の前記第１駆動層は、前記第１迂回部を有し、
前記第１基板の前記第１制御層の前記第１迂回部の長さは、前記第２基板の前記第１駆動層の前記第１迂回部の長さよりも短く、
前記第１制御側接続部材の長さは、前記第１駆動側接続部材の長さよりも長い
請求項１４に記載のパワーモジュール。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、パワーモジュールに関する。
【背景技術】
【0002】
上記パワーモジュールの一例として、インバータ装置として構成されるパワーモジュールが知られている（例えば、特許文献１参照）。このパワーモジュールは、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）などのトランジスタからなるパワー半導体素子を備える。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０１２－３８８０３号公報
【0004】
［概要］
ところで、大電流を供給する用途のパワーモジュールでは、複数のパワー半導体素子を並列に接続した第１素子群と、複数のパワー半導体素子を並列に接続した第２素子群とを直列に接続することによって構成される場合がある。第１素子群を構成する複数のパワー半導体素子の制御端子には、パワーモジュールの１つの制御端子から制御電圧が供給され、第２素子群を構成する複数のパワー半導体素子の制御端子には、パワーモジュールの他の制御端子から制御電圧が供給される。この場合、例えば、第１素子群を構成するパワー半導体素子の配置位置によって、各パワー半導体素子の制御電極と、パワーモジュールの制御端子との間のインダクタンス値にばらつきが生じる。これにより、複数のパワー半導体素子のオンオフのタイミングがばらつくため、動作が不安定となるおそれがある。なお、第２素子群におけるパワー半導体素子についても第１素子群におけるパワー半導体素子と同様の問題が生じ得る。
ところで、大電流を供給する用途のパワーモジュールでは、複数のパワー半導体素子を並列に接続した第１素子群と、複数のパワー半導体素子を並列に接続した第２素子群とを直列に接続することによって構成される場合がある。第１素子群を構成する複数のパワー半導体素子の制御端子には、パワーモジュールの１つの制御端子から制御電圧が供給され、第２素子群を構成する複数のパワー半導体素子の制御端子には、パワーモジュールの他の制御端子から制御電圧が供給される。この場合、例えば、第１素子群を構成するパワー半導体素子の配置位置によって、各パワー半導体素子の制御電極と、パワーモジュールの制御端子との間のインダクタンス値にばらつきが生じる。これにより、複数のパワー半導体素子のオンオフのタイミングがばらつくため、動作が不安定となるおそれがある。なお、第２素子群におけるパワー半導体素子についても第１素子群におけるパワー半導体素子と同様の問題が生じ得る。
【0005】
本開示の一態様によるパワーモジュールは、厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、前記基板主面に形成された各々導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層とを含む。前記パワーモジュールはさらに、前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記第１搭載層に搭載された複数の第１パワー半導体素子と、前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有し、前記一方向に配列された状態で前記第２搭載層に搭載された複数の第２パワー半導体素子とを含む。前記パワーモジュールはさらに、前記複数の第１パワー半導体素子の制御電極と前記第１制御層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１制御側接続部材と、前記複数の第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１駆動側接続部材と、前記複数の第２パワー半導体素子の制御電極と前記第２制御層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２制御側接続部材と、前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２駆動側接続部材とを含む。前記パワーモジュールはさらに、前記第１制御層と電気的に接続されている第１制御端子と、前記第２制御層と電気的に接続されている第２制御端子と、前記第１駆動層と電気的に接続されている第１検出端子と、前記第２駆動層と電気的に接続されている第２検出端子とを含む。前記複数の第１パワー半導体素子は、前記複数の第１パワー半導体素子の配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含む。前記第１端パワー半導体素子の前記制御電極及び前記第１制御端子間の経路を第１端制御側導電経路とし、前記第１端パワー半導体素子の前記第２駆動電極及び前記第１検出端子間の経路を第１端駆動側導電経路とし、前記第１端制御側導電経路の長さと前記第１端駆動側導電経路の長さとの和を第１和とし、前記第２端パワー半導体素子の前記制御電極及び前記第１制御端子間の経路を第２端制御側導電経路とし、前記第２端パワー半導体素子の前記第２駆動電極及び前記第１検出端子間の経路を第２端駆動側導電経路とし、前記第２端制御側導電経路の長さと前記第２端駆動側導電経路の長さとの和を第２和とすると、前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１和と前記第２和とが互いに近づくように導電経路を迂回させる第１迂回部を有する。
【図面の簡単な説明】
【0006】
【0007】
［詳細な説明］
以下、パワーモジュールの実施形態について図面を参照して説明する。以下に示す実施形態は、技術的思想を具体化するための構成や方法を例示するものであり、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の実施形態は、種々の変更を加えることができる。
以下、パワーモジュールの実施形態について図面を参照して説明する。以下に示す実施形態は、技術的思想を具体化するための構成や方法を例示するものであり、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の実施形態は、種々の変更を加えることができる。
【0008】
［第１実施形態］
図１～図２５を参照して、第１実施形態のパワーモジュール１Ａについて説明する。
図１～図６は、パワーモジュール１Ａの外観形状を示している。図７は、パワーモジュール１Ａの内部構造を示している。図９では、便宜上、ケース８０及び端子５０を省略して示している。
図１～図２５を参照して、第１実施形態のパワーモジュール１Ａについて説明する。
図１～図６は、パワーモジュール１Ａの外観形状を示している。図７は、パワーモジュール１Ａの内部構造を示している。図９では、便宜上、ケース８０及び端子５０を省略して示している。
【0009】
図１～図７に示すように、パワーモジュール１Ａは、基板１０、接続部材３０、パワー半導体素子４０、端子５０、封止樹脂６０（図１０参照）、放熱板７０、及びこれらを収容するケース８０を主に備える。パワーモジュール１Ａは、例えば３００Ａ以上１０００Ａ以下の電流を供給可能に構成されている。なお、図７では、便宜上、封止樹脂６０を省略して示している。図１～図７に示すように、基板１０、接続部材３０、パワー半導体素子４０、及び封止樹脂６０はそれぞれ放熱板７０及びケース８０によって収容されて外部に露出していない。一方、端子５０は、一部がケース８０の外部に露出又は突出した状態でケース８０に収容されている。パワーモジュール１Ａは、例えばインバータ装置に用いられる。図１、図２、及び図７に示すように、基板１０の厚さ方向からみて（以下、「平面視」という）、パワーモジュール１Ａの形状は矩形状である。ここで、説明の便宜上、基板１０の厚さ方向に沿う方向を「厚さ方向Ｚ」とし、厚さ方向Ｚに直交する方向のうち互いに直交する２方向をそれぞれ「横方向Ｘ」及び「縦方向Ｙ」とする。本実施形態では、パワーモジュール１Ａの長辺方向が横方向Ｘとなり、短辺方向が縦方向Ｙとなる。
【0010】
図８では、本実施形態のパワーモジュール１Ａの回路構成を示している。パワーモジュール１Ａは、パワー半導体素子４０としての複数の第１パワー半導体素子４０Ａからなる第１パワー半導体素子群４０ＡＴ、及び複数の第２パワー半導体素子４０Ｂからなる第２パワー半導体素子群４０ＢＴとを有する。なお、便宜上、図８では、第１パワー半導体素子群４０ＡＴとして１個の第１パワー半導体素子４０Ａを示し、第２パワー半導体素子群４０ＢＴとして１個の第２パワー半導体素子４０Ｂを示している。
【0011】
第１パワー半導体素子群４０ＡＴの各第１パワー半導体素子４０Ａ及び第２パワー半導体素子群４０ＢＴの各第２パワー半導体素子４０Ｂはそれぞれ、スイッチング素子として用いられている。各パワー半導体素子４０Ａ，４０Ｂは、例えばＳｉ（ケイ素）、ＳｉＣ（炭化ケイ素）、又は、ＧａＮ（窒化ガリウム）やＧａＡｓ（ヒ化ガリウム）、あるいはＧａ２Ｏ３（酸化ガリウム）などからなるトランジスタが用いられている。各パワー半導体素子４０Ａ，４０ＢがＳｉＣからなる場合、スイッチングの高速化に適している。本実施形態では、各パワー半導体素子４０Ａ，４０Ｂは、ＳｉＣからなるＮ型のＭＯＳＦＥＴが用いられている。なお、各パワー半導体素子４０Ａ，４０Ｂは、ＭＯＳＦＥＴに限定されず、ＭＩＳＦＥＴ（Metal-Insulator-Semiconductor FET）を含む電界効果トランジスタ、又は、ＩＧＢＴを含むバイポーラトランジスタなどのトランジスタであってもよい。各パワー半導体素子４０Ａ，４０Ｂは、Ｎチャネル型のＭＯＳＦＥＴであってもよいし、Ｐチャネル型のＭＯＳＦＥＴであってもよい。
【0012】
各パワー半導体素子４０Ａ，４０Ｂは、ドレイン電極４１、ソース電極４２、及びゲート電極４３を有する。また各パワー半導体素子４０Ａ，４０Ｂは、ボディダイオード４４を有する。図８では図示していないが、第１パワー半導体素子群４０ＡＴの複数の第１パワー半導体素子４０Ａは互いに並列に接続されている。すなわち、複数の第１パワー半導体素子４０Ａのドレイン電極４１が互いに接続されており、複数の第１パワー半導体素子４０Ａのソース電極４２が互いに接続されている。また、第２パワー半導体素子群４０ＢＴの複数の第２パワー半導体素子４０Ｂは互いに並列に接続されている。すなわち、複数の第２パワー半導体素子４０Ｂのドレイン電極４１が互いに接続されており、複数の第２パワー半導体素子４０Ｂのソース電極４２が互いに接続されている。第１パワー半導体素子群４０ＡＴと第２パワー半導体素子群４０ＢＴは、互いに直列接続されている。具体的には、第１パワー半導体素子群４０ＡＴのソース電極４２（複数の第１パワー半導体素子４０Ａのソース電極４２）が第２パワー半導体素子群４０ＢＴのドレイン電極４１（複数の第２パワー半導体素子４０Ｂのドレイン電極４１）に電気的に接続されている。このように、本実施形態では、パワーモジュール１Ａはインバータ回路を構成しており、第１パワー半導体素子群４０ＡＴは上側アームを構成しており、第２パワー半導体素子群４０ＢＴは下側アームを構成している。
【0013】
第１パワー半導体素子群４０ＡＴの複数の第１パワー半導体素子４０Ａ、及び第２パワー半導体素子群４０ＢＴの複数の第２パワー半導体素子４０Ｂのそれぞれのドレイン電極４１、ソース電極４２、及びゲート電極４３はそれぞれ端子５０に接続されている。
【0014】
図１、図２、及び図８に示すように、端子５０は、第１入力端子５１Ａ、第２入力端子５１Ｂ、第１出力端子５２Ａ、第２出力端子５２Ｂ、第１制御端子５３Ａ、第２制御端子５３Ｂ、第１検出端子５４Ａ、第２検出端子５４Ｂ、電源電流端子５５、及び一対の温度検出端子５６を有する。なお、一対の温度検出端子５６は、各パワー半導体素子４０Ａ，４０Ｂと電気的に接続されていないため、便宜上、図８に示していない。
【0015】
第１入力端子５１Ａは、第１パワー半導体素子群４０ＡＴのドレイン電極４１に電気的に接続されている。すなわち、第１入力端子５１Ａは、複数の第１パワー半導体素子４０Ａのドレイン電極４１のそれぞれに電気的に接続されている。第２入力端子５１Ｂは、第２パワー半導体素子群４０ＢＴのソース電極４２に電気的に接続されている。すなわち、第２入力端子５１Ｂは、複数の第２パワー半導体素子４０Ｂのソース電極４２のそれぞれに電気的に接続されている。各出力端子５２Ａ，５２Ｂは、第１パワー半導体素子群４０ＡＴのソース電極４２と第２パワー半導体素子群４０ＢＴのドレイン電極４１との間のノードＮ１に電気的に接続されている。すなわち、各出力端子５２Ａ，５２Ｂは、複数の第１パワー半導体素子４０Ａのソース電極４２と複数の第２パワー半導体素子４０Ｂのドレイン電極４１との間のノードＮ１に電気的に接続されている。第１制御端子５３Ａは、第１パワー半導体素子群４０ＡＴのゲート電極４３に電気的に接続されている。すなわち、第１制御端子５３Ａは、複数の第１パワー半導体素子４０Ａのゲート電極４３のそれぞれに電気的に接続されている。第２制御端子５３Ｂは、第２パワー半導体素子群４０ＢＴのゲート電極４３に電気的に接続されている。すなわち第２制御端子５３Ｂは、複数の第２パワー半導体素子４０Ｂのゲート電極４３のそれぞれに電気的に接続されている。第１検出端子５４Ａは、第１パワー半導体素子群４０ＡＴのソース電極４２に電気的に接続されている。すなわち、第１検出端子５４Ａは、複数の第１パワー半導体素子４０Ａのソース電極４２のそれぞれに電気的に接続されている。第２検出端子５４Ｂは、第２パワー半導体素子群４０ＢＴのソース電極４２に電気的に接続されている。すなわち、第２検出端子５４Ｂは、複数の第２パワー半導体素子４０Ｂのソース電極４２のそれぞれに電気的に接続されている。電源電流端子５５は、第１パワー半導体素子群４０ＡＴのドレイン電極４１と第１入力端子５１Ａとの間のノードＮ２に電気的に接続されている。すなわち、電源電流端子５５は、複数の第１パワー半導体素子４０Ａのドレイン電極４１のそれぞれと第１入力端子５１Ａとの間のノードＮ２に電気的に接続されている。本実施形態では、各制御端子５３Ａ，５３Ｂ、各検出端子５４Ａ，５４Ｂ、電源電流端子５５、及び一対の温度検出端子５６は、パワーモジュール１Ａの外部に設けられた制御回路（図示略）に電気的に接続される。
【0016】
図１及び図２に示すように、上記端子５１Ａ，５１Ｂ，５２Ａ，５２Ｂ，５３Ａ，５３Ｂ，５４Ａ，５４Ｂ，５５，５６はそれぞれ、ケース８０に設けられている。
図１、図２、及び図７に示すように、ケース８０は、平面視において、基板１０、接続部材３０、及びパワー半導体素子４０を取り囲む枠状に形成されている。ケース８０は、例えばＰＰＳ（ポリフェニレンサルファイド）などの電気絶縁性を有し、かつ耐熱性に優れた合成樹脂からなる。ケース８０は、一対の側壁８１Ａ，８１Ｂ、一対の端子台座８２Ａ，８２Ｂ、複数の取付部８３、電源端子台８４、及び出力端子台８５を備える。
図１、図２、及び図７に示すように、ケース８０は、平面視において、基板１０、接続部材３０、及びパワー半導体素子４０を取り囲む枠状に形成されている。ケース８０は、例えばＰＰＳ（ポリフェニレンサルファイド）などの電気絶縁性を有し、かつ耐熱性に優れた合成樹脂からなる。ケース８０は、一対の側壁８１Ａ，８１Ｂ、一対の端子台座８２Ａ，８２Ｂ、複数の取付部８３、電源端子台８４、及び出力端子台８５を備える。
【0017】
図２、図６、及び図７に示すように、平面視において、一対の側壁８１Ａ，８１Ｂは、縦方向Ｙにおいて互いに離間して配置されており、横方向Ｘに沿って延びている。図３及び図５に示すように、側面視において、一対の側壁８１Ａ，８１Ｂはそれぞれ、厚さ方向Ｚに沿って延びている。図２及び図７に示すように、側壁８１Ａの内部には、第１制御端子５３Ａ、第１検出端子５４Ａ、電源電流端子５５、及び一対の温度検出端子５６が配置されている。第１制御端子５３Ａ、第１検出端子５４Ａ、電源電流端子５５、及び一対の温度検出端子５６はそれぞれ、側壁８１Ａによって支持されている。図１及び図３に示すように、第１制御端子５３Ａ、第１検出端子５４Ａ、電源電流端子５５、及び一対の温度検出端子５６はそれぞれ、厚さ方向Ｚにおいて側壁８１Ａから突出している。また、図２及び図７に示すように、側壁８１Ｂの内部には、第２制御端子５３Ｂ及び第２検出端子５４Ｂが配置されている。第２制御端子５３Ｂ、第２検出端子５４Ｂはそれぞれ、側壁８１Ｂによって支持されている。図１及び図３に示すように、第２制御端子５３Ｂ、第２検出端子５４Ｂはそれぞれ、厚さ方向Ｚにおいて側壁８１Ｂから突出している。各制御端子５３Ａ，５３Ｂ、各検出端子５４Ａ，５４Ｂ、電源電流端子５５、及び一対の温度検出端子５６はそれぞれ、例えばＣｕ（銅）を構成材料とする金属棒からなる。この金属棒の表面には、Ｓｎ（錫）めっきが施されている。なお、金属棒の表面と錫めっきとの間には、ニッケルめっきが施されていてもよい。各制御端子５３Ａ，５３Ｂ、各検出端子５４Ａ，５４Ｂ、電源電流端子５５、及び一対の温度検出端子５６は、例えば互いに同一形状であり、一例では縦方向Ｙに延びる第１部分と厚さ方向Ｚに延びる第２部分を有するＬ字状に形成されている。
【0018】
図７に示すように、横方向Ｘにおける一対の側壁８１Ａ，８１Ｂのそれぞれの両端部には、一対の端子台座８２Ａ，８２Ｂが繋がっている。これら一対の側壁８１Ａ，８１Ｂ及び一対の端子台座８２Ａ，８２Ｂによって、基板１０、接続部材３０、及びパワー半導体素子４０を取り囲む枠状を構成している。一対の端子台座８２Ａ，８２Ｂは、横方向Ｘにおいて互いに離間している。端子台座８２Ａには、その端子台座８２Ａから横方向Ｘの外側に向けて突出する電源端子台８４が繋がっている。端子台座８２Ｂには、その端子台座８２Ｂから横方向Ｘの外側に向けて突出する出力端子台８５が繋がっている。
【0019】
図２、図４、及び図７に示すように、電源端子台８４は、第１端子台８４Ａ及び第２端子台８４Ｂを有する。第１端子台８４Ａ及び第２端子台８４Ｂは、横方向Ｘに揃った状態で縦方向Ｙに配列されている。第１端子台８４Ａには、第１入力端子５１Ａの一部が設けられている。第１端子台８４Ａは、第１入力端子５１Ａの一部を支持している。第２端子台８４Ｂには、第２入力端子５１Ｂの一部が設けられている。第２端子台８４Ｂは、第２入力端子５１Ｂの一部を支持している。図７に示すように、第１端子台８４Ａの内部にはナット８４Ｎが設けられている。また図７に示すように、第１端子台８４Ａと同様に、第２端子台８４Ｂの内部にもナット８４Ｎが設けられている。
【0020】
図７に示すように、平面視において、第１入力端子５１Ａ及び第２入力端子５１Ｂは対称形状である。各入力端子５１Ａ，５１Ｂは、パワーモジュール１Ａの外部に露出する露出部５１ａと、各パワー半導体素子４０Ａ，４０Ｂに電気的に接続するための接続部５１ｂと、露出部５１ａと接続部５１ｂとを連結する連結部５１ｃとを有する。本実施形態では、各入力端子５１Ａ，５１Ｂは、露出部５１ａ、接続部５１ｂ、及び連結部５１ｃが一体に形成された単一部品として構成されている。露出部５１ａには、露出部５１ａを厚さ方向Ｚに貫通する貫通孔５１ｄが設けられている。第１入力端子５１Ａを縦方向Ｙからみた側面視において、第１入力端子５１Ａは階段状に形成されている。第１入力端子５１Ａの露出部５１ａは、第１端子台８４Ａによって支持されている。第２入力端子５１Ｂの露出部５１ａは、第２端子台８４Ｂによって支持されている。図７に示すように、第１入力端子５１Ａの露出部５１ａの貫通孔５１ｄは、第１端子台８４Ａのナット８４Ｎに対応して設けられている。第２入力端子５１Ｂの露出部５１ａの貫通孔５１ｄは、第２端子台８４Ｂのナット８４Ｎに対応して設けられている。接続部５１ｂは、複数個設けられており、縦方向Ｙにおいて離間して配列されている。
【0021】
図２、図５、及び図７に示すように、出力端子台８５は、第１端子台８５Ａ及び第２端子台８５Ｂを有する。第１端子台８５Ａ及び第２端子台８５Ｂは、横方向Ｘに揃った状態で縦方向Ｙに配列されている。第１端子台８５Ａには、第１出力端子５２Ａの一部が設けられている。第１端子台８５Ａは、第１出力端子５２Ａの一部を支持している。第２端子台８５Ｂには、第２出力端子５２Ｂの一部が設けられている。第２端子台８５Ｂは、第２出力端子５２Ｂの一部を支持している。図７に示すように、第１端子台８５Ａの内部にはナット８５Ｎが設けられている。また図７に示すように、第１端子台８５Ａと同様に、第２端子台８５Ｂの内部にもナット８５Ｎが設けられている。
【0022】
図７に示すように、平面視において、第１出力端子５２Ａ及び第２出力端子５２Ｂは対称形状である。本実施形態では、各出力端子５２Ａ，５２Ｂは、各入力端子５１Ａ，５１Ｂと同じ形状である。各出力端子５２Ａ，５２Ｂは、パワーモジュール１Ａの外部に露出する露出部５２ａと、各パワー半導体素子４０Ａ，４０Ｂに電気的に接続するための接続部５２ｂと、露出部５２ａと接続部５２ｂとを連結する連結部５２ｃとを有する。本実施形態では、各出力端子５２Ａ，５２Ｂは、露出部５２ａ、接続部５２ｂ、及び連結部５２ｃが一体に形成された単一部品として構成されている。露出部５２ａには、露出部５２ａを厚さ方向Ｚに貫通する貫通孔５２ｄが設けられている。第１出力端子５２Ａを縦方向Ｙからみた側面視において、第１出力端子５２Ａは階段状に形成されている。第１出力端子５２Ａの露出部５２ａは、第１端子台８５Ａによって支持されている。第２出力端子５２Ｂの露出部５２ａは、第２端子台８５Ｂによって支持されている。図７に示すように、第１出力端子５２Ａの露出部５２ａの貫通孔５２ｄは、第１端子台８５Ａのナット８５Ｎに対応して設けられている。第２出力端子５２Ｂの露出部５２ａの貫通孔５２ｄは、第２端子台８５Ｂのナット８５Ｎに対応して設けられている。接続部５２ｂは、複数個設けられており、縦方向Ｙにおいて離間して配列されている。
【0023】
図３及び図６に示すように、放熱板７０は、ケース８０に取り付けられることによって、ケース８０の厚さ方向Ｚに開口する開口部の一端を塞いでいる。放熱板７０は、例えばＣｕ又はＣｕ合金から構成されている。この場合、金属板の表面には、ニッケルめっきが施されていてもよい。図９に示すように、放熱板７０は、厚さ方向Ｚに反対側を向く放熱主面７０ｓ及び放熱裏面７０ｒを有する。放熱裏面７０ｒは、パワーモジュール１Ａの外部に露出している。図６に示すように、平面視において、放熱板７０の四隅には、放熱板７０を厚さ方向Ｚに貫通する支持孔７１が設けられている。
【0024】
図２及び図７に示すように、複数の取付部８３は、平面視において、ケース８０の四隅に設けられている。各取付部８３には、取付部８３を厚さ方向Ｚに貫通する取付孔８３ａが設けられている。厚さ方向Ｚからみて、複数の取付部８３は、放熱板７０の四隅と重なるように配置されている。このため、複数の取付孔８３ａは、放熱板７０の支持孔７１（図６参照）と対応している。複数の取付孔８３ａ及び支持孔７１にピンなどの締結部材を嵌め込むことによって、放熱板７０はケース８０に支持される。
【0025】
図１及び図２に示すように、ケース８０は、天板８６を備える。天板８６は、放熱板７０、一対の側壁８１Ａ，８１Ｂ、及び一対の端子台座８２Ａ，８２Ｂによって形成されたパワーモジュール１Ａの内部領域を塞いでいる。天板８６は、厚さ方向Ｚにおいて放熱板７０及び基板１０に対して離間した状態で一対の側壁８１Ａ，８１Ｂに支持されている。
【0026】
次に、図７及び図９～図１９を参照して、パワーモジュール１Ａの内部領域の詳細な構成について説明する。なお、図１５、図１６、図１８、及び図１９の二点鎖線は、各制御層及び各駆動層の位置関係を明確にするための補助線である。
【0027】
図７及び図１０に示すように、パワーモジュール１Ａの内部領域は、ケース８０の一対の側壁８１Ａ，８１Ｂ及び一対の端子台座８２Ａ，８２Ｂによって囲まれた開口領域であり、放熱板７０によって開口領域の厚さ方向Ｚの一端が塞がれている領域である。この内部領域には、基板１０、接続部材３０、パワー半導体素子４０、及び封止樹脂６０（図７では図示略）が収容されている。
【0028】
図１０に示すように、封止樹脂６０は、電気絶縁性を有する樹脂材料からなり、放熱板７０及び天板８６によって塞がれた内部領域に充填されている。封止樹脂６０は、基板１０、接続部材３０、及びパワー半導体素子４０を封止している。
【0029】
図９に示すように、基板１０は、放熱板７０の放熱主面７０ｓに例えばＡｇ（銀）ペーストや半田などの接合材によって接合されている。なお、接合材としては、Ａｇペーストや半田などの導電性接合材に限られず、電気絶縁性の接合材が用いられてもよい。図７に示すように、基板１０は、第１基板１１及び第２基板１２を有する。第１基板１１及び第２基板１２は、縦方向Ｙに揃った状態で横方向Ｘに離間して配列されている。第１基板１１は横方向Ｘにおいて内部領域のうちの各入力端子５１Ａ，５１Ｂ側に配置されており、第２基板１２は横方向Ｘにおいて内部領域のうちの各出力端子５２Ａ，５２Ｂ側に配置されている。図１０に示すように、第１基板１１は、厚さ方向Ｚにおいて互いに反対側を向く第１基板主面１１ｓ及び第１基板裏面１１ｒを有する。第２基板１２は、厚さ方向Ｚにおいて互いに反対側を向く第２基板主面１２ｓ及び第２基板裏面１２ｒを有する。
【0030】
各基板１１，１２は、各基板１１，１２上に、パワー半導体素子４０が搭載されるための搭載層、及びパワー半導体素子４０と電気的に接続されるための導電層が配置された電気絶縁部材である。各基板１１，１２の構成材料は、熱伝導性に優れたセラミックスである。このようなセラミックスとして、例えばＡｌＮ（窒化アルミニウム）が挙げられる。各基板１１，１２は、各基板主面１１ｓ，１２ｓ及び各基板裏面１１ｒ，１２ｒにＣｕ箔が接合されたＤＢＣ（Direct Bonding Copper）基板を用いることができる。ＤＢＣ基板を用いることによって、各基板主面１１ｓ，１２ｓに接合された銅箔をパターニングすることによって搭載層及び導電層などを容易に形成することができる。また、各基板裏面１１ｒ，１２ｒに接合された銅箔は、伝熱層とすることができる。
【0031】
図７及び図１１に示すように、平面視における第１基板１１の形状は、横方向Ｘが長辺方向となり、縦方向Ｙが短辺方向となる略矩形状である。図１１に示すように、第１基板１１は、第１基板側面１１ａ、第２基板側面１１ｂ、第３基板側面１１ｃ、及び第４基板側面１１ｄを主に有する。第１基板側面１１ａ及び第２基板側面１１ｂは、縦方向Ｙにおいて互いに反対側を向く面であり、横方向Ｘに沿って延びている。第１基板側面１１ａは第１基板１１のうちの側壁８１Ａ側の側面であり、第２基板側面１１ｂは第１基板１１のうちの側壁８１Ｂ側の側面である。第３基板側面１１ｃ及び第４基板側面１１ｄは、横方向Ｘにおいて互いに反対側を向く面であり、縦方向Ｙに沿って延びている。第３基板側面１１ｃは第１基板１１のうちの端子台座８２Ａ側の側面であり、第４基板側面１１ｄは第１基板１１のうちの端子台座８２Ｂ（図７参照）側の側面である。
【0032】
図１１に示すように、第１基板１１の第１基板主面１１ｓには、第１搭載層１３Ａ、第２搭載層１４Ａ、導電層１５Ａ、第１制御層２１、第２制御層２５、第１駆動層２３、第２駆動層２７、及びサーミスタ搭載層１６が配置されている。
【0033】
第１搭載層１３Ａ、第２搭載層１４Ａ、及び導電層１５Ａは、縦方向Ｙにおいて離間して配置されている。第１搭載層１３Ａは、縦方向Ｙにおいて第２搭載層１４Ａ及び導電層１５Ａよりも第１基板１１の第１基板側面１１ａ側に配置されている。導電層１５Ａは、縦方向Ｙにおいて第１搭載層１３Ａ及び第２搭載層１４Ａよりも第１基板１１の第２基板側面１１ｂ側に配置されている。第２搭載層１４Ａは、縦方向Ｙにおいて第１搭載層１３Ａと導電層１５Ａとの間に配置されている。
【0034】
第１搭載層１３Ａは、横方向Ｘに延びる帯状の主搭載部１３ａと、横方向Ｘにおける主搭載部１３ａのうちの第１基板１１の第３基板側面１１ｃ側の端部に形成された端子側接続部１３ｂと、横方向Ｘにおける主搭載部１３ａのうちの第１基板１１の第４基板側面１１ｄ側の端部に形成された層間接続部１３ｃとを有する。本実施形態では、第１搭載層１３Ａは、主搭載部１３ａ、端子側接続部１３ｂ、及び層間接続部１３ｃが一体に形成された単一部材である。端子側接続部１３ｂは、縦方向Ｙに延びており、主搭載部１３ａの縦方向Ｙの両側から突出している。端子側接続部１３ｂは、横方向Ｘにおいて端子台座８２Ａ（図７参照）、すなわち第１入力端子５１Ａと隣り合うように配置されている。端子側接続部１３ｂには、第１入力端子５１Ａの複数の接続部５１ｂが接続されている。主搭載部１３ａの幅寸法（主搭載部１３ａの縦方向Ｙの寸法）は、第１制御層２１の幅寸法（平面視において第１制御層２１が延びる方向と直交する方向の寸法）よりも大きく、第１駆動層２３の幅寸法（第１駆動層２３の縦方向Ｙの寸法）よりも大きい。主搭載部１３ａの幅寸法は、第１制御層２１の幅寸法及び第１駆動層２３の幅寸法の２倍以上であり、好ましくは、４倍以上である。本実施形態では、主搭載部１３ａの幅寸法は、第１制御層２１の幅寸法及び第１駆動層２３の幅寸法の約８倍である。層間接続部１３ｃの幅寸法（層間接続部１３ｃの縦方向Ｙの寸法）は、主搭載部１３ａの幅寸法（主搭載部１３ａの縦方向Ｙの寸法）よりも大きい。層間接続部１３ｃのうちの縦方向Ｙの第１基板１１の第１基板側面１１ａ側の端縁は、主搭載部１３ａのうちの縦方向Ｙの第１基板１１の第１基板側面１１ａ側の端縁と縦方向Ｙにおいて揃っている。このため、層間接続部１３ｃは、主搭載部１３ａに対して第１基板１１の第２基板側面１１ｂ側に突出している。
【0035】
導電層１５Ａは、横方向Ｘに延びる帯状の主導電部１５ａと、横方向Ｘにおける主導電部１５ａのうちの第１基板１１の第３基板側面１１ｃ側の端部に形成された端子側接続部１５ｂと、横方向Ｘにおける主導電部１５ａのうちの第１基板１１の第４基板側面１１ｄ側の端部に形成された層間接続部１５ｃとを有する。本実施形態では、導電層１５Ａは、主導電部１５ａ、端子側接続部１５ｂ、及び層間接続部１５ｃが一体に形成された単一部材である。端子側接続部１５ｂは、縦方向Ｙに延びており、主導電部１５ａの縦方向Ｙの両側から突出している。主導電部１５ａの幅寸法（主導電部１５ａの縦方向Ｙの寸法）は、第１搭載層１３Ａの主搭載部１３ａの幅寸法（主搭載部１３ａの縦方向Ｙの寸法）と等しい。端子側接続部１５ｂは、第１搭載層１３Ａの端子側接続部１３ｂと縦方向Ｙに隣り合うように配置されている。また、端子側接続部１５ｂは、横方向Ｘにおいて端子台座８２Ａ、すなわち第２入力端子５１Ｂと隣り合うように配置されている。端子側接続部１５ｂには、第２入力端子５１Ｂの複数の接続部５１ｂが接続されている。層間接続部１５ｃの幅寸法（層間接続部１５ｃの縦方向Ｙの寸法）は、主導電部１５ａの幅寸法（主導電部１５ａの縦方向Ｙの寸法）よりも大きい。層間接続部１５ｃのうちの縦方向Ｙの第１基板１１の第２基板側面１１ｂ側の端縁は、主導電部１５ａのうちの縦方向Ｙの第１基板１１の第２基板側面１１ｂ側の端縁と縦方向Ｙにおいて揃っている。このため、層間接続部１５ｃは、主導電部１５ａに対して第１基板１１の第１基板側面１１ａ側に突出している。
【0036】
第２搭載層１４Ａは、横方向Ｘにおいて第１搭載層１３Ａの端子側接続部１３ｂ及び導電層１５Ａの端子側接続部１５ｂよりも第１基板１１の第４基板側面１１ｄ側に配置されている。第２搭載層１４Ａは、縦方向Ｙにおいて、第１搭載層１３Ａの主搭載部１３ａと導電層１５Ａの主導電部１５ａとの間に配置されている。本実施形態では、第２搭載層１４Ａは、縦方向Ｙにおいて、第１基板１１の中央部に配置されている。本実施形態では、横方向Ｘにおける第２搭載層１４Ａの第１基板１１の第４基板側面１１ｄ側の端縁と、横方向Ｘにおける第１搭載層１３Ａのうちの主搭載部１３ａの第４基板側面１１ｄ側の端縁と、横方向Ｘにおける導電層１５Ａのうちの主導電部１５ａの第４基板側面１１ｄ側の端縁とは、縦方向Ｙに揃っている。第２搭載層１４Ａは、横方向Ｘに延びる帯状の主搭載部１４ａと、横方向Ｘにおける主搭載部１４ａのうちの第１基板１１の第４基板側面１１ｄ側の端部に形成された層間接続部１４ｂとを有する。本実施形態では、第２搭載層１４Ａは、主搭載部１４ａ及び層間接続部１４ｂが一体に形成された単一部材である。第２搭載層１４Ａの主搭載部１４ａの幅寸法（主搭載部１４ａの縦方向Ｙの寸法）は、第１搭載層１３Ａの主搭載部１３ａの幅寸法（主搭載部１３ａの縦方向Ｙの寸法）及び導電層１５Ａの主導電部１５ａの幅寸法（主導電部１５ａの縦方向Ｙの寸法）よりも大きい。層間接続部１４ｂの幅寸法（層間接続部１４ｂの縦方向Ｙの寸法）は、主搭載部１４ａの幅寸法よりも小さい。層間接続部１４ｂは、主搭載部１４ａの縦方向Ｙの両端縁から縦方向Ｙに凹むように形成されている。
【0037】
第１制御層２１及び第１駆動層２３はそれぞれ、縦方向Ｙにおいて第１搭載層１３Ａの主搭載部１３ａよりも第１基板１１の第１基板側面１１ａ側に配置されている。また、第１制御層２１及び第１駆動層２３はそれぞれ、横方向Ｘにおいて第１搭載層１３Ａの端子側接続部１３ｂよりも第１基板１１の第４基板側面１１ｄ側に配置されている。第１制御層２１及び第１駆動層２３は、縦方向Ｙに離間して配置されている。第１駆動層２３は、第１制御層２１よりも第１搭載層１３Ａの主搭載部１３ａ側に配置されている。換言すると、第１制御層２１は、第１駆動層２３よりも第１基板１１の第１基板側面１１ａ側に配置されている。縦方向Ｙからみて、第１制御層２１は、第１駆動層２３と重なっている。
【0038】
第２制御層２５及び第２駆動層２７はそれぞれ、縦方向Ｙにおいて導電層１５Ａの主導電部１５ａよりも第１基板１１の第２基板側面１１ｂ側に配置されている。また、第２制御層２５及び第２駆動層２７はそれぞれ、横方向Ｘにおいて導電層１５Ａの端子側接続部１５ｂよりも第１基板１１の第４基板側面１１ｄ側に配置されている。第２制御層２５及び第２駆動層２７は、縦方向Ｙに離間して配置されている。第２駆動層２７は、第２制御層２５よりも導電層１５Ａの主導電部１５ａ側に配置されている。換言すると、第２制御層２５は、第２駆動層２７よりも第１基板１１の第２基板側面１１ｂ側に配置されている。縦方向Ｙからみて、第２駆動層２７は、第２制御層２５と重なっている。縦方向Ｙからみて、第２駆動層２７は、導電層１５Ａの主導電部１５ａと重なっている。このように、第１制御層２１及び第１駆動層２３と、第２制御層２５及び第２駆動層２７とによって、縦方向Ｙにおいて第１搭載層１３Ａ、第２搭載層１４Ａ、及び導電層１５Ａは挟まれている。
【0039】
サーミスタ搭載層１６は、縦方向Ｙにおいて第１搭載層１３Ａの主搭載部１３ａよりも第１基板１１の第１基板側面１１ａ側に配置されている。また、サーミスタ搭載層１６は、横方向Ｘからみて、第１搭載層１３Ａの端子側接続部１３ｂ、第１制御層２１、及び第１駆動層２３に重なるように配置されている。また、サーミスタ搭載層１６は、横方向Ｘにおいて第１制御層２１及び第１駆動層２３と第１搭載層１３Ａの端子側接続部１３ｂとの間に配置されている。
【0040】
サーミスタ搭載層１６には、温度検出素子であるサーミスタ１７が実装可能である。本実施形態では、サーミスタ搭載層１６にサーミスタ１７が実装されている。サーミスタ搭載層１６は、縦方向Ｙにおいて互いに離間した一対の領域を有する。一方の領域には、サーミスタ１７の正極が電気的に接続可能であり、他方の領域には、サーミスタ１７の負極が電気的に接続可能である。
【0041】
図７及び図１２に示すように、平面視における第２基板１２の形状は、横方向Ｘが長辺方向となり、縦方向Ｙが短辺方向となる略矩形状である。本実施形態では、第２基板１２の形状は第１基板１１に対して縦方向Ｙに沿う中心線を中心とした対称形状であり、第２基板１２の横方向Ｘ、縦方向Ｙ、及び厚さ方向Ｚのサイズは第１基板１１の横方向Ｘ、縦方向Ｙ、及び厚さ方向Ｚのサイズと等しい。第２基板１２は、第１基板側面１２ａ、第２基板側面１２ｂ、第３基板側面１２ｃ、及び第４基板側面１２ｄを主に有する。第１基板側面１２ａ及び第２基板側面１２ｂは、縦方向Ｙにおいて互いに反対側を向く面であり、横方向Ｘに沿って延びている。第１基板側面１２ａは第２基板１２のうちの側壁８１Ａ側の側面であり、第２基板側面１２ｂは第２基板１２のうちの側壁８１Ｂ側の側面である。第３基板側面１２ｃ及び第４基板側面１２ｄは、横方向Ｘにおいて互いに反対側を向く面であり、縦方向Ｙに沿って延びている。第３基板側面１２ｃは第２基板１２のうちの端子台座８２Ａ（図７参照）側の側面であり、第４基板側面１２ｄは第２基板１２のうちの端子台座８２Ｂ（図７参照）側の側面である。なお、第２基板１２の形状は第１基板１１と対称形状でなくてもよく、第２基板１２のサイズは第１基板１１のサイズと異なってもよい。
【0042】
図１２に示すように、第２基板１２の第２基板主面１２ｓには、第１搭載層１３Ｂ、第２搭載層１４Ｂ、導電層１５Ｂ、第１制御層２２、第２制御層２６、第１駆動層２４、及び第２駆動層２８が配置されている。
【0043】
第１搭載層１３Ｂ、第２搭載層１４Ｂ、及び導電層１５Ｂは、縦方向Ｙにおいて離間して配置されている。第１搭載層１３Ｂは、縦方向Ｙにおいて第２搭載層１４Ｂ及び導電層１５Ｂよりも第２基板１２の第１基板側面１２ａ側に配置されている。導電層１５Ｂは、縦方向Ｙにおいて第１搭載層１３Ｂ及び第２搭載層１４Ｂよりも第２基板１２の第２基板側面１２ｂ側に配置されている。第２搭載層１４Ｂは、縦方向Ｙにおいて第１搭載層１３Ｂと導電層１５Ｂとの間に配置されている。
【0044】
第１搭載層１３Ｂは、横方向Ｘに延びる帯状の主搭載部１３ｄと、横方向Ｘにおける主搭載部１３ｄのうちの第２基板１２の第４基板側面１２ｄ側の端部に形成された端子側接続部１３ｅと、横方向Ｘにおける主搭載部１３ｄのうちの第２基板１２の第３基板側面１２ｃ側の端部に形成された層間接続部１３ｆとを有する。本実施形態では、第１搭載層１３Ｂは、主搭載部１３ｄ、端子側接続部１３ｅ、及び層間接続部１３ｆが一体に形成された単一部材である。端子側接続部１３ｅは、縦方向Ｙに延びており、縦方向Ｙにおいて主搭載部１３ｄから第２基板１２の第１基板側面１２ａ側に向けて突出している。端子側接続部１３ｅの幅寸法（端子側接続部１３ｅの横方向Ｘの寸法）は、主搭載部１３ｄの幅寸法（主搭載部１３ｄの縦方向Ｙの寸法）よりも小さい。端子側接続部１３ｅの幅寸法は、例えば第１制御層２２の幅寸法（第１制御層２２の縦方向Ｙの寸法）と等しい。主搭載部１３ｄの幅寸法（主搭載部１３ｄの縦方向Ｙの寸法）は、第１制御層２２の幅寸法（第１制御層２２の縦方向Ｙの寸法）よりも大きく、第１駆動層２４の幅寸法（平面視において第１駆動層２４が延びる方向と直交する方向の寸法）よりも大きい。主搭載部１３ｄの幅寸法は、第１制御層２２の幅寸法及び第１駆動層２４の幅寸法の２倍以上であり、好ましくは、４倍以上である。本実施形態では、主搭載部１３ｄの幅寸法は、第１制御層２２の幅寸法及び第１駆動層２４の幅寸法の約８倍である。本実施形態では、主搭載部１３ｄの幅寸法は、第１搭載層１３Ａの主搭載部１３ａ（図１１参照）の幅寸法と等しい。層間接続部１３ｆの幅寸法（層間接続部１３ｆの縦方向Ｙの寸法）は、主搭載部１３ｄの幅寸法（主搭載部１３ｄの縦方向Ｙの寸法）よりも大きい。層間接続部１３ｆのうちの縦方向Ｙの第２基板１２の第１基板側面１２ａ側の端縁は、主搭載部１３ｄのうちの縦方向Ｙの第２基板１２の第１基板側面１２ａ側の端縁と縦方向Ｙにおいて揃っている。このため、層間接続部１３ｆは、主搭載部１３ｄに対して第２基板１２の第２基板側面１２ｂ側に突出している。
【0045】
導電層１５Ｂは、横方向Ｘに延びる帯状の主導電部１５ｄと、横方向Ｘにおける主導電部１５ｄのうちの第２基板１２の第３基板側面１２ｃ側の端部に形成された層間接続部１５ｅとを有する。導電層１５Ｂの主導電部１５ｄの幅寸法（主導電部１５ｄの縦方向Ｙの寸法）は、第１搭載層１３Ｂの主搭載部１３ｄの幅寸法（主搭載部１３ｄの縦方向Ｙの寸法）と等しい。層間接続部１５ｅの幅寸法（層間接続部１５ｅの縦方向Ｙの寸法）は、主導電部１５ｄの幅寸法（主導電部１５ｄの縦方向Ｙの寸法）よりも大きい。層間接続部１５ｅのうちの縦方向Ｙの第２基板１２の第２基板側面１２ｂ側の端縁は、主導電部１５ｄのうちの縦方向Ｙの第２基板１２の第２基板側面１２ｂ側の端縁と縦方向Ｙにおいて揃っている。このため、層間接続部１５ｅは、主導電部１５ｄに対して第２基板１２の第１基板側面１２ａ側に突出している。
【0046】
第２搭載層１４Ｂは、横方向Ｘに延びる帯状の主搭載部１４ｃと、横方向Ｘにおける主搭載部１４ｃのうちの第２基板１２の第４基板側面１２ｄ側の端部に形成された端子側接続部１４ｄと、横方向Ｘにおける主搭載部１４ｃのうちの第２基板１２の第３基板側面１２ｃ側の端部に形成された層間接続部１４ｅとを有する。本実施形態では、第２搭載層１４Ｂは、主搭載部１４ｃ、端子側接続部１４ｄ、及び層間接続部１４ｅが一体に形成された単一部材である。主搭載部１４ｃは、縦方向Ｙにおいて第１搭載層１３Ｂの主搭載部１３ｄと導電層１５Ｂとの間に配置されている。本実施形態では、主搭載部１４ｃは、縦方向Ｙにおいて、第２基板１２の中央部に配置されている。主搭載部１４ｃの幅寸法（主搭載部１４ｃの縦方向Ｙの寸法）は、第１搭載層１３Ｂの主搭載部１３ｄの幅寸法及び導電層１５Ｂの主導電部１５ｄの幅寸法よりも大きい。横方向Ｘにおける第２搭載層１４Ｂのうちの第２基板１２の第３基板側面１２ｃ側の端縁と、横方向Ｘにおける第１搭載層１３Ｂのうちの第２基板１２の第３基板側面１２ｃ側の端縁と、横方向Ｘにおける導電層１５Ｂのうちの第２基板１２の第３基板側面１２ｃ側の端縁とは、縦方向Ｙに互いに揃っている。端子側接続部１４ｄは、縦方向Ｙに延びており、主搭載部１４ｃの縦方向Ｙの両側から突出している。このように、平面視における第２搭載層１４Ｂの形状は、Ｔ字状である。また、端子側接続部１４ｄは、第１搭載層１３Ｂ及び導電層１５Ｂよりも第２基板１２の第４基板側面１２ｄ側に配置されている。端子側接続部１４ｄは、横方向Ｘにおいて端子台座８２Ｂ、すなわち第１出力端子５２Ａ及び第２出力端子５２Ｂと隣り合うように配置されている。端子側接続部１４ｄには、各出力端子５２Ａ，５２Ｂの複数の接続部５２ｂが接続されている。層間接続部１４ｅの幅寸法（層間接続部１４ｅの縦方向Ｙの寸法）は、主搭載部１４ｃの幅寸法よりも小さい。層間接続部１４ｅは、主搭載部１４ｃの縦方向Ｙの両端縁から縦方向Ｙに凹むように形成されている。
【0047】
第１制御層２２及び第１駆動層２４はそれぞれ、縦方向Ｙにおいて第１搭載層１３Ｂの主搭載部１３ｄよりも第２基板１２の第１基板側面１２ａ側に配置されている。また、第１制御層２２及び第１駆動層２４はそれぞれ、横方向Ｘにおいて第１搭載層１３Ｂの端子側接続部１３ｅよりも第２基板１２の第３基板側面１２ｃ側に配置されている。第１制御層２２及び第１駆動層２４は、縦方向Ｙに離間して配置されている。第１駆動層２４は、第１制御層２２よりも第１搭載層１３Ｂの主搭載部１３ｄ側に配置されている。換言すると、第１制御層２２は、第１駆動層２４よりも第２基板１２の第１基板側面１２ａ側に配置されている。縦方向Ｙからみて、第１駆動層２４は、第１制御層２２と重なっている。縦方向Ｙからみて、第１駆動層２４は、第１搭載層１３Ｂの主搭載部１３ｄと重なっている。横方向Ｘからみて、第１制御層２２及び第１駆動層２４はそれぞれ、第１搭載層１３Ｂの端子側接続部１３ｅ及び第２搭載層１４Ｂの端子側接続部１４ｄと重なっている。
【0048】
第２制御層２６及び第２駆動層２８はそれぞれ、縦方向Ｙにおいて導電層１５Ｂよりも第２基板１２の第２基板側面１２ｂ側に配置されている。また、第２制御層２６及び第２駆動層２８はそれぞれ、横方向Ｘにおいて第２搭載層１４Ｂの端子側接続部１４ｄよりも第２基板１２の第３基板側面１２ｃ側に配置されている。第２制御層２６及び第２駆動層２８は、縦方向Ｙに離間して配置されている。第２駆動層２８は、第２制御層２６よりも導電層１５Ｂ側に配置されている。換言すると、第２制御層２６は、第２駆動層２８よりも第２基板１２の第２基板側面１２ｂ側に配置されている。縦方向Ｙからみて、第２駆動層２８は、第２制御層２６と重なっている。縦方向Ｙからみて、第２制御層２６は、導電層１５Ｂと重なっている。このように、第１制御層２２及び第１駆動層２４と、第２制御層２６及び第２駆動層２８とによって、縦方向Ｙにおいて第１搭載層１３Ｂ、第２搭載層１４Ｂ、及び導電層１５Ｂは挟まれている。
【0049】
図７に示すように、第１搭載層１３Ａの主搭載部１３ａ及び層間接続部１３ｃと、第１搭載層１３Ｂの主搭載部１３ｄ及び層間接続部１３ｆとは、縦方向Ｙに揃った状態で横方向Ｘに離間して配置されている。第２搭載層１４Ａの主搭載部１４ａ及び層間接続部１４ｂと、第２搭載層１４Ｂの主搭載部１４ｃ及び層間接続部１４ｅとは、縦方向Ｙに揃った状態で横方向Ｘに離間して配置されている。導電層１５Ａの主導電部１５ａ及び層間接続部１５ｃと、導電層１５Ｂの主導電部１５ｄ及び層間接続部１５ｅとは、縦方向Ｙに揃った状態で横方向Ｘに離間して配置されている。
【0050】
図１３に示すように、第１搭載層１３Ａの層間接続部１３ｃと第１搭載層１３Ｂの層間接続部１３ｆとは、第１搭載層接続部材の一例である板状の連結部材９０Ａによって接続されている。第２搭載層１４Ａの層間接続部１４ｂと第２搭載層１４Ｂの層間接続部１４ｅとは、第２搭載層接続部材の一例である板状の連結部材９０Ｂによって接続されている。導電層１５Ａの層間接続部１５ｃと導電層１５Ｂの層間接続部１５ｅとは、板状の連結部材９０Ｃによって接続されている。
【0051】
図１３に示すとおり、平面視において、連結部材９０Ａ～９０Ｃの形状は互いに等しい。一例では、連結部材９０Ａ～９０Ｃはそれぞれ、Ｃｕ又はＣｕ合金によって構成されている。連結部材９０Ａ～９０Ｃはそれぞれ、横方向Ｘに延びる一対の接続部９１と、縦方向Ｙにおいて一対の接続部９１を連結する連結部９２とを有する。本実施形態では、連結部材９０Ａ～９０Ｃはそれぞれ、一対の接続部９１と連結部９２とが一体に形成された単一部材として構成されている。一対の接続部９１は、縦方向Ｙにおいて互いに離間しており、それぞれが横方向Ｘに延びている。連結部９２は、一対の接続部９１の横方向Ｘの中央部同士を連結するように設けられている。このため、平面視における連結部材９０Ａ～９０Ｃの形状はそれぞれ、Ｈ字状である。
【0052】
連結部材９０Ａの一対の接続部９１は、第１搭載層１３Ａの層間接続部１３ｃと、第１搭載層１３Ｂの層間接続部１３ｆとに接続されている。連結部材９０Ａの連結部９２は、層間接続部１３ｃと層間接続部１３ｆとの横方向Ｘの間に位置している。このように連結部材９０Ａによって第１搭載層１３Ａと第１搭載層１３Ｂとが電気的に接続されている。
【0053】
連結部材９０Ｂの一対の接続部９１は、第２搭載層１４Ａの層間接続部１４ｂと、第２搭載層１４Ｂの層間接続部１４ｅとに接続されている。連結部材９０Ｂの連結部９２は、層間接続部１４ｂと層間接続部１４ｅとの横方向Ｘの間に位置している。このように連結部材９０Ｂによって第２搭載層１４Ａと第２搭載層１４Ｂとが電気的に接続されている。
【0054】
連結部材９０Ｃの一対の接続部９１は、導電層１５Ａの層間接続部１５ｃと、導電層１５Ｂの層間接続部１５ｅとに接続されている。連結部材９０Ｃの連結部９２は、層間接続部１５ｃと層間接続部１５ｅとの横方向Ｘの間に位置している。このように連結部材９０Ｃによって導電層１５Ａと導電層１５Ｂとが電気的に接続されている。
【0055】
図１１に示すように、第１搭載層１３Ａの主搭載部１３ａには、パワー半導体素子４０として複数（本実施形態では５個）の第１パワー半導体素子４０Ａが配置されている。複数の第１パワー半導体素子４０Ａは、縦方向Ｙに揃った状態で横方向Ｘにおいて互いに離間して配列されている。このため、複数の第１パワー半導体素子４０Ａの配列方向である横方向Ｘは、特許請求の範囲に記載の第１方向である。また、本実施形態では、厚さ方向Ｚからみて、横方向Ｘと直交する縦方向Ｙは、厚さ方向からみて第１方向と交差する第２方向である。複数の第１パワー半導体素子４０Ａはそれぞれ、縦方向Ｙにおける主搭載部１３ａのうちの第２搭載層１４Ａ側の端部に配置されている。横方向Ｘにおいて、複数の第１パワー半導体素子４０Ａは、端子側接続部１３ｂ及び層間接続部１３ｃに配置されていない。
【0056】
図９及び図１０に示すように、各第１パワー半導体素子４０Ａは、厚さ方向Ｚにおいて互いに反対側を向く素子主面４０ｓ及び素子裏面４０ｒを有する。ここで、第１パワー半導体素子４０Ａの素子主面４０ｓは、特許請求の範囲に記載の第１素子主面であり、第１パワー半導体素子４０Ａの素子裏面４０ｒは、特許請求の範囲に記載の第１素子裏面である。各第１パワー半導体素子４０Ａは、素子裏面４０ｒが主搭載部１３ａと対面するように第１搭載層１３Ａに配置されている。素子裏面４０ｒは、導電性接合材によって主搭載部１３ａに接合されている。導電性接合材の一例は、Ａｇペーストや半田である。素子裏面４０ｒには、第１駆動電極の一例であるドレイン電極４１（図８参照）が形成されている。このため、ドレイン電極４１は、第１搭載層１３Ａに電気的に接続されている。第１搭載層１３Ａが第１入力端子５１Ａと電気的に接続されているため、ドレイン電極４１は、第１搭載層１３Ａを介して第１入力端子５１Ａと電気的に接続されている。
【0057】
図１１に示すように、素子主面４０ｓには、第２駆動電極の一例であるソース電極４２及び制御電極の一例であるゲート電極４３が形成されている。ソース電極４２は、主ソース電極４２Ａ、第１ソース電極４２Ｂ、及び第２ソース電極４２Ｃを含む。
【0058】
主ソース電極４２Ａは、素子主面４０ｓのうちの縦方向Ｙにおける第２搭載層１４Ａ側の部分に形成されている。主ソース電極４２Ａの平面視における形状は、横方向Ｘが長辺方向となり、縦方向Ｙが短辺方向となる矩形状であり、素子主面４０ｓの面積の半分以上を占めている。主ソース電極４２Ａには、接続部材３０として第１素子接続部材３１Ａが接続されている。このため、平面視において、複数の第１素子接続部材３１Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。第１素子接続部材３１Ａは、平面視において縦方向Ｙに延びる帯状に形成されている。第１素子接続部材３１Ａは、例えばＣｕ又はＣｕ合金の薄板、あるいはＡｌ（アルミニウム）又Ａｌ合金の薄板からなる。また、第１素子接続部材３１Ａは、第２搭載層１４Ａに接続されている。より詳細には、第１素子接続部材３１Ａは、縦方向Ｙにおける第２搭載層１４Ａのうちの第１搭載層１３Ａ側の端部に接続されている。このように、第１素子接続部材３１Ａは、各第１パワー半導体素子４０Ａの主ソース電極４２Ａと第２搭載層１４Ａとを接続している。このため、各第１パワー半導体素子４０Ａのソース電極４２（図８参照）は、第２搭載層１４Ａに電気的に接続されている。
【0059】
第１ソース電極４２Ｂ、第２ソース電極４２Ｃ、及びゲート電極４３はそれぞれ、素子主面４０ｓのうちの縦方向Ｙにおける第１駆動層２３側の端部に配置されている。第１ソース電極４２Ｂ、第２ソース電極４２Ｃ、及びゲート電極４３は、縦方向Ｙに揃った状態で横方向Ｘに離間して配列されている。ゲート電極４３は、横方向Ｘにおいて第１ソース電極４２Ｂと第２ソース電極４２Ｃとの間に配置されている。平面視におけるゲート電極４３の形状は、矩形状である。第１ソース電極４２Ｂは、ゲート電極４３に対して第１基板１１の第４基板側面１１ｄ側に配置されており、第２ソース電極４２Ｃは、ゲート電極４３に対して第１基板１１の第３基板側面１１ｃ側に配置されている。平面視における第１ソース電極４２Ｂの形状及び第２ソース電極４２Ｃの形状は、互いに同じであり、横方向Ｘが長辺方向となり、縦方向Ｙが短辺方向となる矩形状である。
【0060】
各第１パワー半導体素子４０Ａにおいて、第１ソース電極４２Ｂと第１駆動層２３とは、接続部材３０として第１駆動側接続部材３３Ａによって接続されており、ゲート電極４３と第１制御層２１とは、接続部材３０として第１制御側接続部材３２Ａによって接続されている。
【0061】
第２搭載層１４Ａの主搭載部１４ａには、パワー半導体素子４０として複数（本実施形態では５個）の第２パワー半導体素子４０Ｂが配置されている。複数の第２パワー半導体素子４０Ｂは、縦方向Ｙに揃った状態で横方向Ｘ（第１方向）において互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂはそれぞれ、縦方向Ｙにおける主搭載部１４ａのうちの導電層１５Ａ側の端部に配置されている。横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂは、層間接続部１４ｂに配置されていない。
【0062】
各第２パワー半導体素子４０Ｂの構成は、第１パワー半導体素子４０Ａの構成と同じであるため、共通する構成要素には同一符号を付し、その説明を省略する。また各第２パワー半導体素子４０Ｂと第２搭載層１４Ａの主搭載部１４ａとの接合構造は、各第１パワー半導体素子４０Ａと第１搭載層１３Ａの主搭載部１３ａとの接合構造と同じである。このため、各第２パワー半導体素子４０Ｂのドレイン電極４１（図８参照）は、第２搭載層１４Ａに電気的に接続されている。第２搭載層１４Ａが連結部材９０Ｂ及び第２搭載層１４Ｂを介して各出力端子５２Ａ，５２Ｂに接続されているため、ドレイン電極４１は、第２搭載層１４Ａ，１４Ｂ及び連結部材９０Ｂを介して各出力端子５２Ａ，５２Ｂと電気的に接続されている。また、各第２パワー半導体素子４０Ｂのドレイン電極４１が第２搭載層１４Ａに電気的に接続されているため、ドレイン電極４１は、各第１パワー半導体素子４０Ａのソース電極４２と電気的に接続されている。
【0063】
各第２パワー半導体素子４０Ｂの主ソース電極４２Ａには、接続部材３０として第２素子接続部材３１Ｂが接続されている。このため、平面視において、複数の第２素子接続部材３１Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。第２素子接続部材３１Ｂは、平面視において縦方向Ｙに延びる帯状に形成されている。第２素子接続部材３１Ｂは、例えばＣｕ又はＣｕ合金の薄板からなる。また、第２素子接続部材３１Ｂは、導電層１５Ａに接続されている。より詳細には、第２素子接続部材３１Ｂは、縦方向Ｙにおける導電層１５Ａの主導電部１５ａのうちの第２搭載層１４Ａ側の端部に接続されている。このように、各第２パワー半導体素子４０Ｂのソース電極４２（図８参照）は、導電層１５Ａに電気的に接続されている。導電層１５Ａが第２入力端子５１Ｂと電気的に接続されているため、各第２パワー半導体素子４０Ｂのソース電極４２は、第２入力端子５１Ｂと電気的に接続されている。
【0064】
各第２パワー半導体素子４０Ｂにおいて、第１ソース電極４２Ｂと第２駆動層２７とは、接続部材３０として第２駆動側接続部材３３Ｂによって接続されており、ゲート電極４３と第２制御層２５とは、接続部材３０として第２制御側接続部材３２Ｂによって接続されている。
【0065】
図１２に示すように、第１搭載層１３Ｂの主搭載部１３ｄには、パワー半導体素子４０として複数（本実施形態では５個）の第１パワー半導体素子４０Ａが配置されている。複数の第１パワー半導体素子４０Ａは、縦方向Ｙに揃った状態で横方向Ｘ（第１方向）において互いに離間して配列されている。複数の第１パワー半導体素子４０Ａはそれぞれ、縦方向Ｙにおける主搭載部１３ｄのうちの第２搭載層１４Ｂ側の端部に配置されている。横方向Ｘにおいて、複数の第１パワー半導体素子４０Ａは、端子側接続部１３ｅ及び層間接続部１３ｆに配置されていない。
【0066】
各第１パワー半導体素子４０Ａのドレイン電極４１は、第１搭載層１３Ｂと電気的に接続されている。第１搭載層１３Ｂが連結部材９０Ａ及び第１搭載層１３Ａを介して第１入力端子５１Ａに電気的に接続されているため、各第１パワー半導体素子４０Ａのドレイン電極４１は、第１入力端子５１Ａと電気的に接続されている。
【0067】
各第１パワー半導体素子４０Ａの主ソース電極４２Ａには、接続部材３０として第１素子接続部材３１Ａが接続されている。また、第１素子接続部材３１Ａは、第２搭載層１４Ｂに接続されている。より詳細には、第１素子接続部材３１Ａは、縦方向Ｙにおける第２搭載層１４Ｂのうちの第１搭載層１３Ｂ側の端部に接続されている。このように、各第１パワー半導体素子４０Ａのソース電極４２（図８参照）は、第２搭載層１４Ｂに電気的に接続されている。
【0068】
各第１パワー半導体素子４０Ａにおいて、第１ソース電極４２Ｂと第１駆動層２４とは、接続部材３０として第１駆動側接続部材３３Ａによって接続されており、ゲート電極４３と第１制御層２２とは、接続部材３０として第１制御側接続部材３２Ａによって接続されている。
【0069】
第２搭載層１４Ｂの主搭載部１４ｃには、パワー半導体素子４０として複数（本実施形態では５個）の第２パワー半導体素子４０Ｂが配置されている。複数の第２パワー半導体素子４０Ｂは、縦方向Ｙに揃った状態で横方向Ｘにおいて互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂはそれぞれ、縦方向Ｙにおける主搭載部１４ｃのうちの導電層１５Ｂ側の端部に配置されている。横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂは、端子側接続部１４ｄ及び層間接続部１４ｅに配置されていない。
【0070】
各第２パワー半導体素子４０Ｂのドレイン電極４１（図８参照）は、第２搭載層１４Ｂに電気的に接続されている。第２搭載層１４Ｂが各出力端子５２Ａ，５２Ｂに接続されているため、ドレイン電極４１は、第２搭載層１４Ｂを介して各出力端子５２Ａ，５２Ｂと電気的に接続されている。また、各第２パワー半導体素子４０Ｂのドレイン電極４１が第２搭載層１４Ｂに電気的に接続されているため、ドレイン電極４１は、各第１パワー半導体素子４０Ａのソース電極４２と電気的に接続されている。
【0071】
各第２パワー半導体素子４０Ｂの主ソース電極４２Ａには、接続部材３０として第２素子接続部材３１Ｂが接続されている。また、第２素子接続部材３１Ｂは、導電層１５Ｂに接続されている。より詳細には、第２素子接続部材３１Ｂは、縦方向Ｙにおける導電層１５Ｂの主導電部１５ｄのうちの第２搭載層１４Ｂ側の端部に接続されている。このように、第１素子接続部材３１Ａは、各第１パワー半導体素子４０Ａの主ソース電極４２Ａと第２搭載層１４Ａとを接続している。このため、各第２パワー半導体素子４０Ｂのソース電極４２（図８参照）は、導電層１５Ｂに電気的に接続されている。導電層１５Ｂが連結部材９０Ｃ及び導電層１５Ａを介して第２入力端子５１Ｂと電気的に接続されているため、各第２パワー半導体素子４０Ｂのソース電極４２は、第２入力端子５１Ｂと電気的に接続されている。
【0072】
各第２パワー半導体素子４０Ｂにおいて、第１ソース電極４２Ｂと第２駆動層２８とは、接続部材３０として第２駆動側接続部材３３Ｂによって接続されており、ゲート電極４３と第２制御層２６とは、接続部材３０として第２制御側接続部材３２Ｂによって接続されている。
【0073】
次に、各制御層２１，２２，２５，２６及び各駆動層２３，２４，２７，２８の形状、並びに、各パワー半導体素子４０Ａ，４０Ｂと各制御端子５３Ａ，５３Ｂ及び各検出端子５４Ａ，５４Ｂとの接続構造について説明する。
【0074】
図１４に示すように、ケース８０の側壁８１Ａは、縦方向Ｙにおいて第１制御層２１、第１駆動層２４、及びサーミスタ搭載層１６と隣り合うように設けられている。このため、側壁８１Ａに設けられた第１制御端子５３Ａ、第１検出端子５４Ａ、電源電流端子５５、及び一対の温度検出端子５６はそれぞれ、縦方向Ｙにおいて第１制御層２１、第１駆動層２４、及びサーミスタ搭載層１６と隣り合うように配置されている。
【0075】
より詳細には、第１制御端子５３Ａ及び第１検出端子５４Ａは、第１制御層２１よりも第２基板１２側に配置されており、縦方向Ｙにおいて第１駆動層２４と隣り合うように配置されている。縦方向Ｙからみて、第１制御端子５３Ａ及び第１検出端子５４Ａはそれぞれ、第２基板１２と重なるように配置されている。第１制御端子５３Ａ及び第１検出端子５４Ａは、横方向Ｘにおいて隣り合うように配置されている。第１制御端子５３Ａ及び第１検出端子５４Ａは、横方向Ｘにおいて第２基板１２の第３基板側面１２ｃ寄りに配置されている。横方向Ｘにおいて、第１検出端子５４Ａは、第１制御端子５３Ａよりも端子台座８２Ｂ側に配置されている。第１制御端子５３Ａと第１制御層２１とは、接続部材３０として第１制御端子側接続部材３５Ａによって接続されている。第１検出端子５４Ａと第１駆動層２３とは、接続部材３０として第１検出端子側接続部材３６Ａによって接続されている。
【0076】
このように、第１基板１１の各第１パワー半導体素子４０Ａのゲート電極４３は、第１制御側接続部材３２Ａ、第１制御層２１、及び第１制御端子側接続部材３５Ａを介して第１制御端子５３Ａに電気的に接続されている。第１制御層２２が第１制御層接続部材９３Ａを介して第１制御層２１と電気的に接続されているため、第２基板１２の各第１パワー半導体素子４０Ａのゲート電極４３は、第１制御側接続部材３２Ａ、第１制御層２２、第１制御層接続部材９３Ａ、第１制御層２１、及び第１制御端子側接続部材３５Ａを介して第１制御端子５３Ａに電気的に接続されている。
【0077】
また、第１駆動層２３が第１駆動層接続部材９４Ａを介して第１駆動層２４と電気的に接続されているため、第１基板１１の各第１パワー半導体素子４０Ａのソース電極４２は、第１駆動側接続部材３３Ａ、第１駆動層２４、第１駆動層接続部材９４Ａ、第１駆動層２３、及び第１検出端子側接続部材３６Ａを介して第１検出端子５４Ａに電気的に接続されている。第２基板１２の各第１パワー半導体素子４０Ａのソース電極４２は、第１駆動側接続部材３３Ａ、第１駆動層２３、及び第１検出端子側接続部材３６Ａを介して第１検出端子５４Ａに電気的に接続されている。
【0078】
電源電流端子５５は、横方向Ｘにおいて第１制御端子５３Ａ及び第１検出端子５４Ａよりも端子台座８２Ｂ側に配置されている。電源電流端子５５は、縦方向Ｙにおいて第１搭載層１３Ｂの端子側接続部１３ｅと隣り合うように配置されている。電源電流端子５５と第１搭載層１３Ｂとは、電源電流検出側接続部材３４によって接続されている。電源電流検出側接続部材３４は、第１搭載層１３Ｂの端子側接続部１３ｅのうちの縦方向Ｙの第２基板１２の第１基板側面１２ａ側の端部に接続されている。
【0079】
一対の温度検出端子５６の一方は、第１制御層２１よりも第１基板１１の第３基板側面１１ｃ側に配置されており、他方は、縦方向Ｙからみて第１制御層２１のうちの第１基板１１の第３基板側面１１ｃ側の端部と重なるように配置されている。一対の温度検出端子５６は、縦方向Ｙにおいてサーミスタ搭載層１６と隣り合うように配置されている。一対の温度検出端子５６とサーミスタ搭載層１６とは、接続部材３０としてサーミスタ側接続部材３７によって接続されている。サーミスタ側接続部材３７は、ワイヤボンディングによって形成される２本のワイヤからなる。１本のワイヤは、サーミスタ搭載層１６の一対の領域の一方の領域と一対の温度検出端子５６の一方とを接続している。残りの１本のワイヤは、サーミスタ搭載層１６の一対の領域の他方の領域と一対の温度検出端子５６の他方とを接続している。このように、サーミスタ側接続部材３７によって、サーミスタ１７と温度検出端子５６とが電気的に接続されている。
【0080】
図１５に示すように、第１制御層２１は、第１制御側配線部２１ａ、第１制御側迂回部２１ｂ、第１制御側連結部２１ｃ、及び第１制御側接続部２１ｄを有する。本実施形態では、第１制御層２１は、第１制御側配線部２１ａ、第１制御側迂回部２１ｂ、第１制御側連結部２１ｃ、及び第１制御側接続部２１ｄが一体に形成された単一部材である。第１制御層２１は、例えば銅箔からなる。平面視における第１制御側配線部２１ａ、第１制御側迂回部２１ｂ、及び第１制御側連結部２１ｃのそれぞれの形状は、細帯状である。
【0081】
第１制御側配線部２１ａは、横方向Ｘに沿って延びている。横方向Ｘにおける第１制御側配線部２１ａのうちの第１基板１１の第４基板側面１１ｄ側の端部２１ｅは、横方向Ｘにおいて、複数の第１パワー半導体素子４０Ａのうちの最も第４基板側面１１ｄ側の第１パワー半導体素子４０Ａａよりも第１基板１１の第４基板側面１１ｄ側に位置している。端部２１ｅは、縦方向Ｙからみて、第１搭載層１３Ａの層間接続部１３ｃと重なっている。縦方向Ｙからみて、第１制御側配線部２１ａは、複数の第１パワー半導体素子４０Ａのうちの最も第３基板側面１１ｃ側の第１パワー半導体素子４０Ａｂ以外の４個の第１パワー半導体素子４０Ａと重なるように横方向Ｘに延びている。
【0082】
第１制御側配線部２１ａには、複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１制御側接続部材３２Ａが接続されている。複数の第１制御側接続部材３２Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａｂ以外の第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。第１パワー半導体素子４０Ａｂに接続された第１制御側接続部材３２Ａは、第１制御側連結部２１ｃに接続されている。第１パワー半導体素子４０Ａｂのゲート電極４３が横方向Ｘにおいて第１制御側連結部２１ｃよりも第１基板１１の第３基板側面１１ｃ側に位置しているため、第１パワー半導体素子４０Ａｂに接続された第１制御側接続部材３２Ａは、第１制御側連結部２１ｃに向かうにつれて第１基板１１の第４基板側面１１ｄに向けて斜めに延びている。
【0083】
第１制御側迂回部２１ｂは、縦方向Ｙにおいて第１制御側配線部２１ａと離間して配置されている。第１制御側迂回部２１ｂは、縦方向Ｙにおいて、第１制御側配線部２１ａに対して第１駆動層２３側とは反対側に配置されている。第１制御側迂回部２１ｂは、横方向Ｘに沿って延びている。第１制御側迂回部２１ｂの横方向Ｘの長さは、第１制御側配線部２１ａの横方向Ｘの長さよりも長い。図１５から分かるとおり、第１制御側迂回部２１ｂには、第１制御側接続部材３２Ａが接続されていない。すなわち、第１制御側接続部材３２Ａは、第１制御側迂回部２１ｂに電気的には接続されているが、物理的に接触していない。
【0084】
第１制御側連結部２１ｃは、第１制御側配線部２１ａと第１制御側迂回部２１ｂとを連結している。より詳細には、第１制御側連結部２１ｃは、横方向Ｘにおける第１制御側配線部２１ａのうちの第１基板１１の第３基板側面１１ｃ側の端部と、横方向Ｘにおける第１制御側迂回部２１ｂのうちの第３基板側面１１ｃ側の端部とを連結している。第１制御側連結部２１ｃは、縦方向Ｙに延びている。縦方向Ｙからみて、第１制御側連結部２１ｃは、第１パワー半導体素子４０Ａｂのうちの横方向Ｘにおける第１基板１１の第４基板側面１１ｄ側の端部と重なるように配置されている。
【0085】
第１制御側接続部２１ｄは、第１制御側迂回部２１ｂの先端部に形成されている。第１制御側接続部２１ｄは、横方向Ｘにおいて、第１制御側配線部２１ａよりも第１基板１１の第４基板側面１１ｄ側に位置している。第１制御側接続部２１ｄは、縦方向Ｙに延びている。第１制御側接続部２１ｄの幅寸法（第１制御側接続部２１ｄの横方向Ｘの寸法）は、第１制御側迂回部２１ｂの幅寸法（第１制御側迂回部２１ｂの縦方向Ｙの寸法）よりも大きい。第１制御側接続部２１ｄは、縦方向Ｙにおける第１制御側接続部２１ｄのうちの第１駆動層２３側の端縁が縦方向Ｙにおける第１制御側配線部２１ａのうちの第１駆動層２３側の端縁と縦方向Ｙに揃った状態で横方向Ｘにおいて第１制御側配線部２１ａから離間して配置されている。
【0086】
第１駆動層２３は、横方向Ｘに沿って延びている。平面視における第１駆動層２３の形状は、細帯状である。本実施形態では、第１駆動層２３の幅寸法（第１駆動層２３の縦方向Ｙの寸法）は、第１制御層２１における第１制御側配線部２１ａの幅寸法（第１制御側配線部２１ａの縦方向Ｙの寸法）と等しい。また、第１駆動層２３の幅寸法は、第１制御層２１における第１制御側迂回部２１ｂの幅寸法（第１制御側迂回部２１ｂの縦方向Ｙの寸法）と等しい。
【0087】
ここで、第１駆動層２３の縦方向Ｙの寸法と第１制御層２１における第１制御側配線部２１ａの縦方向Ｙの寸法との差が例えば第１制御層２１における第１制御側配線部２１ａの縦方向Ｙの寸法の５％以内であれば、第１駆動層２３の幅寸法が第１制御層２１における第１制御側配線部２１ａの幅寸法と等しいといえる。また、第１駆動層２３の縦方向Ｙの寸法と第１制御層２１における第１制御側迂回部２１ｂの縦方向Ｙの寸法との差が例えば第１制御層２１における第１制御側迂回部２１ｂの縦方向Ｙの寸法の５％以内であれば、第１駆動層２３の幅寸法が第１制御層２１における第１制御側迂回部２１ｂの幅寸法と等しいといえる。
【0088】
第１駆動層２３の横方向Ｘの長さは、第１制御層２１における第１制御側配線部２１ａの横方向Ｘの長さよりも長い。また、第１駆動層２３の横方向Ｘの長さは、第１制御層２１における第１制御側迂回部２１ｂの横方向Ｘの長さよりも長い。縦方向Ｙからみて、横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第３基板側面１１ｃ側の端部は、第１制御層２１の第１制御側連結部２１ｃと揃っている。縦方向Ｙからみて、横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第４基板側面１１ｄ側の端部は、第１制御層２１の第１制御側接続部２１ｄと揃っている。また、縦方向Ｙからみて、横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第４基板側面１１ｄ側の端部及び第１制御層２１の第１制御側接続部２１ｄはそれぞれ、第１搭載層１３Ａの層間接続部１３ｃと揃っている。
【0089】
第１駆動層２３には、複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１駆動側接続部材３３Ａが接続されている。複数の第１駆動側接続部材３３Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。
【0090】
図１６に示すように、第１駆動層２４は、第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、第１駆動側連結部２４ｃ、及び第１駆動側接続部２４ｄを有する。本実施形態では、第１駆動層２４は、第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、第１駆動側連結部２４ｃ、及び第１駆動側接続部２４ｄが一体に形成された単一部材である。第１駆動層２４は、例えば銅箔からなる。平面視における第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、及び第１駆動側連結部２４ｃのそれぞれの形状は、細帯状である。
【0091】
第１駆動側配線部２４ａは、横方向Ｘに沿って延びている。横方向Ｘにおける第１駆動側配線部２４ａのうちの第２基板１２の第３基板側面１２ｃ側の端部２４ｅは、横方向Ｘにおいて、複数の第１パワー半導体素子４０Ａのうちの最も第３基板側面１２ｃ側の第１パワー半導体素子４０Ａｃよりも第２基板１２の第３基板側面１２ｃ側に位置している。
【0092】
第１駆動側配線部２４ａには、複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１駆動側接続部材３３Ａが接続されている。複数の第１駆動側接続部材３３Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。
【0093】
第１駆動側迂回部２４ｂは、縦方向Ｙにおいて第１駆動側配線部２４ａと離間して配置されている。第１駆動側迂回部２４ｂは、縦方向Ｙにおいて、第１制御層２２に対して第１駆動側配線部２４ａ側とは反対側に配置されている。第１駆動側迂回部２４ｂは、横方向Ｘに沿って延びている。第１駆動側迂回部２４ｂの横方向Ｘの長さは、第１駆動側配線部２４ａの横方向Ｘの長さよりも僅かに長い。図１６から分かるとおり、第１駆動側迂回部２４ｂには、第１駆動側接続部材３３Ａが接続されていない。すなわち、第１駆動側接続部材３３Ａは、第１駆動側迂回部２４ｂに電気的には接続されているが、物理的に接触していない。
【0094】
第１駆動側連結部２４ｃは、第１駆動側配線部２４ａと第１駆動側迂回部２４ｂとを連結している。より詳細には、第１駆動側連結部２４ｃは、横方向Ｘにおける第１駆動側配線部２４ａのうちの第２基板１２の第４基板側面１２ｄ側の端部と、横方向Ｘにおける第１駆動側迂回部２４ｂのうちの第４基板側面１２ｄ側の端部とを連結している。第１駆動側連結部２４ｃは、縦方向Ｙに延びている。横方向Ｘにおいて、第１駆動側連結部２４ｃは、第１搭載層１３Ｂの端子側接続部１３ｅと隣り合うように配置されている。縦方向Ｙからみて、第１駆動側連結部２４ｃは、複数の第１パワー半導体素子４０Ａのうちの横方向Ｘにおける最も第２基板１２の第４基板側面１２ｄ側の第１パワー半導体素子４０Ａｄと重なるように配置されている。
【0095】
第１駆動側接続部２４ｄは、第１駆動側迂回部２４ｂの先端部に形成されている。第１駆動側接続部２４ｄは、横方向Ｘにおいて、第１駆動側配線部２４ａよりも第２基板１２の第３基板側面１２ｃ側に位置している。第１駆動側接続部２４ｄは、縦方向Ｙに延びている。縦方向Ｙにおいて、第１駆動側接続部２４ｄは、第１搭載層１３Ｂの層間接続部１３ｆと隣り合うように配置されている。第１駆動側接続部２４ｄの幅寸法（第１駆動側接続部２４ｄの横方向Ｘの寸法）は、第１駆動側迂回部２４ｂの幅寸法（第１駆動側迂回部２４ｂの縦方向Ｙの寸法）よりも大きい。第１駆動側接続部２４ｄは、縦方向Ｙにおける第１駆動側接続部２４ｄのうちの第１搭載層１３Ｂ側の端縁が縦方向Ｙにおける第１駆動側配線部２４ａのうちの第１搭載層１３Ｂ側の端縁と縦方向Ｙに揃った状態で横方向Ｘにおいて第１駆動側配線部２４ａから離間して配置されている。
【0096】
第１制御層２２は、横方向Ｘに沿って延びている。平面視における第１制御層２２の形状は、細帯状である。本実施形態では、第１制御層２２の幅寸法（第１制御層２２の縦方向Ｙの寸法）は、第１駆動層２４における第１駆動側配線部２４ａの幅寸法（第１駆動側配線部２４ａの縦方向Ｙの寸法）と等しい。また、第１制御層２２の幅寸法は、第１駆動層２４における第１駆動側迂回部２４ｂの幅寸法（第１駆動側迂回部２４ｂの縦方向Ｙの寸法）と等しい。
【0097】
ここで、第１制御層２２の縦方向Ｙの寸法と第１駆動層２４における第１駆動側配線部２４ａの縦方向Ｙの寸法との差が例えば第１駆動層２４における第１駆動側配線部２４ａの縦方向Ｙの寸法の５％以内であれば、第１制御層２２の幅寸法が第１駆動層２４における第１駆動側配線部２４ａの幅寸法と等しいといえる。また、第１制御層２２の縦方向Ｙの寸法と第１駆動層２４における第１駆動側迂回部２４ｂの縦方向Ｙの寸法との差が例えば第１駆動層２４における第１駆動側迂回部２４ｂの縦方向Ｙの寸法の５％以内であれば、第１制御層２２の幅寸法が第１駆動層２４における第１駆動側迂回部２４ｂの幅寸法と等しいといえる。
【0098】
第１制御層２２の横方向Ｘの長さは、第１駆動層２４における第１駆動側配線部２４ａの横方向Ｘの長さよりも僅かに短い。縦方向Ｙからみて、横方向Ｘにおける第１制御層２２のうちの第２基板１２の第３基板側面１２ｃ側の端部は、第１駆動層２４の第１駆動側配線部２４ａの端部２４ｅと揃っている。横方向Ｘからみて、第１制御層２２は、第１駆動層２４の第１駆動側接続部２４ｄと重なっている。
【0099】
第１制御層２２には、第２基板１２の複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１制御側接続部材３２Ａが接続されている。複数の第１制御側接続部材３２Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａのうちの最も第２基板１２の第４基板側面１２ｄ寄りに配置された第１パワー半導体素子４０Ａｄ以外の４個の第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。第１パワー半導体素子４０Ａｄのゲート電極４３が第１制御層２２よりも第２基板１２の第４基板側面１２ｄ側に配置されているため、第１パワー半導体素子４０Ａｄに接続された第１制御側接続部材３２Ａは、第２基板１２の第１基板側面１２ａに向かうにつれて第３基板側面１２ｃ側に向けて斜めに延びている。
【0100】
図１４～図１６に示すように、第１制御側接続部２１ｄには、第１制御端子側接続部材３５Ａ及び第１制御層接続部材９３Ａがそれぞれ接続されている。より詳細には、第１制御端子側接続部材３５Ａは、縦方向Ｙにおける第１制御側接続部２１ｄのうちの第１基板１１の第１基板側面１１ａ側の端部に接続されている。
【0101】
第１制御層接続部材９３Ａは、縦方向Ｙにおける第１制御側接続部２１ｄのうちの第１駆動層２３側の端部に接続されている。また第１制御層接続部材９３Ａは、横方向Ｘにおける第１制御層２２のうちの第２基板１２の第３基板側面１２ｃ側の端部に接続されている。平面視において、第１制御層接続部材９３Ａは、横方向Ｘに沿って延びている。図１６からわかるとおり、第１制御層接続部材９３Ａは、第１駆動層２４の第１駆動側接続部２４ｄを横方向Ｘに跨ぐように形成されている。
【0102】
第１駆動側接続部２４ｄには、第１検出端子側接続部材３６Ａ及び第１駆動層接続部材９４Ａがそれぞれ接続されている。より詳細には、第１検出端子側接続部材３６Ａは、縦方向Ｙにおける第１駆動側接続部２４ｄのうちの第２基板１２の第１基板側面１２ａ側の端部に接続されている。
【0103】
横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第４基板側面１１ｄ側の端部には、第１駆動層接続部材９４Ａが接続されている。第１駆動層接続部材９４Ａは、縦方向Ｙにおける第１駆動側接続部２４ｄのうちの第１搭載層１３Ｂ側の端部に接続されている。平面視において、第１駆動層接続部材９４Ａは、横方向Ｘに沿って延びている。
【0104】
図１７に示すように、ケース８０の側壁８１Ｂは、縦方向Ｙにおいて第２制御層２６及び第２駆動層２７と隣り合うように設けられている。このため、側壁８１Ｂに設けられた第２制御端子５３Ｂ及び第２検出端子５４Ｂはそれぞれ、縦方向Ｙにおいて第２制御層２６及び第２駆動層２７と隣り合うように配置されている。
【0105】
より詳細には、第２制御端子５３Ｂ及び第２検出端子５４Ｂはそれぞれ、第２制御層２６よりも第１基板１１側に配置されており、縦方向Ｙにおいて第２駆動層２７と隣り合うように配置されている。縦方向Ｙからみて、第２制御端子５３Ｂ及び第２検出端子５４Ｂはそれぞれ、第１基板１１と重なるように配置されている。第２制御端子５３Ｂ及び第２検出端子５４Ｂは、横方向Ｘにおいて隣り合うように配置されている。第２制御端子５３Ｂ及び第２検出端子５４Ｂは、横方向Ｘにおいて第１基板１１の第４基板側面１１ｄ寄りに配置されている。横方向Ｘにおいて、第２検出端子５４Ｂは、第２制御端子５３Ｂよりも端子台座８２Ａ側に配置されている。第２制御端子５３Ｂと第２制御層２６とは、接続部材３０として第２制御端子側接続部材３５Ｂによって接続されている。第２検出端子５４Ｂと第２駆動層２７とは、接続部材３０として第２検出端子側接続部材３６Ｂによって接続されている。
【0106】
このように、第２制御層２５が第２制御層接続部材９３Ｂを介して第２制御層２６と電気的に接続されているため、第１基板１１の各第２パワー半導体素子４０Ｂのゲート電極４３は、第２制御側接続部材３２Ｂ、第２制御層２５、第２制御層接続部材９３Ｂ、第２制御層２６、及び第２制御端子側接続部材３５Ｂを介して第２制御端子５３Ｂに電気的に接続されている。第２基板１２の各第２パワー半導体素子４０Ｂのゲート電極４３は、第２制御側接続部材３２Ｂ、第２制御層２６、及び第２制御端子側接続部材３５Ｂを介して第１制御端子５３Ａに電気的に接続されている。
【0107】
また、第１基板１１の各第２パワー半導体素子４０Ｂのソース電極４２は、第２駆動側接続部材３３Ｂ、第２駆動層２７、及び第２検出端子側接続部材３６Ｂを介して第２検出端子５４Ｂに電気的に接続されている。また、第２駆動層２８が第２駆動層接続部材９４Ｂを介して第２駆動層２７と電気的に接続されているため、第２基板１２の各第２パワー半導体素子４０Ｂのソース電極４２は、第２駆動側接続部材３３Ｂ、第２駆動層２７、第２駆動層接続部材９４Ｂ、第２駆動層２８、及び第２検出端子側接続部材３６Ｂを介して第２検出端子５４Ｂに電気的に接続されている。
【0108】
図１８に示すように、第２駆動層２７は、第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、第２駆動側連結部２７ｃ、及び第２駆動側接続部２７ｄを有する。本実施形態では、第２駆動層２７は、第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、第２駆動側連結部２７ｃ、及び第２駆動側接続部２７ｄが一体に形成された単一部材である。第２駆動層２７は、例えば銅箔からなる。平面視における第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、及び第２駆動側連結部２７ｃのそれぞれの形状は、細帯状である。
【0109】
第２駆動側配線部２７ａは、横方向Ｘに沿って延びている。縦方向Ｙにおいて、第２駆動側配線部２７ａは、導電層１５Ａと隣り合うように配置されている。横方向Ｘにおける第２駆動側配線部２７ａのうちの第１基板１１の第４基板側面１１ｄ側の端部２７ｅは、横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂのうちの最も第４基板側面１１ｄ側の第２パワー半導体素子４０Ｂａよりも第１基板１１の第４基板側面１１ｄ側に位置している。縦方向Ｙからみて、第２駆動側配線部２７ａは、第１基板１１に配置された全ての第２パワー半導体素子４０Ｂと重なるように横方向Ｘに延びている。
【0110】
第２駆動側配線部２７ａには、複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２駆動側接続部材３３Ｂが接続されている。複数の第２駆動側接続部材３３Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂはそれぞれ、平面視において縦方向Ｙに沿って延びている。
【0111】
第２駆動側迂回部２７ｂは、縦方向Ｙにおいて第２駆動側配線部２７ａと離間して配置されている。第２駆動側迂回部２７ｂは、縦方向Ｙにおいて、第２制御層２５に対して第２駆動側配線部２７ａ側とは反対側に配置されている。第２駆動側迂回部２７ｂは、縦方向Ｙにおいて、第２制御層２５よりも第１基板１１の第２基板側面１１ｂ側に配置されている。縦方向Ｙにおいて、第２駆動側迂回部２７ｂは、第１基板１１の第２基板側面１１ｂと隣り合うように配置されている。第２駆動側迂回部２７ｂは、横方向Ｘに沿って延びている。第２駆動側迂回部２７ｂの横方向Ｘの長さは、第２駆動側配線部２７ａの横方向Ｘの長さよりも僅かに長い。図１８から分かるとおり、第２駆動側迂回部２７ｂには、第２駆動側接続部材３３Ｂが接続されていない。すなわち、第２駆動側接続部材３３Ｂは、第２駆動側迂回部２７ｂに電気的には接続されているが、物理的に接触していない。
【0112】
第２駆動側連結部２７ｃは、第２駆動側配線部２７ａと第２駆動側迂回部２７ｂとを連結している。より詳細には、第２駆動側連結部２７ｃは、横方向Ｘにおける第２駆動側配線部２７ａのうちの第１基板１１の第３基板側面１１ｃ側の端部と、横方向Ｘにおける第２駆動側迂回部２７ｂのうちの第３基板側面１１ｃ側の端部とを連結している。第２駆動側連結部２７ｃは、縦方向Ｙに延びている。縦方向Ｙからみて、第２駆動側連結部２７ｃは、第２パワー半導体素子４０Ｂのうちの最も第３基板側面１１ｃ側の第２パワー半導体素子４０Ｂｂのうちの横方向Ｘにおける第１基板１１の第３基板側面１１ｃ側の端部と重なるように配置されている。
【0113】
第２駆動側接続部２７ｄは、第２駆動側迂回部２７ｂの先端部に形成されている。第２駆動側接続部２７ｄは、横方向Ｘにおいて、第２駆動側配線部２７ａよりも第１基板１１の第４基板側面１１ｄ側に位置している。第２駆動側接続部２７ｄは、縦方向Ｙに延びている。第２駆動側接続部２７ｄの幅寸法（第２駆動側接続部２７ｄの横方向Ｘの寸法）は、第２駆動側迂回部２７ｂの幅寸法（第２駆動側迂回部２７ｂの縦方向Ｙの寸法）よりも大きい。第２駆動側接続部２７ｄは、縦方向Ｙにおける第２駆動側接続部２７ｄのうちの導電層１５Ａ側の端縁が縦方向Ｙにおける第２駆動側配線部２７ａのうちの導電層１５Ａ側の端縁と縦方向Ｙに揃った状態で横方向Ｘにおいて第２駆動側配線部２７ａから離間して配置されている。
【0114】
第２制御層２５は、横方向Ｘに沿って延びている。平面視における第２制御層２５の形状は、細帯状である。本実施形態では、第２制御層２５の幅寸法（第２制御層２５の縦方向Ｙの寸法）は、第２駆動層２７における第２駆動側配線部２７ａの幅寸法（第２駆動側配線部２７ａの縦方向Ｙの寸法）と等しい。また、第２制御層２５の幅寸法は、第２駆動層２７における第２駆動側迂回部２７ｂの幅寸法（第２駆動側迂回部２７ｂの縦方向Ｙの寸法）と等しい。
【0115】
ここで、第２制御層２５の縦方向Ｙの寸法と第２駆動層２７における第２駆動側配線部２７ａの縦方向Ｙの寸法との差が例えば第２駆動層２７における第２駆動側配線部２７ａの縦方向Ｙの寸法の５％以内であれば、第２制御層２５の幅寸法が第２駆動層２７における第２駆動側配線部２７ａの幅寸法と等しいといえる。また、第２制御層２５の縦方向Ｙの寸法と第２駆動層２７における第２駆動側迂回部２７ｂの縦方向Ｙの寸法との差が例えば第２駆動層２７における第２駆動側迂回部２７ｂの縦方向Ｙの寸法の５％以内であれば、第２制御層２５の幅寸法が第２駆動層２７における第２駆動側迂回部２７ｂの幅寸法と等しいといえる。
【0116】
第２制御層２５の横方向Ｘの長さは、第２駆動層２７における第２駆動側配線部２７ａの横方向Ｘの長さよりも僅かに短い。縦方向Ｙからみて、横方向Ｘにおける第２制御層２５のうちの第１基板１１の第４基板側面１１ｄ側の端部２５ｘは、第２駆動層２７の第２駆動側配線部２７ａの端部２７ｅと揃っている。
【0117】
第２制御層２５には、複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２制御側接続部材３２Ｂが接続されている。複数の第２制御側接続部材３２Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂはそれぞれ、平面視において縦方向Ｙに沿って延びている。横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第４基板側面１１ｄ側の端部には、第１駆動層接続部材９４Ａが接続されている。
【0118】
図１９に示すように、第２制御層２６は、第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、第２制御側連結部２６ｃ、及び第２制御側接続部２６ｄを有する。本実施形態では、第２制御層２６は、第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、第２制御側連結部２６ｃ、及び第２制御側接続部２６ｄが一体に形成された単一部材である。第２制御層２６は、例えば銅箔からなる。平面視における第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、及び第２制御側連結部２６ｃのそれぞれの形状は、細帯状である。
【0119】
第２制御側配線部２６ａは、横方向Ｘに沿って延びている。横方向Ｘにおける第２制御側配線部２６ａのうちの第２基板１２の第３基板側面１２ｃ側の端部２６ｅは、横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂのうちの最も第３基板側面１２ｃ側の第２パワー半導体素子４０Ｂｃよりも第２基板１２の第３基板側面１２ｃ側に位置している。
【0120】
第２制御側配線部２６ａには、複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２制御側接続部材３２Ｂが接続されている。複数の第２制御側接続部材３２Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂはそれぞれ、平面視において縦方向Ｙに沿って延びている。
【0121】
第２制御側迂回部２６ｂは、縦方向Ｙにおいて第２制御側配線部２６ａと離間して配置されている。第２制御側迂回部２６ｂは、縦方向Ｙにおいて、第２制御側配線部２６ａに対して第２駆動層２８側とは反対側に配置されている。第２制御側迂回部２６ｂは、縦方向Ｙにおいて第２基板１２の第２基板側面１２ｂと隣り合うように配置されている。第２制御側迂回部２６ｂは、横方向Ｘに沿って延びている。第２制御側迂回部２６ｂの横方向Ｘの長さは、第２制御側配線部２６ａの横方向Ｘの長さよりも僅かに長い。図１９から分かるとおり、第２制御側迂回部２６ｂには、第２制御側接続部材３２Ｂが接続されていない。すなわち、第２制御側接続部材３２Ｂは、第２制御側迂回部２６ｂに電気的には接続されているが、物理的に接触していない。
【0122】
第２制御側連結部２６ｃは、第２制御側配線部２６ａと第２制御側迂回部２６ｂとを連結している。より詳細には、第２制御側連結部２６ｃは、横方向Ｘにおける第２制御側配線部２６ａのうちの第２基板１２の第４基板側面１２ｄ側の端部と、横方向Ｘにおける第２制御側迂回部２６ｂのうちの第４基板側面１２ｄ側の端部とを連結している。第２制御側連結部２６ｃは、縦方向Ｙに延びている。横方向Ｘにおいて、第２制御側連結部２６ｃは、第２搭載層１４Ｂの端子側接続部１４ｄと隣り合うように配置されている。縦方向Ｙからみて、第２制御側連結部２６ｃは、複数の第２パワー半導体素子４０Ｂのうちの横方向Ｘにおける最も第２基板１２の第４基板側面１２ｄ側の第２パワー半導体素子４０Ｂｄと重なるように配置されている。
【0123】
第２制御側接続部２６ｄは、第２制御側迂回部２６ｂの先端部に形成されている。第２制御側接続部２６ｄは、横方向Ｘにおいて、第２制御側配線部２６ａよりも第２基板１２の第３基板側面１２ｃ側に位置している。第２制御側接続部２６ｄは、縦方向Ｙに延びている。縦方向Ｙにおいて、第２制御側接続部２６ｄは、第２駆動層２８と隣り合うように配置されている。第２制御側接続部２６ｄの幅寸法（第２制御側接続部２６ｄの横方向Ｘの寸法）は、第２制御側迂回部２６ｂの幅寸法（第２制御側迂回部２６ｂの縦方向Ｙの寸法）よりも大きい。第２制御側接続部２６ｄは、縦方向Ｙにおける第２制御側接続部２６ｄのうちの第２駆動層２８側の端縁が縦方向Ｙにおける第２制御側配線部２６ａのうちの第２駆動層２８側の端縁と縦方向Ｙに揃った状態で横方向Ｘにおいて第２制御側配線部２６ａから離間して配置されている。
【0124】
第２駆動層２８は、横方向Ｘに沿って延びている。平面視における第２駆動層２８の形状は、細帯状である。本実施形態では、第２駆動層２８の幅寸法（第２駆動層２８の縦方向Ｙの寸法）は、第２制御層２６における第２制御側配線部２６ａの幅寸法（第２制御側配線部２６ａの縦方向Ｙの寸法）と等しい。また、第２駆動層２８の幅寸法は、第２制御層２６における第２制御側迂回部２６ｂの幅寸法（第２制御側迂回部２６ｂの縦方向Ｙの寸法）と等しい。
【0125】
ここで、第２駆動層２８の縦方向Ｙの寸法と第２制御層２６における第２制御側配線部２６ａの縦方向Ｙの寸法との差が例えば第２制御層２６における第２制御側配線部２６ａの縦方向Ｙの寸法の５％以内であれば、第２駆動層２８の幅寸法が第２制御層２６における第２制御側配線部２６ａの幅寸法と等しいといえる。また、第２駆動層２８の縦方向Ｙの寸法と第２制御層２６における第２制御側迂回部２６ｂの縦方向Ｙの寸法との差が例えば第２制御層２６における第２制御側迂回部２６ｂの縦方向Ｙの寸法の５％以内であれば、第２駆動層２８の幅寸法が第２制御層２６における第２制御側迂回部２６ｂの幅寸法と等しいといえる。
【0126】
第２駆動層２８の横方向Ｘの長さは、第２制御層２６における第２制御側配線部２６ａの横方向Ｘの長さよりも長い。縦方向Ｙからみて、横方向Ｘにおける第２駆動層２８のうちの第２基板１２の第４基板側面１２ｄ側の端部は、第２制御層２６の第２制御側連結部２６ｃと揃っている。縦方向Ｙからみて、横方向Ｘにおける第２駆動層２８のうちの第２基板１２の第３基板側面１２ｃ側の端部は、第２制御層２６の第２制御側接続部２６ｄと揃っている。
【0127】
第２駆動層２８には、第２基板１２の複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２駆動側接続部材３３Ｂが接続されている。複数の第２駆動側接続部材３３Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂは、平面視において縦方向Ｙに沿って延びている。
【0128】
図１７～図１９に示すように、第２駆動側迂回部２７ｂには、第２検出端子側接続部材３６Ｂが接続されている。より詳細には、第２検出端子側接続部材３６Ｂは、第２駆動側迂回部２７ｂのうちの第２駆動側接続部２７ｄ側の端部に接続されている。
【0129】
第２駆動側接続部２７ｄには、第２駆動層接続部材９４Ｂがそれぞれ接続されている。より詳細には、第２駆動層接続部材９４Ｂは、縦方向Ｙにおける第２駆動側接続部２７ｄのうちの導電層１５Ａ側の端部に接続されている。また、第２駆動層接続部材９４Ｂは、横方向Ｘにおける第２駆動層２８のうちの第２基板１２の第３基板側面１２ｃ側の端部に接続されている。平面視において、第２駆動層接続部材９４Ｂは、横方向Ｘに沿って延びている。
【0130】
第２制御層２５のうちの第１基板１１の第４基板側面１１ｄ側の端部２５ｘには、第２制御層接続部材９３Ｂが接続されている。また、第２制御層接続部材９３Ｂは、第２制御層２６の第２制御側接続部２６ｄに接続されている。第２制御層接続部材９３Ｂは、縦方向Ｙにおける第２制御側接続部２６ｄのうちの第２駆動層２８側の端部に接続されている。平面視において、第２制御層接続部材９３Ｂは、横方向Ｘに沿って延びている。また、図１８に示すとおり、第２制御層接続部材９３Ｂは、第２駆動層２７の第２駆動側接続部２７ｄを横方向Ｘに跨ぐように形成されている。
【0131】
第２制御側接続部２６ｄには、第２制御端子側接続部材３５Ｂが接続されている。より詳細には、第２制御端子側接続部材３５Ｂは、縦方向Ｙにおける第２制御側接続部２６ｄのうちの第２基板１２の第２基板側面１２ｂ側の端部に接続されている。
【0132】
図１１～図１９に示すように、各制御側接続部材３２Ａ，３２Ｂ、各駆動側接続部材３３Ａ，３３Ｂ、電源電流検出側接続部材３４、各制御端子側接続部材３５Ａ，３５Ｂ、各検出端子側接続部材３６Ａ，３６Ｂ、サーミスタ側接続部材３７、各制御層接続部材９３Ａ，９３Ｂ、及び各駆動層接続部材９４Ａ，９４Ｂはそれぞれ、Ａｕ（金）、Ａｕ合金、Ａｌ、Ａｌ合金、Ｃｕ、又はＣｕ合金からなるワイヤである。
【0133】
（導電経路）
次に、各パワー半導体素子４０Ａ，４０Ｂと各制御端子５３Ａ，５３Ｂとの間の第１導電経路である制御側導電経路と、各パワー半導体素子４０Ａ，４０Ｂと各検出端子５４Ａ，５４Ｂとの間の第２導電経路である駆動側導電経路とについて説明する。
次に、各パワー半導体素子４０Ａ，４０Ｂと各制御端子５３Ａ，５３Ｂとの間の第１導電経路である制御側導電経路と、各パワー半導体素子４０Ａ，４０Ｂと各検出端子５４Ａ，５４Ｂとの間の第２導電経路である駆動側導電経路とについて説明する。
【0134】
図１４に示すように、第１基板１１の複数の第１パワー半導体素子４０Ａのゲート電極４３から第１制御端子５３Ａまでの第１制御側導電経路は、第１制御側接続部材３２Ａ、第１制御層２１、及び第１制御端子側接続部材３５Ａによって構成されている。このため、第１基板１１の複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路は、第１パワー半導体素子４０Ａｂから第１パワー半導体素子４０Ａａに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａａ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｂのそれぞれに関する第１制御側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａａの第１制御側導電経路である第１端制御側導電経路の長さが最も長く、第１パワー半導体素子４０Ａｂの第１制御側導電経路である第２端制御側導電経路の長さが最も短い。
【0135】
第１基板１１の複数の第１パワー半導体素子４０Ａのソース電極４２から第１検出端子５４Ａまでの第１駆動側導電経路は、第１駆動側接続部材３３Ａ、第１駆動層２３、第１駆動層接続部材９４Ａ、第１駆動層２４の第１駆動側接続部２４ｄ、及び第１検出端子側接続部材３６Ａによって構成されている。このため、第１基板１１の複数の第１パワー半導体素子４０Ａに関する第１駆動側導電経路は、第１パワー半導体素子４０Ａａから第１パワー半導体素子４０Ａｂに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａａ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｂのそれぞれに関する第１駆動側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａａの第１駆動側導電経路である第１端駆動側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｂの第１駆動側導電経路である第２端駆動側導電経路の長さが最も長い。
【0136】
第２基板１２の複数の第１パワー半導体素子４０Ａのゲート電極４３から第１制御端子５３Ａまでの第１制御側導電経路は、第１制御側接続部材３２Ａ、第１制御層２２、第１制御層接続部材９３Ａ、第１制御層２１の第１制御側接続部２１ｄ、及び第１制御端子側接続部材３５Ａによって構成されている。このため、第２基板１２の複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路は、第１パワー半導体素子４０Ａｃから第１パワー半導体素子４０Ａｄに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａｃ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｄのそれぞれに関する第１制御側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａｃの第１制御側導電経路である第１端制御側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｄの第１制御側導電経路である第２端制御側導電経路の長さが最も長い。
【0137】
第２基板１２の複数の第１パワー半導体素子４０Ａのソース電極４２から第１検出端子５４Ａまでの第１駆動側導電経路は、第１駆動側接続部材３３Ａ、第１駆動層２４、及び第１検出端子側接続部材３６Ａによって構成されている。このため、第２基板１２の複数の第１パワー半導体素子４０Ａに関する第１駆動側導電経路は、第１パワー半導体素子４０Ａｄから第１パワー半導体素子４０Ａｃに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａｃ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｄのそれぞれに関する第１駆動側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａｃの第１駆動側導電経路である第１端駆動側導電経路の長さが最も長く、第１パワー半導体素子４０Ａｄの第１駆動側導電経路である第２端駆動側導電経路の長さが最も短い。
【0138】
このように、本実施形態では、第１制御側導電経路の長さと第１駆動側導電経路の長さの合計の長さの複数の第１パワー半導体素子４０Ａの間でのばらつきを低減するように、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂがそれぞれ形成されている。すなわち、本実施形態のパワーモジュール１Ａは、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂによって、第１導電経路の一例である第１制御側導電経路の長さと、第２導電経路の一例である第１駆動側導電経路の長さとの和が複数の第１パワー半導体素子４０Ａの間で互いに近づくように構成されている。
【0139】
また、本実施形態では、第１端制御側導電経路の長さと第１端駆動側導電経路の長さとの合計の長さと、第２端制御側導電経路の長さと第２端駆動側導電経路の長さとの合計の長さとのばらつきを低減するように、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂがそれぞれ形成されている。
【0140】
なお、第１端制御側導電経路の長さと第１端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第１和の一例である。また、第２端制御側導電経路の長さと第２端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第２和の一例である。このため、本実施形態のパワーモジュール１Ａは、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂによって、第１和と第２和とが互いに近づくように構成されている。
【0141】
図１７に示すように、第１基板１１の複数の第２パワー半導体素子４０Ｂのゲート電極４３から第２制御端子５３Ｂまでの第２制御側導電経路は、第２制御側接続部材３２Ｂ、第２制御層２５、第２制御層接続部材９３Ｂ、第２制御層２６の第２制御側接続部２６ｄ、及び第２制御端子側接続部材３５Ｂによって構成されている。このため、第１基板１１の複数の第２パワー半導体素子４０Ｂに関する第３導電経路の一例である第２制御側導電経路は、第２パワー半導体素子４０Ｂａから第２パワー半導体素子４０Ｂｂに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂａ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｂのそれぞれに関する第２制御側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂａの第２制御側導電経路である第３端制御側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｂの第２制御側導電経路である第４端制御側導電経路の長さが最も長い。
【0142】
第１基板１１の複数の第２パワー半導体素子４０Ｂのソース電極４２から第２検出端子５４Ｂまでの第２駆動側導電経路は、第２駆動側接続部材３３Ｂ、第２駆動層２７、及び第２検出端子側接続部材３６Ｂによって構成されている。このため、第１基板１１の複数の第２パワー半導体素子４０Ｂに関する第４導電経路の一例である第２駆動側導電経路は、第２パワー半導体素子４０Ｂｂから第２パワー半導体素子４０Ｂａに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂａ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｂのそれぞれに関する第２駆動側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂａの第２駆動側導電経路である第３端駆動側導電経路の長さが最も長く、第２パワー半導体素子４０Ｂｂの第２駆動側導電経路である第４端駆動側導電経路の長さが最も短い。
【0143】
第２基板１２の複数の第２パワー半導体素子４０Ｂのゲート電極４３から第２制御端子５３Ｂまでの第２制御側導電経路は、第２制御側接続部材３２Ｂ、第２制御層２６、及び第２制御端子側接続部材３５Ｂによって構成されている。このため、第２基板１２の複数の第２パワー半導体素子４０Ｂに関する第３導電経路の一例である第２制御側導電経路は、第２パワー半導体素子４０Ｂｄから第２パワー半導体素子４０Ｂｃに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂｃ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｄのそれぞれに関する第２制御側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂｃの第２制御側導電経路である第３端制御側導電経路の長さが最も長く、第２パワー半導体素子４０Ｂｄの第２制御側導電経路である第４端制御側導電経路の長さが最も短い。
【0144】
第２基板１２の複数の第２パワー半導体素子４０Ｂのソース電極４２から第２検出端子５４Ｂまでの第２駆動側導電経路は、第２駆動側接続部材３３Ｂ，第２駆動層２８、第２駆動層接続部材９４Ｂ、第２駆動層２７の第２駆動側接続部２７ｄ、及び第２検出端子側接続部材３６Ｂによって構成されている。このため、第２基板１２の複数の第２パワー半導体素子４０Ｂに関する第４導電経路の一例である第２駆動側導電経路は、第２パワー半導体素子４０Ｂｃから第２パワー半導体素子４０Ｂｄに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂｃ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｄのそれぞれに関する第２駆動側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂｃの第２駆動側導電経路である第３端駆動側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｄの第２駆動側導電経路である第４端駆動側導電経路の長さが最も長い。
【0145】
このように、本実施形態では、第２制御側導電経路の長さと第２駆動側導電経路の長さの合計の長さの複数の第２パワー半導体素子４０Ｂの間でのばらつきを低減するように、第２制御側迂回部２６ｂ及び第２駆動側迂回部２７ｂがそれぞれ形成されている。すなわち、本実施形態のパワーモジュール１Ａは、第２制御側迂回部２６ｂ及び第２駆動側迂回部２７ｂによって、第３導電経路の一例である第２制御側導電経路の長さと、第４導電経路の一例である第２駆動側導電経路の長さとの和が複数の第２パワー半導体素子４０Ｂの間で互いに近づくように構成されている。
【0146】
また、本実施形態では、第３端制御側導電経路の長さと第３端駆動側導電経路の長さとの合計の長さと、第４端制御側導電経路の長さと第４端駆動側導電経路の長さとの合計の長さとのばらつきを低減するように、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂがそれぞれ形成されている。
【0147】
なお、第３端制御側導電経路の長さと第３端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第３和の一例である。また、第４端制御側導電経路の長さと第４端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第４和の一例である。このため、本実施形態のパワーモジュール１Ａは、第２制御側迂回部２６ｂ及び第２駆動側迂回部２７ｂによって、第３和と第４和とが近づくように構成されている。
【0148】
（作用）
本実施形態のパワーモジュール１Ａの作用について説明する。なお、図２０は、比較例のパワーモジュール１Ｘの内部構造を示している。図２０では、便宜上、ケース８０を省略して示している。以下では、まず、比較例のパワーモジュール１Ｘの構成について説明する。
本実施形態のパワーモジュール１Ａの作用について説明する。なお、図２０は、比較例のパワーモジュール１Ｘの内部構造を示している。図２０では、便宜上、ケース８０を省略して示している。以下では、まず、比較例のパワーモジュール１Ｘの構成について説明する。
【0149】
図２０に示すように、パワーモジュール１Ｘは、本実施形態のパワーモジュール１Ａと比較して、各制御層及び各駆動層の構成が異なる。便宜上、パワーモジュール１Ｘでは、パワーモジュール１Ａの各制御層２１，２２，２５，２６、及び各駆動層２３，２４，２７，２８と対応する各制御層及び各駆動層について符号の後に「Ｘ」を付す。
【0150】
図２１に示すように、第１制御層２１Ｘ及び第１駆動層２３Ｘは、縦方向Ｙに離間して配置されている。第１駆動層２３Ｘは、第１制御層２１Ｘに対して第１搭載層１３Ａ側に配置されている。第１制御層２１Ｘ及び第１駆動層２３Ｘはともに、横方向Ｘに延びている。第１制御層２１Ｘと第１制御端子５３Ａとは、第１制御端子側接続部材３５Ａによって電気的に接続されている。第１制御層２１Ｘと、第１基板１１の複数の第１パワー半導体素子４０Ａのゲート電極４３のそれぞれとは、第１制御側接続部材３２Ａによって電気的に接続されている。第１駆動層２３Ｘと、第１基板１１の複数の第１パワー半導体素子４０Ａのソース電極４２のそれぞれとは、第１駆動側接続部材３３Ａによって電気的に接続されている。
【0151】
第１制御層２２Ｘ及び第１駆動層２４Ｘは、縦方向Ｙに離間して配置されている。第１駆動層２４Ｘは、第１制御層２２Ｘに対して第１搭載層１３Ｂ側に配置されている。第１制御層２２Ｘ及び第１駆動層２４Ｘはともに、横方向Ｘに延びている。第１制御層２２Ｘと第１制御層２１Ｘとは、第１制御層接続部材９３Ａによって電気的に接続されている。第１駆動層２４Ｘと第１駆動層２３Ｘとは、第１駆動層接続部材９４Ａによって電気的に接続されている。第１駆動層２４Ｘと第１検出端子５４Ａとは、第１検出端子側接続部材３６Ａによって電気的に接続されている。第１制御層２２Ｘと、第２基板１２の複数の第１パワー半導体素子４０Ａのゲート電極４３のそれぞれとは、第１制御側接続部材３２Ａによって電気的に接続されている。第１駆動層２４Ｘと、第２基板１２の複数の第１パワー半導体素子４０Ａのソース電極４２のそれぞれとは、第１駆動側接続部材３３Ａによって電気的に接続されている。
【0152】
第１基板１１の複数の第１パワー半導体素子４０Ａのゲート電極４３から第１制御端子５３Ａまでの第１制御側導電経路は、第１制御側接続部材３２Ａ、第１制御層２１Ｘ、及び第１制御端子側接続部材３５Ａによって構成されている。このため、第１基板１１の複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路は、第１パワー半導体素子４０Ａａから第１パワー半導体素子４０Ａｂに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａａ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｂのそれぞれに関する第１制御側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａａの第１制御側導電経路である第１端制御側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｂの第１制御側導電経路である第２端制御側導電経路の長さが最も長い。
【0153】
第１基板１１の複数の第１パワー半導体素子４０Ａのソース電極４２から第１検出端子５４Ａまでの第１駆動側導電経路は、第１駆動側接続部材３３Ａ、第１駆動層２３Ｘ、第１駆動層接続部材９４Ａ、第１駆動層２４Ｘ、及び第１検出端子側接続部材３６Ａによって構成されている。このため、第１基板１１の複数の第１パワー半導体素子４０Ａに関する第１駆動側導電経路は、第１パワー半導体素子４０Ａａから第１パワー半導体素子４０Ａｂに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａａ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｂのそれぞれに関する第１駆動側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａａの第１駆動側導電経路である第１端駆動側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｂの第１駆動側導電経路である第２端駆動側導電経路の長さが最も長い。
【0154】
第２基板１２の複数の第１パワー半導体素子４０Ａのゲート電極４３から第１制御端子５３Ａまでの第１制御側導電経路は、第１制御側接続部材３２Ａ、第１制御層２２Ｘ、第１制御層接続部材９３Ａ、第１制御層２１Ｘ、及び第１制御端子側接続部材３５Ａによって構成されている。このため、第２基板１２の複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路は、第１パワー半導体素子４０Ａｃから第１パワー半導体素子４０Ａｄに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａｃ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｄのそれぞれに関する第１制御側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａｃの第１制御側導電経路である第１端制御側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｄの第１制御側導電経路である第２端制御側導電経路の長さが最も長い。
【0155】
第２基板１２の複数の第１パワー半導体素子４０Ａのソース電極４２から第１検出端子５４Ａまでの第１駆動側導電経路は、第１駆動側接続部材３３Ａ、第１駆動層２４Ｘ、及び第１検出端子側接続部材３６Ａによって構成されている。このため、第２基板１２の複数の第１パワー半導体素子４０Ａに関する第１駆動側導電経路は、第１パワー半導体素子４０Ａｃから第１パワー半導体素子４０Ａｄに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａｃ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｄのそれぞれに関する第１駆動側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａｃの第１駆動側導電経路である第１端駆動側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｄの第１駆動側導電経路である第２端駆動側導電経路の長さが最も長い。
【0156】
このように、パワーモジュール１Ｘにおいては、第１基板１１の複数の第１パワー半導体素子４０Ａの第１制御側導電経路と第１駆動側導電経路とがともに、第１パワー半導体素子４０Ａａから第１パワー半導体素子４０Ａｂに向かうにつれて順に長くなるため、第１基板１１の複数の第１パワー半導体素子４０Ａにおける第１制御側導電経路と第１駆動側導電経路との合計のばらつきが大きい。特に、第１パワー半導体素子４０Ａａの第１制御側導電経路の長さが最も短く、かつ第１パワー半導体素子４０Ａａの第１駆動側導電経路の長さが最も短い。第１パワー半導体素子４０Ａｂの第１制御側導電経路の長さが最も長く、かつ第１パワー半導体素子４０Ａｂの第１駆動側導電経路の長さが最も長い。このため、第１パワー半導体素子４０Ａａにおける第１制御側導電経路の長さと第１駆動側導電経路の長さとの和と、第１パワー半導体素子４０Ａｂにおける第１制御側導電経路の長さと第１駆動側導電経路の長さとの和とのばらつきが大きい。
【0157】
また、第２基板１２の複数の第１パワー半導体素子４０Ａの第１制御側導電経路と第１駆動側導電経路とがともに、第１パワー半導体素子４０Ａｃから第１パワー半導体素子４０Ａｄに向かうにつれて順に長くなるため、第２基板１２の複数の第１パワー半導体素子４０Ａにおける第１制御側導電経路と第１駆動側導電経路との合計のばらつきが大きい。特に、第１パワー半導体素子４０Ａｃの第１制御側導電経路の長さが最も短く、かつ第１パワー半導体素子４０Ａｃの第１駆動側導電経路の長さが最も短い。第１パワー半導体素子４０Ａｄの第１制御側導電経路の長さが最も長く、かつ第１パワー半導体素子４０Ａｄの第１駆動側導電経路の長さが最も長い。このため、第１パワー半導体素子４０Ａｃにおける第１制御側導電経路の長さと第１駆動側導電経路の長さとの和と、第１パワー半導体素子４０Ａｄにおける第１制御側導電経路の長さと第１駆動側導電経路の長さとの和とのばらつきが大きい。
【0158】
図２２に示すように、第１基板１１の複数の第２パワー半導体素子４０Ｂのゲート電極４３から第２制御端子５３Ｂまでの第２制御側導電経路は、第２制御側接続部材３２Ｂ、第２制御層２５Ｘ、第２制御層接続部材９３Ｂ、第２制御層２６Ｘ、及び第２制御端子側接続部材３５Ｂによって構成されている。このため、第１基板１１の複数の第２パワー半導体素子４０Ｂに関する第２制御側導電経路は、第２パワー半導体素子４０Ｂａから第２パワー半導体素子４０Ｂｂに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂａ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｂのそれぞれに関する第２制御側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂａの第２制御側導電経路である第３端制御側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｂの第２制御側導電経路である第４端制御側導電経路の長さが最も長い。
【0159】
第１基板１１の複数の第２パワー半導体素子４０Ｂのソース電極４２から第２検出端子５４Ｂまでの第２駆動側導電経路は、第２駆動側接続部材３３Ｂ、第２駆動層２７Ｘ、及び第２検出端子側接続部材３６Ｂによって構成されている。このため、第１基板１１の複数の第２パワー半導体素子４０Ｂに関する第２駆動側導電経路は、第２パワー半導体素子４０Ｂａから第２パワー半導体素子４０Ｂｂに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂａ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｂのそれぞれに関する第２駆動側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂａの第２駆動側導電経路である第３端駆動側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｂの第２駆動側導電経路である第４端駆動側導電経路の長さが最も長い。
【0160】
第２基板１２の複数の第２パワー半導体素子４０Ｂのゲート電極４３から第２制御端子５３Ｂまでの第２制御側導電経路は、第２制御側接続部材３２Ｂ、第２制御層２６Ｘ、及び第２制御端子側接続部材３５Ｂによって構成されている。このため、第２基板１２の複数の第２パワー半導体素子４０Ｂに関する第２制御側導電経路は、第２パワー半導体素子４０Ｂｃから第２パワー半導体素子４０Ｂｄに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂｃ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｄのそれぞれに関する第２制御側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂｃの第２制御側導電経路である第３端制御側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｄの第２制御側導電経路である第４端制御側導電経路の長さが最も長い。
【0161】
第２基板１２の複数の第２パワー半導体素子４０Ｂのソース電極４２から第２検出端子５４Ｂまでの第２駆動側導電経路は、第２駆動側接続部材３３Ｂ，第２駆動層２８Ｘ、第２駆動層接続部材９４Ｂ、第２駆動層２７Ｘ、及び第２検出端子側接続部材３６Ｂによって構成されている。このため、第２基板１２の複数の第２パワー半導体素子４０Ｂに関する第２駆動側導電経路は、第２パワー半導体素子４０Ｂｃから第２パワー半導体素子４０Ｂｄに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向（横方向Ｘ）の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂｃ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｄのそれぞれに関する第２駆動側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂｃの第２駆動側導電経路である第３端駆動側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｄの第２駆動側導電経路である第４端駆動側導電経路の長さが最も長い。
【0162】
このように、パワーモジュール１Ｘにおいては、第１基板１１の複数の第２パワー半導体素子４０Ｂの第２制御側導電経路と第２駆動側導電経路とがともに、第２パワー半導体素子４０Ｂａから第２パワー半導体素子４０Ｂｂに向かうにつれて順に長くなるため、第１基板１１の複数の第２パワー半導体素子４０Ｂにおける第２制御側導電経路と第２駆動側導電経路との合計である総導電経路の長さのばらつきが大きい。特に、第２パワー半導体素子４０Ｂａの第２制御側導電経路の長さが最も短く、かつ第２パワー半導体素子４０Ｂａの第２駆動側導電経路の長さが最も短い。第２パワー半導体素子４０Ｂｂの第２制御側導電経路の長さが最も長く、かつ第２パワー半導体素子４０Ｂｂの第２駆動側導電経路の長さが最も長い。このため、第２パワー半導体素子４０Ｂａにおける第２制御側導電経路の長さと第２駆動側導電経路の長さとの和と、第２パワー半導体素子４０Ｂｂにおける第２制御側導電経路の長さと第２駆動側導電経路の長さとの和とのばらつきが大きい。
【0163】
また、第２基板１２の複数の第２パワー半導体素子４０Ｂの第２制御側導電経路と第２駆動側導電経路とがともに、第２パワー半導体素子４０Ｂｃから第２パワー半導体素子４０Ｂｄに向かうにつれて順に長くなるため、第２基板１２の複数の第２パワー半導体素子４０Ｂにおける第２制御側導電経路と第２駆動側導電経路との合計である総導電経路の長さのばらつきが大きい。特に、第２パワー半導体素子４０Ｂｃの第２制御側導電経路の長さが最も短く、かつ第２パワー半導体素子４０Ｂｃの第２駆動側導電経路の長さが最も短い。第２パワー半導体素子４０Ｂｄの第２制御側導電経路の長さが最も長く、かつ第２パワー半導体素子４０Ｂｄの第２駆動側導電経路の長さが最も長い。このため、第２パワー半導体素子４０Ｂｃにおける第２制御側導電経路の長さと第２駆動側導電経路の長さとの和と、第２パワー半導体素子４０Ｂｄにおける第２制御側導電経路の長さと第２駆動側導電経路の長さとの和とのばらつきが大きい。
【0164】
その結果、図２３に示すように、各第１パワー半導体素子４０Ａにおける第１パワー半導体素子４０Ａと第１制御端子５３Ａとの間のインダクタンス値と第１パワー半導体素子４０Ａと第１検出端子５４Ａとの間のインダクタンス値との合計のインダクタンス値がばらつく。図２３から分かるとおり、第１搭載層１３Ａに搭載された複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａａのインダクタンス値が最も小さく、第１パワー半導体素子４０Ａｂのインダクタンス値が最も大きい。すなわち、第１パワー半導体素子４０Ａａのインダクタンス値と第１パワー半導体素子４０Ａｂのインダクタンス値とのばらつきが最も大きくなる。第１搭載層１３Ｂに搭載された複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａｃのインダクタンス値が最も小さく、第１パワー半導体素子４０Ａｄのインダクタンス値が最も大きい。すなわち、第１パワー半導体素子４０Ａｃのインダクタンス値と第１パワー半導体素子４０Ａｄのインダクタンス値とのばらつきが最も大きくなる。
【0165】
また、各第２パワー半導体素子４０Ｂにおける第２パワー半導体素子４０Ｂと第２制御端子５３Ｂとの間のインダクタンス値と第２パワー半導体素子４０Ｂと第２検出端子５４Ｂとの間のインダクタンス値との合計のインダクタンス値がばらつく。図２３から分かるとおり、第２搭載層１４Ａに搭載された複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂａのインダクタンス値が最も小さく、第２パワー半導体素子４０Ｂｂのインダクタンス値が最も大きい。すなわち、第２パワー半導体素子４０Ｂａのインダクタンス値と第２パワー半導体素子４０Ｂｂのインダクタンス値とのばらつきが最も大きくなる。第２搭載層１４Ｂに搭載された複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂｃのインダクタンス値が最も小さく、第２パワー半導体素子４０Ｂｄのインダクタンス値が最も大きい。すなわち、第２パワー半導体素子４０Ｂｃのインダクタンス値と第２パワー半導体素子４０Ｂｄのインダクタンス値とのばらつきが最も大きくなる。
【0166】
これにより、各第１パワー半導体素子４０Ａ及び各第２パワー半導体素子４０Ｂにゲート電圧Ｖｇを印加する場合、インダクタンス値のばらつきに起因してゲート電圧Ｖｇの波形が揺れてしまう場合がある。特に、パワーモジュール１Ｘにおいて、各第１パワー半導体素子４０Ａ及び各第２パワー半導体素子４０ＢとしてＳｉＣＭＯＳＦＥＴを用いて、高速スイッチングを行う場合、図２４に示すように、リンギングを生じる場合がある。
【0167】
このような点に鑑みて、本実施形態では、上述のように、複数の第１パワー半導体素子４０Ａにおいて、第１制御側導電経路の長さと第１駆動側導電経路の長さの合計のばらつきを低減するように、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂがそれぞれ形成されている。また、複数の第２パワー半導体素子４０Ｂにおいて、第２制御側導電経路の長さと第２駆動側導電経路の長さの合計のばらつきを低減するように、第２制御側迂回部２６ｂ及び第２駆動側迂回部２７ｂがそれぞれ形成されている。このため、図２３に示すように、各第１パワー半導体素子４０Ａにおける第１パワー半導体素子４０Ａと第１制御端子５３Ａとの間のインダクタンス値と第１パワー半導体素子４０Ａと第１検出端子５４Ａとの間のインダクタンス値との合計のインダクタンス値のばらつきが低減されている。また、各第２パワー半導体素子４０Ｂにおける第２パワー半導体素子４０Ｂと第２制御端子５３Ｂとの間のインダクタンス値と第２パワー半導体素子４０Ｂと第２検出端子５４Ｂとの間のインダクタンス値との合計のインダクタンス値のばらつきが低減されている。これにより、本実施形態のパワーモジュール１Ａにおいて、各第１パワー半導体素子４０Ａ及び各第２パワー半導体素子４０ＢとしてＳｉＣＭＯＳＦＥＴを用いて、高速スイッチングを行う場合であっても図２５に示すように、リンギングの発生を抑制できる。
【0168】
（効果）
本実施形態のパワーモジュール１Ａによれば、以下の効果が得られる。
（１－１）第１制御層２１は第１制御側迂回部２１ｂを有し、第１駆動層２４は第１駆動側迂回部２４ｂを有する。このため、複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路の長さと第１駆動側導電経路の長さの合計のばらつきが抑えられるため、これら長さに起因するインダクタンス値のばらつきを抑制できる。したがって、複数の第１パワー半導体素子４０Ａにおいてリンギングの発生を抑制できるため、パワーモジュール１Ａが安定して動作できる。
本実施形態のパワーモジュール１Ａによれば、以下の効果が得られる。
（１－１）第１制御層２１は第１制御側迂回部２１ｂを有し、第１駆動層２４は第１駆動側迂回部２４ｂを有する。このため、複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路の長さと第１駆動側導電経路の長さの合計のばらつきが抑えられるため、これら長さに起因するインダクタンス値のばらつきを抑制できる。したがって、複数の第１パワー半導体素子４０Ａにおいてリンギングの発生を抑制できるため、パワーモジュール１Ａが安定して動作できる。
【0169】
（１－２）平面視において、パワーモジュール１Ａは、横方向Ｘが長辺方向となり、縦方向Ｙが短辺方向となる形状を有する。第１制御層２１の第１制御側迂回部２１ｂは、縦方向Ｙにおいて第１制御側配線部２１ａと離間して配置されており、横方向Ｘに沿って延びている。第１駆動層２４の第１駆動側迂回部２４ｂは、縦方向Ｙにおいて第１駆動側配線部２４ａと離間して配置されており、横方向Ｘに沿って延びている。第２駆動層２７の第２駆動側迂回部２７ｂは、縦方向Ｙにおいて第２駆動側配線部２７ａと離間して配置されており、横方向Ｘに沿って延びている。第２制御層２６の第２制御側迂回部２６ｂは、縦方向Ｙにおいて第２制御側配線部２６ａと離間して配置されており、横方向Ｘに沿って延びている。このように、各迂回部２１ｂ，２４ｂ，２６ｂ，２７ｂは、パワーモジュール１Ａの長辺方向となる横方向Ｘに延びているため、パワーモジュール１Ａの縦方向Ｙの大型化を抑制できる。
【0170】
（１－３）第１制御層２１は、第１制御側配線部２１ａ、第１制御側迂回部２１ｂ、及び第１制御側連結部２１ｃが一体に形成された単一部材からなる。この構成によれば、例えば第１制御側配線部２１ａ、第１制御側迂回部２１ｂ、及び第１制御側連結部２１ｃが個別に形成され、第１制御側配線部２１ａと第１制御側迂回部２１ｂと第１制御側連結部２１ｃとの間をワイヤで接続する構成と比較して、第１基板１１に第１制御層２１が形成し易くなる。
【0171】
また、第１駆動層２４は、第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、及び第１駆動側連結部２４ｃが一体に形成された単一部材からなる。この構成によれば、例えば第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、及び第１駆動側連結部２４ｃが個別に形成され、第１駆動側配線部２４ａと第１駆動側迂回部２４ｂと第１駆動側連結部２４ｃとの間をワイヤで接続する構成と比較して、第２基板１２に第１駆動層２４が形成し易くなる。
【0172】
また、第２駆動層２７は、第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、及び第２駆動側連結部２７ｃが一体に形成された単一部材からなる。この構成によれば、例えば第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、及び第２駆動側連結部２７ｃが個別に形成され、第２駆動側配線部２７ａと第２駆動側迂回部２７ｂと第２駆動側連結部２７ｃとの間をワイヤで接続する構成と比較して、第１基板１１に第２駆動層２７が形成し易くなる。
【0173】
また、第２制御層２６は、第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、及び第２制御側連結部２６ｃが一体に形成された単一部材からなる。この構成によれば、例えば第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、及び第２制御側連結部２６ｃが個別に形成され、第２制御側配線部２６ａと第２制御側迂回部２６ｂと第２制御側連結部２６ｃとの間をワイヤで接続する構成と比較して、第２基板１２に第２制御層２６が形成し易くなる。
【0174】
（１－４）縦方向Ｙにおいて、第１駆動層２３は、第１制御層２１よりも第１搭載層１３Ａ側に配置されている。この構成によれば、第１駆動層２３と第１基板１１の各第１パワー半導体素子４０Ａのソース電極４２とを接続する第１駆動側接続部材３３Ａの長さを短くできる。したがって、第１駆動側接続部材３３Ａに起因するインダクタンスを低減できる。
【0175】
また、縦方向Ｙにおいて、第１駆動層２４は、第１制御層２２よりも第１搭載層１３Ｂ側に配置されている。この構成によれば、第１駆動層２４と第２基板１２の各第１パワー半導体素子４０Ａのソース電極４２とを接続する第１駆動側接続部材３３Ａの長さを短くできる。したがって、第１駆動側接続部材３３Ａに起因するインダクタンスを低減できる。
【0176】
また、縦方向Ｙにおいて、第２駆動層２７は、第２制御層２５よりも導電層１５Ａ側に配置されている。この構成によれば、第２駆動層２７と第１基板１１の各第２パワー半導体素子４０Ｂのソース電極４２とを接続する第２駆動側接続部材３３Ｂの長さを短くできる。したがって、第２駆動側接続部材３３Ｂに起因するインダクタンスを低減できる。
【0177】
また、縦方向Ｙにおいて、第２駆動層２８は、第２制御層２６よりも導電層１５Ｂ側に配置されている。この構成によれば、第２駆動層２８と第２基板１２の各第２パワー半導体素子４０Ｂのソース電極４２とを接続する第２駆動側接続部材３３Ｂの長さを短くできる。したがって、第２駆動側接続部材３３Ｂに起因するインダクタンスを低減できる。
【0178】
（１－５）第１制御層２１の第１制御側迂回部２１ｂは、縦方向Ｙにおいて第１制御側配線部２１ａに対して第１駆動層２３とは反対側に配置されている。この構成によれば、第１制御側迂回部２１ｂは、ケース８０の側壁８１Ａ側、すなわち縦方向Ｙにおいて第１制御端子５３Ａに近い側に配置されている。このため、第１制御側迂回部２１ｂの先端部に形成された第１制御側接続部２１ｄと、第１制御端子５３Ａとを接続する第１制御端子側接続部材３５Ａの長さを短くできる。したがって、第１制御端子側接続部材３５Ａに起因するインダクタンスを低減できる。
【0179】
また、第２制御層２６の第２制御側迂回部２６ｂは、縦方向Ｙにおいて第２制御側配線部２６ａに対して第２駆動層２８とは反対側に配置されている。この構成によれば、第２制御側迂回部２６ｂは、ケース８０の側壁８１Ｂ側、すなわち縦方向Ｙにおいて第２制御端子５３Ｂに近い側に配置されている。このため、第２制御側迂回部２６ｂの先端部に形成された第２制御側接続部２６ｄと、第２制御端子５３Ｂとを接続する第２制御端子側接続部材３５Ｂの長さを短くできる。したがって、第２制御端子側接続部材３５Ｂに起因するインダクタンスを低減できる。
【0180】
（１－６）第１駆動層２４の第１駆動側迂回部２４ｂは、縦方向Ｙにおいて第１制御層２２に対して第１駆動側配線部２４ａとは反対側に配置されている。この構成によれば、第１駆動側迂回部２４ｂは、ケース８０の側壁８１Ａ側、すなわち縦方向Ｙにおいて第１検出端子５４Ａに近い側に配置されている。このため、第１駆動側迂回部２４ｂの先端部に形成された第１駆動側接続部２４ｄと、第１検出端子５４Ａとを接続する第１検出端子側接続部材３６Ａの長さを短くできる。したがって、第１検出端子側接続部材３６Ａに起因するインダクタンスを低減できる。
【0181】
また、第２駆動層２７の第２駆動側迂回部２７ｂは、縦方向Ｙにおいて第２制御層２５に対して第２駆動側配線部２７ａとは反対側に配置されている。この構成によれば、第２駆動側迂回部２７ｂは、ケース８０の側壁８１Ａ側、すなわち縦方向Ｙにおいて第２検出端子５４Ｂに近い側に配置されている。このため、第２駆動側迂回部２７ｂの先端部に形成された第２駆動側接続部２７ｄと、第２検出端子５４Ｂとを接続する第２検出端子側接続部材３６Ｂの長さを短くできる。したがって、第２検出端子側接続部材３６Ｂに起因するインダクタンスを低減できる。
【0182】
（１－７）第１制御層２１の第１制御側迂回部２１ｂには、第１制御側接続部材３２Ａが接続されていない。第１制御側接続部材３２Ａは、第１制御側配線部２１ａに接続されている。この構成によれば、第１基板１１の第１パワー半導体素子４０Ａのゲート電極４３と第１制御端子５３Ａとの間の第１制御側導電経路の長さが、第１基板１１の複数の第１パワー半導体素子４０Ａのうちの最も第３基板側面１１ｃ側の第１パワー半導体素子４０Ａｂから最も第４基板側面１１ｄ側の第１パワー半導体素子４０Ａａに向かって順に長くなる。一方、第１基板１１の第１パワー半導体素子４０Ａのソース電極４２と第１検出端子５４Ａとの間の第１駆動側導電経路の長さが第１パワー半導体素子４０Ａａから第１パワー半導体素子４０Ａｂに向かって順に長くなるため、第１基板１１の複数の第１パワー半導体素子４０Ａにおける第１制御側導電経路の長さと第１駆動側導電経路の長さとの合計の長さのばらつきを抑制できる。
【0183】
また、第１駆動層２４の第１駆動側迂回部２４ｂには、第１駆動側接続部材３３Ａが接続されていない。第１駆動側接続部材３３Ａは、第１駆動側配線部２４ａに接続されている。この構成によれば、第１パワー半導体素子４０Ａのソース電極４２と第１検出端子５４Ａとの間の第１駆動側導電経路の長さが、第２基板１２の複数の第１パワー半導体素子４０Ａのうちの最も第４基板側面１２ｄ側の第１パワー半導体素子４０Ａｄから最も第３基板側面１２ｃ側の第１パワー半導体素子４０Ａｃに向かって順に長くなる。一方、第２基板１２の第１パワー半導体素子４０Ａのゲート電極４３と第１制御端子５３Ａとの間の第１制御側導電経路の長さは、第１パワー半導体素子４０Ａｃから第１パワー半導体素子４０Ａｄに向かって順に長くなるため、第２基板１２の複数の第１パワー半導体素子４０Ａにおける第１制御側導電経路の長さと第１駆動側導電経路の長さとの合計の長さのばらつきを抑制できる。
【0184】
また、第２駆動層２７の第２駆動側迂回部２７ｂには、第２駆動側接続部材３３Ｂが接続されていない。第２駆動側接続部材３３Ｂは、第２駆動側配線部２７ａに接続されている。この構成によれば、第１基板１１の第２パワー半導体素子４０Ｂのソース電極４２と第２検出端子５４Ｂとの間の第２駆動側導電経路の長さが、第１基板１１の複数の第２パワー半導体素子４０Ｂのうちの最も第３基板側面１１ｃ側の第２パワー半導体素子４０Ｂｂから最も第４基板側面１１ｄ側の第２パワー半導体素子４０Ｂａに向かって順に長くなる。一方、第１基板１１の第２パワー半導体素子４０Ｂのゲート電極４３と第２制御端子５３Ｂとの間の第２制御側導電経路の長さは、第２パワー半導体素子４０Ｂａから第２パワー半導体素子４０Ｂｂに向かって順に長くなるため、第１基板１１の複数の第２パワー半導体素子４０Ｂにおける第２制御側導電経路の長さと第２駆動側導電経路の長さとの合計の長さのばらつきを抑制できる。
【0185】
また、第２制御層２６の第２制御側迂回部２６ｂには、第２制御側接続部材３２Ｂが接続されていない。第２制御側接続部材３２Ｂは、第２制御側配線部２６ａに接続されている。この構成によれば、第２基板１２の第２パワー半導体素子４０Ｂのゲート電極４３と第２制御端子５３Ｂとの間の第２制御側導電経路の長さが、第２基板１２の複数の第２パワー半導体素子４０Ｂのうちの最も第４基板側面１２ｄ側の第２パワー半導体素子４０Ｂｄから最も第３基板側面１２ｃ側の第２パワー半導体素子４０Ｂｃに向かって順に長くなる。一方、第２基板１２の第２パワー半導体素子４０Ｂのソース電極４２と第２検出端子５４Ｂとの間の第２駆動側導電経路の長さが第２パワー半導体素子４０Ｂｃから第２パワー半導体素子４０Ｂｄに向かって順に長くなるため、第２基板１２の複数の第２パワー半導体素子４０Ｂにおける第２制御側導電経路の長さと第２駆動側導電経路の長さとの合計の長さのばらつきを抑制できる。
【0186】
（１－８）複数の第１パワー半導体素子４０Ａにそれぞれ接続された第１制御側接続部材３２Ａは、縦方向Ｙに沿って延びている。複数の第１パワー半導体素子４０Ａにそれぞれ接続された第１駆動側接続部材３３Ａは、縦方向Ｙに沿って延びている。複数の第２パワー半導体素子４０Ｂにそれぞれ接続された第２制御側接続部材３２Ｂは、縦方向Ｙに沿って延びている。複数の第２パワー半導体素子４０Ｂにそれぞれ接続された第２駆動側接続部材３３Ｂは、縦方向Ｙに沿って延びている。これらの構成によれば、ワイヤボンディングによって各接続部材３２Ａ，３２Ｂ，３３Ａ，３３Ｂが形成し易くなる。
【0187】
（１－９）第１制御層２１の第１制御側接続部２１ｄは、縦方向Ｙに延びており、横方向Ｘからみて、第１制御層２２と重なっている。このため、第１制御側接続部２１ｄと第１制御層２２とを接続する第１制御層接続部材９３Ａが横方向Ｘに沿って形成され易くなる。
【0188】
また、第１駆動層２４の第１駆動側接続部２４ｄは、縦方向Ｙに延びており、横方向Ｘからみて、第１駆動層２３と重なっている。このため、第１駆動側接続部２４ｄと第１駆動層２３とを接続する第１駆動層接続部材９４Ａが横方向Ｘに沿って形成され易くなる。
【0189】
また、第２駆動層２７の第２駆動側接続部２７ｄは、縦方向Ｙに延びており、横方向Ｘからみて、第２駆動層２８と重なっている。このため、第２駆動側接続部２７ｄと第２駆動層２８とを接続する第２駆動層接続部材９４Ｂが横方向Ｘに沿って形成され易くなる。
【0190】
また、第２制御層２６の第２制御側接続部２６ｄは、縦方向Ｙに延びており、横方向Ｘからみて、第２制御層２５と重なっている。このため、第２制御側接続部２６ｄと第２制御層２５とを接続する第２制御層接続部材９３Ｂが横方向Ｘに沿って形成され易くなる。
【0191】
［第２実施形態］
図２６～図３２を参照して、第２実施形態のパワーモジュール１Ｂについて説明する。本実施形態のパワーモジュール１Ｂは、第１実施形態のパワーモジュール１Ａと比較して、主に、制御層及び駆動層の構成がそれぞれ異なる。以下では、第１実施形態のパワーモジュール１Ａと異なる点を詳細に説明し、第１実施形態のパワーモジュール１Ａと共通した構成要素には同一符号を付し、その説明を省略する場合がある。なお、図２８、図２９、図３１、及び図３２の二点鎖線は、各制御層及び各駆動層の位置関係を明確にするための補助線である。
図２６～図３２を参照して、第２実施形態のパワーモジュール１Ｂについて説明する。本実施形態のパワーモジュール１Ｂは、第１実施形態のパワーモジュール１Ａと比較して、主に、制御層及び駆動層の構成がそれぞれ異なる。以下では、第１実施形態のパワーモジュール１Ａと異なる点を詳細に説明し、第１実施形態のパワーモジュール１Ａと共通した構成要素には同一符号を付し、その説明を省略する場合がある。なお、図２８、図２９、図３１、及び図３２の二点鎖線は、各制御層及び各駆動層の位置関係を明確にするための補助線である。
【0192】
図２６～図２８に示すように、第１制御層２１は、第１制御側配線部２１ａ、第１制御側迂回部２１ｂ、及び第１制御側連結部２１ｃを有する。本実施形態では、第１制御側配線部２１ａ、第１制御側迂回部２１ｂ、及び第１制御側連結部２１ｃは個別に形成されている。第１制御側配線部２１ａ及び第１制御側迂回部２１ｂはそれぞれ、例えば銅箔からなる。第１制御側連結部２１ｃは、例えばワイヤボンディングによって形成されたワイヤからなる。第１制御側連結部２１ｃは、例えばＡｕ、Ａｕ合金、Ａｌ、Ａｌ合金、Ｃｕ、又はＣｕ合金からなる。
【0193】
第１制御側配線部２１ａ及び第１制御側迂回部２１ｂはそれぞれ、横方向Ｘに延びている。第１制御側迂回部２１ｂは、縦方向Ｙにおいて第１制御側配線部２１ａに対して第１駆動層２３側とは反対側に配置されている。横方向Ｘにおける第１制御側配線部２１ａのうちの第１基板１１の第４基板側面１１ｄ側の端部と、横方向Ｘにおける第１制御側迂回部２１ｂのうちの第１基板１１の第４基板側面１１ｄ側の端部とは、横方向Ｘにおいて揃っている。これら端部は、縦方向Ｙからみて、第１搭載層１３Ａの層間接続部１３ｃと揃っている。すなわちこれら端部は、複数の第１パワー半導体素子４０Ａのうちの最も第１基板１１の第４基板側面１１ｄ側の第１パワー半導体素子４０Ａａよりも第１基板１１の第４基板側面１１ｄ側に位置している。第１制御側配線部２１ａの横方向Ｘの長さは、第１制御側迂回部２１ｂの横方向Ｘの長さよりも長い。すなわち、横方向Ｘにおける第１制御側配線部２１ａのうちの第１基板１１の第３基板側面１１ｃ側の端部は、横方向Ｘにおける第１制御側迂回部２１ｂのうちの第１基板１１の第３基板側面１１ｃ側の端部よりも第３基板側面１１ｃ側に位置している。
【0194】
第１制御側配線部２１ａは、縦方向Ｙからみて、複数の第１パワー半導体素子４０Ａと重なるように形成されている。横方向Ｘにおける第１制御側配線部２１ａのうちの第１基板１１の第３基板側面１１ｃ側の端部は、複数の第１パワー半導体素子４０Ａのうちの最も第１基板１１の第３基板側面１１ｃ側の第１パワー半導体素子４０Ａｂにおける横方向Ｘの第１基板１１の第４基板側面１１ｄ側の端部と重なるように形成されている。
【0195】
第１制御側配線部２１ａには、第１基板１１の複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１制御側接続部材３２Ａが接続されている。複数の第１制御側接続部材３２Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａのうちの最も第１基板１１の第３基板側面１１ｃ側に配置された第１パワー半導体素子４０Ａｂ以外の４個の第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。第１パワー半導体素子４０Ａｂのゲート電極４３が第１制御側配線部２１ａよりも第１基板１１の第３基板側面１１ｃ側に配置されているため、第１パワー半導体素子４０Ａｂに接続された第１制御側接続部材３２Ａは、第１基板１１の第１基板側面１１ａに向かうにつれて第４基板側面１１ｄ側に向けて斜めに延びている。
【0196】
第１制御側迂回部２１ｂは、縦方向Ｙからみて、第１パワー半導体素子４０Ａｂ以外の第１パワー半導体素子４０Ａと重なるように形成されている。すなわち、横方向Ｘにおける第１制御側迂回部２１ｂのうちの第１基板１１の第３基板側面１１ｃ側の端部は、第１パワー半導体素子４０Ａｂよりも第１基板１１の第４基板側面１１ｄ側に位置している。図２６～図２８からわかるとおり、第１制御側迂回部２１ｂには、第１制御側接続部材３２Ａが接続されていない。
【0197】
第１制御側連結部２１ｃは、横方向Ｘにおける第１制御側配線部２１ａのうちの第１基板１１の第３基板側面１１ｃ側の端部と、横方向Ｘにおける第１制御側迂回部２１ｂのうちの第１基板１１の第３基板側面１１ｃ側の端部とを接続している。これにより、第１制御側配線部２１ａと第１制御側迂回部２１ｂとが電気的に接続されている。第１制御側連結部２１ｃは、第１パワー半導体素子４０Ａｂに接続された第１制御側接続部材３２Ａよりも第１基板１１の第３基板側面１１ｃ側に配置されている。第１制御側連結部２１ｃは、第１基板１１の第１基板側面１１ａ側に向かうにつれて第４基板側面１１ｄ側に向けて斜めに延びている。
【0198】
第１駆動層２３は、横方向Ｘに沿って延びている。第１駆動層２３は、縦方向Ｙにおいて第１搭載層１３Ａと隣り合うように配置されている。縦方向Ｙにおいて、第１駆動層２３は、第１制御側配線部２１ａと第１搭載層１３Ａとの間に配置されている。第１駆動層２３の横方向Ｘの長さは、第１制御側配線部２１ａの横方向Ｘの長さ及び第１制御側迂回部２１ｂの横方向Ｘの長さよりも長い。横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第４基板側面１１ｄ側の端部は、縦方向Ｙにおいて、横方向Ｘにおける第１制御側配線部２１ａのうちの第４基板側面１１ｄ側の端部及び第１制御側迂回部２１ｂのうちの第４基板側面１１ｄ側の端部と揃っている。縦方向Ｙからみて、第１駆動層２３は、第１基板１１の複数の第１パワー半導体素子４０Ａと重なっている。また、縦方向Ｙからみて、第１駆動層２３は、サーミスタ搭載層１６と重なっている。
【0199】
第１駆動層２３には、第１基板１１の複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１駆動側接続部材３３Ａが接続されている。複数の第１駆動側接続部材３３Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａのうちの最も第１基板１１の第３基板側面１１ｃ側に配置された第１パワー半導体素子４０Ａｂ以外の４個の第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。第１パワー半導体素子４０Ａｂに接続された第１駆動側接続部材３３Ａは、第１基板１１の第１基板側面１１ａに向かうにつれて第４基板側面１１ｄ側に向けて斜めに延びている。
【0200】
サーミスタ搭載層１６は、第１実施形態のサーミスタ搭載層１６と比較して、第１基板１１に対する配置向きが異なる。サーミスタ搭載層１６は、第１実施形態のサーミスタ搭載層１６に対して時計回り方向に９０°回転させた状態となるように配置されている。横方向Ｘからみて、サーミスタ搭載層１６は、第１制御層２１と重なっている。縦方向Ｙにおいて、サーミスタ搭載層１６は、第１駆動層２３よりも第１基板１１の第１基板側面１１ａ側に配置されている。
【0201】
図２７及び図２９に示すように、第１駆動層２４は、第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、第１駆動側連結部２４ｃ、及び第１駆動側接続部２４ｄを有する。本実施形態では、第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、及び第１駆動側連結部２４ｃは個別に形成されており、第１駆動側迂回部２４ｂ及び第１駆動側接続部２４ｄは一体に形成されている。第１駆動側配線部２４ａ、第１駆動側迂回部２４ｂ、及び第１駆動側接続部２４ｄはそれぞれ、例えば銅箔からなる。第１駆動側連結部２４ｃは、例えばワイヤボンディングによって形成されたワイヤからなる。第１駆動側連結部２４ｃは、例えばＡｕ、Ａｕ合金、Ａｌ、Ａｌ合金、Ｃｕ、又はＣｕ合金からなる。
【0202】
第１駆動側配線部２４ａ及び第１駆動側迂回部２４ｂはそれぞれ、横方向Ｘに延びている。第１駆動側迂回部２４ｂは、縦方向Ｙにおいて第１駆動側配線部２４ａに対して第１駆動層２４側とは反対側に配置されている。横方向Ｘにおける第１駆動側配線部２４ａのうちの第２基板１２の第４基板側面１２ｄ側の端部と、横方向Ｘにおける第１駆動側迂回部２４ｂのうちの第２基板１２の第４基板側面１２ｄ側の端部とは、横方向Ｘにおいて揃っている。これら端部は、縦方向Ｙからみて、第１搭載層１３Ｂの層間接続部１３ｆと隣り合っている。第１駆動側迂回部２４ｂの横方向Ｘの長さは、第１駆動側配線部２４ａの横方向Ｘの長さよりも僅かに長い。
【0203】
第１駆動側配線部２４ａは、縦方向Ｙからみて、複数の第１パワー半導体素子４０Ａと重なるように形成されている。横方向Ｘにおける第１駆動側配線部２４ａのうちの第２基板１２の第４基板側面１２ｄ側の端部は、複数の第１パワー半導体素子４０Ａのうちの最も第２基板１２の第４基板側面１２ｄ側の第１パワー半導体素子４０Ａｄにおける横方向Ｘの第２基板１２の第３基板側面１２ｃ側の端部と重なるように形成されている。
【0204】
第１駆動側配線部２４ａには、第２基板１２の複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１駆動側接続部材３３Ａが接続されている。複数の第１駆動側接続部材３３Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａｄ以外の４個の第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。第１パワー半導体素子４０Ａｄのゲート電極４３が第１駆動側配線部２４ａよりも第２基板１２の第４基板側面１２ｄ側に配置されているため、第１パワー半導体素子４０Ａｄに接続された第１駆動側接続部材３３Ａは、第２基板１２の第１基板側面１２ａに向かうにつれて第３基板側面１２ｃ側に向けて斜めに延びている。
【0205】
第１駆動側迂回部２４ｂは、縦方向Ｙからみて、第１パワー半導体素子４０Ａと重なるように形成されている。図２６、図２７、及び図２９からわかるとおり、第１駆動側迂回部２４ｂには、第１駆動側接続部材３３Ａが接続されていない。
【0206】
第１駆動側連結部２４ｃは、横方向Ｘにおける第１駆動側配線部２４ａのうちの第２基板１２の第４基板側面１２ｄ側の部分と、横方向Ｘにおける第１駆動側迂回部２４ｂのうちの第２基板１２の第４基板側面１２ｄ側の部分とを連結している。平面視において、第１駆動側連結部２４ｃは、縦方向Ｙに沿って延びている。第１駆動側連結部２４ｃは、第１制御層２２を跨ぐように形成されている。
【0207】
第１駆動側接続部２４ｄは、横方向Ｘにおける第１駆動側迂回部２４ｂのうちの第２基板１２の第３基板側面１２ｃ側の端部に形成されている。第１駆動側接続部２４ｄは、横方向Ｘにおいて、第１駆動側配線部２４ａよりも第２基板１２の第３基板側面１２ｃ側に位置している。第１駆動側接続部２４ｄは、縦方向Ｙに延びている。縦方向Ｙにおいて、第１駆動側接続部２４ｄは、第１搭載層１３Ｂの層間接続部１３ｆと隣り合うように配置されている。第１駆動側接続部２４ｄの幅寸法（第１駆動側接続部２４ｄの横方向Ｘの寸法）は、第１駆動側迂回部２４ｂの幅寸法（第１駆動側迂回部２４ｂの縦方向Ｙの寸法）よりも大きい。第１駆動側接続部２４ｄは、縦方向Ｙにおける第１駆動側接続部２４ｄのうちの第１搭載層１３Ｂ側の端縁が縦方向Ｙにおける第１駆動側配線部２４ａのうちの第１搭載層１３Ｂ側の端縁と縦方向Ｙに揃った状態で横方向Ｘにおいて第１駆動側配線部２４ａから離間して配置されている。
【0208】
第１制御層２２は、縦方向Ｙにおいて第１駆動層２４における第１駆動側配線部２４ａと第１駆動側迂回部２４ｂとの間に配置されている。第１制御層２２は、横方向Ｘに沿って延びている。平面視における第１制御層２２の形状は、細帯状である。本実施形態では、第１制御層２２の幅寸法（第１制御層２２の縦方向Ｙの寸法）は、第１駆動層２４における第１駆動側配線部２４ａの幅寸法（第１駆動側配線部２４ａの縦方向Ｙの寸法）と等しい。また、第１制御層２２の幅寸法は、第１駆動層２４における第１駆動側迂回部２４ｂの幅寸法（第１駆動側迂回部２４ｂの縦方向Ｙの寸法）と等しい。
【0209】
ここで、第１制御層２２の縦方向Ｙの寸法と第１駆動層２４における第１駆動側配線部２４ａの縦方向Ｙの寸法との差が例えば第１駆動層２４における第１駆動側配線部２４ａの縦方向Ｙの寸法の５％以内であれば、第１制御層２２の幅寸法が第１駆動層２４における第１駆動側配線部２４ａの幅寸法と等しいといえる。また、第１制御層２２の縦方向Ｙの寸法と第１駆動層２４における第１駆動側迂回部２４ｂの縦方向Ｙの寸法との差が例えば第１駆動層２４における第１駆動側迂回部２４ｂの縦方向Ｙの寸法の５％以内であれば、第１制御層２２の幅寸法が第１駆動層２４における第１駆動側迂回部２４ｂの幅寸法と等しいといえる。
【0210】
第１制御層２２の横方向Ｘの長さは、第１駆動層２４における第１駆動側配線部２４ａの横方向Ｘの長さと等しい。縦方向Ｙからみて、横方向Ｘにおける第１制御層２２のうちの第２基板１２の第３基板側面１２ｃ側の端部は、第１駆動層２４の第１駆動側配線部２４ａの端部２４ｅと揃っている。また、横方向Ｘにおける第１制御層２２のうちの第２基板１２の第３基板側面１２ｃ側の端部は、横方向Ｘにおいて第１搭載層１３Ｂの層間接続部１３ｆと隣り合っている。横方向Ｘからみて、第１制御層２２は、第１駆動層２４の第１駆動側接続部２４ｄと重なっている。
【0211】
第１制御層２２には、第２基板１２の複数の第１パワー半導体素子４０Ａのそれぞれに接続された第１制御側接続部材３２Ａが接続されている。複数の第１制御側接続部材３２Ａは、複数の第１パワー半導体素子４０Ａの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第１パワー半導体素子４０Ａのうちの最も第２基板１２の第４基板側面１２ｄ寄りに配置された第１パワー半導体素子４０Ａｄ以外の４個の第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａはそれぞれ、平面視において縦方向Ｙに沿って延びている。第１パワー半導体素子４０Ａｄのゲート電極４３が第１制御層２２よりも第２基板１２の第４基板側面１２ｄ側に配置されているため、第１パワー半導体素子４０Ａｄに接続された第１制御側接続部材３２Ａは、第２基板１２の第１基板側面１２ａに向かうにつれて第３基板側面１２ｃ側に向けて斜めに延びている。
【0212】
図２６～図２９に示すように、横方向Ｘにおける第１制御側迂回部２１ｂのうちの第１基板１１の第４基板側面１１ｄ側の部分には、第１制御端子側接続部材３５Ａが接続されている。縦方向Ｙからみて、第１制御端子側接続部材３５Ａは、第１パワー半導体素子４０Ａａと重なるように形成されている。
【0213】
横方向Ｘにおける第１制御側迂回部２１ｂのうちの第１基板１１の第４基板側面１１ｄ側の端部には、第１制御層接続部材９３Ａが接続されている。第１制御層接続部材９３Ａは、第１パワー半導体素子４０Ａａよりも第１基板１１の第４基板側面１１ｄ側に位置している。また、第１制御層接続部材９３Ａは、横方向Ｘにおける第１制御層２２のうちの第２基板１２の第３基板側面１２ｃ側の端部に接続されている。縦方向Ｙにおいて第１制御側迂回部２１ｂが第１制御層２２よりもケース８０の側壁８１Ａ側に位置しているため、平面視において、第１制御層接続部材９３Ａは、第１制御層２２から第１制御層２１に向かうにつれて側壁８１Ａ側に向けて斜めに延びている。図２６からわかるとおり、第１制御層接続部材９３Ａは、第１駆動層２４の第１駆動側接続部２４ｄを横方向Ｘに跨ぐように形成されている。
【0214】
第１駆動側迂回部２４ｂには、第１検出端子側接続部材３６Ａが接続されている。より詳細には、第１検出端子側接続部材３６Ａは、横方向Ｘにおける第１駆動側迂回部２４ｂのうちの第１駆動側接続部２４ｄ側の端部に接続されている。
【0215】
横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第４基板側面１１ｄ側の端部には、第１駆動層接続部材９４Ａが接続されている。第１駆動層接続部材９４Ａは、縦方向Ｙにおける第１駆動側接続部２４ｄのうちの第１搭載層１３Ｂ側の端部に接続されている。平面視において、第１駆動層接続部材９４Ａは、横方向Ｘに沿って延びている。
【0216】
図３０及び図３１に示すように、第２駆動層２７は、第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、第２駆動側連結部２７ｃ、及び第２駆動側接続部２７ｄを有する。本実施形態では、第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、及び第２駆動側連結部２７ｃが個別に形成されており、第２駆動側迂回部２７ｂ及び第２駆動側接続部２７ｄが一体に形成されている。第２駆動側配線部２７ａ、第２駆動側迂回部２７ｂ、及び第２駆動側接続部２７ｄはそれぞれ、例えば銅箔からなる。第２駆動側連結部２７ｃは、ワイヤボンディングによって形成されたワイヤである。平面視における第２駆動側配線部２７ａ及び第２駆動側迂回部２７ｂのそれぞれの形状は、細帯状である。
【0217】
第２駆動側配線部２７ａは、横方向Ｘに沿って延びている。縦方向Ｙにおいて、第２駆動側配線部２７ａは、導電層１５Ａと隣り合うように配置されている。横方向Ｘにおける第２駆動側配線部２７ａのうちの第１基板１１の第４基板側面１１ｄ側の端部２７ｅは、横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂのうちの最も第４基板側面１１ｄ側の第２パワー半導体素子４０Ｂａよりも第１基板１１の第４基板側面１１ｄ側に位置している。横方向Ｘにおける第２駆動側配線部２７ａのうちの第１基板１１の第３基板側面１１ｃ側の端部２７ｆは、横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂのうちの最も第３基板側面１１ｃ側の第２パワー半導体素子４０Ｂｂよりも第１基板１１の第３基板側面１１ｃ側に位置している。すなわち、縦方向Ｙからみて、第２駆動側配線部２７ａは、第１基板１１に配置された全ての第２パワー半導体素子４０Ｂと重なるように横方向Ｘに延びている。
【0218】
第２駆動側配線部２７ａには、複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２駆動側接続部材３３Ｂが接続されている。複数の第２駆動側接続部材３３Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂはそれぞれ、平面視において縦方向Ｙに沿って延びている。
【0219】
第２駆動側迂回部２７ｂは、縦方向Ｙにおいて第２駆動側配線部２７ａと離間して配置されている。第２駆動側迂回部２７ｂは、縦方向Ｙにおいて、第２駆動側配線部２７ａに対して導電層１５Ａ側とは反対側に配置されている。第２駆動側迂回部２７ｂは、縦方向Ｙにおいて、第２制御層２５よりも第１基板１１の第２基板側面１１ｂ側に配置されている。縦方向Ｙにおいて、第２駆動側迂回部２７ｂは、第１基板１１の第２基板側面１１ｂと隣り合うように配置されている。第２駆動側迂回部２７ｂは、横方向Ｘに沿って延びている。第２駆動側迂回部２７ｂの横方向Ｘの長さは、第２駆動側配線部２７ａの横方向Ｘの長さよりも僅かに長い。図３１から分かるとおり、第２駆動側迂回部２７ｂには、第２駆動側接続部材３３Ｂが接続されていない。
【0220】
第２駆動側連結部２７ｃは、第２駆動側配線部２７ａと第２駆動側迂回部２７ｂとを連結している。より詳細には、第２駆動側連結部２７ｃは、横方向Ｘにおける第２駆動側配線部２７ａのうちの第１基板１１の第３基板側面１１ｃ側の端部と、横方向Ｘにおける第２駆動側迂回部２７ｂのうちの第３基板側面１１ｃ側の端部とを連結している。第２駆動側連結部２７ｃは、縦方向Ｙに延びている。縦方向Ｙからみて、第２駆動側連結部２７ｃは、第２パワー半導体素子４０Ｂのうちの最も第３基板側面１１ｃ側の第２パワー半導体素子４０Ｂｂのうちの横方向Ｘにおける第１基板１１の第３基板側面１１ｃ側の端部と重なるように配置されている。横方向Ｘにおいて、第２駆動側連結部２７ｃは、第２パワー半導体素子４０Ｂｂに接続されている第２制御側接続部材３２Ｂ及び第２駆動側接続部材３３Ｂよりも第１基板１１の第３基板側面１１ｃ側に配置されている。
【0221】
第２駆動側接続部２７ｄは、第２駆動側迂回部２７ｂの先端部に形成されている。第２駆動側接続部２７ｄは、横方向Ｘにおいて、第２駆動側配線部２７ａよりも第１基板１１の第４基板側面１１ｄ側に位置している。第２駆動側接続部２７ｄは、縦方向Ｙに延びている。第２駆動側接続部２７ｄの幅寸法（第２駆動側接続部２７ｄの横方向Ｘの寸法）は、第２駆動側迂回部２７ｂの幅寸法（第２駆動側迂回部２７ｂの縦方向Ｙの寸法）よりも大きい。第２駆動側接続部２７ｄは、縦方向Ｙにおける第２駆動側接続部２７ｄのうちの導電層１５Ａ側の端縁が縦方向Ｙにおける第２駆動側配線部２７ａのうちの導電層１５Ａ側の端縁と縦方向Ｙに揃った状態で横方向Ｘにおいて第２駆動側配線部２７ａから離間して配置されている。
【0222】
第２制御層２５は、横方向Ｘに沿って延びている。平面視における第２制御層２５の形状は、細帯状である。縦方向Ｙにおいて、第２制御層２５は、第２駆動側配線部２７ａと第２駆動側迂回部２７ｂとの間に配置されている。本実施形態では、第２制御層２５の幅寸法（第２制御層２５の縦方向Ｙの寸法）は、第２駆動層２７における第２駆動側配線部２７ａの幅寸法（第２駆動側配線部２７ａの縦方向Ｙの寸法）と等しい。また、第２制御層２５の幅寸法は、第２駆動層２７における第２駆動側迂回部２７ｂの幅寸法（第２駆動側迂回部２７ｂの縦方向Ｙの寸法）と等しい。
【0223】
ここで、第２制御層２５の縦方向Ｙの寸法と第２駆動層２７における第２駆動側配線部２７ａの縦方向Ｙの寸法との差が例えば第２駆動層２７における第２駆動側配線部２７ａの縦方向Ｙの寸法の５％以内であれば、第２制御層２５の幅寸法が第２駆動層２７における第２駆動側配線部２７ａの幅寸法と等しいといえる。また、第２制御層２５の縦方向Ｙの寸法と第２駆動層２７における第２駆動側迂回部２７ｂの縦方向Ｙの寸法との差が例えば第２駆動層２７における第２駆動側迂回部２７ｂの縦方向Ｙの寸法の５％以内であれば、第２制御層２５の幅寸法が第２駆動層２７における第２駆動側迂回部２７ｂの幅寸法と等しいといえる。
【0224】
第２制御層２５の横方向Ｘの長さは、第２駆動層２７における第２駆動側配線部２７ａの横方向Ｘの長さと等しい。縦方向Ｙにおいて、第２制御層２５の横方向Ｘの両端部は、第２駆動層２７の第２駆動側配線部２７ａの横方向Ｘの両端部と揃っている。
【0225】
第２制御層２５には、複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２制御側接続部材３２Ｂが接続されている。複数の第２制御側接続部材３２Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂは、平面視において縦方向Ｙに沿って延びている。横方向Ｘにおける第１駆動層２３のうちの第１基板１１の第４基板側面１１ｄ側の端部には、第１駆動層接続部材９４Ａが接続されている。
【0226】
図３０及び図３２に示すように、第２制御層２６は、第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、及び第２制御側連結部２６ｃを有する。本実施形態では、第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、及び第２制御側連結部２６ｃが個別に形成されている。第２制御側配線部２６ａ、第２制御側迂回部２６ｂ、及び第２制御側接続部２６ｄはそれぞれ、例えば銅箔からなる。第２制御側連結部２６ｃは、ワイヤボンディングによって形成されたワイヤである。平面視における第２制御側配線部２６ａ及び第２制御側迂回部２６ｂのそれぞれの形状は、細帯状である。
【0227】
第２制御側配線部２６ａは、横方向Ｘに沿って延びている。横方向Ｘにおける第２制御側配線部２６ａのうちの第２基板１２の第３基板側面１２ｃ側の端部２６ｅは、横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂのうちの最も第３基板側面１２ｃ側の第２パワー半導体素子４０Ｂｃよりも第２基板１２の第３基板側面１２ｃ側に位置している。横方向Ｘにおける第２制御側配線部２６ａのうちの第２基板１２の第４基板側面１２ｄ側の端部２６ｆは、横方向Ｘにおいて、複数の第２パワー半導体素子４０Ｂのうちの最も第４基板側面１２ｄ側の第２パワー半導体素子４０Ｂｄよりも第２基板１２の第４基板側面１２ｄ側に位置している。
【0228】
第２制御側配線部２６ａには、複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２制御側接続部材３２Ｂが接続されている。複数の第２制御側接続部材３２Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂは、平面視において縦方向Ｙに沿って延びている。
【0229】
第２制御側迂回部２６ｂは、縦方向Ｙにおいて第２制御側配線部２６ａと離間して配置されている。第２制御側迂回部２６ｂは、縦方向Ｙにおいて、第２制御側配線部２６ａに対して第２駆動層２８側とは反対側に配置されている。第２制御側迂回部２６ｂは、縦方向Ｙにおいて第２基板１２の第２基板側面１２ｂと隣り合うように配置されている。第２制御側迂回部２６ｂは、横方向Ｘに沿って延びている。第２制御側迂回部２６ｂの横方向Ｘの長さは、第２制御側配線部２６ａの横方向Ｘの長さと等しい。第２制御側迂回部２６ｂの横方向Ｘの両端部は、第２制御側配線部２６ａの横方向Ｘの両端部と揃っている。図３２から分かるとおり、第２制御側迂回部２６ｂには、第２制御側接続部材３２Ｂが接続されていない。
【0230】
第２制御側連結部２６ｃは、第２制御側配線部２６ａと第２制御側迂回部２６ｂとを連結している。より詳細には、第２制御側連結部２６ｃは、横方向Ｘにおける第２制御側配線部２６ａのうちの第２基板１２の第４基板側面１２ｄ側の端部と、横方向Ｘにおける第２制御側迂回部２６ｂのうちの第４基板側面１２ｄ側の端部とを連結している。第２制御側連結部２６ｃは、縦方向Ｙに延びている。縦方向Ｙからみて、第２制御側連結部２６ｃは、複数の第２パワー半導体素子４０Ｂのうちの横方向Ｘにおける最も第２基板１２の第４基板側面１２ｄ側の第２パワー半導体素子４０Ｂｄと重なるように配置されている。横方向Ｘにおいて、第２制御側連結部２６ｃは、第２パワー半導体素子４０Ｂｄに接続された第２制御側接続部材３２Ｂ及び第２駆動側接続部材３３Ｂよりも第２基板１２の第４基板側面１２ｄ側に位置している。
【0231】
第２駆動層２８は、横方向Ｘに沿って延びている。平面視における第２駆動層２８の形状は、細帯状である。縦方向Ｙにおいて、第２駆動層２８は、導電層１５Ｂと隣り合うように配置されている。本実施形態では、第２駆動層２８の幅寸法（第２駆動層２８の縦方向Ｙの寸法）は、第２制御層２６における第２制御側配線部２６ａの幅寸法（第２制御側配線部２６ａの縦方向Ｙの寸法）と等しい。また、第２駆動層２８の幅寸法は、第２制御層２６における第２制御側迂回部２６ｂの幅寸法（第２制御側迂回部２６ｂの縦方向Ｙの寸法）と等しい。
【0232】
ここで、第２駆動層２８の縦方向Ｙの寸法と第２制御層２６における第２制御側配線部２６ａの縦方向Ｙの寸法との差が例えば第２制御層２６における第２制御側配線部２６ａの縦方向Ｙの寸法の５％以内であれば、第２駆動層２８の幅寸法が第２制御層２６における第２制御側配線部２６ａの幅寸法と等しいといえる。また、第２駆動層２８の縦方向Ｙの寸法と第２制御層２６における第２制御側迂回部２６ｂの縦方向Ｙの寸法との差が例えば第２制御層２６における第２制御側迂回部２６ｂの縦方向Ｙの寸法の５％以内であれば、第２駆動層２８の幅寸法が第２制御層２６における第２制御側迂回部２６ｂの幅寸法と等しいといえる。
【0233】
第２駆動層２８の横方向Ｘの長さは、第２制御層２６における第２制御側配線部２６ａの横方向Ｘの長さと等しい。横方向Ｘにおける第２駆動層２８の両端部は、横方向Ｘにおける第２制御層２６の第２制御側配線部２６ａの両端部と揃っている。また、第２駆動層２８の横方向Ｘの長さは、第２制御層２６における第２制御側迂回部２６ｂの横方向Ｘの長さと等しい。横方向Ｘにおける第２駆動層２８の両端部は、横方向Ｘにおける第２制御層２６の第２制御側迂回部２６ｂの両端部と揃っている。
【0234】
第２駆動層２８には、第２基板１２の複数の第２パワー半導体素子４０Ｂのそれぞれに接続された第２駆動側接続部材３３Ｂが接続されている。複数の第２駆動側接続部材３３Ｂは、複数の第２パワー半導体素子４０Ｂの配列方向と同一方向である横方向Ｘに互いに離間して配列されている。複数の第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂは、平面視において縦方向Ｙに沿って延びている。
【0235】
図３０～図３２に示すように、第２駆動側迂回部２７ｂには、第２検出端子側接続部材３６Ｂが接続されている。より詳細には、第２検出端子側接続部材３６Ｂは、横方向Ｘにおける第２駆動側迂回部２７ｂのうちの第２駆動側接続部２７ｄ側の端部に接続されている。
【0236】
第２駆動側接続部２７ｄには、第２駆動層接続部材９４Ｂが接続されている。より詳細には、第２駆動層接続部材９４Ｂは、縦方向Ｙにおける第２駆動側接続部２７ｄのうちの導電層１５Ａ側の端部に接続されている。また、第２駆動層接続部材９４Ｂは、横方向Ｘにおける第２駆動層２８のうちの第２基板１２の第３基板側面１２ｃ側の端部に接続されている。平面視において、第２駆動層接続部材９４Ｂは、横方向Ｘに沿って延びている。
【0237】
第２制御側迂回部２６ｂには、第２制御端子側接続部材３５Ｂ及び第２制御層接続部材９３Ｂがそれぞれ接続されている。第２制御端子側接続部材３５Ｂは、横方向Ｘにおける第２制御側迂回部２６ｂのうちの第２基板１２の第３基板側面１２ｃ側の部分に接続されている。第２制御層接続部材９３Ｂは、横方向Ｘにおける第２制御側迂回部２６ｂのうちの第２基板１２の第３基板側面１２ｃ側の端部２６ｅに接続されている。また、第２制御層接続部材９３Ｂは、横方向Ｘにおける第２制御層２５のうちの第１基板１１の第４基板側面１１ｄ側の端部２５ｘに接続されている。縦方向Ｙにおいて、第２制御側迂回部２６ｂの端部２６ｅが第２制御層２５の端部２５ｘよりも第２基板１２の第２基板側面１２ｂ側に位置しているため、平面視において、第２制御層接続部材９３Ｂは、第２制御層２５の端部２５ｘから第２制御側迂回部２６ｂの端部２６ｅに向かうにつれて第２基板１２の第２基板側面１２ｂ側に向けて斜めに延びている。図３２から分かるとおり、第２制御層接続部材９３Ｂは、第２駆動層２７の第２駆動側接続部２７ｄを跨ぐように形成されている。
【0238】
（導電経路）
次に、各パワー半導体素子４０Ａ，４０Ｂと各制御端子５３Ａ，５３Ｂとの間の第１導電経路である制御側導電経路と、各パワー半導体素子４０Ａ，４０Ｂと各検出端子５４Ａ，５４Ｂとの間の第２導電経路である駆動側導電経路とについて説明する。
次に、各パワー半導体素子４０Ａ，４０Ｂと各制御端子５３Ａ，５３Ｂとの間の第１導電経路である制御側導電経路と、各パワー半導体素子４０Ａ，４０Ｂと各検出端子５４Ａ，５４Ｂとの間の第２導電経路である駆動側導電経路とについて説明する。
【0239】
図２７に示すように、第１基板１１の複数の第１パワー半導体素子４０Ａのゲート電極４３から第１制御端子５３Ａまでの第１制御側導電経路は、第１制御側接続部材３２Ａ、第１制御層２１、及び第１制御端子側接続部材３５Ａによって構成されている。このため、第１基板１１の複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路は、第１パワー半導体素子４０Ａｂから第１パワー半導体素子４０Ａａに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａａ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｂのそれぞれに関する第１制御側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａａの第１制御側導電経路である第１端制御側導電経路の長さが最も長く、第１パワー半導体素子４０Ａｂの第１制御側導電経路である第２端制御側導電経路の長さが最も短い。
【0240】
第１基板１１の複数の第１パワー半導体素子４０Ａのソース電極４２から第１検出端子５４Ａまでの第１駆動側導電経路は、第１駆動側接続部材３３Ａ、第１駆動層２３、第１駆動層接続部材９４Ａ、第１駆動層２４の第１駆動側接続部２４ｄ、及び第１検出端子側接続部材３６Ａによって構成されている。このため、第１基板１１の複数の第１パワー半導体素子４０Ａに関する第１駆動側導電経路は、第１パワー半導体素子４０Ａａから第１パワー半導体素子４０Ａｂに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａａ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｂのそれぞれに関する第１駆動側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａａの第１駆動側導電経路である第１端駆動側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｂの第１駆動側導電経路である第２端駆動側導電経路の長さが最も長い。
【0241】
第２基板１２の複数の第１パワー半導体素子４０Ａのゲート電極４３から第１制御端子５３Ａまでの第１制御側導電経路は、第１制御側接続部材３２Ａ、第１制御層２２、第１制御層接続部材９３Ａ、第１制御層２１、及び第１制御端子側接続部材３５Ａによって構成されている。このため、第２基板１２の複数の第１パワー半導体素子４０Ａに関する第１制御側導電経路は、第１パワー半導体素子４０Ａｃから第１パワー半導体素子４０Ａｄに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａｃ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｄのそれぞれに関する第１制御側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａｃの第１制御側導電経路である第１端制御側導電経路の長さが最も短く、第１パワー半導体素子４０Ａｄの第１制御側導電経路である第２端制御側導電経路の長さが最も長い。
【0242】
第２基板１２の複数の第１パワー半導体素子４０Ａのソース電極４２から第１検出端子５４Ａまでの第１駆動側導電経路は、第１駆動側接続部材３３Ａ、第１駆動層２４、及び第１検出端子側接続部材３６Ａによって構成されている。このため、第２基板１２の複数の第１パワー半導体素子４０Ａに関する第１駆動側導電経路は、第１パワー半導体素子４０Ａｄから第１パワー半導体素子４０Ａｃに向かうにつれて順に長くなる。換言すると、複数の第１パワー半導体素子４０Ａのうちの第１パワー半導体素子４０Ａの配列方向の両端である第１端パワー半導体素子としての第１パワー半導体素子４０Ａｃ及び第２端パワー半導体素子としての第１パワー半導体素子４０Ａｄのそれぞれに関する第１駆動側導電経路の長さの差が最も大きくなる。この場合、第１パワー半導体素子４０Ａｃの第１駆動側導電経路である第１端駆動側導電経路の長さが最も長く、第１パワー半導体素子４０Ａｄの第１駆動側導電経路である第２端駆動側導電経路の長さが最も短い。
【0243】
このように、本実施形態では、第１制御側導電経路の長さと第１駆動側導電経路の長さの合計の長さの複数の第１パワー半導体素子４０Ａの間でのばらつきを低減するように、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂがそれぞれ形成されている。すなわち、本実施形態のパワーモジュール１Ｂは、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂによって、第１導電経路の一例である第１制御側導電経路の長さと、第２導電経路の一例である第１駆動側導電経路の長さとの和が複数の第１パワー半導体素子４０Ａの間で互いに近づくように構成されている。
【0244】
また、本実施形態では、第１端制御側導電経路の長さと第１端駆動側導電経路の長さとの合計の長さと、第２端制御側導電経路の長さと第２端駆動側導電経路の長さとの合計の長さとのばらつきを低減するように、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂがそれぞれ形成されている。
【0245】
なお、第１端制御側導電経路の長さと第１端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第１和の一例である。また、第２端制御側導電経路の長さと第２端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第２和の一例である。このため、本実施形態のパワーモジュール１Ｂは、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂによって、第１和と第２和とが近づくように構成されている。
【0246】
図３０に示すように、第１基板１１の複数の第２パワー半導体素子４０Ｂのゲート電極４３から第２制御端子５３Ｂまでの第２制御側導電経路は、第２制御側接続部材３２Ｂ、第２制御層２５、第２制御層接続部材９３Ｂ、第２制御層２６の第２制御側接続部２６ｄ、及び第２制御端子側接続部材３５Ｂによって構成されている。このため、第１基板１１の複数の第２パワー半導体素子４０Ｂに関する第３導電経路の一例である第２制御側導電経路は、第２パワー半導体素子４０Ｂａから第２パワー半導体素子４０Ｂｂに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂａ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｂのそれぞれに関する第２制御側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂａの第２制御側導電経路である第３端制御側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｂの第２制御側導電経路である第４端制御側導電経路の長さが最も長い。
【0247】
第１基板１１の複数の第２パワー半導体素子４０Ｂのソース電極４２から第２検出端子５４Ｂまでの第２駆動側導電経路は、第２駆動側接続部材３３Ｂ、第２駆動層２７、及び第２検出端子側接続部材３６Ｂによって構成されている。このため、第１基板１１の複数の第２パワー半導体素子４０Ｂに関する第４導電経路の一例である第２駆動側導電経路は、第２パワー半導体素子４０Ｂｂから第２パワー半導体素子４０Ｂａに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂａ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｂのそれぞれに関する第２駆動側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂａの第２駆動側導電経路である第３端駆動側導電経路の長さが最も長く、第２パワー半導体素子４０Ｂｂの第２駆動側導電経路である第４端駆動側導電経路の長さが最も短い。
【0248】
第２基板１２の複数の第２パワー半導体素子４０Ｂのゲート電極４３から第２制御端子５３Ｂまでの第２制御側導電経路は、第２制御側接続部材３２Ｂ、第２制御層２６、及び第２制御端子側接続部材３５Ｂによって構成されている。このため、第２基板１２の複数の第２パワー半導体素子４０Ｂに関する第３導電経路の一例である第２制御側導電経路は、第２パワー半導体素子４０Ｂｄから第２パワー半導体素子４０Ｂｃに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂｃ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｄのそれぞれに関する第２制御側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂｃの第２制御側導電経路である第３端制御側導電経路の長さが最も長く、第２パワー半導体素子４０Ｂｄの第２制御側導電経路である第４端制御側導電経路の長さが最も短い。
【0249】
第２基板１２の複数の第２パワー半導体素子４０Ｂのソース電極４２から第２検出端子５４Ｂまでの第２駆動側導電経路は、第２駆動側接続部材３３Ｂ，第２駆動層２８、第２駆動層接続部材９４Ｂ、第２駆動層２７の第２駆動側接続部２７ｄ、及び第２検出端子側接続部材３６Ｂによって構成されている。このため、第２基板１２の複数の第２パワー半導体素子４０Ｂに関する第４導電経路の一例である第２駆動側導電経路は、第２パワー半導体素子４０Ｂｃから第２パワー半導体素子４０Ｂｄに向かうにつれて順に長くなる。換言すると、複数の第２パワー半導体素子４０Ｂのうちの第２パワー半導体素子４０Ｂの配列方向の両端である第１端パワー半導体素子としての第２パワー半導体素子４０Ｂｃ及び第２端パワー半導体素子としての第２パワー半導体素子４０Ｂｄのそれぞれに関する第２駆動側導電経路の長さの差が最も大きくなる。この場合、第２パワー半導体素子４０Ｂｃの第２駆動側導電経路である第３端駆動側導電経路の長さが最も短く、第２パワー半導体素子４０Ｂｄの第２駆動側導電経路である第４端駆動側導電経路の長さが最も長い。
【0250】
このように、本実施形態では、第２制御側導電経路の長さと第２駆動側導電経路の長さの合計の長さの複数の第２パワー半導体素子４０Ｂの間でのばらつきを低減するように、第２制御側迂回部２６ｂ及び第２駆動側迂回部２７ｂがそれぞれ形成されている。すなわち、本実施形態のパワーモジュール１Ｂは、第２制御側迂回部２６ｂ及び第２駆動側迂回部２７ｂによって、第３導電経路の一例である第２制御側導電経路の長さと、第４導電経路の一例である第２駆動側導電経路の長さとの和が複数の第２パワー半導体素子４０Ｂの間で互いに近づくように構成されている。
【0251】
また、本実施形態では、第３端制御側導電経路の長さと第３端駆動側導電経路の長さとの合計の長さと、第４端制御側導電経路の長さと第４端駆動側導電経路の長さとの合計の長さとのばらつきを低減するように、第１制御側迂回部２１ｂ及び第１駆動側迂回部２４ｂがそれぞれ形成されている。
【0252】
なお、第３端制御側導電経路の長さと第３端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第３和の一例である。また、第４端制御側導電経路の長さと第４端駆動側導電経路の長さとの合計の長さは、特許請求の範囲に記載の第４和の一例である。このため、本実施形態のパワーモジュール１Ｂは、第２制御側迂回部２６ｂ及び第２駆動側迂回部２７ｂによって、第３和と第４和とが近づくように構成されている。
【0253】
（効果）
本実施形態のパワーモジュール１Ｂによれば、第１実施形態のパワーモジュール１Ａの効果と同様の効果に加え、以下の効果が得られる。
本実施形態のパワーモジュール１Ｂによれば、第１実施形態のパワーモジュール１Ａの効果と同様の効果に加え、以下の効果が得られる。
【0254】
（２－１）第１制御層２１の第１制御側連結部２１ｃはワイヤからなる。また第１駆動層２４の第１駆動側連結部２４ｃはワイヤからなる。この構成によれば、基板１０に設けられた他の配線を跨ぐことができるため、第１制御側連結部２１ｃ及び第１駆動側連結部２４ｃの配置の自由度が高くなる。したがって、第１制御層２１及び第１駆動層２４のそれぞれのレイアウトを設計し易くなる。
【0255】
【0256】
上記回路構成の第１例として、図３３は、パワーモジュール１Ａ，１Ｂを用いて構成される３相交流インバータ２００を示している。３相交流インバータ２００では、Ｕ相インバータを構成するパワーモジュール１Ａ、Ｖ相インバータを構成するパワーモジュール１Ａ、及びＷ相インバータを構成するパワーモジュール１Ａが互いに並列に接続されている。３相交流インバータ２００は、パワー半導体素子４０としてＳｉＣＭＯＳＦＥＴを適用し、電源端子ＰＬと接地端子ＮＬとの間にスナバコンデンサＣを接続した構成である。なお、パワー半導体素子４０としてＩＧＢＴを適用し、電源端子ＰＬと接地端子ＮＬとの間にスナバコンデンサＣを接続した３相交流インバータ（図示略）を実現することもできる。この場合、３相交流インバータ２００は、ＩＧＢＴに逆並列に接続されるダイオードをさらに備える。
【0257】
図３３に示すように、パワーモジュール１Ａ，１Ｂを電源Ｅに接続し、スイッチング動作を行うと、ＳｉＣＭＯＳＦＥＴのスイッチング速度が速いため、接続ラインの有するインダクタンスＬによって大きなサージ電圧Ｌｄｉ／ｄｔを生じる。例えば、電流変化ｄｉ＝３００Ａとし、スイッチングに伴う時間変化ｄｔ＝１００ｎｓｅｃとすると、ｄｉ／ｄｔ＝３×１０９（Ａ／ｓ）となる。
【0258】
インダクタンスＬの値により、サージ電圧Ｌｄｉ／ｄｔの値は変化するが、電源Ｅに、このサージ電圧Ｌｄｉ／ｄｔが重畳される。電源端子ＰＬと接地端子ＮＬとの間に接続されるスナバコンデンサＣによって、このサージ電圧Ｌｄｉ／ｄｔを吸収できる。
【0259】
上記回路構成の第２例として、図３４は、パワーモジュール１Ａ，１Ｂを用いて構成される３相交流インバータ２１０を示している。
３相交流インバータ２１０は、ゲートドライバ２１１に接続されたパワーモジュール部２１２と、電源もしくは蓄電池２１３と、コンバータ２１４とを備え、３相交流モータ部２１５の駆動を制御する。パワーモジュール部２１２は、３相交流モータ部２１５のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相インバータ、Ｖ相インバータ、Ｗ相インバータが接続されている。
３相交流インバータ２１０は、ゲートドライバ２１１に接続されたパワーモジュール部２１２と、電源もしくは蓄電池２１３と、コンバータ２１４とを備え、３相交流モータ部２１５の駆動を制御する。パワーモジュール部２１２は、３相交流モータ部２１５のＵ相、Ｖ相、Ｗ相に対応して、Ｕ相インバータ、Ｖ相インバータ、Ｗ相インバータが接続されている。
【0260】
ゲートドライバ２１１は、Ｕ相インバータを構成するパワーモジュール１Ａの第１パワー半導体素子群４０ＡＴのゲート電極４３及び第２パワー半導体素子群４０ＢＴのゲート電極４３と、Ｖ相インバータを構成するパワーモジュール１Ａの第１パワー半導体素子群４０ＡＴのゲート電極４３及び第２パワー半導体素子群４０ＢＴのゲート電極４３と、Ｗ相インバータを構成するパワーモジュール１Ａの第１パワー半導体素子群４０ＡＴのゲート電極４３及び第２パワー半導体素子群４０ＢＴのゲート電極４３とにそれぞれ接続されている。またゲートドライバ２１１は、Ｕ相インバータを構成するパワーモジュール１Ａの第１パワー半導体素子群４０ＡＴのソース電極４２及び第２パワー半導体素子群４０ＢＴのソース電極４２と、Ｖ相インバータを構成するパワーモジュール１Ａの第１パワー半導体素子群４０ＡＴのソース電極４２及び第２パワー半導体素子群４０ＢＴのソース電極４２と、Ｗ相インバータを構成するパワーモジュール１Ａの第１パワー半導体素子群４０ＡＴのソース電極４２及び第２パワー半導体素子群４０ＢＴのソース電極４２とにそれぞれ接続されている。
【0261】
パワーモジュール部２１２は、電源もしくは蓄電池（Ｅ）２１３が接続されたコンバータ２１４のプラス端子（＋）Ｐとマイナス端子（－）Ｎとの間に接続されており、Ｕ相インバータを構成するパワーモジュール１Ａの各パワー半導体素子群４０ＡＴ，４０ＢＴ、Ｖ相インバータを構成するパワーモジュール１Ａの各パワー半導体素子群４０ＡＴ，４０ＢＴ、及びＷ相インバータを構成するパワーモジュール１Ａの各パワー半導体素子群４０ＡＴ，４０ＢＴを備える。
【0262】
各相インバータの各パワー半導体素子群４０ＡＴ，４０ＢＴのソース電極４２とドレイン電極４１との間には、フリーホイールダイオード２１６がそれぞれ逆並列に接続されている。
【0263】
［変更例］
上記各実施形態は本開示に関するパワーモジュールが取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関するパワーモジュールは、上記各実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記各実施形態の構成の一部を置換、変更、もしくは、省略した形態、又は上記各実施形態に新たな構成を付加した形態である。以下の変更例において、上記各実施形態と共通する部分については、上記各実施形態と同一の符号を付してその説明を省略する。
上記各実施形態は本開示に関するパワーモジュールが取り得る形態の例示であり、その形態を制限することを意図していない。本開示に関するパワーモジュールは、上記各実施形態に例示された形態とは異なる形態を取り得る。その一例は、上記各実施形態の構成の一部を置換、変更、もしくは、省略した形態、又は上記各実施形態に新たな構成を付加した形態である。以下の変更例において、上記各実施形態と共通する部分については、上記各実施形態と同一の符号を付してその説明を省略する。
【0264】
・上記第１実施形態において、第１制御層２１及び第１駆動層２３を入れ替え、第１制御層２２及び第１駆動層２４を入れ替えることができる。
一例では、図３５に示すように、第１基板１１では、縦方向Ｙにおいて、第１制御層２１が第１搭載層１３Ａと隣り合うように配置されており、第１駆動層２３が第１制御層２１に対して第１搭載層１３Ａとは反対側に配置されている。
一例では、図３５に示すように、第１基板１１では、縦方向Ｙにおいて、第１制御層２１が第１搭載層１３Ａと隣り合うように配置されており、第１駆動層２３が第１制御層２１に対して第１搭載層１３Ａとは反対側に配置されている。
【0265】
第１制御層２１は、横方向Ｘに延びている。第１制御層２１の形状は、第１実施形態の第１駆動層２３の形状と同じである。第１制御層２１には、第１基板１１の各第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａが接続されている。
【0266】
第１駆動層２３の形状は、第１実施形態の第１制御層２１の形状と同じである。第１駆動層２３は、第１駆動側配線部２３ａ、第１駆動側迂回部２３ｂ、第１駆動側連結部２３ｃ、及び第１駆動側接続部２３ｄを有する。第１駆動層２３は、第１駆動側配線部２３ａ、第１駆動側迂回部２３ｂ、第１駆動側連結部２３ｃ、及び第１駆動側接続部２３ｄが一体に形成された単一部材である。縦方向Ｙにおいて、第１駆動側迂回部２３ｂは、第１駆動側配線部２３ａに対して第１制御層２１とは反対側に配置されている。第１駆動層２３の第１駆動側配線部２３ａには、第１基板１１の各第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａが接続されている。図３５に示すとおり、第１駆動側迂回部２３ｂには、第１基板１１の各第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａが接続されていない。第１駆動側接続部２３ｄには、第１検出端子側接続部材３６Ａ及び第１駆動層接続部材９４Ａが接続されている。
【0267】
また、第２基板１２では、縦方向Ｙにおいて、第１制御層２２が第１搭載層１３Ｂと隣り合うように配置されており、第１駆動層２４が第１制御層２２に対して第１搭載層１３Ｂとは反対側に配置されている。
【0268】
第１制御層２２の形状は、第１実施形態の第１駆動層２４の形状と同じである。第１制御層２２は、第１制御側配線部２２ａ、第１制御側迂回部２２ｂ、第１制御側連結部２２ｃ、及び第１制御側接続部２２ｄを有する。第１制御層２２は、第１制御側配線部２２ａ、第１制御側迂回部２２ｂ、第１制御側連結部２２ｃ、及び第１制御側接続部２２ｄが一体に形成された単一部材である。縦方向Ｙにおいて、第１制御側迂回部２２ｂは、第１駆動層２４に対して第１制御側配線部２２ａとは反対側に配置されている。第１制御側配線部２２ａには、第２基板１２の各第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａが接続されている。図３５に示すとおり、第１制御側迂回部２２ｂには、第２基板１２の各第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａが接続されていない。第１制御側接続部２２ｄには、第１制御端子側接続部材３５Ａ及び第１制御層接続部材９３Ａが接続されている。平面視において、第１制御層接続部材９３Ａは、横方向Ｘに延びている。
【0269】
第１駆動層２４の形状は、第１実施形態の第１制御層２２の形状と同じである。第１駆動層２４は、横方向Ｘに延びている。縦方向Ｙにおいて、第１駆動層２４は、第１制御側配線部２２ａと第１制御側迂回部２２ｂとの間に配置されている。横方向Ｘにおける第１駆動層２４のうちの第２基板１２の第３基板側面１２ｃ側の端部には、第１駆動層接続部材９４Ａが接続されている。平面視において、第１駆動層接続部材９４Ａは、横方向Ｘに延びている。
【0270】
また、図３５に示すように、第１制御端子５３Ａ及び第１検出端子５４Ａの横方向Ｘにおける配置位置を上記第１実施形態と逆配置としてもよい。これにより、平面視において、第１制御端子側接続部材３５Ａと第１検出端子側接続部材３６Ａとが交差することを回避できる。
【0271】
・上記第１実施形態において、第２制御層２５及び第２駆動層２７を入れ替え、第２制御層２６及び第２駆動層２８を入れ替えることができる。
一例では、図３６に示すように、第１基板１１では、縦方向Ｙにおいて、第２制御層２５が導電層１５Ａと隣り合うように配置されており、第２駆動層２７が第２制御層２５に対して導電層１５Ａとは反対側に配置されている。
一例では、図３６に示すように、第１基板１１では、縦方向Ｙにおいて、第２制御層２５が導電層１５Ａと隣り合うように配置されており、第２駆動層２７が第２制御層２５に対して導電層１５Ａとは反対側に配置されている。
【0272】
第２制御層２５の形状は、第１実施形態の第２駆動層２７の形状と同じである。第２制御層２５は、第２制御側配線部２５ａ、第２制御側迂回部２５ｂ、第２制御側連結部２５ｃ、及び第２制御側接続部２５ｄを有する。第２制御層２５は、第２制御側配線部２５ａ、第２制御側迂回部２５ｂ、第２制御側連結部２５ｃ、及び第２制御側接続部２５ｄが一体に形成された単一部材である。縦方向Ｙにおいて、第２制御側迂回部２５ｂは、第２駆動層２７に対して第２制御側配線部２５ａとは反対側に配置されている。第２制御側配線部２５ａには、第１基板１１の各第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂが接続されている。図３６に示すとおり、第２制御側迂回部２５ｂには、第１基板１１の各第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂが接続されていない。第２制御側接続部２５ｄには、第２制御端子側接続部材３５Ｂ及び第２制御層接続部材９３Ｂが接続されている。
【0273】
第２駆動層２７の形状は、第１実施形態の第２制御層２５の形状と同じである。第２駆動層２７は、横方向Ｘに延びている。縦方向Ｙにおいて、第２駆動層２７は、第２制御層２５における第２制御側配線部２５ａと第２制御側迂回部２５ｂとの間に配置されている。横方向Ｘにおける第２駆動層２７のうちの第１基板１１の第４基板側面１１ｄ側の端部には、第２駆動層接続部材９４Ｂが接続されている。
【0274】
また、第２基板１２では、縦方向Ｙにおいて、第２制御層２６が導電層１５Ｂと隣り合うように配置されており、第２駆動層２８が第２制御層２６に対して導電層１５Ｂとは反対側に配置されている。
【0275】
第２駆動層２８の形状は、第１実施形態の第２制御層２６の形状と同じである。第２駆動層２８は、第２駆動側配線部２８ａ、第２駆動側迂回部２８ｂ、第２駆動側連結部２８ｃ、及び第２駆動側接続部２８ｄを有する。第２駆動層２８は、第２駆動側配線部２８ａ、第２駆動側迂回部２８ｂ、第２駆動側連結部２８ｃ、及び第２駆動側接続部２８ｄが一体に形成された単一部材である。縦方向Ｙにおいて、第２駆動側迂回部２８ｂは、第２駆動側配線部２８ａに対して第２制御層２６とは反対側に配置されている。第２駆動側配線部２８ａには、第２基板１２の各第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂが接続されている。図３６に示すとおり、第２駆動側迂回部２８ｂには、第２基板１２の各第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂが接続されていない。第２駆動側接続部２８ｄには、第２検出端子側接続部材３６Ｂ及び第２駆動層接続部材９４Ｂが接続されている。平面視において、第２駆動層接続部材９４Ｂは、横方向Ｘに延びている。
【0276】
第２制御層２６の形状は、第１実施形態の第２駆動層２８の形状と同じである。第２制御層２６は、横方向Ｘに延びている。縦方向Ｙにおいて、第２制御層２６は、第２駆動側配線部２８ａと第２駆動側迂回部２８ｂとの間に配置されている。横方向Ｘにおける第２駆動層２８のうちの第２基板１２の第３基板側面１２ｃ側の端部には、第２制御層接続部材９３Ｂが接続されている。平面視において、第２制御層接続部材９３Ｂは、横方向Ｘに延びている。
【0277】
また、図３６に示すように、第２制御端子５３Ｂ及び第２検出端子５４Ｂの横方向Ｘにおける配置位置を上記第１実施形態と逆配置としてもよい。これにより、平面視において、第２制御端子側接続部材３５Ｂと第２検出端子側接続部材３６Ｂとが交差することを回避できる。
【0278】
・上記第２実施形態において、第１制御層２１及び第１駆動層２３を入れ替え、第１制御層２２及び第１駆動層２４を入れ替えることができる。
一例では、図３７に示すように、第１基板１１では、縦方向Ｙにおいて、第１制御層２１が第１搭載層１３Ａと隣り合うように配置されており、第１駆動層２３が第１制御層２１に対して第１搭載層１３Ａとは反対側に配置されている。
一例では、図３７に示すように、第１基板１１では、縦方向Ｙにおいて、第１制御層２１が第１搭載層１３Ａと隣り合うように配置されており、第１駆動層２３が第１制御層２１に対して第１搭載層１３Ａとは反対側に配置されている。
【0279】
第１制御層２１は、横方向Ｘに延びている。第１制御層２１の形状は、第２実施形態の第１駆動層２３の形状と同じである。第１制御層２１には、第１基板１１の各第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａが接続されている。
【0280】
第１駆動層２３の形状は、第２実施形態の第１制御層２１の形状と同じである。第１駆動層２３は、第１駆動側配線部２３ａ、第１駆動側迂回部２３ｂ、及び第１駆動側連結部２３ｃを有する。第１駆動側配線部２３ａ、第１駆動側迂回部２３ｂ、及び第１駆動側連結部２３ｃは、個別に形成されている。第１駆動側配線部２３ａ及び第１駆動側迂回部２３ｂはそれぞれ、例えば銅箔からなる。第１駆動側連結部２３ｃは、例えばワイヤボンディングからなるワイヤである。縦方向Ｙにおいて、第１駆動側迂回部２３ｂは、第１駆動側配線部２３ａに対して第１制御層２１とは反対側に配置されている。第１駆動層２３の第１駆動側配線部２３ａには、第１基板１１の各第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａが接続されている。図３７に示すとおり、第１駆動側迂回部２３ｂには、第１基板１１の各第１パワー半導体素子４０Ａに接続された第１駆動側接続部材３３Ａが接続されていない。第１駆動側接続部２３ｄには、第１検出端子側接続部材３６Ａ及び第１駆動層接続部材９４Ａが接続されている。
【0281】
また、第２基板１２では、縦方向Ｙにおいて、第１制御層２２が第１搭載層１３Ｂと隣り合うように配置されており、第１駆動層２４が第１制御層２２に対して第１搭載層１３Ｂとは反対側に配置されている。
【0282】
第１制御層２２の形状は、第１実施形態の第１駆動層２４の形状と同じである。第１制御層２２は、第１制御側配線部２２ａ、第１制御側迂回部２２ｂ、第１制御側連結部２２ｃ、及び第１制御側接続部２２ｄを有する。第１制御側配線部２２ａ、第１制御側迂回部２２ｂ、第１制御側連結部２２ｃ、及び第１制御側接続部２２ｄは、個別に形成されており、第１制御側迂回部２２ｂ及び第１制御側接続部２２ｄが一体に形成されている。第１制御側配線部２２ａ、第１制御側迂回部２２ｂ、及び第１制御側接続部２２ｄはそれぞれ、例えば銅箔からなる。第１制御側連結部２２ｃは、例えばワイヤボンディングからなるワイヤである。縦方向Ｙにおいて、第１制御側迂回部２２ｂは、第１駆動層２４に対して第１制御側配線部２２ａとは反対側に配置されている。第１制御側配線部２２ａには、第２基板１２の各第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａが接続されている。図３７に示すとおり、第１制御側迂回部２２ｂには、第２基板１２の各第１パワー半導体素子４０Ａに接続された第１制御側接続部材３２Ａが接続されていない。第１制御側接続部２２ｄには、第１制御端子側接続部材３５Ａ及び第１制御層接続部材９３Ａが接続されている。平面視において、第１制御層接続部材９３Ａは、横方向Ｘに延びている。
【0283】
第１駆動層２４の形状は、第１実施形態の第１制御層２２の形状と同じである。第１駆動層２４は、横方向Ｘに延びている。縦方向Ｙにおいて、第１駆動層２４は、第１制御側配線部２２ａと第１制御側迂回部２２ｂとの間に配置されている。横方向Ｘにおける第１駆動層２４のうちの第２基板１２の第３基板側面１２ｃ側の端部には、第１駆動層接続部材９４Ａが接続されている。
【0284】
また、図３７に示すように、第１制御端子５３Ａ及び第１検出端子５４Ａの横方向Ｘにおける配置位置を上記第１実施形態と逆配置としてもよい。これにより、平面視において、第１制御端子側接続部材３５Ａと第１検出端子側接続部材３６Ａとが交差することを回避できる。
【0285】
・上記第２実施形態において、第２制御層２５及び第２駆動層２７を入れ替え、第２制御層２６及び第２駆動層２８を入れ替えることができる。
一例では、図３８に示すように、第１基板１１では、縦方向Ｙにおいて、第２制御層２５が導電層１５Ａと隣り合うように配置されており、第２駆動層２７が第２制御層２５に対して導電層１５Ａとは反対側に配置されている。
一例では、図３８に示すように、第１基板１１では、縦方向Ｙにおいて、第２制御層２５が導電層１５Ａと隣り合うように配置されており、第２駆動層２７が第２制御層２５に対して導電層１５Ａとは反対側に配置されている。
【0286】
第２制御層２５の形状は、第２実施形態の第２駆動層２７の形状と同じである。第２制御層２５は、第２制御側配線部２５ａ、第２制御側迂回部２５ｂ、第２制御側連結部２５ｃ、及び第２制御側接続部２５ｄを有する。第２制御側配線部２５ａ、第２制御側迂回部２５ｂ、及び第２制御側連結部２５ｃは個別に形成されており、第２制御側迂回部２５ｂ及び第２制御側接続部２５ｄは一体に形成されている。縦方向Ｙにおいて、第２制御側迂回部２５ｂは、第２駆動層２７に対して第２制御側配線部２５ａとは反対側に配置されている。第２制御側配線部２５ａには、第１基板１１の各第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂが接続されている。図３８に示すとおり、第２制御側迂回部２５ｂには、第１基板１１の各第２パワー半導体素子４０Ｂに接続された第２制御側接続部材３２Ｂが接続されていない。第２制御側接続部２５ｄには、第２制御端子側接続部材３５Ｂ及び第２制御層接続部材９３Ｂが接続されている。
【0287】
第２駆動層２７の形状は、第２実施形態の第２制御層２５の形状と同じである。第２駆動層２７は、横方向Ｘに延びている。縦方向Ｙにおいて、第２駆動層２７は、第２制御層２５における第２制御側配線部２５ａと第２制御側迂回部２５ｂとの間に配置されている。横方向Ｘにおける第２駆動層２７のうちの第１基板１１の第４基板側面１１ｄ側の端部には、第２駆動層接続部材９４Ｂが接続されている。
【0288】
また、第２基板１２では、縦方向Ｙにおいて、第２制御層２６が導電層１５Ｂと隣り合うように配置されており、第２駆動層２８が第２制御層２６に対して導電層１５Ｂとは反対側に配置されている。
【0289】
第２駆動層２８の形状は、第２実施形態の第２制御層２６の形状と同じである。第２駆動層２８は、第２駆動側配線部２８ａ、第２駆動側迂回部２８ｂ、及び第２駆動側連結部２８ｃを有する。第２駆動側配線部２８ａ、第２駆動側迂回部２８ｂ、及び第２駆動側連結部２８ｃは、個別に形成されている。縦方向Ｙにおいて、第２駆動側迂回部２８ｂは、第２駆動側配線部２８ａに対して第２制御層２６とは反対側に配置されている。第２駆動側配線部２８ａには、第２基板１２の各第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂが接続されている。図３８に示すとおり、第２駆動側迂回部２８ｂには、第２基板１２の各第２パワー半導体素子４０Ｂに接続された第２駆動側接続部材３３Ｂが接続されていない。第２駆動側接続部２８ｄには、第２検出端子側接続部材３６Ｂ及び第２駆動層接続部材９４Ｂが接続されている。
【0290】
第２制御層２６の形状は、第２実施形態の第２駆動層２８の形状と同じである。第２制御層２６は、横方向Ｘに延びている。縦方向Ｙにおいて、第２制御層２６は、第２駆動側配線部２８ａと第２駆動側迂回部２８ｂとの間に配置されている。横方向Ｘにおける第２駆動層２８のうちの第２基板１２の第３基板側面１２ｃ側の端部には、第２制御層接続部材９３Ｂが接続されている。平面視において、第２制御層接続部材９３Ｂは、横方向Ｘに延びている。
【0291】
また、図３８に示すように、第２制御端子５３Ｂ及び第２検出端子５４Ｂの横方向Ｘにおける配置位置を上記第１実施形態と逆配置としてもよい。これにより、平面視において、第２制御端子側接続部材３５Ｂと第２検出端子側接続部材３６Ｂとが交差することを回避できる。
【0292】
・上記第２実施形態において、第１制御層２１は、第１実施形態のように第１制御側接続部２１ｄを有してもよい。第１制御側接続部２１ｄは、横方向Ｘにおける第１制御側迂回部２１ｂのうちの第１基板１１の第４基板側面１１ｄ側の端部に形成される。この場合、第１制御層２１の第１制御側配線部２１ａの横方向Ｘの長さを短くする。第１制御側接続部２１ｄによって、平面視において第１制御層接続部材９３Ａが横方向Ｘに沿って延びるように形成できる。
【0293】
・上記第２実施形態において、第２制御層２６は、第１実施形態のように第２制御側接続部２６ｄを有してもよい。第２制御側接続部２６ｄは、横方向Ｘにおける第２制御側迂回部２６ｂのうちの第２基板１２の第３基板側面１２ｃ側の端部に形成される。この場合、第２制御層２６の第２制御側配線部２６ａの横方向Ｘの長さを短くする。第２制御側接続部２６ｄによって、平面視において第２制御層接続部材９３Ｂが横方向Ｘに沿って延びるように形成できる。
【0294】
・上記第２実施形態において、第１制御層２１の第１制御側連結部２１ｃをワイヤに代えて帯状の薄板によって形成されてもよい。帯状の薄板の材料としては、Ｃｕ又はＣｕ合金、あるいはＡｌ又はＡｌ合金が用いられる。
【0295】
・上記第２実施形態において、第１駆動層２４の第１駆動側連結部２４ｃをワイヤに代えて帯状の薄板によって形成されてもよい。帯状の薄板の材料としては、Ｃｕ又はＣｕ合金、あるいはＡｌ又はＡｌ合金が用いられる。
【0296】
・上記第２実施形態において、第２制御層２６の第２制御側連結部２６ｃをワイヤに代えて帯状の薄板によって形成されてもよい。帯状の薄板の材料としては、Ｃｕ又はＣｕ合金、あるいはＡｌ又はＡｌ合金が用いられる。
【0297】
・上記第２実施形態において、第２駆動層２７の第２駆動側連結部２７ｃをワイヤに代えて帯状の薄板によって形成されてもよい。帯状の薄板の材料としては、Ｃｕ又はＣｕ合金、あるいはＡｌ又はＡｌ合金が用いられる。
【0298】
・上記各実施形態において、第１素子接続部材３１Ａ及び第２素子接続部材３１Ｂの少なくとも１つを１本又は複数本のワイヤで構成してもよい。
・上記各実施形態において、連結部材９０Ａ～９０Ｃのうちの少なくとも１つを１本又は複数本のワイヤで構成してもよい。
・上記各実施形態において、連結部材９０Ａ～９０Ｃのうちの少なくとも１つを１本又は複数本のワイヤで構成してもよい。
【0299】
・上記各実施形態において、パワー半導体素子４０（４０Ａ，４０Ｂ）の構成は任意に変更可能である。一例では、図３９に示すように、第１パワー半導体素子４０Ａの素子主面４０ｓには、ソース電極４２及びゲート電極４３が形成されている。ソース電極４２は、素子主面４０ｓの大部分にわたり形成されている。本実施形態では、ソース電極４２は、第１ソース電極４２Ｄ及び第２ソース電極４２Ｅを含む。平面視において、第１ソース電極４２Ｄ及び第２ソース電極４２Ｅは、横方向Ｘに離間して配置されている。平面視において、ゲート電極４３は、ソース電極４２に形成された凹部４２ｘ内に配置されている。図３９では、第１駆動側接続部材３３Ａが第２ソース電極４２Ｅに接続されている。なお、第１駆動側接続部材３３Ａは、第１ソース電極４２Ｄに接続されてもよい。また、第２パワー半導体素子４０Ｂも図３９のように変更できる。
【0300】
・上記各実施形態において、第１出力端子５２Ａ及び第２出力端子５２Ｂのいずれかを省略してもよい。
・上記各実施形態において、基板１０として、第１基板１１及び第２基板１２が一体に形成された構成であってもよい。この場合、連結部材９０Ａ～９０Ｃが省略される。また、第１制御層２１と第１制御層２２とを一体化してもよい。この場合、第１制御層接続部材９３Ａが省略される。また、第１駆動層２３と第１駆動層２４とを一体化してもよい。この場合、第１駆動層接続部材９４Ａが省略される。また、第２制御層２５と第２制御層２６とを一体化してもよい。この場合、第２制御層接続部材９３Ｂが省略される。また、第２駆動層２７と第２駆動層２８とを一体化してもよい。この場合、第２駆動層接続部材９４Ｂが省略される。
・上記各実施形態において、基板１０として、第１基板１１及び第２基板１２が一体に形成された構成であってもよい。この場合、連結部材９０Ａ～９０Ｃが省略される。また、第１制御層２１と第１制御層２２とを一体化してもよい。この場合、第１制御層接続部材９３Ａが省略される。また、第１駆動層２３と第１駆動層２４とを一体化してもよい。この場合、第１駆動層接続部材９４Ａが省略される。また、第２制御層２５と第２制御層２６とを一体化してもよい。この場合、第２制御層接続部材９３Ｂが省略される。また、第２駆動層２７と第２駆動層２８とを一体化してもよい。この場合、第２駆動層接続部材９４Ｂが省略される。
【0301】
・上記各実施形態において、基板１０から第１基板１１及び第２基板１２のいずれかを省略してもよい。基板１０から第２基板１２が省略された場合、第１搭載層１３Ｂ、第２搭載層１４Ｂ、導電層１５Ｂ、第１制御層２２、第１駆動層２４、第２制御層２６、第２駆動層２８、及び第２基板１２の各パワー半導体素子４０Ａ，４０Ｂが主に省略される。また、基板１０から第１基板１１が省略された場合、第１搭載層１３Ａ、第２搭載層１４Ａ、導電層１５Ａ、第１制御層２１、第１駆動層２３、第２制御層２５、第２駆動層２７、及び第１基板１１の各パワー半導体素子４０Ａ，４０Ｂが主に省略される。
【0302】
・上記各実施形態において、電源電流端子５５を省略してもよい。この場合、電源電流検出側接続部材３４が省略される。
・上記各実施形態において、サーミスタ１７を省略してもよい。加えて、サーミスタ搭載層１６、一対の温度検出端子５６、及び一対のサーミスタ側接続部材３７を省略してもよい。
・上記各実施形態において、サーミスタ１７を省略してもよい。加えて、サーミスタ搭載層１６、一対の温度検出端子５６、及び一対のサーミスタ側接続部材３７を省略してもよい。
【0303】
・上記各実施形態において、パワーモジュールは、１個の基板と、基板の基板主面に配置された搭載層、導電層、制御層、及び駆動層と、搭載層に配置された複数のパワー半導体素子と、制御端子及び検出端子と、を備える構成であってもよい。この場合、制御層及び駆動層の少なくとも一方に、複数のパワー半導体素子における制御側導電経路の長さと駆動側導電経路の長さとの合計の長さが互いに近づくように迂回部が形成される。
【0304】
（付記）
次に、上記各実施形態及び上記各変更例から把握できる技術的思想について説明する。
（付記１）
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
前記基板主面に形成された各々導電性を有する搭載層、制御層、及び駆動層と、
前記搭載層に搭載されているものであって、前記搭載層と電気的に接続された第１駆動電極が形成された素子裏面と、第２駆動電極及び制御電極が形成された素子主面と、を有するパワー半導体素子と、
前記制御電極と前記制御層とを接続する制御側接続部材と、
前記第２駆動電極と前記駆動層とを接続する駆動側接続部材と、
前記制御層と電気的に接続されている制御端子と、
前記駆動層と電気的に接続されている検出端子と、を備えたパワーモジュールであって、
前記パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記搭載層に設けられた複数のパワー半導体素子のうちの１つであり、
前記制御側接続部材は、各々前記複数のパワー半導体素子の１つに対応する複数の制御側接続部材のうちの１つであり、
前記駆動側接続部材は、各々前記複数のパワー半導体素子の１つに対応する複数の駆動側接続部材のうちの１つであり、
前記制御電極及び前記制御端子間の経路を第１導電経路とし、前記第２駆動電極及び前記検出端子間の経路を第２導電経路とし、
前記制御層及び前記駆動層の少なくとも一方は、前記第１導電経路の長さと前記第２導電経路の長さとの和が前記複数のパワー半導体素子の間で互いに近づくように迂回する迂回部を有する
パワーモジュール。
次に、上記各実施形態及び上記各変更例から把握できる技術的思想について説明する。
（付記１）
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
前記基板主面に形成された各々導電性を有する搭載層、制御層、及び駆動層と、
前記搭載層に搭載されているものであって、前記搭載層と電気的に接続された第１駆動電極が形成された素子裏面と、第２駆動電極及び制御電極が形成された素子主面と、を有するパワー半導体素子と、
前記制御電極と前記制御層とを接続する制御側接続部材と、
前記第２駆動電極と前記駆動層とを接続する駆動側接続部材と、
前記制御層と電気的に接続されている制御端子と、
前記駆動層と電気的に接続されている検出端子と、を備えたパワーモジュールであって、
前記パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記搭載層に設けられた複数のパワー半導体素子のうちの１つであり、
前記制御側接続部材は、各々前記複数のパワー半導体素子の１つに対応する複数の制御側接続部材のうちの１つであり、
前記駆動側接続部材は、各々前記複数のパワー半導体素子の１つに対応する複数の駆動側接続部材のうちの１つであり、
前記制御電極及び前記制御端子間の経路を第１導電経路とし、前記第２駆動電極及び前記検出端子間の経路を第２導電経路とし、
前記制御層及び前記駆動層の少なくとも一方は、前記第１導電経路の長さと前記第２導電経路の長さとの和が前記複数のパワー半導体素子の間で互いに近づくように迂回する迂回部を有する
パワーモジュール。
【0305】
（付記２）
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
前記基板主面に形成された各々導電性を有する搭載層、制御層、及び駆動層と、
前記搭載層に搭載されているものであって、前記搭載層と電気的に接続された第１駆動電極が形成された素子裏面と、第２駆動電極及び制御電極が形成された素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記搭載層に搭載された複数のパワー半導体素子と、
前記複数のパワー半導体素子の前記制御電極と前記制御層とを接続するものであって、前記複数のパワー半導体素子の配列方向と同一方向に並んだ複数の制御側接続部材と、
前記複数のパワー半導体素子の前記第２駆動電極と前記駆動層とを接続するものであって、前記複数のパワー半導体素子の配列方向と同一方向に並んだ複数の駆動側接続部材と、
前記制御層と電気的に接続されている制御端子と、
前記駆動層と電気的に接続されている検出端子と、を備えたパワーモジュールであって、
前記複数のパワー半導体素子は、前記配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、
前記第１端パワー半導体素子の前記制御電極及び前記制御端子間の経路を第１制御側導電経路とし、前記第１端パワー半導体素子の前記第２駆動電極及び前記検出端子間の経路を第１駆動側導電経路とし、前記第１制御側導電経路の長さと前記第１駆動側導電経路の長さとの和を第１和とし、
前記第２端パワー半導体素子の前記制御電極及び前記制御端子間の経路を第２制御側導電経路とし、前記第２端パワー半導体素子の前記第２駆動電極及び前記検出端子間の経路を第２駆動側導電経路とし、前記第２制御側導電経路の長さと前記第２駆動側導電経路の長さとの和を第２和とすると、
前記制御層及び前記駆動層の少なくとも一方は、前記第１和と前記第２和とが互いに近づくように導電経路を迂回させる迂回部を有する
パワーモジュール。
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
前記基板主面に形成された各々導電性を有する搭載層、制御層、及び駆動層と、
前記搭載層に搭載されているものであって、前記搭載層と電気的に接続された第１駆動電極が形成された素子裏面と、第２駆動電極及び制御電極が形成された素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記搭載層に搭載された複数のパワー半導体素子と、
前記複数のパワー半導体素子の前記制御電極と前記制御層とを接続するものであって、前記複数のパワー半導体素子の配列方向と同一方向に並んだ複数の制御側接続部材と、
前記複数のパワー半導体素子の前記第２駆動電極と前記駆動層とを接続するものであって、前記複数のパワー半導体素子の配列方向と同一方向に並んだ複数の駆動側接続部材と、
前記制御層と電気的に接続されている制御端子と、
前記駆動層と電気的に接続されている検出端子と、を備えたパワーモジュールであって、
前記複数のパワー半導体素子は、前記配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、
前記第１端パワー半導体素子の前記制御電極及び前記制御端子間の経路を第１制御側導電経路とし、前記第１端パワー半導体素子の前記第２駆動電極及び前記検出端子間の経路を第１駆動側導電経路とし、前記第１制御側導電経路の長さと前記第１駆動側導電経路の長さとの和を第１和とし、
前記第２端パワー半導体素子の前記制御電極及び前記制御端子間の経路を第２制御側導電経路とし、前記第２端パワー半導体素子の前記第２駆動電極及び前記検出端子間の経路を第２駆動側導電経路とし、前記第２制御側導電経路の長さと前記第２駆動側導電経路の長さとの和を第２和とすると、
前記制御層及び前記駆動層の少なくとも一方は、前記第１和と前記第２和とが互いに近づくように導電経路を迂回させる迂回部を有する
パワーモジュール。
【0306】
（付記３）
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記制御層及び前記駆動層はそれぞれ、前記第１方向に延びる配線部を有し、
前記迂回部は、前記第２方向において前記配線部と離間して配置されており、前記第１方向に延びている
付記１又は２に記載のパワーモジュール。
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記制御層及び前記駆動層はそれぞれ、前記第１方向に延びる配線部を有し、
前記迂回部は、前記第２方向において前記配線部と離間して配置されており、前記第１方向に延びている
付記１又は２に記載のパワーモジュール。
【0307】
（付記４）
前記制御層及び前記駆動層の少なくとも一方は、前記迂回部と前記配線部とを連結する連結部を有し、
前記配線部、前記迂回部、及び前記連結部は、一体に形成された単一部材からなる
付記３に記載のパワーモジュール。
前記制御層及び前記駆動層の少なくとも一方は、前記迂回部と前記配線部とを連結する連結部を有し、
前記配線部、前記迂回部、及び前記連結部は、一体に形成された単一部材からなる
付記３に記載のパワーモジュール。
【0308】
（付記５）
前記制御層及び前記駆動層の少なくとも一方は、前記迂回部と前記配線部とを連結する連結部を有し、
前記連結部は、ワイヤからなる
付記３に記載のパワーモジュール。
前記制御層及び前記駆動層の少なくとも一方は、前記迂回部と前記配線部とを連結する連結部を有し、
前記連結部は、ワイヤからなる
付記３に記載のパワーモジュール。
【0309】
（付記６）
前記駆動層は、前記制御層よりも前記搭載層側に配置されている
付記１～５のいずれか一つに記載のパワーモジュール。
前記駆動層は、前記制御層よりも前記搭載層側に配置されている
付記１～５のいずれか一つに記載のパワーモジュール。
【0310】
（付記７）
前記制御層は、前記迂回部を有し、
前記迂回部は、前記制御層の配線部に対して前記駆動層とは反対側に配置されている
付記６に記載のパワーモジュール。
前記制御層は、前記迂回部を有し、
前記迂回部は、前記制御層の配線部に対して前記駆動層とは反対側に配置されている
付記６に記載のパワーモジュール。
【0311】
（付記８）
前記駆動層は、前記迂回部を有し、
前記迂回部は、前記制御層に対して前記搭載層とは反対側に配置されている
付記６に記載のパワーモジュール。
前記駆動層は、前記迂回部を有し、
前記迂回部は、前記制御層に対して前記搭載層とは反対側に配置されている
付記６に記載のパワーモジュール。
【0312】
（付記９）
前記迂回部には、前記制御側接続部材及び前記駆動側接続部材が接続されていない
付記１～８のいずれか一つに記載のパワーモジュール。
前記迂回部には、前記制御側接続部材及び前記駆動側接続部材が接続されていない
付記１～８のいずれか一つに記載のパワーモジュール。
【0313】
（付記１０）
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記厚さ方向からみて、前記制御側接続部材及び前記駆動側接続部材の少なくとも一方は、前記第２方向に延びている
付記１～９のいずれか一つに記載のパワーモジュール。
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記厚さ方向からみて、前記制御側接続部材及び前記駆動側接続部材の少なくとも一方は、前記第２方向に延びている
付記１～９のいずれか一つに記載のパワーモジュール。
【0314】
（付記１１）
前記制御端子と前記制御層とは、制御端子側接続部材によって電気的に接続されており、
前記検出端子と前記駆動層とは、検出端子側接続部材によって電気的に接続されている
付記１～１０のいずれか一つに記載のパワーモジュール。
前記制御端子と前記制御層とは、制御端子側接続部材によって電気的に接続されており、
前記検出端子と前記駆動層とは、検出端子側接続部材によって電気的に接続されている
付記１～１０のいずれか一つに記載のパワーモジュール。
【0315】
（付記１２）
前記制御層は、前記迂回部と、前記迂回部の先端部に形成されて前記制御端子側接続部材が接続されている第１接続部とを有する
付記１１に記載のパワーモジュール。
前記制御層は、前記迂回部と、前記迂回部の先端部に形成されて前記制御端子側接続部材が接続されている第１接続部とを有する
付記１１に記載のパワーモジュール。
【0316】
（付記１３）
前記駆動層は、前記迂回部と、前記迂回部の先端部に形成されて前記検出端子側接続部材が接続されている第２接続部とを有する
付記１１又は１２に記載のパワーモジュール。
前記駆動層は、前記迂回部と、前記迂回部の先端部に形成されて前記検出端子側接続部材が接続されている第２接続部とを有する
付記１１又は１２に記載のパワーモジュール。
【0317】
（付記１４）
前記基板は、第１基板及び第２基板を有し、
前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記搭載層、前記制御層、及び前記駆動層が配置されており、
前記第１基板の前記搭載層及び前記第２基板の前記搭載層にはそれぞれ、前記複数のパワー半導体素子が前記一方向に配列されており、
前記第１基板及び前記第２基板は、前記一方向に互いに離間して配列されており、
前記第１基板の前記搭載層と前記第２基板の前記搭載層とは、搭載層接続部材によって電気的に接続されており、
前記第１基板の前記制御層と前記第２基板の前記制御層とは、制御層接続部材によって電気的に接続されており、
前記第１基板の前記駆動層と前記第２基板の前記駆動層とは、駆動層接続部材によって電気的に接続されており、
前記第１基板の前記制御層及び前記駆動層の一方は、前記迂回部を有し、
前記第２基板の前記制御層及び前記駆動層の他方は、前記迂回部を有する
付記１～１３のいずれか一つに記載のパワーモジュール。
前記基板は、第１基板及び第２基板を有し、
前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記搭載層、前記制御層、及び前記駆動層が配置されており、
前記第１基板の前記搭載層及び前記第２基板の前記搭載層にはそれぞれ、前記複数のパワー半導体素子が前記一方向に配列されており、
前記第１基板及び前記第２基板は、前記一方向に互いに離間して配列されており、
前記第１基板の前記搭載層と前記第２基板の前記搭載層とは、搭載層接続部材によって電気的に接続されており、
前記第１基板の前記制御層と前記第２基板の前記制御層とは、制御層接続部材によって電気的に接続されており、
前記第１基板の前記駆動層と前記第２基板の前記駆動層とは、駆動層接続部材によって電気的に接続されており、
前記第１基板の前記制御層及び前記駆動層の一方は、前記迂回部を有し、
前記第２基板の前記制御層及び前記駆動層の他方は、前記迂回部を有する
付記１～１３のいずれか一つに記載のパワーモジュール。
【0318】
（付記１５）
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向からみて、前記制御端子及び前記検出端子はそれぞれ、前記第２基板と重なるように配置されている
付記１４に記載のパワーモジュール。
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向からみて、前記制御端子及び前記検出端子はそれぞれ、前記第２基板と重なるように配置されている
付記１４に記載のパワーモジュール。
【0319】
（付記１６）
前記パワー半導体素子は、ＳｉＣＭＯＳＦＥＴからなり、
前記第１駆動電極はドレイン電極であり、前記第２駆動電極はソース電極であり、前記制御電極はゲート電極である
付記１～１５のいずれか一つに記載のパワーモジュール。
前記パワー半導体素子は、ＳｉＣＭＯＳＦＥＴからなり、
前記第１駆動電極はドレイン電極であり、前記第２駆動電極はソース電極であり、前記制御電極はゲート電極である
付記１～１５のいずれか一つに記載のパワーモジュール。
【0320】
（付記１７）
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
前記基板主面に形成された各々導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、
前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有する第１パワー半導体素子と、
前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有する第２パワー半導体素子と、
前記第１パワー半導体素子の制御電極と前記第１制御層とを接続する第１制御側接続部材と、
前記第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続する第１駆動側接続部材と、
前記第２パワー半導体素子の制御電極と前記第２制御層とを接続する第２制御側接続部材と、
前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続する第２駆動側接続部材と、
前記第１制御層と電気的に接続されている第１制御端子と、
前記第２制御層と電気的に接続されている第２制御端子と、
前記第１駆動層と電気的に接続されている第１検出端子と、
前記第２駆動層と電気的に接続されている第２検出端子と、を備えたパワーモジュールであって、
前記第１パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記第１搭載層に設けられた複数の第１パワー半導体素子のうちの１つであり、
前記第１制御側接続部材は、各々前記複数の第１パワー半導体素子の１つに対応する複数の第１制御側接続部材のうちの１つであり、
前記第１駆動側接続部材は、各々前記複数の第１パワー半導体素子の１つに対応する複数の第１駆動側接続部材のうちの１つであり、
前記第１パワー半導体素子の制御電極及び前記第１制御端子間の経路を第１導電経路とし、前記第１パワー半導体素子の第２駆動電極及び前記第１検出端子間の経路を第２導電経路とし、
前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１導電経路の長さと前記第２導電経路の長さとの和が前記複数の第１パワー半導体素子の間で互いに近づくように迂回する第１迂回部を有する
パワーモジュール。
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
前記基板主面に形成された各々導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、
前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有する第１パワー半導体素子と、
前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有する第２パワー半導体素子と、
前記第１パワー半導体素子の制御電極と前記第１制御層とを接続する第１制御側接続部材と、
前記第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続する第１駆動側接続部材と、
前記第２パワー半導体素子の制御電極と前記第２制御層とを接続する第２制御側接続部材と、
前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続する第２駆動側接続部材と、
前記第１制御層と電気的に接続されている第１制御端子と、
前記第２制御層と電気的に接続されている第２制御端子と、
前記第１駆動層と電気的に接続されている第１検出端子と、
前記第２駆動層と電気的に接続されている第２検出端子と、を備えたパワーモジュールであって、
前記第１パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記第１搭載層に設けられた複数の第１パワー半導体素子のうちの１つであり、
前記第１制御側接続部材は、各々前記複数の第１パワー半導体素子の１つに対応する複数の第１制御側接続部材のうちの１つであり、
前記第１駆動側接続部材は、各々前記複数の第１パワー半導体素子の１つに対応する複数の第１駆動側接続部材のうちの１つであり、
前記第１パワー半導体素子の制御電極及び前記第１制御端子間の経路を第１導電経路とし、前記第１パワー半導体素子の第２駆動電極及び前記第１検出端子間の経路を第２導電経路とし、
前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１導電経路の長さと前記第２導電経路の長さとの和が前記複数の第１パワー半導体素子の間で互いに近づくように迂回する第１迂回部を有する
パワーモジュール。
【0321】
（付記１８）
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
前記基板主面に形成された各々導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、
前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記第１搭載層に搭載された複数の第１パワー半導体素子と、
前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有し、前記一方向に配列された状態で前記第２搭載層に搭載された複数の第２パワー半導体素子と、
前記複数の第１パワー半導体素子の制御電極と前記第１制御層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１制御側接続部材と、
前記複数の第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１駆動側接続部材と、
前記複数の第２パワー半導体素子の制御電極と前記第２制御層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２制御側接続部材と、
前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２駆動側接続部材と、
前記第１制御層と電気的に接続されている第１制御端子と、
前記第２制御層と電気的に接続されている第２制御端子と、
前記第１駆動層と電気的に接続されている第１検出端子と、
前記第２駆動層と電気的に接続されている第２検出端子と、を備えたパワーモジュールであって、
前記複数の第１パワー半導体素子は、前記複数の第１パワー半導体素子の配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、
前記第１端パワー半導体素子の前記制御電極及び前記第１制御端子間の経路を第１端制御側導電経路とし、前記第１端パワー半導体素子の前記第２駆動電極及び前記第１検出端子間の経路を第１端駆動側導電経路とし、前記第１端制御側導電経路の長さと前記第１端駆動側導電経路の長さとの和を第１和とし、
前記第２端パワー半導体素子の前記制御電極及び前記第１制御端子間の経路を第２端制御側導電経路とし、前記第２端パワー半導体素子の前記第２駆動電極及び前記第１検出端子間の経路を第２端駆動側導電経路とし、前記第２端制御側導電経路の長さと前記第２端駆動側導電経路の長さとの和を第２和とすると、
前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１和と前記第２和とが互いに近づくように導電経路を迂回させる第１迂回部を有する
パワーモジュール。
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、
前記基板主面に形成された各々導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、
前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記第１搭載層に搭載された複数の第１パワー半導体素子と、
前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有し、前記一方向に配列された状態で前記第２搭載層に搭載された複数の第２パワー半導体素子と、
前記複数の第１パワー半導体素子の制御電極と前記第１制御層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１制御側接続部材と、
前記複数の第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１駆動側接続部材と、
前記複数の第２パワー半導体素子の制御電極と前記第２制御層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２制御側接続部材と、
前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２駆動側接続部材と、
前記第１制御層と電気的に接続されている第１制御端子と、
前記第２制御層と電気的に接続されている第２制御端子と、
前記第１駆動層と電気的に接続されている第１検出端子と、
前記第２駆動層と電気的に接続されている第２検出端子と、を備えたパワーモジュールであって、
前記複数の第１パワー半導体素子は、前記複数の第１パワー半導体素子の配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、
前記第１端パワー半導体素子の前記制御電極及び前記第１制御端子間の経路を第１端制御側導電経路とし、前記第１端パワー半導体素子の前記第２駆動電極及び前記第１検出端子間の経路を第１端駆動側導電経路とし、前記第１端制御側導電経路の長さと前記第１端駆動側導電経路の長さとの和を第１和とし、
前記第２端パワー半導体素子の前記制御電極及び前記第１制御端子間の経路を第２端制御側導電経路とし、前記第２端パワー半導体素子の前記第２駆動電極及び前記第１検出端子間の経路を第２端駆動側導電経路とし、前記第２端制御側導電経路の長さと前記第２端駆動側導電経路の長さとの和を第２和とすると、
前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１和と前記第２和とが互いに近づくように導電経路を迂回させる第１迂回部を有する
パワーモジュール。
【0322】
付記１８によれば、第１制御端子と第１検出端子との間の電圧が制御電圧として第１パワー半導体素子の制御電極に印加されるため、第１パワー半導体素子の制御電極への制御電圧の印加タイミングは、第１パワー半導体素子の制御電極と第１制御端子との間のインダクタンス値と第１パワー半導体素子の第２駆動電極と第１検出端子との間のインダクタンス値との合計のインダクタンス値に応じて決められる。第１パワー半導体素子の制御電極及び第１制御端子間のインダクタンス値は第１パワー半導体素子の制御電極及び第１制御端子間の導電経路の長さによって主に決められ、第１パワー半導体素子の第２駆動電極及び第１検出端子間のインダクタンス値は第１パワー半導体素子の第２駆動電極及び第１検出端子間の導電経路の長さによって主に決められる。このため、第１パワー半導体素子の制御電極及び第１制御端子間の導電経路の長さと第１パワー半導体素子の第２駆動電極及び第１検出端子間の導電経路の長さとの合計の長さの複数の第１パワー半導体素子の間でのばらつきを抑えることによって、複数の第１パワー半導体素子における上記合計のインダクタンス値のばらつきを抑制できる。
【0323】
また、第１制御電極及び第１制御端子間の導電経路の長さ及び第２駆動電極及び第１検出端子間の導電経路のばらつきはそれぞれ、複数の第１パワー半導体素子の配列方向において両端の第１パワー半導体素子（第１端パワー半導体素子及び第２端パワー半導体素子）の間で最大になると考えられる。
【0324】
そこで、付記１８によるパワーモジュールでは、第１迂回部が、第１端パワー半導体素子の第１端制御側導電経路の長さと第１端駆動側導電経路の長さとの和である第１和と、第２端パワー半導体素子の第２端制御側導電経路の長さと第２端駆動側導電経路の長さとの和である第２和とが互いに近づくように構成されている。これにより、第１端制御側導電経路におけるインダクタンス値及び第１端駆駆動側導電経路におけるインダクタンス値の合計のインダクタンス値と、第２端制御側導電経路におけるインダクタンス値及び第２端駆動側導電経路におけるインダクタンス値の合計のインダクタンス値とのばらつきを抑制できる。したがって、複数の第１パワー半導体素子のうちの最もインダクタンス値がばらつく第１端パワー半導体素子と第２端パワー半導体素子とのオンオフのタイミングのばらつきを抑制できるため、パワーモジュールを安定して動作できる。
【0325】
（付記１９）
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向において、前記第１搭載層と前記導電層との間に前記第２搭載層が配置されており、
前記第１制御層及び前記第１駆動層はそれぞれ、前記第１搭載層に対して前記第２搭載層とは反対側に配置されており、
前記第２制御層及び前記第２駆動層はそれぞれ、前記導電層に対して前記第２搭載層とは反対側に配置されている
付記１７又は１８に記載のパワーモジュール。
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向において、前記第１搭載層と前記導電層との間に前記第２搭載層が配置されており、
前記第１制御層及び前記第１駆動層はそれぞれ、前記第１搭載層に対して前記第２搭載層とは反対側に配置されており、
前記第２制御層及び前記第２駆動層はそれぞれ、前記導電層に対して前記第２搭載層とは反対側に配置されている
付記１７又は１８に記載のパワーモジュール。
【0326】
（付記２０）
前記第１制御層及び前記第１駆動層はそれぞれ、前記第１方向に延びる第１配線部を有し、
前記第１迂回部は、前記第２方向において前記第１配線部と離間して配置されており、前記第１方向に延びている
付記１９に記載のパワーモジュール。
前記第１制御層及び前記第１駆動層はそれぞれ、前記第１方向に延びる第１配線部を有し、
前記第１迂回部は、前記第２方向において前記第１配線部と離間して配置されており、前記第１方向に延びている
付記１９に記載のパワーモジュール。
【0327】
（付記２１）
前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１迂回部と前記第１配線部とを連結する第１連結部を有し、
前記第１配線部、前記第１迂回部、及び前記第１連結部は、一体に形成された単一部材からなる
付記２０に記載のパワーモジュール。
前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１迂回部と前記第１配線部とを連結する第１連結部を有し、
前記第１配線部、前記第１迂回部、及び前記第１連結部は、一体に形成された単一部材からなる
付記２０に記載のパワーモジュール。
【0328】
（付記２２）
前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１迂回部と前記第１配線部とを連結する第１連結部を有し、
前記第１連結部は、ワイヤからなる
付記２０に記載のパワーモジュール。
前記第１制御層及び前記第１駆動層の少なくとも一方は、前記第１迂回部と前記第１配線部とを連結する第１連結部を有し、
前記第１連結部は、ワイヤからなる
付記２０に記載のパワーモジュール。
【0329】
（付記２３）
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向において、前記第１駆動層は、前記第１搭載層と隣り合うように配置されており、
前記第１制御層は、前記第１駆動層に対して前記第１搭載層とは反対側に配置されている
付記１７～２２のいずれか一つに記載のパワーモジュール。
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向において、前記第１駆動層は、前記第１搭載層と隣り合うように配置されており、
前記第１制御層は、前記第１駆動層に対して前記第１搭載層とは反対側に配置されている
付記１７～２２のいずれか一つに記載のパワーモジュール。
【0330】
（付記２４）
前記第１制御層は、前記第１迂回部を有し、
前記第１迂回部は、前記第１制御層の第１配線部に対して前記第１駆動層とは反対側に配置されている
付記２３に記載のパワーモジュール。
前記第１制御層は、前記第１迂回部を有し、
前記第１迂回部は、前記第１制御層の第１配線部に対して前記第１駆動層とは反対側に配置されている
付記２３に記載のパワーモジュール。
【0331】
（付記２５）
前記第１駆動層は、前記第１迂回部を有し、
前記第１迂回部は、前記第１制御層に対して前記第１搭載層とは反対側に配置されている
付記２３に記載のパワーモジュール。
前記第１駆動層は、前記第１迂回部を有し、
前記第１迂回部は、前記第１制御層に対して前記第１搭載層とは反対側に配置されている
付記２３に記載のパワーモジュール。
【0332】
（付記２６）
前記第１迂回部には、前記第１制御側接続部材及び前記第１駆動側接続部材が接続されていない
付記１７～２５のいずれか一つに記載のパワーモジュール。
前記第１迂回部には、前記第１制御側接続部材及び前記第１駆動側接続部材が接続されていない
付記１７～２５のいずれか一つに記載のパワーモジュール。
【0333】
（付記２７）
前記第１制御端子と前記第１制御層とは、第１制御端子側接続部材によって電気的に接続されており、
前記第１検出端子と前記第１駆動層とは、第１検出端子側接続部材によって電気的に接続されている
付記１７～２６のいずれか一つに記載のパワーモジュール。
前記第１制御端子と前記第１制御層とは、第１制御端子側接続部材によって電気的に接続されており、
前記第１検出端子と前記第１駆動層とは、第１検出端子側接続部材によって電気的に接続されている
付記１７～２６のいずれか一つに記載のパワーモジュール。
【0334】
（付記２８）
前記第１制御層は、前記第１迂回部と、前記第１迂回部の先端部に形成されて前記第１制御端子側接続部材が接続されている第１接続部とを有する
付記２７に記載のパワーモジュール。
前記第１制御層は、前記第１迂回部と、前記第１迂回部の先端部に形成されて前記第１制御端子側接続部材が接続されている第１接続部とを有する
付記２７に記載のパワーモジュール。
【0335】
（付記２９）
前記第１駆動層は、前記第１迂回部と、前記第１迂回部の先端部に形成されて前記第１検出端子側接続部材が接続されている第２接続部とを有する
付記２７に記載のパワーモジュール。
前記第１駆動層は、前記第１迂回部と、前記第１迂回部の先端部に形成されて前記第１検出端子側接続部材が接続されている第２接続部とを有する
付記２７に記載のパワーモジュール。
【0336】
（付記３０）
前記基板は、第１基板及び第２基板を有し、
前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記第１制御層、前記第２制御層、前記第１駆動層、前記第２駆動層、前記第１搭載層、前記第２搭載層、及び前記導電層が配置されており、
前記第１基板の前記第１搭載層及び前記第２基板の前記第１搭載層にはそれぞれ、前記複数の第１パワー半導体素子が前記一方向に互いに離間して配置されており、
前記第１基板の前記第２搭載層及び前記第２基板の前記第２搭載層にはそれぞれ、前記複数の第２パワー半導体素子が前記一方向に互いに離間して配置されており、
前記第１基板及び前記第２基板は、前記一方向に互いに離間して配列されており、
前記第１基板の前記第１搭載層と前記第２基板の前記第１搭載層とは、第１搭載層接続部材によって電気的に接続されており、
前記第１基板の前記第１制御層と前記第２基板の前記第１制御層とは、第１制御層接続部材によって電気的に接続されており、
前記第１基板の前記第１駆動層と前記第２基板の前記第１駆動層とは、第１駆動層接続部材によって電気的に接続されており、
前記第１基板の前記第１制御層及び前記第１駆動層の一方は、前記第１迂回部を有し、
前記第２基板の前記第１制御層及び前記第１駆動層の他方は、前記第１迂回部を有する
付記１７～２９のいずれか一つに記載のパワーモジュール。
前記基板は、第１基板及び第２基板を有し、
前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記第１制御層、前記第２制御層、前記第１駆動層、前記第２駆動層、前記第１搭載層、前記第２搭載層、及び前記導電層が配置されており、
前記第１基板の前記第１搭載層及び前記第２基板の前記第１搭載層にはそれぞれ、前記複数の第１パワー半導体素子が前記一方向に互いに離間して配置されており、
前記第１基板の前記第２搭載層及び前記第２基板の前記第２搭載層にはそれぞれ、前記複数の第２パワー半導体素子が前記一方向に互いに離間して配置されており、
前記第１基板及び前記第２基板は、前記一方向に互いに離間して配列されており、
前記第１基板の前記第１搭載層と前記第２基板の前記第１搭載層とは、第１搭載層接続部材によって電気的に接続されており、
前記第１基板の前記第１制御層と前記第２基板の前記第１制御層とは、第１制御層接続部材によって電気的に接続されており、
前記第１基板の前記第１駆動層と前記第２基板の前記第１駆動層とは、第１駆動層接続部材によって電気的に接続されており、
前記第１基板の前記第１制御層及び前記第１駆動層の一方は、前記第１迂回部を有し、
前記第２基板の前記第１制御層及び前記第１駆動層の他方は、前記第１迂回部を有する
付記１７～２９のいずれか一つに記載のパワーモジュール。
【0337】
（付記３１）
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向からみて、前記第１制御端子及び前記第１検出端子はそれぞれ、前記第２基板と重なるように配置されている
付記３０に記載のパワーモジュール。
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向からみて、前記第１制御端子及び前記第１検出端子はそれぞれ、前記第２基板と重なるように配置されている
付記３０に記載のパワーモジュール。
【0338】
（付記３２）
前記第１基板及び前記第２基板はそれぞれ、前記第２方向において前記第１駆動層が前記第１搭載層と隣り合うように配置されており、前記第１制御層が前記第１駆動層に対して前記第１搭載層とは反対側に配置されており、
前記第１基板の前記第１制御層は、前記第１迂回部を有し、
前記第２基板の前記第１駆動層は、前記第１迂回部を有し、
前記第１基板の前記第１制御層の前記第１迂回部の長さは、前記第２基板の前記第１駆動層の前記第１迂回部の長さよりも短く、
前記第１制御側接続部材の長さは、前記第１駆動側接続部材の長さよりも長い
付記３１に記載のパワーモジュール。
前記第１基板及び前記第２基板はそれぞれ、前記第２方向において前記第１駆動層が前記第１搭載層と隣り合うように配置されており、前記第１制御層が前記第１駆動層に対して前記第１搭載層とは反対側に配置されており、
前記第１基板の前記第１制御層は、前記第１迂回部を有し、
前記第２基板の前記第１駆動層は、前記第１迂回部を有し、
前記第１基板の前記第１制御層の前記第１迂回部の長さは、前記第２基板の前記第１駆動層の前記第１迂回部の長さよりも短く、
前記第１制御側接続部材の長さは、前記第１駆動側接続部材の長さよりも長い
付記３１に記載のパワーモジュール。
【0339】
（付記３３）
前記第２パワー半導体素子は、前記厚さ方向からみて前記一方向に配列された状態で前記第２搭載層に設けられた複数の第２パワー半導体素子のうちの１つであり、
前記第２制御側接続部材は、各々前記複数の第２パワー半導体素子の１つに対応する複数の第２制御側接続部材のうちの１つであり、
前記第２駆動側接続部材は、各々前記複数の第２パワー半導体素子の１つに対応する複数の第２駆動側接続部材のうちの１つであり、
前記第２パワー半導体素子の制御電極及び前記第２制御端子間の経路を第３導電経路とし、前記第２パワー半導体素子の第２駆動電極及び前記第２検出端子間の経路を第４導電経路とし、
前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第３導電経路の長さと前記第４導電経路の長さとの和が前記複数の第２パワー半導体素子の間で互いに近づくように迂回する第２迂回部を有する
付記１７に記載のパワーモジュール。
前記第２パワー半導体素子は、前記厚さ方向からみて前記一方向に配列された状態で前記第２搭載層に設けられた複数の第２パワー半導体素子のうちの１つであり、
前記第２制御側接続部材は、各々前記複数の第２パワー半導体素子の１つに対応する複数の第２制御側接続部材のうちの１つであり、
前記第２駆動側接続部材は、各々前記複数の第２パワー半導体素子の１つに対応する複数の第２駆動側接続部材のうちの１つであり、
前記第２パワー半導体素子の制御電極及び前記第２制御端子間の経路を第３導電経路とし、前記第２パワー半導体素子の第２駆動電極及び前記第２検出端子間の経路を第４導電経路とし、
前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第３導電経路の長さと前記第４導電経路の長さとの和が前記複数の第２パワー半導体素子の間で互いに近づくように迂回する第２迂回部を有する
付記１７に記載のパワーモジュール。
【0340】
（付記３４）
前記複数の第２パワー半導体素子は、前記複数の第２パワー半導体素子の配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、
前記複数の第２パワー半導体素子のうちの前記第１端パワー半導体素子の前記制御電極及び前記第２制御端子間の経路を第３端制御側導電経路とし、前記複数の第２パワー半導体素子のうちの前記第１端パワー半導体素子の前記第２駆動電極及び前記第２検出端子間の経路を第３端駆動側導電経路とし、前記第３端制御側導電経路の長さと前記第３端駆動側導電経路の長さとの和を第３和とし、
前記複数の第２パワー半導体素子のうちの前記第２端パワー半導体素子の前記制御電極及び前記第２制御端子間の経路を第４端制御側導電経路とし、前記複数の第２パワー半導体素子のうちの前記第２端パワー半導体素子の前記第２駆動電極及び前記第２検出端子間の経路を第４端駆動側導電経路とし、前記第４端制御側導電経路の長さと前記第４端駆動側導電経路の長さとの和を第４和とすると、
前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第３和と前記第４和とが互いに近づくように導電経路を迂回させる第２迂回部を有する
付記１８に記載のパワーモジュール。
前記複数の第２パワー半導体素子は、前記複数の第２パワー半導体素子の配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、
前記複数の第２パワー半導体素子のうちの前記第１端パワー半導体素子の前記制御電極及び前記第２制御端子間の経路を第３端制御側導電経路とし、前記複数の第２パワー半導体素子のうちの前記第１端パワー半導体素子の前記第２駆動電極及び前記第２検出端子間の経路を第３端駆動側導電経路とし、前記第３端制御側導電経路の長さと前記第３端駆動側導電経路の長さとの和を第３和とし、
前記複数の第２パワー半導体素子のうちの前記第２端パワー半導体素子の前記制御電極及び前記第２制御端子間の経路を第４端制御側導電経路とし、前記複数の第２パワー半導体素子のうちの前記第２端パワー半導体素子の前記第２駆動電極及び前記第２検出端子間の経路を第４端駆動側導電経路とし、前記第４端制御側導電経路の長さと前記第４端駆動側導電経路の長さとの和を第４和とすると、
前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第３和と前記第４和とが互いに近づくように導電経路を迂回させる第２迂回部を有する
付記１８に記載のパワーモジュール。
【0341】
（付記３５）
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２制御層及び前記第２駆動層はそれぞれ、前記第１方向に延びる第２配線部を有し、
前記第２迂回部は、前記第２方向において前記第２配線部と離間して配置されており、前記第１方向に延びている
付記３３又は３４に記載のパワーモジュール。
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２制御層及び前記第２駆動層はそれぞれ、前記第１方向に延びる第２配線部を有し、
前記第２迂回部は、前記第２方向において前記第２配線部と離間して配置されており、前記第１方向に延びている
付記３３又は３４に記載のパワーモジュール。
【0342】
（付記３６）
前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第２迂回部と前記第２配線部とを連結する第２連結部を有し、
前記第２配線部、前記第２迂回部、及び前記第２連結部は、一体に形成された単一部材からなる
付記３５に記載のパワーモジュール。
前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第２迂回部と前記第２配線部とを連結する第２連結部を有し、
前記第２配線部、前記第２迂回部、及び前記第２連結部は、一体に形成された単一部材からなる
付記３５に記載のパワーモジュール。
【0343】
（付記３７）
前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第２迂回部と前記第２配線部とを連結する第２連結部を有し、
前記第２連結部は、ワイヤからなる
付記３５に記載のパワーモジュール。
前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第２迂回部と前記第２配線部とを連結する第２連結部を有し、
前記第２連結部は、ワイヤからなる
付記３５に記載のパワーモジュール。
【0344】
（付記３８）
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向において、前記第２駆動層は、前記導電層と隣り合うように配置されており、
前記第２制御層は、前記第２駆動層に対して前記導電層とは反対側に配置されている
付記３３～３７のいずれか一つに記載のパワーモジュール。
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向において、前記第２駆動層は、前記導電層と隣り合うように配置されており、
前記第２制御層は、前記第２駆動層に対して前記導電層とは反対側に配置されている
付記３３～３７のいずれか一つに記載のパワーモジュール。
【0345】
（付記３９）
前記第２制御層は、前記第２迂回部を有し、
前記第２迂回部は、前記第２制御層の第２配線部に対して前記第２駆動層とは反対側に配置されている
付記３８に記載のパワーモジュール。
前記第２制御層は、前記第２迂回部を有し、
前記第２迂回部は、前記第２制御層の第２配線部に対して前記第２駆動層とは反対側に配置されている
付記３８に記載のパワーモジュール。
【0346】
（付記４０）
前記第２駆動層は、前記第２迂回部を有し、
前記第２迂回部は、前記第２制御層に対して前記導電層とは反対側に配置されている
付記３９に記載のパワーモジュール。
前記第２駆動層は、前記第２迂回部を有し、
前記第２迂回部は、前記第２制御層に対して前記導電層とは反対側に配置されている
付記３９に記載のパワーモジュール。
【0347】
（付記４１）
前記第２迂回部には、前記第２制御側接続部材及び前記第２駆動側接続部材が接続されていない
付記３３～４０のいずれか一つに記載のパワーモジュール。
前記第２迂回部には、前記第２制御側接続部材及び前記第２駆動側接続部材が接続されていない
付記３３～４０のいずれか一つに記載のパワーモジュール。
【0348】
（付記４２）
前記第２制御端子と前記第２制御層とは、第２制御端子側接続部材によって電気的に接続されており、
前記第２検出端子と前記第２駆動層とは、第２検出端子側接続部材によって電気的に接続されている
付記３３～４１のいずれか一つに記載のパワーモジュール。
前記第２制御端子と前記第２制御層とは、第２制御端子側接続部材によって電気的に接続されており、
前記第２検出端子と前記第２駆動層とは、第２検出端子側接続部材によって電気的に接続されている
付記３３～４１のいずれか一つに記載のパワーモジュール。
【0349】
（付記４３）
前記第２制御層は、前記第２迂回部と、前記第２迂回部の先端部に形成されて前記第２制御端子側接続部材が接続されている第３接続部とを有する
付記４２に記載のパワーモジュール。
前記第２制御層は、前記第２迂回部と、前記第２迂回部の先端部に形成されて前記第２制御端子側接続部材が接続されている第３接続部とを有する
付記４２に記載のパワーモジュール。
【0350】
（付記４４）
前記第２駆動層は、前記第２迂回部と、前記第２迂回部の先端部に形成されて前記第２検出端子側接続部材が接続されている第４接続部とを有する
付記４２又は４３に記載のパワーモジュール。
前記第２駆動層は、前記第２迂回部と、前記第２迂回部の先端部に形成されて前記第２検出端子側接続部材が接続されている第４接続部とを有する
付記４２又は４３に記載のパワーモジュール。
【0351】
（付記４５）
前記基板は、第１基板及び第２基板を有し、
前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記第１制御層、前記第２制御層、前記第１駆動層、前記第２駆動層、前記第１搭載層、前記第２搭載層、及び前記導電層が配置されており、
前記第１基板の前記第１搭載層及び前記第２基板の前記第１搭載層にはそれぞれ、前記複数の第１パワー半導体素子が前記一方向に互いに離間して配置されており、
前記第１基板の前記第２搭載層及び前記第２基板の前記第２搭載層にはそれぞれ、前記複数の第２パワー半導体素子が前記一方向に互いに離間して配置されており、
前記第１基板及び前記第２基板は、前記一方向に互いに離間して配置されており、
前記第１基板の前記第２搭載層と前記第２基板の前記第２搭載層とは、第２搭載層接続部材によって電気的に接続されており、
前記第１基板の前記第２制御層と前記第２基板の前記第２制御層とは、第２制御層接続部材によって電気的に接続されており、
前記第１基板の前記第２駆動層と前記第２基板の前記第２駆動層とは、第２駆動層接続部材によって電気的に接続されており、
前記第１基板の前記第２制御層及び前記第２駆動層の一方は、前記第２迂回部を有し、
前記第２基板の前記第２制御層及び前記第２駆動層の他方は、前記第２迂回部を有する
付記３３～４４のいずれか一つに記載のパワーモジュール。
前記基板は、第１基板及び第２基板を有し、
前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記第１制御層、前記第２制御層、前記第１駆動層、前記第２駆動層、前記第１搭載層、前記第２搭載層、及び前記導電層が配置されており、
前記第１基板の前記第１搭載層及び前記第２基板の前記第１搭載層にはそれぞれ、前記複数の第１パワー半導体素子が前記一方向に互いに離間して配置されており、
前記第１基板の前記第２搭載層及び前記第２基板の前記第２搭載層にはそれぞれ、前記複数の第２パワー半導体素子が前記一方向に互いに離間して配置されており、
前記第１基板及び前記第２基板は、前記一方向に互いに離間して配置されており、
前記第１基板の前記第２搭載層と前記第２基板の前記第２搭載層とは、第２搭載層接続部材によって電気的に接続されており、
前記第１基板の前記第２制御層と前記第２基板の前記第２制御層とは、第２制御層接続部材によって電気的に接続されており、
前記第１基板の前記第２駆動層と前記第２基板の前記第２駆動層とは、第２駆動層接続部材によって電気的に接続されており、
前記第１基板の前記第２制御層及び前記第２駆動層の一方は、前記第２迂回部を有し、
前記第２基板の前記第２制御層及び前記第２駆動層の他方は、前記第２迂回部を有する
付記３３～４４のいずれか一つに記載のパワーモジュール。
【0352】
（付記４６）
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向からみて、前記第２制御端子及び前記第２検出端子はそれぞれ、前記第１基板と重なるように配置されている
付記４５に記載のパワーモジュール。
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、
前記第２方向からみて、前記第２制御端子及び前記第２検出端子はそれぞれ、前記第１基板と重なるように配置されている
付記４５に記載のパワーモジュール。
【0353】
（付記４７）
前記第１パワー半導体素子の前記第２駆動電極と前記第２搭載層とを接続する第１素子接続部材と、
前記第２パワー半導体素子の前記第２駆動電極と前記導電層とを接続する第２素子接続部材と、を備える
付記１７～４６のいずれか一つに記載のパワーモジュール。
前記第１パワー半導体素子の前記第２駆動電極と前記第２搭載層とを接続する第１素子接続部材と、
前記第２パワー半導体素子の前記第２駆動電極と前記導電層とを接続する第２素子接続部材と、を備える
付記１７～４６のいずれか一つに記載のパワーモジュール。
【0354】
（付記４８）
前記第１パワー半導体素子及び前記第２パワー半導体素子はそれぞれ、ＳｉＣＭＯＳＦＥＴからなり、
前記第１駆動電極はドレイン電極であり、前記第２駆動電極はソース電極であり、前記制御電極はゲート電極である
付記１７～４７のいずれか一つに記載のパワーモジュール。
前記第１パワー半導体素子及び前記第２パワー半導体素子はそれぞれ、ＳｉＣＭＯＳＦＥＴからなり、
前記第１駆動電極はドレイン電極であり、前記第２駆動電極はソース電極であり、前記制御電極はゲート電極である
付記１７～４７のいずれか一つに記載のパワーモジュール。
【0355】
（付記４９）
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、前記基板主面に形成された導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有する第１パワー半導体素子と、前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有する第２パワー半導体素子と、前記第１パワー半導体素子の制御電極と前記第１制御層とを接続する第１制御側接続部材と、前記第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続する第１駆動側接続部材と、前記第２パワー半導体素子の制御電極と前記第２制御層とを接続する第２制御側接続部材と、前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続する第２駆動側接続部材と、前記第１制御層と電気的に接続されている第１制御端子と、前記第２制御層と電気的に接続されている第２制御端子と、前記第１駆動層と電気的に接続されている第１検出端子と、前記第２駆動層と電気的に接続されている第２検出端子と、を備えたパワーモジュールであって、前記第２パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記第２搭載層に複数設けられており、前記第２制御側接続部材及び前記第２駆動側接続部材は、前記複数の第２パワー半導体素子に対応させて複数設けられており、前記第２パワー半導体素子の制御電極及び前記第２制御端子間の経路を第３導電経路とし、前記第２パワー半導体素子の第２駆動電極及び前記第２検出端子間の経路を第４導電経路とし、前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第３導電経路の長さと前記第４導電経路の長さとの和が前記複数の第２パワー半導体素子の間で互いに近づくように迂回する第２迂回部を有する、パワーモジュール。
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、前記基板主面に形成された導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有する第１パワー半導体素子と、前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有する第２パワー半導体素子と、前記第１パワー半導体素子の制御電極と前記第１制御層とを接続する第１制御側接続部材と、前記第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続する第１駆動側接続部材と、前記第２パワー半導体素子の制御電極と前記第２制御層とを接続する第２制御側接続部材と、前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続する第２駆動側接続部材と、前記第１制御層と電気的に接続されている第１制御端子と、前記第２制御層と電気的に接続されている第２制御端子と、前記第１駆動層と電気的に接続されている第１検出端子と、前記第２駆動層と電気的に接続されている第２検出端子と、を備えたパワーモジュールであって、前記第２パワー半導体素子は、前記厚さ方向からみて一方向に配列された状態で前記第２搭載層に複数設けられており、前記第２制御側接続部材及び前記第２駆動側接続部材は、前記複数の第２パワー半導体素子に対応させて複数設けられており、前記第２パワー半導体素子の制御電極及び前記第２制御端子間の経路を第３導電経路とし、前記第２パワー半導体素子の第２駆動電極及び前記第２検出端子間の経路を第４導電経路とし、前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第３導電経路の長さと前記第４導電経路の長さとの和が前記複数の第２パワー半導体素子の間で互いに近づくように迂回する第２迂回部を有する、パワーモジュール。
【0356】
第２制御端子及び第２検出端子間の電圧が制御電圧として第２パワー半導体素子の制御電極に印加されるため、第２パワー半導体素子の制御電極への制御電圧の印加タイミングは、第２パワー半導体素子の制御電極及び第２制御端子間のインダクタンス値と第２パワー半導体素子の第２駆動電極及び第２検出端子間のインダクタンス値との合計のインダクタンス値に応じて決められる。第２パワー半導体素子の制御電極及び第２制御端子間のインダクタンス値は第３導電経路の長さによって主に決められ、第２パワー半導体素子の第２駆動電極及び第２検出端子間のインダクタンス値は第４導電経路の長さによって主に決められる。このため、第３導電経路の長さと第４導電経路の長さとの合計の長さの複数の第２パワー半導体素子の間でのばらつきを抑えることによって、上記合計のインダクタンス値の複数の第２パワー半導体素子の間でのばらつきを抑制できる。
【0357】
そこで、本パワーモジュールでは、第２迂回部によって第３導電経路の長さと第４導電経路の長さとの和を複数の第２パワー半導体素子の間で互いに近づけるように構成している。これにより、第３導電経路の長さと第４導電経路の長さとの合計の長さの複数の第２パワー半導体素子の間でのばらつきを抑制できるため、上記合計のインダクタンス値の複数の第２パワー半導体素子の間でのばらつきを抑制できる。したがって、複数の第２パワー半導体素子のオンオフのタイミングがばらつきを抑制できるため、パワーモジュールを安定して動作できる。
【0358】
（付記５０）
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、前記基板主面に形成された導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記第１搭載層に搭載された複数の第１パワー半導体素子と、前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有し、前記一方向に配列された状態で前記第２搭載層に搭載された複数の第２パワー半導体素子と、前記複数の第１パワー半導体素子の制御電極と前記第１制御層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１制御側接続部材と、前記複数の第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１駆動側接続部材と、前記複数の第２パワー半導体素子の制御電極と前記第２制御層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２制御側接続部材と、前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２駆動側接続部材と、前記第１制御層と電気的に接続されている第１制御端子と、前記第２制御層と電気的に接続されている第２制御端子と、前記第１駆動層と電気的に接続されている第１検出端子と、前記第２駆動層と電気的に接続されている第２検出端子と、を備えたパワーモジュールであって、前記複数の第２パワー半導体素子は、前記複数の第２パワー半導体素子の配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、前記第１端パワー半導体素子の前記制御電極及び前記第２制御端子間の経路を第３端制御側導電経路とし、前記第１端パワー半導体素子の前記第２駆動電極及び前記第２検出端子間の経路を第３端駆動側導電経路とし、前記第３端制御側導電経路の長さと前記第３端駆動側導電経路の長さとの和を第３和とし、前記第２端パワー半導体素子の前記制御電極及び前記第２制御端子間の経路を第４端制御側導電経路とし、前記第２端パワー半導体素子の前記第２駆動電極及び前記第２検出端子間の経路を第４端駆動側導電経路とし、前記第４端制御側導電経路の長さと前記第４端駆動側導電経路の長さとの和を第４和とすると、前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第３和と前記第４和とが近づくように導電経路を迂回させる第２迂回部を有する、パワーモジュール。
厚さ方向において互いに反対側を向く基板主面及び基板裏面を有し、電気絶縁性を有する基板と、前記基板主面に形成された導電性を有する第１制御層、第２制御層、第１駆動層、第２駆動層、第１搭載層、第２搭載層、及び導電層と、前記第１搭載層に搭載されるものであって、第１入力端子に電気的に接続される第１駆動電極が形成された第１素子裏面と、出力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第１素子主面と、を有し、前記厚さ方向からみて一方向に配列された状態で前記第１搭載層に搭載された複数の第１パワー半導体素子と、前記第２搭載層に搭載されるものであって、前記出力端子に電気的に接続される第１駆動電極が形成された第２素子裏面と、第２入力端子に電気的に接続される第２駆動電極、及び、制御電極が形成された第２素子主面と、を有し、前記一方向に配列された状態で前記第２搭載層に搭載された複数の第２パワー半導体素子と、前記複数の第１パワー半導体素子の制御電極と前記第１制御層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１制御側接続部材と、前記複数の第１パワー半導体素子の第２駆動電極と前記第１駆動層とを接続するものであって、前記複数の第１パワー半導体素子の配列方向と同一方向に並んだ複数の第１駆動側接続部材と、前記複数の第２パワー半導体素子の制御電極と前記第２制御層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２制御側接続部材と、前記第２パワー半導体素子の第２駆動電極と前記第２駆動層とを接続するものであって、前記複数の第２パワー半導体素子の配列方向と同一方向に並んだ複数の第２駆動側接続部材と、前記第１制御層と電気的に接続されている第１制御端子と、前記第２制御層と電気的に接続されている第２制御端子と、前記第１駆動層と電気的に接続されている第１検出端子と、前記第２駆動層と電気的に接続されている第２検出端子と、を備えたパワーモジュールであって、前記複数の第２パワー半導体素子は、前記複数の第２パワー半導体素子の配列方向の両端にある第１端パワー半導体素子及び第２端パワー半導体素子を含み、前記第１端パワー半導体素子の前記制御電極及び前記第２制御端子間の経路を第３端制御側導電経路とし、前記第１端パワー半導体素子の前記第２駆動電極及び前記第２検出端子間の経路を第３端駆動側導電経路とし、前記第３端制御側導電経路の長さと前記第３端駆動側導電経路の長さとの和を第３和とし、前記第２端パワー半導体素子の前記制御電極及び前記第２制御端子間の経路を第４端制御側導電経路とし、前記第２端パワー半導体素子の前記第２駆動電極及び前記第２検出端子間の経路を第４端駆動側導電経路とし、前記第４端制御側導電経路の長さと前記第４端駆動側導電経路の長さとの和を第４和とすると、前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第３和と前記第４和とが近づくように導電経路を迂回させる第２迂回部を有する、パワーモジュール。
【0359】
第２制御端子と第２検出端子との間の電圧が制御電圧として第２パワー半導体素子の制御電極に印加されるため、第２パワー半導体素子の制御電極への制御電圧の印加タイミングは、第２パワー半導体素子の制御電極と第２制御端子との間のインダクタンス値と第２パワー半導体素子の第２駆動電極と第２検出端子との間のインダクタンス値との合計のインダクタンス値に応じて決められる。第２パワー半導体素子の制御電極と第２制御端子間のインダクタンス値は第２パワー半導体素子の制御電極と第２制御端子間の導電経路の長さによって主に決められ、第２パワー半導体素子の第２駆動電極と第２検出端子間のインダクタンス値は第２パワー半導体素子の第２駆動電極と第２検出端子間の導電経路の長さによって主に決められる。このため、第２パワー半導体素子の制御電極と第２制御端子間の導電経路の長さと第２パワー半導体素子の第２駆動電極と第２検出端子間の導電経路の長さとの合計の長さの複数の第２パワー半導体素子の間でのばらつきを抑えることによって、複数の第２パワー半導体素子における上記合計のインダクタンス値のばらつきを抑制できる。
【0360】
また、第２制御電極と第２制御端子間の導電経路の長さ及び第２駆動電極と第２検出端子間の導電経路のばらつきはそれぞれ、複数の第２パワー半導体素子の配列方向において両端の第２パワー半導体素子（第１端パワー半導体素子及び第２端パワー半導体素子）の間で最大になると考えられる。
【0361】
そこで、本パワーモジュールでは、第２迂回部によって第１端パワー半導体素子の第３端制御側導電経路の長さと第３端駆動側導電経路の長さとの和である第３和と、第２端パワー半導体素子の第４端制御側導電経路の長さと第４端駆動側導電経路の長さとの和である第４和とを互いに近づけるように構成している。これにより、第３端制御側導電経路におけるインダクタンス値及び第３端駆駆動側導電経路におけるインダクタンス値の合計のインダクタンス値と、第４端制御側導電経路におけるインダクタンス値及び第４端駆動側導電経路におけるインダクタンス値の合計のインダクタンス値とのばらつきを抑制できる。したがって、複数の第２パワー半導体素子のうちの最もインダクタンス値がばらつく第１端パワー半導体素子と第２端パワー半導体素子とのオンオフのタイミングのばらつきを抑制できるため、パワーモジュールを安定して動作できる。
【0362】
（付記５１）
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、前記第２制御層及び前記第２駆動層はそれぞれ、前記第１方向に延びる第２配線部を有し、前記第２迂回部は、前記第２方向において前記第２配線部と離間して配置されており、前記第１方向に延びている、付記４９又は５０に記載のパワーモジュール。
前記一方向を第１方向とし、前記厚さ方向からみて前記第１方向と交差する方向を第２方向とすると、前記第２制御層及び前記第２駆動層はそれぞれ、前記第１方向に延びる第２配線部を有し、前記第２迂回部は、前記第２方向において前記第２配線部と離間して配置されており、前記第１方向に延びている、付記４９又は５０に記載のパワーモジュール。
【0363】
（付記５２）
前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第２迂回部と前記第２配線部とを連結する第２連結部を有し、前記第２配線部、前記第２迂回部、及び前記第２連結部は、一体に形成された単一部材からなる、付記５１に記載のパワーモジュール。
前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第２迂回部と前記第２配線部とを連結する第２連結部を有し、前記第２配線部、前記第２迂回部、及び前記第２連結部は、一体に形成された単一部材からなる、付記５１に記載のパワーモジュール。
【0364】
（付記５３）
前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第２迂回部と前記第２配線部とを連結する第２連結部を有し、前記第２連結部は、ワイヤからなる、付記５１に記載のパワーモジュール。
前記第２制御層及び前記第２駆動層の少なくとも一方は、前記第２迂回部と前記第２配線部とを連結する第２連結部を有し、前記第２連結部は、ワイヤからなる、付記５１に記載のパワーモジュール。
【0365】
（付記５４）
前記厚さ方向からみて前記複数の第２パワー半導体素子の配列方向を第１方向とし、前記第１方向と交差する方向を第２方向とすると、前記第２方向において、前記第２駆動層は、前記導電層と隣り合うように配置されており、前記第２制御層は、前記第２駆動層に対して前記導電層とは反対側に配置されている、付記４９～５３のいずれか一つに記載のパワーモジュール。
前記厚さ方向からみて前記複数の第２パワー半導体素子の配列方向を第１方向とし、前記第１方向と交差する方向を第２方向とすると、前記第２方向において、前記第２駆動層は、前記導電層と隣り合うように配置されており、前記第２制御層は、前記第２駆動層に対して前記導電層とは反対側に配置されている、付記４９～５３のいずれか一つに記載のパワーモジュール。
【0366】
（付記５５）
前記第２制御層は、前記第２迂回部を有し、前記第２迂回部は、前記第２方向において前記第２制御層の第２配線部に対して前記第２駆動層とは反対側に配置されている、付記５４に記載のパワーモジュール。
前記第２制御層は、前記第２迂回部を有し、前記第２迂回部は、前記第２方向において前記第２制御層の第２配線部に対して前記第２駆動層とは反対側に配置されている、付記５４に記載のパワーモジュール。
【0367】
（付記５６）
前記第２駆動層は、前記第２迂回部を有し、前記第２迂回部は、前記第２方向において前記第２制御層に対して前記導電層とは反対側に配置されている、付記５５に記載のパワーモジュール。
前記第２駆動層は、前記第２迂回部を有し、前記第２迂回部は、前記第２方向において前記第２制御層に対して前記導電層とは反対側に配置されている、付記５５に記載のパワーモジュール。
【0368】
（付記５７）
前記第２迂回部には、前記第２制御側接続部材及び前記第２駆動側接続部材が接続されていない、付記４９～５６のいずれか一つに記載のパワーモジュール。
前記第２迂回部には、前記第２制御側接続部材及び前記第２駆動側接続部材が接続されていない、付記４９～５６のいずれか一つに記載のパワーモジュール。
【0369】
（付記５８）
前記第２制御端子と前記第２制御層とは、第２制御端子側接続部材によって電気的に接続されており、前記第２検出端子と前記第２駆動層とは、第２検出端子側接続部材によって電気的に接続されている、付記４９～５７のいずれか一つに記載のパワーモジュール。
前記第２制御端子と前記第２制御層とは、第２制御端子側接続部材によって電気的に接続されており、前記第２検出端子と前記第２駆動層とは、第２検出端子側接続部材によって電気的に接続されている、付記４９～５７のいずれか一つに記載のパワーモジュール。
【0370】
（付記５９）
前記第２制御層は、前記第２迂回部と、前記第２迂回部の先端部に形成されて前記第２制御端子側接続部材が接続されている第３接続部とを有する、付記５８に記載のパワーモジュール。
前記第２制御層は、前記第２迂回部と、前記第２迂回部の先端部に形成されて前記第２制御端子側接続部材が接続されている第３接続部とを有する、付記５８に記載のパワーモジュール。
【0371】
（付記６０）
前記第２駆動層は、前記第２迂回部と、前記第２迂回部の先端部に形成されて前記第２検出端子側接続部材が接続されている第４接続部とを有する、付記５９に記載のパワーモジュール。
前記第２駆動層は、前記第２迂回部と、前記第２迂回部の先端部に形成されて前記第２検出端子側接続部材が接続されている第４接続部とを有する、付記５９に記載のパワーモジュール。
【0372】
（付記６１）
前記基板は、第１基板及び第２基板を有し、前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記第１制御層、前記第２制御層、前記第１駆動層、前記第２駆動層、前記第１搭載層、前記第２搭載層、及び前記導電層が配置されており、前記第１基板の前記第１搭載層及び前記第２基板の前記第１搭載層にはそれぞれ、前記複数の第１パワー半導体素子が前記一方向に互いに離間して配置されており、前記第１基板の前記第２搭載層及び前記第２基板の前記第２搭載層にはそれぞれ、前記複数の第２パワー半導体素子が前記一方向に互いに離間して配置されており、前記第１基板及び前記第２基板は、前記一方向に互いに離間して配列されており、前記一方向において前記第１基板の前記第２搭載層と前記第２基板の前記第２搭載層とは、第２搭載層接続部材によって電気的に接続されており、前記第１基板の前記第２制御層と前記第２基板の前記第２制御層とは、第２制御層接続部材によって電気的に接続されており、前記第１基板の前記第２駆動層と前記第２基板の前記第２駆動層とは、第２駆動層接続部材によって電気的に接続されており、前記第１基板の前記第２制御層及び前記第２駆動層の一方は、前記第２迂回部を有し、前記第２基板の前記第２制御層及び前記第２駆動層の他方は、前記第２迂回部を有する、付記４９～６０のいずれか一つに記載のパワーモジュール。
前記基板は、第１基板及び第２基板を有し、前記第１基板及び前記第２基板の前記基板主面にはそれぞれ、前記第１制御層、前記第２制御層、前記第１駆動層、前記第２駆動層、前記第１搭載層、前記第２搭載層、及び前記導電層が配置されており、前記第１基板の前記第１搭載層及び前記第２基板の前記第１搭載層にはそれぞれ、前記複数の第１パワー半導体素子が前記一方向に互いに離間して配置されており、前記第１基板の前記第２搭載層及び前記第２基板の前記第２搭載層にはそれぞれ、前記複数の第２パワー半導体素子が前記一方向に互いに離間して配置されており、前記第１基板及び前記第２基板は、前記一方向に互いに離間して配列されており、前記一方向において前記第１基板の前記第２搭載層と前記第２基板の前記第２搭載層とは、第２搭載層接続部材によって電気的に接続されており、前記第１基板の前記第２制御層と前記第２基板の前記第２制御層とは、第２制御層接続部材によって電気的に接続されており、前記第１基板の前記第２駆動層と前記第２基板の前記第２駆動層とは、第２駆動層接続部材によって電気的に接続されており、前記第１基板の前記第２制御層及び前記第２駆動層の一方は、前記第２迂回部を有し、前記第２基板の前記第２制御層及び前記第２駆動層の他方は、前記第２迂回部を有する、付記４９～６０のいずれか一つに記載のパワーモジュール。
【0373】
（付記６２）
前記第１方向からみて、前記第２制御端子及び前記第２検出端子はそれぞれ、前記第１基板と重なるように配置されている、付記６１に記載のパワーモジュール。
前記第１方向からみて、前記第２制御端子及び前記第２検出端子はそれぞれ、前記第１基板と重なるように配置されている、付記６１に記載のパワーモジュール。
【0374】
（付記６３）
前記第２パワー半導体素子は、ＳｉＣＭＯＳＦＥＴからなる、付記４９～６２のいずれか一つに記載のパワーモジュール。
前記第２パワー半導体素子は、ＳｉＣＭＯＳＦＥＴからなる、付記４９～６２のいずれか一つに記載のパワーモジュール。
【符号の説明】
【0375】
１Ａ，１Ｂ…パワーモジュール
１０…基板
１１…第１基板（基板）
１１ｓ…第１基板主面（基板主面）
１１ｒ…第１基板裏面（基板裏面）
１２…第２基板（基板）
１２ｓ…第２基板主面（基板主面）
１２ｒ…第２基板裏面（基板裏面）
１３Ａ，１３Ｂ…第１搭載層（搭載層）
１４Ａ，１４Ｂ…第２搭載層（搭載層）
１５Ａ，１５Ｂ…導電層
２１，２２…第１制御層（制御層）
２１ａ…第１制御側配線部（第１配線部、配線部）
２１ｂ…第１制御側迂回部（第１迂回部、迂回部）
２１ｃ…第１制御側連結部（第１連結部、連結部）
２１ｄ…第１制御側接続部（第１接続部）
２２ａ…第１制御側配線部（第１配線部、配線部）
２２ｂ…第１制御側迂回部（第１迂回部、迂回部）
２２ｃ…第１制御側連結部（第１連結部、連結部）
２２ｄ…第１制御側接続部（第１接続部）
２３，２４…第１駆動層（駆動層）
２３ａ…第１駆動側配線部（第１配線部、配線部）
２３ｂ…第１駆動側迂回部（第１迂回部、迂回部）
２３ｃ…第１駆動側連結部（第１連結部、連結部）
２３ｄ…第１駆動側接続部（第２接続部）
２４ａ…第１駆動側配線部（第１配線部、配線部）
２４ｂ…第１駆動側迂回部（第１迂回部、迂回部）
２４ｃ…第１駆動側連結部（第１連結部、連結部）
２４ｄ…第１駆動側接続部（第２接続部）
２５，２６…第２制御層（制御層）
２５ａ…第２制御側配線部（第２配線部、配線部）
２５ｂ…第２制御側迂回部（第２迂回部、迂回部）
２５ｃ…第２制御側連結部（第２連結部、連結部）
２５ｄ…第２制御側接続部（第３接続部）
２６ａ…第２制御側配線部（第２配線部、配線部）
２６ｂ…第２制御側迂回部（第２迂回部、迂回部）
２６ｃ…第２制御側連結部（第２連結部、連結部）
２６ｄ…第２制御側接続部（第３接続部）
２７，２８…第２駆動層（駆動層）
２７ａ…第２駆動側配線部（第２配線部、配線部）
２７ｂ…第２駆動側迂回部（第２迂回部、迂回部）
２７ｃ…第２駆動側連結部（第２連結部、連結部）
２７ｄ…第２駆動側接続部（第４接続部）
２８ａ…第２駆動側配線部（第２配線部、配線部）
２８ｂ…第２駆動側迂回部（第２迂回部、迂回部）
２８ｃ…第２駆動側連結部（第２連結部、連結部）
２８ｄ…第２駆動側接続部（第４接続部）
３１Ａ…第１素子接続部材
３１Ｂ…第２素子接続部材
３２Ａ…第１制御側接続部材（制御側接続部材）
３２Ｂ…第２制御側接続部材（制御側接続部材）
３３Ａ…第１駆動側接続部材（駆動側接続部材）
３３Ｂ…第２駆動側接続部材（駆動側接続部材）
３５Ａ…第１制御端子側接続部材
３５Ｂ…第２制御端子側接続部材
３６Ａ…第１検出端子側接続部材
３６Ｂ…第２検出端子側接続部材
４０…パワー半導体素子
４０Ａ…第１パワー半導体素子
４０Ａａ，４０Ａｃ…第１パワー半導体素子（第１端パワー半導体素子）
４０Ａｂ，４０Ａｄ…第１パワー半導体素子（第２端パワー半導体素子）
４０Ｂ…第２パワー半導体素子
４０Ｂａ，４０Ｂｃ…第２パワー半導体素子（第１端パワー半導体素子）
４０Ｂｂ，４０Ｂｄ…第２パワー半導体素子（第２端パワー半導体素子）
４０ｓ…素子主面（第１素子主面、第２素子主面）
４０ｒ…素子裏面（第１素子裏面、第２素子裏面）
４１…ドレイン電極（第１駆動電極）
４２…ソース電極（第２駆動電極）
４２Ａ…主ソース電極
４２Ｂ…第１ソース電極
４２Ｃ…第２ソース電極
４３…ゲート電極（制御電極）
５１Ａ…第１入力端子
５１Ｂ…第２入力端子
５２Ａ…第１出力端子（出力端子）
５２Ｂ…第２出力端子（出力端子）
５３Ａ…第１制御端子
５３Ｂ…第２制御端子
５４Ａ…第１検出端子
５４Ｂ…第２検出端子
９０Ａ…連結部材（第１搭載層接続部材）
９０Ｂ…連結部材（第２搭載層接続部材）
９３Ａ…第１制御層接続部材
９３Ｂ…第２制御層接続部材
９４Ａ…第１駆動層接続部材
９４Ｂ…第２駆動層接続部材
Ｘ…横方向（第１方向）
Ｙ…縦方向（第２方向）
Ｚ…厚さ方向
１０…基板
１１…第１基板（基板）
１１ｓ…第１基板主面（基板主面）
１１ｒ…第１基板裏面（基板裏面）
１２…第２基板（基板）
１２ｓ…第２基板主面（基板主面）
１２ｒ…第２基板裏面（基板裏面）
１３Ａ，１３Ｂ…第１搭載層（搭載層）
１４Ａ，１４Ｂ…第２搭載層（搭載層）
１５Ａ，１５Ｂ…導電層
２１，２２…第１制御層（制御層）
２１ａ…第１制御側配線部（第１配線部、配線部）
２１ｂ…第１制御側迂回部（第１迂回部、迂回部）
２１ｃ…第１制御側連結部（第１連結部、連結部）
２１ｄ…第１制御側接続部（第１接続部）
２２ａ…第１制御側配線部（第１配線部、配線部）
２２ｂ…第１制御側迂回部（第１迂回部、迂回部）
２２ｃ…第１制御側連結部（第１連結部、連結部）
２２ｄ…第１制御側接続部（第１接続部）
２３，２４…第１駆動層（駆動層）
２３ａ…第１駆動側配線部（第１配線部、配線部）
２３ｂ…第１駆動側迂回部（第１迂回部、迂回部）
２３ｃ…第１駆動側連結部（第１連結部、連結部）
２３ｄ…第１駆動側接続部（第２接続部）
２４ａ…第１駆動側配線部（第１配線部、配線部）
２４ｂ…第１駆動側迂回部（第１迂回部、迂回部）
２４ｃ…第１駆動側連結部（第１連結部、連結部）
２４ｄ…第１駆動側接続部（第２接続部）
２５，２６…第２制御層（制御層）
２５ａ…第２制御側配線部（第２配線部、配線部）
２５ｂ…第２制御側迂回部（第２迂回部、迂回部）
２５ｃ…第２制御側連結部（第２連結部、連結部）
２５ｄ…第２制御側接続部（第３接続部）
２６ａ…第２制御側配線部（第２配線部、配線部）
２６ｂ…第２制御側迂回部（第２迂回部、迂回部）
２６ｃ…第２制御側連結部（第２連結部、連結部）
２６ｄ…第２制御側接続部（第３接続部）
２７，２８…第２駆動層（駆動層）
２７ａ…第２駆動側配線部（第２配線部、配線部）
２７ｂ…第２駆動側迂回部（第２迂回部、迂回部）
２７ｃ…第２駆動側連結部（第２連結部、連結部）
２７ｄ…第２駆動側接続部（第４接続部）
２８ａ…第２駆動側配線部（第２配線部、配線部）
２８ｂ…第２駆動側迂回部（第２迂回部、迂回部）
２８ｃ…第２駆動側連結部（第２連結部、連結部）
２８ｄ…第２駆動側接続部（第４接続部）
３１Ａ…第１素子接続部材
３１Ｂ…第２素子接続部材
３２Ａ…第１制御側接続部材（制御側接続部材）
３２Ｂ…第２制御側接続部材（制御側接続部材）
３３Ａ…第１駆動側接続部材（駆動側接続部材）
３３Ｂ…第２駆動側接続部材（駆動側接続部材）
３５Ａ…第１制御端子側接続部材
３５Ｂ…第２制御端子側接続部材
３６Ａ…第１検出端子側接続部材
３６Ｂ…第２検出端子側接続部材
４０…パワー半導体素子
４０Ａ…第１パワー半導体素子
４０Ａａ，４０Ａｃ…第１パワー半導体素子（第１端パワー半導体素子）
４０Ａｂ，４０Ａｄ…第１パワー半導体素子（第２端パワー半導体素子）
４０Ｂ…第２パワー半導体素子
４０Ｂａ，４０Ｂｃ…第２パワー半導体素子（第１端パワー半導体素子）
４０Ｂｂ，４０Ｂｄ…第２パワー半導体素子（第２端パワー半導体素子）
４０ｓ…素子主面（第１素子主面、第２素子主面）
４０ｒ…素子裏面（第１素子裏面、第２素子裏面）
４１…ドレイン電極（第１駆動電極）
４２…ソース電極（第２駆動電極）
４２Ａ…主ソース電極
４２Ｂ…第１ソース電極
４２Ｃ…第２ソース電極
４３…ゲート電極（制御電極）
５１Ａ…第１入力端子
５１Ｂ…第２入力端子
５２Ａ…第１出力端子（出力端子）
５２Ｂ…第２出力端子（出力端子）
５３Ａ…第１制御端子
５３Ｂ…第２制御端子
５４Ａ…第１検出端子
５４Ｂ…第２検出端子
９０Ａ…連結部材（第１搭載層接続部材）
９０Ｂ…連結部材（第２搭載層接続部材）
９３Ａ…第１制御層接続部材
９３Ｂ…第２制御層接続部材
９４Ａ…第１駆動層接続部材
９４Ｂ…第２駆動層接続部材
Ｘ…横方向（第１方向）
Ｙ…縦方向（第２方向）
Ｚ…厚さ方向
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】