特開 2024-115104 駆動回路及び駆動制御システム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024115104

(43)【公開日】2024-08-26

(54)【発明の名称】駆動回路及び駆動制御システム

(51)【国際特許分類】

   H03K 17/16 20060101AFI20240819BHJP

   H03K 17/10 20060101ALI20240819BHJP

【ＦＩ】

H03K17/16 F

H03K17/16 J

H03K17/10

【審査請求】有

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023020586

(22)【出願日】2023-02-14

(11)【特許番号】

(45)【特許公報発行日】2024-01-26

(71)【出願人】

【識別番号】522097832

【氏名又は名称】株式会社アレックス

(74)【代理人】

【識別番号】100190274

【弁理士】

【氏名又は名称】山下 滋之

(72)【発明者】

【氏名】太田 博幸

(72)【発明者】

【氏名】山崎 健一

(72)【発明者】

【氏名】地引 一利

【テーマコード（参考）】

5J055

【Ｆターム（参考）】

5J055AX06

5J055AX07

5J055AX25

5J055AX27

5J055AX44

5J055AX55

5J055AX56

5J055AX57

5J055AX64

5J055BX01

5J055BX16

5J055CX12

5J055CX13

5J055DX03

5J055DX12

5J055DX43

5J055DX59

5J055DX60

5J055EX02

5J055EX04

5J055EX06

5J055EX07

5J055EY01

5J055EY10

5J055EY12

5J055EY13

5J055EY17

5J055EY21

5J055EZ01

5J055EZ20

5J055EZ22

5J055EZ62

5J055FX05

5J055FX07

5J055FX13

5J055FX19

5J055GX01

5J055GX02

5J055GX05

(57)【要約】

【課題】輻射ノイズの発生を抑制する駆動回路及び駆動制御システムを提供すること。
【解決手段】電源とＧＮＤとの間に直列に接続された２つのスイッチング素子を有する駆動回路。駆動回路は、２つのスイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサと、ＰＷＭ信号が入力される入力端子と各スイッチング素子の制御端子との間にそれぞれ接続された抵抗と、を有している。駆動制御システムは、上記の駆動回路と、駆動回路にＰＷＭ信号を出力する制御装置と、直列に接続された２つのスイッチング素子の間に設けられた圧電スピーカと、を有している。
【選択図】図２

【特許請求の範囲】

【請求項1】

電源とＧＮＤとの間に直列に接続された２つのスイッチング素子を有するハーフブリッジ回路からなる駆動回路であって、
２つの前記スイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサと、
ＰＷＭ信号が入力される入力端子と各スイッチング素子の制御端子との間にそれぞれ接続された抵抗と、を有する駆動回路。

【請求項2】

アノードが前記入力端子側に向いた状態で、電源側の前記抵抗に対し並列に接続された第１ダイオードと、
カソードが前記入力端子側に向いた状態でＧＮＤ側の前記抵抗に対し並列に接続された第２ダイオードと、を有する、請求項１に記載の駆動回路。

【請求項3】

２つの前記スイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ、前記コンデンサに対し直列に接続された抑制抵抗を有する、請求項２に記載の駆動回路。

【請求項4】

電源とＧＮＤとの間に直列に接続された２つのスイッチング素子及びＰＷＭ信号が入力される入力端子を２組有するＨブリッジ回路からなる駆動回路であって、
各組について、
２つの前記スイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサと、
前記入力端子と各スイッチング素子の制御端子との間にそれぞれ接続された抵抗と、を有する駆動回路。

【請求項5】

各組について、
アノードが前記入力端子側に向いた状態で、電源側の前記抵抗に対し並列に接続された第１ダイオードと、
カソードが前記入力端子側に向いた状態でＧＮＤ側の前記抵抗に対し並列に接続された第２ダイオードと、を有する、請求項４に記載の駆動回路。

【請求項6】

各組について、
２つの前記スイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ、前記コンデンサに対し直列に接続された抑制抵抗を有する、請求項５に記載の駆動回路。

【請求項7】

請求項１～６の何れか一項に記載の駆動回路と、
前記入力端子にＰＷＭ信号を出力する制御装置と、を有する駆動制御システム。

【請求項8】

請求項１～６の何れか一項に記載の駆動回路と、
前記入力端子にＰＷＭ信号を出力する制御装置と、
直列に接続された２つの前記スイッチング素子の間に設けられたスピーカと、を有する駆動制御システム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＰＷＭ信号に基づいて負荷を動作させる駆動回路及び駆動制御システムに関する。

【背景技術】

【0002】

従来から、スピーカやモータなどを動作させるための駆動回路として、Ｈブリッジ回路あるいはハーフブリッジ回路が用いられている（例えば、特許文献１参照）。特許文献１に記載の駆動回路は、電源とＧＮＤ（グランド）との間に設けられた２つのスイッチング素子が、ＰＷＭ信号に応じて互いに反対のオンオフ動作を行い、負荷としてのスピーカから音声を出力するよう構成されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特許６３０８７０５号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１のような従来の駆動回路は、スイッチング素子の状態が切り替わる際、出力側に突入電流が流れるため、輻射ノイズが発生するという課題がある。

【0005】

本発明は、上述のような課題を解決するためになされたものであり、輻射ノイズの発生を抑制する駆動回路及び駆動制御システムを提供することを目的とする。

【課題を解決するための手段】

【0006】

本発明の一態様に係る駆動回路は、電源とＧＮＤとの間に直列に接続された２つのスイッチング素子を有するハーフブリッジ回路からなる駆動回路であって、２つのスイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサと、ＰＷＭ信号が入力される入力端子と各スイッチング素子の制御端子との間にそれぞれ接続された抵抗と、を有するものである。

【0007】

本発明の一態様に係る駆動回路は、電源とＧＮＤとの間に直列に接続された２つのスイッチング素子及びＰＷＭ信号が入力される入力端子を２組有するＨブリッジ回路からなる駆動回路であって、各組について、２つのスイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサと、入力端子と各スイッチング素子の制御端子との間にそれぞれ接続された抵抗と、を有するものである。

【0008】

本発明の一態様に係る駆動制御システムは、上記の駆動回路と、入力端子にＰＷＭ信号を出力する制御装置と、を有するものである。
本発明の一態様に係る駆動制御システムは、上記の駆動回路と、入力端子にＰＷＭ信号を出力する制御装置と、直列に接続された２つのスイッチング素子の間に接続されたスピーカと、を有するものである。

【発明の効果】

【0009】

本発明によれば、２つのスイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサと、入力端子と各スイッチング素子の制御端子との間にそれぞれ接続された抵抗と、を有し、これらによって各スイッチング素子の時定数が構成されるため、突入電流を抑え、輻射ノイズの発生を抑制することができる。

【図面の簡単な説明】

【0010】

【図1】本発明の実施の形態１及び２に係る駆動制御システムを例示した構成図である。

【図2】本発明の実施の形態１に係る駆動回路を例示した構成図である。

【図3】図２の駆動回路において、ＰＷＭ信号がＨｉｇｈのときの各スイッチング素子の状態等を例示した説明図である。

【図4】図２の駆動回路において、ＰＷＭ信号がＨｉｇｈからＬｏｗに遷移する際の各スイッチング素子の状態等を例示した説明図である。

【図5】図２の駆動回路において、ＰＷＭ信号がＬｏｗのときの各スイッチング素子の状態等を例示した説明図である。

【図6】図２の駆動回路において、ＰＷＭ信号がＬｏｗからＨｉｇｈに遷移する際の各スイッチング素子の状態等を例示した説明図である。

【図7】図２の駆動回路について、図３～図６それぞれの状態での各所の電流及び電圧の変化を例示したグラフである。

【図8】図２の駆動回路の出力の変化を、各スイッチング素子の状態変化と共に例示したグラフである。

【図9】本発明の実施の形態２に係る駆動回路を例示した構成図である。

【図10】本発明の実施の形態３及び４に係る駆動制御システムを例示した構成図である。

【図11】本発明の実施の形態３に係る駆動回路を例示した構成図である。

【図12】図１１の駆動回路において、第１ＰＷＭ信号がＨｉｇｈ、第２ＰＷＭ信号がＬｏｗのときの各スイッチング素子の状態等を例示した説明図である。

【図13】図１１の駆動回路において、第１ＰＷＭ信号がＨｉｇｈからＬｏｗに遷移し、第２ＰＷＭ信号がＬｏｗからＨｉｇｈに遷移する際の各スイッチング素子の状態等を例示した説明図である。

【図14】図１１の駆動回路において、第１ＰＷＭ信号がＬｏｗ、第２ＰＷＭ信号がＨｉｇｈのときの各スイッチング素子の状態等を例示した説明図である。

【図15】図１１の駆動回路において、第１ＰＷＭ信号がＬｏｗからＨｉｇｈに遷移し、第２ＰＷＭ信号がＨｉｇｈからＬｏｗに遷移する際の各スイッチング素子の状態等を例示した説明図である。

【図16】本発明の実施の形態４に係る駆動回路を例示した構成図である。

【発明を実施するための形態】

【0011】

実施の形態１．
図１～図８に基づき、本発明の実施の形態１における駆動回路１０及び駆動制御システム１００の構成例及び動作例について説明する。各図では、煩雑化を避ける等の意図で、符号の一部を適宜省略する。まず、図１及び図２を参照して、駆動制御システム１００の全体的な構成と駆動回路１０の各構成部材について説明する。

【0012】

図１に示すように、駆動制御システム１００は、駆動回路１０と、制御装置２０と、記憶装置２５と、負荷５０と、を有している。制御装置２０は、例えばマイコンからなり、制御部２１と記憶部２２とを含む。制御部２１は、記憶装置２５内の音声データ２５ｄに基づくＰＷＭ信号を生成し、生成したＰＷＭ信号を駆動回路１０へ出力するものである。制御部２１は、ＣＰＵ（Central Processing Unit）又はＧＰＵ（Graphics Processing Unit）などにより構成される。すなわち、制御部２１の各種機能は、ＣＰＵなどの演算装置と、その演算装置と協働して当該各種機能を実現させるソフトウェアとにより構成される。もっとも、制御部２１における各種機能のうちの一部は、ハードウェアにより実現してもよい。

【0013】

記憶部２２には、制御部２１の動作プログラムの他、種々の情報が記憶される。図１では、制御部２１の動作プログラムとして音声発声制御プログラム２２ｐを例示している。記憶部２２は、ＲＡＭ（Random Access Memory）及びＲＯＭ（Read Only Memory）、フラッシュメモリ、ｅＭＭＣ（embedded Multi Media Card）、ＳＳＤ（Solid State Drive）、又はＨＤＤ（Hard Disk Drive）などにより構成される。

【0014】

記憶装置２５は、例えばシリアル通信の規格であるＳＰＩ（Serial Peripheral Interface）の信号線（ＣＳ）によって制御装置２０に接続される。図１の例では、記憶装置２５に音声データ２５ｄが格納されている。記憶装置２５は、例えば、フラッシュＲＯＭ(Flash Memory)などのＥＥＰＲＯＭ (Electronically Erasable and Programmable Read Only Memory)により構成される。もっとも、音声データ２５ｄは、記憶部２２に格納されてもよく、この場合、駆動制御システム１００は記憶装置２５を有しなくてよい。

【0015】

負荷５０は、例えばスピーカやモータなど、駆動回路１０からの出力により動作する機器である。つまり、負荷５０は、容量性負荷を含んでいてもよく、誘導性負荷を含んでいてもよい。図１では、負荷５０として、印加される電圧により変形するピエゾ素子（圧電素子）５１を含み、ピエゾ素子５１の変形に起因した空気の振動により音又は音声を出力する圧電スピーカを例示している。すなわち、図１の駆動制御システム１００は、制御装置２０が出力するＰＷＭ信号により駆動回路１０を制御し、負荷５０としての圧電スピーカを駆動させて音又は音声を再生するよう構成されている。なお、駆動制御システム１００は、負荷５０とＧＮＤとの間に設けられたコンデンサを有していてもよい。

【0016】

図２に示すように、駆動回路１０は、電源とＧＮＤとの間に直列に接続された２つのスイッチング素子（Ｑ１、Ｑ２）を有するハーフブリッジ回路である。駆動回路１０は、２つのスイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサ（Ｃ１、Ｃ２）と、ＰＷＭ信号が入力される入力端子１ａと各スイッチング素子の制御端子との間にそれぞれ接続された抵抗（Ｒ１、Ｒ２）と、を有している。以下、電源から供給される電圧のことを電源電圧又はＶＤＤという。また、ＧＮＤの電圧のことは「ＧＮＤ」と省略する。駆動回路１０は、電源に接続される電源端子３ａと、ＧＮＤに接続されるＧＮＤ端子４ａと、を有している。

【0017】

本実施の形態１のスイッチング素子（Ｑ１、Ｑ２）は、例えば、電界効果トランジスタ（ＦＥＴ）、バイポーラトランジスタ（ＢＪＴ）、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）などのトランジスタにより構成される。電界効果トランジスタには、複合型電解効果トランジスタ（ＪＦＥＴ）や金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）などが含まれる。図２では、スイッチング素子（Ｑ１、Ｑ２）として、電界効果トランジスタ（ＦＥＴ）を例示しているため、その制御端子はゲート（Ｇ）に相当する。スイッチング素子（Ｑ１、Ｑ２）として、バイポーラトランジスタ（ＢＪＴ）又は絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を採用した場合、その制御端子はベース（Ｂ）に相当する。

【0018】

駆動回路１０は、アノードが入力端子１ａ側に向いた状態で、電源側の抵抗（Ｒ１）に対し並列に接続されたダイオード（電源側ダイオード）Ｄ１と、カソードが入力端子１ａ側に向いた状態でＧＮＤ側の抵抗（Ｒ２）に対し並列に接続されたダイオード（ＧＮＤ側ダイオード）Ｄ２と、を有している。ダイオードＤ１及びダイオードＤ２は、例えばショットキーバリアダイオード（ＳＢＤ）により構成される。もっとも、ダイオードＤ１及びダイオードＤ２として、スイッチングダイオードや整流ダイオードなどの他のダイオードを採用してもよい。ただし、スイッチングスピードの速さ、電圧降下の小ささ、スイッチング素子（Ｑ１、Ｑ２）としてのトランジスタの採択範囲の広さなどの観点から、ダイオードＤ１及びダイオードＤ２としてはショットキーバリアダイオードが望ましい。

【0019】

ここで、図２の回路図に基づき、駆動回路１０の各構成部材をより具体的に説明する。駆動回路１０は、電源とＧＮＤとの間に直列に接続されたトランジスタからなるスイッチング素子（電源側スイッチング素子）Ｑ１及びスイッチング素子（ＧＮＤ側スイッチング素子）Ｑ２を有している。駆動回路１０は、入力端子１ａから入力されるＰＷＭ信号により、スイッチング素子Ｑ１とスイッチング素子Ｑ２との間の出力端子２ａに接続される負荷５０を動作させるものである。以下、各スイッチング素子（Ｑ１、Ｑ２）が、ゲート（Ｇ）、ソース（Ｓ）、ドレイン（Ｄ）の３つの端子を有する電界効果トランジスタ（ＦＥＴ）であることを想定して説明する。すなわち、スイッチング素子Ｑ１は、Ｐチャネル型のＦＥＴであり、スイッチング素子Ｑ２は、Ｎチャネル型のＦＥＴであるものとする。

【0020】

駆動回路１０は、入力端子１ａとスイッチング素子Ｑ１のゲートとの間に接続された抵抗（電源側抵抗）Ｒ１と、入力端子１ａとスイッチング素子Ｑ２のゲートとの間に接続された抵抗（ＧＮＤ側抵抗）Ｒ２と、を有している。駆動回路１０は、スイッチング素子Ｑ１のゲートと、スイッチング素子Ｑ１のドレインとの間に接続されたコンデンサ（電源側コンデンサ）Ｃ１と、スイッチング素子Ｑ２のゲートと、スイッチング素子Ｑ２のドレインとの間に接続されたコンデンサ（ＧＮＤ側コンデンサ）Ｃ２と、を有している。抵抗Ｒ１及びコンデンサＣ１は、スイッチング素子Ｑ１に対応づけられており、抵抗Ｒ２及びコンデンサＣ２は、スイッチング素子Ｑ２に対応づけられている。かかる構成により、スイッチング素子Ｑ１及びスイッチング素子Ｑ２は、オンオフ（Ｏｎ／Ｏｆｆ）の遷移時に不飽和領域で動作する。

【0021】

ダイオードＤ１は、アノードが入力端子１ａ側に向いた状態で抵抗Ｒ１に対し並列に接続されている。ダイオードＤ１は、ＰＷＭ信号がＨ（Ｈｉｇｈ）からＬ（Ｌｏｗ）に変化する際、抵抗Ｒ１、コンデンサＣ１、及びスイッチング素子Ｑ１で構成される負帰還回路を有効にする。該負帰還回路の積分動作は、出力端子２ａからの出力に反映される。また、ダイオードＤ１は、ＰＷＭ信号がＬからＨに変化する際、Ｏｎ（導通状態）のスイッチング素子Ｑ１を即座にＯｆｆ（開放状態）へ遷移させることで、電源からスイッチング素子Ｑ１及びスイッチング素子Ｑ２を通じてＧＮＤに流れる貫通電流を防止する。

【0022】

ダイオードＤ２は、カソードが入力端子１ａ側に向いた状態で抵抗Ｒ２に対し並列に接続されている。ダイオードＤ２は、ＰＷＭ信号がＬからＨに変化する際、抵抗Ｒ２、コンデンサＣ２、及びスイッチング素子Ｑ２で構成される負帰還回路を有効にする。該負帰還回路の積分動作は、出力端子２ａからの出力に反映される。また、ダイオードＤ２は、ＰＷＭ信号がＨからＬに変化する際、Ｏｎのスイッチング素子Ｑ２を即座にＯｆｆへ遷移させることにより貫通電流を防止する。

【0023】

駆動回路１０において、コンデンサＣ１及び抵抗Ｒ１は、スイッチング素子Ｑ１がＯｎになるときの時定数を構成する要素となる。すなわち、ＰＷＭ信号がＨからＬに変化すると、出力端子２ａの電位は、コンデンサＣ１と抵抗Ｒ１とで構成される時定数によりＧＮＤからＶＤＤへなだらかに上昇する。同時にスイッチング素子Ｑ２のゲートの電位は、ダイオードＤ２を通じてＯｎからＯｆｆへ急速に遷移する。

【0024】

一方、駆動回路１０において、コンデンサＣ２及び抵抗Ｒ２は、スイッチング素子Ｑ２がＯｎになるときの時定数を構成する要素となる。すなわち、ＰＷＭ信号がＬからＨに変化すると、出力端子２ａの電位は、コンデンサＣ２と抵抗Ｒ２とで構成される時定数によりＶＤＤからＧＮＤへなだらかに下降する。同時にスイッチング素子Ｑ１のゲートの電位は、ダイオードＤ１を通じてＯｎからＯｆｆへ急速に遷移する。

【0025】

スイッチング素子Ｑ１は、出力端子２ａと電源との間の導通状態を制御するものである。スイッチング素子Ｑ２は、出力端子２ａとＧＮＤとの間の導通状態を制御するものである。コンデンサＣ１は、スイッチング素子Ｑ１のドレインの電位の上昇速度に比例した電流をスイッチング素子Ｑ１のゲートにフィードバックするものである。コンデンサＣ２は、スイッチング素子Ｑ２のドレインの電位の下降速度に比例した電流をスイッチング素子Ｑ２のゲートにフィードバックするものである。抵抗Ｒ１は、コンデンサＣ１に流れるフィードバック電流に作用し、スイッチング素子Ｑ１のゲートの電位を一定に保つよう機能する。抵抗Ｒ２は、コンデンサＣ２に流れるフィードバック電流に作用し、スイッチング素子Ｑ２のゲートの電位を一定に保つよう機能する。

【0026】

次に図３～図７を参照し、ＰＷＭ信号の変化による駆動回路１０の状態変化について説明する。図３には、ＰＷＭ信号がＨのとき、つまり入力端子１ａの電圧である入力電圧ＶｉがＶ_Ｈのときの駆動回路１０の状態を例示している。図３の例において、Ｖ_Ｈは、ＶＤＤと等しくなるよう設定されている。このとき、図７に示すように、入力端子１ａに流れる電流である入力電流Ｉｉ、及び出力端子２ａに流れる電流である出力電流Ｉｏは、０［Ａ］であり、どちらも流れていない。スイッチング素子Ｑ１のゲート電圧Ｖ_ＧＳ（ゲートソース間の電圧）は、ゲートしきい値電圧Ｖｔｈ未満であるため、スイッチング素子Ｑ１はＯｆｆとなっている。一方、スイッチング素子Ｑ２のゲート電圧Ｖ_ＧＳは、ゲートしきい値電圧Ｖｔｈ以上であるため、スイッチング素子Ｑ２はＯｎとなっている。出力端子２ａの電圧である出力電圧Ｖｏは、Ｌｏｗ（以下「Ｌ」ともいう。）で安定している。以下、ゲートしきい値電圧Ｖｔｈのことを電圧Ｖｔｈをもいう。なお、電圧Ｖｔｈは、スイッチング素子の種類等により異なるため、各スイッチング素子（Ｑ１、Ｑ２）の電圧Ｖｔｈは、等しい場合もあれば、異なる場合もある。

【0027】

図４には、ＰＷＭ信号がＨからＬに変化する際、つまり入力電圧ＶｉがＶ_ＨからＶ_Ｌに変化する際の駆動回路１０の状態変化を例示している。図４のように、ＰＷＭ信号がＨからＬに変化すると、図７にも示すように、入力電流Ｉｉが入力端子１ａから制御装置２０側に流れ、出力電流Ｉｏが出力端子２ａから負荷５０側に流れる。出力電圧Ｖｏは、ＬからＨｉｇｈ（以下「Ｈ」ともいう。）まで徐々に上昇していく。その際、スイッチング素子Ｑ１のゲート電圧Ｖ_ＧＳは、電圧Ｖｔｈ未満で安定した状態を継続し、スイッチング素子Ｑ１は一定期間Ｏｆｆの状態を維持する。一方、スイッチング素子Ｑ２のゲート電圧Ｖ_ＧＳは、電圧Ｖｔｈ未満まで急速に低下するため、スイッチング素子Ｑ２は即座にＯｆｆとなる。これにより、貫通電流を防ぐことができる。

【0028】

そして、図５のように、入力電流Ｉｉ及び出力電流Ｉｏが０［Ａ］となり、出力電圧ＶｏがＨで安定した状態となる（図７参照）。このとき、スイッチング素子Ｑ１は、ゲート電圧Ｖ_ＧＳが電圧Ｖｔｈ以上なのでＯｎとなっており、スイッチング素子Ｑ２は、ゲート電圧Ｖ_ＧＳが電圧Ｖｔｈ未満なのでＯｆｆとなっている。

【0029】

図６には、ＰＷＭ信号がＬからＨに変化する際、つまり入力電圧ＶｉがＶ_ＬからＶ_Ｈに変化する際の駆動回路１０の状態変化を例示している。図６のように、ＰＷＭ信号がＬからＨに変化すると、図７にも示すように、入力電流Ｉｉが入力端子１ａから駆動回路１０の内部に流れ、出力電流Ｉｏが出力端子２ａから駆動回路１０の内部に流れる。出力電圧Ｖｏは、ＨからＬまで徐々に低下していく。その際、スイッチング素子Ｑ２のゲート電圧Ｖ_ＧＳは、電圧Ｖｔｈ未満で安定した状態を継続し、スイッチング素子Ｑ２は一定期間Ｏｆｆの状態を維持する。一方、スイッチング素子Ｑ１のゲート電圧Ｖ_ＧＳは、電圧Ｖｔｈ未満まで急速に低下するため、スイッチング素子Ｑ１はＯｆｆとなる。これにより、貫通電流を防ぐことができる。

【0030】

そして、図３のように、入力電流Ｉｉ及び出力電流Ｉｏが０［Ａ］となり、出力電圧ＶｏがＬで安定した状態となる（図７参照）。このとき、スイッチング素子Ｑ１は、ゲート電圧Ｖ_ＧＳが電圧Ｖｔｈ未満なのでＯｆｆとなっており、スイッチング素子Ｑ２は、ゲート電圧Ｖ_ＧＳが電圧Ｖｔｈ以上なのでＯｎとなっている。

【0031】

図８は、（ａ）駆動回路１０の出力の変化、（ｂ）スイッチング素子Ｑ１のドレインの電位の変化と、及び（ｃ）スイッチング素子Ｑ２のドレインの電位の変化を例示したグラフである。駆動回路１０は、出力電圧ＶｏがＬ（ＧＮＤの電位に相当）からＨ（ＶＤＤに相当）まで上昇する際、スイッチング素子Ｑ１側では、抵抗Ｒ１とコンデンサＣ１とにより時定数（ｔ１）が構成される。よって、出力電圧Ｖｏは、（１）のようになだらかに上昇するため、突入電流を抑制することができる。一方、スイッチング素子Ｑ２側では、スイッチング素子Ｑ２の内部抵抗、ダイオードＤ２、制御装置２０の出力インピーダンスなどが時定数を構成する要素となるが、これらの素子の特性上、構成される時定数（ｔ２）は極めて短くなる。つまり、スイッチング素子Ｑ２のインピーダンスは、スイッチング素子Ｑ１の出力が立ち上がる前にＨｉ－ｚ（最大値）に遷移する。そのため、貫通電流を防ぐことができる。

【0032】

また、駆動回路１０は、出力電圧ＶｏがＨからＬまで低下する際、スイッチング素子Ｑ２側では、抵抗Ｒ２とコンデンサＣ２とにより時定数（ｔ４）が構成される。よって、出力電圧Ｖｏは、（２）のようになだらかに下降するため、突入電流を抑制することができる。一方、スイッチング素子Ｑ１側では、スイッチング素子Ｑ１の内部抵抗、ダイオードＤ１、制御装置２０の出力インピーダンスなどが時定数を構成する要素となるが、これらの素子の特性上、構成される時定数（ｔ３）は極めて短くなる。つまり、スイッチング素子Ｑ１のインピーダンスは、スイッチング素子Ｑ２の出力が立ち下がる前にＨｉ－ｚに遷移する。そのため、貫通電流を防ぐことができる。なお、スイッチング素子Ｑ１につき、（ｂ）のグラフにおける破線の箇所はスイッチング素子Ｑ２の動作に依存する。また、スイッチング素子Ｑ２につき、（ｃ）のグラフにおける破線の箇所はスイッチング素子Ｑ１の動作に依存する。

【0033】

以上のように、駆動回路１０は、ハーフブリッジ回路を構成する２つのスイッチング素子（Ｑ１、Ｑ２）の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサ（Ｃ１、Ｃ２）を有している。また、駆動回路１０は、入力端子１ａと各スイッチング素子の制御端子との間にそれぞれ接続された抵抗（Ｒ１、Ｒ２）を有している。このように、駆動回路１０は、スイッチング素子ごとに、立ち上がり時あるいは立ち下がり時の時定数を構成するコンデンサと抵抗とを有している。立ち上がり時とは、スイッチング素子がＯｆｆからＯｎに遷移する際のことであり、立ち下がり時とは、スイッチング素子がＯｎからＯｆｆに遷移する際のことである。すなわち、駆動回路１０では、ＰＷＭ信号がＨからＬに変化する際、抵抗Ｒ１及びコンデンサＣ１が構成する時定数によりスイッチング素子Ｑ１のなだらかな立ち上げを実現でき、ＰＷＭ信号がＬからＨに変化する際、抵抗Ｒ２及びコンデンサＣ２が構成する時定数によりスイッチング素子Ｑ２のなだらかな立ち下げを実現することができる。したがって、駆動回路１０によれば、ＰＷＭ信号が変化する際に発生する突入電流を抑えることができるため、輻射ノイズの発生を抑制することができ、かつ、浮遊抵抗や浮遊容量の影響を受けない信頼性の高いシステムを構築することができる。そして、抵抗Ｒ１及びコンデンサＣ１と抵抗Ｒ２及びコンデンサＣ２を、駆動回路１０の用途や負荷５０等に合わせて選定することにより、各スイッチング素子（Ｑ１、Ｑ２）の立ち上がり時あるいは立ち下がり時にかかる時間（時定数）を調整することができる。なお、駆動回路１０を用いることで、周辺機器への輻射ノイズの影響が緩和されるため、周辺環境にも配慮したシステムを構築することができる。

【0034】

また、駆動回路１０は、アノードが入力端子１ａ側に向いた状態で抵抗Ｒ１に対し並列に接続されたダイオードＤ１と、カソードが入力端子１ａ側に向いた状態で抵抗Ｒ２に対し並列に接続されたダイオードＤ２と、を有している。したがって、スイッチング素子Ｑ１がＯｎになる際に、スイッチング素子Ｑ２は、ダイオードＤ２を通じてＯｎからＯｆｆへ急速に遷移する。また、スイッチング素子Ｑ２がＯｎになる際に、スイッチング素子Ｑ１は、ダイオードＤ１を通じてＯｎからＯｆｆへ急速に遷移する。したがって、貫通電流を防ぐことができ、これにより、デッドタイム制御が不要となる。そして、図８にも例示するように、駆動回路１０は、スイッチング素子Ｑ１の立ち上がり時の時定数（ｔ１）と、スイッチング素子Ｑ２の立ち下がり時の時定数（ｔ２）とが異なり、かつ、スイッチング素子Ｑ１の立ち下がり時の時定数（ｔ３）と、スイッチング素子Ｑ２の立ち下がり時の時定数（ｔ４）とが異なる。そのため、１ビットでスイッチング素子Ｑ１とスイッチング素子Ｑ２とを同時に制御することができる。

【0035】

ところで、一般的なハーフブリッジ回路の充放電電流の最大値は、下記の式（１）により演算することができる。式（１）において、Ｒon&#8249;Ｑ１>は、スイッチング素子Ｑ１のＯｎのときの抵抗値であり、Ｒon<Ｑ２>は、スイッチング素子Ｑ２のＯｎのときの抵抗値である。

【0036】

（数１）
充放電電流の最大値 ＝ ＶＤＤ／（Ｒon&#8249;Ｑ１>＋Ｒon<Ｑ２>） ・・・（１）

【0037】

例えば、静電容量が０．１［ｕＦ］の圧電スピーカを負荷とし、Ｒon&#8249;Ｑ１>及びＲon<Ｑ２>が１［Ω］、ＶＤＤが２０［Ｖ］である回路構成を想定する。この場合、０．２［ｕｓ］（＝５［ＭＨｚ］）程度で充放電され、その結果、輻射ノイズの原因となる電流の最大値（Ｉcharge max）は１０［Ａ］となる。

【0038】

これに対し、負荷５０としての上記圧電スピーカを駆動回路１１０により動作させる場合、ピエゾ素子５１へ流れ込むピーク電流（Ｉpeak）は、ピエゾ素子の容量（Ｃ）及び時間当たりの電圧変化（ｄＶ／ｄｔ）を用い、下記式（２）により演算することができる。

【0039】

（数２）
Ｉpeak ＝ Ｃ ×（ｄＶ／ｄｔ） ・・・（２）

【0040】

例えば、駆動回路１０について、抵抗Ｒ１及び抵抗Ｒ２の抵抗値が３３０［Ω］、コンデンサＣ１の容量が２２０［ｐＦ］、コンデンサＣ２の容量が３３０［ｐＦ］と想定する。この場合、立ち上がり時の時定数は、７２［ｎｓ］（３３０［Ω］×２２０［ｐＦ］）なので、ｄＶ／ｄｔは１３．８［Ｖ／ｕｓ］（１［Ｖ］／７２［ｎｓ］）となる。したがって、最大電流は１．３８［Ａ］となる。立ち下がり時の時定数は、１０９［ｎｓ］（３３０［Ω］×３３０［ｐＦ］）なので、ｄＶ／ｄｔは９．２［Ｖ／ｕｓ］（１［Ｖ］／１０９［ｎｓ］）となる。したがって、最大電流は０．９２［Ａ］となる。すなわち、輻射ノイズの原因となる電流の最大値は、１．３８［Ａ］に低減される。

【0041】

駆動制御システム１００は、負荷５０として、ピエゾ素子などを含む容量性負荷を有するよう構成してもよい。例えば、駆動制御システム１００は、直列に接続された２つのスイッチング素子（Ｑ１、Ｑ２）の間に設けられた圧電スピーカを有していてもよい。駆動制御システム１００は、駆動回路１０と制御装置２０とにより構成され、負荷５０は外部構成であってもよく、駆動回路１０と負荷５０とにより構成され、制御装置２０は外部構成であってもよい。

【0042】

実施の形態２．
図１及び図９を参照し、本発明の実施の形態２に係る駆動回路１０Ａ及び駆動制御システム１００について説明する。駆動制御システム１００の全体的な構成例は、図１に示すとおりである。ただし、駆動制御システム１００では、ＰＷＭ信号のＨレベルの電圧（Ｖ_Ｈ）が電源電圧（ＶＤＤ）よりも小さくなるよう設定されている。実施の形態１の駆動回路１０と同等の構成部材については同一の符号を付し、重複する説明は省略又は簡略化する。各図では、煩雑化を避ける等の意図で、符号の一部を適宜省略する。

【0043】

図９に示すように、駆動回路１０Ａは、電源とＧＮＤとの間に直列に接続された２つのスイッチング素子（Ｑ１、Ｑ２）を有するハーフブリッジ回路である。駆動回路１０Ａは、２つのスイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサ（Ｃ１、Ｃ２）と、入力端子１ａと各スイッチング素子の制御端子との間にそれぞれ接続された抵抗（Ｒ１、Ｒ２）と、を有している。また、駆動回路１０は、アノードが入力端子１ａ側に向いた状態で、抵抗Ｒ１に対し並列に接続されたダイオードＤ１と、カソードが入力端子１ａ側に向いた状態で、抵抗Ｒ２に対し並列に接続されたダイオードＤ２と、を有している。

【0044】

そして、駆動回路１０Ａは、２つのスイッチング素子（Ｑ１、Ｑ２）の間と各スイッチング素子の制御端子との間にそれぞれ、コンデンサ（Ｃ１又はＣ２）に対し直列に接続された抑制抵抗（Ｒ１１、Ｒ２１）を有している。より具体的に、駆動回路１０Ａは、スイッチング素子Ｑ１の制御端子とコンデンサＣ１との間に接続された抑制抵抗（電源側抑制抵抗）Ｒ１１と、スイッチング素子Ｑ２の制御端子とコンデンサＣ２との間に接続された抑制抵抗（ＧＮＤ側抑制抵抗）Ｒ２１と、を有している。

【0045】

抑制抵抗Ｒ１１は、ＰＷＭ信号がＬからＨになる際、つまりスイッチング素子Ｑ２が積分動作によりＯｆｆからＯｎに遷移する際、コンデンサＣ１を通ってスイッチング素子Ｑ１に流れる負帰還電流を制限するものである。抑制抵抗Ｒ２１は、ＰＷＭ信号がＨからＬになる際、つまりスイッチング素子Ｑ１が積分動作によりＯｆｆからＯｎに遷移する際、コンデンサＣ２を通ってスイッチング素子Ｑ２に流れる負帰還電流を制限するものである。駆動回路１０Ａは、抑制抵抗Ｒ１１及び抑制抵抗Ｒ２１を設けずに構成してもよいが、これらを設けなければ、制御装置２０側へ逆流電流が流れ、スイッチングノイズが発生するおそれがある。

【0046】

図９には、スイッチング素子Ｑ１のゲートに抑制抵抗Ｒ１１が接続され、そのドレインにコンデンサＣ１が接続され、スイッチング素子Ｑ２のゲートに抑制抵抗Ｒ２１が接続され、そのドレインにコンデンサＣ２が接続された構成例を示しているが、これに限定されない。駆動回路１０Ａは、抑制抵抗Ｒ１１とコンデンサＣ１の配置を入れ替えてもよく、抑制抵抗Ｒ２１とコンデンサＣ２の配置を入れ替えてもよい。すなわち、スイッチング素子Ｑ１のゲートにコンデンサＣ１が接続され、そのドレインに抑制抵抗Ｒ１１が接続されるよう構成してもよい。同様に、スイッチング素子Ｑ２のゲートにコンデンサＣ２が接続され、そのドレインに抑制抵抗Ｒ２１が接続されるよう構成してもよい。

【0047】

駆動回路１０Ａは、入力端子１ａと抵抗Ｒ１の入力端子１ａ側との間に接続されたコンデンサ（シフトコンデンサ）Ｃ５を有している。コンデンサＣ５は、ＰＷＭ信号の振幅電圧では直接スイッチング素子Ｑ１の制御ができない場合、スイッチング素子Ｑ１のゲートの電位をシフトさせ、スイッチング素子Ｑ１のオンオフ制御を実現させる。すなわち、駆動回路１０Ａは、コンデンサＣ５で直流遮断してスイッチング素子Ｑ１のゲートの電位をＰＷＭ信号の変化に合わせてシフトさせ、スイッチング素子Ｑ１の状態を遷移させるよう構成されている。コンデンサＣ５は、特に電源電圧（ＶＤＤ）がＰＷＭ信号のＨレベルの電圧（Ｖ_Ｈ）よりも一定程度高い場合（電源電圧＞＞Ｖ_Ｈの関係が成立する場合）に必須の構成となる。ここで、圧電スピーカは、音圧が印加電圧に比例するため、一般に、高い出力電圧Ｖｏが得られるよう構成される。駆動回路１０Ａは、コンデンサＣ５を有するため、負荷５０としての圧電スピーカの駆動用にも好適に用いることができる。なお、駆動回路１０Ａにおいて、出力電圧ＶｏがＨからＬまで低下する際、スイッチング素子Ｑ１側では、スイッチング素子Ｑ１の内部抵抗、ダイオードＤ１、及び制御装置２０の出力インピーダンスの他、コンデンサＣ５も時定数を構成する要素となる。

【0048】

駆動回路１０Ａは、電源端子３ａとコンデンサＣ５（抵抗Ｒ１の入力端子１ａ側）との間に接続されたバイアス抵抗Ｒ５を有している。バイアス抵抗Ｒ５は、コンデンサＣ５によるスイッチング素子Ｑ１のゲートの電位のシフトにつき、コンデンサＣ５を電源電圧（ＶＤＤ）にバイアスするものである。また、バイアス抵抗Ｒ５は、電源投入時において、スイッチング素子Ｑ１のＯｆｆの状態を保持するために機能する。

【0049】

駆動回路１０Ａは、電源端子３ａとコンデンサＣ５（抵抗Ｒ１の入力端子１ａ側）との間に接続されたダイオードＺ５を有している。つまり、ダイオードＺ５は、バイアス抵抗Ｒ５に対し並列に接続されたものである。ダイオードＺ５は、例えばツェナーダイオードにより構成され、電圧クリップを１つの目的として設けられている。すなわち、ダイオードＺ５は、スイッチング素子Ｑ１のゲートの電位の上限をＶＤＤにクリップし、コンデンサＣ５による電位シフトの幅を調整するものである。ダイオードＺ５による電圧クリップで、スイッチング素子Ｑ１のオンオフ時のゲートの電位は、ＰＷＭ信号のデューティーに依存せず一定となるため、動作の安定性を高めることができる。また、ダイオードＺ５は、スイッチング素子Ｑ１の制御端子を保護する役割を担う。特に「ＶＤＤ＞Ｖ_ＧＳの最大値」の関係がある場合、ダイオードＺ５としてはツェナーダイオードが望ましい。ダイオードＺ５は、電源投入時、ツェナー電圧によりスイッチング素子Ｑ１の制御端子を過電圧から保護するために機能する。そして、ダイオードＺ５を設けることにより、スイッチング素子Ｑ１のゲートしきい値電圧Ｖｔｈに幅を持たせることができるため、スイッチング素子Ｑ１としてのトランジスタの選定自由度が高まる。

【0050】

駆動回路１０Ａは、入力端子１ａとＧＮＤとの間に接続された抵抗（安定抵抗）Ｒ６を有している。抵抗Ｒ６は、電源投入直後など、制御用の入力（ＰＷＭ信号）が不定のとき、該入力をスイッチング素子Ｑ２により遮断するために機能する。抵抗Ｒ６は、制御装置２０のＰＷＭ信号用のポートが出力専用のポートの場合、あえて設ける必要はない。ただし、制御装置２０の該ポートが入出力ポートの場合は特に、初期値がハイインピーダンスとなり、駆動制御システム１００に何らかの問題が発生する可能性があるため、抵抗Ｒ６を設けた方がよい。駆動回路１０Ａの他の構成及び動作等については、実施の形態１の駆動回路１０と同様である。なお、駆動制御システム１００は、駆動回路１０Ａと制御装置２０とにより構成されてもよく、駆動回路１０Ａと負荷５０とにより構成されてもよい。

【0051】

以上のように、駆動回路１０Ａは、２つのスイッチング素子（Ｑ１、Ｑ２）の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサ（Ｃ１、Ｃ２）と、入力端子１ａと各スイッチング素子の制御端子との間にそれぞれ接続された抵抗（Ｒ１、Ｒ２）と、を有している。よって、コンデンサＣ１及び抵抗Ｒ１、又はコンデンサＣ２及び抵抗Ｒ２から構成される時定数により突入電流を抑えることができ、輻射ノイズの発生を抑制することができる。また、駆動回路１０Ａは、２つのスイッチング素子（Ｑ１、Ｑ２）の間と各スイッチング素子の制御端子との間にそれぞれ、コンデンサ（Ｃ１又はＣ２）に対し直列に接続された抑制抵抗（Ｒ１１又はＲ２１）を有している。よって、駆動回路１０Ａによれば、制御装置２０側に流れる逆流電流を防ぎ、スイッチングノイズの発生を回避することができる。駆動回路１０Ａを用いれば、上記の他、実施の形態１の駆動回路１０と同様の効果が得られる。

【0052】

実施の形態３．
図１０及び図１５を参照し、本発明の実施の形態３に係る駆動回路１１０及び駆動制御システム２００について説明する。上述した実施の形態１の駆動回路１０、駆動制御システム１００と同等の構成については同一の符号を付し、重複する説明は省略又は簡略化する。各図では、煩雑化を避ける等の意図で、符号の一部を適宜省略する。まず、図１０及び図１１を参照して、駆動制御システム２００の全体的な構成と駆動回路１１０の各構成部材について説明する。

【0053】

図１０に示すように、駆動制御システム２００は、駆動回路１１０と、制御装置２０と、記憶装置２５と、負荷５０と、を有している。本実施の形態３の制御部２１は、記憶装置２５内の音声データ２５ｄに基づき、互いに逆位相となる２つのＰＷＭ信号を生成する。そして、制御部２１は、一方のＰＷＭ信号を駆動回路１１０の入力端子１ａに出力し、他方のＰＷＭ信号を駆動回路１１０の入力端子１ｂに出力する。以下、駆動回路１１０の入力端子１ａに入力されるＰＷＭ信号を第１ＰＷＭ信号又はＰＷＭ１とも称し、駆動回路１１０の入力端子１ｂに入力されるＰＷＭ信号を第２ＰＷＭ信号又はＰＷＭ２とも称する。駆動回路１１０の出力端子２ａは、負荷５０の第１端子５ａに接続され、駆動回路１１０の出力端子２ｂは、負荷５０の第２端子５ｂに接続される。駆動制御システム２００の他の構成については、上述した駆動制御システム１００と同様である。駆動制御システム２００は、駆動回路１１０と制御装置２０とにより構成されてもよく、駆動回路１１０と負荷５０とにより構成されてもよい。

【0054】

図１１に示すように、駆動回路１１０は、電源とＧＮＤとの間に直列に接続された２つのスイッチング素子（Ｑ１、Ｑ２／Ｑ３、Ｑ４）及びＰＷＭ信号が入力される入力端子（１ａ／１ｂ）を２組有するＨブリッジ回路である。つまり、駆動回路１１０は、同等の構成からなる２組のハーフブリッジ回路を、機能的に対称となるよう配置したものである。駆動回路１１０は、各組について、２つのスイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）と、入力端子と各スイッチング素子の制御端子との間にそれぞれ接続された抵抗（Ｒ１、Ｒ２、Ｒ３、Ｒ４）と、を有している。また、駆動回路１１０は、各組について、アノードが入力端子（１ａ又は１ｂ）側に向いた状態で、電源側の抵抗（Ｒ１又はＲ３）に対し並列に接続された第１ダイオード（Ｄ１又はＤ３）と、カソードが入力端子（１ａ又は１ｂ）側に向いた状態でＧＮＤ側の抵抗（Ｒ２／Ｒ４）に対し並列に接続された第２ダイオード（Ｄ２又はＤ４）と、を有している。

【0055】

すなわち、駆動回路１１０は、実施の形態１の駆動回路１０を２つ組み合わせて構築されている。ここで、駆動回路１１０において、入力端子１ａ側のハーフブリッジ回路を第１回路１０ｍとし、入力端子１ｂ側のハーフブリッジ回路を第２回路１０ｎとする。第１回路１０ｍの各構成部材は、同一の符号が付された駆動回路１０の各構成部材と同様に配置され、同様に機能する。第２回路１０ｎの各構成部材、つまりスイッチング素子Ｑ３、スイッチング素子Ｑ４、コンデンサＣ３、コンデンサＣ４、抵抗Ｒ３、抵抗Ｒ４、第１ダイオードＤ３、第２ダイオードＤ４は、それぞれ、駆動回路１０のスイッチング素子Ｑ１、スイッチング素子Ｑ２、コンデンサＣ１、コンデンサＣ２、抵抗Ｒ１、抵抗Ｒ２、ダイオードＤ１、ダイオードＤ２と同等のものであり、同様に配置され、同様に機能する。

【0056】

次に図１２～図１５を参照し、ＰＷＭ信号の変化による駆動回路１１０の状態変化について説明する。図１２には、ＰＷＭ１がＨでＰＷＭ２がＬのときの駆動回路１１０の状態を例示している。このとき、スイッチング素子Ｑ１はＯｆｆ、スイッチング素子Ｑ２はＯｎ、スイッチング素子Ｑ３はＯｎ、スイッチング素子Ｑ４はＯｆｆとなっている。したがって、出力端子２ｂが高電位（≒ＶＤＤ）で、出力端子２ａが低電位（≒０）となった状態で安定している。

【0057】

図１３のように、ＰＷＭ１がＨからＬに変化すると、出力端子２ａの電圧は、コンデンサＣ１と抵抗Ｒ１とで構成される時定数によりＧＮＤからＶＤＤへなだらかに上昇する。その際、スイッチング素子Ｑ１のゲート電圧Ｖ_ＧＳは、電圧Ｖｔｈ未満で安定した状態を継続し、スイッチング素子Ｑ１は一定期間Ｏｆｆの状態を維持する。一方、スイッチング素子Ｑ２のゲート電圧Ｖ_ＧＳは、電圧Ｖｔｈ未満まで急速に低下するため、スイッチング素子Ｑ２は即座にＯｆｆとなる。これらにより、突入電流を抑え、貫通電流を防ぐことができる。

【0058】

また、図１３のように、ＰＷＭ２がＬからＨに変化すると、出力端子２ｂの電圧は、コンデンサＣ４と抵抗Ｒ４とで構成される時定数によりＶＤＤからＧＮＤへなだらかに下降する。その際、スイッチング素子Ｑ４のゲート電圧Ｖ_ＧＳは、電圧Ｖｔｈ未満で安定した状態を継続し、スイッチング素子Ｑ４は一定期間Ｏｆｆの状態を維持する。一方、スイッチング素子Ｑ３のゲート電圧Ｖ_ＧＳは、電圧Ｖｔｈ未満まで急速に低下するため、スイッチング素子Ｑ３は即座にＯｆｆとなる。これらにより、突入電流を抑え、貫通電流を防ぐことができる。そして、図１４のように、出力端子２ａが高電位（≒ＶＤＤ）で、出力端子２ｂが低電位（≒０）となった状態で安定する。

【0059】

図１５には、ＰＷＭ１がＬからＨに遷移し、ＰＷＭ２がＨからＬに遷移する際の駆動回路１１０の状態変化を例示している。図１５のように、ＰＷＭ１がＬからＨに変化すると、出力端子２ａの電圧は、コンデンサＣ２と抵抗Ｒ２とで構成される時定数によりＶＤＤからＧＮＤへなだらかに下降する。その際、スイッチング素子Ｑ２のゲート電圧Ｖ_ＧＳは、電圧Ｖｔｈ未満で安定した状態を継続し、スイッチング素子Ｑ２は一定期間Ｏｆｆの状態を維持する。一方、スイッチング素子Ｑ１のゲート電圧Ｖ_ＧＳは、電圧Ｖｔｈ未満まで急速に低下するため、スイッチング素子Ｑ１は即座にＯｆｆとなる。これらにより、突入電流を抑え、貫通電流を防ぐことができる。

【0060】

また、図１５のように、ＰＷＭ２がＨからＬに変化すると、出力端子２ｂの電圧は、コンデンサＣ３と抵抗Ｒ３とで構成される時定数によりＧＮＤからＶＤＤへなだらかに上昇する。その際、スイッチング素子Ｑ３のゲート電圧Ｖ_ＧＳは、電圧Ｖｔｈ未満で安定した状態を継続し、スイッチング素子Ｑ３は一定期間Ｏｆｆの状態を維持する。一方、スイッチング素子Ｑ４のゲート電圧Ｖ_ＧＳは、電圧Ｖｔｈ未満まで急速に低下するため、スイッチング素子Ｑ４は即座にＯｆｆとなる。これらにより、突入電流を抑え、貫通電流を防ぐことができる。そして、図１２のように、出力端子２ｂが高電位（≒ＶＤＤ）で、出力端子２ａが低電位（≒０）となった状態で安定する。

【0061】

以上のように、駆動回路１１０は、電源とＧＮＤとの間に直列に接続された２つのスイッチング素子を２組（Ｑ１及びＱ２とＱ３及びＱ４）有するＨブリッジ回路である。駆動回路１１０は、各組について、２つのスイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）と、入力端子と各スイッチング素子の制御端子との間にそれぞれ接続された抵抗（Ｒ１、Ｒ２、Ｒ３、Ｒ４）と、を有している。よって、ＰＷＭ１がＨからＬ、ＰＷＭ２がＬからＨにそれぞれ遷移する際、コンデンサＣ１と抵抗Ｒ１とによる時定数、及びコンデンサＣ４と抵抗Ｒ４とによる時定数により、突入電流を抑えることができるため、輻射ノイズの発生を抑制することができる。同様に、ＰＷＭ１がＬからＨ、ＰＷＭ２がＨからＬにそれぞれ遷移する際、コンデンサＣ２と抵抗Ｒ２とによる時定数、及びコンデンサＣ３と抵抗Ｒ３とによる時定数により、突入電流を抑えることができるため、輻射ノイズの発生を抑制することができる。

【0062】

また、駆動回路１１０は、各組について、アノードが入力端子側に向いた状態で、抵抗（Ｒ１／Ｒ３）に対し並列に接続された第１ダイオード（Ｄ１又はＤ３）と、カソードが入力端子側に向いた状態で抵抗（Ｒ２／Ｒ４）に対し並列に接続された第２ダイオード（Ｄ２／Ｄ４）と、を有している。したがって、スイッチング素子Ｑ１がＯｎになる際に、スイッチング素子Ｑ２がＯｎからＯｆｆへ急速に遷移し、スイッチング素子Ｑ２がＯｎになる際に、スイッチング素子Ｑ１がＯｎからＯｆｆへ急速に遷移する。同様に、スイッチング素子Ｑ３がＯｎになる際に、スイッチング素子Ｑ４がＯｎからＯｆｆへ急速に遷移し、スイッチング素子Ｑ４がＯｎになる際に、スイッチング素子Ｑ３がＯｎからＯｆｆへ急速に遷移する。したがって、貫通電流を防ぐことができ、これにより、デッドタイム制御が不要となる。そして、フルブリッジ回路である駆動回路１１０によれば、負荷５０への印加電圧を、ハーフブリッジ回路である駆動回路１０の２倍にすることができる。よって、駆動回路１１０を用いることにより、負荷５０の出力を相対的に増大することができる。例えば、スピーカの出力音圧レベルは印加電圧に比例することから、印加電圧を増やせば、スピーカの最大音量を上げることができる。そのため、負荷５０としてのスピーカの駆動用に駆動回路１１０を用いれば、音量の調整幅を大きくすることができる。駆動回路１１０による他の効果等については、実施の形態１の駆動回路１０と同様である。

【0063】

実施の形態４．
図１０及び図１６を参照し、本発明の実施の形態４に係る駆動回路１１０Ａ及び駆動制御システム２００について説明する。駆動制御システム２００の全体的な構成例は、図１０に示すとおりである。ただし、駆動制御システム１００では、ＰＷＭ１及びＰＷＭ２のＨレベルの電圧（Ｖ_Ｈ）が電源電圧（ＶＤＤ）よりも小さくなるよう設定されている。上述した各実施の形態の駆動回路１０、１０Ａ、１１０と同等の構成部材については同一の符号を付し、重複する説明は省略又は簡略化する。各図では、煩雑化を避ける等の意図で符号の一部を適宜省略する。

【0064】

駆動回路１１０Ａは、実施の形態２の駆動回路１０Ａを２つ組み合わせて構築されている。ここで、駆動回路１１０Ａにおいて、入力端子１ａ側のハーフブリッジ回路を第１回路１１０ｍとし、入力端子１ｂ側のハーフブリッジ回路を第２回路１１０ｎとする。第１回路１１０ｍの各構成部材は、同一の符号が付された駆動回路１０Ａの各構成部材と同様に配置され、同様に機能する。第２回路１１０ｎの各構成部材のうち、スイッチング素子Ｑ３、スイッチング素子Ｑ４、コンデンサＣ３、コンデンサＣ４、抵抗Ｒ３、抵抗Ｒ４、第１ダイオードＤ３、第２ダイオードＤ４は、それぞれ、駆動回路１１０のものと同様に配置され、同様に機能する。

【0065】

第２回路１１０ｎの各構成部材のうち、抑制抵抗Ｒ３１、抑制抵抗Ｒ４１、コンデンサ（シフトコンデンサ）Ｃ７、バイアス抵抗Ｒ７、ダイオードＺ７、抵抗（安定抵抗）Ｒ８は、それぞれ、抑制抵抗Ｒ１１、抑制抵抗Ｒ２１、コンデンサＣ５、バイアス抵抗Ｒ５、ダイオードＺ５、抵抗Ｒ６と同等のものであり、同様に配置され、同様に機能する。

【0066】

すなわち、第２回路１１０ｎは、スイッチング素子Ｑ３の制御端子とコンデンサＣ３との間に接続された抑制抵抗（電源側抑制抵抗）Ｒ３１と、スイッチング素子Ｑ４の制御端子とコンデンサＣ４との間に接続された抑制抵抗（ＧＮＤ側抑制抵抗）Ｒ４１と、を有している。第２回路１１０ｎは、入力端子１ｂと抵抗Ｒ３の入力端子１ｂ側との間に接続されたコンデンサＣ７を有している。第２回路１１０ｎは、電源端子３ｂとコンデンサＣ７（抵抗Ｒ３の入力端子１ｂ側）との間に接続されたバイアス抵抗Ｒ７を有している。第２回路１１０ｎは、電源端子３ｂとコンデンサＣ７（抵抗Ｒ３の入力端子１ｂ側）との間に接続されたダイオードＺ７を有している。つまり、ダイオードＺ７は、バイアス抵抗Ｒ７に対し並列に接続されたものである。第２回路１１０ｎは、入力端子１ｂとＧＮＤとの間に接続された抵抗Ｒ８を有している。なお、駆動制御システム２００は、駆動回路１１０Ａと制御装置２０とにより構成されてもよく、駆動回路１１０Ａと負荷５０とにより構成されてもよい。

【0067】

以上のように、駆動回路１１０Ａは、２つのスイッチング素子を含む各組（Ｑ１及びＱ２／Ｑ３及びＱ４）について、２つのスイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）と、入力端子と各スイッチング素子の制御端子との間にそれぞれ接続された抵抗（Ｒ１、Ｒ２、Ｒ３、Ｒ４）と、を有している。よって、ＰＷＭ１がＨからＬに遷移し、かつＰＷＭ２がＬからＨに遷移する際、コンデンサＣ１と抵抗Ｒ１とによる時定数、及びコンデンサＣ４と抵抗Ｒ４とによる時定数により、突入電流を抑えることができるため、輻射ノイズの発生を抑制することができる。同様に、ＰＷＭ１がＬからＨに遷移し、かつＰＷＭ２がＨからＬに遷移する際、コンデンサＣ２と抵抗Ｒ２とによる時定数、及びコンデンサＣ３と抵抗Ｒ３とによる時定数により、突入電流を抑えることができるため、輻射ノイズの発生を抑制することができる。

【0068】

また、駆動回路１１０は、各組について、アノードが入力端子側に向いた状態で、抵抗（Ｒ１／Ｒ３）に対し並列に接続された第１ダイオード（Ｄ１又はＤ３）と、カソードが入力端子側に向いた状態で抵抗（Ｒ２／Ｒ４）に対し並列に接続された第２ダイオード（Ｄ２／Ｄ４）と、を有している。したがって、スイッチング素子Ｑ１がＯｎになる際に、スイッチング素子Ｑ２がＯｎからＯｆｆへ急速に遷移し、スイッチング素子Ｑ２がＯｎになる際に、スイッチング素子Ｑ１がＯｎからＯｆｆへ急速に遷移する。同様に、スイッチング素子Ｑ３がＯｎになる際に、スイッチング素子Ｑ４がＯｎからＯｆｆへ急速に遷移し、スイッチング素子Ｑ４がＯｎになる際に、スイッチング素子Ｑ３がＯｎからＯｆｆへ急速に遷移する。したがって、貫通電流を防ぐことができ、これにより、デッドタイム制御が不要となる。

【0069】

さらに、駆動回路１１０Ａは、各組について、２つのスイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ、コンデンサ（Ｃ１、Ｃ２、Ｃ３、Ｃ４）に対し直列に接続された抑制抵抗（Ｒ１１、Ｒ２１、Ｒ３１、Ｒ４１）を有している。よって、
駆動回路１１０Ａによれば、制御装置２０側に流れる逆流電流を防ぎ、スイッチングノイズの発生を回避することができる。

【0070】

上述した各実施の形態は、駆動回路及び駆動制御システムにおける好適な具体例であり、本発明の技術的範囲は、これらの態様に限定されるものではない。例えば、各図では、スイッチング素子（Ｑ１、Ｑ２、Ｑ３、Ｑ４）として、電界効果トランジスタ（ＦＥＴ）を例示しているが、これに限定されない。駆動回路１０、１０Ａ、１１０、１１０Ａは、スイッチング素子（Ｑ１、Ｑ２、Ｑ３、Ｑ４）として、ＢＪＴ又はＩＧＢＴなどを有する構成を採ってもよい。ＢＪＴの場合は、スイッチング素子Ｑ１及びスイッチング素子Ｑ３としてＰＮＰ型のものを採用し、スイッチング素子Ｑ２及びスイッチング素子Ｑ４としてＮＰＮ型のものを採用するとよい。

【0071】

各図では、負荷５０として圧電スピーカを例示したが、これに限定されない。例えば、駆動制御システム１００、２００は、負荷５０として、ダイナミックスピーカなどの他のスピーカを有していてもよく、モータなどの誘導性負荷を有していてもよい。すなわち、駆動回路１０、１０Ａ、１１０、１１０Ａは、種々のスピーカやモータ等の駆動用に利用してもよい。なお、図１及び図１０では、制御部２１の動作プログラムとして音声発声制御プログラム２２ｐを例示しているが、制御部２１の動作プログラムは、負荷５０に合わせて変更される。また、図１及び図１０では、ＰＷＭ信号の元となるデータとして音声データ２５ｄを例示しているが、ＰＷＭ信号の元となるデータは、負荷５０に合わせて変更される。電源端子３ａとＧＮＤ端子４ａの数は、各図の例に限らず、回路配置の変更などに応じて適宜変更される。もっとも、各図での駆動回路１０、１０Ａ、１１０、１１０Ａにおける各構成部材の配置等は、便宜的な例であり、適宜調整・変更するとよい。なお、駆動回路１０Ａは、ダイオードＺ５を設けずに構成してもよく、駆動回路１１０Ａは、ダイオードＺ５及びダイオードＺ７を設けずに構成してもよい。ただし、ダイオードＺ５を設けなければ、スイッチング素子Ｑ１として採用できるトランジスタの種類が狭まり、ダイオードＺ７を設けなければ、スイッチング素子Ｑ３として採用できるトランジスタの種類が狭まるため、実装するのが望ましい。

【符号の説明】

【0072】

１ａ、１ｂ 入力端子、２ａ、２ｂ 出力端子、３ａ 電源端子、４ａ ＧＮＤ端子、５ａ 第１端子、５ｂ 第２端子、１０、１０Ａ、１１０、１１０Ａ 駆動回路、１０ｍ、１１０ｍ 第１回路、１０ｎ、１１０ｎ 第２回路、２０ 制御装置、２１ 制御部、２２ 記憶部、２２ｐ 音声発声制御プログラム、２５ 記憶装置、２５ｄ 音声データ、５０ 負荷、５１ ピエゾ素子、１００、２００ 駆動制御システム、Ｃ１、Ｃ３ コンデンサ（電源側コンデンサ）、Ｃ２、Ｃ４ コンデンサ（ＧＮＤ側コンデンサ）、Ｃ５、Ｃ７ コンデンサ（シフトコンデンサ）、Ｄ１、Ｄ３ ダイオード（電源側ダイオード、第１ダイオード）、Ｄ２、Ｄ４ ダイオード（ＧＮＤ側ダイオード、第２ダイオード）、Ｑ１、Ｑ３ スイッチング素子（電源側スイッチング素子）、Ｑ２、Ｑ４ スイッチング素子（ＧＮＤ側スイッチング素子）、Ｒ１ 抵抗（電源側抵抗）、Ｒ２ 抵抗（ＧＮＤ側抵抗）、Ｒ１１、Ｒ３１ 抑制抵抗（電源側抑制抵抗）、Ｒ２１、Ｒ４１ 抑制抵抗（ＧＮＤ側抑制抵抗）、Ｒ５、Ｒ７ バイアス抵抗、Ｒ６、Ｒ８ 抵抗（安定抵抗）、Ｚ５、Ｚ７ ダイオード。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【手続補正書】

【提出日】2023-06-20

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】００３５

【補正方法】変更

【補正の内容】

【0035】

ところで、一般的なハーフブリッジ回路の充放電電流の最大値は、下記の式（１）により演算することができる。式（１）において、Ｒon<Ｑ１>は、スイッチング素子Ｑ１のＯｎのときの抵抗値であり、Ｒon<Ｑ２>は、スイッチング素子Ｑ２のＯｎのときの抵抗値である。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】００３６

【補正方法】変更

【補正の内容】

【0036】

（数１）
充放電電流の最大値 ＝ ＶＤＤ／（Ｒon<Ｑ１>＋Ｒon<Ｑ２>） ・・・（１）

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】変更

【補正の内容】

【0037】

例えば、静電容量が０．１［ｕＦ］の圧電スピーカを負荷とし、Ｒon<Ｑ１>及びＲon<Ｑ２>が１［Ω］、ＶＤＤが２０［Ｖ］である回路構成を想定する。この場合、０．２［ｕｓ］（＝５［ＭＨｚ］）程度で充放電され、その結果、輻射ノイズの原因となる電流の最大値（Ｉcharge max）は１０［Ａ］となる。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】００３８

【補正方法】変更

【補正の内容】

【0038】

これに対し、負荷５０としての上記圧電スピーカを駆動回路１０により動作させる場合、ピエゾ素子５１へ流れ込むピーク電流（Ｉpeak）は、ピエゾ素子の容量（Ｃ）及び時間当たりの電圧変化（ｄＶ／ｄｔ）を用い、下記式（２）により演算することができる。

【手続補正5】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

電源とＧＮＤとの間に直列に接続された２つのスイッチング素子を有するハーフブリッジ回路からなる駆動回路であって、
２つの前記スイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサと、
ＰＷＭ信号が入力される入力端子と各スイッチング素子の制御端子との間にそれぞれ接続された抵抗と、
アノードが前記入力端子側に向いた状態で、電源側の前記抵抗に対し並列に接続された第１ダイオードと、
カソードが前記入力端子側に向いた状態でＧＮＤ側の前記抵抗に対し並列に接続された第２ダイオードと、
２つの前記スイッチング素子の間と電源側の前記スイッチング素子の制御端子との間に接続された電源側抑制抵抗と、
２つの前記スイッチング素子の間とＧＮＤ側の前記スイッチング素子の制御端子との間に接続されたＧＮＤ側抑制抵抗と、を有する駆動回路。

【請求項2】

前記入力端子と前記抵抗の前記入力端子側との間に接続されたシフトコンデンサと、
電源に接続される電源端子と前記シフトコンデンサとの間に接続されたバイアス抵抗と、
前記バイアス抵抗に対し並列に接続されたダイオードと、を有する、請求項１に記載の駆動回路。

【請求項3】

前記入力端子とＧＮＤとの間に接続された安定抵抗を有する、請求項２に記載の駆動回路。

【請求項4】

電源とＧＮＤとの間に直列に接続された２つのスイッチング素子及びＰＷＭ信号が入力される入力端子を含むハーフブリッジ回路を２組有するＨブリッジ回路からなる駆動回路であって、
２組の前記ハーフブリッジ回路は、それぞれ、
２つの前記スイッチング素子の間と各スイッチング素子の制御端子との間にそれぞれ接続されたコンデンサと、
前記入力端子と各スイッチング素子の制御端子との間にそれぞれ接続された抵抗と、
アノードが前記入力端子側に向いた状態で、電源側の前記抵抗に対し並列に接続された第１ダイオードと、
カソードが前記入力端子側に向いた状態でＧＮＤ側の前記抵抗に対し並列に接続された第２ダイオードと、
２つの前記スイッチング素子の間と電源側の前記スイッチング素子の制御端子との間に接続された電源側抑制抵抗と、
２つの前記スイッチング素子の間とＧＮＤ側の前記スイッチング素子の制御端子との間に接続されたＧＮＤ側抑制抵抗と、を有する駆動回路。

【請求項5】

２組の前記ハーフブリッジ回路は、それぞれ、
前記入力端子と前記抵抗の前記入力端子側との間に接続されたシフトコンデンサと、
電源に接続される電源端子と前記シフトコンデンサとの間に接続されたバイアス抵抗と、
前記バイアス抵抗に対し並列に接続されたダイオードと、を有する、請求項４に記載の駆動回路。

【請求項6】

２組の前記ハーフブリッジ回路は、それぞれ、
前記入力端子とＧＮＤとの間に接続された安定抵抗を有する、請求項５に記載の駆動回路。

【請求項7】

請求項１～３の何れか一項に記載の駆動回路と、
前記入力端子にＰＷＭ信号を出力する制御装置と、
２つの前記スイッチング素子間の出力端子に接続された圧電スピーカと、を有する駆動制御システム。

【請求項8】

請求項４～６の何れか一項に記載の駆動回路と、
前記入力端子にＰＷＭ信号を出力する制御装置と、
一方の前記ハーフブリッジ回路の２つの前記スイッチング素子間の出力端子と、他方の前記ハーフブリッジ回路の２つの前記スイッチング素子間の出力端子との間に接続された圧電スピーカと、を有する駆動制御システム。

【手続補正書】

【提出日】2023-11-04

【手続補正1】

【補正対象書類名】特許請求の範囲

【補正対象項目名】全文

【補正方法】変更

【補正の内容】

【特許請求の範囲】

【請求項1】

電源とＧＮＤとの間に直列に接続され、互いに導電型が異なり、それぞれ３端子を備えた２つのスイッチング素子を有するハーフブリッジ回路からなる駆動回路と、
前記駆動回路の入力端子にＰＷＭ信号を出力する制御装置と、
２つの前記スイッチング素子間の出力端子に接続された圧電スピーカと、を有し、
電源側の前記スイッチング素子は、
前記３端子として、制御端子と、出力端子に接続された反転出力端子と、電源に接続される電源端子に接続された電源側端子と、を有し、
ＧＮＤ側の前記スイッチング素子は、
前記３端子として、制御端子と、出力端子に接続された反転出力端子と、ＧＮＤに接続されるＧＮＤ端子に接続されたＧＮＤ側端子と、を有し、
前記駆動回路は、
前記制御装置から前記入力端子に出力されるＰＷＭ信号により変化する出力端子への出力電圧によって前記圧電スピーカを動作させるものであり、
電源側の前記スイッチング素子の制御端子と反転出力端子との間に直列に接続され、負帰還回路を構成する電源側コンデンサ及び電源側抑制抵抗と、
ＧＮＤ側の前記スイッチング素子の制御端子と反転出力端子との間に直列に接続され、負帰還回路を構成するＧＮＤ側コンデンサ及びＧＮＤ側抑制抵抗と、
ＰＷＭ信号が入力される前記入力端子と各スイッチング素子の制御端子との間にそれぞれ接続された抵抗と、
アノードが前記入力端子側に向いた状態で、電源側の前記抵抗に対し並列に接続された第１ダイオードと、
カソードが前記入力端子側に向いた状態でＧＮＤ側の前記抵抗に対し並列に接続された第２ダイオードと、を有する、駆動制御システム。

【請求項2】

前記駆動回路は、
前記入力端子と前記抵抗の前記入力端子側との間に接続されたシフトコンデンサと、
前記電源端子と前記シフトコンデンサとの間に接続されたバイアス抵抗と、
前記バイアス抵抗に対し並列に接続されたダイオードと、を有する、請求項１に記載の駆動制御システム。

【請求項3】

前記駆動回路は、
前記入力端子とＧＮＤとの間に接続された安定抵抗を有する、請求項２に記載の駆動制御システム。

【請求項4】

電源とＧＮＤとの間に直列に接続され、互いに導電型が異なり、それぞれ３端子を備えた２つのスイッチング素子、及びＰＷＭ信号が入力される入力端子を含むハーフブリッジ回路を２組有するＨブリッジ回路からなる駆動回路と、
一方の前記ハーフブリッジ回路の前記入力端子にＰＷＭ信号を出力すると共に、他方の前記ハーフブリッジ回路の前記入力端子に当該ＰＷＭ信号とは逆位相のＰＷＭ信号を出力する制御装置と、
一方の前記ハーフブリッジ回路の２つの前記スイッチング素子間の出力端子と、他方の前記ハーフブリッジ回路の２つの前記スイッチング素子間の出力端子との間に接続された圧電スピーカと、を有し、
前記駆動回路は、
前記制御装置から各入力端子それぞれに出力されるＰＷＭ信号により変化する各出力端子間の電圧によって前記圧電スピーカを動作させるものであり、
２組の前記ハーフブリッジ回路は、それぞれ、
制御端子と、出力端子に接続された反転出力端子と、電源に接続される電源端子に接続された電源側端子とを、前記３端子として備えた電源側の前記スイッチング素子と、
制御端子と、出力端子に接続された反転出力端子と、ＧＮＤに接続されるＧＮＤ端子に接続されたＧＮＤ側端子とを、前記３端子として備えたＧＮＤ側の前記スイッチング素子と、
電源側の前記スイッチング素子の制御端子と反転出力端子との間に直列に接続され、負帰還回路を構成する電源側コンデンサ及び電源側抑制抵抗と、
ＧＮＤ側の前記スイッチング素子の制御端子と反転出力端子との間に直列に接続され、負帰還回路を構成するＧＮＤ側コンデンサ及びＧＮＤ側抑制抵抗と、
前記入力端子と各スイッチング素子の制御端子との間にそれぞれ接続された抵抗と、
アノードが前記入力端子側に向いた状態で、電源側の前記抵抗に対し並列に接続された第１ダイオードと、
カソードが前記入力端子側に向いた状態でＧＮＤ側の前記抵抗に対し並列に接続された第２ダイオードと、を有する駆動制御システム。

【請求項5】

２組の前記ハーフブリッジ回路は、それぞれ、
前記入力端子と前記抵抗の前記入力端子側との間に接続されたシフトコンデンサと、
前記電源端子と前記シフトコンデンサとの間に接続されたバイアス抵抗と、
前記バイアス抵抗に対し並列に接続されたダイオードと、を有する、請求項４に記載の駆動制御システム。

【請求項6】

２組の前記ハーフブリッジ回路は、それぞれ、
前記入力端子とＧＮＤとの間に接続された安定抵抗を有する、請求項５に記載の駆動制御システム。