特開 2024-115613 発光素子およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024115613

(43)【公開日】2024-08-27

(54)【発明の名称】発光素子およびその製造方法

(51)【国際特許分類】

   H01L 33/44 20100101AFI20240820BHJP

   H01L 33/32 20100101ALI20240820BHJP

【ＦＩ】

H01L33/44

H01L33/32

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023021328

(22)【出願日】2023-02-15

(71)【出願人】

【識別番号】000241463

【氏名又は名称】豊田合成株式会社

(74)【代理人】

【識別番号】110000648

【氏名又は名称】弁理士法人あいち国際特許事務所

(72)【発明者】

【氏名】松井 慎一

(72)【発明者】

【氏名】面家 英樹

(72)【発明者】

【氏名】牧野 浩明

(72)【発明者】

【氏名】水谷 浩一

【テーマコード（参考）】

5F241

【Ｆターム（参考）】

5F241AA04

5F241AA40

5F241AA44

5F241CA13

5F241CA40

5F241CA65

5F241CA74

5F241CA87

5F241CA92

5F241CB15

(57)【要約】

【課題】保護膜の剥がれやクラックが防止されたＵＶＣの発光素子を提供する。
【解決手段】発光素子は、発光波長が２００ｎｍ以上２８０ｎｍ以下であるＩＩＩ族窒化物半導体からなる発光素子において、基板１０と、基板１０裏面に設けられた反射防止膜２２と、基板１０表面にｎ層１１、発光層１２、ｐ層１４の順に積層された半導体層と、ｐ層１４表面の所定の領域に設けられ、ｎ層１１に達する深さの孔と、ｐ層１４上に接して設けられたｐ電極１５と、孔の底面に露出するｎ層１１上に設けられたｎ電極１６と、ｐ電極１５上およびｎ電極１６上にそれぞれ設けられたｐｎ電極１７Ａおよびｐｎ電極１７Ｂと、素子上面全体を覆い、絶縁材料からなる保護膜１８と、を有し、保護膜１８は、絶縁材料である第１保護膜１８Ａと、第１保護膜１８Ａ上に形成され、第１保護膜１８Ａとは異なる内部応力の絶縁材料である第２保護膜１８Ｂを有する。
【選択図】図１

【特許請求の範囲】

【請求項1】

発光波長が２００ｎｍ以上２８０ｎｍ以下であるＩＩＩ族窒化物半導体からなる発光素子において、
基板と、
前記基板裏面に設けられた反射防止膜と、
前記基板表面にｎ層、発光層、ｐ層の順に積層された半導体層と、
前記ｐ層表面の所定の領域に設けられ、前記ｎ層に達する深さの孔と、
前記ｐ層上に接して設けられたｐ電極と、
前記孔の底面に露出する前記ｎ層上に設けられたｎ電極と、
前記ｐ電極上および前記ｎ電極上にそれぞれ設けられた第１ｐｎ電極および第２ｐｎ電極と、
素子上面全体を覆い、絶縁材料からなる保護膜と、
を有し、
前記保護膜は、絶縁材料である第１保護膜と、前記第１保護膜上に形成され、前記第１保護膜とは異なる内部応力の絶縁材料である第２保護膜を有する、発光素子。

【請求項2】

前記第１保護膜と前記第２保護膜は異なる材料である、請求項１に記載の発光素子。

【請求項3】

前記第１保護膜はＳｉＯ_２であり、前記第１ｐｎ電極および前記第２ｐｎ電極は複数の層で構成され、前記第１ｐｎ電極および前記第２ｐｎ電極の最上層はＴａ層であり、前記Ｔａ層は前記第１保護膜に接する、請求項２に記載の発光素子。

【請求項4】

前記第１保護膜と前記第２保護膜の間に発光波長の紫外線を反射する材料からなる反射膜を有する、請求項１または請求項２に記載の発光素子。

【請求項5】

発光波長が２００ｎｍ以上２８０ｎｍ以下であるＩＩＩ族窒化物半導体からなる発光素子の製造方法において、
基板表面にｎ層、発光層、ｐ層の順に積層して半導体層を形成する半導体層形成工程と、
前記ｐ層表面の所定の領域に、前記ｎ層に達する深さの孔を形成する孔形成工程と、
前記ｐ層上にｐ電極を形成するｐ電極形成工程と、
前記孔の底面に露出する前記ｎ層上にｎ電極を形成するｎ電極形成工程と、
前記ｐ電極上および前記ｎ電極上にそれぞれ第１ｐｎ電極および第２ｐｎ電極を形成するｐｎ電極形成工程と、
素子上面全体を覆い、絶縁材料からなる第１保護膜を形成する第１保護膜形成工程と、
前記第１保護膜上に、前記第１保護膜と同一材料からなる第２保護膜を形成する第２保護膜形成工程と、
を有し、
前記第１保護膜と前記第２保護膜を異なる形成方法とすることにより、前記第１保護膜と前記第２保護膜の内部応力が異なるようにする、発光素子の製造方法。

【請求項6】

前記第１保護膜はＣＶＤ法により形成し、前記第２保護膜はスパッタにより形成する、請求項５に記載の発光素子の製造方法。

【請求項7】

前記第１保護膜形成工程の後、前記第２保護膜形成工程の前に、前記第１保護膜上に発光波長の紫外線を反射する材料からなる反射膜を形成する反射膜形成工程を有する、請求項５または請求項６に記載の発光素子の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は発光素子およびその製造方法に関する。

【背景技術】

【0002】

近年、発光波長がＵＶＣ（波長２００～２８０ｎｍ）のＩＩＩ族窒化物半導体からなる紫外線ＬＥＤを水や空気などの殺菌、消毒に使用することが注目されており、紫外線ＬＥＤの高効率化に向けた研究、開発が盛んに行われている。

【0003】

ＵＶＣの紫外線はＬＥＤ内部で吸収されやすく、光取り出し効率が低いという問題がある。そこで、光取り出し側である基板裏面に反射防止膜を形成して光取り出し効率の向上を図っている（特許文献１参照）。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２１－５１７７３６号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

しかし、保護膜の形成後に基板裏面に反射防止膜を形成する場合、その形成時の熱負荷によって素子の保護膜が剥がれてしまったり、クラックが生じたりしてしまい、リーク不良が発生してしまうことがあった。

【0006】

本発明は、かかる背景に鑑みてなされたものであり、保護膜の剥がれやクラックが防止された発光素子およびその製造方法を提供しようとするものである。

【課題を解決するための手段】

【0007】

本発明の一態様は、
発光波長が２００ｎｍ以上２８０ｎｍ以下であるＩＩＩ族窒化物半導体からなる発光素子において、
基板と、
前記基板裏面に設けられた反射防止膜と、
前記基板表面にｎ層、発光層、ｐ層の順に積層された半導体層と、
前記ｐ層表面の所定の領域に設けられ、前記ｎ層に達する深さの孔と、
前記ｐ層上に接して設けられたｐ電極と、
前記孔の底面に露出する前記ｎ層上に設けられたｎ電極と、
前記ｐ電極上および前記ｎ電極上にそれぞれ設けられた第１ｐｎ電極および第２ｐｎ電極と、
素子上面全体を覆い、絶縁材料からなる保護膜と、
を有し、
前記保護膜は、絶縁材料である第１保護膜と、前記第１保護膜上に形成され、前記第１保護膜とは異なる内部応力の絶縁材料である第２保護膜を有する、発光素子にある。

【0008】

本発明の他の態様は、
発光波長が２００ｎｍ以上２８０ｎｍ以下であるＩＩＩ族窒化物半導体からなる発光素子の製造方法において、
基板表面にｎ層、発光層、ｐ層の順に積層して半導体層を形成する半導体層形成工程と、
前記ｐ層表面の所定の領域に、前記ｎ層に達する深さの孔を形成する孔形成工程と、
前記ｐ層上にｐ電極を形成するｐ電極形成工程と、
前記孔の底面に露出する前記ｎ層上にｎ電極を形成するｎ電極形成工程と、
前記ｐ電極上および前記ｎ電極上にそれぞれ第１ｐｎ電極および第２ｐｎ電極を形成するｐｎ電極形成工程と、
素子上面全体を覆い、絶縁材料からなる第１保護膜を形成する第１保護膜形成工程と、
前記第１保護膜上に、前記第１保護膜と同一材料からなる第２保護膜を形成する第２保護膜形成工程と、
を有し、
前記第１保護膜と前記第２保護膜を異なる形成方法とすることにより、前記第１保護膜と前記第２保護膜の内部応力が異なるようにする、発光素子の製造方法にある。

【発明の効果】

【0009】

上記態様によれば、保護膜を内部応力が異なる２層としているため、保護膜の内部応力を緩和させることができ、反射防止膜の形成時の熱負荷による保護膜の剥離やクラックを防止することができる。

【図面の簡単な説明】

【0010】

【図1】実施形態における発光素子の構成を示した図であって基板の主面に垂直な断面図。

【図2】実施形態における発光素子の電極の平面パターンを示した図。

【図3】実施形態における発光素子の製造工程を示した図。

【図4】実施形態における発光素子の製造工程を示した図。

【図5】実施形態における発光素子の製造工程を示した図。

【図6】実施形態における発光素子の製造工程を示した図。

【図7】実施形態における発光素子の製造工程を示した図。

【図8】実施形態における発光素子の製造工程を示した図。

【図9】実施形態における発光素子の製造工程を示した図。

【図10】実施形態における発光素子の製造工程を示した図。

【図11】放熱面積とΔＴの関係を示したグラフ。

【発明を実施するための形態】

【0011】

発光素子は、発光波長が２００ｎｍ以上２８０ｎｍ以下であるＩＩＩ族窒化物半導体からなる。また、基板と、前記基板裏面に設けられた反射防止膜と、前記基板表面にｎ層、発光層、ｐ層の順に積層された半導体層と、前記ｐ層表面の所定の領域に設けられ、前記ｎ層に達する深さの孔と、前記ｐ層上に接して設けられたｐ電極と、前記孔の底面に露出する前記ｎ層上に設けられたｎ電極と、前記ｐ電極上および前記ｎ電極上にそれぞれ設けられた第１ｐｎ電極および第２ｐｎ電極と、素子上面全体を覆い、絶縁材料からなる保護膜と、を有し、前記保護膜は、絶縁材料である第１保護膜と、前記第１保護膜上に形成され、前記第１保護膜とは異なる内部応力の絶縁材料である第２保護膜を有する。

【0012】

前記第１保護膜と前記第２保護膜は異なる材料であってもよい。

【0013】

前記第１保護膜はＳｉＯ_２であり、前記第１ｐｎ電極および前記第２ｐｎ電極は複数の層で構成され、前記第１ｐｎ電極および前記第２ｐｎ電極の最上層はＴａ層であり、前記Ｔａ層は前記第１保護膜に接していてもよい。反射防止膜形成時の保護膜の剥離を防止することができる。

【0014】

前記第１保護膜と前記第２保護膜の間に発光波長の紫外線を反射する材料からなる反射膜を有していてもよい。光取り出し効率の向上を図ることができ、保護膜の放熱性を高めることができる。

【0015】

発光素子の製造方法は、発光波長が２００ｎｍ以上２８０ｎｍ以下であるＩＩＩ族窒化物半導体からなる発光素子の製造方法である。また、基板表面にｎ層、発光層、ｐ層の順に積層して半導体層を形成する半導体層形成工程と、前記ｐ層表面の所定の領域に、前記ｎ層に達する深さの孔を形成する孔形成工程と、前記ｐ層上にｐ電極を形成するｐ電極形成工程と、前記孔の底面に露出する前記ｎ層上にｎ電極を形成するｎ電極形成工程と、前記ｐ電極上および前記ｎ電極上にそれぞれ第１ｐｎ電極および第２ｐｎ電極を形成するｐｎ電極形成工程と、素子上面全体を覆い、絶縁材料からなる第１保護膜を形成する第１保護膜形成工程と、前記第１保護膜上に、前記第１保護膜と同一材料からなる第２保護膜を形成する第２保護膜形成工程と、を有し、前記第１保護膜と前記第２保護膜を異なる形成方法とすることにより、前記第１保護膜と前記第２保護膜の内部応力が異なるようにする。

【0016】

前記第１保護膜はＣＶＤ法により形成し、前記第２保護膜はスパッタにより形成してもよい。

【0017】

前記第１保護膜形成工程の後、前記第２保護膜形成工程の前に、前記第１保護膜上に発光波長の紫外線を反射する材料からなる反射膜を形成する反射膜形成工程を有していてもよい。

【0018】

（実施形態）
図１は、実施形態における発光素子の構成を示した図であり、基板に垂直な断面図である。また、図２は、実施形態における発光素子の電極の平面パターンを示した図である。実施形態における発光素子は、フリップチップ型の紫外発光素子であり、発光波長はＵＶＣ、たとえば２００～２８０ｎｍである。

【0019】

１．発光素子の構成
図１に示すように、実施形態における発光素子は、基板１０、ｎ層１１、発光層１２、電子ブロック層１３、ｐ層１４、ｐ電極１５、ｎ電極１６、ｐｎ電極１７Ａ、１７Ｂ、保護膜１８、反射膜１９、ｐパッド電極２０、ｎパッド電極２１、反射防止膜２２を有している。以下、各構成について説明する。

【0020】

基板１０は、ｃ面を主面とするサファイアからなる基板である。サファイア以外にも、発光波長に対して透過率が高く、III族窒化物半導体を成長させることができる材料であれば任意の材料を用いてよい。基板１０の厚さは、たとえば０．４～１ｍｍである。この範囲とすることで光取り出し効率の向上を図ることができる。一方で、基板１０が厚くなるため、発光素子内に熱がこもりやすくなり、放熱性が低下し、素子寿命の低下を引き起こす。そこで、実施形態では、後述のような電極パターンとすることで放熱性の改善を図っている。

【0021】

基板１０の裏面（ｎ層１１側とは反対側の面であり、光取り出し側）には、反射防止膜２２が設けられている。反射防止膜２２を設けることにより、基板１０裏面で紫外線が反射して素子側に戻ってしまうことを抑制し、光取り出しを向上させている。

【0022】

反射防止膜２２は、単層、または屈折率の異なる材料を交互に積層させた構造であり、光の干渉によって反射が弱め合うように各層の厚さが設定されている。反射防止膜２２の材料は、ＵＶＣに対して透過性を有した絶縁体である。たとえば、ＳｉＯ_２、ＨｆＯ_２、ＭｇＦ_２などである。

【0023】

ｎ層１１は、基板１０上にバッファ層（図示しない）を介して位置している。ｎ層１１は、ｎ－ＡｌＧａＮからなる。ｎ型不純物はＳｉであり、Ｓｉ濃度が５×１０^１８～５×１０^１９／ｃｍ^３である。ｎ層１１は複数の層で構成されていてもよい。

【0024】

発光層１２は、ｎ層１１上に位置している。発光層１２は、井戸層と障壁層が交互に繰り返し積層されたＭＱＷ構造である。繰り返し数はたとえば２～５である。井戸層はＡｌＧａＮからなり、そのＡｌ組成は所望の発光波長に応じて設定される。障壁層は、井戸層よりもＡｌ組成の大きなＡｌＧａＮである。井戸層よりもバンドギャップエネルギ－の大きなＡｌＧａＩｎＮでもよい。また、発光層１２はＳＱＷ構造でもよい。

【0025】

電子ブロック層１３は、発光層１２上に位置している。電子ブロック層１３は、発光層１２の障壁層よりもＡｌ組成比の高いｐ－ＡｌＧａＮからなる。電子ブロック層１３によって、ｎ電極１６から注入した電子が発光層１２を超えてｐ層１４側に拡散してしまうのを抑制している。

【0026】

ｐ層１４は、電子ブロック層１３上に位置している。ｐ層１４は、ｐ－ＡｌＧａＮからなる。実施形態における発光素子は、ｎ層１１からｐ層１４まですべての半導体層がＡｌＧａＮであり、これによって半導体層による紫外線の吸収を抑制している。ｐ層１４のＡｌ組成はたとえば５～８０％である。ｐ型不純物はＭｇである。Ｍｇ濃度は、１×１０^１９／ｃｍ^３以上である。ｐ層１４はＡｌ組成やＭｇ濃度の異なる複数の層で構成されていてもよい。その場合、ｐ電極１５と接する層がＡｌ組成５～８０％のｐ－ＡｌＧａＮであればよい。また、ｐ層１４は、ＡｌＧａＮに限らず、Ａｌを含むＩＩＩ族窒化物半導体であればよく、ＡｌＧａＩｎＮでもよい。

【0027】

ｐ層１４表面の一部領域には、ｎ層１１に達する深さの孔２３が形成されている。孔２３はドット状であり、複数の孔２３が格子状に配列されて設けられている（図２参照）。ただし、ｐパッド電極２０の下部に当たる領域（素子の矩形パターンにおける一の角部）には孔２３が設けられていない。孔２３の底面にはｎ層１１が露出している。ｎ層１１を露出させるための孔２３をドット状の配列パターンとすることで、面内の発光の均一さを確保しつつ、孔２３による発光面積（ｐ層１４の面積）の減少をなるべく少なくし、光出力の向上を図っている。

【0028】

各孔２３の平面パターンは、たとえば円である。他に、正六角形などの多角形でもよい。正六角形の場合は孔２３の側面をｍ面とするのがよい。孔２３の配列パターンは、たとえば正方格子状、正三角格子状、ハニカム状のパターンである。

【0029】

ｐ電極１５は、ｐ層１４上に設けられている。ｐ電極１５は、ｐ層１４表面のうち、ｐ層１４の端辺近傍を除いて設けられており（図２参照）、これにより発光面積を広く取っている。ｐ電極１５は、発光層１２から放射される紫外線を基板１０側に反射させて光取り出し効率を高める反射電極である。ｐ電極１５の材料は、ｐ層１４に対して低コンタクトであってＵＶＣの反射率の高い材料であり、たとえばＲｈ、Ｒｕである。ＮｉやＩＴＯと反射層との積層であってもよい。

【0030】

素子上面の面積（孔２３とｐ層１４の面積の合計）に対するｐ電極１５の面積の割合は、７０％以上とする。孔２３およびｐ電極１５の平面パターンはこれを満たすように設定する。たとえば、孔２３の直径や配列数、配列間隔を調整する。ｐ電極１５の面積を広く取ることにより、ｐ電極１５による紫外線の反射を増やし、光取り出し効率を向上させることができる。より好ましくは７５％以上である。

【0031】

ｎ電極１６は、各孔２３の底面に露出するｎ層１１上に設けられている。そのため、ｎ電極１６もドット状に配列されたパターンである（図２参照）。ｎ電極１６の材料は、Ｖ／Ａｌ／Ｔｉを熱処理した構造体である。他にもＴｉ／Ａｌ／Ｔｉなどを用いることができる。Ｖ／Ａｌ／Ｔｉを熱処理した構造体は、具体的には、ＡｌＮ_ｘからなる層と、Ａｌを主としＶとＴｉを含む金属からなる層と、Ｔｉからなる層と、を順に積層させた構造である。

【0032】

ＡｌＮ_ｘからなる層は、厚さ１～３ｎｍである。ｘは、たとえば０．４～０．７である。またｘは、厚さ方向にｎ層１１から離れるにつれて減少していてもよい。この場合はｘの厚さ方向の平均が０．４～０．７である。また、ｎ層１１側からのＧａの拡散がある場合もあり、その場合には、ｎ層１１よりもＡｌ組成比が高いＡｌ_ｙＧａ_１－ｙＮ_ｘ（０．４≦ｘ≦０．７）である。ｎ層１１のＡｌ組成比がａであれば、ａ＜ｙ≦１である。ｙはたとえば０．７以上である。またこの場合も、ｘは厚さ方向にｎ層１１から離れるにつれて減少していてもよく、ｙは厚さ方向にｎ層１１から離れるにつれて増加していてもよい。

【0033】

Ａｌを主としＶとＴｉを含む金属からなる層は、厚さ５０～５００ｎｍである。Ａｌ、Ｖ、Ｔｉの比率は、たとえばＡｌが５０～８５ｍｏｌ％、Ｖが５～２０ｍｏｌ％、Ｔｉが１０～３０ｍｏｌ％である。

【0034】

上記構造のｎ電極１６では、ｎ層１１に対するコンタクト抵抗が低減されている。たとえば、ｎ層１１に対するｎ電極１６のコンタクト抵抗率は４×１０^－４Ω・ｃｍ^２以下である。その理由は、第１に、ＡｌＮ_ｘからなる層がｎ層１１に対する良好なコンタクト層として機能しているためと考えられる。また、第２に、ｎ層１１表面に窒素空孔が生じ、ｎ型化するためコンタクト抵抗が低下していると考えられる。

【0035】

Ｔｉからなる層は、アロイ時にｎ電極１６中のＡｌが蒸発してしまうのを抑制するカバ－として設けるものである。Ｔｉ以外にもＴｉＮ、Ｎｉ、Ｐｔ、Ａｕなどを用いることができる。

【0036】

ｐｎ電極１７Ａ、１７Ｂは、ｐ電極１５上、ｎ電極１６上にそれぞれ設けられている。ｐｎ電極１７Ａの平面パターンは、ｐ電極１５の平面パターンと同様である。また、ｐｎ電極１７Ｂの平面パターンは、ｎ電極１６の平面パターンと同様であり、複数のドットが配列されたパターンである。

【0037】

ｐｎ電極１７Ａ、１７Ｂの材料は、Ｔｉ／Ｎｉ／Ａｕ／Ｔａである。ｐｎ電極１７Ａ、１７Ｂを構成する複数の層のうち、最上層は保護膜１８の下層（第１保護膜１８Ａ）と接する。また、Ｔａは熱膨張係数がＳｉＯ_２に近く、さらにＳｉＯ_２との密着性も高い。そこで最上層をＴａとすることでｐｎ電極１７Ａ、１７Ｂと保護膜１８の密着性を高め、反射防止膜２２形成時の熱負荷によって保護膜１８の剥がれやクラックが生じてしまうことを抑制している。

【0038】

保護膜１８は、素子上面全体を覆うように設けられている。すなわち、ｐ電極１５、ｎ電極１６、およびｐｎ電極１７Ａ、１７Ｂの側面と表面、半導体層（ｎ層１１、発光層１２、電子ブロック層１３、ｐ層１４）の表面と側面、素子分離溝２６の側面、孔２３の内部、に連続して設けられている。

【0039】

保護膜１８は、内部応力の異なる２つの絶縁体（第１保護膜１８Ａ、第２保護膜１８Ｂ）を順に積層させた構造である。ここでの内部応力は基板１０水平方向である。内部応力が異なるとは、両方圧縮応力でその大きさが異なる場合、両方引張応力でその大きさが異なる場合、一方が圧縮応力で他方が引張応力の場合のいずれでもよい。保護膜１８をこのように構成することで、保護膜１８の内部応力を緩和し、反射防止膜２２形成時の熱負荷による保護膜１８の剥がれやクラックを抑制することができる。

【0040】

実施形態では、保護膜１８は第１保護膜１８Ａ、第２保護膜１８Ｂ）の２層の積層としているが、第１保護膜１８Ａ、第２保護膜１８Ｂを交互に３層以上積層させてもよい。また、互いに内部応力の異なる３種以上の材料を用いてもよい。

【0041】

第１保護膜１８Ａと第２保護膜１８Ｂの内部応力の違いは、同一材料について成膜方法を変えることによって生じさせてもよいし、異なる材料とすることで内部応力を異ならせてもよい。同一材料とする場合は、たとえば、ＳｉＯ_２をスパッタとＣＶＤで成膜してもよい。この場合、スパッタで成膜したＳｉＯ_２の内部応力はたとえば１１０ＭＰａの圧縮応力、ＣＶＤで成膜したＳｉＯ_２の内部応力はたとえば５００ＭＰａの圧縮応力とすることができ、内部応力の異なる２層とすることができる。成膜方法を変えるだけでよいため簡便に保護膜１８を形成することができる。

【0042】

なお、スパッタで成膜した単層とすれば、スパッタとＣＶＤで成膜した２層構造とする場合よりも内部応力を小さくできる。しかし、透湿してしまい、高湿度環境下での使用に問題が生じる。そこでスパッタとＣＶＤで成膜した２層構造とすれば、保護膜の内部応力を緩和しつつ、防湿性も向上できる。

【0043】

また、異なる材料とする場合、たとえば第１保護膜１８ＡをＳｉＯ_２、第２保護膜１８ＢをＴｉＯ_２とすることで内部応力が異なるようにしてもよい。第２保護膜１８ＢにはＴｉＯ_２以外にも、ＳｉＮ、Ａｌ_２Ｏ_３、ＳｉＯＮ、Ｎｂ_２Ｏ_５などを用いることができる。異なる材料とすれば、引張応力が生じる材料と圧縮応力が生じる材料を選択して保護膜１８の内部応力をより低減することができる。

【0044】

より具体的には、スパッタで成膜したＳｉＯ_２は内部応力が１１０ＭＰａの圧縮応力、スパッタで成膜したＴｉＯ_２は内部応力が５４７ＭＰａの圧縮応力または８８６ＭＰａの引張応力とすることができ、内部応力が異なるようにできる。ここでＴｉＯ_２は熱処理によって内部応力が大きく変化し、加熱前は圧縮応力、加熱後は引張応力とすることができる。

【0045】

第１保護膜１８Ａと第２保護膜１８Ｂの厚さの比は、面内方向における内部応力がなるべく小さくなるようにすることが好ましい。第１保護膜１８Ａ、第２保護膜１８Ｂの内部応力は、厚さ、成膜方法、成膜条件、成膜後の熱処理などによるため、それに応じて第１保護膜１８Ａと第２保護膜１８Ｂの厚さを設定する。第１保護膜１８Ａ、第２保護膜１８Ｂの一方が圧縮応力、他方が引張応力である場合、第１保護膜１８Ａと第２保護膜１８Ｂの厚さの比を調整して保護膜１８の内部応力が０となるようにすることも可能である。第１保護膜１８Ａの厚さに対する第２保護膜１８Ｂの厚さの比は、たとえば０．２～１である。

【0046】

第１保護膜１８Ａと第２保護膜１８Ｂの間には、Ａｌからなる反射膜１９が設けられている。反射膜１９は、後述の孔２４、２５が存在する領域を除いて全面的に設けられている。反射膜１９によって基板１０側に光を反射させ、光取り出し効率の向上を図っている。また、保護膜１８に反射膜１９を埋め込むことにより、保護膜１８の放熱性を向上させるとともに、反射膜１９のマイグレーションを防止している。

【0047】

反射膜１９の材料はＡｌに限らず、発光波長における反射率の高い任意の材料でよい。Ａｌを主とする合金でもよい。また、反射膜１９は、第１保護膜１８Ａと第２保護膜１８Ｂの間ではなく、第１保護膜１８Ａ中や第２保護膜１８Ｂ中に反射膜１９を設けてもよい。反射膜１９を複数設ける場合、平面パターンを変えてもよい。

【0048】

ｐパッド電極２０およびｎパッド電極２１は、保護膜１８上に離間して設けられている。ｐパッド電極２０は、保護膜１８に開けられた孔２４を介してｐｎ電極１７Ａと接続されている。また、ｎパッド電極２１は、保護膜１８に開けられた孔２５を介して各ｐｎ電極１７Ｂと接続されている。ｐパッド電極２０およびｎパッド電極２１の材料は、たとえばＴｉ／Ｐｔ／Ａｕ／ＡｕＳｎである。

【0049】

ｐパッド電極２０およびｎパッド電極２１の平面パターンは、図２に示すように、素子の矩形パターンより少し内側となる矩形パターンに対し、その矩形の角部においてその矩形の辺に対して４５°を成す直線Ｌに沿った幅Ｗの線状領域によって２分し、直角二等辺三角形のパターンとなる方をｐパッド電極２０、他方（矩形の角を落とした形状の五角形）をｎパッド電極２１とするものである。ｐパッド電極２０の下部にはｎ電極１６は位置しておらず、ｎパッド電極２１の下部に全てのｎ電極１６が位置し、ｎパッド電極２１と接続されている。

【0050】

線状領域の角度は４５°に限らないが、線状領域の面積を小さくしてｐパッド電極２０およびｎパッド電極２１の面積の和をなるべく大きくするために、４５°に近いことが好ましく、たとえば３０～６０°が好ましく、４０～５０°がより好ましい。

【0051】

また、線状領域の位置および幅Ｗは、ｐパッド電極２０およびｎパッド電極２１の面積の和が、発光面積（ｐ電極１５の面積）に対して９０％以上となるように設定することが好ましい。もちろん、幅Ｗは、ｐパッド電極２０とｎパッド電極２１間で短絡しないような幅とする。たとえば幅Ｗは１００μｍ以上である。また、ｐパッド電極２０は、サブマウント側と良好に接合できる大きさとする。サブマウントの電極パターンは、ｐパッド電極２０、ｎパッド電極２１の全面と接するパターンとするのがよい。放熱面積（ｐパッド電極２０およびｎパッド電極２１のうちサブマウントの電極と接している領域の面積）を広くして放熱性を高めるためである。

【0052】

ｐパッド電極２０およびｎパッド電極２１の平面パターンを上記のようにすることで、ｐパッド電極２０とｎパッド電極２１の面積の和を大きく取ることができ、放熱面積を広くすることができるので、発光素子の放熱性を高めることができる。特に、ＵＶＣの発光素子では基板１０を厚くして光取り出し効率の向上を図る必要があり、放熱性が低下していたが、上記により放熱性が改善できるため、基板を厚くした場合でも十分な放熱性を確保できる。

【0053】

以上、実施形態における発光素子では、保護膜１８を内部応力の異なる第１保護膜１８Ａ、第２保護膜１８Ｂの積層構造としている。これにより、保護膜１８の応力が緩和され、基板１０裏面に反射防止膜２２を形成する際の熱負荷による保護膜１８の剥がれやクラックを防止することができる。また、ｐｎ電極１７Ａ、１７Ｂの最上層をＴａとしているため、反射防止膜２２の形成時の熱負荷で保護膜１８がｐｎ電極１７Ａ、１７Ｂから剥離してしまうことを抑制できる。

【0054】

２．発光素子の製造工程
実施形態における発光素子の製造工程について、図を参照に説明する。

【0055】

まず、サファイアからなる基板１０を用意する。そして、基板１０上に、ＭＯＣＶＤ法によってｎ層１１、発光層１２、電子ブロック層１３、ｐ層１４を順に形成する（図３参照）。

【0056】

次に、ｐ層１４の所定領域をドライエッチングし、ｎ層１１に達する深さの孔２３を複数形成する（図４参照）。

【0057】

次に、ｐ層１４上にスパッタや蒸着によってｐ電極１５を形成する（図５参照）。次に、孔２３の底面に露出するｎ層１１上にスパッタや蒸着によってＶ層、Ａｌ層、Ｔｉ層を順に積層してｎ電極１６を形成する（図６参照）。ｐ電極１５よりも先にｎ電極１６を形成してもよいが、なるべくｐ層１４表面が清浄な状態でｐ電極１５を形成したいため、実施形態ではｐ電極１５を先に形成している。

【0058】

次に、温度５００～６５０℃、１～１０分間の熱処理を行う。雰囲気は、たとえば窒素などの不活性ガス雰囲気である。熱処理は減圧下で行うことが好ましく、たとえば１×１０^２～１×１０^４Ｐａである。熱処理温度は好ましくは５００～６００℃である。

【0059】

この熱処理は、ｐ層１４のＭｇ活性化処理とｐ電極１５およびｎ電極１６の低コンタクト抵抗化とを兼ねている。

【0060】

実施形態では、ｎ電極１６としてＶ／Ａｌ／Ｔｉを用いることで熱処理温度を低減し、ｐ層１４のＭｇ活性化処理とｐ電極１５およびｎ電極１６のコンタクト抵抗の低減とを共通化して同時に行うことで熱処理回数を減らしている。熱処理温度の低温化と熱処理回数減少の結果、発光素子の電気特性の劣化を抑制できる。

【0061】

ここで、ｎ電極１６は、上記熱処理によって次のような構造に変化する。ｎ電極１６であるＶ／Ａｌ／ＴｉのうちＶはＡｌ中に拡散していき、ｎ層１１やＴｉには拡散しない。この拡散の結果、Ｖ層は消失する。また、Ｖ／Ａｌ／Ｔｉ中のＡｌは、ｎ層１１中のＮと反応し、ｎ層１１とＡｌ層の界面にはＡｌＮ_ｘが形成される。Ｖは、ＡｌとＮの反応を促進する触媒のような作用をしていると考えられる。この熱処理の結果、ｎ電極１６の構造は、ＡｌＮ_ｘからなる層と、Ａｌを主としＶとＴｉを含む金属からなる層と、Ｔｉからなる層との３層構造に変化する。

【0062】

ｎ電極１６がこのような構造に変化することにより、ｎ層１１に対するｎ電極１６のコンタクト抵抗が低減する。その理由はすでに述べたとおりである。すなわち、第１に、ＡｌＮ_ｘからなる層がｎ層１１に対して良好なコンタクト層として機能していると考えられること、第２に、ＡｌＮ_ｘの形成によりｎ層１１に窒素空孔が生じたことでｎ層１１のｎ型化がより促進したと考えられることである。

【0063】

次に、ｐ電極１５上およびｎ電極１６上に、スパッタや蒸着によってｐｎ電極１７Ａ、１７Ｂをそれぞれ形成する（図７参照）。ここで、ｐｎ電極１７Ａ、１７Ｂは多層であり、最上層はＴａ層である。

【0064】

次に、素子分離溝２６を形成する。素子分離溝２６は基板１０が露出する深さである。次に、素子上面全体を覆うＳｉＯ_２からなる第１保護膜１８Ａを形成する（図８参照）。第１保護膜１８Ａの成膜はＣＶＤ、スパッタ、蒸着、ＡＬＤなどである。膜の緻密性からスパッタ、ＣＶＤ、ＡＬＤが好ましい。

【0065】

次に、第１保護膜１８Ａ上であって、後に孔２４、２５を形成する領域を除く領域に、Ａｌからなる反射膜１９を形成する（図９参照）。反射膜１９の成膜は蒸着やスパッタ、パターニングはウェットエッチングである。

【0066】

次に、第１保護膜１８Ａ上および反射膜１９上に第２保護膜１８Ｂを形成する。第２保護膜１８Ｂの成膜はＣＶＤ、スパッタ、蒸着、ＡＬＤなどである。膜の緻密性からスパッタ、ＣＶＤ、ＡＬＤが好ましい。これにより第１保護膜１８Ａ、第２保護膜１８Ｂを順に積層させた保護膜１８を形成する（図１０参照）。

【0067】

ここで、第２保護膜１８Ｂは、第１保護膜１８Ａとは内部応力が異なるようにする。具体的には、同一材料で成膜方法を異ならせるか、異なる材料を用いる。同一材料の場合、たとえば、第１保護膜１８ＡはＣＶＤにより形成したＳｉＯ_２、第２保護膜１８Ｂはスパッタにより形成したＳｉＯ_２である。異なる材料の場合、たとえば第１保護膜１８ＡはＳｉＯ_２、第２保護膜１８ＢはＴｉＯ_２である。このように、第１保護膜１８Ａと第２保護膜１８Ｂとで内部応力を異ならせることで、保護膜１８全体としては内部応力を緩和させることができる。

【0068】

なお、素子分離溝２６の底面には保護膜１８を形成せず、素子ごとに保護膜１８が分離していることが好ましい。素子ごとに分割する際、保護膜１８に力が加わったり、保護膜１８の内部応力に変動が生じたりしないようにするためである。

【0069】

次に、保護膜１８の所定領域をドライエッチングしてｐｎ電極１７Ａ、１７Ｂに達する孔２４、孔２５を形成する。そして、保護膜１８上にｐパッド電極２０、ｎパッド電極２１をそれぞれ形成し、ｐパッド電極２０は孔２４を介してｐｎ電極１７Ａと接続し、ｎパッド電極２１は孔２５を介してｐｎ電極１７Ｂと接続するようにする。ｐパッド電極２０、ｎパッド電極２１のパターンは図２に示す通りである。ｐパッド電極２０、ｎパッド電極２１の成膜は蒸着やスパッタ、パターニングはリフトオフである。

【0070】

次に、基板１０の裏面を研磨して基板１０を所定の厚さまで薄くし、その後、基板１０の裏面に反射防止膜２２を形成する。反射防止膜２２の形成の際、たとえば２００～２５０℃、２～３時間の熱負荷がかかる。保護膜１８をＳｉＯ_２の単層としていた従来では、反射防止膜２２の形成の際に保護膜１８に熱応力がかかり、保護膜１８が剥離したり、クラックが生じたりしていた。しかし、実施形態における発光素子では保護膜１８として内部応力の異なる第１保護膜１８Ａ、第２保護膜１８Ｂの積層構造としているため、保護膜１８の内部応力が緩和しており、反射防止膜２２の形成時の熱負荷による保護膜１８の剥離やクラックを防止することができる。

【0071】

次に基板１０を個々の素子に分割する。以上によって図１に示す実施形態における発光素子が製造される。

【0072】

３．実験結果
実施形態に係る各種実験結果について説明する。

【0073】

実験例１
サファイアからなる基板上にＳｉＯ_２を成膜し、その内部応力を測定した。内部応力は基板に水平方向の内部応力である。ＣＶＤにより成膜した場合は、ＳｉＯ_２に５００ＭＰａの圧縮応力が発生していた。また、スパッタにより成膜した場合は、ＳｉＯ_２に１１０ＭＰａの圧縮応力が発生していた。このように、成膜方法によって同一材料でも内部応力が異なることが分かった。

【0074】

実験例２
実施形態における発光素子において、保護膜１８を次のように構成して複数の発光素子を作製した。保護膜１８は、ＣＶＤにより形成したＳｉＯ_２、スパッタにより形成したＳｉＯ_２、ＣＶＤにより形成したＳｉＯ_２の３層構造とし、各層の厚さは３２０ｎｍとした。そして、各発光素子を５５０℃、４分間加熱した。その後、各発光素子の逆電流を測定したところ、いずれの発光素子も逆電流が０．１μＡ以下であり、リーク不良の素子は発生しなかった。

【0075】

実験例３
実施形態における発光素子において、保護膜１８を次のように構成して複数の発光素子を作製した。保護膜１８は、ＣＶＤにより形成したＳｉＯ_２とスパッタにより形成したＳｉＯ_２を交互に５層積層させた構造とし、最初の層と最後の層はＣＶＤにより形成し、各層の厚さは３２０ｎｍとした。そして、実験例２と同様に加熱して逆電流を測定した。その結果、いずれの発光素子も逆電流が０．１μＡ以下であり、リーク不良の素子は発生しなかった。

【0076】

実験例４
実施形態における発光素子の保護膜１８を、ＣＶＤにより形成したＳｉＯ_２からなる厚さ１μｍの単層に替え、複数の発光素子を作製した。そして、実験例２と同様に加熱して逆電流を測定した。その結果、逆電流が０．１μＡを超える発光素子が発生し、リーク不良の素子が発生してしまうことが分かった。

【0077】

実験例１～４の結果、保護膜１８を内部応力の異なる複数の層で構成することにより、保護膜１８の内部応力を緩和することができ、反射防止膜２２の形成時の熱負荷による保護膜１８の剥離やクラックが防止できることが分かった。

【0078】

実験例５
発光素子の電極パターンとサブマウントの電極パターンを種々に変更して放熱面積を変更し、放熱性を評価した。放熱性は以下のようにして評価した。発光素子をＡｌＮからなるサブマウントに実装し、さらにそのサブマウントを実装基板に配置し、発光素子のサブマウント側の面の温度をＴｊ、実装基板の発光素子側の面の温度をＴｓ、ＴｊとＴｓの差をΔＴとして、ΔＴにより放熱性を評価した。ΔＴが小さいほど放熱性が高いと評価できる。

【0079】

図１１は、放熱面積とΔＴの関係について示したグラフである。図１１のように、放熱面積とΔＴは直線的に対応し、放熱面積が広くなるほどΔＴは減少することが分かり、放熱面積が０．４ｍｍ^２広くなるとおよそΔＴが５℃下がることが分かった。したがって、実施形態における発光素子の電極パターンとすれば、放熱面積を広くして放熱性を高めることができることが分かった。

【0080】

実験例６
実施形態における発光素子と、実施形態における発光素子から反射膜１９を省いた発光素子を作製し、放熱性を評価した。放熱性は実験例５と同様にして評価した。放熱面積は０．８４ｍｍ^２とした。

【0081】

ΔＴを測定した結果、保護膜１８中に反射膜１９を有した発光素子では、ΔＴは１５℃であった。一方、反射膜１９を省いた発光素子では、ΔＴは１７℃であった。このように、保護膜１８中に反射膜１９を設けることでΔＴは２℃下がっており、放熱性が向上することが分かった。

【符号の説明】

【0082】

１０：基板
１１：ｎ層
１２：発光層
１３：電子ブロック層
１４：ｐ層
１５：ｐ電極
１６：ｎ電極
１７Ａ、１７Ｂ：ｐｎ電極
１８：保護膜
１８Ａ：第１保護膜
１８Ｂ：第２保護膜
１９：反射膜
２０：ｐパッド電極
２１：ｎパッド電極

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】