特開 2024-115662 メモリシステムおよび制御方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024115662

(43)【公開日】2024-08-27

(54)【発明の名称】メモリシステムおよび制御方法

(51)【国際特許分類】

   H03M 13/15 20060101AFI20240820BHJP

   H03M 13/37 20060101ALI20240820BHJP

   G06F 11/10 20060101ALI20240820BHJP

【ＦＩ】

H03M13/15

H03M13/37

G06F11/10 648

【審査請求】未請求

【請求項の数】6

【出願形態】ＯＬ

(21)【出願番号】P 2023021414

(22)【出願日】2023-02-15

(71)【出願人】

【識別番号】318010018

【氏名又は名称】キオクシア株式会社

(74)【代理人】

【識別番号】110002147

【氏名又は名称】弁理士法人酒井国際特許事務所

(72)【発明者】

【氏名】近藤 裕樹

(72)【発明者】

【氏名】森永 孝介

【テーマコード（参考）】

5J065

【Ｆターム（参考）】

5J065AC03

5J065AD11

5J065AE02

5J065AF01

5J065AG01

5J065AG02

(57)【要約】

【課題】より簡易な構成により誤り訂正を実行する。
【解決手段】メモリシステムは、不揮発性メモリとメモリコントローラとを備える。不揮発性メモリは、ｎ（ｎは３以上の整数）ビット以下の誤りを訂正する誤り訂正符号で符号化されたデータを記憶する。メモリコントローラは、不揮発性メモリから読み出した受信語を用いてシンドロームを計算し、シンドロームを用いて誤りのビット数を推定し、ビット数が２または３である場合、シンドロームに基づいて計算される第１値および第２値のうち一方である計算値を用いて、ビット数に対応する誤り位置多項式の変数に対する変数変換を実行し、第１値および第２値を用いて、変数変換に応じて誤り位置多項式を変換した変換多項式の根の計算を実行し、変換多項式の根に計算値を用いた変数逆変換を実行して誤り位置多項式の根を求め、求めた根に対応する誤り位置の誤りを訂正する。
【選択図】図１

【特許請求の範囲】

【請求項1】

ｎ（ｎは３以上の整数）ビット以下の誤りを訂正する誤り訂正符号で符号化されたデータを記憶する不揮発性メモリと、
前記不揮発性メモリから受信語を読み出し、
読み出された前記受信語を用いてシンドロームを計算し、
前記シンドロームを用いて前記誤りのビット数を推定し、
前記ビット数が２または３である場合、前記シンドロームに基づいて計算される第１値および第２値のうち一方である計算値を用いて、前記ビット数に対応する誤り位置多項式の変数に対する変数変換を実行し、前記第１値および前記第２値を用いて、前記変数変換に応じて前記誤り位置多項式を変換した変換多項式の根の計算を実行し、
前記変換多項式の根に、前記計算値を用いた変数逆変換を実行して前記誤り位置多項式の根を求め、
前記誤り位置多項式の根に対応する誤り位置の誤りを訂正する、
メモリコントローラと、
を備えるメモリシステム。

【請求項2】

前記メモリコントローラは、
前記ビット数が２または３である場合、前記第１値および前記第２値を用いてキー情報を計算し、前記キー情報が取りうる複数の値と前記変換多項式の根とを対応づけた対応情報を用いて、計算された前記キー情報に対応する前記根を求める、
請求項１に記載のメモリシステム。

【請求項3】

前記メモリコントローラは、
ガロア体の原始元であるαの１乗、３乗、および、５乗に対応する３つのシンドロームｓ_１，ｓ_３，ｓ_５を計算し、
β＝ｓ_１ ^３＋ｓ_３を前記第１値として計算し、
γ＝ｓ_１ ^５＋ｓ_５を前記第２値として計算し、
γである前記第２値を前記計算値とし、
（１）式で表される値を前記キー情報としたときに、（２）式で表される前記変数変換と、（３）式で表される前記変換多項式の根の計算と、を実行する、

【数1】

【数2】

【数3】

請求項２に記載のメモリシステム。

【請求項4】

前記メモリコントローラは、
ガロア体の原始元であるαの１乗、３乗、および、５乗に対応する３つのシンドロームｓ_１，ｓ_３，ｓ_５を計算し、
β＝ｓ_１ ^３＋ｓ_３を前記第１値として計算し、
γ＝ｓ_１ ^５＋ｓ_５を前記第２値として計算し、
βである前記第１値を前記計算値とし、
（４）式で表される値を前記キー情報としたときに、（５）式で表される前記変数変換と、（６）式で表される前記変換多項式の根の計算と、を実行する、

【数4】

【数5】

【数6】

請求項２に記載のメモリシステム。

【請求項5】

前記メモリコントローラは、
ガロア体の原始元であるαの１乗、３乗、および、５乗に対応する３つのシンドロームｓ_１，ｓ_３，ｓ_５を計算し、
β＝ｓ_１ ^３＋ｓ_３を前記第１値として計算し、
γ＝ｓ_１ ^５＋ｓ_５を前記第２値として計算し、
γである前記第２値を前記計算値とし、
前記キー情報をβとしたときに、（７）式で表される前記変数変換と、（８）式で表される前記変換多項式の根の計算と、を実行する、

【数7】

【数8】

請求項２に記載のメモリシステム。

【請求項6】

不揮発性メモリを制御する制御方法であって、
ｎ（ｎは３以上の整数）ビット以下の誤りを訂正する誤り訂正符号で符号化されたデータを前記不揮発性メモリに記憶し、
前記不揮発性メモリから受信語を読み出し、
読み出された前記受信語を用いてシンドロームを計算し、
前記シンドロームを用いて前記誤りのビット数を推定し、
前記ビット数が２または３である場合、前記シンドロームに基づいて計算される第１値および第２値のうち一方である計算値を用いて、前記ビット数に対応する誤り位置多項式の変数に対する変数変換を実行し、前記第１値および前記第２値を用いて、前記変数変換に応じて前記誤り位置多項式を変換した変換多項式の根の計算を実行し、
前記変換多項式の根に、前記計算値を用いた変数逆変換を実行して前記誤り位置多項式の根を求め、
前記誤り位置多項式の根に対応する誤り位置の誤りを訂正する、
ことを含む制御方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、メモリシステムおよび制御方法に関する。

【背景技術】

【0002】

メモリシステムでは、ＮＡＮＤ型フラッシュメモリ等のメモリに記憶するデータを保護するために、誤り訂正符号化されたデータがメモリに記憶される。このため、メモリに記憶されたデータを読み出す際には、メモリから読み出された誤り訂正符号化されたデータ（受信語とも称される。）を復号して誤り訂正符号化される前のデータを復元する。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】国際公開第２００１／０８４７１９号

【特許文献2】特開平７－２３１２６１号公報

【特許文献3】米国特許第９，３６２，９５３号明細書

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の実施形態は、より簡易な構成により誤り訂正（復号）を実行することができるメモリシステムおよび制御方法を提供することを目的とする。

【課題を解決するための手段】

【0005】

実施形態のメモリシステムは、不揮発性メモリとメモリコントローラとを備える。不揮発性メモリは、ｎ（ｎは３以上の整数）ビット以下の誤りを訂正する誤り訂正符号で符号化されたデータを記憶する。メモリコントローラは、不揮発性メモリから受信語を読み出し、受信語を用いてシンドロームを計算し、シンドロームを用いて誤りのビット数を推定し、ビット数が２または３である場合、シンドロームに基づいて計算される第１値および第２値のうち一方である計算値を用いて、ビット数に対応する誤り位置多項式の変数に対する変数変換を実行し、第１値および第２値を用いて、変数変換に応じて誤り位置多項式を変換した変換多項式の根の計算を実行し、変換多項式の根に計算値を用いた変数逆変換を実行して誤り位置多項式の根を求め、求めた根に対応する誤り位置の誤りを訂正する。

【図面の簡単な説明】

【0006】

【図1】実施形態に係るメモリシステムのブロック図。

【図2】第１実施形態に係る復号部のブロック図。

【図3】比較例の回路の構成例を示す図。

【図4】実施形態における復号処理のフローチャート。

【図5】第２実施形態に係る復号部のブロック図。

【発明を実施するための形態】

【0007】

以下に添付図面を参照して、この発明にかかるメモリシステムの好適な実施形態を詳細に説明する。

【0008】

（第１実施形態）
まず、本実施形態に係るメモリシステムについて、図面を参照して詳細に説明する。図１は、本実施形態に係るメモリシステムの概略構成例を示すブロック図である。図１に示すように、メモリシステム１は、メモリコントローラ１０と不揮発性メモリ２０とを備える。メモリシステム１は、ホスト３０と接続可能であり、図１ではホスト３０と接続された状態が示されている。ホスト３０は、例えば、パーソナルコンピュータ、携帯端末などの電子機器であってよい。

【0009】

不揮発性メモリ２０は、データを不揮発に記憶する不揮発性メモリであり、例えば、ＮＡＮＤ型フラッシュメモリ（以下、単にＮＡＮＤメモリという）である。以下の説明では、不揮発性メモリ２０としてＮＡＮＤメモリが用いられた場合を例示するが、不揮発性メモリ２０として３次元構造フラッシュメモリ、ＲｅＲＡＭ（Resistive Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）等のＮＡＮＤメモリ以外の記憶装置を用いることも可能である。また、不揮発性メモリ２０が半導体メモリであることは必須ではなく、半導体メモリ以外の種々の記憶媒体に対して本実施形態を適用することも可能である。

【0010】

メモリシステム１は、いわゆるＳＳＤ（Solid State Drive）や、メモリコントローラ１０と不揮発性メモリ２０とが１つのパッケージとして構成されるメモリカード等、不揮発性メモリ２０を備える種々のメモリシステムであってよい。

【0011】

メモリコントローラ１０は、ホスト３０からの書込み要求に従って不揮発性メモリ２０への書込みを制御する。また、メモリコントローラ１０は、ホスト３０からの読出し要求に従って不揮発性メモリ２０からの読み出しを制御する。メモリコントローラ１０は、例えばＳｏＣ（System On a Chip）として構成される半導体集積回路である。メモリコントローラ１０は、ホストＩ／Ｆ（ホストインタフェース）１５、メモリＩ／Ｆ（メモリインタフェース）１３、制御部１１、符号化／復号部（コーデック）１４およびデータバッファ１２を備える。ホストＩ／Ｆ１５、メモリＩ／Ｆ１３、制御部１１、符号化／復号部１４およびデータバッファ１２は、内部バス１６で相互に接続されている。以下で説明するメモリコントローラ１０の各構成要素の動作の一部または全部は、ＣＰＵ（Central Processing Unit）がファームウエアを実行することによって実現されてもよいし、ハードウエアで実現されてもよい。

【0012】

ホストＩ／Ｆ１５は、ホスト３０との間のインタフェース規格に従った処理を実施し、ホスト３０から受信した命令、書込み対象のユーザデータなどを内部バス１６に出力する。また、ホストＩ／Ｆ１５は、不揮発性メモリ２０から読み出されて復元されたユーザデータ、制御部１１からの応答などをホスト３０へ送信する。

【0013】

メモリＩ／Ｆ１３は、制御部１１の指示に基づいて、不揮発性メモリ２０への書込み処理を行う。また、メモリＩ／Ｆ１３は、制御部１１の指示に基づいて、不揮発性メモリ２０からの読み出し処理を行う。

【0014】

制御部１１は、メモリシステム１の各構成要素を統括的に制御する。制御部１１は、ホスト３０からホストＩ／Ｆ１５経由で命令を受けた場合に、その命令に従った制御を行う。例えば、制御部１１は、ホスト３０からの命令に従って、不揮発性メモリ２０へのユーザデータおよびパリティの書き込みをメモリＩ／Ｆ１３へ指示する。また、制御部１１は、ホスト３０からの命令に従って、不揮発性メモリ２０からのユーザデータおよびパリティの読み出しをメモリＩ／Ｆ１３へ指示する。

【0015】

また、制御部１１は、ホスト３０から書込み要求を受信した場合、データバッファ１２に蓄積されるユーザデータに対して、不揮発性メモリ２０上の記憶領域（メモリ領域）を決定する。すなわち、制御部１１は、ユーザデータの書込み先を管理する。ホスト３０から受信したユーザデータの論理アドレスと該ユーザデータが記憶された不揮発性メモリ２０上の記憶領域を示す物理アドレスとの対応はアドレス変換テーブルとして記憶される。

【0016】

また、制御部１１は、ホスト３０から読出し要求を受信した場合、読出し要求により指定された論理アドレスを上述のアドレス変換テーブルを用いて物理アドレスに変換し、該物理アドレスからの読み出しをメモリＩ／Ｆ１３へ指示する。

【0017】

ＮＡＮＤメモリでは、一般に、ページと呼ばれるデータ単位で、書き込みおよび読み出しが行われ、ブロックと呼ばれるデータ単位で消去が行われる。本実施形態では、この同一のワード線に接続される複数のメモリセルをメモリセルグループと呼ぶ。メモリセルがシングルレベルセル（ＳＬＣ：Single Level Cell）である場合は、１つのメモリセルグループが１ページに対応する。メモリセルがマルチレベルセル（ＭＬＣ：Multiple Level Cell）である場合は、１つのメモリセルグループが複数ページに対応する。なお、本説明において、ＭＬＣには、ＴＬＣ（Triple Level Cell）やＱＬＣ（Quad Level Cell）等が含まれる。また、各メモリセルはワード線に接続するとともにビット線にも接続される。従って、各メモリセルは、ワード線を識別するアドレスとビット線を識別するアドレスとで識別することが可能である。

【0018】

データバッファ１２は、メモリコントローラ１０がホスト３０から受信したユーザデータを不揮発性メモリ２０へ記憶するまでに一時記憶する。また、データバッファ１２は、不揮発性メモリ２０から読み出したユーザデータをホスト３０へ送信するまでに一時記憶する。データバッファ１２には、例えば、ＳＲＡＭ（Static Random Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）などの汎用メモリを用いることができる。なお、データバッファ１２は、メモリコントローラ１０に内蔵されずに、メモリコントローラ１０の外部に搭載されてもよい。

【0019】

ホスト３０から送信されるユーザデータは、内部バス１６に転送されてデータバッファ１２に一旦記憶される。符号化／復号部１４は、不揮発性メモリ２０に記憶されるユーザデータを符号化して符号語を生成する。また、符号化／復号部１４は、不揮発性メモリ２０から読み出された受信語を復号してユーザデータを復元する。そこで符号化／復号部１４は、符号化部（Encoder）１７と復号部（Decoder）１８を備える。なお、符号化／復号部１４により符号化されるデータには、ユーザデータ以外にも、メモリコントローラ１０内部で用いる制御データ等が含まれてもよい。

【0020】

次に、本実施形態の書込み処理について説明する。制御部１１は、不揮発性メモリ２０への書込み時に、ユーザデータの符号化を符号化部１７に指示する。その際、制御部１１は、不揮発性メモリ２０における符号語の記憶場所（記憶アドレス）を決定し、決定した記憶場所もメモリＩ／Ｆ１３へ指示する。

【0021】

符号化部１７は、制御部１１からの指示に基づいて、データバッファ１２上のユーザデータを符号化して符号語を生成する。符号化方式としては、例えば、ＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号、および、ＲＳ（Reed-Solomon）符号のような代数的符号を用いた符号化方式、並びに、これらの符号を行方向および列方向の成分符号として用いた符号化方式（積符号など）を採用することができる。メモリＩ／Ｆ１３は、制御部１１から指示された不揮発性メモリ２０上の記憶場所へ符号語を記憶する制御を行う。以下では、３ビット以下の誤りを訂正するＢＣＨ符号を用いる場合を例に説明する。

【0022】

次に、本実施形態の不揮発性メモリ２０からの読出し時の処理について説明する。制御部１１は、不揮発性メモリ２０からの読出し時に、不揮発性メモリ２０上のアドレスを指定してメモリＩ／Ｆ１３へ読み出しを指示する。また、制御部１１は、復号部１８へ復号の開始を指示する。メモリＩ／Ｆ１３は、制御部１１の指示に従って、不揮発性メモリ２０の指定されたアドレスから受信語を読み出し、読み出した受信語を復号部１８に入力する。復号部１８は、この不揮発性メモリ２０から読み出された受信語を復号する。

【0023】

復号部１８は、不揮発性メモリ２０から読み出された受信語を復号する。復号部１８は、誤りのビット数（以下、誤り数）が２または３である場合の誤り位置多項式の根の計算を、より簡易な構成により実現する。

【0024】

図２は、本実施形態に係る復号部１８の構成例を示すブロック図である。図２は、復号部１８をハードウエア回路で実現する場合の例である。図２に示すように、復号部１８は、シンドローム計算回路２０１と、演算回路２０２～２０５と、根計算回路１００と、根計算回路２１０と、選択回路２２０、２３０と、誤り位置計算回路２４０と、ビットフリップ回路２５０と、を備えている。

【0025】

シンドローム計算回路２０１は、受信語ｒ（ｘ）を入力し、シンドロームを計算して出力する。例えばシンドローム計算回路２０１は、受信語をｒ（ｘ）：＝ｃ（ｘ）＋ｅ（ｘ）としたときに、ｓ_ｉ：＝ｒ（α^ｉ）により、シンドロームｓ_ｉを計算する。ｃ（ｘ）は符号語、ｅ（ｘ）は誤りを表す。αは、ＧＦ（２^ｍ）の原始２^ｍ－１乗根を表す。３ビット以下の誤りを訂正するＢＣＨ符号を用いる場合は、シンドローム計算回路２０１は、受信語ｒ（ｘ）を入力し、シンドロームｓ_１，ｓ_３，ｓ_５を出力する。シンドロームｓ_１，ｓ_３，ｓ_５は、それぞれ、ガロア体ＧＦの原始元αの１乗、３乗、および、５乗に対応するシンドロームに相当する。

【0026】

演算回路２０２～２０５は、それぞれ、以下の演算を実行する。
・演算回路２０２：シンドロームｓ_１の３乗（冪演算の一例）を出力する。
・演算回路２０３：シンドロームｓ_１の５乗（冪演算の一例）を出力する。
・演算回路２０４：演算回路２０２の出力値と、シンドロームｓ_３と、を加算し、加算結果であるβを出力する。
・演算回路２０５：演算回路２０３の出力値と、シンドロームｓ_５と、を加算し、加算結果であるγを出力する。

【0027】

なお、βおよびγは、シンドロームに基づいて計算される値（第１値、第２値）の一例である。以下に説明するように、第１実施形態では、βおよびγのうち一方であるγを計算値として用いて、誤り位置多項式の変数に対する変数変換が実行されるとともに、βおよびγの両方を用いて、誤り位置多項式を変換した変換多項式の根が計算される。なお、第２実施形態では、βおよびγのうち他方であるβを計算値として用いて変数変換を実行する例を説明する。

【0028】

根計算回路１００は、誤り数が２または３のときに用いられる２次または３次の誤り位置多項式の根を計算する。例えば根計算回路１００は、βおよびγを入力し、誤り位置多項式の根ｘ_１，ｘ_２，ｘ_３を出力する。根計算回路１００の詳細は後述する。

【0029】

根計算回路２１０は、誤り数が０または１のときに用いられる０次または１次の誤り位置多項式の根を計算する。例えば根計算回路２１０は、シンドロームｓ_１を入力し、誤り位置多項式の根として、シンドロームｓ_１を出力する。

【0030】

なお、誤り数は、シンドロームの値を用いて以下のように推定することができる。誤り数と、シンドロームの値とは、以下のような関係を有する。
・誤り数が０または１のとき、ｓ_１ ^３＝ｓ_３
・誤り数が０または１のとき、ｓ_１ ^５＝ｓ_５
・誤り数が２または３のとき、ｓ_１ ^３≠ｓ_３

【0031】

この関係は、以下のように言い換えることができる。
・誤り数が０または１のとき、ｓ_１ ^３＝ｓ_３かつｓ_１ ^５＝ｓ_５
・誤り数が２または３のとき、ｓ_１ ^３≠ｓ_３

【0032】

従って、（ｓ_１ ^３≠ｓ_３またはｓ_１ ^５≠ｓ_５）かつ（ｓ_１ ^３＝ｓ_３）のとき（すなわち、ｓ_１ ^３＝ｓ_３かつｓ_１ ^５≠ｓ_５のとき）、誤り数は４以上となる。また、誤り数が３以下と仮定すれば、（ｓ_１ ^３＝ｓ_３）のとき、誤り数は０または１となる。

【0033】

ここで、β：＝ｓ_１ ^３＋ｓ_３、γ：＝ｓ_１ ^５＋ｓ_５とすると、β＝０はｓ_１ ^３＝ｓ_３と等価であり、γ＝０はｓ_１ ^５＝ｓ_５と等価である。従って、βおよびγを使うと、誤り数に関して次の関係が得られる。
・（β≠０またはγ≠０）かつ（β＝０）のとき（すなわち、β＝０かつγ≠０のとき）、誤り数は４以上
・誤り数が３以下と仮定すれば、（β＝０）のとき、誤り数は０または１

【0034】

選択回路２２０は、誤り数に応じて、根計算回路１００により出力された根、および、根計算回路２１０により出力された根のいずれかを選択して出力する。上記のように、例えばβ＝０は、誤り数が０または１であることを意味する。このため、選択回路２２０は、β＝０である場合に、根計算回路２１０により出力された根を選択して出力する。

【0035】

選択回路２３０は、誤り数に応じて、入力された根、および、訂正失敗を示す情報のいずれかを選択して出力する。上記のように、例えばβ＝０かつγ≠０は、誤り数が４以上であることを意味する。このため、選択回路２３０は、β＝０かつγ≠０である場合に、訂正失敗を示す情報を出力する。

【0036】

誤り位置計算回路２４０は、誤り位置多項式の根を入力し、誤り位置を出力する。例えば根計算回路１００により出力された根ｘ_１，ｘ_２，ｘ_３が入力された場合、誤り位置計算回路２４０は、誤り位置ｉ_１，ｉ_２，ｉ_３を出力する。根計算回路２１０により出力された根であるシンドロームｓ_１が入力された場合、誤り位置計算回路２４０は、誤り位置ｉ_１を出力する。

【0037】

ビットフリップ回路２５０は、受信語ｒ（ｘ）と、誤り位置計算回路２４０により出力された誤り位置と、を入力し、誤り位置のビットを反転した受信語を出力する。

【0038】

次に、根計算回路１００の詳細について説明する。まず、誤り位置多項式について説明する。

【0039】

ｌ次（ｌは０以上の整数）誤り位置多項式は、以下の（１）式により表される。例えば、ｌ＝０～３のときの誤り位置多項式、すなわち、０次～３次誤り位置多項式は、以下の（２）式～（５）式により表される。

【数1】

【数2】

【数3】

【数4】

【数5】

【0040】

０次および１次の誤り位置多項式は、以下に説明するように、まとめて根を求めることができる。以下では、０次および１次の誤り位置多項式の根をまとめて求める処理を０，１次誤り位置多項式の根計算という。同様に、２次および３次の誤り位置多項式は、まとめて根を求めることができる。以下では、２次および３次の誤り位置多項式の根をまとめて求める処理を２，３次誤り位置多項式の根計算という。

【0041】

まず、０，１次誤り位置多項式の根計算について説明する。誤り数が０のとき、ｓ_１ ^３＝ｓ_３、ｓ_１＝０、誤り数が１のとき、ｓ_１ ^５＝ｓ_５、ｓ_１≠０である。従って、“σ（ｘ）＝ｘ＋ｓ_１として、σ（ｘ）の根から０を除く”ことにより、０，１次誤り位置多項式の根計算を実行できる。これは以下のことから導出される。
・誤り数が０のとき、σ（ｘ）の根はｓ_１であり、またｓ_１＝０より、ｓ_１が除かれ、解なし
・誤り数が１のとき、σ（ｘ）の根はｓ_１であり、またｓ_１≠０より、ｓ_１は除かれない

【0042】

次に、２，３次誤り位置多項式の根計算について説明する。誤り数が２のとき、ｓ_１ ^３≠ｓ_３、ｓ_１ ^６＋ｓ_１ｓ_５＝ｓ_１ ^３ｓ_３＋ｓ_３ ^２、誤り数が３のとき、ｓ_１ ^３≠ｓ_３、ｓ_１ ^６＋ｓ_１ｓ_５≠ｓ_１ ^３ｓ_３＋ｓ_３ ^２である。従って、σ（ｘ）が以下の（６）式で表されるものとして、“σ（ｘ）の根から０を除く”ことにより、２，３次誤り位置多項式の根計算を実行できる。

【数6】

【0043】

これは以下のことから導出される。
・誤り数が２のとき、以下の（７）式より、σ（ｘ）の根は、２次誤り位置多項式の根、および、０となる。ここで、（ｓ_１ ^３＋ｓ_３）／ｓ_１≠０より、２次誤り位置多項式の根は０を含まない。つまり、２次誤り位置多項式の根が除かれることはない。従って、σ（ｘ）の根から０を除くことにより、２次誤り位置多項式の根が求められる。
・誤り数が３のとき、σ（ｘ）の根は、３次誤り位置多項式の根となる。ここで、以下の（８）式より、３次誤り位置多項式の根は０を含まない。つまり、３次誤り位置多項式の根が除かれることはない。従って、σ（ｘ）の根から０を除くことにより、３次誤り位置多項式の根が求められる。

【数7】

【数8】

【0044】

次に、（６）式で表されるσ（ｘ）の根計算の手順について説明する。ｘ＝ｙ＋ｓ_１で表される変数変換により変数ｘと変数ｙとが変換されるとすると、σ（ｘ）は以下の（９）式により表される。

【数9】

【0045】

なお、（９）式は、ｘ＝ｙ＋ｓ_１の変数変換に応じて誤り位置多項式を変換した多項式に相当する。以下では、このように変数変換に応じて誤り位置多項式を変換した多項式を変換多項式という場合がある。

【0046】

ここで、β：＝ｓ_１ ^３＋ｓ_３、γ：＝ｓ_１ ^５＋ｓ_５とすると、σ（ｘ）は以下の（１０）式により表される。以下、（Ｃ１）γ＝０のとき、および、（Ｃ２）γ≠０のときに分けて説明する。

【数10】

【0047】

（Ｃ１）γ＝０のとき
以下の（１１）式より、βをキー情報としてβの３乗根を返す対応情報（ＬＵＴ：ルックアップテーブルなど）を用いることで、根ｙ_１，ｙ_２，ｙ_３が求められる。ＬＵＴは、キー情報が取りうる複数の値と、変換多項式の根と、を対応づけた対応情報の一例であり、その他のどのような形式の対応情報が用いられてもよい。

【数11】

（Ｃ２）γ≠０のとき
以下の（１２）式で表される変数変換により変数ｙと変数ｚとが変換されるとすると、以下の（１３）式より、以下の（１４）式で表される値をキー情報として、以下の（１５）式で表される多項式の根を返すＬＵＴを用いることで、根ｚ_１，ｚ_２，ｚ_３が求められる。

【数12】

【数13】

【数14】

【数15】

【0048】

また、得られた根ｚ_１，ｚ_２，ｚ_３それぞれに対し、^５√（γ）を乗じることにより、σ（ｘ）の根ｙ_１，ｙ_２，ｙ_３が求められる。なお“^ｎ√（）”は、括弧内の値のｎ乗根を表す。例えば、^５√（γ）は、γの５乗根を表す。ｎ＝２の場合は単に“√（）”と記載する場合がある。さらに、得られた根ｙ_１，ｙ_２，ｙ_３それぞれに対し、ｓ_１を加えることにより、σ（ｘ）の根ｘ_１，ｘ_２，ｘ_３が求められる。

【0049】

なお、βの３乗根ｙ_２，ｙ_３は、βの３乗根ｙ_１を用いて、ｙ_２＝ｙ_１ω、ｙ_３＝ｙ_１ω^２により求められてもよい。ただしωは１の３乗根である。

【0050】

また、σ（ｘ）の根ｘ_３は、σ（ｘ）の根ｘ_１、ｘ_２を用いて、ｘ_３＝ｘ_１＋ｘ_２＋ｓ_１により求められてもよい。この場合、根ｙ_１、ｙ_２のみ、および、根ｚ_１、ｚ_２のみが求められればよい。

【0051】

（１２）式に示すように、第１実施形態では、βおよびγのうち一方であるγのみを計算値として用いて変数変換が実行される。変数変換は、ＬＵＴのキー情報の個数を減らすために用いられると解釈することができる。例えば、（１２）式の変数変換を用いることにより、（１４）式で表される１つのキー情報を用いて、ＬＵＴにより根ｚ_１，ｚ_２，ｚ_３を求めることができる。

【0052】

１つのキー情報を用いるようにするための変数変換としては、（１２）式以外の変数変換も考えられる。以下、（１２）式以外の変数変換を用いる比較例について説明する。

【0053】

比較例では、以下の（１６）式で表される変数変換により変数ｙと変数ｚとが変換され、以下の（１７）式より、√（β^５／γ^３）を１つのキー情報として、以下の（１８）式で表される多項式の根を返すＬＵＴを用いることで、根ｚ_１，ｚ_２，ｚ_３が求められる。

【数16】

【数17】

【数18】

【0054】

また、得られた根ｚ_１，ｚ_２，ｚ_３それぞれに対し、√（γ／β）を乗じることにより、σ（ｘ）の根ｙ_１，ｙ_２，ｙ_３が求められる。さらに、得られた根ｙ_１，ｙ_２，ｙ_３それぞれに対し、ｓ_１を加えることにより、σ（ｘ）の根ｘ_１，ｘ_２，ｘ_３が求められる。

【0055】

比較例では、以下の２つの逆元の計算が必要となる。
・キー情報√（β^５／γ^３）を計算するときに用いる１／γ
・根ｙ_１，ｙ_２，ｙ_３を求めるときに根ｚ_１，ｚ_２，ｚ_３に乗じられる√（γ／β）を計算するときに用いる１／β

【0056】

これに対して本実施形態では、（１４）式で表されるキー情報の計算のために、γの（－３／５）乗の計算が必要となる（詳細は後述）。

【0057】

言い換えると、本実施形態では、２つの逆元の計算の代わりに（－３／５）乗の計算のみが必要となる。（－３／５）乗の計算は、逆元と同程度の回路規模を要する場合があるが、少なくとも本実施形態では、逆元計算に相当する計算を２回から１回に減らすことができる。

【0058】

根計算回路１００は、以上のような２，３次誤り位置多項式の根計算を実行するように構成される。図２の根計算回路１００の詳細について説明する。根計算回路１００は、根計算回路１１０、１２０と、選択回路１３１と、演算回路１３２～１３５と、を備えている。

【0059】

根計算回路１１０は、上記の（Ｃ１）γ＝０のときの根の計算を行う。根計算回路１１０は、ＬＵＴ１１１、および、演算回路１１２を備える。ＬＵＴ１１１、および、演算回路１１２は、それぞれ、以下の演算を実行する。
・ＬＵＴ１１１：βの３乗根である根ｙ_１を出力する。
・演算回路１１２：根ｙ_１にω（１の３乗根）を乗じ、乗算の結果である根ｙ_２を出力する。

【0060】

根計算回路１２０は、上記の（Ｃ２）γ≠０のときの根の計算を行う。根計算回路１２０は、演算回路１２１～１２３、ＬＵＴ１２４、演算回路１２５～１２７を備える。演算回路１２１～１２３、ＬＵＴ１２４、演算回路１２５～１２７は、それぞれ、以下の演算を実行する。
・演算回路１２１：γの（－３／５）乗を計算する。
・演算回路１２２：γの（－３／５）乗とγとを乗じ、乗算の結果であるγ／（^５√（γ^３））＝^５√（γ^２）を出力する。
・演算回路１２３：γの（－３／５）乗とβとを乗じ、乗算の結果であるβ／（^５√（γ^３））を出力する。
・ＬＵＴ１２４：β／（^５√（γ^３））をキー情報として、根ｚ_１，ｚ_２を出力する。
・演算回路１２５：^５√（γ^２）の１／２乗である^５√（γ）を計算する。
・演算回路１２６：根ｚ_１と^５√（γ）とを乗じ、乗算の結果である根ｙ_１を出力する。
・演算回路１２７：根ｚ_２と^５√（γ）とを乗じ、乗算の結果である根ｙ_２を出力する。

【0061】

選択回路１３１は、γが０であるか否かに応じて、根計算回路１１０により計算された根ｙ_１、ｙ_２、および、根計算回路１２０により計算された根ｙ_１、ｙ_２のいずれかを選択して出力する。例えば選択回路１３１は、γ＝０の場合、根計算回路１１０により計算された根ｙ_１、ｙ_２を選択し、γ≠０の場合、根計算回路１２０により計算された根ｙ_１、ｙ_２を選択する。

【0062】

演算回路１３２～１３５は、それぞれ、以下の演算を実行する。
・演算回路１３２：根ｙ_１にシンドロームｓ_１を加算し、加算結果である根ｘ_１を出力する。
・演算回路１３３：根ｙ_２にシンドロームｓ_１を加算し、加算結果である根ｘ_２を出力する。
・演算回路１３４：根ｘ_１に根ｘ_２を加算し、加算結果であるｘ_１＋ｘ_２を出力する。
・演算回路１３５：ｘ_１＋ｘ_２にシンドロームｓ_１を加算し、加算結果である根ｘ_３を出力する。

【0063】

なお、演算回路１３２～１３５による演算は、変換多項式の根ｙ_１、ｙ_２に対して、変数変換の逆の変換（変数逆変換）を実行し、誤り位置多項式の根ｘ_１、ｘ_２、ｘ_３を求める演算であると解釈することができる。

【0064】

ここで、比較例の回路の構成例について説明する。図３は、比較例の回路の構成例を示す図である。比較例では、根計算回路１２０の構成が本実施形態と異なる。このため、図３では、根計算回路１２０に対応する、比較例の根計算回路６０が主に記載されている。以下、根計算回路６０について説明する。

【0065】

根計算回路６０は、演算回路６１～６５、ＬＵＴ６６、演算回路６７～７１を備える。演算回路６１～６５、ＬＵＴ６６、演算回路６７～７１は、それぞれ、以下の演算を実行する。
・演算回路６１：γの逆元１／γを計算する（逆元計算回路）。
・演算回路６２：逆元１／γの３乗である１／γ^３を計算する。
・演算回路６３：βの５乗であるβ^５を計算する。
・演算回路６４：１／γ^３とβ^５とを乗じ、乗算の結果であるβ^５／γ^３を出力する。
・演算回路６５：β^５／γ^３の２乗根√（β^５／γ^３）を計算する。
・ＬＵＴ６６：√（β^５／γ^３）をキー情報として、根ｚ_１，ｚ_２を出力する。
・演算回路６７：βの逆元１／βを計算する（逆元計算回路）。
・演算回路６８：逆元１／βとγとを乗じ、乗算の結果であるγ／βを出力する。
・演算回路６９：γ／βの２乗根√（γ／β）を計算する。
・演算回路７０：根ｚ_１と√（γ／β）とを乗じ、乗算の結果である根ｙ_１を出力する。
・演算回路７１：根ｚ_２と√（γ／β）とを乗じ、乗算の結果である根ｙ_２を出力する。

【0066】

このように、比較例では、逆元計算回路として２つの演算回路６１、６７が必要となる。これに対して本実施形態では、逆元計算回路と同程度の規模の計算回路として、（－３／５）乗を計算する演算回路１２１が１つ備えられればよい。逆元計算回路は他の演算回路と比較して回路規模が大きくなる場合がある。このような場合であっても、本実施形態によれば、回路規模の大きい回路の個数を減らすことができるため、復号部１８の回路規模をより効率的に削減することが可能となる。

【0067】

復号部１８がＣＰＵおよびファームウエアにより実現される場合、ファームウエアは、２，３次誤り位置多項式の根計算のために、逆元計算と同程度の計算として１つの（－３／５）乗の計算を実行するように構成できる。すなわち、誤り訂正（復号）を実行するためのファームウエアを、より簡易な構成とすることができる。

【0068】

また、本実施形態では、βおよびγのうち一方であるγのみ変数変換に用いることにより、βおよびγのうち他方であるβに対して必要となる計算は、演算回路１２３による乗算１回のみとなる。従って、例えば、βに対して５乗（演算回路６３）および乗算（演算回路６４）が必要となる比較例より簡易な構成とすることができる。

【0069】

なお、本実施形態は、５乗根の存在が保証されるＧＦ（２^ｍ）（ｍは４で割り切れない値）、すなわち、ｍが４で割り切れない場合に適用できる。

【0070】

次に、メモリシステム１による復号処理の流れについて説明する。図４は、本実施形態における復号処理の一例を示すフローチャートである。

【0071】

制御部１１は、不揮発性メモリ２０から、誤り訂正符号を読み出し、受信語を得る（ステップＳ１０１）。また、制御部１１は、復号部１８へ復号の開始を指示する。

【0072】

復号部１８のシンドローム計算回路２０１は、受信語からシンドロームを計算する（ステップＳ１０２）。

【0073】

次に、復号部１８は、誤り数を推定する（ステップＳ１０３）。復号部１８は、誤り数が３以下であるか否かを判定する（ステップＳ１０４）。誤り数が３より大きい場合（ステップＳ１０４：Ｎｏ）、復号部１８は、復号失敗を通知し（ステップＳ１１０）、復号処理を終了する。

【0074】

誤り数が３以下である場合（ステップＳ１０４：Ｙｅｓ）、復号部１８は、さらに誤り数が１以下であるか否かを判定する（ステップＳ１０５）。誤り数が１以下の場合（ステップＳ１０５：Ｙｅｓ）、復号部１８は、０，１次誤り位置多項式の根計算を実行する（ステップＳ１０６）。誤り数が１以下でない場合（ステップＳ１０５：Ｎｏ）、復号部１８は、２，３次誤り位置多項式の根計算を実行する（ステップＳ１０７）。

【0075】

２，３次誤り位置多項式の根計算を実行した場合、復号部１８は、２，３次誤り位置多項式の根計算により根が得られたか否かを判定する（ステップＳ１０８）。

【0076】

２，３次誤り位置多項式については、β／（^５√（γ^３））の値に対して根が存在しない場合がある。このような場合、例えば、この値に相当するＬＵＴのキー情報に対して、根が存在しないことを示す情報を対応づけるようにＬＵＴが構成される。復号部１８は、根が存在しないことを示す情報がＬＵＴから得られた場合に、根が得られないと判定する。なお、０，１次誤り位置多項式については、シンドロームｓ_１が根として必ず得られる。

【0077】

根が得られなかった場合（ステップＳ１０８：Ｎｏ）、復号部１８は、復号失敗を通知し（ステップＳ１１０）、復号処理を終了する。

【0078】

根が得られた場合（ステップＳ１０８：Ｙｅｓ）、および、０，１次誤り位置多項式の根計算の後、復号部１８は、根に対応する誤り位置の誤りを訂正し（ステップＳ１０９）、復号処理を終了する。

【0079】

なお復号部１８は、例えばステップＳ１０２でシンドロームを計算した後に、すべてのシンドロームの値が０であるか否かを判定し、すべてのシンドロームが０である場合、復号処理を終了してもよい。すべてのシンドロームが０である場合、受信語に誤りがないと判断できるためである。

【0080】

これまでは、３ビット以下の誤りを訂正するＢＣＨ符号を用いる場合を例に説明したが、同様の手順は、ｎ（ｎは３以上の整数）ビット以下の誤りを訂正するＢＣＨ符号を用いる構成にも適用できる。例えば５ビット以下の誤りを訂正するＢＣＨ符号を用いる場合、誤り数が０から３までの場合の復号に、上記の手順を適用できる。誤り数が４または５の場合の復号は、どのような手順が用いられてもよい。

【0081】

（第２実施形態）
第２実施形態では、βおよびγのうちβのみを計算値として用いた変数変換を実行する。第２実施形態のメモリシステムの全体構成は図１と同様であるが、復号部の構成が第１実施形態と異なる。以下では、第２実施形態の復号部１８－２の機能の詳細について説明する。

【0082】

図５は、第２実施形態に係る復号部１８－２の構成例を示すブロック図である。図５は、復号部１８－２をハードウエア回路で実現する場合の例である。図５に示すように、復号部１８－２は、シンドローム計算回路２０１と、演算回路２０２～２０５と、根計算回路１００－２と、根計算回路２１０と、選択回路２２０、２３０と、誤り位置計算回路２４０と、ビットフリップ回路２５０と、を備えている。

【0083】

第２実施形態では、根計算回路１００－２が、根計算回路１１０と選択回路１３１とを備えないこと、および、根計算回路１２０－２の機能が、第１実施形態と異なっている。その他の構成は第１実施形態の根計算回路１００と同様であるため、同一の符号を付し説明を省略する。

【0084】

なお、第２実施形態では、第１実施形態での（Ｃ１）および（Ｃ２）のような場合分けは不要となる。その結果、根計算回路１１０に相当する回路、および、当該回路の出力を切り分けるための選択回路１３１に相当する回路が不要となる。

【0085】

以下、場合分けが不要となる理由について説明する。第１実施形態の条件（Ｃ１）は、０による除算が生じないようにするために、γ＝０の場合の計算（根計算回路１１０）を、γ≠０の場合の計算（根計算回路１２０）と分ける条件と解釈することができる。

【0086】

一方、第２実施形態で変数変換に用いるβは、上記のように、誤り数が０または１のときにはβ＝０となる。すなわち、誤り数が２または３のときにはβ≠０となる。従って、誤り数が２または３のときに用いられる２次または３次の誤り位置多項式の根を計算する根計算回路１００－２は、β≠０が満たされること、言い換えると、０（＝β）による除算が生じないことを前提として構成することができる。すなわち、第２実施形態では、第１実施形態の（Ｃ１）および（Ｃ２）のような場合分けは不要となる。

【0087】

以下、第２実施形態での２，３次誤り位置多項式σ（ｘ）の根計算について説明する。σ（ｘ）は、第１実施形態と同様に（１０）式により表される。第２実施形態では、以下の（１９）式で表される変数変換により変数ｙと変数ｚとが変換されるとすると、以下の（２０）式より、以下の（２１）式で表される値をキー情報として、以下の（２２）式で表される多項式の根を返すＬＵＴを用いることで、根ｚ_１，ｚ_２，ｚ_３が求められる。

【数19】

【数20】

【数21】

【数22】

【0088】

また、得られた根ｚ_１，ｚ_２，ｚ_３それぞれに対し、^３√（β）を乗じることにより、σ（ｘ）の根ｙ_１，ｙ_２，ｙ_３が求められる。さらに、得られた根ｙ_１，ｙ_２，ｙ_３それぞれに対し、ｓ_１を加えることにより、σ（ｘ）の根ｘ_１，ｘ_２，ｘ_３が求められる。

【0089】

根計算回路１００－２は、以上のような２，３次誤り位置多項式の根計算を実行するように構成される。図５の根計算回路１００－２の詳細について説明する。根計算回路１００－２は、根計算回路１２０－２と、演算回路１３２～１３５と、を備えている。演算回路１３２～１３５の構成は第１実施形態（図２）と同様であるため、同一の符号を付し説明を省略する。

【0090】

根計算回路１２０－２は、演算回路１２１－２～１２３－２、ＬＵＴ１２４－２、演算回路１２５－２～１２７－２を備える。演算回路１２１－２～１２３－２、ＬＵＴ１２４－２、演算回路１２５－２～１２７－２は、それぞれ、以下の演算を実行する。
・演算回路１２１－２：βの（－５／３）乗を計算する。
・演算回路１２２－２：βの２乗を計算する。
・演算回路１２３－２：βの（－５／３）乗とγとを乗じ、乗算の結果であるγ／（^３√（β^５））を出力する。
・ＬＵＴ１２４－２：γ／（^３√（β^５））をキー情報として、根ｚ_１，ｚ_２を出力する。
・演算回路１２５－２：βの２乗（β^２）とβの（－５／３）乗とを乗じ、乗算の結果であるβ^２／（^３√（β^５））＝^３√（β）を出力する。
・演算回路１２６－２：根ｚ_１と^３√（β）とを乗じ、乗算の結果である根ｙ_１を出力する。
・演算回路１２７－２：根ｚ_２と^３√（β）とを乗じ、乗算の結果である根ｙ_２を出力する。

【0091】

本実施形態では、逆元計算回路と同程度の規模の計算回路として、（－５／３）乗を計算する演算回路１２１－２が１つ備えられればよい。また、本実施形態では、βおよびγのうち一方であるβのみ変数変換に用いることにより、βおよびγのうち他方であるγに対して必要となる計算は、演算回路１２３－２による乗算１回のみとなる。従って、２または３である場合の誤り位置多項式の根の計算を、より簡易な構成により実現することができる。

【0092】

なお、本実施形態は、３乗根の存在が保証されるＧＦ（２^ｍ）（ｍは２で割り切れない値）、すなわち、ｍが２で割り切れない場合（ｍが奇数の場合）に適用できる。

【0093】

第２実施形態の復号処理の流れは第１実施形態の一例を示す図４のフローチャートと同様であるため説明を省略する。

【0094】

以上説明したとおり、第１および第２実施形態によれば、より簡易な構成により誤り訂正（復号）を実行することができる。

【0095】

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

【符号の説明】

【0096】

１ メモリシステム
１０ メモリコントローラ
１１ 制御部
１２ データバッファ
１３ メモリＩ／Ｆ
１４ 符号化／復号部
１５ ホストＩ／Ｆ
１６ 内部バス
１７ 符号化部
１８、１８－２ 復号部
２０ 不揮発性メモリ
３０ ホスト
１００、１００－２、２１０ 根計算回路
２０１ シンドローム計算回路
２２０、２３０ 選択回路
２４０ 誤り位置計算回路
２５０ ビットフリップ回路

【図1】

【図2】

【図3】

【図4】

【図5】