特開 2024-115840 表示装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024115840

(43)【公開日】2024-08-27

(54)【発明の名称】表示装置の製造方法

(51)【国際特許分類】

   H10K 71/70 20230101AFI20240820BHJP

   H10K 59/10 20230101ALI20240820BHJP

   H10K 50/844 20230101ALI20240820BHJP

   H10K 50/84 20230101ALI20240820BHJP

   G09F 9/00 20060101ALI20240820BHJP

   G09F 9/30 20060101ALI20240820BHJP

【ＦＩ】

H10K71/70

H10K59/10

H10K50/844

H10K50/84

G09F9/00 338

G09F9/30 365

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2023021708

(22)【出願日】2023-02-15

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110001737

【氏名又は名称】弁理士法人スズエ国際特許事務所

(72)【発明者】

【氏名】福田 加一

【テーマコード（参考）】

3K107

5C094

5G435

【Ｆターム（参考）】

3K107AA01

3K107BB01

3K107CC45

3K107DD89

3K107EE46

3K107GG28

3K107GG56

5C094AA43

5C094BA27

5C094CA19

5C094DA07

5C094HA05

5C094HA08

5G435AA17

5G435BB05

5G435CC09

5G435KK05

5G435LL04

5G435LL07

5G435LL08

5G435LL17

(57)【要約】

【課題】 歩留まりを改善することが可能な表示装置の製造方法を提供する。
【解決手段】 一実施形態に係る製造方法は、それぞれ異なる色の光を放つ第１表示素子、第２表示素子および第３表示素子を含む表示装置を製造するための方法であって、基板を用意し、前記基板に前記第１表示素子を形成し、前記第２表示素子および前記第３表示素子を形成する前に、前記第１表示素子を点灯させる第１点灯検査を実施する、ことを含む。
【選択図】 図６

【特許請求の範囲】

【請求項1】

それぞれ異なる色の光を放つ第１表示素子、第２表示素子および第３表示素子を含む表示装置の製造方法であって、
基板を用意し、
前記基板に前記第１表示素子を形成し、
前記第２表示素子および前記第３表示素子を形成する前に、前記第１表示素子を点灯させる第１点灯検査を実施する、
ことを含む表示装置の製造方法。

【請求項2】

前記第１表示素子の形成は、
前記基板に配置された第１下電極を覆い電圧の印加に応じて発光する第１有機層と、前記第１有機層を覆う第１上電極とを含む第１積層膜を形成し、
前記第１積層膜を覆う第１封止層を形成する、
ことを含む請求項１に記載の表示装置の製造方法。

【請求項3】

前記第１積層膜および前記第１封止層を形成する前に、下部と、前記下部の側面から突出した端部を有する上部とを備える隔壁を形成することをさらに含み、
前記第１積層膜は、前記隔壁によって囲われた領域に形成され、
前記第１封止層は、前記第１積層膜および前記隔壁を連続的に覆う、
請求項２に記載の表示装置の製造方法。

【請求項4】

前記第１点灯検査は、大気中で実施される、
請求項１に記載の表示装置の製造方法。

【請求項5】

前記第１点灯検査で異常が検出された場合に、前記第２表示素子および前記第３表示素子を形成することなく前記表示装置の製造を停止する、
ことをさらに含む請求項１に記載の表示装置の製造方法。

【請求項6】

前記第１点灯検査で異常が検出された場合に、前記第１表示素子を除去し、
前記第１表示素子が除去された前記基板に対し、前記第１表示素子を再度形成する、
ことをさらに含む請求項１に記載の表示装置の製造方法。

【請求項7】

前記第１点灯検査の後に、前記基板に前記第２表示素子を形成し、
前記第３表示素子を形成する前に、前記第２表示素子を点灯させる第２点灯検査を実施する、
ことをさらに含む請求項１乃至６のうちいずれか１項に記載の表示装置の製造方法。

【請求項8】

前記第２点灯検査は、大気中で実施される、
請求項７に記載の表示装置の製造方法。

【請求項9】

前記第２点灯検査で異常が検出された場合に、前記第３表示素子を形成することなく前記表示装置の製造を停止する、
ことをさらに含む請求項７に記載の表示装置の製造方法。

【請求項10】

前記第２点灯検査で異常が検出された場合に、前記第２表示素子を除去し、
前記第２表示素子が除去された前記基板に対し、前記第２表示素子を再度形成する、
ことをさらに含む請求項７に記載の表示装置の製造方法。

【請求項11】

前記第２点灯検査の後に、前記基板に前記第３表示素子を形成し、
前記第３表示素子を点灯させる第３点灯検査を実施する、
ことをさらに含む請求項７に記載の表示装置の製造方法。

【請求項12】

前記第３点灯検査で異常が検出された場合に、前記表示装置の製造を停止する、
ことをさらに含む請求項１１に記載の表示装置の製造方法。

【請求項13】

前記第３点灯検査で異常が検出された場合に、前記第３表示素子を除去し、
前記第３表示素子が除去された前記基板に対し、前記第３表示素子を再度形成する、
ことをさらに含む請求項１１に記載の表示装置の製造方法。

【請求項14】

前記第３点灯検査は、大気中で実施される、
請求項１１に記載の表示装置の製造方法。

【請求項15】

前記第１表示素子、前記第２表示素子および前記第３表示素子を覆う樹脂層を形成し、
前記樹脂層を形成した後に、前記第１表示素子、前記第２表示素子および前記第３表示素子を点灯させる第４点灯検査を実施する、
ことをさらに含む請求項１１に記載の表示装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明の実施形態は、表示装置の製造方法に関する。

【背景技術】

【0002】

近年、表示素子として有機発光ダイオード（ＯＬＥＤ）を適用した表示装置が実用化されている。この表示素子は、下電極と、下電極を覆う有機層と、有機層を覆う上電極とを備えている。

【0003】

通常、表示装置の製造にあたっては、異なる色の複数種類の表示素子が全て形成された後に各表示素子の点灯検査が実施される。この場合において、点灯検査でいずれかの色の表示素子に異常が検出されると、そこまでの製造工程を終えた基板が無駄になる。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０００－１９５６７７号公報

【特許文献2】特開２００４－２０７２１７号公報

【特許文献3】特開２００８－１３５３２５号公報

【特許文献4】特開２００９－３２６７３号公報

【特許文献5】特開２０１０－１１８１９１号公報

【特許文献6】国際公開第２０１８／１７９３０８号

【特許文献7】米国特許出願公開第２０２２／００７７２５１号明細書

【発明の概要】

【発明が解決しようとする課題】

【0005】

本発明は、歩留まりを改善することが可能な表示装置の製造方法を提供することを目的の一つとする。

【課題を解決するための手段】

【0006】

一実施形態に係る製造方法は、それぞれ異なる色の光を放つ第１表示素子、第２表示素子および第３表示素子を含む表示装置を製造するための方法であって、基板を用意し、前記基板に前記第１表示素子を形成し、前記第２表示素子および前記第３表示素子を形成する前に、前記第１表示素子を点灯させる第１点灯検査を実施する、ことを含む。

【図面の簡単な説明】

【0007】

【図1】図１は、第１実施形態に係る表示装置の構成例を示す図である。

【図2】図２は、副画素のレイアウトの一例を示す概略的な平面図である。

【図3】図３は、図２中のＩＩＩ－ＩＩＩ線に沿う表示パネルの概略的な断面図である。

【図4】図４は、第１実施形態に係るマザー基板の概略的な平面図である。

【図5】図５は、第１実施形態に係る製造設備の一部の構成を概略的に示す図である。

【図6】図６は、第１実施形態に係る表示装置の製造方法の一例を示すフローチャートである。

【図7】図７は、第１実施形態に係る表示装置の製造方法の一工程を示す図である。

【図8】図８は、図７に続く工程を概略的に示す図である。

【図9】図９は、図８に続く工程を概略的に示す図である。

【図10】図１０は、図９に続く工程を概略的に示す図である。

【図11】図１１は、図１０に続く工程（第１点灯検査）を概略的に示す図である。

【図12】図１２は、図１１に続く工程を概略的に示す図である。

【図13】図１３は、図１２に続く工程を概略的に示す図である。

【図14】図１４は、図１３に続く工程（第２点灯検査）を概略的に示す図である。

【図15】図１５は、図１４に続く工程を概略的に示す図である。

【図16】図１６は、図１５に続く工程を概略的に示す図である。

【図17】図１７は、図１６に続く工程（第３点灯検査）を概略的に示す図である。

【図18】図１８は、第２実施形態に係る表示装置の製造方法の一例を示すフローチャートである。

【発明を実施するための形態】

【0008】

いくつかの実施形態について図面を参照しながら説明する。
開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一または類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

【0009】

なお、図面には、必要に応じて理解を容易にするために、互いに直交するＸ軸、Ｙ軸およびＺ軸を記載する。Ｘ軸に沿った方向を第１方向Ｘと称し、Ｙ軸に沿った方向を第２方向Ｙと称し、Ｚ軸に沿った方向を第３方向Ｚと称する。第３方向Ｚは、第１方向Ｘと第２方向Ｙを含む平面に対して法線方向である。また、第３方向Ｚと平行に各種要素を見ることを平面視という。

【0010】

各実施形態に係る表示装置は、表示素子として有機発光ダイオード（ＯＬＥＤ）を備える有機エレクトロルミネッセンス表示装置であり、テレビ、パーソナルコンピュータ、車載機器、タブレット端末、スマートフォン、携帯電話端末、ウェアラブル端末等の各種の電子機器に搭載され得る。

【0011】

［第１実施形態］
図１は、第１実施形態に係る表示装置ＤＳＰの構成例を示す図である。表示装置ＤＳＰは、絶縁性の基板１０を含む表示パネルＰＮＬを備えている。表示パネルＰＮＬは、画像を表示する表示領域ＤＡと、表示領域ＤＡの周辺の周辺領域ＳＡとを有している。基板１０は、ガラスであってもよいし、可撓性を有する樹脂フィルムであってもよい。

【0012】

本実施形態においては、平面視における基板１０の形状が長方形である。ただし、基板１０の平面視における形状は長方形に限られず、正方形、円形あるいは楕円形などの他の形状であってもよい。

【0013】

表示領域ＤＡは、第１方向Ｘおよび第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。画素ＰＸは、複数の副画素ＳＰを含む。一例では、画素ＰＸは、青色の副画素ＳＰ１、緑色の副画素ＳＰ２および赤色の副画素ＳＰ３を含む。なお、画素ＰＸは、副画素ＳＰ１，ＳＰ２，ＳＰ３とともに、あるいは副画素ＳＰ１，ＳＰ２，ＳＰ３のいずれかに代えて、白色などの他の色の副画素ＳＰを含んでもよい。

【0014】

副画素ＳＰは、画素回路１と、画素回路１によって駆動される表示素子ＤＥとを備えている。画素回路１は、画素スイッチ２と、駆動トランジスタ３と、キャパシタ４とを備えている。画素スイッチ２および駆動トランジスタ３は、例えば薄膜トランジスタにより構成されたスイッチング素子である。

【0015】

画素スイッチ２のゲート電極は、走査線ＧＬに接続されている。画素スイッチ２のソース電極およびドレイン電極の一方は信号線ＳＬに接続され、他方は駆動トランジスタ３のゲート電極およびキャパシタ４に接続されている。駆動トランジスタ３において、ソース電極およびドレイン電極の一方は電源線ＰＬおよびキャパシタ４に接続され、他方は表示素子ＤＥに接続されている。

【0016】

なお、画素回路１の構成は図示した例に限られない。例えば、画素回路１は、より多くの薄膜トランジスタおよびキャパシタを備えてもよい。

【0017】

図２は、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトの一例を示す概略的な平面図である。図２の例においては、副画素ＳＰ２，ＳＰ３がそれぞれ副画素ＳＰ１と第１方向Ｘに並んでいる。さらに、副画素ＳＰ２と副画素ＳＰ３が第２方向Ｙに並んでいる。

【0018】

副画素ＳＰ１，ＳＰ２，ＳＰ３がこのようなレイアウトである場合、表示領域ＤＡには、副画素ＳＰ２，ＳＰ３が第２方向Ｙに交互に配置された列と、複数の副画素ＳＰ１が第２方向Ｙに繰り返し配置された列とが形成される。これらの列は、第１方向Ｘに交互に並ぶ。なお、副画素ＳＰ１，ＳＰ２，ＳＰ３のレイアウトは図２の例に限られない。

【0019】

表示領域ＤＡには、リブ５が配置されている。リブ５は、副画素ＳＰ１，ＳＰ２，ＳＰ３においてそれぞれ画素開口ＡＰ１，ＡＰ２，ＡＰ３（第１乃至第３画素開口）を有している。図２の例においては、画素開口ＡＰ１が画素開口ＡＰ２よりも大きく、画素開口ＡＰ２が画素開口ＡＰ３よりも大きい。

【0020】

副画素ＳＰ１は、画素開口ＡＰ１とそれぞれ重なる下電極ＬＥ１（第１下電極）、上電極ＵＥ１（第１上電極）および有機層ＯＲ１（第１有機層）を備えている。副画素ＳＰ２は、画素開口ＡＰ２とそれぞれ重なる下電極ＬＥ２（第２下電極）、上電極ＵＥ２（第２上電極）および有機層ＯＲ２（第２有機層）を備えている。副画素ＳＰ３は、画素開口ＡＰ３とそれぞれ重なる下電極ＬＥ３（第３下電極）、上電極ＵＥ３（第３上電極）および有機層ＯＲ３（第３有機層）を備えている。

【0021】

下電極ＬＥ１、上電極ＵＥ１および有機層ＯＲ１のうち画素開口ＡＰ１と重なる部分は、副画素ＳＰ１の表示素子ＤＥ１（第１表示素子）を構成する。下電極ＬＥ２、上電極ＵＥ２および有機層ＯＲ２のうち画素開口ＡＰ２と重なる部分は、副画素ＳＰ２の表示素子ＤＥ２（第２表示素子）を構成する。下電極ＬＥ３、上電極ＵＥ３および有機層ＯＲ３のうち画素開口ＡＰ３と重なる部分は、副画素ＳＰ３の表示素子ＤＥ３（第３表示素子）を構成する。表示素子ＤＥ１，ＤＥ２，ＤＥ３は、後述するキャップ層や封止層をさらに含んでもよい。リブ５は、これら表示素子ＤＥ１，ＤＥ２，ＤＥ３の各々を囲っている。

【0022】

下電極ＬＥ１は、コンタクトホールＣＨ１を通じて副画素ＳＰ１の画素回路１（図１参照）に接続されている。下電極ＬＥ２は、コンタクトホールＣＨ２を通じて副画素ＳＰ２の画素回路１に接続されている。下電極ＬＥ３は、コンタクトホールＣＨ３を通じて副画素ＳＰ３の画素回路１に接続されている。

【0023】

リブ５の上には、隔壁６が配置されている。隔壁６は、全体的にリブ５と重なっており、リブ５と同様の平面形状を有している。すなわち、隔壁６は、副画素ＳＰ１，ＳＰ２，ＳＰ３においてそれぞれ開口を有している。他の観点からいうと、リブ５および隔壁６は、表示素子ＤＥ１，ＤＥ２，ＤＥ３の間に配置されており、平面視において格子状である。

【0024】

図３は、図２中のＩＩＩ－ＩＩＩ線に沿う表示パネルＰＮＬの概略的な断面図である。上述の基板１０の上に回路層１１が配置されている。回路層１１は、図１に示した画素回路１、走査線ＧＬ、信号線ＳＬおよび電源線ＰＬなどの各種回路や配線を含む。

【0025】

回路層１１は、有機絶縁層１２により覆われている。有機絶縁層１２は、回路層１１により生じる凹凸を平坦化する平坦化膜として機能する。図３の断面には表れていないが、上述のコンタクトホールＣＨ１，ＣＨ２，ＣＨ３は有機絶縁層１２に設けられている。

【0026】

下電極ＬＥ１，ＬＥ２，ＬＥ３は、有機絶縁層１２の上に配置されている。リブ５は、有機絶縁層１２および下電極ＬＥ１，ＬＥ２，ＬＥ３の上に配置されている。下電極ＬＥ１，ＬＥ２，ＬＥ３の端部は、リブ５により覆われている。

【0027】

隔壁６は、リブ５の上に配置された導電性を有する下部６１と、下部６１の上に配置された上部６２とを含む。上部６２は、下部６１よりも大きい幅を有している。これにより、上部６２の両端部が下部６１の側面よりも突出している。このような隔壁６の形状は、オーバーハング状と呼ばれる。

【0028】

有機層ＯＲ１は、画素開口ＡＰ１を通じて下電極ＬＥ１を覆っている。上電極ＵＥ１は、有機層ＯＲ１を覆い、下電極ＬＥ１と対向している。有機層ＯＲ２は、画素開口ＡＰ２を通じて下電極ＬＥ２を覆っている。上電極ＵＥ２は、有機層ＯＲ２を覆い、下電極ＬＥ２と対向している。有機層ＯＲ３は、画素開口ＡＰ３を通じて下電極ＬＥ３を覆っている。上電極ＵＥ３は、有機層ＯＲ３を覆い、下電極ＬＥ３と対向している。上電極ＵＥ１，ＵＥ２，ＵＥ３は、隔壁６の下部６１の側面に接触している。

【0029】

表示素子ＤＥ１は、上電極ＵＥ１の上に配置されたキャップ層ＣＰ１（第１キャップ層）を含む。表示素子ＤＥ２は、上電極ＵＥ２の上に配置されたキャップ層ＣＰ２（第２キャップ層）を含む。表示素子ＤＥ３は、上電極ＵＥ３の上に配置されたキャップ層ＣＰ３（第３キャップ層）を含む。キャップ層ＣＰ１，ＣＰ２，ＣＰ３は、それぞれ有機層ＯＲ１，ＯＲ２，ＯＲ３が発する光の取り出し効率を向上させる光学調整層としての役割を有している。

【0030】

以下の説明においては、有機層ＯＲ１、上電極ＵＥ１およびキャップ層ＣＰ１を含む多層体を積層膜ＦＬ１（第１積層膜）と呼び、有機層ＯＲ２、上電極ＵＥ２およびキャップ層ＣＰ２を含む多層体を積層膜ＦＬ２（第２積層膜）と呼び、有機層ＯＲ３、上電極ＵＥ３およびキャップ層ＣＰ３を含む多層体を積層膜ＦＬ３（第３積層膜）と呼ぶ。

【0031】

積層膜ＦＬ１の一部は、上部６２の上に位置している。当該一部は、積層膜ＦＬ１のうち隔壁６の下に位置する部分（表示素子ＤＥ１を構成する部分）と離間している。同様に、積層膜ＦＬ２の一部は上部６２の上に位置し、当該一部は積層膜ＦＬ２のうち隔壁６の下に位置する部分（表示素子ＤＥ２を構成する部分）と離間している。さらに、積層膜ＦＬ３の一部は上部６２の上に位置し、当該一部は積層膜ＦＬ３のうち隔壁６の下に位置する部分（表示素子ＤＥ３を構成する部分）と離間している。

【0032】

表示素子ＤＥ１は、封止層ＳＥ１（第１封止層）を含む。表示素子ＤＥ２は、封止層ＳＥ２（第２封止層）を含む。表示素子ＤＥ３は、封止層ＳＥ３（第３封止層）を含む。封止層ＳＥ１は、積層膜ＦＬ１や副画素ＳＰ１の周囲の隔壁６を連続的に覆っている。封止層ＳＥ２は、積層膜ＦＬ２や副画素ＳＰ２の周囲の隔壁６を連続的に覆っている。封止層ＳＥ３は、積層膜ＦＬ３や副画素ＳＰ３の周囲の隔壁６を連続的に覆っている。

【0033】

図３の例においては、副画素ＳＰ１，ＳＰ２の間の隔壁６上の積層膜ＦＬ１および封止層ＳＥ１が、当該隔壁６上の積層膜ＦＬ２および封止層ＳＥ２と離間している。また、副画素ＳＰ１，ＳＰ３の間の隔壁６上の積層膜ＦＬ１および封止層ＳＥ１が、当該隔壁６上の積層膜ＦＬ３および封止層ＳＥ３と離間している。

【0034】

封止層ＳＥ１，ＳＥ２，ＳＥ３は、樹脂層１３により覆われている。樹脂層１３は、封止層１４により覆われている。封止層１４は、樹脂層１５により覆われている。樹脂層１３，１５および封止層１４は、少なくとも表示領域ＤＡの全体に連続的に設けられ、その一部が周辺領域ＳＡにも及んでいる。

【0035】

偏光板、タッチパネル、保護フィルムまたはカバーガラスなどのカバー部材が樹脂層１５の上方にさらに配置されてもよい。このようなカバー部材は、例えばＯＣＡ（Ｏｐｔｉｃａｌ Ｃｌｅａｒ Ａｄｈｅｓｉｖｅ）などの接着層を介して樹脂層１５に接着されてもよい。

【0036】

有機絶縁層１２は、ポリイミドなどの有機絶縁材料で形成されている。リブ５および封止層１４，ＳＥ１，ＳＥ２，ＳＥ３は、シリコン窒化物（ＳｉＮｘ）、シリコン酸化物（ＳｉＯｘ）、シリコン酸窒化物（ＳｉＯＮ）または酸化アルミニウム（Ａｌ_２Ｏ_３）などの無機絶縁材料で形成されている。一例では、リブ５がシリコン酸窒化物で形成され、封止層１４，ＳＥ１，ＳＥ２，ＳＥ３がシリコン窒化物で形成されている。樹脂層１３，１５は、例えばエポキシ樹脂やアクリル樹脂などの樹脂材料（有機絶縁材料）で形成されている。

【0037】

下電極ＬＥ１，ＬＥ２，ＬＥ３は、例えば銀（Ａｇ）で形成された反射層と、この反射層の上面および下面をそれぞれ覆う一対の導電性酸化物層とを有している。各導電性酸化物層は、例えばＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、ＩＺＯ（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）またはＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）などの透明な導電性酸化物で形成することができる。

【0038】

上電極ＵＥ１，ＵＥ２，ＵＥ３は、例えばマグネシウムと銀の合金（ＭｇＡｇ）などの金属材料で形成されている。例えば、下電極ＬＥ１，ＬＥ２，ＬＥ３はアノードに相当し、上電極ＵＥ１，ＵＥ２，ＵＥ３はカソードに相当する。

【0039】

有機層ＯＲ１，ＯＲ２，ＯＲ３は、例えば、正孔注入層、正孔輸送層、電子ブロッキング層、発光層、正孔ブロッキング層、電子輸送層および電子注入層の積層構造を有している。有機層ＯＲ１，ＯＲ２，ＯＲ３は、複数の発光層を含むいわゆるタンデム構造を有してもよい。

【0040】

キャップ層ＣＰ１，ＣＰ２，ＣＰ３は、例えば透明な複数の薄膜が重ねられた積層構造を有している。当該複数の薄膜は、無機材料によって形成された薄膜および有機材料によって形成された薄膜を含んでもよい。また、当該複数の薄膜は、互いに異なる屈折率を有している。例えば、これら薄膜の屈折率は、上電極ＵＥ１，ＵＥ２，ＵＥ３の屈折率および封止層ＳＥ１，ＳＥ２，ＳＥ３の屈折率と異なる。なお、キャップ層ＣＰ１，ＣＰ２，ＣＰ３の少なくとも１つが省略されてもよい。

【0041】

隔壁６の下部６１は、例えばアルミニウムによって形成されている。下部６１は、アルミニウム－ネオジム合金（ＡｌＮｄ）、アルミニウム－イットリウム合金（ＡｌＹ）およびアルミニウム－シリコン合金（ＡｌＳｉ）などのアルミニウム合金によって形成されてもよいし、アルミニウム層とアルミニウム合金層の積層構造を有してもよい。さらに、下部６１は、アルミニウム層またはアルミニウム合金層の下に、アルミニウムやアルミニウム合金とは異なる金属材料で形成されたボトム層を有してもよい。このようなボトム層を形成する金属材料としては、例えばモリブデン（Ｍｏ）、窒化チタン（ＴｉＮ）、モリブデン－タングステン合金（ＭｏＷ）またはモリブデン－ニオブ合金（ＭｏＮｂ）を用いることができる。

【0042】

例えば、隔壁６の上部６２は、金属材料で形成された下層と、導電性酸化物で形成された上層との積層構造を有している。下層を形成する金属材料としては、例えばチタン、窒化チタン、モリブデン、タングステン、モリブデン－タングステン合金またはモリブデン－ニオブ合金を用いることができる。上層を形成する導電性酸化物としては、例えばＩＴＯまたはＩＺＯを用いることができる。なお、上部６２は、金属材料の単層構造を有してもよい。

【0043】

隔壁６には、共通電圧が供給されている。この共通電圧は、下部６１の側面に接触した上電極ＵＥ１，ＵＥ２，ＵＥ３にそれぞれ供給される。下電極ＬＥ１，ＬＥ２，ＬＥ３には、副画素ＳＰ１，ＳＰ２，ＳＰ３がそれぞれ有する画素回路１を通じて画素電圧が供給される。

【0044】

有機層ＯＲ１，ＯＲ２，ＯＲ３は、電圧の印加に応じて発光する。具体的には、下電極ＬＥ１と上電極ＵＥ１の間に電位差が形成されると、有機層ＯＲ１の発光層が青色の波長域の光を放つ。下電極ＬＥ２と上電極ＵＥ２の間に電位差が形成されると、有機層ＯＲ２の発光層が緑色の波長域の光を放つ。下電極ＬＥ３と上電極ＵＥ３の間に電位差が形成されると、有機層ＯＲ３の発光層が赤色の波長域の光を放つ。

【0045】

他の例として、有機層ＯＲ１，ＯＲ２，ＯＲ３の発光層が同一色（例えば白色）の光を放ってもよい。この場合において、表示装置ＤＳＰは、発光層が放つ光を副画素ＳＰ１，ＳＰ２，ＳＰ３に対応する色の光に変換するカラーフィルタを備えてもよい。また、表示装置ＤＳＰは、発光層が放つ光により励起して副画素ＳＰ１，ＳＰ２，ＳＰ３に応じた色の光を生成する量子ドットを含んだ層を備えてもよい。

【0046】

表示装置ＤＳＰの製造時には、それぞれ表示パネルＰＮＬに相当する複数の領域（パネル部）が形成された大型のマザー基板が作製される。このマザー基板に適用し得る構成について以下に説明する。

【0047】

図４は、本実施形態に係るマザー基板ＭＢ（表示装置用マザー基板）の概略的な平面図である。マザー基板ＭＢは、ベースとなる絶縁性の基板１０ａを備えている。図４の例においては、基板１０ａが矩形状であるが、この例に限られない。

【0048】

基板１０ａは、マトリクス状に配置された複数のパネル部ＰＰを有している。各パネル部ＰＰの外形は、マザー基板ＭＢからパネル部ＰＰを切り出すためのカットラインに相当する。各パネル部ＰＰは、上述の表示領域ＤＡおよび周辺領域ＳＡを有している。

【0049】

続いて、マザー基板ＭＢおよび表示装置ＤＳＰの製造設備および製造方法について説明する。本実施形態においては、表示素子ＤＥ１が最初に形成され、表示素子ＤＥ２が次に形成され、表示素子ＤＥ３が最後に形成される場合を想定する。ただし、表示素子ＤＥ１，ＤＥ２，ＤＥ３の形成順はこの例に限られない。

【0050】

図５は、製造設備の一部の構成を概略的に示す図である。この製造設備は、製造ラインＭＬ１，ＭＬ２，ＭＬ３，ＭＬ４と、検査装置７とを備えている。製造ラインＭＬ１は、積層膜ＦＬ１および封止層ＳＥ１を形成する。製造ラインＭＬ２は、積層膜ＦＬ２および封止層ＳＥ２を形成する。製造ラインＭＬ３は、積層膜ＦＬ３および封止層ＳＥ３を形成する。製造ラインＭＬ４は、樹脂層１３、封止層１４および樹脂層１５を形成する。製造ラインＭＬ１，ＭＬ２，ＭＬ３，ＭＬ４は、各種要素を形成するための複数の蒸着装置やＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）装置などをそれぞれ含む。また、これら蒸着装置やＣＶＤ装置などは、真空に維持されたチャンバを含む。

【0051】

図中の破線矢印は、マザー基板ＭＢの搬送経路を示している。すなわち、マザー基板ＭＢは、製造ラインＭＬ１，ＭＬ２，ＭＬ３，ＭＬ４を順に搬送される。なお、図５においては、製造ラインＭＬ１の前の工程を行う製造ラインや、製造ラインＭＬ４の後の工程を行う製造ラインを省略している。

【0052】

検査装置７は、マザー基板ＭＢに形成された表示素子ＤＥ１，ＤＥ２，ＤＥ３の点灯検査を行う。図５の例において、検査装置７は、コントローラ７０と、カメラ７１，７２，７３，７４とを備えている。カメラ７１は、製造ラインＭＬ１を経たマザー基板ＭＢを撮影する。カメラ７２は、製造ラインＭＬ２を経たマザー基板ＭＢを撮影する。カメラ７３は、製造ラインＭＬ３を経たマザー基板ＭＢを撮影する。カメラ７４は、製造ラインＭＬ４を経たマザー基板ＭＢを撮影する。カメラ７１，７２，７３，７４が撮影する画像は、カラー画像であってもよいし、モノクロ画像であってもよい。

【0053】

コントローラ７０は、表示素子ＤＥ１，ＤＥ２，ＤＥ３の少なくとも１つが点灯した状態のマザー基板ＭＢをカメラ７１，７２，７３，７４に撮影させる。さらに、コントローラ７０は、カメラ７１，７２，７３，７４が撮影した画像に基づき点灯異常を検出する。

【0054】

なお、検査装置７が備えるカメラの数は４つに限られない。例えば、検査装置７は、１つのカメラを備えてもよい。この場合において、製造ラインＭＬ１，ＭＬ２，ＭＬ３，ＭＬ４を経たマザー基板ＭＢがそれぞれ当該カメラの撮影位置に搬送されるようにマザー基板ＭＢの搬送経路が設定されてもよい。

【0055】

図６は、表示装置ＤＳＰの製造方法の一例を示すフローチャートである。図７乃至図１７は、当該製造方法の一工程を示す図である。表示装置ＤＳＰの製造においては、先ず複数のパネル部ＰＰに相当する領域を含む大型の基板１０ａが用意される（工程ＰＲ１）。次に、基板１０ａの上に回路層１１および有機絶縁層１２が形成される（工程ＰＲ２）。

【0056】

工程ＰＲ２の後、下電極ＬＥ１，ＬＥ２，ＬＥ３が形成される（工程ＰＲ３）。さらに、リブ５および隔壁６が形成される（工程ＰＲ４）。工程ＰＲ４の流れは、図７および図８に示すとおりである。

【0057】

すなわち、先ず図７に示すように、リブ５に加工するための無機絶縁層１００がマザー基板ＭＢの全体に形成される。さらに、下部６１に加工するための第１層１０１が無機絶縁層１００の上に形成され、上部６２に加工するための第２層１０２が第１層１０１の上に形成される。

【0058】

続いて、図８に示すように、第１層１０１および第２層１０２がパターニングされる。このパターニングは、第２層１０２を上部６２の形状に加工するエッチングと、第１層１０１を下部６１の形状に加工するエッチングとを含む。これらのエッチングにより、下部６１および上部６２を含む隔壁６が表示領域ＤＡに形成される。

【0059】

隔壁６の形成の後、図８に示すように、無機絶縁層１００に画素開口ＡＰ１，ＡＰ２，ＡＰ３が形成される。これにより、表示領域ＤＡにおいてリブ５が形成される。なお、図７および図８においては、隔壁６が形成された後に画素開口ＡＰ１，ＡＰ２，ＡＰ３が形成される場合を示した。他の例として、画素開口ＡＰ１，ＡＰ２，ＡＰ３が形成された後に隔壁６が形成されてもよい。

【0060】

リブ５および隔壁６の形成の後、マザー基板ＭＢが製造ラインＭＬ１に搬送され、表示素子ＤＥ１を形成するための工程が実施される。表示素子ＤＥ１の形成にあたっては、先ず図９に示すように、積層膜ＦＬ１および封止層ＳＥ１が形成される（工程ＰＲ５）。積層膜ＦＬ１は、図３に示したように、画素開口ＡＰ１を通じて下電極ＬＥ１に接触する有機層ＯＲ１、有機層ＯＲ１を覆う上電極ＵＥ１、および、上電極ＵＥ１を覆うキャップ層ＣＰ１を含む。有機層ＯＲ１、上電極ＵＥ１およびキャップ層ＣＰ１は、蒸着によって形成される。また、封止層ＳＥ１は、ＣＶＤによって形成される。

【0061】

積層膜ＦＬ１は、オーバーハング状の隔壁６によって複数の部分に分断される。積層膜ＦＬ１は、画素開口ＡＰ１，ＡＰ２，ＡＰ３を通じて露出した下電極ＬＥ１，ＬＥ２，ＬＥ３、リブ５および隔壁６を覆う。封止層ＳＥ１は、積層膜ＦＬ１の分割された各部分および隔壁６を連続的に覆う。

【0062】

工程ＰＲ５の後、積層膜ＦＬ１および封止層ＳＥ１がパターニングされる（工程ＰＲ６）。このパターニングにおいては、図９に示すように、封止層ＳＥ１の上にレジストＲ１が配置される。レジストＲ１は、副画素ＳＰ１とその周囲の隔壁６の一部を覆っている。

【0063】

その後、レジストＲ１をマスクとしたエッチングにより、図１０に示すように積層膜ＦＬ１および封止層ＳＥ１のうちレジストＲ１から露出した部分が除去される。言い換えると、積層膜ＦＬ１および封止層ＳＥ１のうち、下電極ＬＥ１と重なる部分が残され、他の部分が除去される。これにより、副画素ＳＰ１に表示素子ＤＥ１が形成される。例えば、当該エッチングは、封止層ＳＥ１、キャップ層ＣＰ１、上電極ＵＥ１および有機層ＯＲ１に対して順に実施されるドライエッチングやウェットエッチングを含む。当該エッチングの後、レジストＲ１が除去される。

【0064】

このような工程ＰＲ６を経たマザー基板ＭＢの各パネル部ＰＰにおいては、副画素ＳＰ１に表示素子ＤＥ１が形成され、副画素ＳＰ２，ＳＰ３には表示素子ＤＥ２，ＤＥ３が形成されていない。各表示素子ＤＥ１においては、下電極ＬＥ１の端部と重なる隔壁６で囲われた領域に積層膜ＦＬ１が形成されている。さらに、封止層ＳＥ１が積層膜ＦＬ１とその周囲の隔壁６を連続的に覆っている。

【0065】

工程ＰＲ６の後、検査装置７による第１点灯検査が実施される（工程ＰＲ７）。第１点灯検査を実施するにあたっては、製造ラインＭＬ１を経たマザー基板ＭＢが大気中に配置される。さらに、マザー基板ＭＢに設けられた検査用の端子と検査装置７とが電気的に接続される。

【0066】

図１１は、第１点灯検査の一例を示す平面図であり、表示領域ＤＡの一部を示している。図１１に示す斜線部は、第１点灯検査において点灯する領域を示している。すなわち、検査装置７のコントローラ７０は、表示領域ＤＡに含まれる全ての表示素子ＤＥ１を同時に点灯させる。さらに、コントローラ７０は、表示素子ＤＥ１が点灯した状態の表示領域ＤＡをカメラ７１に撮影させる。

【0067】

その後、コントローラ７０は、カメラ７１が撮影した画像に基づき、予め定められた複数の検査項目について異常の有無を判定する。例えば、検査項目としては、表示領域ＤＡ全体における輝度ムラの有無、各表示素子ＤＥ１の輝度や色度の異常、表示領域ＤＡにおける画素欠陥および線欠陥の有無などが挙げられる。画素欠陥とは、常に点灯しないか周囲よりも常に高輝度で点灯する表示素子（第１点灯検査においては表示素子ＤＥ１）が存在することを意味する。線欠陥とは、直線状に並ぶ複数の表示素子（第１点灯検査においては表示素子ＤＥ１）に表示不良が生じることを意味する。

【0068】

各検査項目について異常と判定すべき条件は、予め設定されてコントローラ７０のメモリに保存されている。例えば画素欠陥に関する条件としては、画像中の表示領域ＤＡに含まれる欠陥を生じた画素の数とそれぞれ比較すべき閾値を用いることができる。他の検査項目についても同様に、画像から得られる数値と比較すべき閾値を異常判定の条件として定めればよい。

【0069】

第１点灯検査は、マザー基板ＭＢが有する全てのパネル部ＰＰを対象として同時に実施されてもよい。他の例として、第１点灯検査は、マザー基板ＭＢが有する複数のパネル部ＰＰをいくつかのグループに分け、これらグループ毎に実施されてもよい。

【0070】

第１点灯検査においていずれかの検査項目につき異常が検出された場合（工程ＰＲ７のＮＧ）、製造設備が停止される（工程ＰＲ２１）。例えば、異常が検出されたマザー基板ＭＢは、その後の工程を経ることなく廃棄される。また、製造ラインＭＬ１に含まれる各チャンバの一部または全ての清掃が実施される。

【0071】

第１点灯検査において各検査項目につき異常が検出されなかった場合（工程ＰＲ７のＯＫ）、マザー基板ＭＢが製造ラインＭＬ２に搬送され、表示素子ＤＥ２を形成するための工程が実施される。

【0072】

表示素子ＤＥ２は、表示素子ＤＥ１と同様の手順で形成される。すなわち、表示素子ＤＥ２の形成にあたっては、先ず図１２に示すように、積層膜ＦＬ２および封止層ＳＥ２が形成される（工程ＰＲ８）。積層膜ＦＬ２は、図３に示したように、画素開口ＡＰ２を通じて下電極ＬＥ２に接触する有機層ＯＲ２、有機層ＯＲ２を覆う上電極ＵＥ２、および、上電極ＵＥ２を覆うキャップ層ＣＰ２を含む。有機層ＯＲ２、上電極ＵＥ２およびキャップ層ＣＰ２は、蒸着によって形成される。また、封止層ＳＥ２は、ＣＶＤによって形成される。積層膜ＦＬ２は、オーバーハング状の隔壁６によって複数の部分に分断される。封止層ＳＥ２は、積層膜ＦＬ２の分割された各部分および隔壁６を連続的に覆う。

【0073】

工程ＰＲ８の後、積層膜ＦＬ２および封止層ＳＥ２がパターニングされる（工程ＰＲ９）。このパターニングにおいては、図１２に示すように、封止層ＳＥ２の上にレジストＲ２が配置される。レジストＲ２は、副画素ＳＰ２とその周囲の隔壁６の一部を覆っている。

【0074】

その後、レジストＲ２をマスクとしたエッチングにより、図１３に示すように積層膜ＦＬ２および封止層ＳＥ２のうちレジストＲ２から露出した部分が除去される。これにより、副画素ＳＰ２に表示素子ＤＥ２が形成される。

【0075】

工程ＰＲ９の後、検査装置７による第２点灯検査が実施される（工程ＰＲ１０）。第２点灯検査を実施するにあたっては、製造ラインＭＬ２を経たマザー基板ＭＢが大気中に配置される。さらに、マザー基板ＭＢに設けられた検査用の端子と検査装置７とが電気的に接続される。

【0076】

図１４は、第２点灯検査の一例を示す平面図であり、表示領域ＤＡの一部を示している。図１４に示す斜線部は、第２点灯検査において点灯する領域を示している。すなわち、検査装置７のコントローラ７０は、図１４（ａ）に示すように表示領域ＤＡに含まれる全ての表示素子ＤＥ１を同時に点灯させるとともに、表示素子ＤＥ１が点灯した状態の表示領域ＤＡをカメラ７２に撮影させる。

【0077】

次に、コントローラ７０は、図１４（ｂ）に示すように表示領域ＤＡに含まれる全ての表示素子ＤＥ２を同時に点灯させるとともに、表示素子ＤＥ２が点灯した状態の表示領域ＤＡをカメラ７２に撮影させる。

【0078】

さらに、コントローラ７０は、図１４（ｃ）に示すように表示領域ＤＡに含まれる全ての表示素子ＤＥ１と全ての表示素子ＤＥ２を同時に点灯させるとともに、表示素子ＤＥ１，ＤＥ２が点灯した状態の表示領域ＤＡをカメラ７２に撮影させる。

【0079】

その後、コントローラ７０は、カメラ７２が撮影した各画像に基づき、予め定められた複数の検査項目について異常の有無を判定する。第２点灯検査の検査項目は、例えば第１点灯検査と同様である。図１４（ａ）（ｂ）（ｃ）にてそれぞれ得られる画像に対し、異なる検査項目や異常と判定すべき条件が定められてもよい。

【0080】

第２点灯検査は、マザー基板ＭＢが有する全てのパネル部ＰＰを対象として同時に実施されてもよい。他の例として、第２点灯検査は、マザー基板ＭＢが有する複数のパネル部ＰＰをいくつかのグループに分け、これらグループ毎に実施されてもよい。

【0081】

第２点灯検査においていずれかの検査項目につき異常が検出された場合（工程ＰＲ１０のＮＧ）、製造設備が停止される（工程ＰＲ２２）。例えば、異常が検出されたマザー基板ＭＢは、その後の工程を経ることなく廃棄される。また、製造ラインＭＬ２に含まれる各チャンバの一部または全ての清掃が実施される。

【0082】

第２点灯検査において各検査項目につき異常が検出されなかった場合（工程ＰＲ１０のＯＫ）、マザー基板ＭＢが製造ラインＭＬ３に搬送され、表示素子ＤＥ３を形成するための工程が実施される。

【0083】

表示素子ＤＥ３は、表示素子ＤＥ１，ＤＥ２と同様の手順で形成される。すなわち、表示素子ＤＥ３の形成にあたっては、先ず図１５に示すように、積層膜ＦＬ３および封止層ＳＥ３が形成される（工程ＰＲ１１）。積層膜ＦＬ３は、図３に示したように、画素開口ＡＰ３を通じて下電極ＬＥ３に接触する有機層ＯＲ３、有機層ＯＲ３を覆う上電極ＵＥ３、および、上電極ＵＥ３を覆うキャップ層ＣＰ３を含む。有機層ＯＲ３、上電極ＵＥ３およびキャップ層ＣＰ３は、蒸着によって形成される。また、封止層ＳＥ３は、ＣＶＤによって形成される。積層膜ＦＬ３は、オーバーハング状の隔壁６によって複数の部分に分断される。封止層ＳＥ３は、積層膜ＦＬ３の分割された各部分および隔壁６を連続的に覆う。

【0084】

工程ＰＲ１１の後、積層膜ＦＬ３および封止層ＳＥ３がパターニングされる（工程ＰＲ１２）。このパターニングにおいては、図１５に示すように、封止層ＳＥ３の上にレジストＲ３が配置される。レジストＲ３は、副画素ＳＰ３とその周囲の隔壁６の一部を覆っている。

【0085】

その後、レジストＲ３をマスクとしたエッチングにより、図１６に示すように積層膜ＦＬ３および封止層ＳＥ３のうちレジストＲ３から露出した部分が除去される。これにより、副画素ＳＰ３に表示素子ＤＥ３が形成される。

【0086】

工程ＰＲ１２の後、検査装置７による第３点灯検査が実施される（工程ＰＲ１３）。第３点灯検査を実施するにあたっては、製造ラインＭＬ３を経たマザー基板ＭＢが大気中に配置される。さらに、マザー基板ＭＢに設けられた検査用の端子と検査装置７とが電気的に接続される。

【0087】

図１７は、第３点灯検査の一例を示す平面図であり、表示領域ＤＡの一部を示している。図１７に示す斜線部は、第３点灯検査において点灯する領域を示している。すなわち、検査装置７のコントローラ７０は、図１７（ａ）に示すように表示領域ＤＡに含まれる全ての表示素子ＤＥ１を同時に点灯させるとともに、表示素子ＤＥ１が点灯した状態の表示領域ＤＡをカメラ７３に撮影させる。

【0088】

次に、コントローラ７０は、図１７（ｂ）に示すように表示領域ＤＡに含まれる全ての表示素子ＤＥ２を同時に点灯させるとともに、表示素子ＤＥ２が点灯した状態の表示領域ＤＡをカメラ７３に撮影させる。

【0089】

次に、コントローラ７０は、図１７（ｃ）に示すように表示領域ＤＡに含まれる全ての表示素子ＤＥ３を同時に点灯させるとともに、表示素子ＤＥ３が点灯した状態の表示領域ＤＡをカメラ７３に撮影させる。

【0090】

さらに、コントローラ７０は、図１７（ｄ）に示すように表示領域ＤＡに含まれる全ての表示素子ＤＥ１，ＤＥ２，ＤＥ３を同時に点灯させるとともに、表示素子ＤＥ１，ＤＥ２，ＤＥ３が点灯した状態の表示領域ＤＡをカメラ７３に撮影させる。

【0091】

その後、コントローラ７０は、カメラ７３が撮影した各画像に基づき、予め定められた複数の検査項目について異常の有無を判定する。第３点灯検査の検査項目は、例えば第１および第２点灯検査と同様である。図１７（ａ）（ｂ）（ｃ）（ｄ）にてそれぞれ得られる画像に対し、異なる検査項目や異常と判定すべき条件が定められてもよい。

【0092】

第３点灯検査は、マザー基板ＭＢが有する全てのパネル部ＰＰを対象として同時に実施されてもよい。他の例として、第３点灯検査は、マザー基板ＭＢが有する複数のパネル部ＰＰをいくつかのグループに分け、これらグループ毎に実施されてもよい。

【0093】

第３点灯検査においていずれかの検査項目につき異常が検出された場合（工程ＰＲ１３のＮＧ）、製造設備が停止される（工程ＰＲ２３）。例えば、異常が検出されたマザー基板ＭＢは、その後の工程を経ることなく廃棄される。また、製造ラインＭＬ３に含まれる各チャンバの一部または全ての清掃が実施される。

【0094】

第３点灯検査において各検査項目につき異常が検出されなかった場合（工程ＰＲ１３のＯＫ）、マザー基板ＭＢが製造ラインＭＬ４に搬送され、図３に示した樹脂層１３、封止層１４および樹脂層１５が順に形成される（工程ＰＲ１４）。さらに、製造ラインＭＬ４を経たマザー基板ＭＢが大気中に配置され、第４点灯検査が実施される（工程ＰＲ１５）。

【0095】

第４点灯検査の流れは、例えば図１７に示した第３点灯検査と同様である。第４点灯検査においていずれかの検査項目につき異常が検出された場合（工程ＰＲ１５のＮＧ）、製造設備が停止される（工程ＰＲ２４）。例えば、異常が検出されたマザー基板ＭＢは、その後の工程を経ることなく廃棄される。また、製造ラインＭＬ４に含まれる各チャンバの一部または全ての清掃が実施される。

【0096】

第４点灯検査において各検査項目につき異常が検出されなかった場合（工程ＰＲ１５のＯＫ）、マザー基板ＭＢから各パネル部ＰＰが切り出される（工程ＰＲ１６）。切り出されたパネル部ＰＰは、表示パネルＰＮＬに相当する。

【0097】

以上のように、本実施形態においては、製造途中の表示装置ＤＳＰ（マザー基板ＭＢ）に対して第１乃至第４点灯検査が実施される。本実施形態との比較例として、パネル部ＰＰをカットする直前のマザー基板ＭＢに対してのみ点灯検査（第４点灯検査）を実施することも考えられる。しかしながら、この場合には、例えば表示素子ＤＥ１を形成する工程にて異常が発生していたとしても、表示素子ＤＥ２，ＤＥ３などの他の要素の形成を経た後でなければ異常を検出することができない。

【0098】

これに対し、本実施形態のように表示素子ＤＥ１を形成した直後に第１点灯検査が実施されれば、表示素子ＤＥ２，ＤＥ３を形成する工程などを無駄に実施しないように製造を停止することが可能となる。

【0099】

本実施形態においては、表示素子ＤＥ２，ＤＥ３の形成前に、表示素子ＤＥ１の積層膜ＦＬ１が封止層ＳＥ１によって封止される。仮に、表示素子ＤＥ２，ＤＥ３の形成後まで積層膜ＦＬ１が封止されない場合には、積層膜ＦＬ１への水分の浸入などを抑制するために、マザー基板ＭＢを真空環境下において点灯検査を行う必要がある。これに対し、本実施形態の表示素子ＤＥ１の構成であれば、大気中で点灯検査を実施することが可能である。これにより、点灯検査のための製造設備の構成を簡便化することができる。

【0100】

本実施形態においては、表示素子ＤＥ２の形成直後に第２点灯検査が実施され、表示素子ＤＥ３の形成直後に第３点灯検査が実施される。これにより、表示素子ＤＥ２，ＤＥ３についても、表示素子ＤＥ１について上述したものと同様の効果を奏する。

【0101】

［第２実施形態］
第２実施形態について説明する。特に言及しない構成および効果については第１実施形態と同様である。

【0102】

図１８は、第２実施形態に係る表示装置ＤＳＰの製造方法の一例を示すフローチャートである。工程ＰＲ１乃至工程ＰＲ１６は、第１実施形態と同様である（図６参照）。本実施形態においては、図６に示した工程ＰＲ２１，２２，２３に代えて、工程ＰＲ３１，ＰＲ３２，ＰＲ３３が実施される。

【0103】

すなわち、第１点灯検査においていずれかの検査項目につき異常が検出された場合（工程ＰＲ７のＮＧ）、封止層ＳＥ１および積層膜ＦＬ１がマザー基板ＭＢから除去される（工程ＰＲ３１）。この工程は、封止層ＳＥ１および積層膜ＦＬ１を順次除去するドライエッチングやウェットエッチングを含む。

【0104】

工程ＰＲ３１の後、再び工程ＰＲ５乃至ＰＲ７が実施される。すなわち、封止層ＳＥ１および積層膜ＦＬ１がマザー基板ＭＢに形成され、これらがパターニングされることにより表示素子ＤＥ１が再度形成される。さらに、第１点灯検査が再度実施される。工程ＰＲ３１の後、再び工程ＰＲ５を実施する前に、製造ラインＭＬ１に含まれる各チャンバの一部または全ての清掃が実施されてもよい。

【0105】

第２点灯検査においても同様に、いずれかの検査項目につき異常が検出された場合（工程ＰＲ１０のＮＧ）、封止層ＳＥ２および積層膜ＦＬ２がマザー基板ＭＢから除去される（工程ＰＲ３２）。例えば、工程ＰＲ３２は、表示素子ＤＥ１をレジストで覆うとともに、封止層ＳＥ２および積層膜ＦＬ２をドライエッチングやウェットエッチングで順次除去する工程を含む。

【0106】

工程ＰＲ３２の後、再び工程ＰＲ８乃至ＰＲ１０が実施される。すなわち、封止層ＳＥ２および積層膜ＦＬ２がマザー基板ＭＢに形成され、これらがパターニングされることにより表示素子ＤＥ２が再度形成される。さらに、第２点灯検査が再度実施される。工程ＰＲ３２の後、再び工程ＰＲ８を実施する前に、製造ラインＭＬ２に含まれる各チャンバの一部または全ての清掃が実施されてもよい。

【0107】

第３点灯検査においても同様に、いずれかの検査項目につき異常が検出された場合（工程ＰＲ１３のＮＧ）、封止層ＳＥ３および積層膜ＦＬ３がマザー基板ＭＢから除去される（工程ＰＲ３３）。例えば、工程ＰＲ１３は、表示素子ＤＥ１，ＤＥ２をレジストで覆うとともに、封止層ＳＥ３および積層膜ＦＬ３をドライエッチングやウェットエッチングで順次除去する工程を含む。

【0108】

工程ＰＲ３３の後、再び工程ＰＲ１１乃至ＰＲ１３が実施される。すなわち、封止層ＳＥ３および積層膜ＦＬ３がマザー基板ＭＢに形成され、これらがパターニングされることにより表示素子ＤＥ３が再度形成される。さらに、第３点灯検査が再度実施される。工程ＰＲ３３の後、再び工程ＰＲ１１を実施する前に、製造ラインＭＬ３に含まれる各チャンバの一部または全ての清掃が実施されてもよい。

【0109】

図１８の例においては、第４点灯検査でいずれかの検査項目につき異常が検出された場合（工程ＰＲ１５のＮＧ）、図６の工程ＰＲ２４と同じく製造設備が停止される（工程ＰＲ３４）。他の例として、工程ＰＲ３４において表示素子ＤＥ１，ＤＥ２，ＤＥ３、樹脂層１３、封止層１４および樹脂層１５が剥離されてもよい。さらに、この剥離後のマザー基板ＭＢに対し、工程ＰＲ５からの工程が再度実施されてもよい。

【0110】

本実施形態の製造方法であれば、第１乃至第３点灯検査で異常が発見された場合でも、マザー基板ＭＢを再利用することができる。これにより、歩留まりの一層の改善が見込める。

【0111】

以上、本発明の実施形態として説明した表示装置を基にして、当業者が適宜設計変更して実施し得る全ての表示装置も、本発明の要旨を包含する限り本発明の範囲に属する。

【0112】

本発明の思想の範疇において、当業者であれば、各種の変形例に想到し得るものであり、それら変形例についても本発明の範囲に属するものと解される。例えば、上述の各実施形態に対して、当業者が適宜、構成要素の追加、削除、もしくは設計変更を行ったもの、または、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

【0113】

また、上述の各実施形態において述べた態様によりもたらされる他の作用効果について、本明細書の記載から明らかなもの、または当業者において適宜想到し得るものについては、当然に本発明によりもたらされるものと解される。

【符号の説明】

【0114】

ＤＳＰ…表示装置、ＰＮＬ…表示パネル、ＤＡ…表示領域、ＳＡ…周辺領域、ＰＸ…画素、ＳＰ１，ＳＰ２，ＳＰ３…副画素、ＤＥ１，ＤＥ２，ＤＥ３…表示素子、ＬＥ１，ＬＥ２，ＬＥ３…下電極、ＯＲ１，ＯＲ２，ＯＲ３…有機層、ＵＥ１，ＵＥ２，ＵＥ３…上電極、ＳＥ１，ＳＥ２，ＳＥ３…封止層、５…リブ、６…隔壁、６１…下部、６２…上部。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】