知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024116096
(43)【公開日】2024-08-27
(54)【発明の名称】表示装置及びその製造方法
(51)【国際特許分類】
G09F 9/30 20060101AFI20240820BHJP
G09F 9/00 20060101ALI20240820BHJP
H05B 33/14 20060101ALI20240820BHJP
H05B 33/26 20060101ALI20240820BHJP
H10K 59/122 20230101ALI20240820BHJP
H10K 59/179 20230101ALI20240820BHJP
H10K 50/824 20230101ALI20240820BHJP
H10K 59/121 20230101ALI20240820BHJP
H10K 50/844 20230101ALI20240820BHJP
H10K 50/842 20230101ALI20240820BHJP
H10K 71/60 20230101ALI20240820BHJP
H10K 59/124 20230101ALI20240820BHJP
H10K 59/131 20230101ALI20240820BHJP
【ＦＩ】
G09F9/30 349Z
G09F9/30 338
G09F9/30 365
G09F9/00 338
G09F9/30 309
H05B33/14 Z
H05B33/26
H10K59/122
H10K59/179
H10K50/824
H10K59/121
H10K50/844
H10K50/842 428
H10K71/60
H10K59/124
H10K59/131
【審査請求】未請求
【請求項の数】21
【出願形態】ＯＬ
(21)【出願番号】P 2024018976
(22)【出願日】2024-02-09
(31)【優先権主張番号】10-2023-0019850
(32)【優先日】2023-02-15
(33)【優先権主張国・地域又は機関】KR
(71)【出願人】
【識別番号】512187343
【氏名又は名称】三星ディスプレイ株式會社
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ．
【住所又は居所原語表記】１， Ｓａｍｓｕｎｇ－ｒｏ， Ｇｉｈｅｕｎｇ－ｇｕ， Ｙｏｎｇｉｎ－ｓｉ， Ｇｙｅｏｎｇｇｉ－ｄｏ， Ｒｅｐｕｂｌｉｃ ｏｆ Ｋｏｒｅａ
(74)【代理人】
【識別番号】100121382
【弁理士】
【氏名又は名称】山下 託嗣
(72)【発明者】
【氏名】李 東 勳
(72)【発明者】
【氏名】金 玄 俊
(72)【発明者】
【氏名】金 慧 ▲ミン▼
(72)【発明者】
【氏名】徐 榮 完
(72)【発明者】
【氏名】李 根 虎
(72)【発明者】
【氏名】李 仙 花
【テーマコード（参考）】
3K107
5C094
5G435
【Ｆターム（参考）】
3K107AA01
3K107AA05
3K107BB01
3K107CC36
3K107DD37
3K107DD39
3K107DD89
3K107DD90
3K107DD95
3K107EE03
3K107EE07
3K107EE46
3K107EE54
3K107FF15
3K107GG11
3K107GG37
5C094AA02
5C094AA10
5C094BA03
5C094BA27
5C094CA20
5C094DA07
5C094DA09
5C094DA13
5C094DA15
5C094DB01
5C094EC10
5C094FA01
5C094FA02
5C094FA04
5C094FB02
5C094FB15
5C094GB10
5C094HA05
5C094HA07
5C094HA08
5G435AA03
5G435BB05
5G435CC09
5G435KK05
5G435LL04
5G435LL07
5G435LL08
(57)【要約】
【課題】画素の開口率を向上させる表示装置及びその製造方法を提供する。
【解決手段】表示装置は、第１発光素子と、第２発光素子と、前記第１発光素子と前記第２発光素子との間に配置され、前記第１発光素子及び前記第２発光素子に電気的に接続される隔壁導電層とを含み、前記隔壁導電層に隔壁開口部が画定・形成(定義)されており、前記隔壁開口部は、前記第１発光素子と前記第２発光素子との間に配置される。
【選択図】図７
【解決手段】表示装置は、第１発光素子と、第２発光素子と、前記第１発光素子と前記第２発光素子との間に配置され、前記第１発光素子及び前記第２発光素子に電気的に接続される隔壁導電層とを含み、前記隔壁導電層に隔壁開口部が画定・形成(定義)されており、前記隔壁開口部は、前記第１発光素子と前記第２発光素子との間に配置される。
【選択図】図７
【特許請求の範囲】
【請求項1】
第１発光素子と、
第２発光素子と、
前記第１発光素子と前記第２発光素子との間に配置され、前記第１発光素子及び前記第２発光素子に電気的に接続される隔壁導電層と、を含み、
前記隔壁導電層に隔壁開口部が画定・形成されており、前記隔壁開口部は、前記第１発光素子と前記第２発光素子との間に配置される表示装置。
第２発光素子と、
前記第１発光素子と前記第２発光素子との間に配置され、前記第１発光素子及び前記第２発光素子に電気的に接続される隔壁導電層と、を含み、
前記隔壁導電層に隔壁開口部が画定・形成されており、前記隔壁開口部は、前記第１発光素子と前記第２発光素子との間に配置される表示装置。
【請求項2】
前記第１及び第２発光素子のそれぞれは、前記第１及び第２発光素子のそれぞれに隣接した前記隔壁導電層の側面に電気的に接続する請求項１に記載の表示装置。
【請求項3】
前記隔壁導電層は、前記隔壁開口部によって電気的に分離されることで、前記第１発光素子及び前記第２発光素子を電気的に分離する請求項１に記載の表示装置。
【請求項4】
前記隔壁導電層は、
前記第１発光素子に隣接して前記第１発光素子に電気的に接続される第１隔壁導電層と、
前記第２発光素子に隣接して前記第２発光素子に電気的に接続され、前記隔壁開口部によって前記第１隔壁導電層と電気的に分離される第２隔壁導電層と、を含む請求項１に記載の表示装置。
前記第１発光素子に隣接して前記第１発光素子に電気的に接続される第１隔壁導電層と、
前記第２発光素子に隣接して前記第２発光素子に電気的に接続され、前記隔壁開口部によって前記第１隔壁導電層と電気的に分離される第２隔壁導電層と、を含む請求項１に記載の表示装置。
【請求項5】
前記第１隔壁導電層は閉ループ状を有し、前記第１発光素子を囲み、
前記第２隔壁導電層は閉ループ状を有し、前記第２発光素子を囲む請求項４に記載の表示装置。
前記第２隔壁導電層は閉ループ状を有し、前記第２発光素子を囲む請求項４に記載の表示装置。
【請求項6】
前記第１発光素子は、前記第１発光素子を囲む前記第１隔壁導電層の第１内側面に接触し、
前記第２発光素子は、前記第２発光素子を囲む前記第２隔壁導電層の第２内側面に接触する請求項５に記載の表示装置。
前記第２発光素子は、前記第２発光素子を囲む前記第２隔壁導電層の第２内側面に接触する請求項５に記載の表示装置。
【請求項7】
前記第１隔壁導電層よりも下方に配置され、前記第１隔壁導電層に電気的に連結されるトランジスタを更に含む請求項４に記載の表示装置。
【請求項8】
前記第１隔壁導電層と前記トランジスタとの間に配置される絶縁層と、
平面上にて見たとき、前記第１隔壁導電層に重畳する前記絶縁層の部分に画定・形成されたコンタクト孔に配置される発光接続部と、を更に含み、
前記発光接続部は、前記第１隔壁導電層から延長され、前記コンタクト孔を介して前記トランジスタに電気的に連結される請求項７に記載の表示装置。
平面上にて見たとき、前記第１隔壁導電層に重畳する前記絶縁層の部分に画定・形成されたコンタクト孔に配置される発光接続部と、を更に含み、
前記発光接続部は、前記第１隔壁導電層から延長され、前記コンタクト孔を介して前記トランジスタに電気的に連結される請求項７に記載の表示装置。
【請求項9】
前記第１発光素子及び前記第２発光素子が配置されるための発光開口部が画定・形成された画素画定膜を更に含み、
前記隔壁導電層は前記画素画定膜の上に配置される請求項１に記載の表示装置。
前記隔壁導電層は前記画素画定膜の上に配置される請求項１に記載の表示装置。
【請求項10】
前記絶縁層は無機層を含む請求項９に記載の表示装置。
【請求項11】
前記第１及び第２発光素子が配置されるための開口部が、前記隔壁導電層に画定・形成されており、前記開口部は、前記発光開口部に重畳し、前記発光開口部よりも大きい面積を有する請求項９に記載の表示装置。
【請求項12】
前記隔壁導電層は、
前記画素定義膜の上に配置される第１導電層と、
前記第１導電層の上に配置される第２導電層と、
前記第２導電層の上に配置される第３導電層と、を含み、
前記第１及び第２発光素子それぞれに隣接した前記第１及び第３導電層の側面は、前記第１及び第２発光素子のそれぞれに隣接した、前記第２導電層の側面よりも外側に突出する請求項９に記載の表示装置。
前記画素定義膜の上に配置される第１導電層と、
前記第１導電層の上に配置される第２導電層と、
前記第２導電層の上に配置される第３導電層と、を含み、
前記第１及び第２発光素子それぞれに隣接した前記第１及び第３導電層の側面は、前記第１及び第２発光素子のそれぞれに隣接した、前記第２導電層の側面よりも外側に突出する請求項９に記載の表示装置。
【請求項13】
第１発光素子は、
前記画素画定膜の下に配置され、前記発光開口部のうちの対応する発光開口部によって所定部分が露出される第１電極と、
前記第１電極の上に配置される第２電極と、
前記第１電極と前記第２電極との間に配置される機能層と、
前記機能層内に配置される発光層と、を含み、
前記機能層及び前記第２電極は、前記第２導電層の前記側面に接触する請求項１２に記載の表示装置。
前記画素画定膜の下に配置され、前記発光開口部のうちの対応する発光開口部によって所定部分が露出される第１電極と、
前記第１電極の上に配置される第２電極と、
前記第１電極と前記第２電極との間に配置される機能層と、
前記機能層内に配置される発光層と、を含み、
前記機能層及び前記第２電極は、前記第２導電層の前記側面に接触する請求項１２に記載の表示装置。
【請求項14】
前記機能層及び前記第２電極は、前記隔壁導電層の上に更に配置され、前記隔壁導電層と前記第２電極とは前記機能層によって互いに絶縁される請求項１３に記載の表示装置。
【請求項15】
前記第１及び第２発光素子及び前記隔壁導電層の上に配置される薄膜封止層を更に含み、
前記開口部は、前記隔壁導電層及び前記薄膜封止層に連続して画定・形成される請求項１に記載の表示装置。
前記開口部は、前記隔壁導電層及び前記薄膜封止層に連続して画定・形成される請求項１に記載の表示装置。
【請求項16】
前記薄膜封止層の上に配置されるカバー絶縁層を更に含み、前記カバー絶縁層は、前記隔壁開口部内に配置される請求項１５に記載の表示装置。
【請求項17】
前記隔壁開口部内に配置されるダミー絶縁層を更に含む請求項１に記載の表示装置。
【請求項18】
前記ダミー絶縁層の上に配置されるスペーサを更に含むが、
前記スペーサの幅は前記スペーサの下面から前記スペーサの上面に行くほど大きくなる請求項１７に記載の表示装置。
前記スペーサの幅は前記スペーサの下面から前記スペーサの上面に行くほど大きくなる請求項１７に記載の表示装置。
【請求項19】
前記第１及び第２発光素子及び前記隔壁導電層の上に配置される薄膜封止層を更に含み、
前記薄膜封止層は前記開口部内に配置される請求項１に記載の表示装置。
前記薄膜封止層は前記開口部内に配置される請求項１に記載の表示装置。
【請求項20】
ベース層の上に第１電極を提供するステップと、
前記第１電極の部分を露出させる発光開口部が画定・形成(された画素画定膜を前記第１電極の上に提供するステップと、
前記第１電極及び前記画素画定膜の上に隔壁導電層を提供するステップと、
前記発光開口部に重畳し、前記発光開口部より大きい面積を有する、前記隔壁導電層の第１除去部を除去・形成するステップと、
前記画素開口部のそれぞれに、機能層、前記機能層内に配置される発光層、及び、前記機能層の上に配置される第２電極を提供し、前記隔壁導電層の上に前記機能層及び前記第２電極を提供するステップと、
前記第２電極の上に薄膜封止層を提供するステップと、
前記発光開口部同士の間に配置される、前記隔壁導電層の第２除去部に重畳する、前記薄膜封止層の部分、前記第２除去部に重畳する前記機能層の部分、前記第２除去部に重畳する前記第２電極の部分、及び、前記隔壁導電層の第２除去部の箇所を除去することで、隔壁開口部を形成するステップと、を含み、
前記隔壁導電層は、前記隔壁開口部によって、その両側の領域が互いに電気的に分離される表示装置の製造方法。
前記第１電極の部分を露出させる発光開口部が画定・形成(された画素画定膜を前記第１電極の上に提供するステップと、
前記第１電極及び前記画素画定膜の上に隔壁導電層を提供するステップと、
前記発光開口部に重畳し、前記発光開口部より大きい面積を有する、前記隔壁導電層の第１除去部を除去・形成するステップと、
前記画素開口部のそれぞれに、機能層、前記機能層内に配置される発光層、及び、前記機能層の上に配置される第２電極を提供し、前記隔壁導電層の上に前記機能層及び前記第２電極を提供するステップと、
前記第２電極の上に薄膜封止層を提供するステップと、
前記発光開口部同士の間に配置される、前記隔壁導電層の第２除去部に重畳する、前記薄膜封止層の部分、前記第２除去部に重畳する前記機能層の部分、前記第２除去部に重畳する前記第２電極の部分、及び、前記隔壁導電層の第２除去部の箇所を除去することで、隔壁開口部を形成するステップと、を含み、
前記隔壁導電層は、前記隔壁開口部によって、その両側の領域が互いに電気的に分離される表示装置の製造方法。
【請求項21】
ベース層の上に第１電極を提供するステップと、
前記第１電極の部分を露出させる発光開口部が画定・形成された画素画定膜を前記第１電極の上に提供するステップと、
前記画素画定膜の上に隔壁導電層を提供するステップと、
前記発光開口部に重畳し、前記発光開口部よりも大きい面積を有する、前記隔壁導電層の第１除去部、及び、前記発光開口部同士の間に配置される前記隔壁導電層の第２除去部を除去・形成するステップと、
前記第２除去部が除去・形成されて前記隔壁導電層に画定・形成された隔壁開口部に、ダミー絶縁層を提供するステップと、
前記ダミー絶縁層の上にスペーサを提供するステップと、
前記画素開口部のそれぞれに、機能層、前記機能層内に配置される発光層、及び前記機能層の上に配置される第２電極を提供し、前記機能層及び前記第２電極を、前記隔壁導電層及び前記スペーサの上に提供するステップと、を含むが、
前記隔壁導電層は、前記隔壁開口部によって、その両側の領域が互いに電気的に分離される表示装置の製造方法。
前記第１電極の部分を露出させる発光開口部が画定・形成された画素画定膜を前記第１電極の上に提供するステップと、
前記画素画定膜の上に隔壁導電層を提供するステップと、
前記発光開口部に重畳し、前記発光開口部よりも大きい面積を有する、前記隔壁導電層の第１除去部、及び、前記発光開口部同士の間に配置される前記隔壁導電層の第２除去部を除去・形成するステップと、
前記第２除去部が除去・形成されて前記隔壁導電層に画定・形成された隔壁開口部に、ダミー絶縁層を提供するステップと、
前記ダミー絶縁層の上にスペーサを提供するステップと、
前記画素開口部のそれぞれに、機能層、前記機能層内に配置される発光層、及び前記機能層の上に配置される第２電極を提供し、前記機能層及び前記第２電極を、前記隔壁導電層及び前記スペーサの上に提供するステップと、を含むが、
前記隔壁導電層は、前記隔壁開口部によって、その両側の領域が互いに電気的に分離される表示装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は表示装置及びその製造方法に関する。
【背景技術】
【0002】
テレビ、携帯電話、タブレットＰＣ、コンピュータ、ナビゲーション、及びゲーム機などといったマルチメディア電子装置は、映像を表示するための表示装置を含む。表示装置は映像を表示する表示パネルを含み、表示パネルは映像を生成する複数個の画素を含む。
【0003】
画素のそれぞれは、発光素子と、発光素子を駆動するための画素駆動部とを含む。表示パネルの信頼性を向上させるために、発光素子と画素駆動部との連結に関する研究が進められている。
【0004】
画素駆動部と発光素子とを連結するために、連結配線が使用される。連結配線は、発光接続部を介して発光素子に連結され、駆動接続部を介して画素駆動部に連結される。発光接続部は、発光素子に重畳する(少なくとも部分的に重なり合う)ように配置される。発光接続部によって画素の開口率が減少する。画素の開口率を向上させるための技術開発が求められている。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】中国特許出願公開第110534660号
【特許文献2】米国特許第11348983号
【特許文献3】中国特許出願公開第110098344号
【特許文献4】中国特許出願公開第111628105号
【発明の概要】
【発明が解決しようとする課題】
【0006】
本発明の目的は、画素の開口率を向上させる表示装置及びその製造方法を提供することにある。
【課題を解決するための手段】
【0007】
本発明の実施例による表示装置は、(1)第１発光素子と、(2)第２発光素子と、(3)前記第１発光素子と前記第２発光素子との間に配置され、前記第１発光素子及び前記第２発光素子に電気的に接続される隔壁導電層とを含み、前記隔壁導電層に隔壁開口部が画定・形成(定義)されるが、前記隔壁開口部は前記第１発光素子と前記第２発光素子との間に配置される。
【0008】
本発明の一実施例による表示装置の製造方法は、ベース層の上に第１電極を提供するステップと、前記第１電極の部分を露出させる発光開口部が画定・形成(定義)された画素画定(定義)膜を前記第１電極の上に提供するステップと、前記第１電極及び前記画素画定(定義)膜の上に隔壁導電層を提供するステップと、前記発光開口部に重畳し、前記発光開口部よりも大きい面積を有する、前記隔壁導電層の第１除去部を除去・形成するステップと、前記画素開口部のそれぞれに、機能層、前記機能層内に配置される発光層、及び、前記機能層の上に配置される第２電極を提供し、前記隔壁導電層の上に前記機能層及び前記第２電極を提供するステップと、前記第２電極の上に薄膜封止層を提供するステップと、前記発光開口部同士の間に配置される前記隔壁導電層の第２除去部に重畳する前記薄膜封止層の部分、前記第２除去部に重畳する前記機能層の部分、前記第２除去部に重畳する前記第２電極の部分、及び、前記隔壁導電層の第２除去部の箇所を除去することで、隔壁開口部を形成するステップと、を含み、前記隔壁導電層は、前記隔壁開口部によって、前記隔壁開口部を挟む両側の領域が互いに電気的に分離される。
【0009】
本発明の一実施例による表示装置の製造方法は、ベース層の上に第１電極を提供するステップと、前記第１電極の部分を露出させる発光開口部が画定・形成(定義)された画素定義膜を前記第１電極の上に提供するステップと、前記画素画定(定義)膜の上に隔壁導電層を提供するステップと、前記発光開口部に重畳し、前記発光開口部よりも大きい面積を有する前記隔壁導電層の第１除去部、及び前記発光開口部同士の間に配置される前記隔壁導電層の第２除去部を、除去・形成するステップと、前記第２除去部が除去・形成されることで前記隔壁導電層に画定・形成(定義)された隔壁開口部に、ダミー絶縁層を提供するステップと、前記ダミー絶縁層の上にスペーサを提供するステップと、画素開口部のそれぞれに、前記機能層、前記機能層内に配置される発光層、及び前記機能層の上に配置される第２電極を提供し、前記機能層及び前記第２電極を前記隔壁導電層及び前記スペーサの上に提供するステップと、を含み、前記隔壁導電層は前記隔壁開口部によって、その両側の領域が互いに電気的に分離される。
【発明の効果】
【0010】
本発明の一実施例によると、発光素子を駆動する画素駆動部のトランジスタは隔壁導電層の重畳する発光接続部を介して発光素子に連結される。発光接続部が発光素子に重畳せずに隔壁導電層に重畳するため、画素の開口率が向上される。
【図面の簡単な説明】
【0011】
【図1】本発明の実施例による表示装置のブロック図である。
【図3】本発明の一実施例による表示パネルの平面構成を概略的に示す図である。
【図9a】本発明の実施例による表示装置の製造方法を示す図である。
【図9b】本発明の実施例による表示装置の製造方法を示す図である。
【図9c】本発明の実施例による表示装置の製造方法を示す図である。
【図9d】本発明の実施例による表示装置の製造方法を示す図である。
【図9e】本発明の実施例による表示装置の製造方法を示す図である。
【図9f】本発明の実施例による表示装置の製造方法を示す図である。
【図9g】本発明の実施例による表示装置の製造方法を示す図である。
【図10】本発明の他の実施例による表示装置の構成を示す図である。
【図12】本発明の他の実施例による表示装置の構成を示す図である。
【発明を実施するための形態】
【0012】
本明細書において、ある構成要素（または領域、層、部分など）が他の構成要素の「上にある」、または「結合される」と言及されれば、それは他の構成要素の上に直接配置・連結・結合され得るか、またはそれらの間に第３の構成要素が配置され得ることを意味する。
【0013】
同じ図面符号は同じ構成要素を指す。また、図面において、構成要素の厚さ、割合、及び寸法は技術的内容の効果的な説明のために誇張されている。
【0014】
「及び／または」は、関連する構成が定義する一つ以上の組み合わせを全て含む。
【0015】
第１、第２などの用語は多様な構成要素を説明するのに使用されるが、前記構成要素は前記用語に限らない。前記用語は一つの構成要素を他の構成要素から区別する目的にのみ使用される。例えば、本発明の権利範囲を逸脱しないながらも第１構成要素は第２構成要素と命名されてもよく、類似して第２構成要素も第１構成要素と命名されてもよい。単数の表面は文脈上明白に異なるように意味しない限り、複数の表現を含む。
【0016】
また、「下に」、「下側に」、「上に」、「上側に」などの用語は、図面に示した構成の連関関係を説明するために使用される。前記用語は相対的な概念であって、図面に示した方向を基準に説明される。
【0017】
異なるように定義されない限り、本明細書で使用された全ての用語（技術的及び科学的用語を含む）は、本発明の属する技術分野の当業者によって一般的に理解されるようなものと同じ意味を有する。また、一般的に使用される辞書で定義された用語のような用語は、関連技術の脈絡で有する意味と一致する意味を有すると解釈すべきであって、ここで明示的に定義されない限り、理想的であるかまたは過度に形式的な意味で解釈されない。
【0018】
「含む」または「有する」などの用語は明細書の上に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定するものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものの存在または付加可能性を予め排除しないと理解すべきである。
【0019】
以下、図面を参照して本発明の実施例を説明する。
【0020】
図１は、本発明の実施例による表示装置のブロック図である。
【0021】
図１を参照すると、表示装置ＤＤは、表示パネルＤＰと、パネル駆動部ＳＤＣ、ＥＤＣ、ＤＤＣと、電源提供部ＰＷＳと、タイミング制御部ＴＣとを含む。パネル駆動部ＳＤＣ、ＥＤＣ、ＤＤＣは、スキャン駆動部ＳＤＣと、発光駆動部ＥＤＣと、データ駆動部ＤＤＣとを含む。
【0022】
本実施例において、表示パネルＤＰは発光型表示パネルである。発光型表示パネルは、有機発光表示パネル、無機発光表示パネル、または量子ドット発光表示パネルを含む。以下、本発明の表示パネルは有機発光表示パネルであると説明される。
【0023】
表示パネルＤＰは、複数個のスキャンラインＧＷＬ１～ＧＷＬｎ、ＧＣＬ１～ＧＣＬｎ、ＧＩＬ１～ＧＩＬｎ、ＧＢＬ１～ＧＢＬｎ、ＧＲＬ１～ＧＲＬｎと、複数個の発光ラインＥＳＬ１～ＥＳＬｎと、複数個のデータラインＤＬ１～ＤＬｍとを含む。ｍ及びｎは１より大きい自然数である。
【0024】
表示パネルＤＰは、スキャンラインＧＷＬ１～ＧＷＬｎ、ＧＣＬ１～ＧＣＬｎ、ＧＩＬ１～ＧＩＬｎ、ＧＢＬ１～ＧＢＬｎ、ＧＲＬ１～ＧＲＬｎ、発光ラインＥＳＬ１～ＥＳＬｎ、及びデータラインＤＬ１～ＤＬｍに連結される複数個の画素ＰＸｉｊを含む。例示的に、図１には、第ｉ水平ライン（または第ｉ画素行）及び垂直ライン（または第ｊ画素列）に配置される一つの画素ＰＸｉｊが示されているが、実質的に複数個の画素ＰＸｉｊが表示パネルＤＰ内に配置される。ｉ及びｊは自然数である。
【0025】
画素ＰＸｉｊは、ｉ番目の第１スキャンライン（または記入スキャンライン）ＧＷＬｉ、ｉ番目の第２スキャンライン（または補償スキャンライン）ＧＣＬｉ、ｉ番目の第３スキャンライン（または第１初期化スキャンライン）ＧＩＬｉ、ｉ番目の第４スキャンライン（または第２初期化スキャンライン）ＧＢＬｉ、ｉ番目の第５スキャンライン（またはリセットスキャンライン）ＧＲＬｉ、ｊ番目のデータラインＤＬｊ、及びｉ番目の発光ラインＥＳＬｉに連結される。
【0026】
画素ＰＸｉｊは、発光素子と、複数個のトランジスタと、複数個のキャパシタとを含む。画素ＰＸｉｊは電源提供部ＰＷＳを介して第１電源電圧ＶＤＤと、第２電源電圧ＶＳＳと、第３電源電圧（または基準電圧）ＶＲＥＦと、第４電源電圧（または第１初期化電圧）ＶＩＮＴ１と、第５電源電圧（または第２初期化電圧）ＶＩＮＴ２と、第６電源電圧（または補償電圧）ＶＣＯＭＰとを提供される。
【0027】
第１電源電圧ＶＤＤ及び第２電源電圧ＶＳＳによって画素ＰＸｉｊの発光素子が駆動される。発光素子に電流が流れて発光素子が発光するように、第１電源電圧ＶＤＤ及び第２電源電圧ＶＳＳの電圧値が設定される。例えば、第１電源電圧ＶＤＤは第２電源電圧ＶＳＳより高い電圧値と設定される。
【0028】
第３電源電圧ＶＲＥＦは画素ＰＸｉｊの駆動トランジスタのゲートを初期化するための電圧である。第４電源電圧ＶＩＮＴ１は画素ＰＸｉｊのキャパシタを初期化するための電圧である。第５電源電圧ＶＩＮＴ２は画素ＰＸｉｊの発光素子のカソードを初期化するための電圧である。
【0029】
第６電源電圧ＶＣＯＭＰは、駆動トランジスタの閾値電圧を補償する際に、駆動トランジスタに所定の電流を提供する。第６電源電圧ＶＣＯＭＰは、第５電源電圧ＶＩＮＴ２と同じ電圧値と設定されるが、これに限らず、他の電圧値に設定されてもよい。
【0030】
図１において、電源提供部ＰＷＳから第１乃至第６電源電圧ＶＤＤ、ＶＳＳ、ＶＲＥＦ、ＶＩＮＴ１、ＶＩＮＴ２、ＶＣＯＭＰが、いずれも表示パネルＤＰに提供されると示したが、本発明の実施例はこれに限らない。例えば、第１電源電圧ＶＤＤ及び第２電源電圧ＶＳＳが画素ＰＸｉｊの構造とは関係なく表示パネルＤＰに提供され、第３、第４、第５、及び第６電源電圧ＶＲＥＦ、ＶＩＮＴ１、ＶＩＮＴ２、ＶＣＯＭＰのうちの少なくとも一つの電圧は画素ＰＸｉｊの構造によって、表示パネルＤＰに提供されなくてもよい。
【0031】
スキャン駆動部ＳＤＣは、タイミング制御部ＴＣから第１制御信号ＳＣＳを受信し、第１制御信号ＳＣＳに応答して複数個のスキャン信号を生成する。スキャン駆動部ＳＤＣは、第１スキャンラインＧＷＬ１～ＧＷＬｎ、第２スキャンラインＧＣＬ１～ＧＣＬｎ、第３スキャンラインＧＩＬ１～ＧＩＬｎ、第４スキャンラインＧＢＬ１～ＧＢＬｎ、及び第５スキャンラインＧＲＬ１～ＧＲＬｎにスキャン信号を提供する。
【0032】
スキャン信号は、スキャン信号を提供されるトランジスタがターンオンされる電圧レベルに設定される。例えば、Ｐ型トランジスタに提供されるスキャン信号は論理ローレベルに設定され、Ｎ型トランジスタに提供されるスキャン信号は論理ハイレベルに設定され、本発明の実施例において、画素ＰＸｉｊのトランジスタはＮ型トランジスタである。
【0033】
例示的に、図１では、説明の便宜上、スキャン駆動部ＳＤＣが単一構成と示されているが、本発明の実施例はこれに限らない。例えば、表示装置ＤＤは第１スキャンラインＧＷＬ１～ＧＷＬｎ、第２スキャンラインＧＣＬ１～ＧＣＬｎ、第３スキャンラインＧＩＬ１～ＧＩＬｎ、第４スキャンラインＧＢＬ１～ＧＢＬｎ、及び第５スキャンラインＧＲＬ１～ＧＲＬｎにスキャン信号を提供するための複数個のスキャン駆動部を含む。
【0034】
発光駆動部ＥＤＣはタイミング制御部ＴＣから第２制御信号ＥＣＳを受信し、第２制御信号ＥＣＳに応答して複数個のスキャン信号を生成する。発光駆動部ＥＤＣは発光制御ラインＥＳＬ１～ＥＳＬｎに発光信号を提供する。
【0035】
データ駆動ＤＤＣは、タイミング制御部ＴＣから第３制御信号ＤＣＳ及び複数個の映像データＲＧＢを受信する。データ駆動部ＤＤＣはデジタル形態の映像データＲＧＢをアナログ形態の複数個のデータ信号（例えば、データ電圧）に変換する。データ駆動部ＤＤＣは第３制御信号ＤＣＳに応答してデータラインＤＬ１～ＤＬｍにデータ信号を提供する。
【0036】
電源提供部ＰＷＳは、タイミング制御ＴＣから提供された第４制御信号ＰＣＳに応答して画素ＰＸｉｊを駆動するための第１電源電圧ＶＤＤ、第２電源電圧ＶＳＳ、第３電源電圧ＶＲＥＦ、第４電源電圧ＶＩＮＴ１、第５電源電圧ＶＩＮＴ２、及び第６電源電圧ＶＣＯＭＰを生成する。
【0037】
電源提供部ＰＷＳは第１電源電圧ＶＤＤ、第２電源電圧ＶＳＳ、第３電源電圧ＶＲＥＦ、第４電源電圧ＶＩＮＴ１、第５電源電圧ＶＩＮＴ２、及び第６電源電圧ＶＣＯＭＰを表示パネルＤＰに提供する。第１電源電圧ＶＤＤ、第２電源電圧ＶＳＳ、第３電源電圧ＶＲＥＦ、第４電源電圧ＶＩＮＴ１、第５電源電圧ＶＩＮＴ２、及び第６電源電圧ＶＣＯＭＰは画素ＰＸｉｊに連結される電源ライン（以下、図２ａに示す）を介して画素ＰＸｉｊに提供される。
【0038】
タイミング制御部ＴＣは複数個の入力映像データＩＲＧＢ、複数個の同期信号Ｓｙｎｃ（例えば、垂直同期信号及び水平同期信号など）、データイネーブル信号ＤＥ、及びクロック信号などに基づいて、第１制御信号ＳＣＳ、第２制御信号ＥＣＳ、第３制御信号ＤＣＳ、及び第４制御信号ＰＣＳを生成する。
【0039】
第１制御信号ＳＣＳはスキャン駆動部ＳＤＣに提供され、第２制御信号ＥＣＳは発光駆動部ＥＤＣに提供される。第３制御信号ＤＣＳはデータ駆動部ＤＤＣに提供され、第４制御信号ＰＣＳは電源提供部ＰＷＳに提供される。
【0040】
タイミング制御部ＴＣは、表示パネルＤＰ内の画素ＰＸｉｊの配列に対応して入力映像データＩＲＧＢを再整列して映像データＲＧＢ（または、フレームデータ）を生成する。
【0041】
スキャン駆動部ＳＤＣ、発光駆動部ＥＤＣ、データ駆動部ＤＤＣ、電源提供部ＰＷＳ、及び／またはタイミング制御部ＴＣは表示パネルＤＰに直接形成されるか、別途の駆動チップの形態に提供されて表示パネルＤＰに連結される。また、スキャン駆動部ＳＤＣ、発光駆動部ＥＤＣ、データ駆動部ＤＤＣ、電源提供部ＰＷＳ、及びタイミング制御部ＴＣのうち少なくとも２つは一つの駆動チップとして形成されてもよい。例えば、データ駆動部ＤＤＣ及びタイミング制御部ＴＣは一つの駆動チップとして形成される。
【0042】
【0043】
【0044】
図２ａを参照すると、画素ＰＸｉｊは発光素子ＬＤと画素駆動部ＰＣとを含む。発光素子ＬＤは第１電源ラインＶＤＬと画素駆動部ＰＣとの間に接続される。発光素子ＬＤは画素駆動部ＰＣによって駆動されて光を生成する。
【0045】
発光素子ＬＤは、第１電極ＥＬ１（またはアノード）と、第２電極ＥＬ２（またはカソード）と、第１電極ＥＬ１と第２電極ＥＬ２との間の発光層（以下、図７に示し）とを含む。第１電極ＥＬ１に第１電源電圧ＶＤＤが印加され、第２電極ＥＬ２に第２電源電圧ＶＳＳが印加される。
【0046】
画素駆動部ＰＣは、複数個のｉ番目の第１、第２、第３、第４、及び第５スキャンラインＧＷＬｉ、ＧＣＬｉ、ＧＩＬｉ、ＧＢＬｉ、ＧＲＬｉ、ｊ番目のデータラインＤＬｊ（以下、データラインと称する）、ｉ番目の発光ラインＥＳＬｉ（以下、発光ラインと称する）、及び複数個の電源電圧ラインＶＤＬ、ＶＳＬ、ＶＩＬ１、ＶＩＬ２、ＶＲＬ、ＶＣＬに連結される。画素駆動部ＰＣは、第１乃至第８トランジスタＴ１～Ｔ８と、第１キャパシタＣ１と、第２キャパシタＣ２とを含む。
【0047】
以下、ｉ番目の第１、第２、第３、第４、及び第５スキャンラインＧＷＬｉ、ＧＣＬｉ、ＧＩＬｉ、ＧＢＬｉ、ＧＲＬｉはそれぞれ記入スキャンラインＧＷＬｉ、補償スキャンラインＧＣＬｉ、第１初期化スキャンラインＧＩＬｉ、第２初期化スキャンラインＧＢＬｉ、及びリセットスキャンラインＧＲＬｉと称する。
【0048】
以下、第１乃至第８トランジスタＴ１～Ｔ８はいずれもＮ型である場合を例に挙げて説明する。但し、本発明はこれに限らず、第１乃至第８トランジスタＴ１～Ｔ８のうち一部はＮ型トランジスタで、残りはＰ型トランジスタであってもよい。また、これに限らず、第１乃至第８トランジスタＴ１～Ｔ８はＰ型トランジスタであってもよい。
【0049】
第１乃至第８トランジスタＴ１～Ｔ８それぞれはソースと、ドレインと、ゲートとを含む。以下、図２ａ及び図２ｂにおいて、便宜上ソース及びドレインのうちいずれか一つは第１電極と称され、他の一つは第２電極と称される。
【0050】
第１トランジスタＴ１は第１ノードＮ１の電圧によってスイッチされる。第１トランジスタＴ１は第６トランジスタＴ６を介して発光素子ＬＤの第２電極ＥＬ２に接続される。第１トランジスタＴ１は第７トランジスタＴ７を介して第２電源ラインＶＳＬに接続される。
【0051】
第１トランジスタＴ１は、第１ノードＮ１に連結されるゲートと、第２ノードＮ２に連結される第１電極と、第３ノードＮ３に連結される第２電極とを含む。第１トランジスタＴ１は駆動トランジスタと定義される。
【0052】
第１トランジスタＴ１は、第１ノードＮ１の電圧によって、第１電源ラインＶＤＬから発光素子ＬＤを経由して第２電源ラインＶＳＬに流れる駆動電流ＩＬＤを制御する。このような動作のために、第１電源電圧ＶＤＤは第２電源電圧ＶＳＳに比べ高いレベルを有する電圧と設定される。
【0053】
第２トランジスタＴ２は、第１ノードＮ１とデータラインＤＬｊとの間に接続され、記入スキャン信号ＧＷによってスイッチされる。第２トランジスタＴ２は、記入スキャンラインＧＷＬｉに連結されるゲートと、データラインＤＬｊに連結される第１電極と、第１ノードＮ１に連結される第２電極とを含む。データラインＤＬｊはデータ信号ＤＡＴＡを受信する。
【0054】
第２トランジスタＴ２は、記入スキャンラインＧＷＬｉを介して提供さる記入スキャン信号ＧＷに応答して第１ノードＮ１にデータ信号ＤＡＴＡを提供する。第２トランジスタＴ２は記入スキャン信号ＧＷによってターンオンされてデータラインＤＬｊと第１ノードＮ１を電気的に連結する。第１ノードＮ１に伝達され、データ信号ＤＡＴＡはキャパシタＣ１に保存される。
【0055】
第３トランジスタＴ３は、第１ノードＮ１と基準電圧ラインＶＲＬとの間に接続される。第３トランジスタＴ３は、リセットスキャンラインＧＲＬｉに連結されるゲートと、基準電圧ラインＶＲＬに連結される第１電極と、第１ノードＮ１に連結される第２電極とを含む。
【0056】
基準電圧ラインＶＲＬは、基準電圧ＶＲＥＦを受信し、リセットスキャンラインＧＲＬｉはリセットスキャン信号ＧＲを受信する。第３トランジスタＴ３は、リセットスキャン信号ＧＲに応答してターンオンされ、第１ノードＮ１に基準電圧ＶＲＥＦを提供する。
【0057】
第４トランジスタＴ４は、第３ノードＮ３と第１初期化電圧ラインＶＩＬ１との間に接続される。第４トランジスタＴ４は、第１初期化スキャンラインＧＩＬｉに連結されるゲートと、第３ノードＮ３に連結される第１電源と、第１初期化電圧ラインＶＩＬ１に連結される第２電極とを含む。
【0058】
第１初期化スキャンラインＧＩＬｉは、第１初期化スキャン信号ＧＩを受信し、第１初期化電圧ラインＶＩＬ１は第１初期化電圧ＶＩＮＴ１を受信する。第４トランジスタＴ４は第１初期化スキャン信号ＧＩに応答してターンオンされ、第１初期化電圧ＶＩＮＴ１を第３ノードＮ３に提供する。
【0059】
第５トランジスタＴ５は補償電源ラインＶＣＬと第２ノードＮ２との間に接続される。第５トランジスタＴ５は、補償スキャンラインＧＣＬｉに連結されるゲートと、補償電圧ラインＶＣＬに連結される第１電極と、第２ノードＮ２に連結される第２電極とを含む。
【0060】
補償スキャンラインＣＧＬｉは、補償スキャン信号ＣＧを受信し、補償電圧ラインＶＣＬは補償電圧ＶＣＯＭＰを受信する。第５トランジスタＴ５は、補償スキャン信号ＧＣに応答してターンオンされ、補償電圧ＶＣＯＭＰを第２ノードＮ２に提供し、補償区間の間に第１トランジスタＴ１の閾値電圧が補償される。
【0061】
第６トランジスタＴ６は、第１トランジスタＴ１と発光素子ＬＤとの間に接続される。第６トランジスタＴ６は、発光ラインＥＳＬｉに連結されるゲートと、第４ノードＮ４に連結される第１電極と、第２ノードＮ２に連結される第２電極とを含む。
【0062】
発光ラインＥＳＬｉは発光信号ＥＭを受信する。第６トランジスタＴ６は、発光信号ＥＭに応答してターンオンされて発光素子ＬＤと第１トランジスタＴ１を電気的に連結する。
【0063】
第７トランジスタＴ７は、第２電源ラインＶＳＬと第３ノードＮ３との間に接続される。第７トランジスタＴ７は、発光ラインＥＳＬｉに連結されるゲートと、第３ノードＮ３に連結される第１電極と、第２電源ラインＶＳＬに連結される第２電極とを含む。
【0064】
第２電圧ラインＶＳＬは第２電源電圧ＶＳＳを受信する。第７トランジスタＴ７は、発光信号ＥＭに応答してターンオンされて、第１トランジスタＴ１と第２電源ラインＶＳＬを電気的に連結する。
【0065】
本発明の実施例において、第６トランジスタＴ６と第７トランジスタＴ７とは、同じ発光ラインＥＳＬｉに連結されて同じ発光信号ＥＭによってターンオンされるが、本発明の実施例はこれに限らない。例えば、第６トランジスタＴ６と第７トランジスタＴ７とは、互いに区別される他の信号によって独立にターンオンされてもよい。また、本発明の実施例による画素駆動部ＰＣにおいて、第６トランジスタＴ６と第７トランジスタＴ７のうちいずれか一つは省略されてもよい。
【0066】
第８トランジスタＴ８は、第２初期化電圧ラインＶＩＬ２と第４ノードＮ４との間に接続される。第８トランジスタＴ８は、第２初期化スキャンラインＧＢＬｉに連結されるゲートと、第２初期化電圧ノードＶＩＬ２に連結される第１電源と、第４ノードＮ４に連結される第２電極とを含む。
【0067】
第２初期化スキャンラインＧＢＬｉは第２初期化スキャン信号ＧＢを受信し、第２初期化電圧ラインＶＩＬ２は第２初期化電圧ＶＩＮＴ２を受信する。第８トランジスタＴ８は第２初期化スキャン信号ＧＢに応答してターンオンされ、発光素子ＬＤの第２電極ＥＬ２に連結される第４ノードＮ４に第２初期化電圧ＶＩＮＴ２を提供する。発光素子ＬＤの第２電極ＥＬ２は、第２初期化電圧ＶＩＮＴ２によって初期化される。
【0068】
本発明の実施例において、第５及び第８トランジスタＴ５、Ｔ８は、同じスキャン信号によってターンオンされて同じ電圧を提供される。例えば、第５及び第８トランジスタＴ５、Ｔ８は、同じ補償スキャン信号ＧＣによって同時にオン／オフされる。
【0069】
このような場合、補償スキャンラインＧＣＬｉと第２初期化スキャンラインＧＢＬｉは実質的に単一のスキャンラインとして提供される。よって、発光素子ＬＤのカソード初期化と第１トランジスタＴ１の閾値電圧補償が同じタイミングで行われる。
【0070】
また、本発明の実施例において、発光素子ＬＤの第２電極ＥＬ２の初期化と第１トランジスタＴ１の閾値電圧補償が同じ電源電圧で行われる。例えば、補償電圧ラインＶＣＬと第２初期化電圧ラインＶＩＬ２が実質的に単一の電源電圧ラインとして提供される。このような場合、一つの電源電圧で発光素子ＬＤの第２電極ＥＬ２の初期化と第１トランジスタＴ１の閾値電圧補償動作が行われるため、駆動部の設計が単純化される。
【0071】
第１キャパシタＣ１は、第１ノードＮ１と第２ノードＮ２との間に接続される。第１キャパシタＣ１は、第１ノードＮ１と第３ノードＮ３との間の電圧差に対応する電荷を保存する。第１キャパシタＣ１はストレージキャパシタと定義される。
【0072】
第１キャパシタＣ１は、第１ノードＮ１に連結される第１キャパシタ電極と、第３ノードＮ３に連結される第２キャパシタ電極とを含む。第２キャパシタ電極は、第１トランジスタＴ１と第２電源ラインＶＳＬとの間に接続される。第１キャパシタ電極は第１トランジスタＴ１のゲートに連結され、第２キャパシタ電極は第１トランジスタＴ１の第２電極に連結される。
【0073】
第２キャパシタＣ２は、第３ノードＮ３と第２電源ＶＳＬとの間に接続される。第２キャパシタＣ２は、第３ノードＮ３に連結される第３キャパシタ電極と、第２電源ラインＶＳＬに連結される第４キャパシタ電極とを含む。第２キャパシタＣ２は、第２電源電圧ＶＳＳと第２ノードＮ２との間の電圧差に対応する電荷を保存する。第２キャパシタＣ２はホールドキャパシタと定義される。
【0074】
第２キャパシタＣ２は、第１キャパシタＣ１に比べ高い保存容量を有する。よって、第２キャパシタＣ２は、第１ノードＮ１の電圧変化に対応して第３ノードＮ３の電圧変化を最小化する。
【0075】
発光素子ＬＤは第４ノードＮ４を介して画素駆動部ＰＣと連結される。発光素子ＬＤの第１電極ＥＬ１は第１電源ラインＶＤＬに連結され、発光素子ＬＤの第２電極ＥＬ２は第４ノードＮ４に連結される。発光素子ＬＤは第２電極ＥＬ２を介して画素駆動部ＰＣと連結される。
【0076】
発光素子ＬＤと画素駆動部ＰＣが連結される接続ノードは第４ノードＮ４であるが、第４ノードＮ４は第６トランジスタＴ６の第１電極と発光素子ＬＤの第２電極ＥＬ２との間の接続ノードに対応する。よって、第４ノードＮ４の電位は実質的に発光素子ＬＤの第２電極ＥＬ２の電位と対応する。
【0077】
発光素子ＬＤの第１電極ＥＬ１には静電圧である第１電源電圧ＶＤＤが印加され、発光素子ＬＤの第２電極ＥＬ２は第６トランジスタＴ６を介して第１トランジスタＴ１に連結される。このような連結構造によって、第１乃至第８トランジスタＴ１～Ｔ８がＮ型トランジスタである本実施例において、駆動トランジスタである第１トランジスタＴ１のソースに対応する第３ノードＮ３の電位は発光素子ＬＤの特性によって直接的な影響を受けない。
【0078】
このような場合、発光素子ＬＤの劣化が発生しても、画素駆動部ＰＣを構成するトランジスタに及ぼす影響が減少する。特に、発光素子ＬＤの劣化による、駆動トランジスタのゲート－ソース電圧Ｖｇｓに及ぼす影響が減少する。つまり、発光素子ＬＤが劣化しても駆動電流の変化量が減少するため、使用時間の増加による表示パネルＤＰの残像不良が減少されて画素ＰＸｉｊの寿命が向上される。
【0079】
図２ｂを参照すると、画素ＰＸｉｊは２つのトランジスタＴ１、Ｔ２及び一つのキャパシタＣ１を含む画素駆動部ＰＣ－１を含んでもよい。画素駆動部ＰＣ－１は発光素子ＬＤ、記入スキャンラインＧＷＬｉ、データラインＤＬｊ、及び第２電源ラインＶＳＬに連結される。図２ｂに示した画素駆動部ＰＣ－１は、図２ａに示した画素駆動部ＰＣにおいて第３乃至第８トランジスタＴ３～Ｔ８と第２キャパシタＣ２が省略された構造を有する。
【0080】
第１トランジスタＴ１は、第１ノードＮ１に連結されるゲートと、第２ノードＮ２に連結される第１電極と、第３ノードＮ３に連結される第２電極とを含む。第１トランジスタＴ１は第２ノードＮ２を介して発光素子ＬＤに連結され、第３ノードＮ３を介して第２電源ラインＶＳＬに連結される。第１トランジスタＴ１は駆動トランジスタと定義される。
【0081】
第２トランジスタＴ２は、記入スキャンラインＧＷＬｉを介して記入スキャン信号ＧＷを受信するゲートと、データラインＤＬｊに連結される第１電極と、第１ノードＮ１に連結される第２電極とを含む。第２トランジスタＴ２は、記入スキャンラインＧＷＬｉを介して伝達される記入スキャン信号ＧＷに応答して第１ノードＮ１にデータ信号ＤＡＴＡを提供する。
【0082】
キャパシタＣ１は、第１ノードＮ１に連結される第１キャパシタ電極と、第３ノードＮ３に連結される第２キャパシタ電極を含む。キャパシタＣ１は第１ノードＮ１に伝達されるデータ信号ＤＡＴＡを保存する。
【0083】
発光素子ＬＤの第１電極ＥＬ１は第１電源ラインＶＤＬと連結され、第２電極ＥＬ２は第２ノードＮ２を介して画素駆動部ＰＣ－１と連結される。第２電極ＥＬ２は第１トランジスタＴ１に連結される。発光素子ＬＤは画素駆動部ＰＣ－１の第１トランジスタＴ１に流れる電流量に対応して発光する。
【0084】
【0085】
図３は、本発明の一実施例による表示パネルの平面構成を概略的に示す図である。
【0086】
図３には表示パネルＤＰの一部構成（例えば、配線）が省略されて示されている。
【0087】
図３を参照すると、表示パネルＤＰは第１方向ＤＲ１より第２方向ＤＲ２の方により長く延長される。第１方向ＤＲ１と第２方向ＤＲ２は互いに交差する方向と定義される。以下、第３方向ＤＲ３は、第１及び第２方向ＤＲ１、ＤＲ２によって定義される平面と交差する方向であると定義される。本明細書において、「平面上にて見たとき」とは、第３方向ＤＲ３から眺めた状態と定義される。
【0088】
表示パネルＤＰは、表示領域ＤＡと、表示領域ＤＡ周辺の非表示領域ＮＤＡとを含む。表示領域ＤＡは複数の発光部ＥＰを含む。発光部ＥＰは画素ＰＸｉｊによってそれぞれ発光する領域である。詳しくは、発光部ＥＰのそれぞれは後述する発光開口部ＯＰ－ＰＤＬの領域に対応する。非表示領域ＮＤＡは表示領域ＤＡに隣接して配置される。本実施例において、非表示領域ＮＤＡは表示領域ＤＡを囲む。
【0089】
本実施例において、スキャン駆動部ＳＤＣ、発光駆動部ＥＤＣ、及びデータ駆動部ＤＤＣは表示パネルＤＰに実装される。例示的に、スキャン駆動部ＳＤＣ及び発光駆動部ＥＤＣは表示領域ＤＡに配置され、データ駆動部ＤＤＣは非表示領域ＮＤＡに配置される。平面上にて見たとき、データ駆動部ＤＤＣは、表示パネルＤＰに下側から隣接した非表示領域ＮＤＡに配置される。
【0090】
スキャン駆動部ＳＤＣ及び発光駆動部ＥＤＣは、表示領域ＤＡに配置される発光部ＥＰのうちの一部の発光部ＥＰと平面上で重畳しうる。例示的に、スキャン駆動部ＳＤＣと発光駆動部ＥＤＣとは、第１方向ＤＲ１の互いに逆側にて、表示領域ＤＡの両縁に隣接する発光部ＥＰと重畳しうる。
【0091】
表示領域ＤＡの両縁に隣接した発光部ＥＰの下方(ベース層ＢＳの側)に、上述した画素駆動部ＥＰが配置されない。よって、表示領域ＤＡの両縁に隣接した発光部ＥＰの下方に、スキャン駆動部ＳＤＣ、及び、発光駆動部ＥＤＣを形成する回路が配置される。このような構成は、後ほど詳細に説明する。
【0092】
スキャン駆動部ＳＤＣ及び発光駆動部ＥＤＣが非表示領域ＮＤＡに配置される場合は、非表示領域ＮＤＡが拡張されうる。しかし、本発明の実施例において、スキャン駆動部ＳＤＣ及び発光駆動部ＥＤＣが非表示領域ＮＤＡに配置されずに、表示領域ＤＡに配置されることで、非表示領域ＮＤＡの面積が減少しうる。
【0093】
【0094】
図４を参照すると、表示パネルＤＰは、複数個の発光ユニットＵＴと、隔壁導電層ＷＣＬと、複数個の発光接続部ＣＥ１、ＣＥ２、ＣＥ３とを含みうる。例示的に、図４には２行及び２列で配列される発光ユニットＵＴが示されている。行は第１方向ＤＲ１に対応し、列は第２方向ＤＲ２に対応しうる。
【0095】
発光ユニットＵＴは、第１方向ＤＲ１及び第２方向ＤＲ２に配列されうる。発光ユニットＵＴのそれぞれは、第１発光部ＥＰ１と、第２発光部ＥＰ２と、第３発光部ＥＰ３とを含む。
【0096】
第１発光部ＥＰ１、第２発光部ＥＰ２、及び第３発光部ＥＰ３は、互いに異なる色の光を発光しうる。例えば、第１発光部ＥＰ１は赤色光を生成し、第２発光部ＥＰ２は緑色光を生成し、第３発光部ＥＰ３は青色光を発光しうる。
【0097】
発光ユニットＵＴのそれぞれにおいて、第１発光部ＥＰ１及び第２発光部ＥＰ２は、第２方向ＤＲ２に配列されうる。発光ユニットＵＴそれぞれにおいて、第３発光部ＥＰ３は、第１及び第２発光部ＥＰ１、ＥＰ２と交互に、第１方向ＤＲ１に配列されうる。
【0098】
第３発光部ＥＰ３のそれぞれは、第２方向ＤＲ２で互いに離隔される、第３－１サブ発光部ＥＰ３１と、第３－２サブ発光部ＥＰ３２とを含みうる。但し、これは例示的な図示であって、第３発光部ＥＰ３は、第１発光部ＥＰ１及び第２発光部ＥＰ２のように、一体の形状を有する一つのパターンに形成されてもよい。
【0099】
第１、第２、及び第３発光部ＥＰ１、ＥＰ２、ＥＰ３のそれぞれは、後述する画素開口部ＯＰ－ＰＤＬ（図７を参照）に対応する部分である。つまり、発光部ＥＰ１、ＥＰ２、ＥＰ３のそれぞれは、光が表示される平面上の領域と定義される。
【0100】
第１、第２、及び第３発光部ＥＰ１、ＥＰ２、ＥＰ３のそれぞれは、平面上にて見たとき、画素開口部ＯＰ－ＰＤＬ（図７を参照）に重畳する領域と定義されうる。第１、第２、及び第３発光部ＥＰ１、ＥＰ２、ＥＰ３のそれぞれは、図７に示した第１電極ＥＬ１、発光層ＥＭＬ、及び第２電極ＥＬ２が重畳する平面上の領域と定義されうる。
【0101】
第１発光部ＥＰ１は第１発光素子ＬＤ１によって構成され、第２発光部ＥＰ２は第２発光素子ＬＤ２によって構成され、第３発光部ＥＰ３は第３発光素子ＬＤ３によって構成されうる。よって、第１、第２、及び第３発光部ＥＰ１、ＥＰ２、ＥＰ３の配列状態は、実質的に第１、第２、及び第３発光素子ＬＤ１、ＬＤ２、ＬＤ３の平面上の配列状態に対応する。第１、第２、及び第３発光素子ＬＤ１、ＬＤ２、ＬＤ３のそれぞれは、図２ａに示した発光素子ＬＤに対応しうる。
【0102】
発光ユニットＵＴのそれぞれは、第１発光素子ＬＤ１と、第２発光素子ＬＤ２と、第３発光素子ＬＤ３とを含むものと解釈されることもありうる。第１、第２、及び第３発光素子ＬＤ１、ＬＤ２、ＬＤ３のそれぞれは実質的に同じ構成を有しうる。
【0103】
平面上にて見たとき、第１、第２、及び第３発光部ＥＰ１、ＥＰ２、ＥＰ３は、隔壁導電層ＷＣＬによって区画された複数個の領域内に配置されうる。隔壁導電層ＷＣＬは、第１、第２、及び第３発光素子ＬＤ１、ＬＤ２、ＬＤ３を囲むように形成されうる。
【0104】
隔壁導電層ＷＣＬは導電物質を含む。例えば、隔壁導電層ＷＣＬは複数個の層に積層される金属層を含む。隔壁導電層ＷＣＬの断面構造は図７で詳細に後述する。
【0105】
隔壁導電層ＷＣＬには隔壁開口部ＷＯＰが画定・形成(定義)される。平面上にて見たとき、隔壁開口部ＷＯＰは、第１、第２、及び第３発光部ＥＰ１、ＥＰ２、ＥＰ３の間に画定・形成(定義)されうる。平面上にて見たとき、隔壁開口部ＷＯＰは、第１方向ＤＲ１及び第２方向ＤＲ２に延長されうる。
【0106】
隔壁開口部ＷＯＰは、第１及び第２発光部ＥＰ１、ＥＰ２の間に定義されて第１方向ＤＲ１に延長される。隔壁開口部ＷＯＰは、第１及び第３発光部ＥＰ１、ＥＰ３の間と、第２及び第３発光部ＥＰ２、ＥＰ３の間に定義されて第２方向ＤＲ２に延長される。第１方向ＤＲ１に延長する隔壁開口部ＷＯＰと、第２方向ＤＲ２に延長する隔壁開口部ＷＯＰとは、一体に画定・形成(定義)される。
【0107】
隔壁開口部ＷＯＰによって隔壁導電層ＷＣＬは、複数個に分離されうる。隔壁導電層ＷＣＬは、隔壁開口部ＷＯＰによって分離される、複数個の第１隔壁導電層ＷＣＬ１と、複数個の第２隔壁導電層ＷＣＬ２と、複数個の第３隔壁導電層ＷＣＬ３とを含む。
【0108】
平面上にて見たとき、第１隔壁導電層ＷＣＬ１は、第１発光部ＥＰ１にそれぞれ隣接して第１発光部ＥＰ１をそれぞれ囲む。例示的に、第１発光部ＥＰ１は四角形状を有し、第１隔壁導電層ＷＣＬ１は、四角形の閉ループ状を有して、第１発光部ＥＰ１をそれぞれ囲む。しかし、第１発光部ＥＰ１及び第１隔壁導電層ＷＣＬ１の形状は、これに限らない。
【0109】
第１発光部ＥＰ１は、第１隔壁導電層ＷＣＬ１の第１内側面ＩＳ１とそれぞれ離隔されて配置される。第１隔壁導電層ＷＣＬ１の第１内側面ＩＳ１によって、第１発光部ＥＰ１が配置される空間が画定・形成(定義)される。
【0110】
平面上にて見たとき、第２隔壁導電層ＷＣＬ２は、第２発光部ＥＰ２にそれぞれ隣接して第２発光部ＥＰ２をそれぞれ囲みうる。例示的に、第２発光部ＥＰ２は四角形状を有し、第２隔壁導電層ＷＣＬ２は、四角形の閉ループ状を有して第２発光部ＥＰ２をそれぞれ囲みうる。しかし、第２発光部ＥＰ２及び第２隔壁導電層ＷＣＬ２の形状はこれに限らない。
【0111】
第２発光部ＥＰ２は、第２隔壁導電層ＷＣＬ２の第２内側面ＩＳ２とそれぞれ離隔されて配置されうる。第２隔壁導電層ＷＣＬ２の第２内側面ＩＳ２によって、第２発光部ＥＰ２が配置される空間が画定・形成(定義)されうる。
【0112】
平面上にて見たとき、第３隔壁導電層ＷＣＬ３は第３発光部ＥＰ３にそれぞれ隣接して第３発光部ＥＰ３をそれぞれ囲みうる。例示的に、第３発光部ＥＰ３は四角形状を有し、第３隔壁導電層ＷＣＬ３は四角形の閉ループ状を有して、第３発光部ＥＰ３をそれぞれ囲みうる。しかし、第３発光部ＥＰ３及び第３隔壁導電層ＷＣＬ３の形状はこれに限らない。
【0113】
第３発光部ＥＰ３は、第３隔壁導電層ＷＣＬ３の第３内側面ＩＳ３とそれぞれ離隔されて配置されうる。第３隔壁導電層ＷＣＬ３の第３内側面ＩＳ３によって、第３発光部ＥＰ３が配置される空間が画定・形成(定義)されうる。
【0114】
第１、第２、第３発光部ＥＰ１、ＥＰ２、ＥＰ３を構成する第１、第２、及び第３発光素子ＬＤ１、ＬＤ２、ＬＤ３は、第１、第２、及び第３隔壁導電層ＷＣＬ１、ＷＣＬ２、ＷＣＬ３に電気的に接続しうる。このような構成は、後ほど詳細に説明する。
【0115】
隔壁開口部ＷＯＰによって、第１、第２、及び第３隔壁導電層ＷＣＬ１、ＷＣＬ２、ＷＣＬ３が電気的に分離されうる。隔壁開口部ＷＯＰによって、第１、第２、及び第３隔壁導電層ＷＣＬ１、ＷＣＬ２、ＷＣＬ３が電気的に分離されるため、第１、第２、及び第３発光素子ＬＤ１、ＬＤ２、ＬＤ３も、隔壁開口部ＷＯＰによって電気的に分離されうる。
【0116】
発光接続部ＣＥ１、ＣＥ２、ＣＥ３は、隔壁導電層ＷＣＬに重畳するように配置されうる。発光接続部ＣＥ１、ＣＥ２、ＣＥ３は、第１、第２、及び第３発光素子ＬＤ１、ＬＤ２、ＬＤ３をトランジスタにそれぞれ連結する隔壁導電層ＷＣＬの部分と定義されうる。このような構成は図７で後ほど詳細に説明されうる。
【0117】
発光接続部ＣＥ１、ＣＥ２、ＣＥ３は、複数個の第１発光接続部ＣＥ１と、複数個の第２発光接続部ＣＥ２と、複数個の第３発光接続部ＣＥ３とを含みうる。第１発光接続部ＣＥ１は、第１隔壁導電層ＷＣＬ１にそれぞれ重畳するように配置されうる。第２発光接続部ＣＥ２は、第２隔壁導電層ＷＣＬ２にそれぞれ重畳するように配置されうる。第３発光接続部ＣＥ３は、第３隔壁導電層ＷＣＬ３にそれぞれ重畳するように配置されうる。
【0118】
発光ユニットＵＴのそれぞれにおいて、第１発光接続部ＣＥ１は第１発光接続部ＷＣＬ１の部分と定義されうる。発光ユニットＵＴそれぞれにおいて、第２発光接続部ＣＥ２は第２発光接続部ＷＣＬ２の部分と定義されうる。発光ユニットＵＴそれぞれにおいて、第３発光接続部ＣＥ３は第３発光接続部ＷＣＬ３の部分と定義されうる。
【0119】
平面上にて見たとき、第１、第２、及び第３発光接続部ＣＥ１、ＣＥ２、ＣＥ３は、第１、第２、第３隔壁導電層ＷＣＬ１、ＷＣＬ２、ＷＣＬ３の下側にそれぞれ隣接して配置されうる。しかし、これは例示的な図示であって、第１、第２、及び第３発光接続部ＣＥ１、ＣＥ２、ＣＥ３は、第１、第２、第３隔壁導電層ＷＣＬ１、ＷＣＬ２、ＷＣＬ３の多様な部分にそれぞれ重畳するように配置されてもよい。
【0120】
【0121】
図５を参照すると、第１発光素子ＬＤ１は第２－１電極ＥＬ２－１を含み、第２発光素子ＬＤ２は第２－２電極ＥＬ２－２を含み、第３発光素子ＬＤ２は第２－３電極ＥＬ２－３を含む。第２－１電極ＥＬ２－１、第２－２電極ＥＬ２－２、第２－３電極ＥＬ２－３それぞれは図２ａに示した第２電極ＥＬ２（またはカソード）に対応する。
【0122】
平面上にて見たとき、第２－１電極ＥＬ２－１は、第１発光部ＥＰ１よりも大きい面積を有し、第１隔壁導電層ＷＣＬ１に向かって延長されうる。平面上にて見たとき、第１隔壁導電層ＷＣＬ１は第２－１電極ＥＬ２－１を囲みうる。第２－１電極ＥＬ２－１は第１隔壁導電層ＷＣＬ１の第１内側面ＩＳ１に接触しうる。
【0123】
第２－１電極ＥＬ２－１が第１隔壁導電層ＷＣＬ１に接触するため、第２－１電極ＥＬ２－１が第１隔壁導電層ＷＣＬ１に電気的に接続しうる。よって、第１発光素子ＬＤ１が第２－１電極ＥＬ２－１によって第１隔壁導電層ＷＣＬ１に電気的に接続しうる。
【0124】
平面上にて見たとき、第２－２電極ＥＬ２－２は、第２発光部ＥＰ２より大きい面積を有し、第２隔壁導電層ＷＣＬ２に向かって延長されうる。平面上にて見たとき、第２隔壁導電層ＷＣＬ２は第２－２電極ＥＬ２－２を囲みうる。第２－２電極ＥＬ２－２は第２隔壁導電層ＷＣＬ２の第２内側面ＩＳ２に接触しうる。
【0125】
第２－２電極ＥＬ２－２が第２隔壁導電層ＷＣＬ２に接触するため、第２－２電極ＥＬ２－２が第２隔壁導電層ＷＣＬ２に電気的に接続しうる。よって、第２発光素子ＬＤ２が第２－２電極ＥＬ２－２によって第２隔壁導電層ＷＣＬ２に電気的に接続しうる。
【0126】
平面上にて見たとき、第２－３電極ＥＬ２－３は第３発光部ＥＰ３より大きい面積を有し、第３隔壁導電層ＷＣＬ３に向かって延長されうる。平面上にて見たとき、第３隔壁導電層ＷＣＬ３は第２－３電極ＥＬ２－３を囲む。第２－３電極ＥＬ２－３は第３隔壁導電層ＷＣＬ３の第３内側面ＩＳ３に接触しうる。
【0127】
第２－３電極ＥＬ２－３が第３隔壁導電層ＷＣＬ３に接触するため、第２－３電極ＥＬ２－３が第３隔壁導電層ＷＣＬ３に電気的に接続しうる。よって、第３発光素子ＬＤ３が、第２－３電極ＥＬ２－３によって第３隔壁導電層ＷＣＬ３に電気的に接続しうる。
【0128】
表示パネルＤＰは複数個の画素駆動部ＰＣ１、ＰＣ２、ＰＣ３を含む。画素駆動部ＰＣ１、ＰＣ２、ＰＣ３のそれぞれは実質的に図２ａに示した画素駆動部ＰＣと同じ構成を有しうる。画素駆動部ＰＣ１、ＰＣ２、ＰＣ３は第１、第２、第３発光部ＥＰ１、ＥＰ２、ＥＰ３より下に配置されうる。
【0129】
例示的に、図５において、画素駆動部ＰＣ１、ＰＣ２、ＰＣ３は点線で区分されて示されている。画素駆動部ＰＣ１、ＰＣ２、ＰＣ３のそれぞれは、図２ａに示した画素駆動部ＰＣに対応しうる。点線で区分された画素駆動部ＰＣ１、ＰＣ２、ＰＣ３のそれぞれの領域に、図２ａに示したトランジスタＴ１～Ｔ８及びキャパシタＣ１、Ｃ２が配置されうる。
【0130】
画素駆動部ＰＣ１、ＰＣ２、ＰＣ３は、第１画素駆動部ＰＣ１と、第２画素駆動部ＰＣ２と、第３画素駆動部ＰＣ３とを含む。第１画素駆動部ＰＣ１は第１発光素子ＬＤ１に連結され、第２画素駆動部ＰＣ２は第２発光素子ＬＤ２に連結され、第３画素駆動部ＰＣ３は第３発光素子ＬＤ３に連結されうる。
【0131】
表示パネルＤＰは、複数個の駆動接続部ＣＤ１、ＣＤ２、ＣＤ３と、複数個の延長配線ＥＸＬ１、ＥＸＬ２、ＥＸＬ３とを含む。延長配線ＥＸＬ１、ＥＸＬ２、ＥＸＬ３は、駆動接続部ＣＤ１、ＣＤ２、ＣＤ３からそれぞれ延長されて形成されうる。
【0132】
駆動接続部ＣＤ１、ＣＤ２、ＣＤ３は、第１駆動接続部ＣＤ１と、第２駆動接続部ＣＤ２と、第３駆動接続部ＣＤ３とを含みうる。第１駆動接続部ＣＤ１は第１画素駆動部ＰＣ１に連結される。第２駆動接続部ＣＤ２は第２画素駆動部ＰＣ２に連結される。第３駆動接続部ＣＤ３は第３画素駆動部ＰＣ３に連結されうる。
【0133】
第１、第２、及び第３駆動接続部ＣＤ１、ＣＤ２、ＣＤ３のそれぞれは、実質的に図２ａに示した第６トランジスタＴ６のドレイン電極によって形成されうる。つまり、第１、第２、及び第３駆動接続部ＣＤ１、ＣＤ２、ＣＤ３は、第１、第２、第３画素駆動部ＰＣ１、ＰＣ２、ＰＣ３の第６トランジスタＴ６にそれぞれ接続しうる。第１、第２、及び第３駆動接続部ＣＤ１、ＣＤ２、ＣＤ３それぞれは、実質的に図２ａに示した第４ノードＮ４に対応しうる。
【0134】
第１、第２、及び第３駆動接続部ＣＤ１、ＣＤ２、ＣＤ３は、第１方向ＤＲ１に配列されうる。第１、第２、及び第３駆動接続部ＣＤ１、ＣＤ２、ＣＤ３は、第２方向ＤＲ２に対する発光ユニットＵＴの中心部に配置されて第１方向Ｄ１に配列されうる。例示的に、第１及び第２駆動接続部ＣＤ１、ＣＤ２は、第１及び第２隔壁導電層ＷＣＬ１、ＷＣＬ２の間に配置されうる。第３駆動接続部ＣＤ３は、第３－１発光部ＥＰ３１と第３－２サブ発光部ＥＰ３２との間に配置されうる。
【0135】
延長配線ＥＸＬ１、ＥＸＬ２、ＥＸＬ３は、第１延長配線ＥＸＬ１と、第２延長配線ＥＸＬ２と、第３延長配線ＥＸＬ３とを含む。第１延長配線ＥＸＬ１は、第１駆動接続部ＣＤ１から延長されて第１発光接続部ＣＥ１に連結されうる。第２延長配線ＥＸＬ２は、第２駆動接続部ＣＤ２から延長されて第２発光接続部ＣＥ２に連結されうる。第３延長配線ＥＸＬ３は、第３駆動接続部ＣＤ３から延長されて第３発光接続部ＣＥ３に連結されうる。
【0136】
第１画素駆動部ＰＣ１は、第１駆動接続部ＣＤ１、第１延長配線ＥＸＬ１、及び第１発光接続部ＣＥ１を介して発光素子ＬＤ１に電気的に連結されうる。例えば、第１画素駆動部ＰＣ１は第１駆動接続部ＣＤ１に連結され、第１駆動接続部ＣＤ１から延長された第１延長配線ＥＸＬ１は第１発光接続部ＣＥ１に連結され、第１発光接続部ＣＥ１は第１隔壁導電層ＷＣＬ１に連結され、第１隔壁導電層ＷＣＬ１は第２－１電極ＥＬ２－１に連結されうる。よって、第１画素駆動部ＰＣ１は、第１発光素子ＬＤ１の第２－１電極ＥＬ２－１に電気的に連結されうる。
【0137】
第２画素駆動部ＰＣ２は、第２駆動接続部ＣＤ２、第２延長配線ＥＸＬ２、及び第２発光接続部ＣＥ２を介して第２発光素子ＬＤ２に電気的に連結されうる。例えば、第２画素駆動部ＰＣ２は第２駆動接続部ＣＤ２に連結され、第２駆動接続部ＣＤ２から延長された第２延長配線ＥＸＬ２は第２発光接続部ＣＥ２に連結され、第２発光接続部ＣＥ２は第２隔壁導電層ＷＣＬ２に連結され、第２隔壁導電層ＷＣＬ２は第２－２電極ＥＬ２－２に連結されうる。よって、第２画素駆動部ＰＣ２は第２発光素子ＬＤ２の第２－２電極ＥＬ２－２に電気的に連結されうる。
【0138】
第３画素駆動部ＰＣ３は、第２駆動接続部ＣＤ３を介して第３発光素子ＬＤ３に電気的に連結されうる。例えば、第３画素駆動部ＰＣ３は第３駆動接続部ＣＤ３に連結され、第３駆動接続部ＣＤ３から延長された第３延長配線ＥＸＬ３は第３発光接続部ＣＥ３に連結され、第３発光接続部ＣＥ３は第３隔壁導電層ＷＣＬ３に連結され、第３隔壁導電層ＷＣＬ３は第２－３電極ＥＬ２－３に連結されうる。よって、第３画素駆動部ＰＣ３は第３発光素子ＬＤ３の第２－３電極ＥＬ２－３に電気的に連結されうる。
【0139】
発光ユニットＵＴは、第１方向ＤＲ１に第１幅Ｗ１を有しうる。発光ユニットＵＴに連結される第１、第２、第３画素駆動部ＰＣ１、ＰＣ２、ＰＣ３は、駆動ユニットＤＴと定義される。駆動ユニットＤＴは第１方向ＤＲ１に第１幅Ｗ１より小さい第２幅Ｗ２を有しうる。
【0140】
駆動ユニットＤＴ及び発光ユニットＵＴは、表示パネルＤＰに複数個で提供されうる。このような場合、駆動ユニットＤTが発光ユニットより小さい幅を有するため、複数個の駆動ユニットＤＴが配置されるための面積は複数個の発光ユニットＵＴが配置されるための面積より小さいのでありうる。
【0141】
図３に示したスキャン駆動部ＳＤＣ及び発光駆動部ＥＤＣは、駆動ユニットＤＴと同じ層に配置されうる。駆動ユニットＤＴが発光ユニットＵＴよりも小さい幅を有するため、複数個の駆動ユニットＤＴは表示領域ＤＡの両側に配置されないのでありうる。よって、表示領域ＤＡにおける駆動ユニットＤＴが配置されるための面積が縮小されるため、駆動ユニットＤＴが配置されない表示領域ＤＡの両縁部に、図３に示したようにスキャン駆動部ＳＤＣ及び発光駆動部ＥＤＣが配置されうる。
【0142】
【0143】
図６を参照すると、第１電極ＥＬ１は、図２ａに示した第１電極ＥＬ１（またはアノード）に対応しうる。第１電極ＥＬ１は、第１、第２、及び第３発光素子ＬＤ１、ＬＤ２、ＬＤ３のアノードでありうる。第１電極ＥＬ１は、第１、第２、及び第３発光素子ＬＤ１、ＬＤ２、ＬＤ３に共通に提供されうる。
【0144】
平面上にて見たとき、第１電極ＥＬ１は、第１、第２、及び第３発光部ＥＰ１、ＥＰ２、ＥＰ３に重畳しうる。平面上にて見たとき、第１電極ＥＬ１は第１、第２、及び第３発光接続部ＣＥ１、ＣＥ２、ＣＥ３に重畳しないのでありうる。
【0145】
第１電極ＥＬ１は、第１、第２、及び第３発光接続部ＣＥ１、ＣＥ２、ＣＥ３に重畳する第１電極ＥＬ１の所定部分が除去されることで、第１、第２、及び第３発光接続部ＣＥ１、ＣＥ２、ＣＥ３に重畳する開口部ＯＰ－ＥＬ１が画定・形成(定義)されうる。第１電極ＥＬ１は、隔壁導電層ＷＣＬの部分を露出するために部分的に開口される。つまり、隔壁導電層ＷＣＬの部分に重畳する第１電極ＥＬ１の部分に、開口部ＯＰ－ＥＬ１が画定・形成(定義)されうる。
【0146】
第１電極ＥＬ１は、第１、第２、及び第３発光部ＥＰ１、ＥＰ２、ＥＰ２に重畳する部分に区分され、第１、第２、及び第３発光部ＥＰ１、ＥＰ２、ＥＰ２に重畳する複数個の第１電極ＥＬ１と定義されうる。第１、第２、及び第３発光素子ＬＤ１、ＬＤ２、ＬＤ３の第１電極ＥＬ１は、互いに連結されて一体に形成されうる。
【0147】
【0148】
図７を参照すると、表示パネルＤＰは、ベース層ＢＳと、駆動素子層ＤＤＬと、発光素子層ＬＤＬと、薄膜封止層ＴＦＥと、カバー絶縁層Ｃ－ＩＬとを含みうる。
【0149】
ベース層ＢＳは、画素駆動部ＰＣが配置されるベース面を提供する部材でありうる。ベース層ＢＳは、リジッド（ｒｉｇｉｄ）基板であるか、曲げ（ｂｅｎｄｉｎｇ）、折りたたみ（ｆｏｌｄｉｎｇ）、または巻き（ｒｏｌｌｉｎｇ）などが可能なフレキシブル（ｆｌｅｘｉｂｌｅ）基板でありうる。ベース層ＢＳは、ガラス基板、金属基板、または高分子基板などでありうる。
【0150】
駆動素子層ＤＤＬは、ベース層ＢＳの上に順次に積層される第１乃至第７絶縁層１０～７０と、画素駆動部ＰＣとを含みうる。画素駆動部ＰＣは、図２ａに示した画素駆動部ＰＣに対応しうる。また、画素駆動部ＰＣは図５に示した第１、第２、第３画素駆動部ＰＣ１、ＰＣ２、ＰＣ３のそれぞれに対応しうる。図５に示したＩ－Ｉ’線の断面図によって、図７に示した画素駆動部ＰＣは図５に示した第１画素駆動部ＰＣ１でありうる。
【0151】
ベース層ＢＳの上に、画素駆動部ＰＣのトランジスタＴＲ及び第１及び第２キャパシタＣ１、Ｃ２が配置されうる。トランジスタＴＲは図２ａに示した第６トランジスタＴ６である。トランジスタＴＲは、図２ａに示した第４ノードＮ４に連結される接続トランジスタと定義されうる。また、トランジスタＴＲは第１画素駆動部ＰＣの第６トランジスタＴ６でありうる。
【0152】
図示していないが、画素駆動部ＰＣの他のトランジスタもベース層ＢＳの上に配置され、実質的に図７に示したトランジスタＴＲと同じ構成を有する。
【0153】
ベース層ＢＳの上に第１絶縁層１０が配置されうる。第１絶縁層１０の上に下部導電層ＢＣＬが配置されうる。下部導電層ＢＣＬの上に第２絶縁層２０が配置されうる。第２絶縁層２０は、下部導電層ＢＣＬを覆うように第１絶縁層１０の上に配置されうる。
【0154】
下部導電層ＢＣＬは、ベース層ＢＳの分極現象による電気ポテンシャルがトランジスタＴＲに影響を及ぼすことを遮断しうる。下部導電層ＢＣＬはベース層ＢＳの下部でトランジスタＴＲに入射する光を遮断しうる。そのために下部導電層ＢＣＬは反射型金属を含みうる。
【0155】
図示していないが、下部導電層ＢＣＬはソース電極パターンＳＤＰ１に連結されうる。しかし、これに限らず、下部導電層ＢＣＬはトランジスタＴＲのゲート電極Ｇに連結されてもよい。また、下部導電層ＢＣＬは他の導電パターンから孤立した（ｉｓｏｌａｔｅｄ）形態で備えられてもよい。下部導電層ＢＣＬは静電圧を印加されうる。
【0156】
第２絶縁層２０の上にはトランジスタＴＲが配置されうる。トランジスタＴＲは半導体パターンＳＰとゲート電極Ｇとを含む。半導体パターンＳＰは第２絶縁層２０の上に配置されうる。
【0157】
半導体パターンＳＰは酸化物半導体を含む。例えば、酸化物半導体は、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）、インジウムガリウム亜鉛酸化物（ＩＧＺＯ）、亜鉛酸化物（ＺｎＯ）、またはインジウム酸化物（Ｉｎ２Ｏ３）などの透明導電性酸化物（ｔｒａｎｓｐａｒｅｎｔ ｃｏｎｄｕｃｔｉｖｅ ｏｘｉｄｅ、ＴＣＯ）を含みうる。しかし、これに限らず、半導体パターンは非晶質シリコン、低温多結晶シリコン、または多結晶シリコンを含んでもよい。
【0158】
半導体パターンＳＰは、伝導性の程度によって区分されるソース領域Ｓと、ドレイン領域Ｄと、チャネル領域Ａとを含みうる。チャネル領域Ａは平面上においてゲート電極Ｇと重畳する半導体パターンＳＰの部分でありうる。ソース領域Ｓ及びドレイン領域Ｄはチャネル領域Ａを間に挟んで互いに離隔される半導体パターンＳＰの部分でありうる。
【0159】
ソース領域Ｓとドレイン領域Ｄはチャネル領域Ａに比べ相対的に高い伝導性を有しうる。ソース領域ＳはトランジスタＴＲのソース電極に対応し、ドレイン領域ＤはトランジスタＴＲのドレイン電極に対応しうる。
【0160】
半導体パターンＳＰの上に第３絶縁層３０が配置されうる。第３絶縁層３０は半導体パターンＳＰを覆うように第２絶縁層２０の上に配置されうる。
【0161】
第３絶縁層３０上にトランジスタＴＲのゲート電極Ｇが配置されうる。ゲート電極Ｇは半導体パターンＳＰの上に配置されてチャネル領域Ａに重畳しうる。トランジスタＴＲのゲート電極ＧはトランジスタＴＲのゲートとして機能しうる。
【0162】
ゲート電極Ｇの上に第４絶縁層４０が配置されうる。第４絶縁層４０はゲート電極Ｇを覆うように第３絶縁層３０の上に配置されうる。第４絶縁層４０の上に第５絶縁層５０が配置され、第５絶縁層５０の上に電極パターンＳＤＰ１とドレイン電極パターンＳＤＰ２が配置されうる。第１乃至第５絶縁層１０～５０は無機層または有機層でありうる。
【0163】
ソース電極パターンＳＤＰ１は、第３、第４、及び第５絶縁層３０、４０、５０に画定・形成(定義)された第１コンタクト孔ＣＨ１を介して、トランジスタＴＲのソース領域Ｓに連結されうる。ソース電極パターンＳＤＰ１と半導体パターンＳＰのソース領域ＳとはトランジスタＴＲのソースとして機能しうる。
【0164】
ドレイン電極パターンＳＤＰ２は、第３、第４、及び第５絶縁層３０、４０、５０に画定・形成(定義)された第２コンタクト孔ＣＨ２を介してトランジスタＴＲのドレイン領域Ｄに連結されうる。ドレイン電極パターンＳＤＰ２と半導体パターンＳＰのドレイン領域ＤはトランジスタＴＲのドレインとして機能しうる。
【0165】
ソース電極パターンＳＤＰ１及びドレイン電極パターンＳＤＰ２の上に第６絶縁層６０が配置されうる。第６絶縁層６０はゲート電極パターンＳＤＰ１及びドレイン電極パターンＳＤＰ２を覆うように第５絶縁層５０の上に配置されうる。第６絶縁層６０の上に第７絶縁層７０が配置されうる。第６及び第７絶縁層６０、７０は有機層でありうる。
【0166】
第１キャパシタＣ１は、第１キャパシタ電極ＣＰＥ１と、第１キャパシタ電極ＣＰＥ１の下に配置される第２キャパシタ電極ＣＰＥ２とを含みうる。平面上にて見たとき、第１キャパシタ電極ＣＰＥ１と第２キャパシタ電極ＣＰＥ２は、互いに重畳しうる。第１キャパシタ電極ＣＰＥ１は上述した第１ノードＮ１に連結され、第２キャパシタ電極ＣＰＥ２は上述した第３ノードＮ３に連結されうる。
【0167】
第１キャパシタ電極ＣＰＥ１は半導体パターンＳＰと同じ層に配置され、第２キャパシタ電極ＣＰＥ２は下部導電層ＢＣＬと同じ層に配置されうる。第１キャパシタ電極ＣＰＥ１及び半導体パターンＳＰは同じ物質で同時にパターニングされて形成される。第２キャパシタ電極ＣＰＥ２及び下部導電層ＢＣＬは、同じ物質で同時にパターニングされて形成されうる。
【0168】
第２キャパシタＣ２は、第３キャパシタ電極ＣＰＥ３と、第３キャパシタ電極ＣＰＥ３の下に配置される第４キャパシタ電極ＣＰＥ４とを含みうる。平面上にて見たとき、第３キャパシタ電極ＣＰＥ３と第４キャパシタ電極ＣＰＥ４は互いに重畳しうる。３キャパシタ電極ＣＰＥ３は上述した第３ノードＮ３に連結され、第４キャパシタ電極ＣＰＥ４は上述した第２電源ラインＶＳＬに連結されうる。第３キャパシタ電極ＣＰＥ３及び下部導電層ＢＣＬは同じ物質で同時にパターニングされて形成されうる。
【0169】
第３キャパシタ電極ＣＰＥ３は、実質的に第２キャパシタ電極ＣＰＥ２でありうる。つまり、第１キャパシタＣ１と第２キャパシタＣ２とは一つのキャパシタ電極を共有しうる。
【0170】
第４キャパシタ電極ＣＰＥ４はベース層ＢＳの上に配置される。第１絶縁層１０は、第４キャパシタ電極ＣＰＥ４を覆うようにベース層ＢＳの上に配置されうる。
【0171】
第２コンタクト孔ＣＨ２に重畳するドレイン電極パターンＳＤＰ２の部分は、駆動接続部ＣＤと定義されうる。図５に示した第１、第２、及び第３駆動接続部ＣＤ１、ＣＤ２、ＣＤ３は駆動接続部ＣＤに対応しうる。図５に示したＩ－Ｉ’線の断面図によって、図７に示した駆動接続部ＣＤは図５に示した第１駆動接続部ＣＤ１でありうる。
【0172】
第７絶縁層７０の上には発光素子層ＬＤＬが配置されうる。表示素子層ＬＤＬは、第１及び第２発光素子ＬＤ１、ＬＤ２と、画素画定(定義)膜ＰＤＬと、隔壁導電層ＷＣＬとを含みうる。第１及び第２発光素子ＬＤ１、ＬＤ２のそれぞれは、図２ａに示した発光素子ＬＤに対応しうる。第１及び第２発光素子ＬＤ１、ＬＤ２は、図５に示した第１及び第２発光素子ＬＤ１、ＬＤ２にそれぞれ対応しうる。
【0173】
【0174】
第１及び第２発光素子ＬＤ１、ＬＤ２のそれぞれは、第１電極ＥＬ１と、中間層ＩＭＬと、第２電極ＥＬ２とを含みうる。第１及び第２発光素子ＬＤ１、ＬＤ２の第１電極ＥＬ１は、図２ａ及び図６に示した第１電極ＥＬ１（またはアノード）でありうる。つまり、第１電極ＥＬ１は、実質的に図６に示したように互いに連結されて一体に形成されうる。
【0175】
第１電極ＥＬ１は第７絶縁層７０の上に配置され、第１電極ＥＬ１及び第７絶縁層７０の上に画素定義膜ＰＤＬが配置される。画素定義膜ＰＤＬは無機層である。
【0176】
画素定義膜ＰＤＬには、第１発光素子ＬＤ１と、第２発光素子ＬＤ２が配置されるための発光開口部ＯＰ－ＰＤＬが画定・形成(定義)される。発光開口部ＯＰ－ＰＤＬによって、画素定義膜ＰＤＬの下に配置される第１電極ＥＬ１の所定の部分が露出されうる。露出された第１電極ＥＬ１の部分が、第１発光素子ＬＤ１の第１電極ＥＬ１及び第２発光素子ＬＤ２の第１電極ＥＬ１を形成しうる。
【0177】
図示していないが、第３発光素子ＬＤ３が配置されるための発光開口部ＯＰ－ＰＤＬが画素画定(定義)膜ＰＤＬに更に画定・形成(定義)され、第３発光素子ＬＤ３の第１電極ＥＬ１の所定部分が、発光開口部ＯＰ－ＰＤＬによって露出される。
【0178】
発光開口部ＯＰ－ＰＤＬには、第１及び第２発光素子ＬＤ１、ＬＤ２の構成が重畳して配置され、実質的に第１及び第２発光素子ＬＤ１、ＬＤ２によって放出される光が表示される領域でありうる。上述した第１及び第２発光部ＥＰ１、ＥＰ２（図４を参照）の形状は、実質的に発光開口部ＯＰ－ＰＤＬの平面上の領域に対応しうる。図示していないが、第３発光部ＥＰ３も、対応する発光開口部ＯＰ－ＰＤＬの平面上の領域に対応しうる。
【0179】
第１発光素子ＬＤ１及び第２発光素子ＬＤ２の構成は実質的に互いに同じであるため、以下では、第１発光素子ＬＤ１を構成が主に説明する。図示していないが、第３発光素子ＬＤ３も、第１発光素子ＬＤ１と実質的に同じ構造を有しうる。
【0180】
第１電極ＥＬ１の上に第２電極ＥＬ２が配置され、中間層ＩＭＬは第１電極ＥＬ１と第２電極ＥＬ２との間に配置されうる。第１発光素子ＬＤ１の第２電極ＥＬ２は図５に示した第２－１電極ＥＬ２－１であり、第２発光素子ＬＤ２の第２電極ＥＬ２は図５に示した第２－２電極ＥＬ２－２でありうる。
【0181】
中間層ＩＭＬは発光層ＥＭＬと機能層ＦＮＬとを含みうる。第１発光素子ＬＤ１は多様な構造の中間層ＩＭＬを含み、いずれか一つの実施例に限らない。例えば、機能層ＦＮＬは、複数個の層として提供され、発光層ＥＭＬを間に挟むようにして離隔される２つ以上の層として提供されうる。
【0182】
発光層ＥＭＬは有機発光物質を含みうる。また、発光層ＥＭＬは無機発光物質を含むか、有機発光物質と無機発光物質の混合層を含んでもよい。発光層ＥＭＬは、青色、赤色、及び緑色のうちいずれか一つの光を生成しうる。
【0183】
機能層ＦＮＬは、第１電極ＥＬ１と第２電極ＥＬ２との間に配置されうる。機能層ＦＮＬは、第１電極ＥＬ１と発光層ＥＭＬとの間と、第２電極ＥＬ２と発光層ＥＭＬとの間に配置されうる。このような構造によって、発光層ＥＭＬは、発光開口部ＯＰ－ＰＤＬに重畳して機能層ＦＮＬ内に配置されうる。発光層ＥＭＬは、発光開口部ＯＰ－ＰＤＬ及び発光開口部ＯＰ－ＰＤＬに隣接した部分まで配置されうる。
【0184】
機能層ＦＮＬは、第１電極ＥＬ１と第２電極ＥＬ２との間で電荷の移動を制御しうる。機能層ＦＮＬは、正孔注入／輸送物質と、電子注入／輸送物質とを含む。機能層ＦＮＬは電子阻止層、正孔輸送層、正孔注入層、電子輸送層、電子注入層、及び電荷生成層のうち少なくとも一つを含みうる。
【0185】
画素定義膜ＰＤＬの上に隔壁導電層ＷＣＬが配置されうる。隔壁導電層ＷＣＬは第１発光素子ＬＤ１と第２発光素子ＬＤ２との間に配置されうる。図５に示した隔壁導電層ＷＣＬによって区画される領域に、第１発光素子ＬＤ１と第２発光素子ＬＤ２が配置されうる。隔壁導電層ＷＣＬに画定・形成(定義)された隔壁開口部ＷＯＰは、第１発光素子ＬＤ１と第２発光素子ＬＤ２との間に配置されうる。
【0186】
隔壁導電層ＷＣＬには、発光開口部ＯＰ－ＰＤＬに重畳して発光開口部ＯＰ－ＰＤＬよりも大きい面積を有する開口部ＯＰが画定・形成(定義)される。開口部ＯＰに、第１及び第２発光素子ＬＤ１、ＬＤ２がそれぞれ配置されうる。図示していないが、第３発光素子ＬＤ３が配置されるための開口部ＯＰが、隔壁導電層ＷＣＬに更に画定・形成(定義)されうる。
【0187】
図７及び図８を参照すると、第１及び第２隔壁導電層ＷＣＬ１、ＷＣＬ２のそれぞれは、画素定義膜ＰＤＬの上に配置される第１導電層ＣＴＬ１と、第１導電層ＣＴＬ１の上に配置される第２導電層ＣＴＬ２と、第２導電層ＣＴＬ２の上に配置される第３導電層ＣＴＬ３とを含みうる。第２導電層ＣＴＬ２は第１導電層ＣＴＬ１と第３導電層ＣＴＬ３との間に配置されうる。
【0188】
第２導電層ＣＴＬ２は第１及び第３導電層ＣＴＬ１、ＣＴＬ３よりも厚い厚さを有しうる。第２導電層ＣＴＬ２は、第１及び第３導電層ＣＴＬ１、ＣＴＬ３よりも大きい導電性を有しうる。
【0189】
第１導電層ＣＴＬ１及び第３導電層ＣＴＬ３は互いに同じ物質を含みうる。第２導電層ＣＴＬ２は、第１及び第３導電層ＣＴＬ１、ＣＴＬ３とは異なる物質を含みうる。第１及び第３導電層ＣＴＬ１、ＣＴＬ３は、第２導電層ＣＴＬ２より低いエッチング率を有しうる。本発明の実施例において、第２導電層ＣＴＬ２はアルミニウム（Ａｌ）を含み、第１及び第３導電層ＣＴＬ１、ＣＴＬ３はチタン（Ｔｉ）を含みうる。
【0190】
第１及び第３導電層ＣＴＬ１、ＣＴＬ３の側面ＩＳは、第２導電層ＣＴＬ２の側面ＩＳより外側に突出しうる。第２導電層ＣＴＬ２の側面ＩＳは第１及び第３導電層ＣＴＬ１、ＣＴＬ３の側面ＩＳより内側に配置される。第２導電層ＣＴＬ２の側面ＩＳより外側に突出する第１及び第３導電層ＣＴＬ１、ＣＴＬ３の部分は、チップ部ＴＰと定義されうる。
【0191】
第１、第２、及び第３導電層ＣＴＬ１、ＣＴＬ２、ＣＴＬ３の側面ＩＳによって、隔壁導電層ＷＣＬの側面ＩＳが画定(定義)されうる。隔壁導電層ＷＣＬの側面ＩＳは、上述した第１、第２、及び第３内側面ＩＳ１、ＩＳ２、ＩＳ３に対応しうる。第１、第２、及び第３内側面ＩＳ１、ＩＳ２、ＩＳ３によって画定・形成(定義)される空間が、開口部ＯＰと定義される。第１、第２、及び第３導電層ＣＴＬ１、ＣＴＬ２、ＣＴＬ３の側面ＩＳは、第１及び第２発光素子ＬＤ１、ＬＤ２に隣接する。
【0192】
機能層ＦＮＬ及び第２電極ＥＬ２は、隔壁導電層ＷＣＬに向かって延長して隔壁導電層ＷＣＬの側面ＩＳに接触しうる。詳しくは、機能層ＦＮＬ及び第２電極ＥＬ２は、画素画定(定義)膜ＰＤＬ及び第１導電層ＣＴＬ１の上を通って第２導電層ＣＴＬ２の側面ＩＳに接触しうる。
【0193】
第１及び第２発光素子ＬＤ１、ＬＤ２の第２電極ＥＬ２が隔壁導電層ＷＣＬの側面ＩＳに接触することで、隔壁導電層ＷＣＬが、第１及び第２発光素子ＬＤ１、ＬＤ２に電気的に接続しうる。第１発光素子ＬＤ１は第１発光素子ＬＤ１に隣接した隔壁導電層ＷＣＬの側面ＩＳに接続しうる。第２発光素子ＬＤ２は第２発光素子ＬＤ２に隣接した隔壁導電層ＷＣＬの側面ＩＳに接続しうる。
【0194】
隔壁導電層ＷＣＬは、隔壁開口部ＷＯＰによって電気的に分離されうる。隔壁導電層ＷＣＬは隔壁開口部ＷＯＰによって電気的に分離されることで、第１発光素子ＬＤ１と第２発光素子ＬＤ２とが電気的に分離されうる。
【0195】
隔壁導電層ＷＣＬの第１隔壁導電層ＷＣＬ１は、第１発光素子ＬＤ１に隣接して第１発光素子ＬＤ１に電気的に接続しうる。隔壁導電層ＷＣＬの第２隔壁導電層ＷＣＬ２は隔壁開口部ＯＰによって第１隔壁導電層ＷＣＬ１と電気的に分離されうる。第２隔壁導電層ＷＣＬ２の第２発光素子ＬＤ２に隣接して第２発光素子ＬＤ２に電気的に接続しうる。
【0196】
図示していないが、隔壁導電層ＷＣＬの第３隔壁導電層ＷＣＬ３も、隔壁開口部ＯＰによって第１及び第２隔壁導電層ＷＣＬ１、ＷＣＬ２と電気的に分離され、第３発光素子ＬＤ３に電気的に接続しうる。
【0197】
図５に示したように、第１隔壁導電層ＷＣＬ１は閉ループ状を有し、図７に示した第１発光素子ＬＤ１を囲みうる。図５に示したように、第２隔壁導電層ＷＣＬ２は閉ループ状を有し、図７に示した第２発光素子ＬＤ２を囲みうる。第３隔壁導電層ＷＣＬ３も同じく閉ループ状を有し、第３発光素子ＬＤ３を囲みうる。
【0198】
第１発光素子ＬＤ１は第１発光素子ＬＤ１を囲む第１隔壁導電層ＷＣＬ１の側面ＩＳ（または第１内側面ＩＳ１）に接触しうる。詳しくは、第１発光素子ＬＤ１の第２電極ＥＬ２は、第１発光素子ＬＤ１の第２電極ＥＬ２を囲む第１隔壁導電層ＷＣＬ１の側面ＩＳ（または第１内側面ＩＳ１）に接触しうる。
【0199】
第２発光素子ＬＤ２は第２発光素子ＬＤ２を囲む第２隔壁導電層ＷＣＬ２の側面ＩＳ（または第２内側面ＩＳ２）に接触しうる。詳しくは、第２発光素子ＬＤ２の第２電極ＥＬ２は、第２発光素子ＬＤ２の第２電極ＥＬ２を囲む第２隔壁導電層ＷＣＬ２の側面ＩＳ（または第２内側面ＩＳ２）に接触すしうる。
【0200】
トランジスタＴＲは、第１隔壁導電層ＷＣＬ１より下に配置されて第１隔壁導電層ＷＣＬ１に電気的に連結されうる。詳しくは、第１隔壁導電層ＷＣＬ１とトランジスタＴＲとの間に配置される画素定義膜ＰＤＬ、及び第６及び第７絶縁層６０、７０に第３コンタクト孔ＣＨ３が画定・形成(定義)されうる。第１隔壁導電層ＷＣＬ１は、第３コンタクト孔ＣＨ３を介してトランジスタＴＲのドレイン電極パターンＳＤＰ２に連結されうる。
【0201】
第１隔壁導電層ＷＣＬ１から延長されて第３コンタクト孔ＣＨ３に配置される、第１隔壁導電層ＷＣＬ１の部分は、発光接続部ＣＥと定義されうる。つまり、発光接続部ＣＥは、第３コンタクト孔ＣＨ３に重畳する第１隔壁導電層ＷＣＬ１の部分と定義されうる。
【0202】
発光接続部ＣＥは、第１隔壁導電層ＷＣＬ１の第１導電層ＣＴＬ１及び第２導電層ＣＴＬ２によって形成されうる。平面上にて見たとき、発光接続部ＣＥは第１隔壁導電層ＷＣＬ１に重畳するように配置されうる。
【0203】
発光接続部ＣＥは図４及び図５に示した第１、第２、第３発光接続部ＣＥ１、ＣＥ２、ＣＥ３に対応しうる。図５に示したＩ－Ｉ’線の断面図によると、図７に示した発光接続部ＣＥは、図５に示した第１発光接続部ＣＥ１でありうる。
【0204】
発光接続部ＣＥは、第３コンタクト孔ＣＨ３を介してトランジスタＴＲに電気的に連結されうる。駆動接続部ＣＤから延長される延長配線ＥＸＬが発光接続部ＣＥに接触することで、トランジスタＴＲは発光接続部ＣＥに連結されうる。
【0205】
延長配線ＥＸＬは、図５に示した第１、第２、第３延長配線ＥＸＬ１、ＥＸＬ２、ＥＸＬ３に対応しうる。図５に示したＩ－Ｉ’線の断面図によって、図７に示した延長配線ＥＸＬは図５に示した第１延長配線ＥＸＬ１でありうる。
【0206】
図７に示していないが、図５に示した第２及び第３隔壁導電層ＷＣＬ２、ＷＣＬ３の部分が、第２及び第３接続部ＣＥ２、ＣＥ３と定義されうる。第２及び第３隔壁導電層ＷＣＬ２、ＷＣＬ３は、第２及び第３発光接続部ＣＥ２、ＣＥ３、第２及び第３延長配線ＥＸＬ２、ＥＸＬ３、及び第２及び第３駆動接続部ＣＥ２、ＣＥ３を介して第２及び第３画素駆動部ＰＣ２、ＰＣ３の第６トランジスタＴ６にそれぞれ連結されうる。
【0207】
隔壁導電層ＷＣＬの上に機能層ＦＮＬ及び第２電極ＥＬ２が更に配置されうる。機能層ＦＮＬが、隔壁導電層ＷＣＬと第２電極ＥＬ２との間に配置される。機能層ＦＮＬによって隔壁導電層ＷＣＬと第２電極ＥＬ２とが互いに絶縁されうる。
【0208】
第１及び第２発光素子ＬＤ１、ＬＤ２及び隔壁導電層ＷＣＬの上に、薄膜封止層ＴＦＥが配置されうる。隔壁開口部ＯＰは、隔壁導電層ＷＣＬ、機能層ＦＮＬ、第２電極ＥＬ２、及び薄膜封止層ＴＦＥに連続して定義されうる。
【0209】
図示していないが、薄膜封止層ＴＦＥは、２つの無機層と、無機層の間の有機層とを含む。無機層は水分／酸素から第１及び第２発光素子ＬＤ１、ＬＤ２を保護し、有機層はほこり粒子のような異物から第１及び第２発光素子ＬＤ１、ＬＤ２を保護しうる。
【0210】
カバー絶縁層Ｃ－ＩＬは薄膜封止層ＴＦＥの上に配置されうる。カバー絶縁層は隔壁開口部ＷＯＰ内に配置されうる。カバー絶縁層Ｃ－ＩＬは、外部の異物・汚染物質から隔壁導電層ＷＣＬを保護するために、隔壁開口部ＷＯＰによって露出される隔壁導電層ＷＣＬを覆いうる。第１、第２、第３導電層ＣＴＬ１、ＣＴＬ２、ＣＴＬ３は、カバー絶縁層Ｃ－ＩＬによって保護されうる。
【0211】
図示していないが、カバー絶縁層Ｃ－ＩＬの上には、ユーザのタッチをセンシングするための入力センシング部が更に配置されうる。
【0212】
隔壁導電層ＷＣＬが使用されずに、隔壁導電層ＷＣＬが配置される位置に、画素画定(定義)膜ＰＤＬが更に配置されてもよい。このような場合、画素定義膜ＰＤＬは有機層を含みうる。
【0213】
画素画定(定義)膜ＰＤＬが使用される場合、第６絶縁層６０と第７絶縁層７０との間に、別途の接続電極が配置されうる。接続電極は、トランジスタＴＲの上に延長してトランジスタＴＲに連結されうる。接続電極は、第１発光素子ＬＤ１の第２電極ＥＬ２の下に延長し、第２電極ＥＬ２に重畳して第２電極ＥＬ２に連結されうる。つまり、接続電極が、第１発光素子ＬＤ１の部分に重畳しうる。接続電極が、第１発光素子ＬＤ１に重畳するように配置されれば、画素ＰＸｉｊの開口率が減少しうる。
【0214】
本発明の実施例において、第１、第２、及び第３発光接続部ＣＥ１、ＣＥ２、ＣＥ３は隔壁導電層ＷＣＬに重畳し、第１、第２、及び第３発光素子ＬＤ１、ＬＤ２、ＬＤ３に重畳しないのでありうる。よって、画素ＰＸｉｊの開口率が向上されうる。
【0215】
【0216】
【0217】
図９ａを参照すると、ベース層ＢＳの上に画素駆動部ＰＣが形成され、画素駆動部ＰＣの上に第６及び第７絶縁層６０、７０が提供されうる。ベース層ＢＳの上に第１及び第２発光素子ＬＤ１、ＬＤ２の第１電極ＥＬ１が提供されうる。第１電極ＥＬ１は第７絶縁層７０の上に配置されうる。発光開口部ＯＰ－ＰＤＬが画定・形成(定義)された画素画定(定義)膜ＰＤＬが、第１電極ＥＬ１の上に提供されうる。
【0218】
第１電極ＥＬ１及び画素画定(定義)膜ＰＤＬの上に、隔壁導電層ＷＣＬが提供されうる。隔壁導電層ＷＣＬは、第１電極ＥＬ１及び画素定義膜ＰＤＬを覆いうる。隔壁導電層ＷＣＬには、発光開口部ＯＰ－ＰＤＬに重畳し、発光開口部ＯＰ－ＰＤＬより大きい面積を有する、第１除去部ＲＭ１が定義されうる。第１除去部ＲＭ１は、上述した開口部ＯＰに重畳しうる。
【0219】
隔壁導電層ＷＣＬには、隔壁開口部ＷＯＰに重畳する第２除去部ＲＭ２が画定・形成(定義)されうる。第２除去部ＲＭ２は、発光開口部ＯＰ－ＰＤＬ同士の間に配置されうる。
【0220】
図９ｂを参照すると、隔壁導電層ＷＣＬから第１除去部ＲＭ１が除去されうる。第１除去部ＲＭ１が除去されることで、開口部ＯＰが形成されうる。第１除去部ＲＭ１ドライエイジング方式を介して除去されうる。
【0221】
図９ｃを参照すると、開口部ＯＰを介してエッチング液が隔壁導電層ＷＣＬに提供される。エッチング液によるエッチング方式はウェットエッチング方式と定義されうる。
【0222】
第２導電層ＣＴＬ２のエッチング率が第１及び第３導電層ＣＴＬ１、ＣＴＬ３より高いため、第２導電層ＣＴＬ２が、第１及び第３導電層ＣＴＬ１、ＣＴＬ３よりも、内側へと更にエッチングされうる。よって、第１及び第３導電層ＣＴＬ１、ＣＴＬ３の側面ＩＳが、第２導電層ＣＴＬ２の側面ＩＳよりも外側に突出する。第１及び第３導電層ＣＴＬ１、ＣＴＬ３の側面ＩＳ及び第２導電層ＣＴＬ２の側面ＩＳによって、開口部ＯＰが形成されうる。
【0223】
図９ｄを参照すると、発光開口部ＯＰ－ＰＤＬのそれぞれに機能層ＦＮＬ、発光層ＥＭＬ、及び第２電極ＥＬ２が提供され、隔壁導電層ＷＣＬの上に機能層ＦＮＬ及び第２電極ＥＬ２が定義されうる。機能層ＦＮＬ及び第２電極ＥＬ２は、発光開口部ＯＰ－ＰＤＬのそれぞれの内側に、そして、隔壁導電層ＷＣＬの上に同時に提供されうる。
【0224】
開口部ＯＰのそれぞれに、機能層ＦＮＬ及び第２電極ＥＬ２が提供され、機能層ＦＮＬ及び第２電極ＥＬ２は、開口部ＯＰのそれぞれにて、第２導電層ＣＴＬ２の側面ＩＳに接触しうる。
【0225】
図９ｅを参照すると、第２電極ＥＬ２の上に薄膜封止層ＴＦＥが提供されうる。
【0226】
図９ｆを参照すると、第２除去部ＲＭ２に重畳する薄膜封止層ＴＦＥの部分、第２除去部ＲＭ２に重畳する機能層ＦＮＬの部分、第２除去部ＲＭ２に重畳する第２電極ＥＬ２の部分、及び、隔壁導電層ＷＣＬにおける第２除去部ＲＭ２の箇所が、全て除去されることで、隔壁開口部ＷＯＰが形成されうる。
【0227】
第２除去部ＲＭ２に重畳する薄膜封止層ＴＦＥの部分、第２除去部ＲＭ２に重畳する機能層ＦＮＬの部分、第２除去部ＲＭ２に重畳する第２電極ＥＬ２の部分、及び、隔壁導電層ＷＣＬにおける第２除去部ＲＭ２の箇所は、ドライエッチング方式及びウェットエッチング方式など、多様なエッチング方式を多数使用して除去されうる。このような工程によって、隔壁導電層ＷＣＬの上に配置される機能層ＦＮＬ及び第２電極ＬＥ２が、第１発光素子ＬＤ１と第２発光素子ＬＤ２との間にて、途切れて分離されうる。
【0228】
図９ｇを参照すると、カバー絶縁層Ｃ－ＩＬが薄膜封止層ＴＦＥの上に提供されうる。カバー絶縁層Ｃ－ＩＬは隔壁開口部ＯＰ内に提供されうる。カバー絶縁層Ｃ－ＩＬは、隔壁開口部ＯＰによって外部に露出される、隔壁導電層ＷＣＬ、機能層ＦＮＬ、及び第２電極ＥＬ２をカバーしうる。
【0229】
図１０は、本発明の他の実施例による表示装置の構成を示す図である。
【0230】
【0231】
図１０を参照すると、本発明の他の実施例による表示装置ＤＤ’の表示パネルＤＰ’は、隔壁開口部ＷＯＰ内に配置されるダミー絶縁層ＤＩＮと、ダミー絶縁層ＤＩＮの上に配置されるスペーサＳＰＣとを更に含みうる。ダミー絶縁層ＤＩＮ及びスペーサＳＰＣは有機層を含みうる。
【0232】
スペーサＳＰＣの幅は、スペーサＳＰＣの下面からスペーサＳＰＣの上面に行くほど大きくなりうる。つまり、スペーサＳＰＣは逆テーパ状を有しうる。機能層ＦＮＬ及び第２電極ＥＬ２は、スペーサＳＰＣの上に更に配置されうる。
【0233】
【0234】
【0235】
図１１ａを参照すると、ベース層ＢＳの上に第１電極ＥＬ１が提供され、発光開口部ＯＰ－ＰＤＬが画定・形成(定義)された画素定義膜ＰＤＬが、第１電極ＥＬ１の上に提供される。第１除去部ＲＭ１及び第２除去部ＲＭ２が定義された隔壁導電層ＷＣＬが第１電極ＥＬ１及び画素定義膜ＰＤＬの上に提供される。
【0236】
図１１ｂを参照すると、隔壁導電層ＷＣＬから第１除去部ＲＭ１が除去されて開口部ＯＰが形成されるのであって、第２除去部ＲＭ２が除去されることで隔壁開口部ＷＯＰが形成されうる。第１及び第２除去部ＲＭ１、ＲＭ２は、ドライエッチング方式で除去されうる。
【0237】
図１１ｃを参照すると、有機物質を含むフォト層(感光パターニング層)ＰＴＬが隔壁導電層ＷＣＬの上に提供される。フォト層ＰＴＬは、開口部ＯＰ及び隔壁開口部ＷＯＰ内に提供されうる。フォト層ＰＴＬは、フォトレジストＰＲ（ｐｈｏｔｏｒｅｓｉｓｔ）を含みうる。
【0238】
図１１ｃ及び図１１ｄを参照すると、隔壁開口部ＷＯＰに配置されるフォト層ＰＴＬの部分が残存し、他の部分は除去されうる。例えば、露光及び現像の工程を介して、隔壁開口部ＯＰに配置されるフォト層ＰＴＬの部分を除いた、フォト層ＰＴＬの部分が除去されうる。隔壁開口部ＷＯＰに配置されるフォト層ＰＴＬの部分によって、ダミー絶縁層ＤＩＮが形成される。よって、隔壁開口部ＷＯＰにダミー絶縁層ＤＩＮが提供されうる。
【0239】
図１１ｅを参照すると、開口部ＯＰを介してエッチング液が隔壁導電層ＷＣＬに提供され、第２導電層ＣＴＬ２が、第１及び第３導電層ＣＴＬ１、ＣＴＬ３よりも内側に更にエッチングされうる。
【0240】
図１１ｆを参照すると、ダミー絶縁層ＤＩＮの上にスペーサＳＰＣが提供されうる。発光開口部ＯＰ－ＰＤＬのそれぞれに機能層ＦＮＬ、発光層ＥＭＬ、及び第２電極ＥＬ２が提供され、隔壁導電層ＷＣＬの上に機能層ＦＮＬ及び第２電極ＥＬ２が提供されうる。スペーサＳＰＣの上に、機能層ＦＮＬ及び第２電極ＥＬ２が更に提供されうる。機能層ＦＮＬ及び第２電極ＥＬ２は、隔壁導電層ＷＣＬ及びスペーサＳＰＣの上に同時に提供されうる。
【0241】
スペーサＳＰＣが逆テーパ状を有するため、機能層ＦＮＬが隔壁導電層ＷＣＬ及びスペーサＳＰＣの上に同時に蒸着される際、スペーサＳＰＣの側面に機能層ＦＮＬが提供されないのでありうる。また、スペーサＳＰＣが逆テーパ状を有するため、第２電極ＥＬ２が隔壁導電層ＷＣＬ及びスペーサＳＰＣの上に同時に蒸着される際、スペーサＳＰＣの側面に第２電極ＥＬ２が提供されないのでありうる。
【0242】
よって、スペーサＳＰＣによって隔壁導電層ＷＣＬの上に配置される機能層ＦＮＬ及び第２電極ＬＥ２が、第１発光素子ＬＤ１と第２発光素子ＬＤ２との間で、途切れて分離されうる。
【0243】
図１２は、本発明の他の実施例による表示装置の構成を示す図である。
【0244】
【0245】
図１２を参照すると、表示パネルＤＰ”の薄膜封止層ＴＦＥは、第１及び第２発光素子ＬＤ１、ＬＤ２及び隔壁導電層ＷＣＬの上に配置されうる。詳しくは、薄膜封止層ＴＦＥは第２電極ＥＬ２の上に配置されうる。薄膜封止層ＴＦＥは隔壁開口部ＷＯＰ内に配置されうる。薄膜封止層ＴＦＥは、隔壁開口部ＷＯＰによって露出される、隔壁導電層ＷＣＬの第１、第２、及び第３導電層ＣＴＬ１、ＣＴＬ２、ＣＴＬ３をカバーすることで、第１、第２、及び第３導電層ＣＴＬ１、ＣＴＬ２、ＣＴＬ３を保護しうる。
【0246】
これまで実施例を参照して説明したが、当該技術分野における熟練した当業者は、下記特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で、本発明を多様に修正及び変更し得ることを理解できるはずである。また、本発明の開示された実施例は、本発明の技術思想を限定するためのものではなく、下記特許請求の範囲及びそれと同等な範囲内にある全ての技術思想は、本発明の権利範囲に含まれると解釈すべきである。
【0247】
好ましい一実施形態によると、下記のとおりである。
【0248】
本件の背景及び課題は下記(i)～(iv)のとおりである。
【0249】
(i) 有機発光表示装置などによる表示パネルにおいて、サブ画素ごとの画素電極と、その下方の画素駆動回路とを接続する接続部が必要となる。
【0250】
(ii) 特に、画素電極が上方（ベース層BSから遠い側）に配置される場合、画素画定(定義)膜(PDL)の上面側に配置される導電層と、画素駆動回路とが接続されるコンタクトホール部を設置する必要がある。
【0251】
(iii) また、画素電極またはこれに接続される導電層を、サブ画素ごとに分離するための分離帯を設置する必要がある。
【0252】
(iv) 高解像度化が求められる中で、画素開口率を向上させるためには、このようなコンタクトホール部と分離帯を設置するための面積ないし面積割合を小さくする必要がある。
【0253】
そこで、特に好ましい実施形態において、下記Ａ１～Ａ４またはＡ１～Ａ６のとおりとする。また、Ａ７またはＡ７～８のように行うこともできる。
【0254】
Ａ１ 樹脂材料からなる平坦化膜(60,70)の上に、下側電極としての共通電極(EL1)を形成した後に、画素画定(定義)膜(PDL)を形成する。この画素画定(定義)膜(PDL)には、発光部ごとの発光開口部(OP-PDL)を形成しておく（図９ｂ）。
【0255】
Ａ２ Ａ１に続いて、画素配置領域の全面に、厚みの大きい（例えば画素画定(定義)膜(PDL)と同等またはそれより大きい厚みの）導電層（隔壁導電層WCL）を形成する。この導電層（隔壁導電層WCL）に、発光開口部(OP-PDL)に対応する開口部(OP)を形成しておく。
【0256】
Ａ３ Ａ２に続いて、発光用の機能層(FNL)及び上側電極としての画素電極(EL2)の導電層を形成する。この際、各発光開口部(OP-PDL)の縁をなす側端面にて、画素電極(EL2)の導電層と、隔壁導電層(WCL)とが接触する（図９ｄ及び図８）。
【0257】
Ａ４ Ａ３よりも後に、封止層（薄膜封止層TFE）を形成してから、各サブ画素領域を相互に分離するための、格子状の隔壁開口部(WOP)を形成する（図９ｆ）。
隔壁開口部(WOP)は、封止層（薄膜封止層TFE）から、隔壁導電層(WCL)まで貫くように形成される。薄膜封止層(TFE）は、例えば、無機膜と樹脂膜とが交互に積層された膜により形成することができる。
隔壁開口部(WOP)は、封止層（薄膜封止層TFE）から、隔壁導電層(WCL)まで貫くように形成される。薄膜封止層(TFE）は、例えば、無機膜と樹脂膜とが交互に積層された膜により形成することができる。
【0258】
Ａ５ Ａ４に続いて、画素配置領域の全体を覆うカバー絶縁層(C-IL)を形成する（図９ｇ）。この際、溝状の隔壁開口部(WOP)が埋められる。
【0259】
Ａ６ 隔壁導電層(WCL)は、側方エッチングを受けやすい金属からなる厚いメイン層(第２導電層CTL2)と、これを覆うより薄く、側方エッチングを受けにくい金属からなる、より薄いカバー層(第３導電層CTL3)とを含むようにすることができる。
これにより、隔壁導電層(WCL)上の導電層及び機能層が、発光開口部(OP-PDL)の底面に位置する画素電極(EL2)と分離される。例えば、メイン層(第２導電層CTL2)をアルミニウム系の金属から、カバー層(第３導電層CTL3)をチタン系の金属から形成し、湿式エッチングを行うことができる（図９ｃ）。
これにより、隔壁導電層(WCL)上の導電層及び機能層が、発光開口部(OP-PDL)の底面に位置する画素電極(EL2)と分離される。例えば、メイン層(第２導電層CTL2)をアルミニウム系の金属から、カバー層(第３導電層CTL3)をチタン系の金属から形成し、湿式エッチングを行うことができる（図９ｃ）。
【0260】
Ａ７ 隔壁開口部(WOP)は、発光開口部(OP-PDL)と同時に形成することもできる（図１１ｂ）。この場合、薄膜封止層(TFE）を形成する前に、隔壁開口部(WOP)を埋める絶縁層（ダミー絶縁層DIN）を形成しておくことができる（図１１ｄ）。
【0261】
Ａ８ Ａ７に続いて、隔壁開口部(WOP)の箇所に、逆テーパ状のセパレータ(SPC)を配置することもできる（図１１ｆ）。
【符号の説明】
【0262】
ＤＤ：表示装置 ＤＰ：表示パネル
ＬＤ１、ＬＤ２、ＬＤ３：第１、第２、第３発光素子
ＣＥ１、ＣＥ２、ＣＥ３：第１、第２、及び第３発光接続部
ＣＤ１、ＣＤ２、ＣＤ３：第１、第２、第３駆動接続部
ＷＣＬ：隔壁導電層 ＷＯＰ：隔壁開口部
ＷＣＬ１、ＷＣＬ２、ＷＣＬ３：第１、第２、第３隔壁導電層
ＰＤＬ：画素定義膜 ＴＦＥ：薄膜封止層
Ｃ－ＩＬ：カバー絶縁層 ＯＰ－ＰＤＬ：画素開口部
ＯＰ：開口部
ＬＤ１、ＬＤ２、ＬＤ３：第１、第２、第３発光素子
ＣＥ１、ＣＥ２、ＣＥ３：第１、第２、及び第３発光接続部
ＣＤ１、ＣＤ２、ＣＤ３：第１、第２、第３駆動接続部
ＷＣＬ：隔壁導電層 ＷＯＰ：隔壁開口部
ＷＣＬ１、ＷＣＬ２、ＷＣＬ３：第１、第２、第３隔壁導電層
ＰＤＬ：画素定義膜 ＴＦＥ：薄膜封止層
Ｃ－ＩＬ：カバー絶縁層 ＯＰ－ＰＤＬ：画素開口部
ＯＰ：開口部
【図1】
【図2a】
【図2b】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9a】
【図9b】
【図9c】
【図9d】
【図9e】
【図9f】
【図9g】
【図10】
【図11a】
【図11b】
【図11c】
【図11d】
【図11e】
【図11f】
【図11g】
【図12】