(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024116116
(43)【公開日】2024-08-27
(54)【発明の名称】表示装置
(51)【国際特許分類】
G09F 9/30 20060101AFI20240820BHJP
H01L 21/336 20060101ALI20240820BHJP
H01L 29/786 20060101ALI20240820BHJP
G09G 3/20 20060101ALI20240820BHJP
G09G 3/3233 20160101ALI20240820BHJP
G09G 3/36 20060101ALI20240820BHJP
H05B 33/14 20060101ALI20240820BHJP
H10K 59/121 20230101ALI20240820BHJP
G02F 1/1368 20060101ALN20240820BHJP
【ＦＩ】
G09F9/30 338
H01L29/78 612Z
H01L29/78 618B
G09G3/20 624B
G09G3/20 680G
G09G3/20 611A
G09G3/20 642E
G09G3/20 642D
G09G3/3233
G09G3/36
H05B33/14 Z
H10K59/121 213
H10K59/121 216
G02F1/1368
【審査請求】有
【請求項の数】1
【出願形態】ＯＬ
(21)【出願番号】P 2024075383
(22)【出願日】2024-05-07
(62)【分割の表示】P 2021523124の分割
【原出願日】2020-05-18
(31)【優先権主張番号】P 2019101319
(32)【優先日】2019-05-30
(33)【優先権主張国・地域又は機関】JP
(71)【出願人】
【識別番号】000153878
【氏名又は名称】株式会社半導体エネルギー研究所
(72)【発明者】
【氏名】川島 進
(72)【発明者】
【氏名】楠本 直人
(57)【要約】
【課題】優れた昇圧機能を有する表示装置を提供する。
【解決手段】データを加算する機能（昇圧機能）を有する画素が設けられた表示装置である。画素には昇圧用のキャパシタが設けられ、容量結合でデータを加算して表示デバイスに供給する。昇圧用のキャパシタおよびデータ保持用のキャパシタを重ねて配置することで、昇圧用のキャパシタの容量値を拡大させることができる。したがって、開口率または精細度を大きく損なうことなく、優れた昇圧機能を画素に付与することができる。
【選択図】図１
【解決手段】データを加算する機能（昇圧機能）を有する画素が設けられた表示装置である。画素には昇圧用のキャパシタが設けられ、容量結合でデータを加算して表示デバイスに供給する。昇圧用のキャパシタおよびデータ保持用のキャパシタを重ねて配置することで、昇圧用のキャパシタの容量値を拡大させることができる。したがって、開口率または精細度を大きく損なうことなく、優れた昇圧機能を画素に付与することができる。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１のキャパシタと、第２のキャパシタと、表示素子と、を画素に有し、
前記第１のキャパシタおよび前記第２のキャパシタは、前記表示素子と電気的に接続され、
前記第１のキャパシタは、第１の導電層、第１の誘電体層、第２の導電層が当該順序で積層された構成を有し、
前記第２のキャパシタは、前記第２の導電層、第２の誘電体層、第３の導電層が当該順序で積層された構成を有し、
前記第１のキャパシタと、前記第２のキャパシタは、互いに重なる領域を有する、表示装置。
前記第１のキャパシタおよび前記第２のキャパシタは、前記表示素子と電気的に接続され、
前記第１のキャパシタは、第１の導電層、第１の誘電体層、第２の導電層が当該順序で積層された構成を有し、
前記第２のキャパシタは、前記第２の導電層、第２の誘電体層、第３の導電層が当該順序で積層された構成を有し、
前記第１のキャパシタと、前記第２のキャパシタは、互いに重なる領域を有する、表示装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の一態様は、表示装置に関する。
【0002】
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を一例として挙げることができる。
【0003】
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
【背景技術】
【0004】
基板上に形成された金属酸化物を用いてトランジスタを構成する技術が注目されている。例えば、酸化亜鉛またはＩｎ－Ｇａ－Ｚｎ系酸化物を用いたトランジスタを表示装置の画素のスイッチング素子などに用いる技術が特許文献１および特許文献２に開示されている。
【0005】
また、オフ電流が極めて低いトランジスタをメモリセルに用いる構成の記憶装置が特許文献３に開示されている。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開２００７－１２３８６１号公報
【特許文献2】特開２００７－９６０５５号公報
【特許文献3】特開２０１１－１１９６７４号公報
【発明の概要】
【発明が解決しようとする課題】
【0007】
分散型液晶デバイスおよびタンデム型の発光デバイスなどの駆動には、一般的な表示デバイスの駆動電圧よりも高い電圧を要する。
【0008】
このような場合には、高出力のソースドライバを用いる。または、画素回路に昇圧機能を設け、ソースドライバの出力以上の電圧を生成して表示デバイスに供給してもよい。前者の場合は、一般的な画素回路で対応できるが、ソースドライバのコストおよび消費電力が高くなる問題がある。
【0009】
後者の場合は、汎用のソースドライバを用いることができる。また、一般的な表示デバイスの駆動に昇圧機能を適用すれば、ソースドライバの出力電圧を低減することもできる。ただし、画素に昇圧機能を設ける場合には、トランジスタ、キャパシタ、配線などの要素を追加しなければならない。したがって、昇圧能力と、画素の開口率または精細度とは、トレードオフの関係になる。
【0010】
本発明の一態様では、優れた昇圧機能を有する表示装置を提供することを目的の一つとする。または、優れた昇圧機能と、高開口率または高精細度とを併せ持つ表示装置を提供することを目的の一つとする。または、ソースドライバの出力電圧以上の電圧を表示デバイスに供給することができる表示装置を提供することを目的の一つとする。または、表示画像の輝度を高めることができる表示装置を提供することを目的の一つとする。
【0011】
または、低消費電力の表示装置を提供することを目的の一つとする。または、信頼性の高い表示装置を提供することを目的の一つとする。または、新規な表示装置などを提供することを目的の一つとする。または、上記表示装置の駆動方法を提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的の一つとする。
【0012】
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
【課題を解決するための手段】
【0013】
本発明の一態様は、優れた昇圧機能を有する表示装置に関する。
【0014】
本発明の一態様は、第１のキャパシタと、第２のキャパシタと、表示素子と、を画素に有し、第１のキャパシタおよび第２のキャパシタは、表示素子と電気的に接続され、第１のキャパシタは、第１の導電層、第１の誘電体層、第２の導電層が当該順序で積層された構成を有し、第２のキャパシタは、第２の導電層、第２の誘電体層、第３の導電層が当該順序で積層された構成を有し、第１のキャパシタおよび第２のキャパシタは、互いに重なる領域を有する表示装置である。
【0015】
第２のキャパシタは、第１のキャパシタよりも容量値が大きいことが好ましい。
【0016】
画素は、さらに第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、を有し、第１のトランジスタのソースまたはドレインの一方は、第２の導電層と電気的に接続され、第２のトランジスタのソースまたはドレインの一方および第３のトランジスタのソースまたはドレインの一方は、第３の導電層と電気的に接続することができる。
【0017】
画素は、表示素子として発光素子を有し、画素は、さらに第４のトランジスタと、第５のトランジスタと、を有し、第４のトランジスタのゲートは、第２の導電層と電気的に接続され、第４のトランジスタのソースまたはドレインの一方、第５のトランジスタのソースまたはドレインの一方、および発光素子の一方の電極は、第３の導電層と電気的に接続することができる。
【0018】
または、画素は、表示素子として液晶素子を有し、液晶素子の一方の電極は、第２の導電層と電気的に接続することができる。
【0019】
第１のトランジスタ乃至第３のトランジスタは、チャネル形成領域に金属酸化物を有することが好ましい。また、第２の導電層は、金属酸化物を有することができる。金属酸化物は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）と、を有することが好ましい。
【発明の効果】
【0020】
本発明の一態様を用いることで、優れた昇圧機能を有する表示装置を提供することができる。または、優れた昇圧機能と、高開口率または高精細度とを併せ持つ表示装置を提供することができる。または、ソースドライバの出力電圧以上の電圧を表示デバイスに供給することができる表示装置を提供することができる。または、表示画像の輝度を高めることができる表示装置を提供することができる。
【0021】
または、低消費電力の表示装置を提供することができる。または、信頼性の高い表示装置を提供することができる。または、新規な表示装置などを提供することができる。または、上記表示装置の動作方法を提供することができる。または、新規な半導体装置などを提供することができる。
【図面の簡単な説明】
【0022】
【発明を実施するための形態】
【0023】
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハッチングを異なる図面間で適宜省略または変更する場合もある。
【0024】
また、回路図上では単一の要素として図示されている場合であっても、機能的に不都合がなければ、当該要素が複数で構成されてもよい。例えば、スイッチとして動作するトランジスタは、複数が直列または並列に接続されてもよい場合がある。また、キャパシタを分割して複数の位置に配置する場合もある。
【0025】
また、一つの導電体が、配線、電極および端子などの複数の機能を併せ持っている場合があり、本明細書においては、同一の要素に対して複数の呼称を用いる場合がある。また、回路図上で要素間が直接接続されているように図示されている場合であっても、実際には当該要素間が一つまたは複数の導電体を介して接続されている場合があり、本明細書ではこのような構成でも直接接続の範疇に含める。
【0026】
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置について、図面を参照して説明する。
本実施の形態では、本発明の一態様である表示装置について、図面を参照して説明する。
【0027】
本発明の一態様は、データを加算する機能（昇圧機能）を有する画素が設けられた表示装置である。当該画素は、ソースドライバから供給される第１のデータおよび第２のデータを加算して第３のデータを生成し、第３のデータを表示デバイス（表示素子ともいう）に供給する機能を有する。したがって、ソースドライバから出力される電圧以上の電圧を表示デバイスに供給することができ、動作電圧の比較的高い表示デバイスを汎用のソースドライバで動作させることができる。または、ソースドライバの出力電圧を低減することができ、表示デバイスを省電力で動作させることができる。
【0028】
昇圧機能を高めるには、容量値が比較的大きいキャパシタを用いることが好ましい。しかしながら、キャパシタの面積と、画素の開口率または画素アレイの精細度とはトレードオフの関係にある。本発明の一態様では、昇圧用のキャパシタおよびデータ保持用のキャパシタを重ねて配置することで、昇圧用のキャパシタの占有面積および容量値を拡大させる。したがって、開口率または精細度を大きく損なうことなく、優れた昇圧機能を画素に付与することができる。
【0029】
図１は、本発明の一態様の表示装置が有する画素の回路図である。当該画素は、トランジスタ１０１と、トランジスタ１０２と、トランジスタ１０３と、トランジスタ１０４と、トランジスタ１０５と、キャパシタ１０６と、キャパシタ１０７と、発光デバイス１０８を有する。なお、発光デバイスは、発光素子ともいう。
【0030】
トランジスタ１０１のソースまたはドレインの一方は、キャパシタ１０７の一方の電極、トランジスタ１０４のゲートおよびキャパシタ１０６の一方の電極と電気的に接続される。キャパシタ１０７の他方の電極は、トランジスタ１０２のソースまたはドレインの一方およびトランジスタ１０３のソースまたはドレインの一方と電気的に接続される。トランジスタ１０４のソースまたはドレインの一方は、トランジスタ１０５のソースまたはドレインの一方、発光デバイス１０８の一方の電極およびキャパシタ１０６の他方の電極と電気的に接続される。
【0031】
キャパシタ１０７は、容量結合によってデータを加算する機能を有する。すなわち、当該画素は昇圧機能を有する。キャパシタ１０６は、データを保持する機能を有する。
【0032】
図１および上記説明より、キャパシタ１０６およびキャパシタ１０７は、電気的に直列に接続しているといえる。したがって、キャパシタ１０６の一方の電極およびキャパシタ１０７の一方の電極には、共通の導電層を用いることができる。
【0033】
図２Ａ、図２Ｂはレイアウトの従来例であり、図１に示す画素回路におけるキャパシタ１０６およびキャパシタ１０７の簡易的なレイアウトを示している。図２Ａは上面図であり、他の要素との電気的な接続も簡易的に示している。図２Ｂは、図２Ａに示す一点鎖線Ａ１－Ａ２における断面図である。
【0034】
キャパシタ１０７は、導電層５１、誘電体層６１および導電層５２を積層した構成である。キャパシタ１０６は、導電層５３、誘電体層６１および導電層５２を積層した構成である。導電層５１および導電層５３は、同一の工程で成膜される導電体膜から形成することができる。また、導電層５２を共通電極とすることができる。
【0035】
このように、キャパシタ１０６およびキャパシタ１０７の形成工程および構成はシンプルであるが、限られた面積内に両者を並べて形成するため、それぞれの容量値は互いにトレードオフの関係になってしまう。
【0036】
図３Ａ、図３Ｂは、本発明一態様におけるキャパシタ１０６およびキャパシタ１０７の簡易的なレイアウトを示す図である。図３Ａは上面図であり、他の要素との電気的な接続も簡易的に示している。図３Ｂは、図３Ａに示す一点鎖線Ｂ１－Ｂ２における断面図である。
【0037】
キャパシタ１０７は、導電層５１、誘電体層６１および導電層５２を積層した構成とすることができる。キャパシタ１０６は、導電層５２、誘電体層６２および導電層５４を積層した構成とすることができる。
【0038】
つまり、キャパシタ１０６およびキャパシタ１０７は、導電層５２を共通電極とし、互いに重なる領域を有することができる。したがって、キャパシタ１０６およびキャパシタ１０７は、面積の制約を受けにくく、設計の自由度を向上させることができる。
【0039】
キャパシタ１０７は、従来例におけるキャパシタ１０６を配置する領域にも配置することができ、容量値を高めることができる。キャパシタ１０７の面積（容量値）を大きくできることは、昇圧機能の向上に有効である。また、誘電体層６２および導電層５４には、トランジスタ等を形成する要素を用いるため、工程が増えることはない。昇圧機能および具体的なレイアウトの詳細については後述する。
【0040】
図１に示す画素が有する要素と各種配線との接続を説明する。トランジスタ１０１のゲートは、配線１２５と電気的に接続される。トランジスタ１０２のゲートは、配線１２６と電気的に接続される。トランジスタ１０３のゲートは、配線１２５と電気的に接続される。トランジスタ１０５のゲートは、配線１２７と電気的に接続される。
【0041】
トランジスタ１０１のソースまたはドレインの他方は、配線１２１と電気的に接続される。トランジスタ１０２のソースまたはドレインの他方は、配線１２２と電気的に接続される。トランジスタ１０３のソースまたはドレインの他方は、配線１２４と電気的に接続される。トランジスタ１０４のソースまたはドレインの他方は、配線１２３と電気的に接続される。トランジスタ１０５のソースまたはドレインの他方は、配線１２４と電気的に接続される。発光デバイス１０８の他方の電極は、配線１２９と電気的に接続される。
【0042】
配線１２５、１２６、１２７は、ゲート線としての機能を有し、ゲートドライバと電気的に接続することができる。配線１２１、１２２はソース線としての機能を有し、ソースドライバと電気的に接続することができる。
【0043】
配線１２３、１２９は、電源線としての機能を有することができる。例えば、配線１２３には高電位を供給し、配線１２９には低電位を供給することで、発光デバイス１０８を順バイアス動作（発光）させることができる。
【0044】
配線１２４は、基準電位（Ｖｒｅｆ）を供給する機能を有することができる。例えば、“Ｖｒｅｆ”としては、０Ｖ、ＧＮＤ電位などを用いることができる。または、特定の電位を“Ｖｒｅｆ”としてもよい。
【0045】
ここで、トランジスタ１０１のソースまたはドレインの一方と、キャパシタ１０６の一方の電極と、キャパシタ１０７の一方の電極と、トランジスタ１０４のゲートを接続する配線をノードＮＭとする。トランジスタ１０２のソースまたはドレインの一方と、キャパシタ１０７の他方の電極と、トランジスタ１０３のソースまたはドレインの一方を接続する配線をノードＮＡとする。
【0046】
トランジスタ１０１は、ノードＮＭに配線１２１の電位を書き込む機能を有することができる。トランジスタ１０２は、ノードＮＡに配線１２２の電位を書き込む機能を有することができる。トランジスタ１０３は、ノードＮＡに基準電位（Ｖｒｅｆ）を供給する機能を有することができる。トランジスタ１０４は、ノードＮＭの電位に従って発光デバイス１０８に流す電流を制御する機能を有することができる。トランジスタ１０５は、ノードＮＭへのデータ書き込み時にトランジスタ１０４のソース電位を固定する機能、および発光デバイス１０８の動作のタイミングを制御する機能を有することができる。
【0047】
ノードＮＭは、キャパシタ１０７を介してノードＮＡと接続されている。したがって、ノードＮＭをフローティング状態としたとき、ノードＮＡの電位変化分を容量結合で加算することができる。以下にノードＮＭにおける電位の加算について説明する。
【0048】
まず、ノードＮＭに第１のデータ（重み：“Ｗ”）を書き込む。このとき、ノードＮＡには基準電位“Ｖｒｅｆ”を供給し、キャパシタ１０７には“Ｗ－Ｖｒｅｆ”を保持させる。次に、ノードＮＡをフローティングとし、ノードＮＡに第２のデータ（データ：“Ｄ”）を供給する。
【0049】
このとき、キャパシタ１０７の容量値をＣ１０７、ノードＮＭの容量値をＣＮＭとすると、ノードＮＭの電位は、“Ｗ＋（Ｃ１０７／（Ｃ１０７＋ＣＮＭ））×（Ｄ－Ｖｒｅｆ）”となる。ここで、Ｃ１０７の値を大きくし、ＣＮＭの値を無視できれば、“Ｃ１０７／（Ｃ１０７＋ＣＮＭ）”は１に近づき、ノードＮＭの電位は“Ｗ＋Ｄ－Ｖｒｅｆ”とみなせる。
【0050】
したがって、“Ｗ”＝“Ｄ”、“Ｖｒｅｆ”＝０Ｖであって、Ｃ１０７がＣＮＭに比べて十分に大きければノードＮＭの電位は“２Ｄ”に近づく。つまり、ソースドライバの出力の約２倍の電位となる第３のデータ（“２Ｄ”）をノードＮＭで生成できることになる。
【0051】
なお、“Ｖｒｅｆ”が“－Ｗ”または“－Ｄ”であれば、ノードＮＭの電位を“３Ｄ”に近づけることもできる。
【0052】
画素が有する昇圧機能により、ソースドライバの出力電圧が小さくても発光デバイス１０８の動作に必要な電圧を生成することができ、発光デバイス１０８を適切に動作させることができる。
【0053】
上述したように、キャパシタ１０７の容量値は、ノードＮＭ（キャパシタ１０６を含む）の容量値よりも十分に大きいことが好ましい。本発明の一態様では、キャパシタ１０６とキャパシタ１０７が重なる領域を有するように形成するため、画素内におけるキャパシタ１０７の占有面積を大きくすることが容易である。すなわち、キャパシタ１０７の容量値を大きくすることが容易であり、上述した電位の加算機能（昇圧機能）を高めることができる。
【0054】
ノードＮＭ、ノードＮＡは、保持ノードとして作用する。各ノードに接続するトランジスタを導通させることで、データを各ノードに書き込むことができる。また、当該トランジスタを非導通とすることで、当該データを各ノードに保持することができる。当該トランジスタに極めてオフ電流の低いトランジスタを用いることでリーク電流を抑えることができ、各ノードの電位を長時間保持することが可能となる。当該トランジスタには、例えば、金属酸化物をチャネル形成領域に用いたトランジスタ（以下、ＯＳトランジスタ）を用いることが好ましい。
【0055】
具体的には、トランジスタ１０１、１０２、１０３のいずれかにＯＳトランジスタを適用することが好ましい。または、画素が有するトランジスタの全てにＯＳトランジスタを適用してもよい。また、リーク電流量が許容できる範囲で動作を行う場合は、Ｓｉをチャネル形成領域に有するトランジスタ（以下、Ｓｉトランジスタ）を適用してもよい。または、ＯＳトランジスタおよびＳｉトランジスタを併用してもよい。なお、上記Ｓｉトランジスタとしては、アモルファスシリコンを有するトランジスタ、結晶性のシリコン（微結晶シリコン、低温ポリシリコン、単結晶シリコン）を有するトランジスタなどが挙げられる。
【0056】
ＯＳトランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＡＣ－ＯＳまたはＣＡＣ－ＯＳなどを用いることができる。ＣＡＡＣ－ＯＳは結晶を構成する原子が安定であり、信頼性を重視するトランジスタなどに適する。また、ＣＡＣ－ＯＳは、高移動度特性を示すため、高速駆動を行うトランジスタなどに適する。
【0057】
ＯＳトランジスタは半導体層のエネルギーギャップが大きいため、数ｙＡ／μｍ（チャネル幅１μｍあたりの電流値）という極めて低いオフ電流特性を示すことができる。また、ＯＳトランジスタは、インパクトイオン化、アバランシェ降伏、および短チャネル効果などが生じないなどＳｉトランジスタとは異なる特徴を有し、信頼性の高い回路を形成することができる。また、Ｓｉトランジスタでは問題となる結晶性の不均一性に起因する電気特性のばらつきもＯＳトランジスタでは生じにくい。
【0058】
ＯＳトランジスタが有する半導体層は、例えばインジウム、亜鉛およびＭ（Ｍはアルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属の一つまたは複数）を含むＩｎ－Ｍ－Ｚｎ系酸化物で表記される膜とすることができる。Ｉｎ－Ｍ－Ｚｎ系酸化物は代表的には、スパッタリング法で形成することができる。または、ＡＬＤ（Ａｔｏｍｉｃ ｌａｙｅｒ ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成してもよい。
【0059】
Ｉｎ－Ｍ－Ｚｎ系酸化物をスパッタリング法で形成するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
【0060】
半導体層としては、キャリア密度の低い酸化物半導体を用いる。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０－９／ｃｍ３以上の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。当該酸化物半導体は、欠陥準位密度が低く、安定な特性を有する酸化物半導体であるといえる。
【0061】
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
【0062】
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
【0063】
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層におけるアルカリ金属またはアルカリ土類金属の濃度（二次イオン質量分析法により得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
【0064】
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じてキャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における窒素濃度（二次イオン質量分析法により得られる濃度）は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
【0065】
また、半導体層を構成する酸化物半導体に水素が含まれていると、金属原子と結合する酸素と反応して水になるため、酸化物半導体中に酸素欠損を形成する場合がある。酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成されることがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成する場合がある。したがって、水素が多く含まれている酸化物半導体を用いたトランジスタは、ノーマリーオン特性となりやすい。
【0066】
酸素欠損に水素が入った欠陥は、酸化物半導体のドナーとして機能しうる。しかしながら、当該欠陥を定量的に評価することは困難である。そこで、酸化物半導体においては、ドナー濃度ではなく、キャリア濃度で評価される場合がある。よって、本明細書等では、酸化物半導体のパラメータとして、ドナー濃度ではなく、電界が印加されない状態を想定したキャリア濃度を用いる場合がある。つまり、本明細書等に記載の「キャリア濃度」は、「ドナー濃度」と言い換えることができる場合がある。
【0067】
よって、酸化物半導体中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減された酸化物半導体をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
【0068】
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ－ＯＳ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密度が低い。
【0069】
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
【0070】
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
【0071】
以下では、非単結晶の半導体層の一態様であるＣＡＣ（Ｃｌｏｕｄ－Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）－ＯＳの構成について説明する。
【0072】
ＣＡＣ－ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
【0073】
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
【0074】
例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳ（ＣＡＣ－ＯＳの中でもＩｎ－Ｇａ－Ｚｎ酸化物を、特にＣＡＣ－ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
【0075】
つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
【0076】
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１－ｘ０）Ｏ３（ＺｎＯ）ｍ０（－１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
【0077】
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ－ｂ面においては配向せずに連結した結晶構造である。
【0078】
一方、ＣＡＣ－ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ－ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ－ＯＳにおいて、結晶構造は副次的な要素である。
【0079】
なお、ＣＡＣ－ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
【0080】
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
【0081】
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ－ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。
【0082】
ＣＡＣ－ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ－ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。
【0083】
ＣＡＣ－ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ－ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ－ｏｆ－ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折測定から、測定領域のａ－ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
【0084】
また、ＣＡＣ－ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域（リング領域）と、該リング領域に複数の輝点が観測される。したがって、電子線回折パターンから、ＣＡＣ－ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ－ｃｒｙｓｔａｌ）構造を有することがわかる。
【0085】
また、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物におけるＣＡＣ－ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。
【0086】
ＣＡＣ－ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ－ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。
【0087】
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。
【0088】
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。
【0089】
したがって、ＣＡＣ－ＯＳを半導体デバイスに用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
【0090】
また、ＣＡＣ－ＯＳを用いた半導体デバイスは、信頼性が高い。したがって、ＣＡＣ－ＯＳは、様々な半導体装置の構成材料として適している。
【0091】
なお、図１に示す画素の回路構成は一例であり、例えば、図４Ａに示すように、発光デバイス１０８の一方の電極を配線１２３と電気的に接続し、発光デバイス１０８の他方の電極をトランジスタ１０４のソースまたはドレインの他方と電気的に接続してもよい。
【0092】
または、図４Ｂに示すように、トランジスタ１０４のソースまたはドレインの一方と発光デバイス１０８の一方の電極との間にトランジスタ１０９との間にトランジスタ１０９を設けてもよい。トランジスタ１０９を設けることで、発光のタイミングを任意に制御することができる。また、図４Ａ、図４Ｂに示す構成を組み合わせてもよい。
【0093】
また、図４Ｃに示すように、トランジスタ１０５と接続される配線１２４には回路４０を電気的に接続することができる。回路４０は、基準電位（Ｖｒｅｆ）の供給源、トランジスタ１０４の電気特性を取得する機能、および補正データを生成する機能の一つ以上を有することができる。
【0094】
また、図５に示すように、垂直方向（ソース線（配線１２１、１２２）が延在する方向）に隣り合う２画素でゲート線（配線１２５）を共通とする構成としてもよい。図５は、ｎ行ｍ列目（ｎ、ｍは１以上の自然数）に配置される画素１０［ｎ，ｍ］、およびｎ＋１行ｍ列目に配置される画素１０［ｎ＋１，ｍ］を説明する図である。画素１０の基本構成は、図１に示す画素回路と同等であるが、配線１２５が配線１２６の機能を兼ねるため、配線１２６は省略される。
【0095】
画素１０［ｎ，ｍ］のトランジスタ１０２のゲートは、配線１２５［ｎ＋１］と電気的に接続される。配線１２５［ｎ＋１］には、画素１０［ｎ＋１，ｍ］のトランジスタ１０１のゲートおよびトランジスタ１０３のゲートが電気的に接続される。
【0096】
画素１０［ｎ＋１，ｍ］のトランジスタ１０２のゲートは、配線１２５［ｎ＋２］と電気的に接続される。図示はしていないが、配線１２５［ｎ＋２］には、画素１０［ｎ＋２，ｍ］のトランジスタ１０１のゲートおよびトランジスタ１０３のゲートが電気的に接続される。
【0097】
本発明の一態様の画素１０では、第１のデータ（重み）の書き込みおよび第２のデータ（データ）の書き込みの２回の書き込み動作がある。重みおよびデータは異なるソース線から供給されるため、一方の画素にデータを書き込むタイミングと、他方の画素に重みを書き込むタイミングを重ねることができる。したがって、それらの動作を行うトランジスタのゲートが接続されるゲート線を共通とすることができる。
【0098】
２画素間でゲート線を共通とすることで、１画素につきゲート線を３本から実質２本に減らすことができ、画素の開口率を上げることができる。また、ゲートドライバの動作の簡略化および充放電が必要なゲート配線が減るため、消費電力も削減することができる。
【0099】
次に、図５に示す２画素の動作を図６に示すタイミングチャートを用いて説明する。以下に行う説明は、画素１０の動作によりソースドライバの出力するデータ電位の約２倍のデータ電位を表示デバイスに供給する動作の例である。
【0100】
当該動作説明においては、高電位を“Ｈ”、低電位を“Ｌ”で表す。また、画素１０［ｎ，ｍ］に供給する重みを“Ｗ１”、画像データを“Ｄ１”、画素１０［ｎ＋１，ｍ］に供給する重みを“Ｗ２”、画像データを“Ｄ２”とする。”Ｖｒｅｆ”としては、例えば０Ｖ、ＧＮＤ電位または特定の電位を用いることができる。
【0101】
また、配線１２３には高電位が常時供給され、配線１２９には低電位が常時供給され、配線１２４には基準電位（Ｖｒｅｆ）が常時供給されていることとする。なお、動作に支障がなければ、これらの電位が供給されていない期間があってもよい。
【0102】
なお、ここでは電位の分配、結合または損失において、回路の構成や動作タイミングなどに起因する詳細な変化は勘案しない。また、キャパシタを用いた容量結合による電位の変化は、当該キャパシタと、接続される要素との容量比に依存するが、説明を明瞭にするため、当該要素の容量値は十分に小さい値に仮定する。
【0103】
期間Ｔ１において、配線１２１には“Ｗ１”が供給される。
【0104】
期間Ｔ１に配線１２５［ｎ］の電位を“Ｈ”、配線１２７［ｎ］の電位を“Ｈ”とすると、画素１０［ｎ，ｍ］において、トランジスタ１０２が導通し、ノードＮＡ［ｎ，ｍ］の電位は“Ｖｒｅｆ”となる。当該動作は、後の加算動作（容量結合動作）を行うためのリセット動作である。
【0105】
また、トランジスタ１０１が導通し、ノードＮＭ［ｎ，ｍ］に配線１２１［ｍ］の電位が書き込まれる。また、トランジスタ１０５が導通し、トランジスタ１０４のソース電位が“Ｖｒｅｆ”となる。当該動作は、画素１０［ｎ，ｍ］における重みの書き込み動作であり、トランジスタ１０４のソース電位が安定した状態で、ノードＮＭ［ｎ，ｍ］に電位“Ｗ１”が書き込まれる。
【0106】
期間Ｔ２において、配線１２１には“Ｗ２”が供給され、配線１２２には“Ｄ１”が供給される。
【0107】
期間Ｔ２に配線１２５［ｎ］の電位を“Ｌ”、配線１２７［ｎ］の電位を“Ｈ”、配線１２５［ｎ＋１］の電位を“Ｈ”、配線１２７［ｎ＋１］の電位を“Ｈ”とすると、トランジスタ１０１が非導通となる。このとき、ノードＮＭ［ｎ，ｍ］に“Ｗ１”が保持される。また、キャパシタ１０７には、“Ｗ１－Ｖｒｅｆ”が保持される。
【0108】
また、トランジスタ１０３が非導通、トランジスタ１０２が導通となり、ノードＮＡ［ｎ，ｍ］の電位は配線１２２［ｍ］の電位“Ｄ１”となる。このとき、ノードＮＡの変化分“Ｄ１－Ｖｒｅｆ”がキャパシタ１０７とノードＮＭ［ｎ，ｍ］の容量比に応じてノードＮＭ［ｎ，ｍ］に付加される。当該動作は画素１０［ｎ，ｍ］における加算動作であり、ノードＮＭ［ｎ，ｍ］の電位は“Ｗ１＋（Ｄ１－Ｖｒｅｆ）’”となる。このとき、“Ｖｒｅｆ”＝０であれば、ノードＮＭ［ｎ，ｍ］の電位は“Ｗ１＋Ｄ１’”となる。
【0109】
また、画素１０［ｎ＋１，ｍ］において、トランジスタ１０２が導通し、ノードＮＡ［ｎ＋１，ｍ］の電位は“Ｖｒｅｆ”となる。当該動作は、後の加算動作（容量結合動作）を行うためのリセット動作である。
【0110】
また、トランジスタ１０１が導通し、ノードＮＭ［ｎ＋１，ｍ］に配線１２１［ｍ］の電位が書き込まれる。また、トランジスタ１０５が導通し、トランジスタ１０４のソース電位が“Ｖｒｅｆ”となる。当該動作は、画素１０［ｎ＋１，ｍ］における重みの書き込み動作であり、トランジスタ１０４のソース電位が安定した状態で、ノードＮＭ［ｎ＋１，ｍ］に電位“Ｗ２”が書き込まれる。
【0111】
期間Ｔ３において、配線１２２には“Ｄ２”が供給される。
【0112】
期間Ｔ３に配線１２７［ｎ］の電位を“Ｌ”、配線１２５［ｎ＋１］の電位を“Ｌ”、配線１２７［ｎ＋１］の電位を“Ｈ”、配線１２５［ｎ＋２］の電位を“Ｈ”とすると、画素１０［ｎ，ｍ］において、トランジスタ１０５が非導通となり、ノードＮＭ［ｎ，ｍ］の電位に応じてトランジスタ１０４に電流が流れ、発光デバイス１０８が発光する。
【0113】
また、画素１０［ｎ＋１，ｍ］において、トランジスタ１０３が非導通、トランジスタ１０２が導通となり、ノードＮＡ［ｎ＋１，ｍ］の電位は配線１２２［ｍ］の電位“Ｄ２”となる。このとき、ノードＮＡの変化分“Ｄ２－Ｖｒｅｆ”がキャパシタ１０７とノードＮＭ［ｎ＋１，ｍ］の容量比に応じてノードＮＭ［ｎ＋１，ｍ］に付加される。当該動作は画素１０［ｎ＋１，ｍ］における加算動作であり、ノードＮＭ［ｎ＋１，ｍ］の電位は“Ｗ２＋（Ｄ２－Ｖｒｅｆ）’”となる。このとき、“Ｖｒｅｆ”＝０であれば、ノードＮＭ［ｎ＋１，ｍ］の電位は“Ｗ２＋Ｄ２’”となる。
【0114】
そして、配線１２７［ｎ＋１］の電位を“Ｌ”、配線１２５［ｎ＋２］の電位を“Ｌ”とすると、画素１０［ｎ＋１，ｍ］において、トランジスタ１０５が非導通となり、ノードＮＭ［ｎ＋１，ｍ］の電位に応じてトランジスタ１０４に電流が流れ、発光デバイス１０８が発光する。
【0115】
上記動作において、Ｗ１＝Ｄ１またはＷ２＝Ｄ２であって、ノードＮＭの容量がキャパシタ１０７の容量よりも十分に小さい場合は、“Ｗ１＋Ｄ１’”は“２Ｄ１”に近い値、“Ｗ２＋Ｄ２’”は“２Ｄ２”に近い値となる。したがって、ソースドライバの出力するデータ電位の約２倍のデータ電位を表示デバイスに供給することができる。
【0116】
ここまで、表示デバイスに発光デバイスを用いる例を説明したが、液晶デバイス（液晶素子ともいう）を用いてもよい。図７Ａは、表示デバイスに液晶デバイスを用いた画素の回路図である。液晶デバイス１１０の一方の電極はノードＮＭと電気的に接続され、液晶デバイス１１０の他方の電極は配線１３０と電気的に接続される。また、キャパシタ１０６の他方の電極は、配線１３１と電気的に接続される。なお、図１に示す画素と共通の要素には同一の符号を付し、説明は省略する。
【0117】
【0118】
配線１３０および配線１３１は、電気的に接続されていてもよい。配線１３０、１３１は電源を供給する機能を有する。例えば、配線１３０、１３１は、ＧＮＤや０Ｖなどの基準電位や任意の電位を供給することができる。
【0119】
トランジスタ１０３のソースまたはドレインの他方は配線１２３と電気的に接続されるが、図８Ａに示すように配線１３１と電気的に接続してもよい。または、配線１３０と電気的に接続してもよい。または、キャパシタ１０６の他方の電極と配線１２３を電気的に接続してもよい。
【0120】
また、図８Ｂに示すようにキャパシタ１０６を省いた構成としてもよい。前述したように、ノードＮＭと接続するトランジスタにＯＳトランジスタを用いることができる。ＯＳトランジスタはリーク電流が極めて小さいため、保持容量として機能するキャパシタ１０６を省いても表示を比較的長時間維持することができる。また、トランジスタの構成に限らず、フィールドシーケンシャル駆動のように、高速動作で表示期間を短くできる場合にもキャパシタ１０６を省くことは有効である。キャパシタ１０６を省くことで開口率を向上させることができる。または、画素の透過率を向上させることができる。
【0121】
また、液晶デバイスを用いた場合でも、垂直方向に並ぶ２画素でゲート線を共通とすることができる。図９に示すように、液晶デバイスを用いた場合は、２画素間でゲート線を共通とすることで、１画素につきゲート線を２本から実質１本に減らすことができる。ノードＮＭで電位を加算する動作の説明は、発光デバイスを用いた場合の動作を参照することができる。
【0122】
また、本発明の一態様の画素においては、図１０に示すように、トランジスタにバックゲートを設けた構成としてもよい。図１０では、バックゲートがフロントゲートと電気的に接続された構成を示しており、オン電流を高める効果を有する。または、バックゲートが定電位を供給できる配線と電気的に接続された構成であってもよい。当該構成では、トランジスタのしきい値電圧を制御することができる。
【0123】
また、本発明の一態様の画素においては、図１１に示すように、ソース線を１本とする構成としてもよい。画素では、重みとデータを異なるタイミングで書き込むため、それらを供給するソース線を共通とすることができる。ただし、当該構成と、図５または図９に示す２画素間でゲート線を共通とする構成とを組み合わすことはできない。
【0124】
次に、図１に示す発光デバイスを有する画素のレイアウトの一例について、図１２Ａ、図１２Ｂ、図１３Ａ、図１３Ｂ、図１４Ａ、図１４Ｂ、および図１５Ａ乃至図１５Ｃを用いて詳細を説明する。なお、キャパシタの構成を主として説明するため、画素が有する発光デバイスおよび一部構成要素については、図１２Ａ、図１２Ｂ、図１３Ａ、図１３Ｂ、図１４Ａ、図１４Ｂ、および図１５Ａ乃至図１５Ｃに図示せず、説明を省略する。なお、図１２Ａ、図１２Ｂ、図１３Ａ、図１３Ｂ、図１４Ａ、図１４Ｂ、および図１５Ａ乃至図１５Ｃでは、図１、図３Ａ、図３Ｂと共通の符号を用いている。
【0125】
図１２Ａ、図１２Ｂは、キャパシタ１０７を構成する導電層５１、誘電体層６１、および導電層５２ａの積層状態を示す図である。図１２Ａは、上面図である。図１２Ｂは、図１２Ａに示す一点鎖線Ｃ１－Ｃ２における断面図である。
【0126】
導電層５１は、配線１２５、配線１２６、配線１２７、およびトランジスタ１０４のバックゲート電極と共通の工程で形成することができる。配線１２５は、トランジスタ１０１のバックゲート電極としても機能する。配線１２６は、トランジスタ１０２およびトランジスタ１０３のバックゲート電極としても機能する。配線１２７は、トランジスタ１０５のバックゲート電極としても機能する。導電層５１には、例えば低抵抗の金属層などを用いることができる。
【0127】
誘電体層６１は、トランジスタ１０１乃至１０５のバックゲート絶縁膜と共通の工程で形成することができる。誘電体層６１には、酸化シリコン膜などの無機絶縁層を用いることができる。
【0128】
導電層５２ａは、低抵抗の半導体層であり、半導体層を形成したのち、不純物などを導入して低抵抗化して形成する。当該半導体層は、トランジスタ１０１乃至１０５の半導体層と共通の工程を用いて形成することができる。
【0129】
トランジスタにおいては、ゲート電極をマスクとすることで不純物の導入領域を制御することができ、ゲート電極と重なる領域は高抵抗領域、その他の領域は低抵抗領域となる。高抵抗領域はチャネル形成領域として作用し、低抵抗領域はソース領域またはドレイン領域として作用する。低抵抗領域は、例えば、ＩＧＺＯなどの酸化物半導体を低抵抗化した酸化物導電層とすることができる。導電層５２ａは、当該低抵抗領域と同様に形成することができる。
【0130】
以上により、キャパシタ１０７を形成することができる。
【0131】
【0132】
導電層５２ｂは、導電層５２ａと重なる領域を有する。また、導電層５２ｂは、導電層５２ａと電気的に直接接続しているため、両者は同電位となる。したがって、導電層５２ｂおよび導電層５２ａは、図３Ｂに示す導電層５２と同一とみなすことができる。
【0133】
各トランジスタおよび導電層５２ａ上には保護層６３が設けられる。保護層６３には、例えば、酸化シリコン膜などの無機絶縁層を用いることができる。
【0134】
導電層５２ａは、トランジスタ１０１のソースまたはドレインの一方が延在した領域である。トランジスタ１０１のソースまたはドレインの一方と重なる保護層６３には、開口部１６０が設けられる。導電層５２ｂは、保護層６３を介して導電層５２ａと重なる領域を有するように形成される。また、導電層５２ｂの一部は開口部１６０にも設けられ、導電層５２ａと電気的に直接接続される。
【0135】
導電層５２ｂは、配線１２４、および各トランジスタのソース電極またはドレイン電極に相当する接続配線などと共通の工程で形成することができる。導電層５２ｂには、例えば低抵抗の金属層などを用いることができる。
【0136】
次に、図１４Ａ、図１４Ｂを用いて、キャパシタ１０６の構成について説明する。図１４Ａは、上面図である。図１４Ｂは、図１４Ａに示す一点鎖線Ｃ１－Ｃ２における断面図である。キャパシタ１０６は、導電層５２ｂ、誘電体層６２ａおよび誘電体層６２ｂ、ならびに導電層５４が積層された構成を有する。
【0137】
誘電体層６２ａは、各トランジスタおよび導電層５２ｂ上に設けられる。誘電体層６２ａには、例えば、酸化シリコン膜または窒化シリコン膜などの無機絶縁層を用いることができる。誘電体層６２ａは、トランジスタの保護膜としても機能する。
【0138】
誘電体層６２ｂは、誘電体層６２ａ上に設けられる。誘電体層６２ｂには、例えば、アクリルまたはポリイミドなどの有機絶縁層を用いることができる。誘電体層６２ｂは、平坦化膜としても機能する。誘電体層６２ａおよび誘電体層６２ｂは、ともにキャパシタ１０６の誘電体層として機能する。すなわち、誘電体層６２ａおよび誘電体層６２ｂは、図３Ｂに示す誘電体層６２と同一とみなすことができる。
【0139】
導電層５４は、導電層５２ｂと重なる領域を有するように、誘電体層６２ｂ上に設けられる。導電層５４は、配線１２２および配線１２３と共通の工程で形成することができる。導電層５４には、例えば低抵抗の金属層などを用いることができる。
【0140】
以上により、キャパシタ１０７と、キャパシタ１０６とが導電層５２を共通電極として互いに重なる領域を有する構成とすることができる。
【0141】
なお、半導体層を低抵抗化した導電層５２ａは、金属層よりも抵抗が高い。そのため、図１５Ａに示すように、保護層６３に複数の開口部１６５を設けて導電層５２ａと導電層５２ｂが接触する面積を増やし、抵抗の影響を緩和してもよい。当該構成は、開口部１６０を複数設けた構成ともいえる。
【0142】
また、図１４Ａ、図１４Ｂに示すキャパシタ１０６の構成は、誘電体層に比較的厚く形成される有機絶縁層を含むため、容量値を高めにくい場合がある。そのため、図１５Ｂに示すように、導電層５４を誘電体層６２ａと接するように設けてもよい。当該構成において、有機絶縁層（誘電体層６２ｂ）は、誘電体層６２ａ上および導電層５４上に設ければよい。
【0143】
または、図１５Ｃに示すように、有機絶縁層（誘電体層６２ｂ）の導電層５２ｂと重なる領域に開口部を設け、当該開口部に導電層５４を設けてもよい。図１５Ｂ、図１５Ｃに示す構成では、誘電体層を無機絶縁層（誘電体層６２ａ）の１層で形成できるため、容量値を高めやすくなる。
【0144】
なお、これまでは、異なる２つのキャパシタが重なる領域を有する例を説明したが、キャパシタを３つ有し、一つのキャパシタが他の２つのキャパシタと重なる領域を有する構成としてもよい。画素回路が有するキャパシタが２つの場合は、当該一つのキャパシタを他の一つのキャパシタと並列接続することができる。
【0145】
上記構成について、図１６Ａ、図１６Ｂ、図１７Ａ、図１７Ｂ、図１８Ａ、図１８Ｂを用いて説明する。ここでは、画素内にキャパシタ１０７、キャパシタ１０６ａ、キャパシタ１０６ｂが設けられ、キャパシタ１０６ａとキャパシタ１０６ｂを並列接続してキャパシタ１０６として用いる例を説明する。なお、同様にキャパシタ１０７を並列接続で構成してもよい。なお、図１２Ａ、図１２Ｂ、図１３Ａ、図１３Ｂ、図１４Ａ、図１４Ｂ、および図１５Ａ乃至図１５Ｃと共通の要素については、詳細な説明を省略する。
【0146】
図１６Ａ、図１６Ｂは、キャパシタ１０７を構成する導電層５１ａ、誘電体層６１、および導電層５２ａの積層状態、キャパシタ１０６ａを構成する導電層５１ｂ、誘電体層６１、および導電層５２ａの積層状態を示す図である。図１６Ａは、上面図である。図１６Ｂは、図１６Ａに示す一点鎖線Ｄ１－Ｄ２における断面図である。
【0147】
導電層５１ａおよび導電層５１ｂは、配線１２５、配線１２６、配線１２７、およびトランジスタ１０４のバックゲート電極と共通の工程で形成することができる。導電層５１ａおよび導電層５１ｂは、同一面上に分離して設けられる。
【0148】
誘電体層６１は、トランジスタ１０１乃至１０５のバックゲート絶縁膜と共通の工程で形成することができる。
【0149】
導電層５２ａは、トランジスタ１０１乃至１０５の半導体層と共通の工程および当該半導体層を低抵抗化する工程を用いて形成することができる。導電層５２ａには、例えば、ＩＧＺＯなどの酸化物半導体を低抵抗化した酸化物導電層を用いることができる。
【0150】
以上により、導電層５２ａを共通電極としたキャパシタ１０７およびキャパシタ１０６ａを形成することができる。
【0151】
【0152】
導電層５２ｂは、導電層５２ａと重なる領域を有する。また、導電層５２ｂは、導電層５２ａと開口部１６０において電気的に直接接続しているため（図１７Ａ参照）、両者は同電位となる。
【0153】
また、導電層５１ｂは、誘電体層６１および保護層６３に設けられた開口部１６１で導電層５２ｂと共通の工程で形成された接続配線５５と電気的に接続される（図１７Ａ参照）。なお、接続配線５５は、トランジスタ１０４およびトランジスタ１０５とも電気的に接続される。
【0154】
次に、図１８Ａ、図１８Ｂを用いて、キャパシタ１０６ｂについて説明する。図１８Ａは、上面図である。図１８Ｂは、図１８Ａに示す一点鎖線Ｄ１－Ｄ２における断面図である。キャパシタ１０６ｂは、導電層５２ｂ、誘電体層６２ａおよび誘電体層６２ｂ、ならびに導電層５４が積層された構成を有する。
【0155】
誘電体層６２ａは、各トランジスタおよび導電層５２ｂ上に設けられる。誘電体層６２ｂは、誘電体層６２ａ上に設けられる。誘電体層６２ａおよび誘電体層６２ｂは、ともにキャパシタ１０６ｂの誘電体層として機能する。
【0156】
導電層５４は、導電層５２ｂと重なる領域を有するように、誘電体層６２ｂ上に設けられる。
【0157】
以上により、導電層５２を共通電極としたキャパシタ１０７、キャパシタ１０６ａ、およびキャパシタ１０６ｂが形成される。なお、導電層５４は、誘電体層６２ａおよび誘電体層６２ｂに設けられた開口部１６２で接続配線５５と電気的に直接接続される（図１８Ａ参照）。したがって、導電層５４は、導電層５１ｂは同電位となる。すなわち、キャパシタ１０６ａとキャパシタ１０６ｂとは並列接続であり、キャパシタ１０６として機能させることができる。
【0158】
【0159】
図１９は、本発明の一態様の表示装置を説明する図である。表示装置は、画素アレイ１１と、ソースドライバ２０と、ゲートドライバ３０を有する。画素アレイ１１は、列方向および行方向に配置された画素１２を有する。画素１２には、本実施の形態で説明したキャパシタの積層構成を備え、昇圧機能を有する画素を用いることができる。なお、配線は簡易的に図示しており、前述した本発明の一態様の画素が有する要素と接続する配線が設けられる。
【0160】
ソースドライバ２０およびゲートドライバ３０には、シフトレジスタなどの順序回路を用いることができる。
【0161】
なお、ソースドライバ２０およびゲートドライバ３０は、ＣＯＦ（ｃｈｉｐ ｏｎ ｆｉｌｍ）法、ＣＯＧ（ｃｈｉｐ ｏｎ ｇｌａｓｓ）法、ＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）法などによりＩＣチップを外付けする方法を用いることができる。または、画素アレイ１１と共通の工程を利用して作製されるトランジスタを用いて、画素アレイ１１と同一基板上に作り込まれていてもよい。
【0162】
ゲートドライバ３０は、画素アレイ１１の片側に配置した例を示しているが、画素アレイ１１を介して対向するように二つ配置し、駆動行を分割してもよい。
【0163】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0164】
（実施の形態２）
本実施の形態では、液晶デバイスを用いた表示装置の構成例と、発光デバイスを用いた表示装置の構成例について説明する。なお、本実施の形態においては、実施の形態１で説明した表示装置の要素、動作および機能の説明は省略する。
本実施の形態では、液晶デバイスを用いた表示装置の構成例と、発光デバイスを用いた表示装置の構成例について説明する。なお、本実施の形態においては、実施の形態１で説明した表示装置の要素、動作および機能の説明は省略する。
【0165】
本実施の形態で説明する表示装置には、実施の形態１で説明した画素を用いることができる。なお、以下に説明する走査線駆動回路はゲートドライバ、信号線駆動回路はソースドライバに相当する。
【0166】
【0167】
図２０Ａにおいて、第１の基板４００１上に設けられた表示部２１５を囲むようにして、シール材４００５が設けられ、表示部２１５がシール材４００５および第２の基板４００６によって封止されている。
【0168】
図２０Ａでは、走査線駆動回路２２１ａ、信号線駆動回路２３１ａ、信号線駆動回路２３２ａ、および共通線駆動回路２４１ａは、それぞれがプリント基板４０４１上に設けられた集積回路４０４２を複数有する。集積回路４０４２は、単結晶半導体または多結晶半導体で形成されている。共通線駆動回路２４１ａは、実施の形態１に示した配線１２３、１２４、１２９、１３０、１３１などに規定の電位を供給する機能を有する。
【0169】
走査線駆動回路２２１ａ、共通線駆動回路２４１ａ、信号線駆動回路２３１ａ、および信号線駆動回路２３２ａに与えられる各種信号および電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４０１８を介して供給される。
【0170】
走査線駆動回路２２１ａおよび共通線駆動回路２４１ａが有する集積回路４０４２は、表示部２１５に選択信号を供給する機能を有する。信号線駆動回路２３１ａおよび信号線駆動回路２３２ａが有する集積回路４０４２は、表示部２１５に画像データを供給する機能を有する。集積回路４０４２は、第１の基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に実装されている。
【0171】
なお、集積回路４０４２の接続方法は、特に限定されるものではなく、ワイヤボンディング法、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）法、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）法、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）法などを用いることができる。
【0172】
図２０Ｂは、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａに含まれる集積回路４０４２をＣＯＧ法により実装する例を示している。また、駆動回路の一部または全体を表示部２１５と同じ基板上に一体形成して、システムオンパネルを形成することができる。
【0173】
図２０Ｂでは、走査線駆動回路２２１ａおよび共通線駆動回路２４１ａを、表示部２１５と同じ基板上に形成する例を示している。駆動回路を表示部２１５内の画素回路と同時に形成することで、部品点数を削減することができる。よって、生産性を高めることができる。
【0174】
また、図２０Ｂでは、第１の基板４００１上に設けられた表示部２１５と、走査線駆動回路２２１ａおよび共通線駆動回路２４１ａと、を囲むようにして、シール材４００５が設けられている。また表示部２１５、走査線駆動回路２２１ａ、および共通線駆動回路２４１ａの上に第２の基板４００６が設けられている。よって、表示部２１５、走査線駆動回路２２１ａ、および共通線駆動回路２４１ａは、第１の基板４００１とシール材４００５と第２の基板４００６とによって、表示デバイスと共に封止されている。
【0175】
また、図２０Ｂでは、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａを別途形成し、第１の基板４００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部を別途形成して実装しても良い。また、図２０Ｃに示すように、信号線駆動回路２３１ａおよび信号線駆動回路２３２ａを表示部２１５と同じ基板上に形成してもよい。
【0176】
また、表示装置は、表示デバイスが封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む場合がある。
【0177】
また、第１の基板上に設けられた表示部および走査線駆動回路は、トランジスタを複数有している。当該トランジスタとして、実施の形態１で示したＳｉトランジスタまたはＯＳトランジスタを適用することができる。
【0178】
周辺駆動回路が有するトランジスタと、表示部の画素回路が有するトランジスタの構造は同じであってもよく、異なっていてもよい。周辺駆動回路が有するトランジスタは、全て同じ構造のトランジスタであってもよく、２種類以上の構造のトランジスタを有していてもよい。同様に、画素回路が有するトランジスタは、全て同じ構造のトランジスタであってもよく、２種類以上の構造のトランジスタを有していてもよい。
【0179】
【0180】
本発明の一態様のタッチパネルが有する検知デバイス（センサ素子ともいう）に限定は無い。指やスタイラスなどの被検知体の近接または接触を検知することのできる様々なセンサを、検知デバイスとして適用することができる。
【0181】
センサの方式としては、例えば、静電容量方式、抵抗膜方式、表面弾性波方式、赤外線方式、光学方式、感圧方式など様々な方式を用いることができる。
【0182】
本実施の形態では、静電容量方式の検知デバイスを有するタッチパネルを例に挙げて説明する。
【0183】
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。また、投影型静電容量方式としては、自己容量方式、相互容量方式等がある。相互容量方式を用いると、同時多点検知が可能となるため好ましい。
【0184】
本発明の一態様のタッチパネルは、別々に作製された表示装置と検知デバイスとを貼り合わせる構成、表示デバイスを支持する基板および対向基板の一方または双方に検知デバイスを構成する電極等を設ける構成等、様々な構成を適用することができる。
【0185】
【0186】
タッチパネル４２１０は、別々に作製された表示装置と検知デバイスとを貼り合わせた構成である。
【0187】
タッチパネル４２１０は、入力装置４２００と、表示装置とを有し、これらが重ねて設けられている。
【0188】
入力装置４２００は、基板４２６３、電極４２２７、電極４２２８、複数の配線４２３７、複数の配線４２３８および複数の配線４２３９を有する。例えば、電極４２２７は配線４２３７または配線４２３９と電気的に接続することができる。また、電極４２２８は配線４２３９と電気的に接続することができる。ＦＰＣ４２７２ｂは、複数の配線４２３７および複数の配線４２３８の各々と電気的に接続する。ＦＰＣ４２７２ｂにはＩＣ４２７３ｂを設けることができる。
【0189】
または、表示装置の第１の基板４００１と第２の基板４００６との間にタッチセンサを設けてもよい。第１の基板４００１と第２の基板４００６との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサを適用してもよい。
【0190】
図２２Ａ、図２２Ｂは、図２０Ｂ中でＮ１－Ｎ２の鎖線で示した部位の断面図である。図２２Ａ、図２２Ｂに示す表示装置は電極４０１５を有しており、電極４０１５はＦＰＣ４０１８が有する端子と異方性導電層４０１９を介して、電気的に接続されている。また、図２２Ａ、図２２Ｂでは、電極４０１５は、絶縁層４１１２、絶縁層４１１１、および絶縁層４１１０に形成された開口において配線４０１４と電気的に接続されている。
【0191】
電極４０１５は、第１の電極層４０３０と同じ導電層から形成され、配線４０１４は、トランジスタ４０１０、およびトランジスタ４０１１のソース電極およびドレイン電極と同じ導電層で形成されている。
【0192】
また、第１の基板４００１上に設けられた表示部２１５と走査線駆動回路２２１ａは、トランジスタを複数有しており、図２２Ａ、図２２Ｂでは、表示部２１５に含まれるトランジスタ４０１０、および走査線駆動回路２２１ａに含まれるトランジスタ４０１１を例示している。なお、図２２Ａ、図２２Ｂでは、トランジスタ４０１０およびトランジスタ４０１１としてボトムゲート型のトランジスタを例示しているが、トップゲート型のトランジスタであってもよい。
【0193】
【0194】
また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１０２上に設けられている。また、トランジスタ４０１０およびトランジスタ４０１１は、絶縁層４１１１上に形成された電極４０１７を有する。電極４０１７はバックゲート電極として機能することができる。
【0195】
また、図２２Ａ、図２２Ｂに示す表示装置は、キャパシタ４０２０を有する。キャパシタ４０２０は、トランジスタ４０１０のゲート電極と同じ工程で形成された電極４０２１と、絶縁層４１０３と、ソース電極およびドレイン電極と同じ工程で形成された電極と、を有する例を示している。キャパシタ４０２０の構成はこれに限定されず、その他の導電層および絶縁層で形成されていてもよい。
【0196】
表示部２１５に設けられたトランジスタ４０１０は表示デバイスと電気的に接続する。図２２Ａは、表示デバイスとして液晶デバイスを用いた液晶表示装置の一例である。図２２Ａにおいて、表示デバイスである液晶デバイス４０１３は、第１の電極層４０３０、第２の電極層４０３１、および液晶層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁層４０３２、絶縁層４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に設けられ、第１の電極層４０３０と第２の電極層４０３１は液晶層４００８を介して重畳する。
【0197】
液晶デバイス４０１３として、様々なモードが適用された液晶デバイスを用いることができる。例えば、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｅｎｄ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＶＡ－ＩＰＳモード、ゲストホストモード等が適用された液晶デバイスを用いることができる。
【0198】
また、本実施の形態に示す液晶表示装置にノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
【0199】
なお、液晶デバイスは、液晶の光学変調作用によって光の透過または非透過を制御する素子である。液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。液晶デバイスに用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
【0200】
図２２Ａでは、縦電界方式の液晶デバイスを有する液晶表示装置の例を示したが、本発明の一態様には、横電界方式の液晶デバイスを有する液晶表示装置を適用することができる。横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために５重量％以上のカイラル剤を混合させた液晶組成物を液晶層４００８に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性を示す。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良または破損を軽減することができる。
【0201】
また、スペーサ４０３５は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第１の電極層４０３０と第２の電極層４０３１との間隔（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
【0202】
また、必要に応じて、ブラックマトリクス（遮光層）、着色層（カラーフィルタ）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などを適宜設けてもよい。例えば、偏光基板および位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。また、上記バックライトおよびサイドライトとして、マイクロＬＥＤなどを用いても良い。
【0203】
図２２Ａに示す表示装置では、第２の基板４００６と第２の電極層４０３１の間に、遮光層４１３２、着色層４１３１、絶縁層４１３３が設けられている。
【0204】
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
【0205】
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。遮光層および着色層は、例えば、インクジェット法などを用いて形成することができる。
【0206】
また、図２２Ａ、図２２Ｂに示す表示装置は、絶縁層４１１１と絶縁層４１０４を有する。絶縁層４１１１と絶縁層４１０４として、不純物元素を透過しにくい絶縁層を用いる。絶縁層４１１１と絶縁層４１０４でトランジスタの半導体層を挟むことで、外部からの不純物の浸入を防ぐことができる。
【0207】
また、表示装置に含まれる表示デバイスとして発光デバイスを用いることができる。発光デバイスとしては、例えば、エレクトロルミネッセンスを利用するＥＬデバイスを適用することができる。ＥＬデバイスは、一対の電極の間に発光性の化合物を含む層（「ＥＬ層」ともいう。）を有する。一対の電極間に、ＥＬデバイスのしきい値電圧よりも大きい電位差を生じさせると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光性の化合物が発光する。
【0208】
ＥＬデバイスとしては、例えば、有機ＥＬデバイスまたは無機ＥＬデバイスを用いることができる。なお、発光材料として化合物半導体を用いるＬＥＤ（マイクロＬＥＤを含む）もＥＬ素子の一つであり、ＬＥＤを用いることもできる。
【0209】
なお、ＥＬ層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）などを有していてもよい。
【0210】
ＥＬ層は、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
【0211】
無機ＥＬデバイスは、その素子構成により、分散型無機ＥＬデバイスと薄膜型無機ＥＬデバイスとに分類される。分散型無機ＥＬデバイスは、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー－アクセプター再結合型発光である。薄膜型無機ＥＬデバイスは、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光デバイスとして有機ＥＬデバイスを用いて説明する。
【0212】
発光デバイスは発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタおよび発光デバイスを形成し、当該基板とは逆側の面から発光を取り出す上面射出（トップエミッション）構造や、基板側の面から発光を取り出す下面射出（ボトムエミッション）構造や、両面から発光を取り出す両面射出（デュアルエミッション）構造の発光デバイスがあり、どの射出構造の発光デバイスも適用することができる。
【0213】
図２２Ｂは、表示デバイスとして発光デバイスを用いた発光表示装置（「ＥＬ表示装置」ともいう。）の一例である。表示デバイスである発光デバイス４５１３は、表示部２１５に設けられたトランジスタ４０１０と電気的に接続している。なお発光デバイス４５１３の構成は、第１の電極層４０３０、発光層４５１１、第２の電極層４０３１の積層構造であるが、この構成に限定されない。発光デバイス４５１３から取り出す光の方向などに合わせて、発光デバイス４５１３の構成は適宜変えることができる。
【0214】
隔壁４５１０は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
【0215】
発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
【0216】
発光デバイス４５１３の発光色は、発光層４５１１を構成する材料によって、白、赤、緑、青、シアン、マゼンタ、または黄などとすることができる。
【0217】
カラー表示を実現する方法としては、発光色が白色の発光デバイス４５１３と着色層を組み合わせて行う方法と、画素毎に発光色の異なる発光デバイス４５１３を設ける方法がある。前者の方法は後者の方法よりも生産性が高い。一方、後者の方法では画素毎に発光層４５１１を作り分ける必要があるため、前者の方法よりも生産性が劣る。ただし、後者の方法では、前者の方法よりも色純度の高い発光色を得ることができる。後者の方法に加えて、発光デバイス４５１３にマイクロキャビティ構造を付与することにより色純度をさらに高めることができる。
【0218】
なお、発光層４５１１は、量子ドットなどの無機化合物を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。
【0219】
発光デバイス４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層４０３１および隔壁４５１０上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、ＤＬＣ（Ｄｉａｍｏｎｄ Ｌｉｋｅ Ｃａｒｂｏｎ）などを形成することができる。また、第１の基板４００１、第２の基板４００６、およびシール材４００５によって封止された空間には充填材４５１４が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
【0220】
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル系樹脂、ポリイミド、エポキシ系樹脂、シリコーン系樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、充填材４５１４に乾燥剤が含まれていてもよい。
【0221】
シール材４００５には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材４００５に乾燥剤が含まれていてもよい。
【0222】
また、必要であれば、発光デバイスの射出面に偏光板、または円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板または円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
【0223】
また、発光デバイスをマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
【0224】
表示デバイスに電圧を印加する第１の電極層および第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、および電極層のパターン構造によって透光性、反射性を選択すればよい。
【0225】
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
【0226】
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
【0227】
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリン若しくはその誘導体、ポリピロール若しくはその誘導体、ポリチオフェン若しくはその誘導体、または、アニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
【0228】
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
【0229】
なお、図２３に示すように、トランジスタやキャパシタが高さ方向に重なる領域を有するようなスタック構造としてもよい。例えば、駆動回路を構成するトランジスタ４０１１およびトランジスタ４０２２を重ねて配置すれば、狭額縁の表示装置とすることができる。また、画素回路を構成するトランジスタ４０１０、トランジスタ４０２３、キャパシタ４０２０などが一部でも重なる領域を有するように配置すれば開口率や解像度を向上させることができる。なお、図２３では図２２Ａに示す液晶表示装置にスタック構造を応用した例を示しているが、図２２Ｂに示すＥＬ表示装置に応用してもよい。
【0230】
また、画素回路において、電極や配線に可視光に対して透光性の高い透光性導電膜を用いることで、画素内の光の透過率を高めることができ、実質的に開口率を向上させることができる。なお、ＯＳトランジスタを用いる場合は半導体層も透光性を有するため、さらに開口率を高めることができる。これらは、トランジスタ等をスタック構造としない場合においても有効である。
【0231】
また、液晶表示装置と発光装置を組み合わせて表示装置を構成としてもよい。
【0232】
発光装置は表示面の逆側、または表示面の端部に配置される。発光装置は表示デバイスに光を供給する機能を有する。発光装置は、バックライトとも呼ぶことができる。
【0233】
ここで、発光装置は、板状またはシート状の導光部（導光板ともいう）と、異なる色の光を呈する複数の発光デバイスを有することができる。当該発光デバイスを導光部の側面近傍に配置すると、導光部側面から内部へ光を発することができる。導光部は光路を変更する機構（光取り出し機構ともいう）を有しており、これにより、発光装置は表示パネルの画素部に光を均一に照射することができる。または、導光部を設けず、画素の直下に発光装置を配置する構成としてもよい。
【0234】
発光装置は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の発光デバイスを有することが好ましい。さらに白色（Ｗ）の発光デバイスを有していてもよい。これら発光デバイスとして発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いることが好ましい。
【0235】
さらに、発光デバイスは、その発光スペクトルの半値全幅（ＦＷＨＭ：Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）が、５０ｎｍ以下、好ましくは４０ｎｍ以下、より好ましくは３０ｎｍ以下、さらに好ましくは２０ｎｍ以下である、極めて色純度の高い発光デバイスであることが好ましい。なお、発光スペクトルの半値全幅は、小さければ小さいほどよいが、例えば１ｎｍ以上とすることができる。これにより、カラー表示を行う際に、色再現性が高い鮮やかな表示を行うことができる。
【0236】
また、赤色の発光デバイスは、発光スペクトルのピーク波長が、６２５ｎｍ以上６５０ｎｍ以下の範囲内に位置する素子を用いることが好ましい。また、緑色の発光デバイスは、発光スペクトルのピーク波長が、５１５ｎｍ以上５４０ｎｍ以下の範囲内に位置する素子を用いることが好ましい。青色の発光デバイスは、発光スペクトルのピーク波長が、４４５ｎｍ以上４７０ｎｍ以下の範囲内に位置する素子を用いることが好ましい。
【0237】
表示装置は、３色の発光デバイスを順次点滅させるとともに、これと同期させて画素を駆動し、継時加法混色法に基づいてカラー表示を行うことができる。当該駆動方法は、フィールドシーケンシャル駆動とも呼ぶことができる。
【0238】
フィールドシーケンシャル駆動では、鮮やかなカラー画像を表示することができる。また、滑らかな動画像を表示することができる。また上記駆動方法を用いることで、１つの画素を複数の異なる色の副画素で構成する必要がなく、１つの画素の有効反射面積（有効表示面積、開口率ともいう）を大きくできるため、明るい表示を行うことができる。さらに、画素にカラーフィルタを設ける必要がないため、画素の透過率も向上させることもでき、さらに明るい表示を行うことができる。また、作製工程を簡略化でき、作製コストを低減することができる。
【0239】
図２４Ａ、図２４Ｂは、フィールドシーケンシャル駆動が可能な表示装置の断面概略図の一例である。当該表示装置の第１の基板４００１側にはＲＧＢ各色の発光が可能なバックライトユニットが設けられる。なお、フィールドシーケンシャル駆動では、ＲＧＢ各色の時分割発光で色を表現するため、カラーフィルタは不要となる。
【0240】
図２４Ａに示すバックライトユニット４３４０ａは、画素の直下に拡散板４３５２を介して発光デバイス４３４２が複数設けられた構成である。拡散板４３５２は、発光デバイス４３４２から第１の基板４００１側に射出された光を拡散し、表示部面内の輝度を均一化する機能を有する。発光デバイス４３４２と拡散板４３５２との間には、必要に応じて偏光板を設けてもよい。また、拡散板４３５２は不要であれば設けなくてもよい。また、遮光層４１３２を省いた構成としてもよい。
【0241】
バックライトユニット４３４０ａは、発光デバイス４３４２を多く搭載することができるため、明るい表示が可能となる。また、導光板は不要であり、発光デバイス４３４２の光の効率を損ないにくい利点がある。なお、必要に応じて発光デバイス４３４２に光拡散用のレンズ４３４４を設けてもよい。
【0242】
図２４Ｂに示すバックライトユニット４３４０ｂは、画素の直下に拡散板４３５２を介して導光板４３４１が設けられた構成である。導光板４３４１の端部には発光デバイス４３４２が複数設けられる。導光板４３４１は、拡散板４３５２とは逆側に凹凸形状を有し、導波した光を当該凹凸形状で散乱して拡散板４３５２の方向に射出することができる。
【0243】
発光デバイス４３４２は、プリント基板４３４７に固定することができる。なお、図２４Ｂでは、ＲＧＢ各色の発光デバイス４３４２が重なるように図示しているが、奥行方向にＲＧＢ各色の発光デバイス４３４２が並ぶように配置することもできる。また、導光板４３４１において、発光デバイス４３４２とは反対側の側面には、可視光を反射する反射層４３４８を設けてもよい。
【0244】
バックライトユニット４３４０ｂは、発光デバイス４３４２を少なくすることができるため、低コストかつ薄型とすることができる。
【0245】
また、液晶デバイスには、光散乱型液晶デバイスを用いてもよい。光散乱型液晶デバイスとしては、液晶と高分子の複合材料を有する素子を用いることが好ましい。例えば、高分子分散型液晶デバイスを用いることができる。または、高分子ネットワーク型液晶（ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ））素子を用いてもよい。
【0246】
光散乱型液晶デバイスは、一対の電極で挟まれる樹脂部の３次元ネットワーク構造中に液晶部が設けられた構造である。液晶部に用いる材料としては、例えばネマティック液晶を用いることができる。また、樹脂部としては光硬化樹脂を用いることができる。光硬化樹脂は、例えば、アクリレート、メタクリレートなどの単官能モノマー、ジアクリレート、トリアクリレート、ジメタクリレート、トリメタクリレートなどの多官能モノマー、または、これらを混合させた重合性化合物を用いることができる。
【0247】
光散乱型液晶デバイスは液晶材料の屈折率の異方性を利用し、光を透過または散乱させることにより表示を行う。また、樹脂部も屈折率の異方性を有していてもよい。光散乱型液晶デバイスに印加される電圧に従って液晶分子が一定方向に配列するとき、液晶部と樹脂部の屈折率の差が小さくなる方向が発生し、当該方向に沿って入射する光は液晶部で散乱されることなく透過する。したがって、光散乱型液晶デバイスは当該方向からは透明な状態に視認される。一方で、印加される電圧に従って液晶分子の配列がランダムとなるとき、液晶部と樹脂部の屈折率の差に大きな変化が生じないため、入射する光は液晶部で散乱される。したがって、光散乱型液晶デバイスは視認の方向を問わず不透明の状態となる。
【0248】
図２５Ａは、図２４Ａの表示装置の液晶デバイス４０１３を光散乱型液晶デバイス４０１６に置き換えた構成である。光散乱型液晶デバイス４０１６は、液晶部および樹脂部を有する複合層４００９、ならびに第１の電極層４０３０、第２の電極層４０３１を有する。フィールドシーケンシャル駆動に関する要素は、図２４Ａと同じであるが、光散乱型液晶デバイス４０１６を用いる場合は、配向膜および偏光板が不要となる。なお、スペーサ４０３５は球状の形態で図示しているが、柱状であってもよい。
【0249】
図２５Ｂは、図２４Ｂの表示装置の液晶デバイス４０１３を光散乱型液晶デバイス４０１６に置き換えた構成である。図２４Ｂの構成では、光散乱型液晶デバイス４０１６に電圧を印加しないときに光を透過し、電圧を印加したときに光を散乱させるモードで動作する構成とすることが好ましい。当該構成とすることで、ノーマル状態（表示をさせない状態）で透明な表示装置とすることができる。この場合は、光を散乱させる動作を行ったときにカラー表示を行うことができる。
【0250】
【0251】
図２６Ａは、第１の基板４００１が導光板としての機能を有する構成である。第１の基板４００１の外側の面には、凹凸形状を設けてもよい。当該構成では、導光板を別途設ける必要がなくなるため、製造コストを低減することができる。また、当該導光板による光の減衰もなくなるため、発光デバイス４３４２が射出する光を効率良く利用することができる。
【0252】
図２６Ｂは、複合層４００９の端部近傍から光を入射する構成である。複合層４００９と第２の基板４００６との界面、および複合層４００９と第１の基板４００１との界面での全反射を利用し、光散乱型液晶デバイスから外部に光を射出することができる。複合層４００９の樹脂部には、第１の基板４００１および第２の基板４００６よりも屈折率が大きい材料を用いる。
【0253】
なお、発光デバイス４３４２は表示装置の一辺に設けるだけでなく、図２６Ｃに示すように対向する二辺に設けてもよい。さらに、三辺または四辺に設けてもよい。発光デバイス４３４２を複数の辺に設けることで、光の減衰を補うことができ、大面積の表示デバイスにも対応することができる。
【0254】
図２６Ｄは、発光デバイス４３４２から射出される光がミラー４３４５を介して表示装置に導光される構成である。当該構成により表示装置に一定の角度からの導光を行いやすくなるため、効率良く全反射光を得ることができる。
【0255】
図２６Ｅは、複合層４００９上に層４００３および層４００４の積層を有する構成である。層４００３および層４００４の一方はガラス基板などの支持体であり、他方は無機膜、有機樹脂のコーティング膜またはフィルムなどで形成することができる。複合層４００９の樹脂部には、層４００４よりも屈折率が大きい材料を用いる。また、層４００４には層４００３よりも屈折率が大きい材料を用いる。
【0256】
複合層４００９と層４００４との間には一つ目の界面が形成され、層４００４と層４００３との間には二つ目の界面が形成される。当該構成により、一つ目の界面で全反射されず通り抜けた光を二つ目の界面で全反射させ、複合層４００９に戻すことができる。したがって、発光デバイス４３４２が射出する光を効率良く利用することができる。
【0257】
【0258】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0259】
（実施の形態３）
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。
【0260】
本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。
【0261】
〔ボトムゲート型トランジスタ〕
図２７Ａは、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０のチャネル長方向の断面図である。図２７Ａにおいて、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。
図２７Ａは、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０のチャネル長方向の断面図である。図２７Ａにおいて、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。
【0262】
また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電極７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および電極７４４ｂの一部は、絶縁層７４１上に形成される。
【0263】
絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。
【0264】
また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂおよび絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。
【0265】
半導体層７４２に酸化物半導体を用いる場合、電極７４４ａおよび電極７４４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。
【0266】
半導体層７４２にソース領域およびドレイン領域が形成されることにより、電極７４４ａおよび電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。
【0267】
半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と電極７４４ａの間、および半導体層７４２と電極７４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。
【0268】
絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。
【0269】
絶縁層７２９上には、バックゲート電極として機能できる電極７２３が設けられる。電極７２３は、電極７４６と同様の材料および方法で形成することができる。なお、電極７２３を設けない構成としてもよい。
【0270】
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
【0271】
電極７４６および電極７２３は、どちらもゲート電極として機能することができる。よって、絶縁層７２６、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。
【0272】
なお、電極７４６または電極７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１０において、電極７２３を「ゲート電極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲート電極」として用いる場合は、トランジスタ８１０をトップゲート型のトランジスタの一種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
【0273】
半導体層７４２を挟んで電極７４６および電極７２３を設けることで、更には、電極７４６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１０のオン電流が大きくなると共に、電界効果移動度が高くなる。
【0274】
したがって、トランジスタ８１０は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１０の占有面積を小さくすることができる。
【0275】
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。
【0276】
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。
【0277】
図２７Ｂは、図２７Ａとは異なる構成のチャネル保護型のトランジスタ８２０のチャネル長方向の断面図である。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異なる。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。
【0278】
絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。
【0279】
また、トランジスタ８２０は、トランジスタ８１０よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さくすることができる。
【0280】
図２７Ｃは、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタ８２５のチャネル長方向の断面図である。トランジスタ８２５は、絶縁層７４１を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａおよび電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７４１を設けないため、トランジスタの生産性を高めることができる。
【0281】
〔トップゲート型トランジスタ〕
図２８Ａに例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。電極７４４ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。
図２８Ａに例示するトランジスタ８４２は、トップゲート型のトランジスタの１つである。電極７４４ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。
【0282】
また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と残りの絶縁層７２６をマスクとして用いて不純物を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる。トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。半導体層７４２の絶縁層７２６を介して不純物が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物が導入された領域よりも小さくなる。よって、半導体層７４２は、絶縁層７２６と重なる領域であって、電極７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。
【0283】
また、トランジスタ８４２は、基板７７１の上に形成された電極７２３を有する。電極７２３は、絶縁層７７２を介して半導体層７４２と重なる領域を有する。電極７２３は、バックゲート電極として機能することができる。なお、電極７２３を設けない構成としてもよい。
【0284】
【0285】
【0286】
【0287】
ゲート電極およびバックゲート電極のそれぞれのチャネル幅方向の長さは、半導体層７４２のチャネル幅方向の長さよりも長く、半導体層７４２のチャネル幅方向全体は、各絶縁層を間に挟んでゲート電極またはバックゲート電極に覆われた構成である。
【0288】
当該構成とすることで、トランジスタに含まれる半導体層７４２を、ゲート電極およびバックゲート電極の電界によって電気的に取り囲むことができる。
【0289】
このように、ゲート電極およびバックゲート電極の電界によって、チャネル形成領域が形成される半導体層７４２を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造と呼ぶことができる。
【0290】
Ｓ－ｃｈａｎｎｅｌ構造とすることで、ゲート電極およびバックゲート電極の一方または双方によってチャネルを誘起させるための電界を効果的に半導体層７４２に印加することができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。また、Ｓ－ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的強度を高めることができる。
【0291】
なお、ゲート電極とバックゲート電極が接続されず、それぞれに異なる電位が供給される構成としてもよい。例えば、バックゲート電極に定電位を供給することで、トランジスタのしきい値電圧を制御することができる。
【0292】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【0293】
（実施の形態４）
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３０Ａ乃至図３０Ｆに示す。
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３０Ａ乃至図３０Ｆに示す。
【0294】
図３０Ａはデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、スピーカ９６７、表示部９６５、操作キー９６６、ズームレバー９６８、レンズ９６９等を有する。表示部９６５に本発明の一態様の表示装置を用いることができる。
【0295】
図３０Ｂは携帯データ端末であり、筐体９１１、表示部９１２、スピーカ９１３、操作ボタン９１４、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。表示部９１２に本発明の一態様の表示装置を用いることができる。
【0296】
図３０Ｃは携帯電話機であり、筐体９５１、表示部９５２、操作ボタン９５３、外部接続ポート９５４、スピーカ９５５、マイク９５６、カメラ９５７等を有する。当該携帯電話機は、表示部９５２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部９５２に触れることで行うことができる。また、筐体９５１および表示部９５２は可撓性を有し、図示するように折り曲げて使用することができる。表示部９５２に本発明の一態様の表示装置を用いることができる。
【0297】
図３０Ｄはビデオカメラであり、第１筐体９０１、第２筐体９０２、表示部９０３、操作キー９０４、レンズ９０５、接続部９０６、スピーカ９０７等を有する。操作キー９０４およびレンズ９０５は第１筐体９０１に設けられており、表示部９０３は第２筐体９０２に設けられている。表示部９０３に本発明の一態様の表示装置を用いることができる。
【0298】
図３０Ｅはテレビであり、筐体９７１、表示部９７３、操作ボタン９７４、スピーカ９７５、通信用接続端子９７６、光センサ９７７等を有する。表示部９７３にはタッチセンサが設けられ、入力操作を行うこともできる。表示部９７３に本発明の一態様の表示装置を用いることができる。
【0299】
図３０Ｆはデジタルサイネージであり、大型の表示部９２２を有する。デジタルサイネージは、例えば、柱９２１の側面に大型の表示部９２２が取り付けられる。表示部９２２に本発明の一態様の表示装置を用いることができる。
【0300】
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
【符号の説明】
【0301】
１０：画素、１１：画素アレイ、１２：画素、２０：ソースドライバ、３０：ゲートドライバ、４０：回路、５１：導電層、５１ａ：導電層、５１ｂ：導電層、５２：導電層、５２ａ：導電層、５２ｂ：導電層、５３：導電層、５４：導電層、５５：接続配線、６１：誘電体層、６２：誘電体層、６２ａ：誘電体層、６２ｂ：誘電体層、６３：保護層、１０１：トランジスタ、１０２：トランジスタ、１０３：トランジスタ、１０４：トランジスタ、１０５：トランジスタ、１０６：キャパシタ、１０６ａ：キャパシタ、１０６ｂ：キャパシタ、１０７：キャパシタ、１０８：発光デバイス、１０９：トランジスタ、１１０：液晶デバイス、１２１：配線、１２２：配線、１２３：配線、１２４：配線、１２５：配線、１２６：配線、１２７：配線、１２９：配線、１３０：配線、１３１：配線、１６０：開口部、１６１：開口部、１６２：開口部、１６５：開口部、２１５：表示部、２２１ａ：走査線駆動回路、２３１ａ：信号線駆動回路、２３２ａ：信号線駆動回路、２４１ａ：共通線駆動回路、７２３：電極、７２６：絶縁層、７２８：絶縁層、７２９：絶縁層、７４１：絶縁層、７４２：半導体層、７４４ａ：電極、７４４ｂ：電極、７４６：電極、７７１：基板、７７２：絶縁層、８１０：トランジスタ、８２０：トランジスタ、８２５：トランジスタ、８４２：トランジスタ、８４４：トランジスタ、８４６：トランジスタ、９０１：筐体、９０２：筐体、９０３：表示部、９０４：操作キー、９０５：レンズ、９０６：接続部、９０７：スピーカ、９１１：筐体、９１２：表示部、９１３：スピーカ、９１４：操作ボタン、９１９：カメラ、９２１：柱、９２２：表示部、９５１：筐体、９５２：表示部、９５３：操作ボタン、９５４：外部接続ポート、９５５：スピーカ、９５６：マイク、９５７：カメラ、９６１：筐体、９６２：シャッターボタン、９６３：マイク、９６５：表示部、９６６：操作キー、９６７：スピーカ、９６８：ズームレバー、９６９：レンズ、９７１：筐体、９７３：表示部、９７４：操作ボタン、９７５：スピーカ、９７６：通信用接続端子、９７７：光センサ、４００１：基板、４００３：層、４００４：層、４００５：シール材、４００６：基板、４００８：液晶層、４００９：複合層、４０１０：トランジスタ、４０１１：トランジスタ、４０１３：液晶デバイス、４０１４：配線、４０１５：電極、４０１６：光散乱型液晶デバイス、４０１７：電極、４０１８：ＦＰＣ、４０１９：異方性導電層、４０２０：キャパシタ、４０２１：電極、４０２２：トランジスタ、４０２３：トランジスタ、４０３０：電極層、４０３１：電極層、４０３２：絶縁層、４０３３：絶縁層、４０３５：スペーサ、４０４１：プリント基板、４０４２：集積回路、４１０２：絶縁層、４１０３：絶縁層、４１０４：絶縁層、４１１０：絶縁層、４１１１：絶縁層、４１１２：絶縁層、４１３１：着色層、４１３２：遮光層、４１３３：絶縁層、４２００：入力装置、４２１０：タッチパネル、４２２７：電極、４２２８：電極、４２３７：配線、４２３８：配線、４２３９：配線、４２６３：基板、４２７２ｂ：ＦＰＣ、４２７３ｂ：ＩＣ、４３４０ａ：バックライトユニット、４３４０ｂ：バックライトユニット、４３４１：導光板、４３４２：発光デバイス、４３４４：レンズ、４３４５：ミラー、４３４７：プリント基板、４３４８：反射層、４３５２：拡散板、４５１０：隔壁、４５１１：発光層、４５１３：発光デバイス、４５１４：充填材
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】