知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024116470
(43)【公開日】2024-08-28
(54)【発明の名称】半導体装置および半導体装置の製造方法
(51)【国際特許分類】
H01L 21/336 20060101AFI20240821BHJP
H01L 29/78 20060101ALI20240821BHJP
H01L 29/739 20060101ALI20240821BHJP
H01L 29/861 20060101ALI20240821BHJP
H01L 29/12 20060101ALI20240821BHJP
【ＦＩ】
H01L29/78 658H
H01L29/78 653A
H01L29/78 652J
H01L29/78 655B
H01L29/78 655D
H01L29/78 657D
H01L29/78 655F
H01L29/78 655G
H01L29/91 J
H01L29/91 C
H01L29/78 652T
H01L29/91 F
【審査請求】未請求
【請求項の数】35
【出願形態】ＯＬ
(21)【出願番号】P 2023022105
(22)【出願日】2023-02-16
(71)【出願人】
【識別番号】000005234
【氏名又は名称】富士電機株式会社
(74)【代理人】
【識別番号】110000877
【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所
(72)【発明者】
【氏名】小田 優喜
(72)【発明者】
【氏名】各川 敦史
(72)【発明者】
【氏名】白川 徹
(57)【要約】 （修正有）
【課題】半導体装置及び半導体装置の製造方法を提供する。
【解決手段】トランジスタ部７０及びダイオード部８０を備える半導体装置１００であって、半導体基板１０に設けられた第１導電型のドリフト領域１８と、半導体基板のおもて面に設けられた複数のトレンチ部（ダミートレンチ部３０、ゲートトレンチ部４０）と、ドリフト領域よりも半導体基板の裏面側に設けられた第１導電型のバッファ領域２０と、トランジスタ部に設けられた第１ライフタイム制御領域１５１と、ダイオード部において、第１ライフタイム制御領域と異なる深さに設けられた第２ライフタイム制御領域１５２と、を備える。
【選択図】図２Ｂ
【解決手段】トランジスタ部７０及びダイオード部８０を備える半導体装置１００であって、半導体基板１０に設けられた第１導電型のドリフト領域１８と、半導体基板のおもて面に設けられた複数のトレンチ部（ダミートレンチ部３０、ゲートトレンチ部４０）と、ドリフト領域よりも半導体基板の裏面側に設けられた第１導電型のバッファ領域２０と、トランジスタ部に設けられた第１ライフタイム制御領域１５１と、ダイオード部において、第１ライフタイム制御領域と異なる深さに設けられた第２ライフタイム制御領域１５２と、を備える。
【選択図】図２Ｂ
【特許請求の範囲】
【請求項1】
トランジスタ部およびダイオード部を備える半導体装置であって、
半導体基板に設けられた第１導電型のドリフト領域と、
前記半導体基板のおもて面に設けられた複数のトレンチ部と、
前記ドリフト領域よりも前記半導体基板の裏面側に設けられた第１導電型のバッファ領域と、
前記トランジスタ部に設けられた第１ライフタイム制御領域と、
前記ダイオード部において、前記第１ライフタイム制御領域と異なる深さに設けられた第２ライフタイム制御領域と、
を備え、
前記第１ライフタイム制御領域の前記裏面からの深さ方向の距離をＸ（μｍ）として、
前記第２ライフタイム制御領域の前記裏面からの深さ方向の距離をＹ（μｍ）として、
前記第２ライフタイム制御領域を形成するためのドーズ量をＤ（ａｔｏｍｓ／ｃｍ２）として、
距離Ｘおよび距離Ｙは、（数１）式および（数２）式を満たし、
［数１］
Ｙ＞Ｘ
［数２］
Ｙ≦ＢＸ－２７Ｂ＋１．１８×１０－２３Ｄ２－７．０２×１０－１１Ｄ＋５６．８９
Ｂは、前記半導体装置の活性部の面積に対する前記トランジスタ部の活性面積の比率Ｉを用いた（数３）式を満たす
［数３］
Ｂ＝－０．１３９ｅ３．９０Ｉ
半導体装置。
半導体基板に設けられた第１導電型のドリフト領域と、
前記半導体基板のおもて面に設けられた複数のトレンチ部と、
前記ドリフト領域よりも前記半導体基板の裏面側に設けられた第１導電型のバッファ領域と、
前記トランジスタ部に設けられた第１ライフタイム制御領域と、
前記ダイオード部において、前記第１ライフタイム制御領域と異なる深さに設けられた第２ライフタイム制御領域と、
を備え、
前記第１ライフタイム制御領域の前記裏面からの深さ方向の距離をＸ（μｍ）として、
前記第２ライフタイム制御領域の前記裏面からの深さ方向の距離をＹ（μｍ）として、
前記第２ライフタイム制御領域を形成するためのドーズ量をＤ（ａｔｏｍｓ／ｃｍ２）として、
距離Ｘおよび距離Ｙは、（数１）式および（数２）式を満たし、
［数１］
Ｙ＞Ｘ
［数２］
Ｙ≦ＢＸ－２７Ｂ＋１．１８×１０－２３Ｄ２－７．０２×１０－１１Ｄ＋５６．８９
Ｂは、前記半導体装置の活性部の面積に対する前記トランジスタ部の活性面積の比率Ｉを用いた（数３）式を満たす
［数３］
Ｂ＝－０．１３９ｅ３．９０Ｉ
半導体装置。
【請求項2】
前記第１ライフタイム制御領域および前記第２ライフタイム制御領域は、上面視において重複しない
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項3】
前記第１ライフタイム制御領域は、上面視において、前記第２ライフタイム制御領域と重複した重複領域を有する
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項4】
前記第１ライフタイム制御領域のライフタイムキラー濃度のピークの半値全幅をＷ１として、Ｙ＞Ｘ＋Ｗ１を満たす
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項5】
前記バッファ領域を形成するための水素ピークの水素濃度の半値全幅をＷｈとして、Ｙ＞Ｘ＋Ｗｈを満たす
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項6】
前記距離Ｘおよび前記距離Ｙは、Ｙ＞２Ｘを満たす
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項7】
前記距離Ｘに対する前記距離Ｙの比であるＹ／Ｘは、１．５以上、２０以下である
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項8】
前記半導体基板の前記裏面に設けられた第２導電型のコレクタ領域を備え、
前記距離Ｘは、前記コレクタ領域のドーピング濃度のピークと前記裏面との深さ方向の距離よりも大きく、前記半導体基板の厚みの１／４以下である
請求項１に記載の半導体装置。
前記距離Ｘは、前記コレクタ領域のドーピング濃度のピークと前記裏面との深さ方向の距離よりも大きく、前記半導体基板の厚みの１／４以下である
請求項１に記載の半導体装置。
【請求項9】
前記第１ライフタイム制御領域は、前記バッファ領域内に設けられる
請求項１に記載の半導体装置。
請求項１に記載の半導体装置。
【請求項10】
前記バッファ領域は、
ドーパントがリンであるドーピング濃度の第１ピークと、
前記第１ピークよりも前記半導体基板の深さ方向において前記おもて面側に設けられ、ドーパントが水素であるドーピング濃度の副ピーク群と、
を有し、
前記第１ライフタイム制御領域は、前記半導体基板の深さ方向において、前記第１ピークよりも前記おもて面側に設けられる
請求項１から９のいずれか一項に記載の半導体装置。
ドーパントがリンであるドーピング濃度の第１ピークと、
前記第１ピークよりも前記半導体基板の深さ方向において前記おもて面側に設けられ、ドーパントが水素であるドーピング濃度の副ピーク群と、
を有し、
前記第１ライフタイム制御領域は、前記半導体基板の深さ方向において、前記第１ピークよりも前記おもて面側に設けられる
請求項１から９のいずれか一項に記載の半導体装置。
【請求項11】
前記距離Ｙは、１．５Ｘ以上であり、前記半導体基板の厚みの１／２以下である
請求項１から９のいずれか一項に記載の半導体装置。
請求項１から９のいずれか一項に記載の半導体装置。
【請求項12】
前記第２ライフタイム制御領域は、前記バッファ領域内に設けられる
請求項１から９のいずれか一項に記載の半導体装置。
請求項１から９のいずれか一項に記載の半導体装置。
【請求項13】
前記第２ライフタイム制御領域は、前記半導体基板の深さ方向において、前記バッファ領域よりも前記おもて面側に設けられる
請求項１から９のいずれか一項に記載の半導体装置。
請求項１から９のいずれか一項に記載の半導体装置。
【請求項14】
前記ダイオード部において、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記おもて面側に設けられた、おもて面側ライフタイム制御領域を備え、
前記おもて面側ライフタイム制御領域は、トレンチ配列方向において、前記ダイオード部から前記トランジスタ部まで延伸して設けられる
請求項１から９のいずれか一項に記載の半導体装置。
前記おもて面側ライフタイム制御領域は、トレンチ配列方向において、前記ダイオード部から前記トランジスタ部まで延伸して設けられる
請求項１から９のいずれか一項に記載の半導体装置。
【請求項15】
前記ドリフト領域よりも前記半導体基板の前記おもて面側に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備え、
前記エミッタ領域は、前記トランジスタ部および前記ダイオード部に設けられる
請求項１から９のいずれか一項に記載の半導体装置。
前記エミッタ領域は、前記トランジスタ部および前記ダイオード部に設けられる
請求項１から９のいずれか一項に記載の半導体装置。
【請求項16】
前記ドリフト領域よりも前記半導体基板の前記おもて面側に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備え、
前記第２ライフタイム制御領域は、トレンチ配列方向において、前記ダイオード部から前記トランジスタ部に延伸して設けられる
請求項１から９のいずれか一項に記載の半導体装置。
前記第２ライフタイム制御領域は、トレンチ配列方向において、前記ダイオード部から前記トランジスタ部に延伸して設けられる
請求項１から９のいずれか一項に記載の半導体装置。
【請求項17】
前記トランジスタ部は、前記ダイオード部に隣接して設けられた境界領域を有し、
前記エミッタ領域は、前記境界領域にも設けられ、
前記第２ライフタイム制御領域は、トレンチ配列方向において、前記ダイオード部から前記境界領域に設けられた前記エミッタ領域の下方の領域まで延伸して設けられる
請求項１６に記載の半導体装置。
前記エミッタ領域は、前記境界領域にも設けられ、
前記第２ライフタイム制御領域は、トレンチ配列方向において、前記ダイオード部から前記境界領域に設けられた前記エミッタ領域の下方の領域まで延伸して設けられる
請求項１６に記載の半導体装置。
【請求項18】
前記トランジスタ部は、前記ダイオード部に隣接して設けられた境界領域を有し、
前記境界領域の前記おもて面には、前記エミッタ領域が設けられておらず、
前記第２ライフタイム制御領域は、トレンチ配列方向において、前記ダイオード部から前記境界領域まで延伸して設けられる
請求項１６に記載の半導体装置。
前記境界領域の前記おもて面には、前記エミッタ領域が設けられておらず、
前記第２ライフタイム制御領域は、トレンチ配列方向において、前記ダイオード部から前記境界領域まで延伸して設けられる
請求項１６に記載の半導体装置。
【請求項19】
前記第２ライフタイム制御領域は、前記トランジスタ部と前記ダイオード部との境界から、前記トランジスタ部の内側まで延伸する延伸領域を有し、
前記延伸領域の上面視における面積は、上面視における前記第２ライフタイム制御領域の面積の１０％以下である
請求項１から９のいずれか一項に記載の半導体装置。
前記延伸領域の上面視における面積は、上面視における前記第２ライフタイム制御領域の面積の１０％以下である
請求項１から９のいずれか一項に記載の半導体装置。
【請求項20】
前記活性部の前記面積に対する前記トランジスタ部の活性面積の比率Ｉは、０．１以上０．９以下である
請求項１から９のいずれか一項に記載の半導体装置。
請求項１から９のいずれか一項に記載の半導体装置。
【請求項21】
前記活性部の前記面積は、３ｍｍ２以上３０００ｍｍ２以下である
請求項１から９のいずれか一項に記載の半導体装置。
請求項１から９のいずれか一項に記載の半導体装置。
【請求項22】
前記距離Ｘは、０μｍよりも大きく、前記半導体基板のおもて面から前記半導体基板の裏面までの距離よりも小さい
請求項１から９のいずれか一項に記載の半導体装置。
請求項１から９のいずれか一項に記載の半導体装置。
【請求項23】
前記距離Ｙは、前記半導体基板のおもて面から前記半導体基板の裏面までの距離よりも小さい
請求項１から９のいずれか一項に記載の半導体装置。
請求項１から９のいずれか一項に記載の半導体装置。
【請求項24】
前記第１ライフタイム制御領域は、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側に設けられる
請求項１から９のいずれか一項に記載の半導体装置。
請求項１から９のいずれか一項に記載の半導体装置。
【請求項25】
前記第２ライフタイム制御領域は、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側に設けられる
請求項１から９のいずれか一項に記載の半導体装置。
請求項１から９のいずれか一項に記載の半導体装置。
【請求項26】
トランジスタ部およびダイオード部を備える半導体装置の製造方法であって、
前記トランジスタ部が設けられる半導体基板の裏面にマスクを形成する段階と、
前記マスクが形成された領域と、前記マスクが形成されていない領域の両方にライフタイムキラーを照射することにより裏面側ライフタイム制御部を形成する段階と、
を備え、
前記裏面側ライフタイム制御部を形成する段階は、前記マスクを介して前記ライフタイムキラーを注入することにより、前記トランジスタ部において、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側に設けられた第１ライフタイム制御領域を形成し、前記マスクを介さずに前記ライフタイムキラーを注入することにより、前記ダイオード部において、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側であって、前記第１ライフタイム制御領域と異なる深さに設けられた第２ライフタイム制御領域を形成する段階を含む
半導体装置の製造方法。
前記トランジスタ部が設けられる半導体基板の裏面にマスクを形成する段階と、
前記マスクが形成された領域と、前記マスクが形成されていない領域の両方にライフタイムキラーを照射することにより裏面側ライフタイム制御部を形成する段階と、
を備え、
前記裏面側ライフタイム制御部を形成する段階は、前記マスクを介して前記ライフタイムキラーを注入することにより、前記トランジスタ部において、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側に設けられた第１ライフタイム制御領域を形成し、前記マスクを介さずに前記ライフタイムキラーを注入することにより、前記ダイオード部において、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側であって、前記第１ライフタイム制御領域と異なる深さに設けられた第２ライフタイム制御領域を形成する段階を含む
半導体装置の製造方法。
【請求項27】
トランジスタ部およびダイオード部を備える半導体装置の製造方法であって、
前記半導体装置は、
半導体基板に設けられた第１導電型のドリフト領域と、
前記半導体基板のおもて面に設けられた複数のトレンチ部と、
前記トランジスタ部において、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記半導体基板の裏面側に設けられた第１ライフタイム制御領域と、
前記ダイオード部において、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側であって、前記第１ライフタイム制御領域と異なる深さに設けられた第２ライフタイム制御領域と、
を備え、
前記半導体装置の製造方法は、
前記半導体装置の電気的特性の限界値を定める段階と、
前記第１ライフタイム制御領域または前記第２ライフタイム制御領域を形成する形成条件を一以上定める段階と、
前記電気的特性が前記限界値以下となるように、前記形成条件に対して、前記第１ライフタイム制御領域の前記裏面からの深さ方向の距離Ｘ（μｍ）と、前記第２ライフタイム制御領域の前記裏面からの深さ方向の距離Ｙ（μｍ）とを結ぶ関係式を一以上定めることにより、前記距離Ｘおよび前記距離Ｙのそれぞれの上限値および下限値の範囲を定める段階と、
前記範囲の中から、前記距離Ｘおよび前記距離Ｙを決定する段階と、
前記決定した前記距離Ｘの深さに前記第１ライフタイム制御領域を形成する段階と、
前記決定した前記距離Ｙの深さに前記第２ライフタイム制御領域を形成する段階と、を含む
半導体装置の製造方法。
前記半導体装置は、
半導体基板に設けられた第１導電型のドリフト領域と、
前記半導体基板のおもて面に設けられた複数のトレンチ部と、
前記トランジスタ部において、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記半導体基板の裏面側に設けられた第１ライフタイム制御領域と、
前記ダイオード部において、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側であって、前記第１ライフタイム制御領域と異なる深さに設けられた第２ライフタイム制御領域と、
を備え、
前記半導体装置の製造方法は、
前記半導体装置の電気的特性の限界値を定める段階と、
前記第１ライフタイム制御領域または前記第２ライフタイム制御領域を形成する形成条件を一以上定める段階と、
前記電気的特性が前記限界値以下となるように、前記形成条件に対して、前記第１ライフタイム制御領域の前記裏面からの深さ方向の距離Ｘ（μｍ）と、前記第２ライフタイム制御領域の前記裏面からの深さ方向の距離Ｙ（μｍ）とを結ぶ関係式を一以上定めることにより、前記距離Ｘおよび前記距離Ｙのそれぞれの上限値および下限値の範囲を定める段階と、
前記範囲の中から、前記距離Ｘおよび前記距離Ｙを決定する段階と、
前記決定した前記距離Ｘの深さに前記第１ライフタイム制御領域を形成する段階と、
前記決定した前記距離Ｙの深さに前記第２ライフタイム制御領域を形成する段階と、を含む
半導体装置の製造方法。
【請求項28】
前記第２ライフタイム制御領域を形成するためのドーズ量をＤ（ａｔｏｍｓ／ｃｍ２）として、
前記距離Ｘおよび前記距離Ｙは、（数４）式および（数５）式を満たし、
［数４］
Ｙ＞Ｘ
［数５］
Ｙ≦ＢＸ－２７Ｂ＋１．１８×１０－２３Ｄ２－７．０２×１０－１１Ｄ＋５６．８９
Ｂは、前記半導体装置の活性部の面積に対する前記トランジスタ部の活性面積の比率Ｉを用いた（数６）式を満たすように、前記ドーズ量、前記距離Ｘおよび前記距離Ｙを決める
［数６］
Ｂ＝－０．１３９ｅ３．９０Ｉ
請求項２７に記載の半導体装置の製造方法。
前記距離Ｘおよび前記距離Ｙは、（数４）式および（数５）式を満たし、
［数４］
Ｙ＞Ｘ
［数５］
Ｙ≦ＢＸ－２７Ｂ＋１．１８×１０－２３Ｄ２－７．０２×１０－１１Ｄ＋５６．８９
Ｂは、前記半導体装置の活性部の面積に対する前記トランジスタ部の活性面積の比率Ｉを用いた（数６）式を満たすように、前記ドーズ量、前記距離Ｘおよび前記距離Ｙを決める
［数６］
Ｂ＝－０．１３９ｅ３．９０Ｉ
請求項２７に記載の半導体装置の製造方法。
【請求項29】
前記活性部の前記面積に対する前記トランジスタ部の活性面積の比率Ｉは、０．１以上０．９以下である
請求項２８に記載の半導体装置の製造方法。
請求項２８に記載の半導体装置の製造方法。
【請求項30】
前記活性部の前記面積は、３ｍｍ２以上３０００ｍｍ２以下である
請求項２８に記載の半導体装置の製造方法。
請求項２８に記載の半導体装置の製造方法。
【請求項31】
前記距離Ｘは、０μｍよりも大きく、前記半導体基板のおもて面から前記半導体基板の裏面までの距離よりも小さい
請求項２７または２８に記載の半導体装置の製造方法。
請求項２７または２８に記載の半導体装置の製造方法。
【請求項32】
前記距離Ｙは、前記半導体基板のおもて面から前記半導体基板の裏面までの距離よりも小さい
請求項２７または２８に記載の半導体装置の製造方法。
請求項２７または２８に記載の半導体装置の製造方法。
【請求項33】
前記第１ライフタイム制御領域は、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側に設けられる
請求項２６から２８のいずれか一項に記載の半導体装置の製造方法。
請求項２６から２８のいずれか一項に記載の半導体装置の製造方法。
【請求項34】
前記第２ライフタイム制御領域は、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側に設けられる
請求項２６から２８のいずれか一項に記載の半導体装置の製造方法。
請求項２６から２８のいずれか一項に記載の半導体装置の製造方法。
【請求項35】
前記第１ライフタイム制御領域を形成する段階と、前記第２ライフタイム制御領域を形成する段階は、前記半導体基板の裏面を予め定められたパターンで覆うマスクを通して１回のイオン注入により行われる
請求項２６から２８のいずれか一項に記載の半導体装置の製造方法。
請求項２６から２８のいずれか一項に記載の半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置および半導体装置の製造方法に関する。
【背景技術】
【0002】
従来、トランジスタ部およびダイオード部を備える半導体装置が知られている（例えば、特許文献１、２参照）。
特許文献１ 国際公開第２０１９／０９８２７０号
特許文献２ 国際公開第２０１８／１１０７０３号
特許文献１ 国際公開第２０１９／０９８２７０号
特許文献２ 国際公開第２０１８／１１０７０３号
【発明の概要】
【0003】
本発明の第１の態様においては、トランジスタ部およびダイオード部を備える半導体装置であって、半導体基板に設けられた第１導電型のドリフト領域と、前記半導体基板のおもて面に設けられた複数のトレンチ部と、前記ドリフト領域よりも前記半導体基板の裏面側に設けられた第１導電型のバッファ領域と、前記トランジスタ部に設けられた第１ライフタイム制御領域と、前記ダイオード部において、前記第１ライフタイム制御領域と異なる深さに設けられた第２ライフタイム制御領域と、を備える半導体装置を提供する。上記半導体装置は、前記第１ライフタイム制御領域の前記裏面からの深さ方向の距離をＸ（μｍ）として、前記第２ライフタイム制御領域の前記裏面からの深さ方向の距離をＹ（μｍ）として、前記第２ライフタイム制御領域を形成するためのドーズ量をＤ（ａｔｏｍｓ／ｃｍ２）として、距離Ｘおよび距離Ｙは、（数１）式および（数２）式を満たし、
［数１］
Ｙ＞Ｘ
［数２］
Ｙ≦ＢＸ－２７Ｂ＋１．１８×１０－２３Ｄ２－７．０２×１０－１１Ｄ＋５６．８９
Ｂは、前記半導体装置の活性部の面積に対する前記トランジスタ部の活性面積の比率Ｉを用いた（数３）式を満してよい。
［数３］
Ｂ＝－０．１３９ｅ３．９０Ｉ
［数１］
Ｙ＞Ｘ
［数２］
Ｙ≦ＢＸ－２７Ｂ＋１．１８×１０－２３Ｄ２－７．０２×１０－１１Ｄ＋５６．８９
Ｂは、前記半導体装置の活性部の面積に対する前記トランジスタ部の活性面積の比率Ｉを用いた（数３）式を満してよい。
［数３］
Ｂ＝－０．１３９ｅ３．９０Ｉ
【0004】
上記半導体装置において、前記第１ライフタイム制御領域および前記第２ライフタイム制御領域は、上面視において重複しなくてよい。
【0005】
上記いずれかの半導体装置において、前記第１ライフタイム制御領域は、上面視において、前記第２ライフタイム制御領域と重複した重複領域を有してよい。
【0006】
上記いずれかの半導体装置は、前記第１ライフタイム制御領域のライフタイムキラー濃度のピークの半値全幅をＷ１として、Ｙ＞Ｘ＋Ｗ１を満たしてよい。
【0007】
上記いずれかの半導体装置は、前記バッファ領域を形成するための水素ピークの水素濃度の半値全幅をＷｈとして、Ｙ＞Ｘ＋Ｗｈを満たしてよい。
【0008】
上記いずれかの半導体装置において、前記距離Ｘおよび前記距離Ｙは、Ｙ＞２Ｘを満たしてよい。
【0009】
上記いずれかの半導体装置において、前記距離Ｘに対する前記距離Ｙの比であるＹ／Ｘは、１．５以上、２０以下であってよい。
【0010】
上記いずれかの半導体装置は、前記半導体基板の前記裏面に設けられた第２導電型のコレクタ領域を備えてよい。前記距離Ｘは、前記コレクタ領域のドーピング濃度のピークと前記裏面との深さ方向の距離よりも大きく、前記半導体基板の厚みの１／４以下であってよい。
【0011】
上記いずれかの半導体装置において、前記第１ライフタイム制御領域は、前記バッファ領域内に設けられてよい。
【0012】
上記いずれかの半導体装置において、前記バッファ領域は、ドーパントがリンであるドーピング濃度の第１ピークと、前記第１ピークよりも前記半導体基板の深さ方向において前記おもて面側に設けられ、ドーパントが水素であるドーピング濃度の副ピーク群と、を有してよい。前記第１ライフタイム制御領域は、前記半導体基板の深さ方向において、前記第１ピークよりも前記おもて面側に設けられてよい。
【0013】
上記いずれかの半導体装置において、前記距離Ｙは、１．５Ｘ以上であり、前記半導体基板の厚みの１／２以下であってよい。
【0014】
上記いずれかの半導体装置において、前記第２ライフタイム制御領域は、前記バッファ領域内に設けられてよい。
【0015】
上記いずれかの半導体装置において、前記第２ライフタイム制御領域は、前記半導体基板の深さ方向において、前記バッファ領域よりも前記おもて面側に設けられてよい。
【0016】
上記いずれかの半導体装置は、前記ダイオード部において、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記おもて面側に設けられた、おもて面側ライフタイム制御領域を備えてよい。前記おもて面側ライフタイム制御領域は、トレンチ配列方向において、前記ダイオード部から前記トランジスタ部まで延伸して設けられてよい。
【0017】
上記いずれかの半導体装置は、前記ドリフト領域よりも前記半導体基板の前記おもて面側に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備えてよい。前記エミッタ領域は、前記トランジスタ部および前記ダイオード部に設けられてよい。
【0018】
上記いずれかの半導体装置は、前記ドリフト領域よりも前記半導体基板の前記おもて面側に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備えてよい。前記第２ライフタイム制御領域は、トレンチ配列方向において、前記ダイオード部から前記トランジスタ部に延伸して設けられてよい。
【0019】
上記いずれかの半導体装置において、前記トランジスタ部は、前記ダイオード部に隣接して設けられた境界領域を有してよい。前記エミッタ領域は、前記境界領域にも設けられてよい。前記第２ライフタイム制御領域は、トレンチ配列方向において、前記ダイオード部から前記境界領域に設けられた前記エミッタ領域の下方の領域まで延伸して設けられてよい。
【0020】
上記いずれかの半導体装置において、前記トランジスタ部は、前記ダイオード部に隣接して設けられた境界領域を有してよい。前記境界領域の前記おもて面には、前記エミッタ領域が設けられておらず、前記第２ライフタイム制御領域は、トレンチ配列方向において、前記ダイオード部から前記境界領域まで延伸して設けられてよい。
【0021】
上記いずれかの半導体装置において、前記第２ライフタイム制御領域は、前記トランジスタ部と前記ダイオード部との境界から、前記トランジスタ部の内側まで延伸する延伸領域を有してよい。前記延伸領域の上面視における面積は、上面視における前記第２ライフタイム制御領域の面積の１０％以下であってよい。
【0022】
上記いずれかの半導体装置において、前記活性部の前記面積に対する前記トランジスタ部の活性面積の比率Ｉは、０．１以上０．９以下であってよい。
【0023】
上記いずれかの半導体装置において、前記活性部の前記面積は、３ｍｍ２以上３０００ｍｍ２以下であってよい。
【0024】
上記いずれかの半導体装置において、前記距離Ｘは、０μｍよりも大きく、前記半導体基板のおもて面から前記半導体基板の裏面までの距離よりも小さくてよい。
【0025】
上記いずれかの半導体装置において、前記距離Ｙは、前記半導体基板のおもて面から前記半導体基板の裏面までの距離よりも小さくてよい。
【0026】
上記いずれかの半導体装置において、前記第１ライフタイム制御領域は、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側に設けられてよい。
【0027】
上記いずれかの半導体装置において、前記第２ライフタイム制御領域は、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側に設けられてよい。
【0028】
本発明の第２の態様においては、トランジスタ部およびダイオード部を備える半導体装置の製造方法であって、前記トランジスタ部が設けられる半導体基板の裏面にマスクを形成する段階と、前記マスクが形成された領域と、前記マスクが形成されていない領域の両方にライフタイムキラーを照射することにより裏面側ライフタイム制御部を形成する段階と、を備える半導体装置の製造方法を提供する。前記裏面側ライフタイム制御部を形成する段階は、前記マスクを介して前記ライフタイムキラーを注入することにより、前記トランジスタ部において、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側に設けられた第１ライフタイム制御領域を形成し、前記マスクを介さずに前記ライフタイムキラーを注入することにより、前記ダイオード部において、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側であって、前記第１ライフタイム制御領域と異なる深さに設けられた第２ライフタイム制御領域を形成する段階を含んでよい。
【0029】
本発明の第３の態様においては、トランジスタ部およびダイオード部を備える半導体装置の製造方法であって、前記半導体装置は、半導体基板に設けられた第１導電型のドリフト領域と、前記半導体基板のおもて面に設けられた複数のトレンチ部と、前記トランジスタ部において、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記半導体基板の裏面側に設けられた第１ライフタイム制御領域と、前記ダイオード部において、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側であって、前記第１ライフタイム制御領域と異なる深さに設けられた第２ライフタイム制御領域と、を備える、半導体装置の製造方法を提供する。前記半導体装置の製造方法は、前記半導体装置の電気的特性の限界値を定める段階と、前記第１ライフタイム制御領域または第２ライフタイム制御領域を形成する形成条件を一以上定める段階と、前記電気的特性が前記限界値以下となるように、前記形成条件に対して、前記第１ライフタイム制御領域の前記裏面からの深さ方向の距離Ｘ（μｍ）と、前記第２ライフタイム制御領域の前記裏面からの深さ方向の距離Ｙ（μｍ）とを結ぶ関係式を一以上定めることにより、前記距離Ｘおよび前記距離Ｙのそれぞれの上限値および下限値の範囲を定める段階と、前記範囲の中から、前記距離Ｘおよび前記距離Ｙを決定する段階と、前記決定した前記距離Ｘの深さに前記第１ライフタイム制御領域を形成する段階と、前記決定した前記距離Ｙの深さに前記第２ライフタイム制御領域を形成する段階と、を含んでよい。
【0030】
上記いずれかの半導体装置の製造方法において、前記第２ライフタイム制御領域を形成するためのドーズ量をＤ（ａｔｏｍｓ／ｃｍ２）として、前記距離Ｘおよび前記距離Ｙは、（数４）式および（数５）式を満たし、
［数４］
Ｙ＞Ｘ
［数５］
Ｙ≦ＢＸ－２７Ｂ＋１．１８×１０－２３Ｄ２－７．０２×１０－１１Ｄ＋５６．８９
Ｂは、前記半導体装置の活性部の面積に対する前記トランジスタ部の活性面積の比率Ｉを用いた（数６）式を満たすように、前記ドーズ量、前記距離Ｘおよび前記距離Ｙを決めてよい。
［数６］
Ｂ＝－０．１３９ｅ３．９０Ｉ。
［数４］
Ｙ＞Ｘ
［数５］
Ｙ≦ＢＸ－２７Ｂ＋１．１８×１０－２３Ｄ２－７．０２×１０－１１Ｄ＋５６．８９
Ｂは、前記半導体装置の活性部の面積に対する前記トランジスタ部の活性面積の比率Ｉを用いた（数６）式を満たすように、前記ドーズ量、前記距離Ｘおよび前記距離Ｙを決めてよい。
［数６］
Ｂ＝－０．１３９ｅ３．９０Ｉ。
【0031】
上記いずれかの半導体装置の製造方法において、前記活性部の前記面積に対する前記トランジスタ部の活性面積の比率Ｉは、０．１以上０．９以下であってよい。
【0032】
上記いずれかの半導体装置の製造方法において、前記活性部の前記面積は、３ｍｍ２以上３０００ｍｍ２以下であってよい。
【0033】
上記いずれかの半導体装置の製造方法において、前記距離Ｘは、０μｍよりも大きく、前記半導体基板のおもて面から前記半導体基板の裏面までの距離よりも小さくてよい。
【0034】
上記いずれかの半導体装置の製造方法において、前記距離Ｙは、前記半導体基板のおもて面から前記半導体基板の裏面までの距離よりも小さくてよい。
【0035】
上記いずれかの半導体装置の製造方法において、前記第１ライフタイム制御領域は、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側に設けられてよい。
【0036】
上記いずれかの半導体装置の製造方法において、前記第２ライフタイム制御領域は、前記半導体基板の深さ方向における前記半導体基板の中心よりも前記裏面側に設けられてよい。
【0037】
上記いずれかの半導体装置の製造方法において、前記第１ライフタイム制御領域を形成する段階と、前記第２ライフタイム制御領域を形成する段階は、前記半導体基板の裏面を予め定められたパターンで覆うマスクを通して１回のイオン注入により行われてよい。
【0038】
なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【0039】
【図1】半導体装置１００の上面図の一例を示す。
【図3A】半導体基板１０の深さ方向における濃度分布を示す。
【図3B】半導体装置１００の製造方法のフローチャートの一例である。
【図4A】ライフタイム制御領域の深さと漏れ電流密度との関係を示す。
【図4B】ライフタイム制御領域の深さと漏れ電流密度との関係を示す。
【図5A】ライフタイム制御領域の深さと漏れ電流との関係を示す。
【図5B】ライフタイム制御領域の深さと漏れ電流との関係を示す。
【図6】ライフタイム制御領域の深さの条件式を説明するための図である。
【図7A】パラメータＢの算出方法を説明するための図である。
【図7B】パラメータＢの算出方法を説明するための図である。
【図8A】半導体装置１００の変形例の上面図である。
【図9A】半導体装置１００の変形例の上面図である。
【図11】マスク２１０を用いたヘリウムイオンの注入工程の一例を示す。
【図12A】順方向電圧ＶＦの第２ライフタイム制御領域１５２の深さ依存性を示す。
【図12B】ターンオン損失Ｅｏｎの第２ライフタイム制御領域１５２の深さ依存性を示す。
【図12C】逆回復時のスイッチング損失Ｅｒｒの第２ライフタイム制御領域１５２の深さ依存性を示す。
【図13A】ターンオフ損失Ｅｏｆｆの第１ライフタイム制御領域１５１の深さ依存性を示す。
【図13B】コレクタ－エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）の第１ライフタイム制御領域１５１の深さ依存性を示す。
【図14】半導体装置１００の特性のトレードオフ関係の改善例を示す。
【発明を実施するための形態】
【0040】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【0041】
本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」、他方の側を「下」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面を上面、他方の面を下面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。
【0042】
本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。
【0043】
本明細書では、半導体基板の上面および下面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板の上面および下面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板の上面および下面に平行な方向を、水平方向と称する場合がある。
【0044】
本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。
【0045】
本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタのいずれかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。
【0046】
本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮＤ、アクセプタ濃度をＮＡとすると、任意の位置における正味のネット・ドーピング濃度はＮＤ－ＮＡとなる。本明細書では、ネット・ドーピング濃度を単にドーピング濃度と記載する場合がある。
【0047】
ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥、格子間シリコン（Ｓｉ－ｉ）と水素が結合したＳｉ－ｉ－Ｈ欠陥、格子間炭素（Ｃｉ）と格子間酸素（Ｏｉ）および水素が結合したＣｉＯｉ－Ｈ欠陥は、電子を供給するドナーとして機能する。本明細書では、これらの欠陥を水素ドナーと称する場合がある。
【0048】
本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。
【0049】
本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の原子密度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。キャリアとは、電子または正孔の電荷キャリアを意味する。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。本明細書では、Ｎ型領域のドーピング濃度をドナー濃度と称する場合があり、Ｐ型領域のドーピング濃度をアクセプタ濃度と称する場合がある。
【0050】
また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。
【0051】
ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。キャリア濃度が低下する理由は、下記の通りである。ＳＲ法では、拡がり抵抗を測定し、拡がり抵抗の測定値からキャリア濃度を換算する。このとき、キャリアの移動度は結晶状態の移動度が用いられる。一方、格子欠陥が導入されている位置では、キャリア移動度は低下しているにもかかわらず、結晶状態のキャリア移動度によりキャリア濃度が算出される。そのため、実際のキャリア濃度、すなわちドナーまたはアクセプタの濃度よりも低い値となる。
【0052】
ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。本明細書では、ＳＩ単位系を採用する。本明細書において、距離や長さの単位がｃｍ（センチメートル）で表されることがある。この場合、諸計算はｍ（メートル）に換算して計算してよい。１０のべき乗の数値表示について、例えば１Ｅ＋１６の表示は、１×１０１６を示し、１Ｅ－１６の表示は、１×１０－１６を示す。
【0053】
図１は、半導体装置１００の上面図の一例を示す。図１においては、各部材を半導体基板１０の上面に投影した位置を示している。図１においては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。半導体装置１００は、トランジスタ部７０およびダイオード部８０を備える半導体チップである。
【0054】
トランジスタ部７０は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）等のトランジスタを含む。ダイオード部８０は、還流ダイオード（ＦＷＤ：Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含む。本例の半導体装置１００は、トランジスタ部７０およびダイオード部８０を同一のチップに有する逆導通ＩＧＢＴ（ＲＣ－ＩＧＢＴ：Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）である。
【0055】
半導体基板１０は、半導体材料で形成された基板である。半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、ダイヤモンド基板であってよく、窒化ガリウム等の窒化物半導体基板であってよく、酸化ガリウム等の無機化合物半導体基板であってよく、有機化合物半導体基板であってもよい。本例の半導体基板１０は、シリコン基板である。半導体基板１０は、半導体のインゴットから切り出したウエハであってよく、ウエハを個片化したチップであってもよい。半導体のインゴットは、チョクラルスキー法（ＣＺ法）、磁場印加型チョクラルスキー法（ＭＣＺ法）、フロートゾーン法（ＦＺ法）のいずれかで製造されよい。
【0056】
半導体基板１０は、上面視において端辺１０２を有する。本明細書で単に上面視と称した場合、半導体基板１０の上面側から見ることを意味している。本例の半導体基板１０は、上面視において互いに向かい合う２組の端辺１０２を有する。図１においては、Ｘ軸およびＹ軸は、いずれかの端辺１０２と平行である。またＺ軸は、半導体基板１０の上面と垂直である。半導体基板１０は、活性部１６０およびエッジ終端構造部１７０を有する。
【0057】
活性部１６０は、半導体装置１００の動作時に半導体基板１０の上面と下面との間で、深さ方向に主電流が流れる領域である。活性部１６０の上方には、エミッタ電極が設けられているが図１では省略している。
【0058】
活性部１６０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０と、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部８０の少なくとも一方が設けられている。図１の例では、トランジスタ部７０およびダイオード部８０は、半導体基板１０の上面における所定の配列方向（本例ではＸ軸方向）に沿って、交互に配置されている。
【0059】
図１においては、トランジスタ部７０が配置される領域には記号「Ｉ」を付し、ダイオード部８０が配置される領域には記号「Ｆ」を付している。本明細書では、上面視において配列方向と垂直な方向を延伸方向（図１ではＹ軸方向）と称する場合がある。トランジスタ部７０およびダイオード部８０は、それぞれ延伸方向に長手を有してよい。つまり、トランジスタ部７０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。同様に、ダイオード部８０のＹ軸方向における長さは、Ｘ軸方向における幅よりも大きい。トランジスタ部７０およびダイオード部８０の延伸方向と、後述する各トレンチ部の長手方向とは同一であってよい。
【0060】
ダイオード部８０は、半導体基板１０の下面と接する領域に、Ｎ＋型のカソード領域を有する。本明細書では、カソード領域が設けられた領域を、ダイオード部８０と称する。つまりダイオード部８０は、上面視においてカソード領域と重なる領域である。半導体基板１０の下面においてカソード領域以外の領域には、Ｐ＋型のコレクタ領域が設けられてよい。
【0061】
トランジスタ部７０は、半導体基板１０の下面と接する領域に、Ｐ＋型のコレクタ領域を有する。また、トランジスタ部７０は、半導体基板１０の上面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。
【0062】
半導体装置１００は、半導体基板１０の上方に１つ以上のパッドを有してよい。本例の半導体装置１００は、ゲートパッド１１２を有している。半導体装置１００は、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺１０２の近傍に配置されている。端辺１０２の近傍とは、上面視における端辺１０２と、エミッタ電極との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。
【0063】
ゲートパッド１１２には、ゲート電位が印加される。ゲートパッド１１２は、活性部１６０のゲートトレンチ部の導電部に電気的に接続される。半導体装置１００は、ゲートパッド１１２とゲートトレンチ部とを接続するゲート配線１３０を備える。
【0064】
ゲート配線１３０は、トランジスタ部７０のゲート導電部と電気的に接続され、トランジスタ部７０にゲート電圧を印加する。ゲート配線１３０は、上面視で、活性部１６０の外周を囲うように設けられる。ゲート配線１３０は、エッジ終端構造部１７０に設けられるゲートパッド１１２と電気的に接続される。
【0065】
また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１６０に設けられたトランジスタ部の動作を模擬する不図示の電流検出部を備えてもよい。
【0066】
本例の半導体装置１００は、上面視において、活性部１６０と端辺１０２との間に、エッジ終端構造部１７０を備える。本例のエッジ終端構造部１７０は、ゲート配線１３０と端辺１０２との間に配置されている。エッジ終端構造部１７０は、半導体基板１０の上面側の電界集中を緩和する。エッジ終端構造部１７０は、活性部１６０を囲んで環状に設けられたガードリング、フィールドプレートおよびリサーフのうちの少なくとも一つを備えていてよい。
【0067】
図２Ａは、図１における領域Ａの拡大図である。領域Ａは、トランジスタ部７０、ダイオード部８０およびゲート配線１３０を含む領域である。本例のゲート配線１３０は、ゲート金属層５０およびゲートランナー部５１を含む。
【0068】
半導体基板１０のおもて面において、トランジスタ部７０およびダイオード部８０の間には、境界領域９０が設けられる。半導体基板１０のおもて面２１とは、半導体基板１０において対向する２つの主面の一方を指す。おもて面２１については後述する。
【0069】
本例の半導体装置１００は、半導体基板１０のおもて面２１側の内部に形成されたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１７、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板１０のおもて面２１の上方に設けられたエミッタ電極５２およびゲート金属層５０を備える。エミッタ電極５２およびゲート金属層５０は互いに分離して設けられる。
【0070】
エミッタ電極５２およびゲート金属層５０と、半導体基板１０のおもて面２１との間には層間絶縁膜が形成されるが、図２Ａでは層間絶縁膜を省略している。本例の層間絶縁膜には、コンタクトホール５４、コンタクトホール５５およびコンタクトホール５６が、当該層間絶縁膜を貫通して形成される。
【0071】
エミッタ電極５２は、層間絶縁膜に開口されたコンタクトホール５４を通って、半導体基板１０のおもて面２１におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と電気的に接続する。また、エミッタ電極５２は、コンタクトホール５６を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。
【0072】
ゲート金属層５０は、コンタクトホール５５を通って、ゲートランナー部５１と接触する。ゲートランナー部５１は、不純物がドープされたポリシリコン等の半導体で形成される。ゲートランナー部５１は、半導体基板１０のおもて面において、ゲートトレンチ部４０内のゲート導電部と接続される。
【0073】
エミッタ電極５２およびゲート金属層５０は、金属を含む材料で形成される。エミッタ電極５２の少なくとも一部の領域は、アルミニウム（Ａｌ）等の金属、または、アルミニウム‐シリコン合金（ＡｌＳｉ）、アルミニウム‐シリコン‐銅合金（ＡｌＳｉＣｕ）等の金属合金で形成されてよい。ゲート金属層５０の少なくとも一部の領域は、アルミニウム（Ａｌ）等の金属、または、アルミニウム‐シリコン合金（ＡｌＳｉ）、アルミニウム‐シリコン‐銅合金（ＡｌＳｉＣｕ）等の金属合金で形成されてよい。エミッタ電極５２およびゲート金属層５０は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。各電極は、さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
【0074】
ウェル領域１７は、ゲート金属層５０およびゲートランナー部５１と重なって設けられている。ウェル領域１７は、ゲート金属層５０およびゲートランナー部５１と重ならない範囲にも、所定の幅で延伸して設けられている。本例のウェル領域１７は、コンタクトホール５４のＹ軸方向の端から、ゲート金属層５０側に離れて設けられている。ウェル領域１７は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。本例のベース領域１４はＰ－型であり、ウェル領域１７はＰ＋型である。
【0075】
トランジスタ部７０およびダイオード部８０のそれぞれは、半導体基板１０のおもて面２１において、配列方向に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に設けられている。本例のダイオード部８０には、複数のダミートレンチ部３０が、配列方向に沿って設けられている。本例のダイオード部８０には、ゲートトレンチ部４０が設けられていない。
【0076】
トランジスタ部７０には、１つ以上のゲートトレンチ部４０が、各トレンチの配列方向に沿って所定の間隔で配列される。ゲートトレンチ部４０の内部のゲート導電部は、ゲート金属層５０と電気的に接続され、ゲート電位が印加される。トランジスタ部７０には、１つ以上のダミートレンチ部３０が配列方向に沿って所定の間隔で配列されてよい。ダミートレンチ部３０の内部のダミー導電部には、ゲート電位とは異なる電位が印加される。本例のダミー導電部は、エミッタ電極５２と電気的に接続され、エミッタ電位が印加される。
【0077】
トランジスタ部７０においては、配列方向に沿って１つ以上のゲートトレンチ部４０と、１つ以上のダミートレンチ部３０とが交互に形成されてよい。また、ダミートレンチ部３０は、ダイオード部８０および境界領域９０において配列方向に沿って所定の間隔で配列される。なお、トランジスタ部７０は、ダミートレンチ部３０が設けられず、ゲートトレンチ部４０のみで構成されてもよい。
【0078】
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向に沿って延伸する２つの延伸部分４１（延伸方向に沿って直線状であるトレンチの部分）と、２つの延伸部分４１を接続する接続部分４３を有してよい。図２Ａにおける延伸方向はＹ軸方向である。
【0079】
接続部分４３の少なくとも一部は、上面視において曲線状に設けられることが好ましい。２つの延伸部分４１のＹ軸方向における端部同士を接続部分４３が接続することで、延伸部分４１の端部における電界集中を緩和できる。
【0080】
トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの延伸部分４１の間に設けられる。それぞれの延伸部分４１の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、延伸部分３１と接続部分３３とを有していてもよい。半導体装置１００は、接続部分３３を有さない直線形状のダミートレンチ部３０と、接続部分３３を有するダミートレンチ部３０の両方を含んでよい。ゲートトレンチ部４０の延伸部分４１またはダミートレンチ部３０の延伸部分３１が、延伸方向に長く延伸する方向を、トレンチ部の長手方向とする。ゲートトレンチ部４０またはダミートレンチ部３０の長手方向は、延伸方向と一致してよい。本例では、延伸方向および長手方向は、Ｙ軸方向である。ゲートトレンチ部４０またはダミートレンチ部３０が複数配列された配列方向を、トレンチ部の短手方向とする。短手方向は配列方向と一致してよい。また短手方向は、長手方向に対して垂直であってよい。本例では、長手方向と短手方向は垂直である。本例では、配列方向および短手方向は、Ｘ軸方向である。
【0081】
ゲートトレンチ部４０の先端における接続部分４３において、ゲートトレンチ部４０内のゲート導電部と、ゲートランナー部５１とが接続する。ゲートトレンチ部４０は、延伸方向（Ｙ軸方向）において、ダミートレンチ部３０よりもゲートランナー部５１側に突出して設けられてよい。ゲートトレンチ部４０の当該突出部分が、ゲートランナー部５１と接続する。
【0082】
ウェル領域１７の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１７に設けられる。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１７に覆われている。これにより、各トレンチ部の当該底部における電界集中を緩和できる。
【0083】
配列方向において各トレンチ部の間には、メサ部が設けられている。メサ部は、半導体基板１０の内部において、トレンチ部に挟まれた領域を指す。一例としてメサ部の上端は半導体基板１０の上面である。メサ部の下端の深さ位置は、トレンチ部の下端の深さ位置と同一である。本例のメサ部は、半導体基板１０の上面において、トレンチ部に沿って延伸方向（Ｙ軸方向）に延伸して設けられている。
【0084】
境界領域９０は、トランジスタ部７０において、ダイオード部８０に隣接して設けられる。境界領域９０は、ダミートレンチ部３０を有し、半導体基板１０の裏面側にコレクタ領域２２が設けられた領域であってよい。境界領域９０が有するメサ部のトレンチ配列方向における両端は、ダミートレンチ部３０とそれぞれ接してよい。境界領域９０のトレンチ部は、全てダミートレンチ部３０であってよい。境界領域９０は、ゲートトレンチ部４０を含んでいてもよい。本例の境界領域９０は、半導体基板１０のおもて面側のメサ部において、第１導電型のエミッタ領域１２が設けられていない。境界領域９０は、おもて面２１にベース領域１４を有してよく、アノード領域１９を有してよい。境界領域９０は、おもて面２１にエミッタ領域１２またはコンタクト領域１５を有してもよい。本例の境界領域９０は、おもて面２１にベース領域１４、アノード領域１９およびコンタクト領域１５を有する。なお、図２Ａにおいては、半導体基板１０の裏面側に設けられたコレクタ領域２２およびカソード領域８２について、おもて面側に投影した場合の位置を示している。
【0085】
メサ部７１は、トランジスタ部７０に設けられたメサ部である。メサ部８１は、ダイオード部８０に設けられたメサ部である。メサ部９１およびメサ部９２は、境界領域９０に設けられたメサ部である。本明細書において単にメサ部と称した場合、メサ部７１、メサ部８１、メサ部９１またはメサ部９２のそれぞれを指している。メサ部とは、隣り合う２つのトレンチ部に挟まれた半導体基板１０の部分であって、半導体基板１０のおもて面２１から、各トレンチ部の最も深い底部の深さまでの部分であってよい。各トレンチ部の延伸部分を１つのトレンチ部としてよい。即ち、２つの延伸部分に挟まれる領域をメサ部としてよい。
【0086】
それぞれのメサ部には、ベース領域１４またはアノード領域１９が設けられる。メサ部において半導体基板１０の上面に露出したベース領域１４またはアノード領域１９のうち、ゲート金属層５０に最も近く配置された領域をベース領域１４－ｅまたはアノード領域１９－ｅとする。図２Ａにおいては、それぞれのメサ部の延伸方向における一方の端部に配置されたベース領域１４－ｅまたはアノード領域１９－ｅを示しているが、それぞれのメサ部の他方の端部にもベース領域１４－ｅまたはアノード領域１９－ｅが配置されている。それぞれのメサ部には、上面視においてベース領域１４－ｅまたはアノード領域１９－ｅに挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５の少なくとも一方が設けられてよい。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、深さ方向において、ベース領域１４と半導体基板１０の上面との間に設けられてよい。
【0087】
トランジスタ部７０のメサ部７１は、半導体基板１０の上面に露出したエミッタ領域１２を有する。エミッタ領域１２は、ゲートトレンチ部４０に接して設けられている。ゲートトレンチ部４０に接するメサ部７１は、半導体基板１０の上面に露出したコンタクト領域１５が設けられていてよい。
【0088】
メサ部７１におけるコンタクト領域１５およびエミッタ領域１２のそれぞれは、Ｘ軸方向における一方のトレンチ部から、他方のトレンチ部まで設けられる。一例として、メサ部７１のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿って交互に配置されている。
【0089】
他の例においては、メサ部７１のコンタクト領域１５およびエミッタ領域１２は、トレンチ部の延伸方向（Ｙ軸方向）に沿ってストライプ状に設けられていてもよい。例えばトレンチ部に接する領域にエミッタ領域１２が設けられ、エミッタ領域１２に挟まれた領域にコンタクト領域１５が設けられる。
【0090】
ダイオード部８０のメサ部８１には、エミッタ領域１２が設けられていないが、エミッタ領域１２が設けられてもよい。メサ部８１の上面には、アノード領域１９が設けられている。メサ部８１の上面には、コンタクト領域１５が設けられてよい。メサ部８１の上面においてアノード領域１９－ｅに挟まれた領域には、それぞれのアノード領域１９－ｅに接してコンタクト領域１５が設けられてよい。メサ部８１の上面においてコンタクト領域１５に挟まれた領域には、アノード領域１９が設けられてよい。アノード領域１９は、トレンチ部の延伸方向において、コンタクト領域１５に挟まれた領域全体に配置されてよい。
【0091】
それぞれのメサ部の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、トレンチ部延伸方向に沿ってベース領域１４－ｅまたはアノード領域１９－ｅに挟まれた領域に配置されている。本例のコンタクトホール５４は、コンタクト領域１５、ベース領域１４、アノード領域１９およびエミッタ領域１２の各領域の上方に設けられる。コンタクトホール５４は、ベース領域１４－ｅ、アノード領域１９－ｅおよびウェル領域１７に対応する領域には設けられない。コンタクトホール５４は、メサ部７１のトレンチ配列方向（Ｘ軸方向）における中央に配置されてよい。
【0092】
ダイオード部８０において、半導体基板１０の下面と隣接する領域には、Ｎ＋型のカソード領域８２が設けられる。カソード領域８２のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。半導体基板１０の下面において、カソード領域８２が設けられていない領域には、Ｐ＋型のコレクタ領域２２が設けられてよい。カソード領域８２およびコレクタ領域２２は、半導体基板１０の裏面２３と、後述するバッファ領域２０との間に設けられている。図２Ａにおいては、カソード領域８２およびコレクタ領域２２の境界７８を破線で示している。
【0093】
カソード領域８２は、Ｙ軸方向においてウェル領域１７から離れて配置されている。これにより、比較的にドーピング濃度が高く、且つ、深い位置まで形成されているＰ型の領域（ウェル領域１７）と、カソード領域８２との距離を確保して、耐圧を向上し、ウェル領域１７からの正孔の注入を抑制できる。本例のカソード領域８２のＹ軸方向における端部は、コンタクトホール５４のＹ軸方向における端部よりも、ウェル領域１７から離れて配置されている。他の例では、カソード領域８２のＹ軸方向における端部は、ウェル領域１７とコンタクトホール５４との間に配置されていてもよい。
【0094】
境界領域９０のメサ部９１には、コンタクト領域１５が設けられている。境界領域９０のメサ部９２には、アノード領域１９が設けられている。メサ部９１は、境界領域９０のトランジスタ部７０側に設けられてよい。メサ部７１に接する境界領域９０にはメサ部９１が設けられてよい。メサ部９２は、境界領域９０のダイオード部８０側に設けられてよい。ダイオード部８０に接する境界領域９０にはメサ部９２が設けられてよい。
【0095】
図２Ｂは、図２Ａにおけるａ－ａ'断面を含むＸＺ断面の一例を示す図である。ａ－ａ'断面を含むＸＺ断面は、トランジスタ部７０において、エミッタ領域１２を通過するＸＺ面である。本例の半導体装置１００は、ａ－ａ'断面を含むＸＺ断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上方に形成される。
【0096】
ドリフト領域１８は、半導体基板１０に設けられた第１導電型の領域である。本例のドリフト領域１８は、一例としてＮ－型である。ドリフト領域１８は、半導体基板１０において他のドーピング領域が形成されずに残存した領域であってよい。即ち、ドリフト領域１８のドーピング濃度は半導体基板１０のドーピング濃度であってよい。
【0097】
バッファ領域２０は、ドリフト領域１８よりも半導体基板１０の裏面２３側に設けられた第１導電型の領域である。本例のバッファ領域２０は、半導体基板１０の深さ方向における中心よりも半導体基板１０の裏面２３に近接して設けられる。本例のバッファ領域２０は、一例としてＮ型である。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、第２導電型のコレクタ領域２２および第１導電型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
【0098】
コレクタ領域２２およびカソード領域８２は、半導体基板１０の裏面２３に設けられる。コレクタ領域２２は、トランジスタ部７０において、バッファ領域２０の下方に設けられる。カソード領域８２は、ダイオード部８０において、バッファ領域２０の下方に設けられる。コレクタ領域２２とカソード領域８２との境界７８は、トランジスタ部７０とダイオード部８０との境界であってよい。
【0099】
コレクタ電極２４は、半導体基板１０の裏面２３に形成される。コレクタ電極２４は、金属等の導電材料で形成される。コレクタ電極２４の少なくとも一部の領域は、例えばアルミニウム（Ａｌ）等の金属、または、アルミニウム‐シリコン合金（ＡｌＳｉ）、アルミニウム‐シリコン‐銅合金（ＡｌＳｉＣｕ）等の金属合金で形成されてよい。
【0100】
ベース領域１４は、メサ部７１およびメサ部９１において、ドリフト領域１８の上方に設けられる第２導電型の領域である。ベース領域１４は、ゲートトレンチ部４０に接して設けられる。ベース領域１４は、ダミートレンチ部３０に接して設けられてよい。
【0101】
アノード領域１９は、メサ部９２およびメサ部８１において、ドリフト領域１８の上方に設けられる第２導電型の領域である。アノード領域１９は、ダミートレンチ部３０に接して設けられる。アノード領域１９は、ゲートトレンチ部４０に接して設けられてよい。アノード領域１９のドーピング濃度の最大値は、ベース領域１４のドーピング濃度の最大値より小さくてよく、等しくてもよい。本例のアノード領域１９のドーピング濃度の最大値は、ベース領域１４のドーピング濃度の最大値より小さい。半導体基板１０の深さ方向において、アノード領域１９の深さはベース領域１４の深さより浅くてよく、等しくてもよい。本例のアノード領域１９の深さは、ベース領域１４の深さと実質的に等しい。半導体基板１０の深さ方向に沿ってアノード領域１９のドーピング濃度を積分した積分値は、ベース領域１４のドーピング濃度を積分した積分値より小さくてよく、等しくてもよい。本例のアノード領域１９のドーピング濃度の積分値は、ベース領域１４のドーピング濃度の積分値より小さい。
【0102】
エミッタ領域１２は、ドリフト領域１８よりもおもて面２１側に設けられ、ドリフト領域１８よりもドーピング濃度が高い。本例のエミッタ領域１２は、メサ部７１において、ベース領域１４の上方に設けられる。エミッタ領域１２は、ゲートトレンチ部４０と接して設けられてよい。エミッタ領域１２は、ダミートレンチ部３０と接してもよいし、接しなくてもよい。なお、エミッタ領域１２は、メサ部９１に設けられなくてよい。
【0103】
コンタクト領域１５は、メサ部９１において、ベース領域１４の上方に設けられる。コンタクト領域１５は、メサ部９１において、ゲートトレンチ部４０に接して設けられる。他の断面において、コンタクト領域１５は、メサ部７１のおもて面２１に設けられてよい。
【0104】
蓄積領域１６は、ドリフト領域１８よりも半導体基板１０のおもて面２１側に設けられる第１導電型の領域である。本例の蓄積領域１６は、一例としてＮ＋型である。蓄積領域１６は、メサ部７１に設けられる。蓄積領域１６は、メサ部８１およびメサ部９１に設けられてもよい。
【0105】
また、蓄積領域１６は、ゲートトレンチ部４０に接して設けられる。蓄積領域１６は、ダミートレンチ部３０に接してもよいし、接しなくてもよい。蓄積領域１６のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、トランジスタ部７０のオン電圧を低減できる。
【0106】
１つ以上のゲートトレンチ部４０および１つ以上のダミートレンチ部３０は、おもて面２１に設けられる。各トレンチ部は、おもて面２１からドリフト領域１８まで設けられる。エミッタ領域１２、ベース領域１４、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられる領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
【0107】
ゲートトレンチ部４０は、おもて面２１に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。ゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。ゲートトレンチ部４０は、おもて面２１において層間絶縁膜３８により覆われる。
【0108】
ゲート導電部４４は、半導体基板１０の深さ方向において、ゲート絶縁膜４２を挟んでメサ部７１側で隣接するベース領域１４と対向する領域を含む。ゲート導電部４４に予め定められた電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に、電子の反転層によるチャネルが形成される。
【0109】
ダミートレンチ部３０は、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、おもて面２１側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミートレンチ部３０は、おもて面２１において層間絶縁膜３８により覆われる。
【0110】
層間絶縁膜３８は、おもて面２１に設けられている。層間絶縁膜３８の上方には、エミッタ電極５２が設けられている。層間絶縁膜３８には、エミッタ電極５２と半導体基板１０とを電気的に接続するための１又は複数のコンタクトホール５４が設けられている。コンタクトホール５５およびコンタクトホール５６も同様に、層間絶縁膜３８を貫通して設けられてよい。
【0111】
裏面側ライフタイム制御部１５０およびおもて面側ライフタイム制御部１５５は、半導体基板１０に設けられ、ライフタイムキラーを含む。裏面側ライフタイム制御部１５０およびおもて面側ライフタイム制御部１５５は、半導体基板１０の内部に不純物を注入すること等により意図的にライフタイムキラーが形成された領域であってよい。一例において、裏面側ライフタイム制御部１５０およびおもて面側ライフタイム制御部１５５は、半導体基板１０にヘリウムを注入することで形成される。裏面側ライフタイム制御部１５０およびおもて面側ライフタイム制御部１５５を設けることにより、ターンオフ時間あるいは逆回復時間を低減し、テイル電流を抑制することにより、スイッチング時の損失を低減することができる。
【0112】
ライフタイムキラーは、キャリアの再結合中心である。ライフタイムキラーは、格子欠陥であってよい。例えば、ライフタイムキラーは、空孔、複空孔、これらと半導体基板１０を構成する元素との複合欠陥、または転位であってよい。また、ライフタイムキラーは、ヘリウム、ネオンなどの希ガス元素、または、白金などの金属元素などでもよい。ライフタイムキラーは、水素イオンを半導体基板１０の注入面に注入した後に、停止した水素よりも注入面側に形成される再結合中心であってもよい。格子欠陥の形成には電子線が用いられてよい。ライフタイム制御部を形成するための不純物のドーズ量は、０．５Ｅ１０ｃｍ－２以上、１．０Ｅ１３ｃｍ－２以下であっても、５．０Ｅ１０ｃｍ－２以上、５．０Ｅ１１ｃｍ－２以下であってもよい。ライフタイム制御部を形成するための加速エネルギーは、１００ｋｅＶ以上、１００ＭｅＶ以下であってよい。格子欠陥の形成に電子線が用いられる場合は、電子線の照射量が１ｋＧｙ以上、５０００ｋＧｙ以下であってもよい。
【0113】
ライフタイムキラー濃度とは、キャリアの再結合中心濃度である。ライフタイムキラー濃度は、格子欠陥の濃度であってよい。例えばライフタイムキラー濃度とは、空孔、複空孔などの空孔濃度であってよく、これらの空孔と半導体基板１０を構成する元素との複合欠陥濃度であってよく、または転位濃度であってよい。また、ライフタイムキラー濃度とは、ヘリウム、ネオンなどの希ガス元素の化学濃度としてもよく、または、白金などの金属元素の化学濃度としてもよい。
【0114】
おもて面側ライフタイム制御部１５５は、半導体基板１０の深さ方向における中心よりもおもて面２１側に設けられる。おもて面側ライフタイム制御部１５５は、ダイオード部８０に設けられる。おもて面側ライフタイム制御部１５５は、トレンチ配列方向において、ダイオード部８０からトランジスタ部７０まで延伸して設けられてよい。本例のおもて面側ライフタイム制御部１５５は、トレンチ配列方向において、ダイオード部８０から境界７９まで延伸して設けられる。これにより、トランジスタ部７０からのキャリアの注入を抑制して、逆回復損失を低減することができる。なお、境界７９とは、境界領域９０と、トランジスタ部７０における境界領域９０以外の領域との境界である。おもて面側ライフタイム制御部１５５は、形成されなくてもよい。
【0115】
裏面側ライフタイム制御部１５０は、おもて面側ライフタイム制御部１５５よりも裏面２３側に設けられる。裏面側ライフタイム制御部１５０は、半導体基板１０の深さ方向における中心よりも裏面２３側に設けられてよく、おもて面２１側に設けられてもよい。本例では、裏面側ライフタイム制御部１５０は、半導体基板１０の深さ方向における中心よりも裏面２３側に設けられる。裏面側ライフタイム制御部１５０は、半導体基板１０の深さ方向における中心よりも裏面２３に近接して設けられてよい。裏面側ライフタイム制御部１５０は、バッファ領域２０に設けられてもよいし、バッファ領域２０の上方に設けられてもよい。裏面側ライフタイム制御部１５０は、第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２を有する。本例の第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２は、上面視において重複しないが、重複してもよい。
【0116】
第１ライフタイム制御領域１５１は、トランジスタ部７０において、半導体基板１０の深さ方向における半導体基板１０の中心よりも裏面２３側に設けられてよい。本例の第１ライフタイム制御領域１５１は、半導体基板１０の深さ方向における半導体基板１０の中心よりも裏面２３側に設けられる。本例の第１ライフタイム制御領域１５１は、バッファ領域２０内に設けられるが、バッファ領域２０の上方に設けられてもよい。本例の第１ライフタイム制御領域１５１は、トレンチ配列方向において、トランジスタ部７０の内部から境界領域９０の端部まで延伸して設けられる。第１ライフタイム制御領域１５１は、トレンチ配列方向において、トランジスタ部７０の内部から境界領域９０またはダイオード部８０の内部まで延伸して設けられてよい。
【0117】
第２ライフタイム制御領域１５２は、ダイオード部８０において、おもて面側ライフタイム制御部１５５よりも裏面２３側に設けられる。第２ライフタイム制御領域１５２は、半導体基板１０の深さ方向における半導体基板１０の中心よりも裏面２３側に設けられてよく、おもて面２１側に設けられてもよい。本例の第２ライフタイム制御領域１５２は、半導体基板１０の深さ方向における半導体基板１０の中心よりも裏面２３側に設けられる。第２ライフタイム制御領域１５２は、第１ライフタイム制御領域１５１と異なる深さに設けられる。第２ライフタイム制御領域１５２は、第１ライフタイム制御領域１５１よりもおもて面２１側に設けられてよい。本例の第２ライフタイム制御領域１５２は、半導体基板１０の深さ方向において、第１ライフタイム制御領域１５１よりもおもて面２１側に設けられる。第２ライフタイム制御領域１５２は、半導体基板１０の深さ方向において、第１ライフタイム制御領域１５１よりも裏面２３側に設けられてもよい。第２ライフタイム制御領域１５２は、バッファ領域２０の内部に設けられてよく、バッファ領域２０の上方に設けられてもよい。本例の第２ライフタイム制御領域１５２は、バッファ領域２０の内部に設けられる。本例の第２ライフタイム制御領域１５２は、トレンチ配列方向において、ダイオード部８０から境界領域９０まで延伸して設けられる。本例の第２ライフタイム制御領域１５２は、延伸領域１５３を有する。
【0118】
延伸領域１５３は、第２ライフタイム制御領域１５２のうち、トランジスタ部７０とダイオード部８０との境界７８から、トランジスタ部７０の内側まで延伸する領域である。本例の延伸領域１５３は、トレンチ配列方向において、トランジスタ部７０とダイオード部８０との境界７８から、境界領域９０の端部の境界７９まで延伸して設けられる。延伸領域１５３の上面視における面積は、上面視における第２ライフタイム制御領域１５２の面積の３０％以下であってよく、２０％以下であってよく、１０％以下であってよく、５％以下であってよく、３％以下であってよく、１％以下であってよい。延伸領域１５３のメサ部９１の個数は、１０個以下であってよく、５個以下であってよく、２個以下であってよく、０個であってもよい。本例でのメサ部９１の個数は１個である。メサ部９２の個数は、１個以上であってよい。メサ部９２の個数は、メサ部９１の個数より多くてよく、等しくてもよい。本例のメサ部９２の個数は、メサ部９１の個数と等しい。境界領域９０は、メサ部９２のみを有してよい。延伸領域１５３は、メサ部９２のみを有してよい。
【0119】
裏面側ライフタイム制御部１５０は、ライフタイムキラーを形成するための不純物イオンを、裏面２３側から注入することにより形成されてよい。ライフタイムキラーを形成するための不純物イオンを、単に不純物イオンと称する場合がある。不純物イオンは、半導体基板１０を構成する材料のイオンであってよく、半導体基板１０を構成する材料以外のイオンであってよい。不純物イオンは、半導体基板１０を構成する材料よりも質量の小さいイオン（例えば水素イオン、ヘリウムイオン）であってよく、質量の大きいイオンであってもよい。本例の不純物イオンは、ヘリウムイオンである。これにより、半導体装置１００のおもて面２１側への影響を回避できる。例えば、裏面側ライフタイム制御部１５０は、裏面２３側からヘリウムイオンを注入することにより形成される。ここで、裏面側ライフタイム制御部１５０がおもて面２１側からの注入により形成されているか、裏面２３側からの注入により形成されているかは、ＳＩＭＳ法、ＳＲ法またはリーク電流の測定によって、おもて面２１側の状態を取得することで判断できる。例えばＳＩＭＳ法により、原子密度が最大値となる深さ位置から、原子密度分布がおもて面２１側よりも裏面２３側に広がっていれば、不純物イオンは裏面２３側から注入されているとしてよい。
【0120】
裏面側ライフタイム制御部１５０およびおもて面側ライフタイム制御部１５５の形成方法は、同一であっても異なっていてもよい。裏面側ライフタイム制御部１５０およびおもて面側ライフタイム制御部１５５の両方を、裏面２３側からの不純物イオンの注入により形成してもよい。おもて面側ライフタイム制御部１５５をおもて面２１側からの不純物イオンの注入により形成し、裏面側ライフタイム制御部１５０を裏面２３側からの不純物イオンの注入により形成してもよい。裏面側ライフタイム制御部１５０およびおもて面側ライフタイム制御部１５５を形成するときの不純物イオンのドーズ量は、同一であってもよいし、異なっていてもよい。
【0121】
ここで、コレクタ－エミッタ間遮断電流（あるいはコレクタ－エミッタ間漏れ電流）Ｉｃｅｓが増加すると、半導体装置が熱暴走する場合がある。一方、後述する通り、コレクタ－エミッタ間遮断電流Ｉｃｅｓと逆回復損失との間にはトレードオフの関係があるので、コレクタ－エミッタ間遮断電流Ｉｃｅｓを低減しようとすると、逆回復損失が増大する場合がある。
【0122】
本例の半導体装置１００は、トランジスタ部７０に形成される第１ライフタイム制御領域１５１を第２ライフタイム制御領域１５２よりも浅く形成することにより、裏面側のライフタイムキラーを同一の深さに形成するよりも、漏れ電流を低減しつつ、逆回復損失を低減できるので、漏れ電流と逆回復損失のトレードオフを改善することができる。
【0123】
図３Ａは、半導体基板１０の深さ方向における濃度分布を示す。縦軸は、ドーピング濃度またはライフタイムキラー濃度を示す。横軸は、半導体基板１０の深さ方向の位置を示す。本図は、エミッタ領域１２、ベース領域１４、蓄積領域１６、ドリフト領域１８、バッファ領域２０およびコレクタ領域２２を通過する、図２Ｂのｍ－ｍ'断面における濃度分布を示す。
【0124】
ｍ－ｍ'断面は、第１ライフタイム制御領域１５１をＸ軸方向に通過するが第２ライフタイム制御領域１５２を通過しない。本例では、ｍ－ｍ'断面の濃度分布に加えて、第２ライフタイム制御領域１５２の濃度分布を破線で重ねて図示している。
【0125】
バッファ領域２０は、半導体基板１０の深さ方向において、ドーピング濃度の１または複数のピークを有する。バッファ領域２０は、水素のイオン注入によって形成されて、水素ドナーを含んでよい。バッファ領域２０は、リンのイオン注入によって形成されたドーピング濃度のピークを含んでよい。本例のバッファ領域２０は、第１ピーク１２１および副ピーク群１２６を有する。
【0126】
第１ピーク１２１および副ピーク群１２６は、水素のイオン注入によって形成されてよい。本例では、第１ピーク１２１がリンのイオン注入によって形成され、副ピーク群１２６が水素のイオン注入によって形成される。
【0127】
副ピーク群１２６は、第１ピーク１２１よりも半導体基板１０の深さ方向においておもて面２１側に設けられる。副ピーク群１２６は、ドーピング濃度の１または複数のピークを有する。本例の副ピーク群１２６は、第２ピーク１２２、第３ピーク１２３および第４ピーク１２４の３つのピークを有する。即ち、本例のバッファ領域２０は、半導体基板１０の深さ方向において、ドーピング濃度の４つのピークを有する。バッファ領域２０は、半導体基板１０の深さ方向において、裏面２３から第１ピーク１２１、第２ピーク１２２、第３ピーク１２３および第４ピーク１２４の順でピークを有する。副ピーク群１２６のピーク濃度は、おもて面２１側に向かって徐々に減少してよい。第１ピーク１２１のピーク濃度は、副ピーク群１２６のいずれのピーク濃度よりも高くてよい。
【0128】
距離Ｘ（μｍ）は、第１ライフタイム制御領域１５１の裏面２３からの深さ方向の距離である。即ち、距離Ｘは、第１ライフタイム制御領域１５１の裏面２３からの深さ位置Ｄｋ１であってよい。第１ライフタイム制御領域１５１は、半導体基板１０の深さ方向において、第１ピーク１２１よりもおもて面２１側に設けられてよい。本例の第１ライフタイム制御領域１５１は、半導体基板１０の深さ方向において、第１ピーク１２１と第２ピーク１２２との間に設けられる。
【0129】
距離Ｘは、コレクタ領域２２のドーピング濃度のピークと裏面２３との深さ方向の距離よりも大きく、半導体基板１０の厚みＤｓの１／４以下であってよい。距離Ｘは、０μｍ以上であってよく、１．０μｍ以上であってよく、５．０μｍ以上であってよく、５０μｍ以下であってよく、３０μｍ以下であってよい。距離Ｘは、第１ピーク１２１のピーク深さよりも大きくてよい。距離Ｘは、副ピーク群１２６の中で最も裏面２３側に位置するピーク深さ（本例では第２ピーク１２２のピーク深さ）よりも小さくてよい。距離Ｘは、半導体基板１０のおもて面２１から裏面２３までの距離よりも小さくてよい。半導体基板１０のおもて面２１から裏面２３までの距離とは、半導体基板１０の厚みＤｓであってよい。
【0130】
距離Ｙ（μｍ）は、第２ライフタイム制御領域１５２の裏面２３からの深さ方向の距離である。即ち、距離Ｙは、第２ライフタイム制御領域１５２の裏面２３からの深さ位置Ｄｋ２であってよい。第２ライフタイム制御領域１５２は、半導体基板１０の深さ方向において、バッファ領域２０よりもおもて面２１側に設けられてよい。距離Ｙは、半導体基板１０のおもて面２１から裏面２３までの距離よりも小さくてよい。
【0131】
距離Ｘおよび距離Ｙは、Ｙ＞２Ｘを満たしてよい。距離Ｘに対する距離Ｙの比であるＹ／Ｘは、１．５以上であってよく、２以上であってよく、３以上であってよく、５以上であってよく、１０以上であってよい。比Ｙ／Ｘは、１００以下であってよく、７０以下であってよく、５０以下であってよく、３０以下であってよく、２０以下であってよい。距離Ｙは、１．５Ｘ以上であってよく、半導体基板１０の厚みＤｓの１／２以下であってよい。
【0132】
第１ライフタイム制御領域１５１は、半導体基板１０の深さ方向において、第１ピーク１２１よりもおもて面２１側に設けられてよく、第１ピーク１２１よりも裏面２３側に設けられてもよい。第１ライフタイム制御領域１５１は、半導体基板１０の深さ方向において、第１ピーク１２１と重ならなくてよい。これにより、格子欠陥による第１ピーク１２１の形成不全の可能性を低減し、空乏層を確実に止めることができる。第１ライフタイム制御領域１５１は、バッファ領域２０が水素ピークのみで構成される場合、バッファ領域２０のいずれの位置に設けられてもよい。
【0133】
第１ライフタイム制御領域１５１は、第１ピーク１２１または副ピーク群１２６の各ピークのうち、半導体基板１０の深さ方向において隣り合うピーク間に設けられてよい。これにより、第１ライフタイム制御領域１５１は、電界強度の深さ方向の成分が比較的に小さい領域に位置するため、第１ライフタイム制御領域１５１の導入による漏れ電流の増加を抑制することができる。
【0134】
幅Ｗ１（μｍ）は、第１ライフタイム制御領域１５１のライフタイムキラー濃度のピークの半値全幅（ＦＷＨＭ）である。本例の幅Ｗ１は、半導体基板１０の深さ方向における第１ライフタイム制御領域１５１のライフタイムキラー濃度の分布の半値全幅である。距離Ｘおよび距離Ｙは、Ｙ＞Ｘ＋Ｗ１を満たしてよい。即ち、第１ライフタイム制御領域１５１と第２ライフタイム制御領域１５２との深さ方向における距離の差は、Ｗ１よりも大きくてよい。
【0135】
幅Ｗｈ（μｍ）は、バッファ領域２０を形成するための水素ピークの水素濃度の半値全幅である。本例の幅Ｗｈは、半導体基板１０の深さ方向における水素ピークの水素濃度分布の半値全幅である。本例の幅Ｗｈは、最も深い第４ピーク１２４の半値全幅であるが、他の水素ピークの半値全幅であってもよい。距離Ｘおよび距離Ｙは、Ｙ＞Ｘ＋Ｗｈを満たしてよい。即ち、第１ライフタイム制御領域１５１と第２ライフタイム制御領域１５２との深さ方向における距離の差は、Ｗｈよりも大きくてよい。
【0136】
図３Ｂは、半導体装置１００の製造方法のフローチャートの一例である。本例では、半導体装置１００の電気的特性に基づいて距離Ｘおよび距離Ｙを決定して半導体装置１００を製造する方法の一例を示す。半導体装置１００の製造方法は、これに限定されない。
【0137】
ステップＳ１００において、半導体装置１００の電気的特性の限界値を定める。電気的特性の限界値とは、半導体装置１００のコレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度（ｎＡ／ｍｍ２）の限界値であってよい。電気的特性は、コレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度以外の特性であってよい。
【0138】
ステップＳ１０２において、ライフタイム制御領域を形成する形成条件を一以上定める。例えば、第１ライフタイム制御領域１５１または第２ライフタイム制御領域１５２を形成する形成条件を一以上定める。第１ライフタイム制御領域１５１または第２ライフタイム制御領域１５２を形成する形成条件とは、第１ライフタイム制御領域１５１または第２ライフタイム制御領域１５２の半導体基板１０の深さ方向における位置の範囲に関する条件であってよい。
【0139】
ステップＳ１０４において、半導体装置１００の電気的特性がステップＳ１００で定めた限界値以下となるように、ステップＳ１０２で定めた形成条件に対して、距離Ｘと、距離Ｙとを結ぶ関係式を一以上定めることにより、距離Ｘおよび距離Ｙのそれぞれの上限値および下限値の範囲を定める。
【0140】
ステップＳ１０６において、距離Ｘおよび距離Ｙを決定する。距離Ｘおよび距離Ｙは、ステップＳ１０４で設定された距離Ｘおよび距離Ｙのそれぞれの上限値および下限値の範囲から任意に決定してよい。
【0141】
ステップＳ１０８において、ステップＳ１０６で決定した距離Ｘの深さに第１ライフタイム制御領域１５１を形成する。ステップＳ１１０において、ステップＳ１０６で決定した距離Ｙの深さに前記第２ライフタイム制御領域１５２を形成する。これにより、ライフタイム制御領域を備える半導体装置１００を製造してよい。
【0142】
ステップＳ１０６とステップＳ１０８の間には、半導体装置１００を製造する周知のステップがあってよい。一例として、おもて面２１にウェル領域１７、ベース領域１４、エミッタ領域１２、ゲートトレンチ部４０、エミッタ電極５２等を形成するステップがあってよく、半導体基板１０の深さ方向の厚さを減厚するステップがあってよく、半導体基板１０の裏面２３にコレクタ領域２２等を形成するステップがあってよく、バッファ領域２０を形成するステップがあってよい。ステップＳ１１０の後に、半導体装置１００を製造する周知のステップがあってよい。一例として、半導体基板１０の裏面２３にコレクタ電極２４を形成するステップがあってよい。
【0143】
図４Ａは、ライフタイム制御領域の深さと漏れ電流密度との関係を示す。縦軸は、室温におけるコレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度（ｎＡ／ｍｍ２）を示す。室温とは、３００Ｋ（２６．９℃）であってよく、２０℃から３０℃の間の温度であってよい。コレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度を取得する温度は室温に限らず、４００Ｋ（１２６．９℃）であってよく―３０℃であってもよい。コレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度を取得する温度は、－３０℃以上であってよく、－１０℃以上であってよく、０℃以上であってよく、２０℃以上であってよい。コレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度を取得する温度は、２００℃以下であってよく、１５０℃以下であってよく、１２５℃以下であってよく、１００℃以下であってよく、７５℃以下であってよく、５０℃以下であってよく、３０℃以下であってよい。コレクタ－エミッタ間遮断電流Ｉｃｅｓとは、ゲート－エミッタ間を短絡した状態で、コレクタ－エミッタ間に予め定められた電圧を印加したときのコレクタ－エミッタ間の漏れ電流である。横軸は、トランジスタ部の裏面からのキラー深さを示す。本例のライフタイム制御領域はヘリウムの照射によって形成しており、照射量を５Ｅ１１ｃｍ－２としている。本図が示すように、トランジスタ部においてライフタイムキラーの位置を裏面から深く形成するにつれて、ライフタイムキラーを形成するためのイオンの通過領域が広範囲となり、且つ、より深いエネルギーで照射するので、コレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度が増加する傾向にある。
【0144】
図４Ｂは、ライフタイム制御領域の深さと漏れ電流密度との関係を示す。縦軸は、室温におけるコレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度（ｎＡ／ｍｍ２）を示す。横軸は、ダイオード部の裏面からのキラー深さを示す。本例のライフタイム制御領域はヘリウムの照射によって形成しており、照射量を５Ｅ１１ｃｍ－２としている。本図が示すように、ダイオード部においてライフタイムキラーの位置を裏面から深く形成するにつれて、コレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度が増加する傾向にある。
【0145】
図４Ａおよび図４Ｂより、トランジスタ部とダイオード部のいずれにおいても、ライフタイムキラーの位置を裏面から深く形成することで漏れ電流が増加していることが分かる。また、トランジスタ部およびダイオード部のいずれにおいても、ライフタイム制御領域の深さに対して、漏れ電流密度が同程度増加していることが分かる。
【0146】
図５Ａは、ライフタイム制御領域の深さと漏れ電流との関係を示す。縦軸は、室温におけるコレクタ－エミッタ間遮断電流Ｉｃｅｓ（μＡ）を示す。横軸は、トランジスタ部の裏面からのキラー深さを示す。本例のトランジスタ部の面積は１１０ｍｍ２である。本例のライフタイム制御領域はヘリウムの照射によって形成しており、照射量を５Ｅ１１ｃｍ－２としている。図４Ａと同様に、トランジスタ部においてライフタイムキラーの位置を裏面から深く形成するにつれて、コレクタ－エミッタ間遮断電流Ｉｃｅｓが増加する傾向にある。
【0147】
図５Ｂは、ライフタイム制御領域の深さと漏れ電流との関係を示す。縦軸は、室温におけるコレクタ－エミッタ間遮断電流Ｉｃｅｓ（μＡ）を示す。横軸は、ダイオード部の裏面からのキラー深さを示す。本例のダイオード部の面積は３０ｍｍ２である。本例のライフタイム制御領域はヘリウムの照射によって形成しており、照射量を５Ｅ１１ｃｍ－２としている。図４Ｂと同様に、ダイオード部においてライフタイムキラーの位置を裏面から深く形成するにつれて、コレクタ－エミッタ間遮断電流Ｉｃｅｓが増加する傾向にある。
【0148】
ここで、図５Ａのトランジスタ部のコレクタ－エミッタ間遮断電流Ｉｃｅｓと、図５Ｂのダイオード部のコレクタ－エミッタ間遮断電流Ｉｃｅｓを合算することで、半導体装置全体のコレクタ－エミッタ間遮断電流Ｉｃｅｓを算出することができる。図５Ａおよび図５Ｂを参照すると、トランジスタ部の面積の方がダイオード部の面積よりも大きいことから、トランジスタ部のコレクタ－エミッタ間遮断電流Ｉｃｅｓの方がダイオード部のコレクタ－エミッタ間遮断電流Ｉｃｅｓよりも大きいことが分かる。
【0149】
図６は、ライフタイム制御領域の深さの条件式を説明するための図である。縦軸はダイオード部８０における裏面２３からのキラー深さを示し、横軸はトランジスタ部７０における裏面２３からのキラー深さを示す。半導体装置１００においては、トランジスタ部７０における裏面２３からのキラー深さが距離Ｘに対応し、ダイオード部８０における裏面２３からのキラー深さが距離Ｙに対応する。
【0150】
領域Ｒは、距離Ｘ（μｍ）および距離Ｙ（μｍ）が満たすべき範囲を示している。距離Ｘ（μｍ）は、０μｍより大きくてよく、０．１μｍ以上であってよく、１μｍ以上であってよい。距離Ｘ（μｍ）は、半導体基板１０のおもて面２１から裏面２３までの距離よりも小さくてよく、トレンチ部の底部から裏面２３までの距離よりも小さくてよい。距離Ｙ（μｍ）は、０より大きくてよく、０．１μｍ以上であってよく、１μｍ以上であってよい。距離Ｙ（μｍ）は、半導体基板１０のおもて面２１から裏面２３までの距離よりも小さくてよく、トレンチ部の底部から裏面２３までの距離よりも小さくてよい。領域Ｒの範囲は、距離Ｘおよび距離Ｙに加えて、ライフタイム制御領域のライフタイムキラー濃度にも異存する。一例として、ライフタイムキラー濃度が５×１０１１ａｔｏｍｓ／ｃｍ２、活性部１６０の面積Ｓに対するトランジスタ部７０の活性面積の比率Ｉを０．７７としたとき、領域Ｒは、数式Ｙ＝Ｘと、数式Ｙ＝－２．８０３Ｘ＋１００．４と、Ｘ＝０とで囲まれる領域に相当する。ここでＸおよびＹの値の単位は、いずれも（μｍ）である。領域Ｒの範囲内において、半導体装置１００が予め定められた特性を満たすように距離Ｘおよび距離Ｙを決定してよい。ここでは、コレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度（ｎＡ／ｍｍ２）の最大値が室温で４．１４ｎＡ／ｍｍ２となるように領域Ｒを決定しているが、これに限らない。予め定められた特性として、コレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度（ｎＡ／ｍｍ２）の最大値は室温で、０．３ｎＡ／ｍｍ２以上であってよく、１．０ｎＡ／ｍｍ２以上であってよく、３．０ｎＡ／ｍｍ２以上であってよい。予め定められた特性として、コレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度（ｎＡ／ｍｍ２）の最大値は室温で、１５．０ｎＡ／ｍｍ２以下であってよく、１０．０ｎＡ／ｍｍ２以下であってよく、５．０ｎＡ／ｍｍ２以下であってよい。
【0151】
記号Ｄ（ａｔｏｍｓ／ｃｍ２）は、第２ライフタイム制御領域１５２を形成するためのドーズ量である。ドーズ量Ｄは、ライフタイムキラー濃度を積分することにより算出できるので、半導体基板１０に形成された第２ライフタイム制御領域１５２のライフタイムキラー濃度を分析することで算出できる。領域Ｒの範囲を決める上で、ドーズ量Ｄは、一例としてヘリウムイオンのドーズ量であるが、これに限らない。ドーズ量Ｄは、水素イオンであってよく、電子線であってよい。領域Ｒの範囲を決める上で、ドーズ量Ｄは、一例として１×１０１１ａｔｏｍｓ／ｃｍ２であるが、これに限らない。ドーズ量Ｄは、１×１０１０ａｔｏｍｓ／ｃｍ２以上であってよく、３×１０１０ａｔｏｍｓ／ｃｍ２以上であってよく、５×１０１０ａｔｏｍｓ／ｃｍ２以上であってよく、１×１０１１ａｔｏｍｓ／ｃｍ２以上であってよい。領域Ｒの範囲を決める上で、ドーズ量Ｄは、３×１０１２ａｔｏｍｓ／ｃｍ２以下であってよく、１×１０１２ａｔｏｍｓ／ｃｍ２以下であってよく、５×１０１１ａｔｏｍｓ／ｃｍ２以下であってよく、３×１０１１ａｔｏｍｓ／ｃｍ２以下であってよい。ドーズ量Ｄを大きくするに従い、距離Ｘおよび距離Ｙが満たすべき範囲が狭くなる。即ち、ドーズ量Ｄを変化させることにより、Ｙ＝－２．８０３Ｘ＋１００．４の傾きを一定として、直線が上下に移動するように切片が変化する。この直線よりも下側の領域Ｒにおいて距離Ｘおよび距離Ｙを決定することにより、予め定められた特性を満たす半導体装置１００を提供することができる。
【0152】
ここで、距離Ｘ（μｍ）および距離Ｙ（μｍ）は、半導体装置１００の構造に応じて決定されるパラメータＢを導入して、（数１）式および（数２）式を満たしてよい。（数１）式は、第１ライフタイム制御領域１５１よりも第２ライフタイム制御領域１５２を裏面２３から深く形成するための条件式である。（数２）式は、コレクタ－エミッタ間遮断電流Ｉｃｅｓによる発熱で半導体装置１００が熱暴走しないための、ドーズ量Ｄを用いた条件式である。
［数１］
Ｙ＞Ｘ
［数２］
Ｙ≦ＢＸ－２７Ｂ＋１．１８×１０－２３Ｄ２－７．０２×１０－１１Ｄ＋５６．８９
［数１］
Ｙ＞Ｘ
［数２］
Ｙ≦ＢＸ－２７Ｂ＋１．１８×１０－２３Ｄ２－７．０２×１０－１１Ｄ＋５６．８９
【0153】
パラメータＢは、活性部１６０の面積Ｓに対するトランジスタ部７０の活性面積の比率Ｉを用いた（数３）式を満たす。パラメータＢは無次元数である。パラメータＢを用いることで、活性部１６０の面積Ｓに対するトランジスタ部７０の活性面積の比率Ｉが与える影響を反映させることができる。
［数３］
Ｂ＝－０．１３９ｅ３．９０Ｉ
［数３］
Ｂ＝－０．１３９ｅ３．９０Ｉ
【0154】
このように、（数２）式を用いることで、ドーズ量Ｄの影響を考慮した距離Ｘおよび距離Ｙの条件式に、活性部１６０の面積Ｓの影響と、トランジスタ部７０およびダイオード部８０の活性面積の比率Ｉが与える影響とを反映させることができる。パラメータＢの算出方法については後述する。
【0155】
なお、活性部１６０は、上面視で、ウェル領域１７で囲まれるとともに、半導体装置１００の動作時に半導体基板１０のおもて面２１と裏面２３との間で、深さ方向に主電流が流れる領域であってよい。活性部１６０の面積Ｓは、一以上のトランジスタ部７０の面積の合計値と、一以上のダイオード部８０の面積の合計値との和であってよい。活性部１６０の面積Ｓは、３ｍｍ２以上であってよく、１０ｍｍ２以上であってよく、３０ｍｍ２以上であってよく、１００ｍｍ２以上であってよい。活性部１６０の面積Ｓは３０００ｍｍ２以下であってよく、１０００ｍｍ２以下であってよく、５００ｍｍ２以下であってよく、３００ｍｍ２以下であってよい。
【0156】
図７Ａは、パラメータＢの算出方法を説明するための図である。縦軸はダイオード部のキラー深さを示し、横軸はトランジスタ部のキラー深さを示す。本例では、半導体装置の活性部の面積を固定している。この場合、活性部の面積に対するトランジスタ部の活性面積の比率Ｉの変化に応じて、コレクタ－エミッタ間遮断電流Ｉｃｅｓの割合が変化するので、活性部の面積に対するトランジスタ部の活性面積の比率Ｉに応じてキラー深さの関係式が変化する。本例では、一例として、トランジスタ部とダイオード部との活性面積の比率Ｉを０．２、０．３５、０．５５、０．７および０．７７にそれぞれ変化させた場合のＸＹの関係式を示している。活性部の面積に対するトランジスタ部の活性面積の比率Ｉを変化させることにより、トランジスタ部のキラー深さと、ダイオード部のキラー深さが同一となる点を中心に傾きが変化するようにグラフが変化している。パラメータＢの算出における活性部の面積に対するトランジスタ部の活性面積の比率Ｉは、０．１以上であってよく、０．２以上であってよく、０．３５以上であってよく、０．５以上であってよく、０．５５以上であってよい。パラメータＢの算出における活性部の面積に対するトランジスタ部の活性面積の比率Ｉは、０．９以下であってよく、０．８以下であってよく、０．７７以下であってよく、０．７以下であってよい。
【0157】
図７Ｂは、パラメータＢの算出方法を説明するための図である。本図は、図７Ａの活性部の面積に対するトランジスタ部の活性面積の比率Ｉに応じた傾きの変化を、活性部の面積に対するトランジスタ部の活性面積の比率Ｉ毎にプロットした図である。縦軸は図７Ａの直線の傾きの絶対値を示し、横軸は活性部の面積に対するトランジスタ部の活性面積の比率Ｉを示す。本図より、（数４）式を算出することができる。このようにして、活性部の面積に対するトランジスタ部の活性面積の比率Ｉの影響をキラー深さの限界線に反映することができる。即ち、活性部の面積に対するトランジスタ部の活性面積の比率Ｉから漏れ電流限界の傾きを計算することができる。
【0158】
【0159】
本例のエミッタ領域１２は、境界領域９０にも設けられる。エミッタ領域１２およびコンタクト領域１５は、メサ部７１と同様にメサ部９１に設けられてよい。即ち、エミッタ領域１２は、メサ部９１においても、コンタクト領域１５と交互に設けられてよい。エミッタ領域１２およびコンタクト領域１５の間隔は、メサ部７１とメサ部９１とで同一であってよい。メサ部９１のエミッタ領域１２およびコンタクト領域１５は、トレンチ部を挟んでメサ部７１のエミッタ領域１２およびコンタクト領域１５と対向するように配置されてよい。
【0160】
図８Ｂは、図８Ａにおけるｂ－ｂ'断面を含むＸＺ断面の一例を示す図である。ｂ－ｂ'断面を含むＸＺ断面は、トランジスタ部７０において、エミッタ領域１２を通過するＸＺ面である。本例では、図２Ｂの半導体装置１００と相違点する点について特に説明する。
【0161】
第１ライフタイム制御領域１５１は、トレンチ配列方向において、メサ部７１の下方から境界７９まで延伸して設けられる。第１ライフタイム制御領域１５１は、トレンチ配列方向において、メサ部７１の下方から境界７９を越えてメサ部９１の下方まで延伸して設けられてもよい。本例の第１ライフタイム制御領域１５１は、バッファ領域２０の上方に設けられる。即ち、本例では、第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２の両方がバッファ領域２０の上方に設けられる。
【0162】
第２ライフタイム制御領域１５２は、トレンチ配列方向において、ダイオード部８０からトランジスタ部７０に延伸して設けられる。本例の第２ライフタイム制御領域１５２は、トレンチ配列方向において、ダイオード部８０から境界領域９０に設けられたエミッタ領域１２の下方の領域まで延伸して設けられている。本例の第２ライフタイム制御領域１５２は、トレンチ配列方向において、ダイオード部８０から境界７９まで延伸して設けられる。第２ライフタイム制御領域１５２は、トレンチ配列方向において、ダイオード部８０から境界領域９０の内側まで延伸して、境界７９に到達せずに終端してもよい。
【0163】
第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２のトレンチ配列方向における境界は、境界７９と一致している。第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２のトレンチ配列方向における境界は、境界７８と境界７９との間であってもよく、境界７８と一致してもよい。
【0164】
おもて面側ライフタイム制御部１５５は、トレンチ配列方向において、ダイオード部８０からトランジスタ部７０に延伸して設けられる。本例のおもて面側ライフタイム制御部１５５は、トレンチ配列方向において、ダイオード部８０から境界領域９０に設けられたエミッタ領域１２の下方の領域まで延伸して設けられている。本例のおもて面側ライフタイム制御部１５５は、トレンチ配列方向において、ダイオード部８０から境界７９まで延伸して設けられる。即ち、本例のおもて面側ライフタイム制御部１５５は、トレンチ配列方向において、第２ライフタイム制御領域１５２と同一の領域に設けられる。おもて面側ライフタイム制御部１５５は、トレンチ配列方向において、ダイオード部８０から境界領域９０の内側まで延伸して、境界７９に到達せずに終端してもよい。
【0165】
【0166】
本例のエミッタ領域１２は、ダイオード部８０にも設けられる。エミッタ領域１２は、境界領域９０にも設けられてよい。ダイオード部８０は、エミッタ領域１２が設けられたメサ部８１と、エミッタ領域１２が設けられていないメサ部８１の両方を有してよい。
【0167】
エミッタ領域１２およびコンタクト領域１５は、メサ部７１と同様にメサ部８１に設けられてよい。即ち、エミッタ領域１２は、メサ部８１においても、コンタクト領域１５と交互に設けられてよい。エミッタ領域１２およびコンタクト領域１５の間隔は、メサ部７１とメサ部８１とで同一であってよい。メサ部８１のエミッタ領域１２およびコンタクト領域１５は、トレンチ部を挟んでメサ部７１のエミッタ領域１２およびコンタクト領域１５と対向するように配置されてよい。
【0168】
図９Ｂは、図９Ａにおけるｃ－ｃ'断面を含むＸＺ断面の一例を示す図である。ｃ－ｃ'断面を含むＸＺ断面は、トランジスタ部７０において、エミッタ領域１２を通過するＸＺ面である。本例では、図２Ｂの半導体装置１００と相違点する点について特に説明する。
【0169】
第１ライフタイム制御領域１５１は、トレンチ配列方向において、メサ部７１の下方から境界７８まで延伸して設けられる。第１ライフタイム制御領域１５１は、トレンチ配列方向において、メサ部７１の下方から境界７９を越えて、境界７８に到達せずに終端してもよい。本例の第１ライフタイム制御領域１５１は、境界領域９０のエミッタ領域１２の下方に設けられる。
【0170】
第２ライフタイム制御領域１５２は、トレンチ配列方向において、ダイオード部８０の内側から境界７８まで延伸して設けられる。本例の第２ライフタイム制御領域１５２は、トレンチ配列方向において、エミッタ領域１２が設けられていないメサ部８１の下方から、エミッタ領域１２が設けられたメサ部８１の下方まで延伸して設けられている。第２ライフタイム制御領域１５２は、トレンチ配列方向において、ダイオード部８０のＸ軸方向の正側の境界７８から、ダイオード部８０のＸ軸方向の負側の境界７８まで延伸して設けられてよい。第２ライフタイム制御領域１５２は、トレンチ配列方向において、ダイオード部８０の内側から境界７８に到達せずに終端してもよい。
【0171】
第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２のトレンチ配列方向における境界は、境界７８と一致している。第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２のトレンチ配列方向における境界は、境界７８と境界７９との間であってもよく、境界７９と一致してもよい。
【0172】
おもて面側ライフタイム制御部１５５は、トレンチ配列方向において、ダイオード部８０の内側から境界７８まで延伸して設けられる。即ち、本例のおもて面側ライフタイム制御部１５５は、トレンチ配列方向において、第２ライフタイム制御領域１５２と同一の領域に設けられる。本例のおもて面側ライフタイム制御部１５５は、トレンチ配列方向において、エミッタ領域１２が設けられていないメサ部８１の下方から、エミッタ領域１２が設けられたメサ部８１の下方まで延伸して設けられている。おもて面側ライフタイム制御部１５５は、トレンチ配列方向において、ダイオード部８０の内側から境界７８に到達せずに終端してもよいし、ダイオード部８０の内側から境界７８を越えて境界領域９０まで延伸してもよい。
【0173】
図１０は、図９Ａにおけるｃ－ｃ'断面を含むＸＺ断面の変形例を示す図である。ｃ－ｃ'断面を含むＸＺ断面は、トランジスタ部７０において、エミッタ領域１２を通過するＸＺ面である。本例では、図９Ｂの半導体装置１００と相違点する点について特に説明する。本例の半導体装置１００は、重複領域１５７を備える点で、図９Ｂの半導体装置１００と相違する。
【0174】
重複領域１５７は、上面視において、第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２が重複する領域である。本例の重複領域１５７は、境界領域９０と一致している。即ち、第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２は、トレンチ配列方向において、境界７９から境界７８まで延伸して設けられている。重複領域１５７は、いずれの実施例においても設けられてよい。
【0175】
裏面側ライフタイム制御部１５０は、バッファ領域２０内に設けられてよい。本例では、第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２の両方がバッファ領域２０内に設けられる。このように、本例の第２ライフタイム制御領域１５２は、バッファ領域２０内に設けられるが、半導体基板１０の深さ方向において、バッファ領域２０よりもおもて面２１側に設けられてもよい。いずれの実施例においても、第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２の両方がバッファ領域２０内に設けられてよく、第１ライフタイム制御領域１５１がバッファ領域２０内に設けられ、第２ライフタイム制御領域１５２がバッファ領域２０外に設けられてもよい。
【0176】
図１１は、マスク２１０を用いたヘリウムイオンの注入工程の一例を示す。本例では、マスク２１０を用いて第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２を形成している。
【0177】
マスク２１０は、ライフタイムキラーを形成するために半導体基板１０のおもて面２１または裏面２３に形成される。本例のマスク２１０は、裏面２３側に設けられ、ヘリウムイオンの半導体基板１０への注入量を調整する。マスク２１０は、レジストであってよい。
【0178】
マスク２１０が裏面２３に選択的に設けられた状態で、裏面２３の全面にヘリウムイオンを注入することで、深さの異なる裏面側ライフタイム制御部１５０を形成することができる。本例のマスク２１０は、トランジスタ部７０の全面を覆うように形成され、ダイオード部８０の全面を覆わないように形成される。但し、マスク２１０は、トランジスタ部７０の一部を覆わないように形成されてよく、ダイオード部８０の一部を覆うように形成されてよい。
【0179】
第１ライフタイム制御領域１５１は、マスク２１０が形成された領域に形成される。第１ライフタイム制御領域１５１は、マスク２１０を介してヘリウムイオンを注入することにより、第２ライフタイム制御領域１５２よりも浅く形成される。本例では、マスク２１０の厚みを薄くすることにより、第２ライフタイム制御領域１５２よりも浅い第１ライフタイム制御領域１５１を形成することができる。マスク２１０の厚みは、１５μｍ以下であってよく、３０μｍ以下であってよく、６０μｍ以下であってよい。
【0180】
第２ライフタイム制御領域１５２は、マスク２１０が形成されていない開口部に形成される。第２ライフタイム制御領域１５２は、マスク２１０を介さずにヘリウムイオンを注入することにより、第１ライフタイム制御領域１５１よりも深く形成される。
【0181】
本例の裏面側ライフタイム制御部１５０は、マスク２１０が形成された領域と、マスク２１０が形成されていない領域の両方にライフタイムキラーを照射することにより形成する。即ち、第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２は、裏面２３を予め定められたパターンで覆うマスク２１０を通して１回のイオン注入で形成することができる。これにより、マスク２１０を複数回設けることなく、深さの異なる裏面側ライフタイム制御部１５０を形成することができる。
【0182】
なお、半導体装置１００が重複領域１５７を備える場合は、ヘリウムイオンの注入を十分に抑制できる膜厚のマスク２１０を用いて、２回に分けて第１ライフタイム制御領域１５１と第２ライフタイム制御領域１５２を形成してよい。
【0183】
図１２Ａは、順方向電圧ＶＦの第２ライフタイム制御領域１５２の深さ依存性を示す。縦軸は順方向電圧ＶＦ（ａ．ｕ．）を示し、横軸は第２ライフタイム制御領域１５２の深さ（μｍ）を示す。（ａ．ｕ．）とは、任意単位である。一例として、任意の値を基準とて、当該値からの倍率を示している。ダイオード部８０の順方向電圧ＶＦは、第２ライフタイム制御領域１５２の深さに応じて変化する。順方向電圧ＶＦは、第２ライフタイム制御領域１５２が深くなるにつれて上昇する。
【0184】
図１２Ｂは、ターンオン損失Ｅｏｎの第２ライフタイム制御領域１５２の深さ依存性を示す。縦軸はターンオン損失Ｅｏｎ（ａ．ｕ．）を示し、横軸は第２ライフタイム制御領域１５２の深さ（μｍ）を示す。ターンオン損失Ｅｏｎも、第２ライフタイム制御領域１５２の深さに応じて変化する。ターンオン損失Ｅｏｎは、第２ライフタイム制御領域１５２が深くなるにつれて減少する。
【0185】
図１２Ｃは、逆回復時のスイッチング損失Ｅｒｒの第２ライフタイム制御領域１５２の深さ依存性を示す。縦軸は逆回復時のスイッチング損失Ｅｒｒ（ａ．ｕ．）を示し、横軸は第２ライフタイム制御領域１５２の深さ（μｍ）を示す。逆回復時のスイッチング損失Ｅｒｒも、第２ライフタイム制御領域１５２の深さに応じて変化する。逆回復時のスイッチング損失Ｅｒｒも、第２ライフタイム制御領域１５２が深くなるにつれて減少する。
【0186】
このように、第２ライフタイム制御領域１５２の深さに応じて、順方向電圧ＶＦ、ターンオン損失Ｅｏｎおよび逆回復時のスイッチング損失Ｅｒｒが変化する。順方向電圧ＶＦとターンオン損失Ｅｏｎとの間、および、順方向電圧ＶＦと逆回復時のスイッチング損失Ｅｒｒとの間には、トレードオフの関係がある。
【0187】
図１３Ａは、ターンオフ損失Ｅｏｆｆの第１ライフタイム制御領域１５１の深さ依存性を示す。縦軸はターンオフ損失Ｅｏｆｆ（ａ．ｕ．）を示し、横軸は第１ライフタイム制御領域１５１の深さ（μｍ）を示す。ターンオフ損失Ｅｏｆｆは、第１ライフタイム制御領域１５１の深さに応じて変化する。ターンオフ損失Ｅｏｆｆは、第１ライフタイム制御領域１５１が深くなるにつれて減少する。
【0188】
図１３Ｂは、コレクタ－エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）の第１ライフタイム制御領域１５１の深さ依存性を示す。縦軸はコレクタ－エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）（ａ．ｕ．）を示し、横軸は第１ライフタイム制御領域１５１の深さ（μｍ）を示す。コレクタ－エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）は、第１ライフタイム制御領域１５１の深さに応じて変化する。コレクタ－エミッタ間飽和電圧Ｖｃｅ（ｓａｔ）は、第１ライフタイム制御領域１５１が深くなるにつれて増加する。
【0189】
このように、第１ライフタイム制御領域１５１の深さに応じて、ターンオフ損失Ｅｏｆｆおよびコレクタエミッタ間飽和電圧Ｖｃｅ（ｓａｔ）が変化する。ターンオフ損失Ｅｏｆｆとコレクタエミッタ間飽和電圧Ｖｃｅ（ｓａｔ）との間には、トレードオフの関係がある。
【0190】
図１４は、半導体装置１００の特性のトレードオフ関係の改善例を示す。縦軸は逆回復時のスイッチング損失Ｅｒｒ（ａ．ｕ．）を示し、横軸は１５０℃でのコレクタ－エミッタ間遮断電流Ｉｃｅｓ（ａ．ｕ．）を示す。本図は、逆回復時のスイッチング損失Ｅｒｒとコレクタ－エミッタ間遮断電流Ｉｃｅｓのトレードオフの関係を示している。
【0191】
比較例は、トランジスタ部の裏面側のライフタイムキラーと、ダイオード部の裏面側のライフタイムキラーを同一の深さに設けた例である。一方、実施例では、第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２が異なる深さを有する。
【0192】
実施例の半導体装置１００は、第１ライフタイム制御領域１５１と第２ライフタイム制御領域１５２の深さを変化させることにより、逆回復時のスイッチング損失Ｅｒｒとコレクタ－エミッタ間遮断電流Ｉｃｅｓのトレードオフカーブを、比較例よりも下方に３０％程度押し下げて改善することができる。一例として、逆回復時のスイッチング損失Ｅｒｒが１．６（ａ．ｕ．）程度の場合に、実施例の半導体装置１００は比較例に対して、コレクタ－エミッタ間遮断電流Ｉｃｅｓを約６０％低減できる。一例において、第１ライフタイム制御領域１５１の深さ方向の距離Ｘを１０μｍとして、第２ライフタイム制御領域１５２の深さ方向の距離Ｙを９５μｍとすることにより、均一に半導体装置基板の裏面から１０μｍの深さ位置にライフタイムキラーを形成するよりも、２６％程度の改善が得られる。
【0193】
本例の半導体装置１００は、第１ライフタイム制御領域１５１および第２ライフタイム制御領域１５２の深さ位置を適切な組み合わせに設定することで、半導体装置１００のトレードオフ特性を改善することができる。本例の半導体装置１００は、スイッチング時の電気的損失と遮断電流（漏れ電流）とのトレードオフ特性を改善できることにより、半導体装置の熱暴走の抑制とスイッチング時の電気的損失の低減を可能とする。
【0194】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【0195】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【0196】
１０・・・半導体基板、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１７・・・ウェル領域、１８・・・ドリフト領域、１９・・・アノード領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２５・・・接続部、・・・３０・・・ダミートレンチ部、３１・・・延伸部分、３２・・・ダミー絶縁膜、３３・・・接続部分、３４・・・ダミー導電部、３８・・・層間絶縁膜、４０・・・ゲートトレンチ部、４１・・・延伸部分、４２・・・ゲート絶縁膜、４３・・・接続部分、４４・・・ゲート導電部、５０・・・ゲート金属層、５１・・・ゲートランナー部、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、７０・・・トランジスタ部、７１・・・メサ部、７８・・・境界、７９・・・境界、８０・・・ダイオード部、８１・・・メサ部、８２・・・カソード領域、９０・・・境界領域、９１・・・メサ部、９２・・・メサ部、１００・・・半導体装置、１０２・・・端辺、１１２・・・ゲートパッド、１２１・・・第１ピーク、１２２・・・第２ピーク、１２３・・・第３ピーク、１２４・・・第４ピーク、１２６・・・副ピーク群、１３０・・・ゲート配線、１５０・・・裏面側ライフタイム制御部、１５１・・・第１ライフタイム制御領域、１５２・・・第２ライフタイム制御領域、１５３・・・延伸領域、１５５・・・おもて面側ライフタイム制御部、１５７・・・重複領域、１６０・・・活性部、１７０・・・エッジ終端構造部、２１０・・・マスク
【図1】
【図2A】
【図2B】
【図3A】
【図3B】
【図4A】
【図4B】
【図5A】
【図5B】
【図6】
【図7A】
【図7B】
【図8A】
【図8B】
【図9A】
【図9B】
【図10】
【図11】
【図12A】
【図12B】
【図12C】
【図13A】
【図13B】
【図14】
【手続補正書】
【提出日】2024-01-09
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】０１５０
【補正方法】変更
【補正の内容】
【0150】
領域Ｒは、距離Ｘ（μｍ）および距離Ｙ（μｍ）が満たすべき範囲を示している。距離Ｘ（μｍ）は、０μｍより大きくてよく、０．１μｍ以上であってよく、１μｍ以上であってよい。距離Ｘ（μｍ）は、半導体基板１０のおもて面２１から裏面２３までの距離よりも小さくてよく、トレンチ部の底部から裏面２３までの距離よりも小さくてよい。距離Ｙ（μｍ）は、０より大きくてよく、０．１μｍ以上であってよく、１μｍ以上であってよい。距離Ｙ（μｍ）は、半導体基板１０のおもて面２１から裏面２３までの距離よりも小さくてよく、トレンチ部の底部から裏面２３までの距離よりも小さくてよい。領域Ｒの範囲は、距離Ｘおよび距離Ｙに加えて、ライフタイム制御領域のライフタイムキラー濃度にも依存する。一例として、ライフタイムキラー濃度が５×１０１１ａｔｏｍｓ／ｃｍ２、活性部１６０の面積Ｓに対するトランジスタ部７０の活性面積の比率Ｉを０．７７としたとき、領域Ｒは、数式Ｙ＝Ｘと、数式Ｙ＝－２．８０３Ｘ＋１００．４と、Ｘ＝０とで囲まれる領域に相当する。ここでＸおよびＹの値の単位は、いずれも（μｍ）である。領域Ｒの範囲内において、半導体装置１００が予め定められた特性を満たすように距離Ｘおよび距離Ｙを決定してよい。ここでは、コレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度（ｎＡ／ｍｍ２）の最大値が室温で４．１４ｎＡ／ｍｍ２となるように領域Ｒを決定しているが、これに限らない。予め定められた特性として、コレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度（ｎＡ／ｍｍ２）の最大値は室温で、０．３ｎＡ／ｍｍ２以上であってよく、１．０ｎＡ／ｍｍ２以上であってよく、３．０ｎＡ／ｍｍ２以上であってよい。予め定められた特性として、コレクタ－エミッタ間遮断電流Ｉｃｅｓの電流密度（ｎＡ／ｍｍ２）の最大値は室温で、１５．０ｎＡ／ｍｍ２以下であってよく、１０．０ｎＡ／ｍｍ２以下であってよく、５．０ｎＡ／ｍｍ２以下であってよい。