特開 2024-116568 高周波回路及び通信装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024116568

(43)【公開日】2024-08-28

(54)【発明の名称】高周波回路及び通信装置

(51)【国際特許分類】

   H03K 17/00 20060101AFI20240821BHJP

   H04B 1/40 20150101ALI20240821BHJP

   H03H 7/38 20060101ALI20240821BHJP

【ＦＩ】

H03K17/00 E

H04B1/40

H03H7/38 Z

【審査請求】未請求

【請求項の数】9

【出願形態】ＯＬ

(21)【出願番号】P 2023022257

(22)【出願日】2023-02-16

(71)【出願人】

【識別番号】000006231

【氏名又は名称】株式会社村田製作所

(74)【代理人】

【識別番号】100189430

【弁理士】

【氏名又は名称】吉川 修一

(74)【代理人】

【識別番号】100190805

【弁理士】

【氏名又は名称】傍島 正朗

(72)【発明者】

【氏名】森河 直樹

【テーマコード（参考）】

5J055

5K011

【Ｆターム（参考）】

5J055AX05

5J055AX53

5J055BX03

5J055BX04

5J055CX03

5J055CX12

5J055EY05

5J055EY10

5J055EZ09

5J055EZ13

5J055GX01

5J055GX02

5K011DA01

5K011DA27

5K011JA01

5K011KA01

5K011KA18

(57)【要約】

【課題】増幅回路の特性を改善することができる高周波回路を提供する。
【解決手段】高周波回路１は、低雑音増幅回路２１と、低雑音増幅回路２１の入力端に接続されるスイッチ回路３１と、低雑音増幅回路２１の出力端に接続される、又は、スイッチ回路３１を介して低雑音増幅回路２１の入力端に接続されるスイッチ回路３２又は３４と、スイッチ回路３１に制御電圧を供給するよう構成されたチャージポンプ回路４１と、スイッチ回路３２又は３４に制御電圧を供給するよう構成されたチャージポンプ回路４２と、を備える。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１低雑音増幅回路と、
前記第１低雑音増幅回路の入力端に接続される第１スイッチ回路と、
前記第１低雑音増幅回路の出力端に接続される、又は、前記第１スイッチ回路を介して前記第１低雑音増幅回路の前記入力端に接続される第２スイッチ回路と、
前記第１スイッチ回路に制御電圧を供給するよう構成された第１電圧供給回路と、
前記第２スイッチ回路に制御電圧を供給するよう構成された第２電圧供給回路と、を備える、
高周波回路。

【請求項2】

前記第１スイッチ回路は、他のスイッチ回路を介さずに前記第１低雑音増幅回路の前記入力端に接続される、
請求項１に記載の高周波回路。

【請求項3】

前記高周波回路は、さらに、前記第１スイッチ回路と前記第１低雑音増幅回路の前記入力端との間に接続されるインダクタを備える、
請求項２に記載の高周波回路。

【請求項4】

前記第１スイッチ回路と前記第１低雑音増幅回路の前記入力端との間にキャパシタが接続されていない、
請求項３に記載の高周波回路。

【請求項5】

前記第２スイッチ回路は、前記第１スイッチ回路を介して前記第１低雑音増幅回路の前記入力端に接続され、
前記高周波回路は、さらに、前記第１スイッチ回路及び前記第２スイッチ回路の間に接続される容量性素子を備える、
請求項１～４のいずれか１項に記載の高周波回路。

【請求項6】

前記容量性素子は、弾性波フィルタである、
請求項５に記載の高周波回路。

【請求項7】

前記高周波回路は、さらに、
第２低雑音増幅回路と、
前記第２低雑音増幅回路の入力端に接続される第３スイッチ回路と、を備え、
前記第１電圧供給回路は、さらに、前記第３スイッチ回路に制御電圧を供給するよう構成される、
請求項１～４のいずれか１項に記載の高周波回路。

【請求項8】

前記第２スイッチ回路は、前記第１低雑音増幅回路の前記出力端に接続され、
前記第１低雑音増幅回路、前記第１スイッチ回路、前記第２スイッチ回路、前記第１電圧供給回路及び前記第２電圧供給回路は、同一の集積回路に含まれ、
前記集積回路内において、前記第１スイッチ回路よりも前記第２スイッチ回路の方が、前記第１電圧供給回路及び前記第２電圧供給回路の各々の近くに配置されている、
請求項１～４のいずれか１項に記載の高周波回路。

【請求項9】

高周波信号を処理するよう構成された信号処理回路と、
前記信号処理回路とアンテナとの間で前記高周波信号を伝送するよう構成された、請求項１～４のいずれか１項に記載の高周波回路と、を備える、
通信装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、高周波回路及び通信装置に関する。

【背景技術】

【0002】

特許文献１には、複数のスイッチ回路及び増幅回路を含む高周波回路が開示されている。特許文献１では、複数のスイッチ回路は、チャージポンプから供給される電圧によって制御されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０２２－９６８４２号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、上記従来の技術では、増幅回路の特性が劣化する場合がある。

【0005】

そこで、本発明は、増幅回路の特性を改善することができる高周波回路及び通信装置を提供する。

【課題を解決するための手段】

【0006】

本発明の一態様に係る高周波回路は、第１低雑音増幅回路と、第１低雑音増幅回路の入力端に接続される第１スイッチ回路と、第１低雑音増幅回路の出力端に接続される、又は、第１スイッチ回路を介して第１低雑音増幅回路の入力端に接続される第２スイッチ回路と、第１スイッチ回路に制御電圧を供給するよう構成された第１電圧供給回路と、第２スイッチ回路に制御電圧を供給するよう構成された第２電圧供給回路と、を備える。

【発明の効果】

【0007】

本発明の一態様に係る高周波回路によれば、増幅回路の特性を改善することができる。

【図面の簡単な説明】

【0008】

【図1】図１は、実施の形態に係る通信装置の回路構成図である。

【図2】図２は、実施の形態に係るチャージポンプ回路及びスイッチ回路の回路構成図である。

【図3】図３は、実施の形態に係る集積回路内の回路配置図である。

【発明を実施するための形態】

【0009】

以下、本発明の実施の形態について、図面を用いて詳細に説明する。なお、以下で説明する実施の形態は、いずれも包括的又は具体的な例を示すものである。以下の実施の形態で示される数値、形状、材料、構成要素、構成要素の配置及び接続形態などは、一例であり、本発明を限定する主旨ではない。

【0010】

なお、各図は、本発明を示すために適宜強調、省略、又は比率の調整を行った模式図であり、必ずしも厳密に図示されたものではなく、実際の形状、位置関係、及び比率とは異なる場合がある。各図において、実質的に同一の構成に対しては同一の符号を付しており、重複する説明は省略又は簡素化される場合がある。

【0011】

以下の各図において、ｘ軸及びｙ軸は、集積回路の主面と平行な平面上で互いに直交する軸である。具体的には、平面視において集積回路が矩形状を有する場合、ｘ軸は、集積回路の第１辺に平行であり、ｙ軸は、集積回路の第１辺と直交する第２辺に平行である。また、ｚ軸は、集積回路の主面に垂直な軸であり、その正方向は上方向を示し、その負方向は下方向を示す。

【0012】

本発明の回路構成において、「接続される」とは、接続端子及び／又は配線導体で直接接続される場合だけでなく、他の回路素子を介して電気的に接続される場合も含む。「ＣがＡ及びＢの間に接続される」とは、Ｃの一端がＡに接続され、Ｃの他端がＢに接続されることを意味し、Ａ及びＢを結ぶ経路に直列に接続されることを意味する。「Ａ及びＢの間の経路」とは、ＡをＢに電気的に接続する導体で構成された経路を意味する。「端子」とは、要素内の導体が終了するポイントを意味する。なお、要素間の導体のインピーダンスが十分に低い場合には、端子は、単一のポイントだけでなく、要素間の導体上の任意のポイント又は導体全体と解釈され得る。

【0013】

部品配置において、「ＢよりもＡの方がＣの近くに配置される」とは、Ａ及びＣの間の距離がＢ及びＣの間の距離よりも短いことを意味する。ここで、「Ａ（Ｂ）及びＣの間の距離」とは、Ａ（Ｂ）内の任意の点とＣ内の任意の点とを結ぶ複数の線分のうち最も短い線分の長さを意味する。

【0014】

「平行」及び「垂直」などの要素間の関係性を示す用語、及び、「矩形」などの要素の形状を示す用語、並びに、数値範囲は、厳格な意味のみを表すのではなく、実質的に同等な範囲、例えば数％程度の誤差をも含むことを意味する。

【0015】

（実施の形態）
以下に、実施の形態について説明する。

【0016】

［１ 通信装置５の回路構成］
まず、本実施の形態に係る通信装置５の回路構成について、図１を参照しながら説明する。図１は、本実施の形態に係る通信装置５の回路構成図である。

【0017】

なお、図１は、通信装置５及び高周波回路１の例示的な回路構成を示し、通信装置５及び高周波回路１は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される通信装置５及び高周波回路１の説明は、限定的に解釈されるべきではない。

【0018】

通信装置５は、セルラー通信システムにおけるユーザ端末（ＵＥ：User Equipment）に相当し、典型的には、携帯電話、スマートフォン、タブレットコンピュータ、ウェアラブル・デバイス等である。なお、通信装置５は、ＩｏＴ（Internet of Things）センサ・デバイス、医療／ヘルスケア・デバイス、車、無人航空機（ＵＡＶ：Unmanned Aerial Vehicle）（いわゆるドローン）、無人搬送車（ＡＧＶ：Automated Guided Vehicle）であってもよい。また、通信装置５は、セルラー通信システムにおける基地局（ＢＳ：Base Station）として用いられてもよい。

【0019】

図１に示すように、通信装置５は、高周波回路１と、アンテナ２ａ及び２ｂと、ＲＦＩＣ（Radio Frequency Integrated Circuit）３と、ＢＢＩＣ（Baseband Integrated Circuit）４と、を備える。

【0020】

高周波回路１は、アンテナ２ａ及び２ｂとＲＦＩＣ３との間で高周波信号を伝送することができる。高周波回路１の内部構成については後述する。

【0021】

アンテナ２ａ及び２ｂは、高周波回路１のアンテナ接続端子１０１及び１０２にそれぞれ接続される。アンテナ２ａ及び２ｂの各々は、外部から高周波信号を受信して高周波回路１へ出力することができる。また、アンテナ２ａ及び／又は２ｂは、高周波回路１から高周波信号を受信して通信装置５の外部に出力してもよい。なお、アンテナ２ａ及び／又は２ｂは、通信装置５に含まれなくてもよい。また、通信装置５は、アンテナ２ａ及び２ｂに加えて、さらに１以上のアンテナを備えてもよい。

【0022】

ＲＦＩＣ３は、高周波信号を処理する信号処理回路の一例である。具体的には、ＲＦＩＣ３は、高周波回路１の受信経路を介して入力された高周波受信信号を、ダウンコンバート等により信号処理し、当該信号処理して生成された受信信号をＢＢＩＣ４へ出力することができる。さらに、ＲＦＩＣ３は、ＢＢＩＣ４から入力された送信信号をアップコンバート等により信号処理し、当該信号処理して生成された高周波送信信号を、高周波回路１に出力してもよい。また、ＲＦＩＣ３は、高周波回路１が有するスイッチ及び電力増幅器等を制御するための制御部を含んでもよい。なお、制御部の一部又は全部は、ＲＦＩＣ３の外部に設けられてもよく、例えば、ＢＢＩＣ４又は高周波回路１に含まれてもよい。

【0023】

ＢＢＩＣ４は、高周波回路１が伝送する高周波信号よりも低周波の中間周波数帯域を用いて信号処理するベースバンド信号処理回路である。ＢＢＩＣ４で処理される信号としては、例えば、画像表示のための画像信号、及び／又は、スピーカを介した通話のために音声信号が用いられる。なお、ＢＢＩＣ４は、通信装置５に含まれてなくてもよい。

【0024】

［２ 高周波回路１の回路構成］
次に、高周波回路１の回路構成について図１を参照しながら説明する。高周波回路１は、低雑音増幅回路２１及び２２と、スイッチ回路３１～３４と、チャージポンプ回路４１及び４２と、インダクタ５１及び５２と、フィルタ回路６１～６４と、バイアス回路７１及び７２と、キャパシタ８１～８４と、アンテナ接続端子１０１及び１０２と、高周波出力端子１２１と、を備える。以下に、高周波回路１の構成要素について順に説明する。

【0025】

アンテナ接続端子１０１及び１０２は、高周波回路１の外部接続端子である。具体的には、アンテナ接続端子１０１は、高周波回路１の外部でアンテナ２ａに接続され、高周波回路１の内部でスイッチ回路３２に接続される。また、アンテナ接続端子１０２は、高周波回路１の外部でアンテナ２ｂに接続され、高周波回路１の内部でスイッチ回路３２に接続される。

【0026】

高周波出力端子１２１は、高周波回路１の外部接続端子である。具体的には、高周波出力端子１２１は、高周波回路１の外部でＲＦＩＣ３に接続され、高周波回路１の内部でスイッチ回路３４に接続される。

【0027】

低雑音増幅回路２１は、第１低雑音増幅回路の一例であり、増幅トランジスタを含む。本実施の形態では、増幅トランジスタとして、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）が用いられるが、増幅トランジスタは、ＦＥＴに限定されない。低雑音増幅回路２１の入力端は、インダクタ５１を介してスイッチ回路３１に接続される。低雑音増幅回路２１の出力端は、キャパシタ８３を介してスイッチ回路３４に接続される。低雑音増幅回路２１は、電源電圧Ｖｄｄを用いて、フィルタ回路６１及び６２を通過したバンドＡ及びＢの受信信号を増幅することができる。

【0028】

低雑音増幅回路２２は、第２低雑音増幅回路の一例であり、増幅トランジスタを含む。本実施の形態では、増幅トランジスタとして、ＦＥＴが用いられるが、増幅トランジスタは、ＦＥＴに限定されない。低雑音増幅回路２２の入力端は、インダクタ５２を介してスイッチ回路３３に接続される。低雑音増幅回路２２の出力端は、キャパシタ８４を介してスイッチ回路３４に接続される。低雑音増幅回路２２は、電源電圧Ｖｄｄを用いて、フィルタ回路６３及び６４を通過したバンドＣ及びＤの受信信号を増幅することができる。なお、低雑音増幅回路２２は、高周波回路１に含まれなくてもよい。

【0029】

スイッチ回路３１は、第１スイッチ回路の一例であり、他のスイッチ回路を介さずに低雑音増幅回路２１の入力端に接続される。具体的には、スイッチ回路３１は、インダクタ５１を介して低雑音増幅回路２１に接続される端子３１１と、フィルタ回路６１に接続される端子３１２と、フィルタ回路６２に接続される端子３１３と、を含む。この接続構成において、スイッチ回路３１は、チャージポンプ回路４１から供給される制御電圧に基づいて、端子３１１を端子３１２及び３１３に排他的に接続することができる。つまり、スイッチ回路３１は、低雑音増幅回路２１の接続をフィルタ回路６１及び６２の間で切り替えることができる。スイッチ回路３１は、例えば、複数のＦＥＴを含むＳＰＤＴ（Single-Pole Double-Throw）型のスイッチ回路で構成される。

【0030】

スイッチ回路３２は、第２スイッチ回路の一例であり、スイッチ回路３１を介して低雑音増幅回路２１の入力端に接続され、かつ、スイッチ回路３３を介して低雑音増幅回路２２の入力端に接続される。具体的には、スイッチ回路３２は、アンテナ接続端子１０１に接続される端子３２１と、アンテナ接続端子１０２に接続される端子３２２と、フィルタ回路６１に接続される端子３２３と、フィルタ回路６２に接続される端子３２４と、フィルタ回路６３に接続される端子３２５と、フィルタ回路６４に接続される端子３２６と、を含む。この接続構成において、スイッチ回路３２は、チャージポンプ回路４２から供給される制御電圧に基づいて、端子３２１及び３２２を端子３２３～３２６に接続することができる。つまり、スイッチ回路３２は、アンテナ接続端子１０１及び１０２の接続をフィルタ回路６１～６４の間で切り替えることができる。スイッチ回路３２は、例えば、複数のＦＥＴを含むマルチ接続型のスイッチ回路で構成される。なお、スイッチ回路３２は、高周波回路１に含まれなくてもよい。

【0031】

スイッチ回路３３は、第３スイッチ回路の一例であり、他のスイッチ回路を介さずに低雑音増幅回路２２の入力端に接続される。具体的には、スイッチ回路３３は、インダクタ５２を介して低雑音増幅回路２２に接続される端子３３１と、フィルタ回路６３に接続される端子３３２と、フィルタ回路６４に接続される端子３３３と、を含む。この接続構成において、スイッチ回路３３は、チャージポンプ回路４１から供給される制御電圧に基づいて、端子３３１を端子３３２及び３３３に排他的に接続することができる。つまり、スイッチ回路３３は、低雑音増幅回路２２の接続をフィルタ回路６３及び６４の間で切り替えることができる。スイッチ回路３３は、例えば、複数のＦＥＴを含むＳＰＤＴ型のスイッチ回路で構成される。なお、スイッチ回路３３は、高周波回路１に含まれなくてもよい。

【0032】

スイッチ回路３４は、第２スイッチ回路の一例であり、低雑音増幅回路２１及び２２の出力端に接続される。具体的には、スイッチ回路３４は、高周波出力端子１２１に接続される端子３４１と、キャパシタ８３を介して低雑音増幅回路２１の出力端に接続される端子３４２と、キャパシタ８４を介して低雑音増幅回路２２の出力端に接続される端子３４３と、を含む。この接続構成において、スイッチ回路３４は、チャージポンプ回路４２から供給される制御電圧に基づいて、端子３４１を端子３４２及び３４３に接続することができる。スイッチ回路３４は、例えば、複数のＦＥＴを含むマルチ接続型のスイッチ回路で構成される。なお、スイッチ回路３４は、高周波回路１に含まれなくてもよい。

【0033】

チャージポンプ回路４１は、第１電圧供給回路の一例であり、スイッチ回路３１及び３３に制御電圧を供給することができる。チャージポンプ回路４１の回路構成については、図２を用いて後述する。

【0034】

チャージポンプ回路４２は、第２電圧供給回路の一例であり、スイッチ回路３２及び３４に制御電圧を供給することができる。

【0035】

インダクタ５１は、低雑音増幅回路２１の入力端とスイッチ回路３１の端子３１１との間に接続される。インダクタ５１は、低雑音増幅回路２１及びスイッチ回路３１の間のインピーダンス整合をとることができる。なお、インダクタ５１は、高周波回路１に含まれなくてもよい。

【0036】

インダクタ５２は、低雑音増幅回路２２の入力端とスイッチ回路３３の端子３３１との間に接続される。インダクタ５２は、低雑音増幅回路２２及びスイッチ回路３３の間のインピーダンス整合をとることができる。なお、インダクタ５２は、高周波回路１に含まれなくてもよい。

【0037】

フィルタ回路６１は、スイッチ回路３１及び３２の間に接続される容量性素子の一例である。具体的には、フィルタ回路６１は、バンドＡの受信帯域（Ａ－Ｒｘ）を含む通過帯域を有する弾性波フィルタである。フィルタ回路６１の一端は、スイッチ回路３１に接続され、フィルタ回路６１の他端は、スイッチ回路３２に接続される。なお、フィルタ回路６１は、高周波回路１に含まれなくてもよい。

【0038】

フィルタ回路６２は、スイッチ回路３１及び３２の間に接続される容量性素子の一例である。具体的には、フィルタ回路６２は、バンドＢの受信帯域（Ｂ－Ｒｘ）を含む通過帯域を有する弾性波フィルタである。フィルタ回路６２の一端は、スイッチ回路３１に接続され、フィルタ回路６２の他端は、スイッチ回路３２に接続される。なお、フィルタ回路６２は、高周波回路１に含まれなくてもよい。

【0039】

フィルタ回路６３は、スイッチ回路３３及び３２の間に接続される容量性素子の一例である。具体的には、フィルタ回路６３は、バンドＣの受信帯域（Ｃ－Ｒｘ）を含む通過帯域を有する弾性波フィルタである。フィルタ回路６３の一端は、スイッチ回路３３に接続され、フィルタ回路６３の他端は、スイッチ回路３２に接続される。なお、フィルタ回路６３は、高周波回路１に含まれなくてもよい。

【0040】

フィルタ回路６４は、スイッチ回路３３及び３２の間に接続される容量性素子の一例である。具体的には、フィルタ回路６４は、バンドＤの受信帯域（Ｄ－Ｒｘ）を含む通過帯域を有する弾性波フィルタである。フィルタ回路６４の一端は、スイッチ回路３３に接続され、フィルタ回路６４の他端は、スイッチ回路３２に接続される。なお、フィルタ回路６４は、高周波回路１に含まれなくてもよい。

【0041】

なお、フィルタ回路６１～６４は、弾性波フィルタでなくてもよい。例えば、フィルタ回路６１～６４の一部又は全部は、ＬＣフィルタであってもよい。この場合、ＬＣフィルタに含まれるキャパシタが容量性素子として機能する。

【0042】

バンドＡ～Ｄは、無線アクセス技術（ＲＡＴ：Radio Access Technology）を用いて構築される通信システムのための周波数バンドであり、標準化団体など（例えば３ＧＰＰ（登録商標）（3rd Generation Partnership Project）及びＩＥＥＥ（Institute of Electrical and Electronics Engineers）等）によって予め定義される。通信システムの例としては、５ＧＮＲ（5th Generation New Radio）システム、ＬＴＥ（Long Term Evolution）システム及びＷＬＡＮ（Wireless Local Area Network）システム等を挙げることができる。なお、バンドＡ～Ｄは、互いに異なる周波数バンドであってもよく、同一のバンドであってもよい。例えば、バンドＡ及びＣが同一であってもよく、バンドＢ及びＤが同一であってもよい。

【0043】

バイアス回路７１は、例えばＲＦＩＣ３から供給される制御信号に基づいて、低雑音増幅回路２１にバイアス信号を供給することができる。

【0044】

バイアス回路７２は、例えばＲＦＩＣ３から供給される制御信号に基づいて、低雑音増幅回路２２にバイアス信号を供給することができる。

【0045】

キャパシタ８１は、いわゆるバイパスキャパシタ又はデカップリングキャパシタであり、低雑音増幅回路２１への電源電圧Ｖｄｄの供給経路とグランドとの間に接続される。

【0046】

キャパシタ８２は、いわゆるバイパスキャパシタ又はデカップリングキャパシタであり、低雑音増幅回路２２への電源電圧Ｖｄｄの供給経路とグランドとの間に接続される。

【0047】

キャパシタ８３は、いわゆるＤＣ（Direct Current）カットキャパシタ又はカップリングキャパシタであり、低雑音増幅回路２１の出力端とスイッチ回路３４の端子３４２との間に接続される。一方、スイッチ回路３１の端子３１１と低雑音増幅回路２１の入力端との間には、ＤＣカットキャパシタが接続されない。

【0048】

キャパシタ８４は、いわゆるＤＣカットキャパシタ又はカップリングキャパシタであり、低雑音増幅回路２２の出力端とスイッチ回路３４の端子３４３との間に接続される。

【0049】

本実施の形態では、低雑音増幅回路２１及び２２と、スイッチ回路３１～３４と、チャージポンプ回路４１及び４２と、バイアス回路７１及び７２と、キャパシタ８１及び８２と、は、１つの集積回路に含まれる。このような集積回路については、図３を用いて後述する。

【0050】

なお、高周波回路１の回路構成は、例示であり、図１の回路構成に限定されない。例えば、高周波回路１は、さらに、１以上のフィルタ回路を備えてもよい。この場合、その１以上のフィルタ回路は、スイッチ回路３２及び３１の間に接続されてもよく、スイッチ回路３２及び３３の間に接続されてもよい。

【0051】

［３ チャージポンプ回路４１の回路構成］
次に、チャージポンプ回路４１の回路構成について図２を参照しながら説明する。図２は、本実施の形態に係るチャージポンプ回路４１並びにスイッチ回路３１及び３３の回路構成図である。チャージポンプ回路４２の回路構成は、チャージポンプ回路４１の回路構成と同様であるので、その図示及び説明を省略する。

【0052】

なお、図２は、チャージポンプ回路４１並びにスイッチ回路３１及び３３の例示的な回路構成を示し、チャージポンプ回路４１並びにスイッチ回路３１及び３３は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供されるチャージポンプ回路４１並びにスイッチ回路３１及び３３の説明は、限定的に解釈されるべきではない。

【0053】

図２に示すように、チャージポンプ回路４１は、正バイアス回路４１１と、負バイアス回路４１２と、スイッチ回路４１３及び４１４と、を備える。

【0054】

正バイアス回路４１１は、昇圧回路、降圧回路、反転回路、又は、それらの任意の組み合わせを含み、スイッチ回路４１３及び４１４に接続される。正バイアス回路４１１は、発振器（図示せず）によって生成されたパルス波を利用して、入力電圧の昇圧、降圧、反転、又は、それらの任意の組み合わせを行うことにより、正バイアスを出力することができる。

【0055】

負バイアス回路４１２は、昇圧回路、降圧回路、反転回路、又は、それらの任意の組み合わせを含み、スイッチ回路４１３及び４１４に接続される。負バイアス回路４１２は、発振器（図示せず）によって生成されたパルス波を利用して、入力電圧の昇圧、降圧、反転、又は、それらの任意の組み合わせを行うことにより、負バイアスを出力することができる。

【0056】

スイッチ回路４１３は、正バイアス回路４１１及び負バイアス回路４１２と、スイッチ回路３１との間に接続される。具体的には、スイッチ回路４１３は、スイッチ回路３１の端子３１１及び３１２の間の経路を接続又は切断するＦＥＴに接続される端子４１３１と、スイッチ回路３１の端子３１１及び３１３の間の経路を接続又は切断するＦＥＴに接続される端子４１３２と、正バイアス回路４１１に接続される端子４１３３と、負バイアス回路４１２に接続される端子４１３４と、を含む。この接続構成において、スイッチ回路４１３は、端子４１３１を端子４１３３及び４１３４に排他的に接続することができ、かつ、端子４１３２を端子４１３３及び４１３４に排他的に接続することができる。つまり、スイッチ回路４１３は、スイッチ回路３１の各ＦＥＴのゲート端子の接続を正バイアス回路４１１及び負バイアス回路４１２の間で切り替えることができる。スイッチ回路４１３は、例えば、ＤＰＤＴ（Double-Pole Double-Throw）型のスイッチ回路で構成される。

【0057】

スイッチ回路４１４は、正バイアス回路４１１及び負バイアス回路４１２と、スイッチ回路３３との間に接続される。具体的には、スイッチ回路４１４は、スイッチ回路３３の端子３３１及び３３２の間の経路を接続又は切断するＦＥＴに接続される端子４１４１と、スイッチ回路３３の端子３３１及び３３３の間の経路を接続又は切断するＦＥＴに接続される端子４１４２と、正バイアス回路４１１に接続される端子４１４３と、負バイアス回路４１２に接続される端子４１４４と、を含む。この接続構成において、スイッチ回路４１４は、端子４１４１を端子４１４３及び４１４４に排他的に接続することができ、かつ、端子４１４２を端子４１４３及び４１４４に排他的に接続することができる。つまり、スイッチ回路４１４は、スイッチ回路３３の各ＦＥＴのゲート端子の接続を正バイアス回路４１１及び負バイアス回路４１２の間で切り替えることができる。スイッチ回路４１４は、例えば、ＤＰＤＴ型のスイッチ回路で構成される。

【0058】

なお、チャージポンプ回路４１の回路構成は、例示であり、図２の回路構成に限定されない。例えば、チャージポンプ回路４１は、正バイアス回路４１１及び負バイアス回路４１２の一方を含まなくてもよい。この場合、スイッチ回路３１及び３３には、正バイアス及び負バイアスの一方とグランド電圧とが供給される。また、チャージポンプ回路４１は、バンドギャップリファレンス回路（図示せず）、及び、エラーアンプ回路（図示せず）などを含んでもよい。

【0059】

また、本実施の形態では、チャージポンプ回路が電圧供給回路として用いられているが、電圧供給回路はチャージポンプ回路に限定されない。例えば、電圧供給回路として、ブーストラップ回路及び／又はスイッチトキャパシタ回路が用いられてもよい。

【0060】

［４ 集積回路１０内の回路配置］
次に、集積回路１０内の回路配置について図３を参照しながら説明する。図３は、本実施の形態に係る集積回路１０内の回路配置図である。図３において、各回路の配置関係が容易に理解されるように、各回路にはそれを表す文字（例えば「ＬＮＡ」など）が付されているが、実際の各回路には、当該文字は付されなくてもよい。

【0061】

なお、図３は、集積回路１０内の例示的な回路配置を示し、集積回路１０は、多種多様な回路実装及び回路技術のいずれかを使用して実装され得る。したがって、以下に提供される集積回路１０の説明は、限定的に解釈されるべきではない。

【0062】

集積回路１０は、低雑音増幅回路２１及び２２（ＬＮＡ）と、スイッチ回路３１～３４（ＳＷ）と、チャージポンプ回路４１及び４２（ＣＰ）と、バイアス回路７１及び７２（Ｂｉａｓ）と、キャパシタ８１及び８２（Ｃ）と、を含む半導体集積回路である。

【0063】

集積回路１０内において、スイッチ回路３１～３３よりもスイッチ回路３４の方が、チャージポンプ回路４１及び４２の各々の近くに配置されている。つまり、チャージポンプ回路４１及び４２の各々は、スイッチ回路３１～３３から離れて配置され、スイッチ回路３４の近くに配置されている。

【0064】

チャージポンプ回路４１は、チャージポンプ回路４２と異なる領域に形成されている。図３では、チャージポンプ回路４１は、チャージポンプ回路４２と隣接している。なお、チャージポンプ回路４１及び４２において一部の素子が共用されてもよい。

【0065】

なお、集積回路１０内の回路配置は、例示であり、図３の回路配置に限定されない。例えば、集積回路１０には、キャパシタ８３及び８４が含まれてもよい。また、集積回路１０には、ＲＦＩＣ３から供給されるデジタル制御信号に基づいてチャージポンプ回路４１及び４２を制御するよう構成されたロジカル回路が含まれてもよい。

【0066】

［５ 効果など］
以上のように、本実施の形態に係る高周波回路１は、低雑音増幅回路２１と、低雑音増幅回路２１の入力端に接続されるスイッチ回路３１と、低雑音増幅回路２１の出力端に接続される、又は、スイッチ回路３１を介して低雑音増幅回路２１の入力端に接続されるスイッチ回路３２又は３４と、スイッチ回路３１に制御電圧を供給するよう構成されたチャージポンプ回路４１と、スイッチ回路３２又は３４に制御電圧を供給するよう構成されたチャージポンプ回路４２と、を備える。

【0067】

これによれば、スイッチ回路３１とスイッチ回路３２又は３４とで異なるチャージポンプ回路４１及び４２から制御電圧を供給することができる。一般的に、複数のスイッチ回路に制御電圧を供給するチャージポンプ回路では、第２スイッチ回路に供給される制御電圧の変動によって第１スイッチ回路に供給される制御電圧が変動し、第１スイッチ回路のオン抵抗が変動してしまう。したがって、スイッチ回路３２又は３４のためのチャージポンプ回路４２と異なるチャージポンプ回路４１からスイッチ回路３１に制御電圧が供給されることで、スイッチ回路３２又は３４の制御電圧の変動によるスイッチ回路３１のオン抵抗の変動を抑制することができる。その結果、スイッチ回路３１に接続される低雑音増幅回路２１のバイアス電圧の変動を抑制することができ、低雑音増幅回路２１のゲインの変動を抑制することができる。つまり、低雑音増幅回路２１のゲインの安定性を向上させることができ、低雑音増幅回路２１の特性（例えば雑音指数（ＮＦ：Noise Figure））を改善することができる。特に、低雑音増幅回路２１の入力端とスイッチ回路３１との間の経路を直流的に接地できない場合（つまり、当該経路にＤＣカットキャパシタがない場合）には、スイッチ回路３１のオン抵抗の変動が低雑音増幅回路２１のバイアス電圧に与える影響が大きくなるため、低雑音増幅回路２１の特性の改善効果は大きい。

【0068】

また例えば、本実施の形態に係る高周波回路１において、スイッチ回路３１は、他のスイッチ回路を介さずに低雑音増幅回路２１の入力端に接続されてもよい。

【0069】

これによれば、スイッチ回路３１のオン抵抗の変動が低雑音増幅回路２１のバイアス電圧の変動に直接的に影響するため、低雑音増幅回路２１の特性の改善効果は大きい。

【0070】

また例えば、本実施の形態に係る高周波回路１は、さらに、スイッチ回路３１と低雑音増幅回路２１の入力端との間に接続されるインダクタ５１を備えてもよい。

【0071】

これによれば、スイッチ回路３１と低雑音増幅回路２１の入力端との間でインピーダンス整合をとることができる。

【0072】

また例えば、本実施の形態に係る高周波回路１において、スイッチ回路３１と低雑音増幅回路２１の入力端との間にキャパシタが接続されなくてもよい。

【0073】

これによれば、低雑音増幅回路２１の入力端とスイッチ回路３１との間にキャパシタ（ＤＣカットキャパシタ）が接続されないことで、インピーダンス整合のために低雑音増幅回路２１の入力端に接続されるインダクタ（インダクタンス値）を小さくすることができ、低雑音増幅回路２１の特性を改善することができる。一方、低雑音増幅回路２１の入力端とスイッチ回路３１との間にキャパシタ（ＤＣカットキャパシタ）が接続されないことで、低雑音増幅回路２１の入力端とスイッチ回路３１との間の経路を直流的に接地することができなくなり、バイアス電圧の安定性が低下する。このような場合には、スイッチ回路３１のオン抵抗の変動が低雑音増幅回路２１のバイアス電圧に与える影響が大きくなるため、スイッチ回路３１のオン抵抗の変動を抑制する効果は大きい。

【0074】

また例えば、本実施の形態に係る高周波回路１において、スイッチ回路３２は、スイッチ回路３１を介して低雑音増幅回路２１の入力端に接続されてもよく、高周波回路１は、さらに、スイッチ回路３１及び３２の間に接続される容量性素子を備えてもよい。

【0075】

これによれば、容量性素子によってＤＣ成分がカットされるので、スイッチ回路３１及び３２の間の経路を直流的に接地することができる。したがって、スイッチ回路３２のオン抵抗の変動が低雑音増幅回路２１のバイアス電圧に与える影響を低下させることができ、低雑音増幅回路２１の特性の劣化を抑制することができる。

【0076】

また例えば、本実施の形態に係る高周波回路１において、容量性素子は、弾性波フィルタ（例えばフィルタ回路６１及び６２）であってもよい。

【0077】

これによれば、ＤＣ成分をカットするためだけに容量性素子を追加する必要がなくなり、部品点数を削減することができる。

【0078】

また例えば、本実施の形態に係る高周波回路１は、さらに、低雑音増幅回路２２と、低雑音増幅回路２２の入力端に接続されるスイッチ回路３３と、を備えてもよく、チャージポンプ回路４１は、さらに、スイッチ回路３３に制御電圧を供給するよう構成されてもよい。

【0079】

これによれば、チャージポンプ回路４１をスイッチ回路３１及び３３で共用することができ、チャージポンプ回路の数を削減することができる。

【0080】

また例えば、本実施の形態に係る高周波回路１において、スイッチ回路３４は、低雑音増幅回路２１の出力端に接続されてもよく、低雑音増幅回路２１、スイッチ回路３１及び３４、並びに、チャージポンプ回路４１及び４２は、同一の集積回路１０に含まれてもよく、集積回路１０内において、スイッチ回路３１よりもスイッチ回路３４の方が、チャージポンプ回路４１及び４２の各々の近くに配置されてもよい。

【0081】

これによれば、ノイズが発生するチャージポンプ回路４１及び４２をスイッチ回路３１の比較的遠くに配置することができ、低雑音増幅回路２１の入力側へのノイズの漏洩を抑制することができる。

【0082】

また、本実施の形態に係る通信装置５は、高周波信号を処理するよう構成されたＲＦＩＣ３と、ＲＦＩＣ３とアンテナ２ａ及び２ｂとの間で高周波信号を伝送するよう構成された高周波回路１と、を備える。

【0083】

これによれば、高周波回路１と同様の効果を通信装置５で実現することができる。

【0084】

（他の実施の形態）
以上、本発明に係る高周波回路及び通信装置について、実施の形態に基づいて説明したが、本発明に係る高周波回路及び通信装置は、上記実施の形態に限定されるものではない。上記実施の形態における任意の構成要素を組み合わせて実現される別の実施の形態や、上記実施の形態に対して本発明の主旨を逸脱しない範囲で当業者が思いつく各種変形を施して得られる変形例や、上記高周波回路を内蔵した各種機器も本発明に含まれる。

【0085】

例えば、上記各実施の形態に係る高周波回路の回路構成において、図面に開示された各回路素子及び信号経路を接続する経路の間に、別の回路素子及び配線などが挿入されてもよい。例えば、フィルタとアンテナ接続端子との間にインピーダンス整合回路が挿入されてもよい。

【0086】

以下に、上記実施の形態に基づいて説明した高周波回路及び通信装置の特徴を示す。
＜１＞
第１低雑音増幅回路と、
前記第１低雑音増幅回路の入力端に接続される第１スイッチ回路と、
前記第１低雑音増幅回路の出力端に接続される、又は、前記第１スイッチ回路を介して前記第１低雑音増幅回路の前記入力端に接続される第２スイッチ回路と、
前記第１スイッチ回路に制御電圧を供給するよう構成された第１電圧供給回路と、
前記第２スイッチ回路に制御電圧を供給するよう構成された第２電圧供給回路と、を備える、
高周波回路。
＜２＞
前記第１スイッチ回路は、他のスイッチ回路を介さずに前記第１低雑音増幅回路の前記入力端に接続される、
＜１＞に記載の高周波回路。
＜３＞
前記高周波回路は、さらに、前記第１スイッチ回路と前記第１低雑音増幅回路の前記入力端との間に接続されるインダクタを備える、
＜２＞に記載の高周波回路。
＜４＞
前記第１スイッチ回路と前記第１低雑音増幅回路の前記入力端との間にキャパシタが接続されていない、
＜３＞に記載の高周波回路。
＜５＞
前記第２スイッチ回路は、前記第１スイッチ回路を介して前記第１低雑音増幅回路の前記入力端に接続され、
前記高周波回路は、さらに、前記第１スイッチ回路及び前記第２スイッチ回路の間に接続される容量性素子を備える、
＜１＞～＜４＞のいずれか１つに記載の高周波回路。
＜６＞
前記容量性素子は、弾性波フィルタである、
＜５＞に記載の高周波回路。
＜７＞
前記高周波回路は、さらに、
第２低雑音増幅回路と、
前記第２低雑音増幅回路の入力端に接続される第３スイッチ回路と、を備え、
前記第１電圧供給回路は、さらに、前記第３スイッチ回路に制御電圧を供給するよう構成される、
＜１＞～＜６＞のいずれか１つに記載の高周波回路。
＜８＞
前記第２スイッチ回路は、前記第１低雑音増幅回路の前記出力端に接続され、
前記第１低雑音増幅回路、前記第１スイッチ回路、前記第２スイッチ回路、前記第１電圧供給回路及び前記第２電圧供給回路は、同一の集積回路に含まれ、
前記集積回路内において、前記第１スイッチ回路よりも前記第２スイッチ回路の方が、前記第１電圧供給回路及び前記第２電圧供給回路の各々の近くに配置されている、
＜１＞～＜４＞のいずれか１つに記載の高周波回路。
＜９＞
高周波信号を処理するよう構成された信号処理回路と、
前記信号処理回路とアンテナとの間で前記高周波信号を伝送するよう構成された、＜１＞～＜８＞のいずれか１つに記載の高周波回路と、を備える、
通信装置。

【産業上の利用可能性】

【0087】

本発明は、フロントエンド部に配置される高周波回路として、携帯電話などの通信機器に広く利用できる。

【符号の説明】

【0088】

１ 高周波回路
２ａ、２ｂ アンテナ
３ ＲＦＩＣ
４ ＢＢＩＣ
５ 通信装置
１０ 集積回路
２１、２２ 低雑音増幅回路
３１、３２、３３、３４、４１３、４１４ スイッチ回路
４１、４２ チャージポンプ回路
５１、５２ インダクタ
６１、６２、６３，６４ フィルタ回路
７１、７２ バイアス回路
８１、８２、８３、８４ キャパシタ
１０１、１０２ アンテナ接続端子
１２１ 高周波出力端子
４１１ 正バイアス回路
４１２ 負バイアス回路

【図1】

【図2】

【図3】