ホーム > 特許ランキング > 浜松ホトニクス株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024116715
(43)【公開日】2024-08-28
(54)【発明の名称】半導体レーザ素子の製造方法
(51)【国際特許分類】
H01S 5/22 20060101AFI20240821BHJP
H01S 5/323 20060101ALI20240821BHJP
【ＦＩ】
H01S5/22
H01S5/323
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2023022487
(22)【出願日】2023-02-16
(71)【出願人】
【識別番号】000236436
【氏名又は名称】浜松ホトニクス株式会社
(74)【代理人】
【識別番号】100088155
【弁理士】
【氏名又は名称】長谷川 芳樹
(74)【代理人】
【識別番号】100113435
【弁理士】
【氏名又は名称】黒木 義樹
(74)【代理人】
【識別番号】100140442
【弁理士】
【氏名又は名称】柴山 健一
(74)【代理人】
【識別番号】100183081
【弁理士】
【氏名又は名称】岡▲崎▼ 大志
(72)【発明者】
【氏名】杉山 厚志
(72)【発明者】
【氏名】古岡 啓太
(72)【発明者】
【氏名】大河原 悟
(72)【発明者】
【氏名】長倉 建人
【テーマコード（参考）】
5F173
【Ｆターム（参考）】
5F173AD10
5F173AH03
5F173AP33
5F173AP43
5F173AP73
5F173AP83
5F173AP93
5F173AP94
(57)【要約】 （修正有）
【課題】半導体レーザ素子の製造品質を損なうことなく、製造時の工数を低減することができる。
【解決手段】一実施形態の半導体レーザ素子１Ａの製造方法は、ウェハ１００を用意する第１工程と、素子分割ラインＬ２に沿って、エッチングによって素子分割溝２０を形成する第２工程と、劈開ラインＬ１と重なる位置において、劈開導入溝３０を形成する第３工程と、劈開ラインＬ１に沿ってウェハ１００を劈開することにより、複数のレーザバーＬＢを得る第４工程と、複数のレーザバーＬＢの各々を素子分割ラインＬ２に沿って劈開する第５工程と、を含む。第２工程において、素子分割溝２０は、劈開ラインＬ１上には形成されない。第３工程において、劈開導入溝３０は、素子領域Ａ１の外側にのみ形成されるか、或いは、劈開導入溝３０のうち素子領域Ａ１の外側に含まれる部分の長さは、劈開導入溝３０のうち素子領域Ａ１の内側に含まれる部分の長さよりも長くされる。
【選択図】図５
【解決手段】一実施形態の半導体レーザ素子１Ａの製造方法は、ウェハ１００を用意する第１工程と、素子分割ラインＬ２に沿って、エッチングによって素子分割溝２０を形成する第２工程と、劈開ラインＬ１と重なる位置において、劈開導入溝３０を形成する第３工程と、劈開ラインＬ１に沿ってウェハ１００を劈開することにより、複数のレーザバーＬＢを得る第４工程と、複数のレーザバーＬＢの各々を素子分割ラインＬ２に沿って劈開する第５工程と、を含む。第２工程において、素子分割溝２０は、劈開ラインＬ１上には形成されない。第３工程において、劈開導入溝３０は、素子領域Ａ１の外側にのみ形成されるか、或いは、劈開導入溝３０のうち素子領域Ａ１の外側に含まれる部分の長さは、劈開導入溝３０のうち素子領域Ａ１の内側に含まれる部分の長さよりも長くされる。
【選択図】図５
【特許請求の範囲】
【請求項1】
ＧａＡｓによって形成された半導体基板と、前記半導体基板上に積層された活性層を含む半導体積層体と、を備える半導体レーザ素子の製造方法であって、
それぞれが前記半導体レーザ素子となる複数の素子部分を含み、前記複数の素子部分の各々の前記半導体基板を含む基板層と、前記複数の素子部分の各々の前記半導体積層体を含む半導体層と、を有するウェハであって、前記複数の素子部分は、前記半導体積層体の光導波方向に平行な第１方向と、前記ウェハの厚さ方向から見て前記第１方向に垂直な第２方向と、にマトリクス状に配列されている、前記ウェハを用意する第１工程と、
前記第２方向に配列された前記複数の素子部分を仕切るように前記第１方向に延びる素子分割ラインに沿って、前記ウェハにおける前記基板層に対して前記半導体層が位置する側の第１主面又は前記第１主面とは反対側の第２主面に、エッチングによって素子分割溝を形成する第２工程と、
前記第２工程よりも後に、前記第１方向に配列された前記複数の素子部分を仕切るように前記第２方向に延びる劈開ラインと重なる位置において、前記第１主面又は前記第２主面に、劈開の起点となる劈開導入溝を形成する第３工程と、
前記劈開ラインに沿って前記ウェハを劈開することにより、それぞれ前記第２方向に１次元状に配列された複数の素子部分を含む複数のレーザバーを得る第４工程と、
前記複数のレーザバーの各々を前記素子分割ラインに沿って劈開する第５工程と、を含み、
前記第２工程において、前記素子分割溝は、前記劈開ライン上には形成されず、
前記第３工程において、前記劈開導入溝は、前記複数の素子部分が配置された素子領域の外側にのみ形成されるか、或いは、前記劈開導入溝のうち前記素子領域の外側に含まれる部分の前記第２方向の長さが前記劈開導入溝のうち前記素子領域の内側に含まれる部分の前記第２方向の長さよりも長くなるように形成される、半導体レーザ素子の製造方法。
それぞれが前記半導体レーザ素子となる複数の素子部分を含み、前記複数の素子部分の各々の前記半導体基板を含む基板層と、前記複数の素子部分の各々の前記半導体積層体を含む半導体層と、を有するウェハであって、前記複数の素子部分は、前記半導体積層体の光導波方向に平行な第１方向と、前記ウェハの厚さ方向から見て前記第１方向に垂直な第２方向と、にマトリクス状に配列されている、前記ウェハを用意する第１工程と、
前記第２方向に配列された前記複数の素子部分を仕切るように前記第１方向に延びる素子分割ラインに沿って、前記ウェハにおける前記基板層に対して前記半導体層が位置する側の第１主面又は前記第１主面とは反対側の第２主面に、エッチングによって素子分割溝を形成する第２工程と、
前記第２工程よりも後に、前記第１方向に配列された前記複数の素子部分を仕切るように前記第２方向に延びる劈開ラインと重なる位置において、前記第１主面又は前記第２主面に、劈開の起点となる劈開導入溝を形成する第３工程と、
前記劈開ラインに沿って前記ウェハを劈開することにより、それぞれ前記第２方向に１次元状に配列された複数の素子部分を含む複数のレーザバーを得る第４工程と、
前記複数のレーザバーの各々を前記素子分割ラインに沿って劈開する第５工程と、を含み、
前記第２工程において、前記素子分割溝は、前記劈開ライン上には形成されず、
前記第３工程において、前記劈開導入溝は、前記複数の素子部分が配置された素子領域の外側にのみ形成されるか、或いは、前記劈開導入溝のうち前記素子領域の外側に含まれる部分の前記第２方向の長さが前記劈開導入溝のうち前記素子領域の内側に含まれる部分の前記第２方向の長さよりも長くなるように形成される、半導体レーザ素子の製造方法。
【請求項2】
前記第３工程において、前記劈開導入溝は、前記素子領域の外側にのみ形成される、
請求項１に記載の半導体レーザ素子の製造方法。
請求項１に記載の半導体レーザ素子の製造方法。
【請求項3】
前記素子分割溝は、前記第１主面に形成されると共に、前記半導体層を貫通して前記基板層まで達しており、
前記第２方向における前記素子分割溝の第１内面のうち少なくとも前記半導体層によって形成された部分は、前記第１主面側から前記第２主面側に向かうにつれて前記素子分割溝の前記第２方向の幅が小さくなるように前記厚さ方向に対して傾斜している、
請求項１に記載の半導体レーザ素子の製造方法。
前記第２方向における前記素子分割溝の第１内面のうち少なくとも前記半導体層によって形成された部分は、前記第１主面側から前記第２主面側に向かうにつれて前記素子分割溝の前記第２方向の幅が小さくなるように前記厚さ方向に対して傾斜している、
請求項１に記載の半導体レーザ素子の製造方法。
【請求項4】
前記素子分割溝は、前記素子分割溝の開口側に位置する第１部分と、前記第１部分に対して前記素子分割溝の底部側に位置する第２部分と、を有し、
前記第１部分の前記第１内面は、前記第１主面側から前記第２主面側に向かうにつれて前記素子分割溝の前記第２方向の幅が小さくなるように前記厚さ方向に対して傾斜しており、
前記厚さ方向に対する前記第１部分の前記第１内面の傾斜角度は、前記厚さ方向に対する前記第２部分の前記第１内面の傾斜角度よりも大きくされており、
前記第１部分は、前記半導体層を貫通して前記基板層まで達している、
請求項３に記載の半導体レーザ素子の製造方法。
前記第１部分の前記第１内面は、前記第１主面側から前記第２主面側に向かうにつれて前記素子分割溝の前記第２方向の幅が小さくなるように前記厚さ方向に対して傾斜しており、
前記厚さ方向に対する前記第１部分の前記第１内面の傾斜角度は、前記厚さ方向に対する前記第２部分の前記第１内面の傾斜角度よりも大きくされており、
前記第１部分は、前記半導体層を貫通して前記基板層まで達している、
請求項３に記載の半導体レーザ素子の製造方法。
【請求項5】
前記素子分割溝の底部は、前記第２方向に延在する底面を有する、
請求項１～４のいずれか一項に記載の半導体レーザ素子の製造方法。
請求項１～４のいずれか一項に記載の半導体レーザ素子の製造方法。
【請求項6】
前記第２方向における前記素子分割溝の前記底面の幅は、２０μｍ以下である、
請求項５に記載の半導体レーザ素子の製造方法。
請求項５に記載の半導体レーザ素子の製造方法。
【請求項7】
前記エッチングは、塩素系ガスを用いたドライエッチングである、
請求項１に記載の半導体レーザ素子の製造方法。
請求項１に記載の半導体レーザ素子の製造方法。
【請求項8】
前記第１方向における前記素子分割溝の第２内面は、前記第１方向の外側に向かうにつれて前記第２方向における前記素子分割溝の略中心部に向かって幅狭となるように前記第２方向に対して傾斜している、
請求項１に記載の半導体レーザ素子の製造方法。
請求項１に記載の半導体レーザ素子の製造方法。
【請求項9】
前記厚さ方向から見た場合に、前記素子分割溝の第２内面は、Ｒ形状をなしている、
請求項８に記載の半導体レーザ素子の製造方法。
請求項８に記載の半導体レーザ素子の製造方法。
【請求項10】
前記素子分割ラインの延在方向は、前記基板層の［０１－１］方向と平行である、
請求項１に記載の半導体レーザ素子の製造方法。
請求項１に記載の半導体レーザ素子の製造方法。
【請求項11】
前記素子分割溝及び前記劈開導入溝は、前記第１主面に形成される、
請求項１に記載の半導体レーザ素子の製造方法。
請求項１に記載の半導体レーザ素子の製造方法。
【請求項12】
前記第２工程は、前記エッチングの前に、前記ウェハの前記第１主面又は前記第２主面のうち前記素子分割溝が形成される主面において、前記素子分割溝が形成される予定の領域の中心部と重なる開口部が設けられたレジスト膜を形成する工程を含み、
前記開口部の周縁部における前記レジスト膜の厚さは、前記第２方向に沿って前記開口部の端部に近づくにつれて薄くなるように形成される、
請求項１に記載の半導体レーザ素子の製造方法。
前記開口部の周縁部における前記レジスト膜の厚さは、前記第２方向に沿って前記開口部の端部に近づくにつれて薄くなるように形成される、
請求項１に記載の半導体レーザ素子の製造方法。
【請求項13】
前記第２工程よりも後であって前記第３工程よりも前に、前記ウェハの前記半導体層の頂面と前記素子分割溝の内面とを覆うように設けられ、前記頂面の一部を露出させる開口部が設けられた絶縁膜を形成し、前記開口部を介して前記頂面と接触すると共に前記絶縁膜のうち前記頂面を覆う部分の少なくとも一部を覆う電極を形成する工程を更に含む、
請求項１に記載の半導体レーザ素子の製造方法。
請求項１に記載の半導体レーザ素子の製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、半導体レーザ素子の製造方法に関する。
【背景技術】
【0002】
半導体レーザ素子の製造方法として、１次劈開（１次スクライブ及び１次ブレーク）によって半導体ウェハを複数のレーザバーに分割した後に、各レーザバーに対して２次劈開（２次スクライブ及び２次ブレーク）を行うことによって複数の半導体レーザ素子を得る手法が知られている（例えば、特許文献１）。特許文献１に開示された手法では、半導体ウェハに対してメサ発光部の延在方向に垂直な方向にダイヤモンドツール等によって罫書を入れる処理（１次スクライブ）が実施された後に、１次スクライブで形成された溝に沿って半導体ウェハが分割（１次ブレーク）されることによって、複数のレーザバーが得られる。続いて、各レーザバーの表面にメサ発光部の延在方向に沿った罫書を入れる処理（２次スクライブ）が実施された後に、２次スクライブで形成された溝に沿って各レーザバーが分割（２次ブレーク）されることによって、複数の半導体レーザ素子が得られる。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２００３－１７７９１号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
上記特許文献１に開示された従来の手法では、レーザバー毎に複数の罫書を入れる２次スクライブに多くの工数が必要となるため、半導体レーザ素子を短期間で効率よく製造することが困難である。
【0005】
そこで、本開示の一側面は、半導体レーザ素子の製造品質を損なうことなく、製造時の工数を低減することができる半導体レーザ素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【0006】
本開示は、以下の［１］～［１３］の半導体レーザ素子の製造方法を含む。
【0007】
［１］ＧａＡｓによって形成された半導体基板と、前記半導体基板上に積層された活性層を含む半導体積層体と、を備える半導体レーザ素子の製造方法であって、
それぞれが前記半導体レーザ素子となる複数の素子部分を含み、前記複数の素子部分の各々の前記半導体基板を含む基板層と、前記複数の素子部分の各々の前記半導体積層体を含む半導体層と、を有するウェハであって、前記複数の素子部分は、前記半導体積層体の光導波方向に平行な第１方向と、前記ウェハの厚さ方向から見て前記第１方向に垂直な第２方向と、にマトリクス状に配列されている、前記ウェハを用意する第１工程と、
前記第２方向に配列された前記複数の素子部分を仕切るように前記第１方向に延びる素子分割ラインに沿って、前記ウェハにおける前記基板層に対して前記半導体層が位置する側の第１主面又は前記第１主面とは反対側の第２主面に、エッチングによって素子分割溝を形成する第２工程と、
前記第２工程よりも後に、前記第１方向に配列された前記複数の素子部分を仕切るように前記第２方向に延びる劈開ラインと重なる位置において、前記第１主面又は前記第２主面に、劈開の起点となる劈開導入溝を形成する第３工程と、
前記劈開ラインに沿って前記ウェハを劈開することにより、それぞれ前記第２方向に１次元状に配列された複数の素子部分を含む複数のレーザバーを得る第４工程と、
前記複数のレーザバーの各々を前記素子分割ラインに沿って劈開する第５工程と、を含み、
前記第２工程において、前記素子分割溝は、前記劈開ライン上には形成されず、
前記第３工程において、前記劈開導入溝は、前記複数の素子部分が配置された素子領域の外側にのみ形成されるか、或いは、前記劈開導入溝のうち前記素子領域の外側に含まれる部分の前記第２方向の長さが前記劈開導入溝のうち前記素子領域の内側に含まれる部分の前記第２方向の長さよりも長くなるように形成される、半導体レーザ素子の製造方法。
それぞれが前記半導体レーザ素子となる複数の素子部分を含み、前記複数の素子部分の各々の前記半導体基板を含む基板層と、前記複数の素子部分の各々の前記半導体積層体を含む半導体層と、を有するウェハであって、前記複数の素子部分は、前記半導体積層体の光導波方向に平行な第１方向と、前記ウェハの厚さ方向から見て前記第１方向に垂直な第２方向と、にマトリクス状に配列されている、前記ウェハを用意する第１工程と、
前記第２方向に配列された前記複数の素子部分を仕切るように前記第１方向に延びる素子分割ラインに沿って、前記ウェハにおける前記基板層に対して前記半導体層が位置する側の第１主面又は前記第１主面とは反対側の第２主面に、エッチングによって素子分割溝を形成する第２工程と、
前記第２工程よりも後に、前記第１方向に配列された前記複数の素子部分を仕切るように前記第２方向に延びる劈開ラインと重なる位置において、前記第１主面又は前記第２主面に、劈開の起点となる劈開導入溝を形成する第３工程と、
前記劈開ラインに沿って前記ウェハを劈開することにより、それぞれ前記第２方向に１次元状に配列された複数の素子部分を含む複数のレーザバーを得る第４工程と、
前記複数のレーザバーの各々を前記素子分割ラインに沿って劈開する第５工程と、を含み、
前記第２工程において、前記素子分割溝は、前記劈開ライン上には形成されず、
前記第３工程において、前記劈開導入溝は、前記複数の素子部分が配置された素子領域の外側にのみ形成されるか、或いは、前記劈開導入溝のうち前記素子領域の外側に含まれる部分の前記第２方向の長さが前記劈開導入溝のうち前記素子領域の内側に含まれる部分の前記第２方向の長さよりも長くなるように形成される、半導体レーザ素子の製造方法。
【0008】
上記［１］の製造方法では、１次劈開（第４工程）で複数のレーザバーを得る前のウェハ状態の段階（第２工程）で、２次劈開（第５工程）のための素子分割溝が形成される。これにより、１次劈開（第４工程）の後に、２次劈開（第５工程）の前処理としてダイヤモンドツール、レーザ等を用いてレーザバー毎にスクライブ処理を行うことが不要となる。また、第２工程（すなわち、ウェハ状態で素子分割溝を形成する処理）の工数は、上述したようにレーザバー毎にスクライブ処理を実行するために必要な工数よりも少ないため、上記製造方法によって作業工数を削減することができる。また、素子分割溝はエッチングによって形成されるため、素子分割溝の先端部（底部）に、ダイヤモンドスクライブを行った場合等に生じる深いダメージ層が形成されない。これにより、素子分割溝形成後のウェハの強度を十分に確保することができる。その結果、第２工程の後にウェハの裏面処理等が実施される場合であっても、ウェハの破損が適切に防止される。また、劈開ライン上には素子分割溝（エッチング溝）が形成されず、劈開導入溝も主に素子領域の外側に形成される。すなわち、素子領域内の劈開ライン上には、溝は形成されないか、仮に形成されたとしても素子領域の外側に形成される部分と比較して僅かである。これにより、１次劈開（第４工程）によって得られるレーザバーに当該溝に起因する亀裂が発生することを抑制できる。また、比較的割れ易いＧａＡｓによって形成された半導体基板を用いることにより、素子領域の外側に劈開導入溝を設けるだけで、劈開ラインに沿った１次劈開（第４工程）を容易且つ精度良く行うことができる。従って、上記製造方法によれば、半導体レーザ素子の製造品質を損なうことなく、製造時の工数を低減することができる。
【0009】
［２］前記第３工程において、前記劈開導入溝は、前記素子領域の外側にのみ形成される、［１］の半導体レーザ素子の製造方法。
【0010】
上記［２］によれば、劈開導入溝は、素子領域の内部（特に、劈開ライン上において第１方向に隣り合う素子部分の間の領域）に形成されない。すなわち、素子領域内の劈開ライン上には、素子分割溝及び劈開導入溝のいずれも形成されない。これにより、上述した１次劈開（第４工程）におけるレーザバーの亀裂の発生をより効果的に抑制できる。
【0011】
［３］前記素子分割溝は、前記第１主面に形成されると共に、前記半導体層を貫通して前記基板層まで達しており、
前記第２方向における前記素子分割溝の第１内面のうち少なくとも前記半導体層によって形成された部分は、前記第１主面側から前記第２主面側に向かうにつれて前記素子分割溝の前記第２方向の幅が小さくなるように前記厚さ方向に対して傾斜している、［１］又は［２］の半導体レーザ素子の製造方法。
前記第２方向における前記素子分割溝の第１内面のうち少なくとも前記半導体層によって形成された部分は、前記第１主面側から前記第２主面側に向かうにつれて前記素子分割溝の前記第２方向の幅が小さくなるように前記厚さ方向に対して傾斜している、［１］又は［２］の半導体レーザ素子の製造方法。
【0012】
上記［３］によれば、素子分割溝の第１内面のうち半導体層によって形成された部分を半導体レーザ素子のメサ発光部の側面として機能させる場合において、当該メサ発光部の横方向発振（第２方向における発振）を好適に抑制できる。また、素子分割溝が基板層まで達していることにより、２次劈開（第５工程）において基板層のみを分割すればよいため、２次劈開時において半導体層の内部にクラックが生じたり、基板層から半導体層が剥離したりするリスクを低減できる。
【0013】
［４］前記素子分割溝は、前記素子分割溝の開口側に位置する第１部分と、前記第１部分に対して前記素子分割溝の底部側に位置する第２部分と、を有し、
前記第１部分の前記第１内面は、前記第１主面側から前記第２主面側に向かうにつれて前記素子分割溝の前記第２方向の幅が小さくなるように前記厚さ方向に対して傾斜しており、
前記厚さ方向に対する前記第１部分の前記第１内面の傾斜角度は、前記厚さ方向に対する前記第２部分の前記第１内面の傾斜角度よりも大きくされており、
前記第１部分は、前記半導体層を貫通して前記基板層まで達している、［３］の半導体レーザ素子の製造方法。
前記第１部分の前記第１内面は、前記第１主面側から前記第２主面側に向かうにつれて前記素子分割溝の前記第２方向の幅が小さくなるように前記厚さ方向に対して傾斜しており、
前記厚さ方向に対する前記第１部分の前記第１内面の傾斜角度は、前記厚さ方向に対する前記第２部分の前記第１内面の傾斜角度よりも大きくされており、
前記第１部分は、前記半導体層を貫通して前記基板層まで達している、［３］の半導体レーザ素子の製造方法。
【0014】
上記［４］によれば、素子分割溝の第１部分の第１内面を厚さ方向に対して傾斜させることにより、２次劈開（第５工程）においてレーザバーを素子分割ラインに沿って分割し易くすることができる。一方、素子分割溝の内面の全体を厚さ方向に対して略一定の傾斜角度で傾斜させた場合、素子分割溝の底部の中心位置を素子分割ライン上に精度良く合わせることが困難となり、精度良く素子分割を行うことができなくなるおそれがある。そこで、上記のように、素子分割溝の底部側に厚さ方向に対する傾斜が第１部分よりも緩やかな第２部分を設けることにより、素子分割溝の底部の中心位置を素子分割ライン上に精度良く合わせることが可能となる。従って、上記構成によれば、第１部分によって素子分割（２次劈開）をし易くすると共に、第２部分によって素子分割位置を精度良く制御することができる。
【0015】
［５］前記素子分割溝の底部は、前記第２方向に延在する底面を有する、［１］～［４］のいずれかの半導体レーザ素子の製造方法。
【0016】
上記［５］のように底面を有する素子分割溝を形成することにより、素子分割溝がＶ字状に形成される場合と比較して、ウェハの機械的強度を高くすることができる。これにより、素子分割溝形成後のウェハに対して裏面処理等を実施する場合等において、ウェハの破損を抑制でき、歩留まりを向上させることができる。また、エッチングの精度は、傾斜が大きい面ほど悪くなるため、素子分割溝をＶ字状に形成する場合（すなわち、素子分割溝の内面全体を傾斜面として形成する場合）、エッチングにより形成される素子分割溝の形状のコントロールが困難となり、その結果、素子分割時における分割方向（分割面に沿う方向）が不安定となるおそれがある。これに対して、素子分割溝が底面を有するようにエッチングすることにより、素子分割溝をＶ字状に形成する場合よりも素子分割溝の形状を精度良くコントロールすることができるため、素子分割の精度を高めることができる。
【0017】
［６］前記第２方向における前記素子分割溝の前記底面の幅は、２０μｍ以下である、［５］の半導体レーザ素子の製造方法。
【0018】
上記［６］によれば、底面の幅を一定以下（２０μｍ以下）に抑えることにより、上述したような素子分割溝が底面を有する場合の効果を得つつ、素子分割溝に沿って素子分割し易くすることができる。
【0019】
［７］前記エッチングは、塩素系ガスを用いたドライエッチングである、［１］～［６］のいずれかの半導体レーザ素子の製造方法。
【0020】
上記［７］によれば、垂直エッチング加工を容易且つ精度良く行うことができるため、素子分割溝の形状を精度良くコントロールすることができる。
【0021】
［８］前記第１方向における前記素子分割溝の第２内面は、前記第１方向の外側に向かうにつれて前記第２方向における前記素子分割溝の略中心部に向かって幅狭となるように前記第２方向に対して傾斜している、［１］～［７］のいずれかの半導体レーザ素子の製造方法。
【0022】
上記［８］によれば、厚さ方向から見た素子分割溝の形状を長方形状にした場合と比較して、素子分割溝の第２方向における略中心部に沿って素子分割し易くすることができる。
【0023】
［９］前記厚さ方向から見た場合に、前記素子分割溝の第２内面は、Ｒ形状をなしている、［８］の半導体レーザ素子の製造方法。
【0024】
上記［９］によれば、上記［８］の効果を得ることができると共に、第２内面をＲ形状にすることにより、第２内面を角張った形状にする場合と比較して、第２内面にクラックが生じるリスクを低減できる。
【0025】
［１０］前記素子分割ラインの延在方向は、前記基板層の［０１－１］方向と平行である、［１］～［９］のいずれかの半導体レーザ素子の製造方法。
【0026】
上記［１０］によれば、２次劈開（第５工程）の素子分割ラインを、割れ難い結晶方位である基板層の［０１－１］方向に合わせることにより、素子分割溝形成後のウェハの機械的強度を好適に確保することができる。これにより、１次劈開（第４工程）の前に上述した裏面処理等を実施する場合において、ウェハの破損を好適に抑制できる。
【0027】
［１１］前記素子分割溝及び前記劈開導入溝は、前記第１主面に形成される、［１］～［１０］のいずれかの半導体レーザ素子の製造方法。
【0028】
上記［１１］によれば、素子分割溝又は劈開導入溝に沿った劈開の品質を向上させることができる。
【0029】
［１２］前記第２工程は、前記エッチングの前に、前記ウェハの前記第１主面又は前記第２主面のうち前記素子分割溝が形成される主面において、前記素子分割溝が形成される予定の領域の中心部と重なる開口部が設けられたレジスト膜を形成する工程を含み、
前記開口部の周縁部における前記レジスト膜の厚さは、前記第２方向に沿って前記開口部の端部に近づくにつれて薄くなるように形成される、［１］～［１１］のいずれかの半導体レーザ素子の製造方法。
前記開口部の周縁部における前記レジスト膜の厚さは、前記第２方向に沿って前記開口部の端部に近づくにつれて薄くなるように形成される、［１］～［１１］のいずれかの半導体レーザ素子の製造方法。
【0030】
上記［１２］によれば、エッチングの進行に伴ってレジスト膜が薄くなることにより、レジスト膜の開口部の第２方向の幅を徐々に広げることができる。これにより、第２方向における素子分割溝の内面を、厚さ方向に対して傾斜するように形成することができる。
【0031】
［１３］前記第２工程よりも後であって前記第３工程よりも前に、前記ウェハの前記半導体層の頂面と前記素子分割溝の内面とを覆うように設けられ、前記頂面の一部を露出させる開口部が設けられた絶縁膜を形成し、前記開口部を介して前記頂面と接触すると共に前記絶縁膜のうち前記頂面を覆う部分の少なくとも一部を覆う電極を形成する工程を更に含む、［１］～［１２］のいずれかの半導体レーザ素子の製造方法。
【0032】
上記［１３］によれば、素子分割溝の第１内面のうち半導体層によって形成された部分を素子分割後に得られる半導体レーザ素子のメサ発光部の側面として機能させる場合において、当該メサ発光部の側面を絶縁膜によって適切に保護できるため、当該メサ発光部の側面の損傷に起因するダークライン（暗線）欠陥の発生を抑制できる。また、絶縁膜を介して半導体層の頂面に電極を形成することにより、電極の密着性をより良好にできる。その結果、半導体レーザ素子の製造品質を向上させることができる。
【発明の効果】
【0033】
本開示の一側面によれば、半導体レーザ素子の製造品質を損なうことなく、製造時の工数を低減することができる半導体レーザ素子の製造方法を提供することができる。
【図面の簡単な説明】
【0034】
【図1】一実施形態に係る半導体レーザ素子の製造方法によって製造される半導体レーザ素子の平面図である。
【図4】第１工程において用意されるウェハの一例を示す平面図である。
【図5】第２工程及び第３工程において形成される素子分割溝及び劈開導入溝の一例を含むウェハの一部拡大平面図である。
【図6】第２工程のレジスト膜形成後の状態を示すウェハの一部断面図である。
【図7】第２工程の素子分割溝形成後の状態を示すウェハの一部断面図である。
【図8】素子分割溝の一例のＳＥＭ画像である。
【図9】素子分割溝の一例を示す斜視図である。
【図11】表面処理工程の実施後の状態を示すウェハの一部断面図である。
【図12】裏面処理工程の実施後の状態を示すウェハの一部断面図である。
【図13】素子分割工程を模式的に示す図である。
【図14】素子分割溝の変形例を示す斜視図である。
【図15】第１変形例に係る半導体レーザ素子の断面図である。
【図16】第２変形例に係る半導体レーザ素子の断面図である。
【発明を実施するための形態】
【0035】
以下、本開示の一実施形態について、図面を参照しつつ詳細に説明する。なお、以下の説明において、同一又は相当要素には同一符号を用い、重複する説明を省略する。図面は、理解の容易化のために一部を簡略化又は誇張して描いている場合があり、寸法比率は図面に記載のものに限定されない。
【0036】
［半導体レーザ素子］
図１～図３を参照して、一実施形態に係る半導体レーザ素子の製造方法によって製造される半導体レーザ素子の一例（半導体レーザ素子１Ａ）について説明する。図１～図３に示されるように、半導体レーザ素子１Ａは、半導体基板２と、半導体基板２上に積層された半導体積層体３と、を備える。本明細書では、便宜上、半導体基板２の厚さ方向に平行な方向をＺ軸方向とし、半導体積層体３の光導波方向（共振器長方向）に平行な方向をＸ軸方向（第１方向）とし、厚さ方向（Ｚ軸方向）から見て光導波方向（Ｘ軸方向）に垂直な方向をＹ軸方向（第２方向）とするＸＹＺ直交座標系を定義する。Ｚ軸方向は、半導体基板２と半導体積層体３とが互いに対向する方向でもあり、半導体積層体３に含まれる複数の層の積層方向でもある。なお、第１方向は、光導波路方向と交差する一対の端面が互いに対向する方向であってもよい。また、第１方向は、レーザ光の出射端面に垂直な方向であってもよい。
図１～図３を参照して、一実施形態に係る半導体レーザ素子の製造方法によって製造される半導体レーザ素子の一例（半導体レーザ素子１Ａ）について説明する。図１～図３に示されるように、半導体レーザ素子１Ａは、半導体基板２と、半導体基板２上に積層された半導体積層体３と、を備える。本明細書では、便宜上、半導体基板２の厚さ方向に平行な方向をＺ軸方向とし、半導体積層体３の光導波方向（共振器長方向）に平行な方向をＸ軸方向（第１方向）とし、厚さ方向（Ｚ軸方向）から見て光導波方向（Ｘ軸方向）に垂直な方向をＹ軸方向（第２方向）とするＸＹＺ直交座標系を定義する。Ｚ軸方向は、半導体基板２と半導体積層体３とが互いに対向する方向でもあり、半導体積層体３に含まれる複数の層の積層方向でもある。なお、第１方向は、光導波路方向と交差する一対の端面が互いに対向する方向であってもよい。また、第１方向は、レーザ光の出射端面に垂直な方向であってもよい。
【0037】
半導体レーザ素子１Ａは、例えば、Ｘ軸方向に互いに対向する半導体積層体３の端面間でレーザ光を共振させ、一方の端面からＸ軸方向に沿ってレーザ光Ｌを出射する端面出射型のレーザダイオードとして構成される。半導体レーザ素子１ＡのＸ軸方向の長さ（共振器長）は、例えば０．５ｍｍ～２．０ｍｍであり、本実施形態では一例として１．０ｍｍである。半導体レーザ素子１ＡのＹ軸方向の幅は、例えば３００μｍ～１０００μｍであり、本実施形態では一例として５００μｍである。
【0038】
半導体基板２は、一例として、ＧａＡｓによって形成されたＧａＡｓ基板である。半導体基板２は、半導体積層体３が形成される表面２ａと、表面２ａとは反対側の裏面２ｂと、全体としてＹ軸方向に交差して表面２ａと裏面２ｂとを接続する側面２ｃ（第２側面）と、を有する。半導体基板２の表面２ａは（１００）面である。すなわち、表面２ａに直交するＺ軸方向は、半導体基板２の［１００］方向と平行な方向である。
【0039】
半導体積層体３は、半導体基板２の表面２ａ上に形成されている。半導体積層体３は、表面２ａに対向する側とは反対側の頂面３ａと、Ｙ軸方向に交差する側面３ｂ（第１側面）と、を有する。側面３ｂは、半導体基板２の側面２ｃと連続的に設けられている。すなわち、側面３ｂと側面２ｃとの接続部分（境界部分）において、側面３ｂは、側面２ｃと滑らかに連結されている。半導体積層体３の側面３ｂと、半導体基板２の側面２ｃのうち側面３ｂと連続する部分とは、後述する素子分割溝形成工程（第２工程）におけるエッチングによって、Ｚ軸方向に傾斜する傾斜面として構成されている。より具体的には、側面３ｂは、Ｚ軸方向に沿って半導体積層体３側から半導体基板２側へと向かうにつれてＹ軸方向における外側に向かうように、Ｚ軸方向に対して傾斜している。これにより、半導体積層体３は、メサ形状に形成されている。
【0040】
半導体基板２の側面２ｃは、第１部分２ｃ１と、第２部分２ｃ２と、第３部分２ｃ３と、第４部分２ｃ４と、を有する。第１部分２ｃ１は、半導体積層体３の側面３ｂと接続され、側面３ｂと連続してＺ軸方向に対して傾斜する部分である。第２部分２ｃ２は、第１部分２ｃ１に対して側面３ｂが位置する側とは反対側において第１部分２ｃ１と接続される部分である。第３部分２ｃ３は、裏面２ｂのＹ軸方向における端部と接続され、Ｚ軸方向に略平行に延びる部分である。第４部分２ｃ４は、第２部分２ｃ２における第１部分２ｃ１と接続される側とは反対側の端部と、第４部分２ｃ４における裏面２ｂと接続される側とは反対側の端部と、を接続するようにＹ軸方向に僅かに延びる部分である。
【0041】
Ｚ軸方向に対する第１部分２ｃ１の傾斜角度θ１（図２参照）は、第２部分２ｃ２のＺ軸方向に対する傾斜角度よりも大きい。一例として、第２部分２ｃ２はＺ軸方向と略平行に延びており、第２部分２ｃ２のＺ軸方向に対する傾斜角度は略０度である。これに対して、傾斜角度θ１は、例えば、５～２５度である。なお、上述した通り、第１部分２ｃ１は側面３ｂと連続的に設けられているため、側面３ｂのＺ軸方向に対する傾斜角度は、第１部分２ｃ１の傾斜角度θ１と略一致している。
【0042】
半導体積層体３の頂面３ａのＹ軸方向における縁部と、半導体積層体３の側面３ｂの全体と、半導体基板２の側面２ｃのうち第３部分２ｃ３を除いた部分とは、絶縁膜４によって覆われている。絶縁膜４は、例えばシリコン窒化膜又はシリコン酸化膜等によって形成され得る。絶縁膜４のうち頂面３ａを覆う部分には、頂面３ａの一部（本実施形態では、頂面３ａのＹ軸方向における中央部）を露出させるための開口部４ａが設けられている。開口部４ａは、Ｙ軸方向において一定の幅を有し、Ｘ軸方向に延びている。
【0043】
半導体レーザ素子１Ａの表面側の電極５は、絶縁膜４の開口部４ａを介して頂面３ａと接触すると共に、絶縁膜４のうち頂面３ａを覆う部分の少なくとも一部を覆うように形成されている。電極５と頂面３ａとの接触面はＸ軸方向に延びており、レーザ共振はＸ軸方向に沿って生じる。半導体レーザ素子１Ａの裏面側の電極６は、半導体基板２の裏面２ｂに設けられている。電極５は、例えば、Ｔｉ／Ｐｔ／Ａｕによって形成され得る。電極６は、例えば、ＡｕＧｅ／Ｎｉ／Ａｕによって形成され得る。
【0044】
図３に示されるように、半導体積層体３は、一例として、半導体基板２の表面２ａ上にこの順に積層された、下部第１クラッド層３０１、下部活性層３０２（活性層）、下部第２クラッド層３０３、下部トンネル障壁層３０４、中間第１クラッド層３０５、中間活性層３０６（活性層）、中間第２クラッド層３０７、中間トンネル障壁層３０８、上部第１クラッド層３０９、上部活性層３１０（活性層）、上部第２クラッド層３１１、及びコンタクト層３１２を有している。半導体積層体３は、例えば、ＭＯＣＶＤ（有機金属気相成長）法を用いて、半導体基板２の表面２ａ上に各層を成長させることによって形成され得る。
【0045】
本実施形態では、一例として、半導体積層体３は、複数（ここでは３つ）の活性層を含んでいる。半導体レーザ素子１Ａは、上部第１クラッド層３０９、上部活性層３１０、及び上部第２クラッド層３１１を含む第１レーザダイオードと、中間第１クラッド層３０５、中間活性層３０６、及び中間第２クラッド層３０７を含む第２レーザダイオードと、下部第１クラッド層３０１、下部活性層３０２、及び下部第２クラッド層３０３を含む第３レーザダイオードと、を直列に接続したものと見做すことができる。電極５（Ｐ型半導体側の電極）から電極６（Ｎ型半導体側の電極）に向けて順方向に電流を流すことにより、第１～第３レーザダイオードの各々が発光し、Ｘ軸方向にレーザ光Ｌを出射する。
【0046】
半導体積層体３を構成する各層の厚み、厚みの好適範囲、及び導電型の組み合わせの一例は、表１に示される。
【表1】
【0047】
半導体積層体３を構成する各層の材料及び不純物濃度の組み合わせの一例は、表２に示される。
【表2】
【0048】
【0049】
（第１工程：ウェハ準備工程）
まず、図４及び図５に示されるように、それぞれが半導体レーザ素子１Ａとなる複数の素子部分Ｃを含む円板状のウェハ１００（半導体部材）が用意される。図５は、図４における正方形状の領域Ａの拡大平面図である。領域Ａは、例えば一辺が３０ｍｍの正方形状の領域である。領域ＡのＹ軸方向における中央領域（すなわち、領域ＡのＹ軸方向の両側縁部を除いた領域）が、複数の素子部分Ｃが配置された素子領域Ａ１として構成されている。素子領域Ａ１のＹ軸方向における端部は、Ｙ軸方向において最も外側に位置する半導体レーザ素子１Ａ（厳密には、素子分割後に半導体レーザ素子１Ａとなる部分）のＹ軸方向における外側端部と一致する。言い換えれば、素子領域Ａ１のＹ軸方向における端部に沿った辺部（図５における素子領域Ａ１の上辺及び下辺）は、Ｙ軸方向において最も外側に位置する素子分割ラインＬ２と一致する。なお、図５においては、後述する素子分割溝形成工程（第２工程）及び劈開導入溝形成工程（第３工程）において形成される複数の素子分割溝２０及び複数の劈開導入溝３０が図示されている。また、図５においては、Ｚ軸方向から見た場合の素子分割溝２０の形状が単純な矩形状に図示されているが、本実施形態では実際には、素子分割溝２０は、平面視において図１０の（Ａ）に示されるような舟形状に形成されている。
まず、図４及び図５に示されるように、それぞれが半導体レーザ素子１Ａとなる複数の素子部分Ｃを含む円板状のウェハ１００（半導体部材）が用意される。図５は、図４における正方形状の領域Ａの拡大平面図である。領域Ａは、例えば一辺が３０ｍｍの正方形状の領域である。領域ＡのＹ軸方向における中央領域（すなわち、領域ＡのＹ軸方向の両側縁部を除いた領域）が、複数の素子部分Ｃが配置された素子領域Ａ１として構成されている。素子領域Ａ１のＹ軸方向における端部は、Ｙ軸方向において最も外側に位置する半導体レーザ素子１Ａ（厳密には、素子分割後に半導体レーザ素子１Ａとなる部分）のＹ軸方向における外側端部と一致する。言い換えれば、素子領域Ａ１のＹ軸方向における端部に沿った辺部（図５における素子領域Ａ１の上辺及び下辺）は、Ｙ軸方向において最も外側に位置する素子分割ラインＬ２と一致する。なお、図５においては、後述する素子分割溝形成工程（第２工程）及び劈開導入溝形成工程（第３工程）において形成される複数の素子分割溝２０及び複数の劈開導入溝３０が図示されている。また、図５においては、Ｚ軸方向から見た場合の素子分割溝２０の形状が単純な矩形状に図示されているが、本実施形態では実際には、素子分割溝２０は、平面視において図１０の（Ａ）に示されるような舟形状に形成されている。
【0050】
図６に示されるように、ウェハ１００は、基板層２Ｌと、半導体層３Ｌと、を有する。基板層２Ｌは、複数の素子部分Ｃ（すなわち、素子分割後に個々の半導体レーザ素子１Ａとなる部分）の各々の半導体基板２を含む層である。言い換えれば、基板層２Ｌは、複数の素子部分Ｃの各々の半導体基板２が分離されずに連続してＸＹ平面に沿って延在している状態の構造を有する。半導体層３Ｌは、複数の素子部分Ｃの各々の半導体積層体３を含む層である。言い換えれば、半導体層３Ｌは、複数の素子部分Ｃの各々の半導体積層体３が分離されずに連続してＸＹ平面に沿って延在している状態の構造を有する。
【0051】
基板層２Ｌは、素子分割後に個々の半導体レーザ素子１Ａの半導体基板２の表面２ａ及び裏面２ｂとなる部分である表面２Ｌａ及び裏面２Ｌｂを有する。半導体層３Ｌは、例えば、上述したＭＯＣＶＤ法を用いて基板層２Ｌの表面２Ｌａ上に半導体層３Ｌを構成する各層（図３における３０１～３１２の各々に対応する層）を成長させることによって形成され得る。半導体層３Ｌは、素子分割後に個々の半導体レーザ素子１Ａの半導体積層体３の頂面３ａとなる部分である頂面３Ｌａを有する。本実施形態では、一例として、基板層２Ｌの表面２Ｌａは、（１００）面とされている。また、基板層２Ｌのオリエンテーションフラット加工面（図４において下側に配置された平坦面）に垂直な方向（すなわち、図４におけるＹ軸正方向）は、基板層２Ｌの［０１１］方向である。図４におけるＸ軸正方向は、基板層２Ｌの［０１－１］方向である。
【0052】
ウェハ１００は、基板層２Ｌに対して半導体層３Ｌが位置する側の第１主面１００ａと、第１主面１００ａとは反対側の第２主面１００ｂと、を有する。本実施形態では、第１主面１００ａは、半導体層３Ｌの頂面３Ｌａによって構成されている。第２主面１００ｂは、基板層２Ｌの裏面２Ｌｂによって構成されている。
【0053】
本実施形態では、素子領域Ａ１の内部に複数の素子部分Ｃが含まれている。複数の素子部分Ｃは、Ｘ軸方向及びＹ軸方向にマトリクス状に配列されている。図５に示されるように、ウェハ１００には、Ｘ軸方向に配列された複数の素子部分Ｃを仕切るように（すなわち、Ｘ軸方向に互いに隣接する２つの素子部分Ｃの間を仕切るように）Ｙ軸方向に延びる複数の劈開ラインＬ１が設定される。また、ウェハ１００には、Ｙ軸方向に配列された複数の素子部分Ｃを仕切るように（すなわち、Ｙ軸方向に互いに隣接する２つの素子部分Ｃの間を仕切るように）Ｘ軸方向に延びる複数の素子分割ラインＬ２が設定される。劈開ラインＬ１は、後述する１次劈開工程（第４工程）においてウェハ１００が分割される予定のラインである。素子分割ラインＬ２は、後述する２次劈開工程（第５工程）においてレーザバーＬＢ（図１３参照）が分割される予定のラインである。
【0054】
複数の素子分割ラインＬ２の各々の延在方向（すなわち、Ｘ軸方向）は、基板層２Ｌの［０１－１］方向と平行となるように設定されている。上記構成によれば、２次劈開（第５工程）の素子分割ラインＬ２を、割れ難い結晶方位である基板層２Ｌの［０１－１］方向に合わせることにより、後述する素子分割溝形成工程（第２工程）において素子分割溝２０が形成された後のウェハ１００の機械的強度を好適に確保することができる。これにより、１次劈開（第４工程）の前に裏面処理（例えば、後述する裏面処理工程）を実施する場合において、ウェハ１００の破損を好適に抑制できる。すなわち、一定の機械的強度が確保された状態で裏面処理等を実施することができるため、裏面処理等の最中、或いは裏面処理等を実施するためにウェハ１００の持ち運び等を行う際等において、予期せぬウェハ１００の破損が生じるリスクを低減できる。
【0055】
（第２工程：素子分割溝形成工程）
続いて、図５に示されるように、複数の素子分割ラインＬ２の各々に沿って、ウェハ１００の第１主面１００ａに、エッチングによって素子分割溝２０が形成される。上記エッチングは、塩素系ガスを用いたドライエッチングである。例えば、素子分割溝２０は、誘導結合プラズマ（ＩＣＰ：Inductively Coupled Plasma）を用いた反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）によって形成され得る。塩素系ガスを用いたドライエッチングを用いることにより、垂直エッチング加工を容易且つ精度良く行うことができるため、素子分割溝２０の形状を精度良くコントロールすることができる。
続いて、図５に示されるように、複数の素子分割ラインＬ２の各々に沿って、ウェハ１００の第１主面１００ａに、エッチングによって素子分割溝２０が形成される。上記エッチングは、塩素系ガスを用いたドライエッチングである。例えば、素子分割溝２０は、誘導結合プラズマ（ＩＣＰ：Inductively Coupled Plasma）を用いた反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）によって形成され得る。塩素系ガスを用いたドライエッチングを用いることにより、垂直エッチング加工を容易且つ精度良く行うことができるため、素子分割溝２０の形状を精度良くコントロールすることができる。
【0056】
素子分割溝２０は、劈開ラインＬ１を跨がないように、Ｘ軸方向に隣り合う複数の素子部分Ｃの間の領域毎に個別に形成される。すなわち、劈開ラインＬ１上にはエッチング溝は形成されない。本実施形態では一例として、Ｘ軸方向に隣り合う劈開ラインＬ１間の距離は１．０ｍｍ（すなわち、上述した半導体レーザ素子１Ａの共振器長）であり、Ｘ軸方向における素子分割溝２０の長さは０．８ｍｍである。素子分割溝２０のＸ軸方向の中心は、Ｘ軸方向に隣り合う劈開ラインＬ１間の領域（すなわち、素子部分Ｃ）のＸ軸方向の中心と略一致している。すなわち、本実施形態では、素子分割溝２０のＸ軸方向の端部と当該端部から最も近い劈開ラインＬ１との離間距離（Ｘ軸方向の距離）は、０．１ｍｍである。なお、Ｘ軸方向における素子分割溝２０の長さは、例えば、０．８ｍｍ～０．９５ｍｍの範囲から選択され得る。
【0057】
図６～図１０を参照して、素子分割溝形成工程の一例、及び当該素子分割溝形成工程によって形成される素子分割溝２０の一例について詳細に説明する。図６及び図７は、素子分割溝２０が形成される予定の位置（素子分割溝２０のＸ軸方向における略中心位置）におけるウェハ１００の断面を示している。
【0058】
まず、図７～図１０を参照して、素子分割溝２０の構成について説明する。図７に示されるように、素子分割溝２０は、半導体層３Ｌを貫通して基板層２Ｌまで達している。また、図７及び図８に示されるように、素子分割溝２０は、素子分割溝２０の開口側に位置する第１部分２１と、第１部分２１に対して素子分割溝の底部側に位置する第２部分２２と、を有する。素子分割溝２０の底部は、Ｙ軸方向に略平行に延在する底面２３を有する。言い換えれば、素子分割溝２０の底部はＶ字溝のように尖った形状を有しておらず、素子分割溝２０の底部には、Ｙ軸方向に一定の幅を有する略平面状の部分（底面２３）が形成されている。
【0059】
素子分割時における亀裂の進展方向の制御精度を確保する観点から、Ｙ軸方向における底面２３の幅は、好ましくは２０μｍ以下に設定され、より好ましくは１０μｍ以下に設定される。また、素子分割溝２０が形成された後のウェハ１００の機械的強度を確保する観点から、Ｙ軸方向における底面２３の幅は、好ましくは５μｍ以上に設定される。Ｙ軸方向における素子分割溝２０の開口幅（すなわち、第１部分２１の上端開口のＹ軸方向の幅）は、好ましくは１０μｍ以上に設定される。Ｚ軸方向における素子分割溝２０の深さ（すなわち、第１部分２１の上端から第２部分２２の底部までの距離）は、好ましくは２０μｍ以上に設定される。図８の例では、Ｙ軸方向における底面２３の幅（＝第２部分２２のＹ軸方向の幅）は、７．２５μｍであり、Ｙ軸方向における素子分割溝２０の開口幅は、３１．２μｍであり、Ｚ軸方向における素子分割溝２０の深さは、４０．１μｍである。また、本実施形態では、Ｚ軸方向における第１部分２１の深さ（Ｚ軸方向における第１部分２１の長さ）は、Ｚ軸方向における第２部分２２の深さ（Ｚ軸方向における第２部分２２の長さ）よりも大きい。第１部分２１の深さを大きくすることにより、素子分割溝２０の体積を効率的に増やすことができ、素子分割をし易くすることができる。
【0060】
素子分割溝２０は、Ｙ軸方向における一対の内面２０ａ（第１内面）と、Ｘ軸方向における一対の内面２０ｂ（第２内面）と、を有する。一対の内面２０ａは、Ｚ軸方向から見た場合に、素子分割溝２０の略中心部を挟んで、Ｙ軸方向に互いに対向する位置に設けられた面である。一対の内面２０ｂは、Ｚ軸方向から見た場合に、素子分割溝２０の略中心部を挟んで、Ｘ軸方向に互いに対向する位置に設けられた面である。
【0061】
図７に示されるように、内面２０ａのうち少なくとも半導体層３Ｌによって形成された部分は、第１主面１００ａ側から第２主面１００ｂ側に向かうにつれて素子分割溝２０のＹ軸方向の幅が小さくなるように、Ｚ軸方向に対して傾斜している。本実施形態では、第１部分２１の内面２０ａは、第１主面１００ａ側から第２主面１００ｂ側に向かうにつれて素子分割溝２０のＹ軸方向の幅が小さくなるように、Ｚ軸方向に対して傾斜している。また、Ｚ軸方向に対する第１部分２１の内面２０ａの傾斜角度θ１は、Ｚ軸方向に対する第２部分２２の内面２０ａの傾斜角度よりも大きくされている。一例として、第２部分２２の内面２０ａはＺ軸方向と略平行に延びており、第２部分２２の内面２０ａのＺ軸方向に対する傾斜角度は略０度である。なお、第１部分２１の内面２０ａは、素子分割後に得られる半導体レーザ素子１Ａの側面３ｂと側面２ｃの第１部分２ｃ１とに対応する部分である。第２部分２２の内面２０ａは、素子分割後に得られる半導体レーザ素子１Ａの側面２ｃの第２部分２ｃ２に対応する部分である。
【0062】
図９及び図１０に示されるように、素子分割溝２０の内面２０ｂは、Ｘ軸方向の外側に向かうにつれてＹ軸方向における素子分割溝２０の略中心部に向かって幅狭となるようにＹ軸方向に対して傾斜している。本実施形態では一例として、素子分割溝２０の内面２０ｂは、第１部分２１及び第２部分２２の両方において、Ｘ軸方向の外側に向かうにつれてＹ軸方向における素子分割溝２０の略中心部に向かって幅狭となるようにＹ軸方向に対して傾斜する舟形状に形成されている。
【0063】
続いて、素子分割溝２０を上述したような形状に形成するための方法の一例について説明する。図６に示されるように、素子分割溝形成工程は、エッチングの前に、ウェハ１００の第１主面１００ａ（素子分割溝２０が形成される主面）において、レジスト膜４０を形成する工程を含む。レジスト膜４０には、素子分割溝２０が形成される予定の領域の中心部と重なる開口部４０ａが設けられている。開口部４０ａによって、後述する素子分割溝２０の第２部分２２のＺ軸方向から見た場合の大きさが画定される。より具体的には、素子分割溝形成工程後に得られる素子分割溝２０の第２部分２２のＹ軸方向の幅は、エッチング開始前の開口部４０ａのＹ軸方向の幅よりも僅かに大きくなる。同様に、素子分割溝形成工程後に得られる素子分割溝２０の第２部分２２のＸ軸方向の幅は、エッチング開始前の開口部４０ａのＸ軸方向の幅よりも僅かに大きくなる。図８の例では、エッチング開始前の開口部４０ａのＹ軸方向の幅が５μｍに設定されることにより、Ｙ軸方向における底面２３の幅（＝第２部分２２のＹ軸方向の幅）が、７．２５μｍに調整されている。
【0064】
図７に示されるように、開口部４０ａの周縁部におけるレジスト膜４０の厚さは、Ｙ軸方向に沿って開口部４０ａの端部に近づくにつれて薄くなるように形成されている。上記構成によれば、エッチングの進行に伴ってレジスト膜４０が薄くなることにより、レジスト膜４０の開口部４０ａのＹ軸方向の幅を徐々に広げることができる。これにより、Ｙ軸方向における素子分割溝２０の内面２０ａを、Ｚ軸方向に対して傾斜するように形成することができる。すなわち、上述した第１部分２１の内面２０ａを容易に形成することができる。また、エッチングが開始された後、レジスト膜４０の開口部４０ａの縁部の部分が減膜されて開口部４０ａがＹ軸方向に広がり始めるまでは、エッチングは垂直方向（Ｚ軸方向）に進行する。これにより、Ｘ軸方向から見てＺ軸方向に略垂直に延びる第２部分２２を容易に形成することもできる。
【0065】
また、図９及び図１０に示されるように、本実施形態では、第１部分２１の内面２０ｂは、第１主面１００ａ側から第２主面１００ｂ側に向かうにつれて素子分割溝２０のＸ軸方向の幅が小さくなるように、Ｚ軸方向に対して傾斜している。また、Ｚ軸方向に対する第１部分２１の内面２０ｂの傾斜角度は、Ｚ軸方向に対する第２部分２２の内面２０ｂの傾斜角度（本実施形態では略０度）よりも大きくされている。このような形状についても、上述したようなレジスト膜４０を用いた方法により、容易に形成することができる。すなわち、開口部４０ａの周縁部におけるレジスト膜４０の厚さは、Ｘ軸方向に沿って開口部４０ａの端部に近づくにつれて薄くなるように形成されればよい。上記構成によれば、エッチングの進行に伴ってレジスト膜４０が薄くなることにより、レジスト膜４０の開口部４０ａのＸ軸方向の幅を徐々に広げることができる。これにより、Ｘ軸方向における素子分割溝２０の内面２０ｂを、Ｚ軸方向に対して傾斜するように形成することができる。すなわち、上述した第１部分２１の内面２０ｂを容易に形成することができる。また、エッチングが開始された後、レジスト膜４０の開口部４０ａの縁部の部分が減膜されて開口部４０ａがＸ軸方向に広がり始めるまでは、エッチングは垂直方向（Ｚ軸方向）に進行する。これにより、Ｙ軸方向から見てＺ軸方向に略垂直に延びる第２部分２２を容易に形成することもできる。
【0066】
各素子部分Ｃの半導体層３Ｌは、当該各素子部分ＣのＹ軸方向の両側に形成された素子分割溝２０によって当該各素子部分Ｃと隣接する素子部分Ｃの半導体層３Ｌと分離されることにより、メサ形状に形成される。すなわち、本実施形態では、素子分割溝形成工程は、メサ部を形成するためのメサ形成工程を兼ねている。
【0067】
（表面処理工程）
続いて、図１１に示されるように、表面処理工程（表面プロセス）が実施される。まず、絶縁膜４が、ウェハ１００の半導体層３Ｌの頂面３Ｌａと素子分割溝２０の内面２０ａ，２０ｂとを覆うように形成される。絶縁膜４には、頂面３Ｌａの一部を露出させる開口部４ａが設けられる。絶縁膜４は、例えば、素子領域Ａ１（図５参照）の内部において、複数の素子分割ラインＬ２の各々に沿ってＸ軸方向に延在するように形成される。続いて、電極５が、開口部４ａを介して頂面３Ｌａと接触すると共に絶縁膜４のうち頂面３Ｌａを覆う部分の少なくとも一部を覆うように形成される。電極５は、例えば、素子領域Ａ１の内部において、互いに隣接する素子分割ラインＬ２，Ｌ２の間の各素子部分Ｃの中央部に沿ってＸ軸方向に延在するように形成される。
続いて、図１１に示されるように、表面処理工程（表面プロセス）が実施される。まず、絶縁膜４が、ウェハ１００の半導体層３Ｌの頂面３Ｌａと素子分割溝２０の内面２０ａ，２０ｂとを覆うように形成される。絶縁膜４には、頂面３Ｌａの一部を露出させる開口部４ａが設けられる。絶縁膜４は、例えば、素子領域Ａ１（図５参照）の内部において、複数の素子分割ラインＬ２の各々に沿ってＸ軸方向に延在するように形成される。続いて、電極５が、開口部４ａを介して頂面３Ｌａと接触すると共に絶縁膜４のうち頂面３Ｌａを覆う部分の少なくとも一部を覆うように形成される。電極５は、例えば、素子領域Ａ１の内部において、互いに隣接する素子分割ラインＬ２，Ｌ２の間の各素子部分Ｃの中央部に沿ってＸ軸方向に延在するように形成される。
【0068】
本実施形態では、素子分割溝２０の第１部分２１の内面２０ａは、素子分割溝２０の開口側に向かって末広がりの形状を有している。このため、ＣＶＤ法等によって絶縁膜４を形成する場合において、第１部分２１の内部にはガスが入り易いため、第１部分２１の内面２０ａには、絶縁膜４を好適に形成することができる。また、第１部分２１は、半導体層３Ｌを貫通して基板層２Ｌに達しているため、活性層を含む半導体層３Ｌの内面２０ａの全体に対して、絶縁膜４を確実に形成することができる。一方、第１部分２１よりも奥側において、第１部分２１よりもＺ軸方向に対して傾斜していない第２部分２２の内部にはガスが入りにくい。このため、第２部分２２及び底面２３上に成膜される絶縁膜４の厚さを、第１部分２１に成膜される絶縁膜４の厚さよりも薄くすることができる。これにより、底面２３上に成膜された絶縁膜４が素子分割に悪影響を及ぼす可能性を低減できる。
【0069】
（裏面処理工程）
続いて、図１２に示されるように、裏面処理工程（裏面プロセス）が実施される。まず、ウェハ１００の基板層２Ｌの裏面２Ｌｂが削られることにより、ウェハ１００（基板層２Ｌ）の薄化処理が実施される。続いて、薄化された基板層２Ｌの裏面２Ｌｂに電極６が形成される。電極６は、例えば、素子領域Ａ１の裏面２Ｌｂの全体に形成される。
続いて、図１２に示されるように、裏面処理工程（裏面プロセス）が実施される。まず、ウェハ１００の基板層２Ｌの裏面２Ｌｂが削られることにより、ウェハ１００（基板層２Ｌ）の薄化処理が実施される。続いて、薄化された基板層２Ｌの裏面２Ｌｂに電極６が形成される。電極６は、例えば、素子領域Ａ１の裏面２Ｌｂの全体に形成される。
【0070】
（第３工程：劈開導入溝形成工程）
続いて、図５に示されるように、複数の劈開ラインＬ１の各々と重なる位置において、第１主面１００ａ又は第２主面１００ｂに、劈開の起点となる劈開導入溝３０が形成される。劈開導入溝３０は、複数の素子部分Ｃが配置された素子領域Ａ１の外側に形成される。すなわち、劈開導入溝３０は、Ｘ軸方向に隣り合う複数の素子部分Ｃの間（すなわち、素子領域Ａ１の内部であって劈開ラインＬ１と重なる領域）には形成されない。
続いて、図５に示されるように、複数の劈開ラインＬ１の各々と重なる位置において、第１主面１００ａ又は第２主面１００ｂに、劈開の起点となる劈開導入溝３０が形成される。劈開導入溝３０は、複数の素子部分Ｃが配置された素子領域Ａ１の外側に形成される。すなわち、劈開導入溝３０は、Ｘ軸方向に隣り合う複数の素子部分Ｃの間（すなわち、素子領域Ａ１の内部であって劈開ラインＬ１と重なる領域）には形成されない。
【0071】
劈開導入溝３０は、例えば、ダイヤモンドツールで罫書きするダイヤモンドスクライブ等によって形成され得る。本実施形態では、複数の劈開導入溝３０は、複数の素子分割溝２０が形成される第１主面１００ａに形成される。すなわち、本実施形態では、素子分割溝２０及び劈開導入溝３０のいずれも、第１主面１００ａに形成される。上記構成によれば、素子分割溝２０又は劈開導入溝３０に沿った劈開の品質を向上させることができる。より具体的には、上述したように第２主面１００ｂの全体に電極６が形成されるが、電極６の上から第２主面１００ｂにスクライビングを行ってスクライブ溝（素子分割溝又は劈開導入溝）を設けた場合、電極６の存在によって精度良くスクライブ溝を形成することができず、十分な劈開品質を得られないおそれがある。また、上記のような劈開品質の悪化を回避するために、スクライブ溝が形成される位置を避けるように電極６のパターニングを行うことも考えられるが、その場合、当該パターニングの分だけ工数が増大してしまう。これに対して、上記のように第１主面１００ａに素子分割溝２０及び劈開導入溝３０を形成することにより、上述したようなデメリットを回避することができる。
【0072】
（第４工程：１次劈開工程）
続いて、領域Ａの外縁部に沿ってウェハ１００を切断することにより、ウェハ１００の領域Ａのみからなる正方形板状部材が得られる。なお、このような切断は、公知の手法によって実施され得る。例えば、領域Ａの外縁部のうちＹ軸方向に沿った部分（すなわち、領域ＡのＸ軸方向両側の劈開ラインＬ１に沿った部分）は、後述する１次劈開と同様の処理によって劈開されてもよい。また、領域Ａの外縁部のうちＸ軸方向に沿った部分は、ダイヤモンドスクライブ等によって罫書きされた後に、ブレーキング刃をウェハ１００の裏面（第２主面１００ｂ）側から当ててウェハ１００を押し割るブレーク処理を行うことによって切断されてもよい。
続いて、領域Ａの外縁部に沿ってウェハ１００を切断することにより、ウェハ１００の領域Ａのみからなる正方形板状部材が得られる。なお、このような切断は、公知の手法によって実施され得る。例えば、領域Ａの外縁部のうちＹ軸方向に沿った部分（すなわち、領域ＡのＸ軸方向両側の劈開ラインＬ１に沿った部分）は、後述する１次劈開と同様の処理によって劈開されてもよい。また、領域Ａの外縁部のうちＸ軸方向に沿った部分は、ダイヤモンドスクライブ等によって罫書きされた後に、ブレーキング刃をウェハ１００の裏面（第２主面１００ｂ）側から当ててウェハ１００を押し割るブレーク処理を行うことによって切断されてもよい。
【0073】
続いて、複数の劈開ラインＬ１の各々に沿ってウェハ１００（本実施形態では、上述の方法により得られた正方形板状部材）を劈開する処理（１次劈開）が実行される。その結果、それぞれＹ軸方向に１次元状に配列された複数の素子部分Ｃを含む複数のレーザバーＬＢ（図１３参照）が得られる。上記の１次劈開は、例えば、上述したように、ブレーキング刃を劈開ラインＬ１に沿ってウェハ１００の裏面（第２主面１００ｂ）側から当ててウェハ１００を押し割るブレーク処理を行うことによって実行される。
【0074】
（第５工程：２次劈開工程）
続いて、複数のレーザバーＬＢの各々を複数の素子分割ラインＬ２の各々に沿って劈開する処理（２次劈開、素子分割）が実行される。その結果、図１３に示されるように、各レーザバーＬＢから、複数の半導体レーザ素子１Ａが得られる。上記の２次劈開は、例えば、上述したように、ブレーキング刃を素子分割ラインＬ２に沿ってレーザバーＬＢの裏面（第２主面１００ｂ）側から当ててウェハ１００を押し割るブレーク処理を行うことによって実行される。
続いて、複数のレーザバーＬＢの各々を複数の素子分割ラインＬ２の各々に沿って劈開する処理（２次劈開、素子分割）が実行される。その結果、図１３に示されるように、各レーザバーＬＢから、複数の半導体レーザ素子１Ａが得られる。上記の２次劈開は、例えば、上述したように、ブレーキング刃を素子分割ラインＬ２に沿ってレーザバーＬＢの裏面（第２主面１００ｂ）側から当ててウェハ１００を押し割るブレーク処理を行うことによって実行される。
【0075】
［作用効果］
上記の半導体レーザ素子１Ａの製造方法では、１次劈開（第４工程）で複数のレーザバーＬＢを得る前のウェハ状態の段階（第２工程）で、２次劈開（第５工程）のための素子分割溝２０が形成される。これにより、１次劈開（第４工程）の後に、２次劈開（第５工程）の前処理としてダイヤモンドツール、レーザ等を用いてレーザバーＬＢ毎にスクライブ処理を行うことが不要となる。また、第２工程（すなわち、ウェハ状態で素子分割溝２０を形成する処理）の工数は、上述したようにレーザバーＬＢ毎にスクライブ処理を実行するために必要な工数よりも少ないため、上記製造方法によって作業工数を削減することができる。また、素子分割溝２０はエッチングによって形成されるため、素子分割溝２０のＺ軸方向における先端部（底部）に、ポイントスクライブ（ダイヤモンドスクライブ）を行った場合等に生じる深いダメージ層が形成されない。これにより、素子分割溝２０が形成された後のウェハ１００の強度を十分に確保することができる。その結果、第２工程の後にウェハ１００の裏面処理等が実施される場合であっても、ウェハ１００の破損が適切に防止される。また、ポイントスクライブを行った場合には、デブリの飛散、ラテラルクラックの発生等の問題が生じ得るが、エッチングによって素子分割溝２０を形成することにより、上記の問題を確実に回避できる。また、劈開ラインＬ１上には素子分割溝２０（エッチング溝）が形成されず、劈開導入溝３０も主に素子領域Ａ１の外側に形成される。すなわち、素子領域Ａ１内の劈開ラインＬ１上には、溝は形成されない。これにより、１次劈開（第４工程）によって得られるレーザバーＬＢに当該溝に起因する亀裂（Ｘ軸方向に進展する亀裂）が発生することを抑制できる。また、比較的割れ易いＧａＡｓによって形成された半導体基板２（すなわち、ＧａＡｓによって形成された基板層２Ｌ）を用いることにより、素子領域Ａ１の外側に劈開導入溝３０を設けるだけで、劈開ラインＬ１に沿った１次劈開（第４工程）を容易且つ精度良く行うことができる。従って、上記製造方法によれば、半導体レーザ素子１Ａの製造品質を損なうことなく、製造時の工数を低減することができる。
上記の半導体レーザ素子１Ａの製造方法では、１次劈開（第４工程）で複数のレーザバーＬＢを得る前のウェハ状態の段階（第２工程）で、２次劈開（第５工程）のための素子分割溝２０が形成される。これにより、１次劈開（第４工程）の後に、２次劈開（第５工程）の前処理としてダイヤモンドツール、レーザ等を用いてレーザバーＬＢ毎にスクライブ処理を行うことが不要となる。また、第２工程（すなわち、ウェハ状態で素子分割溝２０を形成する処理）の工数は、上述したようにレーザバーＬＢ毎にスクライブ処理を実行するために必要な工数よりも少ないため、上記製造方法によって作業工数を削減することができる。また、素子分割溝２０はエッチングによって形成されるため、素子分割溝２０のＺ軸方向における先端部（底部）に、ポイントスクライブ（ダイヤモンドスクライブ）を行った場合等に生じる深いダメージ層が形成されない。これにより、素子分割溝２０が形成された後のウェハ１００の強度を十分に確保することができる。その結果、第２工程の後にウェハ１００の裏面処理等が実施される場合であっても、ウェハ１００の破損が適切に防止される。また、ポイントスクライブを行った場合には、デブリの飛散、ラテラルクラックの発生等の問題が生じ得るが、エッチングによって素子分割溝２０を形成することにより、上記の問題を確実に回避できる。また、劈開ラインＬ１上には素子分割溝２０（エッチング溝）が形成されず、劈開導入溝３０も主に素子領域Ａ１の外側に形成される。すなわち、素子領域Ａ１内の劈開ラインＬ１上には、溝は形成されない。これにより、１次劈開（第４工程）によって得られるレーザバーＬＢに当該溝に起因する亀裂（Ｘ軸方向に進展する亀裂）が発生することを抑制できる。また、比較的割れ易いＧａＡｓによって形成された半導体基板２（すなわち、ＧａＡｓによって形成された基板層２Ｌ）を用いることにより、素子領域Ａ１の外側に劈開導入溝３０を設けるだけで、劈開ラインＬ１に沿った１次劈開（第４工程）を容易且つ精度良く行うことができる。従って、上記製造方法によれば、半導体レーザ素子１Ａの製造品質を損なうことなく、製造時の工数を低減することができる。
【0076】
また、劈開導入溝３０は、素子領域Ａ１の内部（特に、劈開ラインＬ１上においてＸ軸方向に隣り合う素子部分Ｃの間の領域）に形成されない。すなわち、素子領域Ａ１内の劈開ラインＬ１上には、素子分割溝２０及び劈開導入溝３０のいずれも形成されない。これにより、上述した１次劈開（第４工程）におけるレーザバーＬＢの亀裂の発生をより効果的に抑制できる。
【0077】
また、素子分割溝２０は、第１主面１００ａに形成されると共に、半導体層３Ｌを貫通して基板層２Ｌまで達している。素子分割溝２０の内面２０ａのうち少なくとも半導体層３Ｌによって形成された部分は、第１主面１００ａ側から第２主面１００ｂ側に向かうにつれて素子分割溝２０のＹ軸方向の幅が小さくなるようにＺ軸方向に対して傾斜している。上記構成によれば、素子分割溝２０の内面２０ａのうち半導体層３Ｌによって形成された部分を半導体レーザ素子１Ａのメサ発光部の側面として機能させる場合において、当該メサ発光部の横方向発振（Ｙ軸方向における発振）を好適に抑制できる。また、素子分割溝２０が基板層２Ｌまで達していることにより、２次劈開（第５工程）において基板層２Ｌのみを分割すればよいため、２次劈開時において半導体層３Ｌの内部にクラックが生じたり、基板層２Ｌから半導体層３Ｌが剥離したりするリスクを低減できる。
【0078】
また、第１部分２１の内面２０ａは、第１主面１００ａ側から第２主面１００ｂ側に向かうにつれて素子分割溝２０のＹ軸方向の幅が小さくなるようにＺ軸方向に対して傾斜しており、Ｚ軸方向に対する第１部分２１の内面２０ａの傾斜角度θ１は、Ｚ軸方向に対する第２部分２２の内面２０ａの傾斜角度（本実施形態では、略０度）よりも大きくされており、第１部分２１は、半導体層３Ｌを貫通して基板層２Ｌまで達している。上記構成によれば、素子分割溝２０の第１部分２１の内面２０ａをＺ軸方向に対して傾斜させることにより、２次劈開（第５工程）においてレーザバーＬＢを素子分割ラインＬ２に沿って分割し易くすることができる。より具体的には、Ｙ軸方向における第１部分２１の幅を素子分割溝２０の開口側に向かって末広がりの形状とすることにより、素子分割溝２０の体積を増やすことができるため、素子分割溝２０に沿ってレーザバーＬＢを割れ易くすることができる。一方、素子分割溝２０の内面２０ａの全体をＺ軸方向に対して略一定の傾斜角度で傾斜させた場合、素子分割溝２０の底部の中心位置を素子分割ラインＬ２上に精度良く合わせることが困難となり、精度良く素子分割を行うことができなくなるおそれがある。そこで、上記のように、素子分割溝２０の底部側にＺ軸方向に対する傾斜が第１部分２１よりも緩やかな第２部分２２を設けることにより、素子分割溝２０の底部の中心位置を素子分割ラインＬ２上に精度良く合わせることが可能となる。従って、上記構成によれば、第１部分２１によって素子分割（２次劈開）をし易くすることで素子分割にかかる時間を短縮できると共に、第２部分２２によって素子分割位置を精度良く制御することで素子分割の精度を向上させることができる。
【0079】
また、素子分割溝２０の第１部分２１の内面２０ａは、複数の素子部分Ｃの各々のメサ発光部の側面を構成しており、第１部分２１は、半導体層３Ｌを貫通して基板層２Ｌまで達している。上記構成によれば、メサ発光部の側面がＺ軸方向に対して傾斜する傾斜面として構成されるため、メサ発光部の横方向発振（Ｙ軸方向における発振）を好適に抑制できる。
【0080】
また、素子分割溝２０の底部は、Ｙ軸方向に延在する底面２３を有する。上記構成によれば、素子分割溝２０がＶ字状に形成される場合と比較して、ウェハ１００の機械的強度を高くすることができる。これにより、素子分割溝２０が形成された後のウェハ１００に対して裏面処理等を実施する場合等において、ウェハ１００の破損を抑制でき、歩留まりを向上させることができる。また、エッチングの精度は、傾斜が大きい面ほど悪くなるため、素子分割溝２０をＶ字状に形成する場合（すなわち、素子分割溝２０の内面２０ａの全体を傾斜面として形成する場合）、エッチングにより形成される素子分割溝２０の形状のコントロールが困難となり、その結果、素子分割時における分割方向（分割面に沿う方向）が不安定となる（すなわち、分割面がＺ軸方向に平行とならない）おそれがある。これに対して、素子分割溝２０が底面２３を有するようにエッチングすることにより、素子分割溝２０をＶ字状に形成する場合よりも素子分割溝２０の形状を精度良くコントロールすることができるため、素子分割の精度を高めることができる。
【0081】
また、Ｙ軸方向における素子分割溝２０の底面２３の幅は、１０μｍ以下である。上記構成によれば、底面２３の幅を一定以下（１０μｍ以下）に抑えることにより、上述したような素子分割溝２０が底面２３を有する場合の効果を得つつ、素子分割溝２０に沿って素子分割し易くすることができる。すなわち、ウェハ１００の機械的強度を確保する観点からは、底面２３の幅は大きい方がよいが、底面２３の幅が大き過ぎると、素子分割時において、レーザバーＬＢが素子分割溝２０に沿って割れ難くなってしまう。上記構成によれば、このようなデメリットを抑制することができる。
【0082】
また、Ｘ軸方向における素子分割溝２０の内面２０ｂは、Ｘ軸方向の外側に向かうにつれてＹ軸方向における素子分割溝２０の略中心部に向かって幅狭となるようにＹ軸方向に対して傾斜している。上記構成によれば、Ｚ軸方向から見た素子分割溝２０の形状を単純な長方形状にした場合と比較して、素子分割溝２０のＹ軸方向における略中心部に沿って素子分割し易くすることができる。
【0083】
また、図１１に示されるように、上記半導体レーザ素子１Ａの製造方法は、第２工程よりも後であって第３工程よりも前に、絶縁膜４を形成し、絶縁膜４の開口部４ａを介して半導体層３Ｌの頂面３Ｌａと接触すると共に絶縁膜４のうち頂面３Ｌａを覆う部分の少なくとも一部を覆う電極５を形成する工程を含む。上記構成によれば、素子分割溝２０の内面２０ａのうち半導体層３Ｌによって形成された部分を素子分割後に得られる半導体レーザ素子１Ａのメサ発光部の側面として機能させる場合において、当該メサ発光部の側面を絶縁膜４によって適切に保護できるため、当該メサ発光部の側面の損傷に起因するダークライン（暗線）欠陥の発生を抑制できる。また、絶縁膜４を介して半導体層３Ｌの頂面３Ｌａに電極５を形成することにより、電極５の密着性をより良好にできる。その結果、半導体レーザ素子１Ａの製造品質を向上させることができる。
【0084】
また、上述した半導体レーザ素子１Ａは、上記製造方法によって容易且つ精度良く製造可能な構成を有するため、歩留まりの向上を図ることができる。さらに、半導体積層体３の側面３ｂがメサ発光部の側面として機能する場合には、側面３ｃがＺ軸方向に対して傾斜する傾斜面として構成されるため、メサ発光部の横方向発振（Ｙ軸方向における発振）を好適に抑制できる。
【0085】
［変形例］
（素子分割溝の変形例）
第２工程において形成される素子分割溝の形状は、上述した素子分割溝２０の形状に限られない。例えば、第２工程において形成される素子分割溝は、単純な直方体状（Ｚ軸方向から見て長方形状）に形成されてもよい。また、上述した素子分割溝２０の代わりに、図１４に示される変形例に係る素子分割溝２０Ａが形成されてもよい。Ｙ軸方向における素子分割溝２０Ａの内面２０Ａａは、素子分割溝２０の第２部分２２に対応する部分を有しておらず、素子分割溝２０の第１部分２１に対応する部分のみを有している。すなわち、素子分割溝２０Ａの内面２０Ａａの全体が、Ｚ軸方向に対して傾斜している。一方、Ｘ軸方向における素子分割溝２０Ａの内面２０Ａｂは、素子分割溝２０の内面２０ｂと同様に、Ｘ軸方向の外側に向かうにつれてＹ軸方向における素子分割溝２０の略中心部に向かって幅狭となるようにＹ軸方向に対して傾斜している。また、素子分割溝２０Ａでは、内面２０Ａｂは、Ｚ軸方向から見た場合に、Ｒ形状（すなわち、外側に凸の丸みを帯びた形状）をなしている。上記構成によれば、素子分割溝２０の内面２０ｂと同様の効果（すなわち、素子分割溝２０のＹ軸方向における略中心部に沿って素子分割し易くすることができる効果）を得ることができる。また、内面２０ＡｂをＲ形状にすることにより、内面２０Ａｂを角張った形状にする場合と比較して、内面２０Ａｂにクラックが生じるリスクを低減できる。
（素子分割溝の変形例）
第２工程において形成される素子分割溝の形状は、上述した素子分割溝２０の形状に限られない。例えば、第２工程において形成される素子分割溝は、単純な直方体状（Ｚ軸方向から見て長方形状）に形成されてもよい。また、上述した素子分割溝２０の代わりに、図１４に示される変形例に係る素子分割溝２０Ａが形成されてもよい。Ｙ軸方向における素子分割溝２０Ａの内面２０Ａａは、素子分割溝２０の第２部分２２に対応する部分を有しておらず、素子分割溝２０の第１部分２１に対応する部分のみを有している。すなわち、素子分割溝２０Ａの内面２０Ａａの全体が、Ｚ軸方向に対して傾斜している。一方、Ｘ軸方向における素子分割溝２０Ａの内面２０Ａｂは、素子分割溝２０の内面２０ｂと同様に、Ｘ軸方向の外側に向かうにつれてＹ軸方向における素子分割溝２０の略中心部に向かって幅狭となるようにＹ軸方向に対して傾斜している。また、素子分割溝２０Ａでは、内面２０Ａｂは、Ｚ軸方向から見た場合に、Ｒ形状（すなわち、外側に凸の丸みを帯びた形状）をなしている。上記構成によれば、素子分割溝２０の内面２０ｂと同様の効果（すなわち、素子分割溝２０のＹ軸方向における略中心部に沿って素子分割し易くすることができる効果）を得ることができる。また、内面２０ＡｂをＲ形状にすることにより、内面２０Ａｂを角張った形状にする場合と比較して、内面２０Ａｂにクラックが生じるリスクを低減できる。
【0086】
（半導体レーザ素子の第１変形例）
図１５は、第１変形例に係る半導体レーザ素子１Ｂの断面図である。図１５に示されるように、半導体レーザ素子１Ｂは、絶縁膜４を備えていない点において、半導体レーザ素子１Ａと相違している。半導体レーザ素子１Ｂは、上述した半導体レーザ素子１Ａの製造方法の一部を変形することにより製造可能である。例えば、上述した半導体レーザ素子１Ａの製造方法の表面処理工程において、絶縁膜４を形成する処理を省略することにより、半導体レーザ素子１Ｂを得ることができる。また、半導体レーザ素子１Ｂを製造する場合、素子分割溝２０を形成した後に絶縁膜４を形成する必要がない。すなわち、半導体レーザ素子１Ｂを製造する場合には、表面処理工程（電極５の形成処理）が、第２工程よりも前に実施されてもよい。
図１５は、第１変形例に係る半導体レーザ素子１Ｂの断面図である。図１５に示されるように、半導体レーザ素子１Ｂは、絶縁膜４を備えていない点において、半導体レーザ素子１Ａと相違している。半導体レーザ素子１Ｂは、上述した半導体レーザ素子１Ａの製造方法の一部を変形することにより製造可能である。例えば、上述した半導体レーザ素子１Ａの製造方法の表面処理工程において、絶縁膜４を形成する処理を省略することにより、半導体レーザ素子１Ｂを得ることができる。また、半導体レーザ素子１Ｂを製造する場合、素子分割溝２０を形成した後に絶縁膜４を形成する必要がない。すなわち、半導体レーザ素子１Ｂを製造する場合には、表面処理工程（電極５の形成処理）が、第２工程よりも前に実施されてもよい。
【0087】
（半導体レーザ素子の第２変形例）
図１６は、第２変形例に係る半導体レーザ素子１Ｃの断面図である。図１６に示されるように、半導体レーザ素子１Ｃは、メサ発光部として機能する半導体積層体３ＡのＹ軸方向の両側に、溝部Ｇを挟んで、メサ発光部として機能しない一対の半導体積層体３Ｂが設けられている点において、半導体レーザ素子１Ａと相違している。半導体レーザ素子１Ｃでは、絶縁膜４は、半導体積層体３Ａ及び一対の半導体積層体３Ｂの表面に設けられており、半導体積層体３Ａの頂面３ａを露出させる開口部４ａが設けられている。また、電極５は、一方の半導体積層体３Ｂの上部から半導体積層体３Ａを介して他方の半導体積層体３Ｂの上部にかけて設けられている。半導体レーザ素子１Ｃのうち、一対の半導体積層体３Ｂの各々のＹ軸方向における外側の側面３ｂと、半導体基板２の側面２ｃの第１部分２ｃ１及び第２部分２ｃ２とが、第２工程において形成される素子分割溝２０の内面２０ａに対応している。半導体レーザ素子１Ｃは、上述した半導体レーザ素子１Ａの製造方法の一部を変形することにより製造可能である。例えば、第２工程よりも前に、表面処理工程が実施されればよい。ここで、表面処理工程は、半導体層３Ｌに溝部Ｇを形成することによりメサ発光部（半導体積層体３Ａ）を形成するメサ形成処理と、絶縁膜４及び電極５を形成する処理と、を含む。このような表面処理工程を実施した後に上記半導体レーザ素子１Ａの製造方法と同様の第２工程、裏面処理工程、第３工程、第４工程、及び第５工程を実施することにより、半導体レーザ素子１Ｃを得ることができる。半導体レーザ素子１Ｃによれば、表面処理工程を第２工程よりも前に実施可能としつつ、メサ発光部として機能する半導体積層体３Ａの側面を絶縁膜４で覆うことにより、上述したダークライン（暗線）欠陥の発生を抑制できる。
図１６は、第２変形例に係る半導体レーザ素子１Ｃの断面図である。図１６に示されるように、半導体レーザ素子１Ｃは、メサ発光部として機能する半導体積層体３ＡのＹ軸方向の両側に、溝部Ｇを挟んで、メサ発光部として機能しない一対の半導体積層体３Ｂが設けられている点において、半導体レーザ素子１Ａと相違している。半導体レーザ素子１Ｃでは、絶縁膜４は、半導体積層体３Ａ及び一対の半導体積層体３Ｂの表面に設けられており、半導体積層体３Ａの頂面３ａを露出させる開口部４ａが設けられている。また、電極５は、一方の半導体積層体３Ｂの上部から半導体積層体３Ａを介して他方の半導体積層体３Ｂの上部にかけて設けられている。半導体レーザ素子１Ｃのうち、一対の半導体積層体３Ｂの各々のＹ軸方向における外側の側面３ｂと、半導体基板２の側面２ｃの第１部分２ｃ１及び第２部分２ｃ２とが、第２工程において形成される素子分割溝２０の内面２０ａに対応している。半導体レーザ素子１Ｃは、上述した半導体レーザ素子１Ａの製造方法の一部を変形することにより製造可能である。例えば、第２工程よりも前に、表面処理工程が実施されればよい。ここで、表面処理工程は、半導体層３Ｌに溝部Ｇを形成することによりメサ発光部（半導体積層体３Ａ）を形成するメサ形成処理と、絶縁膜４及び電極５を形成する処理と、を含む。このような表面処理工程を実施した後に上記半導体レーザ素子１Ａの製造方法と同様の第２工程、裏面処理工程、第３工程、第４工程、及び第５工程を実施することにより、半導体レーザ素子１Ｃを得ることができる。半導体レーザ素子１Ｃによれば、表面処理工程を第２工程よりも前に実施可能としつつ、メサ発光部として機能する半導体積層体３Ａの側面を絶縁膜４で覆うことにより、上述したダークライン（暗線）欠陥の発生を抑制できる。
【0088】
（他の変形例）
以上、本開示の実施形態及びいくつかの変形例について説明したが、本開示は、上記の実施形態及び各変形例で示した構成に限られない。各構成の材料及び形状は、上述した具体的な材料及び形状に限らず、上述した以外の様々な材料及び形状を採用することができる。また、上記の実施形態及び各変形例に含まれる一部の構成は、適宜省略又は変更されてもよいし、任意に組み合わせることが可能である。
以上、本開示の実施形態及びいくつかの変形例について説明したが、本開示は、上記の実施形態及び各変形例で示した構成に限られない。各構成の材料及び形状は、上述した具体的な材料及び形状に限らず、上述した以外の様々な材料及び形状を採用することができる。また、上記の実施形態及び各変形例に含まれる一部の構成は、適宜省略又は変更されてもよいし、任意に組み合わせることが可能である。
【0089】
例えば、上記実施形態では、第４工程（１次劈開工程）において、最初に円板状のウェハ１００から領域Ａのみからなる正方形板状部材を切り抜く処理が実施されたが、このような処理は省略されてもよい。すなわち、ウェハ１００に対して、直接、複数の劈開ラインＬ１の各々に沿って劈開する処理が実施されてもよい。この場合、各劈開ラインＬ１上に形成される劈開導入溝３０は、ウェハ１００のＹ軸方向における端部に設けられてもよい。
【0090】
また、第４工程（１次劈開工程）の後に、レーザバーＬＢのＸ軸方向における一対の端面のコーティングが実施されてもよい。例えば、レーザバーＬＢのＸ軸方向における一対の端面のうちレーザ光Ｌの出射端面として機能する端面には、反射防止膜（低反射膜）が設けられてもよい。一方、レーザバーＬＢのＸ軸方向における一対の端面のうちレーザ光Ｌの出射端面として機能する端面とは反対側の端面には、高反射膜が設けられてもよい。
【0091】
また、上述した素子分割溝２０の第１部分２１及び第２部分２２による効果（すなわち、第１部分２１によって素子分割（２次劈開）をし易くすることで素子分割にかかる時間を短縮できると共に、第２部分２２によって素子分割位置を精度良く制御することで素子分割の精度を向上させることができる効果）は、１次劈開工程（第４工程）の後に得られるレーザバーＬＢ（半導体部材）に対して素子分割溝形成工程（第２工程）を実施する場合においても得られる。
【0092】
また、上記実施形態では、素子分割溝２０及び劈開導入溝３０は、いずれも第１主面１００ａに形成されたが、第２主面１００ｂに形成されてもよい。また、素子分割溝２０が形成される主面と劈開導入溝３０が形成される主面とは、互いに異なっていてもよい。
【0093】
また、上記実施形態では、Ｚ軸方向に対する第２部分２２の内面２０ａの傾斜角度が略０度である形態（すなわち、第２部分２２の内面２０ａがＺ軸方向と略平行である形態）が例示されたが、第２部分２２の内面２０ａは、第１部分２１の内面２０ａの傾斜角度θ１よりも小さくなる範囲で、Ｚ軸方向に対して傾斜していてもよい。
【0094】
また、上記実施形態では、劈開導入溝３０は、素子領域Ａ１の外側のみに形成されたが、劈開導入溝３０の一部が素子領域Ａ１の内側に含まれてもよい。この場合、例えば、劈開導入溝３０のうち素子領域Ａ１の外側に含まれる部分のＹ軸方向の長さは、劈開導入溝３０のうち素子領域Ａ１の内側に含まれる部分のＹ軸方向の長さよりも長くされればよい。このような構成においても、劈開導入溝３０の大部分が素子領域Ａ１の外側に形成されるため、劈開導入溝３０のうち素子領域Ａ１の内側に形成される部分は、劈開導入溝３０のうち素子領域Ａ１の外側に形成される部分と比較して僅かである。これにより、１次劈開（第４工程）によって得られるレーザバーＬＢに劈開導入溝３０に起因する亀裂が発生することを抑制できる。
【0095】
また、本開示の半導体レーザ素子の製造方法は、ＳＬＤ（スーパールミネッセントダイオード）の製造方法について適用されてもよい。すなわち、ＳＬＤの製造に用いられるウェハに対して、本開示と同様の工程が実施されてもよい。これにより、本開示の半導体レーザ素子の製造方法と同様の効果が奏される。例えば、得られたＳＬＤにラテラルクラックが残存するのを抑制することができる。
【符号の説明】
【0096】
１Ａ，１Ｂ，１Ｃ…半導体レーザ素子、２…半導体基板、２ｃ…側面（第２側面）、２ｃ１…第１部分、２ｃ２…第２部分、２Ｌ…基板層、３，３Ａ，３Ｂ…半導体積層体、３ａ…頂面、３ｂ…側面（第１側面）、３Ｌ…半導体層、３Ｌａ…頂面、４…絶縁膜、４ａ…開口部、５…電極、２０，２０Ａ…素子分割溝、２０ａ，２０Ａａ…内面（第１内面）、２０ｂ，２０Ａｂ…内面（第２内面）、２１…第１部分、２２…第２部分、２３…底面、３０…劈開導入溝、４０…レジスト膜、４０ａ…開口部、１００…ウェハ、１００ａ…第１主面、１００ｂ…第２主面、３０２…下部活性層（活性層）、３０６…中間活性層（活性層）、３１０…上部活性層（活性層）、Ａ１…素子領域、Ｃ…素子部分、Ｌ１…劈開ライン、Ｌ２…素子分割ライン、ＬＢ…レーザバー。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】