知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024116730
(43)【公開日】2024-08-28
(54)【発明の名称】窒化物半導体装置
(51)【国際特許分類】
H01L 21/337 20060101AFI20240821BHJP
H01L 21/338 20060101ALI20240821BHJP
H01L 29/41 20060101ALI20240821BHJP
H01L 29/417 20060101ALI20240821BHJP
【ＦＩ】
H01L29/80 C
H01L29/80 H
H01L29/80 F
H01L29/44 Y
H01L29/50 J
【審査請求】未請求
【請求項の数】16
【出願形態】ＯＬ
(21)【出願番号】P 2023022511
(22)【出願日】2023-02-16
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105957
【弁理士】
【氏名又は名称】恩田 誠
(74)【代理人】
【識別番号】100068755
【弁理士】
【氏名又は名称】恩田 博宣
(72)【発明者】
【氏名】大嶽 浩隆
【テーマコード（参考）】
4M104
5F102
【Ｆターム（参考）】
4M104AA04
4M104AA07
4M104BB30
4M104CC01
4M104CC03
4M104DD43
4M104DD63
4M104EE06
4M104EE14
4M104EE16
4M104EE17
4M104FF10
4M104FF11
4M104GG11
4M104HH18
4M104HH20
5F102FA01
5F102GB01
5F102GC01
5F102GD04
5F102GJ02
5F102GJ03
5F102GJ04
5F102GJ10
5F102GK04
5F102GK08
5F102GL04
5F102GM04
5F102GQ01
5F102GS08
5F102GT06
5F102GV05
5F102GV06
5F102GV07
5F102GV08
5F102HC01
(57)【要約】
【課題】ゲート耐圧を高くすることと、オン抵抗を低減することとを両立できる。
【解決手段】窒化物半導体装置１０は、電子走行層１６と、電子供給層１８と、ゲート層２２と、ゲート電極２４と、ソース電極２８およびドレイン電極と、パッシベーション層２６と、を備える。ゲート層２２は、ゲート層２２、ソース電極２８、およびドレイン電極が並ぶ方向である第１方向におけるソース電極２８側の端部に位置するゲート層側面２２Ｃを含む。パッシベーション層２６は、第１方向においてソース電極２８に対向するパッシベーション第１側面２６Ｃを含む。窒化物半導体装置１０は、ゲート層側面２２Ｃおよびパッシベーション第１側面２６Ｃを覆うとともに、ゲート層２２とソース電極２８との間を絶縁するソース絶縁体膜６１をさらに備える。
【選択図】図３
【解決手段】窒化物半導体装置１０は、電子走行層１６と、電子供給層１８と、ゲート層２２と、ゲート電極２４と、ソース電極２８およびドレイン電極と、パッシベーション層２６と、を備える。ゲート層２２は、ゲート層２２、ソース電極２８、およびドレイン電極が並ぶ方向である第１方向におけるソース電極２８側の端部に位置するゲート層側面２２Ｃを含む。パッシベーション層２６は、第１方向においてソース電極２８に対向するパッシベーション第１側面２６Ｃを含む。窒化物半導体装置１０は、ゲート層側面２２Ｃおよびパッシベーション第１側面２６Ｃを覆うとともに、ゲート層２２とソース電極２８との間を絶縁するソース絶縁体膜６１をさらに備える。
【選択図】図３
【特許請求の範囲】
【請求項1】
窒化物半導体によって構成された電子走行層と、
前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、
前記電子供給層上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層と、
前記ゲート層上に形成されたゲート電極と、
前記ゲート層を挟むように配置され、前記電子供給層の上面に接するソース電極およびドレイン電極と、
前記電子供給層、前記ゲート層、および前記ゲート電極の上に形成されたパッシベーション層と、を備え、
前記電子供給層の上面において、前記ゲート層、前記ソース電極、および前記ドレイン電極が並ぶ方向を第１方向としたとき、
前記ゲート層は、前記第１方向における前記ソース電極側の端部に位置するゲート層側面を含み、
前記パッシベーション層は、前記第１方向において前記ソース電極に対向するパッシベーション第１側面を含み、
前記ゲート層側面および前記パッシベーション第１側面を覆うとともに、前記ゲート層と前記ソース電極との間を絶縁するソース絶縁体膜をさらに備える、窒化物半導体装置。
前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、
前記電子供給層上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層と、
前記ゲート層上に形成されたゲート電極と、
前記ゲート層を挟むように配置され、前記電子供給層の上面に接するソース電極およびドレイン電極と、
前記電子供給層、前記ゲート層、および前記ゲート電極の上に形成されたパッシベーション層と、を備え、
前記電子供給層の上面において、前記ゲート層、前記ソース電極、および前記ドレイン電極が並ぶ方向を第１方向としたとき、
前記ゲート層は、前記第１方向における前記ソース電極側の端部に位置するゲート層側面を含み、
前記パッシベーション層は、前記第１方向において前記ソース電極に対向するパッシベーション第１側面を含み、
前記ゲート層側面および前記パッシベーション第１側面を覆うとともに、前記ゲート層と前記ソース電極との間を絶縁するソース絶縁体膜をさらに備える、窒化物半導体装置。
【請求項2】
前記パッシベーション第１側面は、前記ゲート層側面の上に位置している、請求項１に記載の窒化物半導体装置。
【請求項3】
前記パッシベーション層は、
少なくとも前記電子供給層における前記ゲート層よりも前記ドレイン電極側の領域の上に形成された第１パッシベーション層と、
前記第１パッシベーション層の上に形成された第２パッシベーション層とを含む、請求項１または請求項２に記載の窒化物半導体装置。
少なくとも前記電子供給層における前記ゲート層よりも前記ドレイン電極側の領域の上に形成された第１パッシベーション層と、
前記第１パッシベーション層の上に形成された第２パッシベーション層とを含む、請求項１または請求項２に記載の窒化物半導体装置。
【請求項4】
前記第２パッシベーション層は、前記ゲート層における前記ゲート電極よりも前記ソース電極側の領域の上に形成されたソース側部分を有し、
前記パッシベーション第１側面は、前記第２パッシベーション層の前記ソース側部分における前記ソース電極側の端部に位置する側面である、請求項３に記載の窒化物半導体装置。
前記パッシベーション第１側面は、前記第２パッシベーション層の前記ソース側部分における前記ソース電極側の端部に位置する側面である、請求項３に記載の窒化物半導体装置。
【請求項5】
前記第２パッシベーション層の前記ソース側部分は、前記第１パッシベーション層よりも厚い請求項４に記載の窒化物半導体装置。
【請求項6】
前記ゲート電極は、前記第１方向における前記ソース電極側の端部に位置する電極側面を含み、
前記第１パッシベーション層は、前記第１方向における前記ソース電極側の端部に位置する第１側面を含み、
前記第１パッシベーション層の前記第１側面は、前記ゲート電極の前記電極側面の上に位置しており、
前記第２パッシベーション層の前記ソース側部分は、前記ゲート電極の前記電極側面および前記第１パッシベーション層の前記第１側面に接している、請求項４に記載の窒化物半導体装置。
前記第１パッシベーション層は、前記第１方向における前記ソース電極側の端部に位置する第１側面を含み、
前記第１パッシベーション層の前記第１側面は、前記ゲート電極の前記電極側面の上に位置しており、
前記第２パッシベーション層の前記ソース側部分は、前記ゲート電極の前記電極側面および前記第１パッシベーション層の前記第１側面に接している、請求項４に記載の窒化物半導体装置。
【請求項7】
前記第１パッシベーション層および前記第２パッシベーション層は、異なる材料により構成されている、請求項３に記載の窒化物半導体装置。
【請求項8】
前記第１パッシベーション層は、ＳｉＮ層であり、
前記第２パッシベーション層は、ＳｉＯ２層である、請求項７に記載の窒化物半導体装置。
前記第２パッシベーション層は、ＳｉＯ２層である、請求項７に記載の窒化物半導体装置。
【請求項9】
前記第１パッシベーション層と前記第２パッシベーション層との間に形成されるとともに前記ソース電極に電気的に接続されているフィールドプレート電極をさらに備え、
前記フィールドプレート電極は、前記第１方向における前記ゲート層から前記ドレイン電極の間に少なくとも一部が形成されている、請求項３に記載の窒化物半導体装置。
前記フィールドプレート電極は、前記第１方向における前記ゲート層から前記ドレイン電極の間に少なくとも一部が形成されている、請求項３に記載の窒化物半導体装置。
【請求項10】
前記ソース電極は、前記第２パッシベーション層の上に形成されるソースフィールドプレート部を含み、
前記ソースフィールドプレート部の前記ドレイン電極側の端部は、前記フィールドプレート電極よりも前記ドレイン電極の近くに位置している、請求項９に記載の窒化物半導体装置。
前記ソースフィールドプレート部の前記ドレイン電極側の端部は、前記フィールドプレート電極よりも前記ドレイン電極の近くに位置している、請求項９に記載の窒化物半導体装置。
【請求項11】
前記ゲート層は、
前記電子供給層に接するリッジ部と、
前記電子供給層に接するとともに、前記リッジ部から前記第１方向における前記ソース電極側に向かって延びる、前記リッジ部よりも薄いソース側延在部と、を含み、
前記ゲート層の前記ゲート層側面は、前記ソース側延在部の先端面である、請求項１に記載の窒化物半導体装置。
前記電子供給層に接するリッジ部と、
前記電子供給層に接するとともに、前記リッジ部から前記第１方向における前記ソース電極側に向かって延びる、前記リッジ部よりも薄いソース側延在部と、を含み、
前記ゲート層の前記ゲート層側面は、前記ソース側延在部の先端面である、請求項１に記載の窒化物半導体装置。
【請求項12】
前記ソース絶縁体膜の第１方向長さは、前記ソース側延在部の前記第１方向長さよりも短い、請求項１１に記載の窒化物半導体装置。
【請求項13】
前記ソース絶縁体膜の前記第１方向長さは、１００ｎｍ未満である、請求項１２に記載の窒化物半導体装置。
【請求項14】
前記ゲート層は、前記電子供給層に接するとともに、前記リッジ部から前記第１方向における前記ドレイン電極側に向かって延びる、前記リッジ部よりも薄いドレイン側延在部を含む、請求項１１に記載の窒化物半導体装置。
【請求項15】
前記ソース絶縁体膜は、前記パッシベーション層における前記パッシベーション第１側面を形成している部分を構成する材料と異なる材料により構成されている、請求項１または請求項２に記載の窒化物半導体装置。
【請求項16】
前記パッシベーション層は、前記第１方向において前記ドレイン電極に対向するパッシベーション第２側面を含み、
前記パッシベーション第２側面を覆うとともに、前記パッシベーション第２側面と前記ドレイン電極との間を絶縁するドレイン絶縁体膜をさらに備える、請求項１に記載の窒化物半導体装置。
前記パッシベーション第２側面を覆うとともに、前記パッシベーション第２側面と前記ドレイン電極との間を絶縁するドレイン絶縁体膜をさらに備える、請求項１に記載の窒化物半導体装置。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、窒化物半導体装置に関する。
【背景技術】
【0002】
現在、窒化ガリウム（ＧａＮ）等のＩＩＩ族窒化物半導体（以下、単に「窒化物半導体」と言う場合がある）を用いた高電子移動度トランジスタ（ＨＥＭＴ）の製品化が進んでいる。ＨＥＭＴは、半導体ヘテロ接合の界面付近に形成された二次元電子ガス（２ＤＥＧ）を導電経路（チャネル）として使用する。ＨＥＭＴを利用したパワーデバイスは、典型的なシリコン（Ｓｉ）パワーデバイスと比較して低オン抵抗および高速・高周波動作を可能にしたデバイスとして認知されている。
【0003】
例えば、特許文献１に記載の窒化物半導体装置は、窒化ガリウム（ＧａＮ）層によって構成された電子走行層と、窒化アルミニウムガリウム（ＡｌＧａＮ）層によって構成された電子供給層とを含む。これら電子走行層と電子供給層とのヘテロ接合の界面付近において電子走行層中に２ＤＥＧが形成される。また、特許文献１の窒化物半導体装置では、アクセプタ型不純物を含むゲート層（例えばｐ型ＧａＮ層）が、電子走行層上であってゲート電極の直下の位置に設けられている。この構成では、ゲート層の直下の領域において、ゲート層が電子走行層と電子供給層との間のヘテロ接合界面付近における伝導帯のバンドエネルギーを持ち上げることによりゲート層の直下のチャネルが消失し、ノーマリーオフが実現される。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０１７－７３５０６号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
特許文献１に記載されるようなＨＥＭＴにおいて、より確実なノーマリーオフ動作を達成するためには、十分な大きさのゲート耐圧を高くすることが望ましい。しかしながら、ＨＥＭＴのゲート耐圧を高くすることと、低オン抵抗を両立させることは難しい。
【課題を解決するための手段】
【0006】
本開示の一態様である窒化物半導体装置は、窒化物半導体によって構成された電子走行層と、前記電子走行層上に形成され、前記電子走行層よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層と、前記電子供給層上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層と、前記ゲート層上に形成されたゲート電極と、前記ゲート層を挟むように配置され、前記電子供給層の上面に接するソース電極およびドレイン電極と、前記電子供給層、前記ゲート層、および前記ゲート電極の上に形成されたパッシベーション層と、を備え、前記電子供給層の上面において、前記ゲート層、前記ソース電極、および前記ドレイン電極が並ぶ方向を第１方向としたとき、前記ゲート層は、前記第１方向における前記ソース電極側の端部に位置するゲート層側面を含み、前記パッシベーション層は、前記第１方向において前記ソース電極に対向するパッシベーション第１側面を含み、前記ゲート層側面および前記パッシベーション第１側面を覆うとともに、前記ゲート層と前記ソース電極との間を絶縁するソース絶縁体膜をさらに備える。
【発明の効果】
【0007】
本開示の一態様である窒化物半導体装置によれば、ゲート耐圧を高くすることと、オン抵抗を低減することとを両立できる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下、添付図面を参照して本開示における窒化物半導体装置の実施形態を説明する。
なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
なお、説明を簡単かつ明確にするために、図面に示される構成要素は必ずしも一定の縮尺で描かれていない。また、理解を容易にするために、断面図では、ハッチング線が省略されている場合がある。添付の図面は、本開示の実施形態を例示するに過ぎず、本開示を制限するものとみなされるべきではない。
【0010】
以下の詳細な記載は、本開示の例示的な実施形態を具体化する装置、システム、および方法を含む。この詳細な記載は本来説明のためのものに過ぎず、本開示の実施形態またはこのような実施形態の適用および使用を限定することを意図していない。
【0011】
［窒化物半導体装置の概略構造］
図１は、実施形態に係る例示的な窒化物半導体装置１０の概略平面図である。図２は、窒化物半導体装置１０の概略断面図であり、図１の２－２線断面図である。一例では、窒化物半導体装置１０は、ＧａＮを用いたＨＥＭＴであってよい。以下では、図２を参照して、窒化物半導体装置１０の断面構造について説明した後、図１を参照して窒化物半導体装置１０の平面構造について説明する。
図１は、実施形態に係る例示的な窒化物半導体装置１０の概略平面図である。図２は、窒化物半導体装置１０の概略断面図であり、図１の２－２線断面図である。一例では、窒化物半導体装置１０は、ＧａＮを用いたＨＥＭＴであってよい。以下では、図２を参照して、窒化物半導体装置１０の断面構造について説明した後、図１を参照して窒化物半導体装置１０の平面構造について説明する。
【0012】
図２に示すように、窒化物半導体装置１０は、半導体基板１２と、半導体基板１２上に形成されたバッファ層１４と、バッファ層１４上に形成された電子走行層１６と、電子走行層１６上に形成された電子供給層１８とを含む。
【0013】
半導体基板１２は、シリコン（Ｓｉ）、シリコンカーバイド（ＳｉＣ）、ＧａＮ、サファイア、または他の基板材料で形成することができる。一例では、半導体基板１２は、Ｓｉ基板であってよい。半導体基板１２の厚さは、例えば２００μｍ以上１５００μｍ以下であってよい。図１および図２に示される互いに直交するＸＹＺ軸のＺ軸方向は、半導体基板１２の厚さ方向である。なお、本明細書において使用される「平面視」という用語は、明示的に別段の記載がない限り、Ｚ軸方向に沿って上方から窒化物半導体装置１０を視ることをいう。
【0014】
バッファ層１４は、半導体基板１２と電子走行層１６との間に位置し得る。一例では、バッファ層１４は、電子走行層１６のエピタキシャル成長を容易にすることができる任意の材料によって構成され得る。バッファ層１４は、１つまたは複数の窒化物半導体層を含み得る。
【0015】
一例では、バッファ層１４は、窒化アルミニウム（ＡｌＮ）層、窒化アルミニウムガリウム（ＡｌＧａＮ）層、および異なるアルミニウム（Ａｌ）組成を有するグレーテッドＡｌＧａＮ層のうちの少なくとも１つを含み得る。例えば、バッファ層１４は、単一のＡｌＮ層、単一のＡｌＧａＮ層、ＡｌＧａＮ／ＧａＮ超格子構造を有する層、ＡｌＮ／ＡｌＧａＮ超格子構造を有する層、またはＡｌＮ／ＧａＮ超格子構造を有する層によって構成され得る。なお、バッファ層１４におけるリーク電流を抑制するために、バッファ層１４の一部に不純物を導入してバッファ層１４を半絶縁性にしてもよい。その場合、不純物は、例えば炭素（Ｃ）または鉄（Ｆｅ）であり、不純物の濃度は、例えば４×１０１６ｃｍ－３以上とすることができる。
【0016】
電子走行層１６は、窒化物半導体によって構成されている。電子走行層１６は、例えばＧａＮ層である。電子走行層１６の厚さは、例えば、０．５μｍ以上２μｍ以下である。なお、電子走行層１６におけるリーク電流を抑制するために、電子走行層１６の一部に不純物を導入して電子走行層１６の表層領域以外を半絶縁性にしてもよい。その場合、不純物は、例えばＣであり、電子走行層１６中の不純物のピーク濃度は、例えば１×１０１９ｃｍ－３以上である。
【0017】
電子供給層１８は、電子走行層１６よりも大きなバンドギャップを有する窒化物半導体によって構成されている。電子供給層１８は、例えばＡｌＧａＮ層である。この場合、Ａｌ組成が大きいほどバンドギャップが大きくなるため、ＡｌＧａＮ層である電子供給層１８は、ＧａＮ層である電子走行層１６よりも大きなバンドギャップを有する。一例では、電子供給層１８は、ＡｌｘＧａ１－ｘＮによって構成され、ｘは０．１＜ｘ＜０．４であり、より好ましくは、０．２＜ｘ＜０．３である。電子供給層１８の厚さは、例えば５ｎｍ以上２０ｎｍ以下である。
【0018】
電子走行層１６と電子供給層１８とは、互いに異なる格子定数を有する窒化物半導体によって構成されている。したがって、電子走行層１６を構成する窒化物半導体（例えば、ＧａＮ）と電子供給層１８を構成する窒化物半導体（例えば、ＡｌＧａＮ）とは、格子不整合系のヘテロ接合を形成する。電子走行層１６および電子供給層１８の自発分極と、ヘテロ接合界面付近の電子供給層１８が受ける応力に起因するピエゾ分極とによって、ヘテロ接合界面付近における電子走行層１６の伝導帯のエネルギーレベルはフェルミ準位よりも低くなる。これにより、電子走行層１６と電子供給層１８とのヘテロ接合界面に近い位置（例えば、界面から数ｎｍ程度の範囲内）において電子走行層１６内には二次元電子ガス（２ＤＥＧ）２０が広がっている。
【0019】
窒化物半導体装置１０は、電子供給層１８の上に形成されたゲート層２２と、ゲート層２２上に形成されたゲート電極２４と、パッシベーション層２６とをさらに含む。パッシベーション層２６は、電子供給層１８、ゲート層２２、およびゲート電極２４の上に形成されるとともに、第１開口部２６Ａおよび第２開口部２６Ｂを含む。また、窒化物半導体装置１０は、第１開口部２６Ａを介して電子供給層１８に接するソース電極２８と、第２開口部２６Ｂを介して電子供給層１８に接するドレイン電極３０とをさらに含む。
【0020】
ゲート層２２は、パッシベーション層２６の第１開口部２６Ａと第２開口部２６Ｂとの間に位置しており、第１開口部２６Ａおよび第２開口部２６Ｂの各々から離間している。ゲート層２２は、第２開口部２６Ｂよりも第１開口部２６Ａの近くに位置している。ゲート層２２の詳細な構造については後述する。
【0021】
ゲート層２２は、電子供給層１８よりも小さなバンドギャップを有するとともに、アクセプタ型不純物を含む窒化物半導体によって構成されている。ゲート層２２は、例えばＡｌＧａＮ層である電子供給層１８よりも小さなバンドギャップを有する任意の材料によって構成され得る。一例では、ゲート層２２は、アクセプタ型不純物がドーピングされたＧａＮ層（ｐ型ＧａＮ層）である。アクセプタ型不純物は、亜鉛（Ｚｎ）、マグネシウム（Ｍｇ）、およびＣのうち少なくとも１つを含むことができる。ゲート層２２中のアクセプタ型不純物の最大濃度は、例えば１×１０１８ｃｍ－３以上１×１０２０ｃｍ－３以下である。
【0022】
上記のように、ゲート層２２にアクセプタ型不純物が含まれることによって、電子走行層１６および電子供給層１８のエネルギーレベルが引き上げられる。このため、ゲート層２２の直下の領域において、電子走行層１６と電子供給層１８との間のヘテロ接合界面付近における電子走行層１６の伝導帯のエネルギーレベルは、フェルミ準位とほぼ同じか、またはそれよりも大きくなる。したがって、ゲート電極２４に電圧を印加していないゼロバイアス時において、ゲート層２２の直下の領域における電子走行層１６には、２ＤＥＧ２０が形成されない。一方、ゲート層２２の直下の領域以外の領域における電子走行層１６には、２ＤＥＧ２０が形成されている。
【0023】
このように、アクセプタ型不純物がドーピングされたゲート層２２の存在によってゲート層２２の直下の領域で２ＤＥＧ２０が消滅している。その結果、トランジスタのノーマリーオフ動作が実現される。ゲート電極２４に適切なオン電圧が印加されると、ゲート電極２４の直下の領域における電子走行層１６に２ＤＥＧ２０によるチャネルが形成されるため、ソース－ドレイン間が導通する。
【0024】
ゲート電極２４は、１つまたは複数の金属層によって構成されている。ゲート電極２４は、一例では窒化チタン（ＴｉＮ）層である。あるいは、ゲート電極２４は、Ｔｉを含む材料によって形成された第１金属層と、第１金属層上に積層され、ＴｉＮを含む材料によって形成された第２金属層とによって構成されていてもよい。ゲート電極２４は、ゲート層２２とショットキー接合を形成することができる。ゲート電極２４は、平面視でゲート層２２よりも小さい領域に形成され得る。ゲート電極２４の厚さは、例えば５０ｎｍ以上２００ｎｍ以下である。
【0025】
パッシベーション層２６は、電子供給層１８上に形成されている。パッシベーション層２６は、電子供給層１８を覆っているともいえる。パッシベーション層２６は、例えば窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、アルミナ（Ａｌ２Ｏ３）、ＡｌＮ、および酸窒化アルミニウム（ＡｌＯＮ）のうちいずれか１つを含む材料によって構成され得る。
【0026】
パッシベーション層２６の厚さは、電子供給層１８の厚さよりも厚い。パッシベーション層２６の厚さは、例えば３００ｎｍ以上１０００ｎｍ以下である。なお、パッシベーション層２６の厚さは任意に変更可能である。パッシベーション層２６の詳細な構造については後述する。
【0027】
ソース電極２８およびドレイン電極３０は、電子供給層１８の上面において、ゲート層２２を挟むように配置されている。ソース電極２８およびドレイン電極３０は、１つまたは複数の金属層によって構成され得る。例えば、ソース電極２８およびドレイン電極３０は、Ｔｉ層、ＴｉＮ層、Ａｌ層、ＡｌＳｉＣｕ層、およびＡｌＣｕ層等を含む群から選択された２つ以上の金属層の組み合わせによって構成され得る。ソース電極２８の少なくとも一部は、第１開口部２６Ａ内に充填されており、第１開口部２６Ａを介して電子供給層１８直下の２ＤＥＧ２０とオーミック接触している。同様に、ドレイン電極３０の少なくとも一部は、第２開口部２６Ｂ内に充填されており、第２開口部２６Ｂを介して電子供給層１８直下の２ＤＥＧ２０とオーミック接触している。
【0028】
一例では、ソース電極２８は、第１開口部２６Ａに充填されたソースコンタクト部２８Ａと、パッシベーション層２６の上に形成されたソースフィールドプレート部２８Ｂとを含み得る。ソースフィールドプレート部２８Ｂは、ソースコンタクト部２８Ａと連続しており、ソースコンタクト部２８Ａと一体に形成されている。ソースフィールドプレート部２８Ｂは、平面視で第２開口部２６Ｂとゲート層２２との間に位置する端部２８Ｃを含む。ソースフィールドプレート部２８Ｂは、ドレイン電極３０からは離間している。ソースフィールドプレート部２８Ｂは、ゲート電極２４にゲート電圧が印加されていないゼロバイアス状態でドレイン電極３０にドレイン電圧が印加された場合にゲート電極２４の端部近傍およびゲート層２２の端部近傍の電界集中を緩和する役割を果たす。
【0029】
［ゲート層の詳細な構造］
ゲート層２２は、ステップ構造を有し得る。以下、図３を参照してステップ構造を有するゲート層２２の詳細について説明する。図３は、図２の窒化物半導体装置１０におけるソース電極２８およびゲート電極２４の周辺の拡大断面図である。なお、図３では、２ＤＥＧ２０が省略されている。
ゲート層２２は、ステップ構造を有し得る。以下、図３を参照してステップ構造を有するゲート層２２の詳細について説明する。図３は、図２の窒化物半導体装置１０におけるソース電極２８およびゲート電極２４の周辺の拡大断面図である。なお、図３では、２ＤＥＧ２０が省略されている。
【0030】
ゲート層２２は、リッジ部４２と、リッジ部４２の両側から互いに反対方向に延在する延在部４３を含む。リッジ部４２および延在部４３によって、ゲート層２２のステップ構造が形成されている。
【0031】
リッジ部４２は、ゲート層２２の相対的に厚い部分に相当する。ゲート電極２４は、リッジ部４２に接している。リッジ部４２は、図３のＸＺ平面に沿った断面において矩形状または台形状を有し得る。リッジ部４２は、例えば１００ｎｍ以上２００ｎｍ以下の厚さを有し得る。リッジ部４２の厚さＴ１とは、リッジ部４２の上面から下面（ゲート電極２４が形成されているゲート層２２の上面２２Ａから電子供給層１８に接するゲート層２２の下面２２Ｂ）までの距離のことである。リッジ部４２（ゲート層２２）の厚さＴ１は、ゲート耐圧などの種々のパラメータを考慮して決定され得る。
【0032】
延在部４３は、ソース側延在部４４およびドレイン側延在部４６を含む。ソース側延在部４４は、リッジ部４２からパッシベーション層２６の第１開口部２６Ａに向かって延在している。ドレイン側延在部４６は、リッジ部４２からパッシベーション層２６の第２開口部２６Ｂに向かって延在している（図２参照）。ソース側延在部４４とドレイン側延在部４６は同じ長さであってもよいし、異なっていてもよい。
【0033】
ソース側延在部４４は、例えば５ｎｍ以上３０ｎｍ以下の厚さＴ２を有し得る。ソース側延在部４４は、リッジ部４２から第１開口部２６Ａに向かう方向において、例えば、１００ｎｍ以上の第１方向長さＬ１を有し得る。ソース側延在部４４の第１方向長さＬ１は、例えば、２００ｎｍ以上３００ｎｍ以下である。ドレイン側延在部４６は、例えば５ｎｍ以上３０ｎｍ以下の厚さＴ３を有し得る。ドレイン側延在部４６は、リッジ部４２から第２開口部２６Ｂに向かう方向において、例えば２００ｎｍ以上６００ｎｍ以下の第１方向長さＬ２を有し得る。ソース側延在部４４の厚さＴ２とドレイン側延在部４６の厚さＴ３は、互いに等しい。ここで、ソース側延在部４４の厚さＴ２とドレイン側延在部４６の厚さＴ３の差が例えばソース側延在部４４の厚さの１０％以内であれば、ソース側延在部４４の厚さＴ２とドレイン側延在部４６の厚さＴ３とが互いに等しいといえる。
【0034】
ゲート層２２は、上面２２Ａおよび下面２２Ｂを有する。下面２２Ｂは、ゲート層２２における電子供給層１８の上面１８Ａに対向する面であり、上面２２Ａは、ゲート層２２における下面２２Ｂの反対側に位置する面である。ステップ構造を有するゲート層２２の上面２２Ａは、リッジ部４２の上面を意味する。ステップ構造を有するゲート層２２の下面２２Ｂは、リッジ部４２の下面、ソース側延在部４４の下面、およびドレイン側延在部４６の下面を含む面を意味する。
【0035】
なお、ゲート層２２の断面形状は、ステップ構造を有する形状に限定されない。例えば、ゲート層２２は図１におけるＸＺ平面において、矩形状、台形状、またはリッジ状の断面を有することができる。
【0036】
［パッシベーション層の詳細な構造］
図２に示すように、パッシベーション層２６の一例は、少なくとも電子供給層１８の上に形成された第１パッシベーション層５１と、第１パッシベーション層５１の上に形成された第２パッシベーション層５２とを有する。また、パッシベーション層２６における第１パッシベーション層５１と第２パッシベーション層５２の間には、フィールドプレート電極５３が埋め込まれている。
図２に示すように、パッシベーション層２６の一例は、少なくとも電子供給層１８の上に形成された第１パッシベーション層５１と、第１パッシベーション層５１の上に形成された第２パッシベーション層５２とを有する。また、パッシベーション層２６における第１パッシベーション層５１と第２パッシベーション層５２の間には、フィールドプレート電極５３が埋め込まれている。
【0037】
第１パッシベーション層５１の一例は、ゲート電極２４上、ゲート層２２におけるゲート電極２４よりもドレイン電極３０側に位置する領域の上、および電子供給層１８におけるゲート層２２とドレイン電極３０との間に位置する領域の上に形成されている。第１パッシベーション層５１は、ゲート電極２４、ゲート層２２の上記領域、および電子供給層１８の上記領域の各上面に接して、これらを覆っているともいえる。
【0038】
図３に示すように、第１パッシベーション層５１は、Ｘ方向、すなわち、ソース電極２８、ゲート電極２４、およびドレイン電極３０が並ぶ方向（以下、第１方向という。）の端部であって、ソース電極２８側の端部に位置する第１側面５１Ａを有する。第１パッシベーション層５１の第１側面５１Ａは、ゲート電極２４のソース電極２８側の端部に位置する電極側面２４Ａの上に位置している。第１側面５１Ａおよび電極側面２４Ａは面一であり、連続する側面を形成している。また、図２に示すように、第１パッシベーション層５１は、第１方向の端部であって、ドレイン電極３０側の端部に位置する第２側面５１Ｂを有する。
【0039】
なお、第１パッシベーション層５１は、少なくとも一部が電子供給層１８におけるゲート層２２よりもドレイン電極側の領域の上に形成されていればよい。また、フィールドプレート電極５３を有する場合、第１パッシベーション層５１は、フィールドプレート電極５３とゲート層２２との間、およびフィールドプレート電極５３とゲート電極２４との間に位置する部分を有する。
【0040】
第１パッシベーション層５１は、例えば、５０ｎｍ以上２００ｎｍ以下の厚さを有する。第１パッシベーション層５１の厚さは、例えば、電子供給層１８の上に形成されている部分の厚さであってもよいし、ゲート電極２４またはゲート層２２の上に形成されている部分の厚さであってもよい。
【0041】
図２に示すように、第２パッシベーション層５２の一例は、ゲート層２２におけるゲート電極２４よりもソース電極２８側の部分の上に形成されているソース側部分５２Ａと、第１パッシベーション層５１の上に形成されているドレイン側部分５２Ｂとを有する。第１パッシベーション層５１と第２パッシベーション層５２のドレイン側部分５２Ｂとの間には、フィールドプレート電極５３に形成されている。フィールドプレート電極５３の詳細については後述する。
【0042】
図３に示すように、第２パッシベーション層５２のソース側部分５２Ａは、第１方向の端部であって、ソース電極２８側の端部に位置する第１側面５２Ｃを有する。第２パッシベーション層５２の第１側面５２Ｃは、ゲート層２２のソース電極２８側の端部に位置するゲート層側面２２Ｃの上に位置している。図３に示す例では、ゲート層側面２２Ｃは、ソース側延在部４４の先端面である。第２パッシベーション層５２の第１側面５２Ｃおよびゲート層側面２２Ｃは面一であり、連続する側面を形成している。また、第２パッシベーション層５２のソース側部分５２Ａは、ゲート電極２４の電極側面２４Ａおよび第１パッシベーション層５１の第１側面５１Ａに接している。
【0043】
図２に示すように、第２パッシベーション層５２のドレイン側部分５２Ｂは、第１方向の端部であって、ドレイン電極３０側の端部に位置する第２側面５２Ｄを有する。第２パッシベーション層５２の第２側面５２Ｄは、第１パッシベーション層５１の第２側面５１Ｂの上に位置している。第２パッシベーション層５２の第２側面５２Ｄおよび第１パッシベーション層５１の第２側面５１Ｂは面一であり、連続する側面を形成している。
【0044】
ここで、パッシベーション層２６は、第１方向においてソース電極２８に対向するパッシベーション第１側面２６Ｃ、およびドレイン電極３０に対向するパッシベーション第２側面２６Ｄを有する。パッシベーション第１側面２６Ｃは、第２パッシベーション層５２の第１側面５２Ｃにより形成されている。パッシベーション第２側面２６Ｄは、第１パッシベーション層５１の第２側面５１Ｂおよび第２パッシベーション層５２の第２側面５２Ｄにより形成されている。
【0045】
なお、第２パッシベーション層５２は、パッシベーション層２６における第１パッシベーション層５１以外の部分であるともいうこともできる。第２パッシベーション層５２の形成範囲は、第１パッシベーション層５１の形成範囲に応じて変更できる。
【0046】
第２パッシベーション層５２は、例えば、第１パッシベーション層５１よりも厚く形成されている。第２パッシベーション層５２の厚さは、例えば、ソース側部分５２Ａにおける第１側面５２Ｃを形成している部分の厚さＴ３である。第２パッシベーション層５２の厚さＴ３は、例えば、５００ｎｍ以上１５００ｎｍ以下である。なお、第２パッシベーション層５２の厚さＴ３は、第２パッシベーション層５２の第１側面５２Ｃにおける厚さということもできる。
【0047】
第１パッシベーション層５１および第２パッシベーション層５２の各々は、例えば、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、アルミナ（Ａｌ２Ｏ３）、ＡｌＮ、および酸窒化アルミニウム（ＡｌＯＮ）のうちいずれか１つを含む材料によって構成され得る。第１パッシベーション層５１および第２パッシベーション層５２は、同じ材料により構成されていてもよい。一例では、第１パッシベーション層５１および第２パッシベーション層５２は、共に窒化シリコン（ＳｉＮ）層である。
【0048】
また、第１パッシベーション層５１および第２パッシベーション層５２は、異なる材料により構成されていてもよい。一例では、第１パッシベーション層５１は、窒化シリコン（ＳｉＮ）層であり、第２パッシベーション層５２は、二酸化シリコン（ＳｉＯ２）層である。電子供給層１８を覆う第１パッシベーション層５１を窒化シリコン（ＳｉＮ）層とすることにより、電子供給層１８の表面を保護してトラップ準位を低減できる効果が得られる。また、ソース電極２８に対向するパッシベーション第１側面２６Ｃを形成する第２パッシベーション層５２を二酸化シリコン（ＳｉＯ２）層とすることにより、ソース電極２８をシンター処理した場合にも、ゲート電極２４およびソース電極２８間を、より安定して絶縁できる。
【0049】
次に、フィールドプレート電極５３について説明する。図２に示すように、フィールドプレート電極５３は、ドレイン電極３０からは離間している。フィールドプレート電極５３は、ゲート電極２４にゲート電圧が印加されていないゼロバイアス状態でドレイン電極３０にドレイン電圧が印加された場合にゲート層２２の端部近傍の電界集中を緩和する役割を果たす。なお、ソース電極２８のソースフィールドプレート部２８Ｂは、相対的に大きい電圧が印加された場合の電解集中を緩和するのに対して、フィールドプレート電極５３は、相対的に小さい電圧が印加された場合の電解集中を緩和する。
【0050】
フィールドプレート電極５３は、第１パッシベーション層５１上におけるゲート層２２とドレイン電極３０との間に少なくとも一部が形成されている。図２には図示されていないが、フィールドプレート電極５３は、ソース電極２８に電気的に接続されている。フィールドプレート電極５３とソース電極２８との接続構造の詳細については後述する。
【0051】
フィールドプレート電極５３は、第１方向の端部である第１端部５３Ａと、第１端部５３Ａの反対側に位置する第２端部５３Ｂとを含む。第１端部５３Ａは、フィールドプレート電極５３におけるソース電極２８に近い側の端部である。第２端部５３Ｂは、フィールドプレート電極５３におけるドレイン電極３０に近い側の端部である。
【0052】
フィールドプレート電極５３の第２端部５３Ｂは、第１パッシベーション層５１上におけるゲート層２２とドレイン電極３０との間に位置している。第２端部５３Ｂは、例えば、ゲート層２２とドレイン電極３０との間における、ゲート層２２に近い位置に位置している。
【0053】
図３に示すように、フィールドプレート電極５３の第１端部５３Ａの一例は、ゲート電極２４の上に位置している。この場合、フィールドプレート電極５３は、第１パッシベーション層５１を間に挟んで、ゲート電極２４に重なる部分を有する。フィールドプレート電極５３におけるゲート電極２４に重なる部分の面積が大きくなるにしたがって、ゲート－ソース間の寄生容量が増加する。ゲート－ソース間の寄生容量が増加することにより、セルフターンオンが抑制されて窒化物半導体装置１０の動作が安定化する。また上記の場合、フィールドプレート電極５３は、第１パッシベーション層５１を間に挟んで、ゲート層２２におけるドレイン電極３０に近い側の端部（ドレイン側延在部４６の先端）を覆っている。これにより、ゲート層２２におけるドレイン電極３０に近い側の端部の電界集中を緩和できる。
【0054】
なお、フィールドプレート電極５３の第１端部５３Ａの位置は、適宜、変更できる。例えば、ゲート層２２におけるゲート電極２４よりもドレイン電極３０側の領域の上（例えば、ドレイン側延在部４６の上）に位置していてもよいし、第１パッシベーション層５１上におけるゲート層２２とドレイン電極３０との間に位置していてもよい。
【0055】
ここで、フィールドプレート電極５３と、ソース電極２８のソースフィールドプレート部２８Ｂの位置関係について説明する。図２に示すように、ソースフィールドプレート部２８Ｂは、第２パッシベーション層５２の上に形成されている。ソースフィールドプレート部２８Ｂの端部２８Ｃは、第１方向において、フィールドプレート電極５３の第２端部５３Ｂよりもドレイン電極３０側に位置している。
【0056】
ソース電極２８およびドレイン電極３０は、Ｔｉ層、ＴｉＮ層、Ａｌ層、ＡｌＳｉＣｕ層、およびＡｌＣｕ層等を含む群から選択された２つ以上の金属層の組み合わせによって構成され得る。フィールドプレート電極５３は、１つまたは複数の金属層によって構成され得る。例えば、フィールドプレート電極５３は、ＴｉＮ層またはＴｉ層とＴｉＮ層の組み合わせによって構成される。また、フィールドプレート電極５３の一例は、ソース電極２８およびドレイン電極３０の一方または両方と同じ材料で構成されていてもよい。
【0057】
［ソース電極およびゲート電極の周辺構造］
図３に示すように、窒化物半導体装置１０は、ソース電極２８とゲート層２２との間を絶縁するソース絶縁体膜６１を含む。ソース絶縁体膜６１は、ソース電極２８とゲート層２２との間に形成されるとともに、ゲート層２２のゲート層側面２２Ｃを覆っている。また、ソース絶縁体膜６１は、ソース電極２８とパッシベーション層２６との間に形成されるとともに、パッシベーション層２６のパッシベーション第１側面２６Ｃを覆っている。
図３に示すように、窒化物半導体装置１０は、ソース電極２８とゲート層２２との間を絶縁するソース絶縁体膜６１を含む。ソース絶縁体膜６１は、ソース電極２８とゲート層２２との間に形成されるとともに、ゲート層２２のゲート層側面２２Ｃを覆っている。また、ソース絶縁体膜６１は、ソース電極２８とパッシベーション層２６との間に形成されるとともに、パッシベーション層２６のパッシベーション第１側面２６Ｃを覆っている。
【0058】
ソース絶縁体膜６１は、パッシベーション層２６のパッシベーション第１側面２６Ｃおよびゲート層２２のゲート層側面２２Ｃがなす側面（サイドウォール）に対して、セルフアライン（自己整合）によって形成される。これにより、ソース絶縁体膜６１を薄く形成できる。ソース絶縁体膜６１の第１方向長さＬ３は、ゲート層２２のソース側延在部４４の第１方向長さＬ１よりも短い。ソース絶縁体膜６１の第１方向長さＬ３は、例えば、１００ｎｍ未満である。
【0059】
ソース絶縁体膜６１は、例えば、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、アルミナ（Ａｌ２Ｏ３）、ＡｌＮ、および酸窒化アルミニウム（ＡｌＯＮ）のうちいずれか１つを含む材料によって構成され得る。ソース絶縁体膜６１は、一例では、二酸化シリコン（ＳｉＯ２）膜である。なお、ソース絶縁体膜６１は、第１パッシベーション層５１と同じ材料により構成されていてもよいし、第１パッシベーション層５１と異なる材料により構成されていてもよい。また、ソース絶縁体膜６１は、第２パッシベーション層５２と同じ材料により構成されていてもよいし、第２パッシベーション層５２と異なる材料により構成されていてもよい。ソース絶縁体膜６１の一例は、パッシベーション第１側面２６Ｃを形成している部分である第２パッシベーション層５２よりも絶縁性の高い材料により構成されている。
【0060】
［ドレイン電極の周辺構造］
図２に示すように、窒化物半導体装置１０は、ドレイン絶縁体膜６２をさらに含む。ドレイン絶縁体膜６２は、パッシベーション層２６のパッシベーション第２側面２６Ｄを覆うとともに、パッシベーション第２側面２６Ｄとの間を絶縁する。ドレイン絶縁体膜６２は、パッシベーション層２６のパッシベーション第２側面２６Ｄ、すなわち、第１パッシベーション層５１の第２側面５１Ｂおよび第２パッシベーション層５２の第２側面５２Ｄがなす側面（サイドウォール）に対して、セルフアライン（自己整合）によって形成される。これにより、ドレイン絶縁体膜６２を薄く形成できる。ドレイン絶縁体膜６２の第１方向長さＬ４は、例えば、１００ｎｍ未満である。ドレイン絶縁体膜６２の第１方向長さＬ４は、ソース絶縁体膜６１の第１方向長さＬ１と同じであってもよいし、異なっていてもよい。
図２に示すように、窒化物半導体装置１０は、ドレイン絶縁体膜６２をさらに含む。ドレイン絶縁体膜６２は、パッシベーション層２６のパッシベーション第２側面２６Ｄを覆うとともに、パッシベーション第２側面２６Ｄとの間を絶縁する。ドレイン絶縁体膜６２は、パッシベーション層２６のパッシベーション第２側面２６Ｄ、すなわち、第１パッシベーション層５１の第２側面５１Ｂおよび第２パッシベーション層５２の第２側面５２Ｄがなす側面（サイドウォール）に対して、セルフアライン（自己整合）によって形成される。これにより、ドレイン絶縁体膜６２を薄く形成できる。ドレイン絶縁体膜６２の第１方向長さＬ４は、例えば、１００ｎｍ未満である。ドレイン絶縁体膜６２の第１方向長さＬ４は、ソース絶縁体膜６１の第１方向長さＬ１と同じであってもよいし、異なっていてもよい。
【0061】
ドレイン絶縁体膜６２は、例えば、窒化シリコン（ＳｉＮ）、二酸化シリコン（ＳｉＯ２）、酸窒化シリコン（ＳｉＯＮ）、アルミナ（Ａｌ２Ｏ３）、ＡｌＮ、および酸窒化アルミニウム（ＡｌＯＮ）のうちいずれか１つを含む材料によって構成され得る。ドレイン絶縁体膜６２は、一例では、二酸化シリコン（ＳｉＯ２）膜である。なお、ドレイン絶縁体膜６２は、第１パッシベーション層５１と同じ材料により構成されていてもよいし、第１パッシベーション層５１と異なる材料により構成されていてもよい。また、ドレイン絶縁体膜６２は、第２パッシベーション層５２と同じ材料により構成されていてもよいし、第２パッシベーション層５２と異なる材料により構成されていてもよい。
【0062】
ドレイン絶縁体膜６２は、例えば、大きな電界集中が発生する部位であるドレイン電極３０の第１方向の端部とパッシベーション層２６との間に介在することにより、ドレイン電極３０からパッシベーション層２６に電子注入されることを抑制する。この場合、窒化物半導体装置１０の電気的特性（例えば、ドレイン－ソース間の耐圧）の長期的な安定化を図ることができる。
【0063】
［窒化物半導体装置の平面構造］
次に、図１を参照して、窒化物半導体装置１０の平面構造について説明する。図１では、パッシベーション層２６、ソース電極２８の図示は省略されており、第１開口部２６Ａおよび第２開口部２６Ｂが破線で描かれている。
次に、図１を参照して、窒化物半導体装置１０の平面構造について説明する。図１では、パッシベーション層２６、ソース電極２８の図示は省略されており、第１開口部２６Ａおよび第２開口部２６Ｂが破線で描かれている。
【0064】
窒化物半導体装置１０は、例えば、トランジスタ動作に寄与するアクティブ領域と、トランジスタ動作に寄与しない非アクティブ領域（図示略）を有する。一例では、アクティブ領域と非アクティブ領域とは、Ｙ方向交互に配置されている。
【0065】
窒化物半導体装置１０のアクティブ領域において、ソース電極２８（図２参照）と、ゲート電極２４と、ドレイン電極３０とは電子供給層１８（図２参照）上でＸ方向に隣り合って配置されている。Ｘ方向に隣り合うソース電極２８、ゲート電極２４、およびドレイン電極３０の組み合わせは、１つのＨＥＭＴセル１０ＨＣを構成する。図１の例では、アクティブ領域において、Ｘ方向に２つのＨＥＭＴセル１０ＨＣが配置されている。なお、実際にはより多くのＨＥＭＴセル１０ＨＣが各アクティブ領域に配置され得る。
【0066】
図１に示すように、フィールドプレート電極５３は、平面視において、ドレイン電極３０を囲む環状に形成されている。フィールドプレート電極５３は、平面視において、ソース電極２８とドレイン電極３０との間に位置する本体部５３Ｃと、ドレイン電極３０よりもＹ方向の一方側および他方側に位置して、隣り合う２つの本体部５３Ｃ同士を接続する接続部５３Ｄとを有する。
【0067】
フィールドプレート電極５３の接続部５３Ｄの上に位置する第２パッシベーション層５２（図示略）には、接合ビア５４が形成されている。接合ビア５４は、第２パッシベーション層５２（図示略）を貫通してソース電極２８（ソースフィールドプレート部２８Ｂ）に接続されている。したがって、フィールドプレート電極５３は、接合ビア５４を介してソース電極２８に電気的に接続されている。
【0068】
［窒化物半導体装置の製造方法］
図４～図２６を参照して、窒化物半導体装置１０の例示的な製造方法について説明する。なお、図４～図２６において、図１の構成要素と同様な構成要素には同一符号が付されている。また、図４～図２６においては、図示を簡略化するために、図２に示される半導体基板１２およびバッファ層１４の図示は省略されている。
図４～図２６を参照して、窒化物半導体装置１０の例示的な製造方法について説明する。なお、図４～図２６において、図１の構成要素と同様な構成要素には同一符号が付されている。また、図４～図２６においては、図示を簡略化するために、図２に示される半導体基板１２およびバッファ層１４の図示は省略されている。
【0069】
窒化物半導体装置１０の製造方法は、電子走行層１６を形成する工程、電子走行層１６上に電子供給層１８を形成する工程を含む。窒化物半導体装置１０の製造方法は、電子供給層１８上にゲート層２２を形成する工程、ゲート層２２上にゲート電極２４を形成する工程、電子供給層１８上、ゲート層２２上、およびゲート電極２４上にパッシベーション層２６を形成する工程をさらに含む。パッシベーション層２６を形成する工程の一例は、電子供給層１８上、ゲート層２２上、およびゲート電極２４上に第１パッシベーション層５１を形成すること、第１パッシベーション層５１上にフィールドプレート電極５３を形成すること、および第１パッシベーション層５１上に、フィールドプレート電極５３を間に挟む第２パッシベーション層５２を形成することを含む。
【0070】
図４に示されるように、半導体基板１２（図示略）上に、バッファ層１４（図示略）、電子走行層１６、電子供給層１８、および第１窒化物半導体層７１が順に形成される。半導体基板１２は、例えばＳｉ基板である。バッファ層１４、電子走行層１６、電子供給層１８、および第１窒化物半導体層７１は、例えば、有機金属気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法を用いたエピタキシャル成長によって形成される。
【0071】
図示は省略するが、バッファ層１４（図１参照）は、例えば多層バッファ層であってよい。多層バッファ層は、半導体基板１２上に形成されたＡｌＮ層（第１バッファ層）と、ＡｌＮ層上に形成されたグレーテッドＡｌＧａＮ層（第２バッファ層）とを含み得る。一例では、グレーテッドＡｌＧａＮ層は、ＡｌＮ層に近い側から順にＡｌ組成を７５％、５０％、２５％とした３つのＡｌＧａＮ層を積層することによって形成される。
【0072】
電子走行層１６は例えばＧａＮ層であり、電子供給層１８は例えばＡｌＧａＮ層である。したがって、電子供給層１８は、電子走行層１６よりも大きなバンドギャップを有する窒化物半導体によって構成されている。第１窒化物半導体層７１は、ゲート層２２を形成するための層であり、例えば、アクセプタ型不純物としてＭｇを含むＧａＮ層である。第１窒化物半導体層７１は、電子供給層１８上にＧａＮを成長させる間に、ＧａＮにＭｇをドープすることにより形成される。
【0073】
次いで、第１窒化物半導体層７１上に第１電極層７２が形成され、第１電極層７２上に第１保護層７３が形成される。第１電極層７２は、ゲート電極２４を形成するための層であり、例えばＴｉＮ層である。第１電極層７２は、例えばスパッタ法により形成される。第１保護層７３は、例えばＳｉＮ層である。第１保護層７３は、例えば、プラズマ化学気相堆積（Plasma-Enhanced Chemical Vapor Deposition：ＰＥＣＶＤ）法により形成される。
【0074】
次いで、図５に示すように、第１窒化物半導体層７１の上面の一部を露出させるように、第１電極層７２および第１保護層７３が選択的に除去された後、第１電極層７２、第１保護層７３、および第１窒化物半導体層７１を覆う第２保護層７４が形成される。第１電極層７２および第１保護層７３は、例えば、マスクを使用してリソグラフィおよびエッチングを行うことにより選択的に除去される。第２保護層７４は、例えばＳｉＮ層である。第２保護層７４は、例えば、ＰＥＣＶＤ法により形成される。
【0075】
次いで、図６に示すように、第１電極層７２の上面が露出されるまで、例えば全面異方性ドライエッチングによって第２保護層７４がエッチバックされる。これにより、第２保護層７４の残存部分が、第１電極層７２の側面、第１保護層７３の側面、および第１窒化物半導体層７１の上面の一部を覆うマスク７４Ａとして形成される。
【0076】
次いで、図７に示すように、第１保護層７３およびマスク７４Ａを利用してエッチングを行うことにより第１窒化物半導体層７１が選択的に除去される。これにより、第１窒化物半導体層７１に対して、部分的に厚さの薄いドレイン部７１Ａが形成される。ドレイン部７１Ａは、ドレイン側延在部４６を形成するための部分である。
【0077】
次いで、図８に示すように、第１保護層７３、マスク７４Ａ、および第１窒化物半導体層７１のドレイン部７１Ａを覆う第３保護層７５が形成される。第３保護層７５は、例えばＳｉＮ層である。第３保護層７５は、例えば、ＰＥＣＶＤ法により形成される。
【0078】
次いで、図９に示すように、第１窒化物半導体層７１のドレイン部７１Ａの上面が露出されるまで、例えば全面異方性ドライエッチングによって第３保護層７５がエッチバックされる。これにより、第３保護層７５の残存部分が、マスク７４Ａの側面、第１窒化物半導体層７１の側面、およびドレイン部７１Ａの上面の一部を覆うマスク７５Ａとして形成される。
【0079】
次いで、図１０に示すように、第１保護層７３、マスク７４Ａ、およびマスク７５Ａを利用してエッチングを行うことにより、第１窒化物半導体層７１のドレイン部７１Ａが選択的に除去される。これにより、ドレイン部７１Ａの残存部分がドレイン側延在部４６として形成される。
【0080】
次いで、図１１に示すように、第１保護層７３、マスク７４Ａ、およびマスク７５Ａが剥離された後、第１電極層７２、第１窒化物半導体層７１、および電子供給層１８を覆う第１絶縁体層７６が形成される。第１絶縁体層７６は、第１パッシベーション層５１を形成するための層である。第１絶縁体層７６は、例えばＳｉＮ層である。第１絶縁体層７６は、例えば、減圧化学気相堆積（ＬＰＣＶＤ：Low Pressure Chemical Vapor Deposition）法により形成される。
【0081】
次いで、図１２に示すように、第１絶縁体層７６上に第２電極層７７が形成される。第２電極層７７は、フィールドプレート電極５３を形成するための層であり、例えばＴｉＮ層である。第２電極層７７は、例えば、ＰＥＣＶＤ法により形成される。
【0082】
次いで、図１３に示すように、第２電極層７７が選択的に除去される。これにより、第２電極層７７の残存部分がフィールドプレート電極５３として形成される。第２電極層７７は、例えば、マスクを使用してリソグラフィおよびエッチングを行うことにより選択的に除去される。
【0083】
次いで、図１４に示すように、第１絶縁体層７６およびフィールドプレート電極５３を覆う第２絶縁体層７８が形成される。第２絶縁体層７８は、第２パッシベーション層５２を形成するための層である。第２絶縁体層７８は、例えばＳｉＯ２層である。第２絶縁体層７８は、例えば、ＰＥＣＶＤ法により形成される。
【0084】
次いで、図１５に示すように、第１窒化物半導体層７１の上面の一部を露出させるように、第１電極層７２、第１絶縁体層７６、および第２絶縁体層７８が選択的に除去される。第１電極層７２、第１絶縁体層７６、および第２絶縁体層７８は、例えば、マスクを使用してリソグラフィおよびエッチングを行うことにより選択的に除去される。これにより、第１電極層７２の残存部分として、ゲート電極２４が形成される。
【0085】
次いで、図１６に示すように、第１窒化物半導体層７１、第１電極層７２、第１絶縁体層７６、および第２絶縁体層７８を覆う第３絶縁体層７９が形成される。第３絶縁体層７９は、例えばＳｉＮ層である。第３絶縁体層７９は、例えば、ＰＥＣＶＤ法により形成される。
【0086】
次いで、図１７に示すように、第１窒化物半導体層７１の上面が露出されるまで、例えば全面異方性ドライエッチングによって第３絶縁体層７９がエッチバックされる。これにより、第３絶縁体層７９の残存部分として、第２パッシベーション構成部７９Ａ，７９Ｂが形成される。第２パッシベーション構成部７９Ａは、ゲート電極２４の側面、ゲート電極２４の側面の上に位置する第２絶縁体層７８の側面、および第１窒化物半導体層７１の上面の一部を覆っている。第２パッシベーション構成部７９Ｂは、第２絶縁体層７８の上面の一部および側面の一部を覆っている。
【0087】
次いで、図１８に示すように、第１保護層７３および第２パッシベーション構成部７９Ｂを利用してエッチングを行うことにより第１窒化物半導体層７１が選択的に除去される。これにより、第１窒化物半導体層７１に対して、部分的に厚さの薄いソース部７１Ｂが形成される。ソース部７１Ｂは、ソース側延在部４４を形成するための部分である。
【0088】
次いで、図１９に示すように、第１窒化物半導体層７１のソース側延在部４４、第２絶縁体層７８、および第２パッシベーション構成部７９Ａ，７９Ｂを覆う第４絶縁体層８０が形成される。第４絶縁体層８０は、例えばＳｉＯ２層である。第４絶縁体層８０は、例えば、ＰＥＣＶＤ法により形成される。
【0089】
次いで、図２０に示すように、第１窒化物半導体層７１のソース側延在部４４の上面が露出されるまで、例えば全面異方性ドライエッチングによって第４絶縁体層８０がエッチバックされる。また、第４絶縁体層８０の残存部分として、第２パッシベーション構成部８０Ａ，８０Ｂが形成される。第２パッシベーション構成部８０Ａは、第２パッシベーション構成部７９Ａの側面、並びに第１窒化物半導体層７１の上面の一部および側面を覆っている。第２パッシベーション構成部８０Ａの側面は、パッシベーション第１側面２６Ｃである。第２パッシベーション構成部８０Ｂは、第２パッシベーション構成部７９Ａの側面の一部および第２絶縁体層７８の上面の一部を覆っている。
【0090】
次いで、図２１に示すように、第２絶縁体層７８、および第２パッシベーション構成部７９Ａ，７９Ｂ，８０Ａ，８０Ｂを利用してエッチングを行うことにより、第１窒化物半導体層７１のソース部７１Ｂが選択的に除去される。これにより、ソース部７１Ｂの残存部分がソース側延在部４４として形成される。そして、第１窒化物半導体層７１の残存部分として、ソース側延在部４４およびドレイン側延在部４６を有するゲート層２２が形成される。また、これにより、パッシベーション層２６の第１開口部２６Ａが、ゲート層２２の端部に位置するゲート層側面２２Ｃが露出する態様で形成される。
【0091】
次いで、図２２に示すように、電子供給層１８の上面の一部を露出させるように、第１絶縁体層７６および第２絶縁体層７８が選択的に除去される。第１絶縁体層７６および第２絶縁体層７８は、例えば、マスクを使用してリソグラフィおよびエッチングを行うことにより選択的に除去される。これにより、パッシベーション層２６およびパッシベーション層２６の第２開口部２６Ｂが形成される。
【0092】
詳述すると、第１絶縁体層７６の残存部分として、第１パッシベーション層５１が形成される。また、第２絶縁体層７８の残存部分７８Ａ、および第２パッシベーション構成部７９Ａ，７９Ｂ，８０Ａ，８０Ｂにより第２パッシベーション層５２が形成される。第２開口部２６Ｂを形成する第１パッシベーション層５１の側面、および第２パッシベーション層５２の側面（第２絶縁体層７８の残存部分７８Ａの側面）は、パッシベーション第２側面２６Ｄである。
【0093】
窒化物半導体装置１０の製造方法は、パッシベーション層２６のパッシベーション第１側面２６Ｃにソース絶縁体膜６１及びドレイン絶縁体膜６２を形成する工程をさらに含む。当該工程は、パッシベーション層２６の上面およびパッシベーション第１側面２６Ｃ、ゲート層２２のソース電極２８側の側面（ソース側延在部４４の側面）、並びに電子供給層１８の上面を覆う絶縁体層（後述する第５絶縁体層８１）を形成すること、および当該絶縁体層における電子供給層１８の上面を覆う部分を除去することを含む。
【0094】
図２３に示すように、パッシベーション層２６の上面および側面、ゲート層２２のソース側延在部４４の側面、並びに第１開口部２６Ａおよび第２開口部２６Ｂに露出する電子供給層１８の上面を覆う第５絶縁体層８１が形成される。第５絶縁体層８１は、例えばＳｉＯ２層である。第５絶縁体層８１は、例えば、ＰＥＣＶＤ法により形成される。
【0095】
次いで、図２４に示すように、電子供給層１８の上面が露出されるまで、例えば全面異方性ドライエッチングによって第５絶縁体層８１がエッチバックされる。つまり、第５絶縁体層８１における、パッシベーション層２６の上面、および電子供給層１８の上面に形成されている部分が除去される。これにより、パッシベーション層２６のパッシベーション第１側面２６Ｃを覆うソース絶縁体膜６１が形成されるとともに、パッシベーション第２側面２６Ｄを覆うドレイン絶縁体膜６２が形成される。このように、ソース絶縁体膜６１およびドレイン絶縁体膜６２は、セルフアライン（自己整合）により形成できる。
【0096】
窒化物半導体装置１０の製造方法は、電子供給層１８に接するようにソース電極２８およびドレイン電極３０を形成する工程を含む。
図２５に示すように、パッシベーション層２６、ソース絶縁体膜６１、およびドレイン絶縁体膜６２の上に第３電極層８２が形成される。第３電極層８２は、ソース電極２８およびドレイン電極３０を形成するための層であり、例えばＴｉ層である。第３電極層８２は、例えば、ＰＥＣＶＤ法により形成される。
図２５に示すように、パッシベーション層２６、ソース絶縁体膜６１、およびドレイン絶縁体膜６２の上に第３電極層８２が形成される。第３電極層８２は、ソース電極２８およびドレイン電極３０を形成するための層であり、例えばＴｉ層である。第３電極層８２は、例えば、ＰＥＣＶＤ法により形成される。
【0097】
第３電極層８２は、パッシベーション層２６の上面の全体にわたり形成される。第３電極層８２は、パッシベーション層２６の第１開口部２６Ａを充填するとともに、第１開口部２６Ａ内において電子供給層１８の上面およびソース絶縁体膜６１に接する。第３電極層８２は、パッシベーション層２６の第２開口部２６Ｂを充填するとともに、第２開口部２６Ｂ内において電子供給層１８の上面およびドレイン絶縁体膜６２に接する。また、第３電極層８２を形成する際に、パッシベーション層２６に対して、フィールドプレート電極５３と第３電極層８２とを電気的に接続する接合ビア５４が形成される。
【0098】
次いで、図２６に示すように、第３電極層８２が選択的に除去される。これにより、第３電極層８２の残存部分がソース電極２８およびドレイン電極３０として形成される。第３電極層８２は、例えば、マスクを使用してリソグラフィおよびエッチングを行うことにより選択的に除去される。以上の工程を経て、図１に示される窒化物半導体装置１０が製造される。
【0099】
［作用］
次に、実施形態の窒化物半導体装置１０の作用を説明する。
図３に示すように、窒化物半導体装置１０は、パッシベーション層２６のパッシベーション第１側面２６Ｃおよびゲート層２２のゲート層側面２２Ｃ（ソース側延在部４４の先端面）にソース絶縁体膜６１が形成されている。ソース絶縁体膜６１は、ソース電極２８およびゲート層側面２２Ｃに接するように形成されている。
次に、実施形態の窒化物半導体装置１０の作用を説明する。
図３に示すように、窒化物半導体装置１０は、パッシベーション層２６のパッシベーション第１側面２６Ｃおよびゲート層２２のゲート層側面２２Ｃ（ソース側延在部４４の先端面）にソース絶縁体膜６１が形成されている。ソース絶縁体膜６１は、ソース電極２８およびゲート層側面２２Ｃに接するように形成されている。
【0100】
ソース絶縁体膜６１が、ゲート層２２とソース電極２８との間に配置されることにより、ゲート層２２およびソース電極２８が確実に離間されるとともに、ゲート層２２とソース電極２８とが絶縁される。これにより、ゲート電極２４、ゲート層２２、およびソース電極２８を電気的につなぐリークパスを遮断できるため、ゲートリーク電流の発生を抑制してゲート耐圧を向上させることができる。
【0101】
また、第１方向において、ゲート層２２とソース電極２８との間に位置する構成は、ソース絶縁体膜６１のみであるため、ゲート層２２のゲート層側面２２Ｃにより近い位置にソース電極２８を配置できる。そのため、ソース電極２８とドレイン電極３０との間の距離を短くしてオン抵抗の低減を図ることができる。
【0102】
［効果］
実施形態の窒化物半導体装置１０によれば、以下の効果が得られる。
（１－１）
窒化物半導体装置１０は、電子走行層１６と、電子走行層１６上に形成された電子供給層１８と、電子供給層上に形成されたゲート層２２と、ゲート層２２上に形成されたゲート電極２４と、電子供給層１８の上面に接するソース電極２８およびドレイン電極３０と、電子供給層１８、ゲート層２２、およびゲート電極２４の上に形成されたパッシベーション層２６と、を備える。ゲート層２２は、ゲート層２２、ソース電極２８、およびドレイン電極３０が並ぶ方向である第１方向におけるソース電極２８側の端部に位置するゲート層側面２２Ｃを含む。パッシベーション層２６は、第１方向においてソース電極２８に対向するパッシベーション第１側面２６Ｃを含む。窒化物半導体装置１０は、ゲート層側面２２Ｃおよびパッシベーション第１側面２６Ｃを覆うとともに、ゲート層２２とソース電極２８との間を絶縁するソース絶縁体膜６１をさらに備える。
実施形態の窒化物半導体装置１０によれば、以下の効果が得られる。
（１－１）
窒化物半導体装置１０は、電子走行層１６と、電子走行層１６上に形成された電子供給層１８と、電子供給層上に形成されたゲート層２２と、ゲート層２２上に形成されたゲート電極２４と、電子供給層１８の上面に接するソース電極２８およびドレイン電極３０と、電子供給層１８、ゲート層２２、およびゲート電極２４の上に形成されたパッシベーション層２６と、を備える。ゲート層２２は、ゲート層２２、ソース電極２８、およびドレイン電極３０が並ぶ方向である第１方向におけるソース電極２８側の端部に位置するゲート層側面２２Ｃを含む。パッシベーション層２６は、第１方向においてソース電極２８に対向するパッシベーション第１側面２６Ｃを含む。窒化物半導体装置１０は、ゲート層側面２２Ｃおよびパッシベーション第１側面２６Ｃを覆うとともに、ゲート層２２とソース電極２８との間を絶縁するソース絶縁体膜６１をさらに備える。
【0103】
この構成によれば、ソース絶縁体膜６１によって、ゲート電極２４、ゲート層２２、およびソース電極２８を電気的につなぐリークパスが遮断される。上記リークパスを遮断して、ゲート電極２４からソース電極２８へ流れるゲートリーク電流の発生を抑制することによりゲート耐圧が向上する。また、ゲート層２２のゲート層側面２２Ｃにより近い位置にソース電極２８を配置できるため、ソース電極２８とドレイン電極３０との間の距離を短くしてオン抵抗の低減を図ることができる。したがって、ゲート耐圧を高くすることと、オン抵抗を低減することを両立できる。
【0104】
また、この構成によれば、パッシベーション層２６の材料選択の自由度が向上する。例えば、ソース絶縁体膜６１を構成する材料として、ソース電極２８をシンター処理した場合にも、ゲート電極２４およびソース電極２８間を、より安定して絶縁できる材料を選択する。この場合、シンター処理した場合におけるゲート電極２４およびソース電極２８間の絶縁を考慮することなく、パッシベーション層２６の材料を選択できる。なお、一例では、ソース絶縁体膜６１は、パッシベーション層２６におけるパッシベーション第１側面２６Ｃを形成している部分よりも絶縁性の高い材料により構成されている。
【0105】
（１－２）
パッシベーション第１側面２６Ｃは、ゲート層側面２２Ｃの上に位置している。この構成によれば、パッシベーション第１側面２６Ｃとゲート層側面２２Ｃとが連続する１つの側面であるサイドウォールを形成する。そのため、上記サイドウォールに対して、セルフアライン（自己整合）によってソース絶縁体膜６１を容易に形成できる。この場合、ソース絶縁体膜６１の第１方向長さＬ３を短くすることが容易である。そのため、オン抵抗を低減できる効果が顕著に得られる。
パッシベーション第１側面２６Ｃは、ゲート層側面２２Ｃの上に位置している。この構成によれば、パッシベーション第１側面２６Ｃとゲート層側面２２Ｃとが連続する１つの側面であるサイドウォールを形成する。そのため、上記サイドウォールに対して、セルフアライン（自己整合）によってソース絶縁体膜６１を容易に形成できる。この場合、ソース絶縁体膜６１の第１方向長さＬ３を短くすることが容易である。そのため、オン抵抗を低減できる効果が顕著に得られる。
【0106】
（１－３）
パッシベーション層２６は、少なくとも電子供給層１８におけるゲート層２２よりもドレイン電極３０側の領域の上に形成された第１パッシベーション層５１と、第１パッシベーション層５１の上に形成された第２パッシベーション層５２とを含む。
パッシベーション層２６は、少なくとも電子供給層１８におけるゲート層２２よりもドレイン電極３０側の領域の上に形成された第１パッシベーション層５１と、第１パッシベーション層５１の上に形成された第２パッシベーション層５２とを含む。
【0107】
この構成によれば、第１パッシベーション層５１と第２パッシベーション層５２との間に、フィールドプレート電極５３等のその他の構成を容易に配置できる。また、第１パッシベーション層５１および第２パッシベーション層５２を構成する材料を異ならせることにより、パッシベーション層２６において、第１パッシベーション層５１がなす領域と、第２パッシベーション層５２がなす領域との間で、その性質を異ならせることができる。
【0108】
（１－４）
第２パッシベーション層５２は、ゲート層２２におけるゲート電極２４よりもソース電極側の領域の上に形成されたソース側部分５２Ａを有する。パッシベーション第１側面２６Ｃは、第２パッシベーション層５２のソース側部分５２Ａにおけるソース電極２８側の端部に位置する側面である。
第２パッシベーション層５２は、ゲート層２２におけるゲート電極２４よりもソース電極側の領域の上に形成されたソース側部分５２Ａを有する。パッシベーション第１側面２６Ｃは、第２パッシベーション層５２のソース側部分５２Ａにおけるソース電極２８側の端部に位置する側面である。
【0109】
この構成によれば、第２パッシベーション層５２のソース側部分５２Ａの厚さを調整することにより、パッシベーション第１側面２６Ｃとゲート層側面２２Ｃとがなす上記サイドウォールを高く形成することが容易である。セルフアラインによってソース絶縁体膜６１を形成する場合、上記サイドウォールが高く形成されていることにより、第１方向長さＬ３に関して、精度よくソース絶縁体膜６１を形成できる。そのため、オン抵抗を低減できる効果がさらに顕著に得られる。
【0110】
（１－５）
第２パッシベーション層５２のソース側部分５２Ａは、第１パッシベーション層５１よりも厚い。この構成によれば、上記（１－４）の効果がさらに顕著に得られる。
第２パッシベーション層５２のソース側部分５２Ａは、第１パッシベーション層５１よりも厚い。この構成によれば、上記（１－４）の効果がさらに顕著に得られる。
【0111】
（１－６）
ゲート電極２４は、第１方向におけるソース電極２８側の端部に位置する電極側面２４Ａを含む。第１パッシベーション層５１は、第１方向におけるソース電極２８側の端部に位置する第１側面５１Ａを含む。第１パッシベーション層５１の第１側面５１Ａは、ゲート電極２４の電極側面２４Ａの上に位置している。第２パッシベーション層５２のソース側部分５２Ａは、ゲート電極２４の電極側面２４Ａおよび第１パッシベーション層５１の第１側面５１Ａに接している。
ゲート電極２４は、第１方向におけるソース電極２８側の端部に位置する電極側面２４Ａを含む。第１パッシベーション層５１は、第１方向におけるソース電極２８側の端部に位置する第１側面５１Ａを含む。第１パッシベーション層５１の第１側面５１Ａは、ゲート電極２４の電極側面２４Ａの上に位置している。第２パッシベーション層５２のソース側部分５２Ａは、ゲート電極２４の電極側面２４Ａおよび第１パッシベーション層５１の第１側面５１Ａに接している。
【0112】
ゲート電極２４とゲート層２２の接合部分におけるソース電極２８側の端部は、大きな電界集中が発生しやすい部分である。上記の構成によれば、大きな電界集中が発生しやすい上記接合部分のソース電極２８側の端部は、第２パッシベーション層５２により覆われる。そのため、第２パッシベーション層５２を、電界集中を緩和することに適した材料を形成することにより、第１パッシベーション層５１を構成する材料を選択する際に、上記の部分における電界集中の緩和を考慮する必要がなくなる。したがって、第１パッシベーション層５１の材料選択の自由度が向上する。なお、一例では、第２パッシベーション層５２は、第１パッシベーション層５１を構成する材料よりも電界集中の緩和を抑制する性質が高い材料により構成されている。
【0113】
（１－７）
第１パッシベーション層５１は、ＳｉＮ層であり、第２パッシベーション層５２は、ＳｉＯ２層である。この構成によれば、第１パッシベーション層５１がＳｉＮ層であることにより、電子供給層１８の表面を保護してトラップ準位を低減できる効果が得られる。第２パッシベーション層５２がＳｉＯ２層であることにより、ソース電極２８をシンター処理した場合におけるゲート電極２４およびソース電極２８間の絶縁を確保することが容易である。
第１パッシベーション層５１は、ＳｉＮ層であり、第２パッシベーション層５２は、ＳｉＯ２層である。この構成によれば、第１パッシベーション層５１がＳｉＮ層であることにより、電子供給層１８の表面を保護してトラップ準位を低減できる効果が得られる。第２パッシベーション層５２がＳｉＯ２層であることにより、ソース電極２８をシンター処理した場合におけるゲート電極２４およびソース電極２８間の絶縁を確保することが容易である。
【0114】
（１－８）
第１パッシベーション層５１と第２パッシベーション層５２との間に形成されるとともにソース電極２８に電気的に接続されているフィールドプレート電極５３をさらに備える。フィールドプレート電極５３は、第１方向におけるゲート層２２からドレイン電極３０の間に少なくとも一部が形成されている。
第１パッシベーション層５１と第２パッシベーション層５２との間に形成されるとともにソース電極２８に電気的に接続されているフィールドプレート電極５３をさらに備える。フィールドプレート電極５３は、第１方向におけるゲート層２２からドレイン電極３０の間に少なくとも一部が形成されている。
【0115】
この構成によれば、ドレイン電極３０に高電圧が印加されたときに、フィールドプレート電極５３は、その直下の２ＤＥＧ２０に向けて空乏層を伸ばすことにより、ドレイン－ソース間領域における電界集中を緩和する効果をもたらす。その結果、局所的な電界集中に起因する電子供給層１８およびパッシベーション層２６の絶縁破壊を抑制してドレイン－ソース間耐圧を向上させることができる。
【0116】
（１－９）
ソース電極２８は、第２パッシベーション層５２の上に形成されるソースフィールドプレート部２８Ｂを含む。ソースフィールドプレート部２８Ｂのドレイン電極３０側の端部２８Ｃは、フィールドプレート電極５３よりもドレイン電極３０の近くに位置している。この構成によれば、ドレイン電極３０に高電圧が印加されたときに、ソースフィールドプレート部２８Ｂは、その直下の２ＤＥＧ２０に向けて空乏層を伸ばすことにより、ドレイン－ソース間領域における電界集中を緩和する効果をもたらす。その結果、局所的な電界集中に起因する電子供給層１８およびパッシベーション層２６の絶縁破壊を抑制してドレイン－ソース間耐圧を向上させることができる。
ソース電極２８は、第２パッシベーション層５２の上に形成されるソースフィールドプレート部２８Ｂを含む。ソースフィールドプレート部２８Ｂのドレイン電極３０側の端部２８Ｃは、フィールドプレート電極５３よりもドレイン電極３０の近くに位置している。この構成によれば、ドレイン電極３０に高電圧が印加されたときに、ソースフィールドプレート部２８Ｂは、その直下の２ＤＥＧ２０に向けて空乏層を伸ばすことにより、ドレイン－ソース間領域における電界集中を緩和する効果をもたらす。その結果、局所的な電界集中に起因する電子供給層１８およびパッシベーション層２６の絶縁破壊を抑制してドレイン－ソース間耐圧を向上させることができる。
【0117】
（１－１０）
ゲート層２２は、電子供給層１８に接するリッジ部４２と、電子供給層１８に接するとともに、リッジ部４２から第１方向におけるソース電極２８側に向かって延びる、リッジ部４２よりも薄いソース側延在部４４と、を含む。ゲート層２２のゲート層側面２２Ｃは、ソース側延在部４４の先端面である。また、ゲート層２２は、電子供給層１８に接するとともに、リッジ部４２から第１方向におけるドレイン電極３０側に向かって延びる、リッジ部４２よりも薄いドレイン側延在部４６を含む。
ゲート層２２は、電子供給層１８に接するリッジ部４２と、電子供給層１８に接するとともに、リッジ部４２から第１方向におけるソース電極２８側に向かって延びる、リッジ部４２よりも薄いソース側延在部４４と、を含む。ゲート層２２のゲート層側面２２Ｃは、ソース側延在部４４の先端面である。また、ゲート層２２は、電子供給層１８に接するとともに、リッジ部４２から第１方向におけるドレイン電極３０側に向かって延びる、リッジ部４２よりも薄いドレイン側延在部４６を含む。
【0118】
これらの構成によれば、ソース側延在部４４およびドレイン側延在部４６により、ゲート正バイアス時にリッジ部４２の下端に集中する電気力線を各延在部４４，４６に逃がしてゲート層２２内の第１方向の電位を均一化することができる。これによってゲート電極２４の端部に掛かる電界強度を低減することができるため、高ゲート電圧印加時のゲートリーク電流の発生を抑制してゲート耐圧を向上させることができる。
【0119】
（１－１１）
ソース絶縁体膜６１の第１方向長さＬ３は、ソース側延在部４４の第１方向長さＬ１よりも短い。また、ソース絶縁体膜の第１方向長さは、１００ｎｍ未満である。これらの構成によれば、ソース絶縁体膜６１の第１方向長さＬ３が短くなることにより、オン抵抗を低減できる効果が顕著に得られる。
ソース絶縁体膜６１の第１方向長さＬ３は、ソース側延在部４４の第１方向長さＬ１よりも短い。また、ソース絶縁体膜の第１方向長さは、１００ｎｍ未満である。これらの構成によれば、ソース絶縁体膜６１の第１方向長さＬ３が短くなることにより、オン抵抗を低減できる効果が顕著に得られる。
【0120】
（１－１２）
パッシベーション層２６は、第１方向においてドレイン電極３０に対向するパッシベーション第２側面２６Ｄを含む。窒化物半導体装置１０は、パッシベーション第２側面２６Ｄを覆うとともに、パッシベーション第２側面２６Ｄとドレイン電極３０との間を絶縁するドレイン絶縁体膜をさらに備える。
パッシベーション層２６は、第１方向においてドレイン電極３０に対向するパッシベーション第２側面２６Ｄを含む。窒化物半導体装置１０は、パッシベーション第２側面２６Ｄを覆うとともに、パッシベーション第２側面２６Ｄとドレイン電極３０との間を絶縁するドレイン絶縁体膜をさらに備える。
【0121】
この構成によれば、大きな電界集中が発生する部位であるドレイン電極３０の第１方向の端部とパッシベーション層２６との間に介在することにより、ドレイン電極３０からパッシベーション層２６に電子注入されることを抑制できる。これにより、窒化物半導体装置１０の電気的特性（例えば、ドレイン－ソース間の耐圧）の長期的な安定化を図ることができる。
【0122】
＜変更例＞
上記実施形態は例えば以下のように変更できる。上記実施形態と以下の各変更例は、技術的な矛盾が生じない限り、互いに組み合せることができる。なお、以下の変更例において、上記実施形態と共通する部分については、上記実施形態と同一の符号を付してその説明を省略する。
上記実施形態は例えば以下のように変更できる。上記実施形態と以下の各変更例は、技術的な矛盾が生じない限り、互いに組み合せることができる。なお、以下の変更例において、上記実施形態と共通する部分については、上記実施形態と同一の符号を付してその説明を省略する。
【0123】
・ゲート層２２の形状を変更してもよい。例えば、ゲート層２２は、ソース側延在部４４およびドレイン側延在部４６の一方が両略されていてもよい。また、ゲート層２２は、ソース側延在部４４およびドレイン側延在部４６が省略された形状、例えば、リッジ部４２のみにより形成されるゲート層２２であってもよい。
【0124】
・上記実施形態において、フィールドプレート電極５３が省略されていてもよい。この場合、パッシベーション層２６は、１つの層により構成されていてもよい。
・上記実施形態において、ソース電極２８は、ソースフィールドプレート部２８Ｂが省略されていてもよい。
・上記実施形態において、ソース電極２８は、ソースフィールドプレート部２８Ｂが省略されていてもよい。
【0125】
・上記実施形態において、アクティブ領域内に形成されるＨＥＭＴの数は特に限定されない。
本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」との双方の意味を含む。したがって、「構成Ａが構成Ｂ上に形成される」という表現は、或る実施形態では構成Ａが構成Ｂに接触して構成Ｂ上に直接配置され得るが、他の実施形態では構成Ａが構成Ｂに接触することなく構成Ｂの上方に配置され得ることが意図される。すなわち、「～上に」という用語は、構成Ａと構成Ｂとの間に他の構成が形成される構造を排除しない。
本開示で使用される「～上に」という用語は、文脈によって明らかにそうでないことが示されない限り、「～上に」と「～の上方に」との双方の意味を含む。したがって、「構成Ａが構成Ｂ上に形成される」という表現は、或る実施形態では構成Ａが構成Ｂに接触して構成Ｂ上に直接配置され得るが、他の実施形態では構成Ａが構成Ｂに接触することなく構成Ｂの上方に配置され得ることが意図される。すなわち、「～上に」という用語は、構成Ａと構成Ｂとの間に他の構成が形成される構造を排除しない。
【0126】
本開示で使用されるＺ方向は必ずしも鉛直方向である必要はなく、鉛直方向に完全に一致している必要もない。したがって、本開示による種々の構造は、本明細書で説明されるＺ方向の「上」および「下」が鉛直方向の「上」および「下」であることに限定されない。例えば、Ｘ方向が鉛直方向であってもよく、またはＹ方向が鉛直方向であってもよい。
【0127】
本開示における「第１」、「第２」、「第３」等の用語は、単に対象物を区別するために用いられており、対象物を順位づけするものではない。
＜付記＞
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
＜付記＞
本開示から把握できる技術的思想を以下に記載する。なお、限定する意図ではなく理解の補助のために、付記に記載される構成要素には、実施形態中の対応する構成要素の参照符号が付されている。参照符号は、理解の補助のために例として示すものであり、各付記に記載された構成要素は、参照符号で示される構成要素に限定されるべきではない。
【0128】
［付記１］
窒化物半導体によって構成された電子走行層（１６）と、
前記電子走行層（１６）上に形成され、前記電子走行層（１６）よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層（１８）と、
前記電子供給層（１８）上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層（２２）と、
前記ゲート層（２２）上に形成されたゲート電極（２４）と、
前記ゲート層（２２）を挟むように配置され、前記電子供給層（１８）の上面（１８Ａ）に接するソース電極（２８）およびドレイン電極（３０）と、
前記電子供給層（１８）、前記ゲート層（２２）、および前記ゲート電極（２４）の上に形成されたパッシベーション層（２６）と、を備え、
前記電子供給層（１８）の上面（１８Ａ）において、前記ゲート層（２２）、前記ソース電極（２８）、および前記ドレイン電極（３０）が並ぶ方向を第１方向としたとき、
前記ゲート層（２２）は、前記第１方向における前記ソース電極側の端部に位置するゲート層側面（２２Ｃ）を含み、
前記パッシベーション層は、前記第１方向において前記ソース電極（２８）に対向するパッシベーション第１側面（２６Ｃ）を含み、
前記ゲート層側面（２２Ｃ）および前記パッシベーション第１側面（２６Ｃ）を覆うとともに、前記ゲート層（２２）と前記ソース電極（２８）との間を絶縁するソース絶縁体膜（６１）をさらに備える、窒化物半導体装置（１０）。
窒化物半導体によって構成された電子走行層（１６）と、
前記電子走行層（１６）上に形成され、前記電子走行層（１６）よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層（１８）と、
前記電子供給層（１８）上に形成され、アクセプタ型不純物を含む窒化物半導体によって構成されたゲート層（２２）と、
前記ゲート層（２２）上に形成されたゲート電極（２４）と、
前記ゲート層（２２）を挟むように配置され、前記電子供給層（１８）の上面（１８Ａ）に接するソース電極（２８）およびドレイン電極（３０）と、
前記電子供給層（１８）、前記ゲート層（２２）、および前記ゲート電極（２４）の上に形成されたパッシベーション層（２６）と、を備え、
前記電子供給層（１８）の上面（１８Ａ）において、前記ゲート層（２２）、前記ソース電極（２８）、および前記ドレイン電極（３０）が並ぶ方向を第１方向としたとき、
前記ゲート層（２２）は、前記第１方向における前記ソース電極側の端部に位置するゲート層側面（２２Ｃ）を含み、
前記パッシベーション層は、前記第１方向において前記ソース電極（２８）に対向するパッシベーション第１側面（２６Ｃ）を含み、
前記ゲート層側面（２２Ｃ）および前記パッシベーション第１側面（２６Ｃ）を覆うとともに、前記ゲート層（２２）と前記ソース電極（２８）との間を絶縁するソース絶縁体膜（６１）をさらに備える、窒化物半導体装置（１０）。
【0129】
［付記２］
前記パッシベーション第１側面（２６Ｃ）は、前記ゲート層側面（２２Ｃ）の上に位置している、付記１に記載の窒化物半導体装置（１０）。
前記パッシベーション第１側面（２６Ｃ）は、前記ゲート層側面（２２Ｃ）の上に位置している、付記１に記載の窒化物半導体装置（１０）。
【0130】
［付記３］
前記パッシベーション層（２６）は、
少なくとも前記電子供給層（１８）における前記ゲート層（２２）よりも前記ドレイン電極（３０）側の領域の上に形成された第１パッシベーション層（５１）と、
前記第１パッシベーション層（５１）の上に形成された第２パッシベーション層（５２）とを含む、付記１または付記２に記載の窒化物半導体装置（１０）。
前記パッシベーション層（２６）は、
少なくとも前記電子供給層（１８）における前記ゲート層（２２）よりも前記ドレイン電極（３０）側の領域の上に形成された第１パッシベーション層（５１）と、
前記第１パッシベーション層（５１）の上に形成された第２パッシベーション層（５２）とを含む、付記１または付記２に記載の窒化物半導体装置（１０）。
【0131】
［付記４］
前記第２パッシベーション層（５２）は、前記ゲート層（２２）における前記ゲート電極（３０）よりも前記ソース電極（２８）側の領域の上に形成されたソース側部分（５２Ａ）を有し、
前記パッシベーション第１側面（２６Ｃ）は、前記第２パッシベーション層（５２）の前記ソース側部分（５２Ａ）における前記ソース電極（２８）側の端部に位置する側面である、付記３に記載の窒化物半導体装置（１０）。
前記第２パッシベーション層（５２）は、前記ゲート層（２２）における前記ゲート電極（３０）よりも前記ソース電極（２８）側の領域の上に形成されたソース側部分（５２Ａ）を有し、
前記パッシベーション第１側面（２６Ｃ）は、前記第２パッシベーション層（５２）の前記ソース側部分（５２Ａ）における前記ソース電極（２８）側の端部に位置する側面である、付記３に記載の窒化物半導体装置（１０）。
【0132】
［付記５］
前記第２パッシベーション層（５２）の前記ソース側部分（５２Ａ）は、前記第１パッシベーション層（５１）よりも厚い、付記４に記載の窒化物半導体装置（１０）。
前記第２パッシベーション層（５２）の前記ソース側部分（５２Ａ）は、前記第１パッシベーション層（５１）よりも厚い、付記４に記載の窒化物半導体装置（１０）。
【0133】
［付記６］
前記ゲート電極（２４）は、前記第１方向における前記ソース電極（２８）側の端部に位置する電極側面（２４Ａ）を含み、
前記第１パッシベーション層（５１）は、前記第１方向における前記ソース電極（２８）側の端部に位置する第１側面（５１Ａ）を含み、
前記第１パッシベーション層（５１）の前記第１側面（５１Ａ）は、前記ゲート電極の前記電極側面（２４Ａ）の上に位置しており、
前記第２パッシベーション層（５２）の前記ソース側部分（５２Ａ）は、前記ゲート電極（２４）の前記電極側面（２４Ａ）および前記第１パッシベーション層（５１）の前記第１側面（５１Ａ）に接している、付記４または付記５に記載の窒化物半導体装置（１０）。
前記ゲート電極（２４）は、前記第１方向における前記ソース電極（２８）側の端部に位置する電極側面（２４Ａ）を含み、
前記第１パッシベーション層（５１）は、前記第１方向における前記ソース電極（２８）側の端部に位置する第１側面（５１Ａ）を含み、
前記第１パッシベーション層（５１）の前記第１側面（５１Ａ）は、前記ゲート電極の前記電極側面（２４Ａ）の上に位置しており、
前記第２パッシベーション層（５２）の前記ソース側部分（５２Ａ）は、前記ゲート電極（２４）の前記電極側面（２４Ａ）および前記第１パッシベーション層（５１）の前記第１側面（５１Ａ）に接している、付記４または付記５に記載の窒化物半導体装置（１０）。
【0134】
［付記７］
前記第１パッシベーション層（５１）および前記第２パッシベーション層（５２）は、異なる材料により構成されている、付記３～６のいずれか１つに記載の窒化物半導体装置（１０）。
前記第１パッシベーション層（５１）および前記第２パッシベーション層（５２）は、異なる材料により構成されている、付記３～６のいずれか１つに記載の窒化物半導体装置（１０）。
【0135】
［付記８］
前記第１パッシベーション層（５１）は、ＳｉＮ層であり、
前記第２パッシベーション層（５２）は、ＳｉＯ２層である、付記７に記載の窒化物半導体装置（１０）。
前記第１パッシベーション層（５１）は、ＳｉＮ層であり、
前記第２パッシベーション層（５２）は、ＳｉＯ２層である、付記７に記載の窒化物半導体装置（１０）。
【0136】
［付記９］
前記第１パッシベーション層（５１）と前記第２パッシベーション層（５２）との間に形成されるとともに前記ソース電極（２８）に電気的に接続されているフィールドプレート電極（５３）をさらに備え、
前記フィールドプレート電極（５３）は、前記第１方向における前記ゲート層（２２）から前記ドレイン電極（３０）の間に少なくとも一部が形成されている、付記３～８のいずれか１つに記載の窒化物半導体装置（１０）。
前記第１パッシベーション層（５１）と前記第２パッシベーション層（５２）との間に形成されるとともに前記ソース電極（２８）に電気的に接続されているフィールドプレート電極（５３）をさらに備え、
前記フィールドプレート電極（５３）は、前記第１方向における前記ゲート層（２２）から前記ドレイン電極（３０）の間に少なくとも一部が形成されている、付記３～８のいずれか１つに記載の窒化物半導体装置（１０）。
【0137】
［付記１０］
前記ソース電極（２８）は、前記第２パッシベーション層（５２）の上に形成されるソースフィールドプレート部（２８Ｂ）を含み、
前記ソースフィールドプレート部（２８Ｂ）の前記ドレイン電極（３０）側の端部（２８Ｃ）は、前記フィールドプレート電極（５３）よりも前記ドレイン電極（３０）の近くに位置している、付記９に記載の窒化物半導体装置（１０）。
前記ソース電極（２８）は、前記第２パッシベーション層（５２）の上に形成されるソースフィールドプレート部（２８Ｂ）を含み、
前記ソースフィールドプレート部（２８Ｂ）の前記ドレイン電極（３０）側の端部（２８Ｃ）は、前記フィールドプレート電極（５３）よりも前記ドレイン電極（３０）の近くに位置している、付記９に記載の窒化物半導体装置（１０）。
【0138】
［付記１１］
前記ゲート層（２２）は、
前記電子供給層（１８）に接するリッジ部（４２）と、
前記電子供給層（１８）に接するとともに、前記リッジ部（４２）から前記第１方向における前記ソース電極（２８）側に向かって延びる、前記リッジ部（４２）よりも薄いソース側延在部（４４）と、を含み、
前記ゲート層（２２）の前記ゲート層側面（２２Ｃ）は、前記ソース側延在部（４４）の先端面である、付記１～１０のいずれか１つに記載の窒化物半導体装置（１０）。
前記ゲート層（２２）は、
前記電子供給層（１８）に接するリッジ部（４２）と、
前記電子供給層（１８）に接するとともに、前記リッジ部（４２）から前記第１方向における前記ソース電極（２８）側に向かって延びる、前記リッジ部（４２）よりも薄いソース側延在部（４４）と、を含み、
前記ゲート層（２２）の前記ゲート層側面（２２Ｃ）は、前記ソース側延在部（４４）の先端面である、付記１～１０のいずれか１つに記載の窒化物半導体装置（１０）。
【0139】
［付記１２］
前記ソース絶縁体膜（６１）の第１方向長さは、前記ソース側延在部（４４）の前記第１方向長さよりも短い、付記１１に記載の窒化物半導体装置（１０）。
前記ソース絶縁体膜（６１）の第１方向長さは、前記ソース側延在部（４４）の前記第１方向長さよりも短い、付記１１に記載の窒化物半導体装置（１０）。
【0140】
［付記１３］
前記ソース絶縁体膜（６１）の前記第１方向長さは、１００ｎｍ未満である、付記１２に記載の窒化物半導体装置（１０）。
前記ソース絶縁体膜（６１）の前記第１方向長さは、１００ｎｍ未満である、付記１２に記載の窒化物半導体装置（１０）。
【0141】
［付記１４］
前記ゲート層（２２）は、前記電子供給層（１８）に接するとともに、前記リッジ部（４２）から前記第１方向における前記ドレイン電極（３０）側に向かって延びる、前記リッジ部（４２）よりも薄いドレイン側延在部（４６）を含む、付記１１～１３のいずれか１つに記載の窒化物半導体装置（１０）。
前記ゲート層（２２）は、前記電子供給層（１８）に接するとともに、前記リッジ部（４２）から前記第１方向における前記ドレイン電極（３０）側に向かって延びる、前記リッジ部（４２）よりも薄いドレイン側延在部（４６）を含む、付記１１～１３のいずれか１つに記載の窒化物半導体装置（１０）。
【0142】
［付記１５］
前記ソース絶縁体膜（６１）は、前記パッシベーション層（２６）における前記パッシベーション第１側面（２６Ｃ）を形成している部分を構成する材料と異なる材料により構成されている、付記１～１４のいずれか１つに記載の窒化物半導体装置（１０）。
前記ソース絶縁体膜（６１）は、前記パッシベーション層（２６）における前記パッシベーション第１側面（２６Ｃ）を形成している部分を構成する材料と異なる材料により構成されている、付記１～１４のいずれか１つに記載の窒化物半導体装置（１０）。
【0143】
［付記１６］
前記パッシベーション層（２６）は、前記第１方向において前記ドレイン電極（３０）に対向するパッシベーション第２側面（２６Ｄ）を含み、
前記パッシベーション第２側面（２６Ｄ）を覆うとともに、前記パッシベーション第２側面（２６Ｄ）と前記ドレイン電極（３０）との間を絶縁するドレイン絶縁体膜（６１）をさらに備える、付記１～１５のいずれか１つに記載の窒化物半導体装置（１０）。
前記パッシベーション層（２６）は、前記第１方向において前記ドレイン電極（３０）に対向するパッシベーション第２側面（２６Ｄ）を含み、
前記パッシベーション第２側面（２６Ｄ）を覆うとともに、前記パッシベーション第２側面（２６Ｄ）と前記ドレイン電極（３０）との間を絶縁するドレイン絶縁体膜（６１）をさらに備える、付記１～１５のいずれか１つに記載の窒化物半導体装置（１０）。
【0144】
［付記１７］
窒化物半導体によって構成された電子走行層（１６）を形成すること、
前記電子走行層（１６）上に前記電子走行層（１６）よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層（１８）を形成すること、
前記電子供給層（１８）上にアクセプタ型不純物を含む窒化物半導体によって構成されたゲート層（２２）を形成すること、
前記ゲート層（２２）上にゲート電極（２４）を形成すること、
前記電子供給層（１８）、前記ゲート層（２２）、および前記ゲート電極（２４）を覆うとともに、第１開口部（２４Ａ）および第２開口部（２４Ｂ）を有するパッシベーション層（２６）を形成すること、
前記第１開口部（２４Ａ）を介して前記電子供給層（１８）に接しているソース電極（２８）を形成すること、
前記第２開口部（２４Ｂ）を介して前記電子供給層（１８）に接しているドレイン電極（３０）を形成すること、
前記ゲート層（２２）と前記ソース電極（２８）との間を絶縁するソース絶縁体膜（６１）を形成すること、を含み、
前記パッシベーション層（２６）は、前記ゲート層（２２）における前記第１開口部（２４Ａ）側の端部に位置するゲート層側面（２２Ｃ）が前記第１開口部（２４Ａ）に露出する態様で形成され、
前記ソース絶縁体膜（６１）は、前記ソース電極（２８）を形成する前に、前記パッシベーション層（２６）の上面および側面、前記ゲート層（２２）の前記ゲート層側面（２２Ｃ）、並びに前記第１開口部（２４Ａ）に露出する電子供給層（１８）の上面を覆う絶縁体層（８１）を形成した後、前記絶縁体層（８１）における、前記パッシベーション層（２６）の上面、および電子供給層（１８）の上面に形成された部分を除去することにより形成される、窒化物半導体装置（１０）の製造方法。
窒化物半導体によって構成された電子走行層（１６）を形成すること、
前記電子走行層（１６）上に前記電子走行層（１６）よりも大きなバンドギャップを有する窒化物半導体によって構成された電子供給層（１８）を形成すること、
前記電子供給層（１８）上にアクセプタ型不純物を含む窒化物半導体によって構成されたゲート層（２２）を形成すること、
前記ゲート層（２２）上にゲート電極（２４）を形成すること、
前記電子供給層（１８）、前記ゲート層（２２）、および前記ゲート電極（２４）を覆うとともに、第１開口部（２４Ａ）および第２開口部（２４Ｂ）を有するパッシベーション層（２６）を形成すること、
前記第１開口部（２４Ａ）を介して前記電子供給層（１８）に接しているソース電極（２８）を形成すること、
前記第２開口部（２４Ｂ）を介して前記電子供給層（１８）に接しているドレイン電極（３０）を形成すること、
前記ゲート層（２２）と前記ソース電極（２８）との間を絶縁するソース絶縁体膜（６１）を形成すること、を含み、
前記パッシベーション層（２６）は、前記ゲート層（２２）における前記第１開口部（２４Ａ）側の端部に位置するゲート層側面（２２Ｃ）が前記第１開口部（２４Ａ）に露出する態様で形成され、
前記ソース絶縁体膜（６１）は、前記ソース電極（２８）を形成する前に、前記パッシベーション層（２６）の上面および側面、前記ゲート層（２２）の前記ゲート層側面（２２Ｃ）、並びに前記第１開口部（２４Ａ）に露出する電子供給層（１８）の上面を覆う絶縁体層（８１）を形成した後、前記絶縁体層（８１）における、前記パッシベーション層（２６）の上面、および電子供給層（１８）の上面に形成された部分を除去することにより形成される、窒化物半導体装置（１０）の製造方法。
【符号の説明】
【0145】
Ｌ１～Ｌ４…第１方向長さ
Ｔ１～Ｔ３…厚さ
１０…窒化物半導体装置
１０ＨＣ…ＨＥＭＴセル
１２…半導体基板
１４…バッファ層
１６…電子走行層
１８…電子供給層
１８Ａ…上面
２０…二次元電子ガス
２２…ゲート層
２２Ａ…上面
２２Ｂ…下面
２２Ｃ…ゲート層側面
２４…ゲート電極
２４Ａ…電極側面
２６…パッシベーション層
２６Ａ…第１開口部
２６Ｂ…第２開口部
２６Ｃ…パッシベーション第１側面
２６Ｄ…パッシベーション第２側面
２８…ソース電極
２８Ａ…ソースコンタクト部
２８Ｂ…ソースフィールドプレート部
２８Ｃ…端部
３０…ドレイン電極
４２…リッジ部
４３…延在部
４４…ソース側延在部
４６…ドレイン側延在部
５１…第１パッシベーション層
５１Ａ…第１側面
５１Ｂ…第２側面
５２…第２パッシベーション層
５２Ａ…ソース側部分
５２Ｂ…ドレイン側部分
５２Ｃ…第１側面
５２Ｄ…第２側面
５３…フィールドプレート電極
５３Ａ…第１端部
５３Ｂ…第２端部
５３Ｃ…本体部
５３Ｄ…接続部
５４…接合ビア
６１…ソース絶縁体膜
６２…ドレイン絶縁体膜
７１…第１窒化物半導体層
７１Ａ…ドレイン部
７１Ｂ…ソース部
７２…第１電極層
７３…第１保護層
７４…第２保護層
７４Ａ，７５Ａ…マスク
７５…第３保護層
７６…第１絶縁体層
７７…第２電極層
７８…第２絶縁体層
７８Ａ…残存部分
７９…第３絶縁体層
７９Ａ，７９Ｂ，８０Ａ，８０Ｂ…第２パッシベーション構成部
８０…第４絶縁体層
８１…第５絶縁体層
８２…第３電極層
Ｔ１～Ｔ３…厚さ
１０…窒化物半導体装置
１０ＨＣ…ＨＥＭＴセル
１２…半導体基板
１４…バッファ層
１６…電子走行層
１８…電子供給層
１８Ａ…上面
２０…二次元電子ガス
２２…ゲート層
２２Ａ…上面
２２Ｂ…下面
２２Ｃ…ゲート層側面
２４…ゲート電極
２４Ａ…電極側面
２６…パッシベーション層
２６Ａ…第１開口部
２６Ｂ…第２開口部
２６Ｃ…パッシベーション第１側面
２６Ｄ…パッシベーション第２側面
２８…ソース電極
２８Ａ…ソースコンタクト部
２８Ｂ…ソースフィールドプレート部
２８Ｃ…端部
３０…ドレイン電極
４２…リッジ部
４３…延在部
４４…ソース側延在部
４６…ドレイン側延在部
５１…第１パッシベーション層
５１Ａ…第１側面
５１Ｂ…第２側面
５２…第２パッシベーション層
５２Ａ…ソース側部分
５２Ｂ…ドレイン側部分
５２Ｃ…第１側面
５２Ｄ…第２側面
５３…フィールドプレート電極
５３Ａ…第１端部
５３Ｂ…第２端部
５３Ｃ…本体部
５３Ｄ…接続部
５４…接合ビア
６１…ソース絶縁体膜
６２…ドレイン絶縁体膜
７１…第１窒化物半導体層
７１Ａ…ドレイン部
７１Ｂ…ソース部
７２…第１電極層
７３…第１保護層
７４…第２保護層
７４Ａ，７５Ａ…マスク
７５…第３保護層
７６…第１絶縁体層
７７…第２電極層
７８…第２絶縁体層
７８Ａ…残存部分
７９…第３絶縁体層
７９Ａ，７９Ｂ，８０Ａ，８０Ｂ…第２パッシベーション構成部
８０…第４絶縁体層
８１…第５絶縁体層
８２…第３電極層
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】