ホーム > 特許ランキング > 住友電気工業株式会社
特開2024-116741電力変換装置、制御方法、制御プログラム、および制御装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024116741
(43)【公開日】2024-08-28
(54)【発明の名称】電力変換装置、制御方法、制御プログラム、および制御装置
(51)【国際特許分類】
H02M 3/28 20060101AFI20240821BHJP
【ＦＩ】
H02M3/28 B
H02M3/28 H
【審査請求】未請求
【請求項の数】10
【出願形態】ＯＬ
(21)【出願番号】P 2023022530
(22)【出願日】2023-02-16
(71)【出願人】
【識別番号】000002130
【氏名又は名称】住友電気工業株式会社
(74)【代理人】
【識別番号】100099933
【弁理士】
【氏名又は名称】清水 敏
(74)【代理人】
【識別番号】100124028
【弁理士】
【氏名又は名称】松本 公雄
(74)【代理人】
【識別番号】100078813
【弁理士】
【氏名又は名称】上代 哲司
(74)【代理人】
【識別番号】100094477
【弁理士】
【氏名又は名称】神野 直美
(72)【発明者】
【氏名】加悦 裕幸
(72)【発明者】
【氏名】梅原 猛
(72)【発明者】
【氏名】片山 慎治
(72)【発明者】
【氏名】鵜殿 直嗣
(72)【発明者】
【氏名】初川 聡
【テーマコード（参考）】
5H730
【Ｆターム（参考）】
5H730AA20
5H730AS01
5H730BB27
5H730BB37
5H730BB57
5H730DD04
5H730DD16
5H730EE04
5H730EE07
5H730EE13
5H730FD01
5H730FD11
5H730FD41
5H730FF09
5H730FG05
5H730XC04
5H730XC14
(57)【要約】 （修正有）
【課題】突入電流が大きくなることが防止できる電力変換装置、制御方法、制御プログラム及び制御装置を提供する。
【解決手段】第１、第２コイルを持つトランスと、第１ブリッジ回路と、第２ブリッジ回路と、第１、第２ブリッジ回路を制御して、電力変換を行う制御回路と、を含む電力変換装置であって、制御回路は、電力変換装置の起動時に、第１、第２コイルに電圧が印加される期間が、第１期間となるまで増加するように制御する第１制御部と、第１制御部の制御の終了後、第２コイルに電圧が印加される期間を第１期間に保ち、第１コイルに電圧が印加される期間が第１期間より短い第２期間となるまで変化するように、かつ、第１コイルに印加される電圧波形が第１波形になるまで変化するように制御する第２制御部と、第２制御部の制御の終了後、第１、第２コイルに印加される電圧波形の位相差が所定の値に保たれるように制御する第３制御部と、を含む。
【選択図】図１
【解決手段】第１、第２コイルを持つトランスと、第１ブリッジ回路と、第２ブリッジ回路と、第１、第２ブリッジ回路を制御して、電力変換を行う制御回路と、を含む電力変換装置であって、制御回路は、電力変換装置の起動時に、第１、第２コイルに電圧が印加される期間が、第１期間となるまで増加するように制御する第１制御部と、第１制御部の制御の終了後、第２コイルに電圧が印加される期間を第１期間に保ち、第１コイルに電圧が印加される期間が第１期間より短い第２期間となるまで変化するように、かつ、第１コイルに印加される電圧波形が第１波形になるまで変化するように制御する第２制御部と、第２制御部の制御の終了後、第１、第２コイルに印加される電圧波形の位相差が所定の値に保たれるように制御する第３制御部と、を含む。
【選択図】図１
【特許請求の範囲】
【請求項1】
第１コイルおよび第２コイルを持つトランスと、
前記第１コイルに接続された第１ブリッジ回路と、
前記第２コイルに接続された第２ブリッジ回路と、
定常時に、前記第１ブリッジ回路および前記第２ブリッジ回路を制御して、前記第１コイルおよび前記第２コイルに、それぞれ３レベルを持つ第１波形および２レベルを持つ第２波形となるように制御された電圧を所定の周期により周期的に印加することにより、前記トランスを介して前記第１コイルと前記第２コイルとの間の電力変換を行う制御回路とを含む電力変換装置であって、
前記制御回路は、
前記電力変換装置の起動時に、前記第１コイルおよび前記第２コイルに印加される電圧波形を前記２レベルに保ち、前記第１コイルおよび前記第２コイルに電圧が印加される期間が、第１期間となるまで、増加するよう、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第１制御部と、
前記第１制御部による制御の終了後、前記第２ブリッジ回路により前記第２コイルに電圧が印加される期間を前記第１期間に保ち、前記第１コイルに電圧が印加される期間が前記第１期間より短い第２期間となるまで変化するように、かつ前記第１コイルに印加される電圧波形が前記第１波形になるまで変化するように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第２制御部と、
前記第２制御部による制御の終了後、前記第１コイルおよび前記第２コイルに印加される電圧波形の位相差が所定の値となるまで、前記第２コイルに電圧が印加される期間を移動させた後、前記第１コイルに印加される前記電圧波形と前記第２コイルに印加される前電圧波形との位相差が定常的に前記所定の値に保たれるように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第３制御部とを含む、電力変換装置。
前記第１コイルに接続された第１ブリッジ回路と、
前記第２コイルに接続された第２ブリッジ回路と、
定常時に、前記第１ブリッジ回路および前記第２ブリッジ回路を制御して、前記第１コイルおよび前記第２コイルに、それぞれ３レベルを持つ第１波形および２レベルを持つ第２波形となるように制御された電圧を所定の周期により周期的に印加することにより、前記トランスを介して前記第１コイルと前記第２コイルとの間の電力変換を行う制御回路とを含む電力変換装置であって、
前記制御回路は、
前記電力変換装置の起動時に、前記第１コイルおよび前記第２コイルに印加される電圧波形を前記２レベルに保ち、前記第１コイルおよび前記第２コイルに電圧が印加される期間が、第１期間となるまで、増加するよう、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第１制御部と、
前記第１制御部による制御の終了後、前記第２ブリッジ回路により前記第２コイルに電圧が印加される期間を前記第１期間に保ち、前記第１コイルに電圧が印加される期間が前記第１期間より短い第２期間となるまで変化するように、かつ前記第１コイルに印加される電圧波形が前記第１波形になるまで変化するように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第２制御部と、
前記第２制御部による制御の終了後、前記第１コイルおよび前記第２コイルに印加される電圧波形の位相差が所定の値となるまで、前記第２コイルに電圧が印加される期間を移動させた後、前記第１コイルに印加される前記電圧波形と前記第２コイルに印加される前電圧波形との位相差が定常的に前記所定の値に保たれるように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第３制御部とを含む、電力変換装置。
【請求項2】
前記第１コイルに印加される電圧波形は、実質的に電圧が０である第１レベル期間と、実質的に電圧の絶対値が第１電圧である第２レベル期間と、実質的に電圧の絶対値が前記第１電圧より高い第２電圧である第３レベル期間とを持つ、請求項１に記載の電力変換装置。
【請求項3】
前記第３レベル期間の前後は前記第２レベル期間である、請求項２に記載の電力変換装置。
【請求項4】
前記第１期間は前記所定の周期の半分の期間であり、前記第１期間、前記第２レベル期間および前記第３レベル期間の中央は互いに一致する、請求項３に記載の電力変換装置。
【請求項5】
前記第２制御部は、前記第３レベル期間が前記第２期間になるように、前記第１コイルに印加される前記電圧波形の前記第１レベル期間を拡大させた後、前記第３レベル期間が前記第２期間より短い第３期間になるまで、前記第１コイルに印加される前記電圧波形の前記第２レベル期間を拡大させる、請求項２から請求項４のいずれか１項に記載の電力変換装置。
【請求項6】
前記第２制御部は、前記第１レベル期間と、前記第１レベル期間および前記第２レベル期間の和との比を一定に保ちながら、前記第２レベル期間と前記第３レベル期間との和が前記第２期間となるまで、前記第１コイルに印加される前記電圧波形を変化させる、請求項２から請求項４のいずれか１項に記載の電力変換装置。
【請求項7】
前記第２制御部は、前記第３レベル期間が前記第２期間より短い第３期間になるように、前記第１コイルに印加される前記電圧波形の前記第２レベル期間を拡大した後、前記第３レベル期間を保ちながら、前記第２レベル期間が前記第２期間となるまで縮小するよう、前記第１コイルに印加される前記電圧波形を変化させる、請求項２から請求項４のいずれか１項に記載の電力変換装置。
【請求項8】
第１コイルおよび第２コイルを持つトランスと、
前記第１コイルに接続された第１ブリッジ回路と、
前記第２コイルに接続された第２ブリッジ回路とを含む電力変換装置の制御方法であって、
前記電力変換装置は、定常時に、前記第１ブリッジ回路および前記第２ブリッジ回路を制御して、前記第１コイルおよび前記第２コイルに、それぞれ３レベルを持つ第１波形および２レベルを持つ第２波形となるように制御された電圧を所定の周期により周期的に印加することにより、前記トランスを介して前記第１コイルと前記第２コイルとの間の電力変換を行い、
前記方法は、
コンピュータが、前記電力変換装置が起動されたことに応答して、前記第１コイルおよび前記第２コイルに印加される電圧波形を前記２レベルに保ち、前記第１コイルおよび前記第２コイルに電圧が印加される期間が、第１期間となるまで増加するよう、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第１ステップと、
コンピュータが、前記第１ステップの終了後、前記第２ブリッジ回路により前記第２コイルに電圧が印加される期間を前記第１期間に保ち、前記第１コイルに電圧が印加される期間が前記第１期間より短い第２期間となるまで変化するように、かつ前記第１コイルに印加される電圧波形が前記第１波形になるまで変化するように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第２ステップと、
コンピュータが、前記第２ステップの終了後、前記第１コイルおよび前記第２コイルに印加される電圧波形の位相差が所定の値となるまで、前記第２コイルに電圧が印加される期間を移動させた後、前記第１コイルに印加される前記電圧波形と前記第２コイルに印加される前記電圧波形との位相差が定常的に前記所定の値に保たれるように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第３ステップとを含む、電力変換装置の制御方法。
前記第１コイルに接続された第１ブリッジ回路と、
前記第２コイルに接続された第２ブリッジ回路とを含む電力変換装置の制御方法であって、
前記電力変換装置は、定常時に、前記第１ブリッジ回路および前記第２ブリッジ回路を制御して、前記第１コイルおよび前記第２コイルに、それぞれ３レベルを持つ第１波形および２レベルを持つ第２波形となるように制御された電圧を所定の周期により周期的に印加することにより、前記トランスを介して前記第１コイルと前記第２コイルとの間の電力変換を行い、
前記方法は、
コンピュータが、前記電力変換装置が起動されたことに応答して、前記第１コイルおよび前記第２コイルに印加される電圧波形を前記２レベルに保ち、前記第１コイルおよび前記第２コイルに電圧が印加される期間が、第１期間となるまで増加するよう、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第１ステップと、
コンピュータが、前記第１ステップの終了後、前記第２ブリッジ回路により前記第２コイルに電圧が印加される期間を前記第１期間に保ち、前記第１コイルに電圧が印加される期間が前記第１期間より短い第２期間となるまで変化するように、かつ前記第１コイルに印加される電圧波形が前記第１波形になるまで変化するように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第２ステップと、
コンピュータが、前記第２ステップの終了後、前記第１コイルおよび前記第２コイルに印加される電圧波形の位相差が所定の値となるまで、前記第２コイルに電圧が印加される期間を移動させた後、前記第１コイルに印加される前記電圧波形と前記第２コイルに印加される前記電圧波形との位相差が定常的に前記所定の値に保たれるように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第３ステップとを含む、電力変換装置の制御方法。
【請求項9】
第１コイルおよび第２コイルを持つトランスと、
前記第１コイルに接続された第１ブリッジ回路と、
前記第２コイルに接続された第２ブリッジ回路とを含む電力変換装置の制御プログラムであって、
前記電力変換装置は、定常時に、前記第１ブリッジ回路および前記第２ブリッジ回路を制御して、前記第１コイルおよび前記第２コイルに、それぞれ３レベルを持つ第１波形および２レベルを持つ第２波形となるように制御された電圧を所定の周期により周期的に印加することにより、前記トランスを介して前記第１コイルと前記第２コイルとの間の電力変換を行い、
前記プログラムは、
前記電力変換装置が起動されたことに応答して、前記第１コイルおよび前記第２コイルに印加される電圧波形を前記２レベルに保ち、前記第１コイルおよび前記第２コイルに電圧が印加される期間が、第１期間となるまで増加するよう、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第１ステップと、
前記第１ステップの終了後、前記第２ブリッジ回路により前記第２コイルに電圧が印加される期間を前記第１期間に保ち、前記第１コイルに電圧が印加される期間が前記第１期間より短い第２期間となるまで変化するように、かつ前記第１コイルに印加される電圧波形が前記第１波形になるまで変化するように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第２ステップと、
前記第２ステップの終了後、前記第１コイルおよび前記第２コイルに印加される電圧波形の位相差が所定の値となるまで、前記第２コイルに電圧が印加される期間を移動させた後、前記第１コイルに印加される前記電圧波形と前記第２コイルに印加される前記電圧波形との位相差が定常的に前記所定の値に保たれるように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第３ステップとを実行するようにコンピュータを機能させる、電力変換装置の制御プログラム。
前記第１コイルに接続された第１ブリッジ回路と、
前記第２コイルに接続された第２ブリッジ回路とを含む電力変換装置の制御プログラムであって、
前記電力変換装置は、定常時に、前記第１ブリッジ回路および前記第２ブリッジ回路を制御して、前記第１コイルおよび前記第２コイルに、それぞれ３レベルを持つ第１波形および２レベルを持つ第２波形となるように制御された電圧を所定の周期により周期的に印加することにより、前記トランスを介して前記第１コイルと前記第２コイルとの間の電力変換を行い、
前記プログラムは、
前記電力変換装置が起動されたことに応答して、前記第１コイルおよび前記第２コイルに印加される電圧波形を前記２レベルに保ち、前記第１コイルおよび前記第２コイルに電圧が印加される期間が、第１期間となるまで増加するよう、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第１ステップと、
前記第１ステップの終了後、前記第２ブリッジ回路により前記第２コイルに電圧が印加される期間を前記第１期間に保ち、前記第１コイルに電圧が印加される期間が前記第１期間より短い第２期間となるまで変化するように、かつ前記第１コイルに印加される電圧波形が前記第１波形になるまで変化するように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第２ステップと、
前記第２ステップの終了後、前記第１コイルおよび前記第２コイルに印加される電圧波形の位相差が所定の値となるまで、前記第２コイルに電圧が印加される期間を移動させた後、前記第１コイルに印加される前記電圧波形と前記第２コイルに印加される前記電圧波形との位相差が定常的に前記所定の値に保たれるように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第３ステップとを実行するようにコンピュータを機能させる、電力変換装置の制御プログラム。
【請求項10】
第１コイルおよび第２コイルを持つトランスと、
前記第１コイルに接続された第１ブリッジ回路と、
前記第２コイルに接続された第２ブリッジ回路とを含む電力変換装置において、
定常時に、前記第１ブリッジ回路および前記第２ブリッジ回路を制御して、前記第１コイルおよび前記第２コイルに、それぞれ３レベルを持つ第１波形および２レベルを持つ第２波形となるように制御された電圧を所定の周期により周期的に印加することにより、前記トランスを介して前記第１コイルと前記第２コイルとの間の電力変換を行う制御装置であって、
前記電力変換装置の起動時に、前記第１コイルおよび前記第２コイルに印加される電圧波形を前記２レベルに保ち、前記第１コイルおよび前記第２コイルに電圧が印加される期間が、第１期間となるまで増加するよう、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第１制御部と、
前記第１制御部による制御の終了後、前記第２ブリッジ回路により前記第２コイルに電圧が印加される期間を前記第１期間に保ち、前記第１コイルに電圧が印加される期間が前記第１期間より短い第２期間となるまで変化するように、かつ前記第１コイルに印加される電圧波形が前記第１波形になるまで変化するように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第２制御部と、
前記第２制御部による制御の終了後、前記第１コイルおよび前記第２コイルに印加される電圧波形の位相差が所定の値となるまで、前記第２コイルに電圧が印加される期間を移動させた後、前記第１コイルに印加される前記電圧波形と前記第２コイルに印加される前記電圧波形との位相差が定常的に前記所定の値に保たれるように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第３制御部とを含む、制御装置。
前記第１コイルに接続された第１ブリッジ回路と、
前記第２コイルに接続された第２ブリッジ回路とを含む電力変換装置において、
定常時に、前記第１ブリッジ回路および前記第２ブリッジ回路を制御して、前記第１コイルおよび前記第２コイルに、それぞれ３レベルを持つ第１波形および２レベルを持つ第２波形となるように制御された電圧を所定の周期により周期的に印加することにより、前記トランスを介して前記第１コイルと前記第２コイルとの間の電力変換を行う制御装置であって、
前記電力変換装置の起動時に、前記第１コイルおよび前記第２コイルに印加される電圧波形を前記２レベルに保ち、前記第１コイルおよび前記第２コイルに電圧が印加される期間が、第１期間となるまで増加するよう、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第１制御部と、
前記第１制御部による制御の終了後、前記第２ブリッジ回路により前記第２コイルに電圧が印加される期間を前記第１期間に保ち、前記第１コイルに電圧が印加される期間が前記第１期間より短い第２期間となるまで変化するように、かつ前記第１コイルに印加される電圧波形が前記第１波形になるまで変化するように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第２制御部と、
前記第２制御部による制御の終了後、前記第１コイルおよび前記第２コイルに印加される電圧波形の位相差が所定の値となるまで、前記第２コイルに電圧が印加される期間を移動させた後、前記第１コイルに印加される前記電圧波形と前記第２コイルに印加される前記電圧波形との位相差が定常的に前記所定の値に保たれるように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第３制御部とを含む、制御装置。
【発明の詳細な説明】
【技術分野】
【0001】
この開示は、電力変換装置、制御方法、制御プログラム、および制御装置に関する。
【背景技術】
【0002】
電力変換装置として、いわゆるＤＡＢ（Ｄｕａｌ Ａｃｔｉｖｅ Ｂｒｉｄｇｅ）方式と呼ばれるものが知られている。ＤＡＢ方式の電力変換装置は双方向に電力変換ができる。ＤＡＢ方式の電力変換装置ではさらに、いわゆるソフトスイッチングが可能であり、変圧比が低ければ効率的に電力変換ができる。
【0003】
しかし、ＤＡＢ方式の電力変換装置においては、変圧比が大きくなるとハードスイッチングとなりスイッチング損失が大きくなることが知られている。
【0004】
この対策としての提案が特許文献１に開示されている。特許文献１は、５レベルの電圧を出力可能なＤＡＢ絶縁コンバータを開示している。５レベルとは、０、±Ｖ／２、および±Ｖという電圧をいう。これら電圧の絶対値は３通りなので、３レベル絶縁コンバータとも呼ばれる。この明細書においては、こうした絶縁コンバータを３レベル絶縁コンバータと呼ぶ。一方、従来のＤＡＢ絶縁コンバータは、±Ｖという電圧を出力可能である。この場合、電圧のレベルが２通りであるため、この明細書においては、こうした絶縁コンバータを２レベル絶縁コンバータと呼ぶ。
【先行技術文献】
【特許文献】
【0005】
【特許文献1】特開２０２０－１０４４４号公報
【発明の概要】
【発明が解決しようとする課題】
【0006】
特許文献１に開示の技術により、広い範囲の変圧比に対してスイッチング損失を抑えることができるという効果がある。しかし、３レベル絶縁コンバータの場合、電源投入時の突入電流の発生を防止することが難しいことが判明した。２レベル絶縁コンバータにおいては、電源投入時の突入電流に関する課題は既に解決されている。しかし、後述するように２レベル絶縁コンバータにおける解決方法を３レベル絶縁コンバータにそのまま適用することは難しい。
【0007】
この開示は、突入電流が大きくなることが防止できる電力変換装置、制御方法、制御プログラム、および制御装置を提供することを目的とする。
【課題を解決するための手段】
【0008】
この開示の第１の局面に係る電力変換装置は、第１コイルおよび第２コイルを持つトランスと、前記第１コイルに接続された第１ブリッジ回路と、前記第２コイルに接続された第２ブリッジ回路と、定常時に、前記第１ブリッジ回路および前記第２ブリッジ回路を制御して、前記第１コイルおよび前記第２コイルに、それぞれ３レベルを持つ第１波形および２レベルを持つ第２波形となるように制御された電圧を所定の周期により周期的に印加することにより、前記トランスを介して前記第１コイルと前記第２コイルとの間の電力変換を行う制御回路とを含む電力変換装置であって、前記制御回路は、前記電力変換装置の起動時に、前記第１コイルおよび前記第２コイルに印加される電圧波形を前記２レベルに保ち、前記第１コイルおよび前記第２コイルに電圧が印加される期間が、第１期間となるまで増加するよう、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第１制御部と、前記第１制御部による制御の終了後、前記第２ブリッジ回路により前記第２コイルに電圧が印加される期間を前記第１期間に保ち、前記第１コイルに電圧が印加される期間が前記第１期間より短い第２期間となるまで変化するように、かつ前記第１コイルに印加される電圧波形が前記第１波形になるまで変化するように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第２制御部と、前記第２制御部による制御の終了後、前記第１コイルおよび前記第２コイルに印加される電圧波形の位相差が所定の値となるまで、前記第２コイルに電圧が印加される期間を移動させた後、前記第１コイルに印加される前記電圧波形と前記第２コイルに印加される前記電圧波形との位相差が定常的に前記所定の値に保たれるように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第３制御部とを含む。
【0009】
この開示は、このような特徴的な処理部を備える電力変換装置および制御装置として実現できるだけでなく、係る特徴的な処理をステップとする電力変換方法および制御方法として実現したり、係るステップをコンピュータに実行させるためのプログラムとして実現したりできる。また、この開示は、電力変換装置および制御装置の一部または全部を実現する半導体集積回路として実現したり、電力変換装置または制御装置を含む電力変換システムとして実現したりできる。
【0010】
この開示の上記および他の目的、特徴、局面および利点は、添付の図面と関連して理解されるこの開示に関する次の詳細な説明から明らかとなるであろう。
【発明の効果】
【0011】
以上のようにこの開示によると、突入電流が大きくなることが防止できる電力変換装置、制御方法、制御プログラム、および制御装置を提供できる。
【図面の簡単な説明】
【0012】
【発明を実施するための形態】
【0013】
［本開示の実施形態の説明］
以下の説明および図面では、同一の部品には同一の参照番号を付してある。したがって、それらについての詳細な説明は繰返さない。なお、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
以下の説明および図面では、同一の部品には同一の参照番号を付してある。したがって、それらについての詳細な説明は繰返さない。なお、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
【0014】
（１）この開示の第１の局面に係る電力変換装置は、第１コイルおよび第２コイルを持つトランスと、前記第１コイルに接続された第１ブリッジ回路と、前記第２コイルに接続された第２ブリッジ回路と、定常時に、前記第１ブリッジ回路および前記第２ブリッジ回路を制御して、前記第１コイルおよび前記第２コイルに、それぞれ３レベルを持つ第１波形および２レベルを持つ第２波形となるように制御された電圧を所定の周期により周期的に印加することにより、前記トランスを介して前記第１コイルと前記第２コイルとの間の電力変換を行う制御回路とを含む電力変換装置であって、前記制御回路は、前記電力変換装置の起動時に、前記第１コイルおよび前記第２コイルに印加される電圧波形を前記２レベルに保ち、前記第１コイルおよび前記第２コイルに電圧が印加される期間が、第１期間となるまで増加するよう、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第１制御部と、前記第１制御部による制御の終了後、前記第２ブリッジ回路により前記第２コイルに電圧が印加される期間を前記第１期間に保ち、前記第１コイルに電圧が印加される期間が前記第１期間より短い第２期間となるまで変化するように、かつ前記第１コイルに印加される電圧波形が前記第１波形になるまで変化するように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第２制御部と、前記第２制御部による制御の終了後、前記第１コイルおよび前記第２コイルに印加される電圧波形の位相差が所定の値となるまで、前記第２コイルに電圧が印加される期間を移動させた後、前記第１コイルに印加される前記電圧波形と前記第２コイルに印加される前記電圧波形との位相差が定常的に前記所定の値に保たれるように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第３制御部とを含む。この構成により、第１コイルに３レベルを持つ第１波形を印加する電力変換装置の電源投入時に、突入電流が発生することが防止できる。
【0015】
（２）上記（１）において、前記第１コイルに印加される電圧波形は、実質的に電圧が０である第１レベル期間と、実質的に電圧の絶対値が第１電圧である第２レベル期間と、実質的に電圧の絶対値が前記第１電圧より高い第２電圧である第３レベル期間とを持つ。この構成により、第１コイルに第１レベル期間、第２レベル期間、および第３レベル期間を持つ第１波形を印加する電力変換装置の電源投入時に、突入電流が発生することが防止できる。
【0016】
（３）上記（２）において、前記第３レベル期間の前後は前記第２レベル期間である。この構成により、第１コイルに３レベルを持つ第１波形を印加する電力変換装置の電源投入時に、突入電流が発生することが防止できる。
【0017】
（４）上記（３）において、前記第１期間は前記所定の周期の半分の期間であり、前記第１期間、前記第２レベル期間および前記第３レベル期間の中央は互いに一致してもよい。この構成により、第１コイルに３レベルを持つ時間的に対称的な第１波形を印加する電力変換装置の電源投入時に、突入電流が発生することが防止できる。
【0018】
（５）上記（２）から上記（４）のいずれか１つにおいて、前記第２制御部は、前記第２制御部は、前記第３レベル期間が前記第２期間になるように、前記第１コイルに印加される前記電圧波形の前記第１レベル期間を拡大させた後、前記第３レベル期間が前記第２期間より短い第３期間になるまで、前記第１コイルに印加される前記電圧波形の前記第２レベル期間を拡大させる。この構成により、第１コイルに３レベルを持つ第１波形を印加する電力変換装置の電源投入時に、電力変換装置に流れる電流の変化が滑らかになり、突入電流が発生することが防止できる。
【0019】
（６）上記（２）から上記（４）のいずれか１つにおいて、前記第２制御部は、前記第１レベル期間と、前記第１レベル期間および前記第２レベル期間の和との比を一定に保ちながら、前記第２レベル期間と前記第３レベル期間との和が前記第２期間となるまで、前記第１コイルに印加される前記電圧波形を変化させる。この構成により、第１コイルに３レベルを持つ第１波形を印加する電力変換装置の電源投入時に、電力変換装置に流れる電流の変化が滑らかになり、突入電流が発生することが防止できる。
【0020】
（７）上記（２）から上記（４）のいずれか１つにおいて、前記第２制御部は、前記第３レベル期間が前記第２期間より短い第３期間になるように、前記第１コイルに印加される前記電圧波形の前記第２レベル期間を拡大した後、前記第３レベル期間を保ちながら、前記第２レベル期間が前記第２期間となるまで縮小するよう、前記第１コイルに印加される前記電圧波形を変化させる。この構成により、第１コイルに３レベルを持つ第１波形を印加する電力変換装置の電源投入時に、電力変換装置に流れる電流の変化が滑らかになり、突入電流が発生することが防止できる。
【0021】
（８）この開示の第２の局面に係る電力変換装置の制御方法は、第１コイルおよび第２コイルを持つトランスと、前記第１コイルに接続された第１ブリッジ回路と、前記第２コイルに接続された第２ブリッジ回路とを含む電力変換装置の制御方法であって、前記電力変換装置は、定常時に、前記第１ブリッジ回路および前記第２ブリッジ回路を制御して、前記第１コイルおよび前記第２コイルに、それぞれ３レベルを持つ第１波形および２レベルを持つ第２波形となるように制御された電圧を所定の周期により周期的に印加することにより、前記トランスを介して前記第１コイルと前記第２コイルとの間の電力変換を行い、前記方法は、コンピュータが、前記電力変換装置が起動されたことに応答して、前記第１コイルおよび前記第２コイルに印加される電圧波形を前記２レベルに保ち、前記第１コイルおよび前記第２コイルに電圧が印加される期間が、第１期間となるまで増加するよう、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第１ステップと、コンピュータが、前記第１ステップの終了後、前記第２ブリッジ回路により前記第２コイルに電圧が印加される期間を前記第１期間に保ち、前記第１コイルに電圧が印加される期間が前記第１期間より短い第２期間となるまで変化するように、かつ前記第１コイルに印加される電圧波形が前記第１波形になるまで変化するように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第２ステップと、コンピュータが、前記第２ステップの終了後、前記第１コイルおよび前記第２コイルに印加される電圧波形の位相差が所定の値となるまで、前記第２コイルに電圧が印加される期間を移動させた後、前記第１コイルに印加される前記電圧波形と前記第２コイルに印加される前記電圧波形との位相差が定常的に前記所定の値に保たれるように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第３ステップとを含む。この構成により、第１コイルに３レベルを持つ第１波形を印加する電力変換装置の電源投入時に、突入電流が発生することが防止できる。
【0022】
（９）この開示の第３の局面に係る電力変換装置の制御プログラムは、第１コイルおよび第２コイルを持つトランスと、前記第１コイルに接続された第１ブリッジ回路と、前記第２コイルに接続された第２ブリッジ回路とを含む電力変換装置の制御プログラムであって、前記電力変換装置は、定常時に、前記第１ブリッジ回路および前記第２ブリッジ回路を制御して、前記第１コイルおよび前記第２コイルに、それぞれ３レベルを持つ第１波形および２レベルを持つ第２波形となるように制御された電圧を所定の周期により周期的に印加することにより、前記トランスを介して前記第１コイルと前記第２コイルとの間の電力変換を行い、前記プログラムは、前記電力変換装置が起動されたことに応答して、前記第１コイルおよび前記第２コイルに印加される電圧波形を前記２レベルに保ち、前記第１コイルおよび前記第２コイルに電圧が印加される期間が、第１期間となるまで増加するよう、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第１ステップと、前記第１ステップの終了後、前記第２ブリッジ回路により前記第２コイルに電圧が印加される期間を前記第１期間に保ち、前記第１コイルに電圧が印加される期間が前記第１期間より短い第２期間となるまで変化するように、かつ前記第１コイルに印加される電圧波形が前記第１波形になるまで変化するように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第２ステップと、前記第２ステップの終了後、前記第１コイルおよび前記第２コイルに印加される電圧波形の位相差が所定の値となるまで、前記第２コイルに電圧が印加される期間を移動させた後、前記第１コイルに印加される前記電圧波形と前記第２コイルに印加される前記電圧波形との位相差が定常的に前記所定の値に保たれるように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第３ステップとを実行するようにコンピュータを機能させる。この構成により、第１コイルに３レベルを持つ第１波形を印加する電力変換装置の電源投入時に、突入電流が発生することが防止できる。
【0023】
（１０）この開示の第４の局面に係る制御装置は、第１コイルおよび第２コイルを持つトランスと、前記第１コイルに接続された第１ブリッジ回路と、前記第２コイルに接続された第２ブリッジ回路とを含む電力変換装置において、定常時に、前記第１ブリッジ回路および前記第２ブリッジ回路を制御して、前記第１コイルおよび前記第２コイルに、それぞれ３レベルを持つ第１波形および２レベルを持つ第２波形となるように制御された電圧を所定の周期により周期的に印加することにより、前記トランスを介して前記第１コイルと前記第２コイルとの間の電力変換を行う制御装置であって、前記電力変換装置の起動時に、前記第１コイルおよび前記第２コイルに印加される電圧波形を前記２レベルに保ち、前記第１コイルおよび前記第２コイルに電圧が印加される期間が、第１期間となるまで増加するよう、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第１制御部と、前記第１制御部による制御の終了後、前記第２ブリッジ回路により前記第２コイルに電圧が印加される期間を前記第１期間に保ち、前記第１コイルに電圧が印加される期間が前記第１期間より短い第２期間となるまで変化するように、かつ前記第１コイルに印加される電圧波形が前記第１波形になるまで変化するように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第２制御部と、前記第２制御部による制御の終了後、前記第１コイルおよび前記第２コイルに印加される電圧波形の位相差が所定の値となるまで、前記第２コイルに電圧が印加される期間を移動させた後、前記第１コイルに印加される前記電圧波形と前記第２コイルに印加される前記電圧波形との位相差が定常的に前記所定の値に保たれるように、前記第１ブリッジ回路および前記第２ブリッジ回路を制御する第３制御部とを含む。この構成により、第１コイルに３レベルを持つ第１波形を印加する電力変換装置の電源投入時に、突入電流が発生することが防止できる。
【0024】
［本開示の実施形態の詳細］
本開示の実施形態に係る電力変換装置、制御方法、制御プログラム、および制御装置の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
本開示の実施形態に係る電力変換装置、制御方法、制御プログラム、および制御装置の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内での全ての変更が含まれることが意図される。
【0025】
１．第１実施形態
Ａ．構成
図１に、この開示の第１実施形態に係る電力変換回路である絶縁コンバータ５０の回路図を示す。図１を参照して、絶縁コンバータ５０は、漏れインダクタンス６２を持つトランス６４と、１次側の入力端子６８および入力端子７０、ならびにトランス６４の第１コイルである１次側コイルに接続され、一次側コイルに所定の周期により変化する電圧を印加する３レベルの１次側フルブリッジ回路６０、すなわち第１ブリッジ回路と、出力端子７２および出力端子７４、ならびにトランス６４の第２コイルである２次側端子に接続された２レベルの２次側フルブリッジ回路６６、すなわち第２ブリッジ回路とを含む。
Ａ．構成
図１に、この開示の第１実施形態に係る電力変換回路である絶縁コンバータ５０の回路図を示す。図１を参照して、絶縁コンバータ５０は、漏れインダクタンス６２を持つトランス６４と、１次側の入力端子６８および入力端子７０、ならびにトランス６４の第１コイルである１次側コイルに接続され、一次側コイルに所定の周期により変化する電圧を印加する３レベルの１次側フルブリッジ回路６０、すなわち第１ブリッジ回路と、出力端子７２および出力端子７４、ならびにトランス６４の第２コイルである２次側端子に接続された２レベルの２次側フルブリッジ回路６６、すなわち第２ブリッジ回路とを含む。
【0026】
１次側フルブリッジ回路６０は、入力端子６８および入力端子７０の間にノード８４を介して直列に接続されたコンデンサ８０およびコンデンサ８２と、入力端子６８および入力端子７０の間にノード８８を介して直列に接続されたスイッチング素子Ｓ１およびスイッチング素子Ｓ４と、同様に入力端子６８と入力端子７０の間にノード９０を介して直列に接続されたスイッチング素子Ｓ５およびスイッチング素子Ｓ８とを含む。ノード８８はトランス６４の１次側端子の第１端子に接続される。ノード９０はトランス６４の１次側端子の第２端子に接続される。スイッチング素子Ｓ１およびスイッチング素子Ｓ４は１次側フルブリッジ回路６０の第１レグを形成する。スイッチング素子Ｓ５およびスイッチング素子Ｓ８は１次側フルブリッジ回路６０の第２レグを構成する。
【0027】
１次側フルブリッジ回路６０はさらに、ノード８４、ノード８８およびノード９０に接続された、１次側フルブリッジ回路６０における３レベル制御に必要な中点スイッチ８６を含む。中点スイッチ８６は、ノード８８およびノード８４を接続する配線上に直列に接続されたスイッチング素子Ｓ２およびスイッチング素子Ｓ３と、ノード９０およびノード８４を接続する配線上に直列に接続されたスイッチング素子Ｓ６およびスイッチング素子Ｓ７を含む。
【0028】
２次側フルブリッジ回路６６は、出力端子７２および出力端子７４の間にノード１０２を介して直列に接続されたスイッチング素子Ｓ９およびスイッチング素子Ｓ１０と、出力端子７２および出力端子７４の間にノード１０４を介して直列に接続されたスイッチング素子Ｓ１１およびスイッチング素子Ｓ１２とを含む。スイッチング素子Ｓ９およびスイッチング素子Ｓ１０は第１レグを形成する。スイッチング素子Ｓ１１およびスイッチング素子Ｓ１２は第２レグを形成する。
【0029】
図２に、図１に示す１次側フルブリッジ回路６０により生成される、トランス６４の１次側電圧波形１５０と、２次側フルブリッジ回路６６により生成される、トランス６４の２次側電圧波形１５２とを示す。１次側電圧波形１５０および２次側電圧波形１５２は、所定の周期により位相が０から２πまで変化する周期的波形である。１周期の前半の波形１６０と後半の波形１６２とは、電圧＝０の直線を挟んで上下対称である。２次側電圧波形１５２は波形１６０よりも位相φだけ遅れている。２次側電圧波形１５２の前半の波形１６４と、後半の波形１６６は、電圧＝０の直線を挟んで上下対称である。
【0030】
１次側電圧波形１５０の１周期の先頭の位相を０とすると、波形１６０の電圧は、位相０から位相αまでの第１レベルの期間１７０は０ボルト（Ｖ）、位相αから位相βまでの第２レベルの期間１７２はＶ１／２（Ｖ）、位相βから位相π－βまでの第３レベルの期間１７４は電圧Ｖ１（Ｖ）、位相π－βから位相π－αまでの第２レベルの期間１７６はＶ１／２（Ｖ）、そして位相π－αから位相πまでの第１レベルの期間１７８は０（Ｖ）である。後半の波形１６２は波形１６０の位相にπを加えること、および電圧の符号が逆転することを除き、波形１６０と同じ形である。１次側電圧波形１５０は以下この波形１６０および波形１６２を同じ周期により繰り返す。
【0031】
１次側電圧波形１５０の１周期の先頭の位相を０とすると、２次側電圧波形１５２の前半の波形１６４の電圧は、位相φから位相π＋φまではＶ２（Ｖ）、位相π＋φから位相２π＋φまでは－Ｖ２（Ｖ）である。２次側電圧波形１５２は、以下この波形１６４および波形１６６を、１次側電圧波形１５０より位相φだけ遅れて、１次側電圧波形１５０と同じ周期により繰り返す。絶縁コンバータ５０の各スイッチング素子を基本的にこの波形に従って駆動することにより、絶縁コンバータ５０に所望の電圧変換動作を行わせることが可能であること、およびどのように各スイッチング素子を駆動すればこうした波形が得られるかについては既に知られているため、このではその詳細は繰り返さない。
【0032】
ここで、従来の２レベル絶縁コンバータにおいてソフトスタートを実現する手法について説明する。すなわち従来は、最初に１次側および２次側の双方において、図２に示す波形１６４の幅を縮めたパルスを生成し、次第にそのパルスの幅を拡大させながらトランス６４を駆動する。そして、双方のパルス幅が半周期に達した後に、２次側の波形の位相を１次側の波形に対して次第に遅らせながら、トランス６４を駆動する。そして、位相のずれが所望の値（たとえばφ）となった後、定常時の動作を開始する。
【0033】
こうした手法をこの第１実施形態に係る構成を持つ絶縁コンバータ５０に単純に適用する方法を、図３を参照して説明する。なお、図２の下段については従来の方法がそのまま適用できる。また図２に示す１次側電圧波形１５０の各周期の前半と後半とは全く同じ考え方を適用すればよい。したがって、以下の説明においては、１次側電圧波形１５０の最初の半周期のみについて説明する。
【0034】
図３を参照して、電源が投入されると、最初に図２に示す波形１６０の幅を縮小した波形２００を生成する。次に、この波形２００の幅をわずかずつ広げながらトランス６４を駆動し、図２に示す波形１６０と同じ波形が得られるまでこうした処理を行う。波形２００は電圧Ｖ１／２の底部２１０と、その中央部に積み重ねた電圧Ｖ１／２の上部２１２からなると考えることができる。従来の手法をそのまま適用すれば、底部２１０の幅と上部２１２の幅とを図２に示す波形１６０における底部と上部との比と同じ値に保ったまま、その左右を広げて行くことになる。こうして波形１６０と同じ波形が得られた後、定常的な電力変換処理が開始される。
【0035】
しかし、こうした手法の場合、以下のような改善すべき点がある。すなわち、ソフトスタート時には電力の伝達が行われないことが前提となっている。しかし、上記した従来の手法をそのまま使用した場合、絶縁コンバータ５０においては、以下に説明するようにソフトスタート時の間にも電力の伝達が行われてしまう。その理由は以下のとおりである。なお、以下の説明においては説明を簡略にするため、便宜的に１次側電圧Ｖ１と２次側電圧Ｖ２とは等しいものとする。
【0036】
従来の２レベル－２レベル電力変換器の電力伝達式は以下の通りとなる。ただし、以下の式においてＰは電力［Ｗ］、Ｖ１は１次側電圧［Ｖ］、Ｖ２は２次側電圧［Ｖ］、ｎはトランス巻数比、ωはスイッチング素子のスイッチング角速度［ｒａｄ］、Ｌｌｋは漏れインダクタンス［Ｈ］、φは１次側と２次側の位相差［ｒａｄ］である。
【数1】
【0037】
この式から、２レベル－２レベルの電力変換器においては、位相差φ＝０の状態における電力伝達は０Ｗであり、電流も伝達されない。
【0038】
【0039】
この式から分かるように３レベル－２レベルの電力変換器の場合には、φを０としてもαおよびβの項が残る。そのため、１次側から２次側に伝達される電力Ｐは０とならず電力が伝達されてしまう。
【0040】
以上の事情を具体的に説明する。図４を参照して、ソフトスタート中の１次側波形２５２と２次側波形２５０とを比較する。１周期の前半において、位相０からαまでの期間２６０、位相αからβまでの期間２６２、位相βから位相π－βまでの期間２６４、位相π－βから位相π－αまでの期間２６６、および位相π－αから位相πまでの期間２６８に着目する。期間２６４においては、１次側波形２５２と２次側波形２５０の電圧は同じである。しかし期間２６０および期間２６８においてはその差の絶対値はＶ２、期間２６２および期間２６６においてはその差の絶対値はＶ２－Ｖ１／２である。すなわち、トランス６４の１次側コイルと２次側コイルとの間の電圧に差が生ずる期間がある。
【0041】
これは周期の後半についても同様である。すなわち、位相πからπ＋αまでの期間２７０、位相π＋αからπ＋βまでの期間２７２、位相π＋βから位相２π－βまでの期間２７４、位相２π－βから位相２π－αまでの期間２７６、および位相２π－αから位相２πまでの期間２７８に着目する。期間２７４においては、１次側波形２５６と２次側波形２５４の電圧は同じである。しかし期間２７０および期間２７８においてはその差の絶対値はＶ２、期間２７２および期間２７６においてはその差の絶対値はＶ２－Ｖ１／２である。すなわち、トランス６４の１次側コイルと２次側コイルとの間の電圧に差が生ずる期間がある。
【0042】
このような電圧の差により、ソフトスタート中に電力の伝送が生じてしまう。
【0043】
この開示の第１実施形態に係る絶縁コンバータ５０においては、以下のような構成によりこうした状態を回避する。すなわち、図５を参照して、図３の場合と異なり、絶縁コンバータ５０の起動時に、１周期の前半においてはそれぞれ電圧Ｖ１および電圧Ｖ２の、同一の幅を持つ単純な矩形の波形３００および波形３０２を半周期の中央に生成し、後半においてはそれぞれ電圧－Ｖ１および電圧－Ｖ２の同一な幅を持つ単純な矩形の波形３０４および波形３０６を半周期の中央に生成する。そして、これらの波形の幅がそれぞれ半周期に達するまで時間の関数として波形の幅を順に広げていく。なお、この明細書において「起動時」とは、装置の電源投入に伴って運転を開始するときだけではなく、運転を一時停止した後に運転を再開するときも含む。
【0044】
図６に、それぞれ幅が半周に達したときの１次側の前半の半周期の波形３５０および後半の半周期の波形３５４と、２次側の前半の半周期の波形３５２および後半の半周期の波形３５６を示す。ここまでの絶縁コンバータ５０の動作は、従来の２レベル絶縁コンバータのソフトスタートと同様である。
【0045】
続いて、図７を参照して、２次側の波形３５２および波形３５４を図６に示したものと同一に保ちながら、１次側の前半周期の波形を、図２に示す波形１６０と同じ波形４００となるように、かつ１次側の後半周期の波形を、図２に示す波形１６２と同じ波形４０２となるように、すなわち、１周期ないにおいてこれら波形が変化する部分の時刻が所定の値となるように、１次側の電圧を徐々に時間の関数として変化させる。このような波形の変化は様々な手法により実現できる。この実施形態における手法は以下のとおりである。以下の説明は前半の波形４００に関するものである。
【0046】
図６および図７を参照して、この実施形態においては、図６に示す波形３５０の先頭部分を位相０から位相αまで、また後端部分を位相πから位相π－αまで、徐々に時間の関数として移動させる。すなわち、電圧が０の領域を半周期の両端から中央に向けて拡大することにより、波形３５０の電圧がＶ１である部分の幅を小さくする。この結果、図７に示す期間４１０および期間４１８に示すように、１次側の電圧が０となる期間が生じる。この様子を図９の上段に示す。図９には、幅が縮小される過程における波形４５０を示す。
【0047】
続いて、１次側フルブリッジ回路６０のスイッチング素子の切り替えタイミングを調整することにより、位相αから位相βまで、また後端部分を位相π－αから位相π－βまで、電圧がＶ１／２を保つようにしながら、電圧がＶ１となる部分を時間の関数として移動させる。すなわち、電圧がＶ１となる期間４１４の先頭が位相αから位相βまで、および位相π－αから位相π－βまで移動するように、波形４００の上半分の幅を徐々に時間の関数として縮小させる。この様子を図９の下段に示す。図９の下段に示す波形４５２がその途中を示す。図９に示すように、波形４５０の両端の位置を維持しながら、電圧がＶ１／２となる領域を波形４５２の両端から中央に向けて拡大する。波形４５２の底部はその幅が一定に保たれるのに対し、上部の幅は徐々に時間の関数として狭くなる。すなわち、図７に示す期間４１２および期間４１６が広がって期間４１４が短くなる。その結果、図８に示す最終的な波形４００が得られる。
【0048】
【0049】
なお、この実施形態に係る絶縁コンバータ５０の１次側は例えば蓄電池などに接続され、２次側は負荷に接続されることが想定されている。また２次側は系統電力にも接続される。そして絶縁コンバータ５０の動作としては、絶縁コンバータ５０の２次側が系統に接続されているとき（連係時）の動作と、絶縁コンバータ５０が系統と切り離されたとき（自立運転時）の動作とがある。
【0050】
図１０に、図１に示す絶縁コンバータ５０の各スイッチング素子を駆動するための制御信号を生成する制御回路５００の機能的構成を示す。図１０を参照して、制御回路５００は、絶縁コンバータ５０の定常動作時に、２次側電圧が所望の値Ｖ２となるように１次側の位相を定めるパラメータαおよびパラメータβをフィードバックにより生成するためのタイミング制御部５１０と、絶縁コンバータ５０の定常動作時に、１次側波形と２次側波形との位相差φをフィードバック制御するための位相差制御部５１２とを含む。制御回路５００はさらに、上記したソフトスタート時のパラメータα、パラメータβおよび位相差φを演算するための初期起動演算部５１４と、初期起動時には初期起動演算部５１４の出力するパラメータパラメータα、パラメータβ、および位相差φを選択し、ソフトスタートの終了後にはタイミング制御部５１０の出力するパラメータα、パラメータβおよび位相差φを選択して出力するためのセレクタ５１６とを含む。制御回路５００はさらに、セレクタ５１６の出力するパラメータα、パラメータβおよび位相差φを受け、図１に示すスイッチング素子Ｓからスイッチング素子Ｓ１２を駆動するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御信号を出力するためのＰＭＷ制御部５１８を含む。ＰＭＷ制御部５１８はパラメータα、パラメータβおよび位相差φが与えられると、それらの値が実現されるように１次側および２次側のスイッチング素子Ｓ１からスイッチング素子Ｓ１２の各々についてのオンおよびオフのタイミングを規定するＰＷＭ制御信号を出力する機能を持つ。ＰＭＷ制御部５１８のこの機能については既に確立された技術である。
【0051】
タイミング制御部５１０は、１次側電圧の計測値ＶＭ１と２次側電圧の計測値ＶＭ２を入力として、２次側電圧が所望の値Ｖ２となるようにフィードバックによりパラメータαおよびパラメータβの演算を行いセレクタ５１６に入力するための演算部５４０を含む。
【0052】
位相差制御部５１２は、連系時制御部５６０と、自立運転制御部５６２と、絶縁コンバータ５０が系統に接続されているときには連系時制御部５６０を選択して絶縁コンバータ５０を制御させ、自立運転時には自立運転制御部５６２を選択して絶縁コンバータ５０を制御させるためのセレクタ５６４とを含む。
【0053】
連系時制御部５６０は、位相φに対する１次側電流定電流制御を行う。すなわち、連系時制御部５６０は、通常の電流目標値Ｉ*を受け、出力電流Ｉ１に関し、電流目標値Ｉ*に対するＰＩ制御により位相φをフィードバック制御する。
【0054】
自立運転制御部５６２は、位相φに対する２次側電圧定電圧制御を行う。すなわち、自立運転制御部５６２は、絶縁コンバータ５０の２次側測定電圧値ＶＭ２を使用して、電圧目標値Ｖ*に対するＰＩ制御により電流目標値Ｉ*を得る。自立運転制御部５６２はさらに、この電流目標値Ｉ*に対するＰＩ制御による電流フィードバック制御のマイナーループにより、位相φをフィードバック制御する。
【0055】
図１１に、制御回路５００を実現するＭＣＵ５８０のハードウェア構成を示す。図１１を参照して、このＭＣＵ５８０は、プロセッサであるＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）６０２と、ＭＰＵ６０２が接続される高速バス６００と、高速バス６００に接続されたＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）６０４と、高速バス６００に接続されたフラッシュメモリ６０６と、高速バス６００に接続されたＲＯＭ（Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ）６０８とを含む。ＳＲＡＭ６０４には、プログラムの実行に必要なデータなどが保持される。フラッシュメモリ６０６には、制御回路５００が実現する機能を実現するためのプログラム６２６が記憶される。ＲＯＭ６０８にはＭＰＵ６０２のブートアッププログラムなどが記憶される。
【0056】
ＭＣＵはさらに、高速バス６００にブリッジ６１２を介して接続された低速バス６１０と、いずれも低速バス６１０に接続されたシリアルＩ／Ｆ（Ｉｎｔｅｒｆａｃｅ）６１４、ＡＤＣ（Ａｎａｌｏｇ－ｔｏ－Ｄｉｇｉｔａｌ Ｃｏｎｖｅｒｔｅｒ）６１６、タイマ・カウンタ６１８、クロック発生器６２０、電源制御部６２２および汎用Ｉ／Ｆ６２４を含む。クロック発生器６２０はＭＣＵ５８０の動作を規定する一定周波数のクロック信号を出力する機能を持つ。タイマ・カウンタ６１８は、プログラムからの指示に従ったタイミングによりＰＭＷ制御信号を発生したり、各種センサの出力の取り込みタイミングを示す信号を出力したり、その他、ＭＰＵ６０２がプログラムを実行し絶縁コンバータ５０を制御するために必要な各種のタイミングを発生したりする機能を持つ。
【0057】
絶縁コンバータ５０の各所に設けられた、図示しない電圧センサおよび電流センサの出力は、ＡＤＣ６１６を介してＭＣＵ５８０に入力される。各ＰＷＭ制御信号は、汎用Ｉ／Ｆ６２４を介してＭＣＵ５８０から出力される。
【0058】
なお、ＭＣＵの動作はよく知られており、実施形態において意味があるのはその実行するプログラムの機能なので、以下の説明においてはＭＣＵ自体の動作については説明しない。
【0059】
Ｂ．プログラム構成
図１２に、この実施形態に係る制御回路５００（図１１に示すＭＣＵ５８０）により実行される、絶縁コンバータ５０のソフトスタート時の動作を制御するプログラムのメインルーチンの制御構造を示す。なお、このプログラムにおいては、ソフトスタートを行うか否かが予めハードウェアスイッチまたはＳＲＡＭ６０４に記憶された変数の値により指定可能であるものとする。また、上記したように、この実施形態に係るソフトスタートは、１次側および２次側の双方において矩形の波形を動作サイクルの半周期まで拡大するステップと、１次側において半周期まで拡大された矩形の波形を、３レベル波形に整形するステップと、１次側の３レベル波形と２次側の２レベル波形との位相差が所望の値となるまで、２次側の波形を１次側の波形に対してずらすステップという３つのステップを含む。以下の説明においては、絶縁コンバータ５０の制御が上記した３つのステップのどの状態にあるかを示す変数としてソフトスタートモード（以下、記載を簡明にするために「モード」という。）という変数を用意する。すなわち、第１制御部としての制御を行うステップ１はモード＝０により表し、第２制御部としての制御を行うステップ２はモード＝１により表し、第３制御部としての制御を行うステップ３はモード＝２により表す。なお、モード＝０の動作モードを単にモード０と呼ぶ。モード１およびモード２も同様である。
図１２に、この実施形態に係る制御回路５００（図１１に示すＭＣＵ５８０）により実行される、絶縁コンバータ５０のソフトスタート時の動作を制御するプログラムのメインルーチンの制御構造を示す。なお、このプログラムにおいては、ソフトスタートを行うか否かが予めハードウェアスイッチまたはＳＲＡＭ６０４に記憶された変数の値により指定可能であるものとする。また、上記したように、この実施形態に係るソフトスタートは、１次側および２次側の双方において矩形の波形を動作サイクルの半周期まで拡大するステップと、１次側において半周期まで拡大された矩形の波形を、３レベル波形に整形するステップと、１次側の３レベル波形と２次側の２レベル波形との位相差が所望の値となるまで、２次側の波形を１次側の波形に対してずらすステップという３つのステップを含む。以下の説明においては、絶縁コンバータ５０の制御が上記した３つのステップのどの状態にあるかを示す変数としてソフトスタートモード（以下、記載を簡明にするために「モード」という。）という変数を用意する。すなわち、第１制御部としての制御を行うステップ１はモード＝０により表し、第２制御部としての制御を行うステップ２はモード＝１により表し、第３制御部としての制御を行うステップ３はモード＝２により表す。なお、モード＝０の動作モードを単にモード０と呼ぶ。モード１およびモード２も同様である。
【0060】
なお、以下に説明するプログラムは、１次側の各スイッチングを制御するためのものである。２次側については、モード１において特に何も設定に変更を行わず、モード０の最後の状態を維持することを除き、１次側のプログラムをそのまま適用すればよい。
【0061】
図１２を参照して、このプログラムは、絶縁コンバータ５０の電源が投入されたことに応答して起動し、ソフトスタート処理を開始するステップ６５０と、モードに０を代入するステップ６５２と、ソフトスタートを実行することが指定されているか否かに従って制御の流れを分岐させるステップ６５４とを含む。
【0062】
このプログラムはさらに、ステップ６５４における判定が否定であるときに、連係時から自立運転時かに従って、パラメータαおよびパラメータβ値を演算するステップ６５６と、ステップ６５６において得られたパラメータαおよびパラメータβの値を用いて位相差φのフィードバック制御を行うステップ６５８と、以上のステップにより得られたパラメータα、パラメータβおよび位相差φに従って、スイッチング素子Ｓ１からスイッチング素子Ｓ１２のためのＰＷＭ制御を行うようにタイマ・カウンタ６１８を設定し制御をステップ６５４に戻すステップ６６０とを含む。
【0063】
このプログラムはさらに、ステップ６５４における判定が否定のときに、モードが０、１および２のいずれかを判定し、判定結果に従って制御の流れを分岐させるステップ６６２と、ステップ６６２における判定結果に従って、それぞれモード０、モード１、およびモード２のソフトスタート処理をそれぞれ実行するステップ６６４、ステップ６６６、およびステップ６６８とを含む。ステップ６６４、ステップ６６６およびステップ６６８の後、制御はステップ６６０に進む。
【0064】
図１３を参照して、ステップ６６４は、位相差φを表す変数（この変数もφで表す。）を０に設定するステップ７００と、以下の繰り返しを規定する繰り返し制御変数ｉが９０以上か否かに従って制御の流れを分岐させるステップ７０２とを含む。なお、この実施形態においては、変数ｉの値は例えば図１２に示すステップ６５０などにおいて０に初期化しておく必要がある。この初期化は、逐一述べることはしないが他の変数についても同様に必要である。
【0065】
ステップ６６４はさらに、ステップ７０２における判定が否定的なときに、パラメータαおよびパラメータβの双方を９０－ｉに設定するステップ７０４と、ｉに１を加算してステップ６６４の実行を終了するステップ７０６とを含む。
【0066】
ステップ６６４はさらに、ステップ７０２における判定が肯定的なときに、パラメータαおよびパラメータβに０を代入するステップ７０８と、変数ｉに０を代入するステップ７１０と、モードを１に設定してこのステップ６６４の実行を終了するステップ７１２とを含む。
【0067】
図１４を参照して、図１２のステップ６６６において実行されるソフトスタートのモード１の処理は、変数φに０を代入するステップ７５０と、１次側電圧の測定値ＶＭ１および２次側電圧の測定値ＶＭ２にもとづいて、２次側電圧を所望の値に維持するためのパラメータαおよびパラメータβの目標値を演算するステップ７５２とを含む。ステップ６６６はさらに、パラメータαおよびパラメータβを変数ｊの値に設定するステップ７５４と、変数ｊの値がパラメータαの目標値以上か否かに従って制御の流れを分岐させるステップ７５６と、ステップ７５６における判定が否定的なときに、変数ｊの値に１を加算してステップ６６６の実行を終了するステップ７５８とを含む。なお、変数ｊの値は例えば図１２のステップ６５０などにおいて０に初期化しておく。
【0068】
ステップ６６６はさらに、ステップ７５６における判定が肯定的なときに、パラメータαをパラメータαの目標値に設定するステップ７６０と、変数ｊの値がβの目標値以上か否かに従って制御の流れを分岐させるステップ７６２とを含む。ステップ７６２における判定が否定的ならば、制御はステップ７５８に進む。
【0069】
ステップ６６６はさらに、ステップ７６２における判定が肯定的なときに、パラメータβをパラメータβの目標値に設定するステップ７６４と、変数ｊの値を０に設定するステップ７６６と、モードを２に設定してステップ６６６の実行を終了するステップ７６８とを含む。
【0070】
図１５を参照して、図１２のステップ６６８において実行されるプログラムは、パラメータαおよびパラメータβの演算を実行するステップ８００と、フィードバックにより位相差φを演算するステップ８０２と、フィードバック演算値φを所定の変動量に制限して増加させる変動リミッタ処理を実行するステップ８０４と、位相差φの指令値が位相差φのフィードバック演算値と一致するか否かに従って制御の流れを分岐させるステップ８０４とを含む。ステップ８０６における判定が否定的ならばステップ６６８の実行は終了される。
【0071】
ステップ６６８はさらに、ステップ８０６における判定が肯定的なときに、モードを０に設定するステップ８０８と、ソフトスタートの終了処理を実行して制御を図１２のステップ６５４に戻すことにより定常時の運転を開始させるステップ８１０とを含む。ステップ８１０は、具体的には、ソフトスタートを開始させるか否かに関する変数の値を「開始しない」を表す値に設定する。
【0072】
Ｃ．動作
以下、主として図１２から図１５を参照して、制御回路５００、すなわちＭＣＵ５８０の動作を説明する。なお、以下の説明においては、ソフトスタートを行うか否かに関する変数には、ソフトスタートを行うことを示す値が予め記憶されているものとする。また、以下の説明は主として１次側の各スイッチング素子を制御するためのものである。２次側については、モード１において特に動作に関する設定を変更しないことを除きＭＣＵ５８０は、１次側の制御と同様に動作する。
以下、主として図１２から図１５を参照して、制御回路５００、すなわちＭＣＵ５８０の動作を説明する。なお、以下の説明においては、ソフトスタートを行うか否かに関する変数には、ソフトスタートを行うことを示す値が予め記憶されているものとする。また、以下の説明は主として１次側の各スイッチング素子を制御するためのものである。２次側については、モード１において特に動作に関する設定を変更しないことを除きＭＣＵ５８０は、１次側の制御と同様に動作する。
【0073】
図１２を参照して、ＭＣＵ５８０は、絶縁コンバータ５０の電源が投入されたことに応答して起動し、ステップ６５０においてソフトスタート処理を開始する。このとき、例えば繰り返し制御変数ｉおよび繰り返し制御変数ｊは０に設定される。ＭＣＵ５８０は、ステップ６５２において、モードを表す変数に０を代入する。ＭＣＵ５８０はさらに、図１２に示すステップ６５４において、ソフトスタートを実行することが指定されているか否かに従って制御の流れを分岐させる。現在の条件によればソフトスタートを実行することが指定されているため、制御はステップ６６２に進む。
【0074】
ＭＣＵ５８０はさらに、ステップ６６２において、モードが０、１および２のいずれかを判定し、判定結果に従って制御の流れを分岐させる。モードは０に設定されている。したがって制御はステップ６６４に進む。
【0075】
図１３から図１５を参照して、ステップ６６４においてＭＣＵ５８０は以下のように動作する。なお、以下の説明においては、１次側に関するＭＣＵ５８０の動作のみ説明する。２次側に関するＭＣＵ５８０の動作については、モード１における各スイッチング素子の動作がモード０の最後の状態のときと同じ状態に維持されることを除き、１次側と同じである。
【0076】
ＭＣＵ５８０は、ステップ７００において変数φを０に設定する。続くステップ７０２においてＭＣＵ５８０は、繰り返し制御変数ｉの値が９０以上か否かを判定する。ここでは変数ｉの値は０である。したがってステップ７０２における判定は否定的となり制御はステップ７０４に進む。ステップ７０４においてＭＣＵ５８０は、パラメータαおよびパラメータβの双方を９０－ｉに設定する。変数ｉの値は０であるからパラメータαおよびパラメータβはいずれも９０に設定される。ＭＣＵ５８０は、続くステップ７０６において変数ｉに１を加算してステップ６６４の実行を終了する。この結果、変数ｉの値は１となる。したがってパラメータαおよびパラメータβはいずれも９０に設定される。制御はステップ６６０に進み、パラメータαおよびパラメータβ＝０、位相差φ＝０としてステップ６６０においてＰＷＭ制御が行われ、図１に示すスイッチング素子Ｓ１からスイッチング素子Ｓ１２に対してＰＷＭ制御信号が与えられる。なお、初期起動演算部５１４の各繰り返しにおいてステップ６６０が必ず実行される。したがって、以下においては、説明を分かりやすくするため、ステップ６６０の実行に関する説明は繰り返さない。
【0077】
パラメータαおよびパラメータβがいずれも９０ということは、図５示す波形３００および波形３０４とも、その位置は各半周期の中央であり、その幅が０であることを意味する。すなわちこの状態においては図５の波形３００および波形３０４は実質的には存在しない。
【0078】
以下、ステップ７０２からステップ７０６、および図１２に示すステップ６６０の処理が、変数ｉの値が９０となるまで変数ｉの値を１ずつ増加させながら繰り返し実行される。その結果、図５に示されるように、１次側の１周期の前半の波形３００および後半の波形３０４は、各半周期の中央から、その幅が位相にして１°ずつ広がるようにして、１８０°まで広がることになる。変数ｉの値が９０となった時点においてステップ７０２における判定が肯定的となる。このときの１次側の電圧波形は、図６の波形３５０および波形３５２により示されるようにそれぞれ半周期の全体にわたる波形となっている。ＭＣＵ５８０は、ステップ７０８においてパラメータαおよびパラメータβに０を代入し、ステップ７１０において変数ｉに０を代入する。すなわち、パラメータα、パラメータβおよび変数ｉがクリアされる。この後、ＭＣＵ５８０は、ステップ７１２においてモードを１に設定してこのステップ６６４の実行の繰り返しを終了する。すなわち、ステップ７１２が終了した時点において、ＭＣＵ５８０の動作はモード０からモード１に移行する。制御は図１２に示すステップ６５４に戻り、以後はステップ６５４における判定が肯定、ステップ６６２における判定がモード＝１ということになり、次からはステップ６６６のモード１の処理が繰り返し実行される。
【0079】
図１４を参照して、モード１の処理に入ると、ＭＣＵ５８０は、ステップ７５０において変数φに０を代入する。ＭＣＵ５８０は、ステップ７５２において、１次側電圧の測定値ＶＭ１および２次側電圧の測定値ＶＭ２にもとづいて、２次側電圧を所望の値に維持するためのパラメータαおよびパラメータβの目標値を演算する。ＭＣＵ５８０はさらに、ステップ７５４においてパラメータαおよびパラメータβを変数ｊの値に設定する。ステップ６６６の最初の実行時には変数ｊの値は０である。したがってパラメータαおよびパラメータβはいずれも０に設定される。このときの１次側の電圧波形は図６の波形３５０および波形３５４により示されるものとなっている。
【0080】
ＭＣＵ５８０はさらに、ステップ７５６において変数ｊの値がパラメータαの目標値以上か否かに従って制御の流れを分岐させる。ステップ６６４の最初の実行においては変数ｊの値は０であり、ステップ７５６における判定は否定的である。ＭＣＵ５８０はステップ７５８において変数ｊの値に１を加算してステップ６６６の実行を終了する。この結果、変数ｊの値は１となる。この後、制御は図１２のステップ６６０からステップ６５４およびステップ６６２を経てステップ６６６に、すなわち図１４のステップ７５０に戻る。
【0081】
ＭＣＵ５８０は、こうした処理を、変数ｊの値を１ずつ加算しながら、変数ｊの値がパラメータαの目標値以上になるまで繰り返す。この結果、パラメータαの値が０から１ずつ加算される。１次側の電圧波形は、図９の上段に示されるように、半周期にわたる幅から徐々にその両端が中央よりに移動し、その幅が狭くなっていく。こうして、変数ｊの値がパラメータαの目標値以上となるとステップ７５６における判定が肯定的となる。ＭＣＵ５８０は、ステップ７６０においてパラメータαをその目標値に設定する。
【0082】
ＭＣＵ５８０はさらに、ステップ７６２において変数ｊの値がパラメータβの目標値以上か否かを判定する。パラメータβ＞パラメータαであるため、ステップ６６６が最初に実行されるときはステップ７６２における判定は否定的となる。制御はステップ７５８に進み、ＭＣＵ５８０はステップ７５８において変数ｊの値に１を加算しステップ６６６の実行を終了する。この後、制御は図１２に示すステップ６５４、ステップ６６２を経てステップ６６６に戻り、変数ｊの値を１としてステップ７５０以下の処理が実行される。以後、ＭＣＵ５８０は、変数ｊの値がパラメータβの目標値以上となるまで、変数ｊの値を１ずつ加算しながらステップ６６６を繰り返し実行する。パラメータαの値はその目標値に固定されている。その結果、図９の下段に示すように、１次側の電圧波形の底部は図９の上段に示した形状に維持されたまま、上段の幅がその両端から中央に向けて徐々に狭くなっていく。
【0083】
こうして、変数ｊの値がパラメータβの目標値以上となるとステップ７６２における判定が肯定的となる。ＭＣＵ５８０は、ステップ７６４においてパラメータβをパラメータβの目標値に設定する。ＭＣＵ５８０はさらに、ステップ７６６において、変数ｊの値を０に設定し、ステップ７６８においてモードをモード２に設定する。モード２になると、図１２のステップ６５４における判定と、ステップ６６２における判定とにより、ステップ６６８の実行が開始される。
【0084】
図１５を参照して、ステップ６６８のステップ８００においてＭＣＵ５８０は、図１０のタイミング制御部５１０により示されるように、１次側の測定電圧値ＶＭ１および２次側の測定電圧値ＶＭ２を使用して、パラメータαおよびパラメータβの演算を実行する。ステップ８０２においてＭＣＵ５８０は、絶縁コンバータ５０が系統に接続されているときには図１０に示す連系時制御部５６０により、自立運転時には自立運転制御部５６２によりそれぞれ示されるように、位相差φのフィードバック演算を実行する。ＭＣＵ５８０はさらに、ステップ８０４において、フィードバック演算値φの変動量を所定の範囲に制限して増加させる。ＭＣＵ５８０は、ステップ８０４において、位相差φの指令値が位相差φのフィードバック演算値と一致するか否かに従って制御の流れを分岐させる。
【0085】
ステップ６６６が最初に実行されるときにはステップ８０６における判定は否定的となる。したがってＭＣＵ５８０はステップ６６８の処理を終了する。制御は図１２のステップ６５４に戻る。
【0086】
以後、図１２のステップ６５４における判定は肯定的となり、ステップ６６２における判定の結果、ＭＣＵ５８０はステップ６６８の処理を選択する。すなわちステップ６６８が繰り返し実行される。この間、１次側の電圧波形と２次側の電圧波形との位相差φが増加していく。すなわち、図８に示す１次側の波形４００および波形４０２と、２次側の波形３５２および波形３５４とのコンデンサ８０が徐々に拡大していく。そしてステップ８０６における判定が肯定的となるまと、ＭＣＵ５８０は、ステップ８０８においてモードを０に設定し、ステップ８１０においてソフトスタートの終了処理を実行して制御を図１２のステップ６５４に戻す。ステップ８１０においては、具体的には、ＭＣＵ５８０はソフトスタートを開始させるか否かに関する変数の値を「開始しない」を表す値に設定する。
【0087】
この後、制御は図１２のステップ６５４に戻る。ソフトスタートを開始しないという設定になったので、以後のステップ６５４における判定は常に否定的となり、パラメータα、パラメータβおよび位相差φの指定値を用いて、ステップ６５６、ステップ６５８およびステップ６６０が繰り返し実行され、１次側から２次側への電力変換が行われる。
【0088】
Ｃ．シミュレーション結果
上記実施形態の効果を検証するため、以下のようなシミュレーションを行った。使用した回路は図１に示されるものとした。シミュレーションの条件を図１６に示す。図１６を参照して、１次側電圧Ｖ１を３５０Ｖ、２次側電圧も３５０Ｖとした。トランス６４の漏れインダクタンス６２、すなわちＬｌｋは４０ｕＨとし、トランスの巻数比を１：１とした。図１に図示はしていないが、各スイッチング素子に付加されるスナバ回路の容量を０．１ｕＨ、スナバ抵抗を２００Ωとし、各スイッチング素子のスイッチング周波数を４０ｋＨｚ、図１に示す１次側フルブリッジ回路６０および２次側フルブリッジ回路６６のデッドタイムを５００ｎｓｅｃ、位相αを５°、位相βを４０°、１次側と２次側の位相差φを４３°とした。
上記実施形態の効果を検証するため、以下のようなシミュレーションを行った。使用した回路は図１に示されるものとした。シミュレーションの条件を図１６に示す。図１６を参照して、１次側電圧Ｖ１を３５０Ｖ、２次側電圧も３５０Ｖとした。トランス６４の漏れインダクタンス６２、すなわちＬｌｋは４０ｕＨとし、トランスの巻数比を１：１とした。図１に図示はしていないが、各スイッチング素子に付加されるスナバ回路の容量を０．１ｕＨ、スナバ抵抗を２００Ωとし、各スイッチング素子のスイッチング周波数を４０ｋＨｚ、図１に示す１次側フルブリッジ回路６０および２次側フルブリッジ回路６６のデッドタイムを５００ｎｓｅｃ、位相αを５°、位相βを４０°、１次側と２次側の位相差φを４３°とした。
【0089】
なお、以下のシミュレーションにおいては、ソフトスタートの開始から終了までを２ｍｓｅｃとした。しかし、実機においては、ソフトスタートの終了までは１ｍｓｅｃ程度とすれば十分と考えられる。
【0090】
ソフトスタートなしとしたとき、すなわち絶縁コンバータ５０の起動時に図１２のステップ６５４における判定が否定となるようにしたときのシミュレーション結果を図１７に示す。図１７に示すグラフは、上から順にトランス電圧、トランス電流、および電源電流をそれぞれ示す。図１７に示すグラフは、いずれも１次側と２次側とを重ねて示してあるため少し分かりにくいが、トランス電流および電源電流がいずれも大きくなっていることが分かる。すなわち、ソフトスタートなしとすると突入電流が発生することが分かる。
【0091】
図１８は、２レベル－２レベルの電力変換器におけるソフトスタートを、図２に示される波形１６０のような一次側電圧を使用する絶縁コンバータ５０に適用したときのシミュレーション結果を示す。図２に示すグラフは、上からトランス電圧、トランス電流および電源電流であり、４番目として位相α、位相β、位相差φ、および１次側波形のデューティ比Ｄの時間的変化のグラフを示す。
【0092】
この例においては、図１７に示されるような明らかな突入電流は発生しない。しかし、トランス電流のグラフの領域８５０の部分、および電源電流のグラフの領域８６０の部分により示されるように、ソフトスタートの途中の位相差φが増加を始める前後において、一時的に電流が増加した後に減少し、その後に増加に転ずるという現象が発生した。このように電流値が不安定となることは、系統連系時にも自立運転時にも好ましくない。
【0093】
図１９に、上記実施形態に従って１次側電圧を制御したときのシミュレーション結果を示す。図１９の各グラフは図１８の各グラフに対応している。図１９から明らかなように、このシミュレーションによれば、突入電流は発生しない。また、図１８の領域８５０および領域８６０に示すような、電流が不安定となる挙動も発生しせず、電流が滑らかに増加するようにして絶縁コンバータ５０を起動できることが分かる。
【0094】
以上のとおり、この実施形態によれば、絶縁コンバータ５０のような３レベル－２レベル電力変換回路において、スタート時の３レベル側の波形の変化を工夫することにより、突入電流の発生を防止しながら、スムーズに起動させることができる。
【0095】
Ｄ．第１変形例
上記第１実施形態においては、最初に１次側の電圧波形を矩形のまま半周期の全体に拡大させた後、最初にパラメータαに相当する分だけ電圧波形の幅を狭くし、さらにその後に波形の上部の電圧波形の幅をパラメータベータに相当する位置まで狭くすることにより、図２に示す波形１６０（および波形１６２）に示すような波形を生成している。しかしこの開示はそのような実施形態には限定されない。
上記第１実施形態においては、最初に１次側の電圧波形を矩形のまま半周期の全体に拡大させた後、最初にパラメータαに相当する分だけ電圧波形の幅を狭くし、さらにその後に波形の上部の電圧波形の幅をパラメータベータに相当する位置まで狭くすることにより、図２に示す波形１６０（および波形１６２）に示すような波形を生成している。しかしこの開示はそのような実施形態には限定されない。
【0096】
この第１変形例においては、図２０に示すように、半周期の全体に拡大させた電圧波形を縮小するときに、パラメータαおよびパラメータβに相当する部分だけ、底部と上部とを同時に縮小させることにより一次側の電圧波形９００を変形させる。この結果、この変形例においては、波形を縮小するときに、最初から凸部が形成され、徐々に最終的な波形に近づいていく。
【0097】
これを実現するためには、図１４に示すプログラムを少し変形するだけでよい。例えば、ステップ７５４においてパラメータβの値を、変数ｊの値に設定するのではなく、変数ｊの値に、一定の値である（パラメータβの目標値）／（パラメータαの目標値）を乗ずる。すなわちパラメータβの値を、（パラメータβの目標値）／（パラメータαの目標値）に設定する。そして、ステップ７５６における判定が肯定となればステップ７６０においてパラメータαの値だけではなくパラメータβの値もパラメータβの目標値に設定し、ステップ７６６およびステップ７６８を実行する。このとき、パラメータαの値と、パラメータβとの比が一定に保たれながら、第１レベル期間と第２レベル期間とが拡大され、パラメータαおよびパラメータβの値が最終的な目標値と等しくなるまで波形が縮小されていく。最終的な波形の上部の、電圧がＶ１となる部分の幅は位相にしてπ－２βとなる。
【0098】
このような変形例によっても、上記第１実施形態と同様の効果が得られることは明らかである。
【0099】
Ｅ．第２変形例
上記第１実施形態および第１変形例と異なり、最初に位相βに関する変形を１次側波形に生じさせた後、位相αに関連する変形を１次側波形に及ぼすことにより図２に示す波形１６０（および波形１６２）を生成することもできる。この第２変形例はそのような例である。
上記第１実施形態および第１変形例と異なり、最初に位相βに関する変形を１次側波形に生じさせた後、位相αに関連する変形を１次側波形に及ぼすことにより図２に示す波形１６０（および波形１６２）を生成することもできる。この第２変形例はそのような例である。
【0100】
すなわち、図２１を参照して、半周期の全体に拡大された一次側の波形について、上段に示すようにまず位相差βに相当する分だけ、波形の上部の幅を順次縮小して波形９１０を得る。すなわち、波形９００のうち、電圧がＶ１／２の部分を両側から、それぞれパラメータβの目標値まで時間の関数として徐々に中央に向けて拡大する。その後、波形の下部、すなわち電圧がＶ１／２の部分をパラメータαも目標値となるまで時間の関数として順次縮小して最終的な波形９１２を得ることができる。
【0101】
これを実現するためには、図１４に示す左側のステップ７５４、ステップ７５６およびステップ７５８を、最初に位相差βについて実行した後、同じ処理を位相差αについて実行すればよい。
【0102】
このような変形例によっても、上記第１実施形態と同様の効果が得られることは明らかである。
【0103】
Ｆ．その他変形例
１次側波形を半周期の全体に拡大した後に３レベルの波形を得るための波形の変形方法は、突入電流が生じずなめらかにトランス電流を増加させることができる限り、自由である。すなわち、上記第１実施形態、第１変形例および第２変形例に示したものと異なるような途中の変形を経て最終的な３レベルの波形を得ることができるものであれば、どのような変形方法を用いてもよい。
１次側波形を半周期の全体に拡大した後に３レベルの波形を得るための波形の変形方法は、突入電流が生じずなめらかにトランス電流を増加させることができる限り、自由である。すなわち、上記第１実施形態、第１変形例および第２変形例に示したものと異なるような途中の変形を経て最終的な３レベルの波形を得ることができるものであれば、どのような変形方法を用いてもよい。
【0104】
２．第２実施形態
上記第１実施形態においては、１次側フルブリッジ回路の３レベル制御を行うために図１に示す中点スイッチ８６を持つ１次側フルブリッジ回路６０を用いている。しかしこの実施形態はそのようなものには限定されない。３レベル制御を行うフルブリッジ回路としては、図２２に示すように、ダイオードを含む中点スイッチ９７４を含む１次側フルブリッジ回路９６０を用いてもよい。すなわち、第２実施形態に係る電力変換回路である絶縁コンバータ９５０は、第１実施形態と同様の漏れインダクタンス６２、トランス６４および２次側フルブリッジ回路６６と、中点スイッチ９７４を持つ１次側フルブリッジ回路９６０とを含む。
上記第１実施形態においては、１次側フルブリッジ回路の３レベル制御を行うために図１に示す中点スイッチ８６を持つ１次側フルブリッジ回路６０を用いている。しかしこの実施形態はそのようなものには限定されない。３レベル制御を行うフルブリッジ回路としては、図２２に示すように、ダイオードを含む中点スイッチ９７４を含む１次側フルブリッジ回路９６０を用いてもよい。すなわち、第２実施形態に係る電力変換回路である絶縁コンバータ９５０は、第１実施形態と同様の漏れインダクタンス６２、トランス６４および２次側フルブリッジ回路６６と、中点スイッチ９７４を持つ１次側フルブリッジ回路９６０とを含む。
【0105】
図２２および図２３を参照して、中点スイッチ９７４において、スイッチング素子Ｓ２は、ノード９９０を介してスイッチング素子Ｓ１とノード８８との間に接続されている。スイッチング素子Ｓ３は、ノード９９２を介してノード８８とスイッチング素子Ｓ４との間に接続されている。スイッチング素子Ｓ６は、ノード９９４を介してスイッチング素子Ｓ５とノード９０との間に接続されている。スイッチング素子Ｓ７は、ノード９９６を介してノード９０とスイッチング素子Ｓ８との間に接続されている。
【0106】
中点スイッチ９７４はさらに、ノード９９２ノード９９０の間に、ノード９８０を介してこの方向に直列に接続されたダイオード１００２およびダイオード１０００と、ノード９９６とノード９９４との間に、ノード９８２を介してこの方向に直列に接続されたダイオード１００６およびコンデンサ１００４とを含む。ノード９８０はノード９７０においてコンデンサ８０およびコンデンサ８２の接続点に接続される。ノード９８２はノード９７２においてコンデンサ８０およびコンデンサ８２の接続点に接続される。
【0107】
このような構成を持つ絶縁コンバータ９５０は第１実施形態に係る絶縁コンバータ５０（図１を参照）と全く同様に各スイッチング素子を駆動することにより、絶縁コンバータ５０と同様の３レベル電力変換が可能なことが知られている。したがって、この絶縁コンバータ９５０においても、第１実施形態と同様のプログラムにより、第１実施形態と同様に動作し、したがって同様の効果を得ることができる。
【0108】
なお、ＤＡＢ方式の電力変換装置については、前述したとおり、双方向の電力変換が可能である。上記実施形態においても、２次側を３レベルの電圧波形とすることもできる。この場合、上記したソフトスタートは、位相差φが逆となることを除き、上記した実施形態と全く同様に実現できる。
【0109】
上述の実施形態の各処理（各機能）は、１または複数のプロセッサを含む処理回路（Ｃｉｒｃｕｉｔｒｙ）により実現される。上記処理回路は、上記１または複数のプロセッサに加え、１または複数のメモリ、各種アナログ回路、各種デジタル回路が組み合わされた集積回路などにより構成されてもよい。上記１または複数のメモリは、上記各処理を上記１または複数のプロセッサに実行させるプログラム（命令）を格納する。上記１または複数のプロセッサは、上記１または複数のメモリから読み出した上記プログラムに従い上記各処理を実行してもよいし、予め上記各処理を実行するように設計された論理回路に従って上記各処理を実行してもよい。上記プロセッサは、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（Ｆｉｅｌｄ－Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）など、コンピュータの制御に適合する種々のプロセッサであってよい。なお物理的に分離した上記複数のプロセッサが互いに協働して上記各処理を実行してもよい。例えば物理的に分離した複数のコンピュータのそれぞれに搭載された上記プロセッサがＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネットなどのネットワークを介して互いに協働して上記各処理を実行してもよい。上記プログラムは、外部のサーバ装置などから上記ネットワークを介して上記メモリにインストールされてもよいし、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＤＶＤ－ＲＯＭ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ Ｒｅａｄ－Ｏｎｌｙ Ｍｅｍｏｒｙ）、半導体メモリなどの記録媒体に格納された状態において流通し、上記記録媒体から上記メモリにインストールされてもよい。
【0110】
今回開示された実施の形態は全ての点において例示であって制限的なものではないと考えられるべきである。本開示の範囲は、開示の詳細な説明の記載により示されるわけではなく、特許請求の範囲の各請求項によって示され、特許請求の範囲の文言と均等の意味および範囲内での全ての変更が含まれることが意図される。
【符号の説明】
【0111】
Ｓ１、Ｓ２、Ｓ３、Ｓ４、Ｓ５、Ｓ６、Ｓ７、Ｓ８、Ｓ９、Ｓ１０、Ｓ１１、Ｓ１２ スイッチング素子
５０、９５０ 絶縁コンバータ
６０、９６０ １次側フルブリッジ回路
６２ 漏れインダクタンス
６４ トランス
６６ ２次側フルブリッジ回路
６８、７０ 入力端子
７２、７４ 出力端子
８０、８２、１００ コンデンサ
８４、８８、９０、１０２、１０４、９７０、９７２、９８０、９８２、９９０、９９２、９９４、９９６ ノード
８６、９７４ 中点スイッチ
１５０ １次側電圧波形
１５２ ２次側電圧波形
１６０、１６２、１６４、１６６、２００、３００、３０２、３０４、３０６、３５０、３５２、３５４、３５６、４００、４０２、４５０、４５２、９１０、９１２ 波形
１７０、１７２、１７４、１７６、１７８、２６０、２６２、２６４、２６６、２６８、２７０、２７２、２７４、２７６、２７８、４１０、４１２、４１４、４１６、４１８ 期間
２１０ 底部
２１２ 上部
２５０、２５４ ２次側波形
２５２、２５６ １次側波形
５００ 制御回路
５１０ タイミング制御部
５１２ 位相差制御部
５１４ 初期起動演算部
５１６、５６４ セレクタ
５１８ ＰＭＷ制御部
５４０ 演算部
５６０ 連系時制御部
５６２ 自立運転制御部
５８０ ＭＣＵ
６００ 高速バス
６０２ ＭＰＵ
６０４ ＳＲＡＭ
６０６ フラッシュメモリ
６０８ ＲＯＭ
６１０ 低速バス
６１２ ブリッジ
６１４ シリアルＩ／Ｆ
６１６ ＡＤＣ
６１８ タイマ・カウンタ
６２０ クロック発生器
６２２ 電源制御部
６２４ 汎用Ｉ／Ｆ
６２６ プログラム
８５０、８６０ 領域
９００ 電圧波形
１０００、１００２、１００４、１００６ ダイオード
５０、９５０ 絶縁コンバータ
６０、９６０ １次側フルブリッジ回路
６２ 漏れインダクタンス
６４ トランス
６６ ２次側フルブリッジ回路
６８、７０ 入力端子
７２、７４ 出力端子
８０、８２、１００ コンデンサ
８４、８８、９０、１０２、１０４、９７０、９７２、９８０、９８２、９９０、９９２、９９４、９９６ ノード
８６、９７４ 中点スイッチ
１５０ １次側電圧波形
１５２ ２次側電圧波形
１６０、１６２、１６４、１６６、２００、３００、３０２、３０４、３０６、３５０、３５２、３５４、３５６、４００、４０２、４５０、４５２、９１０、９１２ 波形
１７０、１７２、１７４、１７６、１７８、２６０、２６２、２６４、２６６、２６８、２７０、２７２、２７４、２７６、２７８、４１０、４１２、４１４、４１６、４１８ 期間
２１０ 底部
２１２ 上部
２５０、２５４ ２次側波形
２５２、２５６ １次側波形
５００ 制御回路
５１０ タイミング制御部
５１２ 位相差制御部
５１４ 初期起動演算部
５１６、５６４ セレクタ
５１８ ＰＭＷ制御部
５４０ 演算部
５６０ 連系時制御部
５６２ 自立運転制御部
５８０ ＭＣＵ
６００ 高速バス
６０２ ＭＰＵ
６０４ ＳＲＡＭ
６０６ フラッシュメモリ
６０８ ＲＯＭ
６１０ 低速バス
６１２ ブリッジ
６１４ シリアルＩ／Ｆ
６１６ ＡＤＣ
６１８ タイマ・カウンタ
６２０ クロック発生器
６２２ 電源制御部
６２４ 汎用Ｉ／Ｆ
６２６ プログラム
８５０、８６０ 領域
９００ 電圧波形
１０００、１００２、１００４、１００６ ダイオード
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】