特開 2024-117265 情報処理装置及び情報処理プログラム

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024117265

(43)【公開日】2024-08-29

(54)【発明の名称】情報処理装置及び情報処理プログラム

(51)【国際特許分類】

   G06F 11/07 20060101AFI20240822BHJP

   G06F 11/34 20060101ALI20240822BHJP

【ＦＩ】

G06F11/07 178

G06F11/07 140J

G06F11/34 176

【審査請求】未請求

【請求項の数】8

【出願形態】ＯＬ

(21)【出願番号】P 2023023265

(22)【出願日】2023-02-17

(71)【出願人】

【識別番号】000005496

【氏名又は名称】富士フイルムビジネスイノベーション株式会社

(74)【代理人】

【識別番号】110001210

【氏名又は名称】弁理士法人ＹＫＩ国際特許事務所

(72)【発明者】

【氏名】菊池 敏次

(72)【発明者】

【氏名】梅田 滉大

(72)【発明者】

【氏名】佐藤 究

【テーマコード（参考）】

5B042

【Ｆターム（参考）】

5B042GA11

5B042KK07

5B042MA08

5B042MA09

5B042MC40

(57)【要約】

【課題】プロセッサとサブプロセッサとを接続するプロセッサ間通信線を流れるデータの量を抑制しつつ、且つ、サブプロセッサの製品寿命が短くなることを抑制しつつ、サブプロセッサの動作に異常が生じたときのサブプロセッサのログ情報を確実に取得する。
【解決手段】情報処理装置１０は、プロセッサ１２と、プロセッサ間通信線１６によりプロセッサ１２に接続されたサブプロセッサ１４と、サブプロセッサ１４に接続された内部ＲＡＭ１８と、プロセッサ間通信線１６及び分岐線２８を介してサブプロセッサ１４に接続されたログ管理メモリ２６とを備える。サブプロセッサ１４の動作が、サブプロセッサ１４の動作に異常を生じさせ易い所定の条件を満たした場合に、サブプロセッサ１４の動作状況を示すログ情報の出力先が、内部ＲＡＭ１８からログ管理メモリ２６に切り替えられる。
【選択図】図１

【特許請求の範囲】

【請求項1】

プロセッサと、
プロセッサ間通信線により前記プロセッサと通信可能に接続されたサブプロセッサと、
前記サブプロセッサと通信可能に接続されたサブメモリと、
前記プロセッサ間通信線を介して、前記プロセッサ及び前記サブプロセッサと通信可能に接続されたログ管理メモリと、
を備え、
前記サブプロセッサの動作が、前記サブプロセッサの動作に異常を生じさせ易い所定の条件を満たした場合に、前記サブプロセッサから出力される前記サブプロセッサの動作状況を示すログ情報の出力先が、前記サブメモリから前記ログ管理メモリに切り替えられる、
ことを特徴とする情報処理装置。

【請求項2】

前記所定の条件とは、前記サブプロセッサがスリープ状態への移行を開始する場合、前記サブプロセッサがスリープ状態からの復帰を開始する場合、前記サブプロセッサがファームウェアの更新処理を開始する場合、又は、前記サブプロセッサに所定の負荷以上の負荷が掛かる場合の少なくとも１つである、
ことを特徴とする請求項１に記載の情報処理装置。

【請求項3】

前記サブプロセッサは、前記プロセッサを経由せずに、前記ログ情報を前記ログ管理メモリへ記憶させる、
ことを特徴とする請求項１に記載の情報処理装置。

【請求項4】

前記サブプロセッサと前記サブメモリの組み合わせは複数設けられ、
前記所定の条件を満たす前記サブプロセッサの前記ログ情報は、前記ログ管理メモリに出力され、
動作状態が前記所定の条件を満たさない前記サブプロセッサの前記ログ情報は、自身に接続された前記サブメモリに出力される、
ことを特徴とする請求項１に記載の情報処理装置。

【請求項5】

前記サブプロセッサと前記サブメモリの組み合わせは複数設けられ、
前記プロセッサは、複数の前記サブプロセッサのうち第１サブプロセッサの動作に異常が生じた場合、複数の前記サブプロセッサのうち前記第１サブプロセッサとは異なる第２サブプロセッサに接続された前記サブメモリに記憶された、前記第２サブプロセッサについての前記ログ情報を不揮発性メモリに記憶させる、
ことを特徴とする請求項１に記載の情報処理装置。

【請求項6】

前記プロセッサの動作に異常が生じたことを検出する異常検知部と、
をさらに備え、
前記異常検知部は、前記プロセッサの動作に異常が生じた場合、前記サブプロセッサに接続された前記サブメモリに記憶された、当該サブプロセッサについての前記ログ情報を不揮発性メモリに記憶させる、
ことを特徴とする請求項１に記載の情報処理装置。

【請求項7】

前記プロセッサは、前記ログ管理メモリから前記ログ情報を読み出して不揮発性メモリに記憶させる、
ことを特徴とする請求項１に記載の情報処理装置。

【請求項8】

プロセッサと、
プロセッサ間通信線により前記プロセッサと通信可能に接続されたサブプロセッサと、
前記サブプロセッサと通信可能に接続されたサブメモリと、
前記プロセッサ間通信線を介して、前記プロセッサ及び前記サブプロセッサと通信可能に接続されたログ管理メモリと、
を備えるコンピュータに、
前記サブプロセッサの動作が、前記サブプロセッサの動作に異常を生じさせ易い所定の条件を満たした場合に、前記サブプロセッサから出力される前記サブプロセッサの動作状況を示すログ情報の出力先を、前記サブメモリから前記ログ管理メモリに切り替えさせる、
ことを特徴とする情報処理プログラム。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、情報処理装置及び情報処理プログラムに関する。

【背景技術】

【0002】

情報処理装置においては、プロセッサなどのデバイスの動作状況を示すログ情報を取得することが行われている。

【0003】

例えば特許文献１には、メインＣＰＵ及びサブＣＰＵを有する画像形成装置であって、ユーザによってログ取得モードが選択された場合に、メインＣＰＵに代わってサブＣＰＵが、メインＣＰＵのログ情報を取得する画像形成装置が開示されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０１２－００６３８９号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

ところで、プロセッサと、１又は複数のサブプロセッサとを含む情報処理装置がある。このような情報処理装置においては、プロセッサの動作状況を示すログ情報のみならず、サブプロセッサの動作状況を示すログ情報が取得される場合がある。ここで、サブプロセッサのログ情報として特に取得したいログ情報は、サブプロセッサの動作に異常が生じた場合のログ情報である。

【0006】

サブプロセッサについてのログ情報を、当該サブプロセッサと通信可能に接続された揮発性メモリに記憶させることが考えられるが、そのようにすると、サブプロセッサの動作に異常が生じて、サブプロセッサ及び当該揮発性メモリをリセットすると、ログ情報が消去されてしまうという問題が生じ得る。また、サブプロセッサと通信可能に接続された不揮発性メモリを用意して、当該サブプロセッサのログ情報を当該不揮発性メモリに記憶させることも考えられるが、不揮発性メモリには寿命（書き込み回数寿命）があり、常にログ情報を不揮発性メモリに記憶させると、当該不揮発性メモリ（ひいては当該サブプロセッサ）の製品寿命を保証することが困難になるという問題が生じ得る。

【0007】

また、ログ管理メモリを別途設け、サブプロセッサのログ情報を当該ログ管理メモリに記憶させるようにすることが考えられる。このようにすれば、サブプロセッサの動作に不具合が生じた場合でも、サブプロセッサ（及びそれに接続された揮発性メモリ）をリセットしても、ログ管理メモリをリセットしなければ、サブプロセッサの動作に異常が生じたときの当該サブプロセッサのログ情報を残しておくことができる。

【0008】

ここで、サブプロセッサは、プロセッサと通信するために、プロセッサ間通信線によってプロセッサと接続されてはいるものの、サブプロセッサのピン数や回路規模などの制約から、サブプロセッサからはそれほど多くの通信線（信号線）を引き出せないという事情がある。したがって、サブプロセッサのログ情報を、サブプロセッサからプロセッサ間通信線を経由して、ログ管理メモリに記憶させざるを得ない場合がある。この場合、サブプロセッサのログ情報を、常時、プロセッサ間通信線を経由してログ管理メモリに記憶させるならば、プロセッサ間通信線を流れるデータの量が多くなり、本来必要なプロセッサとサブプロセッサとの間の通信を妨げてしまうおそれがある。

【0009】

本発明の目的は、プロセッサとサブプロセッサとを接続するプロセッサ間通信線を流れるデータの量を抑制しつつ、且つ、サブプロセッサの製品寿命が短くなることを抑制しつつ、サブプロセッサの動作に異常が生じたときのサブプロセッサのログ情報を確実に取得することにある。

【課題を解決するための手段】

【0010】

請求項１に係る発明は、プロセッサと、プロセッサ間通信線により前記プロセッサと通信可能に接続されたサブプロセッサと、前記サブプロセッサと通信可能に接続されたサブメモリと、前記プロセッサ間通信線を介して、前記プロセッサ及び前記サブプロセッサと通信可能に接続されたログ管理メモリと、を備え、前記サブプロセッサの動作が、前記サブプロセッサの動作に異常を生じさせ易い所定の条件を満たした場合に、前記サブプロセッサから出力される前記サブプロセッサの動作状況を示すログ情報の出力先が、前記サブメモリから前記ログ管理メモリに切り替えられる、ことを特徴とする情報処理装置である。
請求項２に係る発明は、前記所定の条件とは、前記サブプロセッサがスリープ状態への移行を開始する場合、前記サブプロセッサがスリープ状態からの復帰を開始する場合、前記サブプロセッサがファームウェアの更新処理を開始する場合、又は、前記サブプロセッサに所定の負荷以上の負荷が掛かる場合の少なくとも１つである、ことを特徴とする請求項１に記載の情報処理装置である。
請求項３に係る発明は、前記サブプロセッサは、前記プロセッサを経由せずに、前記ログ情報を前記ログ管理メモリへ記憶させる、ことを特徴とする請求項１に記載の情報処理装置である。
請求項４に係る発明は、前記サブプロセッサと前記サブメモリの組み合わせは複数設けられ、前記所定の条件を満たす前記サブプロセッサの前記ログ情報は、前記ログ管理メモリに出力され、動作状態が前記所定の条件を満たさない前記サブプロセッサの前記ログ情報は、自身に接続された前記サブメモリに出力される、ことを特徴とする請求項１に記載の情報処理装置である。
請求項５に係る発明は、前記サブプロセッサと前記サブメモリの組み合わせは複数設けられ、前記プロセッサは、複数の前記サブプロセッサのうち第１サブプロセッサの動作に異常が生じた場合、複数の前記サブプロセッサのうち前記第１サブプロセッサとは異なる第２サブプロセッサに接続された前記サブメモリに記憶された、前記第２サブプロセッサについての前記ログ情報を不揮発性メモリに記憶させる、ことを特徴とする請求項１に記載の情報処理装置である。
請求項６に係る発明は、前記プロセッサの動作に異常が生じたことを検出する異常検知部と、をさらに備え、前記異常検知部は、前記プロセッサの動作に異常が生じた場合、前記サブプロセッサに接続された前記サブメモリに記憶された、当該サブプロセッサについての前記ログ情報を不揮発性メモリに記憶させる、ことを特徴とする請求項１に記載の情報処理装置である。
請求項７に係る発明は、前記プロセッサは、前記ログ管理メモリから前記ログ情報を読み出して不揮発性メモリに記憶させる、ことを特徴とする請求項１に記載の情報処理装置である。
請求項８に係る発明は、プロセッサと、プロセッサ間通信線により前記プロセッサと通信可能に接続されたサブプロセッサと、前記サブプロセッサと通信可能に接続されたサブメモリと、前記プロセッサ間通信線を介して、前記プロセッサ及び前記サブプロセッサと通信可能に接続されたログ管理メモリと、を備えるコンピュータに、前記サブプロセッサの動作が、前記サブプロセッサの動作に異常を生じさせ易い所定の条件を満たした場合に、前記サブプロセッサから出力される前記サブプロセッサの動作状況を示すログ情報の出力先を、前記サブメモリから前記ログ管理メモリに切り替えさせる、ことを特徴とする情報処理プログラム。

【発明の効果】

【0011】

請求項１、２、又は８に係る発明によれば、プロセッサとサブプロセッサとを接続するプロセッサ間通信線を流れるデータの量を抑制しつつ、且つ、サブプロセッサの製品寿命の低下を抑制しつつ、サブプロセッサの動作に異常が生じたときのサブプロセッサのログ情報を確実に取得することができる。
請求項３又は６に係る発明によれば、プロセッサの動作に異常が生じている場合であっても、ログ情報をログ管理メモリに記憶させることができる。
請求項４に係る発明によれば、サブプロセッサ毎に、ログ情報の出力先を切り替えることができる。
請求項５に係る発明によれば、第１サブプロセッサの動作に異常が生じた場合における、第２サブプロセッサのログ情報を確実に取得することができる。
請求項６に係る発明によれば、プロセッサの動作に異常が生じた場合における、サブプロセッサのログ情報を確実に取得することができる。
請求項７に係る発明によれば、ログ管理メモリをリセットした後にもログ情報を残しておくことができる。

【図面の簡単な説明】

【0012】

【図1】本実施形態に係る情報処理装置の構成概略図である。

【図2】本実施形態に係る情報処理装置の処理の流れを示す第１のフローチャートである。

【図3】本実施形態に係る情報処理装置の処理の流れを示す第２のフローチャートである。

【図4】本実施形態に係る情報処理装置の処理の流れを示す第３のフローチャートである。

【発明を実施するための形態】

【0013】

図１は、本実施形態に係る情報処理装置１０の構成概略図である。本実施形態では、情報処理装置１０は、例えば複合機などの画像処理装置であるが、情報処理装置１０としては、以下に説明する機能を発揮可能な限りにおいてどのような装置であってもよい。

【0014】

プロセッサ１２は、広義的なプロセッサを指し、汎用的なプロセッサ（例えばＣＰＵ（Central Processing Unit））などから構成される。プロセッサ１２としては、１つの処理装置によるものではなく、物理的に離れた位置に存在する複数の処理装置の協働により構成されるものであってもよい。

【0015】

本実施形態では、プロセッサ１２は、メインチップセットＭＣ内に設けられている。なお、チップセットとは、ある機能を実現するための１又は複数の集積回路を意味する。

【0016】

プロセッサ１２は、後述のサブプロセッサ１４と協働することによって、情報処理装置１０が有する各種機能を実現するための処理を実行する。例えば、本実施形態では、情報処理装置１０は画像処理装置であるため、プロセッサ１２は、サブプロセッサ１４との協働により、プリント処理、スキャン処理、コピー処理、あるいはＦＡＸ送信処理などの各種処理を実行する。

【0017】

また、プロセッサ１２は、プロセッサ１２の動作状況を示すログ情報を、後述するログ管理メモリ２６に出力することができる。これにより、ログ管理メモリ２６にプロセッサ１２のログ情報が記憶される。

【0018】

また、詳しくは後述するが、プロセッサ１２は、自身が正常に動作している限りにおいて、後述の異常検知プロセッサ３０に対して、定期的に初期化信号を送信する。あるいは、プロセッサ１２は、サブプロセッサ１４の動作に異常が生じたことを検知した場合、サブプロセッサ１４の動作に異常が生じたことを示す異常信号を異常検知プロセッサ３０に送信する。なお、プロセッサ１２は、サブプロセッサ１４の動作に異常が生じていないかどうかを監視するための動作確認情報をサブプロセッサ１４に対して定期的に送信する。サブプロセッサ１４は、動作確認情報を受信すると、それに対応する応答をプロセッサ１２に送信する。プロセッサ１２は、サブプロセッサ１４から応答があれば、当該サブプロセッサ１４の動作に異常が生じていない、と判定し、動作確認情報を送信してから所定時間以内にサブプロセッサ１４から応答が無ければ、サブプロセッサ１４の動作に異常が生じていることを検知することができる。

【0019】

サブプロセッサ１４も、プロセッサ１２同様、広義的なプロセッサを指し、汎用的なプロセッサ（例えばＣＰＵなど）などから構成される。サブプロセッサ１４も、１つの処理装置によるものではなく、物理的に離れた位置に存在する複数の処理装置の協働により構成されるものであってもよい。なお、サブプロセッサ１４は、プロセッサ１２に比して、その処理能力が小さいものであってよい。

【0020】

サブプロセッサ１４は、サブメモリとしての内部ＲＡＭ（Random Access Memory）１８、及び、内部ＲＯＭ（Read Only Memory）２０と通信可能に接続されている。内部ＲＡＭ１８は、電源の供給が絶たれてると記憶した情報が消去される揮発性メモリであり、内部ＲＯＭ２０は、電源の供給が絶たれても記憶した情報が消去されない不揮発性メモリである。

【0021】

本実施形態では、サブプロセッサ１４、内部ＲＡＭ１８、及び、内部ＲＯＭ２０は、メインチップセットＭＣとは異なるチップセットであるサブチップセットＳＣ内に設けられている。

【0022】

メインチップセットＭＣとサブチップセットＳＣ（具体的には、プロセッサ１２とサブプロセッサ１４）は、プロセッサ間通信線１６によって、互いに通信可能に接続される。これにより、サブプロセッサ１４は、プロセッサ１２と協働して（プロセッサ１２との間で通信を行うことによって）、情報処理装置１０が有する各種機能を実現するための処理を実行する。

【0023】

本実施形態では、サブチップセットＳＣ（つまりサブプロセッサ１４、内部ＲＡＭ１８、及び内部ＲＯＭ２０の組み合わせ）は、複数設けられる。上述のように、サブプロセッサ１４は、プロセッサ１２との協働によって、情報処理装置１０が有する各種機能を実現するための処理を実行するところ、サブチップセットＳＣは、情報処理装置１０が有する各機能に応じて設けられる。

【0024】

例えば、情報処理装置１０に設けられる複数のサブチップセットＳＣとしては、画像取得処理を行うスキャナ装置などのＩＩＴ（Image Input Terminal）を制御することでスキャン機能やコピー機能を発揮させるＩＩＴ用のサブチップセットＳＣや、画像形成処理を行うプリント装置などのＩＯＴ（Image Output Terminal）を制御することでプリント機能やコピー機能を発揮させるＩＯＴ用のサブチップセットＳＣなどがある。もちろん、サブチップセットＳＣとしてはこれらには限られず、例えば、ＦＡＸ送信処理の制御を行うサブチップセットＳＣ、ユーザインターフェースの制御を行うサブチップセットＳＣ、あるいは、情報処理装置１０に人が近づいたことに基づいてスリープ状態から自動復帰する制御を行うサブチップセットＳＣなどがある。なお、情報処理装置１０のスリープ状態とは、省電力のために情報処理装置１０の大部分の機能を停止させている状態である。

【0025】

複数のサブチップセットＳＣにおいて、情報処理装置１０の動作（情報処理装置１０がどの機能を発揮するか）に応じて、動作するサブチップセットＳＣと、動作しないサブチップセットＳＣとに分けられる場合がある。例えば、上述の例の場合、情報処理装置１０がスキャン処理を行う場合には、ＩＩＴ用のサブチップセットＳＣは動作するが、ＩＯＴ用のサブチップセットＳＣは動作する必要がない。この場合、仮に両サブチップセットＳＣがスリープ状態であったならば、ＩＩＴ用のサブチップセットＳＣはスリープ状態から復帰する必要があるが、ＩＯＴ用のサブチップセットＳＣはスリープ状態から復帰する必要がない。なお、サブチップセットＳＣのスリープ状態とは、省電力のためにサブチップセットＳＣの大部分の機能を停止させている状態である。一方、情報処理装置１０がプリント処理を行う場合には、ＩＯＴ用のサブチップセットＳＣは動作するが、ＩＩＴ用のサブチップセットＳＣは動作する必要がない。この場合、仮に両サブチップセットＳＣがスリープ状態であったならば、ＩＯＴ用のサブチップセットＳＣはスリープ状態から復帰する必要があるが、ＩＩＴ用のサブチップセットＳＣはスリープ状態から復帰する必要がない。さらに、情報処理装置１０がコピー処理を行う場合には、ＩＩＴ用のサブチップセットＳＣ、及び、ＩＯＴ用のサブチップセットＳＣの両方が動作する必要がある。この場合、仮に両サブチップセットＳＣがスリープ状態であったならば、ＩＩＴ用のサブチップセットＳＣ及びＩＯＴ用のサブチップセットＳＣの両方がスリープ状態から復帰する必要がある。

【0026】

サブプロセッサ１４は、サブプロセッサ１４の動作状況を示すログ情報を、同サブチップセットＳＣ内にある内部ＲＡＭ１８に出力する。これにより、内部ＲＡＭ１８にサブプロセッサ１４のログ情報が記憶される。また、サブプロセッサ１４は、後述するログ管理メモリ２６にログ情報を出力することができる。これにより、ログ管理メモリ２６にサブプロセッサ１４のログ情報が記憶される。さらに、サブプロセッサ１４は、内部ＲＡＭ１８に記憶されたログ情報を、同サブチップセットＳＣ内にある内部ＲＯＭ２０に記憶させる（コピー又は移動）ことができる。サブプロセッサ１４のログ情報の出力先の切り替え処理の詳細については後述する。

【0027】

なお、情報処理装置１０は、１つのサブチップセットＳＣ（すなわち１つのサブプロセッサ１４）を有するようにしてもよい。

【0028】

メモリ２２は、ＨＤＤ（Hard Disk Drive）、ＳＳＤ（Solid State Drive）、ｅＭＭＣ（embedded Multi Media Card）、あるいはＲＯＭ（Read Only Memory）などを含んで構成される。メモリ２２は不揮発性メモリである。メモリ２２には、情報処理装置１０の各部を動作させるための情報処理プログラムが記憶される。なお、情報処理プログラムは、例えば、ＵＳＢ（Universal Serial Bus）メモリ又はＣＤ－ＲＯＭなどのコンピュータ読み取り可能な非一時的な記憶媒体に格納することもできる。プロセッサ１２又はサブプロセッサ１４は、そのような記憶媒体から情報処理プログラムを読み取って実行することができる。

【0029】

ログ管理プロセッサ２４は、汎用的なプロセッサ（例えばＣＰＵなど）などから構成される。ログ管理プロセッサ２４は、プロセッサ１２のログ情報、及び、サブプロセッサ１４のログ情報の取得及び管理に関する処理を行う。

【0030】

ログ管理メモリ２６は、プロセッサ１２の動作状況を示すログ情報、及び、サブプロセッサ１４の動作状況を示すログ情報を記憶する揮発性メモリである。本実施形態では、ログ管理メモリ２６は揮発性メモリである。ログ管理メモリ２６は、ログ管理プロセッサ２４と通信可能に接続されている。

【0031】

本実施形態では、ログ管理プロセッサ２４及びログ管理メモリ２６は、メインチップセットＭＣ及びサブチップセットＳＣとは異なるチップセットであるログ管理チップセットＬＣ内に設けられている。

【0032】

メインチップセットＭＣとログ管理チップセットＬＣ（具体的には、プロセッサ１２と、ログ管理プロセッサ２４及びログ管理メモリ２６）は、互いに通信可能に接続される。

【0033】

サブチップセットＳＣとログ管理チップセットＬＣ（具体的には、サブプロセッサ１４と、ログ管理プロセッサ２４及びログ管理メモリ２６）も、プロセッサ間通信線１６を介して、互いに通信可能に接続される。具体的には、図１に示すように、プロセッサ間通信線１６から分岐した分岐線２８がログ管理チップセットＬＣに接続される。すなわち、サブチップセットＳＣとログ管理チップセットＬＣは、プロセッサ間通信線１６及び分岐線２８を介して接続されることになる。

【0034】

なお、サブチップセットＳＣの小型化や低コスト化などの観点から、サブプロセッサ１４としては、できるだけ端子数の少ないデバイスであるのが好ましい。そうすると、サブプロセッサ１４からは、多数の信号線を引き出すことができない。したがって、情報処理装置１０では、サブチップセットＳＣとログ管理チップセットＬＣを接続する専用の信号線は設けずに、上述のように、プロセッサ間通信線１６を介して、サブチップセットＳＣとログ管理チップセットＬＣを接続している。

【0035】

異常検知部としての異常検知プロセッサ３０は、プロセッサ１２の動作に異常が生じたことを検出する。また、異常検知プロセッサ３０は、サブプロセッサ１４の動作に異常が生じたことを示す異常信号をプロセッサ１２から受信することで、サブプロセッサ１４の動作に異常が生じたことも検出する。本実施形態では、異常検知プロセッサ３０は、例えばＡＳＩＣ（Application Specific Integrated Circuit）やＣＰＬＤ（Complex Programmable Logic Device）などのプログラマブルロジックデバイスＰＤ内に設けられている。

【0036】

メインチップセットＭＣとプログラマブルロジックデバイスＰＤ（具体的には、プロセッサ１２と異常検知プロセッサ３０）は、互いに通信可能に接続される。また、ログ管理チップセットＬＣとプログラマブルロジックデバイスＰＤ（具体的には、ログ管理プロセッサ２４及びログ管理メモリ２６と、異常検知プロセッサ３０）も、互いに通信可能に接続される。

【0037】

本実施形態では、異常検知プロセッサ３０は、ウォッチドッグタイマによってプロセッサ１２の動作に異常が生じたことを検知する。具体的には、プログラマブルロジックデバイスＰＤは、カウンタ（不図示）を有しており、異常検知プロセッサ３０は、カウンタの値（カウンタ値）を所定値から徐々に減らしていく。そして、異常検知プロセッサ３０は、カウンタ値が０に到達すると、プロセッサ１２の動作に異常が生じた、と判定する。カウンタ値が所定値から０まで到達するまでのタイムアウト時間は、情報処理装置１０の管理者などによって適宜設定（例えば数十ミリ秒）されてよい。

【0038】

プロセッサ１２は、正常に動作している限りにおいて、プログラマブルロジックデバイスＰＤのカウンタ値が０となる前に、各タイムアウト時間内において初期化信号を異常検知プロセッサ３０に送信する。当該初期化信号は、プログラマブルロジックデバイスＰＤのカウンタ値をリセットする（本例では所定値に戻す）ための信号である。プロセッサ１２は、プロセッサ１２の動作に異常が生じ、初期化信号を送信できなくなると、プログラマブルロジックデバイスＰＤのカウンタ値が０となって、異常検知プロセッサ３０は、プロセッサ１２の動作に異常が生じたと判定する。

【0039】

なお、上記例では、プログラマブルロジックデバイスＰＤのカウントは、カウンタ値が徐々に減っていくダウンカウンタであったが、カウンタ値が徐々に増えていくアップカウンタであってもよい。この場合、異常検知プロセッサ３０は、カウンタ値が所定値に到達した場合にプロセッサ１２の動作に異常が生じた、と判定し、プロセッサ１２からの初期化信号に応じて、カウンタ値を０にリセットする。

【0040】

また、異常検知プロセッサ３０によるプロセッサ１２の動作に異常が生じたことの検出方法は、上記方法に限られない。

【0041】

本実施形態に係る情報処理装置１０の構成概要は以上の通りである。以下、サブプロセッサ１４のログ情報の出力先の切り替え処理の詳細について説明する。

【0042】

サブプロセッサ１４のログ情報の出力先は、サブプロセッサ１４の状態が、サブプロセッサ１４の動作に異常を生じさせ易い状態であるか否かによって、内部ＲＡＭ１８と、ログ管理メモリ２６との間で切り替えられる。具体的には、サブプロセッサ１４の動作が、サブプロセッサ１４の動作に異常を生じさせ易い所定の条件を満たしていない場合は、サブプロセッサ１４は、内部ＲＡＭ１８にログ情報を出力する。一方、サブプロセッサ１４の動作が、当該所定の条件を満たしている場合は、サブプロセッサ１４は、ログ管理メモリ２６にログ情報を出力する。

【0043】

ここで、上記の所定の条件には、サブプロセッサ１４がスリープ状態への移行を開始する場合、又は、サブプロセッサ１４がスリープ状態からの復帰を開始する場合が含まれる。これは、過去の実績において、サブプロセッサ１４がスリープ状態へ移行する場合、又は、スリープ状態から復帰する場合に、サブプロセッサ１４の動作に異常が生じることが多いことに基づくものである。

【0044】

また、上記の所定の条件には、サブプロセッサ１４がファームウェアの更新処理を開始する場合が含まれる。これも、過去の実績において、サブプロセッサ１４がファームウェアの更新処理を行うに、サブプロセッサ１４の動作に異常が生じることが多いことに基づくものである。

【0045】

また、上記の所定の条件には、サブプロセッサ１４に所定の負荷以上の負荷が掛かる場合が含まれる。ここでいう、サブプロセッサ１４に所定の負荷以上の負荷が掛かる場合は、例えばサブプロセッサ１４のＣＰＵ使用率が所定の使用率以上となった場合が含まれる。あるいは、サブプロセッサ１４が行う処理の内容によって、サブプロセッサ１４に所定の負荷以上の負荷が掛かる、とみなされてもよい。例えば、サブプロセッサ１４が（プロセッサ１２との協働によって）プリント処理を行う場合、プリント設定の内容によって、サブプロセッサ１４に所定の負荷以上の負荷が掛かる、とみなされてもよい。例えば、プリント設定が高品質（高ｄｐｉ）且つ特色を使う、というような設定である場合に、サブプロセッサ１４に所定の負荷以上の負荷が掛かる、とみなされる。

【0046】

さらに、サブプロセッサ１４に所定の負荷以上の負荷が掛かる場合には、サブプロセッサ１４が動作することが含まれていてもよい。この場合、サブプロセッサ１４が動作している以上、そのログ情報はログ管理メモリ２６に出力され、サブプロセッサ１４が動作していない場合は、そのログ情報は内部ＲＡＭ１８に出力される。

【0047】

これは、情報処理装置１０が複数のサブプロセッサ１４（サブチップセットＳＣ）を有している場合に有益である。上述のように、情報処理装置１０が、ＩＩＴ用のサブチップセットＳＣとＩＯＴ用のサブチップセットＳＣを有している場合を考える。上述のように、例えば、情報処理装置１０がスキャン処理を行う場合には、ＩＩＴ用のサブチップセットＳＣは動作するが、ＩＯＴ用のサブチップセットＳＣは動作しない（例えばスリープ状態を維持する）。この場合、ＩＩＴ用のサブチップセットＳＣに含まれるサブプロセッサ１４は、所定の条件を満たすこととなり、当該サブプロセッサ１４のログ情報の出力先は、ログ管理メモリ２６となる。一方、ＩＯＴ用のサブチップセットＳＣに含まれるサブプロセッサ１４は、所定の条件を満たさないこととなり、当該サブプロセッサ１４のログ情報の出力先は、ＩＯＴ用のサブチップセットＳＣの内部ＲＡＭ１８となる。

【0048】

上述の所定の条件はメモリ２２に記憶される。なお、情報処理装置１０と同一又は類似する機種の各装置から出力されるログ情報に基づいて、サブプロセッサ１４がどういう動作をしたときに、当該サブプロセッサ１４の動作に異常が生じたのかを取得することができる。情報処理装置１０の管理者などが、蓄積されたログ情報を解析することで、サブプロセッサ１４の動作に異常を生じさせ易いサブプロセッサ１４の動作条件が新たに発見される場合もあり得る。その場合、情報処理装置１０の管理者などは、情報処理装置１０のファームウェアを更新することなどによって、メモリ２２に記憶される所定の条件を追加することができる。

【0049】

本実施形態では、サブプロセッサ１４の動作が所定の条件を満たしているか否かの判断はプロセッサ１２が行う。プロセッサ１２は、情報処理装置１０において行う処理の種別、情報処理装置１０の動作モード、あるいは、サブプロセッサ１４の動作状況を示す情報をサブプロセッサ１４から受信することで、サブプロセッサ１４の動作を取得することができる。

【0050】

サブプロセッサ１４のログ情報の出力先が内部ＲＡＭ１８である場合において、サブプロセッサ１４の動作が所定の条件を満たしているとプロセッサ１２が判定した場合、プロセッサ１２は、ログ情報の出力先を内部ＲＡＭ１８からログ管理メモリ２６へ切り替えるための第１ログ出力先切替指示をサブプロセッサ１４に送信する。第１ログ出力先切替指示を受けたサブプロセッサ１４は、ログ情報の出力先を内部ＲＡＭ１８からログ管理メモリ２６へ切り替える。また、サブプロセッサ１４のログ情報の出力先がログ管理メモリ２６である場合において、サブプロセッサ１４の動作が所定の条件を満たさなくなったプロセッサ１２が判定した場合、プロセッサ１２は、ログ情報の出力先をログ管理メモリ２６から内部ＲＡＭ１８へ切り替えるための第２ログ出力先切替指示をサブプロセッサ１４に送信する。第２ログ出力先切替指示を受けたサブプロセッサ１４は、ログ情報の出力先をログ管理メモリ２６から内部ＲＡＭ１８へ切り替える。

【0051】

なお、サブプロセッサ１４の動作が所定の条件を満たしているか否かの判断を、サブプロセッサ１４自身が行うようにしてもよい。この場合、プロセッサ１２とサブプロセッサ１４との間で、上述の第１又は第２ログ出力先切替指示の送受信を行う必要なく、ログ情報の出力先が切り換えられる。

【0052】

本実施形態によれば、サブプロセッサ１４の動作に異常が生じやすい場合において、サブプロセッサ１４のログ情報は、サブチップセットＳＣの外部にあるログ管理メモリ２６に出力される。これにより、サブプロセッサ１４の動作に異常が生じて、サブチップセットＳＣをリセットしても、サブプロセッサ１４の動作に異常が生じたときのログ情報をログ管理メモリ２６に残しておくことができる。また、本実施形態では、サブプロセッサ１４のログ情報は、常時内部ＲＯＭ２０に記憶されるわけではないため、内部ＲＯＭ２０の書き込み回数が増大することもなく、サブチップセットＳＣの製品寿命が短くなることが抑制される。

【0053】

また、本実施形態では、サブプロセッサ１４のログ情報は、常時ログ管理メモリ２６に出力されるわけではない。あくまで、サブプロセッサ１４のログ情報は、サブプロセッサ１４の動作が所定の条件を満たした場合にのみ、ログ管理メモリ２６に出力される。これにより、サブプロセッサ１４の動作が所定の条件を満たさない場合は、サブプロセッサ１４のログ情報がプロセッサ間通信線１６を流れることがないから、プロセッサ間通信線１６を流れるデータの量を抑制することができる。

【0054】

さらに、本実施形態では、サブプロセッサ１４の動作が所定の条件を満たしている場合においては、プロセッサ１２及びサブプロセッサ１４のログ情報は、いずれもログ管理メモリ２６に出力される。これにより、サブプロセッサ１４の動作が所定の条件を満たしている場合における、プロセッサ１２及びサブプロセッサ１４のログ情報を一元管理することができる、という効果も奏する。

【0055】

上述のように、本実施形態では、サブプロセッサ１４とログ管理メモリ２６は、プロセッサ１２とサブプロセッサ１４を接続するプロセッサ間通信線１６と、その途中から分岐した分岐線２８とによって接続されている。よって、本実施形態では、サブプロセッサ１４は、プロセッサ１２を経由せずに、ログ情報をログ管理メモリ２６に出力する。これにより、例えばプロセッサ１２の動作に異常が生じた場合であっても、サブプロセッサ１４は、ログ情報をログ管理メモリ２６に記憶させることができる。

【0056】

情報処理装置１０が複数のサブチップセットＳＣ（すなわち複数のサブプロセッサ１４）を有している場合、複数のサブプロセッサ１４のうち１つである第１サブプロセッサの動作に異常（例えばハングアップ）が生じた場合を考える。

【0057】

第１サブプロセッサの動作に異常が生じる直前まで、第１サブプロセッサのログ情報の出力先がログ管理メモリ２６となっている場合が考えられる。そうすると、第１サブプロセッサの動作に異常が生じたときのログ情報は、ログ管理メモリ２６に記憶される。第１サブプロセッサの動作に異常が生じたときのログ情報は、事後の解析などにおいて有益な情報となるので、当該ログ情報は残しておくことが望まれる。

【0058】

ここで、ログ管理メモリ２６の記憶容量は有限であるため、第１サブプロセッサの動作に異常が生じた後に、プロセッサ１２のログ情報や、第１サブプロセッサ以外のサブプロセッサのログ情報がログ管理メモリ２６に記憶（上書き）されてしまうと、肝心の、第１サブプロセッサの動作に異常が生じたときの第１サブプロセッサのログ情報が、ログ管理メモリ２６から消去されてしまう場合がある。したがって、プロセッサ１２は、複数のサブプロセッサのいずれか（本例では第１サブプロセッサ）の動作に異常が生じた場合、ログ管理メモリ２６へのログ情報の書き込みを停止させる。具体的には、プロセッサ１２は、ログ情報取得停止指示をログ管理プロセッサ２４に送信し、ログ管理プロセッサ２４が、当該取得停止指示に応じて、ログ管理メモリ２６へのログ情報の書き込みを停止させる。

【0059】

また、第１サブプロセッサの動作に異常が生じたときの、複数のサブプロセッサ１４のうちの第１サブプロセッサとは異なる第２サブプロセッサのログ情報も残しておくことが望まれる。これは、第１サブプロセッサと第２サブプロセッサと（及びプロセッサ１２）が協働して処理を実行する場合があり（例えばコピー処理など）、そのような場合に、第１サブプロセッサと第２サブプロセッサとがそれぞれどのような動作をしたときに、第１サブプロセッサの動作に異常が生じるのか、を解析したい場合があるためである。このとき、第２サブプロセッサのログ情報の出力先がログ管理メモリ２６となっていれば問題ないが、第２サブプロセッサのログ情報の出力先が内部ＲＡＭ１８である場合、第１サブプロセッサの動作に異常が生じた後に、第２サブプロセッサを含むサブチップセットＳＣがリセットされてしまうと、第１サブプロセッサの動作に異常が生じたときの第２サブプロセッサのログ情報が消失してしまう。

【0060】

したがって、プロセッサ１２は、第１サブプロセッサの動作に異常が生じた場合、第２サブプロセッサに接続された内部ＲＡＭ１８に記憶された第２サブプロセッサについてのログ情報を、第２サブプロセッサに接続された内部ＲＯＭ２０に記憶させるとよい。本実施形態では、プロセッサ１２からのログ情報取得停止指示を受けたログ管理プロセッサ２４が、第２サブプロセッサに対してログ情報移行指示を送信することで、第２サブプロセッサのログ情報を内部ＲＡＭ１８から内部ＲＯＭ２０に移させる。なお、プロセッサ１２が、直接、第２サブプロセッサにログ情報移行指示を送信してもよい。

【0061】

第２サブプロセッサのログ情報を内部ＲＯＭ２０に移しておけば、第１サブプロセッサの動作に異常が生じた後に、第２サブプロセッサを含むサブチップセットＳＣをリセットしても、第２サブプロセッサのログ情報を内部ＲＯＭ２０に残しておくことができる。なお、本実施形態では、第２サブプロセッサのログ情報は、第２サブプロセッサに接続された内部ＲＯＭ２０に移されているが、第２サブプロセッサのログ情報は、その他の不揮発性メモリに移されてもよい。また、第２サブプロセッサのログ情報をログ管理メモリ２６に移すことも考えられるが、本実施形態では、第１サブプロセッサの動作に異常が生じた場合、ログ管理メモリ２６へのログ情報の書き込みが停止されているので、第２サブプロセッサのログ情報を内部ＲＯＭ２０に移している。

【0062】

次に、プロセッサ１２の動作に異常（例えばハングアップ）が生じた場合を考える。上述の通り、プロセッサ１２の動作に異常が生じたことは、異常検知プロセッサ３０により検知される。

【0063】

プロセッサ１２のログ情報の出力先はログ管理メモリ２６であるため、プロセッサ１２の動作に異常が生じたときのログ情報は、ログ管理メモリ２６に記憶される。プロセッサ１２の動作に異常が生じたときのログ情報は、事後の解析などにおいて有益な情報となるので、当該ログ情報は残しておくことが望まれる。

【0064】

ここでも、プロセッサ１２の動作に異常が生じた後における、サブプロセッサ１４のログ情報がログ管理メモリ２６に記憶（上書き）されて、肝心の、プロセッサ１２の動作に異常が生じたときのプロセッサ１２のログ情報が消去されてしまうことを防止すべく、ログ管理メモリ２６へのログ情報の書き込みを停止させたい。ただし、この場合、プロセッサ１２の動作に異常が生じているため、プロセッサ１２がログ管理メモリ２６へのログ情報の書き込みを停止させることができない。したがって、この場合は、プロセッサ１２に代わり、異常検知プロセッサ３０が、ログ管理メモリ２６へのログ情報の書き込みを停止させる。具体的には、異常検知プロセッサ３０は、プロセッサ１２に代わって、ログ情報取得停止指示をログ管理プロセッサ２４に送信し、ログ管理プロセッサ２４が、当該取得停止指示に応じて、ログ管理メモリ２６へのログ情報の書き込みを停止させる。

【0065】

また、プロセッサ１２の動作に異常が生じたときの、サブプロセッサ１４のログ情報も残しておくことが望まれる。これは、プロセッサ１２とサブプロセッサ１４とがそれぞれどのような動作をしたときに、プロセッサ１２の動作に異常が生じるのか、を解析したい場合があるためである。このとき、サブプロセッサ１４のログ情報の出力先がログ管理メモリ２６となっていれば問題ないが、サブプロセッサ１４のログ情報の出力先が内部ＲＡＭ１８である場合、プロセッサ１２の動作に異常が生じた後に、サブチップセットＳＣがリセットされてしまうと、プロセッサ１２の動作に異常が生じたときのサブプロセッサ１４のログ情報が消失してしまう。

【0066】

したがって、異常検知プロセッサ３０は、プロセッサ１２の動作に異常が生じた場合、サブプロセッサ１４に接続された内部ＲＡＭ１８に記憶されたサブプロセッサ１４についてのログ情報を、当該サブプロセッサ１４に接続された内部ＲＯＭ２０に記憶させるとよい。本実施形態では、異常検知プロセッサ３０からのログ情報取得停止指示を受けたログ管理プロセッサ２４が、第２サブプロセッサに対してログ情報移行指示を送信することで、第２サブプロセッサのログ情報を内部ＲＡＭ１８から内部ＲＯＭ２０に移させる。なお、この場合も、異常検知プロセッサ３０が、直接、第２サブプロセッサにログ情報移行指示を送信してもよい。

【0067】

サブプロセッサ１４のログ情報を内部ＲＯＭ２０に移しておけば、プロセッサ１２の動作に異常が生じた後に、サブチップセットＳＣをリセットしても、サブプロセッサ１４のログ情報を内部ＲＯＭ２０に残しておくことができる。なお、この場合も、サブプロセッサ１４のログ情報は、その他の不揮発性メモリに移されてもよい。また、サブプロセッサ１４のログ情報をログ管理メモリ２６に移すことも考えられるが、本実施形態では、プロセッサ１２の動作に異常が生じた場合、ログ管理メモリ２６へのログ情報の書き込みが停止されているので、サブプロセッサ１４のログ情報を内部ＲＯＭ２０に移している。

【0068】

プロセッサ１２又はサブプロセッサ１４の動作に異常が生じた場合、異常検知プロセッサ３０は、少なくとも、動作に異常が生じたデバイスをリセットさせるためのリセット制御を行う。例えば、異常検知プロセッサ３０は、情報処理装置１０が有する各デバイスへの電源の供給を制御する電源制御部（不図示）を、リセット対象のデバイスへの電源の供給を一端遮断し、再度当該デバイスへ電源を投入するように制御することで、当該デバイスをリセットする。

【0069】

ここで、異常検知プロセッサ３０は、ログ管理メモリ２６をリセット制御の対象とはしない。異常検知プロセッサ３０は、ログ管理チップセットＬＣをリセット制御の対象から外してもよい。これにより、リセット制御によってログ管理メモリ２６に記憶されたログ情報が消去されてしまうことを防止することができる。当該リセット制御により、動作に異常が生じたプロセッサ１２又はサブプロセッサ１４が再起動され、再度正常な動作を開始することが期待される。

【0070】

プロセッサ１２は、リセット制御後に再起動したプロセッサ１２は、ログ管理メモリ２６から、プロセッサ１２及びサブプロセッサ１４のログ情報を読み出して、不揮発性メモリであるメモリ２２に記憶させる。あるいは、プロセッサ１２は、ログ管理メモリ２６から読みだしたプロセッサ１２及びサブプロセッサ１４のログ情報を、情報処理装置１０の外部にある外部装置（例えばサーバなど）に送信し、当該外部装置の不揮発性メモリに記憶させるようにしてもよい。なお、プロセッサ１２の動作に異常が生じなかった場合には、プロセッサ１２は、異常検知プロセッサ３０によるリセット制御前に、ログ管理メモリ２６から、プロセッサ１２及びサブプロセッサ１４のログ情報を読み出すようにしてもよい。

【0071】

以下、図２～図４に示すフローチャートに従って、情報処理装置１０の処理の流れを説明する。

【0072】

図２は、サブプロセッサ１４のログ情報の出力先を変更する処理の流れを示すフローチャートである。図２に示すフローチャートの開始時点において、サブプロセッサ１４のログ情報の出力先は、同サブチップセットＳＣ内にある内部ＲＡＭ１８となっているものとする。

【0073】

ステップＳ１０において、プロセッサ１２は、サブプロセッサ１４の動作が所定の条件を満たしたか否かを判定する。例えば、サブプロセッサ１４がスリープ状態へ移行する場合、プロセッサ１２は、サブプロセッサ１４の動作が所定の条件を満たした、と判定する。サブプロセッサ１４の動作が所定の条件を満たしたと判定した場合、ステップＳ１２に進む。

【0074】

ステップＳ１２において、プロセッサ１２は、ログ情報の出力先を内部ＲＡＭ１８からログ管理メモリ２６へ切り替えるための第１ログ出力先切替指示をサブプロセッサ１４に送信する。

【0075】

ステップＳ１４において、第１ログ出力先切替指示を受信したサブプロセッサ１４は、ログ情報の出力先を、内部ＲＡＭ１８からログ管理メモリ２６に切り替える。以後、サブプロセッサ１４のログ情報は、ログ管理メモリ２６に記憶される。

【0076】

ステップＳ１６において、プロセッサ１２は、サブプロセッサ１４の動作が所定の条件を満たさなくなったか否かを判定する。例えば、サブプロセッサ１４がスリープ状態から復帰する処理が完了した場合、プロセッサ１２は、サブプロセッサ１４の動作が所定の条件を満たさなくなった、と判定する。サブプロセッサ１４の動作が所定の条件を満たさなくなったと判定した場合、ステップＳ１６に進む。

【0077】

ステップＳ１８において、プロセッサ１２は、ログ情報の出力先をログ管理メモリ２６から内部ＲＡＭ１８へ切り替えるための第２ログ出力先切替指示をサブプロセッサ１４に送信する。

【0078】

ステップＳ２０において、第２ログ出力先切替指示を受信したサブプロセッサ１４は、ログ情報の出力先を、ログ管理メモリ２６から内部ＲＡＭ１８に切り替える。以後、サブプロセッサ１４のログ情報は、内部ＲＡＭ１８に記憶される。

【0079】

図３は、情報処理装置１０が複数のサブプロセッサ１４（第１サブプロセッサ及び第２サブプロセッサ）を有し、第１サブプロセッサの動作に異常が発生した時の処理の流れを示すフローチャートである。図３に示すフローチャートの開始時点において、第２サブプロセッサのログ情報の出力先は、第２サブプロセッサを含むサブチップセットＳＣの内部ＲＡＭ１８となっているものとする。

【0080】

ステップＳ３０において、第１サブプロセッサの動作に異常が発生する。

【0081】

ステップＳ３２において、プロセッサ１２は、各サブプロセッサ１４の動作に異常が生じたか否かを判定する。例えば、プロセッサ１２は、各サブプロセッサ１４に動作確認情報を送信し、動作確認情報を送信してから所定時間以内にサブプロセッサ１４から応答が無ければ、当該サブプロセッサ１４の動作に異常が生じていると判定する。ここでは、プロセッサ１２は、第１サブプロセッサの動作に異常が生じていると判定するため、ステップＳ３４に進む。

【0082】

ステップＳ３４において、プロセッサ１２は、ログ管理メモリ２６へのログ情報の書き込みを停止させるためのログ情報取得停止指示をログ管理プロセッサ２４に送信する。ログ情報取得停止指示を受信したログ管理プロセッサ２４は、ログ管理メモリ２６へのログ情報の書き込みが停止させる。

【0083】

ステップＳ３６において、ログ管理プロセッサ２４は、第２サブプロセッサのログ情報を内部ＲＡＭ１８から内部ＲＯＭ２０に移させるためのログ情報移行指示を第２サブプロセッサに送信する。

【0084】

ステップＳ３８において、ログ情報移行指示を受信した第２サブプロセッサは、同サブチップセットＳＣ内にある内部ＲＡＭ１８に記憶されているログ情報を、同サブチップセットＳＣ内にある内部ＲＯＭ２０へ記憶させる。

【0085】

ステップＳ４０において、プロセッサ１２は、サブプロセッサ１４に異常が生じたことを示す異常信号を異常検知プロセッサ３０に送信する。異常信号を受信した異常検知プロセッサ３０は、メインチップセットＭＣ、第１サブプロセッサを含むサブチップセットＳＣ、及び、第２サブプロセッサを含むサブチップセットＳＣをリセットする。

【0086】

図４は、プロセッサ１２の動作に異常が発生した時の処理の流れを示すフローチャートである。図４に示すフローチャートの開始時点において、サブプロセッサ１４のログ情報の出力先は内部ＲＡＭ１８となっているものとする。

【0087】

ステップＳ５０において、プロセッサ１２の動作に異常が発生する。

【0088】

ステップＳ５２において、異常検知プロセッサ３０は、プロセッサ１２の動作に異常が生じたか否かを判定する。例えば、異常検知プロセッサ３０は、プロセッサ１２からの初期化信号を受信せずに、ウォッチドッグタイマのカウンタ値が０に到達した場合に、プロセッサ１２の動作に異常が生じた、と判定する。ここでは、異常検知プロセッサ３０は、プロセッサ１２の動作に異常が生じていると判定するため、ステップＳ５４に進む。

【0089】

ステップＳ５４において、異常検知プロセッサ３０は、ログ管理メモリ２６へのログ情報の書き込みを停止させるためのログ情報取得停止指示をログ管理プロセッサ２４に送信する。ログ情報取得停止指示を受信したログ管理プロセッサ２４は、ログ管理メモリ２６へのログ情報の書き込みが停止させる。

【0090】

ステップＳ５６において、ログ管理プロセッサ２４は、第２サブプロセッサのログ情報を内部ＲＡＭ１８から内部ＲＯＭ２０に移させるためのログ情報移行指示を第２サブプロセッサに送信する。

【0091】

ステップＳ５８において、ログ情報移行指示を受信した第２サブプロセッサは、同サブチップセットＳＣ内にある内部ＲＡＭ１８に記憶されているログ情報を、同サブチップセットＳＣ内にある内部ＲＯＭ２０へ記憶させる。

【0092】

ステップＳ４０において、異常検知プロセッサ３０は、メインチップセットＭＣ及びサブチップセットＳＣをリセットする。

【0093】

以上、本発明に係る実施形態を説明したが、本発明は上記実施形態に限られるものではなく、本発明の趣旨を逸脱しない限りにおいて種々の変更が可能である。

【0094】

（付記）
（（（１）））
プロセッサと、
プロセッサ間通信線により前記プロセッサと通信可能に接続されたサブプロセッサと、
前記サブプロセッサと通信可能に接続されたサブメモリと、
前記プロセッサ間通信線を介して、前記プロセッサ及び前記サブプロセッサと通信可能に接続されたログ管理メモリと、
を備え、
前記サブプロセッサの動作が、前記サブプロセッサの動作に異常を生じさせ易い所定の条件を満たした場合に、前記サブプロセッサから出力される前記サブプロセッサの動作状況を示すログ情報の出力先が、前記サブメモリから前記ログ管理メモリに切り替えられる、
ことを特徴とする情報処理装置。
（（（２）））
前記所定の条件とは、前記サブプロセッサがスリープ状態への移行を開始する場合、前記サブプロセッサがスリープ状態からの復帰を開始する場合、前記サブプロセッサがファームウェアの更新処理を開始する場合、又は、前記サブプロセッサに所定の負荷以上の負荷が掛かる場合の少なくとも１つである、
ことを特徴とする（（（１）））に記載の情報処理装置。
（（（３）））
前記サブプロセッサは、前記プロセッサを経由せずに、前記ログ情報を前記ログ管理メモリへ記憶させる、
ことを特徴とする（（（１）））に記載の情報処理装置。
（（（４）））
前記サブプロセッサと前記サブメモリの組み合わせは複数設けられ、
前記所定の条件を満たす前記サブプロセッサの前記ログ情報は、前記ログ管理メモリに出力され、
動作状態が前記所定の条件を満たさない前記サブプロセッサの前記ログ情報は、自身に接続された前記サブメモリに出力される、
ことを特徴とする（（（１）））に記載の情報処理装置。
（（（５）））
前記サブプロセッサと前記サブメモリの組み合わせは複数設けられ、
前記プロセッサは、複数の前記サブプロセッサのうち第１サブプロセッサの動作に異常が生じた場合、複数の前記サブプロセッサのうち前記第１サブプロセッサとは異なる第２サブプロセッサに接続された前記サブメモリに記憶された、前記第２サブプロセッサについての前記ログ情報を不揮発性メモリに記憶させる、
ことを特徴とする（（（１）））に記載の情報処理装置。
（（（６）））
前記プロセッサの動作に異常が生じたことを検出する異常検知部と、
をさらに備え、
前記異常検知部は、前記プロセッサの動作に異常が生じた場合、前記サブプロセッサに接続された前記サブメモリに記憶された、当該サブプロセッサについての前記ログ情報を不揮発性メモリに記憶させる、
ことを特徴とする（（（１）））に記載の情報処理装置。
（（（７）））
前記プロセッサは、前記ログ管理メモリから前記ログ情報を読み出して不揮発性メモリに記憶させる、
ことを特徴とする（（（１）））に記載の情報処理装置。
（（（８）））
プロセッサと、
プロセッサ間通信線により前記プロセッサと通信可能に接続されたサブプロセッサと、
前記サブプロセッサと通信可能に接続されたサブメモリと、
前記プロセッサ間通信線を介して、前記プロセッサ及び前記サブプロセッサと通信可能に接続されたログ管理メモリと、
を備えるコンピュータに、
前記サブプロセッサの動作が、前記サブプロセッサの動作に異常を生じさせ易い所定の条件を満たした場合に、前記サブプロセッサから出力される前記サブプロセッサの動作状況を示すログ情報の出力先を、前記サブメモリから前記ログ管理メモリに切り替えさせる、
ことを特徴とする情報処理プログラム。

【0095】

（（（１）））、（（（２）））、又は（（（８）））に係る発明によれば、プロセッサとサブプロセッサとを接続するプロセッサ間通信線を流れるデータの量を抑制しつつ、且つ、サブプロセッサの製品寿命の低下を抑制しつつ、サブプロセッサの動作に異常が生じたときのサブプロセッサのログ情報を確実に取得することができる。
（（（３）））又は（（（６）））に係る発明によれば、プロセッサの動作に異常が生じている場合であっても、ログ情報をログ管理メモリに記憶させることができる。
（（（４）））に係る発明によれば、サブプロセッサ毎に、ログ情報の出力先を切り替えることができる。
（（（５）））に係る発明によれば、第１サブプロセッサの動作に異常が生じた場合における、第２サブプロセッサのログ情報を確実に取得することができる。
（（（６）））に係る発明によれば、プロセッサの動作に異常が生じた場合における、サブプロセッサのログ情報を確実に取得することができる。
（（（７）））に係る発明によれば、ログ管理メモリをリセットした後にもログ情報を残しておくことができる。

【符号の説明】

【0096】

１０ 情報処理装置、１２ プロセッサ、１４ サブプロセッサ、１６ プロセッサ間通信線、１８ 内部ＲＡＭ、２０ 内部ＲＯＭ、２２ メモリ、２４ ログ管理プロセッサ、２６ ログ管理メモリ、２８ 分岐線、３０ 異常検知プロセッサ、ＭＣ メインチップセット、ＳＣ サブチップセット、ＬＣ ログ管理チップセット、ＰＤ プログラマブルロジックデバイス。

【図1】

【図2】

【図3】

【図4】