知財求人 - 知財ポータルサイト「IP Force」
特開2024-117507三角波発生回路、モータドライバ回路、それを用いた位置決め装置、ハードディスク装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024117507
(43)【公開日】2024-08-29
(54)【発明の名称】三角波発生回路、モータドライバ回路、それを用いた位置決め装置、ハードディスク装置
(51)【国際特許分類】
H03K 4/06 20060101AFI20240822BHJP
H02P 29/00 20160101ALI20240822BHJP
H02P 25/06 20160101ALI20240822BHJP
H03K 7/08 20060101ALI20240822BHJP
【ＦＩ】
H03K4/06 924
H02P29/00
H02P25/06
H03K7/08 C
【審査請求】未請求
【請求項の数】13
【出願形態】ＯＬ
(21)【出願番号】P 2023023641
(22)【出願日】2023-02-17
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】杉江 尚
【テーマコード（参考）】
5H501
5H540
【Ｆターム（参考）】
5H501AA10
5H501DD10
5H501GG05
5H501HA04
5H501HB16
5H501JJ16
5H501JJ25
5H501KK07
5H501LL22
5H540AA08
5H540BA06
5H540BB06
5H540BB09
5H540EE08
5H540FC02
(57)【要約】
【課題】クロック信号と同期した三角波発生回路を提供する。
【解決手段】パルス発生器５１０は、クロック信号ＣＬＫと同期して、第１周波数ｆ１を有する第１制御パルスＳ０および第１周波数ｆ１の１／２の第２周波数ｆ２を有する第２制御パルスＳ１を生成する。第１キャパシタＣ１１および第２キャパシタＣ１２は、一端が接地される。充放電回路５２０は、第１制御パルスＳ０と同期して、出力ノード５２２を介して充電電流ＩＣＨＧをソースする状態と、放電電流ＩＤＩＳをシンクする状態が切り替え可能である。切替回路５３０は、第２制御パルスＳ１と同期して、（i）充放電回路５２０の出力ノード５２２を第１キャパシタＣ１１に接続し、第２キャパシタＣ１２に基準電圧ＶＲＥＦを印加する第１状態と、（ii）充放電回路５２０の出力ノード５２２を第２キャパシタＣ１２に接続し、第１キャパシタＣ１１に基準電圧ＶＲＥＦを印加する第２状態と、を交互に繰り返す。
【選択図】図１
【解決手段】パルス発生器５１０は、クロック信号ＣＬＫと同期して、第１周波数ｆ１を有する第１制御パルスＳ０および第１周波数ｆ１の１／２の第２周波数ｆ２を有する第２制御パルスＳ１を生成する。第１キャパシタＣ１１および第２キャパシタＣ１２は、一端が接地される。充放電回路５２０は、第１制御パルスＳ０と同期して、出力ノード５２２を介して充電電流ＩＣＨＧをソースする状態と、放電電流ＩＤＩＳをシンクする状態が切り替え可能である。切替回路５３０は、第２制御パルスＳ１と同期して、（i）充放電回路５２０の出力ノード５２２を第１キャパシタＣ１１に接続し、第２キャパシタＣ１２に基準電圧ＶＲＥＦを印加する第１状態と、（ii）充放電回路５２０の出力ノード５２２を第２キャパシタＣ１２に接続し、第１キャパシタＣ１１に基準電圧ＶＲＥＦを印加する第２状態と、を交互に繰り返す。
【選択図】図１
【特許請求の範囲】
【請求項1】
クロック信号と同期して、第１周波数を有する第１制御パルスおよび前記第１周波数の１／２の第２周波数を有する第２制御パルスを生成するパルス発生器と、
一端が接地された第１キャパシタと、
一端が接地された第２キャパシタと、
前記第１制御パルスと同期して、出力ノードを介して充電電流をソースする状態と、放電電流をシンクする状態が切り替え可能な充放電回路と、
前記第２制御パルスと同期して、（i）前記充放電回路の前記出力ノードを第１キャパシタに接続し、前記第２キャパシタに基準電圧を印加する第１状態と、（ii）前記充放電回路の前記出力ノードを前記第２キャパシタに接続し、前記第１キャパシタに前記基準電圧を印加する第２状態と、を交互に繰り返す切替回路と、
を備え、前記充放電回路の前記出力ノードに発生する電圧にもとづく三角波信号を出力可能である、三角波発生回路。
一端が接地された第１キャパシタと、
一端が接地された第２キャパシタと、
前記第１制御パルスと同期して、出力ノードを介して充電電流をソースする状態と、放電電流をシンクする状態が切り替え可能な充放電回路と、
前記第２制御パルスと同期して、（i）前記充放電回路の前記出力ノードを第１キャパシタに接続し、前記第２キャパシタに基準電圧を印加する第１状態と、（ii）前記充放電回路の前記出力ノードを前記第２キャパシタに接続し、前記第１キャパシタに前記基準電圧を印加する第２状態と、を交互に繰り返す切替回路と、
を備え、前記充放電回路の前記出力ノードに発生する電圧にもとづく三角波信号を出力可能である、三角波発生回路。
【請求項2】
前記切替回路は、
前記第１キャパシタと前記充放電回路の前記出力ノードの間に接続され、前記第２制御パルスに応じてスイッチングする第１スイッチと、
前記第２キャパシタと前記充放電回路の前記出力ノードの間に接続され、前記第２制御パルスの反転信号に応じてスイッチングする第２スイッチと、
一端に前記基準電圧を受け、他端が前記第１キャパシタと接続され、前記第２制御パルスの前記反転信号に応じてスイッチングする第３スイッチと、
一端に前記基準電圧を受け、他端が前記第２キャパシタと接続され、前記第２制御パルスに応じてスイッチングする第４スイッチと、
を含む、請求項１に記載の三角波発生回路。
前記第１キャパシタと前記充放電回路の前記出力ノードの間に接続され、前記第２制御パルスに応じてスイッチングする第１スイッチと、
前記第２キャパシタと前記充放電回路の前記出力ノードの間に接続され、前記第２制御パルスの反転信号に応じてスイッチングする第２スイッチと、
一端に前記基準電圧を受け、他端が前記第１キャパシタと接続され、前記第２制御パルスの前記反転信号に応じてスイッチングする第３スイッチと、
一端に前記基準電圧を受け、他端が前記第２キャパシタと接続され、前記第２制御パルスに応じてスイッチングする第４スイッチと、
を含む、請求項１に記載の三角波発生回路。
【請求項3】
前記充放電回路は、前記充電電流および前記放電電流をトリミング可能に構成される、請求項１に記載の三角波発生回路。
【請求項4】
前記充放電回路は、
基準電流を生成する基準電流源と、
前記基準電流を折り返し、第１電流および第２電流を出力する第１カレントミラー回路と、
前記第１電流を折り返し、第３電流を出力する第２カレントミラー回路と、
前記第３電流を折り返し、ソース電流を出力する第３カレントミラー回路と、
前記第２電流を折り返し、シンク電流を出力する第４カレントミラー回路と、
を含む、請求項１から３のいずれかに記載の三角波発生回路。
基準電流を生成する基準電流源と、
前記基準電流を折り返し、第１電流および第２電流を出力する第１カレントミラー回路と、
前記第１電流を折り返し、第３電流を出力する第２カレントミラー回路と、
前記第３電流を折り返し、ソース電流を出力する第３カレントミラー回路と、
前記第２電流を折り返し、シンク電流を出力する第４カレントミラー回路と、
を含む、請求項１から３のいずれかに記載の三角波発生回路。
【請求項5】
前記第１カレントミラー回路は、前記基準電流を折り返し、第４電流を出力し、
前記充放電回路は、
前記第４電流をテイル電流として受ける差動対をさらに含み、前記差動対の一方のトランジスタが、前記第２カレントミラー回路の入力ノードと接続され、前記差動対の他方のトランジスタが、前記第４カレントミラー回路の入力ノードと接続される、請求項４に記載の三角波発生回路。
前記充放電回路は、
前記第４電流をテイル電流として受ける差動対をさらに含み、前記差動対の一方のトランジスタが、前記第２カレントミラー回路の入力ノードと接続され、前記差動対の他方のトランジスタが、前記第４カレントミラー回路の入力ノードと接続される、請求項４に記載の三角波発生回路。
【請求項6】
電流センス抵抗を介して駆動対象のモータの第１端と接続されるべき第１出力端子と、
前記モータの第２端と接続されるべき第２出力端子と、
前記電流センス抵抗の電圧降下にもとづく電流フィードバック信号と基準信号との誤差にもとづくアナログ誤差信号を生成する誤差検出器と、
前記アナログ誤差信号にもとづいて、電圧指令信号を生成するフィードバックコントローラと、
請求項１から３のいずれかに記載の三角波発生回路であって、互いに逆相である第１三角波信号および第２三角波信号を出力する三角波発生回路と、
前記電圧指令信号を前記第１三角波信号と比較し、第１ＰＷＭ（Pulse Width Modulation）信号を出力する第１ＰＷＭコンパレータと、
前記電圧指令信号を前記第２三角波信号と比較し、第２ＰＷＭ信号を出力する第２ＰＷＭコンパレータと、
前記第１ＰＷＭ信号に応じた第１出力電圧を前記第１出力端子に発生する第１ドライバと、
前記第２ＰＷＭ信号に応じた第２出力電圧を前記第２出力端子に発生する第２ドライバと、
を備える、モータドライバ回路。
前記モータの第２端と接続されるべき第２出力端子と、
前記電流センス抵抗の電圧降下にもとづく電流フィードバック信号と基準信号との誤差にもとづくアナログ誤差信号を生成する誤差検出器と、
前記アナログ誤差信号にもとづいて、電圧指令信号を生成するフィードバックコントローラと、
請求項１から３のいずれかに記載の三角波発生回路であって、互いに逆相である第１三角波信号および第２三角波信号を出力する三角波発生回路と、
前記電圧指令信号を前記第１三角波信号と比較し、第１ＰＷＭ（Pulse Width Modulation）信号を出力する第１ＰＷＭコンパレータと、
前記電圧指令信号を前記第２三角波信号と比較し、第２ＰＷＭ信号を出力する第２ＰＷＭコンパレータと、
前記第１ＰＷＭ信号に応じた第１出力電圧を前記第１出力端子に発生する第１ドライバと、
前記第２ＰＷＭ信号に応じた第２出力電圧を前記第２出力端子に発生する第２ドライバと、
を備える、モータドライバ回路。
【請求項7】
前記フィードバックコントローラは、
前記アナログ誤差信号をデジタル誤差信号に変換するＡ／Ｄコンバータと、
前記デジタル誤差信号に応じたデジタル電圧指令を生成する補償器と、
前記デジタル電圧指令を前記電圧指令信号に変換するＤ／Ａコンバータと、
を含む、請求項６に記載のモータドライバ回路。
前記アナログ誤差信号をデジタル誤差信号に変換するＡ／Ｄコンバータと、
前記デジタル誤差信号に応じたデジタル電圧指令を生成する補償器と、
前記デジタル電圧指令を前記電圧指令信号に変換するＤ／Ａコンバータと、
を含む、請求項６に記載のモータドライバ回路。
【請求項8】
前記三角波発生回路には、前記補償器に供給されるシステムクロックにもとづく前記クロック信号が供給される、請求項７に記載のモータドライバ回路。
【請求項9】
前記モータはリニアモータである、請求項６に記載のモータドライバ回路。
【請求項10】
前記リニアモータは、ボイスコイルモータである、請求項９に記載のモータドライバ回路。
【請求項11】
ひとつの半導体基板に一体集積化される、請求項６に記載のモータドライバ回路。
【請求項12】
リニアモータと、
前記リニアモータを駆動する請求項６に記載のモータドライバ回路と、
を備える、位置決め装置。
前記リニアモータを駆動する請求項６に記載のモータドライバ回路と、
を備える、位置決め装置。
【請求項13】
請求項１２に記載の位置決め装置を備える、ハードディスク装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、クロック信号と同期した三角波発生回路に関する。
【背景技術】
【0002】
パルス幅変調（ＰＷＭ：Pulse Width Modulation）信号の生成に、アナログの三角波信号が利用される。アナログの三角波信号は、キャパシタを一定の電流で充放電することにより生成するのが一般的である。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、クロック信号と同期した三角波発生回路の提供にある。
【課題を解決するための手段】
【0004】
本開示のある態様の三角波発生回路は、クロック信号と同期して、第１周波数を有する第１制御パルスおよび第１周波数の１／２の第２周波数を有する第２制御パルスを生成するパルス発生器と、一端が接地された第１キャパシタと、一端が接地された第２キャパシタと、第１制御パルスと同期して、出力ノードを介して充電電流をソースする状態と、放電電流をシンクする状態が切り替え可能な充放電回路と、第２制御パルスと同期して、（i）充放電回路の出力ノードを第１キャパシタに接続し、第２キャパシタに基準電圧を印加する第１状態と、（ii）充放電回路の出力ノードを第２キャパシタに接続し、第１キャパシタに基準電圧を印加する第２状態と、を交互に繰り返す切替回路と、を備える。三角波発生回路は、充放電回路の出力ノードに発生する電圧にもとづく三角波信号を出力可能である。
【0005】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【0006】
本開示のある態様によれば、三角波信号を生成できる。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【0009】
一実施形態に係る三角波発生回路は、クロック信号と同期して、第１周波数を有する第１制御パルスおよび第１周波数の１／２の第２周波数を有する第２制御パルスを生成するパルス発生器と、一端が接地された第１キャパシタと、一端が接地された第２キャパシタと、第１制御パルスと同期して、出力ノードを介して充電電流をソースする状態と、放電電流をシンクする状態が切り替え可能な充放電回路と、第２制御パルスと同期して、（i）充放電回路の出力ノードを第１キャパシタに接続し、第２キャパシタに基準電圧を印加する第１状態と、（ii）充放電回路の出力ノードを第２キャパシタに接続し、第１キャパシタに基準電圧を印加する第２状態と、を交互に繰り返す切替回路と、を備える。三角波発生回路は、充放電回路の出力ノードに発生する電圧にもとづく三角波信号を出力可能である。
【0010】
この構成によれば、クロック信号と同期して、三角波信号の１周期ごとに、２個のキャパシタを交互に切り替えることにより三角波信号を生成できる。
【0011】
一実施形態において、切替回路は、第１キャパシタと充放電回路の出力ノードの間に接続され、第２制御パルスに応じてスイッチングする第１スイッチと、第２キャパシタと充放電回路の出力ノードの間に接続され、第２制御パルスの反転信号に応じてスイッチングする第２スイッチと、一端に基準電圧を受け、他端が第１キャパシタと接続され、第２制御パルスの反転信号に応じてスイッチングする第３スイッチと、一端に基準電圧を受け、他端が第２キャパシタと接続され、第２制御パルスに応じてスイッチングする第４スイッチと、を含んでもよい。
【0012】
一実施形態において、充放電回路は、充電電流および放電電流をトリミング可能に構成されてもよい。
【0013】
一実施形態において、充放電回路は、基準電流を生成する基準電流源と、基準電流を折り返し、第１電流および第２電流を出力する第１カレントミラー回路と、第１電流を折り返し、第３電流を出力する第２カレントミラー回路と、第３電流を折り返し、ソース電流を出力する第３カレントミラー回路と、第２電流を折り返し、シンク電流を出力する第４カレントミラー回路と、を含んでもよい。
【0014】
一実施形態において、第１カレントミラー回路は、基準電流を折り返し、第４電流を出力してもよい。充放電回路は、第４電流をテイル電流として受ける差動対をさらに含み、差動対の一方のトランジスタが、第２カレントミラー回路の入力ノードと接続され、差動対の他方のトランジスタが、第４カレントミラー回路の入力ノードと接続されてもよい。
【0015】
一実施形態に係るモータドライバ回路は、電流センス抵抗を介して駆動対象のモータの第１端と接続されるべき第１出力端子と、モータの第２端と接続されるべき第２出力端子と、電流センス抵抗の電圧降下にもとづく電流フィードバック信号と基準信号との誤差にもとづくアナログ誤差信号を生成する誤差検出器と、アナログ誤差信号にもとづいて、電圧指令信号を生成するフィードバックコントローラと、互いに逆相である第１三角波信号および第２三角波信号を生成する上述のいずれかの三角波発生回路と、電圧指令信号を第１三角波信号と比較し、第１ＰＷＭ（Pulse Width Modulation）信号を出力する第１ＰＷＭコンパレータと、電圧指令信号を第２三角波信号と比較し、第２ＰＷＭ信号を出力する第２ＰＷＭコンパレータと、第１ＰＷＭ信号に応じた第１出力電圧を第１出力端子に発生する第１ドライバと、第２ＰＷＭ信号に応じた第２出力電圧を第２出力端子に発生する第２ドライバと、を備えてもよい。
【0016】
一実施形態において、フィードバックコントローラは、アナログ誤差信号をデジタル誤差信号に変換するＡ／Ｄコンバータと、デジタル誤差信号に応じたデジタル電圧指令を生成する補償器と、デジタル電圧指令を電圧指令信号に変換するＤ／Ａコンバータと、を含む。
【0017】
一実施形態において、三角波発生回路には、補償器に供給されるシステムクロックにもとづくクロック信号が供給されてもよい。
【0018】
一実施形態において、モータはリニアモータであってもよい。リニアモータは、ボイスコイルモータであってもよい。
【0019】
一実施形態において、モータドライバ回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【0020】
一実施形態に係る位置決め装置は、リニアモータと、リニアモータを駆動する上述のいずれかのモータドライバ回路と、を備える。
【0021】
一実施形態に係るハードディスク装置は、上述の位置決め装置を備える。
【0022】
（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
【0023】
本明細書において、「部材Ａが、部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0024】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0025】
また本明細書に示される波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。
【0026】
図１は、実施形態に係る三角波発生回路５００の回路図である。三角波発生回路５００は、パルス発生器５１０、充放電回路５２０、切替回路５３０、第１キャパシタＣ１１、第２キャパシタＣ１２を備える。
【0027】
パルス発生器５１０は、クロック信号ＣＬＫと同期して、第１制御パルスＳ０および第２制御パルスＳ１を生成する。第１制御パルスＳ０は、第１周波数ｆ１を有し、第２制御パルスＳ１は、第１周波数ｆ１の１／２の第２周波数ｆ２を有する。第１周波数ｆ１は、クロック信号ＣＬＫの周波数ｆＣＬＫと等しくてもよいし、その整数倍であってもよいし、整数分の１倍であってもよい。
【0028】
第１キャパシタＣ１１は、一端が接地される。第２キャパシタＣ１２も同様に、一端が接地される。第１キャパシタＣ１１と第２キャパシタＣ１２の静電容量は等しく、Ｃ０である。
【0029】
充放電回路５２０は、出力ノード５２２を有する。充放電回路５２０は、第１制御パルスＳ０と同期して、出力ノード５２２を介して充電電流ＩＣＨＧをソースする状態（ソース状態）ＳＲＣと、放電電流ＩＤＩＳをシンクする状態（シンク状態）ＳＮＫと、が切り替え可能に構成される。充電電流ＩＣＨＧと放電電流ＩＤＩＳの電流量は等しい。
【0030】
切替回路５３０の第１ノード１は、充放電回路５２０の出力ノード５２２と接続される。また切替回路５３０の第２ノード２は、基準電圧源５４０と接続され、基準電圧ＶＲＥＦを受ける。切替回路５３０の第３ノード３は、第１キャパシタＣ１１と接続され、第４ノード４は、第２キャパシタＣ１２と接続される。第５ノード５には、第２制御パルスＳ１が入力される。
【0031】
切替回路５３０は、第２制御パルスＳ１と同期して、第１状態φ１と第２状態φ２が切替可能に構成される。切替回路５３０は、第２制御パルスＳ１が第１レベルであるとき第１状態φ１となり、（i）充放電回路５２０の出力ノード５２２を第１キャパシタＣ１１に接続し、第２キャパシタＣ１２に基準電圧ＶＲＥＦを印加する。また切替回路５３０は、第２制御パルスＳ１が第２レベルであるとき第２状態φ２となり、（ii）充放電回路５２０の出力ノードを第２キャパシタＣ１２に接続し、第１キャパシタＣ１１に基準電圧ＶＲＥＦを印加する。
【0032】
第１状態φ１では、充放電回路５２０の第１ノード１と第３ノード３の間が導通し、第２ノード２と第４ノード４の間が導通する。第２状態φ２では、充放電回路５２０の第１ノード１と第４ノード４の間が導通し、第２ノード２と第３ノード３の間が導通する。
【0033】
三角波発生回路５００は、充放電回路５２０の出力ノード５２２に発生する電圧にもとづく三角波信号ＶＴＲＩを出力可能である。
【0034】
以上が三角波発生回路５００の構成である。続いて三角波発生回路５００の動作を説明する。
【0035】
三角波発生回路５００は、２つの制御パルスＳ０，Ｓ１の組み合わせに応じて、４つの状態φ１１、φ１２、φ２１、φ２２を順に繰り返す。
φ１１： Ｓ０＝Ｈ，Ｓ１＝Ｈ
φ１２： Ｓ０＝Ｌ，Ｓ１＝Ｈ
φ２１： Ｓ０＝Ｈ，Ｓ１＝Ｌ
φ２２： Ｓ０＝Ｌ，Ｓ１＝Ｌ
φ１１： Ｓ０＝Ｈ，Ｓ１＝Ｈ
φ１２： Ｓ０＝Ｌ，Ｓ１＝Ｈ
φ２１： Ｓ０＝Ｈ，Ｓ１＝Ｌ
φ２２： Ｓ０＝Ｌ，Ｓ１＝Ｌ
【0036】
図２は、図１の三角波発生回路５００の状態φ１１の等価回路図である。状態φ１１において切替回路５３０は第１状態φ１であり、充放電回路５２０は電流ソース状態ＳＲＣ（充電状態）である。充放電回路５２０がソースする充電電流ＩＣＨＧは、切替回路５３０を介して第１キャパシタＣ１１に供給される。これにより、第１キャパシタＣ１１の電圧ＶＣ１１は、時間とともに一定の傾きで上昇する。第２キャパシタＣ１２には、切替回路５３０を介して基準電圧ＶＲＥＦが印加される。したがって第２キャパシタＣ１２の電圧ＶＣ１２は、基準電圧ＶＲＥＦに固定される。状態φ１１では、三角波信号ＶＴＲＩは、第１キャパシタＣ１１の電圧ＶＣ１１に応じている。
【0037】
図３は、図１の三角波発生回路５００の状態φ１２の等価回路図である。状態φ１２においても、切替回路５３０は引き続き第１状態φ１であるが、充放電回路５２０は電流シンク状態ＳＮＫ（放電状態）である。充放電回路５２０がシンクする放電電流ＩＤＩＳは、切替回路５３０を介して第１キャパシタＣ１１から引き抜かれる。これにより、第１キャパシタＣ１１の電圧ＶＣ１１は、時間とともに一定の傾きで低下する。第２キャパシタＣ１２の電圧ＶＣ１２は、基準電圧ＶＲＥＦに固定される。状態φ１２では、三角波信号ＶＴＲＩは、第１キャパシタＣ１１の電圧ＶＣ１１に応じている。
【0038】
図４は、図１の三角波発生回路５００の状態φ２１の等価回路図である。状態φ２１において切替回路５３０は第２状態φ２であり、充放電回路５２０は電流ソース状態ＳＲＣ（充電状態）である。充放電回路５２０がソースする充電電流ＩＣＨＧは、切替回路５３０を介して第２キャパシタＣ１２に供給される。これにより、第２キャパシタＣ１２の電圧ＶＣ１２は、時間とともに一定の傾きで上昇する。第１キャパシタＣ１１には、切替回路５３０を介して基準電圧ＶＲＥＦが印加される。したがって第１キャパシタＣ１１の電圧ＶＣ１１は、基準電圧ＶＲＥＦに固定される。状態φ２１では、三角波信号ＶＴＲＩは、第２キャパシタＣ１２の電圧ＶＣ１２に応じている。
【0039】
図５は、図１の三角波発生回路５００の状態φ２２の等価回路図である。状態φ２２においても、切替回路５３０は引き続き第２状態φ２であるが、充放電回路５２０は電流シンク状態ＳＮＫ（放電状態）である。充放電回路５２０がシンクする放電電流ＩＤＩＳは、切替回路５３０を介して第２キャパシタＣ１２から引き抜かれる。これにより、第２キャパシタＣ１２の電圧ＶＣ１２は、時間とともに一定の傾きで低下する。第１キャパシタＣ１１の電圧ＶＣ１１は、基準電圧ＶＲＥＦに固定される。状態φ２２では、三角波信号ＶＴＲＩは、第２キャパシタＣ１２の電圧ＶＣ１２に応じている。
【0040】
【0041】
以上が三角波発生回路５００の動作である。この三角波発生回路５００によれば、三角波信号ＶＴＲＩの１周期毎に、第１キャパシタＣ１１と第２キャパシタＣ１２を交互に切り替えてことにより、外部のクロック信号ＣＬＫと同期した三角波信号ＶＴＲＩを生成することができる。
【0042】
三角波発生回路５００によって生成される三角波信号ＶＴＲＩは、各周期のはじまりの電圧レベルが、基準電圧ＶＲＥＦと一致することが保証される。
【0043】
本発明は、図１のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【0044】
図７は、一実施例に係る三角波発生回路５００Ａの回路図である。充放電回路５２０は、基準電流源５２４、第１カレントミラー回路ＣＭ１～第４カレントミラー回路ＣＭ４、スイッチ５２６を備える。
【0045】
基準電流源５２４は、基準電流ＩＲＥＦを生成する。第１カレントミラー回路ＣＭ１は、基準電流ＩＲＥＦを折り返し、第１電流Ｉ１および第２電流Ｉ２を出力する。第２カレントミラー回路ＣＭ２は、第１電流Ｉ１を折り返し、第３電流Ｉ３を出力する。第３カレントミラー回路ＣＭ３は、第３電流Ｉ３を折り返し、ソース電流ＩＳＲＣを出力する。第４カレントミラー回路ＣＭ４は、第２電流Ｉ２を折り返し、シンク電流ＩＳＮＫを出力する。
【0046】
カレントミラー回路ＣＭ１～ＣＭ４のミラー比は、シンク電流ＩＳＮＫの電流量が、ソース電流ＩＳＲＣの電流量の２倍となるように設計されている。つまり、ＩＳＲＣ＝Ｉ０とすると、ＩＳＮＫ＝２Ｉ０である。
【0047】
スイッチ５２６は、シンク電流ＩＳＮＫの経路上に設けられ、制御パルスＳ０に応じてオン、オフが切り替えられる。スイッチ５２６がオフの状態では、充電電流ＩＣＨＧ＝ＩＳＲＣ＝Ｉ０が切替回路５３０に供給される。スイッチ５２６がオンの状態では、放電電流ＩＤＩＳ＝ＩＳＮＫ－ＩＳＲＣ＝Ｉ０が切替回路５３０からシンクされる。
【0048】
充放電回路５２０は、充電電流ＩＣＨＧと放電電流ＩＤＩＳが微調節可能に構成され、そのために、差動対５２８が設けられる。第１カレントミラー回路ＣＭ１は、基準電流ＩＲＥＦを折り返し、第４電流Ｉ４を出力可能となっている。差動対５２８は、第４電流Ｉ４をテイル電流として受ける。差動対５２８の一方のトランジスタＭ１１が、第２カレントミラー回路ＣＭ２の入力ノードと接続され、差動対５２８の他方のトランジスタＭ１２が、第４カレントミラー回路ＣＭ４の入力ノードと接続される。トランジスタＭ１１のゲートには、調節用の電圧ＶＡＤＪが印加され、トランジスタＭ１２のゲートには基準電圧ＶＲＥＦ０が印加される。
【0049】
ＶＡＤＪ＝ＶＲＥＦ０のとき、ＩＤＩＳ＝ＩＣＨＧの関係が成り立ち、三角波信号ＶＴＲＩのライズスロープの傾きとフォールスロープの傾きが等しくなる。ＶＡＤＪ＞ＶＲＥＦ０の範囲では、ＶＡＤＪを高くするほど、ＩＣＨＧが小さくなるため三角波信号ＶＴＲＩのライズスロープが緩やかになる一方、ＩＤＩＳが大きくなるため、三角波信号ＶＴＲＩのフォールスロープが急峻になる。ＶＡＤＪ＜ＶＲＥＦ０の範囲では、ＶＡＤＪを低くするほど、ＩＣＨＧが大きくなるため三角波信号ＶＴＲＩのライズスロープが急峻になる一方、ＩＤＩＳが小さくなるため、三角波信号ＶＴＲＩのフォールスロープが緩やかになる。
【0050】
切替回路５３０は、第１スイッチＳＷ１１～第４スイッチＳＷ１４を含む。第１スイッチＳＷ１１は、第１キャパシタＣ１１と充放電回路５２０の出力ノード５２２の間に接続され、第２制御パルスＳ１に応じてスイッチングする。第２スイッチＳＷ１２は、第２キャパシタＣ１２と充放電回路５２０の出力ノード５２２の間に接続され、第２制御パルスＳ１の反転信号／Ｓ１に応じてスイッチングする。
【0051】
第３スイッチＳＷ１３は、一端に基準電圧ＶＲＥＦを受け、他端が第１キャパシタＣ１１と接続される。第３スイッチＳＷ１３は、第２制御パルスＳ１の反転信号／Ｓ１に応じてスイッチングする。第４スイッチＳＷ１４は、一端に基準電圧ＶＲＥＦを受け、他端が第２キャパシタＣ１２と接続される。第４スイッチＳＷ１４は、第２制御パルスＳ１に応じてスイッチングする。
【0052】
第１アンプＡＭＰ１は非反転アンプであり、三角波信号ＶＴＲＩを非反転増幅し、第１三角波信号ＴＲＩＡを出力する。第２アンプＡＭＰ２は反転アンプであり、三角波信号ＶＴＲＩを反転増幅し、第２三角波信号ＴＲＩＢを出力する。
【0053】
三角波発生回路５００Ａによれば、逆相の２個の三角波信号ＴＲＩＡおよびＴＲＩＢを生成できる。
【0054】
続いて三角波発生回路５００の用途を説明する。
【0055】
三角波発生回路５００は、パルス幅変調器に利用することができる。
【0056】
図８は、位置決め装置１００Ｈの回路図である。位置決め装置１００は、リニアモータ１０２、上位コントローラ１０４およびモータドライバ回路２００Ｈ、電流センス抵抗（以下、単にセンス抵抗ともいう）Ｒｓを備える。
【0057】
上位コントローラ１０４は、位置決め装置１００を統合的に制御する。上位コントローラ１０４はリニアモータ１０２の目標位置を示す位置制御データＰＯＳを生成し、位置制御データＰＯＳをモータドライバ回路２００に送信する。上位コントローラ１０４はたとえば、マイクロコントローラ、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）で構成される。
【0058】
モータドライバ回路２００は、位置制御データＰＯＳを受け、位置制御データＰＯＳに応じた量の駆動電流ＩＤＲＶをリニアモータ１０２に供給する。リニアモータ１０２はたとえばボイスコイルモータであり、その可動子は、リニアモータ１０２に流れる駆動電流ＩＤＲＶに応じた量だけ変位する。
【0059】
続いてモータドライバ回路２００Ｈの構成を説明する。モータドライバ回路２００Ｈは、電流指令生成部２１０、フィードバックコントローラ２２０Ｈ、パルス幅変調器２４０、電流検出回路２５０、第１ドライバ２６０、第２ドライバ２７０を備え、ひとつの半導体基板に集積化された機能ＩＣ（Integrated Circuit）である。
【0060】
モータドライバ回路２００Ｈは、第１出力端子（Ａ相出力）ＡＯＵＴ、第２出力端子（Ｂ相出力）ＢＯＵＴ、電流検出端子ＩＳＮＳを備える。ＡＯＵＴ端子には、センス抵抗Ｒｓを介してリニアモータ１０２の一端が接続される。ＢＯＵＴ端子には、リニアモータ１０２の他端が接続される。ＩＳＮＳ端子は、リニアモータ１０２の一端と接続される。
【0061】
電流指令生成部２１０は、リニアモータ１０２に供給する駆動電流ＩＤＲＶの目標値を示すアナログ指令信号ＶＤＡＣを生成する。たとえば電流指令生成部２１０は、インタフェース回路２１２、ロジック回路２１４、Ｄ／Ａコンバータ２１６を含む。インタフェース回路２１２は、上位コントローラ１０４と接続され、位置制御データＰＯＳを含む各種制御データを受信する。インタフェース回路２１２はたとえばＩ２Ｃ（Inter IC）インタフェースであってもよいし、ＳＰＩ（Serial Peripheral Interface）であってもよい。たとえばインタフェース回路２１２からの制御データは、リニアモータ１０２の可動子の目標位置を示すコードを含む。ロジック回路２１４は、受信したコードにもとづく制御コードを、Ｄ／Ａコンバータ２１６に出力する。制御コードは、上位コントローラ１０４から受信したコードと同じであってもよいし、受信したコードを演算して得た別のコードであってもよい。Ｄ／Ａコンバータ２１６は、ロジック回路２１４が生成する制御コードを、アナログ指令信号ＶＤＡＣに変換する。
【0062】
なお電流指令生成部２１０の構成はこれに限定されず、外部から直接、アナログ指令信号ＶＤＡＣを受ける構成であってもよい。
【0063】
電流検出回路２５０は、ＡＯＵＴ端子およびＩＳＮＳ端子と接続されており、センス抵抗Ｒｓの電圧降下にもとづいて、リニアモータ１０２に流れる駆動電流ＩＤＲＶを示す電流フィードバック信号ＶＦＢを生成する。たとえば、電流フィードバック信号ＶＦＢは、以下の式（１）で表される。ｋ、ＶＣＭＲＥＦは任意の定数である。
ＶＦＢ＝ｋ×ＩＤＲＶ＋ＶＣＭＲＥＦ …（１）
ＶＦＢ＝ｋ×ＩＤＲＶ＋ＶＣＭＲＥＦ …（１）
【0064】
フィードバックコントローラ２２０Ｈは、サーボコントローラであり、電流フィードバック信号ＶＦＢが基準信号であるアナログ指令信号ＶＤＡＣに近づくように、フィードバックによって電圧指令信号ＶＣＴＲＬを生成する。フィードバックコントローラ２２０Ｈは、クロック信号ＣＬＫを利用して演算処理を行う。
【0065】
フィードバックコントローラ２２０Ｈは、エラー検出アンプ２３０、Ａ／Ｄコンバータ２２２、デジタル補償器２２４、Ｄ／Ａコンバータ２２６を備える。エラー検出アンプ２３０は、電流フィードバック信号ＶＦＢとアナログ指令信号ＶＤＡＣを受け、駆動電流ＩＤＲＶとその目標量ＩＲＥＦとの誤差を示すアナログ誤差信号ＶＥＲＲを生成する誤差検出器である。
ＶＥＲＲ＝（ＩＲＥＦ－ＩＤＲＶ）×ｇ
ｇは、有限のゲインである。
ＶＥＲＲ＝（ＩＲＥＦ－ＩＤＲＶ）×ｇ
ｇは、有限のゲインである。
【0066】
Ａ／Ｄコンバータ２２２は、アナログ誤差信号ＶＥＲＲをデジタル誤差信号ＤＥＲＲに変換する。アナログ誤差信号ＶＥＲＲは、駆動電流ＩＤＲＶとその目標量との誤差を示す信号である。
【0067】
デジタル補償器２２４は、Ａ／Ｄコンバータ２２２が出力するデジタル誤差信号ＤＥＲＲにもとづいて、デジタル制御量ＤＣＴＲＬを生成する。デジタル補償器２２４は、ＰＩ（比例積分）補償器やＰＩＤ（比例積分微分）補償器を含む。ＰＩ補償器は、デジタル誤差信号ＤＥＲＲに比例ゲインＫＰを乗算し、デジタル誤差信号ＤＥＲＲの積分値に積分ゲインＫＩを乗算し、それらを加算して、デジタル制御量ＤＣＴＲＬを生成する。
【0068】
ＰＩＤ補償器は、デジタル誤差信号ＤＥＲＲに比例ゲインＫＰを乗算し、デジタル誤差信号ＤＥＲＲの積分値に積分ゲインＫＩを乗算し、デジタル誤差信号ＤＥＲＲの微分値に微分ゲインＫＤを乗算し、それらを加算して、デジタル制御量ＤＣＴＲＬを生成する。ＰＩ補償器やＰＩＤ補償器は、ＰＩ制御器やＰＩＤ制御器とも称される。ＰＩ補償器とＰＩＤ補償器は、制御対象の特性に応じて選択すればよい。
【0069】
Ｄ／Ａコンバータ２２６は、デジタル制御量ＤＣＴＲＬをアナログ制御信号ＶＣＴＲＬに変換する。アナログ制御信号ＶＣＴＲＬは、リニアモータ１０２の両端間に印加すべき電圧の指令値であり、電圧指令信号ともいう。
【0070】
パルス幅変調器２４０は、電圧指令信号ＶＣＴＲＬに応じたデューティサイクルを有する第１パルス（Ａ相ＰＷＭパルス）ＰＷＭＡおよび第２パルス（Ｂ相ＰＷＭパルス）ＰＷＭＢを生成する。ＰＷＭＡ信号のデューティサイクルは、電圧指令信号ＶＣＴＲＬに対して正の相関を有し、ＰＷＭＢ信号のデューティサイクルは、電圧指令信号ＶＣＴＲＬに対して負の相関を有してもよい。
【0071】
パルス幅変調器２４０はＰＷＭコンパレータ２４２，２４４、三角波発生回路２４６を含む。三角波発生回路２４６は上述の三角波発生回路５００のアーキテクチャを利用して構成されており、クロック信号ＣＬＫと同期した逆相の三角波信号ＴＲＩＡおよびＴＲＩＢを生成する。
【0072】
ＰＷＭコンパレータ２４２は、電圧指令信号ＶＣＴＲＬと三角波信号ＴＲＩＡを比較し、ＰＷＭパルスＰＷＭＡを生成する。ＰＷＭコンパレータ２４４は、電圧指令信号ＶＣＴＲＬと三角波信号ＴＲＩＢを比較し、ＰＷＭパルスＰＷＭＢを生成する。
【0073】
第１ドライバ２６０は、ＰＷＭＡ信号に応じたパルス状の駆動電圧ＶＯＵＴＡを、ＡＯＵＴ端子に発生し、センス抵抗Ｒｓを介してリニアモータ１０２の一端に供給する。第２ドライバ２７０は、ＰＷＭＢ信号に応じたパルス状の駆動電圧ＶＯＵＴＢを、ＢＯＵＴ端子に発生し、リニアモータ１０２の他端に供給する。
【0074】
以上が位置決め装置１００Ｈの構成である。
【0075】
図９は、図８のモータドライバ回路２００Ｈの入出力特性を示す図である。デジタル補償器２２４によるフィードバック制御によって、フィードバック信号ＶＦＢとアナログ指令信号ＶＤＡＣとの誤差が近づくようにフィードバックがかかる。したがって、フィードバックが安定した状態では、式（２）が成り立つ。
ＶＦＢ＝ｋ×ＩＤＲＶ＋ＶＣＭＲＥＦ＝ＶＤＡＣ …（２）
式（２）が成り立つ定常状態において、駆動電流ＩＤＲＶは、式（３）で表される目標レベルＩＲＥＦに安定化される。
ＩＲＥＦ＝（ＶＤＡＣ－ＶＣＭＲＥＦ）／ｋ …（３）
ＶＦＢ＝ｋ×ＩＤＲＶ＋ＶＣＭＲＥＦ＝ＶＤＡＣ …（２）
式（２）が成り立つ定常状態において、駆動電流ＩＤＲＶは、式（３）で表される目標レベルＩＲＥＦに安定化される。
ＩＲＥＦ＝（ＶＤＡＣ－ＶＣＭＲＥＦ）／ｋ …（３）
【0076】
以上がモータドライバ回路２００の動作である。モータドライバ回路２００によれば、アナログ方式の場合に比べて、アナログの位相補償回路が不要であるため、設計が容易である。
【0077】
図１０は、変形例に係る位置決め装置１００Ｉのブロック図である。
【0078】
モータドライバ回路２００Ｉは、マスク発生回路２８０をさらに備える。
【0079】
マスク発生回路２８０は、ＡＯＵＴ端子の状態、すなわち第１出力電圧ＶＯＵＴＡにもとづいて、マスク信号ＭＳＫＢを生成し、フィードバックコントローラ２２０のサンプルホールド回路３００に供給する。具体的にはマスク発生回路２８０は、出力電圧ＶＯＵＴＡの遷移開始をトリガとしてマスク信号ＭＳＫＢをアサートし、遷移の完了後にマスク信号ＭＳＫＢをネゲートする。本実施形態において、マスク信号ＭＳＫＢのアサートはローであり、ネゲートはハイである。
【0080】
フィードバックコントローラ２２０Ｉは、フィードバックコントローラ２２０Ｈに加えて、サンプルホールド回路３００を備える。
【0081】
サンプルホールド回路３００は、トラックホールド回路であり、マスク信号ＭＳＫＢがネゲートの期間、アナログ誤差信号ＶＥＲＲをそのまま出力する（トラックモード）。サンプルホールド回路３００は、マスク信号ＭＳＫＢがアサートされると、アナログ誤差信号ＶＥＲＲをサンプリングし、マスク信号ＭＳＫＢのアサートの期間、サンプリングしたアナログ誤差信号ＶＥＲＲをホールドする（ホールドモード）。これによりフィードバックコントローラ２２０は、マスク信号ＭＳＫＢがネゲートされる期間、つまり出力電圧ＶＯＵＴＡの非遷移期間中に生成されたアナログ誤差信号ＶＥＲＲにもとづいて電圧指令信号ＶＣＴＲＬを生成する。言い換えると、マスク信号ＭＳＫＢがアサートの期間、つまり出力電圧ＶＯＵＴＡの遷移中のアナログ誤差信号ＶＥＲＲはフィードバック制御に使用されない。
【0082】
図１１は、図１０のモータドライバ回路２００Ｉの動作波形図である。パルス幅変調器２４０において、電圧指令信号ＶＣＴＲＬが、三角波信号ＴＲＩＡ，ＴＲＩＢと比較され、ＰＷＭＡ信号およびＰＷＭＢ信号が生成される。
【0083】
第１ドライバ２６０は、ＰＷＭＡ信号に応じて、パルス状のＡ相駆動電圧ＶＯＵＴＡを生成する。第１ドライバ２６０の遅延によって、Ａ相駆動電圧ＶＯＵＴＡは、ＰＷＭＡ信号に対して遅れている。第２ドライバ２７０は、ＰＷＭＢ信号に応じて、パルス状のＢ相駆動電圧ＶＯＵＴＢを生成する。第２ドライバ２７０の遅延によって、Ｂ相駆動電圧ＶＯＵＴＢは、ＰＷＭＢ信号に対して遅れている。
【0084】
マスク発生回路２８０によって、マスク信号ＭＳＫＢが生成される。マスク信号ＭＳＫＢは、Ａ相駆動電圧ＶＯＵＴの遷移期間においてアサート（ハイ）であり、Ａ相駆動電圧ＶＯＵＴが安定している間、ネゲート（ロー）である。
【0085】
サンプルホールド回路３００は、マスク信号ＭＳＫがネゲートの期間、トラックモードで動作する。したがってＡ／Ｄコンバータ２２２は、マスク信号ＭＳＫがネゲートの期間、その内部信号であるタイミング信号（サンプルホールド信号）Ｓ／Ｈにもとづいて、アナログ誤差信号ＶＥＲＲをデジタル誤差信号ＤＥＲＲに変換する。
【0086】
図１１の波形図では、Ｓ／Ｈ信号は、三角波信号ＴＲＩＡ，ＴＲＩＢと同期している。具体的には、三角波信号ＴＲＩＡ，ＴＲＩＢのピークおよびボトムのタイミング、つまりクロック信号ＣＬＫのタイミングで、Ｓ／Ｈ信号をリタイミング（強制同期）している。
【0087】
図１１の最下段には、デジタル補償器２２４に取り込まれるデジタル誤差信号ＤＥＲＲが示される。デジタル補償器２２４は、取り込んだデジタル誤差信号ＤＥＲＲにもとづいて、デジタル制御量ＤＣＴＲＬを生成する。このデジタル制御量ＤＣＴＲＬがＤ／Ａコンバータ２２６によってアナログの電圧指令信号ＶＣＴＲＬに変換される。
【0088】
黒く塗りつぶしたデジタル誤差信号ＤＥＲＲは、サンプルホールド回路３００によってホールドされた同じ電圧レベルのアナログ誤差信号ＶＥＲＲにもとづいているため、実質的に同値である。
【0089】
以上がモータドライバ回路２００の動作である。上述のように、本発明者は、電流センス抵抗Ｒｓと接続される出力端子ＡＯＵＴの電圧（Ａ相駆動電圧）ＶＯＵＴＡの遷移中は、電流検出精度が低下することを認識した。そこで、Ａ相駆動電圧ＶＯＵＴＡの遷移中は、電流検出をマスクすることにより、電流検出精度を改善できる。
【0090】
（用途）
図１２は、モータドライバ回路２００を備えるハードディスク装置９００を示す図である。ハードディスク装置９００は、プラッタ９０２、スイングアーム９０４、ヘッド９０６、スピンドルモータ９１０、シークモータ９１２、モータドライバ回路９２０を備える。モータドライバ回路９２０は、スピンドルモータ９１０やシークモータ９１２を駆動する。
図１２は、モータドライバ回路２００を備えるハードディスク装置９００を示す図である。ハードディスク装置９００は、プラッタ９０２、スイングアーム９０４、ヘッド９０６、スピンドルモータ９１０、シークモータ９１２、モータドライバ回路９２０を備える。モータドライバ回路９２０は、スピンドルモータ９１０やシークモータ９１２を駆動する。
【0091】
シークモータ９１２はボイスコイルモータである。実施形態に係るモータドライバ回路２００（あるいは２００Ａ）は、モータドライバ回路９２０に内蔵されており、シークモータ９１２を駆動する。シークモータ９１２は、スイングアーム９０４を介してヘッド９０６を位置決めする。
【0092】
本開示において、駆動対象であるリニアモータの構成や形式は特に限定されない。たとえばスプリングリターン方式のボイスコイルモータや、その他のリニアアクチュエータの駆動にも本開示は適用可能である。あるいは駆動対象のモータは、スピンドルモータであってもよい。
【0093】
位置決め装置１００の用途も、ハードディスク装置には限定されず、カメラのレンズの位置決め機構などにも適用できる。
【0094】
（付記）
本明細書には以下の技術が開示される。
本明細書には以下の技術が開示される。
【0095】
（項目１）
クロック信号と同期して、第１周波数を有する第１制御パルスおよび前記第１周波数の１／２の第２周波数を有する第２制御パルスを生成するパルス発生器と、
一端が接地された第１キャパシタと、
一端が接地された第２キャパシタと、
前記第１制御パルスと同期して、出力ノードを介して充電電流をソースする状態と、放電電流をシンクする状態が切り替え可能な充放電回路と、
前記第２制御パルスと同期して、（i）前記充放電回路の前記出力ノードを第１キャパシタに接続し、前記第２キャパシタに基準電圧を印加する第１状態と、（ii）前記充放電回路の前記出力ノードを前記第２キャパシタに接続し、前記第１キャパシタに前記基準電圧を印加する第２状態と、を交互に繰り返す切替回路と、
を備え、前記充放電回路の前記出力ノードに発生する電圧にもとづく三角波信号を出力可能である、三角波発生回路。
クロック信号と同期して、第１周波数を有する第１制御パルスおよび前記第１周波数の１／２の第２周波数を有する第２制御パルスを生成するパルス発生器と、
一端が接地された第１キャパシタと、
一端が接地された第２キャパシタと、
前記第１制御パルスと同期して、出力ノードを介して充電電流をソースする状態と、放電電流をシンクする状態が切り替え可能な充放電回路と、
前記第２制御パルスと同期して、（i）前記充放電回路の前記出力ノードを第１キャパシタに接続し、前記第２キャパシタに基準電圧を印加する第１状態と、（ii）前記充放電回路の前記出力ノードを前記第２キャパシタに接続し、前記第１キャパシタに前記基準電圧を印加する第２状態と、を交互に繰り返す切替回路と、
を備え、前記充放電回路の前記出力ノードに発生する電圧にもとづく三角波信号を出力可能である、三角波発生回路。
【0096】
（項目２）
前記切替回路は、
前記第１キャパシタと前記充放電回路の前記出力ノードの間に接続され、前記第２制御パルスに応じてスイッチングする第１スイッチと、
前記第２キャパシタと前記充放電回路の前記出力ノードの間に接続され、前記第２制御パルスの反転信号に応じてスイッチングする第２スイッチと、
一端に前記基準電圧を受け、他端が前記第１キャパシタと接続され、前記第２制御パルスの前記反転信号に応じてスイッチングする第３スイッチと、
一端に前記基準電圧を受け、他端が前記第２キャパシタと接続され、前記第２制御パルスに応じてスイッチングする第４スイッチと、
を含む、項目１に記載の三角波発生回路。
前記切替回路は、
前記第１キャパシタと前記充放電回路の前記出力ノードの間に接続され、前記第２制御パルスに応じてスイッチングする第１スイッチと、
前記第２キャパシタと前記充放電回路の前記出力ノードの間に接続され、前記第２制御パルスの反転信号に応じてスイッチングする第２スイッチと、
一端に前記基準電圧を受け、他端が前記第１キャパシタと接続され、前記第２制御パルスの前記反転信号に応じてスイッチングする第３スイッチと、
一端に前記基準電圧を受け、他端が前記第２キャパシタと接続され、前記第２制御パルスに応じてスイッチングする第４スイッチと、
を含む、項目１に記載の三角波発生回路。
【0097】
（項目３）
前記充放電回路は、前記充電電流および前記放電電流をトリミング可能に構成される、項目１に記載の三角波発生回路。
前記充放電回路は、前記充電電流および前記放電電流をトリミング可能に構成される、項目１に記載の三角波発生回路。
【0098】
（項目４）
前記充放電回路は、
基準電流を生成する基準電流源と、
前記基準電流を折り返し、第１電流および第２電流を出力する第１カレントミラー回路と、
前記第１電流を折り返し、第３電流を出力する第２カレントミラー回路と、
前記第３電流を折り返し、ソース電流を出力する第３カレントミラー回路と、
前記第２電流を折り返し、シンク電流を出力する第４カレントミラー回路と、
を含む、項目１から３のいずれかに記載の三角波発生回路。
前記充放電回路は、
基準電流を生成する基準電流源と、
前記基準電流を折り返し、第１電流および第２電流を出力する第１カレントミラー回路と、
前記第１電流を折り返し、第３電流を出力する第２カレントミラー回路と、
前記第３電流を折り返し、ソース電流を出力する第３カレントミラー回路と、
前記第２電流を折り返し、シンク電流を出力する第４カレントミラー回路と、
を含む、項目１から３のいずれかに記載の三角波発生回路。
【0099】
（項目５）
前記第１カレントミラー回路は、前記基準電流を折り返し、第４電流を出力し、
前記充放電回路は、
前記第４電流をテイル電流として受ける差動対をさらに含み、前記差動対の一方のトランジスタが、前記第２カレントミラー回路の入力ノードと接続され、前記差動対の他方のトランジスタが、前記第４カレントミラー回路の入力ノードと接続される、項目４に記載の三角波発生回路。
前記第１カレントミラー回路は、前記基準電流を折り返し、第４電流を出力し、
前記充放電回路は、
前記第４電流をテイル電流として受ける差動対をさらに含み、前記差動対の一方のトランジスタが、前記第２カレントミラー回路の入力ノードと接続され、前記差動対の他方のトランジスタが、前記第４カレントミラー回路の入力ノードと接続される、項目４に記載の三角波発生回路。
【0100】
（項目６）
電流センス抵抗を介して駆動対象のモータの第１端と接続されるべき第１出力端子と、
前記モータの第２端と接続されるべき第２出力端子と、
前記電流センス抵抗の電圧降下にもとづく電流フィードバック信号と基準信号との誤差にもとづくアナログ誤差信号を生成する誤差検出器と、
前記アナログ誤差信号にもとづいて、電圧指令信号を生成するフィードバックコントローラと、
項目１から５のいずれかに記載の三角波発生回路であって、互いに逆相である第１三角波信号および第２三角波信号を出力する三角波発生回路と、
前記電圧指令信号を前記第１三角波信号と比較し、第１ＰＷＭ（Pulse Width Modulation）信号を出力する第１ＰＷＭコンパレータと、
前記電圧指令信号を前記第２三角波信号と比較し、第２ＰＷＭ信号を出力する第２ＰＷＭコンパレータと、
前記第１ＰＷＭ信号に応じた第１出力電圧を前記第１出力端子に発生する第１ドライバと、
前記第２ＰＷＭ信号に応じた第２出力電圧を前記第２出力端子に発生する第２ドライバと、
を備える、モータドライバ回路。
電流センス抵抗を介して駆動対象のモータの第１端と接続されるべき第１出力端子と、
前記モータの第２端と接続されるべき第２出力端子と、
前記電流センス抵抗の電圧降下にもとづく電流フィードバック信号と基準信号との誤差にもとづくアナログ誤差信号を生成する誤差検出器と、
前記アナログ誤差信号にもとづいて、電圧指令信号を生成するフィードバックコントローラと、
項目１から５のいずれかに記載の三角波発生回路であって、互いに逆相である第１三角波信号および第２三角波信号を出力する三角波発生回路と、
前記電圧指令信号を前記第１三角波信号と比較し、第１ＰＷＭ（Pulse Width Modulation）信号を出力する第１ＰＷＭコンパレータと、
前記電圧指令信号を前記第２三角波信号と比較し、第２ＰＷＭ信号を出力する第２ＰＷＭコンパレータと、
前記第１ＰＷＭ信号に応じた第１出力電圧を前記第１出力端子に発生する第１ドライバと、
前記第２ＰＷＭ信号に応じた第２出力電圧を前記第２出力端子に発生する第２ドライバと、
を備える、モータドライバ回路。
【0101】
（項目７）
前記フィードバックコントローラは、
前記アナログ誤差信号をデジタル誤差信号に変換するＡ／Ｄコンバータと、
前記デジタル誤差信号に応じたデジタル電圧指令を生成する補償器と、
前記デジタル電圧指令を前記電圧指令信号に変換するＤ／Ａコンバータと、
を含む、項目６に記載のモータドライバ回路。
前記フィードバックコントローラは、
前記アナログ誤差信号をデジタル誤差信号に変換するＡ／Ｄコンバータと、
前記デジタル誤差信号に応じたデジタル電圧指令を生成する補償器と、
前記デジタル電圧指令を前記電圧指令信号に変換するＤ／Ａコンバータと、
を含む、項目６に記載のモータドライバ回路。
【0102】
（項目８）
前記三角波発生回路には、前記補償器に供給されるシステムクロックにもとづく前記クロック信号が供給される、項目７に記載のモータドライバ回路。
前記三角波発生回路には、前記補償器に供給されるシステムクロックにもとづく前記クロック信号が供給される、項目７に記載のモータドライバ回路。
【0103】
（項目９）
前記モータはリニアモータである、項目６から８のいずれかに記載のモータドライバ回路。
前記モータはリニアモータである、項目６から８のいずれかに記載のモータドライバ回路。
【0104】
（項目１０）
前記リニアモータは、ボイスコイルモータである、項目９に記載のモータドライバ回路。
前記リニアモータは、ボイスコイルモータである、項目９に記載のモータドライバ回路。
【0105】
（項目１１）
ひとつの半導体基板に一体集積化される、項目６から８のいずれかに記載のモータドライバ回路。
ひとつの半導体基板に一体集積化される、項目６から８のいずれかに記載のモータドライバ回路。
【0106】
（項目１２）
リニアモータと、
前記リニアモータを駆動する項目６から８のいずれかに記載のモータドライバ回路と、
を備える、位置決め装置。
リニアモータと、
前記リニアモータを駆動する項目６から８のいずれかに記載のモータドライバ回路と、
を備える、位置決め装置。
【0107】
（項目１３）
項目１２に記載の位置決め装置を備える、ハードディスク装置。
項目１２に記載の位置決め装置を備える、ハードディスク装置。
【符号の説明】
【0108】
１００ 位置決め装置
１０２ リニアモータ
１０４ 上位コントローラ
２００ モータドライバ回路
２１０ 電流指令生成部
２１２ インタフェース回路
２１４ ロジック回路
２１６ Ｄ／Ａコンバータ
２２０ フィードバックコントローラ
２２２ Ａ／Ｄコンバータ
２２４ デジタル補償器
２２６ Ｄ／Ａコンバータ
２３０ エラー検出アンプ
２４０ パルス幅変調器
２５０ 電流検出回路
２６０ 第１ドライバ
２７０ 第２ドライバ
２８０ マスク発生回路
３００ サンプルホールド回路
５００ 三角波発生回路
５１０ パルス発生器
Ｓ０ 第１制御パルス
Ｓ１ 第２制御パルス
Ｃ１１ 第１キャパシタ
Ｃ１２ 第２キャパシタ
５２０ 充放電回路
５２２ 出力ノード
５２４ 基準電流源
５２６ スイッチ
５２８ 差動対
ＣＭ１ 第１カレントミラー回路
ＣＭ２ 第２カレントミラー回路
ＣＭ３ 第３カレントミラー回路
ＣＭ４ 第４カレントミラー回路
ＳＷ１１ 第１スイッチ
ＳＷ１２ 第２スイッチ
ＳＷ１３ 第３スイッチ
ＳＷ１４ 第４スイッチ
５３０ 切替回路
ＴＲＩＡ 第１三角波信号
ＴＲＩＢ 第２三角波信号
１０２ リニアモータ
１０４ 上位コントローラ
２００ モータドライバ回路
２１０ 電流指令生成部
２１２ インタフェース回路
２１４ ロジック回路
２１６ Ｄ／Ａコンバータ
２２０ フィードバックコントローラ
２２２ Ａ／Ｄコンバータ
２２４ デジタル補償器
２２６ Ｄ／Ａコンバータ
２３０ エラー検出アンプ
２４０ パルス幅変調器
２５０ 電流検出回路
２６０ 第１ドライバ
２７０ 第２ドライバ
２８０ マスク発生回路
３００ サンプルホールド回路
５００ 三角波発生回路
５１０ パルス発生器
Ｓ０ 第１制御パルス
Ｓ１ 第２制御パルス
Ｃ１１ 第１キャパシタ
Ｃ１２ 第２キャパシタ
５２０ 充放電回路
５２２ 出力ノード
５２４ 基準電流源
５２６ スイッチ
５２８ 差動対
ＣＭ１ 第１カレントミラー回路
ＣＭ２ 第２カレントミラー回路
ＣＭ３ 第３カレントミラー回路
ＣＭ４ 第４カレントミラー回路
ＳＷ１１ 第１スイッチ
ＳＷ１２ 第２スイッチ
ＳＷ１３ 第３スイッチ
ＳＷ１４ 第４スイッチ
５３０ 切替回路
ＴＲＩＡ 第１三角波信号
ＴＲＩＢ 第２三角波信号
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】