特開 2024-117723 電力コンバーターにおけるクロスコンダクション防止

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024117723

(43)【公開日】2024-08-29

(54)【発明の名称】電力コンバーターにおけるクロスコンダクション防止

(51)【国際特許分類】

   H02M 3/28 20060101AFI20240822BHJP

【ＦＩ】

H02M3/28 H

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024006409

(22)【出願日】2024-01-18

(31)【優先権主張番号】18/140,470

(32)【優先日】2023-04-27

(33)【優先権主張国・地域又は機関】US

(31)【優先権主張番号】63/446,388

(32)【優先日】2023-02-17

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】501315784

【氏名又は名称】パワー・インテグレーションズ・インコーポレーテッド

(74)【代理人】

【識別番号】100125818

【弁理士】

【氏名又は名称】立原 聡

(72)【発明者】

【氏名】アクシェイ ナヤクヌール

【テーマコード（参考）】

5H730

【Ｆターム（参考）】

5H730AA14

5H730AS01

5H730BB43

5H730BB57

5H730DD04

5H730EE02

5H730EE07

5H730EE13

5H730EE59

5H730FD01

5H730FD24

5H730FG02

(57)【要約】      （修正有）

【課題】同期スイッチング式電力コンバーターのクロスコンダクションを回避する。
【解決手段】制御装置は、一次制御装置と二次制御装置とを含み、一次制御装置は、一次巻線と電力コンバーターの一次スイッチとに結合され、二次制御装置は、二次巻線と、同期整流器の二次スイッチとに結合されている。二次制御装置が、同期整流器制御／駆動回路、制御論理回路、クロスコンダクションディテクター回路を含み、クロスコンダクションは、二次スイッチが有効であるときに一次スイッチがオンに切り替わるときである。クロスコンダクションディテクター回路は、クロスコンダクションイベントが検出されたとき、Ｄｉｓａｂｌｅ＿ＳＲ信号を生成し、ゼロ電圧スイッチングクロスコンダクションイベントおよび最小伝導期間クロスコンダクションイベントを検出する。ＳＲ駆動回路が、Ｄｉｓａｂｌｅ＿ＳＲ信号を受信したことに応答して、同期整流器を無効化する。
【選択図】なし

【特許請求の範囲】

【請求項1】

エネルギー伝達要素と一次スイッチと同期整流器とを含む電力コンバーターのための制御装置であって、
前記制御装置が、二次制御装置を備え、
前記二次制御装置が、
有効化クロスコンダクションコマンド信号を受信するように結合された制御論理回路と、
前記同期整流器に、前記制御論理回路に、および前記エネルギー伝達要素のフォワードノードに結合された同期整流器（ＳＲ）制御／駆動回路であって、前記ＳＲ制御／駆動回路がＳＲ信号を生成し、前記同期整流器が有効であることを前記ＳＲ信号が示す、前記ＳＲ制御／駆動回路と、
前記フォワードノードに、前記制御論理回路に、および、前記ＳＲ制御／駆動回路に結合されたクロスコンダクションディテクター回路であって、前記フォワードノードにおける電圧が閾値電圧より高く上昇したときに前記一次スイッチが導通していることを検出し、前記一次スイッチが導通していることの検出に応答して、Ｄｉｓａｂｌｅ＿ＳＲ信号を生成する、前記クロスコンダクションディテクター回路と、
を備え、
前記ＳＲ制御／駆動回路が、前記Ｄｉｓａｂｌｅ＿ＳＲ信号を受信するように、および前記同期整流器を無効化するように更に結合された、
制御装置。

【請求項2】

前記制御論理回路が、有効化クロスコンダクション検出信号を生成するために、前記有効化クロスコンダクションコマンドに結合されており、
前記クロスコンダクションディテクター回路が、
前記フォワードノードに結合された比較器であって、前記閾値電圧を受信し、前記フォワードノードにおける電圧が前記閾値電圧より高く上昇したことに応答して比較器出力信号を生成する、前記比較器と、
前記比較器出力信号と前記有効化クロスコンダクション検出信号と前記ＳＲ信号とを受信したことに応答して前記Ｄｉｓａｂｌｅ＿ＳＲ信号を生成するＡＮＤゲートと、
を更に備える、
請求項１に記載の制御装置。

【請求項3】

前記閾値電圧が、前記同期整流器の動作パラメータに基づいて選択された、
請求項２に記載の制御装置。

【請求項4】

前記制御論理回路が、第１の有効化クロスコンダクション検出（ＣＣＤ）信号と第２の有効化ＣＣＤ信号とＺＶＳ信号とを生成するために、前記有効化クロスコンダクションコマンドに結合されており、前記第１の有効化ＣＣＤ信号が、前記同期整流器（ＳＲ）を使用した前記一次スイッチのゼロ電圧スイッチング中にクロスコンダクションの検出を有効化し、前記第２の有効化ＣＣＤ信号が、前記同期整流器の最小伝導期間中にクロスコンダクションの検出を有効化し、
前記クロスコンダクションディテクター回路が、
前記フォワードノードに結合された比較器であって、前記閾値電圧を受信し、前記フォワードノードにおける前記電圧が前記閾値電圧より高く上昇したことに応答して比較器出力信号を生成する、前記比較器と、
前記比較器出力信号と前記第１の有効化ＣＣＤ信号と前記ＺＶＳ信号とに応答してＺＶＳ無効化信号を生成する第１のＡＮＤゲートと、
前記比較器出力信号と前記第２の有効化ＣＣＤ信号と前記ＳＲ信号とに応答して最小伝導Ｄｉｓａｂｌｅ＿ＳＲ信号を生成する第２のＡＮＤゲートと、
前記ＺＶＳ無効化信号と前記最小伝導Ｄｉｓａｂｌｅ＿ＳＲ信号とに応答して前記Ｄｉｓａｂｌｅ＿ＳＲ信号を生成するＯＲゲートと、
を備える、
請求項１に記載の制御装置。

【請求項5】

前記エネルギー伝達要素の一次巻線に、および前記制御論理回路に結合された一次制御装置を更に備え、前記一次制御装置と前記二次制御装置とが、ガルバニック絶縁されている、
請求項４に記載の制御装置。

【請求項6】

前記一次制御装置と前記二次制御装置とが、モノリシック集積回路に含まれる、
請求項５に記載の制御装置。

【請求項7】

前記一次制御装置と前記二次制御装置とが、１つの集積回路パッケージに含まれる、
請求項５に記載の制御装置。

【請求項8】

一次巻線と二次巻線とを含むエネルギー伝達要素と、
前記二次巻線のフォワードノードに結合された同期整流器（ＳＲ）と、
前記一次巻線に結合された一次制御装置と、
前記一次制御装置に、および前記一次巻線に結合された一次スイッチと、
前記二次巻線に、および前記一次制御装置に結合された二次制御装置と、
を備え、
前記二次制御装置が、
有効化クロスコンダクションコマンドを受信するように結合された制御論理回路と、
前記同期整流器に、前記制御論理回路に、および前記フォワードノードに結合された同期整流器（ＳＲ）制御／駆動回路であって、前記ＳＲ制御／駆動回路がＳＲ信号を生成し、前記同期整流器が有効であることを前記ＳＲ信号が示す、前記ＳＲ制御／駆動回路と、
前記フォワードノードに、前記制御論理回路に、および、前記ＳＲ制御／駆動回路に結合されたクロスコンダクションディテクター回路であって、前記フォワードノードにおける電圧が閾値電圧より高く上昇したときに前記一次スイッチが導通していることを検出し、前記一次スイッチが導通していることの検出に応答して、Ｄｉｓａｂｌｅ＿ＳＲ信号を生成する、前記クロスコンダクションディテクター回路と、
を備え、
前記ＳＲ制御／駆動回路が、前記Ｄｉｓａｂｌｅ＿ＳＲ信号を受信したことに応答して、前記同期整流器を無効化する、
システム。

【請求項9】

前記制御論理回路が、有効化クロスコンダクション検出信号を生成するために、前記有効化クロスコンダクションコマンドに結合されており、
前記クロスコンダクションディテクター回路が、
前記フォワードノードに結合された比較器であって、前記閾値電圧を受信し、前記フォワードノードにおける電圧が前記閾値電圧より高く上昇したことに応答して比較器出力信号を生成する前記比較器と、
前記比較器出力信号と前記有効化クロスコンダクション検出信号と前記ＳＲ信号とを受信したことに応答して前記Ｄｉｓａｂｌｅ＿ＳＲ信号を生成するＡＮＤゲートと、
を更に備える、
請求項８に記載のシステム。

【請求項10】

前記閾値電圧が、前記同期整流器の動作パラメータに基づいて選択された、
請求項９に記載のシステム。

【請求項11】

前記制御論理回路が、第１の有効化クロスコンダクション検出（ＣＣＤ）信号と第２の有効化ＣＣＤ信号とＺＶＳ信号とを生成するために、前記有効化クロスコンダクションコマンドに結合されており、前記第１の有効化ＣＣＤ信号が、前記同期整流器（ＳＲ）を使用した前記一次スイッチのゼロ電圧スイッチング中にクロスコンダクションの検出を有効化し、前記第２の有効化ＣＣＤ信号が、前記同期整流器の最小伝導期間中にクロスコンダクションの検出を有効化し、
前記クロスコンダクションディテクター回路が、
前記フォワードノードに結合された比較器であって、前記フォワードノードにおける電圧が前記閾値電圧より高く上昇したことに応答して比較器出力信号を生成する、前記比較器と、
前記比較器出力信号と前記第１の有効化ＣＣＤ信号と前記ＺＶＳ信号とに応答してＺＶＳ無効化信号を生成する第１のＡＮＤゲートと、
前記比較器出力信号と前記第２の有効化ＣＣＤ信号と前記ＳＲ信号とに応答して最小伝導Ｄｉｓａｂｌｅ＿ＳＲ信号を生成する第２のＡＮＤゲートと、
前記ＺＶＳ無効化信号と前記最小伝導Ｄｉｓａｂｌｅ＿ＳＲ信号とに応答して前記Ｄｉｓａｂｌｅ＿ＳＲ信号を生成するＯＲゲートと、
を備える、
請求項９に記載のシステム。

【請求項12】

前記一次制御装置と前記二次制御装置とが、モノリシック集積回路に含まれる、
請求項８に記載のシステム。

【請求項13】

前記一次制御装置と前記二次制御装置とが、１つの集積回路パッケージに含まれる、
請求項８に記載のシステム。

【請求項14】

エネルギー伝達要素と一次スイッチと同期整流器とを含む電力コンバーターにおけるクロスコンダクションを検出するための方法であって、前記方法が、
前記同期整流器が伝導しているときを検出することと、
前記エネルギー伝達要素の二次巻線のフォワードノードにおける順電圧を検出することと、
前記順電圧を、選択された閾値電圧と比較することであって、比較結果が、前記一次スイッチが導通しているときを示す、比較することと、
前記同期整流器が伝導しており、かつ、前記一次スイッチが伝導しているとき、クロスコンダクションを検出することと、
前記同期整流器を無効化することと、
を含む、方法。

【請求項15】

前記選択された閾値電圧が、同期整流器の動作パラメータを示す複数の電圧から選択された、
請求項１４に記載の方法。

【請求項16】

ゼロ電圧スイッチング中に前記一次スイッチが導通している、
請求項１４に記載の方法。

【請求項17】

最小伝導期間中に前記同期整流器が伝導している、
請求項１４に記載の方法。

【発明の詳細な説明】

【技術分野】

【0001】

関連出願の相互参照
[001] 本出願は、２０２３年２月１７日に出願された米国仮特許出願第６３，４４６，３８８号の利益を主張し、同文献の全体が参照により組み込まれる。

【0002】

[002] 本発明は概して、電力コンバーターを制御することに関する。より詳細には、本発明の例は、スイッチング式電力コンバーターを制御することに関する。

【背景技術】

【0003】

[003] スイッチング式電力コンバーターは、例えば電子モバイルデバイスにおいて一般的に使用される充電器などの、それらの動作のために調節された直流電流（ＤＣ：ｄｉｒｅｃｔ ｃｕｒｒｅｎｔ）電源を必要とする家庭用または産業用の機器に広く使用される。オフラインＡＣ－ＤＣコンバーターは、低周波（例えば５０Ｈｚまたは６０Ｈｚ）の高電圧の交流（ＡＣ：ａｌｔｅｒｎａｔｉｎｇ ｃｕｒｒｅｎｔ）入力電圧を、必要とされるレベルのＤＣ出力電圧に変換する。それらの適切に調節された出力、高効率、および小さいサイズ、並びに、それらの安全性および保護機能を理由として、様々な種類のスイッチング式電力コンバーターが一般的に利用される。スイッチング式電力コンバーターの一般的なトポロジーは、フライバック、フォワード、ブースト、バック型、ハーフブリッジ、およびフルブリッジを包含するだけでなく、共振型を含む他の多くのものを包含する。

【0004】

[004] 例えば同期スイッチング式電力コンバーターといった幾つかのスイッチング式電力コンバーターは、電力コンバーターの一次側における一次スイッチと、電力コンバーターの二次側における例えば同期整流回路のスイッチといった二次スイッチとを含み得る。一次スイッチは、電力コンバーターの入力と出力との間のエネルギー伝達を制御するために、オン状態（すなわち閉じたスイッチ）とオフ状態（すなわち開いたスイッチ）との間でスイッチングされ得る。二次スイッチは、一次スイッチがオフ状態にスイッチングされたときにエネルギーが電力コンバーターの出力に伝達される効率を高めるために使用され得る。動作時、クロスコンダクションを防ぐために両方のスイッチが同時にオン状態にならないように、二次スイッチが、一次スイッチと連動してオン状態とオフ状態との間でスイッチングされ得るが、クロスコンダクションは、電力コンバーターが、電力コンバーターの効率の低下をもたらし得るような出力における短絡回路にエネルギーを提供しようと試みる状態である。

【0005】

[005] クロスコンダクションを回避するために、スイッチに対する駆動信号は、一次スイッチがオフに切り替わるときと二次スイッチがオンに切り替わるときとの間の期間に短い「デッドタイム」を含む。デッドタイムを延ばすことは、スイッチを保護することに役立つが、それは、電力コンバーターの効率を下げるような、および利用可能なデューティサイクルレンジを下げるような、両方のスイッチがオフであるときに発生する別のタイプの損失を更に生成する。結果として、クロスコンダクションが発生しないことを確実なものとしながら、駆動信号のデッドタイムを最小化することが、重要な設計目標である。

【発明の概要】

【0006】

[006] 以下の図を参照しながら、本発明の非限定的かつ非網羅的な実施形態が説明され、同様の参照符号は様々な図を通して、別段の指定がない限り同様の部分を示す。

【図面の簡単な説明】

【0007】

【図1A】[007] 図１Ａは、本発明の教示による、クロスコンダクションを検出するための、および二次スイッチを無効化するための、クロスコンダクションディテクター回路を使用するフライバック構成による電力コンバーターの例示的な機能ブロック図を示す。

【図1B】図１Ｂは、本発明の教示による、クロスコンダクションを検出するための、および二次スイッチを無効化するための、クロスコンダクションディテクター回路を使用するフライバック構成による電力コンバーターの別の例示的な機能ブロック図を示す。

【図1C】図１Ｃは、集積回路パッケージ内に含まれるクロスコンダクションディテクター回路および制御回路を含む図１Ａまたは図１Ｂに示されるフライバック構成による電力コンバーターの回路図を示す。

【図2】[008] 図２は、例示的な電力コンバーターにおいて観測される一次駆動信号、二次駆動信号、およびＦＷＤ電圧の例示的な波形を示す例示的なタイミング図を示す。

【図3】[009] 図３は、本発明の教示による、クロスコンダクションディテクター回路の一例のタイミング図を示す。

【図4】[0010] 図４は、クロスコンダクションイベントを検出するための判断工程に対するフロー図４００の例を示す。

【図5】[0011] 図５は、図１Ａに例示されているＳＲ駆動回路１３８に対する、および制御論理回路１４０に対するクロスコンダクションディテクター回路１４４の結合に対する論理図を示す。

【図6】[0012] 図６は、図１Ｂに例示されているＳＲ駆動回路１３８に対するクロスコンダクションディテクター回路１４４の結合に対する論理図を示す。

【図7】[0013] 図７は、図１Ａの実施形態による二次スイッチ１２２のオン切り替えとオフ切り替えとを制御するためのＳＲ駆動回路１３８の一例を示す。

【発明を実施するための形態】

【0008】

[0014] 図面中の複数の図にわたり、対応する参照符号が対応するコンポーネントを示す。当業者は、図中の要素が簡潔かつ明確であるように描かれること、および、一定の縮尺で描かれているとは限らないことを理解する。例えば、図中の幾つかの要素の寸法は、本発明の様々な実施形態をより理解しやすくするために、他の要素より誇張される場合がある。更に、市販に適した実施形態において有用なまたは必要な、一般的だが良く理解される要素は多くの場合、本発明に係るこれらの様々な実施形態の図が見づらくならないように図示されていない。

【0009】

[0015] 以下の説明では、本発明を十分に理解してもらうために多くの具体的な詳細事項が記載される。しかし、本発明を実施するために特定の詳細事項が使用されるとは限らないことが当業者に明らかである。他の例を挙げると、よく知られた材料または方法については、本発明が理解しにくくなるのを防ぐために、詳細には説明されていない。

【0010】

[0016] 本明細書中での、「一実施形態」、「実施形態」、「一例」、または「例」についての言及は、実施形態または例との関連で説明される特定の特徴、構造、または特性が本発明の少なくとも１つの実施形態に含まれることを意味する。したがって、本明細書中の様々な場所における「一実施形態において」、「実施形態において」、「一例」、または「例」といった表現の使用は、すべてが同じ実施形態または例に関連するとは限らない。更に、特定の特徴、構造、または特性は、１つまたは複数の実施形態または例において任意の適切な組み合わせ、および／または部分的組み合わせで組み合わされてもよい。特定の特徴、構造、または特性は、説明される機能を提供する集積回路、電子回路、結合論理回路、または他の適切なコンポーネントに含まれてもよい。加えて、本明細書とともに提供される図が当業者への説明を目的としていること、および図面が一定の縮尺で描かれているとは限らないことが理解される。

【0011】

[0017] 例示を目的として、以下の説明は、正の論理極性を使用した電力コンバーターを説明する。当業者は、本発明の概念を負の論理極性を使用することまで広げ得る。

【0012】

[0018] 例示を目的として、以下の説明は、電力コンバーターが電池駆動式製品にエネルギーを提供することを目的として出力電圧および電流を提供するために使用され得ることについて説明していることに留意されたい。しかし、本発明が概して任意の電力コンバーターに適用され得ることが理解される。

【0013】

[0019] 本明細書において説明されている様々な例において、二次スイッチが伝導状態にあり、一次スイッチがオンに切り替わるとき、クロスコンダクションイベントが存在する。これは、フォワードＦＷＤ電圧を観察することにより検出され得る。

【0014】

[0020] 例えば一次側と二次側との間に電流が流れないガルバニック絶縁を含むフライバックコンバーターでは、エネルギーまたは情報は他の手段によりやり取りされる。二次側により制御されるフライバックコンバーターの場合、一次側に関する情報はＦＷＤノード１１４を監視することにより外挿され得る。ＦＷＤノード１１４は一次スイッチにまたがる電圧に比例的に追従する。通常動作中、一次スイッチが伝導し始め、および、二次スイッチが非伝導状態であるとき、または開いているとき、フォワードノード１１４における電圧が上昇する。一次スイッチが非伝導状態であり、および二次スイッチが伝導しているとき、フォワードノードにおける電圧は基準グランド未満である。どちらのスイッチも伝導状態でないとき、一次スイッチにリンギングが存在し、ＦＷＤノード１１４における電圧が一次スイッチにおける電圧に追従する。

【0015】

[0021] クロスコンダクションイベントが発生したとき、一次スイッチと二次スイッチとの両方が伝導状態にあり、ＦＷＤノード１１４における電圧を高める。このイベントは場合によってはトランジスタを損傷させる。開示されているクロスコンダクションディテクター回路は、二次スイッチの状態およびＦＷＤノード１１４における電圧の上昇を検出する。この状態はクロスコンダクションイベントと考えられ、無効化信号が二次スイッチに送信される。

【0016】

[0022] 図１Ａは、本発明の教示による、クロスコンダクションを検出するための、および二次スイッチを無効化するためのクロスコンダクションディテクター回路を使用するフライバック構成による電力コンバーターの例示的な機能ブロック図を示す。図１Ｂは、本発明の教示による、クロスコンダクションを検出するための、および二次スイッチを無効化するためのクロスコンダクションディテクター回路を使用するフライバック構成による電力コンバーターの別の例示的な機能ブロック図を示す。図１Ｃは、集積回路パッケージ内に含まれるクロスコンダクションディテクター回路および制御回路を含む図１Ａまたは図１Ｂに示されるフライバック構成による電力コンバーターの回路図を示す。

【0017】

[0023] 電力コンバーター１００は、例えば電池駆動式製品といった電子デバイスにエネルギーを提供するために使用され得る。破線により示される実効ドレイン静電容量Ｃ_ＰＳ１２０は、電力スイッチ１１６にまたがって効果的に結合された全ての静電容量を表す。静電容量Ｃ_ＰＳ１２０は、エネルギー伝達要素、すなわちエネルギー伝達要素Ｔ１ １０６の内部に本来的に備わる静電容量、および、電力スイッチ１１６の本来的に備わる内部静電容量を含み得る。静電容量Ｃ_ＰＳ１２０は、ノイズをフィルタリングするために、およびスイッチング電圧の遷移を遅くするために回路の様々な部分に意図的に配置された独立したコンデンサを更に表し得る。

【0018】

[0024] 示される例において、電力コンバーター１００は、一次制御装置１３４と二次制御装置１３２とを更に含む。一次制御装置１３４は、一次スイッチ１１６のスイッチングを制御し、二次制御装置１３２は、例えば同期整流器（ＳＲ：ｓｙｎｃｈｒｏｎｏｕｓ ｒｅｃｔｉｆｉｅｒ）１２２といった二次スイッチのスイッチングを制御する。一次制御装置１３４および二次制御装置１３２は、ガルバニック絶縁された通信リンク１３３を介して通信し得る。

【0019】

[0025] 一次制御装置１３４および二次制御装置１３２は、制御装置１３０として示される（例えば非絶縁フライバックコンバーターにおける）ハイブリッド集積回路とモノリシック集積回路とのいずれかとして製造される集積回路の一部として形成され得る。一例において、一次スイッチ１１６は、制御装置１３０とともに１つの集積回路パッケージに集積されてもよい。別の例では、クロスコンダクションディテクター回路１４４は、制御装置１３０とともに１つの集積回路パッケージに集積され得る。一次制御装置と二次制御装置との両方が１つの制御装置パッケージに含まれる必要はないこと、および、別々の制御装置パッケージに実装されてもよいことが理解されなければならない。更に、一次制御装置１３４および二次制御装置１３２は、別の集積回路として形成されてもよい。

【0020】

[0026] 有効化クロスコンダクションコマンド信号は、外部コンポーネントをトリミングすることによりレジスタ内に記憶された値、または、例えばインターインテグレーテッド回路（Ｉ２Ｃ：ｉｎｔｅｒ－ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）バスといった通信リンクを通して受信された信号であり得る。

【0021】

[0027] 図１Ａおよび図１Ｂは、ＳＲ制御／駆動回路１３８とクロスコンダクションディテクター回路１４４とを含み得る二次制御装置１３２の例である。比較器１４６は、（出力量Ｕ_Ｏを表す）フィードバック信号ＦＢを受信し、フィードバック信号ＦＢを基準と比較して、要求を生成する。要求は、一次スイッチ１１６がオンに切り替えられなければならないことを示す。出力量Ｕ_Ｏは、電力コンバーター１００の出力電圧Ｖ_Ｏを表し得る。要求に応答して、制御論理回路１４０がＲＥＱ信号を生成する。ＲＥＱ信号は、一次スイッチ１１６をいつ有効化するかを選択する。ＳＲ制御／駆動回路１３８はＲＥＱ信号を受信し、二次スイッチ１２２を有効化する駆動信号Ｓ_ＤＲを生成する。二次スイッチ１２２は、同期整流器ＳＲであり得る。一例において、駆動信号Ｓ_ＤＲはデジタル波形であり、駆動信号Ｓ_ＤＲにおける立ち上がりエッジは、二次スイッチ１２２を有効化してオンに切り替えることに対応する。

【0022】

[0028] 検出回路１２８は、コンデンサＣ_ｏ１２４にかかる出力電圧Ｖ_ｏを検出する。検出回路は、出力量Ｕ_ｏを表すフィードバック信号ＦＢを生成する。

【0023】

[0029] ＳＲ制御／駆動回路１３８は、エネルギー伝達要素１０６のＦＷＤノード１１４、同期整流器１２２、クロスコンダクションディテクター回路１４４、および制御論理回路１４０に結合されている。

【0024】

[0030] クロスコンダクションディテクター回路１４４は、ＦＷＤノード１１４、ＳＲ制御／駆動回路１３８、および制御論理回路１４０に結合されている。

【0025】

[0031] 図１Ａでは、例えばＥＮ＿ＣＣＤ＿ＺＶＳまたはＥＮ＿ＣＣＤ＿ＭＣといった有効化クロスコンダクション検出信号が、制御論理回路１４０から受信される。この例は、クロスコンダクションイベントのタイプに基づいてクロスコンダクションディテクター回路１４４を有効化することを提供する。図１Ｂでは、例えばＥＮ＿ＣＣＤといった有効化クロスコンダクション検出信号が、制御論理回路１４０から受信される。この例は、最小伝導期間イベントとゼロ電圧ＺＶＳイベントとの両方に基づいてクロスコンダクションディテクター回路１４４を有効化することを提供する。

【0026】

[0032] 図１Ａに対する動作時、例えばＥＮ＿ＣＣＤ＿ＺＶＳまたはＥＮ＿ＣＣＤ＿ＭＣといった有効化クロスコンダクション検出信号が有効であるとき、クロスコンダクションディテクター回路１４４がオンに切り替わる。クロスコンダクションディテクター回路１４４は、例えばＦＷＤ電圧といったＦＷＤノード１１４における電圧を監視することにより、いつ一次スイッチ１１６がオンであるかを検出する。要求信号ＲＥＱおよびＳＲ１２２が有効化された後にＦＷＤ電圧が所定の閾値より高く上昇したとき、クロスコンダクションディテクター回路１４４がＤＩＳＡＢＬＥ＿ＳＲ信号を生成する。ＳＲ制御／駆動回路１３８がＤＩＳＡＢＬＥ＿ＳＲ信号を受信し、同期整流器ＳＲ１２２をオフに切り替える。所定の閾値は、同期整流器１２２の動作パラメータに基づいて選択され得る。

【0027】

[0033] 図１Ａでは、クロスコンダクションディテクター回路１４４がＥＮ＿ＣＣＤ＿ＭＣ信号を受信したとき、クロスコンダクションディテクター回路１４４は、同期整流器（ＳＲ）二次伝導期間中に発生し得るクロスコンダクションイベントを探す。一次スイッチ１１６がオフに切り替わった後、ＳＲ１２２が二次伝導期間中にオンに切り替わる。ＳＲ１２２は、例えば１マイクロ秒といった最小伝導期間を伴う。ＦＷＤ電圧が基準グランドより高く上昇したとき、ＳＲ１２２がオフに切り替えられる。クロスコンダクションイベントが発生したとき、例えば一次スイッチ１１６がオンであるとき、クロスコンダクションディテクター回路１４４が最小ＳＲ二次伝導期間中にＳＲ１２２を無効化する。通常動作のもとでは、ＦＷＤノード１１４の電圧は最小伝導期間中に基準グランド未満である。クロスコンダクションイベントが発生したとき、ＦＷＤ電圧が基準グランドより高く急速に上昇する。ＦＷＤ電圧が所定の閾値と比較される。所定の閾値は、クロスコンダクションイベント中のみにＳＲ１２２が無効化されるように選択されている。

【0028】

[0034] 図１Ａでは、クロスコンダクションディテクター回路１４４がＥＮ＿ＣＣＤ＿ＺＶＳ信号を受信したとき、クロスコンダクションディテクター回路１４４は、ＳＲ－ＺＶＳ－ＯＮ期間中に発生し得るクロスコンダクションイベントを探す。ＳＲ－ＺＶＳ－ＯＮ期間に対する通常動作中、ＦＷＤ電圧が基準グランドより高くなる。クロスコンダクションイベントが発生したとき、例えば一次スイッチ１１６がオンであるとき、ＦＷＤ電圧が急速に上昇する。ＦＷＤ電圧が所定の閾値と比較される。ＳＲ１２２がクロスコンダクションイベント中にのみ無効化されるように、所定の閾値が選択されている。

【0029】

[0035] 図１Ｂでは、有効化クロスコンダクション検出信号、例えばＥＮ＿ＣＣＤが、制御論理回路１４０から受信される。

【0030】

[0036] 動作時、有効化クロスコンダクション検出信号、例えばＥＮ＿ＣＣＤが受信されたとき、クロスコンダクションディテクター回路１４４がオンに切り替わる。クロスコンダクションディテクター回路１４４は、ＦＷＤノード１１４におけるＦＷＤ電圧を監視することにより、いつ一次スイッチ１１６がオンであるかを検出する。要求信号ＲＥＱおよびＳＲ１２２が有効化された後、ＦＷＤ電圧が所定の閾値より高く上昇したとき、クロスコンダクションディテクター回路１４４が、ＤＩＳＡＢＬＥ＿ＳＲ信号を生成する。ＳＲ制御／駆動回路１３８が、ＤＩＳＡＢＬＥ＿ＳＲ信号を受信し、二次スイッチＳＲ１２２をオフに切り替える。所定の閾値は、同期整流器の動作パラメータに基づいて選択され得る。

【0031】

[0037] クロスコンダクションディテクター回路１４４がＥＮ＿ＣＣＤ信号を受信したとき、クロスコンダクションディテクター回路１４４は、同期整流器（ＳＲ）の任意の二次伝導期間中に発生し得るクロスコンダクションイベントを探す。クロスコンダクションが発生したとき、例えば一次スイッチ１１６がオンであるとき、例えばＦＷＤ電圧が基準グランド１２５より高く急速に上昇したとき、クロスコンダクションディテクター回路１４４がＳＲ１２２を無効化する。ＦＷＤ電圧が所定の閾値と比較される。ＳＲ１２２がクロスコンダクションイベント中にのみ無効化されるように、所定の閾値が選択されている。

【0032】

[0038] 図２は、一次駆動信号Ｐ_ＤＲ、ＦＷＤ電圧、および二次駆動信号Ｓ_ＤＲの例示的な波形の信号挙動を示す例示的なタイミング図２００を示す。時間インターバルｔ_１～ｔ_６の間の例示的な波形のサイクルが示される。

【0033】

[0039] 時間インターバルｔ_１からｔ_２中、一次駆動信号Ｐ_ＤＲが一次スイッチ１１６を伝導モードにする。同期整流器１２２は伝導しておらず、ＦＷＤノード１１４にかかる電圧はハイである。

【0034】

[0040] 時間インターバルｔ_２からｔ_３中、同期整流器１２２が伝導状態であるとき、ＦＷＤ電圧は基準グランド１２５未満である。

【0035】

[0041] 時間インターバルｔ_３からｔ_４中、一次駆動信号Ｐ_ＤＲと二次駆動信号Ｓ_ＤＲとのどちらもアサートされない。電力コンバーターが不連続伝導モードである。一次電力スイッチのドレインノードにおける静電容量とエネルギー伝達要素のインダクタンスとの間の共振によるリンギング電圧が存在し得る。

【0036】

[0042] 時間インターバルｔ_４からｔ_５中、一次スイッチのゼロ電圧スイッチングＺＶＳを実現するために、二次駆動信号Ｓ_ＤＲがアサートされ得る。

【0037】

[0043] 二次スイッチ１２２が伝導している時間インターバル中、例えば時間インターバルｔ_２からｔ_３およびｔ_４からｔ_５中、一次スイッチ１１６がオンに切り替えられた場合、クロスコンダクションイベントが発生し得る。

【0038】

[0044] 図３は、クロスコンダクションイベント中の一次駆動信号Ｐ_ＤＲ、ＦＷＤ電圧、および二次駆動信号Ｓ_ＤＲの例示的な波形を示す例示的なタイミング図３００を示す。時間インターバルｔ_１～ｔ_３の間の例示的な波形のサイクルが示される。

【0039】

[0045] 時間インターバルｔ_１からｔ_２中、一次駆動信号Ｐ_ＤＲが一次スイッチ１１６を伝導モードにする。二次スイッチ１２２は伝導しておらず、ＦＷＤノード１１４におけるＦＷＤ電圧はハイである。

【0040】

[0046] 時間インターバルｔ_２からｔ_３中、（二次駆動信号Ｓ_ＤＲにより示される）二次側における同期整流器１２２が伝導状態であるとき、ＦＷＤ電圧が基準グランド１２５未満である。

【0041】

[0047] 時点ｔ_３において、ＦＷＤノード１１４におけるＦＷＤ電圧が急速に上昇する。この急速な上昇は、一次スイッチ１１６が伝導状態であることを示す。これはクロスコンダクションイベントである。ＳＲ制御／駆動回路１３８がオフに切り替えられる。

【0042】

[0048] 図４は、クロスコンダクションイベントを検出する判断工程に対するフロー図４００の例を示す。

【0043】

[0049] ステップ４０５において、クロスコンダクションディテクター回路１４４が有効化されているか否かが判定される。ＮＯ（いいえ）である場合、ステップ４０５を繰り返す。ＹＥＳ（はい）である場合、ステップ４１０において、ＦＷＤ電圧がＶ_ｔｈ以上であるか否かを確認する。ＦＡＬＳＥ（偽）である場合、ステップ４０５から繰り返す。ＴＲＵＥ（真）の場合、ステップ４１５において、ＳＲ１２２を無効化する。

【0044】

[0050] 図５は、図１Ａに例示されているＳＲ駆動回路１３８に対する、および制御論理回路１４０に対するクロスコンダクションディテクター回路１４４の結合に対する論理図を示す。

【0045】

[0051] この例では、クロスコンダクションイベントの検出は、検出されるクロスコンダクションイベントのタイプ、および、ＦＷＤ電圧の値に依存する。クロスコンダクションディテクター回路１４４は、比較器５０６、２つのＡＮＤゲート５０４、５０８、ＯＲゲート５０２、および単安定マルチバイブレーター（例えばワンショット）５１２を含む。

【0046】

[0052] 比較器５０６は、その反転入力に結合された少なくとも１つの閾値電圧と、その非反転入力に結合されたＦＷＤノード１１４とを含む。ＤＣ基準５１０が反転入力と基準グランド１２５との間に結合されている。これらの閾値電圧は、同期整流器１２２の動作パラメータに基づく。比較器５０６の出力は、いつＦＷＤノード１１４が閾値電圧より高い電圧をもつかを示す。

【0047】

[0053] 第１のＡＮＤゲート５０４は、制御論理回路１４０に結合された第１の入力および第２の入力と、比較器５０６の出力に結合された第３の入力とを含む。制御論理回路１４０ＥＮ＿ＣＣＤ＿ＺＶＳ信号とＳＲＯ＿ＺＶＳ信号とを提供する。これらの信号は、同期整流器１２２を使用した一次スイッチのゼロ電圧スイッチングＺＶＳ中のクロスコンダクションイベントをクロスコンダクションディテクター回路１４４が検出することを可能にする。

【0048】

[0054] 第２のＡＮＤゲート５０８は、比較器５０６の出力に結合された第１の入力と、制御論理回路１４０に結合された第２の入力と、ＳＲ制御／駆動回路１３８に結合された第３の入力とを含む。制御論理回路１４０は、ＥＮ＿ＣＣＤ＿ＭＣ信号を提供し、ＳＲ制御／駆動回路１３８は、ＳＲ＿１ｕＳ信号を提供する。これらの信号は、同期整流器１２２の最小伝導期間中にクロスコンダクションイベントをクロスコンダクションディテクター回路１４４が検出することを可能にする。

【0049】

[0055] ＯＲゲート５０２は、第１のＡＮＤゲート５０４および第２のＡＮＤゲート５０８の出力に結合された入力を含む。選択されたクロスコンダクションイベントのうちの１つが検出されたとき、ＯＲゲート５０２の出力がアサートされる。ワンショット５１２は、ＯＲゲート５０２の出力に結合されており、ＯＲゲート５０２の出力の前エッジに応答してＤＩＳＡＢＬＥ＿ＳＲ信号を出力する。アサートされたＤＩＳＡＢＬＥ＿ＳＲ信号を受信したことに応答して、ＳＲ制御／駆動回路１３８は、同期整流器１２２をオフに切り替える。

【0050】

[0056] 図６は、図１Ｂに例示されているＳＲ駆動回路１３８に対するクロスコンダクションディテクター回路１４４の結合に対する論理図を示す。

【0051】

[0057] この例では、クロスコンダクション検出は、イベントタイプに依存しない。クロスコンダクションディテクター回路１４４は、比較器６０６、ＡＮＤゲート６０４、および単安定マルチバイブレーター（例えばワンショット）６１２を含む。

【0052】

[0058] 比較器６０６は、その反転入力に結合された少なくとも１つの閾値電圧と、その非反転入力に結合されたＦＷＤノード１１４とを含む。ＤＣ基準６１０が、反転入力と基準グランド１２５との間に結合されている。これらの閾値電圧は、同期整流器１２２の動作パラメータに基づく。比較器６０６の出力は、いつＦＷＤノード１１４が閾値電圧より高い電圧をもつかを示す。

【0053】

[0059] ＡＮＤゲート６０４は、ＳＲ制御／駆動回路１３８に結合された第１の入力と、制御論理回路１４０に結合された第２の入力と、比較器６０６の出力に結合された第３の入力とを含む。ＳＲ制御／駆動回路１３８は、同期整流器１２２が伝導しているときに発生するクロスコンダクションイベントをクロスコンダクションディテクター回路１４４が検出することを可能にするＳ_ＤＲ信号を提供する。ＡＮＤゲート６０４の出力は、クロスコンダクションイベントの検出を示す。ワンショット６１２は、ＡＮＤゲート６０４の出力に結合されており、ＡＮＤゲート６０４の出力の前エッジに応答してＤＩＳＡＢＬＥ＿ＳＲ信号を出力する。アサートされたＤＩＳＡＢＬＥ＿ＳＲ信号を受信したことに応答して、ＳＲ制御／駆動回路１３８が同期整流器１２２をオフに切り替える。

【0054】

[0060] 図７は、本開示の実施形態による、二次スイッチ１２２のオン切り替えとオフ切り替えとを制御するためのＳＲ制御／駆動回路１３８の一例を示す。ＳＲ制御／駆動回路１３８は、遅延回路７０２、比較器７１０、比較器７１６、ＡＮＤゲート７０６、ラッチ７０４、ラッチ７０８、単安定マルチバイブレーター（例えばワンショット）７１２、単安定マルチバイブレーター（例えばワンショット）７１４、ＡＮＤゲート７１８、およびＯＲゲート７２０を含んだ状態で示される。

【0055】

[0061] ＳＲ制御／駆動回路１３８は、ＦＷＤノード１１４における電圧と要求信号ＲＥＱとを受信するように結合されている。受信された信号に応答して、ＳＲ制御／駆動回路１３８は二次駆動信号Ｓ_ＤＲを出力する。二次駆動信号Ｓ_ＤＲは、二次スイッチ１２２のトランジスタのオン切り替えとオフ切り替えとを制御する。

【0056】

[0062] 比較器７１０は、その反転入力におけるＦＷＤ電圧と、その非反転入力におけるオン切り替え閾値電圧ＳＲ＿ＯＮとを受信するように結合されている。比較器７１０の出力は、ＦＷＤ電圧がオン切り替え閾値電圧ＳＲ＿ＯＮ未満であるとき、ハイであり、ＦＷＤ電圧がオン切り替え閾値電圧ＳＲ＿ＯＮより高いとき、ローである。比較器７１０の出力は、ＡＮＤゲート７０６により受信される。比較器７１０の出力は更に、ワンショット回路７１２とも呼ばれる単安定マルチバイブレーター７１２により受信される。

【0057】

[0063] 単安定マルチバイブレーター７１２は、比較器７１０の出力に結合されており、矩形波を出力する。矩形波は、二次スイッチ１２２の最小伝導期間に実質的に等しいハイセクションの持続期間をもち得る。一例において、二次スイッチ１２２がＳＲ制御／駆動回路１３８によりオンに切り替えられた後、二次スイッチ１２２が、少なくとも最小伝導期間にわたってオンに制御される。例えばＦＷＤ電圧がオン切り替え閾値電圧ＳＲ＿ＯＮ未満に低下したときの、比較器７１０の出力における前エッジに応答して、単安定マルチバイブレーター７１２が、最小伝導期間に実質的に等しいハイ持続期間をもつ矩形波を出力する。単安定マルチバイブレーター７１２の出力は、ＡＮＤゲート７１８により受信される。特に、ＡＮＤゲート７１８は、ＡＮＤゲート７１８の入力における小さい円により示されるように、単安定マルチバイブレーター７１２の反転出力を受信する。

【0058】

[0064] 比較器７１６は、その非反転入力におけるＦＷＤ電圧と、その反転入力におけるオフ切り替え閾値電圧ＳＲ＿ＯＦＦとを受信するように結合されている。比較器７１６の出力は、ＦＷＤ電圧がオフ切り替え閾値電圧ＳＲ＿ＯＦＦより高いとき、ハイであり、ＦＷＤ電圧がオフ切り替え閾値ＳＲ＿ＯＦＦ未満であるとき、ローである。比較器７１６の出力は、ＡＮＤゲート７１８により受信される。

【0059】

[0065] ＡＮＤゲート７１８は、単安定マルチバイブレーター７１２の反転出力と、比較器７１６の出力とを受信するように結合されている。ＡＮＤゲート７１８の出力は、単安定マルチバイブレーター７１４により受信される。動作時、ＦＷＤ電圧がオン切り替え閾値電圧ＳＲ＿ＯＮ未満に低下してから、少なくとも最小伝導期間が経過した後、ＦＷＤ電圧がオフ切り替え閾値電圧ＳＲ＿ＯＦＦに到達したとき、ＡＮＤゲート７１８の出力における前エッジが発生する。最小伝導期間が経過する前に、ＦＷＤ電圧がオフ切り替え閾値電圧ＳＲ＿ＯＦＦより高く上昇したとき、ＡＮＤゲート７１８の出力の前エッジは、実質的に最小伝導期間の終了に伴って発生する。最小伝導期間が経過した後、ＦＷＤ電圧がオフ切り替え閾値電圧ＳＲ＿ＯＦＦより高く上昇したとき、実質的にＦＷＤ電圧がオフ切り替え閾値電圧ＳＲ＿ＯＦＦに到達したことに伴って、ＡＮＤゲート７１８の出力の前エッジが発生する。

【0060】

[0066] 単安定マルチバイブレーター７１４は、ＡＮＤゲート７１８の出力を受信するように結合されており、ＡＮＤゲート７１８の出力における前エッジに応答して、固定の持続期間の論理ハイパルスを出力する。言い換えると、単安定マルチバイブレーター７１４は、少なくとも最小伝導期間が経過した後、ＦＷＤ電圧がオフ切り替え閾値電圧ＳＲ＿ＯＦＦより高く上昇したことに応答して、固定の持続期間の論理ハイパルスを出力する。ＯＲゲート７２０は、入力として、単安定マルチバイブレーター７１４の出力と、クロスコンダクションディテクター回路１４４からのＤＩＳＡＢＬＥ＿ＳＲ信号とを受信する。ＯＲゲート７２０の出力は、ラッチ７０８のＲ入力（例えばリセット入力）において受信される。動作時、ラッチ７０８がリセットされ、二次駆動信号Ｓ_ＤＲが、二次スイッチ１２２をオフに切り替えるために、ロー値に遷移する。

【0061】

[0067] 遅延回路７０２は、要求信号ＲＥＱを受信するように結合されており、遅延された要求信号ＤＥＬＡＹ－ＲＥＱを出力する。示される例において、遅延回路７０２は、要求信号ＲＥＱにブランキング期間Ｔ_ＢＬとも呼ばれる遅延期間Ｔ_ＢＬを適用する。要求信号ＲＥＱに要求イベントが存在するとき、遅延回路７０２が遅延された要求信号ＤＥＬＡＹ＿ＲＥＱを出力し、この場合において、受信された要求イベントのブランキング期間Ｔ_ＢＬ後に要求イベントが発生する。

【0062】

[0068] ラッチ７０４は、遅延回路７０２の出力と単安定マルチバイブレーター７１４の出力とを受信するように結合されている。特に、ラッチ７０４は、そのＳ入力（例えばセット入力）における遅延された要求信号と、そのＲ入力（例えばリセット入力）における単安定マルチバイブレーターの出力とを受信するように結合されている。ラッチ７０４のＱ出力は、ＡＮＤゲート７０６により受信される。動作時、遅延された要求信号ＤＥＬＡＹ＿ＲＥＱにおける要求イベントに応答して、ラッチ７０４がセットされる。特に、要求信号ＲＥＱにおける受信された要求イベント後、空白期間ＴＢＬが経過した後、ラッチ７０４がセットされる。言い換えると、ラッチ７０４の出力は、受信された要求イベント後、空白期間Ｔ_ＢＬが経過した後、論理ハイとなる。ＦＷＤ電圧がオフ切り替え閾値電圧ＳＲ＿ＯＦＦより高く上昇したとき、ラッチ７０４がリセットされる。

【0063】

[0069] ＡＮＤゲート７０６は、比較器７１０の出力とラッチ７０４の出力とを受信するように結合されている。ラッチ７０８は、ＡＮＤゲート７０６の出力を受信するように結合されている。ラッチ７０８のＱ出力は、二次駆動信号Ｓ_ＤＲである。

【0064】

[0070] 動作時、受信された要求イベント後、少なくともブランキング期間Ｔ_ＢＬが経過したとき、ＦＷＤ電圧がオン切り替え閾値電圧ＳＲ＿ＯＮ未満に低下したとき、ＡＮＤゲート７０６が論理ハイ値を出力してラッチ７０８をセットする。二次スイッチ１２２の最小伝導期間が経過するまで、ラッチ７０８はリセットされることを防止される。最小伝導期間が経過する前に、ＦＷＤ電圧がオフ切り替え閾値ＳＲ＿ＯＦＦに到達した場合、実質的に最小伝導期間の経過を伴ってラッチ７０８がリセットされる。最小伝導期間が経過した後に、ＦＷＤ電圧がオフ切り替え閾値電圧ＳＲ＿ＯＦＦに到達した場合、実質的にＦＷＤ電圧がオフ切り替え閾値ＳＲ＿ＯＦＦに到達したことに伴って、ラッチ７０８がリセットされる。ラッチ７０８がセットされたとき、二次スイッチ１２２をオンに切り替えるために、二次駆動信号Ｓ_ＤＲがハイ値に遷移する。ＦＷＤ電圧がオフ切り替え閾値電圧ＳＲ＿ＯＦＦより高く上昇したとき、かつ、二次スイッチ１２２をオフに切り替えるために二次駆動信号Ｓ_ＤＲがロー値に遷移したとき、ラッチ７０８がリセットされる。ＦＷＤ電圧がオフ切り替え閾値電圧ＳＲ＿ＯＦＦより高く上昇したとき、要求信号ＲＥＱにおける次の受信された要求イベントまで、ラッチ７０８のセットを防止するために、および、二次駆動信号Ｓ_ＤＲが二次スイッチ１２２をオンに切り替えるためにハイ値に遷移することを防止するために、ラッチ７０８がリセットされる。

【0065】

[0071] 本発明に関して示される例についての上述の説明は、要約で説明される事項を含め、網羅的であることを意図したものではなく、開示される形態そのものへの限定であることを意図したものでもない。本発明の特定の実施形態および例が本明細書において例示を目的として説明されるが、本発明のより広い趣旨および範囲から逸脱せずに様々な同等な変更が可能である。実際、具体的で例示的な電圧、電流、周波数、出力範囲値、時間などが説明のために提示されること、および、本発明の教示による他の実施形態および例において他の値が使用されてもよいことが理解される。

【0066】

[0072] 本発明は請求項において規定されるが、本発明が代替的に以下の例により規定され得ることが理解されなければならない。

【0067】

[0073] 例１．エネルギー伝達要素と一次スイッチと同期整流器とを含む電力コンバーターのための制御装置は、二次制御装置を含み、二次制御装置は、有効化クロスコンダクションコマンド信号を受信するように結合された制御論理回路と、同期整流器に、制御論理回路に、および、エネルギー伝達要素のフォワードノードに結合された同期整流器（ＳＲ）制御／駆動回路であって、ＳＲ制御／駆動回路がＳＲ信号を生成し、同期整流器が有効であることをＳＲ信号が示す、ＳＲ制御／駆動回路と、フォワードノードに、制御論理回路に、および、ＳＲ制御／駆動回路に結合されたクロスコンダクションディテクター回路であって、フォワードノードにおける電圧が閾値電圧より高く上昇したときに一次スイッチが導通していることを検出し、一次スイッチが導通していることの検出に応答してＤｉｓａｂｌｅ＿ＳＲ信号を生成する、クロスコンダクションディテクター回路と、を備え、ＳＲ制御／駆動回路が、Ｄｉｓａｂｌｅ＿ＳＲ信号を受信するように、および同期整流器を無効化するように更に結合されている。

【0068】

[0074] 例２．制御論理回路が、有効化クロスコンダクション検出信号を生成するために有効化クロスコンダクションコマンドに結合されており、クロスコンダクションディテクター回路が、フォワードノードに結合された比較器であって、閾値電圧を受信し、フォワードノードにおける電圧が閾値電圧より高く上昇したことに応答して、比較器出力信号を生成する、比較器と、比較器出力信号と有効化クロスコンダクション検出信号とＳＲ信号とを受信したことに応答して、Ｄｉｓａｂｌｅ＿ＳＲ信号を生成するＡＮＤゲートと、を更に備える、例１に記載の制御装置。

【0069】

[0075] 例３．閾値電圧が、同期整流器の動作パラメータに基づいて選択されている、例２に記載の制御装置。

【0070】

[0076] 例４．制御論理回路が、第１の有効化クロスコンダクション検出（ＣＣＤ：ｃｒｏｓｓ ｃｏｎｄｕｃｔｉｏｎ ｄｅｔｅｃｔｉｏｎ）信号と第２の有効化ＣＣＤ信号とＺＶＳ信号とを生成するために、有効化クロスコンダクションコマンドに結合されており、第１の有効化ＣＣＤ信号が、同期整流器（ＳＲ）を使用した一次スイッチのゼロ電圧スイッチング中にクロスコンダクションの検出を有効化し、第２の有効化ＣＣＤ信号が、同期整流器の最小伝導期間中にクロスコンダクションの検出を有効化し、クロスコンダクションディテクター回路が、フォワードノードに結合された比較器であって、閾値電圧を受信して、フォワードノードにおける電圧が閾値電圧より高く上昇したことに応答して、比較器出力信号を生成する、比較器と、比較器出力信号と第１の有効化ＣＣＤ信号とＺＶＳ信号とに応答して、ＺＶＳ無効化信号を生成する第１のＡＮＤゲートと、比較器出力信号と第２の有効化ＣＣＤ信号とＳＲ信号とに応答して、最小伝導Ｄｉｓａｂｌｅ＿ＳＲ信号を生成する第２のＡＮＤゲートと、ＺＶＳ無効化信号と最小伝導Ｄｉｓａｂｌｅ＿ＳＲ信号とに応答して、Ｄｉｓａｂｌｅ＿ＳＲ信号を生成するＯＲゲートと、を備える、例１に記載の制御装置。

【0071】

[0077] 例５．例４に記載の制御装置が、エネルギー伝達要素の一次巻線に、および制御論理回路に結合された一次制御装置を更に備え、一次制御装置と二次制御装置とがガルバニック絶縁されている。

【0072】

[0078] 例６．一次制御装置と二次制御装置とが、モノリシック集積回路に含まれる、例５に記載の制御装置。

【0073】

[0079] 例７．一次制御装置と二次制御装置とが、１つの集積回路パッケージに含まれる、例５に記載の制御装置。

【0074】

[0080] 例８．システムが、一次巻線と二次巻線とを含むエネルギー伝達要素と、二次巻線のフォワードノードに結合された同期整流器（ＳＲ）と、一次巻線に結合された一次制御装置と、一次制御装置に、および一次巻線に結合された一次スイッチと、二次巻線に、および一次制御装置に結合された二次制御装置とを備える。二次制御装置は、有効化クロスコンダクションコマンドを受信するように結合された制御論理回路と、同期整流器に、制御論理回路に、およびフォワードノードに結合された同期整流器（ＳＲ）制御／駆動回路であって、ＳＲ制御／駆動回路がＳＲ信号を生成し、同期整流器が有効であることをＳＲ信号が示す、ＳＲ制御／駆動回路と、フォワードノードに、制御論理回路に、および、ＳＲ制御／駆動回路に結合されたクロスコンダクションディテクター回路であって、フォワードノードにおける電圧が閾値電圧より高く上昇したときに一次スイッチが導通していることを検出し、一次スイッチが導通していることの検出に応答して、Ｄｉｓａｂｌｅ＿ＳＲ信号を生成する、クロスコンダクションディテクター回路と、を備え、ＳＲ制御／駆動回路が、Ｄｉｓａｂｌｅ＿ＳＲ信号を受信したことに応答して、同期整流器を無効化する。

【0075】

[0081] 例９．制御論理回路が、有効化クロスコンダクション検出信号を生成するために、有効化クロスコンダクションコマンドに結合されており、クロスコンダクションディテクター回路が、フォワードノードに結合された比較器であって、閾値電圧を受信して、フォワードノードにおける電圧が閾値電圧より高く上昇したことに応答して、比較器出力信号を生成する、比較器と、比較器出力信号と有効化クロスコンダクション検出信号とＳＲ信号とを受信したことに応答して、Ｄｉｓａｂｌｅ＿ＳＲ信号を生成するＡＮＤゲートと、を更に備える、例８に記載のシステム。

【0076】

[0082] 例１０．閾値電圧が、同期整流器の動作パラメータに基づいて選択されている、例９に記載のシステム。

【0077】

[0083] 例１１．制御論理回路が、第１の有効化クロスコンダクション検出（ＣＣＤ）信号と第２の有効化ＣＣＤ信号とＺＶＳ信号とを生成するために、有効化クロスコンダクションコマンドに結合されており、第１の有効化ＣＣＤ信号が、同期整流器（ＳＲ）を使用した一次スイッチのゼロ電圧スイッチング中にクロスコンダクションの検出を有効化し、第２の有効化ＣＣＤ信号が、同期整流器の最小伝導期間中にクロスコンダクションの検出を有効化し、クロスコンダクションディテクター回路が、フォワードノードに結合された比較器であって、フォワードノードにおける電圧が閾値電圧より高く上昇したことに応答して比較器出力信号を生成する、比較器と、比較器出力信号と第１の有効化ＣＣＤ信号とＺＶＳ信号とに応答して、ＺＶＳ無効化信号を生成する第１のＡＮＤゲートと、比較器出力信号と第２の有効化ＣＣＤ信号とＳＲ信号とに応答して、最小伝導Ｄｉｓａｂｌｅ＿ＳＲ信号を生成する第２のＡＮＤゲートと、およびＺＶＳ無効化信号と最小伝導Ｄｉｓａｂｌｅ＿ＳＲ信号とに応答して、Ｄｉｓａｂｌｅ＿ＳＲ信号を生成するＯＲゲートとを備える、例９に記載のシステム。

【0078】

[0084] 例１２．一次制御装置と二次制御装置とが、モノリシック集積回路に含まれる、例８に記載のシステム。

【0079】

[0085] 例１３．一次制御装置と二次制御装置とが、１つの集積回路パッケージに含まれる例８に記載のシステム。

【0080】

[0086] 例１４．エネルギー伝達要素と一次スイッチと同期整流器とを含む電力コンバーターにおけるクロスコンダクションを検出するための方法は、同期整流器が伝導しているときを検出することと、エネルギー伝達要素の二次巻線のフォワードノードにおける順電圧を検出することと、順電圧を選択された閾値電圧と比較することであって、比較結果が、一次スイッチが導通しているときを示す、比較することと、同期整流器が伝導しており、かつ、一次スイッチが伝導しているクロスコンダクションを検出することと、同期整流器を無効化することと、を含む。

【0081】

[0087] 例１５．選択された閾値電圧が、同期整流器の動作パラメータを示す複数の電圧から選択された、例１４に記載の方法。

【0082】

[0088] 例１６．ゼロ電圧スイッチング中に一次スイッチが導通している、例１４に記載の方法。

【0083】

[0089] 例１７．最小伝導期間中に同期整流器が伝導している、例１４に記載の方法。

【図1A】

【図1B】

【図1C】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【外国語明細書】