特開 2024-11774 ＭＥＭＳ装置およびＭＥＭＳ装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024011774

(43)【公開日】2024-01-25

(54)【発明の名称】ＭＥＭＳ装置およびＭＥＭＳ装置の製造方法

(51)【国際特許分類】

   B81B 3/00 20060101AFI20240118BHJP

   B81C 1/00 20060101ALI20240118BHJP

   G01P 15/125 20060101ALI20240118BHJP

【ＦＩ】

B81B3/00

B81C1/00

G01P15/125 Z

【審査請求】未請求

【請求項の数】12

【出願形態】ＯＬ

(21)【出願番号】P 2022114035

(22)【出願日】2022-07-15

(71)【出願人】

【識別番号】000116024

【氏名又は名称】ローム株式会社

(74)【代理人】

【識別番号】100145403

【弁理士】

【氏名又は名称】山尾 憲人

(74)【代理人】

【識別番号】100184343

【弁理士】

【氏名又は名称】川崎 茂雄

(72)【発明者】

【氏名】ヘラー，マーティン ウィルフリード

【テーマコード（参考）】

3C081

【Ｆターム（参考）】

3C081AA01

3C081AA17

3C081BA03

3C081BA04

3C081BA11

3C081BA22

3C081BA29

3C081BA32

3C081BA41

3C081BA48

3C081BA53

3C081CA02

3C081CA14

3C081CA29

3C081CA40

3C081DA03

3C081DA04

3C081DA21

3C081DA25

3C081DA26

3C081DA30

3C081DA43

3C081EA02

(57)【要約】

【課題】ＭＥＭＳ電極の高さを均一化させる。
【解決手段】加速度センサ１は、第１主面１０ａと第１主面１０ａに対向する第２主面１０ｂとを有し、第２主面１０ｂ側から第１主面１０ａ側に向かって、シリコン基板である第１層１１と導電性を有する炭化シリコン層である第２層１２とシリコン層である第３層１３とが順に積層された、基板１０と、基板１０の第１主面１０ａから第２主面１０ｂ側へ、第３層１３、第２層１２及び第１層１１にわたって窪んでいる、キャビティ１５と、キャビティ１５内に配置されており、第３層１３と第２層１２とによって構成されており、キャビティ底面１５ａに対して第１主面１０ａ側に離間している、ＭＥＭＳ電極５と、ＭＥＭＳ電極５を平面視において分断しており、ＭＥＭＳ電極５の分断された両側部を機械的に連結しつつ電気的に絶縁する、アイソレーションジョイント６とを備えている。
【選択図】図２

【特許請求の範囲】

【請求項1】

第１主面と前記第１主面に対向する第２主面とを有し、前記第２主面側から前記第１主面側に向かって、シリコン基板と導電性を有する炭化シリコン層とシリコン層とが順に積層された、基板と、
前記基板の前記第１主面から前記第２主面側へ、前記シリコン層、前記炭化シリコン層及び前記シリコン基板にわたって窪んでいる、キャビティと、
前記キャビティ内に配置されており、前記シリコン層と前記炭化シリコン層とによって構成されており、前記キャビティの底面に対して前記第１主面側に離間している、ＭＥＭＳ電極と、
前記ＭＥＭＳ電極を平面視において分断しており、該ＭＥＭＳ電極の分断された両側部を機械的に連結しつつ電気的に絶縁する、アイソレーションジョイントと
を備えたＭＥＭＳ装置。

【請求項2】

前記炭化シリコン層は、前記シリコン層を前記第１主面から前記第２主面側へエッチングする際のエッチングストップ層である、
請求項１に記載のＭＥＭＳ装置。

【請求項3】

前記炭化シリコン層は、エピタキシャル成長層である、
請求項１又は２に記載のＭＥＭＳ装置。

【請求項4】

前記シリコン層は、エピタキシャル成長層である、
請求項１又は２に記載のＭＥＭＳ装置。

【請求項5】

前記アイソレーションジョイントは、前記ＭＥＭＳ電極から前記第２主面側へ突出している、
請求項１又は２に記載のＭＥＭＳ装置。

【請求項6】

前記炭化シリコン層の厚みは、１００ｎｍ以上６００ｎｍ以下である、
請求項１又は２に記載のＭＥＭＳ装置。

【請求項7】

前記シリコン層の厚みは、１５μｍ以上２０μｍ以下である、
請求項１又は２に記載のＭＥＭＳ装置。

【請求項8】

シリコン基板を用意し、前記シリコン基板上に炭化シリコン層を積層し、前記炭化シリコン層上にシリコン層を積層して、基板を形成すること、ここで、基板は、シリコン層の外表面である第１主面と、前記第１主面に対向しておりシリコン基板の外表面である第２主面と、を有しており、
前記基板を、前記第１主面から前記炭化シリコン層に至る第１トレンチを形成し、前記第１トレンチの壁面及び底面を熱酸化することによって、アイソレーションジョイントを形成すること、ここで、前記アイソレーションジョイントは、前記シリコン層が熱酸化された部分と前記炭化シリコン層が熱酸化された部分とを有しており、
前記基板を、前記第１主面から前記炭化シリコン層に至る第２トレンチを形成し、該第２トレンチによって少なくとも前記シリコン層にＭＥＭＳ電極を平面視において区画すること、ここで、平面視において区画された前記ＭＥＭＳ電極は、前記アイソレーションジョイントによって平面視において分断されており、
前記区画されたＭＥＭＳ電極の前記第２主面側に位置するシリコン基板を除去することによってキャビティを形成すると共に、前記キャビティの底面から離間した、ＭＥＭＳ電極を形成し、この結果、前記アイソレーションジョイントが、ＭＥＭＳ電極のうち該アイソレーションジョイントによって分断された両側部が、該アイソレーションジョイントによって機械的に連結されつつ電気的に絶縁されていること、
を含むＭＥＭＳ装置の製造方法。

【請求項9】

前記炭化シリコン層の形成は、前記シリコン基板上に炭化シリコンをエピタキシャル成長させることによって実施される、
請求項８に記載のＭＥＭＳ装置の製造方法。

【請求項10】

前記シリコン層の形成は、前記炭化シリコン層上にシリコンをエピタキシャル成長させることによって実施される、
請求項８又は９に記載のＭＥＭＳ装置の製造方法。

【請求項11】

前記炭化シリコン層の形成と前記シリコン層の形成とは、エピタキシャル成長工程においてガスを切り換えることによって連続して実施される、
請求項１０に記載のＭＥＭＳ装置の製造方法。

【請求項12】

前記第１トレンチの前記熱酸化は、前記アイソレーションジョイントが前記炭化シリコン層を貫通して前記第２主面側に突出するように実施される、
請求項８又は９に記載のＭＥＭＳ装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＭＥＭＳ装置およびＭＥＭＳ装置の製造方法に関する。

【背景技術】

【0002】

特許文献１には、半導体微細加工技術を用いて製造されるＭＥＭＳ（Micro Electro Mechanical System）装置として、ＭＥＭＳ電極を有するＭＥＭＳセンサが開示されている。例えば、ＭＥＭＳ電極は、ＳＣＲＥＡＭ（Single Crystal silicon Reactive Etch and Meal)法により形成される。ＳＣＲＥＡＭ法によれば、まず、基板（例えばシリコン基板）にＭＥＭＳ電極の平面視における輪郭に沿ってトレンチを形成し、トレンチの底部から基板を等方性エッチングにより除去することによって、隣り合うトレンチの底部同士が接続されてなるキャビティを形成しつつ、キャビティの底面からＭＥＭＳ電極をリリースさせることができる。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１５－２１７４７３号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

ＭＥＭＳ電極は、トレンチの底部から等方性エッチングにより除去されて形成されるので、トレンチからの距離及びＭＥＭＳ電極の幅及びトレンチの配置等の相違によって、ＭＥＭＳ電極の各部は底部が均一に除去されにくい。その結果、ＭＥＭＳ電極の各部の高さが均一化されにくく、ＭＥＭＳ電極の特性を安定化させにくい。

【0005】

本開示は、ＭＥＭＳ電極の高さを均一化させることができる、ＭＥＭＳ装置及びＭＥＭＳ装置の製造方法を提供することを課題とする。

【課題を解決するための手段】

【0006】

本開示の一態様は、
第１主面と前記第１主面に対向する第２主面とを有し、前記第２主面側から前記第１主面側に向かって、シリコン基板と導電性を有する炭化シリコン層とシリコン層とが順に積層された、基板と、
前記基板の前記第１主面から前記第２主面側へ、前記シリコン層、前記炭化シリコン層及び前記シリコン基板にわたって窪んでいる、キャビティと、
前記キャビティ内に配置されており、前記シリコン層と前記炭化シリコン層とによって構成されており、前記キャビティの底面に対して前記第１主面側に離間している、ＭＥＭＳ電極と、
前記ＭＥＭＳ電極を平面視において分断しており、該ＭＥＭＳ電極の分断された両側部を機械的に連結しつつ電気的に絶縁する、アイソレーションジョイントと
を備えたＭＥＭＳ装置を提供する。

【0007】

本開示に係るＭＥＭＳ装置によれば、ＭＥＭＳ電極は、第１主面から炭化シリコン層まで延びるように構成できるので、第１主面から第２主面に向かう方向における高さを均一化できる。

【0008】

さらに、アイソレーションジョイントを、例えばシリコン層から炭化シリコン層に至るように形成したトレンチの内壁面を熱酸化することによってシリコン層及び炭化シリコン層にわたって酸化シリコンとして一体的に構成できる。

【0009】

さらにまた、炭化シリコン層は導電性を有しているので、炭化シリコン層を挟んだ両側に位置するシリコン基板とシリコン層とを導通させることができる。よって、シリコン基板とシリコン層との間の帯電が抑制される。しかも、炭化シリコン層の表面に電荷が溜まりにくく、ＭＥＭＳ電極の下面（炭化シリコン層）がキャビティの底面に例えば静電引力により引き付けられることが抑制される。

【発明の効果】

【0010】

本開示に係るＭＥＭＳ装置によれば、ＭＥＭＳ電極の高さを均一化させることができる。

【図面の簡単な説明】

【0011】

【図1】図１は本開示の一実施形態に係る加速度センサの平面図である。

【図2】図２は図１のII－II線に沿った加速度センサの断面図である。

【図3】図３は本開示の一実施形態に係る加速度センサの製造工程の一部を示す図である。

【図4】図４は図３の次の工程を示す図である。

【図5】図５は図４の次の工程を示す図である。

【図6】図６は図５の次の工程を示す図である。

【図7】図７は図６の次の工程を示す図である。

【図8】図８は図７の次の工程を示す図である。

【図9】図９は図８の次の工程を示す図である。

【図10】図１０は図９の次の工程を示す図である。

【図11】図１１は図１０の次の工程を示す図である。

【発明を実施するための形態】

【0012】

以下、本開示の一実施形態に係るＭＥＭＳ装置を添付図面に従って説明する。なお、以下の説明は、本質的に例示に過ぎず、本開示、その適用物、あるいは、その用途を制限することを意図するものではない。また、図面は模式的なものであり、各寸法の比率等は現実のものとは相違している。

【0013】

図１は、本開示の一実施形態に係る加速度センサ１を概略的に示す平面図である。図２は、図１のII－II線に沿った断面図である。本実施形態に係る加速度センサ１は半導体微細加工技術を用いて製造される静電容量型加速度センサである。図１及び図２を参照して、加速度センサ１は、ＭＥＭＳ電極５を有するデバイス側基板アセンブリ２と、デバイス側基板アセンブリ２に接合されて該デバイス側基板アセンブリ２との間にＭＥＭＳ電極５を収容する収容空間を構成するリッド側基板アセンブリ３とを有している。図１において、リッド側基板アセンブリ３は二点鎖線で囲った内側が透過状態とされＭＥＭＳ電極５が透過して示されている。

【0014】

以下の説明では、便宜上、図１に示す平面視において加速度センサ１の各辺に沿った方向のうち図１の左右方向をＸ方向、図１の上下方向をＹ方向と称し、図２～図１１に示す各断面視において加速度センサ１の厚み方向（図２～図１１における上下方向）をＺ方向とそれぞれ称する。特に、図１における、右側を＋Ｘ方向、左側を－Ｘ方向、上側を＋Ｙ方向、下型を－Ｙ方向とそれぞれ称する。図２～図１１における、上側を＋Ｚ方向、下側を－Ｚ方向と称する。

【0015】

図１に示されるように、デバイス側基板アセンブリ２は、基板１０と、基板１０内に設けられたＭＥＭＳ電極５と、ＭＥＭＳ電極５との間で電気信号（電圧）が入出力される複数の電極パッド４とを有している。

【0016】

基板１０は、＋Ｚ側に位置する第１主面１０ａと－Ｚ側に位置しており第１主面１０ａに対向する第２主面１０ｂ（図２参照）とを有している。第１主面１０ａ及び第２主面１０ｂは、Ｘ方向及びＹ方向に平行に延びている。基板１０は、－Ｚ側に第２主面１０ｂを有する第１層１１と、第１層１１の＋Ｚ側に積層された第２層１２と、第２層１２の＋Ｚ側に積層されており＋Ｚ側に第１主面１０ａを有する第３層１３とを有している。

【0017】

第１層１１は、導電性シリコン基板であって基板１０のハンドルウエハを構成している。第１層１１は、本実施形態では、ボロンなどのｐ型不純物を高濃度（例えば１０^１８～１０^２０／ｃｍ^３）でドービングして導電性が付与された導電性ｐ型シリコン基板である。第１層１１は、本実施形態では、厚みｔ１が７００μｍである。

【0018】

第２層１２は、導電性を有する炭化シリコン（ＳｉＣ）層である。第２層１２は、本実施形態では、第１層１１上に、炭化シリコンをボロンなどのｐ型不純物を高濃度（例えば１０^１８～１０^２０／ｃｍ^３）でドーピングしながらエピタキシャル成長させることにより導電性を有するように形成されたｐ型炭化シリコンエピタキシャル成長層である。第２層１２は、本実施形態では、厚みｔ２が１００ｎｍ以上６００ｎｍ以下である。

【0019】

第３層１３は、導電性を有するシリコン（Ｓｉ）層である。第３層１３は、本実施形態では、第２層１２上に、シリコンをボロンなどのｐ型不純物を高濃度（例えば１０^１８～１０^２０／ｃｍ^３）でドーピングしながらエピタキシャル成長させることにより導電性を有するように形成されたｐ型シリコンエピタキシャル成長層である。第３層１３は、本実施形態では、厚みｔ３が１５μｍ以上２０μｍ以下である。

【0020】

基板１０には、第１主面１０ａから第３層１３、第２層１２を貫通して第１層１１の途中まで－Ｚ側に窪んだ平面視矩形状のキャビティ１５が形成されている。

【0021】

以下、ＭＥＭＳ電極５について詳述する。ＭＥＭＳ電極５は、キャビティ１５内に配置された、可動電極２０及び固定電極３０を有している。可動電極２０は、キャビティ１５の底面１５ａ（以下、キャビティ底面１５ａと称する）から＋Ｚ側に離間している。固定電極３０は、後述する固定電極支持部３５を除いて、キャビティ底面１５ａから＋Ｚ側に離間している。

【0022】

図１に示されるように、可動電極２０は、キャビティ１５において＋Ｘ側よりに位置しておりＹ方向に延びる第１可動電極子２１と、第１可動電極子２１の－Ｘ側に位置しておりＹ方向に延びる第２可動電極子２２と、第１可動電極子２１及び第２可動電極子２２の－Ｙ側端部が接続されておりＸ方向に延びる可動電極基部２３と、キャビティ１５の－Ｘ側の内壁面から＋Ｘ側に延びる可動電極支持部２５と、可動電極支持部２５と可動電極基部２３とを接続する可動電極スプリング部２４とを有している。

【0023】

第１可動電極子２１は、第２可動電極子２２よりもＸ方向に幅広に構成されており、プルーフマスを有している。可動電極２０はＸ方向の加速度が作用すると可動電極スプリング部２４が弾性変形することによって、第１可動電極子２１及び第２可動電極子２２がＸ方向に変位する。

【0024】

図２に示されるように、第１可動電極子２１及び第２可動電極子２２は、第３層１３及び第２層１２にわたって構成されており、底面２１ａ，２２ａが第２層１２のうち第１層１１との界面によって構成されているので第１主面１０ａ又は第２主面１０ｂに平行である。換言すれば、第１可動電極子２１及び第２可動電極子２２は、第１層１１によって構成される部分を有していない。したがって、第１可動電極子２１及び第２可動電極子２２は、第１主面１０ａから底面２１ａ，２２ａまでのＺ方向における寸法である高さｈ１が、第３層１３の厚みｔ３と第２層の厚みｔ２とを合計した寸法に略等しく、全体的に略均一に構成されている。

【0025】

可動電極基部２３、可動電極スプリング部２４及び可動電極支持部２５も同様に第３層１３及び第２層１２にわたって構成される一方で、第１層１１によって構成された部分を有していない。よって、可動電極基部２３、可動電極スプリング部２４及び可動電極支持部２５は、Ｚ方向における高さが、第１可動電極子２１及び第２可動電極子２２と同じ高さであるｈ１に略均一に構成されている。

【0026】

図１及び図２に示されるように、可動電極２０は、可動電極支持部２５をＹ方向及びＺ方向に横断してＸ方向に分断する可動電極アイソレーションジョイント２６をさらに有している。可動電極アイソレーションジョイント２６は、可動電極支持部２５をＺ方向に貫通して－Ｚ側に突出している。可動電極アイソレーションジョイント２６の－Ｚ側端部は、キャビティ底面１５ａに対して＋Ｚ側に離間している。

【0027】

可動電極アイソレーションジョイント２６は、本実施形態では少なくとも第３層１３を熱酸化して形成された酸化シリコンであるが、第２層１２及び第１層１１が熱酸化された部分を追加で有していてもよい。可動電極アイソレーションジョイント２６は、可動電極支持部２５のうち該可動電極アイソレーションジョイント２６によってＸ方向に分断された両側部を機械的に連結しつつ電気的に絶縁している。

【0028】

可動電極支持部２５には、可動電極アイソレーションジョイント２６の＋Ｘ側部分に可動電極配線層２７が接続されている。可動電極２０は、可動電極配線層２７を介して複数の電極パッド４のうちの１つに電気的に接続されている。

【0029】

図１に示されるように、固定電極３０は、第１可動電極子２１と第２可動電極子２２との間に位置しており第１可動電極子２１に対向しておりＹ方向に延びる第１固定電極子３１と、第１固定電極子３１の－Ｘ側に位置しており第２可動電極子２２に対向しておりＹ方向に延びる第２固定電極子３２と、キャビティ１５の＋Ｘ側より位置においてキャビティ底面１５ａから＋Ｚ側に突出した固定電極支持部３５と、第１固定電極子３１及び第２固定電極子３２の＋Ｙ側端部と固定電極支持部３５とを接続する固定電極接続部３３とを有している。

【0030】

図２に示されるように、第１固定電極子３１及び第２固定電極子３２は、第３層１３及び第２層１２にわたって構成されており、底面３１ａ，３２ａが第２層１２のうち第１層１１との界面によって構成されているので第１主面１０ａ又は第２主面１０ｂに平行である。換言すれば、第１固定電極子３１及び第２固定電極子３２は、第１層１１によって構成される部分を有していない。したがって、第１固定電極子３１及び第２固定電極子３２は、第１主面１０ａから底面３１ａ，３２ａまでのＺ方向における寸法である高さｈ２が、第３層１３の厚みｔ３と第２層１２の厚みｔ２とを合計した寸法に略等しく、全体的に略均一に構成されている。なお、第１固定電極子３１及び第２固定電極子３２の高さｈ２は、第１可動電極子２１及び第２可動電極子２２の高さｈ１と略同一である。

【0031】

固定電極接続部３３も同様に第３層１３及び第２層１２にわたって構成される一方で、第１層１１によって構成された部分を有していない。よって、固定電極接続部３３のＺ方向における高さは、第１固定電極子３１及び第２固定電極子３２と同じ高さであるｈ２に略均一に構成されている。

【0032】

固定電極３０は、第１固定電極子３１と第２固定電極子３２とをＸ方向に機械的に接続しつつ電気的に絶縁する固定電極アイソレーションジョイント３６をさらに有している。固定電極アイソレーションジョイント３６は、第１固定電極子３１及び第２固定電極子３２よりも－Ｚ側に突出している。固定電極アイソレーションジョイント３６の－Ｚ側端部は、キャビティ底面１５ａに対して＋Ｚ側に離間している。

【0033】

固定電極アイソレーションジョイント３６は、本実施形態では少なくとも第３層１３を熱酸化することによって形成された酸化シリコンであるが、第２層１２及び第３層１３が熱酸化された部分を追加で有していてもよい。

【0034】

図１に示されるように、固定電極接続部３３は、第１固定電極子３１に電気的に接続された第１接続部３３ａと、第２固定電極子３２に電気的に接続された第２接続部３３ｂとを有している。第１接続部３３ａと第２接続部３３ｂとは電気的に絶縁されている。第１接続部３３ａには、固定電極第１配線層３７が接続されており、固定電極第１配線層３７を介して複数の電極パッド４のうちの１つに電気的に接続されている。同様に、第２接続部３３ｂには、固定電極第２配線層３８が接続されており、固定電極第２配線層３８を介して複数の電極パッド４のうちの１つに電気的に接続されている。

【0035】

図２に示されるように、固定電極支持部３５は、キャビティ底面１５ａから第１層１１、第２層１２及び第３層１３にわたって＋Ｚ側に延びている。

【0036】

ＭＥＭＳ電極５は、第１可動電極子２１と第１固定電極子３１とによって第１コンデンサＣ１が構成されており、第２可動電極子２２と第２固定電極子３２とによって第２コンデンサＣ２が構成されている。加速度センサ１は、加速度が作用したとき可動電極２０のＸ方向への変位に伴う、第１コンデンサＣ１及び第２コンデンサＣ２それぞれにおける静電容量の変化を電気信号として電極パッド４から取り出すことによって加速度を検出可能に構成されている。

【0037】

次に、加速度センサ１の製造方法について説明する。図３～図１１を参照して、加速度センサ１の製造方法のうちデバイス側基板アセンブリ２の製造方法について説明する。図３に示されるように、まず、導電性シリコン基板である第１層１１を用意する。第１層１１は、基板１０のハンドルウエハを構成し、例えばｐ型導電性シリコンウエハである。第１層１１の厚みｔ１（図２参照）は例えば７００μｍである

【0038】

第１層１１上（＋Ｚ側）に、炭化シリコン（ＳｉＣ）をボロンなどのｐ型不純物を高濃度（例えば１０^１８～１０^２０／ｃｍ^３）でドーピングしながらエピタキシャル成長させることによって、ｐ型炭化シリコンエピタキシャル成長層である第２層１２を形成する。第２層１２は、厚みｔ２（図２参照）が１００ｎｍ以上６００ｎｍ以下となるまでエピタキシャル成長により形成される。

【0039】

炭化シリコン層は、例えば、ＬＰＣＶＤ（Low Pressure Chemical Vapor Deposition）により形成される。炭化シリコン層の形成条件の一例として、シリコン種としてトリクロロシラン（ＴＣＳ）を使用し、エチレン、水素及びｐ型ドーパントを含むガスを使用して、１００ｍｂａｒ及び１４００℃の条件下で、炭化シリコン層をエピタキシャル成長させる。形成される炭化シリコンは、エピタキシャル成長させる条件に応じて、３Ｃ、４Ｈ又は６Ｈのいずれかの結晶構造になり得る。

【0040】

次に図４に示されるように、第２層１２上（＋Ｚ側）に、シリコン（Ｓｉ）をボロンなどのｐ型不純物を高濃度（例えば１０^１８～１０^２０／ｃｍ^３）でドーピングしながらエピタキシャル成長させることによって、ｐ型シリコンエピタキシャル成長層である第３層１３を形成する。第３層１３は、厚みｔ３（図２参照）が１５μｍ以上２０μｍ以下となるまでエピタキシャル成長により形成される。

【0041】

本実施形態では、第２層１２の形成と第３層１３の形成とは一連のエピタキシャル成長工程において途中でガスを切り換えることによって連続して実施される。しかしながら、第２層１２の形成と、第３層１３の形成とを個別に実施してもよい。

【0042】

次に図５に示されるように、基板１０の第１主面１０ａ上に、可動電極アイソレーションジョイント２６及び固定電極アイソレーションジョイント３６（以下、纏めてアイソレーションジョイント６と称する場合がある）に対応する位置が表出する第１酸化シリコン層（ＳｉＯ_２）４１を形成する。本実施形態では、第１酸化シリコン層４１は厚さが５００ｎｍである。次に、第１酸化シリコン層４１をハードマスクとして、基板１０を異方性エッチングにより第１主面１０ａから－Ｚ側に掘り下げることによって、第１トレンチ４２が形成される。

【0043】

ここで、基板１０は、第３層１３の－Ｚ側に第２層１２が位置している。第２層１２は炭化シリコン層であるため、シリコン層である第１層１１をエッチングするときの速度に比して、エッチング速度を顕著に低下させるエッチングストップ層として作用する。よって、第１トレンチ４２は、－Ｚ側端部が第１層１１を貫通した後、第２層１２の＋Ｚ側の表面で止まるか、若しくは第２層１２を僅かに掘り下げた位置で止まる。

【0044】

次に図６に示されるように、基板１０から第１酸化シリコン層４１を除去した後、基板１０を＋Ｚ側から熱酸化させることによって、第１主面１０ａ及び第１トレンチ４２の内壁面上に熱酸化シリコンである熱酸化被膜４３を形成する。第１トレンチ４２の内壁面に形成された熱酸化被膜４３は、第１トレンチ４２の内側を略埋めると共に外側に拡張する一方で、底部が第２層１２を貫通して第１層１１に食い込むように－Ｚ方向に成長して、アイソレーションジョイント６が形成される。

【0045】

アイソレーションジョイント６の－Ｚ側への成長に伴って、炭化シリコンである第２層１２及びシリコン基板である第１層１１も熱酸化されて酸化シリコンとなり、アイソレーションジョイント６の一部を構成する。

【0046】

次に図７に示されるように、基板１０の第１主面１０ａ上に形成された熱酸化被膜４３のうち可動電極アイソレーションジョイント２６よりも＋Ｘ側に位置する部分を除去する。さらに、除去されずに残存している熱酸化被膜４３のうち可動電極アイソレーションジョイント２６よりも＋Ｘ側に位置する部分に、Ｚ方向に貫通して第１層１１に連通するコンタクト孔４４を形成しつつ、該コンタクト孔４４に導電性金属であるコンタクト４５を埋め込む。

【0047】

次いで、残存している熱酸化被膜４３の＋Ｚ側の表面にコンタクト４５に導通する可動電極配線層２７をパターニングする。すなわち、可動電極配線層２７は導電性コンタクト４５を介して第３層１３に導電可能に接続されている。この他、図示は省略するが、第３層１３の＋Ｚ側に複数の電極パッド４、固定電極第１配線層３７ａ固定電極第２配線層３７ｂ、パッシベーション層等が形成される。

【0048】

次に図８に示されるように、基板１０の第１主面１０ａ上に、ＭＥＭＳ電極５に対応する部分に第２酸化シリコン層（ＳｉＯ_２）４６が形成される。次に、第２酸化シリコン層４６をハードマスクとして、基板１０を異方性エッチングにより第１主面１０ａから－Ｚ側に掘り下げることによって、第２トレンチ４７が形成される。第１トレンチ４２の形成と同様に、第２層１２がエッチングストップ層として作用するので、第２トレンチ４７は、－Ｚ側端部が第１層１１を貫通した後、第２層１２の＋Ｚ側の表面で止まるか、若しくは第２層１２を僅かに掘り下げた位置で止まる。

【0049】

次に図９に示されるように、第２酸化シリコン層４６及び第２トレンチ４７の内壁面に第３酸化シリコン層４８が形成される。第３酸化シリコン層４８は、第２トレンチ４７の底部において除去される。次いで、第２トレンチ４７の底部がエッチングにより第２層１２が除去されて、第２トレンチ４７の底部に第１層１１が現れる。第２層１２の除去は、例えば、より高温下（例えば２００～３００℃）において、エッチングガスとして六フッ化硫黄（ＳＦ６）と酸素とを用いたエッチングにより実施される。

【0050】

次に図１０に示されるように、第２トレンチ４７の底部を等方性エッチングにより除去することによって、ＭＥＭＳ電極５及びアイソレーションジョイント６の－Ｚ側に位置する第１層１１が除去され、隣り合う第２トレンチ４７の底部同士が接続されることによって、キャビティ１５が形成されると共に、ＭＥＭＳ電極５がキャビティ底面１５ａから＋Ｚ側に離間する（リリースされるともいう）ように形成される。このとき、第２層１２はエッチングにより除去されず、ＭＥＭＳ電極５の－Ｚ側端部に残る。

【0051】

次に図１１に示されるように、第２酸化シリコン層４６及び第３酸化シリコン層４８を除去することによって、デバイス側基板アセンブリ２が形成される。説明は省略するが、リッド側基板アセンブリ３も同様にＭＥＭＳプロセスによって形成される。デバイス側基板アセンブリ２とリッド側基板アセンブリ３とを接合することによって、加速度センサ１が製造される。

【0052】

上述した本実施形態に係る加速度センサ１によれば次の効果を奏する。

【0053】

（１）加速度センサ１は、第１主面１０ａと第１主面１０ａに対向する第２主面１０ｂとを有し、第２主面１０ｂ側から第１主面１０ａ側に向かって、シリコン基板である第１層１１と導電性を有する炭化シリコン層である第２層１２とシリコン層である第３層１３とが順に積層された、基板１０と、基板１０の第１主面１０ａから第２主面１０ｂ側へ、第３層１３、第２層１２及び第１層１１にわたって窪んでいる、キャビティ１５と、キャビティ１５内に配置されており、第３層１３と第２層１２とによって構成されており、キャビティ底面１５ａに対して第１主面１０ａ側に離間している、ＭＥＭＳ電極５と、ＭＥＭＳ電極５を平面視において分断しており、ＭＥＭＳ電極５の分断された両側部を機械的に連結しつつ電気的に絶縁する、アイソレーションジョイント６とを備えている。

【0054】

すなわち、加速度センサ１の製造方法は、シリコン基板である第１層１１を用意し、第１層１１上に炭化シリコン層である第２層１２を積層し、第２層１２上にシリコン層である第３層１３を積層して、基板１０を形成すること、ここで、基板１０は、第３層１３の外表面である第１主面１０ａと、第１主面１０ａに対向しており第１層１１の外表面である第２主面１０ｂと、を有しており；基板１０を、第１主面１０ａから第２層１２に至る第１トレンチ４２を形成し、第１トレンチ４２の壁面及び底面を熱酸化することによって、アイソレーションジョイント６を形成すること、ここで、アイソレーションジョイント６は、シリコン層である第３層１３が熱酸化された部分と炭化シリコン層である第２層１２が熱酸化された部分とを有しており；基板１０を、第１主面１０ａから第２層１２に至る第２トレンチ４７を形成し、第２トレンチ４７によって少なくとも第３層１３にＭＥＭＳ電極５を平面視において区画すること、ここで、平面視において区画されたＭＥＭＳ電極５は、アイソレーションジョイント６によって平面視において分断されており；区画されたＭＥＭＳ電極５の第２主面１０ｂ側に位置する第１層１１を除去することによってキャビティ１５を形成すると共に、キャビティ底面１５ａから離間した、ＭＥＭＳ電極５を形成し、この結果、アイソレーションジョイント６が、ＭＥＭＳ電極５のうちアイソレーションジョイント６によって分断された両側部が、アイソレーションジョイント６によって機械的に連結されつつ電気的に絶縁されていること、を含んでいる。

【0055】

その結果、ＭＥＭＳ電極５は、第１主面１０ａから炭化シリコン層である第２層１２まで延びるように構成できるので、Ｚ方向における高さを均一化できる。

【0056】

さらに、アイソレーションジョイント６を、シリコン層である第３層１３から炭化シリコン層である第２層１２に至るように形成した第１トレンチ４２及び第２トレンチ４７の内壁面を熱酸化することによって第３層１３及び第２層１２にわたって酸化シリコンとして一体的に構成できる。

【0057】

さらにまた、導電性を有する第２層１２によって、第２層１２を挟んだＺ方向の両側に位置する第１層１１と第３層１３とを電気的に導通させることができる。よって、第１層１１と第３層１３との間の帯電が抑制される。しかも、第２層１２は導電性炭化シリコン層であるので表面に電荷が溜まりにくく、ＭＥＭＳ電極５の下面（炭化シリコン層）がキャビティ底面１５ａに静電引力により引き付けられることが抑制される。

【0058】

なお、ＭＥＭＳ電極５の高さを均一化するために、基板として第２層にエッチングストップ層として酸化シリコン層を有するＳＯＩ（Silicon On Insulator）を採用することも考えられる。しかしながら、この場合、トレンチの底部は酸化シリコン層である第２層により構成されているため熱酸化させにくいので、アイソレーションジョイントを第２層をＺ方向に貫通するように形成しにくい。

【0059】

さらに、ＭＥＭＳ電極５の－Ｚ側端部が酸化シリコン層である第２層で構成されていると、ＭＥＭＳ電極５の表面に電荷が帯電しやすく、該帯電した電荷がキャビティ底面１５ａに引き付けられて固着するおそれがある。このため、基板にＳＯＩを採用した場合には、ＭＥＭＳ電極５の底部の第２層を除去する必要があるが、このとき、同じく酸化シリコンからなるアイソレーションジョイントも除去されてしまう（オーバーエッチングともいう）。

【0060】

さらにまた、第２層が酸化シリコンであると、第１層と第３層との間が第２層によって電気的に絶縁されて、第１層と第３層とによって構成されるコンデンサに静電容量が溜まってしまう。このため、第１層と第３層とを電気的に導通させるために、第２層に第１層と第３層とを導通させるコンタクト等を形成することを要する。

【0061】

したがって、本実施形態のように、第２層１２を導電性を有する炭化シリコンにより構成することによって、上述した第２層に酸化シリコン層を有するＳＯＩにおける問題が解決される。つまり、アイソレーションジョイント６の形成時に、炭化シリコン層である第２層１２を熱酸化させてアイソレーションジョイント６を第２層１２を貫通して－Ｚ側に突出するように成長させることができる。さらに、ＭＥＭＳ電極５の底部は、炭化シリコンである第２層１２で構成されているが、該炭化シリコンは導電性を有するため、酸化シリコン層のように表面に電荷が溜まることがなく、キャビティ底面１５ａに引き付けられることがない。さらにまた、第２層１２は、導電性を有するので、別途コンタクト層を設けることなく、第１層１１と第３層１３とを電気的に導通させることができる。

【0062】

（２）炭化シリコン層である第２層１２は、第３層１３を第１主面１０ａから第２主面１０ｂ側へエッチングする際のエッチングストップ層である。
その結果、シリコン層である第３層１３を第１主面１０ａから第２主面１０ｂ側にエッチングによりトレンチを形成する際に、エッチングの速度が第３層１３（シリコン層）をエッチングするときに比して第２層１２（炭化シリコン層）において遅くなるため、トレンチを底部が第２層に終端するようにエッチングを制御しやすい。

【0063】

（３）炭化シリコン層である第２層１２は、エピタキシャル成長層である。
すなわち、炭化シリコン層である第２層１２の形成は、シリコン基板である第１層１１上に炭化シリコンをエピタキシャル成長させることによって実施される。
その結果、別部材として準備した炭化シリコン層を接合して第２層１２を形成する場合に比して、炭化シリコン層をシリコン基板である第１層１１上に容易に積層できる。

【0064】

（４）シリコン層である第３層１３は、エピタキシャル成長層である。
すなわち、シリコン層である第３層１３の形成は、炭化シリコン層である第２層１２上にシリコンをエピタキシャル成長させることによって実施される。
その結果、別部材として準備したシリコン層を接合して第３層１３を形成する場合に比して、シリコン層を炭化シリコン層である第２層１２上に容易に積層できる。

【0065】

（５）アイソレーションジョイント６は、ＭＥＭＳ電極５から第２主面１０ｂ側へ突出している。
すなわち、第１トレンチ４２の熱酸化は、アイソレーションジョイント６が炭化シリコン層である第２層１２を貫通して第２主面１０ｂ側に突出するように実施される。
その結果、アイソレーションジョイント６によって、ＭＥＭＳ電極５のうちアイソレーションジョイント６により分断された両側部を確実に電気的に絶縁できる。

【0066】

（６）炭化シリコン層である第２層１２の厚みは、１００ｎｍ以上６００ｎｍ以下である。
その結果、第２層１２の厚みを適切に設定できる。具体的には、第２層１２をエッチングストップ層として作用させつつ、ＭＥＭＳ電極５をキャビティ１５からリリースさせるときには貫通させやすくこれによりＭＥＭＳ電極５の下方にエッチングガスを容易に供給できるのでシリコン基板である第１層１１の除去性を確保しやすい。
第２層１２の厚みが１００ｎｍ未満であると、トレンチ形成時に貫通しやすくエッチングストップ層としての作用が低下する。一方、第２層１２の厚みが６００ｎｍを超過すると、ＭＥＭＳ電極５をキャビティの底面からリリースするとき、第２層１２を貫通させにくく第１層１１の除去性が低下する。

【0067】

（７）シリコン層である第３層１３の厚みは、１５μｍ以上２０μｍ以下である。
その結果、第３層１３の厚みを適切に設定でき、ＭＥＭＳ電極５を好適に形成しやすい。

【0068】

（８）炭化シリコン層である第２層１２の形成とシリコン層である第３層１３の形成とは、エピタキシャル成長工程においてガスを切り換えることによって連続して実施される。
その結果、一連のエピタキシャル成長工程においてガスを切り替えることによって炭化シリコン層である第２層１２の形成とシリコン層である第１層１１の形成とを連続して実施できるので、基板１０を効率的に形成できる。

【0069】

なお、本開示に係る加速度センサ１は、上記実施形態の構成に限定されず、種々の変更が可能である。

【0070】

上記実施形態では、ＭＥＭＳ装置として加速度センサ１を例として説明したが、ＭＥＭＳ電極を有する種々のＭＥＭＳ装置に適用できる。

【0071】

また、上記実施形態では、第２層１２及び第３層１３をそれぞれ、エピタキシャル成長させることによって形成する場合を例にとって説明したが、別部材として構成された第２層１２及び／又は第３層１３を接合することによって基板１０を形成してもよい。

【0072】

［付記］
本開示に係るＭＥＭＳ装置及びＭＥＭＳ装置の製造方法は以下の態様を提供する。

【0073】

［態様１］
第１主面と前記第１主面に対向する第２主面とを有し、前記第２主面側から前記第１主面側に向かって、シリコン基板と導電性を有する炭化シリコン層とシリコン層とが順に積層された、基板と、
前記基板の前記第１主面から前記第２主面側へ、前記シリコン層、前記炭化シリコン層及び前記シリコン基板にわたって窪んでいる、キャビティと、
前記キャビティ内に配置されており、前記シリコン層と前記炭化シリコン層とによって構成されており、前記キャビティの底面に対して前記第１主面側に離間している、ＭＥＭＳ電極と、
前記ＭＥＭＳ電極を平面視において分断しており、該ＭＥＭＳ電極の分断された両側部を機械的に連結しつつ電気的に絶縁する、アイソレーションジョイントと
を備えたＭＥＭＳ装置を提供する。

【0074】

［態様２］
前記炭化シリコン層は、前記シリコン層を前記第１主面から前記第２主面側へエッチングする際のエッチングストップ層である、
態様１に記載のＭＥＭＳ装置を提供する。

【0075】

［態様３］
前記炭化シリコン層は、エピタキシャル成長層である、
態様１又は２に記載のＭＥＭＳ装置を提供する。

【0076】

［態様４］
前記シリコン層は、エピタキシャル成長層である、
態様１～３のいずれか１つに記載のＭＥＭＳ装置を提供する。

【0077】

［態様５］
前記アイソレーションジョイントは、前記ＭＥＭＳ電極から前記第２主面側へ突出している、
態様１～４のいずれか１つに記載のＭＥＭＳ装置を提供する。

【0078】

［態様６］
前記炭化シリコン層の厚みは、１００ｎｍ以上６００ｎｍ以下である、
態様１～５のいずれか１つに記載のＭＥＭＳ装置を提供する。

【0079】

［態様７］
前記シリコン層の厚みは、１５μｍ以上２０μｍ以下である、
態様１～６のいずれか１つに記載のＭＥＭＳ装置を提供する。

【0080】

［態様８］
シリコン基板を用意し、前記シリコン基板上に炭化シリコン層を積層し、前記炭化シリコン層上にシリコン層を積層して、基板を形成すること、ここで、基板は、シリコン層の外表面である第１主面と、前記第１主面に対向しておりシリコン基板の外表面である第２主面と、を有しており、
前記基板を、前記第１主面から前記炭化シリコン層に至る第１トレンチを形成し、前記第１トレンチの壁面及び底面を熱酸化することによって、アイソレーションジョイントを形成すること、ここで、前記アイソレーションジョイントは、前記シリコン層が熱酸化された部分と前記炭化シリコン層が熱酸化された部分とを有しており、
前記基板を、前記第１主面から前記炭化シリコン層に至る第２トレンチを形成し、該第２トレンチによって少なくとも前記シリコン層にＭＥＭＳ電極を平面視において区画すること、ここで、平面視において区画された前記ＭＥＭＳ電極は、前記アイソレーションジョイントによって平面視において分断されており、
前記区画されたＭＥＭＳ電極の前記第２主面側に位置するシリコン基板を除去することによってキャビティを形成すると共に、前記キャビティの底面から離間した、ＭＥＭＳ電極を形成し、この結果、前記アイソレーションジョイントが、ＭＥＭＳ電極のうち該アイソレーションジョイントによって分断された両側部が、該アイソレーションジョイントによって機械的に連結されつつ電気的に絶縁されていること、
を含むＭＥＭＳ装置の製造方法を提供する。

【0081】

［態様９］
前記炭化シリコン層の形成は、前記シリコン基板上に炭化シリコンをエピタキシャル成長させることによって実施される、
態様８に記載のＭＥＭＳ装置の製造方法を提供する。

【0082】

［態様１０］
前記シリコン層の形成は、前記炭化シリコン層上にシリコンをエピタキシャル成長させることによって実施される、
態様８又は９に記載のＭＥＭＳ装置の製造方法を提供する。

【0083】

［態様１１］
前記炭化シリコン層の形成と前記シリコン層の形成とは、エピタキシャル成長工程においてガスを切り換えることによって連続して実施される、
態様１０に記載のＭＥＭＳ装置の製造方法を提供する。

【0084】

［態様１２］
前記第１トレンチの前記熱酸化は、前記アイソレーションジョイントが前記炭化シリコン層を貫通して前記第２主面側に突出するように実施される、
態様８～１１のいずれか１つに記載のＭＥＭＳ装置の製造方法を提供する。

【符号の説明】

【0085】

１ 加速度センサ
２ デバイス側基板アセンブリ
３ リッド側基板アセンブリ
４ 電極パッド
５ ＭＥＭＳ電極
６ アイソレーションジョイント
１０ 基板
１０ａ 第１主面
１０ｂ 第２主面
１１ 第１層
１２ 第２層
１３ 第３層
１５ キャビティ
１５ａ キャビティ底面
２０ 可動電極
２１ 第１可動電極子
２２ 第２可動電極子
２３ 可動電極基部
２４ 可動電極スプリング部
２５ 可動電極支持部
２６ 可動電極アイソレーションジョイント
２７ 可動電極配線層
３０ 固定電極
３１ 第１固定電極子
３２ 第２固定電極子
３３ 固定電極接続部
３５ 固定電極支持部
３６ 固定電極アイソレーションジョイント
３７ 固定電極第１配線層
３８ 固定電極第２配線層
４１ 第１酸化シリコン層
４２ 第１トレンチ
４３ 熱酸化被膜
４４ コンタクト孔
４５ コンタクト
４６ 第２酸化シリコン層
４７ 第２トレンチ
４８ 第３酸化シリコン層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】