ホーム > 特許ランキング > セイコーエプソン株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024117945
(43)【公開日】2024-08-30
(54)【発明の名称】電気光学装置および電子機器
(51)【国際特許分類】
G09G 3/3233 20160101AFI20240823BHJP
G09G 3/30 20060101ALI20240823BHJP
G09G 3/3291 20160101ALI20240823BHJP
G09G 3/20 20060101ALI20240823BHJP
H10K 59/12 20230101ALI20240823BHJP
【ＦＩ】
G09G3/3233
G09G3/30 J
G09G3/3291
G09G3/20 612U
G09G3/20 623C
G09G3/20 623D
G09G3/20 623R
G09G3/20 611A
H10K59/12
G09G3/20 624B
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2023024061
(22)【出願日】2023-02-20
(71)【出願人】
【識別番号】000002369
【氏名又は名称】セイコーエプソン株式会社
(74)【代理人】
【識別番号】110003177
【氏名又は名称】弁理士法人旺知国際特許事務所
(72)【発明者】
【氏名】窪田 岳彦
【テーマコード（参考）】
3K107
5C080
5C380
【Ｆターム（参考）】
3K107AA01
3K107BB01
3K107CC14
3K107DD39
3K107EE57
3K107HH05
5C080AA06
5C080BB05
5C080CC03
5C080DD26
5C080HH09
5C080JJ02
5C080JJ03
5C080JJ04
5C080JJ06
5C080KK01
5C080KK25
5C080KK43
5C080KK49
5C380AA01
5C380AB06
5C380AB34
5C380AC02
5C380AC10
5C380AC12
5C380AC20
5C380BA01
5C380BA39
5C380BA46
5C380CA04
5C380CA12
5C380CA22
5C380CA32
5C380CA53
5C380CA54
5C380CA57
5C380CB01
5C380CC04
5C380CC07
5C380CC26
5C380CC33
5C380CC39
5C380CC63
5C380CD014
5C380CF09
5C380CF48
5C380CF51
5C380DA32
(57)【要約】
【課題】電気光学装置においてデータ線の寄生容量で消費される電力を低減する。
【解決手段】画素回路１１０は、アノードからカソードに流れる電流に応じた輝度で発光するＯＬＥＤと、ゲートノードおよびソースノードの間の電圧に応じた電流をＯＬＥＤに流すトランジスターと、を含み、制御回路３０は、書込期間において、ゲートノードに階調レベルに応じた電位を、データ線１４を介して供給し、書込期間よりも前の第１初期化期間において、第１動作または第２動作を階調レベルに応じて実行する。第１動作は、電位Ｖorstを、データ線１４を介して供給する動作であり、第２動作は、データ線１４の電位とアノードの電位とを、電位Ｖelと電位Ｖorstとの間の第２電位にさせる動作である。
【選択図】図２
【解決手段】画素回路１１０は、アノードからカソードに流れる電流に応じた輝度で発光するＯＬＥＤと、ゲートノードおよびソースノードの間の電圧に応じた電流をＯＬＥＤに流すトランジスターと、を含み、制御回路３０は、書込期間において、ゲートノードに階調レベルに応じた電位を、データ線１４を介して供給し、書込期間よりも前の第１初期化期間において、第１動作または第２動作を階調レベルに応じて実行する。第１動作は、電位Ｖorstを、データ線１４を介して供給する動作であり、第２動作は、データ線１４の電位とアノードの電位とを、電位Ｖelと電位Ｖorstとの間の第２電位にさせる動作である。
【選択図】図２
【特許請求の範囲】
【請求項1】
データ線と走査線とに対応して設けられる画素回路と、
前記画素回路を制御する制御回路と、
を含み、
前記画素回路は、
二つの電極を有し、前記二つの電極の間に流れる電流に応じた輝度で発光する発光素子と、
ゲートノードの電位およびソースノードの電位の間の電圧に応じた電流を前記発光素子に流す駆動トランジスターと、
を含み、
前記制御回路は、
書込期間において、
前記ゲートノードに階調レベルに応じた電位を、前記データ線を介して供給し、
前記書込期間よりも前の第１初期化期間において、
第１動作または第２動作を前記階調レベルに応じて実行し、
前記第１動作は、
前記二つの電極の一方の電極に、前記階調レベルに応じた電位とは異なる第１電位を、前記データ線を介して供給する動作であり、
前記第２動作は、
前記データ線の電位と前記一方の電極における電位とを、前記第１電位と前記駆動トランジスターをオフ状態にさせるオフ電位との間の第２電位にさせる動作である
ことを特徴とする電気光学装置。
前記画素回路を制御する制御回路と、
を含み、
前記画素回路は、
二つの電極を有し、前記二つの電極の間に流れる電流に応じた輝度で発光する発光素子と、
ゲートノードの電位およびソースノードの電位の間の電圧に応じた電流を前記発光素子に流す駆動トランジスターと、
を含み、
前記制御回路は、
書込期間において、
前記ゲートノードに階調レベルに応じた電位を、前記データ線を介して供給し、
前記書込期間よりも前の第１初期化期間において、
第１動作または第２動作を前記階調レベルに応じて実行し、
前記第１動作は、
前記二つの電極の一方の電極に、前記階調レベルに応じた電位とは異なる第１電位を、前記データ線を介して供給する動作であり、
前記第２動作は、
前記データ線の電位と前記一方の電極における電位とを、前記第１電位と前記駆動トランジスターをオフ状態にさせるオフ電位との間の第２電位にさせる動作である
ことを特徴とする電気光学装置。
【請求項2】
一端および他端を有し、一端が前記データ線に電気的に接続され、他端が前記第１電位の給電線に電気的に接続された第１スイッチング素子を有し、
前記制御回路は、
前記第１初期化期間において、
前記階調レベルに応じて前記第１スイッチング素子をオン状態またはオフ状態に制御する
請求項１に記載の電気光学装置。
前記制御回路は、
前記第１初期化期間において、
前記階調レベルに応じて前記第１スイッチング素子をオン状態またはオフ状態に制御する
請求項１に記載の電気光学装置。
【請求項3】
前記制御回路は、
前記第１初期化期間において、前記階調レベルが閾値以上であれば、前記第１スイッチング素子をオフ状態に制御する
請求項２に記載の電気光学装置。
前記第１初期化期間において、前記階調レベルが閾値以上であれば、前記第１スイッチング素子をオフ状態に制御する
請求項２に記載の電気光学装置。
【請求項4】
一端および他端を有し、一端が前記データ線に電気的に接続され、他端が前記第２電位を給電する給電線に電気的に接続された第２スイッチング素子を有し、
前記制御回路は、
前記第１初期化期間において、
前記第１スイッチング素子をオフ状態に制御する場合に、前記第２スイッチング素子をオン状態に制御する
請求項２に記載の電気光学装置。
前記制御回路は、
前記第１初期化期間において、
前記第１スイッチング素子をオフ状態に制御する場合に、前記第２スイッチング素子をオン状態に制御する
請求項２に記載の電気光学装置。
【請求項5】
前記第２電位は、
前記ゲートノードに供給されれば、前記駆動トランジスターをオン状態にさせるオン電位である
請求項４に記載の電気光学装置。
前記ゲートノードに供給されれば、前記駆動トランジスターをオン状態にさせるオン電位である
請求項４に記載の電気光学装置。
【請求項6】
前記制御回路は、
前記第１初期化期間よりも後であって、前記書込期間よりも前の第２初期化期間において、
前記ゲートノードに前記第２電位を、前記データ線を介して供給し、
前記第２初期化期間よりも後であって、前記書込期間よりも前の補償期間において、
前記ゲートノードを前記駆動トランジスターの閾値に相当する電位に収束させる
請求項５に記載の電気光学装置。
前記第１初期化期間よりも後であって、前記書込期間よりも前の第２初期化期間において、
前記ゲートノードに前記第２電位を、前記データ線を介して供給し、
前記第２初期化期間よりも後であって、前記書込期間よりも前の補償期間において、
前記ゲートノードを前記駆動トランジスターの閾値に相当する電位に収束させる
請求項５に記載の電気光学装置。
【請求項7】
前記制御回路は、
前記書込期間において、
前記ゲートノードに階調レベルに応じた電位を、カップリング容量および前記データ線を介して供給する
請求項１に記載の電気光学装置。
前記書込期間において、
前記ゲートノードに階調レベルに応じた電位を、カップリング容量および前記データ線を介して供給する
請求項１に記載の電気光学装置。
【請求項8】
前記第１初期化期間よりも前の第３初期化期間において、
前記ゲートノードに前記駆動トランジスターをオフ状態にさせるオフ電位を、前記データ線を介して供給する、
請求項１に記載の電気光学装置。
前記ゲートノードに前記駆動トランジスターをオフ状態にさせるオフ電位を、前記データ線を介して供給する、
請求項１に記載の電気光学装置。
【請求項9】
請求項１乃至８のいずれかに記載の電気光学装置を有する電子機器。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電気光学装置および電子機器に関する。
【背景技術】
【0002】
近年、有機発光ダイオード（Organic Light Emitting Diode、以下「ＯＬＥＤ」という）素子などの発光素子を用いた電気光学装置（表示装置）が各種提案されている。電気光学装置では、走査線とデータ線との交差に対応して、上記発光素子や駆動トランジスターなどを含む画素回路が、表示すべき画像の画素に対応して設けられる構成が一般的である。
【0003】
このような構成において、画素の階調レベルに応じた電位のデータ信号が駆動トランジスターのゲートノードに供給されると、当該駆動トランジスターは、ゲートノードおよびソースノードの間の電圧に応じた電流を発光素子に供給する。これにより、当該発光素子は、階調レベルに応じた輝度で発光する。
画素回路としては、駆動トランジスターを含めて４つのトランジスターを有する構成が知られている（例えば特許文献１参照）。
画素回路としては、駆動トランジスターを含めて４つのトランジスターを有する構成が知られている（例えば特許文献１参照）。
【先行技術文献】
【特許文献】
【0004】
【特許文献1】特開２０２１－１７９６２８号公報
【発明の概要】
【発明が解決しようとする課題】
【0005】
電気光学装置では、小型化されて携帯機器に適用求される場合、電池等の関係で低消費電力化が強く要求される。しかしながら、上記構成では、低消費電力化が十分でない、という課題がある。
【課題を解決するための手段】
【0006】
上記課題を解決するために、本開示の一態様に係る電気光学装置は、データ線と走査線とに対応して設けられる画素回路と、前記画素回路を制御する制御回路と、を含み、前記画素回路は、二つの電極を有し、前記二つの電極の間に流れる電流に応じた輝度で発光する発光素子と、ゲートノードの電位およびソースノードの電位の間の電圧に応じた電流を前記発光素子に流す駆動トランジスターと、を含み、前記制御回路は、書込期間において、前記ゲートノードに階調レベルに応じた電位を、前記データ線を介して供給し、前記書込期間よりも前の第１初期化期間において、第１動作または第２動作を前記階調レベルに応じて実行し、前記第１動作は、前記二つの電極の一方の電極に、前記階調レベルに応じた電位とは異なる第１電位を、前記データ線を介して供給する動作であり、前記第２動作は、前記データ線の電位と前記一方の電極における電位とを、前記第１電位と前記駆動トランジスターをオフ状態にさせるオフ電位との間の第２電位にさせる動作である。
【図面の簡単な説明】
【0007】
【図1】第１実施形態に係る電気光学装置の斜視図である。
【図2】電気光学装置の電気的な構成を示すブロック図である。
【図3】電気光学装置の画素回路を示す図である。
【図4】電気光学装置の動作を示すタイミングチャートである。
【図5】電気光学装置の動作を示す図である。
【図6】電気光学装置の動作を示す図である。
【図7】電気光学装置の動作を示す図である。
【図8】電気光学装置の動作を示す図である。
【図9】電気光学装置の動作を示す図である。
【図10】電気光学装置の動作を示す図である。
【図11】電気光学装置の動作を示す図である。
【図12】電気光学装置の優位性を示すための表示画面の一例である。
【図13】第２実施形態に係る電気光学装置の電気的な構成を示すブロック図である。
【図14】電気光学装置の動作を示すタイミングチャートである。
【図15】電気光学装置の動作を示す図である。
【図16】電気光学装置を用いたヘッドマウントディスプレイを示す斜視図である。
【図17】ヘッドマウントディスプレイの光学構成を示す図である。
【発明を実施するための形態】
【0008】
以下、実施形態に係る電気光学装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本開示の範囲は、以下の説明において特に本開示を限定する旨の記載がない限り、これらの形態に限られるものではない。
【0009】
図１は、第１実施形態に係る電気光学装置１０を示す斜視図である。電気光学装置１０は、例えばヘッドマウントディスプレイなどにおいて画像を表示するマイクロ・ディスプレイ・パネルである。電気光学装置１０は、ＯＬＥＤを含む画素回路や、当該画素回路を駆動する駆動回路などを含む。画素回路や駆動回路等は半導体基板に集積化される。半導体基板は、典型的にはシリコン基板であるが、他の半導体基板であってもよい。
【0010】
電気光学装置１０は、表示領域１００で開口する枠状のケース１９２に収納される。電気光学装置１０は、ＦＰＣ基板１９４の一端に接続される。なお、ＦＰＣとは、Flexible Printed Circuitsの略称である。ＦＰＣ基板１９４の他端には、図示省略されたホスト装置に接続される複数の端子１９６が設けられる。複数の端子１９６がホスト装置に接続されると、電気光学装置１０には、当該ホスト装置からＦＰＣ基板１９４を介して映像データや同期信号などが供給される。
【0011】
なお、図において、Ｘ方向は、電気光学装置１０における走査線の延在方向を示し、Ｙ方向は、データ線の延在方向を示す。Ｘ方向およびＹ方向で定まる二次元平面が半導体基板の基板面である。Ｚ方向は、Ｘ方向およびＹ方向に垂直であって、ＯＬＥＤから発せられる光の出射方向である。
【0012】
図２は、電気光学装置１０の電気的な構成を示すブロック図である。図に示されるように、電気光学装置１０は、制御回路３０、データ信号出力回路５０、補助回路６０、ｎ個の容量素子７０、初期化回路８０、表示領域１００および走査線駆動回路１２０を含む。
表示領域１００では、ｍ行の走査線１２が図においてＸ方向に沿って設けられ、ｎ列のデータ線１４が、Ｙ方向に沿って、かつ、各走査線１２と互いに電気的に絶縁を保つように設けられる。なお、ｍ、ｎは、２以上の整数である。
表示領域１００では、ｍ行の走査線１２が図においてＸ方向に沿って設けられ、ｎ列のデータ線１４が、Ｙ方向に沿って、かつ、各走査線１２と互いに電気的に絶縁を保つように設けられる。なお、ｍ、ｎは、２以上の整数である。
【0013】
表示領域１００には、画素回路１１０が、ｍ行の走査線１２とｎ列のデータ線１４との交差に対応して設けられる。このため、画素回路１１０は、縦ｍ行×横ｎ列でマトリクス状に配列する。マトリクス配列のうち、行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ－１）、ｍ行目と呼ぶことがある。同様にマトリクスの列（カラム）を区別するために、図において左から順に１、２、３、…、（ｎ－１）、ｎ列目と呼ぶことがある。
走査線１２を一般化して説明するために、１以上ｍ以下の整数ｉが用いられる。同様に、データ線１４を一般化して説明するために、１以上ｎ以下の整数ｊが用いられる。
走査線１２を一般化して説明するために、１以上ｍ以下の整数ｉが用いられる。同様に、データ線１４を一般化して説明するために、１以上ｎ以下の整数ｊが用いられる。
【0014】
制御回路３０は、上位のホスト装置から供給される映像データＶidや同期信号Ｓyncに基づいて各部を制御する。映像データＶidは、表示すべき画像における画素の階調レベルを例えば８ビットで指定する。
同期信号Ｓyncには、映像データＶidの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、映像データの１画素分のタイミングを示すドットクロック信号が含まれる。
同期信号Ｓyncには、映像データＶidの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、映像データの１画素分のタイミングを示すドットクロック信号が含まれる。
【0015】
本実施形態において表示すべき画像の画素と表示領域１００における画素回路１１０とは一対一に対応する。
ホスト装置から供給される映像データＶidにおいて階調レベルで示される明るさの特性と、画素回路１１０に含まれるＯＬＥＤの輝度の特性とは、必ずしも一致しない。そこで、制御回路３０は、映像データＶidで指定される階調レベルに対応した輝度でＯＬＥＤを発光させるために、映像データＶidの８ビットを、本実施形態では例えば１０ビットにアップコンバージョンして、映像データＶdataとして出力する。このため、１０ビットの映像データＶdataについても、階調レベルを指定することになる。すなわち、映像データＶdataは、映像データＶidで指定される階調レベルを変換した階調レベルを指定することになる。
ホスト装置から供給される映像データＶidにおいて階調レベルで示される明るさの特性と、画素回路１１０に含まれるＯＬＥＤの輝度の特性とは、必ずしも一致しない。そこで、制御回路３０は、映像データＶidで指定される階調レベルに対応した輝度でＯＬＥＤを発光させるために、映像データＶidの８ビットを、本実施形態では例えば１０ビットにアップコンバージョンして、映像データＶdataとして出力する。このため、１０ビットの映像データＶdataについても、階調レベルを指定することになる。すなわち、映像データＶdataは、映像データＶidで指定される階調レベルを変換した階調レベルを指定することになる。
【0016】
なお、アップコンバージョンには、入力である映像データＶidの８ビットと、出力である映像データＶdataの１０ビットとの対応関係を予め記憶したルックアップテーブルが用いられる。また、制御回路３０は、各部を制御するために各種の制御信号を生成するが、詳細については後述する。
【0017】
走査線駆動回路１２０は、各種の信号を出力して、制御回路３０による制御にしたがって、ｍ行ｎ列で配列する画素回路１１０を１行毎に駆動するための回路である。例えば、走査線駆動回路１２０は、１、２、３、…、（ｍ－１）、ｍ行目の走査線１２に、順に走査信号／Ｇwr(1)、／Ｇwr(2)、…、／Ｇwr(m-1)、／Ｇwr(m)を供給する。一般的には、ｉ行目の走査線１２に供給される走査信号が／Ｇwr(i)と表記される。走査線駆動回路１２０は、走査信号／Ｇwr(1)～／Ｇwr(m)の他にも各種の制御信号を出力するが、詳細については後述する。
【0018】
データ信号出力回路５０は、走査線駆動回路１２０によって選択された行に位置する画素回路１１０に向けて、輝度に応じた電圧信号を出力する回路である。詳細には、データ信号出力回路５０は、選択回路群５２、第１ラッチ回路群５４、第２ラッチ回路群５６、ｎ個のＤＡ変換回路５００およびｎ個の判定回路５１０を含む。
選択回路群５２は、ｎ列と一対一に対応した選択回路５２０を含み、第１ラッチ回路群５４は、ｎ列と一対一に対応した第１ラッチ回路Ｌ１を含み、第２ラッチ回路群５６は、ｎ列と一対一に対応した第２ラッチ回路Ｌ２を含む。また、ｎ個のＤＡ変換回路５００およびｎ個の判定回路５１０は、ｎ列に一対一に対応する。
選択回路群５２は、ｎ列と一対一に対応した選択回路５２０を含み、第１ラッチ回路群５４は、ｎ列と一対一に対応した第１ラッチ回路Ｌ１を含み、第２ラッチ回路群５６は、ｎ列と一対一に対応した第２ラッチ回路Ｌ２を含む。また、ｎ個のＤＡ変換回路５００およびｎ個の判定回路５１０は、ｎ列に一対一に対応する。
【0019】
すなわち、各例に対応して、選択回路５２０、第１ラッチ回路Ｌ１、第２ラッチ回路Ｌ２、ＤＡ変換回路５００および判定回路５１０の組が設けられる。ここで、ｊ列目の選択回路５２０は、制御回路３０から出力される映像データＶdataのうち、ｊ列目の映像データの選択をｊ列目の第１ラッチ回路Ｌ１に指示し、ｊ列目の第１ラッチ回路Ｌ１は、当該指示にしたがって映像データＶdataをラッチする。ｊ列目の第２ラッチ回路Ｌ２は、ｊ列目の第１ラッチ回路Ｌ１によりラッチされた映像データＶdataを、制御回路３０による制御にしたがって、後述する書込期間（Ｃ）においてｊ列目のＤＡ変換回路５００に出力し、初期化期間（Ａ２）においてｊ列目の判定回路５１０に出力する。
【0020】
ｊ列目のＤＡ変換回路５００は、ｊ列目の第２ラッチ回路Ｌ２から出力された１０ビットの映像データＶdataをアナログの信号に変換し、ｊ列目のデータ信号出力線１４ｃに出力する。換言すれば、データ信号出力線１４ｃはデータ線１４と一対一に対応して設けられ、ｊ列目のＤＡ変換回路５００における出力端は、ｊ列目のデータ信号出力線１４ｃに接続される。
【0021】
ｊ列目の判定回路５１０は、ｊ列目の第２ラッチ回路Ｌ２から出力された映像データＶdataで指定される階調レベルを判定して、当該判定結果に応じた制御信号／Ｙr(j)を出力する。なお、制御信号／Ｙr(j)とは、１、２、…、（ｎ－１）、ｎ列目に対応して順に供給される制御信号／Ｙr(1)、／Ｙr(2)、…、／Ｙr(n-1)、／Ｙr(n)を一般化して表記したものである。
ｊ列目の判定回路５１０は、階調レベルが最高階調の白レベル（最も明るいレベル）であれば、制御信号／Ｙr(j)を、後述する水平走査期間（Ｈ）の全域においてＨレベルで出力する。また、ｊ列目の判定回路５１０は、階調レベルが白レベル以外であれば、制御信号／Ｙr(j)を、水平走査期間（Ｈ）のうち、初期化期間（Ａ２）においてＬレベルで出力し、他の期間においてＨレベルで出力する。
ｊ列目の判定回路５１０は、階調レベルが最高階調の白レベル（最も明るいレベル）であれば、制御信号／Ｙr(j)を、後述する水平走査期間（Ｈ）の全域においてＨレベルで出力する。また、ｊ列目の判定回路５１０は、階調レベルが白レベル以外であれば、制御信号／Ｙr(j)を、水平走査期間（Ｈ）のうち、初期化期間（Ａ２）においてＬレベルで出力し、他の期間においてＨレベルで出力する。
【0022】
補助回路６０は、データ信号出力線１４ｃと一対一に対応して設けられたトランジスター６２の集合体である。ｊ列目に対応するトランジスター６２のソースノードは電位Ｖrefの給電線に接続され、トランジスター６２のドレインノードは当該ｊ列目のデータ信号出力線１４ｃに接続される。また、各列におけるトランジスター６２のゲートノードには、制御回路３０から出力される制御信号／Ｇrefが共通に供給される。
【0023】
ｎ個の容量素子７０は、データ信号出力線１４ｃおよびデータ線１４の組と一対一に対応して設けられる。詳細には、ｊ列目の容量素子７０の一端はｊ列目のデータ信号出力線１４ｃに接続され、ｊ列目の容量素子７０の他端はｊ列目のデータ線１４に接続される。
なお、映像データＶdataは、映像データＶidで指定される階調レベルに対応し、ＤＡ変換回路５００は、当該映像データＶdataをアナログ信号に変換し、当該アナログ信号が容量素子７０を介してデータ信号としてデータ線１４に供給される。このため、データ線１４に供給されるデータ信号の電位は、映像データＶidおよび映像データＶdataで指定される階調レベルに対応することになる。
なお、映像データＶdataは、映像データＶidで指定される階調レベルに対応し、ＤＡ変換回路５００は、当該映像データＶdataをアナログ信号に変換し、当該アナログ信号が容量素子７０を介してデータ信号としてデータ線１４に供給される。このため、データ線１４に供給されるデータ信号の電位は、映像データＶidおよび映像データＶdataで指定される階調レベルに対応することになる。
【0024】
初期化回路８０は、データ線１４に一対一に対応して設けられた、トランジスター８２、８４および８６の組の集合体である。
ｊ列目に対応するトランジスター８２のソースノードは電位Ｖelの給電線に接続され、トランジスター８２のドレインノードは当該ｊ列目のデータ線１４に接続される。また、各列におけるトランジスター８２のゲートノードには、制御回路３０から出力される制御信号／Ｄrstが共通に供給される。電位Ｖelは、電源電圧の高位電位として用いられる。
ｊ列目に対応するトランジスター８２のソースノードは電位Ｖelの給電線に接続され、トランジスター８２のドレインノードは当該ｊ列目のデータ線１４に接続される。また、各列におけるトランジスター８２のゲートノードには、制御回路３０から出力される制御信号／Ｄrstが共通に供給される。電位Ｖelは、電源電圧の高位電位として用いられる。
【0025】
ｊ列目に対応するトランジスター８４のソースノードは電位Ｖiniの給電線に接続され、トランジスター８４のドレインノードは当該ｊ列目のデータ線１４に接続される。また、各列におけるトランジスター８４のゲートノードには、制御回路３０から出力される制御信号／Ｇiniが共通に供給される。
【0026】
ｊ列目に対応するトランジスター８６のソースノードは電位Ｖorstの給電線に接続され、トランジスター８６のドレインノードは当該ｊ列目のデータ線１４に接続される。また、ｊ列目におけるトランジスター８６のゲートノードには、ｊ列目の判定回路５１０からの制御信号／Ｙr(j)が供給される。電位Ｖorstは、例えば電位Ｇnd、または、当該電位Ｇndに近い低位の電位である。具体的には、電位Ｖorstは、仮にＯＬＥＤのアノードに給電された場合に、当該ＯＬＥＤに電流が流れない程度の電位である。
【0027】
各列のデータ線１４にはそれぞれ容量成分が寄生する。図では、当該容量成分が寄生容量７２として表記されている。すなわち、当該寄生容量７２は、電気的にみれば一端がデータ線１４に接続され、他端が電位一定の給電線に接続された容量素子として表されている。
また、図において１、２、…、（ｎ－１）、ｎ列目におけるデータ線１４の電位が、順にＶd(1)、Ｖd(2)、…、Ｖd(n-1)、Ｖd(n)と表記される。一般的には、ｊ列目におけるデータ線１４の電位はＶd(j)と表記される。
また、図において１、２、…、（ｎ－１）、ｎ列目におけるデータ線１４の電位が、順にＶd(1)、Ｖd(2)、…、Ｖd(n-1)、Ｖd(n)と表記される。一般的には、ｊ列目におけるデータ線１４の電位はＶd(j)と表記される。
【0028】
図３は、画素回路１１０を示す回路図である。ｍ行ｎ列で配列する画素回路１１０は電気的にみれば互いに同一である。このため、画素回路１１０については、ｉ行ｊ列に位置する画素回路１１０で代表させて説明する。
【0029】
図に示されるように、画素回路１１０は、ＯＬＥＤ１３０と、ｐ型のトランジスター１２１～１２４と、容量素子１４０とを含む。トランジスター１２１～１２４は、例えばＭＯＳ型である。なお、ＭＯＳとは、Metal-Oxide-Semiconductor field-effect transistorの略称である。
また、ｉ行目の画素回路１１０には、走査信号／Ｇwr(i)のほか、制御信号／Ｇel(i)、／Ｇcmp(i)が、走査線駆動回路１２０から供給される。
また、ｉ行目の画素回路１１０には、走査信号／Ｇwr(i)のほか、制御信号／Ｇel(i)、／Ｇcmp(i)が、走査線駆動回路１２０から供給される。
【0030】
制御信号／Ｇel(i)とは、１、２、…、（ｍ－１）、ｍ行目に対応して順に供給される制御信号／Ｇel(1)、／Ｇel(2)、…、／Ｇel(m-1)、／Ｇel(m)を一般化して表記したものである。同様に、制御信号／Ｇcmp(i)は、１、２、…、（ｍ－１）、ｍ行目に対応して順に供給される制御信号／Ｇcmp(1)、／Ｇcmp(2)、…、／Ｇcmp(m-1)、／Ｇcmp(m)を一般化して表記したものである。
【0031】
ＯＬＥＤ１３０は、画素電極１３１と共通電極１３３とで発光機能層１３２を挟持した発光素子である。画素電極１３１はアノードとして機能し、共通電極１３３はカソードとして機能する。共通電極１３３は光透過性を有する。
ＯＬＥＤ１３０において、アノードからカソードに向かって電流が流れると、アノードから注入された正孔とカソードから注入された電子とが発光機能層１３２で再結合して励起子が生成され、白色光が発生する。
ＯＬＥＤ１３０において、アノードからカソードに向かって電流が流れると、アノードから注入された正孔とカソードから注入された電子とが発光機能層１３２で再結合して励起子が生成され、白色光が発生する。
【0032】
カラー表示とする場合、発生した白色光が、例えば図示省略された反射層と半反射半透過層とで構成された光共振器にて共振し、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの色に対応して設定された共振波長で出射する。光共振器から光の出射側には当該色に対応したカラーフィルターが設けられる。したがって、ＯＬＥＤ１３０からの出射光は、光共振器およびカラーフィルターによる着色を順に経て、観察者に視認される。なお、光共振器は図示省略されている。また、電気光学装置１０が単に明暗のみの単色画像を表示する場合には、上記カラーフィルターが省略される。
【0033】
ｉ行ｊ列における画素回路１１０のトランジスター１２１にあっては、ゲートノードｇがトランジスター１２２のドレインノードに接続され、ソースノードｓが、電位Ｖelが供給される給電線１１６に接続され、ドレインノードｄがトランジスター１２３のソースノードおよびトランジスター１２４のソースノードに接続される。容量素子１４０にあっては、一端がトランジスター１２１のゲートノードｇに接続され、他端が給電線１１６に接続される。このため、容量素子１４０は、トランジスター１２１におけるゲートノードｇおよびソースノードｓの間の電圧を保持する。
なお、容量素子１４０の他端は、電位がほぼ一定に保たれていればよいので、電位Ｖelの給電線以外の、他の電位の給電線に接続されてもよい。
なお、容量素子１４０の他端は、電位がほぼ一定に保たれていればよいので、電位Ｖelの給電線以外の、他の電位の給電線に接続されてもよい。
【0034】
本実施形態において、容量素子１４０として、例えば、トランジスターの半導体層（下部電極）とゲート電極層（上部電極）とでトランジスターのゲート絶縁層を挟持することによって形成される、いわゆるＭＯＳ容量が用いられる。なお、容量素子１４０としては、トランジスター１２１のゲートノードｇの寄生容量を用いてもよいし、半導体基板において互いに異なる導電層で絶縁層を挟持することによって形成される、いわゆるメタル容量を用いてもよい。
【0035】
ｉ行ｊ列における画素回路１１０のトランジスター１２２にあっては、ゲートノードがｉ行目の走査線１２に接続され、ソースノードが当該ｊ列目のデータ線１４に接続される。ｉ行ｊ列における画素回路１１０のトランジスター１２３にあっては、ゲートノードに制御信号／Ｇcmp(i)が供給され、ドレインノードが当該ｊ列目のデータ線１４に接続される。ｉ行ｊ列における画素回路１１０のトランジスター１２４にあっては、ゲートノードに制御信号／Ｇel(i)が供給され、ドレインノードがＯＬＥＤ１３０のアノードである画素電極１３１に接続される。
ＯＬＥＤ１３０のカソードとして機能する共通電極１３３には、電位Ｖctが給電される。なお、電位Ｖctは、例えば電位Ｇnd、または、当該電位Ｇndに近い低位の電位である。
ＯＬＥＤ１３０のカソードとして機能する共通電極１３３には、電位Ｖctが給電される。なお、電位Ｖctは、例えば電位Ｇnd、または、当該電位Ｇndに近い低位の電位である。
【0036】
本説明において「電気的に接続され」または単に「接続され」とは、２以上の要素間の直接的または間接的な接続または結合を意味し、例えば半導体基板において２以上の要素間が直接的ではなくても、異なる配線層およびコンタクトホールを介して結合されることも含む。
【0037】
また、制御回路３０は、データ信号出力回路５０、補助回路６０、初期化回路８０および走査線駆動回路１２０を介して画素回路１１０の駆動を制御する。このため、制御回路３０、データ信号出力回路５０、補助回路６０、初期化回路８０および走査線駆動回路１２０を含めて広義の制御回路と呼ぶことがある。
【0038】
次に、電気光学装置１０における動作について説明する。
【0039】
図４は、電気光学装置の動作を説明するためのタイミングチャートである。電気光学装置１０では、ｍ行の走査線１２がフレーム（Ｖ）の期間に１、２、３、…、ｍ行目という順番で１行ずつ水平走査される。
なお、本説明において１フレーム（Ｖ）の期間とは、映像データＶidで指定される画像の１コマを表示するのに要する期間をいう。１フレームの期間の長さは、垂直同期期間と同じ場合、例えば同期信号Ｓyncに含まれる垂直同期信号の周波数が６０Ｈｚであれば、当該垂直同期信号の１周期分に相当する１６．７ミリ秒である。また、１行分の水平走査に要する期間が水平走査期間（Ｈ）である。
なお、本説明において１フレーム（Ｖ）の期間とは、映像データＶidで指定される画像の１コマを表示するのに要する期間をいう。１フレームの期間の長さは、垂直同期期間と同じ場合、例えば同期信号Ｓyncに含まれる垂直同期信号の周波数が６０Ｈｚであれば、当該垂直同期信号の１周期分に相当する１６．７ミリ秒である。また、１行分の水平走査に要する期間が水平走査期間（Ｈ）である。
【0040】
各行における水平走査期間（Ｈ）の動作は、画素回路１１０において共通である。また、ある水平走査期間（Ｈ）において走査される行の１～ｎ列目の画素回路１１０の動作についても、ほぼ共通である。そこで以下については、ｉ行ｊ列における画素回路１１０について着目して説明する。
【0041】
電気光学装置１０において、水平走査期間（Ｈ）は、時間の順で、初期化期間（Ａ）、補償期間（Ｂ）および書込期間（Ｃ）に分けられる。このうち、初期化期間（Ａ）は、さらに３つの初期化期間（Ａ１）、（Ａ２）および（Ａ３）に分けられる。また、画素回路１１０の動作としては、初期化期間（Ａ）、補償期間（Ｂ）および書込期間（Ｃ）とは別に、さらに発光期間（Ｄ）が加わる。
【0042】
初期化期間（Ａ１）は、トランジスター１２１をオフ状態に設定するための期間である。初期化期間（Ａ２）は、特定ＯＬＥＤ１３０以外のＯＬＥＤ１３０におけるアノード電位をリセットするための期間である。なお、特定ＯＬＥＤ１３０とは、階調レベルが最高の白レベルに相当する輝度で発光させるＯＬＥＤをいう。初期化期間（Ａ３）は、トランジスター１２１をオン状態にさせるための電位Ｖiniを、ゲートノードｇに供給するための期間である。
補償期間（Ｂ）は、トランジスター１２１のゲートノードｇを、当該トランジスター１２１の閾値電圧に応じた電位に収束させるための期間である。
書込期間（Ｃ）は、トランジスター１２１のゲートノードｇに、階調レベルに応じた電位を保持させる（書き込む）期間であり、詳細には、当該トランジスター１２１のゲートノードｇを、閾値電圧に対応した電位からＯＬＥＤ１３０に流す電流に応じた電圧分だけ変化させるための期間である。
発光期間（Ｄ）は、書込期間（Ｃ）に保持されたゲートノードｇの電位に応じた電流をＯＬＥＤ１３０に流して発光させるための期間である。
補償期間（Ｂ）は、トランジスター１２１のゲートノードｇを、当該トランジスター１２１の閾値電圧に応じた電位に収束させるための期間である。
書込期間（Ｃ）は、トランジスター１２１のゲートノードｇに、階調レベルに応じた電位を保持させる（書き込む）期間であり、詳細には、当該トランジスター１２１のゲートノードｇを、閾値電圧に対応した電位からＯＬＥＤ１３０に流す電流に応じた電圧分だけ変化させるための期間である。
発光期間（Ｄ）は、書込期間（Ｃ）に保持されたゲートノードｇの電位に応じた電流をＯＬＥＤ１３０に流して発光させるための期間である。
【0043】
各水平走査期間（Ｈ）の初期化期間（Ａ１）では、制御信号／ＤrstがＬレベルであり、制御信号／ＧiniがＨレベルであり、制御信号／ＧrefがＬレベルである。このため、各列のトランジスター８２がオン状態になり、各列のトランジスター８４がオフ状態になり、各列のトランジスター６２がオン状態になる。
初期化期間（Ａ１）では、制御信号Ｙr(j)がＨレベルである。図４では、ｊ列目の制御信号Ｙr(j)が示されているが、初期化期間（Ａ１）では、階調レベルに関係なく、制御信号Ｙr(1)～Ｙr(j)がＨレベルになる。このため、各列のトランジスター８６がオフ状態になる。
初期化期間（Ａ１）では、制御信号Ｙr(j)がＨレベルである。図４では、ｊ列目の制御信号Ｙr(j)が示されているが、初期化期間（Ａ１）では、階調レベルに関係なく、制御信号Ｙr(1)～Ｙr(j)がＨレベルになる。このため、各列のトランジスター８６がオフ状態になる。
【0044】
また、ｉ行目における水平走査期間（Ｈ）の初期化期間（Ａ１）では、走査信号／Ｇwr(i)がＬレベルであり、制御信号／Ｇcmp(i)がＨレベルであり、制御信号／Ｇel(i)がＨレベルである。このため、初期化期間（Ａ１）では、ｉ行ｊ列の画素回路１１０においてトランジスター１２２がオン状態であり、トランジスター１２３がオフ状態であり、トランジスター１２４がオフ状態である。
【0045】
したがって、初期化期間（Ａ１）では、図５に示されるように、ｉ行ｊ列の画素回路１１０では、電位Ｖelが、トランジスター８２、ｊ列目のデータ線１４およびトランジスター１２２を順に介して、容量素子１４０の一端、および、トランジスター１２１のゲートノードｇに供給される。ゲートノードｇが電位Ｖelになると、ゲートノードｇおよびソースノードｓの間の電圧がゼロになるので、トランジスター１２１は強制的にオフ状態になる。
【0046】
なお、初期化期間（Ａ１）において、ｊ列目のデータ信号出力線１４ｃは、トランジスター６２のオン状態によって電位Ｖrefになる。
また、ｊ列目のデータ線１４が電位Ｖelになるので、容量素子７０の両端電圧は｜Ｖel－Ｖref｜になり、寄生容量７２の一端は電位Ｖelに保持される。電位Ｖelは電源電圧の高位であるので、ｊ列目における容量素子７０および寄生容量７２は、充電されることになる。
また、ｊ列目のデータ線１４が電位Ｖelになるので、容量素子７０の両端電圧は｜Ｖel－Ｖref｜になり、寄生容量７２の一端は電位Ｖelに保持される。電位Ｖelは電源電圧の高位であるので、ｊ列目における容量素子７０および寄生容量７２は、充電されることになる。
【0047】
各水平走査期間（Ｈ）において初期化期間（Ａ２）では、制御信号／ＤrstがＨレベルに変化し、制御信号／ＧiniがＨレベルを維持し、制御信号／ＧrefがＬレベルを維持する。このため、各列のトランジスター８２がオフ状態に変化し、各列のトランジスター８４がオフ状態を維持し、各列のトランジスター６２がオン状態を維持する。
初期化期間（Ａ２）において、制御信号Ｙr(j)のレベルはｊ列目の判定回路５１０の判定結果によって変化する。詳細には、ｉ行目の初期化期間（Ａ２）において、ｊ列目の判定回路５１０は、ｉ行ｊ列の階調レベルが白レベル以外であれば、図４において（Ｎｗ）で示されるように、制御信号／Ｙr(j)をＬレベルとし、当該階調レベルが白レベルであれば、図４において（Ｗ）で示されるように、制御信号／Ｙr(j)をＨレベルとする。
初期化期間（Ａ２）において、制御信号Ｙr(j)のレベルはｊ列目の判定回路５１０の判定結果によって変化する。詳細には、ｉ行目の初期化期間（Ａ２）において、ｊ列目の判定回路５１０は、ｉ行ｊ列の階調レベルが白レベル以外であれば、図４において（Ｎｗ）で示されるように、制御信号／Ｙr(j)をＬレベルとし、当該階調レベルが白レベルであれば、図４において（Ｗ）で示されるように、制御信号／Ｙr(j)をＨレベルとする。
【0048】
また、ｉ行目における水平走査期間（Ｈ）の初期化期間（Ａ２）では、走査信号／Ｇwr(i)がＨレベルに変化し、制御信号／Ｇcmp(i)がＬレベルに変化し、制御信号／Ｇel(i)がＬレベルに変化する。このため、ｉ行ｊ列の画素回路１１０においてトランジスター１２２がオフ状態に変化し、トランジスター１２３がオン状態に変化し、トランジスター１２４がオン状態に変化する。
【0049】
初期化期間（Ａ２）において制御信号／Ｙr(j)がＬレベルであれば、トランジスター８６がオン状態に変化するので、ｊ列目のデータ線１４が電位Ｖorstになる。したがって、ｉ行ｊ列の階調レベルが白レベル以外であれば、図６に示されるように、当該ｉ行ｊ列の画素回路１１０におけるＯＬＥＤ１３０のアノードが、トランジスター１２４、１２３、ｊ列目のデータ線１４およびトランジスター８６を順に介して第１電位である電位Ｖorstにリセットされる動作、すなわちリセット動作が行われる。
【0050】
なお、初期化期間（Ａ２）において、ｊ列目のデータ信号出力線１４ｃは、トランジスター６２のオン状態が維持されることによって初期化期間（Ａ１）から引き続いて電位Ｖrefである。
また、ｊ列目のデータ線１４が電位Ｖorstになるので、容量素子７０の両端電圧は｜Ｖorst－Ｖref｜になり、寄生容量７２の一端は電位Ｖorstに保持される。電位ＶelおよびＶorstは、
Ｖel＞Ｖorst
という関係にあるので、ｊ列目における容量素子７０および寄生容量７２は放電されることになる。
また、ｊ列目のデータ線１４が電位Ｖorstになるので、容量素子７０の両端電圧は｜Ｖorst－Ｖref｜になり、寄生容量７２の一端は電位Ｖorstに保持される。電位ＶelおよびＶorstは、
Ｖel＞Ｖorst
という関係にあるので、ｊ列目における容量素子７０および寄生容量７２は放電されることになる。
【0051】
一方、初期化期間（Ａ２）において制御信号／Ｙr(j)がＨレベルであれば、トランジスター８６がオフ状態を維持する。直前の初期化期間（Ａ１）では、データ線１４が電位Ｖelであり、当該電位Ｖelは容量素子７０の他端および寄生容量７２の一端に保持されている。このため、ｉ行ｊ列の階調レベルが白レベルであれば、ｉ行ｊ列の画素回路１１０におけるＯＬＥＤ１３０には、図７に示されるように、容量素子７０および寄生容量７２から電荷が流出して、データ線１４、トランジスター１２３、１２４を順に介してＯＬＥＤ１３０に向かう非リセット動作が行われる。
【0052】
容量素子７０および寄生容量７２から流出した電荷によって、ＯＬＥＤ１３０の寄生容量が満充電になると、電荷が溢れてＯＬＥＤ１３０（の発光機能層１３２）に流れるので、当該ＯＬＥＤ１３０が発光することがある。ただし、ｉ行ｊ列の階調レベルは最高階調の白レベルが指定されているので、想定期間外、すなわち発光期間（Ｄ）以外の初期化期間（Ａ２）における発光の影響は無視することができる。
【0053】
なお、電荷の流出によってｊ列目における容量素子７０および寄生容量７２は放電になるので、データ線１４は電位Ｖelから低下する。なお、この放電は、ｊ列目のデータ線１４を介してＯＬＥＤ１３０の寄生容量に電荷を分配する程度であり、微量である。
このため、ｉ行目の水平走査期間のうち、初期化期間（Ａ２）においてｉ行ｊ列の階調レベルが白レベルであれば、ｊ列目のデータ線１４およびｉ行ｊ列におけるアノードは、電位Ｖorstおよび電位Ｖelの間の電位、すなわち第２電位になるが、ほぼ電位Ｖelであるといって差し支えない。
すなわち、階調レベルが白レベルである場合に行われる非リセット動作において、ｊ列目の容量素子７０および寄生容量７２の放電による影響は、階調レベルが白レベル以外である場合のリセット動作と比較して無視することができる。なお、本実施形態では、初期化期間（Ａ１）においてトランジスター１２１をオフ状態に設定するが、これに限らず、初期化期間（Ａ１）がなくてもよい。すなわち、初期化期間（Ａ１）においてトランジスター１２１をオフ状態に設定せずに、初期化期間（Ａ２）において、ＯＬＥＤ１３０におけるアノード電位をリセットしてもよい。この場合、トランジスター１２２をオフ状態としてＯＬＥＤ１３０におけるアノード電位をリセットしてもよい。
このため、ｉ行目の水平走査期間のうち、初期化期間（Ａ２）においてｉ行ｊ列の階調レベルが白レベルであれば、ｊ列目のデータ線１４およびｉ行ｊ列におけるアノードは、電位Ｖorstおよび電位Ｖelの間の電位、すなわち第２電位になるが、ほぼ電位Ｖelであるといって差し支えない。
すなわち、階調レベルが白レベルである場合に行われる非リセット動作において、ｊ列目の容量素子７０および寄生容量７２の放電による影響は、階調レベルが白レベル以外である場合のリセット動作と比較して無視することができる。なお、本実施形態では、初期化期間（Ａ１）においてトランジスター１２１をオフ状態に設定するが、これに限らず、初期化期間（Ａ１）がなくてもよい。すなわち、初期化期間（Ａ１）においてトランジスター１２１をオフ状態に設定せずに、初期化期間（Ａ２）において、ＯＬＥＤ１３０におけるアノード電位をリセットしてもよい。この場合、トランジスター１２２をオフ状態としてＯＬＥＤ１３０におけるアノード電位をリセットしてもよい。
【0054】
各水平走査期間（Ｈ）において初期化期間（Ａ３）では、制御信号／ＤrstがＨレベルを維持し、制御信号／ＧiniがＬレベルに変化し、制御信号／ＧrefがＬレベルを維持する。このため、各列のトランジスター８２がオフ状態を維持し、各列のトランジスター８４がオン状態に変化し、各列のトランジスター６２がオン状態を維持する。
初期化期間（Ａ３）では、制御信号Ｙr(j)がＨレベルである。なお、ここではｊ列目の制御信号Ｙr(j)で説明しているが、初期化期間（Ａ３）以降では、階調レベルに関係なく、制御信号Ｙr(1)～Ｙr(j)がＨレベルである。このため、各列のトランジスター８６がオフ状態になる。
初期化期間（Ａ３）では、制御信号Ｙr(j)がＨレベルである。なお、ここではｊ列目の制御信号Ｙr(j)で説明しているが、初期化期間（Ａ３）以降では、階調レベルに関係なく、制御信号Ｙr(1)～Ｙr(j)がＨレベルである。このため、各列のトランジスター８６がオフ状態になる。
【0055】
また、ｉ行目における水平走査期間（Ｈ）の初期化期間（Ａ３）では、走査信号／Ｇwr(i)がＬレベルに変化し、制御信号／Ｇcmp(i)がＨレベルに変化し、制御信号／Ｇel(i)がＨレベルに変化する。このため、ｉ行ｊ列の画素回路１１０においてトランジスター１２２がオン状態に変化し、トランジスター１２３がオフ状態に変化し、トランジスター１２４がオフ状態に変化する。
【0056】
したがって、初期化期間（Ａ３）では、図８に示されるように、ｉ行ｊ列の画素回路１１０において、電位Ｖiniが、トランジスター８４、ｊ列目のデータ線１４およびトランジスター１２２を順に介して、容量素子１４０の一端、および、トランジスター１２１のゲートノードｇに供給される。
【0057】
なお、初期化期間（Ａ３）において、ｊ列目のデータ信号出力線１４ｃは、トランジスター６２のオン状態が維持されることによって初期化期間（Ａ１）から引き続いて電位Ｖrefである。
また、ｊ列目のデータ線１４が電位Ｖiniになるので、容量素子７０の両端電圧は｜Ｖini－Ｖref｜になり、寄生容量７２の一端は電位Ｖiniに保持される。電位ＶiniおよびＶorstは、
（Ｖel＞）Ｖini＞Ｖorst
という関係にある。
このため、容量素子７０および寄生容量７２は、初期化期間（Ａ２）においてデータ線１４が電位Ｖorstであったならば、充電されることになる。また、初期化期間（Ａ２）において、データ線１４が電位Ｖelからほとんど変化しなかったのであれば、放電されることになる。
なお、図８では、容量素子７０および寄生容量７２が充電される場合を示している。
また、ｊ列目のデータ線１４が電位Ｖiniになるので、容量素子７０の両端電圧は｜Ｖini－Ｖref｜になり、寄生容量７２の一端は電位Ｖiniに保持される。電位ＶiniおよびＶorstは、
（Ｖel＞）Ｖini＞Ｖorst
という関係にある。
このため、容量素子７０および寄生容量７２は、初期化期間（Ａ２）においてデータ線１４が電位Ｖorstであったならば、充電されることになる。また、初期化期間（Ａ２）において、データ線１４が電位Ｖelからほとんど変化しなかったのであれば、放電されることになる。
なお、図８では、容量素子７０および寄生容量７２が充電される場合を示している。
【0058】
初期化期間（Ａ３）が終了すると補償期間（Ｂ）になる。各水平走査期間（Ｈ）において補償期間（Ｂ）では、制御信号／ＤrstがＨレベルを維持し、制御信号／ＧiniがＨレベルに変化し、制御信号／ＧrefがＬレベルを維持する。このため、各列のトランジスター８２がオフ状態を維持し、各列のトランジスター８４がオフ状態に変化し、各列のトランジスター６２がオン状態を維持する。
図４では、制御信号／Ｙr(j)のみが示されているが、補償期間（Ｂ）では上述したように、制御信号／Ｙr(1)～／Ｙr(j)がＨレベルである。このため、各列のトランジスター８６がオフ状態を維持する。
図４では、制御信号／Ｙr(j)のみが示されているが、補償期間（Ｂ）では上述したように、制御信号／Ｙr(1)～／Ｙr(j)がＨレベルである。このため、各列のトランジスター８６がオフ状態を維持する。
【0059】
また、ｉ行目の水平走査期間（Ｈ）の補償期間（Ｂ）では、走査信号／Ｇwr(i)がＬレベルを維持し、制御信号／Ｇcmp(i)がＬレベルに変化し、制御信号／Ｇel(i)がＨレベルを維持する。このため、ｉ行ｊ列の画素回路１１０においてトランジスター１２２がオン状態を維持し、トランジスター１２３がオン状態に変化し、トランジスター１２４がオフ状態を維持する。
【0060】
補償期間（Ｂ）の始期においてｉ行目の画素回路１１０では、容量素子１４０によってトランジスター１２１のゲートノードｇが電位Ｖiniに保持されている。ゲートノードｇが電位Ｖiniになっているときに、トランジスター１２３がオン状態になると、トランジスター１２１がダイオード接続になる。
【0061】
したがって、補償期間（Ｂ）では、図９に示されるように、当該トランジスター１２１におけるゲートノードｇおよびソースノードｓの間の電圧は、当該トランジスター１２１の閾値電圧Ｖth（に近い電圧）に収束する。すなわち、トランジスター１２１におけるゲートノードｇおよびデータ線１４の電位は閾値相当電位（Ｖel－Ｖth）に収束する。
【0062】
ｉ行目の補償期間（Ｂ）では、各列のトランジスター６２がオン状態を維持するので、各列のデータ信号出力線１４ｃが電位Ｖrefに保たれる。
また、データ線１４が閾値相当電位（Ｖel－Ｖth）に収束するので、容量素子７０の両端電圧は｜Ｖel－Ｖth－Ｖref｜になり、寄生容量７２の一端は閾値相当電位（Ｖel－Ｖth）に保持される。
また、データ線１４が閾値相当電位（Ｖel－Ｖth）に収束するので、容量素子７０の両端電圧は｜Ｖel－Ｖth－Ｖref｜になり、寄生容量７２の一端は閾値相当電位（Ｖel－Ｖth）に保持される。
【0063】
補償期間（Ｂ）が終了すると書込期間（Ｃ）になる。各水平走査期間（Ｈ）において書込期間（Ｃ）では、制御信号／ＤrstがＨレベルを維持し、制御信号／ＧiniがＨレベルを維持し、制御信号／ＧrefがＨレベルに変化する。このため、各列のトランジスター８２がオフ状態を維持し、各列のトランジスター８４がオフ状態を維持し、各列のトランジスター６２がオフ状態に変化する。
図４では、制御信号／Ｙr(j)が示されているが、書込期間（Ｃ）では上述したように、制御信号／Ｙr(1)～／Ｙr(j)がＨレベルである。このため、各列のトランジスター８６がオフ状態になる。
図４では、制御信号／Ｙr(j)が示されているが、書込期間（Ｃ）では上述したように、制御信号／Ｙr(1)～／Ｙr(j)がＨレベルである。このため、各列のトランジスター８６がオフ状態になる。
【0064】
また、ｉ行目の水平走査期間（Ｈ）の書込期間（Ｃ）では、走査信号／Ｇwr(i)がＬレベルを維持し、制御信号／Ｇcmp(i)がＨレベルに変化し、制御信号／Ｇel(i)がＨレベルを維持する。このため、ｉ行ｊ列の画素回路１１０においてトランジスター１２２がオン状態を維持し、トランジスター１２３がオフ状態に変化し、トランジスター１２４がオフ状態を維持する。
【0065】
書込期間（Ｃ）において、各列のトランジスター６２がオフ状態に変化する。また、各列のＤＡ変換回路５００には、ｉ行目であって、列に対応する１０ビットの映像データＶdataが供給される。このため、ｊ列目のＤＡ変換回路５００は、ｉ行ｊ列の階調レベルに応じた電位のデータ信号をデータ信号出力線１４ｃに出力する。
【0066】
したがって、書込期間（Ｃ）では、図１０に示されるように、ｊ列目の容量素子７０の一端は、電位Ｖrefから、ｉ行ｊ列に対応した階調レベルの電位に上昇する。この電位上昇は、当該容量素子７０、データ線１４およびトランジスター１２２を順に介してトランジスター１２１のゲートノードｇに到達する。
【0067】
書込期間（Ｃ）におけるゲートノードｇの電位変化分は、容量素子７０の一端における電位上昇分に、「合成容量値」に対する容量素子７０の容量値の比を、乗じた値である。ここでいう「合成容量値」とは、容量素子７０、寄生容量７２および容量素子１４０による合成容量の容量値である。なお、容量素子１４０の容量値は、他の容量値と比較して十分に小さい場合には、無視することができる。
【0068】
走査信号／Ｇwr(i)がＨレベルに変化したときに、ｉ行目の書込期間（Ｄ）が終了する。走査信号／Ｇwr(i)がＨレベルになると、ｉ行ｊ列の画素回路１１０ではトランジスター１２２がオフ状態になるが、ゲートノードｇの電位と電位Ｖelとの差の電圧は、容量素子１４０に保持される。
【0069】
書込期間（Ｃ）の終了後、発光期間（Ｄ）になる。
ｉ行目の発光期間（Ｅ）に至ると、制御信号／Ｇel(i)がＬレベルに反転するので、トランジスター１２４がオン状態になる。
したがって、発光期間（Ｄ）では、図１１に示されるように、ＯＬＥＤ１３０には、容量素子１４０による保持されたゲートノードｇの電位に応じた電流Ｉelがトランジスター１２１によって流れる。このため、当該ＯＬＥＤ１３０が、当該電流Ｉelに応じた輝度で発光する。
ｉ行目の発光期間（Ｅ）に至ると、制御信号／Ｇel(i)がＬレベルに反転するので、トランジスター１２４がオン状態になる。
したがって、発光期間（Ｄ）では、図１１に示されるように、ＯＬＥＤ１３０には、容量素子１４０による保持されたゲートノードｇの電位に応じた電流Ｉelがトランジスター１２１によって流れる。このため、当該ＯＬＥＤ１３０が、当該電流Ｉelに応じた輝度で発光する。
【0070】
なお、図４は、ｉ行目の書込期間（Ｃ）の終了後、直ちにｉ行目の発光期間（Ｄ）が開始する例であるが、ｉ行目の書込期間（Ｃ）の終了後、例えば１水平走査期間（Ｈ）後に、ｉ行目の発光期間（Ｄ）が開始してもよい。
また、図４は、発光期間（Ｄ）が連続した例であるが、制御信号／Ｇel(i)がＬレベルになる期間は、間欠的であってもよいし、輝度の調整に応じて変化させてもよいし、環境光の輝度に応じて調整されてもよい。また、発光期間（Ｄ）における制御信号／Ｇel(i)のレベルについては、ＨレベルとＬレベルとの中間的なレベルを用いてもよい。
また、図４は、発光期間（Ｄ）が連続した例であるが、制御信号／Ｇel(i)がＬレベルになる期間は、間欠的であってもよいし、輝度の調整に応じて変化させてもよいし、環境光の輝度に応じて調整されてもよい。また、発光期間（Ｄ）における制御信号／Ｇel(i)のレベルについては、ＨレベルとＬレベルとの中間的なレベルを用いてもよい。
【0071】
ｉ行目の水平走査期間（Ｈ）において、１～ｎ列の画素回路１１０について同様な動作が実行される。また、図４では、ｉ行目の水平走査期間（Ｈ）について着目し、当該水平走査期間（Ｈ）の動作について説明したが、同様な動作は、１、２、３、…、ｍ行目の水平走査期間（Ｈ）について順次実行される。
【0072】
ｉ行ｊ列の画素回路１１０にけるゲートノードｇの電位は、補償期間（Ｂ）における閾値相当電位から、ｉ行ｊ列の階調レベルに応じて変化させた電位である。同様な動作が他の画素回路１１０でも実行されるので、実施形態では、ｍ行ｎ列のすべての画素回路１１０にわたってトランジスター１２１の閾値が補償された状態で、ＯＬＥＤ１３０に階調レベルに応じた電流が流れることになる。したがって、本実施形態では、輝度のばらつきが小さくなる結果、高品位な表示が可能になる。
【0073】
ＯＬＥＤ１３０のアノードを放電させるリセット動作が行われる理由は主に次の通りである。ＯＬＥＤ１３０では、アノードである画素電極１３１とカソードである共通電極１３３とで発光機能層１３２が挟持されるので、当該ＯＬＥＤ１３０には容量が寄生する。上述したように補償期間（Ｂ）においてトランジスター１２１のゲートノードｇおよびドレインノードｄ（トランジスター１２４のソースノード）は、閾値相当電位になる。次に、書込期間（Ｃ）において、トランジスター１２１のゲートノードｇに、階調レベルに応じた電位が供給される。
【0074】
仮に、最低階調の黒レベル（最も暗いレベル）がゲートノードｇに供給された場合、当該ゲートノードｇは、電位Ｖelであることが理想であるが、実際には、電位Ｖelよりも低い電位になる。このため、発光期間（Ｄ）においてトランジスター１２４がオン状態になると、トランジスター１２１ではソースノードｓからドレインノードｄに向かってリーク電流が流れる。ＯＬＥＤ１３０の寄生容量に蓄積された電荷を予めリセットしておかないと、リーク電流によって、やがて当該寄生容量が満充電になり、ＯＬＥＤ１３０に電流が流れ始めて、発光してしまう現象が発生する。この現象は、黒レベルが、すなわち発光しない輝度が指定されているにもかかわらず、わずかに発光して、あたかも黒が浮いたように視認されることから、黒浮きと呼ばれる。
【0075】
そこで、発光期間（Ｄ）よりも前の初期化期間（Ａ２）において、ＯＬＥＤ１３０のアノードを電位Ｖorstにして、予めアノードを放電させ、当該ＯＬＥＤ１３０の寄生容量に蓄積された電荷をリセットしている。これにより、発光期間（Ｄ）においてトランジスター１２１にリーク電流が流れても、当該リーク電流によってＯＬＥＤ１３０の寄生容量が満充電にならず、発光しないので、いわゆる黒浮きを抑えることできる。
【0076】
しかしながら、リセット動作が行われる構成は、低消費電力化を阻害する要因になり得る。これを説明するために、比較例について説明する。比較例は、構成でいえば、実施形態において、各列の判定回路５１０を有しない構成であり、初期化期間（Ａ２）において階調レベルにかかわらず、ＯＬＥＤ１３０のアノードが電位Ｖorstにリセットされて、リセット動作が行われる構成である。
この構成では、全列において容量素子７０の他端および寄生容量７２の一端が、初期化期間（Ａ１）において電位Ｖelになり、初期化期間（Ａ２）において電位Ｖorstになり、初期化期間（Ａ３）において電位Ｖiniになる。
この構成では、全列において容量素子７０の他端および寄生容量７２の一端が、初期化期間（Ａ１）において電位Ｖelになり、初期化期間（Ａ２）において電位Ｖorstになり、初期化期間（Ａ３）において電位Ｖiniになる。
【0077】
上述したように、電位Ｖel、Ｖorst、Ｖiniは、
Ｖel＞Ｖini＞Ｖorst（≒Ｖct）
という関係にある。
このうち、電位Ｖelは電源電圧の高位であり、電位Ｖorstは電源電圧の低位の電位Ｇndまたは電位Ｇndに近い電位である。このため、上記比較例では、容量素子７０および寄生容量７２が、初期化期間（Ａ１）において充電され、初期化期間（Ａ２）において放電され、初期化期間（Ａ３）において充電される。このような容量素子７０および寄生容量７２における充電→放電→充電が、比較例では、一水平走査期間（Ｈ）毎に各列で行われるので、消費される電力が大きくなる。
Ｖel＞Ｖini＞Ｖorst（≒Ｖct）
という関係にある。
このうち、電位Ｖelは電源電圧の高位であり、電位Ｖorstは電源電圧の低位の電位Ｇndまたは電位Ｇndに近い電位である。このため、上記比較例では、容量素子７０および寄生容量７２が、初期化期間（Ａ１）において充電され、初期化期間（Ａ２）において放電され、初期化期間（Ａ３）において充電される。このような容量素子７０および寄生容量７２における充電→放電→充電が、比較例では、一水平走査期間（Ｈ）毎に各列で行われるので、消費される電力が大きくなる。
【0078】
本実施形態では、容量素子７０の他端および寄生容量７２の一端が、初期化期間（Ａ１）において電位Ｖelに充電される点において比較例と共通である。しかしながら、本実施形態では、階調レベルが白レベルである列では、初期化期間（Ａ２）においてリセット動作ではなく、電荷を分配する非リセット動作が行われるので、当該列の容量素子７０および寄生容量７２の放電は、階調レベルが白レベル以外である場合と比較して無視することができる。さらに、本実施形態では、初期化期間（Ａ３）において、容量素子７０の他端および寄生容量７２の一端が電位Ｖiniになるが、階調レベルが白レベルである列では、電位Ｖelからの放電になる。
【0079】
すなわち、容量素子７０および寄生容量７２が、比較例では、初期化期間（Ａ１）→（Ａ２）→（Ａ３）において、全列において充電→放電→充電になるのに対し、本実施形態では、階調レベルが白レベル以外の列においては比較例と同様であるが、階調レベルが白レベルの列において充電→ほぼ変化なし→放電となる。
【0080】
したがって、第１実施形態では、容量素子７０および寄生容量７２の充放電によって消費される電力を、階調レベルが白レベルである列が存在すれば、比較例と比べて低減することができる。
【0081】
なお、階調レベルが最高階調の白レベルである列が存在する場合とは、具体的には、例えば図１２に示されるような画面を表示する場合である。
この場合、データ線１４Ｎｗは、階調レベルが白レベル以外の列であるので、容量素子７０および寄生容量７２が、初期化期間（Ａ１）において電位Ｖelによって充電され、初期化期間（Ａ２）において電位Ｖorstによって放電され、初期化期間（Ａ３）において電位Ｖiniによって再充電される。
一方、データ線１４Ｗは、階調レベルが白レベルの列であるので、容量素子７０および寄生容量７２が、初期化期間（Ａ１）において電位Ｖelによって充電され、初期化期間（Ａ２）においてほとんど放電されず、初期化期間（Ａ３）において電位Ｖiniによって放電される。
この場合、データ線１４Ｎｗは、階調レベルが白レベル以外の列であるので、容量素子７０および寄生容量７２が、初期化期間（Ａ１）において電位Ｖelによって充電され、初期化期間（Ａ２）において電位Ｖorstによって放電され、初期化期間（Ａ３）において電位Ｖiniによって再充電される。
一方、データ線１４Ｗは、階調レベルが白レベルの列であるので、容量素子７０および寄生容量７２が、初期化期間（Ａ１）において電位Ｖelによって充電され、初期化期間（Ａ２）においてほとんど放電されず、初期化期間（Ａ３）において電位Ｖiniによって放電される。
【0082】
第１実施形態では、初期化期間（Ａ２）において階調レベルが白レベルである列のトランジスター８６をオフ状態として、リセット動作ではなく、非リセット動作を行う構成としたが、これ以外の構成でもよい。そこで、階調レベルが白レベルである列の非リセット動作を第１実施形態とは別の動作で行う第２実施形態について説明する。
【0083】
【0084】
図１３で示される第２実施形態が、図２で示される第１実施形態と相違する点は、判定回路５１０が制御信号／Ｙr(1)～／Ｙr(n)に加えて、制御信号／Ｙini(1)～／Ｙini(n)を順に１～ｎ列に対応して出力する点、および、１～ｎ列のトランジスター８４のゲートノードに、順に制御信号／Ｙini(1)～／Ｙini(n)が供給される点である。なお、図１３では、紙面の関係上、制御信号／Ｙini(3)および／Ｙini(n)のみが表記されている。
【0085】
第２実施形態では、初期化期間（Ａ２）において、制御信号Ｙini(j)のレベルはｊ列目の判定回路５１０の判定結果によって変化する。詳細には、ｊ列目の判定回路５１０は、ｉ行目の初期化期間（Ａ２）において、ｉ行ｊ列の階調レベルが最高の白レベルでなければ、図１４で（Ｎｗ）で示されるように制御信号／Ｙini(j)をＨレベルとし、当該階調レベルが白レベルであれば、（Ｗ）で示されるように制御信号／Ｙini(j)をＬレベルとする。
【0086】
また、ｊ列目の判定回路５１０は、ｉ行目の初期化期間（Ａ３）において、ｉ行ｊ列の階調レベルとは関係なく、制御信号／Ｙini(j)をＬレベルとする。
なお、ｊ列目の判定回路５１０は、初期化期間（Ａ２）および（Ａ３）以外の期間において、制御信号／Ｙini(j)をＨレベルとする。また、ｊ列目の判定回路５１０は、第１実施形態と同様な制御信号／Ｙr(j)を出力する。
なお、ｊ列目の判定回路５１０は、初期化期間（Ａ２）および（Ａ３）以外の期間において、制御信号／Ｙini(j)をＨレベルとする。また、ｊ列目の判定回路５１０は、第１実施形態と同様な制御信号／Ｙr(j)を出力する。
【0087】
第２実施形態に係る電気光学装置１０では、ｉ行目の水平走査期間（Ｈ）のうち、初期化期間（Ａ２）においてｉ行ｊ列の階調レベルが白レベルである場合の動作のみが、第１実施形態と異なる。
換言すれば、第２実施形態に係る電気光学装置１０では、ｉ行目の水平走査期間（Ｈ）のうち、初期化期間（Ａ１）、ｉ行ｊ列の階調レベルが白レベルでない場合における初期化期間（Ａ２）、初期化期間（Ａ３）、補償期間（Ｂ）および書込期間（Ｃ）が第１実施形態と共通である。また、第２実施形態に係る電気光学装置１０では、ｉ行目の水平走査期間（Ｈ）以外の期間における発光期間（Ｄ）の動作についても、第１実施形態と共通である。
換言すれば、第２実施形態に係る電気光学装置１０では、ｉ行目の水平走査期間（Ｈ）のうち、初期化期間（Ａ１）、ｉ行ｊ列の階調レベルが白レベルでない場合における初期化期間（Ａ２）、初期化期間（Ａ３）、補償期間（Ｂ）および書込期間（Ｃ）が第１実施形態と共通である。また、第２実施形態に係る電気光学装置１０では、ｉ行目の水平走査期間（Ｈ）以外の期間における発光期間（Ｄ）の動作についても、第１実施形態と共通である。
【0088】
図１５は、ｉ行目の水平走査期間（Ｈ）のうち、初期化期間（Ａ２）においてｉ行ｊ列の階調レベルが白レベルである場合の動作を示す図である。
各水平走査期間（Ｈ）において初期化期間（Ａ２）では、制御信号／ＤrstがＨレベルに変化し、制御信号／ＧrefがＬレベルを維持する。このため、各列のトランジスター８２がオフ状態に変化し、各列のトランジスター６２がオン状態を維持する。
また、ｉ行目における水平走査期間（Ｈ）の初期化期間（Ａ２）では、走査信号／Ｇwr(i)がＨレベルに変化し、制御信号／Ｇcmp(i)がＬレベルに変化し、制御信号／Ｇel(i)がＬレベルに変化する。このため、ｉ行ｊ列の画素回路１１０においてトランジスター１２２がオフ状態に変化し、トランジスター１２３がオン状態に変化し、トランジスター１２４がオン状態に変化する。
各水平走査期間（Ｈ）において初期化期間（Ａ２）では、制御信号／ＤrstがＨレベルに変化し、制御信号／ＧrefがＬレベルを維持する。このため、各列のトランジスター８２がオフ状態に変化し、各列のトランジスター６２がオン状態を維持する。
また、ｉ行目における水平走査期間（Ｈ）の初期化期間（Ａ２）では、走査信号／Ｇwr(i)がＨレベルに変化し、制御信号／Ｇcmp(i)がＬレベルに変化し、制御信号／Ｇel(i)がＬレベルに変化する。このため、ｉ行ｊ列の画素回路１１０においてトランジスター１２２がオフ状態に変化し、トランジスター１２３がオン状態に変化し、トランジスター１２４がオン状態に変化する。
【0089】
ｉ行目の水平走査期間（Ｈ）において初期化期間（Ａ２）では、ｉ行ｊ列の階調レベルが白レベルであれば、制御信号／Ｙini(j)がＬレベルになり、制御信号／Ｙr(j)がＨレベルになる。このため、ｊ列目のトランジスター８４がオン状態に変化し、ｊ列目のトランジスター８６がオン状態を維持するので、ｊ列目のデータ線１４は電位Ｖiniにする非リセット動作が行われる。
したがって、電流が、図１５に示されるように、当該ｊ列目のデータ線１４、トランジスター１２３、１２４を順に介してＯＬＥＤ１３０に向かうので、当該ＯＬＥＤ１３０は、初期化期間（Ａ２）において発光する。
ただし、電位ＶelおよびＶiniは、
Ｖel＞Ｖini
という関係にあるので、ＯＬＥＤ１３０が発光する輝度は、第１実施形態と比較して、低くなる。
したがって、電流が、図１５に示されるように、当該ｊ列目のデータ線１４、トランジスター１２３、１２４を順に介してＯＬＥＤ１３０に向かうので、当該ＯＬＥＤ１３０は、初期化期間（Ａ２）において発光する。
ただし、電位ＶelおよびＶiniは、
Ｖel＞Ｖini
という関係にあるので、ＯＬＥＤ１３０が発光する輝度は、第１実施形態と比較して、低くなる。
【0090】
なお、第２実施形態では、ｉ行目の水平走査期間（Ｈ）のうち、初期化期間（Ａ３）において、ｉ行ｊ列の階調レベルが白レベルであれば、トランジスター８２がオフ状態を維持し、トランジスター８４がオン状態であり、トランジスター８６がオフ状態を維持し、トランジスター６２がオン状態を維持する。また、画素回路１１０では、トランジスター１２２がオン状態になり、トランジスター１２３がオフ状態に変化し、トランジスター１２４がオフ状態に変化する。このため、容量素子１４０の他端およびトランジスター１２１のゲートノードｇには、第１実施形態と同様に、ｊ列目のデータ線１４、トランジスター１２２を順に介して電位Ｖiniが供給される。
【0091】
ただし、ｊ列目の階調レベルが白レベルであれば、ｊ列目のデータ線１４は初期化期間（Ａ２）における電位Ｖiniから変化しない。このため、容量素子７０および寄生容量７２が、第２実施形態では、初期化期間（Ａ１）→（Ａ２）→（Ａ３）において、階調レベルが白レベルの列では、充電→放電→変化なしになる。
【0092】
したがって、第２実施形態では、容量素子７０および寄生容量７２の充放電によって消費される電力を、階調レベルが白レベルである列が存在すれば、上述した比較例と比べて、第１実施形態と同様に低減することができる。
また、第２実施形態では、階調レベルが白レベルである場合に、初期化期間（Ａ２）におけるデータ線１４が、電位Ｖelよりも低い電位Ｖiniであるので、想定期間外で発光する輝度を低く抑えることも期待できる。
また、第２実施形態では、階調レベルが白レベルである場合に、初期化期間（Ａ２）におけるデータ線１４が、電位Ｖelよりも低い電位Ｖiniであるので、想定期間外で発光する輝度を低く抑えることも期待できる。
【0093】
上述した第１実施形態および第２実施形態（以下、実施形態等と呼ぶ）では、以下のように種々の変形または応用が可能である。
【0094】
実施形態等では、初期化期間（Ａ２）において、階調レベルが白レベル以外であればリセット動作を行い、階調レベルが白レベルであれば非リセット動作を行う構成とした。
上述したように、リセット動作によってＯＬＥＤ１３０に蓄積された電荷をリセットする理由は、いわゆる黒浮きの発生を抑えるためである。黒浮きは、階調レベルが最低の黒レベルだけでなく、黒レベル近辺である場合、すなわち、階調レベルが閾値未満である場合に発生する。
そこで、階調レベルが閾値未満であれば、初期化期間（Ａ２）においてＯＬＥＤ１３０のアノードを、図６に示されるように放電させるリセット動作を行い、階調レベルが閾値以上であれば、初期化期間（Ａ２）においてアノードを、図７または図１５に示されるように放電させない非リセット動作を行う構成としてもよい。
なお、実施形態等では、判定回路５１０が１０ビットの映像データＶdataで階調レベルを判定する。すなわち、階調レベルが閾値未満であるか、閾値以上であるかについては、映像データＶidの８ビットを１０ビットに変換した後の映像データＶdataで判定される。
上述したように、リセット動作によってＯＬＥＤ１３０に蓄積された電荷をリセットする理由は、いわゆる黒浮きの発生を抑えるためである。黒浮きは、階調レベルが最低の黒レベルだけでなく、黒レベル近辺である場合、すなわち、階調レベルが閾値未満である場合に発生する。
そこで、階調レベルが閾値未満であれば、初期化期間（Ａ２）においてＯＬＥＤ１３０のアノードを、図６に示されるように放電させるリセット動作を行い、階調レベルが閾値以上であれば、初期化期間（Ａ２）においてアノードを、図７または図１５に示されるように放電させない非リセット動作を行う構成としてもよい。
なお、実施形態等では、判定回路５１０が１０ビットの映像データＶdataで階調レベルを判定する。すなわち、階調レベルが閾値未満であるか、閾値以上であるかについては、映像データＶidの８ビットを１０ビットに変換した後の映像データＶdataで判定される。
【0095】
実施形態等において、発光素子の一例としてＯＬＥＤ１３０を例示して説明したが、他の発光素子を用いてもよい。例えば発光素子としてＬＥＤを用いてもよいし、照明機構を併用した液晶素子であってもよい。すなわち、発光素子としては、データ線１４の電圧に応じた光学状態になる電気光学素子であればよい。
実施形態等では、ＤＡ変換回路５００として１０ビットの変換例を示したが、これに限られない。
実施形態等では、ＤＡ変換回路５００として１０ビットの変換例を示したが、これに限られない。
【0096】
トランジスター６４、８２、８４、８６、１２１～１２４等のチャネル型は、実施形態等に限定されない。また、これらのトランジスター等は、適宜トランスミッションゲートに置き換えてもよい。
【0097】
次に、実施形態等に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウントディスプレイを例に挙げて説明する。
【0098】
図１６は、ヘッドマウントディスプレイの外観を示す図であり、図１７は、その光学的な構成を示す図である。
まず、図１６に示されるように、ヘッドマウントディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウントディスプレイ３００は、図１７に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図１７において左になるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右になるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
まず、図１６に示されるように、ヘッドマウントディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウントディスプレイ３００は、図１７に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図１７において左になるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右になるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。
【0099】
この構成において、ヘッドマウントディスプレイ３００の装着者は、電気光学装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウントディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌが表示し、右眼用画像を電気光学装置１０Ｒが表示すると、装着者に、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。
また、このヘッドマウントディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌが表示し、右眼用画像を電気光学装置１０Ｒが表示すると、装着者に、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。
【0100】
なお、電気光学装置１０を含む電子機器については、ヘッドマウントディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダー、携帯情報端末、腕時計の表示部、投写式プロジェクターのライトバルブなどにも適用可能である。
【0101】
以上に例示した形態から、例えば以下の態様が把握される。
【0102】
ひとつの態様（態様１）に係る電気光学装置は、データ線と走査線とに対応して設けられる画素回路と、前記画素回路を制御する制御回路と、を含み、前記画素回路は、二つの電極を有し、前記二つの電極の間に流れる電流に応じた輝度で発光する発光素子と、ゲートノードの電位およびソースノードの電位の間の電圧に応じた電流を前記発光素子に流す駆動トランジスターと、を含み、前記制御回路は、書込期間において、前記ゲートノードに階調レベルに応じた電位を、前記データ線を介して供給し、前記書込期間よりも前の第１初期化期間において、第１動作または第２動作を前記階調レベルに応じて実行し、前記第１動作は、前記二つの電極の一方の電極に、前記階調レベルに応じた電位とは異なる第１電位を、前記データ線を介して供給する動作であり、前記第２動作は、前記データ線の電位と前記一方の電極における電位とを、前記第１電位と前記駆動トランジスターをオフ状態にさせるオフ電位との間の第２電位にさせる動作である。
【0103】
態様１によれば、第１初期化期間では、階調レベルに応じて第１動作または第２動作が実行される。第１動作では、データ線が直前電位から第１電位になるので、放電量が多くなるのに対し、第２動作では、データ線が直前電位からオフ電位から第１電位とオフ電位との間の第２電位になるので、データ線の寄生容量における放電量が第１動作と比較して抑えられる。
なお、ＬＥＤ１３０が発光素子の一例であり、画素電極１３１が二つの電極のうちの一方の電極の一例であり、トランジスター１２１が駆動トランジスターの一例であり、電位Ｖelがオフ電位の一例であり、電位Ｖorstが第１電位の一例である。また、電位Ｖelよりも若干低位の電位が第２電位の一例である。具体的には、オフ電位に保持したデータ線の寄生容量に蓄積された電荷が発光素子における一方の電極に分配された後の電位も第２電位の一例である。初期化期間（Ａ２）が第１初期化期間の一例である。
なお、ＬＥＤ１３０が発光素子の一例であり、画素電極１３１が二つの電極のうちの一方の電極の一例であり、トランジスター１２１が駆動トランジスターの一例であり、電位Ｖelがオフ電位の一例であり、電位Ｖorstが第１電位の一例である。また、電位Ｖelよりも若干低位の電位が第２電位の一例である。具体的には、オフ電位に保持したデータ線の寄生容量に蓄積された電荷が発光素子における一方の電極に分配された後の電位も第２電位の一例である。初期化期間（Ａ２）が第１初期化期間の一例である。
【0104】
態様１の具体的な態様２に係る電気光学装置は、一端および他端を有し、一端が前記データ線に電気的に接続され、他端が前記第１電位の給電線に電気的に接続された第１スイッチング素子を有し、前記制御回路は、前記第１初期化期間において、前記階調レベルに応じて前記第１スイッチング素子をオン状態またはオフ状態に制御する。
態様２によれば、第１初期化期間の第１動作において第１スイッチング素子がオン状態になることによってデータ線が第１電位になる。なお、トランジスター８６が第１スイッチング素子の一例である。
態様２によれば、第１初期化期間の第１動作において第１スイッチング素子がオン状態になることによってデータ線が第１電位になる。なお、トランジスター８６が第１スイッチング素子の一例である。
【0105】
態様２の具体的な態様３に係る電気光学装置は、前記制御回路は、前記第１初期化期間において、前記階調レベルが閾値以上であれば、前記第１スイッチング素子をオフ状態に制御する。
態様３によれば、階調レベルが閾値以上であれば、第１初期化期間において第１スイッチング素子がオフ状態に制御されて、第２動作が実行される。
態様３によれば、階調レベルが閾値以上であれば、第１初期化期間において第１スイッチング素子がオフ状態に制御されて、第２動作が実行される。
【0106】
態様２の具体的な態様４に係る電気光学装置は、一端および他端を有し、一端が前記データ線に電気的に接続され、他端が前記第２電位を給電する給電線に電気的に接続された第２スイッチング素子を有し、前記制御回路は、前記第１初期化期間において、前記第１スイッチング素子をオフ状態に制御する場合に、前記第２スイッチング素子をオン状態に制御する。
態様４によれば、第１初期化期間の第２動作において、第１スイッチング素子がオフ状態および第２スイッチング素子のオン状態になることによって、データ線の電位と一方の電極における電位が、第２電位になる。
なお、トランジスター８４が第２スイッチング素子の一例であり、電位Ｖiniが第２電位の一例である。
態様４によれば、第１初期化期間の第２動作において、第１スイッチング素子がオフ状態および第２スイッチング素子のオン状態になることによって、データ線の電位と一方の電極における電位が、第２電位になる。
なお、トランジスター８４が第２スイッチング素子の一例であり、電位Ｖiniが第２電位の一例である。
【0107】
態様４の具体的な態様５に係る電気光学装置において、前記第２電位は、前記ゲートノードに供給されれば、前記駆動トランジスターをオン状態にさせるオン電位である。
態様５によれば、駆動トランジスターをオン状態にさせるオン電位を第２電位として用いることができる。また、オン電位を第２電位として用いる構成では、第２初期化期間においてオフ電位に保持したデータ線の寄生容量に蓄積された電荷が発光素子における一方の電極に分配された後の電位を第２電位として用いる構成と比較して、発光素子の輝度を低く抑えることができる。
態様５によれば、駆動トランジスターをオン状態にさせるオン電位を第２電位として用いることができる。また、オン電位を第２電位として用いる構成では、第２初期化期間においてオフ電位に保持したデータ線の寄生容量に蓄積された電荷が発光素子における一方の電極に分配された後の電位を第２電位として用いる構成と比較して、発光素子の輝度を低く抑えることができる。
【0108】
態様５の具体的な態様６に係る電気光学装置において、前記制御回路は、前記第１初期化期間よりも後であって、前記書込期間よりも前の第２初期化期間において、前記ゲートノードに前記第２電位を、前記データ線を介して供給し、前記第２初期化期間よりも後であって、前記書込期間よりも前の補償期間において、前記ゲートノードを前記駆動トランジスターの閾値に相当する電位に収束させる。
補償期間においてゲートノードを駆動トランジスターの閾値に相当する電位に収束させるためには、補償期間の前に、駆動トランジスターをオン状態とさせる必要がある。態様６によれば、オン状態にさせるためのオン電位を、第２電位として用いるので、構成の複雑化を抑えることができる。
なお、初期化期間（Ａ２）が第１初期化期間の一例である。
補償期間においてゲートノードを駆動トランジスターの閾値に相当する電位に収束させるためには、補償期間の前に、駆動トランジスターをオン状態とさせる必要がある。態様６によれば、オン状態にさせるためのオン電位を、第２電位として用いるので、構成の複雑化を抑えることができる。
なお、初期化期間（Ａ２）が第１初期化期間の一例である。
【0109】
態様１の別の具体的な態様７では、前記制御回路は、前記書込期間において、前記ゲートノードに階調レベルに応じた電位を、カップリング容量および前記データ線を介して供給する。
態様７によれば、データ線の寄生容量のみならず、カップリング容量の放電量についても抑えることができる。なお、容量素子７０がカップリング容量の一例である。
態様１の別の具体的な態様８では、前記第１初期化期間よりも前の第３初期化期間において、前記ゲートノードに前記駆動トランジスターをオフ状態にさせるオフ電位を、前記データ線を介して供給する。なお、初期化期間（Ａ１）が第３初期化期間の一例である。
態様７によれば、データ線の寄生容量のみならず、カップリング容量の放電量についても抑えることができる。なお、容量素子７０がカップリング容量の一例である。
態様１の別の具体的な態様８では、前記第１初期化期間よりも前の第３初期化期間において、前記ゲートノードに前記駆動トランジスターをオフ状態にさせるオフ電位を、前記データ線を介して供給する。なお、初期化期間（Ａ１）が第３初期化期間の一例である。
【0110】
態様９に係る電子機器では、態様１乃至８のいずれかに係る電気光学装置を含む。
【符号の説明】
【0111】
１０…電気光学装置、１２…走査線、１４…データ線、１４ｃ…データ信号出力線、３０…制御回路、５０…データ信号出力回路、６０…補助回路、６２…トランジスター、７０…容量素子、７２…寄生容量、８０…初期化回路、８２、８４、８６…トランジスター、１１０…画素回路、１２０…走査線駆動回路、１２１～１２４…トランジスター、１３０…ＯＬＥＤ。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】