知財求人 - 知財ポータルサイト「IP Force」
特開2024-118308三角波発生回路、モータドライバ回路、それを用いた位置決め装置、ハードディスク装置
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024118308
(43)【公開日】2024-08-30
(54)【発明の名称】三角波発生回路、モータドライバ回路、それを用いた位置決め装置、ハードディスク装置
(51)【国際特許分類】
H03K 4/06 20060101AFI20240823BHJP
H02M 1/08 20060101ALI20240823BHJP
【ＦＩ】
H03K4/06
H02M1/08 A
【審査請求】未請求
【請求項の数】14
【出願形態】ＯＬ
(21)【出願番号】P 2023024664
(22)【出願日】2023-02-20
(71)【出願人】
【識別番号】000116024
【氏名又は名称】ローム株式会社
(74)【代理人】
【識別番号】100105924
【弁理士】
【氏名又は名称】森下 賢樹
(74)【代理人】
【識別番号】100133215
【弁理士】
【氏名又は名称】真家 大樹
(72)【発明者】
【氏名】杉江 尚
【テーマコード（参考）】
5H740
【Ｆターム（参考）】
5H740BB08
5H740BB10
5H740BC01
5H740BC02
5H740KK01
(57)【要約】
【課題】クロック信号と同期した三角波発生回路を提供する。
【解決手段】キャパシタＣ１１は、一端が接地される。ソース電流源５０２は、その出力ノードからソース電流ＩＳＲＣをソースする。シンク電流源５０４は、その出力ノードからシンク電流ＩＳＮＫをシンクする。第１スイッチＳＷ１は、ソース電流源５０２の出力ノードとキャパシタＣ１１の間に接続され、第２スイッチＳＷ２は、シンク電流源５０４の出力ノードとキャパシタＣ１１の間に接続される。第３スイッチＳＷ３は、一端がソース電流源５０２の出力ノードと接続され、他端に下側基準電圧ＶＲＥＦＬを受ける。第４スイッチＳＷ４は、一端がシンク電流源５０４の出力ノードと接続され、他端に上側基準電圧ＶＲＥＦＨを受ける。
【選択図】図１
【解決手段】キャパシタＣ１１は、一端が接地される。ソース電流源５０２は、その出力ノードからソース電流ＩＳＲＣをソースする。シンク電流源５０４は、その出力ノードからシンク電流ＩＳＮＫをシンクする。第１スイッチＳＷ１は、ソース電流源５０２の出力ノードとキャパシタＣ１１の間に接続され、第２スイッチＳＷ２は、シンク電流源５０４の出力ノードとキャパシタＣ１１の間に接続される。第３スイッチＳＷ３は、一端がソース電流源５０２の出力ノードと接続され、他端に下側基準電圧ＶＲＥＦＬを受ける。第４スイッチＳＷ４は、一端がシンク電流源５０４の出力ノードと接続され、他端に上側基準電圧ＶＲＥＦＨを受ける。
【選択図】図１
【特許請求の範囲】
【請求項1】
一端が接地されたキャパシタと、
その出力ノードからソース電流をソースするソース電流源と、
その出力ノードからシンク電流をシンクするシンク電流源と、
上側基準電圧および下側基準電圧を生成する基準電圧発生回路と、
前記ソース電流源の前記出力ノードと前記キャパシタの間に接続された第１スイッチと、
前記シンク電流源の前記出力ノードと前記キャパシタの間に接続された第２スイッチと、
一端が前記ソース電流源の前記出力ノードと接続され、他端に前記下側基準電圧を受ける第３スイッチと、
一端が前記シンク電流源の前記出力ノードと接続され、他端に前記上側基準電圧を受ける第４スイッチと、
（i）第１期間において前記第１スイッチおよび前記第３スイッチをオン、前記第２スイッチをオフし、（ii）第２期間において前記第１スイッチをオン、前記第２スイッチおよび前記第３スイッチをオフし、（iii）第３期間において前記第２スイッチおよび前記第４スイッチをオン、前記第１スイッチをオフし、（iv）第４期間において前記第２スイッチをオン、前記第１スイッチおよび前記第４スイッチをオフする動作を繰り返すコントローラと、
を備え、前記キャパシタに発生する電圧にもとづく三角波信号を出力可能である、三角波発生回路。
その出力ノードからソース電流をソースするソース電流源と、
その出力ノードからシンク電流をシンクするシンク電流源と、
上側基準電圧および下側基準電圧を生成する基準電圧発生回路と、
前記ソース電流源の前記出力ノードと前記キャパシタの間に接続された第１スイッチと、
前記シンク電流源の前記出力ノードと前記キャパシタの間に接続された第２スイッチと、
一端が前記ソース電流源の前記出力ノードと接続され、他端に前記下側基準電圧を受ける第３スイッチと、
一端が前記シンク電流源の前記出力ノードと接続され、他端に前記上側基準電圧を受ける第４スイッチと、
（i）第１期間において前記第１スイッチおよび前記第３スイッチをオン、前記第２スイッチをオフし、（ii）第２期間において前記第１スイッチをオン、前記第２スイッチおよび前記第３スイッチをオフし、（iii）第３期間において前記第２スイッチおよび前記第４スイッチをオン、前記第１スイッチをオフし、（iv）第４期間において前記第２スイッチをオン、前記第１スイッチおよび前記第４スイッチをオフする動作を繰り返すコントローラと、
を備え、前記キャパシタに発生する電圧にもとづく三角波信号を出力可能である、三角波発生回路。
【請求項2】
前記コントローラは、（i）前記第１期間において前記第４スイッチをオフし、（ii）前記第２期間において前記第４スイッチをオンし、（iii）前記第３期間において前記第３スイッチをオフし、（iv）前記第４期間において前記第３スイッチをオンする、請求項１に記載の三角波発生回路。
【請求項3】
前記コントローラは、クロック信号を利用して、第１制御パルスと、前記第１制御パルスよりも所定時間遅延した第２制御パルスと、を生成し、
前記第１スイッチおよび前記第２スイッチを、前記第１制御パルスに応じて相補的に制御し、
前記第３スイッチおよび前記第４スイッチを、前記第２制御パルスに応じて相補的に制御する、請求項２に記載の三角波発生回路。
前記第１スイッチおよび前記第２スイッチを、前記第１制御パルスに応じて相補的に制御し、
前記第３スイッチおよび前記第４スイッチを、前記第２制御パルスに応じて相補的に制御する、請求項２に記載の三角波発生回路。
【請求項4】
前記ソース電流源は、前記ソース電流の電流量を調節可能であり、
前記シンク電流源は、前記シンク電流の電流量を調節可能である、請求項１から３のいずれかに記載の三角波発生回路。
前記シンク電流源は、前記シンク電流の電流量を調節可能である、請求項１から３のいずれかに記載の三角波発生回路。
【請求項5】
前記キャパシタに発生する電圧を、前記上側基準電圧と前記下側基準電圧の中点電圧であるコモン電圧を基準として非反転増幅する第１アンプと、
前記第１アンプの出力電圧を利得－１で反転増幅する第２アンプと、
をさらに備え、前記第２アンプの出力電圧を第１三角波信号として出力可能であり、前記第１アンプの出力電圧を第２三角波信号として出力可能である、請求項１から３のいずれかに記載の三角波発生回路。
前記第１アンプの出力電圧を利得－１で反転増幅する第２アンプと、
をさらに備え、前記第２アンプの出力電圧を第１三角波信号として出力可能であり、前記第１アンプの出力電圧を第２三角波信号として出力可能である、請求項１から３のいずれかに記載の三角波発生回路。
【請求項6】
前記コモン電圧は、電源電圧の１／２倍の電圧であり、
前記基準電圧発生回路は、
前記電源電圧が発生する電源ラインと前記コモン電圧が発生するコモン電圧ノードとの間に直列に順に接続された第１抵抗および第２抵抗と、
前記コモン電圧ノードと接地との間に順に直列に接続された第３抵抗および第４抵抗と、
を含み、前記第１抵抗と前記第２抵抗の比は、前記第４抵抗と前記第３抵抗の比と等しい、請求項５に記載の三角波発生回路。
前記基準電圧発生回路は、
前記電源電圧が発生する電源ラインと前記コモン電圧が発生するコモン電圧ノードとの間に直列に順に接続された第１抵抗および第２抵抗と、
前記コモン電圧ノードと接地との間に順に直列に接続された第３抵抗および第４抵抗と、
を含み、前記第１抵抗と前記第２抵抗の比は、前記第４抵抗と前記第３抵抗の比と等しい、請求項５に記載の三角波発生回路。
【請求項7】
可変電流源と、
前記第１三角波信号を前記可変電流源の出力電圧と比較する第１コンパレータと、
前記第２三角波信号を前記可変電流源の出力電圧と比較する第２コンパレータと、
前記第１コンパレータの出力を、前記第１期間の始点または前記第３期間の始点に対応するタイミング信号に応じてラッチする第１ラッチと、
前記第２コンパレータの出力を、前記タイミング信号に応じてラッチする第２ラッチと、
をさらに備え、前記第１ラッチの出力および前記第２ラッチの出力の少なくとも一方にもとづいて前記ソース電流源および前記シンク電流源を調節可能である、請求項６に記載の三角波発生回路。
前記第１三角波信号を前記可変電流源の出力電圧と比較する第１コンパレータと、
前記第２三角波信号を前記可変電流源の出力電圧と比較する第２コンパレータと、
前記第１コンパレータの出力を、前記第１期間の始点または前記第３期間の始点に対応するタイミング信号に応じてラッチする第１ラッチと、
前記第２コンパレータの出力を、前記タイミング信号に応じてラッチする第２ラッチと、
をさらに備え、前記第１ラッチの出力および前記第２ラッチの出力の少なくとも一方にもとづいて前記ソース電流源および前記シンク電流源を調節可能である、請求項６に記載の三角波発生回路。
【請求項8】
電流センス抵抗を介して駆動対象のモータの第１端と接続されるべき第１出力端子と、
前記モータの第２端と接続されるべき第２出力端子と、
前記電流センス抵抗の電圧降下にもとづく電流フィードバック信号と基準信号との誤差にもとづくアナログ誤差信号を生成する誤差検出器と、
前記アナログ誤差信号にもとづいて、電圧指令信号を生成するフィードバックコントローラと、
請求項１から３のいずれかに記載の三角波発生回路であって、前記三角波信号にもとづく互いに逆相である第１三角波信号および第２三角波信号を出力する三角波発生回路と、
前記電圧指令信号を前記第１三角波信号と比較し、第１ＰＷＭ（Pulse Width Modulation）信号を出力する第１ＰＷＭコンパレータと、
前記電圧指令信号を前記第２三角波信号と比較し、第２ＰＷＭ信号を出力する第２ＰＷＭコンパレータと、
前記第１ＰＷＭ信号に応じた第１出力電圧を前記第１出力端子に発生する第１ドライバと、
前記第２ＰＷＭ信号に応じた第２出力電圧を前記第２出力端子に発生する第２ドライバと、
を備える、モータドライバ回路。
前記モータの第２端と接続されるべき第２出力端子と、
前記電流センス抵抗の電圧降下にもとづく電流フィードバック信号と基準信号との誤差にもとづくアナログ誤差信号を生成する誤差検出器と、
前記アナログ誤差信号にもとづいて、電圧指令信号を生成するフィードバックコントローラと、
請求項１から３のいずれかに記載の三角波発生回路であって、前記三角波信号にもとづく互いに逆相である第１三角波信号および第２三角波信号を出力する三角波発生回路と、
前記電圧指令信号を前記第１三角波信号と比較し、第１ＰＷＭ（Pulse Width Modulation）信号を出力する第１ＰＷＭコンパレータと、
前記電圧指令信号を前記第２三角波信号と比較し、第２ＰＷＭ信号を出力する第２ＰＷＭコンパレータと、
前記第１ＰＷＭ信号に応じた第１出力電圧を前記第１出力端子に発生する第１ドライバと、
前記第２ＰＷＭ信号に応じた第２出力電圧を前記第２出力端子に発生する第２ドライバと、
を備える、モータドライバ回路。
【請求項9】
前記フィードバックコントローラは、
前記アナログ誤差信号をデジタル誤差信号に変換するＡ／Ｄコンバータと、
前記デジタル誤差信号に応じたデジタル電圧指令を生成する補償器と、
前記デジタル電圧指令を前記電圧指令信号に変換するＤ／Ａコンバータと、
を含む、請求項８に記載のモータドライバ回路。
前記アナログ誤差信号をデジタル誤差信号に変換するＡ／Ｄコンバータと、
前記デジタル誤差信号に応じたデジタル電圧指令を生成する補償器と、
前記デジタル電圧指令を前記電圧指令信号に変換するＤ／Ａコンバータと、
を含む、請求項８に記載のモータドライバ回路。
【請求項10】
前記モータはリニアモータである、請求項９に記載のモータドライバ回路。
【請求項11】
前記リニアモータは、ボイスコイルモータである、請求項１０に記載のモータドライバ回路。
【請求項12】
ひとつの半導体基板に一体集積化される、請求項８に記載のモータドライバ回路。
【請求項13】
リニアモータと、
前記リニアモータを駆動する請求項１２に記載のモータドライバ回路と、
を備える、位置決め装置。
前記リニアモータを駆動する請求項１２に記載のモータドライバ回路と、
を備える、位置決め装置。
【請求項14】
請求項１３に記載の位置決め装置を備える、ハードディスク装置。
【発明の詳細な説明】
【技術分野】
【0001】
本開示は、三角波の発生回路に関する。
【背景技術】
【0002】
パルス幅変調（ＰＷＭ：Pulse Width Modulation）信号の生成に、アナログの三角波信号が利用される。アナログの三角波信号は、キャパシタを一定の電流で充放電することにより生成するのが一般的である。
【発明の概要】
【発明が解決しようとする課題】
【0003】
本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、三角波発生回路の提供にある。
【課題を解決するための手段】
【0004】
本開示のある態様の三角波発生回路は、一端が接地されたキャパシタと、その出力ノードからソース電流をソースするソース電流源と、その出力ノードからシンク電流をシンクするシンク電流源と、上側基準電圧および下側基準電圧を生成する基準電圧発生回路と、ソース電流源の出力ノードとキャパシタの間に接続された第１スイッチと、シンク電流源の出力ノードとキャパシタの間に接続された第２スイッチと、一端がソース電流源の出力ノードと接続され、他端に下側基準電圧を受ける第３スイッチと、一端がシンク電流源の出力ノードと接続され、他端に上側基準電圧を受ける第４スイッチと、（i）第１期間において第１スイッチおよび第３スイッチをオン、第２スイッチをオフし、（ii）第２期間において第１スイッチをオン、第２スイッチおよび第３スイッチをオフし、（iii）第３期間において第２スイッチおよび第４スイッチをオン、第１スイッチをオフし、（iv）第４期間において第２スイッチをオン、第１スイッチおよび第４スイッチをオフする動作を繰り返すコントローラと、を備え、キャパシタに発生する電圧にもとづく三角波信号を出力可能である。
【0005】
なお、以上の構成要素を任意に組み合わせたもの、構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明あるいは本開示の態様として有効である。さらに、この項目（課題を解決するための手段）の記載は、本発明の欠くべからざるすべての特徴を説明するものではなく、したがって、記載されるこれらの特徴のサブコンビネーションも、本発明たり得る。
【発明の効果】
【0006】
本開示のある態様によれば、三角波信号を生成できる。
【図面の簡単な説明】
【0007】
【発明を実施するための形態】
【0008】
（実施形態の概要）
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。この概要は、考えられるすべての実施形態の包括的な概要ではなく、すべての実施形態の重要な要素を特定することも、一部またはすべての態様の範囲を線引きすることも意図していない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
【0009】
一実施形態に係る三角波発生回路は、一端が接地されたキャパシタと、その出力ノードからソース電流をソースするソース電流源と、その出力ノードからシンク電流をシンクするシンク電流源と、上側基準電圧および下側基準電圧を生成する基準電圧発生回路と、ソース電流源の出力ノードとキャパシタの間に接続された第１スイッチと、シンク電流源の出力ノードとキャパシタの間に接続された第２スイッチと、一端がソース電流源の出力ノードと接続され、他端に下側基準電圧を受ける第３スイッチと、一端がシンク電流源の出力ノードと接続され、他端に上側基準電圧を受ける第４スイッチと、（i）第１期間において第１スイッチおよび第３スイッチをオン、第２スイッチをオフし、（ii）第２期間において第１スイッチをオン、第２スイッチおよび第３スイッチをオフし、（iii）第３期間において第２スイッチおよび第４スイッチをオン、第１スイッチをオフし、（iv）第４期間において第２スイッチをオン、第１スイッチおよび第４スイッチをオフする動作を繰り返すコントローラと、を備え、キャパシタに発生する電圧にもとづく三角波信号を出力可能である。
【0010】
この構成によると、ピークが上側基準電圧で規定され、ボトムが下側基準電圧で規定される三角波信号を生成することができる。
【0011】
一実施形態において、コントローラは、（i）第１期間において第４スイッチをオフし、（ii）第２期間において前記第４スイッチをオンし、（iii）第３期間において第３スイッチをオフし、（iv）第４期間において第３スイッチをオンしてもよい。これにより、第１スイッチと第２スイッチのペアが相補的にスイッチングし、第３スイッチと第４スイッチのペアが相補的にスイッチングすることとなるため、コントローラの構成を簡素化できる。
【0012】
一実施形態において、コントローラは、クロック信号を利用して第１制御パルスと、第１制御パルスよりも所定時間遅延した第２制御パルスと、を生成し、第１スイッチおよび第２スイッチを、第１制御パルスに応じて相補的に制御し、第３スイッチおよび第４スイッチを、第２制御パルスに応じて相補的に制御してもよい。
【0013】
一実施形態において、ソース電流源は、ソース電流の電流量を調節可能であり、シンク電流源は、シンク電流の電流量を調節可能であってもよい。
【0014】
一実施形態において、キャパシタに発生する電圧を、上側基準電圧と下側基準電圧の中点電圧であるコモン電圧を基準として非反転増幅する第１アンプと、第１アンプの出力電圧を利得－１で反転増幅する第２アンプと、をさらに備え、第２アンプの出力電圧を第１三角波信号として出力可能であり、第１アンプの出力電圧を第２三角波信号として出力可能であってもよい。
【0015】
一実施形態において、コモン電圧は、電源電圧の１／２倍の電圧であり、基準電圧発生回路は、電源電圧が発生する電源ラインとコモン電圧が発生するコモン電圧ノードとの間に直列に順に接続された第１抵抗および第２抵抗と、コモン電圧ノードと接地との間に順に直列に接続された第３抵抗および第４抵抗と、を含んでもよい。第１抵抗と第２抵抗の比は、第４抵抗と第３抵抗の比と等しくてもよい。
【0016】
一実施形態において、三角波発生回路は、可変電流源と、第１三角波信号を可変電流源の出力電圧と比較する第１コンパレータと、第２三角波信号を可変電流源の出力電圧と比較する第２コンパレータと、第１コンパレータの出力を、第１期間の始点または第３期間の始点に対応するタイミング信号に応じてラッチする第１ラッチと、第２コンパレータの出力を、タイミング信号に応じてラッチする第２ラッチと、をさらに備え、第１ラッチの出力および第２ラッチの出力の少なくとも一方にもとづいてソース電流源およびシンク電流源を調節可能であってもよい。
【0017】
一実施形態に係るモータドライバ回路は、電流センス抵抗を介して駆動対象のモータの第１端と接続されるべき第１出力端子と、モータの第２端と接続されるべき第２出力端子と、電流センス抵抗の電圧降下にもとづく電流フィードバック信号と基準信号との誤差にもとづくアナログ誤差信号を生成する誤差検出器と、アナログ誤差信号にもとづいて、電圧指令信号を生成するフィードバックコントローラと、三角波発生回路であって、互いに逆相である第１三角波信号および第２三角波信号を出力する三角波発生回路と、電圧指令信号を三角波発生回路が生成する第１三角波信号と比較し、第１ＰＷＭ（Pulse Width Modulation）信号を出力する第１ＰＷＭコンパレータと、電圧指令信号を三角波発生回路が生成する第２三角波信号と比較し、第２ＰＷＭ信号を出力する第２ＰＷＭコンパレータと、第１ＰＷＭ信号に応じた第１出力電圧を第１出力端子に発生する第１ドライバと、第２ＰＷＭ信号に応じた第２出力電圧を第２出力端子に発生する第２ドライバと、を備えてもよい。
【0018】
一実施形態において、フィードバックコントローラは、アナログ誤差信号をデジタル誤差信号に変換するＡ／Ｄコンバータと、デジタル誤差信号に応じたデジタル電圧指令を生成する補償器と、デジタル電圧指令を電圧指令信号に変換するＤ／Ａコンバータと、を含む。
【0019】
一実施形態において、三角波発生回路には、補償器に供給されるシステムクロックにもとづくクロック信号が供給されてもよい。
【0020】
一実施形態において、モータはリニアモータであってもよい。リニアモータは、ボイスコイルモータであってもよい。
【0021】
一実施形態において、モータドライバ回路は、ひとつの半導体基板に一体集積化されてもよい。「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。回路を１つのチップ上に集積化することにより、回路面積を削減することができるとともに、回路素子の特性を均一に保つことができる。
【0022】
一実施形態に係る位置決め装置は、リニアモータと、リニアモータを駆動する上述のいずれかのモータドライバ回路と、を備える。
【0023】
一実施形態に係るハードディスク装置は、上述の位置決め装置を備える。
【0024】
（実施形態）
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
以下、好適な実施形態について、図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施形態は、開示および発明を限定するものではなく例示であって、実施形態に記述されるすべての特徴やその組み合わせは、必ずしも開示および発明の本質的なものであるとは限らない。
【0025】
本明細書において、「部材Ａが、部材Ｂに接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合や、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0026】
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【0027】
また本明細書に示される波形図やタイムチャートの縦軸および横軸は、理解を容易とするために適宜拡大、縮小したものであり、また示される各波形も、理解の容易のために簡略化されている。
【0028】
図１は、実施形態に係る三角波発生回路５００の回路図である。三角波発生回路５００は、キャパシタＣ１１、ソース電流源５０２、シンク電流源５０４、第１スイッチＳＷ１～第４スイッチＳＷ４、基準電圧発生回路５０６、コントローラ５１０を備える。
【0029】
キャパシタＣ１１は、第１端が接地される。ソース電流源５０２は、その出力ノードからソース電流ＩＳＲＣをソースする。シンク電流源５０４は、その出力ノードからシンク電流ＩＳＮＫをシンクする。
【0030】
基準電圧発生回路５０６は、上側基準電圧ＶＲＥＦＨおよび下側基準電圧ＶＲＥＦＬを生成する。第１スイッチＳＷ１は、ソース電流源５０２の出力ノードとキャパシタＣ１１の第２端の間に接続される。第２スイッチＳＷ２は、シンク電流源５０４の出力ノードとキャパシタＣ１１の第２端の間に接続される。第３スイッチＳＷ３は、第１端がソース電流源５０２の出力ノードと接続され、第２端に下側基準電圧ＶＲＥＦＬを受ける。第４スイッチＳＷ４は、第１端がシンク電流源５０４の出力ノードと接続され、第２端に上側基準電圧ＶＲＥＦＨを受ける。
【0031】
コントローラ５１０は、第１期間φ１～第４期間φ４を順に繰り返すように、第１制御信号Ｓ１～第４制御信号Ｓ４を生成する。第１期間φ１～第４期間φ４は、第１状態φ１～第４状態φ４ともいう。たとえばコントローラ５１０には、クロック信号ＣＬＫが供給されており、このクロック信号を利用して、制御信号Ｓ１～Ｓ４を生成する。
【0032】
（i）第１期間φ１
第１スイッチＳＷ１および第３スイッチＳＷ３ オン
第２スイッチＳＷ２および第４スイッチＳＷ４ オフ
（ii）第２期間φ２
第１スイッチＳＷ１および第４スイッチＳＷ４ オン
第２スイッチＳＷ２および第３スイッチＳＷ３ オフ
（iii）第３期間φ３
第２スイッチＳＷ２および第４スイッチＳＷ４ オン
第１スイッチＳＷ１および第３スイッチＳＷ３ オフ
（iv）第４期間φ４
第２スイッチＳＷ２および第３スイッチＳＷ３ オン
第１スイッチＳＷ４および第４スイッチＳＷ４ オフ
第１スイッチＳＷ１および第３スイッチＳＷ３ オン
第２スイッチＳＷ２および第４スイッチＳＷ４ オフ
（ii）第２期間φ２
第１スイッチＳＷ１および第４スイッチＳＷ４ オン
第２スイッチＳＷ２および第３スイッチＳＷ３ オフ
（iii）第３期間φ３
第２スイッチＳＷ２および第４スイッチＳＷ４ オン
第１スイッチＳＷ１および第３スイッチＳＷ３ オフ
（iv）第４期間φ４
第２スイッチＳＷ２および第３スイッチＳＷ３ オン
第１スイッチＳＷ４および第４スイッチＳＷ４ オフ
【0033】
なお、第１期間φ１における第４スイッチＳＷ４、第２期間φ２における第４スイッチＳＷ４、第３期間φ３における第３スイッチＳＷ３、第４期間φ４における第３スイッチＳＷ３の状態はオンであるとオフであるとを問わない冗長（Don't Care）である。ただし、第１期間φ１～第４期間φ４における第３スイッチＳＷ３と第４スイッチＳＷ４の状態を、上記のように定めることで、第１スイッチＳＷ１と第２スイッチＳＷ２のペアが相補的にスイッチングし、第３スイッチと第４スイッチのペアが相補的にスイッチングすることとなるため、コントローラの構成を簡素化できる。
【0034】
第１期間φ１の長さと第３期間φ３の長さは等しく、Ｔ０であるとする。第２期間φ２および第４期間φ４は等しくＴ１であり、それらは、第１期間φ１の長さと第３期間φ３の長さＴ０よりも十分に短い。
【0035】
たとえば第２期間φ２および第４期間φ４の長さＴ１は、数μｓ（たとえば５μｓ）であるのに対して、第１期間φ１の長さと第３期間φ３の長さＴ０は、Ｔ１より十分に短く、たとえば数十ｎｓのオーダーである。ソース電流ＩＳＲＣおよびシンク電流ＩＳＮＫそれぞれの電流量は、（ＶＲＥＦＨ－ＶＲＥＦＬ）×Ｃ１１／（Ｔ０＋Ｔ１）を満たすように調節される。
【0036】
三角波発生回路５００は、キャパシタＣ１１に発生する電圧（キャパシタ電圧という）ＶＣ１１にもとづく三角波信号ＶＴＲＩを出力可能である。
【0037】
以上が三角波発生回路５００の構成である。続いてその動作を説明する。
【0038】
図２は、図１の三角波発生回路５００の第１期間φ１の等価回路図である。第１期間φ１では、第１スイッチＳＷ１と第３スイッチＳＷ３がオンであるため、キャパシタＣ１１に、下側基準電圧ＶＲＥＦＬが印加され、ＶＣ１１＝ＶＲＥＦＬとなる。
【0039】
図３は、図１の三角波発生回路５００の第２期間φ２の等価回路図である。第２期間φ２では、第１スイッチＳＷ１がオン、第３スイッチＳＷ３がオフであるため、ソース電流源５０２が生成するソース電流ＩＳＲＣが、充電電流ＩＣＨＧとしてキャパシタＣ１１に供給される。第２期間φ２の間、キャパシタ電圧ＶＣ１１は、ＩＳＲＣに比例し、Ｃ１１に反比例する一定の傾きで上昇する。キャパシタ電圧ＶＣ１１は以下の式で表される。
ＶＣ１１＝ＶＲＥＦＬ＋ＩＳＲＣ／Ｃ１１×ｔ
ｔは、第２期間φ２に移行した後の経過時間である。
ＶＣ１１＝ＶＲＥＦＬ＋ＩＳＲＣ／Ｃ１１×ｔ
ｔは、第２期間φ２に移行した後の経過時間である。
【0040】
図４は、図１の三角波発生回路５００の第３期間φ３の等価回路図である。第３期間φ３では、第２スイッチＳＷ２と第４スイッチＳＷ４がオンであるため、キャパシタＣ１１に、上側基準電圧ＶＲＥＦＨが印加され、ＶＣ１１＝ＶＲＥＦＨとなる。
【0041】
図５は、図１の三角波発生回路５００の第４期間φ４の等価回路図である。第４期間φ４では、第２スイッチＳＷ２がオン、第４スイッチＳＷ４がオフであるため、シンク電流源５０４が生成するシンク電流ＩＳＮＫが、放電電流ＩＤＩＳとしてキャパシタＣ１１から引き抜かれる。第４期間φ４の間、キャパシタ電圧ＶＣ１１は、ＩＳＮＫに比例し、Ｃ１１に反比例する一定の傾きで低下する。キャパシタ電圧ＶＣ１１は以下の式で表される。
ＶＣ１１＝ＶＲＥＦＨ－ＩＳＮＫ／Ｃ１１×ｔ
ｔは、第４期間φ４に移行した後の経過時間である。
ＶＣ１１＝ＶＲＥＦＨ－ＩＳＮＫ／Ｃ１１×ｔ
ｔは、第４期間φ４に移行した後の経過時間である。
【0042】
図６は、図１の三角波発生回路５００の動作波形図である。なお、第１期間φ１と第３期間φ３の長さＴ０は、第２期間φ２と第４期間φ４の長さＴ１に比べて十分に短いが、図６では理解の容易化のために、第１期間φ１と第３期間φ３の長さＴ０を長く強調して示している。
【0043】
第１期間φ１において、キャパシタ電圧ＶＣ１１が、下側基準電圧ＶＲＥＦＬに初期化され、第３期間φ３において、キャパシタ電圧ＶＣ１１が、上側基準電圧ＶＲＥＦＨに初期化される。三角波発生回路５００により生成される三角波信号ＶＴＲＩは、周期が２×（Ｔ０＋Ｔ１）となり、ピーク電圧がＶＲＥＦＨ、ボトム電圧がＶＲＥＦＬとなる。
【0044】
本開示は、図１のブロック図や回路図として把握され、あるいは上述の説明から導かれるさまざまな装置、方法に及ぶものであり、特定の構成に限定されるものではない。以下、本発明の範囲を狭めるためではなく、発明の本質や動作の理解を助け、またそれらを明確化するために、より具体的な構成例や実施例を説明する。
【0045】
図７は、一実施例に係る三角波発生回路５００Ａの回路図である。三角波発生回路５００Ａは、第１アンプＡＭＰ１、第２アンプＡＭＰ２を備える。
【0046】
第１アンプＡＭＰ１は、キャパシタＣ１１に発生する三角波信号ＶＴＲＩを、コモン電圧ＶＣＭＲＥＦを基準として非反転増幅し、三角波信号ＴＲＩＢを生成する。ここでは第１アンプＡＭＰ１のゲインｇは２倍であるとし、したがって三角波信号ＴＲＩＢの振幅は、三角波信号ＶＴＲＩの２倍である。
【0047】
第２アンプＡＭＰ２は、三角波信号ＴＲＩＢをコモン電圧ＶＣＭＲＥＦを基準として反転増幅し、三角波信号ＴＲＩＡを生成する。第２アンプＡＭＰ２のゲインｇは－１倍であり、したがって三角波信号ＴＲＩＡとＴＲＩＢは逆相となる。
【0048】
基準電圧発生回路５０６は、第１抵抗Ｒ１１～第４抵抗Ｒ１４を含む。第１抵抗Ｒ１１および第２抵抗Ｒ１２は、電源電圧ＶＣＡが発生する電源ラインとコモン電圧ＶＣＭＲＥＦが発生するコモン電圧ノードとの間に直列に順に接続される。コモン電圧ＶＣＭＲＥＦは、電源電圧ＶＣＡの１／２倍の電圧である。第３抵抗Ｒ１３および第４抵抗Ｒ１４は、コモン電圧ノードと接地との間に順に直列に接続される。
【0049】
第１抵抗Ｒ１１と第２抵抗Ｒ１２の比は、第４抵抗Ｒ１４と第３抵抗Ｒ１３の比と等しい。たとえば、ＶＣＡ＝１．５Ｖ、Ｒ１１：Ｒ１２＝Ｒ１４：Ｒ１３＝１：２であるとき、ＶＣＭＲＥＦ＝０．７５Ｖ、ＶＲＥＦＨ＝１．０Ｖ、ＶＲＥＦＬ＝０．５Ｖとなる。また三角波信号ＴＲＩＡ，ＴＲＩＢのピーク電圧ＶＰＥＡＫは１．２５Ｖ、ボトム電圧ＶＢＯＴＴＯＭは０．２５Ｖとなる。
【0050】
三角波発生回路５００Ａにおいて、ソース電流源５０２およびシンク電流源５０４は、ソース電流ＩＳＲＣおよびシンク電流ＩＳＮＫの電流量を調節可能に構成される。たとえばソース電流源５０２は、可変電流源５０２ａおよびカレントミラー回路５０２ｂを含む。同様に、シンク電流源５０４は、可変電流源５０４ａおよびカレントミラー回路５０４ｂを含む。
【0051】
ソース電流源５０２およびシンク電流源５０４の電流量の調節のために、タイミング判定回路５２０が設けられる。
【0052】
タイミング判定回路５２０は、可変電圧源５２２、第１コンパレータＣＯＭＰ１、第２コンパレータＣＯＭＰ２、第１Ｄラッチ５２４、第２Ｄラッチ５２６を含む。
【0053】
可変電圧源５２２は、三角波信号ＴＲＩＡおよびＴＲＩＢのピーク電圧ＶＰＥＡＫの目標レベルＶＰＥＡＫ（ＲＥＦ）およびボトムＶＢＯＴＴＯＭの目標レベルＶＢＯＴＴＯＭ（ＲＥＦ）の一方に対応するしきい値電圧ＶＴＨを生成可能に構成される。たとえば可変電圧源５２２はＤ／Ａコンバータであってもよい。
【0054】
第１コンパレータＣＯＭＰ１は、三角波信号ＴＲＩＡを、可変電圧源５２２が生成するしきい値電圧ＶＴＨと比較する。第２コンパレータＣＯＭＰ２は、三角波信号ＴＲＩＢを、しきい値電圧ＶＴＨと比較する。
【0055】
第１Ｄラッチ５２４は、第１コンパレータＣＯＭＰ１の出力ＣＯＭＰＯＵＴ１を、タイミング信号ＴＩＭＩＮＧを利用してラッチする。同様に第２Ｄラッチ５２６は、第２コンパレータＣＯＭＰ２の出力ＣＯＭＰＯＵＴ１を、タイミング信号ＴＩＭＩＮＧを利用してラッチする。
【0056】
ソース電流源５０２およびシンク電流源５０４の電流量は、第１Ｄラッチ５２４の出力Ｊ１と、第２Ｄラッチ５２６の出力Ｊ２とにもとづいて調節される。
【0057】
続いて三角波発生回路５００Ａのトリミングモードでの動作を説明する。
【0058】
図８は、三角波発生回路５００Ａのトリミングモードの動作波形図である。具体的には図８は、ソース電流ＩＳＲＣのトリミング工程を示している。時刻ｔ０より前は、スイッチＳＷ１およびＳＷ３がオン、スイッチＳＷ２およびＳＷ４がオフである。これにより、三角波信号ＴＲＩＢは、下側基準電圧ＶＲＥＦＬに応じたボトムレベルに固定される。可変電圧源５２２の出力であるしきい値電圧ＶＴＨは、ピーク電圧の目標レベルＶＰＥＡＫ（ＲＥＦ）にセットされる。
【0059】
時刻ｔ０に第３スイッチＳＷ３がターンオフすると、ソース電流ＩＳＲＣがキャパシタＣ１１に供給され、キャパシタ電圧ＶＣ１１が時間とともに上昇し、三角波信号ＴＲＩＢも一定の傾きで上昇する。
【0060】
時刻ｔ１に、三角波信号ＴＲＩＢが、ピーク電圧の目標レベルＶＰＥＡＫ（ＲＥＦ）にセットされたしきい値電圧ＶＴＨを超え、第２コンパレータＣＯＭＰ２の出力ＣＯＭＰＯＵＴＢがハイに遷移する。また、時刻ｔ０からＴ０＋Ｔ１に等しい時間の経過後の時刻ｔ２に、タイミング信号ＴＩＭＩＮＧがアサートされる。この例では、時刻ｔ１が時刻ｔ２よりも先行しているため、第２Ｄラッチ５２６の出力Ｊ２はハイとなる。
【0061】
図８には、三角波信号ＴＲＩＢの上りスロープの理想波形が一点鎖線で示されており、時刻ｔ２において、三角波信号ＴＲＩＢがしきい値電圧ＶＴＨと交差する。言い換えると、第２Ｄラッチ５２６の出力Ｊ２がハイであることは、ソース電流ＩＳＲＣが大きすぎることを意味するから、この場合、ソース電流ＩＳＲＣを小さくするように補正をかける。反対に、第２Ｄラッチ５２６の出力Ｊ２がローであった場合、ソース電流ＩＳＲＣを大きくするように補正をかける。
【0062】
反対に、第２Ｄラッチ５２６の出力Ｊ２がローであった場合、つまり時刻ｔ１が時刻ｔ２よりも先行している場合には、ソース電流ＩＳＲＣが小さすぎることを意味するから、ソース電流ＩＳＲＣを大きくするように補正をかける。
【0063】
この処理を繰り返し行うことで、三角波信号ＴＲＩＢの上りスロープを理想波形に近づけることができる。
【0064】
【0065】
時刻ｔ０より前は、スイッチＳＷ２およびＳＷ４がオン、スイッチＳＷ１およびＳＷ３がオフである。これにより、三角波信号ＴＲＩＢは、上側基準電圧ＶＲＥＦＨに応じたピークレベルに固定される。可変電圧源５２２の出力であるしきい値電圧ＶＴＨは、ボトム電圧の目標レベルＶＢＯＴＴＯＭ（ＲＥＦ）にセットされる。
【0066】
時刻ｔ０に第４スイッチＳＷ４がターンオフすると、シンク電流ＩＳＮＫがキャパシタＣ１１から引き抜かれ、キャパシタ電圧ＶＣ１１が時間とともに低下し、三角波信号ＴＲＩＢも一定の傾きで低下する。
【0067】
時刻ｔ１に、三角波信号ＴＲＩＢが、ボトム電圧の目標レベルＶＢＯＴＴＯＭ（ＲＥＦ）にセットされたしきい値電圧ＶＴＨを下回り、第２コンパレータＣＯＭＰ２の出力ＣＯＭＰＯＵＴＢがローに遷移する。また、時刻ｔ０からＴ０＋Ｔ１に等しい時間の経過後の時刻ｔ２に、タイミング信号ＴＩＭＩＮＧがアサートされる。この例では、時刻ｔ１が時刻ｔ２よりも遅れているため、第２Ｄラッチ５２６の出力Ｊ２はハイとなる。
【0068】
図９には、三角波信号ＴＲＩＢの下りスロープの理想波形が一点鎖線で示されており、時刻ｔ２において、三角波信号ＴＲＩＢがボトム電圧の目標レベルＶＢＯＴＴＯＭ（ＲＥＦ）と交差する。言い換えると、第２Ｄラッチ５２６の出力Ｊ２がハイであることは、シンク電流ＩＳＮＫが小さすぎることを意味するから、この場合、シンク電流ＩＳＮＫを大きくするように補正をかける。
【0069】
反対に、第２Ｄラッチ５２６の出力Ｊ２がローであった場合、つまり時刻ｔ１が時刻ｔ２よりも先行している場合には、シンク電流ＩＳＮＫが大きすぎることを意味するから、シンク電流ＩＳＮＫを小さくするように補正をかける。
【0070】
この処理を繰り返し行うことで、三角波信号ＴＲＩＢの下りスロープを理想波形に近づけることができる。
【0071】
図１０は、三角波発生回路５００Ａのトリミングモードの動作波形図である。具体的には図１０は、オフセットの調節工程を示している。オフセットの調節は、ソース電流ＩＳＲＣとシンク電流ＩＳＮＫの調節後に行われる。
【0072】
時刻ｔ０より前は、スイッチＳＷ２およびＳＷ４がオン、スイッチＳＷ１およびＳＷ３がオフである。これにより、三角波信号ＴＲＩＡは、下側基準電圧ＶＲＥＦＬに応じたボトムレベルに固定される。可変電圧源５２２の出力であるしきい値電圧ＶＴＨは、ピーク電圧の目標レベルＶＰＥＡＫ（ＲＥＦ）にセットされる。
【0073】
時刻ｔ０に第４スイッチＳＷ４がターンオフすると、シンク電流ＩＳＮＫがキャパシタＣ１１から引き抜かれ、キャパシタ電圧ＶＣ１１が時間とともに低下し、反転増幅後の三角波信号ＴＲＩＡは一定の傾きで上昇する。
【0074】
時刻ｔ１に、三角波信号ＴＲＩＡが、ピーク電圧の目標レベルＶＰＥＡＫ（ＲＥＦ）にセットされたしきい値電圧ＶＴＨを上回り、第１コンパレータＣＯＭＰ１の出力ＣＯＭＰＯＵＴＡがローに遷移する。また、時刻ｔ０からＴ０＋Ｔ１に等しい時間の経過後の時刻ｔ２に、タイミング信号ＴＩＭＩＮＧがアサートされる。この例では、時刻ｔ１が時刻ｔ２よりも遅れているため、第１Ｄラッチ５２４の出力Ｊ１はローとなる。
【0075】
図１０には、三角波信号ＴＲＩＡの上りスロープの理想波形が一点鎖線で示される。オフセットの調整は、三角波信号ＴＲＩＡが、理想波形に近づくように行われる。具体的には、時刻ｔ１が時刻ｔ２に近づくように、可変電流源５０２ａの電流量が調節される。
【0076】
図１１は、コントローラ５１０の構成例を示す回路図である。コントローラ５１０は、カウンタ５１２、遅延回路５１４、インバータ５１６、５１８を含む。カウンタ５１２は、クロック信号ＣＬＫをカウントし、Ｔ０＋Ｔ１を半周期とする第１制御パルスＳ０を生成する。遅延回路５１４は、第１制御パルスＳ０を、クロック信号ＣＬＫの１周期分だけ遅延し、第２制御パルスＳ０ｄを生成する。
【0077】
第１スイッチＳＷ１および第２スイッチＳＷ２を、第１制御パルスＳ０に応じて相補的に制御する。具体的には、第１制御パルスＳ０が制御信号Ｓ１として第１スイッチＳＷ１に供給され、インバータ５１６によって反転された第１制御パルスＳ０が、制御信号Ｓ２として第２スイッチＳＷ２に供給される。
【0078】
また第３スイッチＳＷ３および第４スイッチＳＷ４を、第２制御パルスＳ０ｄに応じて相補的に制御する。具体的には、第２制御パルスＳ０ｄが制御信号Ｓ４として第４スイッチＳＷ４に供給され、インバータ５１８によって反転された第２制御パルスＳ０ｄが、制御信号Ｓ３として第３スイッチＳＷ３に供給される。
【0079】
続いて三角波発生回路５００の用途を説明する。
【0080】
三角波発生回路５００は、パルス幅変調器に利用することができる。
【0081】
図１２は、位置決め装置１００Ｈの回路図である。位置決め装置１００は、リニアモータ１０２、上位コントローラ１０４およびモータドライバ回路２００Ｈ、電流センス抵抗（以下、単にセンス抵抗ともいう）Ｒｓを備える。
【0082】
上位コントローラ１０４は、位置決め装置１００を統合的に制御する。上位コントローラ１０４はリニアモータ１０２の目標位置を示す位置制御データＰＯＳを生成し、位置制御データＰＯＳをモータドライバ回路２００に送信する。上位コントローラ１０４はたとえば、マイクロコントローラ、ＦＰＧＡ（Field Programmable Gate Array）、ＡＳＩＣ（Application Specific Integrated Circuit）で構成される。
【0083】
モータドライバ回路２００は、位置制御データＰＯＳを受け、位置制御データＰＯＳに応じた量の駆動電流ＩＤＲＶをリニアモータ１０２に供給する。リニアモータ１０２はたとえばボイスコイルモータであり、その可動子は、リニアモータ１０２に流れる駆動電流ＩＤＲＶに応じた量だけ変位する。
【0084】
続いてモータドライバ回路２００Ｈの構成を説明する。モータドライバ回路２００Ｈは、電流指令生成部２１０、フィードバックコントローラ２２０Ｈ、パルス幅変調器２４０、電流検出回路２５０、第１ドライバ２６０、第２ドライバ２７０を備え、ひとつの半導体基板に集積化された機能ＩＣ（Integrated Circuit）である。
【0085】
モータドライバ回路２００Ｈは、第１出力端子（Ａ相出力）ＡＯＵＴ、第２出力端子（Ｂ相出力）ＢＯＵＴ、電流検出端子ＩＳＮＳを備える。ＡＯＵＴ端子には、センス抵抗Ｒｓを介してリニアモータ１０２の一端が接続される。ＢＯＵＴ端子には、リニアモータ１０２の他端が接続される。ＩＳＮＳ端子は、リニアモータ１０２の一端と接続される。
【0086】
電流指令生成部２１０は、リニアモータ１０２に供給する駆動電流ＩＤＲＶの目標値を示すアナログ指令信号ＶＤＡＣを生成する。たとえば電流指令生成部２１０は、インタフェース回路２１２、ロジック回路２１４、Ｄ／Ａコンバータ２１６を含む。インタフェース回路２１２は、上位コントローラ１０４と接続され、位置制御データＰＯＳを含む各種制御データを受信する。インタフェース回路２１２はたとえばＩ２Ｃ（Inter IC）インタフェースであってもよいし、ＳＰＩ（Serial Peripheral Interface）であってもよい。たとえばインタフェース回路２１２からの制御データは、リニアモータ１０２の可動子の目標位置を示すコードを含む。ロジック回路２１４は、受信したコードにもとづく制御コードを、Ｄ／Ａコンバータ２１６に出力する。制御コードは、上位コントローラ１０４から受信したコードと同じであってもよいし、受信したコードを演算して得た別のコードであってもよい。Ｄ／Ａコンバータ２１６は、ロジック回路２１４が生成する制御コードを、アナログ指令信号ＶＤＡＣに変換する。
【0087】
なお電流指令生成部２１０の構成はこれに限定されず、外部から直接、アナログ指令信号ＶＤＡＣを受ける構成であってもよい。
【0088】
電流検出回路２５０は、ＡＯＵＴ端子およびＩＳＮＳ端子と接続されており、センス抵抗Ｒｓの電圧降下にもとづいて、リニアモータ１０２に流れる駆動電流ＩＤＲＶを示す電流フィードバック信号ＶＦＢを生成する。たとえば、電流フィードバック信号ＶＦＢは、以下の式（１）で表される。ｋ、ＶＣＭＲＥＦは任意の定数である。
ＶＦＢ＝ｋ×ＩＤＲＶ＋ＶＣＭＲＥＦ …（１）
ＶＦＢ＝ｋ×ＩＤＲＶ＋ＶＣＭＲＥＦ …（１）
【0089】
フィードバックコントローラ２２０Ｈは、サーボコントローラであり、電流フィードバック信号ＶＦＢが基準信号であるアナログ指令信号ＶＤＡＣに近づくように、フィードバックによって電圧指令信号ＶＣＴＲＬを生成する。フィードバックコントローラ２２０Ｈは、クロック信号ＣＬＫを利用して演算処理を行う。
【0090】
フィードバックコントローラ２２０Ｈは、エラー検出アンプ２３０、Ａ／Ｄコンバータ２２２、デジタル補償器２２４、Ｄ／Ａコンバータ２２６を備える。エラー検出アンプ２３０は、電流フィードバック信号ＶＦＢとアナログ指令信号ＶＤＡＣを受け、駆動電流ＩＤＲＶとその目標量ＩＲＥＦとの誤差を示すアナログ誤差信号ＶＥＲＲを生成する誤差検出器である。
ＶＥＲＲ＝（ＩＲＥＦ－ＩＤＲＶ）×ｇ
ｇは、有限のゲインである。
ＶＥＲＲ＝（ＩＲＥＦ－ＩＤＲＶ）×ｇ
ｇは、有限のゲインである。
【0091】
Ａ／Ｄコンバータ２２２は、アナログ誤差信号ＶＥＲＲをデジタル誤差信号ＤＥＲＲに変換する。アナログ誤差信号ＶＥＲＲは、駆動電流ＩＤＲＶとその目標量との誤差を示す信号である。
【0092】
デジタル補償器２２４は、Ａ／Ｄコンバータ２２２が出力するデジタル誤差信号ＤＥＲＲにもとづいて、デジタル制御量ＤＣＴＲＬを生成する。デジタル補償器２２４は、ＰＩ（比例積分）補償器やＰＩＤ（比例積分微分）補償器を含む。ＰＩ補償器は、デジタル誤差信号ＤＥＲＲに比例ゲインＫＰを乗算し、デジタル誤差信号ＤＥＲＲの積分値に積分ゲインＫＩを乗算し、それらを加算して、デジタル制御量ＤＣＴＲＬを生成する。
【0093】
ＰＩＤ補償器は、デジタル誤差信号ＤＥＲＲに比例ゲインＫＰを乗算し、デジタル誤差信号ＤＥＲＲの積分値に積分ゲインＫＩを乗算し、デジタル誤差信号ＤＥＲＲの微分値に微分ゲインＫＤを乗算し、それらを加算して、デジタル制御量ＤＣＴＲＬを生成する。ＰＩ補償器やＰＩＤ補償器は、ＰＩ制御器やＰＩＤ制御器とも称される。ＰＩ補償器とＰＩＤ補償器は、制御対象の特性に応じて選択すればよい。
【0094】
Ｄ／Ａコンバータ２２６は、デジタル制御量ＤＣＴＲＬをアナログ制御信号ＶＣＴＲＬに変換する。アナログ制御信号ＶＣＴＲＬは、リニアモータ１０２の両端間に印加すべき電圧の指令値であり、電圧指令信号ともいう。
【0095】
パルス幅変調器２４０は、電圧指令信号ＶＣＴＲＬに応じたデューティサイクルを有する第１パルス（Ａ相ＰＷＭパルス）ＰＷＭＡおよび第２パルス（Ｂ相ＰＷＭパルス）ＰＷＭＢを生成する。ＰＷＭＡ信号のデューティサイクルは、電圧指令信号ＶＣＴＲＬに対して正の相関を有し、ＰＷＭＢ信号のデューティサイクルは、電圧指令信号ＶＣＴＲＬに対して負の相関を有してもよい。
【0096】
パルス幅変調器２４０はＰＷＭコンパレータ２４２，２４４、三角波発生回路２４６を含む。三角波発生回路２４６は上述の三角波発生回路５００のアーキテクチャを利用して構成されており、クロック信号ＣＬＫと同期した逆相の三角波信号ＴＲＩＡおよびＴＲＩＢを生成する。
【0097】
ＰＷＭコンパレータ２４２は、電圧指令信号ＶＣＴＲＬと三角波信号ＴＲＩＡを比較し、ＰＷＭパルスＰＷＭＡを生成する。ＰＷＭコンパレータ２４４は、電圧指令信号ＶＣＴＲＬと三角波信号ＴＲＩＢを比較し、ＰＷＭパルスＰＷＭＢを生成する。
【0098】
【0099】
第１ドライバ２６０は、ＰＷＭＡ信号に応じたパルス状の駆動電圧ＶＯＵＴＡを、ＡＯＵＴ端子に発生し、センス抵抗Ｒｓを介してリニアモータ１０２の一端に供給する。第２ドライバ２７０は、ＰＷＭＢ信号に応じたパルス状の駆動電圧ＶＯＵＴＢを、ＢＯＵＴ端子に発生し、リニアモータ１０２の他端に供給する。
【0100】
以上が位置決め装置１００Ｈの構成である。
【0101】
図１３は、図１２のモータドライバ回路２００Ｈの入出力特性を示す図である。デジタル補償器２２４によるフィードバック制御によって、フィードバック信号ＶＦＢとアナログ指令信号ＶＤＡＣとの誤差が近づくようにフィードバックがかかる。したがって、フィードバックが安定した状態では、式（２）が成り立つ。
ＶＦＢ＝ｋ×ＩＤＲＶ＋ＶＣＭＲＥＦ＝ＶＤＡＣ …（２）
式（２）が成り立つ定常状態において、駆動電流ＩＤＲＶは、式（３）で表される目標レベルＩＲＥＦに安定化される。
ＩＲＥＦ＝（ＶＤＡＣ－ＶＣＭＲＥＦ）／ｋ …（３）
ＶＦＢ＝ｋ×ＩＤＲＶ＋ＶＣＭＲＥＦ＝ＶＤＡＣ …（２）
式（２）が成り立つ定常状態において、駆動電流ＩＤＲＶは、式（３）で表される目標レベルＩＲＥＦに安定化される。
ＩＲＥＦ＝（ＶＤＡＣ－ＶＣＭＲＥＦ）／ｋ …（３）
【0102】
以上がモータドライバ回路２００の動作である。モータドライバ回路２００によれば、アナログ方式の場合に比べて、アナログの位相補償回路が不要であるため、設計が容易である。
【0103】
図１４は、変形例に係る位置決め装置１００Ｉのブロック図である。
【0104】
モータドライバ回路２００Ｉは、マスク発生回路２８０をさらに備える。
【0105】
マスク発生回路２８０は、ＡＯＵＴ端子の状態、すなわち第１出力電圧ＶＯＵＴＡにもとづいて、マスク信号ＭＳＫＢを生成し、フィードバックコントローラ２２０のサンプルホールド回路３００に供給する。具体的にはマスク発生回路２８０は、出力電圧ＶＯＵＴＡの遷移開始をトリガとしてマスク信号ＭＳＫＢをアサートし、遷移の完了後にマスク信号ＭＳＫＢをネゲートする。本実施形態において、マスク信号ＭＳＫＢのアサートはローであり、ネゲートはハイである。
【0106】
フィードバックコントローラ２２０Ｉは、フィードバックコントローラ２２０Ｈに加えて、サンプルホールド回路３００を備える。
【0107】
サンプルホールド回路３００は、トラックホールド回路であり、マスク信号ＭＳＫＢがネゲートの期間、アナログ誤差信号ＶＥＲＲをそのまま出力する（トラックモード）。サンプルホールド回路３００は、マスク信号ＭＳＫＢがアサートされると、アナログ誤差信号ＶＥＲＲをサンプリングし、マスク信号ＭＳＫＢのアサートの期間、サンプリングしたアナログ誤差信号ＶＥＲＲをホールドする（ホールドモード）。これによりフィードバックコントローラ２２０は、マスク信号ＭＳＫＢがネゲートされる期間、つまり出力電圧ＶＯＵＴＡの非遷移期間中に生成されたアナログ誤差信号ＶＥＲＲにもとづいて電圧指令信号ＶＣＴＲＬを生成する。言い換えると、マスク信号ＭＳＫＢがアサートの期間、つまり出力電圧ＶＯＵＴＡの遷移中のアナログ誤差信号ＶＥＲＲはフィードバック制御に使用されない。
【0108】
図１５は、図１４のモータドライバ回路２００Ｉの動作波形図である。パルス幅変調器２４０において、電圧指令信号ＶＣＴＲＬが、三角波信号ＴＲＩＡ，ＴＲＩＢと比較され、ＰＷＭＡ信号およびＰＷＭＢ信号が生成される。
【0109】
第１ドライバ２６０は、ＰＷＭＡ信号に応じて、パルス状のＡ相駆動電圧ＶＯＵＴＡを生成する。第１ドライバ２６０の遅延によって、Ａ相駆動電圧ＶＯＵＴＡは、ＰＷＭＡ信号に対して遅れている。第２ドライバ２７０は、ＰＷＭＢ信号に応じて、パルス状のＢ相駆動電圧ＶＯＵＴＢを生成する。第２ドライバ２７０の遅延によって、Ｂ相駆動電圧ＶＯＵＴＢは、ＰＷＭＢ信号に対して遅れている。
【0110】
マスク発生回路２８０によって、マスク信号ＭＳＫＢが生成される。マスク信号ＭＳＫＢは、Ａ相駆動電圧ＶＯＵＴの遷移期間においてアサート（ハイ）であり、Ａ相駆動電圧ＶＯＵＴが安定している間、ネゲート（ロー）である。
【0111】
サンプルホールド回路３００は、マスク信号ＭＳＫがネゲートの期間、トラックモードで動作する。したがってＡ／Ｄコンバータ２２２は、マスク信号ＭＳＫがネゲートの期間、その内部信号であるタイミング信号（サンプルホールド信号）Ｓ／Ｈにもとづいて、アナログ誤差信号ＶＥＲＲをデジタル誤差信号ＤＥＲＲに変換する。
【0112】
図１５の波形図では、Ｓ／Ｈ信号は、三角波信号ＴＲＩＡ，ＴＲＩＢと同期している。具体的には、三角波信号ＴＲＩＡ，ＴＲＩＢのピークおよびボトムのタイミング、つまりクロック信号ＣＬＫのタイミングで、Ｓ／Ｈ信号をリタイミング（強制同期）している。
【0113】
図１５の最下段には、デジタル補償器２２４に取り込まれるデジタル誤差信号ＤＥＲＲが示される。デジタル補償器２２４は、取り込んだデジタル誤差信号ＤＥＲＲにもとづいて、デジタル制御量ＤＣＴＲＬを生成する。このデジタル制御量ＤＣＴＲＬがＤ／Ａコンバータ２２６によってアナログの電圧指令信号ＶＣＴＲＬに変換される。
【0114】
黒く塗りつぶしたデジタル誤差信号ＤＥＲＲは、サンプルホールド回路３００によってホールドされた同じ電圧レベルのアナログ誤差信号ＶＥＲＲにもとづいているため、実質的に同値である。
【0115】
以上がモータドライバ回路２００の動作である。上述のように、本発明者は、電流センス抵抗Ｒｓと接続される出力端子ＡＯＵＴの電圧（Ａ相駆動電圧）ＶＯＵＴＡの遷移中は、電流検出精度が低下することを認識した。そこで、Ａ相駆動電圧ＶＯＵＴＡの遷移中は、電流検出をマスクすることにより、電流検出精度を改善できる。
【0116】
（用途）
図１６は、モータドライバ回路２００を備えるハードディスク装置９００を示す図である。ハードディスク装置９００は、プラッタ９０２、スイングアーム９０４、ヘッド９０６、スピンドルモータ９１０、シークモータ９１２、モータドライバ回路９２０を備える。モータドライバ回路９２０は、スピンドルモータ９１０やシークモータ９１２を駆動する。
図１６は、モータドライバ回路２００を備えるハードディスク装置９００を示す図である。ハードディスク装置９００は、プラッタ９０２、スイングアーム９０４、ヘッド９０６、スピンドルモータ９１０、シークモータ９１２、モータドライバ回路９２０を備える。モータドライバ回路９２０は、スピンドルモータ９１０やシークモータ９１２を駆動する。
【0117】
シークモータ９１２はボイスコイルモータである。実施形態に係るモータドライバ回路２００（あるいは２００Ａ）は、モータドライバ回路９２０に内蔵されており、シークモータ９１２を駆動する。シークモータ９１２は、スイングアーム９０４を介してヘッド９０６を位置決めする。
【0118】
本開示において、駆動対象であるリニアモータの構成や形式は特に限定されない。たとえばスプリングリターン方式のボイスコイルモータや、その他のリニアアクチュエータの駆動にも本開示は適用可能である。あるいは駆動対象のモータは、スピンドルモータであってもよい。
【0119】
位置決め装置１００の用途も、ハードディスク装置には限定されず、カメラのレンズの位置決め機構などにも適用できる。
【0120】
（付記）
本明細書には以下の技術が開示される。
本明細書には以下の技術が開示される。
【0121】
（項目１）
一端が接地されたキャパシタと、
その出力ノードからソース電流をソースするソース電流源と、
その出力ノードからシンク電流をシンクするシンク電流源と、
上側基準電圧および下側基準電圧を生成する基準電圧発生回路と、
前記ソース電流源の前記出力ノードと前記キャパシタの間に接続された第１スイッチと、
前記シンク電流源の前記出力ノードと前記キャパシタの間に接続された第２スイッチと、
一端が前記ソース電流源の前記出力ノードと接続され、他端に前記下側基準電圧を受ける第３スイッチと、
一端が前記シンク電流源の前記出力ノードと接続され、他端に前記上側基準電圧を受ける第４スイッチと、
（i）第１期間において前記第１スイッチおよび前記第３スイッチをオン、前記第２スイッチをオフし、（ii）第２期間において前記第１スイッチをオン、前記第２スイッチおよび前記第３スイッチをオフし、（iii）第３期間において前記第２スイッチおよび前記第４スイッチをオン、前記第１スイッチをオフし、（iv）第４期間において前記第２スイッチをオン、前記第１スイッチおよび前記第４スイッチをオフする動作を繰り返すコントローラと、
を備え、前記キャパシタに発生する電圧にもとづく三角波信号を出力可能である、三角波発生回路。
一端が接地されたキャパシタと、
その出力ノードからソース電流をソースするソース電流源と、
その出力ノードからシンク電流をシンクするシンク電流源と、
上側基準電圧および下側基準電圧を生成する基準電圧発生回路と、
前記ソース電流源の前記出力ノードと前記キャパシタの間に接続された第１スイッチと、
前記シンク電流源の前記出力ノードと前記キャパシタの間に接続された第２スイッチと、
一端が前記ソース電流源の前記出力ノードと接続され、他端に前記下側基準電圧を受ける第３スイッチと、
一端が前記シンク電流源の前記出力ノードと接続され、他端に前記上側基準電圧を受ける第４スイッチと、
（i）第１期間において前記第１スイッチおよび前記第３スイッチをオン、前記第２スイッチをオフし、（ii）第２期間において前記第１スイッチをオン、前記第２スイッチおよび前記第３スイッチをオフし、（iii）第３期間において前記第２スイッチおよび前記第４スイッチをオン、前記第１スイッチをオフし、（iv）第４期間において前記第２スイッチをオン、前記第１スイッチおよび前記第４スイッチをオフする動作を繰り返すコントローラと、
を備え、前記キャパシタに発生する電圧にもとづく三角波信号を出力可能である、三角波発生回路。
【0122】
（項目２）
前記コントローラは、（i）前記第１期間において前記第４スイッチをオフし、（ii）前記第２期間において前記第４スイッチをオンし、（iii）前記第３期間において前記第３スイッチをオフし、（iv）前記第４期間において前記第３スイッチをオンする、項目１に記載の三角波発生回路。
前記コントローラは、（i）前記第１期間において前記第４スイッチをオフし、（ii）前記第２期間において前記第４スイッチをオンし、（iii）前記第３期間において前記第３スイッチをオフし、（iv）前記第４期間において前記第３スイッチをオンする、項目１に記載の三角波発生回路。
【0123】
（項目３）
前記コントローラは、クロック信号を利用して、第１制御パルスと、前記第１制御パルスよりも所定時間遅延した第２制御パルスと、を生成し、
前記第１スイッチおよび前記第２スイッチを、前記第１制御パルスに応じて相補的に制御し、
前記第３スイッチおよび前記第４スイッチを、前記第２制御パルスに応じて相補的に制御する、項目２に記載の三角波発生回路。
前記コントローラは、クロック信号を利用して、第１制御パルスと、前記第１制御パルスよりも所定時間遅延した第２制御パルスと、を生成し、
前記第１スイッチおよび前記第２スイッチを、前記第１制御パルスに応じて相補的に制御し、
前記第３スイッチおよび前記第４スイッチを、前記第２制御パルスに応じて相補的に制御する、項目２に記載の三角波発生回路。
【0124】
（項目４）
前記ソース電流源は、前記ソース電流の電流量を調節可能であり、
前記シンク電流源は、前記シンク電流の電流量を調節可能である、項目１から３のいずれかに記載の三角波発生回路。
前記ソース電流源は、前記ソース電流の電流量を調節可能であり、
前記シンク電流源は、前記シンク電流の電流量を調節可能である、項目１から３のいずれかに記載の三角波発生回路。
【0125】
（項目５）
前記キャパシタに発生する電圧を、前記上側基準電圧と前記下側基準電圧の中点電圧であるコモン電圧を基準として非反転増幅する第１アンプと、
前記第１アンプの出力電圧を利得－１で反転増幅する第２アンプと、
をさらに備え、前記第２アンプの出力電圧を第１三角波信号として出力可能であり、前記第１アンプの出力電圧を第２三角波信号として出力可能である、項目１から４のいずれかに記載の三角波発生回路。
前記キャパシタに発生する電圧を、前記上側基準電圧と前記下側基準電圧の中点電圧であるコモン電圧を基準として非反転増幅する第１アンプと、
前記第１アンプの出力電圧を利得－１で反転増幅する第２アンプと、
をさらに備え、前記第２アンプの出力電圧を第１三角波信号として出力可能であり、前記第１アンプの出力電圧を第２三角波信号として出力可能である、項目１から４のいずれかに記載の三角波発生回路。
【0126】
（項目６）
前記コモン電圧は、電源電圧の１／２倍の電圧であり、
前記基準電圧発生回路は、
前記電源電圧が発生する電源ラインと前記コモン電圧が発生するコモン電圧ノードとの間に直列に順に接続された第１抵抗および第２抵抗と、
前記コモン電圧ノードと接地との間に順に直列に接続された第３抵抗および第４抵抗と、
を含み、前記第１抵抗と前記第２抵抗の比は、前記第４抵抗と前記第３抵抗の比と等しい、項目５に記載の三角波発生回路。
前記コモン電圧は、電源電圧の１／２倍の電圧であり、
前記基準電圧発生回路は、
前記電源電圧が発生する電源ラインと前記コモン電圧が発生するコモン電圧ノードとの間に直列に順に接続された第１抵抗および第２抵抗と、
前記コモン電圧ノードと接地との間に順に直列に接続された第３抵抗および第４抵抗と、
を含み、前記第１抵抗と前記第２抵抗の比は、前記第４抵抗と前記第３抵抗の比と等しい、項目５に記載の三角波発生回路。
【0127】
（項目７）
可変電流源と、
前記第１三角波信号を前記可変電流源の出力電圧と比較する第１コンパレータと、
前記第２三角波信号を前記可変電流源の出力電圧と比較する第２コンパレータと、
前記第１コンパレータの出力を、前記第１期間の始点または前記第３期間の始点に対応するタイミング信号に応じてラッチする第１ラッチと、
前記第２コンパレータの出力を、前記タイミング信号に応じてラッチする第２ラッチと、
をさらに備え、前記第１ラッチの出力および前記第２ラッチの出力の少なくとも一方にもとづいて前記ソース電流源および前記シンク電流源を調節可能である、項目６に記載の三角波発生回路。
可変電流源と、
前記第１三角波信号を前記可変電流源の出力電圧と比較する第１コンパレータと、
前記第２三角波信号を前記可変電流源の出力電圧と比較する第２コンパレータと、
前記第１コンパレータの出力を、前記第１期間の始点または前記第３期間の始点に対応するタイミング信号に応じてラッチする第１ラッチと、
前記第２コンパレータの出力を、前記タイミング信号に応じてラッチする第２ラッチと、
をさらに備え、前記第１ラッチの出力および前記第２ラッチの出力の少なくとも一方にもとづいて前記ソース電流源および前記シンク電流源を調節可能である、項目６に記載の三角波発生回路。
【0128】
（項目８）
電流センス抵抗を介して駆動対象のモータの第１端と接続されるべき第１出力端子と、
前記モータの第２端と接続されるべき第２出力端子と、
前記電流センス抵抗の電圧降下にもとづく電流フィードバック信号と基準信号との誤差にもとづくアナログ誤差信号を生成する誤差検出器と、
前記アナログ誤差信号にもとづいて、電圧指令信号を生成するフィードバックコントローラと、
項目１から７のいずれかに記載の三角波発生回路であって、前記三角波信号にもとづく互いに逆相である第１三角波信号および第２三角波信号を出力する三角波発生回路と、
前記電圧指令信号を前記第１三角波信号と比較し、第１ＰＷＭ（Pulse Width Modulation）信号を出力する第１ＰＷＭコンパレータと、
前記電圧指令信号を前記第２三角波信号と比較し、第２ＰＷＭ信号を出力する第２ＰＷＭコンパレータと、
前記第１ＰＷＭ信号に応じた第１出力電圧を前記第１出力端子に発生する第１ドライバと、
前記第２ＰＷＭ信号に応じた第２出力電圧を前記第２出力端子に発生する第２ドライバと、
を備える、モータドライバ回路。
電流センス抵抗を介して駆動対象のモータの第１端と接続されるべき第１出力端子と、
前記モータの第２端と接続されるべき第２出力端子と、
前記電流センス抵抗の電圧降下にもとづく電流フィードバック信号と基準信号との誤差にもとづくアナログ誤差信号を生成する誤差検出器と、
前記アナログ誤差信号にもとづいて、電圧指令信号を生成するフィードバックコントローラと、
項目１から７のいずれかに記載の三角波発生回路であって、前記三角波信号にもとづく互いに逆相である第１三角波信号および第２三角波信号を出力する三角波発生回路と、
前記電圧指令信号を前記第１三角波信号と比較し、第１ＰＷＭ（Pulse Width Modulation）信号を出力する第１ＰＷＭコンパレータと、
前記電圧指令信号を前記第２三角波信号と比較し、第２ＰＷＭ信号を出力する第２ＰＷＭコンパレータと、
前記第１ＰＷＭ信号に応じた第１出力電圧を前記第１出力端子に発生する第１ドライバと、
前記第２ＰＷＭ信号に応じた第２出力電圧を前記第２出力端子に発生する第２ドライバと、
を備える、モータドライバ回路。
【0129】
（項目９）
前記フィードバックコントローラは、
前記アナログ誤差信号をデジタル誤差信号に変換するＡ／Ｄコンバータと、
前記デジタル誤差信号に応じたデジタル電圧指令を生成する補償器と、
前記デジタル電圧指令を前記電圧指令信号に変換するＤ／Ａコンバータと、
を含む、項目８に記載のモータドライバ回路。
前記フィードバックコントローラは、
前記アナログ誤差信号をデジタル誤差信号に変換するＡ／Ｄコンバータと、
前記デジタル誤差信号に応じたデジタル電圧指令を生成する補償器と、
前記デジタル電圧指令を前記電圧指令信号に変換するＤ／Ａコンバータと、
を含む、項目８に記載のモータドライバ回路。
【0130】
（項目１０）
前記モータはリニアモータである、項目９に記載のモータドライバ回路。
前記モータはリニアモータである、項目９に記載のモータドライバ回路。
【0131】
（項目１１）
前記リニアモータは、ボイスコイルモータである、項目１０に記載のモータドライバ回路。
前記リニアモータは、ボイスコイルモータである、項目１０に記載のモータドライバ回路。
【0132】
（項目１２）
ひとつの半導体基板に一体集積化される、項目８に記載のモータドライバ回路。
ひとつの半導体基板に一体集積化される、項目８に記載のモータドライバ回路。
【0133】
（項目１３）
リニアモータと、
前記リニアモータを駆動する項目１２に記載のモータドライバ回路と、
を備える、位置決め装置。
リニアモータと、
前記リニアモータを駆動する項目１２に記載のモータドライバ回路と、
を備える、位置決め装置。
【0134】
（項目１４）
項目１３に記載の位置決め装置を備える、ハードディスク装置。
項目１３に記載の位置決め装置を備える、ハードディスク装置。
【符号の説明】
【0135】
１００ 位置決め装置
１０２ リニアモータ
１０４ 上位コントローラ
２００ モータドライバ回路
２１０ 電流指令生成部
２１２ インタフェース回路
２１４ ロジック回路
２１６ Ｄ／Ａコンバータ
２２０ フィードバックコントローラ
２２２ Ａ／Ｄコンバータ
２２４ デジタル補償器
２２６ Ｄ／Ａコンバータ
２３０ エラー検出アンプ
２４０ パルス幅変調器
２５０ 電流検出回路
２６０ 第１ドライバ
２７０ 第２ドライバ
２８０ マスク発生回路
２８２ エッジ検出回路
３００ サンプルホールド回路
５００ 三角波発生回路
５０２ ソース電流源
５０４ シンク電流源
５０６ 基準電圧発生回路
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
ＳＷ３ 第３スイッチ
ＳＷ４ 第４スイッチ
５１０ コントローラ
５１２ カウンタ
５１４ 遅延回路
５１６ インバータ
５１８ インバータ
５２０ タイミング判定回路
Ｓ１ 第１制御信号
Ｓ２ 第２制御信号
Ｓ３ 第３制御信号
Ｓ４ 第４制御信号
Ｃ１１ キャパシタ
ＴＲＩＡ 第１三角波信号
ＴＲＩＢ 第２三角波信号
１０２ リニアモータ
１０４ 上位コントローラ
２００ モータドライバ回路
２１０ 電流指令生成部
２１２ インタフェース回路
２１４ ロジック回路
２１６ Ｄ／Ａコンバータ
２２０ フィードバックコントローラ
２２２ Ａ／Ｄコンバータ
２２４ デジタル補償器
２２６ Ｄ／Ａコンバータ
２３０ エラー検出アンプ
２４０ パルス幅変調器
２５０ 電流検出回路
２６０ 第１ドライバ
２７０ 第２ドライバ
２８０ マスク発生回路
２８２ エッジ検出回路
３００ サンプルホールド回路
５００ 三角波発生回路
５０２ ソース電流源
５０４ シンク電流源
５０６ 基準電圧発生回路
ＳＷ１ 第１スイッチ
ＳＷ２ 第２スイッチ
ＳＷ３ 第３スイッチ
ＳＷ４ 第４スイッチ
５１０ コントローラ
５１２ カウンタ
５１４ 遅延回路
５１６ インバータ
５１８ インバータ
５２０ タイミング判定回路
Ｓ１ 第１制御信号
Ｓ２ 第２制御信号
Ｓ３ 第３制御信号
Ｓ４ 第４制御信号
Ｃ１１ キャパシタ
ＴＲＩＡ 第１三角波信号
ＴＲＩＢ 第２三角波信号
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】