特開 2024-118415 回路基板およびその製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024118415

(43)【公開日】2024-08-30

(54)【発明の名称】回路基板およびその製造方法

(51)【国際特許分類】

   H01L 23/12 20060101AFI20240823BHJP

   H05K 1/02 20060101ALI20240823BHJP

   H05K 1/11 20060101ALI20240823BHJP

   H05K 3/40 20060101ALI20240823BHJP

   H05K 3/46 20060101ALI20240823BHJP

【ＦＩ】

H01L23/12 N

H05K1/02 A

H05K1/11 H

H05K3/40 E

H05K3/46 N

【審査請求】未請求

【請求項の数】15

【出願形態】ＯＬ

(21)【出願番号】P 2023185811

(22)【出願日】2023-10-30

(31)【優先権主張番号】10-2023-0022143

(32)【優先日】2023-02-20

(33)【優先権主張国・地域又は機関】KR

(71)【出願人】

【識別番号】594023722

【氏名又は名称】サムソン エレクトロ－メカニックス カンパニーリミテッド．

(74)【代理人】

【識別番号】110000051

【氏名又は名称】弁理士法人共生国際特許事務所

(72)【発明者】

【氏名】鄭 相 鎬

(72)【発明者】

【氏名】李 用 悳

(72)【発明者】

【氏名】金 起 煥

(72)【発明者】

【氏名】朴 昌 華

(72)【発明者】

【氏名】李 鉉 秀

【テーマコード（参考）】

5E316

5E317

5E338

【Ｆターム（参考）】

5E316AA32

5E316AA43

5E316CC09

5E316CC10

5E316CC32

5E316CC33

5E316CC34

5E316CC37

5E316CC38

5E316CC39

5E316DD02

5E316FF07

5E316FF08

5E316FF09

5E316FF10

5E316GG15

5E316GG18

5E316HH31

5E317AA24

5E317BB12

5E317BB13

5E317BB14

5E317BB15

5E317BB18

5E317CC25

5E317CD32

5E317GG16

5E338AA03

5E338AA16

5E338BB19

5E338EE31

(57)【要約】

【課題】バンプサイズを確保し、クレビス発生を防止することができる回路基板およびその製造方法を提供する。
【解決手段】本発明による回路基板は、第１絶縁層と、第１絶縁層上に位置する導電層と、第１絶縁層に位置して導電層に連結される第１ビア層と、第１絶縁層下に位置して第１ビア層と連結される第１配線層と、を含み、導電層から第１絶縁層の少なくとも一部分まで伸びる溝（ｔｒｅｎｃｈ）が位置する。
【選択図】図１

【特許請求の範囲】

【請求項1】

第１絶縁層と、
前記第１絶縁層上に位置する導電層と、
前記第１絶縁層に位置して前記導電層と連結された第１ビア層と、
前記第１絶縁層下に位置して前記第１ビア層と連結された第１配線層と、を含み、
前記導電層から前記第１絶縁層の少なくとも一部分まで延びる溝（ｔｒｅｎｃｈ）が位置することを特徴とする回路基板。

【請求項2】

前記導電層、前記第１絶縁層のうち前記第１絶縁層の表面と平行な方向に前記溝（ｔｒｅｎｃｈ）に対応する部分、および前記第１ビア層のうち前記第１絶縁層の表面と平行な方向に前記溝（ｔｒｅｎｃｈ）に対応する部分は、バンプ層を構成することを特徴とする請求項１に記載の回路基板。

【請求項3】

前記溝（ｔｒｅｎｃｈ）は、複数個が位置し、
前記複数個の溝（ｔｒｅｎｃｈ）は、前記バンプ層の間に位置し、かつ前記回路基板の周縁に位置することを特徴とする請求項２に記載の回路基板。

【請求項4】

前記溝（ｔｒｅｎｃｈ）は、
前記第１絶縁層に位置する第１部分と、
前記導電層に位置する第２部分と、を含み、
前記第２部分は前記第１部分から延びていることを特徴とする請求項１に記載の回路基板。

【請求項5】

前記溝（ｔｒｅｎｃｈ）は、基板の平面方向に測定される幅が一定であることを特徴とする請求項４に記載の回路基板。

【請求項6】

前記溝（ｔｒｅｎｃｈ）は、前記第１絶縁層の表面に垂直な方向である高さ方向に沿って前記第１絶縁層の一部分に位置することを特徴とする請求項１に記載の回路基板。

【請求項7】

前記第１絶縁層および前記第１配線層の下に位置する第２絶縁層と、
前記第２絶縁層に位置する第２ビア層と、
前記第２絶縁層の下に位置する第２配線層と、をさらに含むことを特徴とする請求項１に記載の回路基板。

【請求項8】

前記第２絶縁層の下に位置し、前記第２配線層の一部を露出する開口部を有するソルダレジスト層をさらに含むことを特徴とする請求項７に記載の回路基板。

【請求項9】

キャリア基板上に互いに離隔した複数のバリア部を形成する段階と、
前記キャリア基板の表面に垂直な方向である高さ方向を基準として前記複数のバリア部の上部が露出するように前記キャリア基板上に導電層を形成する段階と、
前記導電層上に第１絶縁層を形成する段階と、
前記複数のバリア部および前記導電層から前記キャリア基板を分離する段階と、
前記複数のバリア部を剥離する段階と、
を含むことを特徴とする回路基板の製造方法。

【請求項10】

前記第１絶縁層を形成する段階は、
前記露出した複数のバリア部が埋め込まれるように前記第１絶縁層を形成する段階であることを特徴とする請求項９に記載の回路基板の製造方法。

【請求項11】

前記第１絶縁層を貫通する第１ビアを形成する段階と、
前記第１ビア内に第１ビア層を形成する段階と、
前記第１絶縁層上に前記第１ビア層と連結される第１配線層を形成する段階と、
をさらに含むことを特徴とする請求項９に記載の回路基板の製造方法。

【請求項12】

前記複数のバリア部は、ドライフィルムを含むことを特徴とする請求項９に記載の回路基板の製造方法。

【請求項13】

前記第１絶縁層上に前記第１配線層が埋め込まれるように第２絶縁層を形成する段階と、
前記第２絶縁層を貫通するように第２ビアを形成する段階と、
前記第１配線層と連結されるように前記第２ビア内に第２ビア層を形成する段階と、
前記第２ビア層と連結される第２配線層を形成する段階と、
をさらに含むことを特徴とする請求項１１に記載の回路基板の製造方法。

【請求項14】

前記第２絶縁層および前記第２配線層上に、
前記第２絶縁層を形成する段階と、
前記第２ビアを形成する段階と、
前記第２ビア層を形成する段階と、
前記第２配線層を形成する段階と、
を少なくとも１回さらに含むことを特徴とする請求項１３に記載の回路基板の製造方法。

【請求項15】

前記第２絶縁層上に前記第２配線層の一部を露出する開口部を有するようにソルダレジスト層を形成する段階をさらに含むことを特徴とする請求項１３に記載の回路基板の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、回路基板およびその製造方法に関する。

【背景技術】

【0002】

最近は高性能中央処理装置（ＣＰＵ）の実現のためにＩＣバンプピッチが継続して減少する傾向にあり、突出型バンプを形成するためにニッケル（Ｎｉ）メッキおよび味の素ビルドアップフィルム（登録商標）（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ、ＡＢＦ）のエッチングを行う工程を適用している。しかし、このようなバンプ形成工程は、ガルバニック腐食が発生することによってバンプサイズが確保されず、クレビス（ｃｒｅｖｉｃｅ）による不良が発生しやすい。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１９－１０２７９０号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

本発明の目的は、ガルバニック腐食を防止してバンプサイズを確保し、味の素ビルドアップフィルムなどの絶縁物質のエッチングによるクレビス（ｃｒｅｖｉｃｅ）発生を防止することができる回路基板およびその製造方法を提供することにある。

【0005】

しかし、本発明が解決しようとする課題は、上述した課題に限定されず、本発明に含まれている技術的思想の範囲内で多様に拡張され得る。

【課題を解決するための手段】

【0006】

本発明の一態様による回路基板は、第１絶縁層と、前記第１絶縁層上に位置する導電層と、前記第１絶縁層に位置して前記導電層と連結された第１ビア層と、前記第１絶縁層下に位置して前記第１ビア層と連結された第１配線層と、を含み、前記導電層から前記第１絶縁層の少なくとも一部分まで延びる溝（ｔｒｅｎｃｈ）が位置することを特徴とする。

【0007】

前記導電層、前記第１絶縁層のうち前記第１絶縁層の表面と平行な方向に前記溝（ｔｒｅｎｃｈ）に対応する部分、および前記第１ビア層のうち前記第１絶縁層の表面と平行な方向に前記溝（ｔｒｅｎｃｈ）に対応する部分は、バンプ層を構成し得る。
前記溝（ｔｒｅｎｃｈ）は、複数個が位置し、前記複数個の溝（ｔｒｅｎｃｈ）は、前記バンプ層の間に位置し、かつ前記回路基板の周縁に位置し得る。
前記溝（ｔｒｅｎｃｈ）は、前記第１絶縁層に位置する第１部分と、前記導電層に位置する第２部分と、を含み、前記第２部分は前記第１部分から延びることが好ましい。
前記溝（ｔｒｅｎｃｈ）は、基板の平面方向に測定される幅が一定になることが好ましい。
前記溝（ｔｒｅｎｃｈ）は、前記第１絶縁層の表面に垂直な方向である高さ方向に沿って前記第１絶縁層の一部分に位置することが好ましい。
前記第１絶縁層および前記第１配線層の下に位置する第２絶縁層と、前記第２絶縁層に位置する第２ビア層と、前記第２絶縁層の下に位置する第２配線層と、をさらに含み得る。
前記第２絶縁層の下に位置し、前記第２配線層の一部を露出する開口部を有するソルダレジスト層をさらに含み得る。

【0008】

本発明の一態様による回路基板の製造方法は、キャリア基板上に互いに離隔する複数のバリア部を形成する段階と、前記キャリア基板の表面に垂直な方向である高さ方向を基準として前記複数のバリア部の上部が露出するように前記キャリア基板上に導電層を形成する段階と、前記導電層上に第１絶縁層を形成する段階と、前記複数のバリア部および前記導電層から前記キャリア基板を分離する段階と、前記複数のバリア部を剥離する段階と、を含むことを特徴とする。

【0009】

前記第１絶縁層を形成する段階は、前記露出した複数のバリア部が埋め込まれるように前記第１絶縁層を形成する段階であり得る。
前記第１絶縁層を貫通する第１ビアを形成する段階と、前記第１ビア内に第１ビア層を形成する段階と、前記第１絶縁層上に前記第１ビア層と連結される第１配線層を形成する段階と、をさらに含み得る。
前記複数のバリア部は、ドライフィルムを含み得る。
前記第１絶縁層上に前記第１配線層が埋め込まれるように第２絶縁層を形成する段階と、前記第２絶縁層を貫通するように第２ビアを形成する段階と、前記第１配線層に連結されるように前記第２ビア内に第２ビア層を形成する段階と、前記第２ビア層に連結される第２配線層を形成する段階と、をさらに含み得る。
前記第２絶縁層および前記第２配線層上に、前記第２絶縁層を形成する段階と、前記第２ビアを形成する段階と、前記第２ビア層を形成する段階と、前記第２配線層を形成する段階と、を少なくとも１回さらに含み得る。
前記第２絶縁層上に前記第２配線層の一部を露出する開口部を有するようにソルダレジスト層を形成する段階をさらに含み得る。

【発明の効果】

【0010】

本発明による回路基板およびその製造方法によれば、キャリア基板上にメッキ層を形成する工程と絶縁物質をエッチングする工程を代替することによってバンプサイズを安定的に確保することができ、クレビス（ｃｒｅｖｉｃｅ）を防止することができる。
しかし、本発明の効果が上述した効果に限定されるのではなく、本発明の思想および領域から逸脱しない範囲で多様に拡張され得ることは自明である。

【図面の簡単な説明】

【0011】

【図1】本発明の一実施形態による回路基板の断面図である。

【図2】本発明の一実施形態による回路基板の製造方法を示す断面図である。

【図3】本発明の一実施形態による回路基板の製造方法を示す断面図である。

【図4】本発明の一実施形態による回路基板の製造方法を示す断面図である。

【図5】本発明の一実施形態による回路基板の製造方法を示す断面図である。

【図6】本発明の一実施形態による回路基板の製造方法を示す断面図である。

【図7】本発明の一実施形態による回路基板の製造方法を示す断面図である。

【図8】本発明の一実施形態による回路基板の製造方法を示す断面図である。

【図9】本発明の一実施形態による回路基板の製造方法を示す断面図である。

【図10】本発明の一実施形態による回路基板の製造方法を示す断面図である。

【図11】本発明の一実施形態による回路基板の製造方法を示す断面図である。

【図12】本発明の一実施形態による回路基板の製造方法を示す断面図である。

【図13】本発明の一実施形態による回路基板の製造方法を示す断面図である。

【発明を実施するための形態】

【0012】

以下、図面を参照して本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように本発明の多様な実施形態について詳細に説明する。本発明は、多様な異なる形態に実現することができ、ここで説明する実施形態に限定されない。

【0013】

図面において、本発明を明確に説明するために、説明上不要な部分は省略し、明細書全体にわたって同一または類似の構成要素については同一の参照符号を付した。

【0014】

また、図面に示された各構成の大きさおよび厚さは、説明の便宜のために任意に示したため、本発明は必ずしも図示されたものに限定されない。図面において、複数の層および領域を明確に表現するために、大きさ、厚さを拡大して示した。そして図面において、説明の便宜のために、一部の層および領域の厚さを誇張して示した。

【0015】

図面は、本明細書に開示された実施形態を容易に理解できるようにするためのものに過ぎず、図面によって本明細書に開示された技術的な思想は限定されず、本発明の思想および技術範囲内に含まれる全ての変更、均等物乃至代替物を含むものと理解されなければならない。

【0016】

第１、第２などのように序数を含む用語は、多様な構成要素を説明するために使用され得るが、構成要素は上記用語によって限定されない。上記用語は一つの構成要素を他の構成要素から区別する目的のみに使用される。

【0017】

また、層、膜、領域、板などの部分が他の部分の「上」にあるという時、これは他の部分の「直上」にある場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の「直上」にあるという時には中間に他の部分がないことを意味する。また、基準となる部分の「上」にあるということは、基準となる部分の上または下に位置することであり、必ずしも重力の反対方向に向かって「上」に位置することを意味するものではない。

【0018】

明細書全体において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、段階、動作、構成要素、部品またはこれらを組み合わせたものが存在することを指定しようとするものであり、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品またはこれらを組み合わせたものの存在または付加可能性を予め排除しない。したがって、ある部分がある構成要素を「含む」という時、これは特に反対になる記載がない限り、他の構成要素を除くのではなく、他の構成要素をさらに含み得ることを意味する。

【0019】

また、明細書全体において、「平面上」という時、これは対象部分を上方から見た時を意味し、「断面上」という時、これは対象部分を垂直に切断した断面を側方から見た時を意味する。

【0020】

また、明細書全体において、「連結される」という時、これは二つ以上の構成要素が直接的に連結されることだけを意味するのではなく、二つ以上の構成要素が他の構成要素を通じて間接的に連結されること、物理的に連結されることだけでなく、電気的に連結されること、または位置や機能により相異なる名称で称されたが一体であることを意味する。

【0021】

明細書全体において、基板は、平面上に広く、断面上で薄い構造を有し、「基板の平面方向」は、基板の広くて平坦な面に平行な方向であり、「基板の厚さ方向」は、基板の広くて平坦な面に垂直な方向を意味する。

【0022】

以下、図面を参照して本発明の多様な実施形態と変形例を詳細に説明する。

【0023】

図１を参照して、本発明の一実施形態による回路基板について説明する。図１は、本発明の一実施形態による回路基板の断面図である。以下に記載する平面方向ＤＲＷは、第１絶縁層ＩＬ１の表面と平行な方向を意味し、高さ方向ＤＲＨは、第１絶縁層ＩＬ１の表面に垂直な方向を意味する。

【0024】

図１を参照すると、本実施形態による回路基板１０は、第１絶縁層ＩＬ１、第１絶縁層ＩＬ１に位置する第１ビア層ＭＶ１、第１絶縁層ＩＬ１の下に位置する第１配線層ＭＬ１、第１絶縁層ＩＬ１上に位置する導電層ＣＬ、導電層ＣＬと第１絶縁層ＩＬ１の一部分に位置する溝（ｔｒｅｎｃｈ）ＲＣ、第１絶縁層ＩＬ１の下に位置する第２絶縁層ＩＬ２、第２絶縁層ＩＬ２に位置する第２ビア層ＭＶ２、第２絶縁層ＩＬ２の下に位置する第２配線層ＭＬ２、およびソルダレジスト層ＳＲを含む。

【0025】

第１絶縁層ＩＬ１は、エポキシ樹脂、ポリイミド（ｐｏｌｙｉｍｉｄｅ）などのような熱硬化性樹脂、ポリエチレン（ＰＥ）、ポリカーボネート（ＰＣ）、ポリ塩化ビニル（ＰＶＣ）などのような熱可塑性樹脂などを含む。一例として、第１絶縁層ＩＬ１は、味の素ビルドアップフィルム（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ、ＡＢＦ）などを含む。ＡＢＦは、味の素ファインテクノカンパニー（Ａｊｉｎｏｍｏｔｏ Ｆｉｎｅ－Ｔｅｃｈｎｏ Ｃｏｍｐａｎｙ， Ｉｎｃ．）から購入可能な重合体エポキシフィルムである。また、第１絶縁層ＩＬ１は、シリカフィラー（ｓｉｌｉｃａ ｆｉｌｌｅｒ）を含み得る。

【0026】

導電層ＣＬは、第１絶縁層ＩＬ１上に位置する。導電層ＣＬは、外部配線と連結され、回路基板の電気的信号を外部電子部品（図示せず）と交換する。導電層ＣＬは、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタニウム（Ｔｉ）、またはこれらの合金などの導電性物質を含む。

【0027】

第１配線層ＭＬ１は、第１絶縁層ＩＬ１の下に位置し、電気的信号を伝達する。第１配線層ＭＬ１の材料としては金属物質を使用する。金属物質は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタニウム（Ｔｉ）、またはこれらの合金などの導電性物質を含む。

【0028】

第１ビア層ＭＶ１は、第１絶縁層ＩＬ１に形成される第１ビア内に位置する。第１ビアは、第１絶縁層ＩＬ１を貫通する。第１ビア内に形成される第１ビア層ＭＶ１は、導電層ＣＬと第１配線層ＭＬ１を連結する。第１ビア層ＭＶ１は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタニウム（Ｔｉ）、またはこれらの合金などの導電性物質を含む。第１ビア層ＭＶ１の側面はテーパ状に形成される。つまり、第１ビア層ＭＶ１の側面は第１絶縁層ＩＬ１の表面と平行な面を基準として鈍角を有する。

【0029】

溝ＲＣは、高さ方向ＤＲＨに沿って導電層ＣＬに位置して導電層ＣＬを貫通し、第１絶縁層ＩＬ１の一部分に位置する。したがって、溝ＲＣは、底面が第１絶縁層ＩＬ１の底面よりも高さが高い。

【0030】

溝ＲＣは、断面が基板（回路基板）の高さ方向ＤＲＨと平行な長方形の形状である。つまり、溝ＲＣは、基板の平面方向ＤＲＷに測定される幅が（高さ方向ＤＲＨに沿って）一定になる。

【0031】

溝ＲＣが形成される導電層ＣＬの表面と溝ＲＣが形成される第１絶縁層ＩＬ１の表面に対する粗さは殆どない。つまり、溝ＲＣが形成される導電層ＣＬの表面と溝ＲＣが形成される第１絶縁層ＩＬ１の表面は平坦になる。

【0032】

溝ＲＣは、導電層ＣＬの側面に位置する第１部分ＰＡ１と、第１絶縁層ＩＬ１に位置する第２部分ＰＡ２とを含む。第２部分ＰＡ２は第１部分ＰＡ１から延びる部分である。つまり、第１部分ＰＡ１と第２部分ＰＡ２は一つの工程で一度に形成されるものである。

【0033】

第１絶縁層ＩＬ１は、溝ＲＣの側面に位置する絶縁バンプ層ＩＬａと、絶縁バンプ層ＩＬａの下に位置するバンプ下部絶縁層ＩＬｂとを含む。

【0034】

第１ビア層ＭＶ１は、絶縁バンプ層ＩＬａに位置して、導電層ＣＬと連結される第１部分ビア層ＭＶａと、第１部分ビア層ＭＶａから延びて第１配線層ＭＬ１と連結される第２部分ビア層ＭＶｂとを含む。第１部分ビア層ＭＶａは、平面方向ＤＲＷに沿って第１絶縁層ＩＬ１の側面に位置する溝ＲＣの第２部分ＰＡ２と重なる。

【0035】

溝ＲＣの間にはバンプ層ＰＬが位置する。バンプ層ＰＬは、絶縁バンプ層ＩＬａ、第１部分ビア層ＭＶａ、および導電層ＣＬを含む。つまり、平面方向ＤＲＷに第１絶縁層ＩＬ１のうちの溝ＲＣに対応する部分である絶縁バンプ層ＩＬａ、平面方向ＤＲＷに第１ビア層ＶＡ１のうちの溝ＲＣに対応する部分である第１部分ビア層ＭＶａ、および導電層ＣＬは、共にバンプ層ＰＬを構成する。したがって、バンプ層ＰＬの高さは溝ＲＣの高さと同一であるため、導電層ＣＬの高さＤ１よりも絶縁バンプ層ＩＬａの高さＤ２だけ高くなる。

【0036】

溝ＲＣは、複数個が形成され、バンプ層ＰＬの間に位置し、かつ回路基板１０の周縁にも位置する。

【0037】

第２絶縁層は、第１絶縁層ＩＬ１の下に位置する。第２絶縁層ＩＬ２は、第１配線層ＭＬ１を埋め込んで形成される。第２絶縁層ＩＬ２は、エポキシ樹脂、ポリイミド（ｐｏｌｙｉｍｉｄｅ）などのような熱硬化性樹脂、ポリエチレン（ＰＥ）、ポリカーボネート（ＰＣ）、ポリ塩化ビニル（ＰＶＣ）などのような熱可塑性樹脂などを含む。一例として、第２絶縁層ＩＬ２は、味の素ビルドアップフィルム（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ－ｕｐ Ｆｉｌｍ、ＡＢＦ）などを含む。また、第２絶縁層ＩＬ２は、シリカフィラー（ｓｉｌｉｃａ ｆｉｌｌｅｒ）を含み得る。

【0038】

第２ビア層ＭＶ２は、第２絶縁層に形成された第２ビア内に位置する。第２ビアは、第２絶縁層ＩＬ２を貫通し、第２ビア内に形成される第２ビア層ＭＶ２は、第１配線層ＭＬ１と連結される。第２ビア層ＭＶ２は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタニウム（Ｔｉ）、またはこれらの合金などの導電性物質を含む。第２ビア層ＭＶ２の側面はテーパ状に形成される。つまり、第２ビア層ＭＶ２の側面は第２絶縁層ＩＬ２の表面と平行な面を基準として鈍角を有する。

【0039】

第２配線層ＭＬ２は、第２絶縁層ＩＬ２の下に位置し、第２ビア層ＭＶ２に連結されて電気的信号を伝達する。第２配線層ＭＬ２の材料としては、金属物質を使用する。金属物質は、銅（Ｃｕ）、アルミニウム（Ａｌ）、銀（Ａｇ）、スズ（Ｓｎ）、金（Ａｕ）、ニッケル（Ｎｉ）、鉛（Ｐｂ）、チタニウム（Ｔｉ）、またはこれらの合金などの導電性物質を含む。

【0040】

本実施形態では第２絶縁層ＩＬ２、第２ビア層ＭＶ２、第２配線層ＭＬ２がそれぞれ２層ずつ図示されているが、これに限定されるものではなく、図示されたものよりも多数の層が形成されるか、又はより少数の層が形成され得る。第２配線層ＭＬ２のうちの最外層に位置する配線層は、他の基板または部品との連結のためのパッドとして機能する。

【0041】

ソルダレジスト層ＳＲは、第２絶縁層ＩＬ２の下に位置し、第２配線層ＭＬ２を覆う。ソルダレジスト層ＳＲは、第２配線層ＭＬ２の一部を露出する開口部ＯＨを有する。ソルダレジスト層ＳＲは、ソルダレジスト（ｓｏｌｄｅｒ ｒｅｓｉｓｔ）などの絶縁物質を含む。

【0042】

以下、図１と共に図２～図１３を参照して、本発明の一実施形態による回路基板の製造方法について説明する。図２～図１３は、本発明の一実施形態による回路基板の製造方法を順に示す断面図である。

【0043】

図２を参照すると、まずキャリア基板ＣＳを準備する。キャリア基板ＣＳは、銅箔積層板などを含む。キャリア基板ＣＳ上に複数のバリア部ＢＬを形成する。複数のバリア部ＢＬは、ドライフィルムなどの感光性物質を含む。

【0044】

図３を参照すると、キャリアＣＳ基板上に導電層ＣＬを形成する。キャリア基板ＣＳは、以降の工程で導電層ＣＬと複数のバリア部ＢＬから分離可能な基板である。導電層ＣＬは、複数のバリア部ＢＬの一部が露出する程度の厚さに積層される。具体的に高さ方向ＤＲＨ、つまり、キャリア基板ＣＳの表面に垂直な方向を基準として複数のバリア部ＢＬの上部が露出する程度の厚さに導電層ＣＬを積層する。

【0045】

図４を参照すると、導電層ＣＬ上に第１絶縁層ＩＬ１を形成する。第１絶縁層ＩＬ１は、露出した複数のバリア部ＢＬが埋め込まれるように積層される。

【0046】

図５を参照すると、第１絶縁層ＩＬ１に第１ビアＶＡ１を形成する。第１ビアＶＡ１の形成にはフォトリソグラフィ工程を利用する。この時、第１ビアＶＡ１は積層される方向がより広くなるようにテーパ状に形成される。

【0047】

図６を参照すると、第１ビアＶＡ１内に第１ビア層ＭＶ１を形成し、第１絶縁層ＩＬ１上に第１ビア層ＭＶ１と連結される第１配線層ＭＬ１を形成する。

【0048】

図７を参照すると、第１絶縁層ＩＬ１上に第２絶縁層ＩＬ２を積層する。第２絶縁層ＩＬ２は第１配線層ＭＬ１が埋め込まれるように積層される。

【0049】

図８を参照すると、第２絶縁層ＩＬ２に第２ビアＶＡ２を形成する。第２ビアＶＡ２は第２絶縁層ＩＬ２を貫通するように形成される。

【0050】

図９を参照すると、第２絶縁層ＩＬ２の第２ビアＶＡ２内に第２ビア層ＭＶ２を形成し、第２絶縁層ＩＬ２上に第２配線層ＭＬ２を形成する。

【0051】

図１０を参照すると、第２絶縁層ＩＬ２の第２ビアＶＡ２内に第２ビア層ＭＶ２を形成し、第２絶縁層ＩＬ２上に第２配線層ＭＬ２を形成することが繰り返される。本実施形態では第２絶縁層ＩＬ２、第２ビア層ＭＶ２、第２配線層ＭＬ２がそれぞれ２層ずつ形成されるものを図示したが、必ずしもこれに限定されるものではなく、図示されたものよりも多数または少数の第２絶縁層ＩＬ２、第２ビア層ＭＶ２、第２配線層ＭＬ２が形成され得る。

【0052】

図１１を参照すると、第２絶縁層ＩＬ２上に第２配線層ＭＬ２の一部を露出する開口部ＯＨを有するソルダレジスト層ＳＲを形成する。開口部ＯＨはエッチングマスクを利用してソルダレジスト層ＳＲに露光、硬化、現像などの工程を行って形成する。

【0053】

図１２に示すように、キャリア基板ＣＳの両側から基板部ＳＵＢを分離する。

【0054】

図１３に示すように、基板部ＳＵＢから複数のバリア部ＢＬを剥離する。複数のバリア部ＢＬが剥離された位置に溝ＲＣが形成される。

【0055】

本実施形態による回路基板の製造方法によると、キャリア基板ＣＳ上に複数のバリア部ＢＬを先に形成し、複数のバリア部ＢＬが遮蔽の役割を果たした状態で導電層ＣＬを形成した後、以降の工程で複数のバリア部ＢＬを剥離する。したがって、キャリア基板ＣＳ上に行われるＮｉなどのメッキ工程を省略することができるため、ガルバニック腐食を予防することができ、絶縁層をエッチングする工程を経ることもなくバンプ層ＰＬを形成することができる。その結果、クレビスが発生することを防止することができ、バンプ層ＰＬ壁面に粗さが形成されることを防止することができる。また、第１絶縁層ＩＬ１の一部がバンプ層ＰＬになって導電層ＣＬを厚く形成しなくてもバンプ層ＰＬの厚さを十分に確保することができる。

【0056】

以上、本発明の好ましい実施形態について説明したが、本発明は、これに限定されるものではなく、発明の説明および図面の範囲内で多様に変形して実施することが可能であり、これも本発明の範囲に属することは当然である。

【符号の説明】

【0057】

ＣＬ：導電層
ＩＬ１：第１絶縁層
ＭＬ１：第１配線層
ＭＶ１：第１ビア層
ＩＬ２：第２絶縁層
ＭＬ２：第２配線層
ＭＶ２：第２ビア層
ＲＣ：溝（ｔｒｅｎｃｈ）
ＳＲ：ソルダレジスト層

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】