特開 2024-118512 電力変換装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024118512

(43)【公開日】2024-09-02

(54)【発明の名称】電力変換装置

(51)【国際特許分類】

   H02M 1/08 20060101AFI20240826BHJP

   H03K 17/16 20060101ALI20240826BHJP

【ＦＩ】

H02M1/08 A

H03K17/16 F

【審査請求】未請求

【請求項の数】7

【出願形態】ＯＬ

(21)【出願番号】P 2023024826

(22)【出願日】2023-02-21

(71)【出願人】

【識別番号】000001845

【氏名又は名称】サンデン株式会社

(74)【代理人】

【識別番号】100098361

【弁理士】

【氏名又は名称】雨笠 敬

(72)【発明者】

【氏名】町田 尊

(72)【発明者】

【氏名】小林 孝次

【テーマコード（参考）】

5H740

5J055

【Ｆターム（参考）】

5H740BA11

5H740BC01

5H740BC02

5H740JA01

5H740JB01

5H740KK01

5J055AX12

5J055AX25

5J055AX56

5J055AX65

5J055BX16

5J055CX08

5J055CX19

5J055CX20

5J055DX09

5J055DX55

5J055DX56

5J055DX60

5J055EX04

5J055EY01

5J055EY07

5J055EY10

5J055EY12

5J055EY21

5J055EZ23

5J055EZ63

5J055GX01

5J055GX05

5J055GX06

(57)【要約】

【課題】スイッチング素子におけるスイッチングノイズとスイッチング損失の双方を効果的に改善することができる電力変換装置を提供する。
【解決手段】電力変換装置１は、電力変換用のスイッチング素子ＳＷと、このスイッチング素子ＳＷのゲート３１への電圧供給により、当該スイッチング素子ＳＷをスイッチングする制御装置Ｃｏｎｔを備えたものであって、制御装置Ｃｏｎｔのターンオフ出力端子３６とスイッチング素子ＳＷのゲート３１間に接続された抵抗切換回路３７を備え、スイッチング素子ＳＷのゲート３１の電圧である入力電圧Ｖｉｎに応じて、抵抗切換回路３７の抵抗値を切り換える。
【選択図】図９

【特許請求の範囲】

【請求項1】

電力変換用のスイッチング素子と、該スイッチング素子の制御電極への電圧供給により、当該スイッチング素子をスイッチングする制御装置を備えた電力変換装置において、
前記制御装置のターンオフ出力端子と前記スイッチング素子の制御電極間に接続された抵抗切換回路を備え、
前記スイッチング素子の制御電極の電圧である入力電圧に応じて、前記抵抗切換回路の抵抗値を切り換えることを特徴とする電力変換装置。

【請求項2】

前記スイッチング素子のターンオフから当該スイッチング素子の入力電圧が所定値に低下するまでは前記抵抗切換回路の抵抗値を所定の小さい値とし、前記所定値以下となった場合、前記抵抗切換回路の抵抗値を所定の大きい値に切り換えることを特徴とする請求項１に記載の電力変換装置。

【請求項3】

前記スイッチング素子のターンオフの開始後、前記スイッチング素子の入力電圧は低下していくと共に、
前記所定値は、前記スイッチング素子の出力電圧が電源電圧に到達するタイミングにおける前記入力電圧の値Ｐ１より高く、前記スイッチング素子の入力電圧の低下度合いが急峻となる方向に変化するタイミングにおける当該入力電圧の値Ｐ２の手前に所定の余裕度αを考慮した値Ｐ２＋α以下の範囲で設定されることを特徴とする請求項２に記載の電力変換装置。

【請求項4】

前記所定値は、前記スイッチング素子の入力電圧の値Ｐ２に設定されることを特徴とする請求項３に記載の電力変換装置。

【請求項5】

前記抵抗切換回路は、
第１の抵抗及び第２の抵抗から成る第１の直列回路と、
半導体スイッチと第３の抵抗から成る第２の直列回路を備え、
前記第１の直列回路と前記第２の直列回路が並列に接続され、前記第１の抵抗と前記第２の抵抗の接続点が前記半導体スイッチの制御電極に接続されており、
前記スイッチング素子の入力電圧が前記所定値より高い場合、前記半導体スイッチ素子はオンし、前記所定値以下となった場合に、前記半導体スイッチがオフすることを特徴とする請求項２乃至請求項４のうちの何れかに記載の電力変換装置。

【請求項6】

前記抵抗切換回路は、
ターンオン用抵抗及び第１の逆流防止ダイオードから成る第３の直列回路と、
前記第１の直列回路と前記第２の直列回路の並列回路に直列接続された第２の逆流防止ダイオードを更に備え、
前記第１の直列回路と前記第２の直列回路の並列回路と前記第２の逆流防止ダイオードの直列回路に対して、前記第３の直列回路が並列に接続されていることを特徴とする請求項５に記載の電力変換装置。

【請求項7】

前記スイッチング素子の入力電圧には前記所定値が複数設定されており、
前記スイッチング素子のターンオフから多段階で前記抵抗切換回路の抵抗値を大きくしていくことを特徴とする請求項２に記載の電力変換装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、スイッチング素子をスイッチングして電力を変換する電力変換装置に関するものである。

【背景技術】

【0002】

インバータやコンバータ等の電力変換装置は、ＩＧＢＴやＭＯＳＦＥＴ等の自己消弧型のスイッチング素子をスイッチング（オン／オフ）することで電極を変換している。この場合、スイッチング素子のスイッチングは当該スイッチング素子の制御電極に供給する電圧を制御装置（ゲートドライバ）により制御することで行われる。以下に、インバータとコンバータの回路例を示しながら、従来のスイッチング素子の制御について説明する。

【0003】

図１は電力変換装置の一例としてのインバータＩＶの電気回路の一例を示している。インバータ装置ＩＶは、三相のインバータ回路２と、制御装置３を備えている。インバータ回路２は、直流電源４の直流電圧を三相交流電圧に変換してモータ６に印加する回路である。このインバータ回路２は、Ｕ相ハーフブリッジ回路７Ｕ、Ｖ相ハーフブリッジ回路７Ｖ、Ｗ相ハーフブリッジ回路７Ｗを有しており、各相のハーフブリッジ回路７Ｕ～７Ｗは、それぞれ上アームスイッチング素子８Ａ～８Ｃと、下アームスイッチング素子８Ｄ～８Ｆを個別に有している。更に、各スイッチング素子８Ａ～８Ｆには、それぞれフライホイールダイオード９が逆並列に接続されている。

【0004】

尚、各上下アームスイッチング素子８Ａ～８Ｆは、この例ではＩＧＢＴ（ＭＯＳ構造をゲート部に組み込んだ絶縁ゲートバイポーラトランジスタ）から構成されている。

【0005】

そして、インバータ回路２の上アームスイッチング素子８Ａ～８Ｃのコレクタは、直流電源４及び平滑コンデンサ１１の上アーム電源ライン１２に接続されている。一方、インバータ回路２の下アームスイッチング素子８Ｄ～８Ｆのエミッタは、直流電源４及び平滑コンデンサ１１の下アーム電源ライン１３に接続され、平滑コンデンサ１１で平滑された電源電圧Ｖｄｃ（直流リンク電圧）がインバータ回路２に印加される構成とされている。

【0006】

この場合、Ｕ相ハーフブリッジ回路７Ｕの上アームスイッチング素子８Ａと下アームスイッチング素子８Ｄが直列に接続され、上アームスイッチング素子８Ａのエミッタに下アームスイッチング素子８Ｄのコレクタが接続されている。また、Ｖ相ハーフブリッジ回路７Ｖの上アームスイッチング素子８Ｂと下アームスイッチング素子８Ｅが直列に接続され、上アームスイッチング素子８Ｂのエミッタと下アームスイッチング素子８Ｅのコレクタが接続されている。更に、Ｗ相ハーフブリッジ回路７Ｗの上アームスイッチング素子８Ｃと下アームスイッチング素子８Ｆが直列に接続され、上アームスイッチング素子８Ｃのエミッタと下アームスイッチング素子８Ｆのコレクタが接続されている。

【0007】

そして、Ｕ相ハーフブリッジ回路７Ｕの上アームスイッチング素子８Ａと下アームスイッチング素子８Ｄの接続点が、モータ６のＵ相の電機子コイルに接続され、Ｖ相ハーフブリッジ回路７Ｖの上アームスイッチング素子８Ｂと下アームスイッチング素子８Ｅの接続点は、モータ６のＶ相の電機子コイルに接続され、Ｗ相ハーフブリッジ回路７Ｗの上アームスイッチング素子８Ｃと下アームスイッチング素子８Ｆの接続点は、モータ６のＷ相の電機子コイルに接続されている。

【0008】

制御装置３はプロセッサを有するマイクロコンピュータから構成されており、外部から回転数指令値を入力し、モータ６から相電流（モータ電流）を入力して、これらに基づき、インバータ回路２の各上下アームスイッチング素子８Ａ～８Ｆのオン／オフ状態（スイッチング）を制御する。具体的には、各上下アームスイッチング素子８Ａ～８Ｆのゲート（本出願における制御電極）に印加する入力電圧（この例ではゲート電圧）を制御する。

【0009】

インバータＩＶの一般的な制御装置３は、相電圧指令演算部１６と、ＰＷＭ信号生成部１７と、ゲートドライバ１８等を有しており、相電圧指令演算部１６が生成する相電圧指令値をＰＷＭ新語凹生成部１７がＰＷＭ信号に変換し、このＰＷＭ信号に基づいてゲートドライバ１８がスイッチング素子８Ａ～８Ｆのゲートにターンオン出力とターンオフ出力を出力することにより、スイッチング素子８Ａ～８Ｆをオン／オフしてモータ６に三相交流電圧を印加するものである。

【0010】

次に、図２は電力変換装置の他の例としてのコンバータＣＶの電気回路の一例を示している。この例のコンバータＣＶは直流電源（ＤＣ１２Ｖ等の電源電圧Ｖｄｃ。図示せず）をスイッチングして所定の直流電圧を生成するＤＣ－ＤＣコンバータである。

【0011】

コンバータＣＶは、一次巻線２１と、この一次巻線２１とは絶縁された二次巻線２２から成る絶縁トランス（カップリングトランス）にて構成されたスイッチングトランス２３と、一次巻線２１に接続されたスイッチング素子２４と、制御装置２６を有している。

【0012】

尚、スイッチング素子２４は、この例ではＭＯＳＦＥＴから構成されている。制御装置２６もプロセッサを有するマイクロコンピュータから構成されており、スイッチング素子２４のオン／オフ状態（スイッチング）を制御する。具体的には、スイッチング素子２４のゲート（本出願における制御電極）に印加する入力電圧（この例でもゲート電圧）を制御する。

【0013】

この場合、コンバータＣＶの制御装置２６はゲートドライバ２７等を有しており、このゲートドライバ２７がスイッチング素子２４のゲートにターンオン出力とターンオフ出力を出力することにより、スイッチング素子２４をオン／オフして、スイッチングトランス２３の巻数比に応じて直流電圧（例えば、ＤＣ１５ＶやＤＣ５Ｖ）を出力するものである。

【0014】

次に、図３～図７を参照しながら上述したスイッチング素子８Ａ～８Ｆやスイッチング素子２４のターンオフ時の動作について詳しく説明する。尚、図３においてスイッチング素子ＳＷは、前述した図１では上下アームスイッチング素子８Ａ～８Ｆ（ＩＧＢＴ）、図２ではスイッチング素子２４（ＭＯＳＦＥＴ）を意味する。また、制御装置Ｃｏｎｔは、図１では制御装置３、図２では制御装置２６を意味し、この制御装置Ｃｏｎｔも図１のゲートドライバ１８や図２のゲートドライバ２７と同様のゲートドライバＧＤを有しているものとする。

【0015】

また、スイッチング素子ＳＷにおいて、３１は本出願における制御電極としてのゲート（電極）であり、電極３２はスイッチング素子ＳＷがＩＧＢＴ（図１の上下アームスイッチング８Ａ～８Ｆ）の場合にはコレクタ、電極３３はエミッタである。また、図２のスイッチング素子ＳＷがＭＯＳＦＥＴ（図２のスイッチング素子２４）の場合には、電極３２はドレイン、電極３３はソースとなる。

【0016】

ここで、本出願においてはスイッチング素子ＳＷの各部の電圧、電流を図４の如く定義する。即ち、スイッチング素子ＳＷの電極３２と電極３３間の電圧（図１のスイッチング素子８Ａ～８ＦのようなＩＧＢＴの場合はコレクタ－エミッタ間電圧、図２のスイッチング素子２４のようなＭＯＳＦＥＴの場合はドレイン－ソース間電圧）を出力電圧Ｖｏｕｔ、スイッチング素子ＳＷの電極３２に流れる電流（同じく図１のＩＧＢＴの場合はコレクタ電流、図２のＭＯＳＦＥＴの場合はドレイン電流）を出力電流Ｉｏｕｔ、スイッチング素子ＳＷのゲート３１と電極３３間の電圧（同じく図１のＩＧＢＴの場合はゲート－エミッタ間電圧、図２のＭＯＳＦＥＴの場合はゲート－ソース間電圧）を入力電圧Ｖｉｎ、スイッチング素子ＳＷのゲート３１に流れる電流（ゲート電流）を入力電流Ｉｉｎとする。上記入力電圧Ｖｉｎはゲート３１（制御電極）の電圧（ゲート電圧）である。

【0017】

そして、係るスイッチング素子ＳＷのゲート３１は、従来では図３に示すような固定抵抗１００（入力抵抗）を介して制御装置Ｃｏｎｔ（ゲートドライバＧＤ）のターンオフ出力端子３６に接続されている。即ち、制御装置Ｃｏｎｔとスイッチング素子ＳＷのゲート３１の間に固定抵抗１００が接続される。尚、図３の例ではゲートドライバＧＤは制御装置Ｃｏｎｔの内部で接地されたスイッチＧＤＳＷ１を有している。また、図３の制御装置Ｃｏｎｔにはターンオフ出力端子３６とは別個にターンオン出力端子（図示せず）が設けられ、スイッチング素子ＳＷのゲート３１に接続されているものとする。このターンオン出力端子は、後述するように制御装置Ｃｏｎｔの内部で直流電源に接続されたスイッチから構成される。

【0018】

このような構成で、スイッチング素子ＳＷをターンオフ（オンの状態からオフ）する場合には、制御装置ＣｏｎｔのゲートドライバＧＤのスイッチＧＤＳＷ１が閉じ、ターンオフ出力端子３６の出力が接地されて「Ｌ」（Ｌｏｗ）になる。図５はスイッチング素子ＳＷの出力電圧Ｖｏｕｔの変化を示している。スイッチング素子ＳＷがターンオフされるとき、急峻なオフによって出力電圧Ｖｏｕｔは図５中破線枠Ｘ１で示す如く大きく変動し（サージ電圧）、このときの急峻な上昇によってスイッチングノイズが発生する。

【0019】

このノイズの解決策としては、固定抵抗１００として抵抗値が大きいものを接続し、スイッチング素子ＳＷのゲート３１部分の浮遊容量の充放電電流（入力電流Ｉｉｎ）を小さくすることで、緩やかにオフさせる方法があるが、緩やかにし過ぎると、今度はスイッチング損失が大きくなる。この様子を図６に示す。図６は時刻ｔ１で制御装置Ｃｏｎｔのターンオフ出力端子３６の出力が「Ｌ」になった場合である。図６でＸ２はスイッチング損失、Ｘ３は導通損失である。スイッチング損失Ｘ２は出力電圧Ｖｏｕｔ×出力電流Ｉｏｕｔであるため、オンからオフに切り替わる時間が長くなると、スイッチング損失Ｘ２が大きくなる（ターンオン時も同様）。

【0020】

図７は、異なる抵抗値の固定抵抗１００を取り替えて接続した場合のスイッチングノイズとスイッチング損失の変化を示している。抵抗値が大きい固定抵抗１００を使用する程、スイッチング損失が大きくなり、抵抗値が小さい固定抵抗１００を使用する程、スイッチングノイズが大きくなる。即ち、スイッチングノイズとスイッチング損失はトレードオフの関係にある。

【0021】

そこで、負荷電流の大小や、スイッチング周波数の大小、素子の温度の高低、或いは、時間に応じてスイッチング素子ＳＷのゲート３１と制御装置Ｃｏｎｔのターンオフ出力端子３６間の抵抗の抵抗値を切り換える方策が提案されている（例えば、特許文献１、特許文献２参照）。

【先行技術文献】

【特許文献】

【0022】

【特許文献1】特開２００２－１９９７００号公報

【特許文献2】特開２０１０－２０６８８９号公報

【発明の概要】

【発明が解決しようとする課題】

【0023】

しかしながら、係る従来の方策では抵抗の抵抗値を的確に切り換えてスイッチングノイズとスイッチング損失の双方を効果的に改善することは困難であった。

【0024】

本発明は、係る従来の技術的課題を解決するためになされたものであり、スイッチング素子におけるスイッチングノイズとスイッチング損失の双方を効果的に改善することができる電力変換装置を提供することを目的とする。

【課題を解決するための手段】

【0025】

本発明の電力変換装置は、電力変換用のスイッチング素子と、このスイッチング素子の制御電極への電圧供給により、当該スイッチング素子をスイッチングする制御装置を備えたものであって、制御装置のターンオフ出力端子とスイッチング素子の制御電極間に接続された抵抗切換回路を備え、スイッチング素子の制御電極の電圧である入力電圧に応じて、抵抗切換回路の抵抗値を切り換えることを特徴とする。

【0026】

請求項２の発明の電力変換装置は、上記発明においてスイッチング素子のターンオフから当該スイッチング素子の入力電圧が所定値に低下するまでは抵抗切換回路の抵抗値を所定の小さい値とし、前記所定値以下となった場合、抵抗切換回路の抵抗値を所定の大きい値に切り換えることを特徴とする。

【0027】

請求項３の発明の電力変換装置は、上記発明においてスイッチング素子のターンオフの開始後、スイッチング素子の入力電圧は低下していくと共に、前記所定値は、スイッチング素子の出力電圧が電源電圧に到達するタイミングにおける入力電圧の値Ｐ１より高く、スイッチング素子の入力電圧の低下度合いが急峻となる方向に変化するタイミングにおける当該入力電圧の値Ｐ２の手前に所定の余裕度αを考慮した値Ｐ２＋α以下の範囲で設定されることを特徴とする。

【0028】

請求項４の発明の電力変換装置は、上記発明において前記所定値は、スイッチング素子の入力電圧の値Ｐ２に設定されることを特徴とする。

【0029】

請求項５の発明の電力変換装置は、請求項２乃至請求項４の発明において抵抗切換回路は、第１の抵抗及び第２の抵抗から成る第１の直列回路と、半導体スイッチと第３の抵抗から成る第２の直列回路を備え、第１の直列回路と第２の直列回路が並列に接続され、第１の抵抗と第２の抵抗の接続点が半導体スイッチの制御電極に接続されており、スイッチング素子の入力電圧が前記所定値より高い場合、半導体スイッチ素子はオンし、前記所定値以下となった場合に、半導体スイッチがオフすることを特徴とする。

【0030】

請求項６の発明の電力変換装置は、上記発明において抵抗切換回路は、ターンオン用抵抗及び第１の逆流防止ダイオードから成る第３の直列回路と、第１の直列回路と第２の直列回路の並列回路に直列接続された第２の逆流防止ダイオードを更に備え、第１の直列回路と第２の直列回路の並列回路と第２の逆流防止ダイオードの直列回路に対して、第３の直列回路が並列に接続されていることを特徴とする。

【0031】

請求項７の発明の電力変換装置は、請求項２の発明においてスイッチング素子の入力電圧には前記所定値が複数設定されており、スイッチング素子のターンオフから多段階で抵抗切換回路の抵抗値を大きくしていくことを特徴とする。

【発明の効果】

【0032】

ここで、図８は図３の場合（固定抵抗１００の場合）のスイッチング素子ＳＷのターンオフ開始後の出力電圧Ｖｏｕｔ、出力電流Ｉｏｕｔ、入力電圧Ｖｉｎの変化を示している。尚、図中Ｖｔｈはスイッチング素子ＳＷのターンオフ閾値電圧である。

【0033】

図８の時刻ｔ１で制御装置ＣｏｎｔのゲートドライバＧＤのスイッチＧＤＳＷ１が閉じ、ターンオフ出力端子３６が接地されて出力が「Ｌ」になると（ターンオフ開始）、時刻ｔ１から時刻ｔ２までは入力電圧Ｖｉｎが比較的早くに低下するが、出力電流Ｉｏｕｔと出力電圧Ｖｏｕｔは殆ど変化がない。

【0034】

時刻ｔ２以後の期間（１）では、入力電圧Ｖｉｎの低下度合いが緩慢となるが、出力電流Ｉｏｕｔは徐々に低下し始め、出力電圧Ｖｏｕｔは０から徐々に上昇し始める。従って、ここからスイッチング損失（出力電圧Ｖｏｕｔ×出力電流Ｉｏｕｔ）が発生し始める。その後、時刻ｔ３になると出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔは急激に変化し、やがて出力電圧Ｖｏｕｔは電源電圧Ｖｄｃを超える（このタイミングの入力電圧Ｖｉｎの値をＰ１とする）と共に、出力電流Ｉｉｎは急激に低下するようになる。このときの出力電流のＩｏｕｔの変化が急峻になる程、スイッチングノイズが発生するものであるが、この時刻ｔ３のタイミングで入力電圧Ｖｉｎは値Ｐ２に低下し、値Ｐ２以後（時刻ｔ３以後）の期間（２）では、入力電圧Ｖｉｎの低下度合いが急峻となる方向に変化するようになる。そして、時刻ｔ４でスイッチング素子ＳＷのターンオフ閾値電圧Ｖｔｈまで入力電圧Ｖｉｎが低下すると、スイッチング素子ＳＷがターンオフ完了することになる。出力電圧Ｖｏｕｔは一旦電源電圧Ｖｄｃを超えて時刻ｔ４でピークとなった後、電源電圧Ｖｄｃまで低下する（図８）。

【0035】

上記のようにスイッチング素子ＳＷのターンオフ開始後、各電圧・電流が変化するので、図８の期間（１）が長い程、スイッチング損失が大きくなる。一方、期間（１）では出力電圧Ｖｏｕｔの変化は緩慢であるので、期間（１）の長短によるスイッチングノイズへの影響はない。また、期間（２）では出力電流Ｉｏｕｔが急激に変化するため、期間（２）が短いほど、出力電流Ｉｏｕｔの下降度合いが急峻となり、スイッチングノイズが増加してしまう。

【0036】

他方、上記期間（１）と期間（２）で、スイッチング素子ＳＷの入力電圧Ｖｉｎの低下度合いが大きく変化するので、上記値Ｐ２に基づいて期間（１）と期間（２）をすみ分けることが可能である。

【0037】

そこで、本発明では電力変換用のスイッチング素子と、このスイッチング素子の制御電極への電圧供給により、当該スイッチング素子をスイッチングする制御装置を備えた電力変換装置において、制御装置のターンオフ出力端子とスイッチング素子の制御電極間に抵抗切換回路を接続し、スイッチング素子の制御電極の電圧である入力電圧（上記Ｖｉｎ）に応じて、抵抗切換回路の抵抗値を切り換える。

【0038】

例えば、請求項２の発明の如く、スイッチング素子のターンオフから当該スイッチング素子の入力電圧Ｖｉｎが所定値Ｖｉｎ１に低下するまでは抵抗切換回路の抵抗値を所定の小さい値とし、所定値Ｖｉｎ１以下となった場合、抵抗切換回路の抵抗値を所定の大きい値に切り換える。

【0039】

そして、請求項３の発明の如く前記所定値Ｖｉｎ１を、スイッチング素子の出力電圧Ｖｏｕｔが電源電圧に到達するタイミングにおける入力電圧Ｖｉｎの値Ｐ１より高く、スイッチング素子の入力電圧Ｖｉｎの低下度合いが急峻となる方向に変化するタイミングにおける当該入力電圧Ｖｉｎの値Ｐ２の手前に所定の余裕度αを考慮した値Ｐ２＋α以下の範囲で設定する。より好ましくは、請求項４の発明の如く前記所定値Ｖｉｎ１を、スイッチング素子の入力電圧Ｖｉｎの値Ｐ２に設定する。

【0040】

このようにすれば、図８の期間（１）では前述したスイッチング素子の入力電流Ｉｉｎが大きくなって期間（１）が短くなり（早く入力電圧Ｖｉｎが所定値Ｖｉｎ１まで低下する）、それによりスイッチング損失（＝Ｖｏｕｔ×Ｉｏｕｔ）が小さくなり、期間（２）では入力電流Ｉｉｎが小さくなって期間（２）が長くなり、出力電圧Ｖｏｕｔと出力電流Ｉｏｕｔの急峻な変化が抑制されて、スイッチングノイズが小さくなる。

【0041】

これにより、スイッチング素子におけるスイッチングノイズとスイッチング損失の双方を効果的に改善することができるようになる。また、期間（１）と期間（２）を全体として短くすることも可能となるので、スイッチング素子のターンオフ遅延時間も改善することが可能となる。

【0042】

この場合、請求項５の発明の如く抵抗切換回路を、第１の抵抗及び第２の抵抗から成る第１の直列回路と、半導体スイッチと第３の抵抗から成る第２の直列回路から構成し、第１の直列回路と第２の直列回路を並列に接続し、第１の抵抗と第２の抵抗の接続点を半導体スイッチの制御電極に接続すると共に、スイッチング素子の入力電圧Ｖｉｎが所定値Ｖｉｎ１より高い場合、半導体スイッチ素子がオンし、所定値Ｖｉｎ１以下となった場合は、半導体スイッチがオフするようにすれば、第１の抵抗と第２の抵抗から成る第１の直列回路でスイッチング素子の入力電圧Ｖｉｎを検出し、この検出した入力電圧Ｖｉｎに応じて半導体スイッチをオン／オフすることができるようになる。

【0043】

そして、検出した入力電圧Ｖｉｎが所定値Ｖｉｎ１より高い場合、半導体スイッチがオンして第３の抵抗が第１の直列回路に並列に接続され、それにより抵抗切換回路の抵抗値が小さくなり、所定値Ｖｉｎ１以下となった場合は、半導体スイッチがオフして第１の抵抗と第２の抵抗のみがスイッチング素子の制御電極と制御装置のターンオフ出力端子間に接続され、抵抗切換回路の抵抗値が大きくなる。

【0044】

即ち、請求項５の発明によれば、制御装置の構成やソフトウエアを変更すること無く、抵抗切換回路自体により、入力電圧Ｖｉｎに応じて抵抗値を的確に切り換えることができるようになるので、構成の簡素化とコスト高騰の抑制の双方を実現することができるようになる。

【0045】

ここで、制御装置のターンオフ出力端子からターンオン出力も出力される場合、即ち、図３の場合とは異なり、ターンオン出力端子が別途設けられず、オン・オフの回路が分離されていない（ターンオフ出力端子がターンオン出力端子も兼ねる）制御装置の場合は、請求項５の発明の如く抵抗切換回路に、ターンオン用抵抗及び第１の逆流防止ダイオードから成る第３の直列回路と、第１の直列回路と第２の直列回路の並列回路に直列接続された第２の逆流防止ダイオードを更に設け、第１の直列回路と第２の直列回路の並列回路と第２の逆流防止ダイオードの直列回路に対して、第３の直列回路が並列に接続することで、スイッチング素子のターンオンも支障無く行うことが可能となる。

【0046】

また、請求項７の発明の如く、スイッチング素子の入力電圧に前記所定値を複数設定し、スイッチング素子のターンオフから多段階で抵抗切換回路の抵抗値を大きくしていくようにすれば、入力電圧Ｖｉｎの変化に応じて更に細かく抵抗切換回路の抵抗値を大きくしていくことが可能となり、スイッチング素子におけるスイッチングノイズとスイッチング損失をより的確且つ効果的に改善することが可能となる。

【図面の簡単な説明】

【0047】

【図1】本発明を適用する電力変換装置の一例であるインバータの電気回路図である。

【図2】本発明を適用する電力変換装置の他の例であるコンバータの電気回路図である。

【図3】スイッチング素子のターンオフ時の従来の動作を説明するための電気回路図である。

【図4】図３のスイッチング素子の各部の電圧・電流を説明する図である。

【図5】スイッチング素子のターンオフ時の出力電圧Ｖｏｕｔの変化を説明する図である。

【図6】スイッチング素子のスイッチング損失を説明する図である。

【図7】スイッチング素子の制御電極に接続する固定抵抗を変更していった場合のスイッチングノイズとスイッチング損失の関係を説明する図である。

【図8】図３のスイッチング素子のターンオフ開始後の各部の電圧・電流の変化を説明する図である。

【図9】本発明を説明するための電力変換装置のスイッチング素子と制御装置、及び、抵抗切換回路の電気回路図である（実施例１）。

【図10】図９と図３の場合のスイッチングノイズとスイッチング損失の関係を説明する図である。

【図11】図１０の破線枠Ｘ４部分の拡大図である。

【図12】スイッチング素子のターンオフ遅延時間を説明する図である。

【図13】図９と図３の場合のスイッチングノイズとターンオフ遅延時間の関係を説明する図である。

【図14】図９と図３の場合のスイッチング損失とターンオフ遅延時間の関係を説明する図である。

【図15】本発明の他の実施例のスイッチング素子と制御装置、及び、抵抗切換回路の電気回路図である（実施例２）。

【図16】本発明のもう一つの他の実施例のスイッチング素子と制御装置、及び、抵抗切換回路の電気回路図である（実施例３）。

【図17】本発明の更にもう一つの他の実施例のスイッチング素子と制御装置、及び、抵抗切換回路の電気回路図である（実施例４）。

【図18】本発明の更にもう一つの他の実施例のスイッチング素子と制御装置、及び、抵抗切換回路の電気回路図である（実施例５）。

【図19】本発明の更にもう一つの他の実施例のスイッチング素子と制御装置、及び、抵抗切換回路の電気回路図である（実施例６）。

【発明を実施するための形態】

【0048】

以下、本発明の実施の形態について、図面に基づき詳細に説明する。

【実施例0049】

図９は本発明を適用した一実施例の電力変換装置１のスイッチング素子ＳＷと制御装置Ｃｏｎｔ、及び、抵抗切換回路３７の電気回路図である。尚、以下の図面において、図３と同一符号で示すものは同一若しくは同様の機能を奏するものとする。即ち、制御装置Ｃｏｎｔは図３の場合と同一である。そして、本発明においても適用される電力変換装置１は、図１のインバータＩＶや図２のコンバータＣＶであるものとする。

【0050】

本発明では、制御装置Ｃｏｎｔのターンオフ出力端子３６スイッチング素子ＳＷのゲート３１との間に抵抗切換回路３７が接続されている。実施例の抵抗切換回路３７は、第１の抵抗３８及び第２の抵抗３９から成る第１の直列回路４１と、半導体スイッチ４２（実施例ではＭＯＳＦＥＴ）と第３の抵抗４３から成る第２の直列回路４４を有している。

【0051】

第１の直列回路４１と第２の直列回路４２は並列に接続されており、この並列回路の第１の抵抗３８と第３の抵抗４３との接続点がスイッチング素子ＳＷのゲート３１に接続され、第２の抵抗３９と半導体スイッチ４２のソースとの接続点が制御装置Ｃｏｎｔのターンオフ出力端子３６に接続されている。また、第１の抵抗３８と第２の抵抗３９の接続点が半導体スイッチ４２の制御電極であるゲートに接続されている。

【0052】

そして、第１の抵抗３８と第２の抵抗３９の抵抗値、及び、半導体スイッチ４２は、スイッチング素子ＳＷの入力電圧Ｖｉｎが前述した所定値Ｖｉｎ１より高い場合に半導体スイッチ４２はオンし、所定値Ｖｉｎ１以下となった場合に半導体スイッチ４２がオフするように設定されている。

【0053】

ここで、上記所定値Ｖｉｎ１を、スイッチング素子ＳＷの出力電圧Ｖｏｕｔが電源電圧Ｖｄｃに到達するタイミングにおける入力電圧Ｖｉｎの値Ｐ１より高く、スイッチング素子ＳＷの入力電圧Ｖｉｎの低下度合いが急峻となる方向に変化するタイミングにおける当該入力電圧Ｖｉｎの値Ｐ２の手前に所定の余裕度αを考慮した値Ｐ２＋α以下の範囲で設定する。尚、実施例では前記所定値Ｖｉｎ１を、スイッチング素子ＳＷの入力電圧Ｖｉｎの値Ｐ２に設定するものとする。

【0054】

次に、同じく図８を参照しながら図９の抵抗切換回路３７の動作を説明する。先ず、第１の抵抗３８と第２の抵抗３９から成る第１の直列回路４１は、スイッチング素子ＳＷの入力電圧Ｖｉｎの分圧回路となるので、第１の抵抗３８と第２の抵抗３９の接続点には入力電圧Ｖｉｎに比例した電圧が現れる。即ち、第１の直列回路４１がスイッチング素子ＳＷの入力電圧Ｖｉｎの検出器になり、この検出した入力電圧Ｖｉｎ（分圧した値）により、半導体スイッチ４２がオン／オフすることになる。

【0055】

同様に図８の時刻ｔ１で制御装置ＣｏｎｔのゲートドライバＧＤのスイッチＧＤＳＷ１が閉じ、ターンオフ出力端子３６が接地されて出力が「Ｌ」になったものとすると（ターンオフ開始）、時刻ｔ２以後の期間（１）ではスイッチング素子ＳＷの入力電圧Ｖｉｎは所定値Ｖｉｎ１より高いので、抵抗切換回路３７の半導体スイッチ４２はオンしている。

【0056】

半導体スイッチ４２がオンしている状態では、第３の抵抗４３が第１の直列回路４１に並列に接続されたかたちとなるので、抵抗切換回路３７の抵抗値は小さくなる。抵抗切換回路３７の抵抗値が小さくなると、スイッチング素子ＳＷの入力電流Ｉｉｎが大きくなるので、図８の期間（１）は短くなる（早く入力電圧Ｖｉｎが所定値Ｖｉｎ１まで低下する）。期間（１）が短くなると、スイッチング素子ＳＷのスイッチング損失（＝Ｖｏｕｔ×Ｉｏｕｔ）は小さくなる。この場合、期間（１）では出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔの変化は緩慢であるので、期間（１）短くなってもスイッチングノイズへの影響はない。

【0057】

その後、時刻ｔ３でスイッチング素子ＳＷの入力電圧Ｖｉｎが所定値Ｖｉｎ１以下になると、抵抗切換回路３７の半導体スイッチ４２がオフする。これにより、第１の抵抗３８と第２の抵抗３９から成る第１の直列回路４１のみがスイッチング素子ＳＷのゲート３１と制御装置Ｃｏｎｔのターンオフ出力端子３６間に接続されるかたちとなるので、抵抗切換回路３７の抵抗値は大きくなる。

【0058】

抵抗切換回路３７の抵抗値が大きくなると、スイッチング素子ＳＷの入力電流Ｉｉｎが小さくなるので図８の期間（２）が長くなり、出力電圧Ｖｏｕｔ及び出力電流Ｉｏｕｔの急峻な変化が抑制され、スイッチングノイズが小さくなる。これにより、スイッチング素子ＳＷにおけるスイッチングノイズとスイッチング損失の双方を効果的に改善することができるようになる。但し、期間（２）が長くなり過ぎると、ここでのスイッチング損失が増えるため、ノイズと損失のバランスで各抵抗３８、３９の抵抗値を決定するものとする。

【0059】

図１０中のＹ１は、図９の抵抗切換回路３７の各抵抗３８、３９、４３の抵抗値を取り替えて接続した場合のスイッチングノイズとスイッチング損失の変化を示し、Ｙ２は図７に示した異なる抵抗値の固定抵抗１００（図３）を取り替えて接続した場合のスイッチングノイズとスイッチング損失の変化を示している。また、図１１は図１０中の破線枠Ｘ４部分を拡大して示している。

【0060】

図１０、図１１から明らかな如く、図９の実施例における抵抗切換回路３７を用いた場合、図３の場合に比してスイッチングノイズ、スイッチング損失共に低下していることが分かる。即ち、図１１において、図３の固定抵抗１００の場合のスイッチングノイズ、スイッチング損失の値Ｙ２に着目すると、図９の実施例の抵抗切換回路３７によれば、同じスイッチング損失でもスイッチングノイズを小さくし（Ｙ１１）、同じスイッチングノイズでもスイッチング損失を小さくすることができている（Ｙ１２）。

【0061】

また、図９の実施例における抵抗切換回路３７を用いた場合、図３の固定抵抗１００に比してスイッチング素子ＳＷのターンオフ遅延時間も改善することができる。ここで、ターンオフ遅延時間とは、図１２に示すようなスイッチング素子ＳＷのターンオフの開始から完了までに要する時間であり、この遅延時間が長くなると故障する可能性が大きくなる。

【0062】

図１３中のＹ３は、図９の抵抗切換回路３７の各抵抗３８、３９、４３の抵抗値を取り替えて接続した場合のスイッチングノイズとターンオフ遅延時間の変化を示し、Ｙ４は図３の固定抵抗１００を異なる抵抗値のものに取り替えて接続した場合のスイッチングノイズとターンオフ遅延時間の変化を示している。この図１３から明らかな如く、Ｙ３の方がスイッチングノイズとターンオフ遅延時間の双方を、Ｙ４よりも０、０に近づけることができるので、図９の抵抗切換回路３７を用いた方が、スイッチングノイズとターンオフ遅延時間の双方を改善することができることが分かる。

【0063】

また、図１４中のＹ５は、図９の抵抗切換回路３７の各抵抗３８、３９、４３の抵抗値を取り替えて接続した場合のスイッチング損失とターンオフ遅延時間の変化を示し、Ｙ６は図３の固定抵抗１００を異なる抵抗値のものに取り替えて接続した場合のスイッチング損失とターンオフ遅延時間の変化を示している。この図１４から明らかな如く、同じスイッチング損失で比較すると、Ｙ５の方がターンオフ遅延時間が短くなることが分かる。

【0064】

これは、図８の期間（２）を長くするものの、期間（１）はそれ以上に短くできるので、期間（１）と期間（２）を全体としては短くすることが可能となるからである。また、図１４からターンオフ遅延時間とスイッチング損失は相関が高いことが分かる。よって、スイッチングノイズを抑制しながら、スイッチング損失と共にターンオフ遅延時間も抑制できる。

【0065】

特に、制御装置Ｃｏｎｔのターンオフ出力端子３６とスイッチング素子ＳＷのゲート３１の間に実施例のような抵抗切換回路３７を接続する構成とすることで、制御装置Ｃｏｎｔの構成やソフトウエアを変更すること無く、抵抗切換回路３７自体で入力電圧Ｖｉｎに応じ、抵抗値を的確に切り換えることができるようになるので、構成の簡素化とコスト高騰の抑制の双方を実現することができるようになる。

【実施例0066】

次に、図１５は本発明の電力変換装置１の他の実施例を示している。尚、この図において、図９と同一符号で示すものは同一若しくは同様の機能を奏するものとする。この実施例の場合、抵抗切換回路３７が複数（二つ以上。図１５では３７Ａ、３７Ｂで示す）並列に接続され、この並列回路が制御装置Ｃｏｎｔのターンオフ出力端子３６とスイッチング素子ＳＷのゲート３１の間に接続されている。

【0067】

但し、この場合の各抵抗切換回路３７Ａ、３７Ｂの第１の抵抗３８及び第２の抵抗３９の抵抗値は、抵抗切換回路３７Ｂよりも高い入力電圧Ｖｉｎで抵抗切換回路３７Ａの半導体スイッチ４２がオフするように設定される。例えば、図８の期間（１）の初期段階では両方の抵抗切換回路３７Ａ、３７Ｂの半導体スイッチ４２がオンしており、期間（１）の中間の段階の所定値Ｖｉｎ１１で抵抗切換回路３７Ａの半導体スイッチ４２が先にオフし、期間（１）の最終段階の所定値Ｖｉｎ１（所定値Ｖｉｎ１＜所定値Ｖｉｎ１１）で抵抗切換回路３７Ｂの半導体スイッチ４２もオフするようにする。

【0068】

これにより、スイッチング素子ＳＷのターンオフの開始時には、ターンオフ出力端子３６とゲート３１の間に二つの抵抗切換回路３７Ａ、３７Ｂの第１の抵抗３８、第２の抵抗３９、第３の抵抗４３が全て並列に接続され、入力電圧Ｖｉｎが低下して所定値Ｖｉｎ１１以下になると、先ず、抵抗切換回路３７Ａの第３の抵抗４３が切り離され、次に、所定値Ｖｉｎ１以下になると、抵抗切換回路３７Ｂの第３の抵抗４３が切り離されることになるので、ターンオフ出力端子３６とゲート３１間の抵抗値は段階的に大きくなる。そして、入力電流Ｉｉｎを、より大きい値から段階的に減少させることが可能となるので、期間（１）の長さをより短くすることができるようになる。

【0069】

このように、スイッチング素子ＳＷの入力電圧Ｖｉｎに複数の所定値Ｖｉｎ１１、Ｖｉｎ１を設定し、スイッチング素子ＳＷのターンオフから多段階で抵抗切換回路３７Ａ、３７Ｂの抵抗値を大きくしていくようにすれば、入力電圧Ｖｉｎの変化に応じて更に細かく抵抗切換回路３７Ａ、３７Ｂの抵抗値を大きくしていくことが可能となり、スイッチング素子ＳＷにおけるスイッチングノイズとスイッチング損失をより的確且つ効果的に改善することが可能となる。