特開 2024-118695 ＳｉＣ ｐチャネルＭＯＳＦＥＴ及びＳｉＣ相補型ＭＯＳデバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024118695

(43)【公開日】2024-09-02

(54)【発明の名称】ＳｉＣ ｐチャネルＭＯＳＦＥＴ及びＳｉＣ相補型ＭＯＳデバイス

(51)【国際特許分類】

   H01L 21/336 20060101AFI20240826BHJP

   H01L 21/8238 20060101ALI20240826BHJP

【ＦＩ】

H01L29/78 301Q

H01L29/78 301B

H01L27/092 C

H01L29/78 301X

【審査請求】未請求

【請求項の数】5

【出願形態】ＯＬ

(21)【出願番号】P 2023025123

(22)【出願日】2023-02-21

(71)【出願人】

【識別番号】504132272

【氏名又は名称】国立大学法人京都大学

(74)【代理人】

【識別番号】110001427

【氏名又は名称】弁理士法人前田特許事務所

(72)【発明者】

【氏名】木本 恒暢

(72)【発明者】

【氏名】三上 杏太

【テーマコード（参考）】

5F048

5F140

【Ｆターム（参考）】

5F048AA08

5F048AC03

5F048BA14

5F048BB05

5F048BB09

5F048BC15

5F048BC16

5F048BD06

5F048BD07

5F048BF03

5F048BF07

5F048BG13

5F048CB07

5F140AA29

5F140AB03

5F140AC01

5F140BA02

5F140BA20

5F140BB05

5F140BC15

5F140BD05

5F140BE07

5F140BE09

5F140BE18

5F140BF04

5F140BF07

5F140BJ04

5F140BJ07

5F140CB01

5F140CB04

(57)【要約】

【課題】チャネル移動度の大きいＳｉＣ ｐチャネルＭＯＳＦＥＴを提供する。
【解決手段】ＳｉＣ ｐチャネルＭＯＳＦＥＴは、表面の面方位が（０００１）からなるＳｉＣ基板１０と、ＳｉＣ基板の表面に対して垂直に突出したＳｉＣからなるフィン部１００とを備え、フィン部は、ソース領域３０、ドレイン領域４０、及びソース領域とドレイン領域とに挟まれたチャネル領域５０を有し、チャネル領域の側面及び上面を跨ぐように、ゲート酸化膜６０を介してゲート電極７０が形成されており、チャネル領域５０の側面は、（１－１００）面からなる。
【選択図】図６

【特許請求の範囲】

【請求項1】

表面の面方位が（０００１）からなるＳｉＣ基板と、
前記ＳｉＣ基板の表面に対して垂直に突出したＳｉＣからなるフィン部と
を備え、
前記フィン部は、ソース領域、ドレイン領域、及び前記ソース領域と前記ドレイン領域とに挟まれたチャネル領域を有し、
前記チャネル領域の側面及び上面を跨ぐように、ゲート酸化膜を介してゲート電極が形成されており、
前記チャネル領域の側面は、（１－１００）面からなる、ＳｉＣ ｐチャネルＭＯＳＦＥＴ。

【請求項2】

前記ＳｉＣ基板の表面にフィールド酸化膜が形成されており、
前記フィン部は、前記ＳｉＣ基板から、前記フィールド酸化膜を貫通して形成されている、請求項１に記載のＳｉＣ ｐチャネルＭＯＳＦＥＴ。

【請求項3】

前記チャネル領域を流れる電流の方向は、前記ＳｉＣ基板のｃ軸＜０００１＞方向に垂直である、請求項１に記載のＳｉＣ ｐチャネルＭＯＳＦＥＴ。

【請求項4】

前記ＳｉＣ基板は、＜１－１００＞方向を示すオリエンテーションフラットを有し、
前記フィン部は、前記オリエンテーションフラットと平行な方向、または、前記オリエンテーションフラットに対して６０度の角度で交差する方向に延びている、請求項１に記載のＳｉＣ ｐチャネルＭＯＳＦＥＴ。

【請求項5】

ＳｉＣ ｐチャネルＭＯＳＦＥＴとＳｉＣ ｎチャネルＭＯＳＦＥＴとを備えたＳｉＣ相補型ＭＯＳデバイスであって、
前記ＳｉＣ ｐチャネルＭＯＳＦＥＴ、及び前記ＳｉＣ ｎチャネルＭＯＳＦＥＴは、表面の面方位が（０００１）からなるＳｉＣ基板上に形成されており、
前記ＳｉＣ ｐチャネルＭＯＳＦＥＴは、請求項１に記載されたＳｉＣ ｐチャネルＭＯＳＦＥＴと同じ構造を有し、
前記ＳｉＣ ｎチャネルＭＯＳＦＥＴは、前記ＳｉＣ ｐチャネルＭＯＳＦＥＴと同じ構造を有し、
前記ＳｉＣ ｐチャネルＭＯＳＦＥＴ、及び前記ＳｉＣ ｎチャネルＭＯＳＦＥＴの前記チャネル領域の側面は、（１－１００）面からなる、ＳｉＣ相補型ＭＯＳデバイス。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、ＳｉＣ基板を用いたＳｉＣ ｐチャネルＭＯＳＦＥＴ、及びＳｉＣ相補型ＭＯＳデバイスに関する。

【背景技術】

【0002】

ＳｉＣ基板を用いたＭＯＳ型トランジスタ（ＳｉＣ ＭＯＳＦＥＴ）において、ＳｉＣ基板の表面に熱酸化でＳｉＯ_２膜（ゲート酸化膜）を形成した場合、ＳｉＯ_２膜とＳｉＣ基板との界面における欠陥密度が高いため、ＳｉＣ ＭＯＳＦＥＴのチャネル移動度が低い。

【0003】

非特許文献１には、チャネル移動度を高めるために、ＳｉＣ基板の表面に熱酸化によりＳｉＯ_２膜を形成した後、ＮＯ（一酸化窒素）ガス雰囲気中で熱処理を行い、ＳｉＯ_２膜とＳｉＣ基板との界面を窒化することにより、ＳｉＯ_２膜とＳｉＣ基板との界面における欠陥密度を低減する方法が開示されている。

【先行技術文献】

【非特許文献】

【0004】

【非特許文献1】G.Y. Chung et al., IEEE Electron Device Lett., vol.22, 176（2001)

【発明の概要】

【発明が解決しようとする課題】

【0005】

ｎチャネルＭＯＳＦＥＴとｐチャネルＭＯＳＦＥＴとで構成された相補型ＭＯＳデバイスは、スイッチング時を除いて電流が流れず、静的消費電力がほぼゼロのため、ＳｉＣ集積回路における基本デバイスとなる。

【0006】

しかしながら、ＳｉＣ ＭＯＳＦＥＴでは、ｐチャネルＭＯＳＦＥＴのチャネル移動度が、ｎチャネルＭＯＳＦＥＴのチャネル移動度に比べて著しく小さい。そのため、ｐチャネルＭＯＳＦＥＴの特性は、相補型ＭＯＳデバイスの性能を制限する大きな要因となっており、チャネル移動度の大きいｐチャネルＭＯＳＦＥＴの実現が望まれている。

【0007】

本発明は、チャネル移動度の大きいＳｉＣ ｐチャネルＭＯＳＦＥＴを提供することを目的とする。

【課題を解決するための手段】

【0008】

本発明に係るＳｉＣ ｐチャネルＭＯＳＦＥＴは、表面の面方位が（０００１）からなるＳｉＣ基板と、ＳｉＣ基板の表面に対して垂直に突出したＳｉＣからなるフィン部とを備え、フィン部は、ソース領域、ドレイン領域、及びソース領域とドレイン領域とに挟まれたチャネル領域を有し、チャネル領域の側面及び上面を跨ぐように、ゲート酸化膜を介してゲート電極が形成されており、チャネル領域の側面は、（１－１００）面からなる。

【発明の効果】

【0009】

本発明によれば、チャネル移動度の大きいＳｉＣ ｐチャネルＭＯＳＦＥＴを提供することができる。

【図面の簡単な説明】

【0010】

【図1】試作したプレーナ型のｐチャネルＭＯＳＦＥＴの構造を示した図である。

【図2】（Ａ）及び（Ｂ）は、チャネル面の面方位が（１－１００）のｐチャネルＭＯＳＦＥＴのチャネル移動度を測定した結果を示したグラフである。

【図3】（Ａ）及び（Ｂ）は、チャネル面の面方位が（１１－２０）のｐチャネルＭＯＳＦＥＴのチャネル移動度を測定した結果を示したグラフである。

【図4】チャネル移動度の結晶面依存性を示したグラフである。

【図5】チャネル移動度のチャネル方向依存性を示したグラフである。

【図6】本実施形態におけるフィン型のｐチャネルＭＯＳＦＥＴの構造を模式的に示した斜視図である。

【図7】図６に示したｐチャネルＭＯＳＦＥＴにおいて、ゲート酸化膜及びゲート電極を省略した斜視図である。

【図8】図６のVIII－VIII線に沿った断面図である。

【図9】図６のIX－IX線に沿った断面図である。

【図10】ＳｉＣ結晶の結晶方位を示した図である。

【図11】ＳｉＣ基板に、＜１－１００＞方向を示すオリエンテーションフラットを形成した図である。

【図12】（Ａ）～（Ｃ）は、本実施形態におけるＳｉＣ ｐチャネルＭＯＳＦＥＴの製造方法を説明した図である。

【図13】（Ａ）～（Ｃ）は、本実施形態におけるＳｉＣ ｐチャネルＭＯＳＦＥＴの製造方法を説明した図である。

【図14】本実施形態におけるＳｉＣ相補型ＭＯＳデバイスの構成を模式的に示した斜視図である

【図15】図１４に示したＳｉＣ相補型ＭＯＳデバイスにおいて、ゲート酸化膜及びゲート電極を省略した斜視図である。

【発明を実施するための形態】

【0011】

本願発明者等は、表面の面方位が（１１－２０）及び（１－１００）のＳｉＣ基板を用いて、図１に示すようなプレーナ型のｐチャネルＭＯＳＦＥＴを試作し、チャネル移動度の結晶面依存性を調べた。プレーナ型のＭＯＳＦＥＴでは、ＳｉＣ基板の表面の面方位が、チャネル領域の面方位となる。なお、結晶学上、格子面の負の指数は、数字の上に「－」（バー）を付けて表すことになっているが、本明細書では、記載の都合上、数字の前に「－」（マイナス記号）を付けて表している。

【0012】

プレーナ型のｐチャネルＭＯＳＦＥＴは、以下の方法により作製した。

【0013】

ｎ型のＳｉＣ基板２００の上に、ｎ型不純物（窒素）濃度が５×１０^１５～８×１０^１７ｃｍ^－３のｎ型領域２１０を形成した後、ｎ型領域２１０の表面に、ｐ型のソース領域２２０、及びドレイン領域２３０を形成した。ソース領域２２０とドレイン領域２３０との間が、チャネル領域２４０となる。その後、ソース領域２２０、ドレイン領域２３０、及びチャネル領域２４０の表面に、熱酸化により膜厚が４０ｎｍのゲート酸化膜２５０を形成した後、ＮＯ（一酸化窒素）ガス雰囲気中で熱処理を行い、最後に、ゲート電極２６０，ソース電極２７０、及びドレイン電極２８０を形成した。なお、チャネル長は１００μｍとし、チャネル幅は５０μｍとした。

【0014】

図２（Ａ）、（Ｂ）及び図３（Ａ）、（Ｂ）は、作製したｐチャネルＭＯＳＦＥＴのチャネル移動度（ドレイン電圧：－０．１Ｖ）を測定した結果を示したグラフで、図２（Ａ）、（Ｂ）は、チャネル面の面方位が（１－１００）の場合を示し、図３（Ａ）、（Ｂ）は、チャネル面の面方位が（１１－２０）の場合を示す。また、図２（Ａ）、図３（Ａ）は、チャネル方向（ドレイン電流の方向）が、ｃ軸＜０００１＞方向に垂直な場合を示し、図２（Ｂ）、図３（Ｂ）は、チャネル方向が、ｃ軸＜０００１＞方向に平行な場合を示す。また、図２（Ａ）、（Ｂ）で、矢印Ａ、Ｂ、Ｃで示したグラフは、それぞれ、チャネル領域２４０の不純物濃度（チャネル濃度）が、１×１０^１６ｃｍ^－３、５×１０^１６ｃｍ^－３、４×１０^１７ｃｍ^－３の場合を示す。また、図３（Ａ）、（Ｂ）で、矢印Ａ、Ｂ、Ｃで示したグラフは、それぞれ、チャネル領域２４０の不純物濃度（チャネル濃度）が、５×１０^１５ｃｍ^－３、８×１０^１６ｃｍ^－３、８×１０^１７ｃｍ^－３の場合を示す。

【0015】

＜チャネル移動度の結晶面依存性＞
図４は、図２（Ａ）及び図３（Ａ）に示した測定結果を基に、チャネル移動度の結晶面依存性を示したグラフである。横軸は、チャネル濃度を示し、縦軸は、チャネル方向がｃ軸に垂直なチャネル移動度の最高値を示す。四角で示したグラフは、チャネル面の面方位が（１－１００）の場合を示し、三角で示したグラフは、チャネル面の面方位が（１１－２０）の場合を示す。なお、丸で示したグラフは、比較のために、チャネル面の面方位が（０００１）の場合を示す。

【0016】

＜チャネル移動度のチャネル方向依存性＞
また、図５は、図２（Ａ）、（Ｂ）及び図３（Ａ）、（Ｂ）に示した測定結果を基に、チャネル移動度のチャネル方向依存性を示したグラフである。横軸は、チャネル濃度を示し、縦軸は、チャネル移動度の最高値を示す。四角で示したグラフは、チャネル面の面方位が（１－１００）の場合を示し、三角で示したグラフは、チャネル面の面方位が（１１－２０）の場合を示す。また、実線で示したグラフは、チャネル方向がｃ軸に垂直な場合を示し、破線で示したグラフは、チャネル方向がｃ軸に平行な場合を示す。

【0017】

図４に示すように、チャネル面の面方位が（１－１００）の場合の方が、（１１－２０）に比べて、チャネル移動度が大きいことが分かる。また、図５に示すように、チャネル面が同じ面方位であっても、チャネル方向がｃ軸に垂直な場合の方が、ｃ軸に平行な場合よりも大きいことが分かる。

【0018】

すなわち、チャネル面の面方位が（１－１００）で、かつ、チャネル方向がｃ軸に垂直なｐチャネルＭＯＳＦＥＴを作製することができれば、チャネル移動度の大きいｐチャネルＭＯＳＦＥＴを実現することが可能となる。

【0019】

ところで、上記に示した測定結果は、図１に示したようなプレーナ型のＭＯＳＦＥＴを、表面の面方位が、チャネル面の面方位と同じとなるＳｉＣ基板を用いてＭＯＳＦＥＴを作製して測定したものである。しかしながら、量産工程で使用されるＳｉＣ基板は、大口径化が容易、高品質結晶成長が容易等の理由により、表面の面方位が（０００１）のＳｉＣ基板がほとんど使用されている。従って、表面の面方位が（０００１）のＳｉＣ基板を用いて、プレーナ型のＭＯＳＦＥＴを作製する限り、チャネル面の面方位が（１－１００）で、かつ、チャネル方向がｃ軸に垂直なｐチャネルＭＯＳＦＥＴを実現することができない。

【0020】

本発明は、表面の面方位が（０００１）のＳｉＣ基板を用いて、チャネル面の面方位が（１－１００）で、かつ、チャネル方向がｃ軸に垂直となる構造のフィン型のＳｉＣ ｐチャネルＭＯＳＦＥＴを提供するものである。

【0021】

＜フィン型のｐチャネルＭＯＳＦＥＴの構造＞
図６は、本実施形態におけるフィン型のｐチャネルＭＯＳＦＥＴの構造を模式的に示した斜視図である。図７は、図６に示したｐチャネルＭＯＳＦＥＴにおいて、ゲート酸化膜及びゲート電極を省略した斜視図である。図８は、図６のVIII－VIII線に沿った断面図である。図９は、図６のIX－IX線に沿った断面図である。

【0022】

図６～図９に示すように、本実施形態におけるｐチャネルＭＯＳＦＥＴは、表面の面方位が（０００１）からなるｎ型のＳｉＣ基板１０と、ＳｉＣ基板１０の表面に対して垂直に突出したＳｉＣからなるフィン部１００とを備えている。フィン部１００は、ｐ型のソース領域３０、ｐ型のドレイン領域４０、及びソース領域３０とドレイン領域４０とに挟まれたｎ型のチャネル領域５０を有している。ＳｉＣ基板１０の表面には、フィールド酸化膜２０が形成されており、フィン部１００は、ＳｉＣ基板１０から、フィールド酸化膜２０を貫通して形成されている。チャネル領域５０の側面及び上面を跨ぐように、ゲート酸化膜６０を介してゲート電極７０が形成されている。ソース領域３０及びドレイン領域４０の上面には、ソース電極８０及びドレイン電極９０が形成されている。

【0023】

図１０は、ＳｉＣ結晶の結晶方位を示した図である。図１０に示すように、（１－１００）面は、（０００１）面に垂直な面となっている。従って、フィン部１００は、ＳｉＣ基板１０の表面に対して垂直に突出して形成されているため、チャネル領域５０の側面（チャネル面）は、（１－１００）面からなる。また、図７に示すように、ドレイン電流Ｉ_Ｄの方向は、ＳｉＣ基板１０の表面と平行であるため、チャネル方向は、ｃ軸に垂直となる。

【0024】

従って、図６に示した構造のＳｉＣ ｐチャネルＭＯＳＦＥＴは、チャネル面の面方位が（１－１００）で、かつ、チャネル方向がｃ軸に垂直となるため、チャネル移動度の大きいｐチャネルＭＯＳＦＥＴを実現することが可能となる。

【0025】

なお、図１０に示すように、（１１－２０）面も、（０００１）面と垂直な面になっているため、チャネル領域５０の側面が、（１－１００）面になるよう、ＳｉＣ基板１０の表面に、フィン部１００を形成する必要がある。

【0026】

具体的な方法としては、例えば、図１１に示すように、市販されているＳｉＣ（０００１）基板（ウェハ）１０には、一般に＜１－１００＞方向を示すオリエンテーションフラット１１が形成されている。そこで、フィン部１００を、オリエンテーションフラット１１と平行な方向に延びるように形成することによって、チャネル領域５０の側面（チャネル面）を（１－１００）面とすることができる。なお、オリエンテーションフラット１１の代わりに、＜１－１００＞方向を示すノッチを形成してもよい。

【0027】

なお、ＳｉＣ結晶は、（１－１００）面と６０度の角度で交差する（０１－１０）面及び（１０－１０）面も、（１－１００）面と等価なため、図１１に示すように、フィン部１００を、オリエンテーションフラット１１に対して６０度の角度で交差する方向に延びるように形成してもよい。

【0028】

本明細書において、チャネル面（１－１００）というときは、（１－１００）面と等価な（０１－１０）面及び（１０－１０）面を含む意味をなす。

【0029】

＜ＳｉＣ ｐチャネルＭＯＳＦＥＴの製造方法＞
図１２（Ａ）～（Ｃ）及び図１３（Ａ）～（Ｃ）を参照しながら、本実施形態におけるＳｉＣ ｐチャネルＭＯＳＦＥＴの製造方法を説明する。なお、ＳｉＣ ｐチャネルＭＯＳＦＥＴの製造方法は、これに限定されるものではない。

【0030】

まず、図１２（Ａ）に示すように、表面の面方位が（０００１）からなるｎ型のＳｉＣ基板１０を用意する。ＳｉＣ基板１０は、図１１に示したように、ウェハ状のものを用いることができる。

【0031】

次に、図１２（Ｂ）に示すように、ＳｉＣ基板１０の表面に、フォトリソグラフィー法を用いて、ｐ型不純物（アルミニウムまたはボロン）を選択的にイオン注入して、ｐ型のソース領域３０及びドレイン領域４０を形成する。なお、必要に応じて、ソース領域３０及びドレイン領域４０に挟まれたｎ型のチャネル領域５０にも、ｎ型不純物（窒素あるいは燐）を選択的にイオン注入してもよい。

【0032】

次に、図１２（Ｃ）に示すように、フォトリソグラフィー法を用いて、ソース領域３０、チャネル領域５０、及びドレイン領域４０を選択的にエッチングして、フィン部１００を形成する。このとき、同時に、フィン部１００直下に、ＳｉＣ基板１０の一部１２が残るように、ＳｉＣ基板１０の表面をエッチングする。フィン部１００を形成するためのエッチングには、プラズマを用いた反応性イオンエッチングを用いるのが一般的である。

【0033】

なお、フィン部１００の上面もチャネル面となるが、その面方位は（０００１）であるため、チャネル移動度の向上に寄与しない。そのため、図１３（Ａ）に示すように、フィン部１００の側面の高さをＨ、上面の幅をＷとしたとき、アスペクト比（Ｈ／Ｗ）は、２以上が好ましい。アスペクト比が２より小さいと、フィン部１００の上面におけるチャネル面のチャネル移動度に対する寄与が相対的に大きくなり、本発明の効果が小さくなる。なお、フィン部１００の幅に厳密な制約はないが、０．０５～２μｍ程度が適切である。

【0034】

次に、図１３（Ａ）に示すように、フィン部１００を除くＳｉＣ基板１０の表面に、フィールド酸化膜２０を選択的に形成する。具体的には、化学気相堆積法によりＳｉＯ_２膜を全面に堆積した後、フォトリソグラフィー法を用いてフィン部１００の上面および側面のＳｉＯ_２膜を除去する。

【0035】

次に、図１３（Ｂ）に示すように、チャネル領域の側面及び上面を跨ぐように、ゲート酸化膜６０を選択的に形成する。具体的には、フィン部１００の側面及び上面に熱酸化膜を形成した後、フォトリソグラフィー法を用いて、熱酸化膜を選択的にエッチングすることにより、ゲート酸化膜６０を形成することができる。熱酸化は１１５０～１３００℃程度の温度で行い、厚さ５～８０ｎｍ程度の酸化膜を形成するのが一般的である。熱酸化の代わりに堆積法により酸化膜を形成してもよい。

【0036】

最後に、図１３（Ｃ）に示すように、フォトリソグラフィー法を用いて、ゲート酸化膜６０を覆うように、ゲート電極７０を形成するとともに、ソース領域３０及びドレイン領域４０の上面に、ソース電極８０及びドレイン電極９０を形成する。これにより、図６に示したＳｉＣ ｐチャネルＭＯＳＦＥＴが完成する。ゲート電極には低抵抗の多結晶Ｓｉを用いるのが一般的であるが、Ｍｏ、Ｗなどの金属でもよい。

【0037】

＜ＳｉＣ相補型ＭＯＳデバイス＞
本実施形態におけるＳｉＣ ｐチャネルＭＯＳＦＥＴは、高いチャネル移動度が得られるため、同様の構造を有するＳｉＣ ｎチャネルＭＯＳＦＥＴとでＳｉＣ相補型ＭＯＳデバイスを構成することによって、相互コンダクタンスが大きく、スイッチング速度の速いＳｉＣ相補型ＭＯＳデバイスを実現することができる。

【0038】

図１４は、本実施形態におけるＳｉＣ相補型ＭＯＳデバイスの構成を模式的に示した斜視図である。図１５は、図１４に示したＳｉＣ相補型ＭＯＳデバイスにおいて、ゲート酸化膜及びゲート電極を省略した斜視図である。

【0039】

図１４に示すように、表面の面方位が（０００１）からなるＳｉＣ基板１０上に、ＳｉＣ ｎチャネルＭＯＳＦＥＴ、及びＳｉＣ ｐチャネルＭＯＳＦＥＴが形成されている。図１５に示すように、ＳｉＣ基板１０の表面に対して垂直に突出したＳｉＣからなるフィン部１００を備え、フィン部１００には、ｎチャネルＭＯＳＦＥＴのソース領域３０Ａ、チャネル領域５０Ａ、ドレイン領域４０Ａ、及びｐチャネルＭＯＳＦＥＴのソース領域３０Ｂ、チャネル領域５０Ｂ、ドレイン領域４０Ｂが形成されている。

【0040】

ｎチャネルＭＯＳＦＥＴ及びｐチャネルＭＯＳＦＥＴは、それぞれ、チャネル面の面方位が（１－１００）で、かつ、チャネル方向がｃ軸に垂直となっている。

【0041】

ｎチャネルＭＯＳＦＥＴ及びｐチャネルＭＯＳＦＥＴにおいて、それぞれ、チャネル領域５０Ａ、５０Ｂの側面及び上面を跨ぐように、ゲート酸化膜６０を介してゲート電極７０Ａ、７０Ｂが形成されている。なお、ゲート電極７０Ａ、７０Ｂは、フィールド酸化膜２０に形成された配線９５で接続されている。また、ソース領域３０Ａ、ドレイン領域４０Ａ、及びソース領域３０Ｂ、ドレイン領域４０Ｂの上面には、それぞれ、ソース電極８０Ａ、ドレイン電極９０Ａ、及びソース電極８０Ｂ、ドレイン電極９０Ｂが形成されている。なお、ドレイン電極９０Ａ及び９０Ｂは、共通電極となっている。

【0042】

以上、本開示を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、もちろん、種々の改変が可能である。

【符号の説明】

【0043】

１０ ＳｉＣ基板
１１ オリエンテーションフラット
２０ フィールド酸化膜
３０、３０Ａ、３０Ｂ ソース領域
４０、４０Ａ、４０Ｂ ドレイン領域
５０、５０Ａ、５０Ｂ チャネル領域
６０ ゲート酸化膜
７０、７０Ａ、７０Ｂ ゲート電極
８０、８０Ａ、８０Ｂ ソース電極
９０、９０Ａ、９０Ｂ ドレイン電極
９５ 配線
１００ フィン部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】