特開 2024-118696 半導体装置および半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024118696

(43)【公開日】2024-09-02

(54)【発明の名称】半導体装置および半導体装置の製造方法

(51)【国際特許分類】

   H01L 29/739 20060101AFI20240826BHJP

   H01L 29/78 20060101ALI20240826BHJP

   H01L 29/12 20060101ALI20240826BHJP

   H01L 29/06 20060101ALI20240826BHJP

【ＦＩ】

H01L29/78 655G

H01L29/78 652J

H01L29/78 655B

H01L29/78 653A

H01L29/78 657D

H01L29/78 652K

H01L29/78 652T

H01L29/78 652P

H01L29/06 301V

H01L29/06 301G

【審査請求】未請求

【請求項の数】17

【出願形態】ＯＬ

(21)【出願番号】P 2023025124

(22)【出願日】2023-02-21

(71)【出願人】

【識別番号】000005234

【氏名又は名称】富士電機株式会社

(74)【代理人】

【識別番号】110000877

【氏名又は名称】弁理士法人ＲＹＵＫＡ国際特許事務所

(72)【発明者】

【氏名】御田村 直樹

(57)【要約】      （修正有）

【課題】ラッチアップ耐量を確保しつつ、ターンオン損失を低減した半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１００は、半導体基板１０のおもて面に設けられ、ゲートトレンチ部４０を含む複数のトレンチ部と、半導体基板に設けられた第１導電型のドリフト領域１８と、ドリフト領域の上方に設けられた第２導電型のベース領域１４と、ベース領域の上方に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域１２と、ベース領域の上方に設けられ、ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域１５と、を備える。エミッタ領域は、ゲートトレンチ部の側壁と接して設けられ、トレンチ配列方向で、複数のトレンチ部のうちゲートトレンチ部と対向するダミートレンチ部３０まで延伸せずに終端し、コンタクト領域は、トレンチ配列方向で、エミッタ領域の端部からダミートレンチ部の側壁まで設けられる。
【選択図】図１Ａ

【特許請求の範囲】

【請求項1】

半導体基板のおもて面に設けられ、ゲートトレンチ部を含む複数のトレンチ部と、
前記半導体基板に設けられた第１導電型のドリフト領域と、
前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
前記ベース領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
前記ベース領域の上方に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、
を備え、
前記エミッタ領域は、前記ゲートトレンチ部の側壁と接して設けられ、トレンチ配列方向において、前記複数のトレンチ部のうち前記ゲートトレンチ部と対向する第１トレンチ部まで延伸せずに終端し、
前記コンタクト領域は、トレンチ配列方向において、前記エミッタ領域の端部から前記第１トレンチ部の側壁まで設けられている
半導体装置。

【請求項2】

前記半導体基板の上面視で、前記エミッタ領域は、トレンチ延伸方向において離散的に設けられている
請求項１に記載の半導体装置。

【請求項3】

前記ゲートトレンチ部の側壁において、前記エミッタ領域のトレンチ延伸方向における長さは、前記コンタクト領域のトレンチ延伸方向における長さよりも大きい
請求項１に記載の半導体装置。

【請求項4】

前記エミッタ領域のトレンチ配列方向における長さは、０．１μｍ以上、１．０μｍ以下である
請求項１に記載の半導体装置。

【請求項5】

前記エミッタ領域のトレンチ延伸方向における長さは、前記コンタクト領域のトレンチ延伸方向における長さの０．５倍以上、１０倍以下である
請求項１に記載の半導体装置。

【請求項6】

前記半導体基板のおもて面の上方に設けられた、コンタクトホールを有する層間絶縁膜を備え、
前記エミッタ領域のトレンチ配列方向における終端位置は、前記コンタクトホールの下方にある
請求項１に記載の半導体装置。

【請求項7】

前記エミッタ領域のドーピング濃度は、２Ｅ１９ｃｍ^－３以上、４Ｅ２０ｃｍ^－３以下である
請求項１に記載の半導体装置。

【請求項8】

前記半導体基板の深さ方向において、前記コンタクト領域の厚さは、エミッタ領域の厚さよりも小さい
請求項１に記載の半導体装置。

【請求項9】

前記コンタクト領域のドーピング濃度は、１Ｅ１９ｃｍ^－３以上、２Ｅ２０ｃｍ^－３以下である
請求項１に記載の半導体装置。

【請求項10】

前記エミッタ領域は、前記第１トレンチ部の側壁から離間して設けられている
請求項１に記載の半導体装置。

【請求項11】

前記複数のトレンチ部は、ダミートレンチ部を含み、
前記第１トレンチ部は、前記ダミートレンチ部である
請求項１０に記載の半導体装置。

【請求項12】

前記第１トレンチ部は、ゲートトレンチ部である
請求項１０に記載の半導体装置。

【請求項13】

前記エミッタ領域は、
前記ゲートトレンチ部の側壁と接して設けられ、トレンチ配列方向において、前記第１トレンチ部まで延伸せずに終端する第１エミッタ領域と、
前記第１トレンチ部の側壁と接して設けられ、トレンチ配列方向において、前記ゲートトレンチ部まで延伸せずに終端する第２エミッタ領域と、
を有し、
前記コンタクト領域は、トレンチ配列方向において、前記第１エミッタ領域の端部から前記第１トレンチ部の側壁まで設けられ、且つ、前記第２エミッタ領域の端部から前記ゲートトレンチ部の側壁まで設けられ、
前記第１エミッタ領域および前記第２エミッタ領域は、トレンチ延伸方向において、互い違いに設けられている
請求項１に記載の半導体装置。

【請求項14】

前記第１トレンチ部は、ゲートトレンチ部である
請求項１３に記載の半導体装置。

【請求項15】

半導体基板のおもて面に、ゲートトレンチ部を含む複数のトレンチ部を形成する段階と、
前記半導体基板に、第１導電型のドリフト領域を形成する段階と、
前記ドリフト領域の上方に、第２導電型のベース領域を形成する段階と、
前記ベース領域の上方に、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を形成する段階と、
前記ベース領域の上方に、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域を形成する段階と、
を備え、
前記エミッタ領域は、前記ゲートトレンチ部の側壁と接して形成され、トレンチ配列方向において、前記ゲートトレンチ部と対向する第１トレンチ部まで延伸せずに終端し、
前記コンタクト領域は、トレンチ配列方向において、前記エミッタ領域の端部から前記第１トレンチ部の側壁まで形成される
半導体装置の製造方法。

【請求項16】

前記コンタクト領域は、前記ベース領域と同じマスクでイオン注入することにより形成される
請求項１５に記載の半導体装置の製造方法。

【請求項17】

前記エミッタ領域は、前記コンタクト領域を形成した後に、第２導電型の領域を第１導電型の領域に打ち返すことで形成される
請求項１５に記載の半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置および半導体装置の製造方法に関する。

【背景技術】

【0002】

特許文献１には、半導体基板のおもて面にＮ＋型エミッタ層およびＰ＋型コンタクト層が交互に設けられたトランジスタ部を有する半導体装置が記載されている。
［先行技術文献］
［特許文献］
［特許文献１］ 特開平１１－３４５９６９号公報

【発明の概要】

【発明が解決しようとする課題】

【0003】

ラッチアップ耐量を確保しつつ、ターンオン損失を低減した半導体装置および半導体基板の製造方法が望まれている。

【課題を解決するための手段】

【0004】

本発明の第１の態様においては、半導体基板のおもて面に設けられ、ゲートトレンチ部を含む複数のトレンチ部と、前記半導体基板に設けられた第１導電型のドリフト領域と、前記ドリフト領域の上方に設けられた第２導電型のベース領域と、前記ベース領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、前記ベース領域の上方に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域と、を備え、前記エミッタ領域は、前記ゲートトレンチ部の側壁と接して設けられ、トレンチ配列方向において、前記複数のトレンチ部のうち前記ゲートトレンチ部と対向する第１トレンチ部まで延伸せずに終端し、前記コンタクト領域は、トレンチ配列方向において、前記エミッタ領域の端部から前記第１トレンチ部の側壁まで設けられている、半導体装置が提供される。

【0005】

前記半導体基板の上面視で、前記エミッタ領域は、トレンチ延伸方向において離散的に設けられてよい。

【0006】

前記ゲートトレンチ部の側壁において、前記エミッタ領域のトレンチ延伸方向における長さは、前記コンタクト領域のトレンチ延伸方向における長さよりも大きくてよい。

【0007】

前記エミッタ領域のトレンチ配列方向における長さは、０．１μｍ以上、１．０μｍ以下であってよい。

【0008】

前記エミッタ領域のトレンチ延伸方向における長さは、前記コンタクト領域のトレンチ延伸方向における長さの０．５倍以上、１０倍以下であってよい。

【0009】

半導体装置は、前記半導体基板のおもて面の上方に設けられた、コンタクトホールを有する層間絶縁膜を備え、前記エミッタ領域のトレンチ配列方向における終端位置は、前記コンタクトホールの下方にあってよい。

【0010】

前記エミッタ領域のドーピング濃度は、２Ｅ１９ｃｍ^－３以上、４Ｅ２０ｃｍ^－３以下であってよい。

【0011】

前記半導体基板の深さ方向において、前記コンタクト領域の厚さは、エミッタ領域の厚さよりも小さくてよい。

【0012】

前記コンタクト領域のドーピング濃度は、１Ｅ１９ｃｍ^－３以上、２Ｅ２０ｃｍ^－３以下であってよい。

【0013】

前記エミッタ領域は、前記第１トレンチ部の側壁から離間して設けられてよい。

【0014】

前記複数のトレンチ部は、ダミートレンチ部を含み、前記第１トレンチ部は、前記ダミートレンチ部であってよい。

【0015】

前記第１トレンチ部は、ゲートトレンチ部であってよい。

【0016】

前記エミッタ領域は、前記ゲートトレンチ部の側壁と接して設けられ、トレンチ配列方向において、前記第１トレンチ部まで延伸せずに終端する第１エミッタ領域と、前記第１トレンチ部の側壁と接して設けられ、トレンチ配列方向において、前記ゲートトレンチ部まで延伸せずに終端する第２エミッタ領域と、を有し、前記コンタクト領域は、トレンチ配列方向において、前記第１エミッタ領域の端部から前記第１トレンチ部の側壁まで設けられ、且つ、前記第２エミッタ領域の端部から前記ゲートトレンチ部の側壁まで設けられ、前記第１エミッタ領域および前記第２エミッタ領域は、トレンチ延伸方向において、互い違いに設けられてよい。

【0017】

前記第１トレンチ部は、ゲートトレンチ部であってよい。

【0018】

本発明の第２の態様においては、半導体基板のおもて面に、ゲートトレンチ部を含む複数のトレンチ部を形成する段階と、前記半導体基板に、第１導電型のドリフト領域を形成する段階と、前記ドリフト領域の上方に、第２導電型のベース領域を形成する段階と、前記ベース領域の上方に、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を形成する段階と、前記ベース領域の上方に、前記ベース領域よりもドーピング濃度の高い第２導電型のコンタクト領域を形成する段階と、を備え、前記エミッタ領域は、前記ゲートトレンチ部の側壁と接して形成され、トレンチ配列方向において、前記ゲートトレンチ部と対向する第１トレンチ部まで延伸せずに終端し、前記コンタクト領域は、トレンチ配列方向において、前記エミッタ領域の端部から前記第１トレンチ部の側壁まで形成される、半導体装置の製造方法が提供される。

【0019】

前記コンタクト領域は、前記ベース領域と同じマスクでイオン注入することにより形成されてよい。

【0020】

前記エミッタ領域は、前記コンタクト領域を形成した後に、第２導電型の領域を第１導電型の領域に打ち返すことで形成されてよい。

【0021】

なお、上記の発明の概要は、本発明の特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

【図面の簡単な説明】

【0022】

【図1A】実施例に係る半導体装置１００の一例を示す上面図である。

【図1B】図１Ａにおけるａ－ａ断面の一例を示す図である。

【図1C】図１Ａにおけるｂ－ｂ断面の一例を示す図である。

【図2A】エミッタ領域１２の延伸方向長さとｄＩ／ｄｔとの相関の一例を示す図である。

【図2B】ｄＩ／ｄｔとターンオン損失Ｅｏｎとの相関の一例を示す図である。

【図3A】比較例に係る半導体装置１１００の一例を示す上面図である。

【図3B】図３Ａにおけるａ'－ａ'断面の一例を示す図である。

【図4】半導体装置１００の変形例を示す上面図である。

【図5】半導体装置１００の変形例を示す上面図である。

【図6】半導体装置１００の製造方法の一例を示す図である。

【発明を実施するための形態】

【0023】

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

【0024】

本明細書においては半導体基板の深さ方向と平行な方向における一方の側を「上」または「おもて」、他方の側を「下」または「裏」と称する。基板、層またはその他の部材の２つの主面のうち、一方の面をおもて面、他方の面を裏面と称する。「上」、「下」の方向は、重力方向または半導体装置の実装時における方向に限定されない。

【0025】

本明細書では、Ｘ軸、Ｙ軸およびＺ軸の直交座標軸を用いて技術的事項を説明する場合がある。直交座標軸は、構成要素の相対位置を特定するに過ぎず、特定の方向を限定するものではない。例えば、Ｚ軸は地面に対する高さ方向を限定して示すものではない。なお、＋Ｚ軸方向と－Ｚ軸方向とは互いに逆向きの方向である。正負を記載せず、Ｚ軸方向と記載した場合、＋Ｚ軸および－Ｚ軸に平行な方向を意味する。

【0026】

本明細書では、半導体基板のおもて面および裏面に平行な直交軸をＸ軸およびＹ軸とする。また、半導体基板のおもて面および裏面と垂直な軸をＺ軸とする。本明細書では、Ｚ軸の方向を深さ方向と称する場合がある。また、本明細書では、Ｘ軸およびＹ軸を含めて、半導体基板のおもて面および裏面に平行な方向を、水平方向と称する場合がある。

【0027】

本明細書において「同一」または「等しい」のように称した場合、製造ばらつき等に起因する誤差を有する場合も含んでよい。当該誤差は、例えば１０％以内である。

【0028】

本明細書においては、不純物がドーピングされたドーピング領域の導電型をＰ型またはＮ型として説明している。本明細書においては、不純物とは、特にＮ型のドナーまたはＰ型のアクセプタの何れかを意味する場合があり、ドーパントと記載する場合がある。本明細書においては、ドーピングとは、半導体基板にドナーまたはアクセプタを導入し、Ｎ型の導電型を示す半導体またはＰ型の導電型を示す半導体とすることを意味する。

【0029】

本明細書においては、ドーピング濃度とは、熱平衡状態におけるドナーの濃度またはアクセプタの濃度を意味する。本明細書においては、ネット・ドーピング濃度とは、ドナー濃度を正イオンの濃度とし、アクセプタ濃度を負イオンの濃度として、電荷の極性を含めて足し合わせた正味の濃度を意味する。一例として、ドナー濃度をＮ_Ｄ、アクセプタ濃度をＮ_Ａとすると、任意の位置における正味のネット・ドーピング濃度はＮ_Ｄ－Ｎ_Ａとなる。

【0030】

ドナーは、半導体に電子を供給する機能を有している。アクセプタは、半導体から電子を受け取る機能を有している。ドナーおよびアクセプタは、不純物自体には限定されない。例えば、半導体中に存在する空孔（Ｖ）、酸素（Ｏ）および水素（Ｈ）が結合したＶＯＨ欠陥は、電子を供給するドナーとして機能する。

【0031】

本明細書においてＰ＋型またはＮ＋型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が高いことを意味し、Ｐ－型またはＮ－型と記載した場合、Ｐ型またはＮ型よりもドーピング濃度が低いことを意味する。また、本明細書においてＰ＋＋型またはＮ＋＋型と記載した場合には、Ｐ＋型またはＮ＋型よりもドーピング濃度が高いことを意味する。

【0032】

本明細書において化学濃度とは、電気的な活性化の状態によらずに測定される不純物の濃度を指す。化学濃度は、例えば二次イオン質量分析法（ＳＩＭＳ）により計測できる。上述したネット・ドーピング濃度は、電圧－容量測定法（ＣＶ法）により測定できる。また、拡がり抵抗測定法（ＳＲ法）により計測されるキャリア濃度を、ネット・ドーピング濃度としてよい。ＣＶ法またはＳＲ法により計測されるキャリア濃度は、熱平衡状態における値としてよい。また、Ｎ型の領域においては、ドナー濃度がアクセプタ濃度よりも十分大きいので、当該領域におけるキャリア濃度を、ドナー濃度としてもよい。同様に、Ｐ型の領域においては、当該領域におけるキャリア濃度を、アクセプタ濃度としてもよい。

【0033】

また、ドナー、アクセプタまたはネット・ドーピングの濃度分布がピークを有する場合、当該ピーク値を当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度としてよい。ドナー、アクセプタまたはネット・ドーピングの濃度がほぼ均一な場合等においては、当該領域におけるドナー、アクセプタまたはネット・ドーピングの濃度の平均値をドナー、アクセプタまたはネット・ドーピングの濃度としてよい。

【0034】

ＳＲ法により計測されるキャリア濃度が、ドナーまたはアクセプタの濃度より低くてもよい。拡がり抵抗を測定する際に電流が流れる範囲において、半導体基板のキャリア移動度が結晶状態の値よりも低い場合がある。キャリア移動度の低下は、格子欠陥等による結晶構造の乱れ（ディスオーダー）により、キャリアが散乱されることで生じる。

【0035】

ＣＶ法またはＳＲ法により計測されるキャリア濃度から算出したドナーまたはアクセプタの濃度は、ドナーまたはアクセプタを示す元素の化学濃度よりも低くてよい。一例として、シリコンの半導体においてドナーとなるリンまたはヒ素のドナー濃度、あるいはアクセプタとなるボロン（ホウ素）のアクセプタ濃度は、これらの化学濃度の９９％程度である。一方、シリコンの半導体においてドナーとなる水素のドナー濃度は、水素の化学濃度の０．１％から１０％程度である。

【0036】

図１Ａは、実施例に係る半導体装置１００の一例を示す上面図である。図１Ａにおいては、各部材を半導体基板のおもて面に投影した位置を示している。図１Ａにおいては、半導体装置１００の一部の部材だけを示しており、一部の部材は省略している。

【0037】

半導体装置１００は、半導体基板を備えている。本明細書で単に上面視と称した場合、半導体基板のおもて面側から見ることを意味している。本例の半導体基板は、上面視において互いに向かい合う２組の端辺を有する。図１Ａにおいては、Ｘ軸およびＹ軸は、何れかの端辺と平行である。またＺ軸は、半導体基板のおもて面と垂直である。

【0038】

半導体基板には活性部１２０が設けられている。活性部１２０は、半導体装置１００が動作した場合に半導体基板のおもて面と裏面との間で、深さ方向（Ｚ軸方向）に主電流が流れる領域である。本例では、後述するエミッタ電極５２に対応する領域を活性部１２０とする。

【0039】

活性部１２０には、ＩＧＢＴ等のトランジスタ素子を含むトランジスタ部７０が設けられている。活性部１２０には、還流ダイオード（ＦＷＤ）等のダイオード素子を含むダイオード部がさらに設けられていてもよい。トランジスタ部７０は、半導体基板のおもて面側に、Ｎ型のエミッタ領域、Ｐ型のベース領域、ゲート導電部およびゲート絶縁膜を有するゲート構造が周期的に配置されている。

【0040】

半導体装置１００は、半導体基板の上方に１つ以上のパッドを有してよい。半導体装置１００は、ゲートパッド、アノードパッド、カソードパッドおよび電流検出パッド等のパッドを有してもよい。各パッドは、端辺の近傍に配置されている。端辺の近傍とは、上面視における端辺と、エミッタ電極５２との間の領域を指す。半導体装置１００の実装時において、各パッドは、ワイヤ等の配線を介して外部の回路に接続されてよい。

【0041】

ゲートパッドには、ゲート電位が印加される。ゲートパッドは、活性部１２０のゲートトレンチ部の導電部と電気的に接続されている。半導体装置１００は、ゲートパッドとゲートトレンチ部とを電気的に接続するゲートランナー４８を備える。

【0042】

ゲートランナー４８は、上面視において活性部１２０と半導体基板の端辺との間に配置されている。本例のゲートランナー４８は、上面視において活性部１２０を囲んでいる。上面視においてゲートランナー４８に囲まれた領域を活性部１２０としてもよい。

【0043】

ゲートランナー４８は、半導体基板の上方に配置されている。本例のゲートランナー４８は、不純物がドープされたポリシリコン等で形成されてよい。ゲートランナー４８は、ゲートトレンチ部の内部にゲート絶縁膜を介して設けられたゲート導電部と電気的に接続する。ゲートランナー４８は、ゲートパッドに印加されたゲート電圧を、トランジスタ部７０に供給する。

【0044】

本例の半導体装置１００は、活性部１２０の外周に設けられた耐圧構造部を備える。本例の耐圧構造部は、ゲートランナー４８と端辺との間に配置されている。耐圧構造部は、半導体基板のおもて面側の電界集中を緩和する。

【0045】

耐圧構造部は、活性部１２０を囲んで環状に設けられたフィールドプレートおよびリサーフのうちの少なくとも一つを更に備えていてもよい。フィールドプレートは、エミッタ電極５２と同じ材料であってよい。

【0046】

また、半導体装置１００は、ポリシリコン等で形成されたＰＮ接合ダイオードである不図示の温度センス部や、活性部１２０に設けられたトランジスタ部と同様な動作をする不図示の電流検出部を備えてもよい。

【0047】

半導体装置１００は、半導体基板のおもて面側に設けられたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。ゲートトレンチ部４０およびダミートレンチ部３０は、それぞれがトレンチ部の一例である。

【0048】

また、本例の半導体装置１００は、半導体基板のおもて面の上方に設けられたエミッタ電極５２を備える。エミッタ電極５２およびゲートランナー４８と、半導体基板のおもて面との間には層間絶縁膜が設けられているが、図１Ａでは省略している。本例の層間絶縁膜には、コンタクトホール５４、５５および５６が、当該層間絶縁膜を貫通して設けられている。図１Ａにおいては、それぞれのコンタクトホールに斜線のハッチングを付している。

【0049】

エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に設けられている。エミッタ電極５２は、コンタクトホール５４によって、半導体基板のおもて面におけるエミッタ領域１２、ベース領域１４およびコンタクト領域１５と電気的に接続する。

【0050】

また、エミッタ電極５２は、コンタクトホール５６によってダミートレンチ部３０内のダミー導電部と接続されている。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２５が設けられてよい。接続部２５は、層間絶縁膜およびダミートレンチ部３０のダミー絶縁膜等の絶縁膜を介して半導体基板のおもて面に設けられている。

【0051】

ゲートランナー４８とエミッタ電極５２とは層間絶縁膜および酸化膜などの絶縁物により電気的に分離されている。本例のゲートランナー４８は、コンタクトホール５５の下方から、ゲートトレンチ部４０の先端部４１まで設けられている。ゲートトレンチ部４０の先端部４１においてゲート導電部は半導体基板のおもて面に露出しており、ゲートランナー４８と接続する。ゲートランナー４８は、半導体基板のおもて面において、ゲートトレンチ部４０内のゲート導電部に接続する。ゲートランナー４８は、ダミートレンチ部３０内のダミー導電部およびエミッタ電極５２には電気的に接続しない。

【0052】

エミッタ電極５２は、金属を含む導電性材料で形成される。例えば、アルミニウムまたはアルミニウムを主成分とした合金（例えば、アルミニウム－シリコン合金等）で形成される。各電極は、アルミニウム等で形成された領域の下層にチタンやチタン化合物等で形成されたバリアメタルを有してよい。

【0053】

エミッタ電極５２は、コンタクトホール内に設けられたプラグと接続されてよい。プラグは、コンタクトホールの側壁に設けられたバリアメタルと、バリアメタルに接するようにコンタクトホール内に埋め込まれたタングステンとを有してよい。

【0054】

プラグは、コンタクト領域１５またはベース領域１４に接するコンタクトホールに設けられている。プラグが設けられたコンタクトホールの下方には、コンタクト領域１５よりもドーピング濃度が高いＰ＋＋型のプラグ領域が設けられてもよい。プラグ領域は、バリアメタルとコンタクト領域１５との接触抵抗を改善することによりラッチアップ耐量を向上させる。

【0055】

ウェル領域１１は、ゲートランナー４８と重なって、活性部１２０の外周を延伸し、上面視で環状に設けられている。ウェル領域１１は、ゲートランナー４８と重ならない範囲にも、所定の幅で延伸し、上面視で環状に設けられている。本例のウェル領域１１は、コンタクトホール５４の延伸方向（Ｙ軸方向）の端から、ゲートランナー４８側に離れて設けられている。ウェル領域１１は、ベース領域１４よりもドーピング濃度の高い第２導電型の領域である。ゲートランナー４８は、ウェル領域１１と電気的に絶縁されている。

【0056】

本例のベース領域１４はＰ型であり、ウェル領域１１はＰ＋型である。また、ウェル領域１１は、半導体基板のおもて面から、ベース領域１４の下端よりも深い位置まで形成されている。ベース領域１４は、ウェル領域１１に接して設けられている。よって、ウェル領域１１はエミッタ電極５２と電気的に接続されている。

【0057】

トランジスタ部７０は、配列方向（Ｘ軸方向）に複数配列されたトレンチ部を有する。本例のトランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０が設けられている。

【0058】

本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向（Ｙ軸方向）に沿って延伸する２つの延伸部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの延伸部分３９を接続する先端部４１とを有する。

【0059】

先端部４１の少なくとも一部は、上面視において曲線状に設けられてよい。２つの延伸部分３９のＹ軸方向における端部同士を先端部４１がゲートランナー４８と接続することで、ゲートトレンチ部４０へのゲート電極として機能する。一方、先端部４１を曲線状にすることにより延伸部分３９で完結するよりも、端部における電界集中を緩和できる。

【0060】

トランジスタ部７０には、配列方向に沿って１以上のゲートトレンチ部４０と１以上のダミートレンチ部３０とが交互に設けられてよい。トランジスタ部７０において、ダミートレンチ部３０はゲートトレンチ部４０のそれぞれの延伸部分３９の間に設けられている。それぞれの延伸部分３９の間には、１本のダミートレンチ部３０が設けられてよく、複数本のダミートレンチ部３０が設けられていてもよい。

【0061】

あるいは、それぞれの延伸部分３９の間には、ダミートレンチ部３０が設けられなくてもよく、ゲートトレンチ部４０が設けられてもよい。このような構造により、エミッタ領域１２からの電子電流を増大することができるため、オン電圧が低減する。

【0062】

ダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよく、ゲートトレンチ部４０と同様に、延伸部分と先端部とを有していてもよい。図１Ａに示した半導体装置１００は、先端部を有さない直線形状のダミートレンチ部３０のみが配列されているが、他の例においては、半導体装置１００は、上面視において曲線状の先端部を有するダミートレンチ部３０を含んでもよい。

【0063】

ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０のＹ軸方向の端部は、上面視においてウェル領域１１に設けられている。つまり、各トレンチ部のＹ軸方向の端部において、各トレンチ部の深さ方向の底部は、ウェル領域１１に覆われている。また、Ｘ軸方向の端部に設けられるトレンチ部は、ウェル領域１１に覆われていてもよい。これにより、各トレンチ部の当該底部における電界集中を緩和できる。

【0064】

配列方向において各トレンチ部の間には、メサ部６０が設けられている。メサ部６０は、半導体基板の内部において、トレンチ部に挟まれた領域を指す。一例として、メサ部６０の深さ位置は、半導体基板のおもて面からトレンチ部の底部までである。本例のメサ部６０は、Ｘ軸方向において隣接するトレンチ部に挟まれ、半導体基板のおもて面において、トレンチ部に沿って延伸方向（Ｙ軸方向）に延伸して設けられている。

【0065】

それぞれのメサ部６０には、ベース領域１４が設けられている。それぞれのメサ部６０には、上面視においてベース領域１４に挟まれた領域に、第１導電型のエミッタ領域１２および第２導電型のコンタクト領域１５が設けられている。本例のエミッタ領域１２はＮ＋型であり、コンタクト領域１５はＰ＋型である。エミッタ領域１２およびコンタクト領域１５は、半導体基板の深さ方向において、ベース領域１４と半導体基板のおもて面との間に設けられてよい。本例のベース領域１４のドーピング濃度は、１Ｅ１７ｃｍ^－３以上、１Ｅ１８ｃｍ^－３以下であり、エミッタ領域のドーピング濃度は、２Ｅ１９ｃｍ^－３以上、４Ｅ２０ｃｍ^－３以下であり、コンタクト領域のドーピング濃度は、１Ｅ１９ｃｍ^－３以上、２Ｅ２０ｃｍ^－３以下である。

【0066】

メサ部６０は、半導体基板のおもて面に露出したエミッタ領域１２を有する。本例のエミッタ領域１２は、ゲートトレンチ部４０の側壁と接して設けられている。本例のエミッタ領域１２は、配列方向において、ゲートトレンチ部４０から、隣接するダミートレンチ部３０まで延伸せずに終端する。本例のコンタクト領域１５は、配列方向において、エミッタ領域１２の端部からダミートレンチ部３０の側壁まで設けられている。

【0067】

本例において、エミッタ領域１２の延伸方向における長さはＤｎ、コンタクト領域１５の延伸方向における長さはＤｐである。エミッタ領域１２の延伸方向における長さＤｎおよびコンタクト領域１５の延伸方向における長さＤｐはいずれも、メサ部６０の幅Ｗｍよりも大きい。ここで、メサ部６０の幅Ｗｍは、配列方向において、トレンチ部の側壁から対向するトレンチ部の側壁までの距離である。

【0068】

ゲートトレンチ部４０の側壁において、エミッタ領域１２の延伸方向における長さＤｎは、コンタクト領域１５の延伸方向における長さＤｐよりも大きい。エミッタ領域１２の延伸方向における長さＤｎは、コンタクト領域１５の延伸方向における長さＤｐの０．５倍以上、１０倍以下である。

【0069】

なお、ダミートレンチ部３０は、複数のトレンチ部のうち、エミッタ領域１２が接するゲートトレンチ部４０と対向する第１トレンチ部の一例である。本例のエミッタ領域１２は、ダミートレンチ部３０の側壁から離間して設けられている。

【0070】

また、本例のエミッタ領域１２は、半導体基板の上面視で、延伸方向において離散的に設けられている。ゲートトレンチ部４０の側壁にエミッタ領域１２が設けられていない領域では、コンタクト領域１５は、配列方向において、ゲートトレンチ部４０から隣接するダミートレンチ部３０まで、メサ部６０にわたって延伸して設けられている。つまり、エミッタ領域１２は、半導体基板の上面視で、コンタクト領域１５に囲まれてドット状に設けられている。

【0071】

それぞれのメサ部６０の上方には、コンタクトホール５４が設けられている。コンタクトホール５４は、延伸方向においてベース領域１４に挟まれた領域に配置されている。コンタクトホール５４は、メサ部６０の配列方向における中央に配置されてよい。

【0072】

図１Ｂは、図１Ａにおけるａ－ａ断面の一例を示す図である。ａ－ａ断面は、エミッタ領域１２およびコンタクト領域１５を通過するＸＺ面である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上面に設けられている。

【0073】

コレクタ電極２４は、半導体基板１０の裏面２３に設けられている。コレクタ電極２４は、金属等の導電材料で形成されている。本明細書における深さ方向は、エミッタ電極５２とコレクタ電極２４とを結ぶ方向である。本例における深さ方向はＺ軸方向である。

【0074】

半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。当該断面の半導体基板１０のおもて面２１側には、Ｐ型のベース領域１４が設けられている。

【0075】

当該断面において、トランジスタ部７０における半導体基板１０のおもて面２１側には、Ｎ＋型のエミッタ領域１２およびＰ＋型のコンタクト領域１５、Ｐ型のベース領域１４およびＮ＋型の蓄積領域１６が、半導体基板１０のおもて面２１側から順番に設けられている。

【0076】

本例のエミッタ領域１２の厚さは、０．０５μｍ以上、１．０μｍ以下であり、コンタクト領域１５の厚さは、０．０５μｍ以上、２．０μｍ以下である。ここで、厚さとは、半導体基板１０の深さ方向において、半導体基板１０のおもて面２１から、当該領域の下端までの距離をいう。図１Ｂでは、コンタクト領域１５およびエミッタ領域１２は同じ厚さで示されているが、コンタクト領域１５の厚さは、エミッタ領域１２の厚さよりも小さくてよい。

【0077】

本例において、エミッタ領域１２の配列方向における長さはＷｎ、コンタクト領域１５の配列方向における長さはＷｐである。エミッタ領域１２の配列方向における長さＷｎは、ゲートトレンチ部４０の側壁から終端位置、すなわちコンタクト領域１５との境界までの距離である。図１Ｂにおいて、コンタクト領域１５の配列方向における長さＷｐは、ダミートレンチ部３０の側壁から、エミッタ領域１２との境界までの距離である。図１Ｂにおいて、エミッタ領域１２の長さＷｎおよびコンタクト領域１５の長さＷｐの和は、メサ部６０の幅Ｗｍに等しい。

【0078】

エミッタ領域１２の配列方向における長さＷｎは、０．１μｍ以上、３．０μｍ以下である。本例のエミッタ領域１２の配列方向における長さＷｎは、０．１μｍ以上、１．０μｍ以下である。エミッタ領域１２の配列方向における終端位置は、コンタクトホール５４の下方にある。つまり、本例のコンタクトホール５４は、エミッタ領域１２およびコンタクト領域１５の境界の上方に設けられている。

【0079】

トランジスタ部７０の動作時に、コレクタ領域２２からの正孔電流は、ゲートトレンチ部４０の側壁に沿って上昇し、次に、エミッタ領域１２の下端に沿ってコンタクト領域１５へと流れ込む。従って、正孔電流の経路において、エミッタ領域１２の下端に沿って移動する距離が短いほど、正孔の引き抜きが促進され、ラッチアップ耐量が向上する。

【0080】

本例のエミッタ領域１２は、配列方向において、ゲートトレンチ部４０からダミートレンチ部３０まで延伸せずに終端し、コンタクト領域１５と接するので、メサ部６０にわたって延伸する場合よりもトランジスタ部７０の動作時における正孔電流の経路が短くなる。従って、エミッタ領域１２の延伸方向における長さＤｎを大きくしても、ラッチアップ耐量を確保することができる。

【0081】

トランジスタ部７０において、蓄積領域１６の下方にはＮ－型のドリフト領域１８が設けられている。ドリフト領域１８とベース領域１４との間に、ドリフト領域１８よりも高濃度の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。

【0082】

本例の蓄積領域１６は、トランジスタ部７０の各メサ部６０に設けられている。蓄積領域１６は、各メサ部６０におけるベース領域１４の下面全体を覆うように設けられてよい。ドリフト領域１８の下方にはＮ＋型のバッファ領域２０が設けられている。蓄積領域１６は、深さ方向に複数設けられてよい。

【0083】

バッファ領域２０は、ドリフト領域１８の下方に設けられている。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面から広がる空乏層が、Ｐ＋型のコレクタ領域２２に到達することを防ぐフィールドストップ層として機能してよい。バッファ領域２０の下方には、Ｐ＋型のコレクタ領域２２が設けられている。

【0084】

半導体基板１０のおもて面２１側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が設けられている。各トレンチ部は、半導体基板１０のおもて面２１から、ベース領域１４を貫通して、ドリフト領域１８に到達するように設けられている。エミッタ領域１２、コンタクト領域１５および蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達している。

【0085】

トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。

【0086】

ゲートトレンチ部４０は、半導体基板１０のおもて面２１側に設けられたゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチ部４０の内壁を覆って設けられている。ゲート絶縁膜４２は、ゲートトレンチ部４０の内壁の半導体を酸化または窒化して形成されてよい。ゲート導電部４４は、ゲートトレンチ部４０の内部においてゲート絶縁膜４２よりも内側に設けられている。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁している。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。

【0087】

ゲート導電部４４は、ゲート絶縁膜４２を挟んでベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０のおもて面２１において層間絶縁膜３８により覆われている。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。

【0088】

ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０のおもて面２１側に設けられたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って設けられている。ダミー導電部３４は、ダミートレンチの内部に設けられ、且つ、ダミー絶縁膜３２よりも内側に設けられている。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。

【0089】

図１Ｃは、図１Ａにおけるｂ－ｂ断面の一例を示す図である。ｂ－ｂ断面は、コンタクト領域１５を通過するＸＺ面である。ｂ－ｂ断面は、半導体基板１０のおもて面２１にエミッタ領域１２が設けられていない点を除き、図１Ｂのａ－ａ断面と共通する。

【0090】

図１Ｃに示すように、ゲートトレンチ部４０の側壁にエミッタ領域１２が設けられていない領域では、コンタクト領域１５は、配列方向において、ゲートトレンチ部４０から隣接するダミートレンチ部３０まで、メサ部６０にわたって延伸して設けられている。図１Ｃにおいて、コンタクト領域１５の配列方向における長さＷｐは、メサ部６０の幅Ｗｍに等しい。コレクタ領域２２からの正孔電流は、ゲートトレンチ部４０の側壁に沿って上昇し、正孔がコンタクト領域１５で引き抜かれることにより、ラッチアップが抑制される。

【0091】

図２Ａは、エミッタ領域１２の延伸方向長さとｄＩ／ｄｔとの相関の一例を示す図である。横軸は、エミッタ領域１２の拡散前の延伸方向長さ［μｍ］、縦軸は、ターンオン時のｄＩ／ｄｔ［ｋＶ／μｓ］を示す。図２Ａからわかるように、ターンオン時のｄＩ／ｄｔは、エミッタ領域１２の延伸方向長さに比例する。

【0092】

図２Ｂは、ｄＩ／ｄｔとターンオン損失Ｅｏｎとの相関の一例を示す図である。横軸は、ターンオン時のｄＩ／ｄｔ［ｋＶ／μｓ］を示し、縦軸は、ターンオン損失Ｅｏｎを示す。図２Ｂからわかるように、ターンオン損失Ｅｏｎはターンオン時のｄＩ／ｄｔに反比例する。よって、図２Ａおよび図２Ｂから、エミッタ領域１２の延伸方向長さが大きいほど、ターンオン損失Ｅｏｎを低減できることがわかる。

【0093】

但し、エミッタ領域１２の延伸方向長さが大きくなると、トランジスタ部７０の動作時の正孔電流の経路が長くなり、ラッチアップ耐量が低下する。そこで、ラッチアップ耐量を確保しつつ、ターンオン損失Ｅｏｎを低減することが望ましい。

【0094】

また、例えば、車載用の製品では、ターンオン時のｄＩ／ｄｔの上限値が定められている場合があり、ｄＩ／ｄｔのばらつきが大きいと、標準条件のｄＩ／ｄｔを低く設定しなければならない場合がある。そこで、ｄＩ／ｄｔのばらつきを低減するために、エミッタ領域１２およびコンタクト領域１５の延伸方向長さのばらつきを低減することが望ましい。

【0095】

図３Ａは、比較例に係る半導体装置１１００の一例を示す上面図である。ここでは、実施例に係る半導体装置１００との共通の要素には同じ符号を付し、説明を省略する。図３Ｂは、図３Ａにおけるａ'－ａ'断面の一例を示す図である。ａ'－ａ'断面は、エミッタ領域１１２を通過するＸＺ面である。なお、図３Ａにおけるｂ'－ｂ'断面は、図１Ｃに示すコンタクト領域１５を通過するＸＺ面と同一なので、図示を省略する。

【0096】

半導体装置１１００のメサ部６０において、コンタクト領域１５およびエミッタ領域１１２のそれぞれは、配列方向における一方のトレンチ部から、他方のトレンチ部まで設けられている。半導体装置１１００のメサ部６０において、コンタクト領域１５およびエミッタ領域１１２は、延伸方向に沿って交互に配置されている。つまり、エミッタ領域１１２の配列方向における端部はコンタクト領域１５と接しておらず、延伸方向における端部のみがコンタクト領域１５と接している。

【0097】

エミッタ領域１１２の延伸方向における長さはＤｎ'、配列方向における長さはＷｎ'である。コンタクト領域１５の延伸方向における長さはＤｐ'である。エミッタ領域１１２の配列方向における長さＷｎ'は、メサ部６０の幅Ｗｍに等しい。エミッタ領域１１２の延伸方向における長さＤｎ'およびコンタクト領域１５の延伸方向における長さＤｐ'はいずれも、メサ部６０の幅Ｗｍよりも大きい。エミッタ領域１１２の延伸方向における長さＤｎ'のコンタクト領域１５の延伸方向における長さＤｐ'に対する比率は、エミッタ領域１２の延伸方向における長さＤｎのコンタクト領域１５の延伸方向における長さＤｐに対する比率と同じであってよい。

【0098】

上述したように、トランジスタ部７０の動作時に、コレクタ領域２２からの正孔電流は、ゲートトレンチ部４０の側壁に沿って上昇し、次に、エミッタ領域１１２の下端に沿ってコンタクト領域１５へと流れ込む。従って、正孔電流の経路において、エミッタ領域１１２の下端に沿って移動する距離が短いほど、正孔の引き抜きが促進され、ラッチアップ耐量が向上する。

【0099】

半導体装置１１００のエミッタ領域１１２は、配列方向において、ゲートトレンチ部４０からダミートレンチ部３０まで延伸している。エミッタ領域１１２の配列方向における長さＷｎ'は、メサ部６０の幅Ｗｍに等しい。つまり、ゲートトレンチ部４０の側壁に沿ってエミッタ領域１１２の下端に到達した正孔電流は、配列方向に移動してもコンタクト領域１５に到達できないため、延伸方向に移動してコンタクト領域１５へと流れ込む。

【0100】

エミッタ領域１１２の延伸方向における長さＤｎ'は、メサ部６０の幅Ｗｍよりも大きい。従って、半導体装置１１００では、トランジスタ部７０の動作時における正孔電流の経路が、半導体装置１００よりも長くなる。そこで、半導体装置１１００では、エミッタ領域１１２の延伸方向における長さＤｎ'を、半導体装置１００のエミッタ領域１２の延伸方向における長さＤｎよりも小さくし、ラッチアップ耐量の低下を抑制する必要がある。

【0101】

これに対し、半導体装置１００のエミッタ領域１２は、配列方向において、ゲートトレンチ部４０から、隣接するダミートレンチ部３０まで延伸せずに終端するので、エミッタ領域１２の延伸方向における長さＤｎを大きくしても、トランジスタ部７０の動作時における正孔電流の経路が長くならず、ラッチアップ耐量を確保することができる。このように、半導体装置１００では、エミッタ領域１２の延伸方向における長さＤｎを大きくすることにより、ラッチアップ耐量を確保しつつ、ターンオン損失Ｅｏｎを低減することができる。

【0102】

図４は、半導体装置１００の変形例を示す上面図である。本例のトランジスタ部７０には、複数のゲートトレンチ部４０が設けられ、ダミートレンチ部３０が設けられていない点で、図１Ａに示す半導体装置１００と異なる。ここでは、図１Ａに示す半導体装置１００と共通の要素には同じ符号を付し、説明を省略する。

【0103】

本例のエミッタ領域１２は、配列方向において、ゲートトレンチ部４０から、隣接するゲートトレンチ部４０まで延伸せずに終端する。本例のコンタクト領域１５は、配列方向において、エミッタ領域１２の端部からゲートトレンチ部４０の側壁まで設けられている。

【0104】

本例において、エミッタ領域１２が接していないゲートトレンチ部４０は、複数のトレンチ部のうち、エミッタ領域１２が接するゲートトレンチ部４０と対向する第１トレンチ部の一例である。本例では、エミッタ領域１２が接しているゲートトレンチ部４０と、エミッタ領域１２が接していないゲートトレンチ部４０とが、配列方向において交互に配列されている。このような構成であっても、トランジスタ部７０の動作時における正孔電流の経路が長くならず、図１Ａに示す半導体装置１００と同様の効果を得ることができる。

【0105】

図５は、半導体装置１００の変形例を示す上面図である。本例のトランジスタ部７０には、複数のゲートトレンチ部４０が設けられ、ダミートレンチ部３０が設けられていない点で、図４に示す半導体装置１００と共通する。但し、本例では、全てのゲートトレンチ部４０の側壁にエミッタ領域１２が接している点で、図４に示す半導体装置１００と異なる。ここでは、図１Ａまたは図４に示す半導体装置１００と共通の要素には同じ符号を付し、説明を省略する。

【0106】

本例のエミッタ領域１２は、ゲートトレンチ部４０Ａの側壁と接して設けられ、配列方向において、隣接するゲートトレンチ部４０Ｂまで延伸せずに終端する第１エミッタ領域１２Ａと、ゲートトレンチ部４０Ｂの側壁と接して設けられ、配列方向において、隣接するゲートトレンチ部４０Ａまで延伸せずに終端する第２エミッタ領域１２Ｂとを有する。

【0107】

本例のゲートトレンチ部４０Ａおよびゲートトレンチ部４０Ｂは、いずれもゲートトレンチ部４０の一例である。ゲートトレンチ部４０Ａおよびゲートトレンチ部４０Ｂは、配列方向において交互に配列されている。ゲートトレンチ部４０Ａの側壁と接して設けられた第１エミッタ領域１２Ａを中心に見る場合、ゲートトレンチ部４０Ａに隣接するゲートトレンチ部４０Ｂが、第１トレンチ部の一例である。ゲートトレンチ部４０Ｂの側壁と接して設けられた第２エミッタ領域１２Ｂを中心に見る場合、ゲートトレンチ部４０Ｂに隣接するゲートトレンチ部４０Ａが、第１トレンチ部の一例である。

【0108】

コンタクト領域１５は、配列方向において、第１エミッタ領域１２Ａの端部からゲートトレンチ部４０Ｂの側壁まで設けられ、且つ、第２エミッタ領域１２Ｂの端部から前記ゲートトレンチ部の側壁まで設けられ、第１エミッタ領域１２Ａおよび第２エミッタ領域１２Ｂは、延伸方向において、互い違いに設けられている。

【0109】

このように、いずれのエミッタ領域１２も、配列方向においてコンタクト領域１５と接しているので、トランジスタ部７０の動作時における正孔電流の経路が長くならず、図１Ａに示す半導体装置１００と同様の効果を得ることができる。さらに、本例では、全てのゲートトレンチ部４０の側壁に接してエミッタ領域１２が設けられており、トランジスタ特性を向上させることができる。

【0110】

図６は、半導体装置１００の製造方法の一例を示す図である。ここでは主に、エミッタ領域１２の形成に関連するプロセスを説明し、他のプロセスについては説明を省略する。

【0111】

ステップＳ１１０において、半導体基板１０のおもて面２１をエッチングすることにより、複数のトレンチ部を形成する。トレンチ部は、ドリフト領域１８となる領域（半導体基板１０において、他のドーピング領域が設けられずに残存する領域）に到達する深さまでエッチングして形成される。次に、複数のトレンチ部の側壁に、酸化膜を形成する。この酸化膜は、ダミー絶縁膜３２およびゲート絶縁膜４２となる。次に、ダミー絶縁膜３２およびゲート絶縁膜４２で側壁が覆われた複数のトレンチ部に不純物がドープされたポリシリコン等を充填し、ダミー導電部３４およびゲート導電部４４をそれぞれ形成する。半導体基板１０のおもて面２１に堆積した余剰の酸化膜等をエッチングで除去し、ダミートレンチ部３０およびゲートトレンチ部４０が形成される。

【0112】

ステップＳ１２０において、ベース領域１４およびコンタクト領域１５を形成する。ベース領域１４およびコンタクト領域１５は、同じマスクを使用して、半導体基板１０のおもて面２１にＰ型ドーパントをイオン注入することにより形成される。一例として、ベース領域１４のドーズ量は２Ｅ１３ｃｍ^－２、注入加速度は４００ｋｅｖであり、コンタクト領域１５のドーズ量は３Ｅ１５ｃｍ^－２、注入加速度は１２０ｋｅｖである。ドーズ量は、所定のドーピング濃度になるよう適宜調整してよい。

【0113】

メサ部に蓄積領域１６を設ける場合は、ステップＳ１２０で半導体基板１０のおもて面２１にＮ型ドーパントをイオン注入することにより、蓄積領域１６を形成する。蓄積領域１６は、ベース領域１４およびコンタクト領域１５と同じマスクを使用してもよく、異なるマスクを使用してもよい。

【0114】

次に、ステップＳ１３０において、エミッタ領域１２を形成する。エミッタ領域１２は、コンタクト領域１５を形成した後に、半導体基板１０のおもて面２１にＮ型ドーパントをイオン注入し、Ｐ型の領域をＮ型の領域に打ち返すことにより形成される。一例として、エミッタ領域１２のドーズ量は６Ｅ１５ｃｍ^－２、注入加速度は１８０ｋｅｖである。エミッタ領域１２を形成するための注入加速度は、コンタクト領域１５を形成するための注入加速度よりも大きい。ドーパントの注入後、アニール工程による熱拡散が行われる。一例として、アニール条件は、９７０℃、１４０分である。なお、アニール工程はステップＳ１２０およびＳ１３０のそれぞれで行われてもよく、ステップＳ１３０で一括して行われてもよい。

【0115】

エミッタ領域１２の厚さは、０．０５μｍ以上、１．０μｍ以下であり、コンタクト領域１５の厚さは、０．０５μｍ以上、２．０μｍ以下であってよい。本例のエミッタ領域１２の厚さは、０．１μｍ以上、１．０μｍ以下であり、コンタクト領域１５の厚さは、０．１μｍ以上、１．０μｍ以下である。本例のコンタクト領域１５の厚さは、エミッタ領域１２の厚さよりも小さくてよい。本例のエミッタ領域１２は、Ｐ型のコンタクト領域１５をＮ型に打ち返すことにより形成されるので、コンタクト領域１５を形成するための注入加速度よりも大きい注入加速度で、コンタクト領域１５の下端よりも深い領域まで形成される必要がある。コンタクト領域１５の厚さを小さくすることにより、正孔の注入量が抑制されるので、閾値電圧の過度な上昇を防止することができる。

【0116】

また、本例のエミッタ領域１２は、コンタクト領域１５を打ち返すことにより形成されるので、コンタクト領域１５は、ベース領域１４と同じマスクを使用して形成することができる。そのため、コンタクト領域１５を形成するためのマスクを削減することができ、パターニングのばらつきも抑制することができる。これにより、エミッタ領域１２およびコンタクト領域１５の延伸方向長さのばらつきを低減することができ、ｄＩ／ｄｔのばらつきを抑制することができる。

【0117】

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

【0118】

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。

【符号の説明】

【0119】

１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・蓄積領域、１８・・・ドリフト領域、２０・・・バッファ領域、２１・・・おもて面、２２・・・コレクタ領域、２３・・・裏面、２４・・・コレクタ電極、２５・・・接続部、３０・・・ダミートレンチ部、３２・・・ダミー絶縁膜、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４８・・・ゲートランナー、５２・・・エミッタ電極、５４・・・コンタクトホール、５５・・・コンタクトホール、５６・・・コンタクトホール、６０・・・メサ部、７０・・・トランジスタ部、１００・・・半導体装置、１１２・・・エミッタ領域、１２０・・・活性部、１１００・・・半導体装置

【図1A】

【図1B】

【図1C】

【図2A】

【図2B】

【図3A】

【図3B】

【図4】

【図5】

【図6】