特開 2024-118749 電子制御装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024118749

(43)【公開日】2024-09-02

(54)【発明の名称】電子制御装置

(51)【国際特許分類】

   G06F 8/656 20180101AFI20240826BHJP

   G06F 8/654 20180101ALI20240826BHJP

   B60R 16/02 20060101ALI20240826BHJP

【ＦＩ】

G06F8/656

G06F8/654

B60R16/02 660U

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2023025205

(22)【出願日】2023-02-21

(71)【出願人】

【識別番号】000004260

【氏名又は名称】株式会社デンソー

(74)【代理人】

【識別番号】110000567

【氏名又は名称】弁理士法人サトー

(72)【発明者】

【氏名】佐藤 惇

(72)【発明者】

【氏名】松岡 英治

(72)【発明者】

【氏名】福井 竜輔

【テーマコード（参考）】

5B376

【Ｆターム（参考）】

5B376AB01

5B376AC13

5B376AC30

5B376CA05

5B376CA43

5B376CA64

5B376CA76

5B376FA11

5B376GA08

(57)【要約】      （修正有）

【課題】更新プログラムを実行する対象のメモリデバイスが切り換った場合でもリアルタイム性が要求される処理の実行速度が低下することを防止する。
【解決手段】電子制御装置１において、複数のスケジューラは、通信Ｉ／Ｆ３を介して取得した更新プログラム中の各処理を、ＣＰＵ０及びＣＰＵ１に実行させるように割り当てる。ＣＰＵ０及びＣＰＵ１は、ＲＯＭ０及びＲＯＭ１の一方をアクティブメモリとしてアクセスする。ＯＴＡ（Ｏｎ Ｔｈｅ Ａｉｒ）コントローラの制御装置は、ＣＰＵ０又はＣＰＵ１１がアクセスしていないインアクティブメモリの選択に応じてスケジューラの選択を行う。選択されたスケジューラによりアクティブメモリに専用バス１１（０）又は専用バス１１（１）を介して接続されているＣＰＵ０又はＣＰＵ１にリアルタイム性が要求される処理を実行させ、その他のＣＰＵ１又はＣＰＵ０にリアルタイム性が要求されない処理を実行させる。
【選択図】図１

【特許請求の範囲】

【請求項1】

複数のＣＰＵ（６（０）、６（１））と、
複数のメモリ（８（０）、８（１））と、
外部と無線通信を行う通信部（３）を介して取得した更新プログラム中の各処理を、前記複数のＣＰＵに実行させるように割り当てる複数のスケジューラと、
これら複数のスケジューラのうち１つを選択する選択部（１３）と、を備え、
前記複数のＣＰＵは、それぞれ前記複数のメモリの何れか１つと専用バス（１１）を介して接続されていると共に、その他のメモリとは共用バス（５）を介して接続されており、前記複数のメモリの何れか１つをアクティブメモリとしてアクセスし、前記複数のＣＰＵがアクセスしていないメモリをインアクティブメモリとして、
前記選択部は、前記アクティブメモリの選択に応じて前記スケジューラの選択を行い、
前記インアクティブメモリをアクティブメモリに切り替えて前記更新プログラムの実行を開始させると、前記選択部が選択したスケジューラにより、前記アクティブメモリに専用バスを介して接続されているＣＰＵにリアルタイム性が要求される処理を実行させ、その他のＣＰＵにリアルタイム性が要求されない処理を実行させる電子制御装置。

【請求項2】

前記選択部は、選択したスケジューラによって実行された処理が完了するまでの速度を測定し、測定した速度が下限期待値よりも遅い際には前記スケジューラを異常と判定し、その判定結果を記憶させる請求項１記載の電子制御装置。

【請求項3】

前記選択部は、前記測定した速度が、前記下限期待値よりも速い値に設定される上限期待値より速い際にも前記スケジューラを異常と判定する請求項２記載の電子制御装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、複数のＣＰＵのそれぞれと複数メモリのそれぞれとが専用バスで接続されている構成を備えた電子制御装置に関する。

【背景技術】

【0002】

自動車等の車両に搭載された電子制御装置は、機能の追加や不具合の改修等によってプログラムが更新される場合がある。従来は、車両をディーラなどに持ち込むことで電子制御装置のプログラムを更新していたが、車両ユーザの利便性が良くないことから、無線通信を使用した所謂ＯＴＡ（On The Air）によって、ユーザの元でプログラムを更新する技術が提案されている。

【0003】

ＯＴＡによりプログラムを更新する場合、車両走行中等でも更新できることが望ましい。これを実現するため、電子制御装置の不揮発性メモリにより確保された２つの記憶領域を交互に使用し、プログラムの実行中に非アクティブ面のプログラムを更新させ、例えばイグニッションスイッチのＯＮ／ＯＦＦといった再起動時のタイミングで、アクティブにする領域を切り換えることで車両走行中にもプログラムを更新することを実現可能にしている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開２０２１－６０７４７号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

この場合、ＣＰＵ及びメモリなどデバイスとの接続関係に依っては、アクティブにする面が切り替わったことにより、処理の速度が低下して機能に及ぼす可能性がある。

【0006】

例えば、更新されたプログラムを実行するためアクティブにする面、つまりメモリデバイスが切り替わったことで専用バス経由での処理が行えなくなると、リアルタイム性が求められる処理の速度が低下する。

【0007】

本発明は上記事情に鑑みてなされたものであり、その目的は、更新されたプログラムを実行する対象のメモリデバイスが切り換った場合でも、リアルタイム性が要求される処理の実行速度が低下することを防止できる電子制御装置を提供することにある。

【課題を解決するための手段】

【0008】

請求項１記載の電子制御装置によれば、各スケジューラは、外部と無線通信を行う通信部（３）を介して取得した更新プログラム中の各処理を、複数のＣＰＵ（６（０）、６（１））に実行させるように割り当てる。複数のＣＰＵは、それぞれ複数のメモリ（８（０）、８（１））の何れか１つと専用バス（１１）を介して接続されていると共に、その他のメモリとは共用バス（５）を介して接続されており、複数のメモリの何れか１つをアクティブメモリとしてアクセスする。選択部（１３）は、アクティブメモリの選択に応じてスケジューラの選択を行う。

【0009】

複数のメモリを備えている際に、複数のＣＰＵがプログラムを実行するためにアクセスしているメモリがアクティブメモリとなり、その他のメモリはインアクティブメモリとなる。更新された新たなプログラムは、インアクティブメモリの１つに書き込まれる。更新されたプログラムの実行を開始させる際には、上記のインアクティブメモリがアクティブメモリに切り換えられる。選択部が選択したスケジューラにより、アクティブメモリに専用バスを介して接続されているＣＰＵにリアルタイム性が要求される処理を実行させ、その他のＣＰＵにリアルタイム性が要求されない処理を実行させる。

【0010】

このように構成すれば、プログラムが更新されて、インアクティブメモリがアクティブメモリに切り換えられても、常に、アクティブメモリに専用バスを介して接続されているＣＰＵによりリアルタイム性が要求される処理が実行される。したがって、リアルタイム性が要求される処理の実行速度が低下することを防止できる。

【図面の簡単な説明】

【0011】

【図1】一実施形態であり、電子制御装置の構成を示す機能ブロック図

【図2】ＯＴＡによるプログラムの更新からスケジューラ判定処理までの実行を示すフローチャート

【図3】ＯＴＡ更新処理を示すフローチャート

【図4】スケジューラの一例を示す図

【図5】プログラム書換処理を示すフローチャート

【図6】通常処理を示すフローチャート

【図7】初期化処理を示すフローチャート

【図8】スケジューラ判定処理を示すフローチャート

【発明を実施するための形態】

【0012】

以下、一実施形態について説明する。図１に示すように、本実施形態の電子制御装置１はＯＴＡコントローラ２を備え、ＯＴＡコントローラ２は、通信部である通信インタフェース；Ｉ／Ｆ３を介して例えばＯＴＡセンタ等の外部装置４と無線通信を行うことで更新プログラム等を取得する。ＯＴＡコントローラ２と通信Ｉ／Ｆ３とは、共用バス５を介して接続されている。共用バス５には、ＣＰＵ６（０）及び６（１）、ＲＡＭ７、ＲＯＭ８（０）及び８（１）、データフラッシュ９並びにタイマ１０等が接続されている。尚、ＲＯＭ８及びデータフラッシュ９はデータが書き換え可能なＲＯＭであり、所謂フラッシュメモリである。

【0013】

ＲＯＭ８はデュアルポートメモリであり、ＣＰＵ６（０）とＲＯＭ８（０）、及びＣＰＵ６（１）とＲＯＭ８（１）とは、それぞれ専用バス１１（０）及び１１（１）を介して直接接続されている。つまり、電子制御装置１は、電源回路１２より動作用電源が供給されている。ＯＴＡコントローラ２は、その内部に選択部である制御装置１３と、記憶装置１４とを有している。尚、更新プログラム等については「書換データ」と称する場合がある。

【0014】

次に、本実施形態の作用について説明する。図２に示すように、電子制御装置１は、ＯＴＡ更新処理（Ｓ１）、通常処理（Ｓ２）及びスケジューラ判定処理（Ｓ３）を順次実行する。以降、これらの各処理について説明する。

【0015】

＜ＯＴＡ更新処理＞
図３に示すように、ＯＴＡコントローラ２の制御装置１３は、通信Ｉ／Ｆ３を介して外部装置４より書換えデータを受信し、記憶装置１４に記憶する（Ｓ１１）。尚、書換データには、更新プログラム中の各処理を、ＣＰＵ６（０）、６（１）に実行させるように割り当てるプログラムであるスケジューラが含まれている。より具体的には、スケジューラは、各機能の時間周期処理や割り込み処理をＣＰＵ６（０）、６（１）の何れに実行させるかを決定するものである。具体的には、周期実行処理を設計した順番に呼び出すものや、割り込み処理に関するリアルタイムＯＳのコンフィグレーション設定である（ＯＫ？）。

【0016】

本実施形態では、更新プログラムは、図４に示すように、実行対象のＣＰＵ６が異なる２種類のスケジューラを持ち、アクティブ面となるＲＯＭ８に応じてスケジューラを選択し、各機能のスケジューラ関数を実行するＣＰＵ６を変更できるようにしている。「アクティブ面」とは、ＣＰＵ６（０）及びＣＰＵ６（１）がアクセスしているＲＯＭ８（０）又は８（１）の何れか一方である。アクセスしていない方は「非アクティブ面」と称する。アクティブ面はアクティブメモリに相当し、非アクティブ面はインアクティブメモリに相当する。

【0017】

スケジューラＮｏ．１は、アクティブ面がＲＯＭ８（０）の場合に選択され、ＣＰＵ６（０）にはリアルタイム性が求められる処理を実行させ、ＣＰＵ６（１）にはリアルタイム性が不要な処理を実行させる。「リアルタイム性が求められる処理」とは、例えば車両制御への適用を想定するとエンジンの燃料噴射制御等であり、「リアルタイム性が不要な処理」とは、例えばカーエアコンの制御等である。この時、ＣＰＵ６（０）は、専用バス１１（０）を介してＲＯＭ８（０）にアクセスし、ＣＰＵ６（１）は、共用バス５を介してＲＯＭ８（０）にアクセスする。

【0018】

一方、スケジューラＮｏ．２は、上記とは逆になり、アクティブ面がＲＯＭ８（１）の場合に選択され、ＣＰＵ６（１）にはリアルタイム性が求められる処理を実行させ、ＣＰＵ６（０）にはリアルタイム性が不要な処理を実行させる。この時、ＣＰＵ６（１）は、専用バス１１（１）を介してＲＯＭ８（１）にアクセスし、ＣＰＵ６（０）は、共用バス５を介してＲＯＭ８（１）にアクセスする。

【0019】

次に、ＣＰＵ６がプログラムを実行中か、つまり動作中か否かを判断する（Ｓ１２）。例えば、制御装置１３がＣＰＵ６の状態を監視し、ＲＯＭ８へアクセスするバスの状態や、インタフェースが呼び出されている場合はプログラム実行中と判定する。電子制御装置１において、ＣＰＵ６が動作を停止させる場合とは、例えば車両に搭載されるＥＣＵ（Electronic Control Unit）等への適用を想定すると、車両が駐停車することでイグニッションスイッチがＯＦＦされたような場合である。

【0020】

ＣＰＵ６が動作中でなければ（Ｎｏ）、プログラムの書換処理を行う（Ｓ１４）。この書換処理の詳細については後述する。一方、動作中であれば（Ｙｅｓ）、プログラムの書換えに使用しないＣＰＵ６及びＲＡＭ７の機能を停止させてから（Ｓ１３）ステップＳ１４に移行する。「ＣＰＵ６の機能を停止させる」とは、例えばＨＡＬＴモードに移行させることである。また、「ＲＡＭ７の機能を停止させる」とは、例えばＳＲＡＭであればバックアップ電源の供給を停止させたり、ＤＲＡＭであればリフレッシュ動作を停止させることを意味する。それから、ステップＳ１２と同様の判断を行い（Ｓ１５）、動作中であれば（Ｙｅｓ）動作を停止するまで待機し、停止すると（Ｎｏ）アクティブ面を切り替える（Ｓ１６）。

【0021】

＜プログラム書換え処理＞
図５に示すように、制御装置１３は、アクティブ面の判定を行うと（Ｓ２１）、通信Ｉ／Ｆ３を介して取得した書換データの一部を記憶装置１４に保存する（Ｓ２２）。次に、制御装置１３は共用バス５の混雑具合を確認する（Ｓ２３）。バス５の混雑具合は、例えば複数のバスマスタによるバスの使用権の要求を調停するアービタを用いている場合は、アービタに対して出力されているバスリクエストの数等により判断する。共用バス５の混雑度合いが期待値以下で混雑してない場合は（Ｙｅｓ）、記憶装置１４に保存したデータのＲＯＭ８に対する書き込みを開始し（Ｓ２４）、期待値を超えていれば（Ｎｏ）混雑が緩和するまで待機する。

【0022】

ステップＳ２４において、制御装置１３は、記憶装置１４に保存した書換データを非アクティブ面のＲＯＭ８に書き込む。この際、スケジューラは書換データに含まれており、どちらのアクティブ面でも使用可能である。最後に、書込みが完了したかを確認し（Ｓ２５）、書込みが失敗した場合はステップＳ２２に戻り、再度データの書込み処理を行う。

【0023】

＜通常処理＞
図６に示すように、通常処理は、初期化処理を行った後に（Ｓ３１）開始される（Ｓ３２）。初期化処理は何れかのＣＰＵ６で行い、他方は初期化が完了するまで待機する。各ＣＰＵ６は、初期化処理で決定したスケジューラを基に通常処理を開始する。通常処理とは、電子制御装置１に付与された機能を実現するため、ＣＰＵ６がプログラムを実行することである。

【0024】

＜初期化処理＞
図７に示すように、初期化処理では、ＲＯＭ８のアクティブ面の判定を行う（Ｓ４１）。但し、図５に示すプログラム書換え処理でもアクティブ面の判定を行っているため、その時の判定結果を記憶装置１４に格納しておき、その判定結果を参照しても良い。次に、スケジューラの異常判定を行う（Ｓ４２）。ＣＰＵ６は、データフラシュ９に格納されているスケジューラの判定結果を参照し、スケジューラに異常があるか否かを判定する。スケジューラに異常がなければ（Ｎｏ）、アクティブ面に基づいたスケジューラを選択する（Ｓ４４）。

【0025】

一方、スケジューラに異常がある場合は（Ｙｅｓ）スケジューラを再度選択する（Ｓ４３）。すなわち、アクティブ面に基づいたスケジューラ設定を行わずに、別のスケジューラを選択する。例えば、図３に示すスケジューラＮｏ.１を設定して異常となった場合には、スケジューラＮｏ.２を選択する。

【0026】

＜スケジューラ異常判定処理＞
図８に示すように、通常処理の処理速度が期待値を超えている場合は（Ｓ５１；Ｎｏ）、スケジューラを正常と判定し判定結果をＯＫとする（Ｓ５２）。一方、通常処理の処理速度が期待値以下であり遅い場合や、期待値を大幅に超えており速度が異常に速い場合には（Ｓ５１；Ｙｅｓ）、スケジューラを異常と判定し判定結果をＮＧとする（Ｓ５４）。ここで、処理速度の計測は、通常処理を行うＣＰＵ６毎にタイマ１０を用いて行う。期待値を大幅に超えており速度が異常に速い場合については、前記期待値を下限期待値とすると、下限期待値よりも値が大きい上限期待値を設定し、この上限期待値と処理速度とを比較判定することになる。

【0027】

最後に、判定結果をデータフラッシュ９に書き込んで（Ｓ５３）判定処理を終了する。このスケジューラ判定処理は、通常処理終了後に電源が遮断されて、電子制御装置１をシャットダウンする前に行うことを想定している。図７に示したように、この判定結果は、次回に電子制御装置１が起動されて、通常処理を開始する際に参照される。

【0028】

以上のように本実施形態によれば、電子制御装置１において、各スケジューラは、通信部を介して取得した更新プログラム中の各処理を、ＣＰＵ６（０）、６（１）に実行させるように割り当てる。ＣＰＵ６（０）、６（１）は、それぞれＲＯＭ８（０），８（１）と専用バス１１（０）、１１（１）を介して接続されていると共に、ＲＯＭ８（１），８（０）とは共用バス５を介して接続されている。ＣＰＵ６（０）、６（１）は、ＲＯＭ８（０），８（１）の一方をアクティブメモリとしてアクセスする。

【0029】

ＯＴＡコントローラ２の制御装置１３は、ＣＰＵ６（０）、６（１）がアクセスしているアクティブメモリ、ＲＯＭ８の選択に応じてスケジューラの選択を行う。選択されたスケジューラにより、アクティブメモリとなるＲＯＭ８に専用バス１１を介して接続されているＣＰＵ６にリアルタイム性が要求される処理を実行させ、その他のＣＰＵ６にリアルタイム性が要求されない処理を実行させる。

【0030】

このように構成すれば、プログラムが更新されて、インアクティブメモリがアクティブメモリに切り換えられても、常に、アクティブメモリに専用バス１１を介して接続されているＣＰＵ６によりリアルタイム性が要求される処理が実行される。したがって、リアルタイム性が要求される処理の実行速度が低下することを防止できる。

【0031】

また、制御装置１３は、選択したスケジューラによって実行された処理が完了するまでの速度を測定し、測定した速度が下限期待値よりも遅い際には前記スケジューラを異常と判定し、その判定結果をデータフラッシュ９に記憶させる。また、測定した速度が、下限期待値よりも速い値に設定される上限期待値より速い際にも前記スケジューラを異常と判定する。これにより、異常と判定したスケジューラの使用を回避する等の措置を行うことが可能になる。

【0032】

（その他の実施形態）
ＣＰＵ及びＲＯＭの組は、３組以上あっても良い。
車両制御以外の制御に適用しても良い。
本開示は、実施例に準拠して記述されたが、本開示は当該実施例や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態、さらには、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範疇や思想範囲に入るものである。

【符号の説明】

【0033】

図面中、１は電子制御装置、３は通信インタフェース、５は共用バス、６はＣＰＵ、８はＲＯＭ、１１は専用バス、１３は制御装置を示す。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】