特開 2024-118789 電子装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024118789

(43)【公開日】2024-09-02

(54)【発明の名称】電子装置

(51)【国際特許分類】

   H01L 21/60 20060101AFI20240826BHJP

   H01L 33/62 20100101ALI20240826BHJP

   G09F 9/33 20060101ALI20240826BHJP

   G09F 9/30 20060101ALI20240826BHJP

【ＦＩ】

H01L21/60 311S

H01L33/62

G09F9/33

G09F9/30 348A

G09F9/30 330

【審査請求】未請求

【請求項の数】16

【出願形態】ＯＬ

(21)【出願番号】P 2023025284

(22)【出願日】2023-02-21

(71)【出願人】

【識別番号】502356528

【氏名又は名称】株式会社ジャパンディスプレイ

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】上條 陽一

(72)【発明者】

【氏名】今関 佳克

(72)【発明者】

【氏名】大澤 修一

(72)【発明者】

【氏名】宮坂 光一

(72)【発明者】

【氏名】亀井 義史

【テーマコード（参考）】

5C094

5F044

5F142

【Ｆターム（参考）】

5C094BA25

5C094DA15

5C094DB01

5C094EA10

5F044KK02

5F044KK06

5F044KK16

5F044LL01

5F044QQ06

5F142AA33

5F142AA58

5F142BA32

5F142CA11

5F142CA13

5F142CB23

5F142CD02

5F142CD16

5F142CD17

5F142CD32

5F142CD49

5F142DB24

5F142FA30

5F142FA34

5F142GA02

(57)【要約】

【課題】電子装置の性能を向上させる。
【解決手段】表示装置ＤＳＰ１は、基板と、基板上に配置されている配線３１と、無機材料から成る無機絶縁層であって、配線３１を覆う絶縁層１４と、配線３１に接続され、かつ、絶縁層１４から突出するバンプ電極３３と、を有している。バンプ電極３３は、第１金属材料から成り、配線３１に接続された導体部３３Ａと、錫を含む半田から成り、導体部３３Ａ上に配置された導体部３３Ｂと、を含んでいる。導体部３３Ａは、絶縁層１４に形成された開口部１４Ｈ１と重なる位置で配線３１に接続されている部分３３Ｐ１と、部分３３Ｐ１と離間して配置され、かつ、絶縁層１４に形成された開口部１４Ｈ２と重なる位置で配線３１に接続されている部分３３Ｐ２と、を含んでいる。
【選択図】図７

【特許請求の範囲】

【請求項1】

第１基板と、
前記第１基板上に配置されている第１配線と、
無機材料から成る無機絶縁層であって、前記第１配線を覆う第１絶縁層と、
前記第１配線に接続され、かつ、前記第１絶縁層から突出する第１バンプ電極と、
を有し、
前記第１バンプ電極は、
第１金属材料から成り、前記第１配線に接続された第１導体部と、
錫を含む半田から成り、前記第１導体部上に配置された第２導体部と、
を含み、
前記第１導体部は、
前記第１絶縁層に形成された第１開口部と重なる位置で前記第１配線に接続されている第１部分と、
前記第１部分と離間して配置され、かつ、前記第１絶縁層に形成された第２開口部と重なる位置で前記第１配線に接続されている第２部分と、
を含む、電子装置。

【請求項2】

請求項１において、
前記第１部分および前記第２部分のそれぞれは、平面視において、第１方向に延びた線状のパターンである、電子装置。

【請求項3】

請求項２において、
前記第１基板上に形成され、かつ、前記第１配線と離間するように配置され、かつ、前記第１絶縁層に覆われている第２配線と、
前記第２配線に接続され、かつ、前記第１絶縁層から突出する第２バンプ電極と、
を更に有し、
前記第１バンプ電極および前記第２バンプ電極は、前記第１方向に交差する第２方向に沿って配列されている、電子装置。

【請求項4】

請求項１において、
前記第１バンプ電極に接続されている第１電極を備えた電子部品をさらに有し、
前記第１バンプ電極の前記第２導体部は、前記第１部分および前記第２部分のそれぞれに接続されている、電子装置。

【請求項5】

請求項４において、
前記第１バンプ電極の前記第２導体部の前記第１部分と前記第２部分との間には、前記第１絶縁層が配置されている、電子装置。

【請求項6】

請求項１において、
前記第１導体部は、
前記第１部分および前記第２部分と離間して配置され、前記第１絶縁層に形成された第３開口部と重なる位置で前記第１配線に接続されている第３部分と、
前記第１部分、前記第２部分、および前記第３部分のそれぞれと離間して配置され、かつ、前記第１絶縁層に形成された第４開口部と重なる位置で前記第１配線に接続されている第４部分と、
を更に含んでいる、電子装置。

【請求項7】

請求項６において、
前記第１部分、前記第２部分、前記第３部分、および前記第４部分のそれぞれは、平面視において、円形のパターンである、電子装置。

【請求項8】

請求項７において、
前記第１バンプ電極に接続されている第１電極を備えた電子部品をさらに有し、
前記第１電極の前記第２導体部は、前記第１電極に接続され、かつ、前記第１部分、前記第２部分、前記第３部分、および前記第４部分のそれぞれに接続されている、電子装置。

【請求項9】

請求項１において、
前記第１基板上に形成され、かつ、前記第１配線と離間するように配置され、かつ、前記第１絶縁層に覆われている第２配線と、
前記第２配線に接続され、かつ、前記第１絶縁層から突出する第２バンプ電極と、
を更に有し、
前記第２バンプ電極は、
前記第１金属材料から成り、前記第２配線に接続された第５導体部と、
錫を含む半田から成り、前記第５導体部上に配置された第６導体部と、
を含み、
前記第５導体部は、
前記第１絶縁層に形成された第５開口部と重なる位置で前記第２配線に接続されている第５部分と、
前記第５部分とは離間して配置され、かつ、前記第１絶縁層に形成された第６開口部と重なる位置で前記第２配線に接続されている第６部分と、
を含む、電子装置。

【請求項10】

第１基板と、
前記第１基板上に配置されている第１配線と、
無機材料から成る無機絶縁層であって、前記第１配線を覆う第１絶縁層と、
前記第１配線に接続され、かつ、前記第１絶縁層から突出する第１バンプ電極と、
を有し、
前記第１バンプ電極は、
第１金属材料から成り、前記第１配線に接続された第１導体部と、
錫を含む半田から成り、前記第１導体部上に配置された第２導体部と、
を含み、
前記第１導体部は、
前記第１絶縁層に形成された第１開口部の第１領域で前記第１配線に接続されている第１部分と、
前記第１部分と離間して配置され、かつ、前記第１開口部の第２領域で前記第１配線に接続されている第２部分と、
を含む、電子装置。

【請求項11】

請求項１０において、
前記第１部分および前記第２部分のそれぞれは、平面視において、第１方向に延びた線状のパターンである、電子装置。

【請求項12】

請求項１１において、
前記第１基板上に形成され、かつ、前記第１配線と離間するように配置され、かつ、前記第１絶縁層に覆われている第２配線と、
前記第２配線に接続され、かつ、前記第１絶縁層から突出する第２バンプ電極と、
を更に有し、
前記第１バンプ電極および前記第２バンプ電極は、前記第１方向に交差する第２方向に沿って配列されている、電子装置。

【請求項13】

請求項１０において、
前記第１バンプ電極に接続されている第１電極を備えた電子部品をさらに有し、
前記第１バンプ電極の前記第２導体部は、前記第１部分および前記第２部分のそれぞれに接続されている、電子装置。

【請求項14】

請求項１０において、
前記第１バンプ電極の前記第２導体部は、前記第１導体部の前記第１部分と前記第２部分との間において、前記第１配線と接触している、電子装置。

【請求項15】

請求項１０において、
前記第１導体部は、
前記第１部分および前記第２部分と離間して配置され、前記第１開口部の第３領域で前記第１配線に接続されている第３部分と、
前記第１部分、前記第２部分、および前記第３部分のそれぞれと離間して配置され、かつ、前記第１開口部の第４領域で前記第１配線に接続されている第４部分と、
を更に含んでいる、電子装置。

【請求項16】

請求項１５において、
前記第１バンプ電極に接続されている第１電極を備えた電子部品をさらに有し、
前記第１電極の前記第２導体部は、前記第１電極に接続され、かつ、前記第１部分、前記第２部分、前記第３部分、および前記第４部分のそれぞれに接続されている、電子装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電子装置に関する。

【背景技術】

【0002】

基板上に配列された複数の電極に電子部品が搭載された電子装置がある。例えば、特開２０１４－１９７６１９号公報（特許文献１）には、基板上に配列された複数の電極にＬＥＤ（Light Emitting Diode）素子が搭載された電子装置が記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１４－１９７６１９号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

基板上に形成された端子に電子部品が搭載されている電子装置の場合、電子部品の電極と、基板上の端子との接続を容易にするため、基板上にバンプ電極が形成されている場合がある。本願発明者の検討によれば、電子部品を搭載した後の電子装置を観察すると、バンプ電極と電子部品の電極との間にボイドが形成されている場合があることが判った。

【0005】

本発明の目的は、電子装置の性能を向上させる技術を提供することにある。

【課題を解決するための手段】

【0006】

一実施の形態に係る電子装置は、第１基板と、前記第１基板上に配置されている第１配線と、無機材料から成る無機絶縁層であって、前記第１配線を覆う第１絶縁層と、前記第１配線に接続され、かつ、前記第１絶縁層から突出する第１バンプ電極と、を有している。前記第１バンプ電極は、第１金属材料から成り、前記第１配線に接続された第１導体部と、錫を含む半田から成り、前記第１導体部上に配置された第２導体部と、を含んでいる。前記第１導体部は、前記第１絶縁層に形成された第１開口部と重なる位置で前記第１配線に接続されている第１部分と、前記第１部分と離間して配置され、かつ、前記第１絶縁層に形成された第２開口部と重なる位置で前記第１配線に接続されている第２部分と、を含んでいる。

【0007】

他の実施の形態に係る電子装置は、第１基板と、前記第１基板上に配置されている第１配線と、無機材料から成る無機絶縁層であって、前記第１配線を覆う第１絶縁層と、前記第１配線に接続され、かつ、前記第１絶縁層から突出する第１バンプ電極と、を有している。前記第１バンプ電極は、第１金属材料から成り、前記第１配線に接続された第１導体部と、錫を含む半田から成り、前記第１導体部上に配置された第２導体部と、を含んでいる。前記第１導体部は、前記第１絶縁層に形成された第１開口部の第１領域で前記第１配線に接続されている第１部分と、前記第１部分と離間して配置され、かつ、前記第１開口部の第２領域で前記第１配線に接続されている第２部分と、を含んでいる。

【図面の簡単な説明】

【0008】

【図1】電子装置の一実施形態であるマイクロＬＥＤ表示装置の構成例を示す平面図である。

【図2】図１に示す画素周辺の回路の構成例を示す回路図である。

【図3】図１に示す表示装置の複数の画素のそれぞれに配置されるＬＥＤ素子の周辺構造の一例を示す透過拡大平面図である。

【図4】図３のＡ－Ａ線に沿った拡大断面図である。

【図5】図３に示すＬＥＤ素子を搭載する前の状態を示す拡大平面図である。

【図6】図５のＢ－Ｂ線に沿った拡大断面図である。

【図7】図４に示す配線とバンプ電極との接合界面付近の拡大断面図である。

【図8】図７に示すバンプ電極のうち、銅を含む導体部と、配線と、絶縁層に形成された開口部との平面的な位置関係を示す透過拡大平面図である。

【図9】図６に示す配線とバンプ電極との接合界面付近の拡大断面図である。

【図10】図９に示すバンプ電極のうち、半田から成る導体部と、配線と、絶縁層に形成された開口部との平面的な位置関係を示す透過拡大平面図である。

【図11】図９に対する検討例を示す拡大断面図である。

【図12】図１０に対する変形例を示す透過拡大平面図である。

【図13】図１０に対する他の変形例を示す透過拡大平面図である。

【図14】図１３のＣ－Ｃ線に沿った拡大断面図である。

【図15】図１３および図１４に示すバンプ電極にＬＥＤ素子のアノード電極を接続した状態を示す透過拡大平面図である。

【図16】電子装置の一実施態様である表示装置の製造方法の工程フローの一例を示す説明図である。

【図17】図４に対する変形例を示す拡大断面図である。

【図18】図１７に示すＬＥＤ素子を搭載する前の状態におけるバンプ電極周辺の透過拡大平面図である。

【図19】図１８のＤ－Ｄ線に沿った拡大断面図である。

【図20】図１８に対する変形例を示す透過拡大平面図である。

【図21】図２０のＥ－Ｅ線に沿った拡大断面図である。

【図22】図２０および図２１に示すバンプ電極にＬＥＤ素子のアノード電極を接続した状態を示す透過拡大平面図である。

【発明を実施するための形態】

【0009】

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一または関連する符号を付して、詳細な説明を適宜省略することがある。

【0010】

以下の実施の形態では、複数の電子部品を搭載するためのバンプ電極アレイが配列された電子装置の例として、複数のマイクロＬＥＤ素子が搭載されたマイクロＬＥＤ表示装置、およびマイクロＬＥＤ素子が搭載される前のバンプ電極アレイ装置を取り上げて説明する。

【0011】

＜電子装置＞
まず、本実施の形態の電子装置であるマイクロＬＥＤ表示装置の構成例について説明する。図１は、電子装置の一実施形態であるマイクロＬＥＤ表示装置の構成例を示す平面図である。図１では、表示領域ＤＡと周辺領域ＰＦＡとの境界、制御回路５、駆動回路６、および複数の画素ＰＩＸのそれぞれを二点鎖線で示している。図２は、図１に示す画素周辺の回路の構成例を示す回路図である。

【0012】

図１に示すように、本実施の形態の表示装置ＤＳＰ１は、表示領域ＤＡと、表示領域ＤＡの周囲を枠状に囲む周辺領域ＰＦＡと、表示領域ＤＡ内に行列上に配列された複数の画素ＰＩＸと、を有している。また、表示装置ＤＳＰ１は、基板１０と、基板１０上に形成された制御回路５と、基板１０上に形成された駆動回路６と、を有している。基板１０は、例えばガラスまたは樹脂から成る。基板１０は、面１０ｆおよび面１０ｆの反対側の面１０ｂを備えている。

【0013】

制御回路５は、表示装置ＤＳＰ１の表示機能の駆動を制御する制御回路である。例えば、制御回路５は、基板１０上に実装されたドライバＩＣ（Integrated Circuit）である。図１に示す例では、制御回路５は、基板１０が備える４辺のうち、一つの短辺に沿って配置されている。また、本実施の形態の例では、制御回路５は、複数の画素ＰＩＸに接続される配線（映像信号配線）ＶＬ（図２参照）を駆動する信号線駆動回路を含んでいる。ただし、制御回路５の位置および構成例は、図１に示す例には限定されず、種々の変形例がある。例えば、図１において、制御回路５として示す位置に、フレキシブル基板などの回路基板が接続され、上記したドライバＩＣは、回路基板上に搭載されている場合がある。また例えば、配線ＶＬを駆動する信号線駆動回路は、制御回路５とは別に形成されている場合がある。

【0014】

駆動回路６は、複数の画素ＰＩＸのうち、走査信号線ＧＬ（後述する図２参照）を駆動する回路を含む。また、駆動回路６は、複数の画素ＰＩＸのそれぞれに搭載されたＬＥＤ素子に基準電位を供給する回路を含む。駆動回路６は、制御回路５からの制御信号に基づいて、複数の走査信号線ＧＬを駆動する。図１に示す例では、駆動回路６は、基板１０が備える４辺のうち、二つの長辺のそれぞれに沿って配置されている。ただし、駆動回路６の位置および構成例は、図１に示す例には限定されず、種々の変形例がある。例えば、図１において、制御回路５として示す位置に、フレキシブル基板などの回路基板が接続され、上記した制御回路５や駆動回路６が回路基板上に搭載されている場合がある。

【0015】

次に、図２を用いて画素ＰＩＸの回路構成例について説明する。なお、図２では、４個の画素ＰＩＸを代表的に取り上げて図示しているが、図１に示す複数の画素ＰＩＸのそれぞれが、図２に示す画素ＰＩＸと同様の回路を備えている。以下では、画素ＰＩＸが備えるスイッチ、およびＬＥＤ素子２０を含む回路について、画素回路と呼称する場合がある。画素回路は、制御回路５（図１参照）から供給される映像信号Ｖｓｇに応じてＬＥＤ素子２０の発光状態を制御する電圧信号方式の回路である。

【0016】

図２に示すように、画素ＰＩＸは、ＬＥＤ素子２０を備えている。ＬＥＤ素子２０は、上記したマイクロ発光ダイオードである。ＬＥＤ素子２０はアノード電極２０ＥＡおよびカソード電極２０ＥＫを有している。ＬＥＤ素子２０のカソード電極２０ＥＫは、基準電位（固定電位）ＰＶＳが供給される配線ＶＳＬに接続されている。ＬＥＤ素子２０のアノード電極２０ＥＡは、配線３１を介してスイッチング素子ＳＷのドレイン電極ＥＤと電気的に接続されている。

【0017】

画素ＰＩＸは、スイッチング素子ＳＷを備えている。スイッチング素子ＳＷは、制御信号Ｇｓに応答して画素回路と配線ＶＬとの接続状態（オンまたはオフの状態）を制御するトランジスタである。スイッチング素子ＳＷは、例えば薄膜トランジスタである。スイッチング素子ＳＷがオン状態の時、画素回路には、配線ＶＬから映像信号Ｖｓｇが入力される。

【0018】

駆動回路６は、図示しないシフトレジスタ回路、出力バッファ回路等を含んでいる。駆動回路６は、制御回路５（図１参照）から伝送される水平走査スタートパルスに基づいてパルスを出力し、制御信号Ｇｓを出力する。

【0019】

複数の走査信号線ＧＬのそれぞれは、Ｘ方向に延びている。走査信号線ＧＬは、スイッチング素子ＳＷのゲート電極に接続されている。走査信号線ＧＬに制御信号Ｇｓが供給されると、スイッチング素子ＳＷがオン状態となり、ＬＥＤ素子２０に映像信号Ｖｓｇが供給される。

【0020】

＜ＬＥＤ素子の周辺構造＞
次に、図１に示す複数の画素ＰＩＸのそれぞれに配置されるＬＥＤ素子の周辺構造について説明する。図３は、図１に示す表示装置の複数の画素のそれぞれに配置されるＬＥＤ素子の周辺構造の一例を示す透過拡大平面図である。図３では、図４に示す絶縁層１４の図示を省略している。図３では、半導体層、電極、および走査信号線の輪郭を点線で示している。図４は、図３のＡ－Ａ線に沿った拡大断面図である。図５は、図３に示すＬＥＤ素子を搭載する前の状態を示す拡大平面図である。図６は、図５のＢ－Ｂ線に沿った拡大断面図である。図７は、図４に示す配線とバンプ電極との接合界面付近の拡大断面図である。図８は、図７に示すバンプ電極のうち、銅を含む導体部と、配線と、絶縁層に形成された開口部との平面的な位置関係を示す透過拡大平面図である。図８では、開口部１４Ｈ１の輪郭、開口部１４Ｈ２の輪郭、導体部３３Ａの部分３３Ｐ１の輪郭、導体部３３Ａの部分３３Ｐ２の輪郭、および配線３１のそれぞれを点線で示している。また、図８では、ＬＥＤ素子２０のアノード電極２０ＥＡの輪郭を２点鎖線で示している。また、図８では、導体部３３Ｂの輪郭を実践で示している。以下で説明する透過拡大平面図のそれぞれにおいて図８と同様の線種を用いて図示している。

【0021】

図３に示すように、表示装置ＤＳＰ１は、画素ＰＩＸ１を含む複数の画素ＰＩＸ（図４に示す例では画素ＰＩＸ１，ＰＩＸ２，およびＰＩＸ３）を有している。複数の画素ＰＩＸのそれぞれは、スイッチング素子ＳＷと、ＬＥＤ素子（発光素子）２０と、配線３１と、配線３２と、を有している。なお、画素ＰＩＸ１，ＰＩＸ２，およびＰＩＸ３のそれぞれには、例えば赤、緑、および青のうち、いずれか一色の可視光を出射するＬＥＤ素子２０が搭載され、ＬＥＤ素子２０を駆動するスイッチング素子ＳＷが形成されている。画素ＰＩＸ１，ＰＩＸ２，およびＰＩＸ３のＬＥＤ素子から出射される可視光の出力およびタイミングを制御することにより、カラー表示が可能となる。このように互いに異なる色の可視光を出射する複数の画素ＰＩＸを組み合わせる場合、各色用の画素ＰＩＸを副画素と呼び、複数の画素ＰＩＸのセットを画素と呼ぶ場合がある。本実施の形態では、上記副画素に相当する部分が画素ＰＩＸと呼ばれる。

【0022】

配線３１は、スイッチング素子ＳＷのドレイン電極ＥＤおよびＬＥＤ素子２０のアノード電極２０ＥＡのそれぞれに電気的に接続されている。配線３２は、スイッチング素子ＳＷのソース電極ＥＳに接続されている。図３に示す例では、配線３２は屈曲した構造を備え、一方の端部がスイッチング素子ＳＷのソース電極ＥＳに接続され、他方の端部は、配線ＶＬに接続されている。走査信号線ＧＬは、スイッチング素子ＳＷのゲート電極ＥＧとして利用される。

【0023】

表示装置ＤＳＰ１は、Ｙ方向に沿って複数の画素ＰＩＸ（図２参照）に亘って延び、かつ、配線３２と電気的に接続される配線ＶＬと、Ｙ方向に交差（図３では直交）するＸ方向沿って複数の画素ＰＩＸに亘って延び、かつ、ＬＥＤ素子２０のカソード電極２０ＥＫに電気的に接続された配線ＶＳＬと、を更に有している。配線ＶＬと配線ＶＳＬとは、図３に示す配線交差部ＬＸＰにおいて、絶縁層４１を介して交差している。配線ＶＬと配線ＶＳＬとの間に絶縁層４１が介在しているので、配線ＶＬと配線ＶＳＬとは電気的に分離されている。なお、図３に示すレイアウトは、一例であって、種々の変形例がある。例えば、図３に対する変形例の一つとして、スイッチング素子ＳＷが図示しないゲート電極を有し、ゲート電極が走査信号線ＧＬと接続された構造であってもよい。この変形例では、走査信号線ＧＬが、半導体層５０と重ならない位置に配置される場合がある。

【0024】

図４に示すように、表示装置ＤＳＰ１は、ガラスまたは樹脂から成る基板１０と、基板１０上に積層された複数の絶縁層と、を含む電子装置である。表示装置ＤＳＰ１が有する複数の絶縁層は、基板１０上に積層される絶縁層１１、絶縁層１２、絶縁層１３、および絶縁層１４を含む。基板１０は面１０ｆおよび面１０ｆの反対側の面１０ｂを有している。絶縁層１１，１２，１３、および１４のそれぞれは、基板１０の面１０ｆ上に積層されている。

【0025】

スイッチング素子ＳＷは、基板１０上に形成された絶縁層１２と、絶縁層１２上に形成された半導体層５０と、半導体層５０のドレイン領域に接続されたドレイン電極ＥＤと、半導体層５０のソース領域に接続されたソース電極ＥＳと、半導体層５０を覆う絶縁層１３と、を含んでいる。

【0026】

図４に示す例は、ゲート電極ＥＧが半導体層５０と基板１０との間にある、ボトムゲート方式の例である。ボトムゲート方式の場合、絶縁層１２のうち、ゲート電極ＥＧと半導体層５０との間にある部分がゲート絶縁層として機能する。また、絶縁層１２は、半導体層５０を形成するための下地層としても機能する。なお、ゲート電極ＥＧの位置は図４に示す例には限定されず、例えば変形例としてトップゲート方式であってもよい。

【0027】

絶縁層１１，１２，１３、および１４のそれぞれは、無機材料により構成された無機絶縁膜である。絶縁層１１，１２，１３，および１４のそれぞれを構成する材料は特に限定されない。例えば、酸化ケイ素（ＳｉＯ_２）や窒化ケイ素（ＳｉＮ）などを例示することができる。また、半導体層５０は、例えばケイ素から成るシリコン膜にＰ型またはＮ型の導電型の不純物がドープされた半導体膜である。

【0028】

ソース電極ＥＳおよびドレイン電極ＥＤのそれぞれは、半導体層５０のソース領域およびドレイン領域のいずれか一方との電気的なコンタクトをとるためのコンタクトプラグである。コンタクトプラグの材料は、例えばタングステンなどを例示できる。なお、図４に対する変形例として、絶縁層１３に半導体層５０のソース領域およびドレイン領域を露出させるコンタクトホールが形成され、コンタクトホール内に配線３１の一部分および配線３２の一部分がそれぞれ埋め込まれている場合がある。この場合、配線３１および配線３２のうち、コンタクトホール内に埋め込まれた部分が半導体層５０に接触し、配線３１および配線３２と半導体層５０との接触界面をドレイン電極ＥＤおよびソース電極ＥＳと見做すことができる。

【0029】

また、図５に示すように、表示装置ＤＳＰ１は、平面視において規則的に配列された複数のバンプ電極３３および複数のバンプ電極３４を備えている。バンプ電極３３およびバンプ電極３４は、基板１０（図４参照）上に電子部品を実装するための端子である。本実施の形態の場合、バンプ電極３３およびバンプ電極３４は、図４に示すＬＥＤ素子２０を搭載するための端子である。図４に示す例では、バンプ電極３３は、ＬＥＤ素子２０のアノード電極２０ＥＡに接続され、バンプ電極３４はＬＥＤ素子２０のカソード電極２０ＥＫに接続されている。対を成すバンプ電極３３とバンプ電極３４とは、ＬＥＤ素子２０（図３参照）の実装予定領域に２個隣り合って配列されている。

【0030】

図７に例示するように、配線３１は、導体層３０Ａと、導体層３０Ｂとの積層膜である。導体層３０Ａは、チタンまたはチタン合金から成り、絶縁層１３上に形成されている。導体層３０Ｂは、アルミニウムまたはアルミニウム合金から成り、導体層３０Ａ上に積層されている。ただし、変形例として、アルミニウムまたはアルミニウム合金から成る導体層３０Ｂがチタンまたはチタン合金から成る導体層３０Ａの間に挟まれた構造になっている場合がある。

【0031】

図４に示すバンプ電極３３の導体部３３Ａおよびバンプ電極３４の導体部３４Ａを銅または銅合金とする場合、導体部３３Ａおよび導体部３４Ａが接続される金属膜（配線３１もしくは配線ＶＳＬの最表面となる金属膜）は、チタン膜よりもアルミニウム膜の方が、高い接続信頼性を得られる点で有利である。一方、アルミニウム膜は、チタン膜と比較して表面が酸化し易いので、導体部３３Ａおよび導体部３４Ａを形成する前に、酸化被膜を除去する工程があることが好ましい。なお、酸化膜を除去する工程には種々の変形例があるが、例えば、アルミニウムの酸化膜を亜鉛酸塩膜に置換する処理（ジンケート処理と呼ばれる）を例示できる。このジンケート処理を適用した場合、図７に示す導体層３０Ｂとバンプ電極３３の導体部３３Ａとの間に、亜鉛を含む導体膜が形成される。

【0032】

図７に示すように、バンプ電極３３は、絶縁層１４に形成された開口部１４Ｈ１および開口部１４Ｈ２と重なる位置で配線３１に接続され、かつ、絶縁層１４から突出している。また、バンプ電極３３は、銅または銅合金から成り、配線３１の導体層３０Ｂと接続された導体部３３Ａと、錫を含む半田から成り、導体部３３Ａ上に形成された導体部３３Ｂと、を含んでいる。このように、銅または銅合金から成る導体部３３Ａを用いることにより、バンプ電極３３の電気的特性を向上させることができる。

【0033】

なお、導体部３３Ａを構成する金属材料としては、本実施の形態のように銅または銅合金を例示することができるが、種々の変形例を適用することができる。電気的特性を向上させる観点からは、導体部３３Ａを構成する金属材料は、導体部３３Ｂを構成する半田よりも電気伝導度が高い材料が好ましい。また、図４に示すＬＥＤ素子２０を搭載する工程において、バンプ電極３３を加熱した時に導体部３３Ａが変形することを回避する観点からは、導体部３３Ａを構成する金属材料は、導体部３３Ｂを構成する半田よりも融点が高い材料が好ましい。

【0034】

また、導体部３３Ａは、複数種類の金属材料の膜を積層した積層膜である場合もある。例えば、銅または銅合金から成る銅膜上にニッケルから成るニッケル膜が積層された積層膜を導体部３３Ａとした場合、導体部３３Ａの表面の酸化を抑制することができる。

【0035】

ところで、図７に示すように、バンプ電極３３の導体部３３Ａは、絶縁層１４に形成された開口部１４Ｈ１と重なる位置で配線３１に接続されている部分３３Ｐ１と、部分３３Ｐ１と離間して配置され、かつ、絶縁層１４に形成された開口部１４Ｈ２と重なる位置で配線３１に接続されている部分３３Ｐ２と、を有している。図７および図８に示すように、導体部３３Ｂは、導体部３３Ａとは異なり、２つの部分に分離されていない。導体部３３Ｂは、アノード電極２０ＥＡ（図７参照）に接続され、かつ、部分３３Ｐ１および部分３３Ｐ２のそれぞれに接続されている。図７に示す例では、バンプ電極３３の導体部３３Ｂの一部分と重なる位置（詳しくは、開口部１４Ｈ１と開口部１４Ｈ２との間）に絶縁層１４が配置されている。導体部３３Ｂは、導体部３３Ａの部分３３Ｐ１と部分３３Ｐ２との間において、絶縁層１４と接触している。

【0036】

本実施の形態の場合、バンプ電極３３が図７に示す構造になっていることにより、バンプ電極３３とアノード電極２０ＥＡとの間にボイド（気泡）が生じることを防止している。この理由について以下で説明する。図９は、図６に示す配線とバンプ電極との接合界面付近の拡大断面図である。図１０は、図９に示すバンプ電極のうち、半田から成る導体部と、配線と、絶縁層に形成された開口部との平面的な位置関係を示す透過拡大平面図である。図１１は、図９に対する検討例を示す拡大断面図である。図１２は、図１０に対する変形例を示す透過拡大平面図である。

【0037】

図４に示す表示装置ＤＳＰ１の製造工程において、ＬＥＤ素子２０を搭載する前には、バンプ電極３３は、図９および図１０に示すような構造になっている。導体部３３Ａは、互いに離間して配置された部分３３Ｐ１および部分３３Ｐ２を有している。部分３３Ｐ１には導体部３３Ｂの部分３３Ｐ３が積層され、部分３３Ｐ２には導体部３３Ｂの部分３３Ｐ４が積層されている。図９および図１０に示す例では、部分３３Ｐ３と部分３３Ｐ４とは互いに離間している。ただし、変形例として部分３３Ｐ３と部分３３Ｐ４の一部が連結されている場合もある。

【0038】

図４に示す表示装置ＤＳＰ１の製造工程において、ＬＥＤ素子２０をバンプ電極３３に接合する工程では、ＬＥＤ素子２０のアノード電極２０ＥＡとバンプ電極３３とが互いに接触した状態でバンプ電極３３を加熱する。加熱方法には種々の方法を適用する事ができるが、例えばバンプ電極３３にレーザ光を照射することによりバンプ電極３３を加熱することができる。バンプ電極３３を加熱することにより、導体部３３Ｂに含まれる半田が溶融し、変形する。本実施の形態の場合、図９および図１０に示す導体部３３Ｂの部分３３Ｐ３と部分３３Ｐ４とが接触し、一体化する。また、導体部３３Ｂに含まれる半田は、図７に示すようにアノード電極２０ＥＡの表面に濡れ広がり、アノード電極２０ＥＡと導体部３３Ａとは、導体部３３Ｂを介して電気的に接続される。

【0039】

ここで、図４に示すアノード電極２０ＥＡを接続するためのバンプ電極を形成する場合、検討例として図１１に示すように、１個の導体部３５Ａおよび１個の導体部３５Ｂから成るバンプ電極３５をアノード電極２０ＥＡ（図４参照）に接続する方法が考えられる。ところが、本願発明者の検討によれば、図１１に示す検討例の場合、半田からなる導体部３５Ｂの周縁部に壁部３５Ｘが形成される傾向があることが判った。壁部３５Ｘは、平面視における導体部３５Ｂの面積が大きい程、高い壁が形成され易く、平面視においてバンプ電極３５の周縁部に沿って形成されている。バンプ電極３５の中央の頂部には壁部３５Ｘにより囲まれた空間が存在する。このような空間が存在する状態で図４に示すアノード電極２０ＥＡを接合しようとした場合、壁部３５Ｘにより囲まれた空間内の気体が行き場を失い、ボイドとして残留すると考えられる。

【0040】

一方、本実施の形態の場合、図９に示すように導体部３３Ａが、互いに離間して配置された部分３３Ｐ１および部分３３Ｐ２を有している。部分３３Ｐ１には導体部３３Ｂの部分３３Ｐ３が積層され、部分３３Ｐ２には導体部３３Ｂの部分３３Ｐ４が積層されている。この場合、図９に示すように、仮に部分３３Ｐ３および部分３３Ｐ４の頂部に壁部３３Ｘが形成された場合でも、壁部３３Ｘの高さは、図１１に示す壁部３５Ｘよりも低い。Ｙ方向における部分３３Ｐ３および部分３３Ｐ４のそれぞれの長さが、図１１に示すＹ方向における導体部３３Ｂの長さよりも短いからである。このように、壁部３３Ｘが形成された場合でも、その高さが低ければ、壁部３３Ｘに囲まれた空間内の気体は外部に排出され易い。

【0041】

さらに、図９に示すように本実施の形態の場合、導体部３３Ｂの部分３３Ｐ３と部分３３Ｐ４との間に空間が存在する。図１０に示すように、導体部３３Ｂの部分３３Ｐ３と部分３３Ｐ４との間に存在する空間は、両端が解放端になっている。

【0042】

バンプ電極３３に含まれる半田の溶融が進むと、図７および図８に示すように、部分３３Ｐ１、部分３３Ｐ２、およびアノード電極２０ＥＡ（図７参照）は、導体部３３Ｂを介して一体化される。言い換えれば、表示装置ＤＳＰ１（図４参照）は、バンプ電極３３に接続されているアノード電極２０ＥＡを備えた電子部品（ＬＥＤ素子２０）を有している。バンプ電極３３の導体部３３Ｂは、アノード電極２０ＥＡに接続され、かつ、部分３３Ｐ１および部分３３Ｐ２のそれぞれに接続されている。

【0043】

図９に示す導体部３３Ｂの周囲の気体は、図１０に示す導体部３３Ｂの部分３３Ｐ３と部分３３Ｐ４との間に存在する空間等を介して全て外部に排出される。このため、図７に示すようにアノード電極２０ＥＡとバンプ電極３３とを接合した後の表示装置には、アノード電極２０ＥＡとバンプ電極３３との間にボイドが残留し難い。すなわち、本実施の形態の場合、導体部３３Ｂの部分３３Ｐ３と部分３３Ｐ４との間に存在する空間を、気体の排出経路として利用できるので、ボイドの発生を抑制することができる。

【0044】

図１０に示す例では、部分３３Ｐ１および部分３３Ｐ２のそれぞれは、平面視において、Ｘ方向に延びた線状のパターンである。また、部分３３Ｐ３および部分３３Ｐ４のそれぞれは、平面視において、Ｘ方向に延びた線状のパターンである。なお、部分３３Ｐ１および部分３３Ｐ２のそれぞれが延びる方向はＸ方向には限定されず、例えば図１２に変形例として示すように、部分３３Ｐ１および部分３３Ｐ２のそれぞれがＹ方向に延びる線状パターンである場合がある。図１０や図１２に示すように、部分３３Ｐ１および部分３３Ｐ２のそれぞれが線状のパターンである場合、導体部３３Ｂに含まれる半田が濡れ広がる方向、および気体の排出方向を制御し易い。

【0045】

また、図４に示すように、表示装置ＤＳＰ１は、配線ＶＳＬと、配線ＶＳＬに接続され、かつ、絶縁層１４から突出するバンプ電極３４と、を有している。配線ＶＤＬは、基板１０上に形成され、かつ、配線３１と離間するように配置され、かつ、絶縁層１４に覆われている。バンプ電極３３およびバンプ電極３４は、Ｘ方向（図１０参照）に交差するＹ方向に沿って配列されている。言い換えれば、図１０に示す例の場合、部分３３Ｐ１および部分３３Ｐ２のそれぞれは、バンプ電極３３およびバンプ電極３４の配列方向であるＹ方向に交差するＸ方向に延びている。一方、図１２に示す変形例の場合、部分３３Ｐ１および部分３３Ｐ２のそれぞれは、バンプ電極３３およびバンプ電極３４の配列方向であるＹ方向に延びている。

【0046】

図４に示す例のように、アノード電極２０ＥＡとカソード電極２０ＥＫの離間距離が十分に大きい場合には、バンプ電極３３とバンプ電極３４とが短絡するリスクは小さい。ただし、アノード電極２０ＥＡとカソード電極２０ＥＫの離間距離が小さい場合には、バンプ電極３３の導体部３３Ｂとバンプ電極３４の導体部３４Ｂとが短絡することを防止する観点から図１０に示す例の方が好ましい。図１０に示す例の場合、半田がＸ方向に沿って濡れ広がるので、Ｙ方向において半田が濡れ広がる範囲を制御し易い。このため、アノード電極２０ＥＡとカソード電極２０ＥＫの離間距離が小さい場合であっても、バンプ電極３３の導体部３３Ｂ、およびバンプ電極３４の導体部３４Ｂに含まれている半田を介してこれらの電極が短絡することを防止できる。

【0047】

なお、図６に示すように、バンプ電極３４は、バンプ電極３３と同様の構造を備えている。すなわち、バンプ電極３４は、導体部３３Ａと同じ金属材料（例えば銅または銅合金）から成り、配線ＶＳＬに接続された導体部３４Ａと、錫を含む半田から成り、導体部３４Ａ上に配置された導体部３４Ｂと、を含んでいる。導体部３３Ａは、絶縁層１４に形成された開口部１４Ｈ３と重なる位置で配線ＶＳＬに接続されている部分３４Ｐ１と、部分３４Ｐ１とは離間して配置され、かつ、絶縁層１４に形成された開口部１４Ｈ４と重なる位置で配線ＶＳＬに接続されている部分３４Ｐ２と、を含んでいる。

【0048】

図６は、バンプ電極３４に、図４に示すＬＥＤ素子２０のカソード電極２０ＥＫが接合される前の状態を示している。したがって、バンプ電極３４の導体部３４Ｂは、部分３４Ｐ１上に積層されている部分３４Ｐ３と、部分３４Ｐ２上に積層されている部分３４Ｐ４と、を有している。図６に示す例では、部分３４Ｐ３と部分３４Ｐ４とは互いに離間している。ただし、変形例として部分３４Ｐ３と部分３４Ｐ４の一部が連結されている場合もある。

【0049】

図１３は、図１０に対する他の変形例を示す透過拡大平面図である。図１４は、図１３のＣ－Ｃ線に沿った拡大断面図である。図１５は、図１３および図１４に示すバンプ電極にＬＥＤ素子のアノード電極を接続した状態を示す透過拡大平面図である。

【0050】

図１３および図１４は、図９および図１０に示す基板構造体ＳＵＢ１に対する変形例である基板構造体ＳＵＢ２を示している。また、図１５は、図１３および図１４に示す基板構造体ＳＵＢ２のバンプ電極３３上に図４に示すＬＥＤ素子２０を搭載した表示装置ＤＳＰ２を示している。図１３および図１４に示す変形例の場合、以下の点で、図９および図１０に示す例と相違する。本変形例の場合、導体部３３Ａは、部分３３Ｐ１および部分３３Ｐ２と離間して配置され、絶縁層１４に形成された開口部１４Ｈ５と重なる位置で配線３１に接続されている部分３３Ｐ５を更に有している。また、導体部３３Ａは、部分３３Ｐ１、部分３３Ｐ２、および部分３３Ｐ５のそれぞれと離間して配置され、かつ、絶縁層１４に形成された開口部１４Ｈ６と重なる位置で配線３１に接続されている部分３３Ｐ６を更に有している。図１３に示すように、部分３３Ｐ１、部分３３Ｐ２、部分３３Ｐ５、および部分３３Ｐ６のそれぞれは、平面視において、円形のパターンである。

【0051】

また、図４に示すＬＥＤ素子２０を実装した後は、図１５に示すように導体部３３Ｂは一体化される。すなわち、図１５に示すように、表示装置は、バンプ電極３３に接続されているアノード電極２０ＥＡを備えた電子部品（ＬＥＤ素子２０）をさらに有している。バンプ電極３３の導体部３３Ａは、部分３３Ｐ１、部分３３Ｐ２、部分３３Ｐ５、および部分３３Ｐ６のそれぞれに接続されている。

【0052】

本変形例の場合にも、導体部３３Ａが４つの部分に分離されている。このため、導体部３３Ｂを加熱し、溶融させて一体化させる際には、部分３３Ｐ１、部分３３Ｐ２、部分３３Ｐ５、および部分３３Ｐ６のそれぞれの間の空間が、気体の排出経路として機能する。この結果、本変形例の場合にも、アノード電極２０ＥＡと導体部３３Ｂとの間にボイドが形成されることを防止できる。

【0053】

本変形例の場合には、ＬＥＤ素子２０を実装した後の状態において、バンプ電極３３の導体部３３Ｂの一部分と重なる位置（詳しくは、開口部１４Ｈ１、開口部１４Ｈ２、開口部１４Ｈ５、および開口部１４Ｈ６の間）に絶縁層１４が配置されている。導体部３３Ｂは、導体部３３Ａの部分３３Ｐ１、部分３３Ｐ２、部分３３Ｐ５、および部分３３Ｐ６の間において、絶縁層１４と接触している。

【0054】

＜電子装置の製造方法＞
次に、本実施の形態の電子装置の製造方法の代表例として、図４に示す表示装置の製造方法について説明する。図１６は、電子装置の一実施態様である表示装置の製造方法の工程フローの一例を示す説明図である。図１６に示すように、本実施の形態の電子装置の製造方法は、基板構造体準備工程と、バンプ電極形成工程と、電子部品実装工程と、を有している。なお、電子部品を実装する前の基板構造体を半製品として出荷する場合には、電子部品実装工程は省略することができる。

【0055】

基板構造体準備工程では、図４に示すバンプ電極３３が形成される前の状態の基板構造体ＳＵＢ１を準備する。基板構造体準備工程では、ガラスまたは樹脂から成る基板１０と、基板１０上に形成された配線３１と、配線３１を覆う絶縁層１４と、を備えた基板構造体ＳＵＢ１を準備する。基板１０上には、絶縁層１１、絶縁層１２、絶縁層１３、および絶縁層１４が積層され、配線３１は、絶縁層１３と絶縁層１４との間に配置されている。基板構造体ＳＵＢ１の大部分は絶縁層１４に覆われている。絶縁層１４には、配線３１と重なる位置に形成された開口部１４Ｈ１（図９参照）および開口部１４Ｈ２（図９参照）と、配線ＶＳＬと重なる位置に形成された開口部１４Ｈ３（図６参照）および開口部１４Ｈ４（図６参照）と、を有している。

【0056】

配線３１および配線ＶＳＬのうち、絶縁層１４から露出する部分の表面に酸化膜が形成されている場合、バンプ電極形成工程を実施する前処理として酸化膜を除去する酸化膜除去工程が実施される場合がある。

【0057】

次にバンプ電極形成工程では、図４～図１５の各図を用いて説明したバンプ電極３３およびバンプ電極３４（図４参照）を形成する。以下では、配線３１に接続されるバンプ電極３３を形成する方法を代表例として説明する。ただし、以下の説明と同様の方法で配線ＶＳＬに接続されるバンプ電極３４を形成することができる。

【0058】

バンプ電極形成工程では、図４に示す配線３１に通電した状態で、電気メッキ法により導体部３３Ａを成膜する（第１成膜工程）。詳しくは、配線３１に通電した状態で、電気メッキ法により銅または銅合金から成る導体部３３Ａを開口部１４Ｈ１と重なる位置、開口部１４Ｈ２と重なる位置、および開口部の周囲に選択的に成膜する。この場合、配線３１との露出面から、選択的に銅膜（または銅合金膜）を成長させることができる。また、本実施の形態の場合、配線３１のうち、絶縁層１４から露出している部分に選択的に銅膜を成長させることができる。このため、大型のステッパ等の大規模な露光装置を新たに準備する必要がない。なお、配線３１および配線ＶＳＬには同時に電流を流すことができるので、配線３１上の導体部３３Ａおよび配線ＶＳＬ上の導体部３４Ａは同じタイミングで一括して形成することができる。

【0059】

次に、配線３１に通電した状態で、錫を含む半田から成る導体部３３Ｂを導体部３３Ａ上に選択的に成膜する（第２成膜工程）。半田膜を成膜する場合も、銅膜を成膜する場合と同様に、電気メッキ法を用いることで、通電された導体部３３Ａの表面上に半田膜が等方的に広がって導体部３３Ｂが成膜される。本工程により、図９および図１０に示すように、互いに離間した二つの部分を有するバンプ電極３３が得られる。

【0060】

本実施の形態のバンプ電極形成工程の場合、絶縁層１４の一部を、導体部３３Ａの部分３３Ｐ１および部分３３Ｐ２を形成するためのマスクとして用いる。このため、図７を用いて説明したように、バンプ電極３３の導体部３３Ｂの一部分と重なる位置（詳しくは、開口部１４Ｈ１と開口部１４Ｈ２との間）に絶縁層１４が配置された構造のバンプ電極３３が得られる。

【0061】

電子部品を搭載する前の基板構造体ＳＵＢ１（図４参照）を半製品として出荷する場合がある。この場合、図１６に示す電子部品実装工程は省略され、図６に示す基板構造体ＳＵＢ１に対して必要な検査や梱包を行った後、出荷準備に入る。すなわち、図１６のバンプ電極形成工程により、電子装置としての基板構造体ＳＵＢ１が得られる。

【0062】

次に、図１６に示す電子部品実装工程では、バンプ電極形成工程の後、図４に示すようにバンプ電極３３と電子部品（図４の例ではＬＥＤ素子２０）とを電気的に接続する。本工程では、例えばレーザを照射することにより図６に示す導体部３３Ｂおよび導体部３４Ｂを溶融させる。これにより、バンプ電極３３は、ＬＥＤ素子２０のアノード電極２０ＥＡに接続され、バンプ電極３４はＬＥＤ素子のカソード電極２０ＥＫに接続される。なお、本工程の前に、図４に示すＬＥＤ素子２０のアノード電極２０ＥＡおよびカソード電極２０ＥＫのそれぞれに、予め半田膜が形成されている場合もある。この場合、半田から成る導体部３３Ｂと電極に形成された半田膜とを容易に一体化させることができるので、バンプ電極３３とアノード電極２０ＥＡを確実に接続することができる。図４に示すバンプ電極３４とカソード電極２０ＥＫについても同様である。

【0063】

＜バンプ電極の変形例＞
次に、バンプ電極の変形例について説明する。図１７は、図４に対する変形例を示す拡大断面図である。図１８は、図１７に示すＬＥＤ素子を搭載する前の状態におけるバンプ電極周辺の透過拡大平面図である。図１９は、図１８のＤ－Ｄ線に沿った拡大断面図である。

【0064】

図１７は、図４に示す表示装置ＤＳＰ１に対する変形例である表示装置ＤＳＰ３を示している。図１８および図１９は、図９および図１０に示す基板構造体ＳＵＢ１に対する変形例である基板構造体ＳＵＢ３を示している。

【0065】

図１７に示す表示装置ＤＳＰ３は、バンプ電極３３およびバンプ電極３４の構造が、図４に示す表示装置ＤＳＰ１と相違する。図１７に示す表示装置ＤＳＰ３の場合、図１８および図１９に示すように、一つの開口部１４Ｈ１内に、導体部３３Ａの部分３３Ｐ１および部分３３Ｐ２のそれぞれが、互いに離間するように配置されている。このため、図１９に示すように、部分３３Ｐ１と部分３３Ｐ２との間には、絶縁層１４が存在せず、半田を含む導体部３３Ｂは、配線３１の上面（開口部１４Ｈ１からの露出面）に接触している。

【0066】

図１７に示す表示装置ＤＳＰ３および表示装置ＤＳＰ３が備えている基板構造体ＳＵＢ３は、以下のように表現できる。電子装置である表示装置ＤＳＰ３、および表示装置ＤＳＰ３が備えている基板構造体ＳＵＢ３は、基板１０と、基板１０上に配置されている配線３１と、無機材料から成る無機絶縁層であって、配線３１を覆う絶縁層１４と、配線３１に接続され、かつ、絶縁層１４から突出するバンプ電極３３と、を有している。バンプ電極３３は、第１金属材料（例えば銅または銅合金）から成り、配線３１に接続された導体部３３Ａと、錫を含む半田から成り、導体部３３Ａ上に配置された導体部３３Ｂと、を含んでいる。図１９に示すように、導体部３３Ａは、絶縁層１４に形成された開口部１４Ｈ１の領域Ｒ１で配線３１に接続されている部分３３Ｐ１と、部分３３Ｐ１と離間して配置され、かつ、開口部１４Ｈ１の領域Ｒ２で配線３１に接続されている部分３３Ｐ２と、を含んでいる。

【0067】

図９および図１０に示すバンプ電極３３の場合、上記したように、配線３１に通電した状態で、電気メッキ法により導体部３３Ａを成膜する。この時、絶縁層１４をマスクとして用いるので、導体部３３Ａの部分３３Ｐ１および部分３３Ｐ２を形成した後、部分３３Ｐ１と部分３３Ｐ２との間には絶縁層１４が残留する。

【0068】

一方、図１８および図１９に示すバンプ電極３３の場合、例えば以下の方法により形成される。すなわち、絶縁層１４および絶縁層１４の開口部１４Ｈ１上に、銅または銅合金から成る金属膜を成膜する。成膜方法は、スパッタ法、ＣＶＤ（Chemical Vapor Deposition）法、あるいはパネルメッキ法等を例示することができる。これらの方法によれば、絶縁層１４および絶縁層１４の開口部１４Ｈ１上に一様な厚さの金属膜が成膜される。その後、図１９に示す部分３３Ｐ１および部分３３Ｐ２に相当する部分を覆うようにレジストマスクを形成する。レジストマスクのパターニングには、感光性の有機膜と、露光装置をもちいたフォトリソグラフィ技術を利用する。次に、部分３３Ｐ１および部分３３Ｐ２がレジストマスクに覆われた状態で、エッチング処理を行い、金属膜のうち、不要な部分を除去する。以上の処理により図１９に示す導体部３３Ａが形成される。以降は、上記した第２成膜工程と同様に、電気メッキ法により錫を含む半田から成る導体部３３Ｂを成膜する。図１９に示す配線３１に通電した状態でメッキ処理を行うことにより、導体部３３Ｂは、配線３１のうち、開口部１４Ｈ１から露出している部分、および導体部３３Ａの露出面上に選択的に成膜される。

【0069】

以上の工程により得られたバンプ電極３３は、図１９に示すように、部分３３Ｐ３の一部と部分３３Ｐ４の一部とが一体化している場合がある。ただし、部分３３Ｐ３の頂部と部分３３Ｐ４の頂部との間には隙間が形成されている。

【0070】

図１７に示すＬＥＤ素子２０を搭載する電子部品実装工程（図１６参照）では、既に説明したように、導体部３３Ｂを溶融させることにより、バンプ電極３３は、ＬＥＤ素子２０のアノード電極２０ＥＡに接続される。図１７に示す例では、表示装置ＤＳＰ３は、バンプ電極３３に接続されているアノード電極２０ＥＡを備えた電子部品をさらに有している。バンプ電極３３の導体部３３Ｂは、部分３３Ｐ１および部分３３Ｐ２のそれぞれに接続されている。この時、部分３３Ｐ１の頂部と部分３３Ｐ２の頂部との間に設けられた隙間は、気体の排出経路として機能する。このため、本変形例の場合にも、図１７に示すバンプ電極３３とアノード電極２０ＥＡとの間にボイドが形成されることを防止できる。

【0071】

上記では、バンプ電極３３について説明したが、図１７に示すバンプ電極３４についても図１７に示すバンプ電極３３と同様な構造である。

【0072】

また、図１８に示す例では、部分３３Ｐ１および部分３３Ｐ２のそれぞれは、平面視において、Ｘ方向に延びた線状のパターンである。

【0073】

また、図１７に示すように、バンプ電極３３の導体部３３Ｂは、導体部３３Ａの部分３３Ｐ１と部分３３Ｐ２との間において、配線３１と接触している。

【0074】

また、図１７に示すように、表示装置ＤＳＰ３は、基板１０上に形成され、かつ、配線３１と離間するように配置され、かつ、絶縁層１４に覆われている配線ＶＳＬと、配線ＶＳＬに接続され、かつ、絶縁層１４から突出するバンプ電極３４と、を更に有している。バンプ電極３３およびバンプ電極３４は、Ｘ方向に交差するＹ方向に沿って配列されている。言い換えれば、部分３３Ｐ１および部分３３Ｐ２のそれぞれは、平面視において、バンプ電極３３およびバンプ電極３４の配列方向に交差する方向に延びている。

【0075】

図１８に示す例の場合、半田がＸ方向に沿って濡れ広がるので、Ｙ方向において半田が濡れ広がる範囲を制御し易い。このため、図１７に示すアノード電極２０ＥＡとカソード電極２０ＥＫの離間距離が小さい場合であっても、バンプ電極３３の導体部３３Ｂ、およびバンプ電極３４の導体部３４Ｂに含まれている半田を介してこれらの電極が短絡することを防止できる。

【0076】

ただし、図示は省略するが、図１８に示す部分３３Ｐ１および部分３３Ｐ２のそれぞれが、図１２を用いて説明した変形例と同様に、Ｙ方向に延びている場合がある。図１７に示すアノード電極２０ＥＡとカソード電極２０ＥＫの離間距離が十分に確保できている場合には、図１２と同様の変形例を適用した場合でも、導体部３４Ｂに含まれている半田を介してこれらの電極が短絡することを防止できる。

【0077】

また、図２０および図２１に示すように、図１３～図１５を用いて説明したバンプ電極３３の構造を、図１７～図１９に示すバンプ電極３３の構造と組み合わせて適用することができる。図２０は、図１８に対する変形例を示す透過拡大平面図である。図２１は、図２０のＥ－Ｅ線に沿った拡大断面図である。図２２は、図２０および図２１に示すバンプ電極にＬＥＤ素子のアノード電極を接続した状態を示す透過拡大平面図である。

【0078】

図２０および図２１は、図１８および図１９に示す基板構造体ＳＵＢ３に対する変形例である基板構造体ＳＵＢ４を示している。また、図２２は、図２０および図２１に示す基板構造体ＳＵＢ４のバンプ電極３３上に図１７に示すＬＥＤ素子２０を搭載した表示装置ＤＳＰ４を示している。

【0079】

図２０に示す電子装置である基板構造体ＳＵＢ４が有するバンプ電極３３の場合、導体部３３Ａは、部分３３Ｐ１および部分３３Ｐ２と離間して配置され、開口部１４Ｈ１の領域Ｒ３（図２１参照）で配線３１に接続されている部分３３Ｐ５と、部分３３Ｐ１、部分３３Ｐ２、および部分３３Ｐ５のそれぞれと離間して配置され、かつ、開口部１４Ｈ１の領域Ｒ４（図２１参照）で配線３１に接続されている部分３３Ｐ６と、を更に含んでいる。

【0080】

図２０に示すように、部分３３Ｐ１、部分３３Ｐ２、部分３３Ｐ５、および部分３３Ｐ６のそれぞれは、平面視において、四辺形（四角形）のパターンである。なお、図２０に示す導体部３３Ａの各部分は、エッチング加工を容易に行うことができる点で有利な四角形としている。ただし変形例として、図１３に示す導体部３３Ａの各部分と同様に円形とする場合、あるいは図示しない楕円形とする場合もある。

【0081】

本変形例においても、導体部３３Ｂの部分３３Ｐ３、部分３３Ｐ４、部分３３Ｐ７、および部分３３Ｐ８のそれぞれの一部分は互いに連結されている。しかし、部分３３Ｐ１、部分３３Ｐ２、部分３３Ｐ５、および部分３３Ｐ６のそれぞれは、互いに離間している。このため、導体部３３Ｂの部分３３Ｐ３、部分３３Ｐ４、部分３３Ｐ７、および部分３３Ｐ８のそれぞれの頂部の間には隙間が形成されている。この隙間は、図２２に示すように導体部３３ＢとＬＥＤ素子２０のアノード電極２０ＥＡとを接続する際に、気体の排出経路として機能する。

【0082】

また、図２２に示すように、基板構造体ＳＵＢ４を備えている表示装置ＤＳＰ４は、バンプ電極３３に接続されているアノード電極２０ＥＡを備えた電子部品を有している。アノード電極２０ＥＡの導体部３３Ｂは、アノード電極２０ＥＡに接続され、かつ、導体部３３Ａの部分３３Ｐ１、部分３３Ｐ２、部分３３Ｐ５、および部分３３Ｐ６のそれぞれに接続されている。

【0083】

以上、実施の形態および代表的な変形例について説明したが、上記した技術は、例示した変形例以外の種々の変形例に適用可能である。例えば、上記した変形例同士を組み合わせてもよい。

【0084】

本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。例えば、前述の各実施形態に対して、当業者が適宜、構成要素の追加、削除若しくは設計変更を行ったもの、または、工程の追加、省略若しくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。

【産業上の利用可能性】

【0085】

本発明は、表示装置等の電子装置に利用可能である。

【符号の説明】

【0086】

５ 制御回路
６ 駆動回路
１０ 基板
１０ｂ，１０ｆ 面
１１，１２，１３，１４ 絶縁層
１４Ｈ１，１４Ｈ２，１４Ｈ３，１４Ｈ４，１４Ｈ５，１４Ｈ６ 開口部
２０ ＬＥＤ素子（発光素子，電子部品）
２０ＥＡ アノード電極
２０ＥＫ カソード電極
３１，３２，ＶＬ，ＶＳＬ 配線
３３，３４，３５ バンプ電極
３３Ａ，３３Ｂ，３４Ａ，３４Ｂ，３５Ａ，３５Ｂ 導体部
３３Ｐ１，３３Ｐ２，３３Ｐ３，３３Ｐ４，３３Ｐ５，３３Ｐ６，３３Ｐ７，３３Ｐ８，３４Ｐ１，３４Ｐ２，３４Ｐ３，３４Ｐ４ 部分
３３Ｘ，３５Ｘ 壁部
４１ 絶縁層
５０ 半導体層
ＤＡ 表示領域
ＤＳＰ１，ＤＳＰ２，ＤＳＰ３，ＤＳＰ４ 表示装置
ＥＤ ドレイン電極
ＥＧ ゲート電極
ＥＳ ソース電極
ＧＬ 走査信号線
Ｇｓ 制御信号
ＬＸＰ 配線交差部
ＰＦＡ 周辺領域
ＰＩＸ，ＰＩＸ１，ＰＩＸ２ 画素
ＰＶＳ 基準電位（固定電位）
Ｒ１，Ｒ２，Ｒ３ 領域
ＳＵＢ１，ＳＵＢ２，ＳＵＢ３，ＳＵＢ４ 基板構造体
ＳＷ スイッチング素子
Ｖｓｇ 映像信号

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】