特開 2024-119662 電源制御装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024119662

(43)【公開日】2024-09-03

(54)【発明の名称】電源制御装置

(51)【国際特許分類】

   H03K 17/08 20060101AFI20240827BHJP

   H03K 17/687 20060101ALI20240827BHJP

【ＦＩ】

H03K17/08 C

H03K17/687 A

【審査請求】未請求

【請求項の数】3

【出願形態】ＯＬ

(21)【出願番号】P 2023026726

(22)【出願日】2023-02-22

(71)【出願人】

【識別番号】320012037

【氏名又は名称】ラピステクノロジー株式会社

(74)【代理人】

【識別番号】110001519

【氏名又は名称】弁理士法人太陽国際特許事務所

(72)【発明者】

【氏名】松本 凌

【テーマコード（参考）】

5J055

【Ｆターム（参考）】

5J055AX34

5J055AX53

5J055AX64

5J055BX16

5J055CX07

5J055DX13

5J055EY21

5J055EZ57

(57)【要約】

【課題】ショート発生時に、素早く電源電流の制御が可能な電源制御装置を提供することを目的とする。
【解決手段】ＳＷ制御回路１８及びＳＷ制御回路２０が回路のショートを検出すると、ＳＷ制御回路１８はスイッチＳＷ０をオフし、ＳＷ制御回路２０はＳＷ１をオンする。これにより、ＮＭＯＳＦＥＴ１２のゲートソース間がショートしてＮＭＯＳＦＥＴ１２がオフし、バッテリ１４から負荷への電力供給が停止される。さらに、ショート検出回路２４が回路のショートを検出すると、スイッチＳＷ２をオンしてＮＭＯＳＦＥＴ１２のゲートがグランドされる。これにより、ＮＭＯＳＦＥＴ１２の寄生容量により一定時間高い状態になっていたゲート電位を瞬時にＧＮＤまで落とせるため、より速くＮＭＯＳＦＥＴ１２をオフにすることができる。
【選択図】図３

【特許請求の範囲】

【請求項1】

電源から負荷への電力の供給をオンオフするスイッチ部を作動させる作動回路と、
前記スイッチ部とグランドとの間に接続され、前記スイッチ部の前記グランドへの接続と非接続とを切り替えるグランドスイッチ部と、
回路のショートが検出された場合に、前記作動回路の接続を制御して前記スイッチ部をオフし、前記グランドスイッチ部を制御して前記スイッチ部をグランドに接続する制御部と、
を備えた電源制御装置。

【請求項2】

前記制御部は、前記ショートが検出された場合に、前記作動回路との接続を制御して前記スイッチ部をオフする第１制御部と、
前記ショートが検出された場合に、前記グランドスイッチ部を制御して前記スイッチ部をグランドに接続する第２制御部と、
からなる請求項１に記載の電源制御装置。

【請求項3】

前記第１制御部は、前記作動回路を作動させる第１スイッチを制御する第１スイッチ制御部と、
前記作動回路を非作動にする第２スイッチを制御する第２スイッチ制御部と、
を含む請求項２に記載の電源制御装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、電源制御装置に関する。

【背景技術】

【0002】

特許文献１には、電源と負荷との間に接続されたハイサイドスイッチとしてＮチャネル型のパワーＭＯＳＦＥＴを用いた負荷駆動回路であって、前記パワーＭＯＳＦＥＴのゲート電圧と前記電源の電源電圧とを比較する比較回路と、前記パワーＭＯＳＦＥＴのターンオフ動作において前記パワーＭＯＳＦＥＴのゲート端子から電荷を放電させる遮断回路とを具備し、前記パワーＭＯＳＦＥＴのゲート端子から電荷を放電させる放電速度は、前記ゲート電圧が前記電源電圧より高い場合と比較して、前記ゲート電圧が前記電源電圧より低い場合を遅く切り換えることが記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２０１２－１０９９１６号公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

特許文献１では、ハイサイドスイッチとして用いられるＮチャネル型のＭＯＳＦＥＴのターンオフ動作に際し、簡単な構成でオフ時間Ｔｏｆｆと立下り時間Ｔｆの最適化が可能である。しかしながら、ショート発生時には素早く電源電流の制御を行う必要があるため改善の余地がある。

【0005】

本発明は、上記事実を考慮して成されたもので、ショート発生時に、素早く電源電流の制御が可能な電源制御装置を提供することを目的とする。

【課題を解決するための手段】

【0006】

第１態様に係る電源制御装置は、電源から負荷への電力の供給をオンオフするスイッチ部を作動させる作動回路と、前記スイッチ部とグランドとの間に接続され、前記スイッチ部の前記グランドへの接続と非接続とを切り替えるグランドスイッチ部と、回路のショートが検出された場合に、前記作動回路の接続を制御して前記スイッチ部をオフし、前記グランドスイッチ部を制御して前記スイッチ部をグランドに接続する制御部と、を備えている。

【発明の効果】

【0007】

以上説明したように本発明によれば、ショート発生時に、素早く電源電流の制御が可能な電源制御装置を提供できる。

【図面の簡単な説明】

【0008】

【図1】本実施形態に係る電源制御装置の概略構成を示す図である。

【図2】本実施形態に係る電源制御装置において、スイッチＳＷ０をオフし、スイッチＳＷ１をオンした状態を示す図である。

【図3】本実施形態に係る電源制御装置において、スイッチＳＷ０をオフし、スイッチＳＷ１をオンし、かつスイッチＳＷ２をオンした状態を示す図である。

【図4】従来の電源制御装置の一例を示す図である。

【図5】従来の電源制御装置において、スイッチＳＷ０がオフし、スイッチＳＷ１がオンした状態を示す図である。

【図6】従来の電源制御装置と本実施形態に係る電源制御装置のゲート電位及びソース電位の時間変化を示す図である。

【発明を実施するための形態】

【0009】

以下、図面を参照して本発明の実施の形態の一例を詳細に説明する。図１は、本実施形態に係る電源制御装置の概略構成を示す図である。なお、図１中の点線は外部接続を表す。

【0010】

本実施形態に係る電源制御装置１０は、ハイサイドＦＥＴドライバによるバッテリ電流制御を行うものである。具体的には、本実施形態に係る電源制御装置１０は、図１に示すように、バッテリ１４の電力を負荷１６に供給するスイッチ部の一例としてのＮＭＯＳＦＥＴ１２を制御するものである。

【0011】

ＮＭＯＳＦＥＴ１２のドレイン端子には電源の一例としてのバッテリ１４が接続され、ソース端子にはグランド（ＧＮＤ）された負荷１６が接続されている。すなわち、ＮＭＯＳＦＥＴ１２をオンすることにより、バッテリ１４からの電力が負荷１６に供給されるようになっている。

【0012】

ＮＭＯＳＦＥＴ１２のゲート端子には出力端子Ａｏｕｔが設けられ、ソース端子には負荷１６との間に入力端子Ａｉｎが設けられている。

【0013】

入力端子Ａｏｕｔには、第１スイッチの一例としてのスイッチＳＷ０、及び第２スイッチの一例としてのスイッチＳＷ１の一端がそれぞれ接続されている。スイッチＳＷ０の他端は作動回路の一例としての昇圧回路２２の一端に接続され、スイッチＳＷ１の他端は昇圧回路２２の他端及び入力端子Ａｉｎに接続されている。

【0014】

スイッチＳＷ０はＳＷ制御回路１８によってオンオフが制御され、スイッチＳＷ１はＳＷ制御回路２０によってオンオフが制御される。

【0015】

また、ＳＷ制御回路１８は、回路のショートを検出した場合に、スイッチＳＷ０をオフする。一方、ＳＷ制御回路２０は、回路のショートを検出した場合に、スイッチＳＷ１をオンする。

【0016】

昇圧回路２２は、バッテリ１４から負荷１６への電力の供給をオンオフするＮＭＯＳＦＥＴ１２を作動させる。具体的には、昇圧回路２２は、入力端子Ａｉｎの電圧を基準にゲートソース間電圧１２Ｖを作ることにより、ＮＭＯＳＦＥＴ１２をオンして、バッテリ１４からの電力を負荷１６に供給する。

【0017】

また、入力端子Ａｏｕｔには、グランドスイッチ部の一例としてのスイッチＳＷ２の一端がさらに接続されており、スイッチＳＷ２の他端はグランドされている。すなわち、スイッチＳＷ２は、ＮＭＯＳＦＥＴ１２のゲートとグランドとの間に接続され、ＮＭＯＳＦＥＴ１２のゲートのグランドへの接続と非接続とを切り替える。当該スイッチＳＷ２は、ショート検出回路２４によってオンオフが制御される。具体的には、ショート検出回路２４によって回路のショートが検出された場合に、スイッチＳＷ２がオンされるようになっている。

【0018】

なお、ＳＷ制御回路１８、ＳＷ制御回路２０、及びショート検出回路２４は、回路のショートが検出された場合に、昇圧回路２２の接続を制御してＮＭＯＳＦＥＴ１２をオフし、スイッチＳＷ２を制御してＮＭＯＳＦＥＴ１２のゲートをグランドに接続する制御部の一例に対応する。また、ＳＷ制御回路１８及びＳＷ制御回路２０は、昇圧回路２２との接続を制御してＮＭＯＳＦＥＴ１２をオフする第１制御部の一例に対応する。また、ショート検出回路２４は、第２制御部の一例に対応する。また、ＳＷ制御回路１８は、昇圧回路２２を作動させるスイッチＳＷ０を制御する第１スイッチ制御部に対応し、ＳＷ制御回路２０は昇圧回路２２を非作動にするスイッチＳＷ１を制御する第２スイッチ制御部に対応する。

【0019】

続いて、本実施形態に係る電源制御装置１０のスイッチＳＷ０、スイッチＳＷ１、及びスイッチＳＷ２の制御について説明する。

【0020】

まず、図１に示すように、ＳＷ制御回路１８がスイッチＳＷ０をオンし、ＳＷ制御回路２０がスイッチＳＷ１をオフし、ショート検出回路２４がスイッチＳＷ２をオフする。これにより、昇圧回路２２が入力端子Ａｉｎ電圧を基準にゲートソース間に電圧１２Ｖを発生し、ＮＭＯＳＦＥＴ１２がオンされて、バッテリ１４からの電力が負荷１６に供給される。

【0021】

ここで、ＳＷ制御回路１８及びＳＷ制御回路２０が回路のショートを検出すると、図２に示すように、ＳＷ制御回路１８はスイッチＳＷ０をオフし、ＳＷ制御回路２０はＳＷ１をオンする。これにより、ＮＭＯＳＦＥＴ１２のゲートソース間がショートしてＮＭＯＳＦＥＴ１２がオフし、バッテリ１４から負荷への電力供給が停止される。図２は、本実施形態に係る電源制御装置１０において、スイッチＳＷ０をオフし、スイッチＳＷ１をオンした状態を示す図である。

【0022】

さらに、ショート検出回路２４が回路のショートを検出すると、図３に示すように、スイッチＳＷ２をオンしてＮＭＯＳＦＥＴ１２のゲートがグランドされる。これにより、ＮＭＯＳＦＥＴ１２の寄生容量により一定時間高い状態になっていたゲート電位を瞬時にグランドまで落とせるため、より速くＮＭＯＳＦＥＴ１２をオフにすることができる。また、ショート時にはＮＭＯＳＦＥＴ１２のソース電位はグランドになるため、ゲート電位をグランドにした際でもＮＭＯＳＦＥＴ１２のゲート耐圧を超える懸念はない。図３は、本実施形態に係る電源制御装置１０において、スイッチＳＷ０をオフし、スイッチＳＷ１をオンし、かつスイッチＳＷ２をオンした状態を示す図である。

【0023】

次に、参考例として従来の電源制御装置５０について簡単に説明する。図４は、従来の電源制御装置の一例を示す図である。なお、図１～３と共通の構成については同一符号で示す。

【0024】

従来の電源制御装置５０は、図４に示すように、本実施形態に係る電源制御装置１０に対して、スイッチＳＷ２が省略された構成とされている。換言すれば、本実施形態に係る電源制御装置１０は、従来の電源制御装置５０に対して、ＮＭＯＳＦＥＴ１２のゲートにグランドされたスイッチＳＷ２を追加している。

【0025】

従来の電源制御装置５０では、図４に示すように、ＳＷ制御回路１８がスイッチＳＷ０をオンし、ＳＷ制御回路２０がスイッチＳＷ１をオフする。これにより、昇圧回路２２が入力端子Ａｉｎ電圧を基準にゲートソース間に電圧１２Ｖを発生し、ＮＭＯＳＦＥＴ１２がオンされて、バッテリ１４からの電力が負荷１６に供給される。

【0026】

ここで、ＳＷ制御回路１８及びＳＷ制御回路２０が回路のショートを検出すると、図５に示すように、ＳＷ制御回路１８はスイッチＳＷ０をオフし、ＳＷ制御回路２０はＳＷ１をオンする。これにより、ＮＭＯＳＦＥＴ１２のゲートソース間がショートしてＮＭＯＳＦＥＴ１２がオフし、バッテリ１４から負荷への電力供給が停止される。図５は、従来の電源制御装置５０において、スイッチＳＷ０がオフし、スイッチＳＷ１がオンした状態を示す図である。

【0027】

ところで、ＮＭＯＳＦＥＴ１２のオフ時間が遅いとショート電流とオン抵抗による損失でＮＭＯＳＦＥＴ１２が破壊され、バッテリ１４の過放電による劣化や発火に繋がる虞がある。そのため、ショート検出時にはスイッチに素早くバッテリ電流制御を行う必要がある。

【0028】

従来の電源制御装置５０のＮＭＯＳＦＥＴ１２の制御は、ＭＯＳＦＥＴのＩＤーＶＧＳ特性を利用しているが、スイッチＳＷ１のオン抵抗とＮＭＯＳＦＥＴ１２の寄生容量によりこのスイッチングには遅延時間が発生する。しかし、ショート検出時には素早くバッテリ１４の電流制御を行う必要があり、従来の電源制御装置５０では過放電によるバッテリ１４の劣化や発火が懸念される。

【0029】

これに対して、本実施形態に係る電源制御装置１０では、ショート検出時にスイッチＳＷ０をオフしてスイッチＳＷ１をオンすることで、ＮＭＯＳＦＥＴ１２をオフし、かつスイッチＳＷ２をオンすることでＮＭＯＳＦＥＴ１２のゲートをグランドする。これにより、ＮＭＯＳＦＥＴ１２の寄生容量により一定時間高い状態になっていたゲート電位を瞬時にグランドまで落とせるため、従来の電源制御装置５０に比べてより速くＮＭＯＳＦＥＴ１２をオフにすることができる。

【0030】

図６は、従来の電源制御装置５０と本実施形態に係る電源制御装置１０のゲート電位及びソース電位の時間変化を示す図である。

【0031】

図６に示すように、従来の電源制御装置５０のゲート電位及び従来のソース電位に比べて、本実施形態に係る電源制御装置１０では、ゲート電位及びソース電位が０Ｖになるまでの時間が短縮されている。

【0032】

詳細には、従来の電源制御装置５０では、ゲート電位及びソース電位の立下りがスイッチのオン抵抗と寄生容量によってなまっていたが、本実施形態に係る電源制御装置１０では、ゲート電位がグランドにショートするため、立下りが急になっており、それにともなってソース電位も落ちている。これにより、ＮＭＯＳＦＥＴ１２のオフ時間を従来の電源制御装置５０よりも約８７％短縮することができる。従って、本実施形態に係る電源制御装置１０は、ショート発生時に、素早く電源電流の制御が可能となる。

【0033】

なお、上記の実施形態では、ＮＭＯＳＦＥＴ１２をスイッチ部の一例として適用した例を説明したが、これに限定されるものではない。例えば、ＮＭＯＳＦＥＴ１２以外のＦＥＴを適用してもよい。

【0034】

また、上記の実施形態では、ハイサイドＦＥＴドライバを一例として説明したが、ハイサイドドライバに限るものではなく、ローサイドＦＥＴドライバに適用してもよい。

【0035】

また、上記の実施形態では、ＳＷ制御回路１８、ＳＷ制御回路２０、及びショート検出回路２４をそれぞれ個別の回路として説明したが、これに限るものではなく、ＳＷ制御回路１８及びＳＷ制御回路２０は１つの回路としてもよいし、ＳＷ制御回路１８、ＳＷ制御回路２０、及びショート検出回路２４を１つの回路としてもよい。

【0036】

さらに、本発明は、上記に限定されるものでなく、上記以外にも、その主旨を逸脱しない範囲内において種々変形して実施可能であることは勿論である。

【符号の説明】

【0037】

１０ 電源制御装置
１２ ＮＭＯＳＦＥＴ
１４ バッテリ
１６ 負荷
１８、２０ ＳＷ制御回路
２２ 昇圧回路
２４ ショート検出回路
Ａｉｎ 入力端子
Ａｏｕｔ 出力端子
ＳＷ０、ＳＷ１、ＳＷ２ スイッチ

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】