特開 2024-120174 トレンチおよび／またはメサセグメント化のためのシリコンプラグを有する半導体デバイス

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024120174

(43)【公開日】2024-09-04

(54)【発明の名称】トレンチおよび／またはメサセグメント化のためのシリコンプラグを有する半導体デバイス

(51)【国際特許分類】

   H01L 21/76 20060101AFI20240828BHJP

   H01L 21/822 20060101ALI20240828BHJP

   H01L 27/088 20060101ALI20240828BHJP

【ＦＩ】

H01L21/76 L

H01L27/04 C

H01L27/088 331E

H01L27/088 331A

H01L27/04 A

【審査請求】未請求

【請求項の数】20

【出願形態】ＯＬ

【外国語出願】

(21)【出願番号】P 2024025392

(22)【出願日】2024-02-22

(31)【優先権主張番号】18/113,351

(32)【優先日】2023-02-23

(33)【優先権主張国・地域又は機関】US

(71)【出願人】

【識別番号】516153409

【氏名又は名称】インフィニオン テクノロジーズ オーストリア アーゲー

【氏名又は名称原語表記】Ｉｎｆｉｎｅｏｎ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ａｕｓｔｒｉａ ＡＧ

【住所又は居所原語表記】Ｓｉｅｍｅｎｓｓｔｒ． ２， Ａ－９５００ Ｖｉｌｌａｃｈ， Ａｕｓｔｒｉａ

(74)【代理人】

【識別番号】100114890

【弁理士】

【氏名又は名称】アインゼル・フェリックス＝ラインハルト

(74)【代理人】

【識別番号】100098501

【弁理士】

【氏名又は名称】森田 拓

(74)【代理人】

【識別番号】100116403

【弁理士】

【氏名又は名称】前川 純一

(74)【代理人】

【識別番号】100134315

【弁理士】

【氏名又は名称】永島 秀郎

(74)【代理人】

【識別番号】100162880

【弁理士】

【氏名又は名称】上島 類

(72)【発明者】

【氏名】アネット ヴィンツァー

(72)【発明者】

【氏名】ラース ミュラー－メスカンプ

(72)【発明者】

【氏名】ラルフ ルドルフ

(72)【発明者】

【氏名】トム ペーターヘンゼル

(72)【発明者】

【氏名】ビアギート エーレンヴァル

(72)【発明者】

【氏名】フリド エアラー

(72)【発明者】

【氏名】ディアク マンガー

【テーマコード（参考）】

5F032

5F038

5F048

【Ｆターム（参考）】

5F032AA01

5F032AA35

5F032AA44

5F032AA46

5F032AA47

5F032AA48

5F032AA63

5F032BA02

5F032BA08

5F032BB04

5F032BB06

5F032CA17

5F032CA24

5F032CA25

5F032DA02

5F038AC05

5F038AC10

5F038AC15

5F038CA02

5F038CA05

5F038EZ06

5F048AA04

5F048AA05

5F048AC01

5F048AC06

5F048BC03

5F048BG01

5F048BG03

5F048BG05

5F048BG13

5F048BG14

(57)【要約】

【課題】本発明は、トレンチおよび／またはメサセグメント化のためのシリコンプラグを有する半導体デバイスを提供する。
【解決手段】半導体デバイスは、前面および電気的に絶縁された裏面を有するシリコン層と、シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、シリコン層の第１の領域を横方向にアイソレートする第１のトレンチと、第１のトレンチ内の導電性材料と、シリコン層のシリコン材料から導電性材料を分離する誘電材料と、誘電材料によって横方向に取り囲まれ、導電性材料を第１のトレンチ内の複数の別個のセグメントに分割する複数のシリコンプラグと、を備える。半導体デバイスおよび半導体デバイスを製造するための方法のさらなる実施形態も説明される。
【選択図】なし

【特許請求の範囲】

【請求項1】

半導体デバイスであって、前記半導体デバイスは、
前面および電気的に絶縁された裏面を有するシリコン層と、
前記シリコン層を貫通して前記前面から前記電気的に絶縁された裏面まで延在し、前記シリコン層の第１の領域を横方向にアイソレートする第１のトレンチと、
前記第１のトレンチ内の導電性材料と、
前記シリコン層のシリコン材料から前記導電性材料を分離する誘電材料と、
前記誘電材料によって横方向に取り囲まれ、前記導電性材料を前記第１のトレンチ内の複数の別個のセグメントに分割する複数のシリコンプラグと、
を備える半導体デバイス。

【請求項2】

横方向において、各シリコンプラグの周りの前記誘電材料の平均厚さは、前記シリコン材料と前記導電性材料との間の前記誘電材料の平均厚さよりも大きい、
請求項１に記載の半導体デバイス。

【請求項3】

前記シリコン層の前記第１の領域は、ドリフト領域によってドレイン領域から横方向に分離されたソース領域を有するトランジスタデバイスを含み、前記シリコンプラグは、前記トランジスタデバイスがオフであるときに別個のセグメントが異なる電位にあるように、前記導電性材料を前記ソース領域と前記ドレイン領域との間の前記別個のセグメントに分割する、
請求項１に記載の半導体デバイス。

【請求項4】

前記半導体デバイスは、第２のトレンチをさらに備え、
前記第２のトレンチは、前記シリコン層を貫通して前記前面から前記電気的に絶縁された裏面まで延在し、前記シリコン層の第２の領域を横方向にアイソレートし、前記導電性材料を含み、
前記誘電材料は、前記シリコン層の前記シリコン材料から前記第２のトレンチ内の前記導電性材料を分離し、
前記第１および第２のトレンチは、互いに交差または合流し、
前記シリコンプラグの１つは、前記第１および第２のトレンチが互いに交差または合流するところで前記導電性材料を中断する、
請求項１に記載の半導体デバイス。

【請求項5】

前記シリコン層の前記第１の領域は、前記第１のトレンチによって前記シリコン層の第２の領域から横方向にアイソレートされ、前記第１および第２の領域は、異なる電圧ドメインを支持し、前記シリコンプラグの少なくとも１つは、前記導電性材料を前記シリコン層の前記第１の領域と第２の領域との間の少なくとも２つの別個のセグメントに分割して、前記第１の領域と第２の領域との間に容量性カプラを形成する、
請求項１に記載の半導体デバイス。

【請求項6】

前記複数のシリコンプラグは、前記シリコン層を貫通して前記前面から前記電気的に絶縁された裏面まで延在する別のトレンチと前記第１のトレンチが合流または交差する各位置で、前記導電性材料を中断する、
請求項１に記載の半導体デバイス。

【請求項7】

前記半導体デバイスは、前記シリコン層を貫通して前記前面から前記電気的に絶縁された裏面まで延在し、前記第１のトレンチと合流する複数の追加トレンチをさらに備え、
前記複数の追加トレンチは、前記シリコン層の第１の追加領域を前記シリコン層の第２の追加領域から横方向にアイソレートし、
前記第１の追加領域は、前記第２の追加領域よりも高い電圧ドメインを支持し、
レベルシフタデバイスは、前記第１の領域内に形成され、前記第１の追加領域と第２の追加領域との間に電圧レベルシフトを提供するように構成され、
前記複数のシリコンプラグは、前記複数の追加トレンチが前記第１のトレンチと合流するところで前記導電性材料を中断する、
請求項１に記載の半導体デバイス。

【請求項8】

半導体デバイスであって、前記半導体デバイスは、
前面および電気的に絶縁された裏面を有するシリコン層と、
前記シリコン層を貫通して前記前面から前記電気的に絶縁された裏面まで延在し、前記シリコン層の複数の領域を横方向にアイソレートする複数のトレンチと、
トレンチ内の導電性材料と、
前記シリコン層のシリコン材料から前記導電性材料を分離する誘電材料と、
第１の横方向の前記トレンチの隣接するトレンチ間の第１のシリコンメサと、
前記第１の横方向を横断する第２の横方向の前記トレンチの隣接するトレンチ間の第２のシリコンメサであって、前記第１および第２のシリコンメサが互いに交差する第２のシリコンメサと、
前記第１および第２のシリコンメサが互いに交差する領域にあるシリコンプラグまたはシリコンメサであって、前記誘電材料によって横方向に取り囲まれ、前記第１および第２のシリコンメサを互いに分離するシリコンプラグまたはシリコンメサと、
を備える半導体デバイス。

【請求項9】

横方向において、前記シリコンプラグの周りの前記誘電材料の平均厚さは、前記シリコン材料と前記導電性材料との間の前記誘電材料の平均厚さよりも大きい、
請求項８に記載の半導体デバイス。

【請求項10】

前記第１のシリコンメサは、前記第１および第２のシリコンメサが互いに交差する領域の外側で前記誘電材料によって互いに分離された複数のセグメントに分割される、
請求項８に記載の半導体デバイス。

【請求項11】

前記第１のシリコンメサは、前記第１および第２のシリコンメサが互いに交差する領域の外側で前記誘電材料によって互いに分離された複数のセグメントに分割され、
前記第２のシリコンメサは、前記第１および第２のシリコンメサが互いに交差する領域の外側で前記誘電材料によって互いに分離された複数のセグメントに分割される、
請求項８に記載の半導体デバイス。

【請求項12】

前記シリコン層の前記横方向にアイソレートされた領域の第１のサブセットは、第１の電圧ドメインを支持し、前記シリコン層の前記横方向にアイソレートされた領域の第２のサブセットは、前記第１の電圧ドメインとは異なる第２の電圧ドメインを支持し、前記第１の電圧ドメインの前記横方向にアイソレートされた領域の１つまたは複数が前記第２の電圧ドメインの前記横方向にアイソレートされた領域の１つまたは複数に隣接するコーナ領域において、前記シリコンプラグは、前記第１および第２のシリコンメサを互いに分離する、
請求項８に記載の半導体デバイス。

【請求項13】

半導体デバイスであって、
前面および電気的に絶縁された裏面を有するシリコン層と、
前記シリコン層を貫通して前記前面から前記電気的に絶縁された裏面まで延在し、前記シリコン層の複数の領域を横方向にアイソレートする複数のトレンチであって、第１の横方向の前記トレンチの中間トレンチは、前記第１の横方向を横断する第２の横方向の前記トレンチの中間トレンチと交差する、複数のトレンチと、
前記トレンチ内の導電性材料と、
前記シリコン層のシリコン材料から前記導電性材料を分離する誘電材料と、
前記第１の横方向の前記トレンチの隣接するトレンチ間および前記第２の横方向の前記トレンチの隣接するトレンチ間のシリコンメサと、
前記誘電材料によって横方向に取り囲まれ、前記第１の横方向の前記中間トレンチが前記第２の横方向の前記中間トレンチと交差するところで前記導電性材料を中断するシリコンプラグと、
を備える半導体デバイス。

【請求項14】

横方向において、前記シリコンプラグの周りの前記誘電材料の平均厚さは、前記シリコン層の前記横方向にアイソレートされた領域と前記導電性材料との間の前記誘電材料の平均厚さよりも大きい、
請求項１３に記載の半導体デバイス。

【請求項15】

前記第１の横方向の前記トレンチの隣接するトレンチ間の前記シリコンメサは、前記誘電材料によって互いに分離された複数のセグメントに分割される、
請求項１３に記載の半導体デバイス。

【請求項16】

前記第２の横方向の前記トレンチの隣接するトレンチ間の前記シリコンメサは、前記誘電材料によって互いに分離された複数のセグメントに分割される、
請求項１３に記載の半導体デバイス。

【請求項17】

前記第１の横方向の前記トレンチの隣接するトレンチ間の前記シリコンメサは、前記誘電材料によって互いに分離された複数のセグメントに分割され、前記第２の横方向の前記トレンチの隣接するトレンチ間の前記シリコンメサは、前記誘電材料によって互いに分離された複数のセグメントに分割される、
請求項１３に記載の半導体デバイス。

【請求項18】

前記シリコン層の前記横方向にアイソレートされた領域の第１のサブセットは、第１の電圧ドメインを支持し、
前記シリコン層の前記横方向にアイソレートされた領域の第２のサブセットは、前記第１の電圧ドメインとは異なる第２の電圧ドメインを支持し、
前記シリコンプラグは、前記第１の電圧ドメインの前記横方向にアイソレートされた領域の１つまたは複数が前記第２の電圧ドメインの前記横方向にアイソレートされた領域の１つまたは複数に隣接するコーナ領域内の前記中間トレンチ内の前記導電性材料を分離する、
請求項１３に記載の半導体デバイス。

【請求項19】

半導体デバイスであって、前記半導体デバイスは、
前面および電気的に絶縁された裏面を有するシリコン層と、
前記シリコン層を貫通して前記前面から前記電気的に絶縁された裏面まで延在し、前記シリコン層を第１の横方向にセグメント化するトレンチの第１の対と、
前記シリコン層を貫通して前記前面から前記電気的に絶縁された裏面まで延在し、前記シリコン層を、前記第１の横方向を横断する第２の横方向にセグメント化するトレンチの第２の対と、
トレンチの前記第１の対およびトレンチの前記第２の対内の導電性材料と、
前記シリコン層のシリコン材料から前記導電性材料を分離する誘電材料と、
前記トレンチの前記第１の対の間に介在する第１のシリコンメサと、
前記トレンチの前記第２の対の間に介在する第２のシリコンメサと、
トレンチの前記第１の対およびトレンチの前記第２の対が互いに交差する領域にある複数のシリコンプラグであって、前記誘電材料によって横方向に取り囲まれ、前記導電性材料を前記トレンチ内の複数の別個のセグメントに分割する複数のシリコンプラグと、
を備える半導体デバイス。

【請求項20】

半導体デバイスを製造するための方法であって、前記方法は、
前面および電気的に絶縁された裏面を有するシリコン層を提供するステップと、
前記シリコン層を貫通して前記前面から前記電気的に絶縁された裏面まで延在し、前記シリコン層の第１の領域を横方向にアイソレートする第１のトレンチ構造を形成するステップと、
を含み、
前記第１のトレンチ構造を形成するステップは、
前記第１のトレンチ内に導電性材料を形成することと、
前記シリコン層のシリコン材料から前記導電性材料を分離する誘電材料を形成することと、
前記誘電材料によって横方向に取り囲まれ、前記導電性材料を前記第１のトレンチ内の複数の別個のセグメントに分割する複数のシリコンプラグを形成することと、
を含む方法。

【発明の詳細な説明】

【背景技術】

【0001】

ＳＯＩ（シリコンオンインシュレータ）およびＳＯＩ様技術の場合、絶縁ライナおよびドープされた、またはドープされていないポリシリコンなどの継ぎ目のない、またはほぼ空隙のない導電性充填物を用いたディープトレンチアイソレーションが必要とされている。ＳＯＩ構造が裏面薄化およびアイソレーションポストデバイス製造によって形成されるＳＯＩ様技術の場合、ディープトレンチアイソレーションは、ウェハ破壊およびその後の裏面酸化物堆積なしに充填トレンチ内への裏面研削を可能にする。従来、ＳＯＩおよびＳＯＩ様技術におけるそのようなディープトレンチアイソレーションのために、異なる電圧ドメインは、包囲まれたディープトレンチリングによって横方向に分離される。積層されたトレンチリング間のトレンチ導電性充填物および／またはシリコンメサの電気的接続（短絡）ならびに結果として生じる異なる電圧ドメイン間のディープトレンチアイソレーションの失敗のリスクにより、ディープアイソレーショントレンチの交差は許容されない。さらに、従来のディープトレンチアイソレーションリングは、非対称および／または積層された高電圧デバイスを可能にせず、結果としてより大きな高電圧デバイス面積を生じさせる。

【発明の概要】

【課題を解決するための手段】

【0002】

半導体デバイスの一実施形態によれば、半導体デバイスは、前面および電気的に絶縁された裏面を有するシリコン層と、シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、シリコン層の第１の領域を横方向にアイソレートする第１のトレンチと、第１のトレンチ内の導電性材料と、シリコン層のシリコン材料から導電性材料を分離する誘電材料と、誘電体材料によって横方向に取り囲まれ、導電性材料を第１のトレンチ内の複数の別個のセグメントに分割する複数のシリコンプラグと、を備える。

【0003】

半導体デバイスの別の実施形態によれば、半導体デバイスは、前面および電気的に絶縁された裏面を有するシリコン層と、シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、シリコン層の複数の領域を横方向にアイソレートする複数のトレンチと、トレンチ内の導電性材料と、シリコン層のシリコン材料から導電性材料を分離する誘電材料と、第１の横方向のトレンチの隣接するトレンチ間の第１のシリコンメサと、第１の横方向を横断する第２の横方向のトレンチの隣接するトレンチ間の第２のシリコンメサであって、第１および第２のシリコンメサが互いに交差する、第２のシリコンメサと、第１および第２のシリコンメサが互いに交差する領域にある、誘電体材料によって横方向に取り囲まれ、第１および第２のシリコンメサを互いに分離するシリコンプラグまたはシリコンメサと、を備える。

【0004】

半導体デバイスの別の実施形態によれば、半導体デバイスは、前面および電気的に絶縁された裏面を有するシリコン層と、シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、シリコン層の複数の領域を横方向にアイソレートする複数のトレンチであって、第１の横方向のトレンチの中間トレンチが、第１の横方向を横断する第２の横方向のトレンチの中間トレンチと交差する、複数のトレンチと、トレンチ内の導電性材料と、シリコン層のシリコン材料から導電性材料を分離する誘電材料と、第１の横方向のトレンチの隣接するトレンチ間および第２の横方向のトレンチの隣接するトレンチ間のシリコンメサと、誘電体材料によって横方向に取り囲まれ、第１の横方向の中央トレンチが第２の横方向の中央トレンチと交差するところで導電性材料を中断するシリコンプラグと、を備える。

【0005】

半導体デバイスの別の実施形態によれば、半導体デバイスは、前面および電気的に絶縁された裏面を有するシリコン層と、シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、シリコン層を第１の横方向にセグメント化するトレンチの第１の対と、シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、シリコン層を第１の横方向を横断する第２の横方向にセグメント化するトレンチの第２の対と、トレンチの第１の対およびトレンチの第２の対内の導電性材料と、シリコン層のシリコン材料から導電性材料を分離する誘電材料と、第１の対のトレンチ間に介在する第１のシリコンメサと、第２の対のトレンチ間に介在する第２のシリコンメサと、トレンチの第１の対およびトレンチの第２の対が互いに交差する領域にある、誘電材料によって横方向に取り囲まれ、導電性材料をトレンチ内の複数の別個のセグメントに分割する複数のシリコンプラグと、を備える。

【0006】

半導体デバイスを製造するための方法の一実施形態によれば、方法は、前面および電気的に絶縁された裏面を有するシリコン層を提供するステップと、シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、シリコン層の第１の領域を横方向にアイソレートする第１のトレンチ構造を形成するステップと、を含み、第１のトレンチ構造を形成するステップが、第１のトレンチ内に導電性材料を形成することと、シリコン層のシリコン材料から導電性材料を分離する誘電材料を形成することと、誘電材料によって横方向に取り囲まれ、導電性材料を第１のトレンチ内の複数の別個のセグメントに分割する複数のシリコンプラグを形成することと、を含む。

【0007】

当業者は、以下の詳細な説明を読み、添付の図面を見ることにより、追加の特徴および利点を認識するであろう。

【0008】

図面の要素は、必ずしも互いに対して縮尺通りではない。同様の参照番号は、対応する同様の部分を示す。例示されたさまざまな実施形態の特徴は、互いに除外しない限り、組み合わせることができる。実施形態は図面に示され、以下の説明で詳述される。

【図面の簡単な説明】

【0009】

【図1】一実施形態による、半導体デバイスの一部の断面図である。

【図2A】さらなる実施形態による、シリコンプラグの１つまたは複数の領域内の半導体デバイスの部分上面図である。

【図2B】さらなる実施形態による、シリコンプラグの１つまたは複数の領域内の半導体デバイスの別の部分上面図である。

【図2C】さらなる実施形態による、シリコンプラグの１つまたは複数の領域内の半導体デバイスの別の部分上面図である。

【図3A】別の実施形態による、半導体デバイスの部分上面図である。

【図3B】図３ＡのＡ－Ａ’で標識された線に沿った断面図である。

【図4】追加の実施形態による、半導体デバイスの部分上面図である。

【図5】追加の実施形態による、半導体デバイスの別の部分上面図である。

【図6】追加の実施形態による、半導体デバイスの別の部分上面図である。

【図7】追加の実施形態による、半導体デバイスの別の部分上面図である。

【図8】追加の実施形態による、半導体デバイスの別の部分上面図である。

【図9】追加の実施形態による、半導体デバイスの別の部分上面図である。

【図10】追加の実施形態による、半導体デバイスの別の部分上面図である。

【図11】追加の実施形態による、半導体デバイスの別の部分上面図である。

【発明を実施するための形態】

【0010】

説明する実施形態は、誘電的に絶縁されたシリコンプラグを使用することによって、ディープトレンチアイソレーションの交差およびセグメント化されたアイソレーショントレンチなどの他のディープトレンチアイソレーション構成を可能にする。シリコンプラグは、交差がない従来のディープトレンチアイソレーションリングと比較して、広範なダイ（チップ）領域を犠牲にすることなく、同じシリコン層内で異なる電圧ドメインを可能にする。各シリコンプラグは、トレンチ誘電体ライナに埋め込まれてもよく、またはトレンチもしくはメサ交差部内に配置されてもよく、これにより、トレンチが絶縁ライナのみで充填される場合のＣＤ（臨界寸法）の低減がもたらされる。シリコンプラグでは、絶縁能力が約２倍になる。したがって、誘電破壊の弱点は生じない。シリコンプラグによって提供されるトレンチピンチングは、高電圧デバイス用の深いトレンチによるエッジ終端を可能にする。トレンチに沿った高電圧降下は、１つまたは複数のシリコンプラグを使用することによって高電位（例えば、ドレイン）から低電位（例えば、ソース）まで中断され得る。トレンチライン内の導電性充填物を１つまたは複数のシリコンプラグによって切り離すことができるため、シリコンプラグを使用することによって非対称デバイスが可能にされ得る。さらに、追加の高電圧ルーティングは必要とされない。本明細書に説明されるシリコンプラグは、キャパシタ板として使用され得る導電性トレンチ充填物（例えば、ドープされたポリシリコンまたはドープされていないポリシリコン）のセグメント化を可能にする。したがって、マルチチャネル容量結合が、シリコンプラグを使用して提供され得る。

【0011】

次に、図を参照して、シリコンプラグおよび関連する製造方法を使用する半導体デバイスの実施形態を説明する。

【0012】

図１は、一実施形態による、半導体デバイスの一部の断面図である。半導体デバイスは、前面１０２および電気的に絶縁された裏面１０４を有するシリコン層１００を含む。シリコン層１００は、ｎ型またはｐ型にドープされてもよい。誘電材料１０６は、シリコン層１００の裏面１０４を覆い、裏面１０４を電気的に絶縁する。

【0013】

シリコン層１００の裏面１０４を覆う誘電材料１０６は、例えば、０．８μｍ（ミクロン）～３５μｍの範囲の厚さを有する堆積酸化物であってもよい。別の例では、誘電材料１０６は、シリコン層１００の裏面１０４に適用された電気絶縁性ダイアタッチフィルムであってもよい。シリコン層１００の裏面１０４を覆う誘電材料１０６として、さらに他のタイプの電気絶縁材料または材料スタックが使用されてもよい。Ｃｕ（銅）、Ａｌ（アルミニウム）、ＡｌＣｕなどのような１つまたは複数のメタライゼーション層１２４、バリア層、接着促進層、ポリシリコン、成形コンパウンド、ダイアタッチフィルム、Ｓｉキャリア、リードフレーム、接着剤、回路基板、インターポーザ、別のダイなどのような１つまたは複数の追加の構造１０８が、シリコン層１００の裏面１０４を覆う誘電材料１０６に適用されてもよい。

【0014】

第１の領域１１０および第２の領域１１２が、シリコン層１００内に形成され、少なくとも１つのトレンチ１１４によって互いに横方向に離間される。第１の領域１１０は、１つまたは複数の孤立高電圧（例えば２０Ｖ以上）アイランドを含んでもよく、低電圧領域１１２は、１つまたは複数の孤立低電圧（例えば、２０Ｖ未満）アイランドを含んでもよい。

【0015】

トレンチ１１４は、シリコン層１００を貫通して前面１０２から電気的に絶縁された裏面１０４まで延在し、シリコン層１００の第１および第２の領域１１０、１１２を横方向にアイソレートする。ドープされたもしくはドープされていないポリシリコンおよび／または金属もしくは金属スタックなどの導電性材料１１６が、トレンチ１１４内に配置される。誘電材料１１８は、シリコン層１００のシリコン材料からトレンチ１１４内の導電性材料１１６を分離する。誘電材料１１８は、ＳｉＯｘ、ＳｉＮ、ＨｆＯｘ、ＡｌｘＯｙ（例えば、Ａｌ_２Ｏ_３）、ＴＥＯＳ（テトラエトキシシラン）など、またはこれらのもしくは同様の誘電材料のうちの２つ以上の層スタックであってもよい。

【0016】

図１において、シリコン層１００の第１の領域１１０内に、ＬＤＭＯＳデバイスが形成される。ＬＤＭＯＳデバイスは、ゲート誘電体１２２によってシリコン層１００の前面１０２から分離された平面ゲート電極１２０と、反対の導電型の本体領域１２６内に配置され、ゲート電極１２０によって制御されるチャネル領域１２８を含むソース領域１２４と、半導体シリコン層１００のソース領域１２４と同じ側に配置され、ソース領域１２４およびドレイン領域１３０と同じ導電型のドリフトゾーン１３２によってチャネル領域１２８から横方向に分離されたドレイン領域１３０と、を含む。第２の領域１１２は、異なる電圧アイランド１３６、１３８内に形成された論理および／またはパワーデバイス特徴１３４を含んでもよい。これらは、シリコン層１００の第１および第２の領域１１０、１１２のほんの数例であり、限定的であると見なされるべきではない。

【0017】

トレンチ１１４は、例えば、第１の領域１１０に隣接していてもよく、第２の領域１１２に隣接していてもよく、または第１および第２の領域１１０、１１２を互いに横方向に分離してもよい。各トレンチ１１４内の導電性材料１１６は、第１の電圧領域１１０の領域に印加される電位、第２の領域１１２の領域に印加される電位、異なる電位または信号に電気的に接続されてもよく、または浮動型であってもよい。

【0018】

図１において、各トレンチ１１４内の導電性材料１１６は、トレンチ１１４の底部１４０のシリコン層１００の電気的に絶縁された裏面１０４で終端し、トレンチ１１４の側壁１４２を裏打ちする誘電材料１１８によってシリコン層１００から横方向に分離される。ストライプ状トレンチの場合、トレンチ１１４は、誘電材料１１８によって裏打ちされた２つの対向する側壁１４２を有する。ここでいう「ストライプ状」とは、シリコン層１００の深さ方向（図１のｚ方向）を横断する方向（図１のｙ方向）の長さ寸法が最も長い構造を意味する。

【0019】

１つの実施形態では、シリコン層１００の厚さＴ＿Ｓｉは、シリコン層１００の前面１０２と電気的に絶縁された裏面１０４との間で１０μｍ～２００μｍの範囲内である。電気的に絶縁された裏面１０４を有するシリコン層１００は、バルクシリコンウェハ内またはバルクシリコンウェハ上で成長された１つまたは複数のエピタキシャル層内にパワーダイオード、高電圧トランジスタ、パワートランジスタ用のゲートドライバなどの１つまたは複数のデバイスを形成し、次いで、バルクシリコンウェハの裏面を最終ＳＯＩ厚さＴ＿Ｓｉまで研削することによって実現され得る。

【0020】

例えば、図１では、裏面ウェハ研削は、シリコン層１００の第１および第２の領域１１０、１１２を横方向にアイソレートするトレンチ１１４内の導電性材料１１６上で停止してもよい。次いで、薄くされたウェハ裏面が誘電材料１０６によって覆われて、シリコン層１００の電気的に絶縁された裏面１０４が得られる。結果として得られるシリコン層１００は、通常ナノメートル（ｎｍ）範囲の厚さを有する典型的なＳＯＩデバイス層よりも厚い（例えば、Ｔ＿Ｓｉ＝１０μｍ～２００μｍ）。代わりに、シリコン層１００は、ＳＩＭＯＸ（酸素注入による分離）、ウェハ接合などによって形成された、１０μｍ未満の厚さＴ＿Ｓｉを有する標準ＳＯＩデバイス層であってもよい。

【0021】

図１に示す半導体デバイスはまた、トレンチ誘電材料１１８によって横方向に囲まれ、トレンチ１１４内の導電性材料１１６をトレンチ１１４内の別個のセグメント１１６＿１、．．．、１１６＿ｎに分割するシリコンプラグ１４４を含む。シリコンプラグ１４４は、図１では見ることはできない。図２Ａから図２Ｃは、シリコンプラグ１４４の１つまたは複数の領域における半導体デバイスの部分上面図を示す。シリコンプラグ１４４は、水平面（図２Ａから図２Ｃのｘ－ｙ平面）内で円形の断面形状を有するものとして示されている。これは単なる例である。通常、プラグ１４４は、リソグラフィプロセスを使用して可能にされる水平面（図２Ａから図２Ｃのｘ－ｙ平面）内の任意の曲線または直線断面形状を有し得る。

【0022】

図２Ａでは、第１および第２のトレンチ１１４＿１、１１４＿２は、２つの異なる横方向（図２Ａのｘ、ｙ方向）で互いに交差する。シリコンプラグ１４４は、第１および第２のトレンチ１１４＿１、１１４＿２が互いに交差するところで導電性材料１１６を中断する。横方向（図２Ａのｘまたはｙ方向）において、シリコンプラグ１４４の周囲の誘電材料１１８の平均厚さＴ＿１は、トレンチ１１４＿１、１１４＿２内のシリコン層１００のシリコン材料と導電性材料１１６との間の誘電材料１１８の平均厚さＴ＿２よりも大きくなり得る。

【0023】

交差するトレンチ１１４＿１、１１４＿２をシリコン層１００内にエッチングするために使用されるマスク（図示せず）の局所的なＣＤ低減は、トレンチ１１４＿１、１１４＿２内の導電性材料１１６が中断される領域２００内で使用され得る。交差するトレンチ１１４＿１、１１４＿２は、その後の誘電堆積プロセス（例えば、ＴＥＯＳ）中に、低減されたＣＤの領域２００を完全に充填する。したがって、トレンチ誘電材料１１８は、導電性材料１１６を含むトレンチ１１４＿１、１１４＿２の領域と比較して低減されたＣＤの領域２００においてより厚い（Ｔ１＞Ｔ２）。シリコンプラグ１４４が形成されるシリコン層１００の領域は、トレンチエッチングプロセス中にシリコンプラグ１４４を画定するために、トレンチエッチングプロセス中にマスク（保護）されてもよい。例えば、シリコンプラグ１４４の周囲は、第１のステップでエッチングされてもよく、トレンチ１１４は、第１のステップの後の第２のステップでエッチングされてもよく、このときシリコンプラグ１４４は、第２のエッチングステップ中、マスクによって覆われている。別の例では、シリコンプラグ１４４およびトレンチ１１４の周囲は、単１のステップでエッチングされてもよい。

【0024】

図２Ｂにおいて、第１および第２のトレンチ１１４＿１、１１４＿２は、Ｔ字状の交差部で互いに合流する。シリコンプラグ１４４は、第１および第２のトレンチ１１４＿１、１１４＿２が互いに合流するところで導電性材料１１６を遮断する。図２Ａに関連して上述したように、シリコンプラグ１４４は、トレンチエッチングプロセス中にマスキングすることによって画定されてもよく、合流したトレンチ１１４＿１、１１４＿２をシリコン層１００内にエッチングするために使用されるマスク（図示せず）の局所的なＣＤ低減が、トレンチ１１４＿１、１１４＿２内の導電性材料１１６が中断されるべき領域２００内で使用されてもよく、それにより、トレンチ誘電材料１１８は、導電性材料１１６を含むトレンチ１１４＿１、１１４＿２の領域と比較して低減されたＣＤの領域２００内でより厚くなる（Ｔ１＞Ｔ２）。

【0025】

図２Ｃでは、単一のトレンチ１１４内の導電性材料１１６は、例えばトレンチ１１４のコーナ領域付近で、それぞれのシリコンプラグ１４４によって少なくとも一度中断される。図２Ａに関連して上述したように、シリコンプラグ１４４は、トレンチエッチングプロセス中にマスキングすることによって画定されてもよく、トレンチ１１４をシリコン層１００内にエッチングするために使用されるマスク（図示せず）の局所的なＣＤ低減が、トレンチ１１４＿１、１１４＿２内の導電性材料１１６が中断されるべき領域２００内で使用されてもよく、それにより、トレンチ誘電材料１１８は、導電性材料１１６を含むトレンチ１１４＿１、１１４＿２の領域と比較して低減されたＣＤの領域２００内でより厚くなる（Ｔ１＞Ｔ２）。

【0026】

図３Ａは、一実施形態による、シリコン層１００の第１の領域１１０の部分上面図を示し、図３Ｂは、図３ＡのＡ－Ａ’で標識された線に沿った対応する断面図を示す。図３Ａおよび図３Ｂにおいて、シリコン層１００の第１の領域１１０は、ドリフト領域３０６によってドレイン領域３０４から横方向に分離されたソース領域３０２を各々が有する少なくとも１つのトランジスタデバイス３００を含む。この実施形態によれば、シリコンプラグ１４４は、各トランジスタデバイス３００がオフであり、ドレイン領域３０４に高電圧が印加され、ソース領域３０２に低電位が印加されるときに別個のセグメント３０８が異なる電位にあるように、各トレンチ１１４内の導電性材料１１６を各トランジスタデバイスのソース領域３０２とドレイン領域３０４との間の別個のセグメント３０８に分割する。

【0027】

図３Ａには、２つのトランジスタデバイス３００が背中合わせに示されている。１つの実施形態では、２つのトランジスタデバイス３００は、カスケード接続されたデバイスである。例えば、２つのトランジスタデバイス３００は、例えば、金属ルーティングを使用して、カスケード接続されたデバイス３００のソース領域３０２およびドレイン領域３０４を接続することによって、またはカスケード接続されたデバイス３００のソース領域３０２およびドレイン領域３０４を分離するトレンチ１１４を排除することによって、カスケード接続されたデバイス３００のソース領域３０２およびドレイン領域３０４が同じ電位にある２００Ｖデバイスをもたらすように直列にカスケード接続された１００Ｖデバイスであってもよい。このようにして、３つ以上のトランジスタデバイス３００がカスケード接続されてもよい。トレンチ１１４内の導電性材料１１６はシリコンプラグ１４４によって切断され得るので、非対称デバイスも実現され得る。

【0028】

各トランジスタデバイス３００を取り囲むトレンチ１１４内の導電性材料１１６がソース領域３０２とドレイン領域３０４との間で中断されない場合、導電性材料１１６は、ソース電位およびドレイン電位の両方に容量結合し、トレンチ１１４の側面全体に沿って存在する中間電位に浮動する。浮遊電位が十分に高いと、トレンチ誘電材料１１８の破壊が生じる。シリコンプラグ１４４を使用して対応するトレンチ１１４内の導電性材料１１６を妨げることにより、より良好に制御された電位降下が、ソース領域３０２とドレイン領域３０４との間のトレンチ１１４に沿って生じる。例えば、左端の導電性トレンチセグメント３０８＿１はソース電位付近であり、中央の導電性トレンチセグメント３０８＿２は中間電位であり、右端の導電性トレンチセグメント３０８＿３はドレイン電位付近である。シリコンプラグ１４４および導電性トレンチセグメント３０８は、浮動していてもよく、または電位に接続されてもよい。例えば、左端の導電性トレンチセグメント３０８＿１はソース電位に接続され、右端の導電性トレンチセグメント３０８＿３はドレイン電位に接続され、中央の導電性トレンチセグメント３０８＿２は浮動していてもよい。

【0029】

図４は、一実施形態による、シリコン層１００の部分上面図を示す。図４において、第２のトレンチ１１４＿２は、シリコン層１００を貫通して前面１０２から電気的に絶縁された裏面１０４まで延在し、トランジスタデバイス３００を取り囲むトレンチ１１４＿１と合流する。第２のトレンチ１１４＿２は、シリコン層１００の第１の追加領域４００をシリコン層１００の第２の追加領域４０２から横方向にアイソレートする。１つの実施形態では、第１の追加領域４００は、第２の追加領域４０２よりも高い電圧ドメインを支持する。例えば、第１の追加領域４００は、２００Ｖ以上の電圧領域を支持してもよく、第２の追加領域４０２は、２００Ｖ未満の電圧ドメインを支持してもよい。

【0030】

シリコン層１００の第１の領域１１０内に形成されたトランジスタ３００は、第１の追加領域４００と第２の追加領域４０２との間に電圧レベルシフトを提供するレベルシフタデバイス４０４の一部であってもよい。シリコンプラグ１４４は、第２のトレンチ１１４＿２がシリコン層１００の第１の領域１１０を画定するトレンチ１１４＿１と合流するところで導電性材料１１６を中断する。

【0031】

図５は、別の実施形態による、シリコン層１００の部分上面図を示す。図５において、シリコンプラグ１４４は、トレンチ１１４が互いに合流または交差する各位置で導電性材料１１６を中断する。そのような構成は、互いに分離された少なくとも２つの異なる電圧ドメイン５００、５０２へのシリコン層１００のセグメント化を可能にする。

【0032】

図６は、別の実施形態による、シリコン層１００の部分上面図を示す。図６に示す実施形態は、図５に示す実施形態と同様である。しかしながら、図６では、容量性カプラ６００が、異なる電圧ドメイン５００、５０２を支持するシリコン層の領域間に形成される。容量性カプラ６００は、少なくとも１つのシリコンプラグ１４４を使用して、対応するトレンチ１１４内の導電性材料１１６を、異なる電圧ドメイン５００、５０２を支持するシリコン層１００の領域間の少なくとも２つの別個のセグメント３０８に分割することによって形成される。

【0033】

シリコンプラグ１４４は、トレンチキャパシタンスを使用して信号を送信することにより、容量性カプラ６００を可能にする。複数のトレンチが使用され、シリコンプラグ１４４を使用してセグメント化されて、２つ以上の容量性カプラ６００を形成してもよい。少なくとも２つのキャパシタンスＣ１、Ｃ２が、異なるシグナリングを可能にするために使用されてもよい。シリコンプラグ１４４を使用することによって実現される導電性セグメント３０８は、電極として使用することができる。対応するトレンチ１１４に隣接するシリコン領域が十分に薄い場合、狭いシリコン領域は、低ドープされて容量性カプラ６００を完成させてもよい。各容量性カプラ６００は、独立して駆動および感知されてもよく、これは、例えば別個のアイソレーションを有するゲートドライバによって、それぞれの電圧ドメイン５００、５０２内で行うことができる。

【0034】

図７は、別の実施形態による、シリコン層１００の部分上面図を示す。図７において、半導体デバイスは、第１の横方向（図７のｘ方向）のトレンチ１１４の隣接するトレンチ間の（によって画定された）第１のシリコンメサ７００と、第１の横方向を横断する第２の横方向（図７のｙ方向）のトレンチ１１４の隣接するトレンチ間の（によって画定された）第２のシリコンメサ７０２と、を有する。第１および第２のシリコンメサ７００、７０２は、互いに交差している。

【0035】

第１および第２のシリコンメサ７００、７０２が互いに交差する領域７０４において、トレンチ誘電材料１１８によって横方向に囲まれたシリコンプラグ１４４が、第１および第２のシリコンメサ７００、７０２を互いに分離する。アイソレートされた深いメサ交差部７０４は、ダイ（チップ）領域を犠牲にすることなく、異なる電圧ドメイン７０６、７０８を互いに隣接して配置することを可能にする。

【0036】

１つの実施形態では、シリコン層１００の横方向にアイソレートされた領域７０６、７０８の第１のサブセット７０６は、第１の電圧ドメインを支持し、シリコン層１００の横方向にアイソレートされた領域７０６、７０８の第２のサブセット７０８は、第１の電圧ドメインとは異なる第２の電圧ドメインを支持する。第１の電圧ドメインの１つまたは複数の横方向にアイソレートされた領域７０６が第２の電圧ドメインの１つまたは複数の横方向にアイソレートされた領域７０８に隣接するコーナ領域７０４において、シリコンプラグ１４４は、第１および第２のシリコンメサ７００、７０２を互いに分離する。

【0037】

図２Ａから図２Ｃに関連して上述したように、シリコンプラグ１４４は、トレンチエッチングプロセス中にマスキングすることによって画定されてもよく、トレンチ１１４をシリコン層１００内にエッチングするために使用されるマスク（図示せず）の局所的なＣＤ低減が、第１および第２のシリコンメサ７００、７０２が互いに交差する領域７０４において使用されてもよく、それにより、トレンチ誘電材料１１８は、導電性材料１１６を含むトレンチ１１４の領域と比較して低減されたＣＤの領域７０４内でより厚くなる。

【0038】

横方向（図７のｘまたはｙ方向）において、シリコンプラグ１４４の周りのトレンチ誘電材料１１８の平均厚さは、それぞれのメサ７００、７０２のシリコン材料と、隣接するトレンチ１１４内の導電性材料１１６と、の間のトレンチ誘電材料１１８の平均厚さよりも大きくなり得る。この実施形態によれば、シリコンプラグ１４４は、メサ交差部７０４内に配置されてＣＤ低減をもたらし、したがってメサ交差部７０４においてより厚い誘電材料１１８をもたらす。

【0039】

図８は、別の実施形態による、シリコン層１００の部分上面図を示す。図８に示す実施形態は、図７に示す実施形態と同様である。しかしながら、図８では、第１のシリコンメサ７００は、第１および第２のシリコンメサ７００、７０２が互いに交差する領域７０４の外側でトレンチ誘電材料１１８によって互いに分離されたセグメント８００に分割されている。別個にまたは組み合わせて、第２のシリコンメサ７０２が、第１および第２のシリコンメサ７００、７０２が互いに交差する領域７０４の外側でトレンチ誘電材料１１８によって互いに分離されたセグメント８０２に分割されてもよい。

【0040】

図９は、別の実施形態による、シリコン層１００の部分上面図を示す。図９において、デバイストレンチ１１４は、シリコン層１００の領域９００を横方向にアイソレートする。トレンチ１１４の第１の横方向（図９のｘ方向）の中間トレンチ９０２は、第１の横方向を横断する第２の横方向（図９のｙ方向）のトレンチ１１４の中間トレンチ９０４と交差する。シリコンメサ９０６が、第１の横方向（図９のｘ方向）のトレンチ１１４の隣接するトレンチ間にある（によって画定される）。シリコンメサ９０８もまた、第２の横方向（図９のｙ方向）のトレンチ１１４の隣接するトレンチ間にある（によって画定される）。トレンチ誘電材料１１８によって横方向に取り囲まれたシリコンプラグ１４４は、第１の横方向（図９のｘ方向）の中間トレンチ９０２が第２の横方向（図９のｙ方向）の中間トレンチ９０４と交差するところでトレンチ１１４内の導電性材料１１６を中断する。

【0041】

横方向（図９のｘまたはｙ方向）において、シリコンプラグ１４４の周りのトレンチ誘電材料１１８の平均厚さは、シリコン層１００の横方向にアイソレートされた領域９００とトレンチ１１４内の導電性材料１１６との間のトレンチ誘電材料１１８の平均厚さよりも大きくなり得る。この実施形態によれば、シリコンプラグ１４４は、メサ交差部９１０内に配置されてＣＤ低減をもたらし、したがってメサ交差部９１０においてより厚い誘電材料１１８をもたらす。

【0042】

一実施形態では、シリコン層１００の横方向にアイソレートされた領域９００の第１のサブセット９１２は、第１の電圧ドメインを支持し、シリコン層１００の横方向にアイソレートされた領域９００の第２のサブセット９１４は、第１の電圧ドメインとは異なる第２の電圧ドメインを支持する。この実施形態によれば、シリコンプラグ１４４は、第１の電圧ドメインの横方向にアイソレートされた領域９１２の１つまたは複数が第２の電圧ドメインの横方向にアイソレートされた領域９１４の１つまたは複数に隣接するコーナ領域９１０内の中間トレンチ９０２、９０４内で導電性材料１１６を分離する。

【0043】

図１０は、別の実施形態による、シリコン層１００の部分上面図を示す。図１０に示す実施形態は、図９に示す実施形態と同様である。しかしながら、図１０では、第１の横方向（図１０のｘ方向）のトレンチ１１４の隣接するトレンチ間の各シリコンメサ９０６は、トレンチ誘電材料１１８によって互いに分離されたセグメント１０００に分割されている。別個にまたは組み合わせて、第２の横方向（図１０におけるｙ方向）のトレンチ１１４のものに隣接する各シリコンメサ９０８が、トレンチ誘電材料１１８によって互いに分離されたセグメント１００２に分割されてもよい。

【0044】

図１１は、別の実施形態による、シリコン層１００の部分上面図を示す。図１１において、半導体デバイスは、シリコン層１００を第１の横方向（図１１のｘ方向）にセグメント化するトレンチ１１４の第１の対１１００と、シリコン層１００を、第１の横方向を横断する第２の横方向（図１１のｙ方向）にセグメント化するトレンチ１１４の第２の対１１０２と、を有する。第１のシリコンメサ１１０４が、第１の対１１００のトレンチ１１４間に介在し（画定され）、第２のシリコンメサ１１０６が、第２の対１１０２のトレンチ１１４間に介在し（画定され）ている。トレンチ１１４の第１の対１１００およびトレンチ１１４の第２の対１１０２が互いに交差する各領域１１０８において、トレンチ誘電材料１１８によって横方向に取り囲まれたシリコンプラグ１４４は、トレンチ１１４内の導電性材料１１６を別個のセグメント１１１０に分割する。トレンチ１１４の第１の対１１００およびトレンチ１１４の第２の対１１０２が互いに交差する各領域１１０８には、４つのシリコンプラグ１４４が示されている。通常、トレンチ１１４の第１の対１１００およびトレンチ１１４の第２の対１１０２が互いに交差する各領域１１０８内でトレンチ１１４内の導電性材料１１６を別個のセグメント１１１０に分割するために、任意の数のシリコンプラグ１４４が使用されてもよい。

【0045】

本開示はそのように限定されないが、以下の番号が付けられた例は、本開示の１つまたは複数の態様を実証する。

【0046】

例１．半導体デバイスであって、前面および電気的に絶縁された裏面を有するシリコン層と、シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、シリコン層の第１の領域を横方向にアイソレートする第１のトレンチと、第１のトレンチ内の導電性材料と、シリコン層のシリコン材料から導電性材料を分離する誘電材料と、誘電材料によって横方向に取り囲まれ、導電性材料を第１のトレンチ内の複数の別個のセグメントに分割する複数のシリコンプラグと、を備える半導体デバイス。

【0047】

例２．横方向において、各シリコンプラグの周りの誘電材料の平均厚さが、シリコン材料と導電性材料との間の誘電材料の平均厚さよりも大きい、例１の半導体デバイス。

【0048】

例３．シリコン層の第１の領域が、ドリフト領域によってドレイン領域から横方向に分離されたソース領域を有するトランジスタデバイスを含み、シリコンプラグが、トランジスタデバイスがオフであるときに別個のセグメントが異なる電位にあるように、導電性材料をソース領域とドレイン領域との間の別個のセグメントに分割する、例１または２の半導体デバイス。

【0049】

例４．シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、シリコン層の第２の領域を横方向にアイソレートする第２のトレンチであって、導電性材料を含む第２のトレンチをさらに備え、誘電材料が、シリコン層のシリコン材料から第２のトレンチ内の導電性材料を分離し、第１および第２のトレンチが互いに交差または合流し、シリコンプラグの１つが、第１および第２のトレンチが互いに交差または合流するところで導電性材料を中断する、例１から３のいずれかの半導体デバイス。

【0050】

例５．シリコン層の第１の領域が、第１のトレンチによってシリコン層の第２の領域から横方向にアイソレートされ、第１および第２の領域が、異なる電圧ドメインを支持し、シリコンプラグの少なくとも１つが、導電性材料をシリコン層の第１の領域と第２の領域との間の少なくとも２つの別個のセグメントに分割して、第１の領域と第２の領域との間に容量性カプラを形成する、例１から４のいずれかの半導体デバイス。

【0051】

例６．複数のシリコンプラグが、シリコン層を貫通して前面から電気的に絶縁された裏面まで延在する別のトレンチと第１のトレンチが合流または交差する各位置で、導電性材料を中断する、実施例１から５のいずれかの半導体デバイス。

【0052】

例７．シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、第１のトレンチと合流する複数の追加トレンチをさらに備え、複数の追加トレンチが、シリコン層の第１の追加領域をシリコン層の第２の追加領域から横方向にアイソレートし、第１の追加領域が、第２の追加領域よりも高い電圧ドメインを支持し、レベルシフタデバイスが、第１の領域内に形成され、第１の追加領域と第２の追加領域との間に電圧レベルシフトを提供するように構成され、複数のシリコンプラグが、複数の追加トレンチが第１のトレンチと合流するところで導電性材料を中断する、実施例１から６のいずれかの半導体デバイス。

【0053】

例８．半導体デバイスであって、前面および電気的に絶縁された裏面を有するシリコン層と、シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、シリコン層の複数の領域を横方向にアイソレートする複数のトレンチと、トレンチ内の導電性材料と、シリコン層のシリコン材料から導電性材料を分離する誘電材料と、第１の横方向のトレンチの隣接するトレンチ間の第１のシリコンメサと、第１の横方向を横断する第２の横方向のトレンチの隣接するトレンチ間の第２のシリコンメサであって、第１および第２のシリコンメサが互いに交差する、第２のシリコンメサと、第１および第２のシリコンメサが互いに交差する領域にある、誘電材料によって横方向に取り囲まれ、第１および第２のシリコンメサを互いに分離するシリコンプラグまたはシリコンメサと、を備える半導体デバイス。

【0054】

例９．横方向において、シリコンプラグの周りの誘電材料の平均厚さが、シリコン材料と導電性材料との間の誘電材料の平均厚さよりも大きい、例８の半導体デバイス。

【0055】

例１０．第１のシリコンメサが、第１および第２のシリコンメサが互いに交差する領域の外側で誘電材料によって互いに分離された複数のセグメントに分割される、例８または９の半導体デバイス。

【0056】

例１１．第２のシリコンメサが、第１および第２のシリコンメサが互いに交差する領域の外側で誘電材料によって互いに分離された複数のセグメントに分割される、実施例８から１０のいずれかの半導体デバイス。

【0057】

例１２．第１のシリコンメサが、第１および第２のシリコンメサが互いに交差する領域の外側で誘電材料によって互いに分離された複数のセグメントに分割され、第２のシリコンメサが、第１のシリコンメサおよび第２のシリコンメサが互いに交差する領域の外側で誘電材料によって互いに分離された複数のセグメントに分割される、例８から１１のいずれかの半導体デバイス。

【0058】

例１３．シリコン層の横方向にアイソレートされた領域の第１のサブセットが、第１の電圧ドメインを支持し、シリコン層の横方向にアイソレートされた領域の第２のサブセットが、第１の電圧ドメインとは異なる第２の電圧ドメインを支持し、第１の電圧ドメインの横方向にアイソレートされた領域の１つまたは複数が第２の電圧ドメインの横方向にアイソレートされた領域の１つまたは複数に隣接するコーナ領域において、シリコンプラグが、第１および第２のシリコンメサを互いに分離する、例８から１２のいずれかの半導体デバイス。

【0059】

例１４．半導体デバイスであって、前面および電気的に絶縁された裏面を有するシリコン層と、シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、シリコン層の複数の領域を横方向にアイソレートする複数のトレンチであって、第１の横方向のトレンチの中間トレンチが、第１の横方向を横断する第２の横方向のトレンチの中間トレンチと交差する、複数のトレンチと、トレンチ内の導電性材料と、シリコン層のシリコン材料から導電性材料を分離する誘電材料と、第１の横方向のトレンチの隣接するトレンチ間および第２の横方向のトレンチの隣接するトレンチ間のシリコンメサと、誘電材料によって横方向に取り囲まれ、第１の横方向の中間トレンチが第２の横方向の中間トレンチと交差するところで導電性材料を中断するシリコンプラグと、を備える半導体デバイス。

【0060】

例１５．横方向において、シリコンプラグの周りの誘電材料の平均厚さが、シリコン層の横方向にアイソレートされた領域と導電性材料との間の誘電材料の平均厚さよりも大きい、例１４の半導体デバイス。

【0061】

例１６．第１の横方向のトレンチの隣接するトレンチ間のシリコンメサが、誘電材料によって互いに分離された複数のセグメントに分割される、例１４または１５の半導体デバイス。

【0062】

例１７．第２の横方向のトレンチの隣接するトレンチ間のシリコンメサが、誘電材料によって互いに分離された複数のセグメントに分割される、実施例１４から１６のいずれかの半導体デバイス。

【0063】

例１８．第１の横方向のトレンチの隣接するトレンチ間のシリコンメサが、誘電材料によって互いに分離された複数のセグメントに分割され、第２の横方向のトレンチの隣接するトレンチ間のシリコンメサが、誘電材料によって互いに分離された複数のセグメントに分割される、例１４から１７のいずれかの半導体デバイス。

【0064】

例１９．シリコン層の横方向にアイソレートされた領域の第１のサブセットが、第１の電圧ドメインを支持し、シリコン層の横方向にアイソレートされた領域の第２のサブセットが、第１の電圧ドメインとは異なる第２の電圧ドメインを支持し、シリコンプラグが、第１の電圧ドメインの横方向にアイソレートされた領域の１つまたは複数が第２の電圧ドメインの横方向にアイソレートされた領域の１つまたは複数に隣接するコーナ領域内の中間トレンチ内の導電性材料を分離する、例１４から１８のいずれかの半導体デバイス。

【0065】

例２０．半導体デバイスであって、前面および電気的に絶縁された裏面を有するシリコン層と、シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、シリコン層を第１の横方向にセグメント化するトレンチの第１の対と、シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、シリコン層を第１の横方向を横断する第２の横方向にセグメント化するトレンチの第２の対と、トレンチの第１の対およびトレンチの第２の対内の導電性材料と、シリコン層のシリコン材料から導電性材料を分離する誘電材料と、第１の対のトレンチ間に介在する第１のシリコンメサと、第２の対のトレンチ間に介在する第２のシリコンメサと、トレンチの第１の対およびトレンチの第２の対が互いに交差する領域にある、誘電材料によって横方向に取り囲まれ、導電性材料をトレンチ内の複数の別個のセグメントに分割する複数のシリコンプラグと、を備える半導体デバイス。

【0066】

例２１．半導体デバイスを製造するための方法であって、前面および電気的に絶縁された裏面を有するシリコン層を提供するステップと、シリコン層を貫通して前面から電気的に絶縁された裏面まで延在し、シリコン層の第１の領域を横方向にアイソレートする第１のトレンチ構造を形成するステップと、を含み、第１のトレンチ構造を形成するステップが、第１のトレンチ内に導電性材料を形成することと、シリコン層のシリコン材料から導電性材料を分離する誘電材料を形成することと、誘電材料によって横方向に取り囲まれ、導電性材料を第１のトレンチ内の複数の別個のセグメントに分割する複数のシリコンプラグを形成することと、を含む方法。

【0067】

「第１」、「第２」などの用語は、さまざまな要素、領域、セクションなどを説明するために使用され、限定することも意図されていない。説明全体を通して、同様の用語は同様の要素を指す。

【0068】

本明細書で使用する場合、「有する（ｈａｖｉｎｇ）」、「含有する（ｃｏｎｔａｉｎｉｎｇ）」、「含む（ｉｎｃｌｕｄｉｎｇ）」、「備える（ｃｏｍｐｒｉｓｉｎｇ）」などの用語は、記載された要素または特徴の存在を示すオープンエンドの用語であるが、追加の要素または特徴を排除するものではない。冠詞「１つの（ａ）」、「１つの（ａｎ）」および「その（ｔｈｅ）」は、文脈が明らかにそうでないことを示さない限り、複数および単数を含むことが意図される。

【0069】

「および／または」という表現は、別途明記しない限り、すべての可能な連言的および選言的組み合わせを含むと解釈されるべきである。例えば、「Ａおよび／またはＢ」という表現は、Ａのみ、Ｂのみ、またはＡとＢの両方を意味すると解釈されるべきである。「のうちの少なくとも１つ」という表現は、別途明記しない限り、「および／または」と同じ方法で解釈されるべきである。例えば、「ＡおよびＢの少なくとも一方」という表現は、Ａのみ、Ｂのみ、またはＡとＢの両方を意味すると解釈されるべきである。

【0070】

本明細書に説明するさまざまな実施形態の特徴が、別途明記しない限り、互いに組み合わせられてもよいことを理解されたい。

【0071】

本明細書では特定の実施形態を図示および説明してきたが、本発明の範囲から逸脱することなく、図示および説明された特定の実施形態の代わりに、さまざまな代替および／または同等の実装形態を置き換えてもよいことが当業者には理解されよう。本出願は、本明細書で論じる特定の実施形態の任意の適応または変形を網羅することを意図している。したがって、本発明は、特許請求の範囲およびその均等物によってのみ限定されることが意図される。

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【外国語明細書】