IP Force 特許公報掲載プロジェクト 2022.1.31 β版

知財求人 - 知財ポータルサイト「IP Force」

▶ トヨタ モーター エンジニアリング アンド マニュファクチャリング ノース アメリカ,インコーポレイティドの特許一覧

特開2024-120177パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ
<>
  • 特開-パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ 図1
  • 特開-パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ 図2
  • 特開-パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ 図3
  • 特開-パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ 図4
  • 特開-パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ 図5
  • 特開-パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ 図6
  • 特開-パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ 図7
  • 特開-パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ 図8
  • 特開-パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ 図9
  • 特開-パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ 図10
  • 特開-パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ 図11
  • 特開-パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ 図12
< >
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024120177
(43)【公開日】2024-09-04
(54)【発明の名称】パワーエレクトロニクスデバイスがフリップチップ内に組み込まれたパワーエレクトロニクスアセンブリ
(51)【国際特許分類】
   H01L 23/12 20060101AFI20240828BHJP
   H01L 23/40 20060101ALI20240828BHJP
【FI】
H01L23/12 N
H01L23/40 Z
H01L23/12 J
【審査請求】未請求
【請求項の数】15
【出願形態】OL
【外国語出願】
(21)【出願番号】P 2024025564
(22)【出願日】2024-02-22
(31)【優先権主張番号】18/173,231
(32)【優先日】2023-02-23
(33)【優先権主張国・地域又は機関】US
(71)【出願人】
【識別番号】507342261
【氏名又は名称】トヨタ モーター エンジニアリング アンド マニュファクチャリング ノース アメリカ,インコーポレイティド
(74)【代理人】
【識別番号】100099759
【弁理士】
【氏名又は名称】青木 篤
(74)【代理人】
【識別番号】100123582
【弁理士】
【氏名又は名称】三橋 真二
(74)【代理人】
【識別番号】100092624
【弁理士】
【氏名又は名称】鶴田 準一
(74)【代理人】
【識別番号】100147555
【弁理士】
【氏名又は名称】伊藤 公一
(74)【代理人】
【識別番号】100123593
【弁理士】
【氏名又は名称】関根 宣夫
(74)【代理人】
【識別番号】100133835
【弁理士】
【氏名又は名称】河野 努
(72)【発明者】
【氏名】フォン チョウ
【テーマコード(参考)】
5F136
【Fターム(参考)】
5F136BA30
5F136CB06
5F136DA25
5F136DA27
5F136FA02
5F136FA03
5F136FA23
(57)【要約】
【課題】パワーエレクトロニクスアセンブリを提供すること。
【解決手段】複数の電気導電性論理層と、複数の電気導電性電源層と、複数の電気導電性論理層及び複数の電気導電性論理層間に設けられたラミネートパネルと、を含む回路基板アセンブリを含むパワーエレクトロニクスアセンブリ。ラミネートパネルは、基板及びパワーエレクトロニクスデバイスを含むパワーエレクトロニクスデバイスアセンブリを含む。基板は、グラファイト層と、グラファイト層を覆う金属層と、を含む。凹部は、金属層の外面に形成されている。パワーエレクトロニクスデバイスは、基板の外面の凹部内で接合されている。各々の電気導電性論理層は、ラミネートパネルの第1の面に設けられており、各々の電気導電性電源層は、ラミネートパネルの第1の面と反対側にあるラミネートパネルの第2の面に設けられている。
【選択図】図1
【特許請求の範囲】
【請求項1】
パワーエレクトロニクスアセンブリであって、前記パワーエレクトロニクスアセンブリは、
回路基板アセンブリを備え、前記回路基板アセンブリは、
複数の電気導電性論理層と、
複数の電気導電性電源層と、
前記複数の電気導電性論理層及び前記複数の電気導電性電源層間に設けられたラミネートパネルと、
を備え、前記ラミネートパネルは、
パワーエレクトロニクスデバイスアセンブリを備え、前記パワーエレクトロニクスデバイスアセンブリは、
基板であって、
グラファイト層と、
前記グラファイト層を覆う金属層であって、前記金属層の外面に凹部が形成された金属層と、
を備える、基板と、
前記基板の前記外面の前記凹部内で接合されたパワーエレクトロニクスデバイスと、
を備え、
各々の電気導電性論理層は、前記ラミネートパネルの第1の面に設けられており、各々の電気導電性電源層は、前記ラミネートパネルの前記第1の面と反対側にある前記ラミネートパネルの第2の面に設けられている、パワーエレクトロニクスアセンブリ。
【請求項2】
前記ラミネートパネルは、
ラミネート材料と、
前記ラミネート材料内に組み込まれた複数のパワーエレクトロニクスデバイスアセンブリと、
を備える、請求項1に記載のパワーエレクトロニクスアセンブリ。
【請求項3】
前記ラミネート材料は、FR-4を含む、請求項2に記載のパワーエレクトロニクスアセンブリ。
【請求項4】
前記回路基板アセンブリは、前記複数の電気導電性論理層及び前記複数の電気導電性電源層を貫いて延びて前記パワーエレクトロニクスデバイスを前記複数の電気導電性論理層及び前記複数の電気導電性電源層に熱的に接続する、複数のビアを更に備える、請求項1に記載のパワーエレクトロニクスアセンブリ。
【請求項5】
前記基板は、前記基板の幅よりも大きい長さを有する、請求項1に記載のパワーエレクトロニクスアセンブリ。
【請求項6】
冷却板を更に備え、前記回路基板アセンブリは、第1の電気絶縁層によって前記冷却板の面に接合されている、請求項1に記載のパワーエレクトロニクスアセンブリ。
【請求項7】
前記パワーエレクトロニクスデバイスアセンブリの前記パワーエレクトロニクスデバイスは、前記冷却板の方向を向いている、請求項6に記載のパワーエレクトロニクスアセンブリ。
【請求項8】
前記複数の電気導電性電源層の各々は、前記ラミネートパネルと前記冷却板との間に設けられている、請求項6に記載のパワーエレクトロニクスアセンブリ。
【請求項9】
電気導電性論理層は、前記パワーエレクトロニクスデバイスアセンブリと前記冷却板との間に設けられていない、請求項6に記載のパワーエレクトロニクスアセンブリ。
【請求項10】
電気導電性電源層は、前記パワーエレクトロニクスデバイスアセンブリにおける前記冷却板と反対側に設けられていない、請求項6に記載のパワーエレクトロニクスアセンブリ。
【請求項11】
パワーエレクトロニクスアセンブリであって、前記パワーエレクトロニクスアセンブリは、
回路基板アセンブリであって、前記回路基板アセンブリは、
複数の電気導電性論理層と、
複数の電気導電性電源層と、
前記複数の電気導電性論理層及び前記複数の電気導電性電源層間に設けられたラミネートパネルと、
を備え、前記ラミネートパネルは、
パワーエレクトロニクスデバイスアセンブリを備え、前記パワーエレクトロニクスデバイスアセンブリは、
基板であって、
グラファイト層と、
前記グラファイト層を覆う金属層であって、前記金属層の外面に凹部が形成された金属層と、
を備える、基板と、
前記基板の前記外面の前記凹部内で接合されたパワーエレクトロニクスデバイスであって、複数のビアが前記パワーエレクトロニクスデバイスの各々を前記複数の電気導電性論理層及び前記複数の電気導電性電源層に熱的に接続している、パワーエレクトロニクスデバイスと、
を備える、回路基板アセンブリと、
冷却板であって、前記回路基板アセンブリが前記冷却板の面に実装された、冷却板と、
を備え、
各々の電気導電性論理層は、前記ラミネートパネルの第1の面に設けられており、各々の電気導電性電源層は、前記ラミネートパネルの前記第1の面と反対側にある前記ラミネートパネルの第2の面に設けられている、パワーエレクトロニクスアセンブリ。
【請求項12】
前記ラミネートパネルは、ラミネート材料を含み、
複数のパワーエレクトロニクスデバイスアセンブリは、前記ラミネート材料内に組み込まれている、請求項11に記載のパワーエレクトロニクスアセンブリ。
【請求項13】
冷却板の第1の面に第1の電気絶縁層を設けることと、
前記冷却板と反対側の前記第1の電気絶縁層に回路基板アセンブリを設けることと、
を含む方法であって、前記回路基板アセンブリは、
複数の電気導電性論理層と、
複数の電気導電性電源層と、
前記複数の電気導電性論理層及び前記複数の電気導電性電源層間に設けられたラミネートパネルと、
を備え、前記ラミネートパネルは、
パワーエレクトロニクスデバイスアセンブリを備え、前記パワーエレクトロニクスデバイスアセンブリは、
基板であって、
グラファイト層と、
前記グラファイト層を覆う金属層であって、前記金属層の外面に凹部が形成された金属層と、
を備える、基板と、
前記基板の前記外面の前記凹部内で接合されたパワーエレクトロニクスデバイスと、
を備え、
各々の電気導電性論理層は、前記ラミネートパネルの第1の面に設けられており、各々の電気導電性電源層は、前記ラミネートパネルの前記第1の面と反対側にある前記ラミネートパネルの第2の面に設けられている、方法。
【請求項14】
前記パワーエレクトロニクスデバイスアセンブリの前記パワーエレクトロニクスデバイスは、前記冷却板の方向を向いている、請求項13に記載の方法。
【請求項15】
電気導電性論理層は、前記パワーエレクトロニクスデバイスアセンブリと前記冷却板との間に設けられていない、請求項13に記載の方法。
【発明の詳細な説明】
【技術分野】
【0001】
本明細書は概して、パワーエレクトロニクスアセンブリに関し、より具体的には、コンパクトなパッケージサイズを達成しつつ全体的な熱抵抗が低いパワーエレクトロニクスアセンブリについての装置及び方法に関する。
【背景技術】
【0002】
車両においてエレクトロニクスの使用が増加しているため、エレクトロニクスシステムをよりコンパクトにする必要がある。当該エレクトロニクスシステムの構成要素の1つは、インバータ内のスイッチとして使用され得るパワーエレクトロニクスアセンブリのパワーエレクトロニクスデバイスである。パワーエレクトロニクスデバイスは、熱が生成されるため多くの冷却を必要とする。
【0003】
更に、従来のパワーエレクトロニクスアセンブリは、異なる材料から形成された複数の層を含み、これは、層の各々の界面で異なる膨張率をもたらす。したがって、応力の蓄積を低減し、反りを軽減するために、同じ数の層がパワーエレクトロニクスデバイスの各々の側に提供され得る。しかしながら、これは、他の場合には不必要である追加の層を必要とし、したがって、パワーエレクトロニクスアセンブリの総フットプリントを増加させ得る。これらの理由などから、コンパクトなパッケージサイズを維持しつつ、パワーエレクトロニクスデバイスの冷却を改善する必要がある。
【発明の概要】
【0004】
一実施形態では、パワーエレクトロニクスアセンブリは、複数の電気導電性論理層と、複数の電気導電性電源層と、複数の電気導電性論理層及び複数の電気導電性電源層間に設けられたラミネートパネルと、を含む回路基板アセンブリを含む。ラミネートパネルは、基板及びパワーエレクトロニクスデバイスを含むパワーエレクトロニクスデバイスアセンブリを含む。基板は、グラファイト層と、グラファイト層を覆う金属層であって、金属層の外面に凹部が形成された金属層と、を含む。パワーエレクトロニクスデバイスは、基板の外面の凹部内で接合されている。各々の電気導電性論理層は、ラミネートパネルの第1の面に設けられており、各々の電気導電性電源層は、ラミネートパネルの第1の面と反対側にあるラミネートパネルの第2の面に設けられている。
【0005】
別の実施形態では、パワーエレクトロニクスアセンブリは、複数の電気導電性論理層と、複数の電気導電性電源層と、複数の電気導電性論理層及び複数の電気導電性電源層間に設けられたラミネートパネルと、を含む回路基板アセンブリ、及び冷却板を含む。回路基板アセンブリは、冷却板の面に実装されている。ラミネートパネルは、基板及びパワーエレクトロニクスデバイスを含むパワーエレクトロニクスデバイスアセンブリを含む。基板は、グラファイト層と、グラファイト層を覆う金属層であって、金属層の外面に凹部が形成された金属層と、を含む。パワーエレクトロニクスデバイスは、基板の外面の凹部内で接合されている。複数のビアは、パワーエレクトロニクスデバイスの各々を複数の電気導電性論理層及び複数の電気導電性電源層に熱的に接続している。各々の電気導電性論理層は、ラミネートパネルの第1の面に設けられており、各々の電気導電性電源層は、ラミネートパネルの第1の面と反対側にあるラミネートパネルの第2の面に設けられている。
【0006】
更に別の実施形態では、方法は、冷却板の第1の面に第1の電気絶縁層を設けることと、冷却板と反対側の第1の電気絶縁層に回路基板アセンブリを設けることと、を含む。回路基板アセンブリは、複数の電気導電性論理層と、複数の電気導電性電源層と、複数の電気導電性論理層及び複数の電気導電性電源層間に設けられたラミネートパネルと、を含む。ラミネートパネルは、基板及びパワーエレクトロニクスデバイスを備えるパワーエレクトロニクスデバイスアセンブリを含む。基板は、グラファイト層と、グラファイト層を覆う金属層であって、金属層の外面に凹部が形成された金属層と、を含む。パワーエレクトロニクスデバイスは、基板の外面の凹部内で接合されている。各々の電気導電性論理層は、ラミネートパネルの第1の面に設けられており、各々の電気導電性電源層は、ラミネートパネルの第1の面と反対側にあるラミネートパネルの第2の面に設けられている。
【0007】
本明細書で記載される実施形態によって提供されるこれらの特徴及び追加の特徴は、図面と併せて以下の詳細な説明を考慮すると、より完全に理解されるであろう。
【図面の簡単な説明】
【0008】
図面に記載される実施形態は本質的に、実例的で例示的なものであって、特許請求の範囲によって定められる主題を限定することを意図したものではない。以下の図面と併せて読むと、実例的な実施形態の以下の詳細な説明を理解することができ、当該図面では、同様の構造は、同様の参照番号を用いて示される。
【0009】
図1】本明細書で記載及び説明される1つ以上の実施形態に係る、冷却板及び回路基板アセンブリを含むパワーエレクトロニクスアセンブリの組立斜視図を概略的に示す図である。
図2】本明細書で記載及び説明される1つ以上の実施形態に係る、図1のパワーエレクトロニクスアセンブリの分解斜視図を概略的に示す図である。
図3】本明細書で記載及び説明される1つ以上の実施形態に係る、図1のパワーエレクトロニクスアセンブリの冷却板の部分斜視図を概略的に示す図である。
図4】本明細書で記載及び説明される1つ以上の実施形態に係る、基板及びパワーエレクトロニクスデバイスを含むパワーエレクトロニクスデバイスアセンブリの分解斜視図を概略的に示す図である。
図5】本明細書で記載及び説明される1つ以上の実施形態に係る、図4のパワーエレクトロニクスデバイスアセンブリの断面図を概略的に示す図である。
図6】本明細書で記載及び説明される1つ以上の実施形態に係る、図5の複数のパワーエレクトロニクスデバイスアセンブリを含むラミネートパネルの部分斜視図を概略的に示す図である。
図7】本明細書で記載及び説明される1つ以上の実施形態に係る、上方の導電層と下方の導電層との間に設けられた図6のラミネートパネルを含む、部分的に形成された回路基板アセンブリの断面図を概略的に示す図である。
図8】本明細書で記載及び説明される1つ以上の実施形態に係る、図7の部分的に形成された回路基板アセンブリの断面図を概略的に示し、当該部分的に形成された回路基板アセンブリは、第1の電気導電性論理層と第1の電気導電性電源層との間に設けられている図である。
図9】本明細書で記載及び説明される1つ以上の実施形態に係る、図8の部分的に形成された回路基板アセンブリの断面図を概略的に示し、当該部分的に形成された回路基板アセンブリにはビアが形成されている図である。
図10】本明細書で記載及び説明される1つ以上の実施形態に係る、ビアが充填された状態である、図9の部分的に形成された回路基板アセンブリの断面図を概略的に示す図である。
図11】本明細書で記載及び説明される1つ以上の実施形態に係る、図10の回路基板アセンブリの断面図を概略的に示し、当該回路基板アセンブリは、第2の電気導電性論理層と第2の電気導電性電源層との間に設けられ、図1の回路基板アセンブリを形成している図である。
図12】本明細書で記載及び説明される1つ以上の実施形態に係る、図1のパワーエレクトロニクスアセンブリの断面図を概略的に示す図である。
【発明を実施するための形態】
【0010】
本明細書で記載される実施形態は概して、回路基板アセンブリが冷却板に接続されたパワーエレクトロニクスアセンブリを対象とする。回路基板アセンブリは、基板を含む、本明細書でフリップチップと呼ばれ得る反転パワーエレクトロニクスデバイスアセンブリを含む。パワーエレクトロニクスデバイスは、基板内に組み込まれ得る。本明細書で述べられるように、反転した向きのパワーエレクトロニクスデバイスアセンブリは、冷却板と反対側の方向に向くのではなく冷却板に向くように、基板内に組み込まれたパワーエレクトロニクスデバイスを配置している。
【0011】
本開示のパワーエレクトロニクスデバイスアセンブリは、基板に取り付けられたパワーエレクトロニクスデバイスを備える。以下でより詳細に記載されるように、基板は、向上した熱拡散能力を提供するグラファイト層を含む。更に、本開示の実施形態は、パワーエレクトロニクスデバイスを冷却板から電気的に絶縁する1つ以上の電気絶縁層を含む。電気絶縁が基板自体によって提供されるため、例えば、基板の電気絶縁層により、プリント回路基板と冷却板との間の電気絶縁層を除去することが可能になる。
【0012】
以下でより詳細に記載されるように、本開示の基板は、冷却板に向かう熱流束フローを促すグラファイト層により、向上した熱特性を提供する。本明細書で記載される基板は、コンパクトなパッケージ内に積層金属と、グラファイトと、1つ以上の電気絶縁層と、を含む。基板を接合する本明細書で記載される接合材料は特に、基板を電気的に絶縁する能力も維持しつつ、他の接合技術に対して熱伝導性を増大させるように構成されている。本明細書で記載されるデバイス、システム、及び装置は、基板から冷却板への熱流束を改善し、それによって、回路基板アセンブリについての熱拡散性能及び冷却性能を増大させる。
【0013】
本明細書で記載される冷却板、パワーエレクトロニクスデバイスアセンブリ、回路基板アセンブリ、パワーエレクトロニクスアセンブリ、及び同種のものは、電化車両、例えば、電気自動車、ハイブリッド電気自動車、任意の電気モータ、発電機、産業用ツール、家庭電化製品、及び同種のものにおいて使用され得るが、これらに限定されない。本明細書で記載される様々なアセンブリは、電気モータ及び/又はバッテリに電気的に接続されてもよく、直流(DC)電力を交流(AC)電力に変換するように動作可能であるインバータ回路として構成されてもよい。
【0014】
本明細書で使用される「パワーエレクトロニクスデバイス」は、DC電力をAC電力に変換し、逆もまた同様に変換するために使用される任意の電気構成要素を意味する。実施形態は、AC-ACコンバータ及びDC-DCコンバータ用途においても採用され得る。パワーエレクトロニクスデバイスの非限定的な例には、パワー金属酸化膜半導体電界効果トランジスタ(MOSFET)、絶縁ゲートバイポーラトランジスタ(IGBT)、サイリスタ、及びパワートランジスタが含まれる。
【0015】
本明細書で使用される「完全に組み込まれる」というフレーズは、構成要素の各面が基板によって囲まれていることを意味する。例えば、パワーエレクトロニクスデバイスアセンブリが回路基板によって完全に組み込まれる場合、それは、回路基板の材料が回路基板の各面を覆うことを意味する。構成要素の1つ以上の面が露出している場合、構成要素は、「部分的に組み込まれている」。
【0016】
本明細書で使用される「基板」は、パワーエレクトロニクスデバイスに取り付けられるように動作可能な実装基板であって、金属層、グラファイト層、及び電気絶縁層のうちの1つ以上を含む。
【0017】
パワーエレクトロニクスアセンブリ、パワーエレクトロニクスデバイスアセンブリ、及び冷却板の様々な実施形態が以下で詳細に記載される。同じ部分又は同様の部分を指すために、可能な限り、図面全体を通じて同じ参照番号を使用する。
【0018】
ここで、図1及び図2を参照すると、例示的なパワーエレクトロニクスアセンブリ100が概して、組立図及び分解図でそれぞれ示されている。図1及び図2に示されるパワーエレクトロニクスアセンブリ100は、冷却板102と回路基板アセンブリ106とを含む。冷却板102は、回路基板アセンブリ106の基板材料に接続されたパワーエレクトロニクスデバイス140(図4参照)から熱流束を除去することができる任意のデバイスであり得る。冷却板102についての非限定的な例には、ヒートシンク、単相液冷、2相液冷、及びベーパチャンバが含まれる。図1及び図2は、単相液冷デバイスとして構成された冷却板102を示す。冷却板102は、冷却板102内で流体チャンバ115(図12)に流体接続された流体入口132及び流体出口134を含む。図1及び図2は、冷却板102の同じ側にある流体入口132及び流体出口134を示しているが、本開示は、このような実施形態に限定されない。すなわち、他の実施形態では、流体入口132及び流体出口134は、他の面に位置し得る。
【0019】
図1及び図2を再び参照すると、回路基板アセンブリ106は、冷却板102の第1の面107に接続されている(例えば、取り付けられている)。図1及び図2は、冷却板102の貫通孔105及び回路基板アセンブリ106の貫通孔109を通って延びる締結具101(例えば、ボルト及びナット)によって冷却板102の第1の面107に取り付けられるものとして、回路基板アセンブリ106を示す。他の実施形態では、貫通孔105、109及び締結具101は、以下に記載されるように省略され得ることを理解されたい。
【0020】
実施形態では、回路基板アセンブリ106は、3Dプリント層であり得る。このような実施形態では、回路基板アセンブリ106の3Dプリント層は、全体的な熱抵抗を低減することを理解されたい。実施形態では、回路基板アセンブリ106は、冷却板102にラミネートされ得る。しかしながら、回路基板アセンブリ106を冷却板102に取り付ける他の付加製造プロセスも想定され、本開示の範囲内に含まれる。加えて、本明細書でより詳細に記載されるように、ビア接続又はビアは、回路基板アセンブリ106及びパワーエレクトロニクスデバイス140(図4)の様々な構成要素間にレーザ穿孔を使用して作られ得る。すなわち、ビアは、回路基板アセンブリ106を貫いて各導電層及びパワーエレクトロニクスデバイス140の上面まで穿孔される。本明細書でより詳細に記載されるように、ビアは次いで、構成要素間の電気接続を確立するように電気めっき法により銅で充填される。回路基板アセンブリ106は概して、図1及び図2に示されているが、アセンブリの個々の層及び様々なステップは、図7図12に示される。
【0021】
ここで、図3図12を参照すると、パワーエレクトロニクスアセンブリ100を製造する個々のステップが示されている。図3に示されるように、第1の電気絶縁層180は、回路基板アセンブリ106(図1)と冷却板102との間の熱抵抗を低下させるように冷却板102の第1の面107に堆積されて示されている。第1の電気絶縁層180は概して、電気絶縁を提供する任意の層、例えば、セラミック又は同種のものであり得る。実施形態では、第1の電気絶縁層180は、絶縁金属基板(IMS)誘電フィルムを含む。IMS誘電フィルムは、固体フィルム層であり得る。他の実施形態では、第1の電気絶縁層180は、サーマルグリス層であり得る。第1の電気絶縁層180は、専用の貫通孔を有していなくてもよいことに留意されたい。
【0022】
ここで、図4及び図5を参照すると、それぞれ、例示的な基板121の分解下方斜視図及び組立断面図が示されている。基板121は、複数の積層された層を含む。特に、図4及び図5に示される基板121は、金属層122と、金属層122内に組み込まれたグラファイト層124と、を含む。金属層122は、内面125と、内面125と反対側にある外面128と、を含む。実施形態では、金属層122は、第1の金属層と第2の金属層とを含み、グラファイト層124は、第1の金属層と第2の金属層との間に位置している。金属層122は、金属層122の外面128内に配置された凹部127を含む。凹部127は、パワーエレクトロニクスデバイス140を受け入れるような寸法である。以下でより詳細に記載されるように、金属層122は、パワーエレクトロニクスデバイス140の底面における電極が(例えば、直接接続及び/又は電気接続ビアを介して)接続される電気導電面を提供する。図4及び図5に示される基板121の様々な層は単なる例示であることを理解されたい。すなわち、いくつかの実施形態では、例えば、基板121は、金属層間に配置される複数のグラファイト層及び/又は他の層を含み得る。基板121は、冷却板102に配置されるときに、パワーエレクトロニクスデバイス140が、冷却板102の方向(すなわち、図面に示される座標軸線の-z方向)であって、反対側の方向(すなわち、座標軸線の+z方向)ではない方向に向くような、本明細書でより詳細に記載される反転基板121であることを理解されたい。
【0023】
図4及び図5の実施形態における基板121は、図4及び図5に示される座標軸線のz軸線に沿って対称な基板121を提供するように金属層122内に組み込まれたグラファイト層124を含むことに留意されたい。基板121の対称性は、高温接合プロセス中の基板121に対する力を均衡させる。金属層122及びグラファイト層124は、異なる熱膨張係数を有するため、接合プロセス中の熱誘起応力を均衡させるために対称的な基板スタックを有することが望ましい場合がある。
【0024】
金属層122は、任意の好適な金属又は合金で作られ得る。非限定的な例として、銅及びアルミニウムが金属層122として使用され得る。基板121の金属層122は、その外面128内に形成された凹部127を有する。凹部127は、例えば、化学エッチングによって形成され得る。凹部127は、パワーエレクトロニクスデバイス140を受け入れるようなサイズ及び形状を有する。外面128は概して、(金属層122の第1の主要な表面又は面として構成された)内面125と反対側にある金属層122の第2の主要な表面又は面であり得る。すなわち、金属層122は、平面層であり得、それによって、内面125は、グラファイト層124に面し、反対側の外面128は、パワーエレクトロニクスデバイス140及び回路基板アセンブリ106(図1)に面する。
【0025】
図5の実施形態に示されるグラファイト層124は、基板121にわたる熱拡散及び冷却板102(例えば、図12参照)に向かう熱拡散の両方を促進するために設けられている。グラファイトの結晶構造は、グラファイトに高い熱伝導性を提供し、冷却板102に向かう熱流束の伝導を有用にする。しかしながら、グラファイトは、等温プロファイルを有していない。むしろ、グラファイトは、非等温プロファイルを有し、2つの軸線に沿って高い伝導性を有し、第3の軸線において低い熱伝導性を有する。グラファイトの非等温プロファイルを考慮するために、基板121は、基板121の長さ寸法が基板121の幅寸法よりも大きくなるような矩形形状となるように設計されている。図5を参照して、グラファイト層124は、図5に示される座標軸線のx軸線及びz軸線に沿って高い熱伝導性を有する。したがって、基板121は、基板121のx軸線に沿った寸法が基板121のy軸線に沿った寸法よりも大きくなるように設計されている。熱流束は、x軸線及びz軸線に沿って移動する。以下でより詳細に記載されるように、熱流束は、基板121によって、冷却板102に向けてx軸線に沿って移動する。熱流束はまた、冷却板102に向けてz軸線に沿って移動する。
【0026】
図4を再び参照すると、基板121及びパワーエレクトロニクスデバイス140を含むパワーエレクトロニクスデバイスアセンブリ146の分解図が示されている。図4は、基板121の凹部127に対するパワーエレクトロニクスデバイス140及び接合層143を示す。例えば、接合層143は、はんだ層であり得る。別の例として、接合層143は、過渡液相接合層143であり得る。パワーエレクトロニクスデバイス140は、外向きの面に、複数の大きい電極141と複数の小さい電極142とを含む。大きい電極141は、電源電極であり得る一方、小さい電極142は、信号電極であり得る。図4では見ることができないが、パワーエレクトロニクスデバイス140は、反対側の内向きの面に1つ以上の電極を更に含むことに留意されたい。パワーエレクトロニクスデバイス140の内向きの面における1つ以上の電極は、パワーエレクトロニクスデバイス140を凹部127内に配置することによって金属層122に電気的に接続される。したがって、パワーエレクトロニクスデバイス140の内向きの面における電極への電気接続は、金属層122によって行われ得る。
【0027】
上述のように、基板121は、パワーエレクトロニクスデバイス140が接合される実装基板である。基板121は、パワーエレクトロニクスデバイス140の内向きの面における電極への接続を行うための電気導電面領域を提供する。基板121は、熱拡散機能及び電気絶縁を更に提供する。
【0028】
ここで、図6を参照すると、ラミネートパネル200の下方斜視図は、ラミネート材料202によって囲まれた1つ以上のパワーエレクトロニクスデバイスアセンブリ146を含むように示されている。ラミネートパネル200は、冷却板102(図3)と反対側の第1の電気絶縁層180に設けられる。実施形態では、ラミネート材料202はFR-4を含むが、代替的な材料が本開示の範囲内に入る。示されているように、合計6つのパワーエレクトロニクスデバイスアセンブリ146が、第1の電気絶縁層180及びラミネート材料202を介して冷却板102に3つずつ2行に設けられ接合されている。しかしながら、用途に応じて任意の数のパワーエレクトロニクスデバイスアセンブリ146が利用され得ることを理解されたい。
【0029】
ここで、図7図11を参照すると、回路基板アセンブリ106を形成する個々のステップが示されている。具体的には、図7を参照すると、ラミネートパネル200の断面図は、上方の導電層206と、コア層204を定める下方の導電層208と、を含むように示されている。上方の導電層206は、ラミネートパネル200の上方の面200aに設けられており、下方の導電層208は、ラミネートパネル200の反対側の下方の面200bに設けられている。上方の導電層206は、上方の面206aと、上方の導電層206の上方の面206aと反対側にある下方の面206bと、を有する。同様に、下方の導電層208は、上方の面208aと、下方のコア導電層208の上方の面208aと反対側にある下方の面208bと、を有する。図7に示され本明細書で述べられるように、孔は、コア層204に形成されており、パワーエレクトロニクスデバイスアセンブリ146は、それぞれの孔に挿入されている。したがって、パワーエレクトロニクスデバイス140は、下方の導電層208を通じて露出している。
【0030】
ここで、図8を参照すると、第2の電気絶縁層210は、上方の導電層206の上方の面206aに設けられており、第3の電気絶縁層212は、下方の導電層208の下方の面208bに設けられている。第2の電気絶縁層210は、上方の面210aと、第2の電気絶縁層210の上方の面210aと反対側にある下方の面210bと、を有する。同様に、第3の電気絶縁層212は、上方の面212aと、第3の電気絶縁層212の上方の面212aと反対側にある下方の面212bと、を有する。示されているように、ラミネートパネル200は、第2の電気絶縁層210と第3の電気絶縁層212との間に設けられている。第2の電気絶縁層210及び第3の電気絶縁層212は、第1の電気絶縁層180(図3)と同じ材料を含み得ることを理解されたい。依然、図8を参照して、第1の電気導電性論理層216は、第2の電気絶縁層210の上方の面210aに設けられており、第1の電気導電性電源層218は、第3の電気絶縁層212の下方の面212bに設けられている。実施形態では、第1の電気導電性論理層216及び第1の電気導電性電源層218は銅層である。第1の電気導電性論理層216は、上方の面216aと、第1の電気導電性論理層216の上方の面216aと反対側にある下方の面216bと、を有する。同様に、第1の電気導電性電源層218は、上方の面218aと、第1の電気導電性電源層218の上方の面218aと反対側にある下方の面218bと、を有する。
【0031】
図9を参照すると、ビア112(電気伝導ビア及びサーマルビアの両方)は、パワーエレクトロニクスデバイスアセンブリ146のパワーエレクトロニクスデバイス140、第1の電気導電性論理層216、及び第1の電気導電性電源層218の任意の組み合わせ間で延びるように形成されている。例えば、ビア112は、第1の電気導電性論理層216と第1の電気導電性電源層218との間で延びているように示されている。更に、ビア112は、第1の電気導電性論理層216及び第1の電気導電性電源層218をパワーエレクトロニクスデバイス140の底面140bに電気的に接続するように、第1の電気導電性電源層218とパワーエレクトロニクスデバイス140の底面140bとの間で延びているように示されている。更に、ビア112は、第1の電気導電性論理層216及び第1の電気導電性電源層218をパワーエレクトロニクスデバイス140の上面140aに電気的に接続するように、第1の電気導電性電源層218と基板121の底面121bとの間で延びているように示されている。ビア112は、例えば、レーザ穿孔などの任意の好適な方法で形成され得る。本開示の範囲は、図9に示されるビア112の特定の構成に限定されることなく、回路基板アセンブリ106の固有の需要に基づいて他の構成が想定されることを理解されたい。
【0032】
ビア112は、スイッチング電流用の電流経路を提供するだけでなく、駆動信号をパワーエレクトロニクスデバイス140に提供し得る。いくつかの実施形態では、ビア112の一部は、駆動信号又はスイッチング電流を伝えないサーマルビアとして構成され得ることに留意されたい。加えて、基板の配置は、本明細書に記載されるように、基板121を介したパワーエレクトロニクスデバイス140から冷却板102(図12)への流束移動を可能にする。このように、熱流束は最適に、パワーエレクトロニクスデバイス140から離れる方向に基板121を介して冷却板102に向けられる。
【0033】
ここで、図10を参照すると、ビア112は、各パワーエレクトロニクスデバイスアセンブリ146、第1の電気導電性論理層216、及び第1の電気導電性電源層218間で電気接続を形成するように電気めっきによって銅で充填されている。しかしながら、ビア112は、電気めっき以外の任意の他の好適な方法で充填され得ることを理解されたい。
【0034】
ここで、図11を参照すると、第1の電気導電性論理層216及び第1の電気導電性電源層218は、電流を導く指定パターンにエッチングされている。第1の電気導電性論理層216及び第1の電気導電性電源層218がエッチングされると、図8図10に関して上述したステップが繰り返されて、その結果、第4の電気絶縁層220は、第1の電気導電性論理層216の上方の面216aに設けられ、第5の電気絶縁層222は、第1の電気導電性電源層218の下方の面218bに設けられる。
【0035】
その後、第2の電気導電性論理層224は、第1の電気導電性論理層216と反対側にある第4の電気絶縁層220の上方の面220aに設けられ、第2の電気導電性電源層226は、第1の電気導電性電源層218と反対側にある第5の電気絶縁層222の下方の面222bに設けられる。したがって、第1の電気導電性論理層216及び第2の電気導電性論理層224は、パワーエレクトロニクスデバイスアセンブリ146の上方の側に設けられており、第1の電気導電性電源層218及び第2の電気導電性電源層226は、上方の側と反対側にあるパワーエレクトロニクスデバイスアセンブリ146の下方の側に設けられている。別の言い方をすると、パワーエレクトロニクスデバイスアセンブリ146は、第1の電気導電性論理層216及び第2の電気導電性論理層224を第1の電気導電性電源層218及び第2の電気導電性電源層226から分離する。したがって、各々の電気導電性論理層216、224は、パワーエレクトロニクスデバイスアセンブリ146の一方の側にあって、各々の電気導電性電源層218、226は、パワーエレクトロニクスデバイスアセンブリ146の反対側にあることを理解されたい。更に、電気導電性論理層216、224は、どの電気導電性電源層218、226にも隣接しておらず、逆もまた同様である。
【0036】
次いで、追加のビア112は、第2の電気導電性論理層224を貫いて第1の電気導電性論理層216まで形成され、更に、追加のビア112は、第2の電気導電性電源層226を貫いて第1の電気導電性電源層218まで形成される。その後、図10に関して本明細書で述べたものと同様に、ビア112は、第1の電気導電性論理層216及び第2の電気導電性論理層224間、並びに第1の電気導電性電源層218及び第2の電気導電性電源層226間で電気接続を形成するように電気めっきによって銅で充填される。しかしながら、ビア112は、電気めっき以外の任意の他の好適な方法で充填され得ることを理解されたい。
【0037】
依然、図11を参照して、第2の電気導電性論理層224及び第2の電気導電性電源層226は、同様に、電流を導く指定パターンにエッチングされている。高温高圧のチャンバ内で、第2の電気導電性論理層224は、第1の電気導電性論理層216にラミネートされてもよく、第2の電気導電性電源層226は、第1の電気導電性電源層218にラミネートされてもよいことを理解されたい。このラミネーションステップ中、第2の電気絶縁層210及び第4の電気絶縁層220からの材料は、第1の電気導電性論理層216及び第2の電気導電性論理層224のエッチングによって定められた隙間を充填する。同様に、第3の電気絶縁層212及び第5の電気絶縁層222からの材料は、第1の電気導電性電源層218及び第2の電気導電性電源層226のエッチングによって定められた隙間を充填する。
【0038】
回路基板アセンブリ106は、本明細書で示されるもの以外の任意の数の電気絶縁層及び電気導電層を含み得ることを理解されたい。しかしながら、実施形態では、回路基板アセンブリ106は、電気導電性電源層の数と同じ数の電気導電性論理層を含む。加えて、電気導電性論理層の各々は、パワーエレクトロニクスデバイスアセンブリ146の一方の側に設けられており、電気導電性電源層の各々は、パワーエレクトロニクスデバイスアセンブリ146の反対側に設けられている。そうする場合、図8図11に関して本明細書で記載されるステップは、各々の追加の層が前の層にラミネートされて繰り返され得る。
【0039】
ここで、図12を参照すると、パワーエレクトロニクスアセンブリ100の断面図は、第1の電気絶縁層180を介して冷却板102上に実装されて示された回路基板アセンブリ106を含むように示されている。電気導電性論理層は、ラミネートパネル200と冷却板102との間に設けられていないことを理解されたい。逆に、電気導電性電源層218、226のみが、ラミネートパネル200と冷却板102との間に設けられており、電気導電性論理層216、224は、ラミネートパネル200の反対側に配置されている。更に、各々の電気導電性電源層218、226は、ラミネートパネル200と冷却板102との間に設けられているため、電気導電性電源層218、226は、ラミネートパネル200における冷却板102と反対側に設けられていない。したがって、各々の電気導電性論理層216、224は、ラミネートパネル200によって各々の電気導電性電源層218、226から分離されている。
【0040】
電気導電性論理層216、224を電気導電性電源層218、226から分離する利点は、回路基板アセンブリ106の総フットプリントを増加させないことによって、回路基板アセンブリ106の合計の層の数を低減し得ることである。更に、これは、電気導電性電源層218、226が電気導電性論理層216、224と比較して低下した熱抵抗を提供するため、パワーエレクトロニクスデバイス140と冷却板102との間の全体の熱抵抗を低減する。これはまた、回路基板アセンブリ106に対して冷却性能の改善を提供している。更に、電気導電性電源層218、226がラミネートパネル200の同じ側に設けられていることで、ループインダクタンスが低減され、したがって、回路基板アセンブリ106に関して損失が低減され効率が増加する。
【0041】
示されているように、貯蔵部(図示せず)から(移動矢印135として示される)冷却流体は、流体入口132を通って流体チャンバ115内に流れて、温められた冷却流体として流体出口134を通って流体チャンバ115から出ていき、当該冷却流体は、例えば、熱交換器(図示せず)を通って流れ、冷却流体135から熱を除去した後、貯蔵部に返される。示されていないが、フィンのアレイは、冷却流体135への熱伝達用の追加の面領域を提供するために流体チャンバ115に設けられ得る。
【0042】
依然、図12を参照して、1つ以上の面実装エレクトロニクス214は、第2の電気導電性論理層224に実装され得る。本明細書で記載されるように、面実装エレクトロニクス214は、例えば、トランジスタ、抵抗器、コンデンサ、及び同種のものを含み得る。したがって、回路基板アセンブリ106は少なくとも、複数のパワーエレクトロニクスデバイスアセンブリ146を含むラミネートパネル200、並びに第1の電気導電性論理層216、第2の電気導電性論理層224、第1の電気導電性電源層218、第2の電気導電性電源層226、及び面実装エレクトロニクス214を含むことを理解されたい。
【0043】
上記から、パワーエレクトロニクスアセンブリ及びパワーエレクトロニクスアセンブリを製造する方法が本明細書で定められることを理解されたい。具体的には、本明細書で開示されるパワーエレクトロニクスアセンブリは、複数の電気導電性論理層と、複数の電気導電性電源層と、複数の電気導電性論理層及び複数の電気導電性論理層間に設けられたラミネートパネルと、を含む回路基板アセンブリを含む。ラミネートパネルは、基板及びパワーエレクトロニクスデバイスを含むパワーエレクトロニクスデバイスアセンブリを含む。基板は、グラファイト層と、グラファイト層を覆う金属層と、を含む。凹部は、金属層の外面に形成されている。パワーエレクトロニクスデバイスは、基板の外面の凹部内で接合されている。各々の電気導電性論理層は、ラミネートパネルの第1の面に設けられており、各々の電気導電性電源層は、ラミネートパネルの第1の面と反対側にあるラミネートパネルの第2の面に設けられている。
【0044】
「実質的」及び「約」という用語は、任意の定量的な比較、値、測定、又は他の表現に起因し得る、内在する不確実性の程度を表すために本明細書で利用され得ることに留意されたい。これらの用語はまた、定量的な表現が、問題となる主題の基本的な機能の変化をもたらすことなく、述べられた基準から変わり得る程度を表すために本明細書で利用される。
【0045】
特定の実施形態が本明細書で説明及び記載されているが、様々な他の変更及び修正が、請求された主題の範囲から逸脱することなく行われ得ることを理解されたい。更に、請求された主題の様々な態様が本明細書で記載されているが、このような態様は、組み合わされて利用される必要はない。したがって、添付の特許請求の範囲は、請求された主題の範囲内にある全てのこのような変更及び修正を包含することが意図される。
【0046】
請求された主題の範囲から逸脱することなく、本明細書で記載される実施形態に対して様々な修正及び変形がなされ得ることが当業者に明らかであろう。したがって、本明細書は、このような修正及び変形が添付の特許請求の範囲及びその均等物の範囲内で生じるならば、本明細書で記載される様々な実施形態の修正及び変形を包含することが意図される。
【0047】
〔例1〕
パワーエレクトロニクスアセンブリであって、前記パワーエレクトロニクスアセンブリは、
回路基板アセンブリを備え、前記回路基板アセンブリは、
複数の電気導電性論理層と、
複数の電気導電性電源層と、
前記複数の電気導電性論理層及び前記複数の電気導電性電源層間に設けられたラミネートパネルと、
を備え、前記ラミネートパネルは、
パワーエレクトロニクスデバイスアセンブリを備え、前記パワーエレクトロニクスデバイスアセンブリは、
基板であって、
グラファイト層と、
前記グラファイト層を覆う金属層であって、前記金属層の外面に凹部が形成された金属層と、
を備える、基板と、
前記基板の前記外面の前記凹部内で接合されたパワーエレクトロニクスデバイスと、
を備え、
各々の電気導電性論理層は、前記ラミネートパネルの第1の面に設けられており、各々の電気導電性電源層は、前記ラミネートパネルの前記第1の面と反対側にある前記ラミネートパネルの第2の面に設けられている、パワーエレクトロニクスアセンブリ。
〔例2〕
前記ラミネートパネルは、
ラミネート材料と、
前記ラミネート材料内に組み込まれた複数のパワーエレクトロニクスデバイスアセンブリと、
を備える、例1に記載のパワーエレクトロニクスアセンブリ。
〔例3〕
前記ラミネート材料は、FR-4を含む、例2に記載のパワーエレクトロニクスアセンブリ。
〔例4〕
前記回路基板アセンブリは、前記複数の電気導電性論理層及び前記複数の電気導電性電源層を貫いて延びて前記パワーエレクトロニクスデバイスを前記複数の電気導電性論理層及び前記複数の電気導電性電源層に熱的に接続する、複数のビアを更に備える、例1に記載のパワーエレクトロニクスアセンブリ。
〔例5〕
前記基板は、前記基板の幅よりも大きい長さを有する、例1に記載のパワーエレクトロニクスアセンブリ。
〔例6〕
冷却板を更に備え、前記回路基板アセンブリは、第1の電気絶縁層によって前記冷却板の面に接合されている、例1に記載のパワーエレクトロニクスアセンブリ。
〔例7〕
前記パワーエレクトロニクスデバイスアセンブリの前記パワーエレクトロニクスデバイスは、前記冷却板の方向を向いている、例6に記載のパワーエレクトロニクスアセンブリ。
〔例8〕
前記複数の電気導電性電源層の各々は、前記ラミネートパネルと前記冷却板との間に設けられている、例6に記載のパワーエレクトロニクスアセンブリ。
〔例9〕
電気導電性論理層は、前記パワーエレクトロニクスデバイスアセンブリと前記冷却板との間に設けられていない、例6に記載のパワーエレクトロニクスアセンブリ。
〔例10〕
電気導電性電源層は、前記パワーエレクトロニクスデバイスアセンブリにおける前記冷却板と反対側に設けられていない、例6に記載のパワーエレクトロニクスアセンブリ。
〔例11〕
パワーエレクトロニクスアセンブリであって、前記パワーエレクトロニクスアセンブリは、
回路基板アセンブリであって、前記回路基板アセンブリは、
複数の電気導電性論理層と、
複数の電気導電性電源層と、
前記複数の電気導電性論理層及び前記複数の電気導電性電源層間に設けられたラミネートパネルと、
を備え、前記ラミネートパネルは、
パワーエレクトロニクスデバイスアセンブリを備え、前記パワーエレクトロニクスデバイスアセンブリは、
基板であって、
グラファイト層と、
前記グラファイト層を覆う金属層であって、前記金属層の外面に凹部が形成された金属層と、
を備える、基板と、
前記基板の前記外面の前記凹部内で接合されたパワーエレクトロニクスデバイスであって、複数のビアが前記パワーエレクトロニクスデバイスの各々を前記複数の電気導電性論理層及び前記複数の電気導電性電源層に熱的に接続している、パワーエレクトロニクスデバイスと、
を備える、回路基板アセンブリと、
冷却板であって、前記回路基板アセンブリが前記冷却板の面に実装された、冷却板と、
を備え、
各々の電気導電性論理層は、前記ラミネートパネルの第1の面に設けられており、各々の電気導電性電源層は、前記ラミネートパネルの前記第1の面と反対側にある前記ラミネートパネルの第2の面に設けられている、パワーエレクトロニクスアセンブリ。
〔例12〕
前記ラミネートパネルは、ラミネート材料を含み、
複数のパワーエレクトロニクスデバイスアセンブリは、前記ラミネート材料内に組み込まれている、例11に記載のパワーエレクトロニクスアセンブリ。
〔例13〕
前記パワーエレクトロニクスデバイスアセンブリの前記パワーエレクトロニクスデバイスは、前記冷却板の方向を向いている、例11に記載のパワーエレクトロニクスアセンブリ。
〔例14〕
前記複数の電気導電性電源層の各々は、前記ラミネートパネルと前記冷却板との間に設けられている、例11に記載のパワーエレクトロニクスアセンブリ。
〔例15〕
電気導電性論理層は、前記パワーエレクトロニクスデバイスアセンブリと前記冷却板との間に設けられていない、例11に記載のパワーエレクトロニクスアセンブリ。
〔例16〕
電気導電性電源層は、前記パワーエレクトロニクスデバイスアセンブリにおける前記冷却板と反対側に設けられていない、例11に記載のパワーエレクトロニクスアセンブリ。
〔例17〕
冷却板の第1の面に第1の電気絶縁層を設けることと、
前記冷却板と反対側の前記第1の電気絶縁層に回路基板アセンブリを設けることと、
を含む方法であって、前記回路基板アセンブリは、
複数の電気導電性論理層と、
複数の電気導電性電源層と、
前記複数の電気導電性論理層及び前記複数の電気導電性電源層間に設けられたラミネートパネルと、
を備え、前記ラミネートパネルは、
パワーエレクトロニクスデバイスアセンブリを備え、前記パワーエレクトロニクスデバイスアセンブリは、
基板であって、
グラファイト層と、
前記グラファイト層を覆う金属層であって、前記金属層の外面に凹部が形成された金属層と、
を備える、基板と、
前記基板の前記外面の前記凹部内で接合されたパワーエレクトロニクスデバイスと、
を備え、
各々の電気導電性論理層は、前記ラミネートパネルの第1の面に設けられており、各々の電気導電性電源層は、前記ラミネートパネルの前記第1の面と反対側にある前記ラミネートパネルの第2の面に設けられている、方法。
〔例18〕
前記パワーエレクトロニクスデバイスアセンブリの前記パワーエレクトロニクスデバイスは、前記冷却板の方向を向いている、例17に記載の方法。
〔例19〕
電気導電性論理層は、前記パワーエレクトロニクスデバイスアセンブリと前記冷却板との間に設けられていない、例17に記載の方法。
〔例20〕
電気導電性電源層は、前記パワーエレクトロニクスデバイスアセンブリにおける前記冷却板と反対側に設けられていない、例17に記載のパワーエレクトロニクスアセンブリ。
図1
図2
図3
図4
図5
図6
図7
図8
図9
図10
図11
図12
【外国語明細書】