特開 2024-120311 回路装置、発振器

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024120311

(43)【公開日】2024-09-05

(54)【発明の名称】回路装置、発振器

(51)【国際特許分類】

   H03B 5/32 20060101AFI20240829BHJP

【ＦＩ】

H03B5/32 C

【審査請求】未請求

【請求項の数】10

【出願形態】ＯＬ

(21)【出願番号】P 2023027020

(22)【出願日】2023-02-24

(71)【出願人】

【識別番号】000002369

【氏名又は名称】セイコーエプソン株式会社

(74)【代理人】

【識別番号】100179475

【弁理士】

【氏名又は名称】仲井 智至

(74)【代理人】

【識別番号】100216253

【弁理士】

【氏名又は名称】松岡 宏紀

(74)【代理人】

【識別番号】100225901

【弁理士】

【氏名又は名称】今村 真之

(72)【発明者】

【氏名】澤田 光章

【テーマコード（参考）】

5J079

【Ｆターム（参考）】

5J079AA04

5J079BA24

5J079BA32

5J079BA41

5J079CB02

5J079EA01

5J079EA16

5J079FA02

5J079FA04

5J079FA16

5J079FA21

5J079FB02

5J079FB03

5J079FB05

5J079FB09

5J079FB11

5J079FB23

5J079FB47

5J079GA02

5J079GA04

5J079GA15

5J079JA06

5J079KA01

(57)【要約】

【課題】波形整形回路での貫通電流の低減等を実現できる回路装置等の提供。
【解決手段】回路装置２０は、発振信号ＯＳＣを生成する発振回路３０と、発振信号ＯＳＣの波形整形を行う波形整形回路３８と、波形整形回路３８にレギュレート電源電圧ＶＲＧＢを供給するレギュレーター９２を含む。更に回路装置２０は、発振信号ＯＳＣの振幅を検出して振幅検出信号を出力する振幅検出回路４０と、振幅検出信号に基づいて、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢが小さくなるようにレギュレーター９２の制御を行う電源制御回路５０を含む。
【選択図】図１

【特許請求の範囲】

【請求項1】

発振信号を生成する発振回路と、
前記発振信号が入力され、前記発振信号の波形整形を行う波形整形回路と、
前記波形整形回路にレギュレート電源電圧を供給するレギュレーターと、
前記発振信号の振幅を検出して振幅検出信号を出力する振幅検出回路と、
前記振幅検出信号に基づいて、前記発振信号の前記振幅よりも前記レギュレート電源電圧が小さくなるように前記レギュレーターの制御を行う電源制御回路と、
を含むことを特徴とする回路装置。

【請求項2】

請求項１に記載の回路装置において、
前記振幅検出回路は、
前記発振信号の包絡線を検波して、前記発振信号の前記振幅を検出することを特徴とする回路装置。

【請求項3】

請求項１に記載の回路装置において、
前記電源制御回路は、
可変の閾値電圧を生成する電圧生成回路と、
前記振幅検出回路の前記振幅検出信号である出力電圧と、前記閾値電圧とを比較する比較回路と、
前記比較回路の比較結果に基づいて、前記レギュレーターの前記レギュレート電源電圧を設定するロジック回路と、
を含むことを特徴とする回路装置。

【請求項4】

請求項３に記載の回路装置において、
前記ロジック回路は、
前記閾値電圧を第１電圧に設定し、前記振幅に対応する電圧が前記第１電圧を超えたとき、前記閾値電圧を前記第１電圧よりも高い第２電圧に設定することを特徴とする回路装置。

【請求項5】

請求項４に記載の回路装置において、
前記ロジック回路は、
前記振幅に対応する電圧が前記第２電圧を超えなかったとき、前記レギュレート電源電圧を前記第１電圧以下の電圧に設定することを特徴とする回路装置。

【請求項6】

請求項１に記載の回路装置において、
前記振幅検出回路は、
キャパシターによりＤＣ成分がカットされた前記発振信号に対してバイアス電圧を設定し、前記バイアス電圧が設定された前記発振信号の包絡線を検波することで生成された出力電圧を出力し、
前記電源制御回路は、
前記振幅検出回路の前記出力電圧と、前記バイアス電圧よりも高い電圧である閾値電圧とを比較することを特徴とする回路装置。

【請求項7】

請求項１に記載の回路装置において、
前記電源制御回路は、
起動時に前記発振信号の前記振幅に対応する電圧が起動判定用の閾値電圧を超えたか否かを判定し、前記起動判定用の前記閾値電圧を超えたとき、前記振幅検出信号に基づく前記レギュレーターの制御を行うことを特徴とする回路装置。

【請求項8】

請求項７に記載の回路装置において、
前記電源制御回路は、
前記振幅検出回路からの前記振幅検出信号に基づいて、前記振幅に対応する電圧が前記起動判定用の前記閾値電圧を超えたか否かを判定することを特徴とする回路装置。

【請求項9】

請求項１に記載の回路装置において、
前記電源制御回路は、
前記発振信号の前記振幅に対応する電圧と第１閾値電圧～第ｎ閾値電圧とを比較して、第１判定結果～第ｎ判定結果（ｎは２以上の整数）を出力する判定回路を含み、
前記レギュレーターは、
前記判定回路からの前記第１判定結果～前記第ｎ判定結果に基づいて前記レギュレート電源電圧を生成することを特徴とする回路装置。

【請求項10】

振動子と、
回路装置と、
を含み、
前記回路装置は、
前記振動子を発振させて発振信号を生成する発振回路と、
前記発振信号が入力され、前記発振信号の波形整形を行う波形整形回路と、
前記波形整形回路にレギュレート電源電圧を供給するレギュレーターと、
前記発振信号の振幅を検出して振幅検出信号を出力する振幅検出回路と、
前記振幅検出信号に基づいて、前記発振信号の前記振幅よりも前記レギュレート電源電圧が小さくなるように前記レギュレーターの制御を行う電源制御回路と、
を含むことを特徴とする発振器。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、回路装置、発振器等に関する。

【背景技術】

【0002】

発振回路を有する回路装置においては、発振回路で生成された正弦波の発振信号を矩形波の信号に成形する波形整形回路が設けられる。例えば特許文献１には、その従来技術として、発振段と緩衝段を備え、緩衝段のインバーターの矩形波の出力レベルを小さく制限するような回路構成にした水晶発振器が開示されている。また特許文献１には、その従来技術として、発振段に供給する電源電圧Ｖｄ１と緩衝段のインバーターに供給する電源電圧Ｖｄ２の大小関係をＶｄ２＜Ｖｄ１とすることが記載されている。

【先行技術文献】

【特許文献】

【0003】

【特許文献1】特開２００３－０４６３３８公報

【発明の概要】

【発明が解決しようとする課題】

【0004】

しかしながら、特許文献１に記載の発明では、発振段や緩衝段の電源電圧を制御することは開示されていない。また特許文献１に従来技術として記載された構成においては、具体的にどのように電源電圧の大きさを定めるのかは不明だった。実際の発振器では、例えば振動子の種類、振動子や回路素子の製造ばらつき、環境変動などによって発振振幅が変動することが想定される。このように発振振幅が一律でない場合であっても発振段の電源電圧が後段の緩衝段のインバーターの電源電圧より大きくなるように確実に制御する手段は、特許文献１において明らかでなかった。

【課題を解決するための手段】

【0005】

本開示の一態様は、発振信号を生成する発振回路と、前記発振信号が入力され、前記発振信号の波形整形を行う波形整形回路と、前記波形整形回路にレギュレート電源電圧を供給するレギュレーターと、前記発振信号の振幅を検出して振幅検出信号を出力する振幅検出回路と、前記振幅検出信号に基づいて、前記発振信号の前記振幅よりも前記レギュレート電源電圧が小さくなるように前記レギュレーターの制御を行う電源制御回路と、を含む回路装置に関係する。

【0006】

本開示の他の態様は、振動子と回路装置と、を含み、前記回路装置は、前記振動子を発振させて発振信号を生成する発振回路と、前記発振信号が入力され、前記発振信号の波形整形を行う波形整形回路と、前記波形整形回路にレギュレート電源電圧を供給するレギュレーターと、前記発振信号の振幅を検出して振幅検出信号を出力する振幅検出回路と、前記振幅検出信号に基づいて、前記発振信号の前記振幅よりも前記レギュレート電源電圧が小さくなるように前記レギュレーターの制御を行う電源制御回路と、を含む発振器に関係する。

【図面の簡単な説明】

【0007】

【図1】本実施形態の回路装置の構成例。

【図2】本実施形態の回路装置及び発振器の詳細な構成例。

【図3】発振回路、波形整形回路の構成例。

【図4】発振回路の他の構成例。

【図5】本実施形態の手法の説明図。

【図6】本実施形態の手法の説明図。

【図7】波形整形回路における問題点の説明図。

【図8】本実施形態の手法の説明図。

【図9】波形整形回路での貫通電流についての説明図。

【図10】位相ノイズの劣化についての説明図。

【図11】本実施形態での位相ノイズの説明図。

【図12】振幅検出回路、電源制御回路の構成例。

【図13】振幅検出回路、電源制御回路の動作説明図。

【図14】振幅検出回路、電源制御回路の動作説明図。

【図15】振幅検出回路、電源制御回路の他の構成例。

【図16】振幅検出回路、電源制御回路の他の構成例。

【図17】振幅検出回路、電源制御回路の他の構成例。

【図18】電源制御回路の詳細な構成例。

【図19】本実施形態の動作を説明するフローチャート。

【図20】電源制御回路の他の構成例。

【図21】電源制御回路の他の構成例。

【発明を実施するための形態】

【0008】

以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

【0009】

１．回路装置、発振器
図１に本実施形態の回路装置２０の構成例を示す。本実施形態の回路装置２０は、発振回路３０と波形整形回路３８と振幅検出回路４０と電源制御回路５０とレギュレーター９２を含む。

【0010】

発振回路３０は発振信号ＯＳＣを生成する。例えば発振回路３０は振動子等を発振させることで発振信号ＯＳＣを生成する。或いは発振回路３０はＬＣ共振回路等により発振信号ＯＳＣを生成するものであってもよい。発振信号ＯＳＣは例えば正弦波の信号である。発振回路３０は振動子等の駆動により発振信号ＯＳＣを生成するための駆動回路等を含む。

【0011】

波形整形回路３８は、発振回路３０からの発振信号ＯＳＣが入力され、発振信号ＯＳＣの波形整形を行う。そして波形整形回路３８は、例えば正弦波の発振信号ＯＳＣを波形整形して、矩形波のクロック信号ＣＫを出力する。波形整形回路３８は発振信号ＯＳＣの波形整形を行うための１又は複数のバッファー回路を含む。

【0012】

レギュレーター９２は、波形整形回路３８にレギュレート電源電圧ＶＲＧＢを供給する。例えばレギュレーター９２は、入力された電源電圧を降圧するレギュレート動作を行って、レギュレート電源電圧ＶＲＧＢを生成し、生成したレギュレート電源電圧ＶＲＧＢを波形整形回路３８に供給する。波形整形回路３８は、レギュレート電源電圧ＶＲＧＢを電源電圧として発振信号ＯＳＣの波形整形を行う。例えば波形整形回路３８は、レギュレート電源電圧ＶＲＧＢにより動作するバッファー回路により発振信号ＯＳＣの波形整形を行う。

【0013】

振幅検出回路４０は、発振信号ＯＳＣの振幅を検出して、振幅検出信号を出力する。振幅検出信号は、発振信号ＯＳＣの振幅の大きさを示す信号であり、振幅の大きさに応じて変化する信号である。例えば振幅検出信号は、発振信号ＯＳＣの振幅に対応する電圧であり、振幅が大きくなるほど大きくなる電圧である。例えば振幅検出回路４０は、発振信号ＯＳＣの振幅に対応する振幅検出信号として、発振信号ＯＳＣのピーク電圧を検出して出力する。或いは振幅検出回路４０は、振幅に対応する電圧である振幅検出信号として、正弦波の発振信号ＯＳＣの積分により得られるＤＣ電圧などを出力してもよい。

【0014】

電源制御回路５０は、レギュレーター９２の制御を行う回路である。電源制御回路５０はアナログ回路により構成したり、アナログ回路及びデジタル回路により構成できる。例えば電源制御回路５０は、振幅検出回路４０からの振幅検出信号に基づいて、レギュレート電源電圧ＶＲＧＢが発振信号ＯＳＣの振幅よりも小さくなるようにレギュレーター９２の制御を行う。そしてレギュレーター９２は、発振信号ＯＳＣの振幅よりも小さいレギュレート電源電圧ＶＲＧＢを波形整形回路３８に供給し、波形整形回路３８は、供給されたレギュレート電源電圧ＶＲＧＢに基づき動作して、発振信号ＯＳＣの波形整形を行う。発振信号ＯＳＣの振幅は、例えば発振信号ＯＳＣのピーク電圧などにより規定できる。例えば発振信号ＯＳＣの振幅は、発振信号ＯＳＣの高電位側のピーク電圧と低電位側のピーク電圧などにより規定できる。またレギュレート電源電圧ＶＲＧＢは、波形整形回路３８の例えば高電位側電源電圧であり、具体的には高電位側電源電圧と低電位側電源電圧の電位差に対応する電圧である。低電位側電源電圧は例えばＧＮＤ電圧であり、ＶＳＳの電圧である。

【0015】

以上のように本実施形態では、発振回路３０により生成された発振信号ＯＳＣの振幅が検出され、振幅検出結果である振幅検出信号に基づいて、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢが小さくなるようにレギュレーター９２が制御される。そして、このようにして制御されたレギュレーター９２からのレギュレート電源電圧ＶＲＧＢが波形整形回路３８に供給されて、発振信号ＯＳＣの波形整形が行われる。このように本実施形態によれば、発振信号ＯＳＣの振幅が検出され、発振信号ＯＳＣの振幅よりも小さくなるレギュレート電源電圧ＶＲＧＢを、確実に波形整形回路３８に供給できる。これにより、波形整形回路３８においてレギュレート電源電圧ＶＲＧＢよりも小さい振幅の発振信号ＯＳＣを波形整形するような状況が発生しなくなるため、波形整形の際の貫通電流の発生等を抑制でき、波形整形回路３８の低消費電力化を図れる。また波形整形後のクロック信号ＣＫの位相ノイズの低減等も可能になる。また本実施形態では、発振信号ＯＳＣの振幅の検出結果に基づいてレギュレート電源電圧ＶＲＧＢが制御される。従って、振動子１０の種類（発振周波数）の変更や、振動子１０や回路素子の製造ばらつき、特性の経時変化や、或いは環境変動等により発振信号ＯＳＣの振幅が変動しても、変動する振幅に応じてレギュレート電源電圧ＶＲＧＢも変化するようになる。例えば発振信号ＯＳＣの振幅が大きくなれば、レギュレート電源電圧ＶＲＧＢも大きくなり、発振信号ＯＳＣの振幅が小さくなれば、レギュレート電源電圧ＶＲＧＢも小さくなるため、振幅に応じたレギュレート電源電圧ＶＲＧＢの適正な制御を実現できるようになる。

【0016】

図２に本実施形態の回路装置２０及び回路装置２０を含む発振器４の詳細な構成例を示す。発振器４は振動子１０と回路装置２０を含む。振動子１０は回路装置２０に電気的に接続されている。例えば振動子１０及び回路装置２０を収納するパッケージの内部配線、ボンディングワイヤー又は金属バンプ等を用いて、振動子１０と回路装置２０は電気的に接続されている。なお回路装置２０、発振器４は図２の構成には限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加したり、一部の構成要素を他の構成要素に置き換えるなどの種々の変形実施が可能である。

【0017】

振動子１０は、電気的な信号により機械的な振動を発生する素子である。振動子１０は、例えば水晶振動片などの振動片により実現できる。例えば振動子１０は、カット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片、音叉型水晶振動片、又は双音叉型水晶振動片などにより実現できる。例えば振動子１０は、ＳＰＸＯ（Simple Packaged Crystal Oscillator）の発振器に内蔵される振動子であってもよいし、恒温槽を備えない温度補償型水晶発振器（ＴＣＸＯ）に内蔵されている振動子や、恒温槽を備える恒温槽型水晶発振器（ＯＣＸＯ）に内蔵されている振動子であってもよい。なお本実施形態の振動子１０は、例えば厚みすべり振動型、音叉型又は双音叉型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片により実現することも可能である。例えば振動子１０として、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用することも可能である。

【0018】

回路装置２０は、ＩＣ（Integrated Circuit）と呼ばれる集積回路装置である。例えば回路装置２０は、半導体プロセスにより製造されるＩＣであり、半導体基板上に回路素子が形成された半導体チップである。そして回路装置２０は、パッドＰＶＤＤ、ＰＧＮＤ、ＰＸ１、ＰＸ２、ＰＣＫを含む。なおクロック信号の出力イネーブル制御用のパッドなどを設けてもよい。パッドは、半導体チップである回路装置２０の端子である。例えばパッド領域では、絶縁層であるパシベーション膜から金属層が露出しており、この露出した金属層により回路装置２０の端子であるパッドが構成される。パッドＰＶＤＤ、ＰＧＮＤは、各々、電源パッド、グランドパッドである。外部の電源供給デバイスからの電源電圧ＶＤＤがパッドＰＶＤＤに供給される。パッドＰＧＮＤは、グランド電圧であるＧＮＤが供給されるパッドである。ＧＮＤはＶＳＳと呼ぶこともでき、グランド電圧は例えば接地電位である。本実施形態ではグランドを、適宜、ＧＮＤと記載する。例えばＶＤＤは高電位側電源に対応し、ＧＮＤは低電位側電源に対応する。パッドＰＸ１、ＰＸ２は、振動子１０の接続用のパッドである。パッドＰＣＫは、出力クロック信号ＣＫＱの出力用のパッドである。パッドＰＶＤＤ、ＰＧＮＤ、ＰＣＫは、各々、発振器４の外部接続用の外部端子である端子ＴＶＤＤ、ＴＧＮＤ、ＴＣＫに電気的に接続される。例えばこれらの各パッドと各端子は、パッケージの内部配線、ボンディングワイヤー又は金属バンプ等を用いて電気的に接続される。

【0019】

発振回路３０は振動子１０を発振させる回路である。例えば発振回路３０は、振動子１０を発振させることで発振信号ＯＳＣを生成する。発振回路３０は、例えば振動子１０の一端及び他端に電気的に接続される発振用の駆動回路と、キャパシターや抵抗などの受動素子により実現できる。駆動回路は、例えばバイポーラートランジスターやＣＭＯＳのインバーター回路により実現できる。駆動回路は、発振回路３０のコア回路であり、駆動回路が、振動子１０を電圧駆動又は電流駆動することで、振動子１０を発振させる。発振回路３０としては、例えばインバーター型、ピアース型、コルピッツ型、又はハートレー型などの種々のタイプの発振回路を用いることができる。そして発振回路３０は、パッドＰＸ１、ＰＸ２を介して振動子１０に電気的に接続される。パッドＰＸ１、ＰＸ２は、振動子接続用のパッドである。発振回路３０の発振用の駆動回路３４は、パッドＰＸ１とパッドＰＸ２の間に設けられる。また発振回路３０は不図示の可変容量回路を含むことができる。可変容量回路は、例えば振動子１０の一端及び他端の少なくとも一方での容量を変化させる回路であり、可変容量回路の容量の調整により、発振回路３０の発振周波数を調整できるようになっている。即ち可変容量回路がパッドＰＸ１、ＰＸ２の少なくとも一方に電気的に接続されることで、発振回路３０の負荷容量を可変に調整できるようになる。可変容量回路は、例えばバラクター等の可変容量素子により実現できる。例えば可変容量回路は少なくとも１つの可変容量素子により構成される。なお本実施形態における接続は電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は受動素子等を介した接続であってもよい。

【0020】

制御回路６０はロジック回路であり、種々の制御処理を行う。例えば制御回路６０は、回路装置２０の全体の制御を行ったり、回路装置２０の動作シーケンスの制御を行う。また制御回路６０は、発振回路３０、波形整形回路３８、振幅検出回路４０、電源制御回路５０、温度補償回路７０、電源回路９０、又はメモリー６８等の制御を行ってもよい。制御回路６０は、例えばゲートアレイ等の自動配置配線によるＡＳＩＣ（Application Specific Integrated Circuit）の回路により実現できる。

【0021】

メモリー６８は回路装置２０で用いられる各種の情報を記憶する。メモリー６８は、例えば不揮発メモリーなどである。不揮発性メモリーはＦＡＭＯＳ（Floating gate Avalanche injection MOS）メモリー又はＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Silicon）メモリー等のＥＥＰＲＯＭであるが、これに限らず、ＯＴＰ（One Time Programmable）メモリー又はヒューズ型ＲＯＭ等であってもよい。或いはメモリー６８はＲＡＭ等の揮発性のメモリーにより実現してもよい。

【0022】

温度補償回路７０は、発振回路３０の発振周波数の温度補償を行う。温度補償は、温度変動による発振周波数の変動を抑制して補償する処理である。具体的には温度補償回路７０は、温度センサー７２からの温度検出信号に基づいて温度補償を行う。例えば温度補償回路７０は、温度センサー７２からの温度検出電圧に基づいて温度補償電圧を生成し、生成された温度補償電圧を、発振回路３０が有する可変容量回路に対して出力することで、温度補償を行う。この場合には発振回路３０の可変容量回路は、バラクター等の可変容量素子により実現される。例えば振動子１０の周波数温度特性を補償する温度補償電圧が多項式により近似される場合に、温度補償回路７０は、当該多項式の係数情報に基づいてアナログ方式の温度補償を行う。或いは温度補償回路７０がデジタル方式の温度補償を行うようにしてもよい。この場合には、可変容量回路は、例えばキャパシターアレイと、キャパシターアレイに接続されるスイッチアレイとにより実現でき、温度補償回路７０は、例えばロジック回路により実現できる。

【0023】

温度センサー７２は温度を検出するセンサーである。具体的には温度センサー７２は、環境の温度に応じて変化する温度依存電圧を、温度検出電圧として出力する。具体的には温度センサー７２は、例えばＰＮ接合の順方向電圧が有する温度依存性を用いることで、温度に依存して電圧が変化する温度検出電圧を出力する。なお温度センサー７２としてデジタル方式の温度センサー回路を用いる変形実施も可能である。この場合には温度検出データをＤ／Ａ変換して温度検出電圧を生成すればよい。

【0024】

出力回路８０は、発振信号ＯＳＣに基づき生成されたクロック信号ＣＫをバッファリングして出力する回路である。例えば出力回路８０は、クロック信号ＣＫをバッファリングして、出力クロック信号ＣＫＱとしてパッドＰＣＫに出力する。例えば出力回路８０は、シングルエンドのＣＭＯＳの信号形式で出力クロック信号ＣＫＱを出力する。或いは出力回路８０は、ＬＶＤＳ（Low Voltage Differential Signaling）、ＰＥＣＬ（Positive Emitter Coupled Logic）、ＨＣＳＬ（High Speed Current Steering Logic）、又は差動のＣＭＯＳ（Complementary MOS）等の信号形式で、差動のクロック信号を出力する。

【0025】

なお発振回路３０や波形整形回路３８と出力回路８０との間に、クロック信号ＣＫの周波数を逓倍するＰＬＬ回路を設けてもよい。このようにすれば出力回路８０は、発振周波数を逓倍した周波数の出力クロック信号ＣＫＱを出力できるようになる。

【0026】

電源回路９０は、パッドＰＶＤＤからの電源電圧ＶＤＤやパッドＰＧＮＤからグランド電圧ＧＮＤが供給されて、回路装置２０の内部回路用の種々の電源電圧を内部回路に供給する。例えば電源回路９０は、電源電圧ＶＤＤをレギュレートしたレギュレート電源電圧ＶＲＧＡ、ＶＲＧＢを生成する。例えば電源回路９０のレギュレーター９１がレギュレート電源電圧ＶＲＧＡを生成し、レギュレーター９２がレギュレート電源電圧ＶＲＧＢを生成する。そしてレギュレート電源電圧ＶＲＧＡは発振回路３０に供給され、発振回路３０は、レギュレート電源電圧ＶＲＧＡに基づいて振動子１０を駆動して発振信号ＯＳＣを生成する発振動作を行う。また波形整形回路３８は、レギュレート電源電圧ＶＲＧＢに基づいて発振信号ＯＳＣを波形整形して、波形整形後のクロック信号ＣＫを出力する。なお電源回路９０は、制御回路６０、メモリー６８、温度補償回路７０又は温度センサー７２等に供給するレギュレート電源電圧も生成することができる。

【0027】

そして図２において振幅検出回路４０は、発振回路３０からの発振信号ＯＳＣの振幅検出を行い、電源制御回路５０が、振幅検出の結果に基づいて電源回路９０を制御する。これにより電源回路９０のレギュレーター９２が、発振信号ＯＳＣの振幅よりも小さくなるレギュレート電源電圧ＶＲＧＢを波形整形回路３８に供給し、波形整形回路３８がこのレギュレート電源電圧ＶＲＧＢに基づき動作して、発振信号ＯＳＣの波形整形を行って、波形整形されたクロック信号ＣＫを出力する。

【0028】

図３に発振回路３０、波形整形回路３８の構成例を示す。発振回路３０は、電流源３２と駆動回路３４を含む。また発振回路３０は容量回路ＣＡ１、ＣＡ２を含むことができる。

【0029】

電流源３２と駆動回路３４は、高電位側電源ノードであるＶＲＧＡの電源ノードと、低電位側電源ノードであるＧＮＤノードとの間に直列に設けられる。容量回路ＣＡ１は、振動子１０の一端が接続されるパッドＰＸ１側のノードＮＡ１とＧＮＤノードの間に設けられる。容量回路ＣＡ２は、振動子１０の他端が接続されるパッドＰＸ２側のノードＮＡ２とＧＮＤノードの間に設けられる。容量回路ＣＡ１、ＣＡ２は、例えば可変容量回路である。そして容量回路ＣＡ１、ＣＡ２の容量が調整されることで、発振周波数が調整され、発振周波数の温度補償処理などが実現される。

【0030】

駆動回路３４はバイポーラートランジスターＢＰを含む。バイポーラートランジスターＢＰのコレクターは、電流源３２の電流Ｉの供給ノードであるノードＮＡ３に接続され、エミッターはＧＮＤノードに接続される。そしてコレクターとベースの間には抵抗ＲＡ１が設けられている。またバイポーラートランジスターＢＰのベースとノードＮＡ１の間にはキャパシターＣＡ３が設けられている。

【0031】

電流源３２は例えばカレントミラー回路により実現できる。カレントミラー回路は、不図示の基準電流生成回路からの基準電流をカレントミラーした電流Ｉを駆動回路３４に供給する。そして駆動回路３４は、電流源３２からの電流Ｉに基づいて振動子１０を駆動する。

【0032】

波形整形回路３８は、高電位側電源ノードであるＶＲＧＢの電源ノードとＧＮＤノードとの間に直列に設けられるＰ型のトランジスターＴＣ１とＮ型のトランジスターＴＣ２を含む。そしてトランジスターＴＣ１、ＴＣ２のゲートノードであるノードＮＣ１と、トランジスターＴＣ１、ＴＣ２のドレインノードであるノードＮＣ２とが、抵抗ＲＣ１を介して接続されている。また波形整形回路３８は、発振信号ＯＳＣの入力ノードとノードＮＣ１の間に設けられるキャパシターＣＣ１を含む。このキャパシターＣＣ１を設けることで、ＤＣ成分がカットされた発振信号ＯＳＣがノードＮＣ１に入力されるようになる。このように入力のノードＮＣ１と出力のノードＮＣ２を抵抗ＲＣ１を介して接続すると共に、ＤＣカット用のキャパシターＣＣ１を設けることで、自己バイアスによる発振信号ＯＳＣの波形整形が可能になる。即ち、ノードＮＣ２の電圧を抵抗ＲＣ１を介してノードＮＣ１に帰還することにより、ＤＣ成分がカットされた発振信号ＯＳＣのバイアス電圧が設定され、このバイアス電圧に対応する電圧を閾値電圧として、正弦波の発振信号ＯＳＣが矩形波のクロック信号ＣＫに波形整形される。なお図３では波形整形回路３８がトランジスターＴＣ１、ＴＣ２による１段のバッファー回路により構成される場合を示しているが、波形整形回路３８は複数段のバッファー回路により構成できる。また図３では自己バイアスによりノードＮＣ１での発振信号ＯＳＣのバイアス電圧を設定しているが、バイアス電圧設定回路を別個に設けて、このバイアス電圧設定回路により発振信号ＯＳＣの振幅中心電圧に対応するバイアス電圧を設定してもよい。

【0033】

図４に発振回路３０の他の構成例を示す。図４では発振回路３０の駆動回路３４がＣＭＯＳのバッファー回路３６により構成されている。このバッファー回路３６は例えばＶＲＧＡの電源ノードとＧＮＤノードの間に直列接続されたＰ型のトランジスター、Ｎ型のトランジスターなどにより構成される。そしてバッファー回路３６の入力のノードＮＡ１と出力のノードＮＡ２の間に、帰還用の抵抗ＲＡ２が設けられている。このような構成のバッファー回路３６により振動子１０を駆動することで振動子１０を発振させて発振信号ＯＳＣを生成できるようになる。

【0034】

２．振幅検出に基づくレギュレート電源電圧の設定
本実施形態では、発振信号ＯＳＣの振幅を検出して波形整形回路３８のレギュレート電源電圧ＶＲＧＢを自動的に制御する手法を採用している。即ち振幅検出回路４０により発振信号ＯＳＣの振幅を検出する。そして振幅の検出結果に基づいて、図５に示すように、波形整形回路３８に供給されるレギュレート電源電圧ＶＲＧＢが、発振信号ＯＳＣの振幅よりも小さくなるように制御する。例えば電源制御回路５０が、振幅検出回路４０からの振幅検出信号に基づいて、レギュレート電源電圧ＶＲＧＢが発振信号ＯＳＣの振幅よりも小さくなるようにレギュレーター９２を制御する。図５において、発振信号ＯＳＣの振幅は、例えば発振信号ＯＳＣのピーク電圧により規定され、例えば高電位側のピーク電圧と低電位側のピーク電圧により規定される。そして波形整形回路３８の高電位側電源電圧と低電位側電源電圧の電位差に対応するレギュレート電源電圧ＶＲＧＢは、発振信号ＯＳＣの振幅よりも小さくなっている。具体的にはレギュレーター９２には、レギュレート電源電圧ＶＲＧＢの電圧レベルを設定するための抵抗分割回路が設けられている。そして電源制御回路５０が、この抵抗分割回路における抵抗比を制御することで、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢを小さくする制御が実現される。なお図５の発振信号ＯＳＣは、図３の波形整形回路３８のノードＮＣ１での発振信号ＯＳＣであり、キャパシターＣＣ１によりＤＣ成分がカットされて、発振信号ＯＳＣの振幅中心電圧がバイアス電圧に設定された正弦波の信号である。図３の例では、ノードＮＣ２の信号を抵抗ＲＣ１によりノードＮＣ１に帰還することによる自己バイアスのバイアス電圧が設定される。そして図５に示すノードＮＣ１での発振信号ＯＳＣは、このバイアス電圧を振幅中心電圧とする正弦波の信号である。そして図５に示すように発振信号ＯＳＣの高電位側のピーク電圧よりも、波形整形回路３８の高電位側電源電圧であるレギュレート電源電圧ＶＲＧＢは低くなっている。発振信号ＯＳＣの低電位側のピーク電圧は、波形整形回路３８の低電位側電源電圧よりも低くなる。

【0035】

例えば発振信号ＯＳＣの振幅は、振動子１０の種類に応じて変化する。例えば１つ種類の回路装置２０を、発振周波数等が異なる複数の種類の振動子１０に共用する場合、回路装置２０と共にパッケージされる振動子１０の種類に応じて発振信号ＯＳＣの振幅も変化する。また振動子１０のＣＩ値は製造ばらつきなどにより変動する。ＣＩ値は発振時の振動子１０を等価回路で表現したときの直列抵抗成分に対応するものであり、直列共振周波数における等価抵抗値である。そしてＣＩ値が高くなると振動子１０の発振信号ＯＳＣの振幅は小さくなる。即ち発振信号ＯＳＣの振幅は振動子１０などの製造ばらつきにより変動する。また発振回路３０には前述の可変容量回路等によるの負荷容量があり、この負荷容量が変動すると、発振信号ＯＳＣの振幅も変動する。また環境温度や経時変化によっても、発振信号ＯＳＣの振幅は変動する。例えば前述の特許文献１では、このような発振信号ＯＳＣの振幅の変動については全く考慮せずに、緩衝段のインバーターの電源電圧を設定している。これに対して本実施形態では、振幅検出回路４０が発振信号ＯＳＣの振幅を検出し、その振幅検出結果に基づいて波形整形回路３８のレギュレート電源電圧ＶＲＧＢを制御している。

【0036】

例えば図６のＡ１では、発振信号ＯＳＣの振幅が小さくなっており、この場合にはＢ１に示すように、この小さい振幅に応じた電圧にレギュレート電源電圧ＶＲＧＢを設定する。図６のＡ２では、発振信号ＯＳＣの振幅が大きくなっており、この場合にはＢ２に示すように、この大きい振幅に応じた電圧にレギュレート電源電圧ＶＲＧＢを設定する。そしてＢ１、Ｂ２のいずれの場合も、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢが小さくなるようにレギュレーター９２が制御される。

【0037】

図７は、発振信号ＯＳＣの振幅よりも、波形整形回路３８に供給されるレギュレート電源電圧ＶＲＧＢが大きい場合におけるクロック信号ＣＫの波形例である。このように振幅よりもレギュレート電源電圧ＶＲＧＢが大きいと、図３の波形整形回路３８のＰ型のトランジスターＴＣ１、Ｎ型のトランジスターＴＣ２の両方がオンになって貫通電流が発生する期間が長くなり、貫通電流が増加する。そして貫通電流が増加すると、波形整形回路３８の消費電流が大きくなってしまい、回路装置２０の低消費電力化の妨げになる。また発振信号ＯＳＣの電圧レベルによりクロック信号ＣＫの信号レベルが遷移するときに、Ｐ型のトランジスターＴＣ１、Ｎ型のトランジスターＴＣ２の両方がオン状態になる期間が存在することで、図７のＦ１、Ｆ２に示すような波形の歪みも発生してしまう。

【0038】

図８は、本実施形態の手法を適用した場合の例であり、発振信号ＯＳＣの振幅よりも、波形整形回路３８に供給されるレギュレート電源電圧ＶＲＧＢが小さい場合におけるクロック信号ＣＫの波形例である。このように発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢを小さくすることで、波形整形回路３８のＰ型のトランジスターＴＣ１、Ｎ型のトランジスターＴＣ２の両方がオンになる期間を極めて短くすることでき、貫通電流を最小限に抑えることができる。これにより、波形整形回路３８の消費電流を小さくすることができ、回路装置２０の低消費電力化を図れる。またトランジスターＴＣ１、ＴＣ２の両方がオンになる期間が極めて短いため、図７のＦ１、Ｆ２に示すような波形歪みの発生も抑制できる。

【0039】

図９は波形整形回路３８での貫通電流についての説明図である。図９のＣ１、Ｃ２は、発振信号ＯＳＣの振幅とレギュレート電源電圧ＶＲＧＢが等しい場合の貫通電流を示すものであり、Ｃ３、Ｃ４は、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢが大きい場合の貫通電流を示すものである。この場合にはＣ２、Ｃ４に示すように、トランジスターＴＣ１、ＴＣ２の両方がオンになることによる貫通電流が非常に大きくなる。

【0040】

一方、図９のＣ５、Ｃ６は、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢが小さい場合の貫通電流を示すものである。この場合にはＣ６に示すように、Ｃ２、Ｃ４に比べて貫通電流が非常に小さくなる。従って、Ｃ２、Ｃ４の場合に比べて波形整形回路３８の低消費電力化を図れるようになる。

【0041】

またレギュレーター９２は、電源電圧ＶＤＤをレギュレートすることでレギュレート電源電圧ＶＲＧＢを生成している。このようなレギュレーター９２を設けることで、電源電圧ＶＤＤのリプル等の電源ノイズを除去したレギュレート電源電圧ＶＲＧＢを生成して、波形整形回路３８に供給できるようになる。しかしながら、図９のＣ２、Ｃ４に示すように信号遷移時の貫通電流が大きくなると、レギュレーター９２の電流供給能力を超えてしまい、レギュレーター９２により電源ノイズを除去しきれなくなり、電源電圧変動除去比であるＰＳＲＲ（Power Supply Rejection Ratio）が悪化する。

【0042】

この点、本実施形態では、Ｃ５に示すように発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢを小さくすることで、Ｃ６に示すように信号遷移時における貫通電流を減少させている。従って、貫通電流がレギュレーター９２の電流供給能力を超えてしまい電源ノイズを除去しきれなくなる事態の発生を防止でき、ＰＳＲＲの悪化を抑制できるようになる。

【0043】

図１０は、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢが大きい場合におけるクロック信号ＣＫの位相ノイズの劣化を説明する図である。振幅よりもレギュレート電源電圧ＶＲＧＢが大きくなると、図１０のＤ１に示すように波形整形回路３８の波形整形の際の閾値変動が大きくなる。そしてこの閾値変動が原因で、Ｄ２に示すように波形整形の際のクロック信号ＣＫの遷移タイミングの時間的な変動も大きくなる。これにより、Ｄ３に示すように波形整形後のクロック信号ＣＫの位相揺らぎが大きくなり、クロック信号ＣＫの位相ノイズが大きくなってしまう。

【0044】

図１１は、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢを小さくする本実施形態の手法での位相ノイズを説明する図である。振幅よりもレギュレート電源電圧ＶＲＧＢが小さくなると、図１１のＥ１示すように、図１０のＤ１に比べて波形整形の際の閾値変動を小さくできる。従って、図１１のＥ２に示すように、図１０のＤ２に比べて、波形整形の際のクロック信号ＣＫの遷移タイミングの時間的な変動も小さくなる。これにより、図１１のＥ３に示すように、図１０のＤ３に比べて、波形整形後のクロック信号ＣＫの位相揺らぎも小さくなり、クロック信号ＣＫの位相ノイズを低減できるようになる。

【0045】

３．振幅検出回路、電源制御回路
図１２に振幅検出回路４０、電源制御回路５０の構成例を示す。なお以下では振幅検出回路４０、電源制御回路５０の種々の構成例を説明するが、本実施形態ではこれには限定されず、これらの一部の構成要素を省略したり、他の構成要素を追加したり、一部の構成要素を他の構成要素に置き換えるなどの種々の変形実施が可能である。

【0046】

振幅検出回路４０は、トランジスターＴＢ１、ＴＢ３、抵抗ＲＢ１、ＲＢ２、電圧源ＶＳ、キャパシターＣＢ１、ＣＢ２を含む。トランジスターＴＢ１、ＴＢ３、抵抗ＲＢ２は、電源ノードとＧＮＤノードの間に直列に設けられる。抵抗ＲＢ２とキャパシターＣＢ２は、トランジスターＴＢ１のドレインのノードＮＢ１とＧＮＤノードの間に並列に設けられる。トランジスターＴＢ１はＮ型のトランジスターであり、Ｎ型のトランジスターＴＢ１のオープンドレイン接続の構成になっている。なお振幅検出回路４０の動作時にＰ型のトランジスターＴＢ３はオンになっている。

【0047】

キャパシターＣＢ１は、発振信号ＯＳＣの入力ノードと、トランジスターＴＢ１のゲートのノードＮＢ２の間に設けられる。また抵抗ＲＢ１、電圧源ＶＳはノードＮＢ２とＧＮＤノードの間に直列に設けられる。キャパシターＣＢ１はＤＣカット用のキャパシターであり、このキャパシターＣＢ１により、発振信号ＯＳＣのＤＣ成分がカットされＡＣ成分がノードＮＢ２に伝達されるようになる。電圧源ＶＳは、ＤＣ成分がカットされた発振信号ＯＳＣの振幅中心電圧に対応するバイアス電圧を設定する。ノードＮＢ１には電圧をホールドするためのキャパシターＣＢ２が設けられており、キャパシターＣＢ２と抵抗ＲＢ２によるＣＲの時定数による放電電流の能力は、トランジスターＴＢ１の電流供給能力よりも十分に小さくなっている。これによりトランジスターＴＢ１のドレインのノードＮＢ１に、発振信号ＯＳＣのピーク電圧がホールドされるようになり、発振信号ＯＳＣの包絡線が検波されて、ピーク電圧に対応する出力電圧ＶＤＱが、振幅検出信号として振幅検出回路４０から出力されるようになる。

【0048】

電源制御回路５０は、電圧生成回路５１と比較回路５２を含む。また後述の図１８に示すように電源制御回路５０はロジック回路５３を含むことができる。電圧生成回路５１は、可変の閾値電圧ＶＴを生成する。比較回路５２は、振幅検出回路４０の振幅検出信号である出力電圧ＶＤＱと、閾値電圧ＶＴとを比較し、比較結果の検出信号ＳＤＴを出力する。出力電圧ＶＤＱは発振信号ＯＳＣの振幅に対応する電圧であり、例えば発振信号ＯＳＣのピーク電圧等である。そして後述の図１８を例にとれば、ロジック回路５３は、比較回路５２の比較結果である検出信号ＳＤＴに基づいて、レギュレーター９２のレギュレート電源電圧ＶＲＧＢを設定する。即ちロジック回路５３は、波形整形回路３８での発振信号ＯＳＣの振幅よりも小さくなる電圧にレギュレート電源電圧ＶＲＧＢを設定する。

【0049】

電圧生成回路５１は、トランジスターＴＢ２、ＴＢ４、抵抗ＲＢ３、電圧源ＶＳＴ、キャパシターＣＢ３を含む。比較回路５２は、コンパレーターＣＰＢを含む。トランジスターＴＢ２、ＴＢ４、抵抗ＲＢ３は、電源ノードとＧＮＤノードの間に直列に設けられる。抵抗ＲＢ３とキャパシターＣＢ３は、トランジスターＴＢ２のドレインのノードＮＢ３とＧＮＤノードの間に並列に設けられる。トランジスターＴＢ２はＮ型のトランジスターであり、Ｎ型のトランジスターＴＢ２のオープンドレイン接続の構成になっている。なお電源制御回路５０の動作時にＰ型のトランジスターＴＢ４はオンになっている。また電圧源ＶＳＴは、トランジスターＴＢ２のゲートのノードＮＢ４とＧＮＤノードの間に設けられる。このように電圧生成回路５１は、振幅検出回路４０と同等のレプリカ構成になっており、回路の対称性が維持される構成となっている。そして電圧源ＶＳＴによりノードＮＢ４にバイアス電圧ＶＢＳＴが設定されるようになる。ここで電圧源ＶＳＴは、可変のバイアス電圧ＶＢＳＴを生成し、これによりバイアス電圧ＶＢＳＴに基づき生成される閾値電圧ＶＴも可変の電圧になる。また比較回路５２のコンパレーターＣＰＢの第１入力端子である反転入力端子には、バイアス電圧ＶＢＳＴに基づく閾値電圧ＶＴが入力され、コンパレーターＣＰＢの第２入力端子である非反転入力端子には、振幅検出回路４０の出力電圧ＶＤＱが入力される。即ち発振信号ＯＳＣの振幅に対応する電圧がコンパレーターＣＰＢの非反転入力に入力される。そしてコンパレーターＣＰＢは、出力電圧ＶＤＱが閾値電圧ＶＴを超えると、検出信号ＳＤＴをアクティブレベルにする。図１８のロジック回路５３が、この検出信号ＳＤＴに基づいてレギュレーター９２を制御することで、発振信号ＯＳＣの振幅よりも小さくなるようにレギュレート電源電圧ＶＲＧＢが制御される。

【0050】

図１３、図１４は振幅検出回路４０、電源制御回路５０の動作説明図である。発振信号ＯＳＣは、図１２のキャパシターＣＢ１によりＤＣ成分がカットされて、振幅検出回路４０の電圧源ＶＳによりバイアス電圧が設定されることで、図１３、図１４のＧ１、Ｇ２に示すようにバイアス電圧ＶＢＳを振幅中心電圧とする正弦波信号になる。また電源制御回路５０の電圧源ＶＳＴによるバイアス電圧ＶＢＳＴは、この発振信号ＯＳＣに対してＧ１、Ｇ２に示すような電圧に設定されている。そしてこの発振信号ＯＳＣの包絡線が検波されることで、図１３、図１４のＧ３、Ｇ４に示すような出力電圧ＶＤＱが振幅検出回路４０から出力される。ここでＮ型のトランジスターＴＢ１はオープンドレイ接続であるため、トランジスターＴＢ１の閾値電圧の分だけ、Ｇ１、Ｇ２に比べてＧ３、Ｇ４では発振信号ＯＳＣの電圧、バイアス電圧ＶＢＳは低下したものとなる。また電圧源ＶＳＴのバイアス電圧ＶＢＳＴにより設定される閾値電圧ＶＴも、Ｇ１、Ｇ２に比べてＧ３、Ｇ４ではオープンドレイン接続のトランジスターＴＢ２の閾値電圧の分だけバイアス電圧ＶＢＳＴを低下させた電圧になる。

【0051】

そして図１３のＧ３では、振幅検出回路４０の出力電圧ＶＤＱは、電圧生成回路５１により生成される閾値電圧ＶＴを上回っており、ＶＤＱ＞ＶＴとなっているため、比較回路５２はアクティブレベルである例えばハイレベルの検出信号ＳＤＴを出力する。一方、図１４のＧ４では、振幅検出回路４０の出力電圧ＶＤＱは閾値電圧ＶＴを下回っており、ＶＤＱ＜ＶＴとなっているため、比較回路５２は非アクティブレベルであるローレベルの検出信号ＳＤＴを出力する。

【0052】

このように図１２～図１４では、振幅検出回路４０が振幅検出信号として出力電圧ＶＤＱを出力し、電源制御回路５０が、出力電圧ＶＤＱと閾値電圧ＶＴを比較することで、発振信号ＯＳＣの振幅の大きさを判断している。具体的には電源制御回路５０の電圧生成回路５１が可変のバイアス電圧ＶＢＳＴを生成することで、閾値電圧ＶＴも可変に変化する。そして電源制御回路５０の比較回路５２が、振幅検出回路４０の出力電圧ＶＤＱと可変の閾値電圧ＶＴを比較することで、発振信号ＯＳＣの振幅の大きさを判断できるようになる。後述の図１８の例では、ロジック回路５３が電源制御回路５０からの検出信号ＳＤＴに基づいて、この判断の処理を行うことになる。

【0053】

以上のように本実施形態では、振幅検出回路４０は、発振信号ＯＳＣの包絡線を検波して、発振信号ＯＳＣの振幅を検出する。例えば振幅検出回路４０は、発振信号ＯＳＣの包絡線を抽出する検波を行う。例えば振幅検出回路４０が正弦波の発振信号ＯＳＣのピーク電圧を検出してホールドすることなどにより、包絡線検波が実現される。これにより図１３、図１４のＧ３、Ｇ４に示すような出力電圧ＶＤＱが振幅検出信号として振幅検出回路４０から出力されるようになる。そして電源制御回路５０は、振幅検出信号である振幅検出回路４０の出力電圧ＶＤＱに基づいて、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＲＧＢが小さくなるようにレギュレーター９２の制御を行う。このようにすれば、振幅検出回路４０が発振信号ＯＳＣの包絡線の検波を行うことで、発振信号ＯＳＣのピーク電圧等が、発振信号ＯＳＣの振幅の電圧として振幅検出回路４０から出力されるようになる。そして電源制御回路５０は、振幅検出回路４０の出力電圧ＶＤＱを、発振信号ＯＳＣの振幅検出信号として、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＲＧＢが小さくなるように制御を行うことが可能になる。

【0054】

また本実施形態では、振幅検出回路４０は、キャパシターＣＢ１によりＤＣ成分がカットされた発振信号ＯＳＣに対してバイアス電圧ＶＢＳを設定し、バイアス電圧ＶＢＳが設定された発振信号の包絡線を検波することで生成された出力電圧ＶＤＱを出力する。そして電源制御回路５０は、振幅検出回路４０の出力電圧ＶＤＱと、バイアス電圧ＶＢＳよりも高い電圧である閾値電圧ＶＴとを比較する。例えば図１３のＧ３では、電源制御回路５０の比較回路５２は、出力電圧ＶＤＱと、バイアス電圧ＶＢＳよりも高い電圧である閾値電圧ＶＴとを比較し、出力電圧ＶＤＱの方が閾値電圧ＶＴよりも高いため、検出信号ＳＤＴをアクティブレベルにする。また図１４のＧ４では、比較回路５２は、出力電圧ＶＤＱと、バイアス電圧ＶＢＳよりも高い電圧である閾値電圧ＶＴとを比較し、出力電圧ＶＤＱの方が閾値電圧ＶＴよりも低いため、検出信号ＳＤＴを非アクティブレベルにする。このようにすれば、バイアス電圧ＶＢＳが中心振幅電圧に設定された発振信号ＯＳＣの包絡線を検波できる。そして包絡線検波により生成された出力電圧ＶＤＱを、バイアス電圧よりも高い電圧に設定された閾値電圧ＶＴと比較することで、発振信号ＯＳＣの振幅に対応するピーク電圧が、閾値電圧ＶＴより高いか低いかを判断できるようになる。これにより振幅検出回路４０による包絡線検波と、バイアス電圧ＶＢＳ及び閾値電圧ＶＴの設定により、発振信号ＯＳＣの振幅の大きさを判断できるようになる。

【0055】

なお振幅検出回路４０、電源制御回路５０の構成としては種々の変形実施が可能である。図１５～図１８に振幅検出回路４０、電源制御回路５０の他の構成例を示す。図１５では図１２の抵抗ＲＢ２、ＲＢ３の代わりにトランジスターＴＢ５、ＴＢ６が電流源として設けられている。即ちＮ型のトランジスターＴＢ５、ＴＢ６は、そのゲートが制御されることで定電流を流す電流源として動作する。そしてトランジスターＴＢ５、ＴＢ６による電流源の電流を流す能力は、トランジスターＴＢ１、ＴＢ２の電流供給能力よりも十分に小さくなっている。これにより、例えばトランジスターＴＢ１のドレインのノードＮＢ１では、発振信号ＯＳＣのピーク電圧がホールドされるようになり、発振信号ＯＳＣの包絡線を検波できるようになる。

【0056】

図１６では、図１２の電圧源ＶＳ、ＶＳＴの代わりに、抵抗ＲＢ１、ＲＢ４、ＲＢ５、ＲＢ６、ＲＢ７による抵抗分割回路が設けられている。抵抗ＲＢ４、ＲＢ５、ＲＢ６、ＲＢ７は電源ノードとＧＮＤノードの間に直列に設けられている。そして抵抗ＲＢ６と抵抗ＲＢ７の接続ノードであるノードＮＢ５と、トランジスターＴＢ１のゲートノードであるノードＮＢ２の間に抵抗ＲＢ１が設けられている。このようにすれば、ノードＮＢ４の電圧とノードＮＢ５の電圧を、抵抗分割回路による抵抗分割比により設定できるようになる。そしてノードＮＢ５の電圧を図１２のバイアス電圧ＶＢＳに設定し、ノードＮＢ４の電圧をバイアス電圧ＶＢＳＴに設定することが可能になる。この場合に抵抗分割回路は抵抗比を可変に設定できる構成になっており、これにより、振幅検出回路４０の出力電圧ＶＤＱと比較される閾値電圧ＶＴを可変に設定できるようになる。図１７では、図１６の構成における抵抗ＲＢ２、ＲＢ３を、図１５と同様に電流源となるトランジスターＴＢ５、ＴＢ６に置き換えたものであり、その他は図１６と同様の構成になっている。

【0057】

図１８は電源制御回路５０の詳細な構成例を示す図である。図１８において電源制御回路５０は、可変の閾値電圧ＶＴを生成する電圧生成回路５１と、振幅検出回路４０の振幅検出信号である出力電圧ＶＤＱと閾値電圧ＶＴとを比較する比較回路５２と、ロジック回路５３を含む。そしてロジック回路５３は、比較回路５２の比較結果に基づいて、レギュレーター９２のレギュレート電源電圧ＶＲＧＢを設定する。例えばロジック回路５３は、比較回路５２の比較結果である検出信号ＳＤＴに基づいて、レギュレート電源電圧ＶＲＧＢを設定する制御を行う。例えば図１３のＧ３に示すように、振幅検出回路４０の出力電圧ＶＤＱが閾値電圧ＶＴよりも大きく、比較回路５２の検出信号ＳＤＴがアクティブレベルになったとする。この場合には、ロジック回路５３は、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢが小さいと判断する。また図１４のＧ４に示すように、振幅検出回路４０の出力電圧ＶＤＱが閾値電圧ＶＴよりも小さく、比較回路５２の検出信号ＳＤＴが非アクティブレベルになったとする。この場合には、ロジック回路５３は、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢが大きいと判断する。このようにすれば、可変の閾値電圧ＶＴと、振幅検出回路４０の振幅検出信号である出力電圧ＶＤＱとの比較結果に基づいて、ロジック回路５３は、発振信号ＯＳＣの振幅の大きさを判断できるようになる。そしてロジック回路５３は、この判断結果に基づいて、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢが小さくなるようにレギュレーター９２を制御することが可能になる。

【0058】

図１９は本実施形態の動作を説明するフローチャートである。電源投入等により発振器４の発振が開始すると（ステップＳ１）、起動判定用の発振信号ＯＳＣの振幅検出が行われる（ステップＳ２）。例えば発振開始により発振信号ＯＳＣの振幅が成長して徐々に大きくなり、適正に起動したと判断できる振幅になったか否かが検出される。具体的には図１２において可変のバイアス電圧ＶＢＳＴの設定により、閾値電圧ＶＴが起動判定用の閾値電圧に設定される。そして比較回路５２が、振幅検出回路４０の出力電圧ＶＤＱと、起動判定用の閾値電圧ＶＴを比較することで、起動判定用の発振信号ＯＳＣの振幅検出が行われる。起動判定用の閾値電圧ＶＴは例えば１．０Ｖ以下であり、一例としては０．５～０．６Ｖ程度である。そして比較回路５２の検出信号ＳＤＴがアクティブレベルになったか否かが判断される（ステップＳ３）。例えば振幅検出回路４０の出力電圧ＶＤＱが、起動判定用の閾値電圧ＶＴを越えると、比較回路５２の検出信号ＳＤＴがアクティブレベルになり、発振信号ＯＳＣの振幅が、適正に起動した判断できる振幅になったと判断される。そして検出信号ＳＤＴがアクティブレベルになった場合には、振幅判定用の発振信号ＯＳＣの振幅検出が行われる（ステップＳ４）。この振幅判定用の振幅検出は、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢを小さくする制御のための振幅検出である。

【0059】

次にこの振幅判定用の発振信号ＯＳＣの振幅検出において、比較回路５２の検出信号ＳＤＴがアクティブレベルになったか否かが判断される（ステップＳ５）。例えば図１３のＧ３に示すように、振幅検出回路４０の出力電圧ＶＤＱが振幅判定用の閾値電圧ＶＴを越えている場合には、比較回路５２の検出信号ＳＤＴがアクティブレベルになる。例えば正論理の場合にはアクティブレベルはハイレベルであり、非アクティブレベルはローレベルである。この場合には、可変の閾値電圧ＶＴを変更する処理が行われ（ステップＳ６）、例えば閾値電圧ＶＴを大きくして、ステップＳ４に戻る。このように検出信号ＳＤＴが非アクティブレベルにならずにアクティブレベルのままである場合には、ステップＳ４、Ｓ５、Ｓ６の処理が繰り返されて、閾値電圧ＶＴが徐々に大きくなるように閾値電圧ＶＴの変更処理が行われる。そして検出信号ＳＤＴが非アクティブにレベルになると、レギュレート電源電圧ＶＲＧＢの決定処理に移行する（ステップＳ７）。例えば検出信号ＳＤＴが非アクティブレベルになる前の最後に検出された閾値電圧ＶＴに基づいて、レギュレート電源電圧ＶＲＧＢが決定される。例えば図１３において振幅検出回路４０の出力電圧ＶＤＱを越える直前の閾値電圧ＶＴに対応する電圧に、レギュレート電源電圧ＶＲＧＢが決定される。このようにすれば、発振信号ＯＳＣの振幅よりも小さくなる最適な電圧に、レギュレート電源電圧ＶＲＧＢを設定できるようになる。

【0060】

以上のように本実施形態では、電源制御回路５０は、起動時に発振信号ＯＳＣの振幅に対応する電圧が起動判定用の閾値電圧ＶＴを超えたか否かを判定し、起動判定用の閾値電圧ＶＴを超えたとき、振幅検出信号ＳＤＴに基づくレギュレーター９２の制御を行う。振幅に対応する電圧は、例えば振幅検出回路４０の振幅検出信号の電圧であり、振幅検出回路４０の出力電圧ＶＤＱである。この出力電圧ＶＤＱは、例えば発振信号ＯＳＣのピーク電圧であり、具体的には例えばバイアス電圧ＶＢＳが中心振幅電圧に設定された発振信号ＯＳＣのピーク電圧である。例えば図１９のステップＳ２、Ｓ３において、起動判定用の発振信号ＯＳＣの振幅検出が行われ、発振信号ＯＳＣの振幅に対応する電圧である振幅検出回路４０の出力電圧ＶＤＱが、起動判定用の閾値電圧ＶＴを越えると、比較回路５２の検出信号ＳＤＴがアクティブレベルになる。これにより図１９のステップＳ４～Ｓ７に示すような、振幅検出信号に基づくレギュレーター９２の制御が行われるようになる。このようにすれば、発振信号ＯＳＣの振幅が、発振器４が起動したと判断できる適正な振幅になった後に、発振信号ＯＳＣの振幅検出信号に基づくレギュレート電源電圧ＶＲＧＢの制御を開始できるようになる。

【0061】

例えば振幅検出回路４０の出力電圧ＶＤＱが起動判定用の閾値電圧ＶＴを越えるまでは、波形整形回路３８は動作ディスエーブル状態に設定されており、発振信号ＯＳＣの波形整形は行われないようになっている。また図２の出力回路８０、温度補償回路７０、温度センサー７２等も動作ディスエーブル状態に設定される。このようにすれば、発振器４（回路装置）の起動前に、波形整形回路３８等において無駄に電力が消費されてしまうのを防止できる。また発振信号ＯＳＣの振幅が適正な振幅になっていないときに波形整形回路３８の波形整形が行われると、波形整形回路３８において大きな貫通電流が発生したり、適正ではないクロック信号ＣＫが出力される事態が生じる。この点、図１９のステップＳ３で起動判定の検出信号ＳＤＴがアクティブレベルになるまでの間、波形整形回路３８等を動作ディスエーブル状態に設定すれば、このような事態の発生を防止できる。そしてステップＳ３で起動判定の検出信号ＳＤＴがアクティブレベルになった後に、図５、図６で説明したような発振信号ＯＳＣの振幅検出結果に基づくレギュレート電源電圧ＶＲＧＢの制御を適正に実行することが可能になる。

【0062】

また本実施形態では電源制御回路５０は、振幅検出回路４０からの振幅検出信号に基づいて、振幅に対応する電圧が起動判定用の閾値電圧ＶＴを超えたか否かを判定する。例えば電源制御回路５０は、振幅検出回路４０からの振幅検出信号である出力電圧ＶＤＱが、起動判定用に設定された閾値電圧ＶＴを超えたか否かを判定する。このようにすれば、振幅検出回路４０、電源制御回路５０を、起動判定用の振幅検出、電源制御と、振幅判定用の振幅検出、電源制御に兼用することが可能になる。例えば本実施形態によれば、起動判定用に設けられる振幅検出回路４０や電源制御回路５０を、振幅検出結果に基づくレギュレーター９２の制御用の振幅検出回路、電源制御回路として兼用することが可能になる。これにより、起動判定用と振幅判定用のそれぞれに対して別個に振幅検出回路４０、電源制御回路５０を設けなくても済むため、回路装置２０の回路規模の増加を抑制することが可能になる。

【0063】

また本実施形態ではロジック回路５３は、閾値電圧ＶＴを第１電圧Ｖ１に設定し、発振信号ＯＳＣの振幅に対応する電圧が第１電圧Ｖ１を超えたとき、閾値電圧を第１電圧Ｖ１よりも高い第２電圧Ｖ２に設定する。例えば図１９のステップＳ４、Ｓ５において、ロジック回路５３が、閾値電圧ＶＴを第１電圧Ｖ１に設定し、比較回路５２が、振幅に対応する電圧である出力電圧ＶＤＱが、ＶＴ＝Ｖ１を超えているか否かを判断する。そして出力電圧ＶＤＱがＶＴ＝Ｖ１を超えている場合には、比較回路５２の検出信号ＳＤＴがアクティブレベルになり、ステップＳ６に示すようにロジック回路５３は、閾値電圧ＶＴを第１電圧Ｖ１よりも高い第２電圧Ｖ２に変更する処理を行う。このようにすれば、閾値電圧ＶＴを低い電圧からら高い電圧に変更しながら、発振信号ＯＳＣの振幅に対応する電圧と閾値電圧ＶＴを比較して行くことで、振幅に対応する電圧に近い閾値電圧ＶＴを特定できるようになる。これにより発振信号ＯＳＣの振幅を特定して、当該振幅よりもレギュレート電源電圧ＶＲＧＢが小さくなるようにする制御を実現することが可能になる。

【0064】

またロジック回路５３は、発振信号ＯＳＣの振幅に対応する電圧が第２電圧Ｖ２を超えなかったとき、レギュレート電源電圧ＶＲＧＢを第１電圧Ｖ１以下の電圧に設定する。例えば上述のように図１９のステップＳ４、Ｓ５で、閾値電圧ＶＴが第１電圧Ｖ１に設定され、振幅に対応する出力電圧ＶＤＱが、ＶＴ＝Ｖ１を超えている場合には、ステップＳ６で閾値電圧ＶＴは、第１電圧Ｖ１よりも高い第２電圧Ｖ２に設定される。そして、再度、ステップＳ４、Ｓ５で、出力電圧ＶＤＱが、閾値電圧であるＶＴ＝Ｖ２を超えたか否かが判断される。そして振幅に対応する出力電圧ＶＤＱが、閾値電圧であるＶＴ＝Ｖ２を超えている場合は、ステップＳ６に示すように、閾値電圧ＶＴが第２電圧Ｖ２よりも高い第３電圧Ｖ３に設定される。一方、ステップＳ５において出力電圧ＶＤＱが、閾値電圧であるＶＴ＝Ｖ２を超えていない場合には、ステップＳ７に移行して、レギュレート電源電圧ＶＲＧＢが第１電圧Ｖ１以下の電圧に設定される。このようにすれば、振幅に対応する出力電圧ＶＤＱが、第１電圧Ｖ１と第２電圧Ｖ２の間にあり、Ｖ１＜ＶＤＱ＜Ｖ２の関係が成り立つ場合に、レギュレート電源電圧ＶＲＧＢが、第１電圧Ｖ１以下の電圧に設定されるようになる。これにより、振幅に対応する出力電圧ＶＤＱを超えず、且つ振幅に対応する出力電圧ＶＤＱに近い電圧に、レギュレート電源電圧ＶＲＧＢを設定できるようになり、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢが小さくなるようにする適正な制御を実現できるようになる。

【0065】

なお電源制御回路５０の構成は図１８の構成には限定されず、種々の変形実施が可能である。例えば図２０、図２１に電源制御回路５０の他の構成例を示す。図２０、図２１では、電源制御回路５０は、発振信号ＯＳＣの振幅に対応する電圧と第１閾値電圧～第ｎ閾値電圧とを比較して、第１判定結果～第ｎ判定結果を出力する判定回路５４を含む。ここでｎは２以上の整数である。そしてレギュレーター９２は、判定回路５４からの第１判定結果～第ｎ判定結果に基づいてレギュレート電源電圧ＶＲＧＢを生成する。このようにすれば、発振信号ＯＳＣの振幅に対応する電圧と第１閾値電圧～第ｎ閾値電圧とを比較することによる第１判定結果～第ｎ判定結果に基づいて、レギュレーター９２を制御することで、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢを小さくする制御を実現できるようになる。例えば図１８に示すようなロジック回路５３を用いることなく、発振信号ＯＳＣの振幅よりもレギュレート電源電圧ＶＲＧＢを小さくするレギュレーター９２の制御を実現することが可能になる。

【0066】

例えば図２０、図２１では判定回路５４は、ｎ個の判定ユニットを有しており、各判定ユニットの構成は図１２等で説明した電圧生成回路５１、比較回路５２の構成と同様になっている。例えば各判定ユニットの電圧生成回路は、各判定ユニットに設けられる電圧源のバイアス電圧ＶＢＳＴ１～ＶＢＳＴｎにより、閾値電圧ＶＴ１～ＶＴｎを生成する。閾値電圧ＶＴ１～ＶＴｎは第１閾値電圧～第ｎ閾値である。そして各判定ユニットの比較回路は、発振信号ＯＳＣの振幅に対応する振幅検出回路４０の出力電圧ＶＤＱと、閾値電圧ＶＴ１～ＶＴｎを比較し、第１判定結果～第ｎ判定結果として、判定信号ＤＱ１～ＤＱｎを出力する。例えば出力電圧ＶＤＱが閾値電圧ＶＴ１を超えていると、判定信号ＤＱ１がアクティブレベルになる。同様に出力電圧ＶＤＱが閾値電圧ＶＴ２を超えていると、判定信号ＤＱ２がアクティブレベルになり、・・・・・・出力電圧ＶＤＱが閾値電圧ＶＴｎを超えていると、判定信号ＤＱｎがアクティブレベルになる。そしてこれらの判定信号ＤＱ１～ＤＱｎに基づいてレギュレーター９２の可変抵抗回路９４の抵抗値が制御されることで、レギュレーター９２が出力するレギュレート電源電圧ＶＲＧＢが制御される。

【0067】

例えばレギュレーター９２では、第１入力端子である非反転入力端子に基準電圧ＶＲＦが入力される演算増幅器ＯＰＤの出力により、トランジスターＴＤ１のゲートが制御される。また演算増幅器ＯＰＤの第２入力端子である反転入力端子は、抵抗ＲＤＡと可変抵抗回路９４の接続ノードであるノードＮＤ１に接続される。なおレギュレーター９２の動作時にトランジスターＴＤ２はオンになっている。そして抵抗ＲＤＡの抵抗値をＲ１、可変抵抗回路９４の抵抗値をＲ２とした場合に、レギュレーター９２は、ＶＲＧＢ＝{（Ｒ１＋Ｒ２）／Ｒ２}×ＶＲＦとなるレギュレート電源電圧ＶＲＧＢを出力する。従って、可変抵抗回路９４の抵抗値Ｒ２が、判定信号ＤＱ１～ＤＱｎに基づき可変に制御されることで、レギュレート電源電圧であるＶＲＧＢ＝{（Ｒ１＋Ｒ２）／Ｒ２}×ＶＲＦを制御できるようになる。例えば図２０では、可変抵抗回路９４は、ノードＮＤ１とＧＮＤノードの間に並列に設けられる複数の抵抗を含む。そして各抵抗に直列に設けられる各トランジスターのオン、オフを、判定信号ＤＱ１～ＤＱｎにより制御することで、可変抵抗回路９４の抵抗値Ｒ２が制御される。一方、図２１では、可変抵抗回路９４は、ノードＮＤ１とＧＮＤノードの間に直列に設けられる複数の抵抗を含む。そして各抵抗に並列に設けられる各トランジスターのオン、オフを、判定信号ＤＱ１～ＤＱｎにより制御することで、可変抵抗回路９４の抵抗値Ｒ２が制御される。

【0068】

以上に説明したように、本実施形態の回路装置は、発振信号を生成する発振回路と、発振信号が入力され、発振信号の波形整形を行う波形整形回路と、波形整形回路にレギュレート電源電圧を供給するレギュレーターを含む。また回路装置は、発振信号の振幅を検出して振幅検出信号を出力する振幅検出回路と、振幅検出信号に基づいて、発振信号の振幅よりもレギュレート電源電圧が小さくなるようにレギュレーターの制御を行う電源制御回路を含む。

【0069】

本実施形態によれば、発振信号の振幅が検出され、発振信号の振幅よりも小さくなるレギュレート電源電圧を、確実に波形整形回路に供給できる。これにより、波形整形回路においてレギュレート電源電圧よりも小さい振幅の発振信号を波形整形しなくても済むようになるため、波形整形の際の貫通電流の発生等を抑制できるようになる。また波形整形後の信号のノイズの低減等も可能になる。

【0070】

また本実施形態では、振幅検出回路は、発振信号の包絡線を検波して、発振信号の振幅を検出してもよい。

【0071】

このようにすれば、振幅検出回路が発振信号の包絡線の検波を行うことで、発振信号の振幅に対応する電圧を振幅検出回路から出力できるようになる。

【0072】

また本実施形態では、電源制御回路は、可変の閾値電圧を生成する電圧生成回路と、振幅検出回路の振幅検出信号である出力電圧と、閾値電圧とを比較する比較回路と、比較回路の比較結果に基づいて、レギュレーターのレギュレート電源電圧を設定するロジック回路を含んでもよい。

【0073】

このようにすれば、可変の閾値電圧と、振幅検出回路の振幅検出信号である出力電圧との比較結果に基づいて、ロジック回路は、発振信号の振幅の大きさを判断できるようになる。

【0074】

また本実施形態では、ロジック回路は、閾値電圧を第１電圧に設定し、振幅に対応する電圧が第１電圧を超えたとき、閾値電圧を第１電圧よりも高い第２電圧に設定してもよい。

【0075】

このようにすれば、閾値電圧を低い電圧からら高い電圧に変更しながら、発振信号の振幅に対応する電圧と閾値電圧を比較して行くことで、振幅に対応する電圧に対応する閾値電圧を特定できるようになる。

【0076】

また本実施形態では、ロジック回路は、振幅に対応する電圧が第２電圧を超えなかったとき、レギュレート電源電圧を第１電圧以下の電圧に設定してもよい。

【0077】

このようにすれば、振幅に対応する電圧が、第１電圧と第２電圧の間にある場合に、レギュレート電源電圧が、第１電圧以下の電圧に設定されるようになり、発振信号の振幅よりもレギュレート電源電圧が小さくなるようにする適正な制御を実現できるようになる。

【0078】

また本実施形態では、振幅検出回路は、キャパシターによりＤＣ成分がカットされた発振信号に対してバイアス電圧を設定し、バイアス電圧が設定された発振信号の包絡線を検波することで生成された出力電圧を出力してもよい。また電源制御回路は、振幅検出回路の出力電圧と、バイアス電圧よりも高い電圧である閾値電圧とを比較してもよい。

【0079】

このようにすれば、バイアス電圧が設定された発振信号の包絡線を検波でき、包絡線の検波により生成された出力電圧を、バイアス電圧よりも高い電圧に設定された閾値電圧と比較することで、発振信号の振幅に対応する電圧が、閾値電圧より高いか低いかを判断できるようになる。

【0080】

また本実施形態では、電源制御回路は、起動時に発振信号の振幅に対応する電圧が起動判定用の閾値電圧を超えたか否かを判定し、起動判定用の閾値電圧を超えたとき、振幅検出信号に基づくレギュレーターの制御を行ってもよい。

【0081】

このようにすれば、発振信号の振幅が、起動したと判断できる適正な振幅になった後に、発振信号の振幅検出信号に基づくレギュレート電源電圧の制御を開始できるようになる。

【0082】

また本実施形態では、電源制御回路は、振幅検出回路からの振幅検出信号に基づいて、振幅に対応する電圧が起動判定用の閾値電圧を超えたか否かを判定してもよい。

【0083】

このようにすれば、振幅検出回路、電源制御回路を、起動判定用の振幅検出、電源制御と、振幅判定用の振幅検出、電源制御に兼用することが可能になる。

【0084】

また本実施形態では、電源制御回路は、発振信号の振幅に対応する電圧と第１閾値電圧～第ｎ閾値電圧とを比較して、第１判定結果～第ｎ判定結果（ｎは２以上の整数）を出力する判定回路を含んでもよい。そしてレギュレーターは、判定回路からの第１判定結果～第ｎ判定結果に基づいてレギュレート電源電圧を生成してもよい。

【0085】

このようにすれば、発振信号の振幅に対応する電圧と第１閾値電圧～第ｎ閾値電圧とを比較することによる第１判定結果～第ｎ判定結果に基づいて、レギュレーターを制御することで、発振信号の振幅よりもレギュレート電源電圧を小さくする制御を実現できるようになる。

【0086】

また本実施形態の発振器は、振動子と、上記に記載の回路装置を含む。

【0087】

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また回路装置、発振器の構成・動作等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

【符号の説明】

【0088】

４…発振器、１０…振動子、２０…回路装置、３０…発振回路、３２…電流源、３４…駆動回路、３６…バッファー回路、３８…波形整形回路、４０…振幅検出回路、５０…電源制御回路、５１…電圧生成回路、５２…比較回路、５３…ロジック回路、５４…判定回路、６０…制御回路、６８…メモリー、７０…温度補償回路、７２…温度センサー、８０…出力回路、９０…電源回路、９１、９２…レギュレーター、９４…可変抵抗回路、ＢＰ…バイポーラートランジスター、ＣＫ…クロック信号、ＣＫＱ…出力クロック信号、ＯＳＣ…発振信号、ＰＣＫ、ＰＧＮＤ、ＰＶＤＤ、ＰＸ１、ＰＸ２…パッド、ＳＤＴ…検出信号、ＴＣＫ、ＴＧＮＤ、ＴＶＤＤ…端子、ＶＢＳ、ＶＢＳＴ…バイアス電圧、ＶＤＱ…出力電圧、ＶＲＧＡ、ＶＲＧＢ…レギュレート電源電圧、ＶＴ…閾値電圧

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】