特開 2024-120417 トランジスタ保護装置、トランジスタ保護方法及び回路装置

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024120417

(43)【公開日】2024-09-05

(54)【発明の名称】トランジスタ保護装置、トランジスタ保護方法及び回路装置

(51)【国際特許分類】

   H03F 1/52 20060101AFI20240829BHJP

   H03F 3/21 20060101ALI20240829BHJP

【ＦＩ】

H03F1/52

H03F3/21

【審査請求】未請求

【請求項の数】14

【出願形態】ＯＬ

(21)【出願番号】P 2023027205

(22)【出願日】2023-02-24

(71)【出願人】

【識別番号】000128094

【氏名又は名称】株式会社エヌエフホールディングス

(74)【代理人】

【識別番号】100108006

【弁理士】

【氏名又は名称】松下 昌弘

(72)【発明者】

【氏名】荒 弘一

【テーマコード（参考）】

5J500

【Ｆターム（参考）】

5J500AA01

5J500AA15

5J500AC57

5J500AF01

5J500AH10

5J500AH19

5J500AH25

5J500AH29

5J500AK01

5J500AK05

5J500AK41

5J500AK51

5J500PF01

5J500PF06

5J500PG01

(57)【要約】

【課題】トランジスタに間歇的に損失電力が生じる場合において、定常的な損失電力が生じる場合よりも許容範囲が広いＡＳＯにおいてトランジスタを動作させること。
【解決手段】トランジスタ保護装置は、制限信号Ｓｔに応じてトランジスタＭの損失電力が制限されるように入力信号Ｓｉを制限する入力信号制限部１０と、素子電圧Ｖｄｓの電圧検出信号Ｓｖに基づいて、トランジスタＭを直流時の第１ＡＳＯ内で動作させるように入力信号Ｓｉを制限する制限信号Ｓｔを生成する制限信号生成部２０と、入力信号ＳＡｉに基づいて、損失電力に応じた制限緩和信号Ｓｒ１を生成する制限緩和信号生成部３０とを有し、制限信号生成部２０は、制限緩和信号Ｓｒ１に応じて、第１ＡＳＯより許容範囲の広い第２ＡＳＯ内でトランジスタを動作させつつ入力信号Ｓｉの制限を緩和するように制限信号Ｓｔを補正する。
【選択図】図１

【特許請求の範囲】

【請求項1】

入力信号に応じて制御されるトランジスタを保護するトランジスタ保護装置であって、
前記トランジスタの安全動作領域には、
前記トランジスタが定常的に動作する場合の第１安全動作領域と、
前記トランジスタが間歇的に動作する場合の第２安全動作領域と
があり、
前記第２安全動作領域は、前記第１安全動作領域に比べて、前記トランジスタに流れる素子電流の許容範囲と前記トランジスタに生じる素子電圧の許容範囲との少なくとも一方が広くなっており、
制限信号に応じて前記入力信号を制限する入力信号制限部と、
前記素子電流を検出した電流検出信号、及び、前記素子電圧を検出した電圧検出信号の少なくとも一方に基づいて、前記トランジスタを前記第１安全動作領域内で動作させるように前記入力信号を制限する前記制限信号を生成する制限信号生成部と、
前記トランジスタの間歇的な動作に応じて変化する所定の信号に基づいて、前記トランジスタの間歇的な動作の動作状態に応じた制限緩和信号を生成する制限緩和信号生成部とを有し、
前記制限信号生成部は、前記制限緩和信号に応じて、前記第２安全動作領域内で前記トランジスタを動作させつつ前記入力信号の制限を緩和するように前記制限信号を補正する、
トランジスタ保護装置。

【請求項2】

前記制限緩和信号生成部は、
前記所定の信号の低周波成分を所定の周波数特性により減衰させた交流信号を出力するハイパスフィルタと、
前記ハイパスフィルタが出力する前記交流信号の振幅を検出し、検出した前記振幅に応じた前記制限緩和信号を出力する振幅検出部とを有する、
請求項１に記載のトランジスタ保護装置。

【請求項3】

前記振幅検出部は、前記ハイパスフィルタが出力する前記交流信号のピークを検出するピーク検出部を含む、
請求項２に記載のトランジスタ保護装置。

【請求項4】

前記振幅検出部は、前記ハイパスフィルタが出力する前記交流信号の絶対値を得る絶対値部を含み、
前記ピーク検出部は、前記絶対値部において得られた前記交流信号の絶対値のピークを検出する、
請求項３に記載のトランジスタ保護装置。

【請求項5】

前記制限緩和信号生成部は、前記所定の信号に基づいて、前記トランジスタの間歇的な動作の周波数に対応した周波数を持つ所定の振幅のパルス信号を発生するパルス信号発生部を含み、
前記ハイパスフィルタは、前記パルス信号の低周波成分を所定の周波数特性により減衰させた前記交流信号を出力する、
請求項２に記載のトランジスタ保護装置。

【請求項6】

前記制限信号生成部は、
前記トランジスタを前記第１安全動作領域内で動作させるように前記入力信号を制限する前記制限信号を、前記電圧検出信号及び前記電流検出信号の少なくとも一方に基づいて生成する信号生成部と、
前記信号生成部に入力される前記電圧検出信号及び／又は前記電流検出信号と、前記信号生成部において生成される前記制限信号との少なくとも一方を、前記制限緩和信号に応じて補正する補正部とを含む、
請求項１に記載のトランジスタ保護装置。

【請求項7】

前記入力信号の変化量と、前記素子電流の変化量又は前記素子電圧の変化量とが比例関係にあり、
前記信号生成部は、
前記素子電流と前記比例関係にある前記入力信号を制限するための前記制限信号として、前記素子電圧に逆比例する前記制限信号を前記電圧検出信号に基づいて生成する第１逆比例演算部、及び、
前記素子電圧と前記比例関係にある前記入力信号を制限するための前記制限信号として、前記素子電流に逆比例する前記制限信号を前記電流検出信号に基づいて生成する第２逆比例演算部
のいずれか一方を含む、
請求項６に記載のトランジスタ保護装置。

【請求項8】

前記信号生成部は、
前記素子電圧と当該素子電圧において前記第１安全動作領域内に含まれる上限の前記素子電流とを対応付ける所定の第１関数に従って、前記電圧検出信号が示す前記素子電圧と対応付けられた前記素子電流に制限されるように前記入力信号を制限する前記制限信号を生成する第１関数演算部、及び、
前記素子電流と当該素子電流において前記第１安全動作領域内に含まれる上限の前記素子電圧とを対応付ける所定の第２関数に従って、前記電流検出信号が示す前記素子電流と対応付けられた前記素子電圧に制限されるように前記入力信号を制限する前記制限信号を生成する第２関数演算部
のいずれか一方を含む、
請求項６に記載のトランジスタ保護装置。

【請求項9】

前記補正部は、
前記動作状態に応じて前記素子電圧又は前記素子電流の見かけ上の検出値が小さくなるように、前記信号生成部に入力される前記電圧検出信号又は前記電流検出信号を前記制限緩和信号に応じて補正する演算を行う第１補正演算部と、
前記動作状態に応じて前記入力信号の制限を緩和する方向へ前記制限信号が変化するように、前記信号生成部において生成された前記制限信号を前記制限緩和信号に応じて補正する演算を行う第２補正演算部と
の少なくとも一方を含む、
請求項７又は請求項８に記載のトランジスタ保護装置。

【請求項10】

前記信号生成部は、
前記電圧検出信号と前記電流検出信号とに基づいて、前記素子電圧と前記素子電流との積に応じた損失電力信号を生成する損失電力演算部と、
前記損失電力信号が示す前記トランジスタの損失電力と前記第１安全動作領域に含まれる前記トランジスタの上限の損失電力との誤差を増幅し、当該増幅した誤差に応じた前記制限信号を生成する誤差増幅部とを含む、
請求項６に記載のトランジスタ保護装置。

【請求項11】

前記信号生成部は、
前記素子電圧と当該素子電圧において前記第１安全動作領域内に含まれる上限の前記素子電流とを対応付ける所定の第３関数に従って、前記電圧検出信号が示す前記素子電圧と対応付けられた前記素子電流を示す上限電流信号を生成する第３関数演算部、及び、前記素子電流と当該素子電流において前記第１安全動作領域内に含まれる上限の前記素子電圧とを対応付ける所定の第４関数に従って、前記電流検出信号が示す前記素子電流と対応付けられた前記素子電圧を示す上限電圧信号を生成する第４関数演算部のいずれか一方と、
前記上限電流信号が示す前記素子電流と前記電流検出信号が示す前記素子電流との誤差を増幅し、当該増幅した誤差に応じた前記制限信号を生成するか、又は、前記上限電圧信号が示す前記素子電圧と前記電圧検出信号が示す前記素子電圧との誤差を増幅し、当該増幅した誤差に応じた前記制限信号を生成する誤差増幅部とを含む、
請求項６に記載のトランジスタ保護装置。

【請求項12】

前記補正部は、
前記動作状態に応じて前記素子電圧の見かけ上の検出値が小さくなるように、前記信号生成部に入力される前記電圧検出信号を前記制限緩和信号に応じて補正する演算を行う第３補正演算部と、
前記動作状態に応じて前記素子電流の見かけ上の検出値が小さくなるように、前記信号生成部に入力される前記電流検出信号を前記制限緩和信号に応じて補正する演算を行う第４補正演算部と
の少なくとも一方を含む、
請求項１０又は請求項１１に記載のトランジスタ保護装置。

【請求項13】

入力信号に応じて制御されるトランジスタを保護する方法であって、
前記トランジスタの安全動作領域には、
前記トランジスタが定常的に動作する場合の第１安全動作領域と、
前記トランジスタが間歇的に動作する場合の第２安全動作領域と
があり、
前記第２安全動作領域は、前記第１安全動作領域に比べて、前記トランジスタに流れる素子電流の許容範囲と前記トランジスタに生じる素子電圧の許容範囲との少なくとも一方が広くなっており、
制限信号に応じて前記入力信号を制限する入力信号制限工程と、
前記素子電流を検出した電流検出信号、及び、前記素子電圧を検出した電圧検出信号の少なくとも一方に基づいて、前記トランジスタを前記第１安全動作領域内で動作させるように前記入力信号を制限する前記制限信号を生成する制限信号生成工程と、
前記トランジスタの間歇的な動作に応じて変化する所定の信号に基づいて、前記トランジスタの間歇的な動作の動作状態に応じた制限緩和信号を生成する制限緩和信号生成工程とを有し、
前記制限信号生成工程は、前記制限緩和信号に応じて、前記第２安全動作領域内で前記トランジスタを動作させつつ前記入力信号の制限を緩和するように前記制限信号を補正することを含む、
トランジスタ保護方法。

【請求項14】

入力信号に応じて制御されるトランジスタを含んだトランジスタ回路と、
前記トランジスタを保護するトランジスタ保護装置とを備え、
前記トランジスタの安全動作領域には、
前記トランジスタが定常的に動作する場合の第１安全動作領域と、
前記トランジスタが間歇的に動作する場合の第２安全動作領域と
があり、
前記第２安全動作領域は、前記第１安全動作領域に比べて、前記トランジスタに流れる素子電流の許容範囲と前記トランジスタに生じる素子電圧の許容範囲との少なくとも一方が広くなっており、
前記トランジスタ保護装置は、
制限信号に応じて前記入力信号を制限する入力信号制限部と、
前記素子電流を検出した電流検出信号、及び、前記素子電圧を検出した電圧検出信号の少なくとも一方に基づいて、前記トランジスタを前記第１安全動作領域内で動作させるように前記入力信号を制限する前記制限信号を生成する制限信号生成部と、
前記トランジスタの間歇的な動作に応じて変化する所定の信号に基づいて、前記トランジスタの間歇的な動作の動作状態に応じた制限緩和信号を生成する制限緩和信号生成部とを有し、
前記制限信号生成部は、前記制限緩和信号に応じて、前記第２安全動作領域内で前記トランジスタを動作させつつ前記入力信号の制限を緩和するように前記制限信号を補正する、
回路装置。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、安全動作領域を超えて動作しないようにトランジスタを保護するトランジスタ保護装置、トランジスタ保護方法及び回路装置に関するものである。

【背景技術】

【0002】

特許文献１には、増幅素子の電力損失が安全動作領域（以下、「ＡＳＯ」と略記する場合がある。）を超過しないようにする方法が記載されている。この特許文献１の方法では、アナログ信号の割算器や掛算器を用いて取得された増幅素子の電力損失がＡＳＯと比較されて、電力損失がＡＳＯを超えないように増幅素子が保護される。しかしアナログ信号の割算器や掛算器はいずれも比較的特殊な回路のため高価であることや、高精度を得ることが困難であるという問題を有していた。また特許文献１のＡＳＯ保護は、電力損失による制限（熱制限領域）を満たすように増幅素子を保護するものであるが、二次降伏領域の制限（Ｓ／Ｂ領域）、ドレイン電流の定格による制限（電流制限領域）、ドレイン・ソース間電圧の定格による制限（電圧制限領域）については保護することができなかった。

【0003】

特許文献２には、増幅素子の最大許容電力損失曲線に近似させた折れ線によって、増幅素子のＡＳＯを超過しないようにした保護方法等が示されている。しかしこの折れ線は、屈曲点２点による３本の折れ線にすぎず、増幅素子のＡＳＯを十分に利用できるようにはなっていなかった。

【0004】

非特許文献１には、パワーＭＯＳＦＥＴについて、ＡＳＯ（非特許文献１ではＳＯＡと表記されている）の基本的な情報や、実際の放熱条件などに基づくＡＳＯのディレーティング方法について説明されている。本明細書では、非特許文献１に記載される基本的な情報についての説明を原則として省略する。

【先行技術文献】

【特許文献】

【0005】

【特許文献1】特開平４－７９５０５号公報

【特許文献2】特開平９－２６６４１２号公報

【非特許文献】

【0006】

【非特許文献1】パワーMOSFETの安全動作領域のディレーティング方法（ApplicationNote、東芝デバイス＆ストレージ株式会社）https://toshiba.semicon-storage.com/info/application_note_ja_20180726_AKX00028.pdf?did=59472

【発明の概要】

【発明が解決しようとする課題】

【0007】

近年、電力増幅器の出力段等に使用されてきたトランジスタについて、製造中止により入手が困難になる状況が起り易くなってきている。そのため、許容損失や電流定格が従来よりも小さいトランジスタを用いることが求められている。このような問題の一つの解決方法として、ＡＳＯの使用可能領域を広く活用することが考えられる。

【0008】

トランジスタのＡＳＯは、直流電流により定常的に動作させる場合（以下、「直流動作」と称する場合がある）に比べて、パルス状の電流により間歇的に動作させる場合（以下、「間歇動作」と称する場合がある）の方が、電流と電圧の許容範囲が広くなる。そのため、パルス信号や短時間の信号を増幅して出力するときは、直流信号を増幅して出力するときよりも広いＡＳＯを利用することができる。しかしながら、上述した特許文献１や特許文献２に記載される方法は、直流動作時のＡＳＯに基づいた保護であるため、パルス信号や短時間の信号に対して許容される、より許容範囲の広いＡＳＯを活用するこができないという問題がある。

【0009】

本発明はかかる事情に鑑みてなされたものであり、その目的は、トランジスタが間歇的に動作する場合において、定常的に動作する場合よりも電流と電圧の許容範囲が広い安全動作領域においてトランジスタを動作させることができるトランジスタ保護装置、トランジスタ保護方法及び回路装置を提供することにある。

【課題を解決するための手段】

【0010】

本発明の第１の態様に係るトランジスタ保護装置は、入力信号に応じて制御されるトランジスタを保護するトランジスタ保護装置であって、前記トランジスタの安全動作領域には、前記トランジスタが定常的に動作する場合の第１安全動作領域と、前記トランジスタが間歇的に動作する場合の第２安全動作領域とがあり、前記第２安全動作領域は、前記第１安全動作領域に比べて、前記トランジスタに流れる素子電流の許容範囲と前記トランジスタに生じる素子電圧の許容範囲との少なくとも一方が広くなっており、制限信号に応じて前記入力信号を制限する入力信号制限部と、前記素子電流を検出した電流検出信号、及び、前記素子電圧を検出した電圧検出信号の少なくとも一方に基づいて、前記トランジスタを前記第１安全動作領域内で動作させるように前記入力信号を制限する前記制限信号を生成する制限信号生成部と、前記トランジスタの間歇的な動作に応じて変化する所定の信号に基づいて、前記トランジスタの間歇的な動作の動作状態に応じた制限緩和信号を生成する制限緩和信号生成部とを有し、前記制限信号生成部は、前記制限緩和信号に応じて、前記第２安全動作領域内で前記トランジスタを動作させつつ前記入力信号の制限を緩和するように前記制限信号を補正する、トランジスタ保護装置である。

【0011】

好適に、前記制限緩和信号生成部は、前記所定の信号の低周波成分を所定の周波数特性により減衰させた交流信号を出力するハイパスフィルタと、前記ハイパスフィルタが出力する前記交流信号の振幅を検出し、検出した前記振幅に応じた前記制限緩和信号を出力する振幅検出部とを有する。

【0012】

好適に、前記振幅検出部は、前記ハイパスフィルタが出力する前記交流信号のピークを検出するピーク検出部を含む。

【0013】

好適に、前記振幅検出部は、前記ハイパスフィルタが出力する前記交流信号の絶対値を得る絶対値部を含み、前記ピーク検出部は、前記絶対値部において得られた前記交流信号の絶対値のピークを検出する。

【0014】

好適に、前記制限緩和信号生成部は、前記所定の信号に基づいて、前記トランジスタの間歇的な動作の周波数に対応した周波数を持つ所定の振幅のパルス信号を発生するパルス信号発生部を含み、前記ハイパスフィルタは、前記パルス信号の低周波成分を所定の周波数特性により減衰させた前記交流信号を出力する。

【0015】

好適に、前記制限信号生成部は、前記トランジスタを前記第１安全動作領域内で動作させるように前記入力信号を制限する前記制限信号を、前記電圧検出信号及び前記電流検出信号の少なくとも一方に基づいて生成する信号生成部と、前記信号生成部に入力される前記電圧検出信号及び／又は前記電流検出信号と、前記信号生成部において生成される前記制限信号との少なくとも一方を、前記制限緩和信号に応じて補正する補正部とを含む。

【0016】

好適に、前記入力信号の変化量と、前記素子電流の変化量又は前記素子電圧の変化量とが比例関係にあり、前記信号生成部は、前記素子電流と前記比例関係にある前記入力信号を制限するための前記制限信号として、前記素子電圧に逆比例する前記制限信号を前記電圧検出信号に基づいて生成する第１逆比例演算部、及び、前記素子電圧と前記比例関係にある前記入力信号を制限するための前記制限信号として、前記素子電流に逆比例する前記制限信号を前記電流検出信号に基づいて生成する第２逆比例演算部のいずれか一方を含む。

【0017】

好適に、前記信号生成部は、前記素子電圧と当該素子電圧において前記第１安全動作領域内に含まれる上限の前記素子電流とを対応付ける所定の第１関数に従って、前記電圧検出信号が示す前記素子電圧と対応付けられた前記素子電流に制限されるように前記入力信号を制限する前記制限信号を生成する第１関数演算部、及び、前記素子電流と当該素子電流において前記第１安全動作領域内に含まれる上限の前記素子電圧とを対応付ける所定の第２関数に従って、前記電流検出信号が示す前記素子電流と対応付けられた前記素子電圧に制限されるように前記入力信号を制限する前記制限信号を生成する第２関数演算部のいずれか一方を含む。

【0018】

好適に、前記補正部は、前記動作状態に応じて前記素子電圧又は前記素子電流の見かけ上の検出値が小さくなるように、前記信号生成部に入力される前記電圧検出信号又は前記電流検出信号を前記制限緩和信号に応じて補正する演算を行う第１補正演算部と、前記動作状態に応じて前記入力信号の制限を緩和する方向へ前記制限信号が変化するように、前記信号生成部において生成された前記制限信号を前記制限緩和信号に応じて補正する演算を行う第２補正演算部との少なくとも一方を含む。

【0019】

好適に、前記信号生成部は、前記電圧検出信号と前記電流検出信号とに基づいて、前記素子電圧と前記素子電流との積に応じた損失電力信号を生成する損失電力演算部と、前記損失電力信号が示す前記トランジスタの損失電力と前記第１安全動作領域に含まれる前記トランジスタの上限の損失電力との誤差を増幅し、当該増幅した誤差に応じた前記制限信号を生成する誤差増幅部とを含む。

【0020】

好適に、前記信号生成部は、前記素子電圧と当該素子電圧において前記第１安全動作領域内に含まれる上限の前記素子電流とを対応付ける所定の第３関数に従って、前記電圧検出信号が示す前記素子電圧と対応付けられた前記素子電流を示す上限電流信号を生成する第３関数演算部、及び、前記素子電流と当該素子電流において前記第１安全動作領域内に含まれる上限の前記素子電圧とを対応付ける所定の第４関数に従って、前記電流検出信号が示す前記素子電流と対応付けられた前記素子電圧を示す上限電圧信号を生成する第４関数演算部のいずれか一方と、前記上限電流信号が示す前記素子電流と前記電流検出信号が示す前記素子電流との誤差を増幅し、当該増幅した誤差に応じた前記制限信号を生成するか、又は、前記上限電圧信号が示す前記素子電圧と前記電圧検出信号が示す前記素子電圧との誤差を増幅し、当該増幅した誤差に応じた前記制限信号を生成する誤差増幅部とを含む。

【0021】

好適に、前記補正部は、前記動作状態に応じて前記素子電圧の見かけ上の検出値が小さくなるように、前記信号生成部に入力される前記電圧検出信号を前記制限緩和信号に応じて補正する演算を行う第３補正演算部と、前記動作状態に応じて前記素子電流の見かけ上の検出値が小さくなるように、前記信号生成部に入力される前記電流検出信号を前記制限緩和信号に応じて補正する演算を行う第４補正演算部との少なくとも一方を含む。

【0022】

本発明の第２の態様に係るトランジスタ保護方法は、入力信号に応じて制御されるトランジスタを保護する方法であって、前記トランジスタの安全動作領域には、前記トランジスタが定常的に動作する場合の第１安全動作領域と、前記トランジスタが間歇的に動作する場合の第２安全動作領域とがあり、前記第２安全動作領域は、前記第１安全動作領域に比べて、前記トランジスタに流れる素子電流の許容範囲と前記トランジスタに生じる素子電圧の許容範囲との少なくとも一方が広くなっており、制限信号に応じて前記入力信号を制限する入力信号制限工程と、前記素子電流を検出した電流検出信号、及び、前記素子電圧を検出した電圧検出信号の少なくとも一方に基づいて、前記トランジスタを前記第１安全動作領域内で動作させるように前記入力信号を制限する前記制限信号を生成する制限信号生成工程と、前記トランジスタの間歇的な動作に応じて変化する所定の信号に基づいて、前記トランジスタの間歇的な動作の動作状態に応じた制限緩和信号を生成する制限緩和信号生成工程とを有し、前記制限信号生成工程は、前記制限緩和信号に応じて、前記第２安全動作領域内で前記トランジスタを動作させつつ前記入力信号の制限を緩和するように前記制限信号を補正することを含む、トランジスタ保護方法である。

【0023】

本発明の第３の態様に係る回路装置は、入力信号に応じて制御されるトランジスタを含んだトランジスタ回路と、前記トランジスタを保護するトランジスタ保護装置とを備え、前記トランジスタの安全動作領域には、前記トランジスタが定常的に動作する場合の第１安全動作領域と、前記トランジスタが間歇的に動作する場合の第２安全動作領域とがあり、前記第２安全動作領域は、前記第１安全動作領域に比べて、前記トランジスタに流れる素子電流の許容範囲と前記トランジスタに生じる素子電圧の許容範囲との少なくとも一方が広くなっており、前記トランジスタ保護装置は、制限信号に応じて前記入力信号を制限する入力信号制限部と、前記素子電流を検出した電流検出信号、及び、前記素子電圧を検出した電圧検出信号の少なくとも一方に基づいて、前記トランジスタを前記第１安全動作領域内で動作させるように前記入力信号を制限する前記制限信号を生成する制限信号生成部と、前記トランジスタの間歇的な動作に応じて変化する所定の信号に基づいて、前記トランジスタの間歇的な動作の動作状態に応じた制限緩和信号を生成する制限緩和信号生成部とを有し、前記制限信号生成部は、前記制限緩和信号に応じて、前記第２安全動作領域内で前記トランジスタを動作させつつ前記入力信号の制限を緩和するように前記制限信号を補正する、回路装置である。

【発明の効果】

【0024】

本発明によれば、トランジスタが間歇的に動作する場合において、定常的に動作する場合よりも電流と電圧の許容範囲が広い安全動作領域においてトランジスタを動作させることができるトランジスタ保護装置、トランジスタ保護方法及び回路装置を提供できる。

【図面の簡単な説明】

【0025】

【図1】図１は、第１実施形態に係る回路装置の一例を示す図である。

【図2】図２Ａ及び図２Ｂは、入力信号制限部の一例を示す図である。

【図3】図３Ａ及び図３Ｂは、入力信号制限部の一例を示す図である。

【図4】図４Ａ～図４Ｃは、制限信号生成部の一例を示す図である。

【図5】図５Ａ及び図５Ｂは、信号生成部の一例を示す図である。

【図6】図６Ａ及び図６Ｂは、信号生成部の一例を示す図である。

【図7】図７Ａ及び図７Ｂは、第１関数演算部の一例を示す図である。

【図8】図８Ａ及び図８Ｂは、図７Ａに示す第１関数演算部によるＡＳＯの折れ線近似の例を示す図である。

【図9】図９Ａ及び図９Ｂは、直流動作時のＡＳＯと間歇動作時のＡＳＯの例を示す図である。

【図10】図１０Ａ及び図１０Ｂは、直流動作時のＡＳＯと比べて同じ電圧での電流の許容範囲を拡張する例を示す図である。

【図11】図１１Ａ及び図１１Ｂは、直流動作時のＡＳＯと比べて同じ電流での電圧の許容範囲を拡張する例を示す図である。図１１Ｃは、直流動作時のＡＳＯと比べて、同じ電圧での電流の許容範囲を拡張するとともに、同じ電流での電圧の許容範囲を拡張する例を示す図である。

【図12】図１２Ａ～図１２Ｃは、第１補正演算部の一例を示す図である。

【図13】図１３Ａ～図１３Ｃは、第２補正演算部の一例を示す図である。

【図14】図１４は、制限緩和信号生成部の一例を示す図である。

【図15】図１５Ａ～図１５Ｅは、ハイパスフィルタの一例を示す図である。

【図16】図１６Ａ及び図１６Ｂは、ピーク検出部の一例を示す図である。

【図17】図１７は、ハイ側とロー側においてハイパスフィルタを共有した制限緩和信号生成部の例を示す図である。

【図18】図１８は、振幅検出部の他の一例を示す図である。

【図19】図１９Ａ及び図１９Ｂは、絶対値部の一例を示す図である。

【図20】図２０Ａは、ハイ側とロー側においてハイパスフィルタと絶対値部を共有した制限緩和信号生成部の例を示す図である。図２０Ｂは、ハイ側とロー側においてハイパスフィルタと絶対値部とピーク検出部を共有した制限緩和信号生成部の例を示す図である。

【図21】図２１Ａ及び図２１Ｂは、制限緩和信号の波形の一例を示す図である。

【図22】図２１は、振幅検出部の他の一例を示す図である。

【図23】図２３は、第２実施形態に係る回路装置の一例を示す図である。

【図24】図２４Ａ～図２４Ｃは、制限信号生成部の一例を示す図である。

【図25】図２５Ａ及び図２５Ｂは、信号生成部の一例を示す図である。

【図26】図２６Ａ及び図２２Ｂは、信号生成部の一例を示す図である。

【図27】図２７は、第３実施形態に係る回路装置の一例を示す図である。

【図28】図２８Ａ～図２８Ｃは、制限信号生成部の一例を示す図である。

【図29】図２９Ａ～図２９Ｃは、信号生成部の一例を示す図である。

【図30】図３０Ａ～図３０Ｃは、第３補正演算部の一例を示す図である。

【図31】図３１Ａ～図３１Ｃは、第４補正演算部の一例を示す図である。

【発明を実施するための形態】

【0026】

＜トランジスタの動作状態と安全動作領域（ＡＳＯ）＞
トランジスタのＡＳＯは、ドレイン・ソース間に生じる電圧とドレイン電流の関係として表され、一般的には下記の（ａ）から（ｄ）のように定められている。（ここで、トランジスタとしてはＦＥＴを例示している。）
（ａ）第１のドレイン・ソース間電圧以下においては、ドレイン電流の定格による制限を受ける（電流制限領域）。
（ｂ）第１のドレイン・ソース電圧以上においては、トランジスタの電力損失（＝ドレイン・ソース間電圧×ドレイン電流）による制限を受ける（熱制限領域）。
（ｃ）さらに第２のドレイン・ソース電圧以上においては、トランジスタの二次降伏領域の制限を受ける場合もある（Ｓ／Ｂ領域）。
（ｄ）ドレイン・ソース間電圧が定格電圧まで大きくなると、定格電圧による制限を受ける（電圧制限領域）。

【0027】

そしてＡＳＯは通常、トランジスタのケース温度が所定の温度（２５℃の場合が多い）の場合の定格として定められている。

【0028】

まずトランジスタが定常的に動作する場合（トランジスタにおいて定常的に電流が流れる直流動作の場合）、実際にトランジスタが動作する周囲温度や放熱能力によってディレーティングされて、当該トランジスタの直流動作時の実際のＡＳＯが決まる。これを第１ＡＳＯと称する。

【0029】

一方、トランジスタが間歇的に動作する場合（トランジスタにおいて間歇的に電流が流れる間歇動作の場合）は、通常、所定のパルス幅（一例として１ｍｓ）の単発パルスの場合の定格として定められている。実際にトランジスタが単発パルス以外の波形（一例として交流波形）で動作する場合は、パルス幅（一例として、上下対象の交流信号の半波の周期）とパルス周期（一例として交流信号の周波数の逆数）や、パルス幅をパルス周期で除した値であるデューティ比率によってディレーティングされる。さらに周囲温度や放熱能力によってディレーティングされることによって、当該トランジスタの間歇動作時の実際のＡＳＯが決まる。これを第２ＡＳＯと称する。第２ＡＳＯでは、ドレイン・ソース間電圧とドレイン電流の少なくとも一方が、第１ＡＳＯよりも大きくなっている。

【0030】

以上例示した、パルス幅、パルス周期、デューティ比率、周囲温度、放熱能力のような、ＡＳＯの広狭に影響を与えるトランジスタの間歇的な動作に関するパラメータやその状態を総称して、「動作状態」と称する場合がある。

【0031】

＜第１実施形態＞
以下、第１実施形態に係るトランジスタ保護装置を備えた回路装置について図面を参照しながら説明する。図１は、第１実施形態に係る回路装置の一例を示す図である。本実施形態に係る回路装置は、入力信号Ｓｉに応じて制御される１以上のトランジスタを含んだ増幅器１と、増幅器１における出力段のトランジスタＭ及びＭ’をＡＳＯ内で動作するように保護するトランジスタ保護装置２及び２’を有する。増幅器１は、本発明のトランジスタ回路の一例である。この回路装置では、間歇的に電力消費されるパルス信号や短時間の信号を増幅する場合に、直流時よりも電流と電圧の許容範囲が広いＡＳＯにおいてトランジスタＭ及びＭ’を動作させることができる。

【0032】

本明細書では、増幅器１の正側電源と出力の間のトランジスタやそれに関連する回路等を「ハイ側」と称し、増幅器１の負側電源と出力の間の増幅素子やそれに関連する回路等を「ロー側」と称する。以降に示す増幅器１の図において、ロー側に属する回路の符号やそれらの回路において入出力される信号の符号の末尾には「’」を付している。

【0033】

ロー側に属するトランジスタ保護装置２’は、ハイ側に属するトランジスタ保護装置２と基本的に対称な構成を有する。すなわち、ロー側のトランジスタＭ’を保護するトランジスタ保護装置２’は、ハイ側のトランジスタＭを保護するトランジスタ保護装置２に対して、保護対象のトランジスタに流れる電流の向きが逆になるように、回路で扱われる一部の信号の極性を反転させたものである。そのため、本明細書ではハイ側を中心に説明し、ロー側の説明は、原則として省略する。なお実際の回路においては、ハイ側とロー側とで、信号のレベルや波形などが異なる場合があり、また各種の誤差による差異を生じる場合がある。

【0034】

以降の説明では、原則として電圧信号を例示しているが、必要に応じて電流信号を用いることもできる。また、原則として０Ｖを基準電位とすることを想定して例示しているが、必要に応じて他の電圧を基準電位とすることもできる。

【0035】

増幅器１は、入力信号Ｓｉを増幅した出力信号を生成して負荷ＲＬに供給するアンプである。本実施形態において、増幅器１は、入力信号Ｓｉの変化量と出力電流Ｉｏの変化量が比例関係にある定電流型の増幅器であり、負荷ＲＬに出力電流Ｉｏが流れることによって入力信号Ｓｉが出力電圧Ｖｏに変換される。定電流出力型の増幅器１は高い出力インピーダンスを有するが、増幅器１に対して適当な負帰還をかけることにより、全体として定電圧出力型の増幅器や定電力出力型の増幅器として動作させることも可能である。

【0036】

増幅器１の最終出力段のハイ側とロー側には、それぞれトランジスタＭ及びＭ’が設けられている。図１の例において、ハイ側のトランジスタＭはｎ型ＭＯＳ－ＦＥＴであり、ロー側のトランジスタＭ’もｎ型ＭＯＳ－ＦＥＴである。なおここでは、ハイ側・ロー側共にｎ型ＭＯＳ－ＦＥＴの例を示しているが、一方をｐ型としてコンプリメンタリー・プッシュプルとしてもよい。トランジスタＭ及びＭ’はプッシュプル増幅器を構成しており、一例として、入力信号Ｓｉが正の場合にはハイ側のトランジスタＭが動作し、入力信号Ｓｉが負の場合にはロー側のトランジスタＭ’が動作する。実際には、入力信号Ｓｉが基準電位付近にあるとき、トランジスタＭ及びトランジスタＭ’にアイドル電流を流す場合もあるが、ここでは理解を容易にするために、アイドル電流がほとんど流れないものとする。この場合、出力電流Ｉｏは、ハイ側のトランジスタＭのドレイン電流Ｉｄ又はとロー側のトランジスタＭ’のドレイン電流Ｉｄ’のいずれかと同じになる（以下、「ドレイン電流」を「素子電流」と記す場合がある）。アイドル電流を流す場合、出力電流Ｉｏは、ハイ側とロー側いずれかの動作しているトランジスタの素子電流から、アイドル電流を差し引いた値と同じである。増幅器１は、例えば、出力電流Ｉｏが入力信号Ｓｉに比例する、式（１）のような入出力特性を備えている。

【0037】

Ｓｉ ＝ Ｉｏ／Ｇ …（１）

【0038】

ここで式（１）の「Ｇ」は、増幅器１のコンダクタンスである。
増幅器１において、トランジスタＭ及びＭ’のドレイン・ソース間には、それぞれ電圧検出増幅器Ｕ１及びＵ１’が接続されており、各トランジスタのドレイン・ソース間電圧Ｖｄｓ及びＶｄｓ’が検出される（以下、「ドレイン・ソース間電圧」を「素子電圧」と記す場合がある）。この電圧検出増幅器Ｕ１及びＵ１’の増幅利得をｋ１とすると、素子電圧Ｖｄｓを検出した電圧検出信号Ｓｖ及びＳｖ’として「ｋ１・Ｖｄｓ」が得られる。この電圧検出増幅器Ｕ１の出力はトランジスタ保護装置２の後述する制限信号生成部２０に与えられている。

【0039】

なおここでは、電圧検出増幅器Ｕ１及びＵ１’によって、各トランジスタのドレイン・ソース間電圧Ｖｄｓ及びＶｄｓ’を直接検出しているが、出力電圧Ｖｏを検出してドレイン・ソース間電圧Ｖｄｓ及びＶｄｓ’を算出することによって検出することも可能である。例えばトランジスタＭがソース抵抗やドレイン抵抗を備えない場合を考えると、ドレイン・ソース間電圧Ｖｄｓは、トランジスタＭに接続されている正の電源電圧＋Ｖと出力電圧Ｖｏの差として算出できる。

【0040】

ハイ側のトランジスタ保護装置２は、図１の例において、入力信号制限部１０と、制限信号生成部２０と、制限緩和信号生成部３０を有する。またロー側のトランジスタ保護装置２’は、入力信号制限部１０と、制限信号生成部２０’と、制限緩和信号生成部３０’を有する。図１の例では、ハイ側のトランジスタ保護装置２とロー側の２’とにおいて入力信号制限部１０が共有されている。

【0041】

［入力信号制限部１０］
入力信号制限部１０は、制限信号生成部２０において生成されるハイ側の制限信号Ｓｔに応じて入力信号Ｓｉを制限し、トランジスタＭに生じる電圧やトランジスタＭに流れる電流を制限する。また入力信号制限部１０は、制限信号生成部２０’において生成されるロー側の制限信号Ｓｔ’に応じて入力信号Ｓｉを制限し、トランジスタＭ’に生じる電圧やトランジスタＭ’に流れる電流を制限する。入力信号制限部１０において入力信号Ｓｉを制限して得られる入力信号Ｓｉが、増幅すべき信号として増幅器１に供給される。

【0042】

例えば入力信号制限部１０は、制限信号Ｓｔに対応する信号レベルと、信号源３が生成した入力信号ＳＡｉとを比較し、入力信号ＳＡｉの正の振幅が制限信号Ｓｔに対応する信号レベルに達していない場合は、入力信号ＳＡｉをそのまま入力信号Ｓｉとして増幅器１に供給し、入力信号ＳＡｉの正の振幅が制限信号Ｓｔに対応する信号レベルを超えた場合は、制限信号Ｓｔに対応する信号レベルを入力信号Ｓｉとして増幅器１に供給する。また入力信号制限部１０は、入力信号ＳＡｉの負の振幅が制限信号Ｓｔ’に対応する信号レベルに達していない場合は、入力信号ＳＡｉをそのまま入力信号Ｓｉとして増幅器１に供給し、入力信号ＳＡｉの負の振幅が制限信号Ｓｔ’に対応する信号レベルを超えた場合は、制限信号Ｓｔ’に対応する信号レベルを入力信号Ｓｉとして増幅器１に供給する。入力信号Ｓｉの振幅がハイ側の制限信号Ｓｔ及びロー側の制限信号Ｓｔ’の範囲内に制限されることにより、振幅が制限されていない入力信号ＳＡｉをそのまま増幅器１に供給する場合に比べて、トランジスタＭ及びＭ’の電圧や電流が抑えられる。

【0043】

図２Ａは、入力信号制限部１０の一例を示す図である。図２Ａに示す入力信号制限部１０は、バッファアンプ１１１～１１４と、ダイオードＤ５及びＤ６と、抵抗Ｒ２とを有する。入力信号ＳＡｉがバッファアンプ１１１に入力され、バッファアンプ１１１の出力が抵抗Ｒ２を介してバッファアンプ１１４に入力され、バッファアンプ１１４から入力信号Ｓｉが出力される。抵抗Ｒ２とバッファアンプ１１４の入力とを接続するノードＮ３が、ダイオードＤ５のアノードに接続され、ダイオードＤ５のカソードにはバッファアンプ１１２を介して制限信号Ｓｔと同じ電圧が印加される。ダイオードＤ５のカソードがノードＮ３に接続され、ダイオードＤ６のアノードにはバッファアンプ１１３を介して制限信号Ｓｔ’と同じ電圧が印加される。

【0044】

入力信号ＳＡｉの正の電圧が制限信号Ｓｔより若干大きくなると、ダイオードＤ５が導通し、ノードＮ３の電圧がほぼ一定に保持される。入力信号ＳＡｉの負の電圧が制限信号Ｓｔより負方向へ若干大きくなると、ダイオードＤ６が導通し、ノードＮ３の電圧がほぼ一定に保持される。

【0045】

図２Ａに示す入力信号制限部１０では、入力信号Ｓｉの振幅が制限される場合、ダイオードＤ５，Ｄ６において順方向電圧降下が発生する。順方向電圧降下は、シリコンダイオードにおいて一般的に０．６Ｖ以上、ショットキーダイオードにおいて０．２Ｖ以上であり、ダイオードに流れる順方向電流や、半導体の温度によって変化する。そのため、図２Ｂに示す入力信号制限部１０は、例えば、順方向電圧降下による誤差を許容できる場合に使用してもよい。入力信号ＳＡｉ、制限信号ＳｔやＳｔ’のインピーダンスが十分に低いときは、対応するバッファアンプ１１１～１１３を省略してもよい。また入力信号Ｓｉを入力する増幅器１の入力インピーダンスが十分に大きい場合は、バッファアンプ１１４を省略してもよい。

【0046】

図２Ｂは、入力信号制限部１０の他の一例を示す図である。図２Ｂに示す入力信号制限部１０は、オペアンプ１２１及び１２２と、バッファアンプ１２３と、抵抗Ｒ３～Ｒ７と、ダイオードＤ７及びＤ８とを有する。入力信号ＳＡｉが抵抗Ｒ３を介してバッファアンプ１２３の入力のノードＮ４に供給され、バッファアンプ１２３から入力信号Ｓｉが出力される。オペアンプ１２１の非反転入力端子には抵抗Ｒ６を介して制限信号Ｓｔが入力され、オペアンプ１２１の反転入力端子は抵抗Ｒ４を介してダイオードＤ７のアノードに接続され、オペアンプ１２１の出力端子はダイオードＤ７のカソードに接続される。オペアンプ１２２の非反転入力端子には抵抗Ｒ７を介して制限信号Ｓｔ’が入力され、オペアンプ１２２の反転入力端子は抵抗Ｒ５を介してダイオードＤ８のカソードに接続され、オペアンプ１２２の出力端子はダイオードＤ８のアノードに接続される。ダイオードＤ７のアノードとダイオードＤ８のカソードが、ノードＮ４に接続される。入力信号Ｓｉを入力する増幅器１の入力インピーダンスが十分に大きい場合は、バッファアンプ１２３を省略してもよい。

【0047】

図２Ｂに示す入力信号制限部１０では、入力信号ＳＡｉの電圧が制限信号Ｓｔの電圧と制限信号Ｓｔ’の電圧との範囲内にあるとき、オペアンプ１２１の出力電圧が正方向に飽和してダイオードＤ７がオフするとともに、オペアンプ１２２の出力電圧が負方向に飽和してダイオードＤ８がオフする。この場合、入力信号ＳＡｉの電圧がそのまま入力信号Ｓｉとしてバッファアンプ１２３から出力される。入力信号ＳＡｉの正の電圧が制限信号Ｓｔの電圧に達すると、ダイオードＤ７が導通し、オペアンプの負帰還が働くことにより、ノードＮ４の電圧が制限信号Ｓｔの電圧と略等しくなる。そのため、入力信号ＳＡｉが制限信号Ｓｔの正電圧を超えた場合、入力信号Ｓｉの電圧は制限信号Ｓｔの電圧と略等しくなる。同様に、入力信号ＳＡｉが制限信号Ｓｔ’の負電圧を超えた場合、入力信号Ｓｉの電圧は制限信号Ｓｔ’の電圧と略等しくなる。

【0048】

図３Ａは、入力信号制限部１０の他の一例を示す図である。図３Ａに示す入力信号制限部１０は、アナログ減算回路１３１及び１３２と、定電流源１３５及び１３６と、バッファアンプ１３３及び１３４と、接合型ＦＥＴであるトランジスタＱ１及びＱ２と、ダイオードＤ９～Ｄ１２とを有する。バッファアンプ１３３に入力信号ＳＡｉが入力され、バッファアンプ１３３の出力とバッファアンプ１３４の入力（ノードＮ５）との間にトランジスタＱ１及びＱ２の直列接続回路が挿入される。この直列接続回路において、トランジスタＱ１のソースとトランジスタＱ２のソースとを接続する経路には抵抗Ｒ８が挿入され、抵抗Ｒ８に生じる電圧がトランジスタＱ１及びＱ２のゲート・ソース間にそれぞれ印加される。定電流源１３５の電流によってダイオードＤ１１に順方向電圧Ｖｆが発生し、この順方向電圧Ｖｆを制限信号Ｓｔの電圧から減算した電圧（Ｓｔ－Ｖｆ）がアナログ減算回路１３１により生成され、ダイオードＤ９のカソードに印加される。定電流源１３６の電流によってダイオードＤ１２に順方向電圧Ｖｆ’（負電圧）が発生し、この順方向電圧Ｖｆ’を制限信号Ｓｔ’の電圧から減算した電圧（Ｓｔ’－Ｖｆ’）がアナログ減算回路１３２により生成され、ダイオードＤ１０のアノードに印加される。ダイオードＤ９のアノードとダイオードＤ１０のカソードが、それぞれノードＮ５に接続される。ダイオードＤ９～Ｄ１２は特性の揃ったダイオードであり、近似した順方向電圧Ｖｆを生じる。入力信号ＳＡｉのインピーダンスが十分に低いときは、対応するバッファアンプ１３３を省略してもよい。また入力信号Ｓｉを入力する増幅器１の入力インピーダンスが十分に大きい場合は、バッファアンプ１３４を省略してもよい。

【0049】

図３Ａに示す入力信号制限部１０では、トランジスタＱ１及びＱ２の直列接続回路によって双方向の定電流源が構成される。ダイオードＤ９及びダイオードＤ１０がオフのとき、トランジスタＱ１及びＱ２の直列接続回路にほとんど電流が流れず、ノードＮ５の電流は入力信号ＳＡｉとほぼ等しくなる。そのため、入力信号ＳＡｉの電圧が制限信号Ｓｔの正電圧と制限信号Ｓｔ’の負電圧との間の範囲に含まれる場合、ダイオードＤ９及びダイオードＤ１０がオフし、入力信号Ｓｉの電圧（ノードＮ５の電圧）は入力信号ＳＡｉと略等しくなる。入力信号ＳＡｉの電圧が制限信号Ｓｔの正電圧を僅かに超えると、ダイオードＤ９が導通し、トランジスタＱ１及びＱ２の直列接続回路に流れる一定の電流がダイオードＤ９に流れ、ダイオードＤ９の順方向電圧（≒Ｖｆ）が一定に保たれることにより、ノードＮ５の電圧が制限信号Ｓｔの正電圧に保たれる。そのため、入力信号ＳＡｉが制限信号Ｓｔの正電圧を超えた場合、入力信号Ｓｉの電圧は制限信号Ｓｔの電圧と略等しくなる。同様に、入力信号ＳＡｉが制限信号Ｓｔ’の負電圧を超えた場合、入力信号Ｓｉの電圧は制限信号Ｓｔ’の負電圧と略等しくなる。

【0050】

図３Ｂは、入力信号制限部１０の他の一例を示す図である。図３Ｂに示す入力信号制限部１０は、電圧－電流変換器１０１及び１０２と、ダイオードＤ１～Ｄ４と、抵抗Ｒ１と、バッファアンプ１０３とを有する。ダイオードＤ１及びＤ２のアノードが接続され、電圧－電流変換器１０１からこのアノードへ正の電流Ｉｐが流れ込む。電圧－電流変換器１０１は、制限信号Ｓｔに比例した電流Ｉｐを発生する。ダイオードＤ３及びＤ４のカソードが接続され、このカソードから電圧－電流変換器１０２へ正の電流Ｉｐ’が引き込まれる。電圧－電流変換器１０２は、制限信号Ｓｔ’に比例した電流Ｉｐ’を発生する。ダイオードＤ１のカソードとダイオードＤ３のアノードとが接続され、この接続ノードＮ１に入力信号Ｓｉが入力される。ダイオードＤ２のカソードとダイオードＤ４のアノードとが接続され、この接続ノードＮ２と基準電位との間に抵抗Ｒ１が接続される。バッファアンプ１０３は、抵抗Ｒ１に生じる電圧を入力信号Ｓｉとして出力する。

【0051】

入力信号ＳＡｉの電圧が基準電位に近い正の電圧の場合、電流ＩｐがダイオードＤ１とダイオードＤ２に振り分けられる一方、電流Ｉｐ’がダイオードＤ３に集中し、ダイオードＤ４がオフする。そのため、ノードＮ１の電圧とノードＮ２の電圧がほぼ等しくなり、入力信号ＳＡｉがそのまま入力信号Ｓｉとしてバッファアンプ１０３から出力される。抵抗Ｒ１の抵抗値を「Ｒ１」とすると、ノードＮ２の電圧が「Ｉｐ×Ｒ１」に達した場合、電流ＩｐがダイオードＤ２に集中し、ダイオードＤ１がオフする。入力信号ＳＡｉの電圧が「Ｉｐ×Ｒ１」を超えても、入力信号Ｓｉの電圧は「Ｉｐ×Ｒ１」に制限される。同様に、入力信号ＳＡｉの電圧が基準電位に近い負の電圧の場合、入力信号ＳＡｉがそのまま入力信号Ｓｉとしてバッファアンプ１０３から出力され、入力信号ＳＡｉの負の電圧が「Ｉｐ’×Ｒ１」を超えた場合、入力信号Ｓｉの負の電圧は「Ｉｐ’×Ｒ１」に制限される。

【0052】

なお、制限信号Ｓｔ及びＳｔ’が電流信号の場合、電圧－電流変換器１０１及び１０２を省略してもよい。この場合、制限信号Ｓｔの電流をそのままダイオードＤ１及びＤ２のアノードに流し込み、制限信号Ｓｔ’の電流をそのままダイオードＤ３及びＤ４のカソードから引き込んでもよい。また、入力信号Ｓｉを入力する増幅器１の入力インピーダンスが「Ｒ１」よりも十分に大きい場合は、バッファアンプ１０３を省略してもよい。

【0053】

［制限信号生成部２０］
制限信号生成部２０は、素子電圧Ｖｄｓを検出した電圧検出信号Ｓｖに基づいて、制限緩和信号Ｓｒ１が与えられないときに、トランジスタＭを直流動作時の第１ＡＳＯ内で動作させるように入力信号Ｓｉを制限する制限信号Ｓｔを生成する。

【0054】

第１ＡＳＯは、トランジスタ（Ｍ、Ｍ’）のケース温度などに応じて複数存在する場合があるが、以下の説明では単一の第１ＡＳＯを例示する。第２ＡＳＯは、第１ＡＳＯに比べて、トランジスタ（Ｍ、Ｍ’）に流れる素子電流Ｉｄの許容範囲とトランジスタ（Ｍ、Ｍ’）に生じる素子電圧Ｖｄｓの許容範囲との少なくとも一方が広くなっている。第２ＡＳＯは、トランジスタ（Ｍ、Ｍ’）のケース温度や間歇動作時のパルス幅、パルス周期やデューティ比率などに応じて複数存在する場合があるが、以下の説明では単一の第２ＡＳＯを例示する。

【0055】

本実施形態において、制限信号生成部２０は、制限緩和信号生成部３０により生成される制限緩和信号Ｓｒ１に応じて、制限信号Ｓｔによる入力信号Ｓｉの制限（トランジスタＭを第１ＡＳＯ内で動作させる制限）を緩和させるように制限信号Ｓｔを補正する。後述するように、制限緩和信号Ｓｒ１は、トランジスタＭの動作状態に応じた信号であり、より具体的には、トランジスタＭに流れる電流の大きさ、トランジスタＭに生じる損失電力の大きさ、トランジスタＭに印加される電圧やトランジスタＭが動作する周波数などに応じた信号である。制限信号生成部２０は、この制限緩和信号Ｓｒ１に応じて、第２ＡＳＯ内でトランジスタＭを動作させつつ入力信号Ｓｉの制限を緩和するように制限信号Ｓｔを補正する。例えば制限信号生成部２０は、所定の周波数よりも低い領域（後述するハイパスフィルタ３２のカットオフ周波数ｆｃ以下の周波数領域など）において、トランジスタＭの間歇動作の周波数が低いほど入力信号Ｓｉを制限するように制限信号Ｓｔを補正し、直流動作では第１ＡＳＯ内で動作するようにする。一方、所定の周波数よりも高い領域（後述するハイパスフィルタ３２のカットオフ周波数ｆｃ以上の周波数領域など）においては、入力信号Ｓｉの制限を緩和するように制限信号Ｓｔを補正する。これにより、トランジスタＭが間歇的に動作する場合（すなわち間歇動作の場合）には、第１ＡＳＯより許容範囲の広い第２ＡＳＯ内でトランジスタＭが動作するように入力信号Ｓｉの制限が緩和されるため、直流動作時の第１ＡＳＯに比べて素子電流Ｉｄ及び素子電圧Ｖｄｓの許容範囲が拡張される。

【0056】

図４Ａ～図４Ｃは、本実施形態における制限信号生成部２０の一例を示す図である。これらの図に示すように、制限信号生成部２０は、信号生成部２１と補正部２２を有する。

【0057】

信号生成部２１は、制限緩和信号Ｓｒ１が与えられないときに、トランジスタＭを第１ＡＳＯ内で動作させるように入力信号Ｓｉを制限する制限信号Ｓｔを、電圧検出信号Ｓｖに基づいて生成する。

【0058】

補正部２２は、信号生成部２１に入力される電圧検出信号Ｓｖと、信号生成部２１において生成される制限信号Ｓｔとの少なくとも一方を、制限緩和信号Ｓｒ１に応じて補正する。
図４Ａの例に示す補正部２２は、信号生成部２１に入力される電圧検出信号Ｓｖを補正する。
図４Ｂの例に示す補正部２２は、信号生成部２１において生成される制限信号Ｓｔを補正する。
図４Ｃの例に示す補正部２２は、信号生成部２１に入力される電圧検出信号Ｓｖと、信号生成部２１において生成される制限信号Ｓｔとをそれぞれ補正する。

【0059】

（信号生成部２１）
まず、図４Ａ～図４Ｃに示す制限信号生成部２０における信号生成部２１について説明する。

【0060】

図５Ａ及び図５Ｂは、信号生成部２１の一例を示す図である。図５Ａに示す信号生成部２１は、第１逆比例演算部２１１を有する。第１逆比例演算部２１１は、式（１）に示すように素子電流Ｉｄと比例関係にある入力信号Ｓｉを制限するための制限信号（Ｓｔ、Ｓ２１）として、素子電圧Ｖｄｓに逆比例する制限信号（Ｓｔ、Ｓ２１）を電圧検出信号（Ｓｖ、Ｓ２２）に基づいて生成する。
図４Ａに示す制限信号生成部２０の場合、第１逆比例演算部２１１は、補正部２２が出力する電圧検出信号Ｓ２２（電圧検出信号Ｓｖを補正部２２により処理した後の信号）に基づいて制限信号Ｓｔを生成する。
図４Ｂに示す制限信号生成部２０の場合、第１逆比例演算部２１１は、電圧検出増幅器Ｕ１から出力される電圧検出信号Ｓｖに基づいて、補正部２２に入力する制限信号Ｓ２１（制限信号Ｓｔを補正部２２により処理する前の信号）を生成する。
図４Ｃに示す制限信号生成部２０の場合、第１逆比例演算部２１１は、補正部２２が出力する電圧検出信号Ｓ２２に基づいて、補正部２２に入力する制限信号Ｓ２１を生成する。

【0061】

例えば図５Ｂに示す第１逆比例演算部２１１は、入力Ｙに与えられる電圧ｋ２を入力Ｘに与えられる電圧検出信号（Ｓｖ、Ｓ２２）で割り算し、その割り算の結果に相当する電圧を出力Ｚに発生させる。この第１逆比例演算部２１１は、例えば、アナログ信号の割算器によって構成することが可能である。

【0062】

仮に、入力Ｘに与えられる電圧が電圧検出信号Ｓｖの電圧と同じであり（図４Ｂの場合や、図４Ａ、図４Ｃにおいて補正部２２が電圧検出信号Ｓｖを補正せずに出力する場合）、前述のようにＳｖ＝ｋ１／Ｖｄｓなので、出力Ｚに発生する電圧「Ｚ」は次の式で表される。

【0063】

Ｚ ＝ ｋ２／（ｋ１・Ｖｄｓ）
＝ ｋ／Ｖｄｓ …（２）

【0064】

式（２）においてｋ＝ｋ２／ｋ１である。
ここで更に、第１逆比例演算部２１１の電圧Ｚがそのまま制限信号Ｓｔとして入力信号制限部１０に与えられるものとする（図４Ａの場合や、図４Ｂ、図４Ｃにおいて補正部２２が制限信号Ｓｔを補正せずに出力する場合）。この場合、入力信号ＳＡｉの電圧が制限信号Ｓｔの電圧（＝Ｚ）を超えると、増幅器１に与えられる入力信号Ｓｉの電圧は式（２）に示す電圧Ｚにクリップされる。前述のように出力電流Ｉｏと素子電流Ｉｄは等しいので、入力信号Ｓｉが電圧Ｚの場合、式（１）と式（２）から次の式が成立する。

【0065】

ｋ／Ｖｄｓ ＝ Ｉｄ／Ｇ …（３）

【0066】

式（３）を変形すると、トランジスタＭの損失電力Ｐｄは次の式で表される。

【0067】

Ｐｄ ＝ Ｖｄｓ・Ｉｄ
＝ ｋ・Ｇ …（４）

【0068】

式（４）から、トランジスタＭの損失電力Ｐｄが、定数ｋとコンダクタンスＧにより決まる一定の値になることが分かる。例えば電圧検出増幅器Ｕ１のゲインｋ１と定電流出力の増幅器１のコンダクタンスＧが決まっている場合、第１逆比例演算部２１１の入力Ｙに適当な電圧ｋ２を与えることにより、式（４）で表されるトランジスタＭの損失電力Ｐｄを所望の値に設定することができる。このように、式（４）で表される損失電力Ｐｄを任意に設定できるため、第１ＡＳＯの損失電力の上限を満たすように式（４）の損失電力Ｐｄを設定することで、第１ＡＳＯの損失電力の許容範囲（熱制限領域）で動作するようにトランジスタＭを保護することが可能となる。

【0069】

なお、図５Ａ及び図５Ｂに示す信号生成部２１の第１逆比例演算部２１１では、ドレイン電流の定格による制限（電流制限領域）やドレイン・ソース間電圧の定格による制限（電圧制限領域）についての保護が考慮されていない。電流制限領域や電圧制限領域についての保護は、別途、従来の保護方式を併用するようにしてもよい。

【0070】

図６Ａ及び図６Ｂは、図４Ａ～図４Ｃに示す制限信号生成部２０における信号生成部２１の他の一例を示す図である。図６Ａに示す信号生成部２１は、第１関数演算部２１３を有する。第１関数演算部２１３は、入力信号制限部１０において入力信号Ｓｉを制限するための制限信号（Ｓｔ、Ｓ２１）を、所定の関数（第１関数Ｆ１）に従って生成する。ここで第１関数Ｆ１は、素子電圧Ｖｄｓと、当該素子電圧Ｖｄｓにおいて第１ＡＳＯ内に含まれる上限の素子電流Ｉｄとを対応付ける関数である。すなわち第１関数Ｆ１は、素子電圧Ｖｄｓに関わる信号（Ｓｖ、Ｓ２２）を、第１ＡＳＯ内の上限の素子電流Ｉｄに関わる制限信号（Ｓｔ、Ｓ２１）に変換する。第１関数演算部２１３は、この第１関数Ｆ１に従って、電圧検出信号（Ｓｖ、Ｓ２２）が示す素子電圧Ｖｄｓと第１関数Ｆ１において対応付けられた素子電流Ｉｄに制限されるように入力信号Ｓｉを制限する制限信号Ｓｔを生成する。
図４Ａに示す制限信号生成部２０の場合、第１関数演算部２１３は、補正部２２が出力する電圧検出信号Ｓ２２に基づいて制限信号Ｓｔを生成する。
図４Ｂに示す制限信号生成部２０の場合、第１関数演算部２１３は、電圧検出増幅器Ｕ１から出力される電圧検出信号Ｓｖに基づいて、補正部２２に入力する制限信号Ｓ２１を生成する。
図４Ｃに示す制限信号生成部２０の場合、第１関数演算部２１３は、補正部２２が出力する電圧検出信号Ｓ２２に基づいて、補正部２２に入力する制限信号Ｓ２１を生成する。

【0071】

ＭＯＳ－ＦＥＴのＡＳＯは、例えば非特許文献１の図３．２に示されるように、ドレイン・ソース間電圧と、それに対応するドレイン電流の制限値（超えることが許されない最大の電流値）との関係としてグラフに表される。第１関数演算部２１３は、このような第１ＡＳＯの素子電圧Ｖｄｓと素子電流Ｉｄとの関係を模擬する第１関数Ｆ１に従って制限信号（Ｓｔ、Ｓ２１）を生成する。

【0072】

例えば図６Ｂに示す第１関数演算部２１３は、入力Ｘに与えられる電圧検出信号（Ｓｖ、Ｓ２２）を、電圧検出信号（Ｓｖ、Ｓ２２）が示す素子電圧Ｖｄｓにおける上限の素子電流Ｉｄに相当する入力信号Ｓｉの信号レベルを持った制限信号（Ｓｔ、Ｓ２１）に変換し、出力Ｚから出力する。この第１関数演算部２１３は、例えば、アナログ信号の演算を行う回路によって構成することが可能である。

【0073】

一例として、素子電圧Ｖｄｓが「Ｖ１」であり、電圧検出増幅器Ｕ１の電圧検出信号Ｓｖの電圧が「ｋ１・Ｖ１」であった場合、第１関数演算部２１３は、第１関数Ｆ１に従って、素子電圧Ｖｄ＝「Ｖ１」における上限の素子電流Ｉｄ＝「Ｉ１」に相当する入力信号Ｓｉの電圧「Ｉ１／Ｇ」を制限信号（Ｓｔ、Ｓ２１）として出力Ｚから出力する。電圧「Ｉ１／Ｇ」が制限信号Ｓｔとして入力信号制限部１０に与えられた場合、入力信号ＳＡｉの電圧が「Ｉ１／Ｇ」を超えると、入力信号Ｓｉの電圧は「Ｉ１／Ｇ」にクリップされる。前述のようにＩｏ＝Ｉｄなので、式（１）により、トランジスタＭの素子電流Ｉｄは「Ｉ１」に制限される。すなわち、トランジスタＭの素子電流Ｉｄは、第１関数Ｆ１において電圧「Ｖ１」に対応付けられた電流「Ｉ１」に制限される。従って、第１関数Ｆ１における素子電圧Ｖｄｓと素子電流Ｉｄとの関係が第１ＡＳＯに近似している場合、トランジスタＭの素子電圧Ｖｄｓと素子電流Ｉｄは第１ＡＳＯの範囲内に制限されることになる。

【0074】

図６Ｂにおいて模式的に表されたグラフ（第１関数Ｆ１に対応するＶｄｓ－Ｉｄのグラフ）は、ＡＳＯの電流制限領域と熱制限領域が含まれているが、ＡＳＯを近似する第１関数Ｆ１はこの例に限定されない。すなわち第１関数演算部２１３の第１関数Ｆ１は、ＡＳＯにおける電流制限領域、熱制限領域、Ｓ／Ｂ領域、電圧制限領域のうち、少なくとも一つの制限領域を近似するものであってよい。第１関数演算部２１３の第１関数Ｆ１が近似していない制限領域については、他の手段によってトランジスタＭの保護を行ってもよい。なお、図５Ａ、図５Ｂに示す第１逆比例演算部２１１は、第１ＡＳＯにおいて損失電力を一定に制限する熱制限領域を模擬したものであるため、第１関数演算部２１３の一例と考えることができる。

【0075】

図７Ａは、図６Ａ及び図６Ｂに示す第１関数演算部２１３の一例を示す図である。図７Ａに示す第１関数演算部２１３は、オペアンプ２１３１と、オフセット調整部２１３２と、抵抗Ｒ９～Ｒ２０と、ダイオードＤ１３～Ｄ１９を有する。オペアンプ２１３１の非反転入力端子は基準電位に接続され、反転入力端子には抵抗Ｒ９を介して電圧検出信号（Ｓｖ、Ｓ２２）が入力される。また、オペアンプ２１３１の反転入力端子は、抵抗Ｒ１０を介して負電圧ＶＳＳに接続され、抵抗Ｒ１９を介してオペアンプ２１３１の出力端子に接続され、更に、ショットキーダイオードであるダイオードＤ１３～Ｄ１６のアノードに接続される。ダイオードＤ１３～Ｄ１６のカソードは、それぞれ抵抗Ｒ１３～Ｒ１４を介して正電圧ＶＤＤに接続されるとともに、抵抗Ｒ１５～Ｒ１８を介してオペアンプ２１３１の出力端子に接続される。オフセット調整部２１３２は、オペアンプ２１３１から出力される信号のオフセット電圧や信号レベルの調整を行い、その調整後の信号を制限信号（Ｓｔ、Ｓ２１）として後段の回路（入力信号制限部１０）に出力する。

【0076】

抵抗Ｒ１１と抵抗Ｒ１５は、オペアンプ２１３１の出力電圧Ｖｏｐと正電圧ＶＤＤとの間に直列接続された分圧回路を構成しており、この分圧回路により分圧された電圧Ｖ１３がダイオードＤ１３のカソードに印加される。出力電圧Ｖｏｐが降下して所定の折れ点電圧を超えると、ダイオードＤ１３が導通し、電圧Ｖ１３が基準電圧に保持されるとともに、オペアンプ２１３１の出力端子と反転入力端子との間の負帰還経路に抵抗Ｒ１５が挿入される。負帰還経路に抵抗Ｒ１５が挿入されることで、入力電圧（Ｓｖ、Ｓ２２）を出力電圧Ｖｏｐへ増幅する増幅回路のゲインが低下する。同様に、出力電圧Ｖｏｐが降下して異なる折れ点電圧に達する度に、電圧Ｖ１４、Ｖ１５、Ｖ１６がそれぞれ基準電圧に保持され、抵抗Ｒ１６、Ｒ１７、Ｒ１８がそれぞれ負帰還経路に挿入されて、増幅回路のゲインが低下する。その結果、入力電圧（Ｓｖ、Ｓ２２）を出力電圧Ｖｏｐへ変換する関数は、折れ線状のゲイン特性を示す関数になる。これにより、第１ＡＳＯの熱制限領域を近似する折れ線状の第１関数Ｆ１が実現される。

【0077】

図７Ａの例に示す第１関数演算部２１３は、基本的にＡＳＯの熱制限領域やＳ／Ｂ領域を近似するものであるが、図７Ａ中に点線で示している２つの回路（ダイオードＤ１７及びＤ１８の回路、ダイオードＤ１９及び抵抗Ｒ２０の回路）のいずれかによって、さらにＡＳＯの電流制限領域を近似することも可能である。

【0078】

オペアンプ２１３１の出力端子と反転入力端子との間に接続されるツェナダイオードＤ１７と通常のダイオードＤ１８との直列回路は、入力電圧（Ｓｖ、Ｓ２２）が電流制限領域に相当する電圧を超えたとき、出力電圧Ｖｏｐを上限の素子電流Ｉｄに相当する電圧にクリップする。また、オペアンプ２１３１の出力に設けられるダイオードＤ１９と抵抗Ｒ２０の回路は、入力電圧（Ｓｖ、Ｓ２２）が電流制限領域に相当する電圧を超えたとき、抵抗Ｒ２０を介してオフセット調整部２１３２に出力される電圧を、上限の素子電流Ｉｄに相当する電圧にクリップする。

【0079】

図７Ａに示す第１関数演算部２１３は一例であり、折れ線状や曲線状のゲイン特性を持つ種々の方式の回路を第１関数演算部２１３に適用可能である。また図７Ａの例では４本の折れ線を持つ第１関数Ｆ１によって第１ＡＳＯを近似しているが、第１関数Ｆ１はこれに限定されない。より多くの折れ線を持つ第１関数Ｆ１によって第１ＡＳＯを正確に近似してもよいし、許容できる場合には、より少ない折れ線を持つ第１関数Ｆ１によって第１ＡＳＯを近似してもよい。

【0080】

図８Ａ及び図８Ｂは、図７Ａに示す第１関数演算部２１３による第１ＡＳＯの折れ線近似の例を示す図である。太い点線は、第１ＡＳＯにおいて定められた素子電流Ｉｄの最大値と素子電圧Ｖｄｓとの関係を示し、細い実線は、図７Ａに示す第１関数演算部２１３によって設定される素子電流Ｉｄの最大値と素子電圧Ｖｄｓとの関係を示す。図８Ａのグラフは横軸と縦軸を共にリニアスケールで表示しており、図８Ｂのグラフは横軸と縦軸を共に対数スケールで表示している。この例において、第１関数演算部２１３は熱制限領域の保護を行わず、電流制限領域とＳ／Ｂ領域の保護を行っている。図８Ａ及び図８Ｂに示すように、第１関数演算部２１３によって設定される折れ線状の制限領域は第１ＡＳＯの制限領域と概ね重なっており、第１関数演算部２１３の折れ線状の第１関数Ｆ１によって第１ＡＳＯの制限領域を適切に近似できることが分かる。さらに高度な近似が必要な場合は、前述のように、第１関数Ｆ１の折れ線数を増やせばよい。

【0081】

図７Ｂは、図６Ａ及び図６Ｂに示す第１関数演算部２１３の他の一例を示す図であり、第１関数Ｆ１の処理をデジタル的に実現する例を示す。図７Ｂに示す第１関数演算部２１３は、Ａ／Ｄ変換器２１３３と、データ変換部２１３４と、Ｄ／Ａ変換器２１３５とを有する。

【0082】

Ａ／Ｄ変換器２１３３は、アナログの電圧検出信号（Ｓｖ、Ｓ２２）をデジタル信号に変換する。Ａ／Ｄ変換器２１３３の入力側には、電圧検出信号（Ｓｖ、Ｓ２２）をＡ／Ｄ変換器２１３３の入力に適する信号に変換するためのシグナルコンディショニング回路が設けられていてもよい。

【0083】

Ｄ／Ａ変換器２１３５は、データ変換部２１３４において得られたデータ（素子電流Ｉｄの制限値）をアナログの制限信号（Ｓｔ、Ｓ２１）に変換する。Ｄ／Ａ変換器２１３５の出力側には、Ｄ／Ａ変換器２１３５の出力を適切な制限信号（Ｓｔ、Ｓ２１）に変換するためのシグナルコンディショニング回路が設けられていてもよい。

【0084】

データ変換部２１３４は、Ａ／Ｄ変換器２１３３においてデジタル信号に変換された素子電圧Ｖｄｓのデータを、制限信号（Ｓｔ、Ｓ２１）に対応するデータ（素子電流Ｉｄの制限値を示すデータ）に変換する。データ変換部２１３４は、例えば、データ変換用のデータテーブルを記憶したメモリを用いて構成することができる。データテーブルは、例えば、素子電圧Ｖｄｓのデータに対応するメモリのアドレスに、この素子電圧Ｖｄｓにおける素子電流Ｉｄの制限値を示すデータを格納させたものである。この場合、データ変換部２１３４は、Ａ／Ｄ変換器２１３３から出力される素子電圧Ｖｄｓのデータに対応したメモリのアドレスを生成し、生成したアドレスに格納される素子電流Ｉｄの制限値をメモリから読み出して出力する。

【0085】

なお、データ変換部２１３４は、上述のようなメモリを用いる手段に限らず、デジタル回路を用いた演算手段や、プログラムに従って処理を実行する処理手段など、デジタル的にデータを処理して入力データを所望の出力データに変換する任意の手段を用いて構成することができる。

【0086】

（補正部２２）
次に、図４Ａ～図４Ｃに示す制限信号生成部２０における補正部２２について説明する。まず、第１ＡＳＯによる素子電流Ｉｄ及び素子電圧Ｖｄｓの許容範囲を拡張する幾つかのパターンを示し、各パターンを実現する制限信号Ｓｔの補正方法を説明する。

【0087】

図９Ａ及び図９Ｂは、直流動作時の第１ＡＳＯと間歇動作時の第２ＡＳＯの例を示す図である。図９Ａは、横軸と縦軸を共に対数スケールで表示しており、図９Ｂは、横軸と縦軸を共にリニアスケールで表示している。説明を容易にするために、これらのグラフに表されるＡＳＯは、ドレイン電流定格による制限である電流制限領域と、トランジスタの許容損失による制限である熱制限領域のみを含んでおり、他の制限領域は省略されている。図９Ａと図９Ｂの下側のプロットは直流動作時の第１ＡＳＯを示しており、上側のプロットは間歇動作時の第２ＡＳＯを示している。上側のプロットの水平部分は、電流制限領域においてパルスに対して許容される第２ＡＳＯであり、一例として直流動作時の３倍のドレイン電流が許容されている。上側のプロットの右下がり部分は、熱制限領域において所定の短時間（例えば１ｍｓ）に対して許容される第２ＡＳＯであり、一例として直流動作時の６倍のドレイン電流が許容されている。第１ＡＳＯを示す下側のプロットと第２ＡＳＯを示す上側のプロットの間の領域が、制限信号Ｓｔの補正によって素子電流Ｉｄ及び素子電圧Ｖｄｓの許容範囲が拡張される領域である。以下の説明では、制限信号Ｓｔの補正によって素子電流Ｉｄ及び素子電圧Ｖｄｓの許容範囲が第１ＡＳＯより拡張することを、単に「許容範囲の拡張」と記す場合がある。

【0088】

図１０Ａ、図１０Ｂ、図１１Ａ～図１１Ｃは、第１ＡＳＯと第２ＡＳＯの一例を示す図であり、許容範囲の拡張を実現する幾つかのパターンを示す。各図において、左側のグラフの目盛りは対数スケールであり、右側のグラフの目盛りリニアスケールである。また、各グラフの下側のプロットは直流動作時の第１ＡＳＯを示し、上側のプロットは間歇動作時の第２ＡＳＯを示す。各グラフの点線のプロットは、制限信号Ｓｔの補正によって第１ＡＳＯよりも拡張された素子電流Ｉｄ及び素子電圧Ｖｄｓの許容範囲を示す。

【0089】

図１０Ａ及び図１０Ｂは、直流動作時の第１ＡＳＯと比べて同じ素子電圧Ｖｄｓでの素子電流Ｉｄの許容範囲を拡張する例を示す図である。

【0090】

図１０Ａは、制限信号Ｓｔによる入力信号Ｓｉの制限を緩和することによって、直流動作時の２．５倍の素子電流Ｉｄを許容するようにした例を示している。素子電圧Ｖｄｓが１００Ｖ以下の場合、直流動作時の第１ＡＳＯにおいて素子電流Ｉｄの制限値が２Ａであるのに対し、この例では２．５倍の５Ａの素子電流Ｉｄを許容するようになっている。また素子電圧Ｖｄｓが１００Ｖ以上の場合も、この例では同様に２．５倍の素子電流Ｉｄを許容するようになっている。この結果、図１０Ａの左のグラフ（対数スケール）において、点線のプロットが表す素子電流Ｉｄの許容範囲が第１ＡＳＯに対して上方向に平行移動している。なお制限信号Ｓｔの大きさは、第２ＡＳＯに相当する３倍の素子電流Ｉｄである６Ａを超えないように制限されている。

【0091】

図１０Ｂは、制限信号Ｓｔによる入力信号Ｓｉの制限を緩和することによって、直流動作時よりも３Ａ大きい素子電流Ｉｄを許容するようにした例を示している。素子電圧Ｖｄｓが１００Ｖ以下の場合、直流動作時の第１ＡＳＯにおいて素子電流Ｉｄの制限値が２Ａであるのに対し、この例では、３Ａ増の５Ａの素子電流Ｉｄを許容するようになっている。素子電圧Ｖｄｓが１００Ｖ以上の場合も、この例では同様に３Ａ増の素子電流Ｉｄを許容するようになっている。この結果、図１０Ｂの右のグラフ（リニアスケール）において、点線のプロットが表す素子電流Ｉｄの許容範囲が第１ＡＳＯに対して上方向に平行移動している。

【0092】

図１０Ｂの左のグラフでは、Ｖｄｓが３百数十Ｖよりも高いとき、点線のプロットが第２ＡＳＯの上限を超えてしまうことがわかる。すなわち、入力信号Ｓｉの制限値に一定の値を加える方法では、利用できる素子電圧Ｖｄｓの範囲に制限を受けることがある。従って、この方法は、例えば３００Ｖ以下という制限を守れば適切に利用できる。

【0093】

図１１Ａ及び図１１Ｂは、直流動作時の第１ＡＳＯと比べて同じ素子電流Ｉｄでの素子電圧Ｖｄｓの許容範囲を拡張する例を示す図である。

【0094】

図１１Ａは、制限信号Ｓｔによる入力信号Ｓｉの制限を緩和することによって、直流動作時の２．５倍の素子電圧Ｖｄｓを許容するようにした例を示している。素子電流Ｉｄが２Ａの場合、直流動作時の第１ＡＳＯにおいて素子電圧Ｖｄｓの制限値が１００Ｖであるのに対し、この例では、２．５倍の２５０Ｖの素子電圧Ｖｄｓを許容するようになっている。素子電流Ｉｄが２Ａ以下の場合も、この例では同様に２．５倍の素子電圧Ｖｄｓを許容するようになっている。この結果、図１１Ａの左のグラフ（対数スケール）において、点線のプロットが表す素子電圧Ｖｄｓの許容範囲が第１ＡＳＯに対して右方向に平行移動している。なお制限信号Ｓｔの大きさは、第２ＡＳＯに相当する５倍の素子電圧Ｖｄｓを超えないように制限されている。

【0095】

図１１Ｂは、制限信号Ｓｔによる入力信号Ｓｉの制限を緩和することによって、直流動作時よりも１５０Ｖ高い素子電圧Ｖｄｓを許容するようにした例を示している。素子電流Ｉｄが２Ａの場合、直流動作時の第１ＡＳＯにおいて素子電圧Ｖｄｓの制限値が１００Ｖであるのに対し、この例では、１５０Ｖ増の２５０Ｖの素子電圧Ｖｄｓを許容するようになっている。素子電流Ｉｄが２Ａ以下の場合も、この例では同様に１５０Ｖ増の素子電圧Ｖｄｓを許容するようになっている。この結果、図１１Ｂの右のグラフ（リニアスケール）において、点線のプロットが表す素子電圧Ｖｄｓの許容範囲が第１ＡＳＯに対して右方向に平行移動している。なお制限信号Ｓｔの大きさは、第２ＡＳＯに相当する素子電圧Ｖｄｓを超えないように制限されている。

【0096】

上述した図１０Ａ、図１０Ｂ、図１１Ａ及び図１１Ｂは、許容範囲の拡張を実現するパターンとして、
（１）素子電流Ｉｄの制限値を定数倍に増やす
（２）素子電流Ｉｄの制限値を定数値だけ増やす
（３）素子電圧Ｖｄｓの制限値を定数倍に増やす
（４）素子電圧Ｖｄｓの制限値を定数値だけ増やす
という４つのパターンを例示するものであるが、本実施形態ではこれら以外のパターンも可能である。例えば、４つのパターンにおける２以上のパターンを組み合わせた方法により、許容範囲の拡張を実現してもよい。

【0097】

図１１Ｃは、直流動作時のＡＳＯと比べて、同じ素子電圧Ｖｄｓでの素子電流Ｉｄの許容範囲を拡張するとともに、同じ素子電流Ｉｄでの素子電圧Ｖｄｓの許容範囲を拡張する例を示す図である。図１１Ｃは、上述した（１）と（３）のパターンを組み合わせた方法により素子電流Ｉｄ及び素子電圧Ｖｄｓの許容範囲を拡張する例を示す。すなわち、この例では、第１ＡＳＯに比べて２．５倍の素子電流Ｉｄ及び２．５倍の素子電圧Ｖｄｓを許容するようになっている。図１１Ｃは、図１０Ａや図１１Ａに比べて、素子電流Ｉｄ及び素子電圧Ｖｄｓの許容範囲が第２ＡＳＯに近づいている。なお制限信号Ｓｔの大きさは、第２ＡＳＯに相当する素子電流Ｉｄや素子電圧Ｖｄｓを超えないように制限されている。
このように、素子電流Ｉｄ、素子電圧Ｖｄｓの制限値を拡張する倍率や増分値を適当な値に調整することにより、素子電流Ｉｄ及び素子電圧Ｖｄｓの許容範囲を第２ＡＳＯに近づけることができる。

【0098】

図１２Ａ～図１２Ｃは、図４Ａ及び図４Ｃに示す補正部２２における第１補正演算部２２１の一例を示す図である。
図４Ａ及び図４Ｃに示す補正部２２は、第１補正演算部２２１を有する。第１補正演算部２２１は、トランジスタＭの間歇的な動作の動作状態に応じた制限緩和信号Ｓｒ１を入力し、トランジスタＭの動作状態に応じて素子電圧Ｖｄｓの見かけ上の検出値が小さくなるように、信号生成部２１に入力される電圧検出信号Ｓｖを制限緩和信号Ｓｒ１に応じて補正する演算を行う。すなわち第１補正演算部２２１は、電圧検出信号Ｓｖを制限緩和信号Ｓｒ１に応じて補正し、この補正により生成した電圧検出信号Ｓ２２を電圧検出信号Ｓｖの代わりに信号生成部２１へ入力する。

【0099】

図１２Ａに示す第１補正演算部２２１は、入力Ｘに与えられた電圧検出信号Ｓｖを、入力Ｙに与えられた制限緩和信号Ｓｒ１に応じた値を持つ補正係数Ａ１（Ｓｒ１）により割り算し、その割り算の結果を出力Ｚから電圧検出信号Ｓ２２（電圧検出信号Ｓｖの代わりの信号）として出力する。

【0100】

補正係数Ａ１（Ｓｒ１）は、例えば、制限緩和信号Ｓｒ１を変数として単調に増加する関数である。これにより、制限緩和信号Ｓｒ１が大きくなるほど電圧検出信号Ｓ２２が小さくなり、素子電圧Ｖｄｓの見かけ上の検出値が小さくなる。また補正係数Ａ１（Ｓｒ１）は、制限緩和信号Ｓｒ１が無信号（ゼロ）に近づくと、その値が１に近づく関数である。そして補正係数Ａ１（Ｓｒ１）が１になると、電圧検出信号Ｓｖがそのまま電圧検出信号Ｓ２２として出力される。

【0101】

制限緩和信号Ｓｒ１が大きくなるのは下記の（５）や（６）の場合であり、制限緩和信号Ｓｒ１が無信号（ゼロ）に近づくのは下記の（７）や（８）の場合である。（以下同様。）
（５）後述の制限緩和信号生成部３０の入力信号ＳＡｉの交流振幅が大きくなった場合。（ただし、後述のパルス信号発生部３１を備える場合を除く。）
（６）後述のハイパスフィルタ３２のカットオフ周波数よりも低い周波数範囲内において、トランジスタＭが動作する周波数が高くなった場合。
（７）後述の制限緩和信号生成部３０の入力信号ＳＡｉの交流振幅がゼロ（無信号）に近づいた場合。（ただし、後述のパルス信号発生部３１を備える場合を除く。）
（８）後述のハイパスフィルタ３２のカットオフ周波数よりも低い周波数範囲において、トランジスタＭが動作する周波数がゼロ（直流）に近づいた場合。

【0102】

図１２Ａに示す第１補正演算部２２１によれば、トランジスタＭが定常的に動作する場合（周波数がゼロの場合）、補正係数Ａ１（Ｓｒ１）が１になり、電圧検出信号Ｓｖがそのまま電圧検出信号Ｓ２２として出力される（すなわち、電圧検出信号Ｓｖの補正が行われない）。一方、トランジスタＭが間歇的に動作する場合は、電圧検出信号Ｓ２２が示す素子電圧Ｖｄｓの見かけ上の検出値が本当の検出値の「１／Ａ１（Ｓｒ１）」倍になる。一例として、Ｓｒ１が変化することによって補正係数Ａ１（Ｓｒ１）が「２．５」に変化したときを考えると、素子電圧Ｖｄｓの本当の検出値が２５０Ｖであったとしても、電圧検出信号Ｓ２２が示す見かけ上の検出値は１００Ｖになり、信号生成部２１はこの見かけ上の検出値（＝１００Ｖ）に対応した制限信号Ｓｔを生成することになる。これは、同じ素子電流Ｉｄに対する素子電圧Ｖｄｓの制限値が２．５倍に拡張される図１１Ａの例に相当する。このように、図１２Ａに示す第１補正演算部２２１を用いることによって、同じ素子電流Ｉｄに対する素子電圧Ｖｄｓの制限値を定数倍に増やす（３）のパターンが実現される。

【0103】

図１２Ｂに示す第１補正演算部２２１は、入力Ｘに与えられた電圧検出信号Ｓｖから、入力Ｙに与えられた制限緩和信号Ｓｒ１に応じた値を持つ補正係数Ｂ１（Ｓｒ１）を減算し、その減算の結果を出力Ｚから電圧検出信号Ｓ２２（電圧検出信号Ｓｖの代わりの信号）として出力する。

【0104】

補正係数Ｂ１（Ｓｒ１）は、例えば、制限緩和信号Ｓｒ１を変数として単調に増加する関数である。これにより、制限緩和信号Ｓｒ１が大きくなるほど電圧検出信号Ｓ２２が小さくなり、素子電圧Ｖｄｓの見かけ上の検出値が小さくなる。また補正係数Ｂ１（Ｓｒ１）は、制限緩和信号Ｓｒ１が無信号（ゼロ）に近づくと、その値が０に近づく関数である。そして補正係数Ｂ１（Ｓｒ１）が０になると、電圧検出信号Ｓｖがそのまま電圧検出信号Ｓ２２として出力される。

【0105】

図１２Ｂに示す第１補正演算部２２１によれば、トランジスタＭが定常的に動作する場合、補正係数Ｂ１（Ｓｒ１）が０になり、電圧検出信号Ｓｖがそのまま電圧検出信号Ｓ２２として出力される。一方、トランジスタＭが間歇的に動作する場合は、電圧検出信号Ｓ２２が示す素子電圧Ｖｄｓの見かけ上の検出値が本当の検出値に比べて「Ｂ１（Ｓｒ１）」だけ小さい値になる。一例として、Ｓｒ１が変化することによって補正係数Ｂ１（Ｓｒ１）が示す素子電圧Ｖｄｓの電圧増加分が「１５０」に変化したときを考えると、素子電圧Ｖｄｓの本当の検出値が２５０Ｖであったとしても、電圧検出信号Ｓ２２が示す見かけ上の検出値は１００Ｖになり、信号生成部２１はこの見かけ上の検出値（＝１００Ｖ）に対応した制限信号Ｓｔを生成することになる。これは、同じ素子電流Ｉｄに対する素子電圧Ｖｄｓの制限値が１５０Ｖだけ拡張される図１１Ｂの例に相当する。このように、図１２Ａに示す第１補正演算部２２１を用いることによって、同じ素子電流Ｉｄに対する素子電圧Ｖｄｓの制限値を定数値だけ増やす（４）のパターンが実現される。ただし、素子電圧Ｖｄｓの検出値よりも「Ｂ１（Ｓｒ１）」が大きくなったときは、電圧検出信号Ｓ２２が示す素子電圧Ｖｄｓの見かけ上の検出値は、負の値にならず０になるものとする。

【0106】

図１２Ｃに示す第１補正演算部２２１は、上述した図１２Ａ及び図１２Ｂに示す第１補正演算部２２１を組み合わせたものである。すなわち、図１２Ｃに示す第１補正演算部２２１は、入力Ｘに与えられた電圧検出信号Ｓｖを、入力Ｙに与えられた制限緩和信号Ｓｒ１に応じた値を持つ補正係数Ａ１（Ｓｒ１）により割り算し、その割り算の結果から、入力Ｙに与えられた制限緩和信号Ｓｒ１に応じた値を持つ補正係数Ｂ１（Ｓｒ１）を減算し、その減算の結果を出力Ｚから電圧検出信号Ｓ２２（電圧検出信号Ｓｖの代わりの信号）として出力する。

【0107】

図１２Ｃに示す第１補正演算部２２１によれば、トランジスタＭが定常的に動作する場合、補正係数Ａ１（Ｓｒ１）が１になるとともに補正係数Ｂ１（Ｓｒ１）が０になり、電圧検出信号Ｓｖがそのまま電圧検出信号Ｓ２２として出力される。一方、トランジスタＭが間歇的に動作する場合は、電圧検出信号Ｓ２２が示す素子電圧Ｖｄｓの見かけ上の検出値が本当の検出値に比べて小さい値になる。すなわち、電圧検出信号Ｓ２２が示す素子電圧Ｖｄｓの見かけ上の検出値が、本当の検出値の「１／Ａ１（Ｓｒ１）」倍より補正係数Ｂ１（Ｓｒ１）だけ小さい値になる。図１２Ｃに示す第１補正演算部２２１を用いることによって、（３）と（４）のパターンを組み合わせた許容範囲の拡張が実現される。

【0108】

図１３Ａ～図１３Ｃは、図４Ｂ及び図４Ｃに示す補正部２２における第２補正演算部２２２の一例を示す図である。
図４Ｂ及び図４Ｃに示す補正部２２は、第２補正演算部２２２を有する。第２補正演算部２２２は、トランジスタＭの動作状態に応じた制限緩和信号Ｓｒ１を入力し、トランジスタＭの動作状態に応じて入力信号Ｓｉの制限を緩和する方向へ制限信号Ｓｔが変化するように、信号生成部２１において生成された制限信号Ｓｔを制限緩和信号Ｓｒ１に応じて補正する演算を行う。すなわち第２補正演算部２２２は、信号生成部２１において生成された制限信号Ｓ２１を制限緩和信号Ｓｒ１に応じて補正し、この補正後の信号を制限信号Ｓｔとして出力する。

【0109】

図１３Ａに示す第２補正演算部２２２は、入力Ｘに与えられた信号生成部２１の制限信号Ｓ２１（制限信号Ｓｔの補正前の信号）に対して、入力Ｙに与えられた制限緩和信号Ｓｒ１に応じた値を持つ補正係数Ａ２（Ｓｒ１）を乗算し、その乗算結果の積を出力Ｚから制限信号Ｓｔとして出力する。

【0110】

補正係数Ａ２（Ｓｒ１）は、例えば、制限緩和信号Ｓｒ１を変数として単調に増加する関数である。これにより、制限緩和信号Ｓｒ１が大きくなるほど制限信号Ｓｔが大きくなり、入力信号制限部１０においてクリップされる入力信号Ｓｉのレベルが大きくなるため、入力信号Ｓｉの制限が緩和される。また補正係数Ａ２（Ｓｒ１）は、制限緩和信号Ｓｒ１が無信号（ゼロ）に近づくと、その値が１に近づく関数である。そして補正係数Ａ２（Ｓｒ１）が１になると、信号生成部２１の制限信号Ｓ２１がそのまま制限信号Ｓｔとして出力される。

【0111】

図１３Ａに示す第１補正演算部２２１によれば、トランジスタＭが定常的に動作する場合、補正係数Ａ２（Ｓｒ１）が１になり、信号生成部２１の制限信号Ｓ２１がそのまま制限信号Ｓｔとして出力される（すなわち、制限信号Ｓｔの補正が行われない）。一方、トランジスタＭが間歇的に動作する場合は、信号生成部２１が生成する制限信号Ｓ２１に比べて「Ａ２（Ｓｒ１）」倍の制限信号Ｓｔが出力される。一例として、制限緩和信号Ｓｒ１が変化することによって補正係数Ａ２（Ｓｒ１）が「２．５」に変化したときを考えると、トランジスタＭが定常的に動作する場合に比べて制限信号Ｓｔが「２．５」倍になり、同じ素子電圧Ｖｄｓにおいて許容される素子電流Ｉｄが「２．５」倍に拡張される。これは、同じ素子電圧Ｖｄｓに対する素子電流Ｉｄの制限値が２．５倍に拡張される図１０Ａの例に相当する。このように、図１３Ａに示す第２補正演算部２２２を用いることによって、同じ素子電圧Ｖｄｓに対する素子電流Ｉｄの制限値を定数倍に増やす（１）のパターンが実現される。

【0112】

図１３Ｂに示す第２補正演算部２２２は、入力Ｘに与えられた信号生成部２１の制限信号Ｓ２１（制限信号Ｓｔの補正前の信号）に対して、入力Ｙに与えられた制限緩和信号Ｓｒ１に応じた値を持つ補正係数Ｂ２（Ｓｒ１）を加算し、その加算結果を出力Ｚから制限信号Ｓｔとして出力する。

【0113】

補正係数Ｂ２（Ｓｒ１）は、例えば、制限緩和信号Ｓｒ１を変数として単調に増加する関数である。これにより、制限緩和信号Ｓｒ１が大きくなるほど制限信号Ｓｔが大きくなり、入力信号制限部１０においてクリップされる入力信号Ｓｉのレベルが大きくなるため、入力信号Ｓｉの制限が緩和される。また補正係数Ｂ２（Ｓｒ１）は、制限緩和信号Ｓｒ１が無信号（ゼロ）に近づくと、その値が０に近づく関数である。そして補正係数Ｂ２（Ｓｒ１）が０になると、信号生成部２１の制限信号Ｓ２１がそのまま制限信号Ｓｔとして出力される。

【0114】

図１３Ｂに示す第１補正演算部２２１によれば、トランジスタＭが定常的に動作する場合、補正係数Ｂ２（Ｓｒ１）が０になり、信号生成部２１の制限信号Ｓ２１がそのまま制限信号Ｓｔとして出力される（すなわち、制限信号Ｓｔの補正が行われない）。一方、トランジスタＭが間歇的に動作する場合は、信号生成部２１が生成する制限信号Ｓ２１に比べて「Ｂ２（Ｓｒ１）」だけ大きい制限信号Ｓｔが出力される。一例として、制限緩和信号Ｓｒ１が変化することによって補正係数Ｂ２（Ｓｒ１）が示す入力信号Ｓｉの増加分が素子電流Ｉｄの３Ａの増加に相当するように変化したときを考えると、トランジスタＭが定常的に動作する場合に比べて素子電流Ｉｄの制限値が３Ａだけ大きくなる。これは、同じ素子電圧Ｖｄｓに対する素子電流Ｉｄの許容範囲が３Ａ大きくなる図１０Ｂの例に相当する。このように、図１３Ｂに示す第２補正演算部２２２を用いることによって、同じ素子電圧Ｖｄｓに対する素子電流Ｉｄの制限値を定数値だけ増やす（２）のパターンが実現される。

【0115】

図１３Ｃに示す第２補正演算部２２２は、上述した図１３Ａ及び図１３Ｂに示す第２補正演算部２２２を組み合わせたものである。すなわち、図１３Ｃに示す第１補正演算部２２１は、入力Ｘに与えられた信号生成部２１の制限信号Ｓ２１に対して、入力Ｙに与えられた制限緩和信号Ｓｒ１に応じた値を持つ補正係数Ａ２（Ｓｒ１）を乗算し、その乗算結果の積に対して、入力Ｙに与えられた制限緩和信号Ｓｒ１に応じた値を持つ補正係数Ｂ２（Ｓｒ１）を加算し、その加算の結果を出力Ｚから制限信号Ｓｔとして出力する。

【0116】

図１３Ｃに示す第２補正演算部２２２によれば、トランジスタＭが定常的に動作する場合、補正係数Ａ２（Ｓｒ１）が１になるとともに補正係数Ｂ２（Ｓｒ１）が０になり、信号生成部２１の制限信号Ｓ２１がそのまま制限信号Ｓｔとして出力される。一方、トランジスタＭが間歇的に動作する場合は、信号生成部２１の制限信号Ｓ２１に比べて大きな制限信号Ｓｔが出力され、入力信号Ｓｉの制限（一例としてトランジスタＭの損失電力を抑えるための制限）が緩和される。図１３Ｃに示す第２補正演算部２２２を用いることによって、（１）と（２）のパターンを組み合わせた許容範囲の拡張が実現される。

【0117】

上述した図１２Ａ～図１２Ｃに示す第１補正演算部２２１及び図１３Ａ～図１３Ｃに示す第２補正演算部２２２は、それぞれの演算機能を果たす任意のアナログ演算回路により実現可能である。また、図７Ｂに示す第１関数演算部２１３のように入力信号をＡ／Ｄ変換器によってデジタル信号に変換することにより、第１補正演算部２２１の演算機能の少なくとも一部を任意のデジタル回路（ロジック回路、プロセッサなど）によって実現してもよい。

【0118】

［制限緩和信号生成部３０］
制限緩和信号生成部３０は、トランジスタＭの間歇的な動作に応じて変化する所定の信号に基づいて、トランジスタＭの間歇的な動作の動作状態に応じた制限緩和信号Ｓｒ１を生成する。

【0119】

トランジスタＭの間歇的な動作に応じて変化する所定の信号は、例えば信号源３が発生する入力信号ＳＡｉ、入力信号ＳＡｉに基づいて入力信号制限部１０から出力される入力信号Ｓｉ、素子電圧Ｖｄｓを検出した電圧検出信号Ｓｖ、素子電流Ｉｄを検出した電流検出信号Ｓｃ、増幅器１の出力電圧Ｖｏ、増幅器１の出力電流Ｉｏなどが挙げられる。トランジスタＭの損失電力を直接検出するセンサがある場合には、そのセンサにより検出された信号を所定の信号として制限緩和信号生成部３０に与えてもよい。

【0120】

図１４は、制限緩和信号生成部３０の一例を示す図である。図１４に示す制限緩和信号生成部３０は、ハイパスフィルタ３２と振幅検出部３３を有する。

【0121】

（ハイパスフィルタ３２）
ハイパスフィルタ３２は、トランジスタＭの間歇的な動作に応じて変化する所定の信号（図１４の例では入力信号ＳＡｉ）を入力し、当該所定の信号の低周波成分を所定の周波数特性により減衰させた交流信号Ｓ３２を出力する。

【0122】

第２ＡＳＯの電流制限領域、熱制限領域やＳ／Ｂ領域は、例えばパルス幅が１０ｍｓや１ｍｓなどの所定の短時間の動作の場合に、第１ＡＳＯよりも大きな許容範囲を持つ。例えば５０Ｈｚの正負対称の信号の場合、ハイ側のトランジスタＭとロー側のトランジスタＭ’がそれぞれ１０ｍｓの導通を２０ｍｓごとに繰り返すので、直流時の第１ＡＳＯよりも許容範囲の大きい第２ＡＳＯを利用できる。ハイパスフィルタ３２によって得られる交流信号Ｓ３２は、第２ＡＳＯの許容範囲に関わる損失電力の周波数の情報を含んでいる。

【0123】

なお、ハイパスフィルタ３２の周波数特性は、例えば、トランジスタＭの間歇動作の周波数と、この周波数に応じて第２ＡＳＯの許容範囲が第１ＡＳＯの許容範囲より拡張される度合との関係に基づいて決定される。

【0124】

例えばハイパスフィルタ３２は、直流ではゲインがゼロになり、カットオフ周波数ｆｃより低い周波数帯域では周波数が低くなるほどゲインが小さくなり、カットオフ周波数ｆｃより高い周波数帯域では概ね一定のゲインを持つ。この場合、ハイパスフィルタ３２から出力される交流信号Ｓ３２は、カットオフ周波数ｆｃより低い周波数帯域では周波数が低くなるほど振幅が小さくなることによって第１ＡＳＯに近づき、カットオフ周波数ｆｃより高い周波数帯域では概ね一定の振幅を持つ。ハイパスフィルタ３２のカットオフ周波数ｆｃは、一例として、第２ＡＳＯの定格として示されている間歇動作時のパルス幅を目安とすることができる。

【0125】

図１５Ａ～図１５Ｅは、ハイパスフィルタ３２の一例を示す図である。
図１５Ａに示すハイパスフィルタ３２は、キャパシタＣ１と抵抗Ｒ２１による回路である。キャパシタＣ１の一端に入力信号ＳＡｉが入力され、キャパシタＣ１の他端が抵抗Ｒ２１を介して基準電位に接続され、このキャパシタＣ１の他端から交流信号Ｓ３２が出力される。図１５Ｂに示すハイパスフィルタ３２は、図１５Ａに示すハイパスフィルタ３２において抵抗Ｒ２１が設けられた経路にインダクタＬ１が挿入されたものである。図１５Ｃに示すハイパスフィルタ３２は、図１５Ａに示すハイパスフィルタ３２における抵抗Ｒ２１をインダクタＬ１に置き換えたものである。図１５Ａ～図１５Ｃに示す回路は１段のみであるが、２段以上の回路を縦続接続してもよいし、複数種類の異なる回路を縦続接続してもよい。また、必要に応じて入力や出力にバッファアンプを追加することも可能である。

【0126】

図１５Ｄ及び図１５Ｅは、オペアンプ３２１を用いたハイパスフィルタ３２の例を示す。図１５Ｄに示すハイパスフィルタ３２は、オペアンプ３２１とキャパシタＣ２と抵抗Ｒ２２を有する。キャパシタＣ２の一端に入力信号ＳＡｉが入力され、キャパシタＣ２の他端がオペアンプ３２１の反転入力端子に接続される。オペアンプ３２１の反転入力端子と出力端子との間に抵抗Ｒ２２が接続され、非反転入力端子が基準電位に接続される。オペアンプ３２１の出力端子から交流信号Ｓ３２が出力される。図１５Ｅに示すハイパスフィルタ３２は、図１５Ｄに示すハイパスフィルタ３２においてキャパシタＣ２が設けられた経路に抵抗Ｒ２３が挿入されている。オペアンプを用いたハイパスフィルタ（アクティブフィルタ）には、この他、正帰還型、サレンキー型等の様々な回路方式が存在しており、自由に選択・採用することが可能である。これらも、複数を直列に組み合わせることもでき、異なる回路を直列に組み合わせることも自由である。また、図１５Ａ～図１５Ｃの回路と組み合わせることも自由である。ハイパスフィルタ３２の次数、回路形式や肩特性などは、実際の回路に適するものを、適宜選択すればよい。

【0127】

（振幅検出部３３）
振幅検出部３３は、ハイパスフィルタ３２が出力する交流信号Ｓ３２の振幅を検出し、検出した振幅に応じた制限緩和信号Ｓｒ１を出力する。制限信号生成部２０の入力インピーダンスが低い場合には、振幅検出部３３の出力にバッファアンプを追加して、バッファアンプの出力を制限緩和信号Ｓｒ１としてもよい。（以下同様。）振幅検出部３３は、図１４の例において、ハイパスフィルタ３２が出力する交流信号Ｓ３２のピークを検出するピーク検出部３３２を有する。例えばハイ側のピーク検出部３３２は、トランジスタＭに素子電流Ｉｄが流れる期間における交流信号Ｓ３２の正のピークを検出する。

【0128】

図１６Ａは、ピーク検出部３３２の一例を示す図である。図１６Ａに示すピーク検出部３３２は、ダイオードＤ２０と、抵抗Ｒ２４及びＲ２５と、キャパシタＣ３とを有する。キャパシタＣ３の一端が抵抗Ｒ２４を介してダイオードＤ２０のカソードに接続され、キャパシタＣ３の他端が基準電位に接続される。抵抗Ｒ２５は、キャパシタＣ３に並列に接続される。ダイオードＤ２０のアノードにハイパスフィルタ３２からの交流信号Ｓ３２が入力され、キャパシタＣ３に生じる電圧が制限緩和信号Ｓｒ１として出力される。

【0129】

図１６Ａに示すピーク検出部３３２では、交流信号Ｓ３２の正のピークに応じた電圧がキャパシタＣ３に保持され、制限緩和信号Ｓｒ１として出力される。抵抗Ｒ２４は、ダイオードＤ２０からキャパシタＣ３に流れるピーク電流を抑制するものであり、ピーク電流が問題にならないレベルであれば、抵抗Ｒ２４を省略してダイオードＤ２０をキャパシタＣＣ３に直結することが可能である。キャパシタＣ３に保持されるピーク電圧（制限緩和信号Ｓｒ１）は、キャパシタＣ３と抵抗Ｒ２５の時定数に応じた速度で低下する。この時定数は、例えば、交流信号Ｓ３２のパルス幅（トランジスタＭの間歇動作のパルス幅）が所定の時間幅より大きい場合に、キャパシタＣ３の電圧が十分減衰する（制限緩和信号Ｓｒ１による入力信号Ｓｉの緩和が行われなくなる）ように設定してもよい。これにより、トランジスタＭの間歇動作のパルス幅が大きくなり、第１ＡＳＯと第２ＡＳＯとの差が小さくなる場合に、制限緩和信号Ｓｒ１による入力信号Ｓｉの緩和が行われなくなるようにして、トランジスタＭの保護をすることができる。

【0130】

図１６Ｂは、ロー側の制限緩和信号生成部３０’におけるピーク検出部３３２’の一例を示す図である。ロー側のピーク検出部３３２’は、例えばロー側のハイパスフィルタ３２’が出力する交流信号Ｓ３２’の負のピークを検出する。すなわち、ロー側のピーク検出部３３２’は、トランジスタＭ’に素子電流Ｉｄ’が流れる期間において、交流信号Ｓ３２’のピーク（負のピーク）を検出する。図１６Ｂに示すロー側のピーク検出部３３２’は、ダイオードＤ２０’と、抵抗Ｒ２４’及びＲ２５’と、キャパシタＣ３’とを有する。キャパシタＣ３’の一端が抵抗Ｒ２４’を介してダイオードＤ２０’のアノードに接続され、キャパシタＣ３’の他端が基準電位に接続される。抵抗Ｒ２５’は、キャパシタＣ３’に並列に接続される。ダイオードＤ２０’のアノードにハイパスフィルタ３２’からの交流信号Ｓ３２’が入力され、キャパシタＣ３’に生じる電圧が制限緩和信号Ｓｒ１’として出力される。

【0131】

図１６Ｂに示すロー側のピーク検出部３３２’では、交流信号Ｓ３２の負のピークに応じた電圧がキャパシタＣ３’に保持され、制限緩和信号Ｓｒ１’として出力される。このピーク電圧（制限緩和信号Ｓｒ１’）は、キャパシタＣ３’と抵抗Ｒ２５’の時定数に応じた速度で低下する。

【0132】

なお、図１６Ａに示すハイ側のピーク検出部３３２は正のピークを検出し、図１６Ｂに示すロー側のピーク検出部３３２’は負のピークを検出することから、入力する交流信号Ｓ３２、Ｓ３２’を共通化してもよい。例えば図１７に示すように、ハイ側の制限緩和信号生成部３０とロー側の制限緩和信号生成部３０’とでハイパスフィルタ３２を共有し、共通の交流信号Ｓ３２をハイ側のピーク検出部３３２とロー側のピーク検出部３３２’にそれぞれ供給してもよい。

【0133】

図１８は、振幅検出部３３の他の一例を示す図である。図１８に示す振幅検出部３３は、上述したピーク検出部３３２に加えて、絶対値部３３１を有する。絶対値部３３１は、ハイパスフィルタ３２が出力する交流信号Ｓ３２の絶対値を得る回路であり、交流信号Ｓ３２における負の信号を正側に折り返した絶対値信号Ｓ３３１を出力する。ピーク検出部３３２は、絶対値部３３１において得られた交流信号Ｓ３２の絶対値（絶対値信号Ｓ３３１）のピークを検出する。

【0134】

絶対値部３３１を持たない図１４に示す振幅検出部３３の場合、交流信号Ｓ３２の周波数が比較的低いとき、交流信号Ｓ３２の正のピークが到来する１周期の間でピーク検出部３３２が保持しているピーク値（＝制限緩和信号Ｓｒ１）の減少幅が大きくなる。例えば図１６Ａに示すピーク検出部３３２を有する振幅検出部３３の場合、キャパシタＣ３と抵抗Ｒ２５の時定数に応じた速度で制限緩和信号Ｓｒ１が減少し、交流信号Ｓ３２の周波数が低くなるほどこの減少幅が大きくなる。図１８に示す振幅検出部３３では、交流信号Ｓ３２の正のピークが到来する１周期の途中で、交流信号Ｓ３２の負のピークに対応する正のピークがピーク検出部３３２に入力されるため、制限緩和信号Ｓｒ１の減少が抑制される。これにより、制限緩和信号Ｓｒ１の減少幅が大きくなり過ぎて、入力信号Ｓｉの緩和が十分でなくなり、素子電圧Ｖｄｓ及び素子電流Ｉｄの許容範囲が狭くなることを回避できる。

【0135】

図１９Ａは、絶対値部３３１の一例を示す図であり、交流信号Ｓ３２を全波整流する回路の例を示す。図１９Ａに示す絶対値部３３１は、オペアンプ３３１０及び３３１１と、ダイオードＤ２１及びＤ２２と、抵抗Ｒ２６～Ｒ３０とを有する。オペアンプ３３１０の反転入力端子は、抵抗Ｒ２６を介して交流信号Ｓ３２を入力されるとともに、ダイオードＤ２１のカソードに接続される。ダイオードＤ２１のアノードはオペアンプ３３１０の出力端子に接続されるとともに、ダイオードＤ２２のカソードに接続される。ダイオードＤ２２のアノードは、抵抗Ｒ２７を介してオペアンプ３３１０の反転入力端子に接続される。オペアンプ３３１１の反転入力端子は、抵抗Ｒ２９を介して交流信号Ｓ３２を入力され、抵抗Ｒ２８を介してダイオードＤ２２のアノードに接続されるとともに、抵抗Ｒ３０を介してオペアンプ３３１１の出力端子に接続される。オペアンプ３３１０及び３３１１の非反転入力端子は、それぞれ基準電位に接続される。オペアンプ３３１１の出力端子から絶対値信号Ｓ３３１が出力される。

【0136】

交流信号Ｓ３２の電圧が正の場合、ダイオードＤ２２がオンするとともにダイオードＤ２１がオフするため、ダイオードＤ２２のアノードには交流信号Ｓ３２に比例した負の電圧が生じる。抵抗Ｒ２６及びＲ２７の抵抗値が等しいものとすると、ダイオードＤ２２のアノードに生じる負の電圧は、交流信号Ｓ３２の正の電圧と絶対値が等しい。交流信号Ｓ３２の電圧が負の場合、ダイオードＤ２２がオフするとともにダイオードＤ２１がオンするため、ダイオードＤ２２のアノードの電圧は基準電位と等しくなる。従って、ダイオードＤ２２のアノードに生じる信号は、交流信号Ｓ３２の正の半波整流信号を負側に折り返したものと等しくなる。抵抗Ｒ２８～Ｒ３０とオペアンプ３３１１は加算回路を構成しており、ダイオードＤ２２のアノードに生じる信号と交流信号Ｓ３２とを加算して信号レベルを反転したものを絶対値信号Ｓ３３１として出力する。ここで、抵抗Ｒ２８の抵抗値が抵抗Ｒ２９の抵抗値の半分になっているものとすると、絶対値信号Ｓ３３１は、ダイオードＤ２２のアノードに生じる信号を２倍したものと交流信号Ｓ３２とを加算して信号レベルを反転したものになる。交流信号Ｓ３２の正の期間において、ダイオードＤ２２のアノードに生じる負の半端整流信号を２倍にして交流信号Ｓ３２と加算し、加算結果の信号レベルを判定させると、絶対値信号Ｓ３３１は交流信号Ｓ３２と概ね等しくなる。交流信号Ｓ３２の正の期間において、ダイオードＤ２２のアノードに生じる基準電圧を２倍にして交流信号Ｓ３２と加算し、加算結果の信号レベルを反転させると、絶対値信号Ｓ３３１は交流信号Ｓ３２を正側に折り返したものと概ね等しくなる。従って、絶対値信号Ｓ３３１は、交流信号Ｓ３２を全波整流した信号になる。

【0137】

図１９Ｂは、絶対値部３３１の他の一例を示す図であり、交流信号Ｓ３２を全波整流する回路の例を示す。図１９Ｂに示す絶対値部３３１は、オペアンプ３３１２と、差分増幅回路３３１３と、ダイオードＤ２３～Ｄ２６と、抵抗Ｒ３１及びＲ３２とを有する。抵抗Ｒ３２の一端にダイオードＤ２３及びＤ２４のアノードが接続され、抵抗Ｒ３２の他端にダイオードＤ２５及びＤ２６のカソードが接続される。オペアンプ３３１２の反転入力端子にダイオードＤ２３のカソードとダイオードＤ２５のアノードが接続されるとともに、抵抗Ｒ３１を介して交流信号Ｓ３２が入力される。オペアンプ３３１２の出力端子にはダイオードＤ２４のカソードとダイオードＤ２６のアノードが接続される。差分増幅回路３３１３は、抵抗Ｒ３２の両端に生じる電圧を増幅し、交流信号Ｓ３２を全波整流した絶対値信号Ｓ３３１として出力する。

【0138】

図１９Ｂに示す絶対値部３３１では、交流信号Ｓ３２が正の時にダイオードＤ２５及びダイオードＤ２４がオンするとともに他のダイオードがオフし、交流信号Ｓ３２が負の時にダイオードＤ２６及びダイオードＤ２３がオンするとともに他のダイオードがオフする。抵抗Ｒ３２には一方向に電流が流れるため、抵抗Ｒ３２に生じる電圧は交流信号Ｓ３２を全波整流した信号になる。従って、差分増幅回路３３１３が出力する絶対値信号Ｓ３３１は、交流信号Ｓ３２を全波整流した信号になる。

【0139】

なお、ハイ側の制限緩和信号生成部３０におけるハイパスフィルタ３２と絶対値部３３１は、例えば図２０Ａに示すように、ロー側の制限緩和信号生成部３０’と共有させてもよい。図２０Ａの例において、ロー側の制限緩和信号生成部３０’は、ハイ側の制限緩和信号生成部３０で生成された絶対値信号Ｓ３３１の信号レベルを反転させる反転アンプ３３３と、反転アンプ３３３により負側に反転された絶対値信号Ｓ３３１’の負のピークを検出するピーク検出部３３２’を有する。ピーク検出部３３２’は、既に説明したものと同じであり、例えば図１６Ｂに示すような構成を有する。

【0140】

図２０Ａの例において、ピーク検出部３３２において検出される絶対値信号Ｓ３３１の正のピークと、ピーク検出部３３２’において検出される絶対値信号Ｓ３３１’の負のピークとは、絶対値が等しい。従って、例えば図２０Ｂに示すように、ロー側の制限緩和信号生成部３０’は、ハイ側の制限緩和信号生成部３０で生成される制限緩和信号Ｓｒ１の信号レベルを反転させたものをロー側の制限緩和信号Ｓｒ１’として出力してもよい。図２０Ｂの例において、ロー側の制限緩和信号生成部３０’は、ハイ側の制限緩和信号Ｓｒ１の信号レベルを反転させる反転アンプ３３４を有しており、ハイパスフィルタ３２、絶対値部３３１及びピーク検出部３３２をハイ側の制限緩和信号生成部３０と共有している。

【0141】

図２１Ａと図２１Ｂは、制限緩和信号生成部３０の入出力波形の一例を示している。各波形の中央の点線は、各波形の基準電位を示している。
図２１Ａの下から２番めのトレースは入力信号ＳＡｉであり、５００Ｈｚの方形波を例示している。
図２１Ａの上から２番めのトレースは、ハイパスフィルタ３２の交流信号Ｓ３２をピーク検出部３３２（図１４）に入力した場合に得られる制限緩和信号Ｓｒ１の波形を示す。点線で示されている基準電位は、直流時における第１ＡＳＯを示している。制限緩和信号Ｓｒ１の波形には、入力信号ＳＡｉの方形波の立ち上がり時に正のパルスが発生しており、第１ＡＳＯに対して許容範囲が拡張している。前述のように、容量負荷のときは立ち上がり時に大きな電流が流れるので、そのときに許容範囲の拡張が行われるように動作している。そしてこのパルスは、１ｍｓ以内にほぼ収束しているので、１ｍｓのパルスにおける第２ＡＳＯを超えないように動作していることがわかる。
図２１Ａの下端のトレースは、ハイパスフィルタ３２の交流信号Ｓ３２をピーク検出部３３２’（図１６Ｂ）に入力した場合に得られる制限緩和信号Ｓｒ１’の波形を示す。
図２１Ａの上端のトレースは、図１４Ｂのように、ハイパスフィルタ３２の交流信号Ｓ３２を絶対値部３３１により全波整流してからピーク検出部３３２（図１６Ａ）に入力した場合に得られる制限緩和信号Ｓｒ１の波形を示す。基本的な効果等は、図２１Ａの上から２番めのトレースと同様である。

【0142】

図２１Ｂの４つのトレースが示す波形は、それぞれ図２１Ａの４つのトレースが示す波形と同じであり、入力信号ＳＡｉ（下から２番目のトレース）が５ｋＨｚの方形波である場合の波形をそれぞれ示す。５ｋＨｚの方形波の周期は０．２ｍｓであり、１ｍｓよりも短いので、１ｍｓのパルスにおける第２ＡＳＯを超えない範囲で常に許容範囲の拡張が実施されるように動作していることがわかる。

【0143】

図２２は、制限緩和信号生成部３０の更に他の一例を示す図である。図２２に示す制限緩和信号生成部３０は、図１４や図１８に示す制限緩和信号生成部３０と同様なハイパスフィルタ３２及び振幅検出部３３を有するとともに、パルス信号発生部３１を有する。

【0144】

パルス信号発生部３１は、トランジスタＭの間歇的な動作に応じて変化する所定の信号（図１４の例では入力信号ＳＡｉ）に基づいて、トランジスタＭの間歇的な動作の周波数に対応した周波数を持つ所定の振幅のパルス信号Ｓ３１を発生する。例えばパルス信号発生部３１は、トランジスタＭにおいて素子電流Ｉｄが流れる期間にローレベルとなり、トランジスタＭにおいて素子電流Ｉｄが流れない期間にハイレベルとなるパルス信号Ｓ３１を入力信号ＳＡｉに基づいて生成する。このようなパルス信号Ｓ３１は、例えば、基準電位付近にしきい値を持つコンパレータを用いて生成することができる。
なお、コンパレータのしきい値付近を何回もよぎるような波形や、パルス振幅変調（ＰＡＭ）波形などでは、入力信号ＳＡｉの基本波よりも高い周波数でコンパレータが動作し、パルス信号Ｓ３１の周波数が基本波周波数よりも高く見える場合が生じうる。このような場合は、コンパレータにヒステリシスを持たせたり、変調周波数を除去するフィルタを併用したりすることも可能である。
ハイパスフィルタ３２は、パルス信号発生部３１が発生したパルス信号Ｓ３１の低周波成分を所定の周波数特性により減衰させた交流信号Ｓ３２を出力する。

【0145】

この変形例によれば、振幅検出部３３において検出される交流信号Ｓ３２の振幅が、主としてトランジスタＭの間歇的な動作の周波数に応じた信号になり、入力信号ＳＡｉの振幅の影響を受け難くなる。すなわち、パルス信号発生部３１を有しない場合は、トランジスタＭの動作状態が第１ＡＳＯを越えようとしたときに、必要な大きさと必要な時間だけ、第２ＡＳＯに近づく。これに対してパルス信号発生部３１を有する場合は、ハイパスフィルタのカットオフ周波数よりも高い周波数のときは、常に、第２ＡＳＯに近づくように動作する。

【0146】

また、トランジスタＭにおいて素子電流Ｉｄが流れる期間と素子電流Ｉｄが流れない期間とでレベルが反転するようにパルス信号Ｓ３１を生成することにより、素子電流Ｉｄに直流成分と交流成分が含まれている場合、素子電流Ｉｄが流れ続けている状態（間歇的にゼロにならない状態）ではパルス信号を発生させないようにすることができる。

【0147】

以上説明したように、本実施形態によれば、入力信号制限部１０において、増幅器１のトランジスタＭに生じる損失電力などが制限されるように、増幅器１への入力信号Ｓｉが制限信号Ｓｔに応じて制限される。制限信号生成部２０では、電圧検出信号Ｓｖに応じて、トランジスタＭを第１ＡＳＯで動作させるように入力信号Ｓｉを制限する制限信号Ｓｔが生成される。また制限緩和信号生成部３０では、トランジスタＭの間歇的な動作に応じて変化する所定の信号（例えば入力信号ＳＡｉ）に基づいて、トランジスタＭの間歇的な動作の動作状態に応じた制限緩和信号Ｓｒ１が生成される。そして制限信号生成部２０では、制限緩和信号Ｓｒ１に応じて、第２ＡＳＯ内でトランジスタＭを動作させつつ入力信号Ｓｉの制限を緩和するように、制限信号Ｓｔが補正される。特に制限信号生成部２０では、トランジスタＭの間歇動作の周波数が低いほど入力信号Ｓｉを制限するように制限信号Ｓｔが補正される。これにより、トランジスタＭが間歇的に動作する場合においては、定常的に動作する場合よりも素子電流Ｉｄと素子電圧Ｖｄｓの許容範囲が広い第２ＡＳＯにおいてトランジスタを動作させることが可能となる。従って、より大きな電力を増幅できる増幅器を、より小型、軽量、低コストで実現できる。

【0148】

＜第２実施形態＞
次に、本発明の第２実施形態について説明する。図２３は、第２実施形態に係る回路装置の一例を示す図である。図２３に示す回路装置は、先に説明した図１に示す回路装置と同様に、入力信号Ｓｉに応じて制御される１以上のトランジスタを含んだ増幅器１と、増幅器１における出力段のトランジスタＭ及びＭ’をＡＳＯ内で動作するように保護するトランジスタ保護装置２Ａ及び２Ａ’を有する。

【0149】

先に説明した図１に示す回路装置の増幅器１では、入力信号Ｓｉの変化量と素子電流Ｉｄ（＝出力電流Ｉｏ）の変化量とが比例関係にあったが、図２３に示す回路装置における増幅器１では、入力信号Ｓｉの変化量と素子電圧Ｖｄｓの変化量とが比例関係にある。例えば、図２３に示す回路装置の増幅器１は、素子電圧Ｖｄｓの変化量が出力電圧Ｖｏの負の変化量に一致していてもよく、この場合、入力信号Ｓｉに比例した出力電圧Ｖｏを出力する定電圧出力型の増幅器１であってもよい。定電圧出力型の増幅器１は低い出力インピーダンスを有するが、増幅器１に対して適当な負帰還をかけることにより、全体として定電流出力型の増幅器や定電力出力型の増幅器として動作させることも可能である。

【0150】

図２３に示す回路装置の増幅器１において、最終出力段のトランジスタＭ、Ｍ’の構成は、図１に示す回路装置の増幅器１と同様である。第１実施形態と同様に、第２実施形態においても、トランジスタＭ及びトランジスタＭ’にはアイドル電流が流れないものとする。この場合、出力電流Ｉｏは、ハイ側のトランジスタＭの素子電流Ｉｄ又はロー側のトランジスタＭ’の素子電流Ｉｄ’のいずれか一方と同じである。

【0151】

図２３の増幅器１において、トランジスタＭ及びＭ’の各ドレインには電流検出増幅器Ｕ２及びＵ２’が接続されており、トランジスタＭ及びＭ’の素子電流Ｉｄ及びＩｄ’が検出される。電流検出増幅器Ｕ２及びＵ２’の増幅利得をｋ３とすると、素子電流Ｉｄを検出した電圧として「ｋ３・Ｉｄ」が得られる。この電流検出増幅器Ｕ２の出力はトランジスタ保護装置２Ａの後述する制限信号生成部２０Ａに与えられている。

【0152】

図２３に示すトランジスタ保護装置２Ａは、入力信号制限部１０と、制限信号生成部２０Ａと、制限緩和信号生成部３０を有する。入力信号制限部１０と制限緩和信号生成部３０は、既に説明した図１に示す同一符号の構成要素と同じであるため、ここでは制限信号生成部２０Ａについて説明する。

【0153】

［制限信号生成部２０Ａ］
制限信号生成部２０Ａは、素子電流Ｉｄを検出した電流検出信号Ｓｃに基づいて、トランジスタＭを第１ＡＳＯ内で動作させるように入力信号Ｓｉを制限する制限信号Ｓｔを生成する。

【0154】

また制限信号生成部２０Ａは、制限緩和信号生成部３０により生成される制限緩和信号Ｓｒ１に応じて、第２ＡＳＯ前内でトランジスタＭを動作させつつ入力信号Ｓｉの制限（トランジスタＭの損失電力を抑えるための制限）を緩和するように制限信号Ｓｔを補正する。特に制限信号生成部２０Ａは、トランジスタＭの損失電力が高いほど入力信号Ｓｉの制限を緩和するように制限信号Ｓｔを補正する。

【0155】

図２４Ａ～図２４Ｃは、本実施形態における制限信号生成部２０Ａの一例を示す図である。これらの図に示すように、制限信号生成部２０Ａは、信号生成部２１Ａと補正部２２Ａを有する。

【0156】

信号生成部２１Ａは、トランジスタＭを第１ＡＳＯ内で動作させるように入力信号Ｓｉを制限する制限信号Ｓｔを、電流検出信号Ｓｃに基づいて生成する。

【0157】

補正部２２Ａは、信号生成部２１Ａに入力される電流検出信号Ｓｃと、信号生成部２１Ａにおいて生成される制限信号Ｓｔとの少なくとも一方を、制限緩和信号Ｓｒ１に応じて補正する。
図２４Ａの例に示す補正部２２Ａは、信号生成部２１Ａに入力される電流検出信号Ｓｃを補正する。
図２４Ｂの例に示す補正部２２Ａは、信号生成部２１Ａにおいて生成される制限信号Ｓｔを補正する。
図２４Ｃの例に示す補正部２２Ａは、信号生成部２１Ａに入力される電流検出信号Ｓｃと、信号生成部２１Ａにおいて生成される制限信号Ｓｔとをそれぞれ補正する。

【0158】

（信号生成部２１Ａ）
まず、図２４Ａ～図２４Ｃに示す制限信号生成部２０Ａにおける信号生成部２１Ａについて説明する。

【0159】

図２５Ａ及び図２５Ｂは、信号生成部２１Ａの一例を示す図である。図２５Ａに示す信号生成部２１Ａは、第２逆比例演算部２１２を有する。第２逆比例演算部２１２は、素子電圧Ｖｄｓと比例関係にある入力信号Ｓｉを制限するための制限信号（Ｓｔ、Ｓ２１）として、素子電圧Ｖｄｓに逆比例する制限信号（Ｓｔ、Ｓ２１）を電流検出信号（Ｓｃ、Ｓ２２）に基づいて生成する。
図２４Ａに示す制限信号生成部２０Ａの場合、第２逆比例演算部２１２は、補正部２２Ａが出力する電流検出信号Ｓ２２（電流検出信号Ｓｃを補正部２２Ａにより処理した後の信号）に基づいて制限信号Ｓｔを生成する。
図２４Ｂに示す制限信号生成部２０Ａの場合、第２逆比例演算部２１２は、電流検出増幅器Ｕ２から出力される電流検出信号Ｓｃに基づいて、補正部２２Ａに入力する制限信号Ｓ２１（制限信号Ｓｔを補正部２２Ａにより処理する前の信号）を生成する。
図２４Ｃに示す制限信号生成部２０の場合、第２逆比例演算部２１２は、補正部２２Ａが出力する電流検出信号Ｓ２２に基づいて、補正部２２Ａに入力する制限信号Ｓ２１を生成する。

【0160】

例えば図２５Ｂに示す第２逆比例演算部２１２は、入力Ｘに与えられる電流検出信号（Ｓｃ、Ｓ２２）を入力Ｙ１に与えられる電圧ｋ２で割り算し、その割り算の結果に相当する電圧を入力Ｙ２に与えられる電圧ｖｄｄから減算し、その減算の結果に相当する電圧を出力Ｚに発生させる。第２逆比例演算部２１２は、例えば、アナログ信号の割算器と減算器によって構成することが可能である。

【0161】

仮に、入力Ｘに与えられる電圧が電流検出信号Ｓｃの電圧と同じであり（図２４Ｂの場合や、図２４Ａ、図２４Ｃにおいて補正部２２が電圧検出信号Ｓｖを補正せずに出力する場合）、電流検出増幅器Ｕ２のゲインを「ｋ３」とすると、出力Ｚに発生する電圧「Ｚ」は次の式で表される。

【0162】

Ｚ ＝ ｖｄｄ－ｋ２／（ｋ３・Ｉｄ）
＝ ｖｄｄ－ｋ／Ｉｄ …（５）

【0163】

式（２）においてｋ＝ｋ２／ｋ３である。
ここで更に、第２逆比例演算部２１２の電圧Ｚがそのまま制限信号Ｓｔとして入力信号制限部１０に与えられるものとする（図２４Ａの場合や、図２４Ｂ、図２４Ｃにおいて補正部２２が制限信号Ｓｔを補正せずに出力する場合）。この場合、入力信号ＳＡｉの電圧が制限信号Ｓｔの電圧（＝Ｚ）を超えると、増幅器１に与えられる入力信号Ｓｉの電圧は式（５）に示す電圧Ｚにクリップされる。入力信号Ｓｉが電圧Ｚの場合、式（５）から次の式が成立する。

【0164】

ｋ／Ｉｄ ＝ ｖｄｄ－Ｓｉ
＝ ｖｄｄ－Ｖｏ／Ａ …（６）

【0165】

式（６）の「Ａ」は、増幅器１において入力信号Ｓｉの電圧を出力電圧Ｖｏに増幅するゲインを示す。

【0166】

ここで、増幅器１の出力がトランジスタＭを介して、トランジスタＭの正の電源電圧ＶＤＤに接続されており、ｖｄｄ＝ＶＤＤ／Ａとする。この場合、（６）式は次のように表される。

【0167】

ｋ／Ｉｄ ＝ （ＶＤＤ－Ｖｏ）／Ａ
＝ Ｖｄｓ／Ａ …（７）

【0168】

式（７）を変形すると、トランジスタＭの損失電力Ｐｄは次の式で表される。

【0169】

Ｐｄ ＝ Ｖｄｓ・Ｉｄ
＝ ｋ・Ａ …（８）

【0170】

式（８）から、トランジスタＭの損失電力Ｐｄが、定数ｋとゲインＡにより決まる一定の値になることが分かる。例えば電流検出増幅器Ｕ２のゲインｋ３と増幅器１のゲインＡが決まっている場合、第２逆比例演算部２１２の入力Ｙ１に適当な電圧ｋ２を与えることにより、式（８）で表されるトランジスタＭの損失電力Ｐｄを所望の値に設定することができる。このように、式（８）で表される損失電力Ｐｄを任意に設定できるため、第１ＡＳＯの損失電力の上限を満たすように式（８）の損失電力Ｐｄを設定することで、第１ＡＳＯの損失電力の許容範囲（熱制限領域）で動作するようにトランジスタＭを保護することが可能となる。

【0171】

なお、図２５Ａ及び図２５Ｂに示す信号生成部２１Ａの第２逆比例演算部２１２では、ドレイン電流の定格による制限（電流制限領域）やドレイン・ソース間電圧の定格による制限（電圧制限領域）についての保護が考慮されていない。電流制限領域や電圧制限領域についての保護は、別途、従来の保護方式を併用するようにしてもよい。

【0172】

図２６Ａ及び図２６Ｂは、図２４Ａ～図２４Ｃに示す制限信号生成部２０Ａにおける信号生成部２１Ａの他の一例を示す図である。図２６Ａに示す信号生成部２１Ａは、第２関数演算部２１４を有する。第２関数演算部２１４は、入力信号制限部１０において入力信号Ｓｉを制限するための制限信号（Ｓｔ、Ｓ２１）を、所定の関数（第２関数Ｆ２）に従って生成する。ここで第２関数Ｆ２は、素子電流Ｉｄと、当該素子電流Ｉｄにおいて第１ＡＳＯ内に含まれる上限の素子電圧Ｖｄｓとを対応付ける関数である。すなわち第２関数Ｆ２は、素子電流Ｉｄに関わる信号（Ｓｃ、Ｓ２２）を、第１ＡＳＯ内の上限の素子電圧Ｖｄｓに関わる制限信号（Ｓｔ、Ｓ２１）に変換する。第２関数演算部２１４は、この第２関数Ｆ２に従って、電流検出信号（Ｓｃ、Ｓ２２）が示す素子電流Ｉｄと第２関数Ｆ２において対応付けられた素子電圧Ｖｄｓに制限されるように入力信号Ｓｉを制限する制限信号Ｓｔを生成する。
図２４Ａに示す制限信号生成部２０Ａの場合、第２関数演算部２１４は、補正部２２Ａが出力する電流検出信号Ｓ２２に基づいて制限信号Ｓｔを生成する。
図２４Ｂに示す制限信号生成部２０Ａの場合、第２関数演算部２１４は、電流検出増幅器Ｕ２から出力される電流検出信号Ｓｃに基づいて、補正部２２Ａに入力する制限信号Ｓ２１を生成する。
図２４Ｃに示す制限信号生成部２０Ａの場合、第２関数演算部２１４は、補正部２２Ａが出力する電流検出信号Ｓ２２に基づいて、補正部２２Ａに入力する制限信号Ｓ２１を生成する。

【0173】

第２関数演算部２１４は、第１ＡＳＯの素子電流Ｉｄと素子電圧Ｖｄｓとの関係から導かれる入力信号Ｓｉを模擬する第２関数Ｆ２に従って制限信号（Ｓｔ、Ｓ２１）を生成する。

【0174】

例えば図２６Ｂに示す第２関数演算部２１４は、入力Ｘに与えられる電流検出信号（Ｓｃ、Ｓ２２）を、この電流検出信号（Ｓｃ、Ｓ２２）が示す素子電流Ｉｄにおける上限の素子電圧Ｖｄｓと電源電圧ＶＤＤとの差（ＶＤＤ－Ｖｄｓ＝Ｖｏ）に相当する入力信号Ｓｉの信号レベルを持った制限信号（Ｓｔ、Ｓ２１）に変換し、出力Ｚから出力する。この第２関数演算部２１４は、例えば、アナログ信号の演算を行う回路によって構成することが可能である。

【0175】

一例として、素子電流Ｉｄが「Ｉ１」であり、電流検出増幅器Ｕ２の電流検出信号Ｓｃの電圧が「ｋ３・Ｉ１」であった場合、第２関数演算部２１４は、第２関数Ｆ２に従って、素子電流Ｉｄ＝「Ｉ１」における上限の素子電圧Ｖｄｓ＝「Ｖ１」を電源電圧ＶＤＤから引いた差の電圧（ＶＤＤ－Ｖ１＝Ｖｏ）に相当する入力信号Ｓｉの電圧「Ｖ１／Ａ」を制限信号（Ｓｔ、Ｓ２１）として出力Ｚから出力する。電圧「Ｖ１／Ａ」が制限信号Ｓｔとして入力信号制限部１０に与えられた場合、入力信号ＳＡｉの電圧が「Ｖ１／Ａ」を超えると、入力信号Ｓｉの電圧は「Ｖ１／Ａ」にクリップされる。これにより、出力電圧Ｖｏが「Ｖ１」に制限され、トランジスタＭの素子電圧Ｖｄｓが「ＶＤＤ－Ｖ１」に制限される。すなわち、トランジスタＭの素子電圧Ｖｄｓは、第２関数Ｆ２において電流「Ｉ１」に対応付けられた電圧「Ｖ１」と電源電圧ＶＤＤとの差「ＶＤＤ－Ｖ１」に制限される。従って、第２関数Ｆ２における素子電流Ｉｄと素子電圧Ｖｄｓとの関係が第１ＡＳＯに近似している場合、トランジスタＭの素子電流Ｉｄと素子電圧Ｖｄｓは第１ＡＳＯの範囲内に制限されることになる。

【0176】

第２関数演算部２１４の第２関数Ｆ２は、ＡＳＯにおける電流制限領域、熱制限領域、Ｓ／Ｂ領域、電圧制限領域のうち、少なくとも一つの制限領域を近似するものであってよい。第２関数演算部２１４の第２関数Ｆ２が近似していない制限領域については、他の手段によってトランジスタＭの保護を行ってもよい。なお、図２５Ａ、図２５Ｂに示す第２逆比例演算部２１２は、第１ＡＳＯにおいて損失電力を一定に制限する熱制限領域を模擬したものであるため、第２関数演算部２１４の一例と考えることができる。

【0177】

図２６Ｂに示す第２関数演算部２１４は、例えば図７Ａに示す第１関数演算部２１３と同様な折れ線近似関数を実現するアナログ演算回路によって構成してもよいし、少なくとも一部を図７Ｂに示す第１関数演算部２１３のようなデジタル回路によって構成してもよい。

【0178】

（補正部２２Ａ）
図２４Ａ及び図２４Ｃに示す補正部２２Ａは、第１補正演算部２２１Ａを有する。第１補正演算部２２１Ａは、トランジスタＭの間歇的な動作の動作状態に応じた制限緩和信号Ｓｒ１を入力し、トランジスタＭの動作状態に応じて素子電流Ｉｄの見かけ上の検出値が小さくなるように、信号生成部２１Ａに入力される電流検出信号Ｓｃを制限緩和信号Ｓｒ１に応じて補正する演算を行う。すなわち第１補正演算部２２１Ａは、電流検出信号Ｓｃを制限緩和信号Ｓｒ１に応じて補正し、この補正により生成した電流検出信号Ｓ２２を電流検出信号Ｓｃの代わりに信号生成部２１Ａへ入力する。

【0179】

第１補正演算部２２１Ａは、例えば、既に説明した図１２Ａ～図１２Ｃに示す第１補正演算部２２１と同様な構成を有する。すなわち、第１補正演算部２２１Ａは、図１２Ａ～図１２Ｃに示す第１補正演算部２２１における入力Ｘへ電圧検出信号Ｓｖの代わりに電流検出信号Ｓｃを入力したものであってもよい。

【0180】

また、図２４Ｂ及び図２４Ｃに示す補正部２２Ａは、第２補正演算部２２２Ａを有する。第２補正演算部２２２Ａは、トランジスタＭの間歇的な動作の動作状態に応じた制限緩和信号Ｓｒ１を入力し、トランジスタＭの動作状態に応じて入力信号Ｓｉの制限を緩和する方向へ制限信号Ｓｔが変化するように、信号生成部２１Ａにおいて生成された制限信号Ｓｔを制限緩和信号Ｓｒ１に応じて補正する演算を行う。すなわち第２補正演算部２２２Ａは、信号生成部２１Ａにおいて生成された制限信号Ｓ２１を制限緩和信号Ｓｒ１に応じて補正し、この補正後の信号を制限信号Ｓｔとして出力する。第２補正演算部２２２は、例えば、既に説明した図１３Ａ～図１３Ｃに示す第２補正演算部２２２と同様な構成を有する。

【0181】

以上説明したように、本実施形態によれば、入力信号制限部１０において、増幅器１のトランジスタＭに生じる損失電力などが制限されるように、増幅器１への入力信号Ｓｉが制限信号Ｓｔに応じて制限される。制限信号生成部２０では、電流検出信号Ｓｃに応じて、トランジスタＭを第１ＡＳＯで動作させるように入力信号Ｓｉを制限する制限信号Ｓｔが生成される。また制限緩和信号生成部３０では、トランジスタＭに生じる損失電力などの変化に関わる所定の信号（例えば入力信号ＳＡｉ）に基づいて、トランジスタＭの間歇的な動作の動作状態に応じた制限緩和信号Ｓｒ１が生成される。そして制限信号生成部２０では、制限緩和信号Ｓｒ１に応じて、第２ＡＳＯ内でトランジスタＭを動作させつつ入力信号Ｓｉの制限を緩和するように、制限信号Ｓｔが補正される。これにより、トランジスタＭが間歇的に動作する場合においては、定常的に動作する場合よりも素子電流Ｉｄと素子電圧Ｖｄｓの許容範囲が広い第２ＡＳＯにおいてトランジスタを動作させることが可能となる。

【0182】

＜第３実施形態＞
次に、本発明の第３実施形態について説明する。図２７は、第３実施形態に係る回路装置の一例を示す図である。図２７に示す回路装置は、先に説明した図１に示す回路装置と同様に、入力信号Ｓｉに応じて制御される１以上のトランジスタを含んだ増幅器１と、増幅器１における出力段のトランジスタＭ及びＭ’をＡＳＯ内で動作するように保護するトランジスタ保護装置２Ｂ及び２Ｂ’を有する。

【0183】

先に説明した図１に示す回路装置の増幅器１では、入力信号Ｓｉの変化量と素子電流Ｉｄ（＝出力電流Ｉｏ）の変化量とが比例関係にあり、図１９に示す増幅器１では、入力信号Ｓｉの変化量と素子電圧Ｖｄｓの変化量とが比例関係にあったが、本実施形態の図２７に示す回路装置おける増幅器１では、これらの比例関係の有無について限定がない。すなわち、図２７に示す回路装置における増幅器１は、定電流出力型であってもよいし、定電圧出力型であってもよいし、定電力出力型であってもよい。

【0184】

図２７の増幅器１において、トランジスタＭ及びＭ’のドレイン・ソース間には、それぞれ電圧検出増幅器Ｕ１及びＵ１’が接続されており、各トランジスタの素子電圧Ｖｄｓ及びＶｄｓ’が検出される。また図２７の増幅器１において、トランジスタＭ及びＭ’の各ドレインには電流検出増幅器Ｕ２及びＵ２’が接続されており、トランジスタＭ及びＭ’の素子電流Ｉｄ及びＩｄ’が検出される。

【0185】

なおここでは、電圧検出増幅器Ｕ１及びＵ１’によって、各トランジスタのドレイン・ソース間電圧Ｖｄｓ及びＶｄｓ’を直接検出しているが、出力電圧Ｖｏを検出してドレイン・ソース間電圧Ｖｄｓ及びＶｄｓ’を算出することによって検出することも可能である。例えばトランジスタＭがソース抵抗やドレイン抵抗を備えない場合を考えると、ドレイン・ソース間電圧Ｖｄｓは、トランジスタＭに接続されている正の電源電圧＋Ｖと出力電圧Ｖｏの差として算出できる。また、増幅器１が定電圧出力型のときは、入力信号Ｓｉを検出し、増幅率（一定値）を乗ずることによって出力電圧Ｖｏを算出することによってドレイン・ソース間電圧Ｖｄｓを算出することも可能である。また、トランジスタＭがソース抵抗やドレイン抵抗を備えている場合は、検出された素子電流Ｉｄと抵抗値を乗じて電圧に換算して差し引けばよい。

【0186】

図２７に示すトランジスタ保護装置２Ｂは、入力信号制限部１０と、制限信号生成部２０Ｂと、制限緩和信号生成部３０を有する。入力信号制限部１０と制限緩和信号生成部３０は、既に説明した図１に示す同一符号の構成要素と同じであるため、ここでは制限信号生成部２０Ｂについて説明する。

【0187】

［制限信号生成部２０Ｂ］
制限信号生成部２０Ｂは、素子電圧Ｖｄｓを検出した電圧検出信号Ｓｖと、素子電流Ｉｄを検出した電流検出信号Ｓｃとに基づいて、制限緩和信号Ｓｒ１が与えられないときに、トランジスタＭを第１ＡＳＯ内で動作させるように入力信号Ｓｉを制限する制限信号Ｓｔを生成する。

【0188】

また制限信号生成部２０Ｂは、制限緩和信号生成部３０により生成される制限緩和信号Ｓｒ１に応じて、第２ＡＳＯ内でトランジスタＭを動作させつつ入力信号Ｓｉの制限（トランジスタＭの損失電力などを抑えるための制限）を緩和するように制限信号Ｓｔを補正する。

【0189】

図２８Ａ～図２８Ｃは、本実施形態における制限信号生成部２０Ｂの一例を示す図である。これらの図に示すように、制限信号生成部２０Ｂは、信号生成部２１Ｂと補正部２２Ｂを有する。

【0190】

信号生成部２１Ｂは、制限緩和信号Ｓｒ１が与えられないときに、トランジスタＭを第１ＡＳＯ内で動作させるように入力信号Ｓｉを制限する制限信号Ｓｔを、電圧検出信号Ｓｖと電流検出信号Ｓｃに基づいて生成する。

【0191】

補正部２２Ｂは、信号生成部２１Ｂに入力される電流検出信号Ｓｃと、信号生成部２１Ｂに入力される電圧検出信号Ｓｖとの少なくとも一方を、制限緩和信号Ｓｒ１に応じて補正する。
図２８Ａの例に示す補正部２２Ｂは、信号生成部２１Ｂに入力される電圧検出信号Ｓｖと、信号生成部２１Ｂに入力される電流検出信号Ｓｃをそれぞれ補正する。
図２８Ｂの例に示す補正部２２Ｂは、信号生成部２１Ｂに入力される電圧検出信号Ｓｖを補正する。
図２８Ｃの例に示す補正部２２Ｂは、信号生成部２１Ｂに入力される電流検出信号Ｓｃを補正する。

【0192】

（信号生成部２１Ｂ）
まず、図２８Ａ～図２８Ｃに示す制限信号生成部２０Ｂにおける信号生成部２１Ｂについて説明する。

【0193】

図２９Ａは、信号生成部２１Ｂの一例を示す図である。図２９Ａに示す信号生成部２１Ｂは、損失電力演算部２１５と誤差増幅部２１６を有する。

【0194】

損失電力演算部２１５は、電圧検出信号（Ｓｖ、Ｓ２２ｖ）と電流検出信号（Ｓｃ、Ｓ２２ｃ）とに基づいて、素子電圧Ｖｄｓと素子電流Ｉｄとの積に応じた損失電力信号Ｓｐｄを生成する。
図２８Ａに示す制限信号生成部２０Ｂの場合、損失電力演算部２１５は、補正部２２Ｂが出力する電圧検出信号Ｓ２２ｖ（電圧検出信号Ｓｖを補正部２２Ｂにより処理した後の信号）と、補正部２２Ｂが出力する電流検出信号Ｓ２２ｃ（電流検出信号Ｓｃを補正部２２Ｂにより処理した後の信号）とに基づいて損失電力信号Ｓｐｄを生成する。
図２８Ｂに示す制限信号生成部２０Ｂの場合、損失電力演算部２１５は、補正部２２Ｂが出力する電圧検出信号Ｓ２２ｖと、電流検出増幅器Ｕ２から出力される電流検出信号Ｓｃとに基づいて損失電力信号Ｓｐｄを生成する。
図２８Ｃに示す制限信号生成部２０Ｂの場合、損失電力演算部２１５は、電圧検出増幅器Ｕ１から出力される電圧検出信号Ｓｖと、補正部２２Ｂが出力する電流検出信号Ｓ２２ｃとに基づいて損失電力信号Ｓｐｄを生成する。

【0195】

誤差増幅部２１６は、損失電力信号Ｓｐｄが示すトランジスタＭの損失電力と第１ＡＳＯに含まれるトランジスタＭの上限の損失電力との誤差を増幅し、当該増幅した誤差に応じた制限信号Ｓｔを生成する。例えば誤差増幅部２１６は、第１ＡＳＯに含まれる上限の損失電力を示す一定の信号Ｖｒと損失電力信号Ｓｐｄとの差を増幅し信号を制限信号Ｓｔとして出力する。

【0196】

ここで、補正部２２Ｂにより電圧検出信号Ｓｖや電流検出信号Ｓｃが補正されていない場合を考える。この場合、損失電力演算部２１５は、電圧検出増幅器Ｕ１から出力される電圧検出信号Ｓｖの電圧「ｋ１・Ｖｄｓ」を入力Ｘに与えられ、電流検出増幅器Ｕ２から出力される電流検出信号Ｓｃの電圧「ｋ３・Ｉｄ」を入力Ｙに与えられるため、出力Ｚから出力する損失電力信号Ｓｐｄの電圧は次式のようになる。
Ｚ ＝ ｋ１・ｋ３・Ｖｄｓ・Ｉｄ …（１０）

【0197】

損失電力演算部２１５の損失電力信号Ｓｐｄは、誤差増幅部２１６の反転入力端子に入力され、誤差増幅部２１６の非反転入力端子には信号Ｖｒが入力される。誤差増幅部２１６の増幅率をｋ４とし、信号Ｖｒの電圧をＶｒとすると、誤差増幅部２１６が出力する制限信号Ｓｔの電圧は次式で表される。
Ｓｔ ＝ ｋ４・（Ｖｒ－ｋ１・ｋ３・Ｖｄｓ・Ｉｄ） …（９）

【0198】

第１ＡＳＯに含まれる上限の損失電力を「Ｐｄ」（＝Ｖｄｓ・Ｉｄ）とした場合、電圧Ｖｒは次の式で与えられる。
Ｖｒ ＝ ｋ１・ｋ３・Ｐｄ …（１０）

【0199】

誤差増幅部２１６の増幅率ｋ４が十分に大きい場合、「ｋ１・ｋ３・Ｖｄｓ・Ｉｄ」が「Ｖｒ」より小さければ、制限信号Ｓｔの電圧が大きくなり、入力信号Ｓｉに対して制限が加わる信号レベルが高くなるため、入力信号ＳＡｉがそのまま入力信号Ｓｉとして増幅器１に入力される。一方、「ｋ１・ｋ３・Ｖｄｓ・Ｉｄ」が「Ｖｒ」より僅かに大きくなると、制限信号Ｓｔの電圧が小さくなり、入力信号制限部１０において入力信号Ｓｉの信号レベルが制限されて、「ｋ１・ｋ３・Ｖｄｓ・Ｉｄ」が小さくなる。これにより、「ｋ１・ｋ３・Ｖｄｓ・Ｉｄ」が「Ｖｒ」とほぼ等しくなるように、入力信号Ｓｉの信号レベルが制限される。これにより、トランジスタＭの損失電力（＝Ｖｄｓ・Ｉｄ）が、第１ＡＳＯに含まれる上限の損失電力Ｐｄで制限される。これは、別の言い方をすると、トランジスタＭの損失電力に比例する値（ｋ１・ｋ３・Ｖｄｓ・Ｉｄ）が、所定の電圧Ｖｒに近づくように負帰還がかけられていると言うこともできる。

【0200】

なお、ドレイン電流定格による制限（電流制限領域）やドレイン・ソース間電圧の制限領域については、従来の保護方式を併用することによって保護してもよい。

【0201】

図２９Ｂは、信号生成部２１Ｂの他の一例を示す図である。図２９Ｂに示す信号生成部２１Ｂは、第３関数演算部２１７と誤差増幅部２１９を有する。

【0202】

第３関数演算部２１７は、素子電圧Ｖｄｓと当該素子電圧Ｖｄｓにおいて第１ＡＳＯ内に含まれる上限の素子電流Ｉｄとを対応付ける所定の第３関数Ｆ３に従って、電圧検出信号Ｓｖが示す素子電圧Ｖｄｓと対応付けられた素子電流Ｉｄを示す上限電流信号Ｓｃｘを生成する。
図２８Ａ及び図２８Ｂに示す制限信号生成部２０Ｂの場合、第３関数演算部２１７は、補正部２２Ｂが出力する電圧検出信号Ｓ２２ｖに応じた上限電流信号Ｓｃｘを生成する。
図２８Ｃに示す制限信号生成部２０Ｂの場合、第３関数演算部２１７は、電圧検出増幅器Ｕ１から出力される電圧検出信号Ｓｖに応じた上限電流信号Ｓｃｘを生成する。

【0203】

図２９Ｂに示す第３関数演算部２１７は、例えば図７Ａに示す第１関数演算部２１３と同様な折れ線近似関数を実現するアナログ演算回路によって構成してもよいし、少なくとも一部を図７Ｂに示す第１関数演算部２１３のようなデジタル回路によって構成してもよい。

【0204】

誤差増幅部２１９は、上限電流信号Ｓｃｘが示す素子電流Ｉｄと電流検出信号Ｓｃが示す素子電流Ｉｄとの誤差を増幅し、当該増幅した誤差に応じた制限信号Ｓｔを生成する。例えば誤差増幅部２１９は、上限電流信号Ｓｃｘと電流検出信号Ｓｃとの差を増幅した信号を制限信号Ｓｔとして出力する。
図２８Ａ及び２８Ｃに示す制限信号生成部２０Ｂの場合、誤差増幅部２１９は、第３関数演算部２１７が出力する上限電流信号Ｓｃｘと、補正部２２Ｂが出力する電流検出信号Ｓ２２ｃとの差を増幅する。
図２８Ｂに示す制限信号生成部２０Ｂの場合、誤差増幅部２１９は、第３関数演算部２１７が出力する上限電流信号Ｓｃｘと、電流検出増幅器Ｕ２から出力される電流検出信号Ｓｃとの差を増幅する。

【0205】

ここで、補正部２２Ｂにより電圧検出信号Ｓｖや電流検出信号Ｓｃが補正されていない場合を考える。この場合、第３関数演算部２１７は、所定の第３関数Ｆ３に従って、電圧検出信号Ｓｖが示す素子電圧Ｖｄｓに対応した素子電流Ｉｄを示す上限電流信号Ｓｃｘを出力する。第３関数Ｆ３は、素子電圧Ｖｄｓと、この素子電圧Ｖｄｓにおいて第１ＡＳＯ内に含まれる上限の素子電流Ｉｄとを対応付ける関数であるため、上限電流信号Ｓｃｘは、電圧検出信号Ｓｖが示す素子電圧Ｖｄｓにおいて第１ＡＳＯ内に含まれる上限の素子電流Ｉｄに対応した信号である。誤差増幅部２１９は、この上限電流信号Ｓｃｘから、素子電流Ｉｄを示す電流検出信号Ｓｃを減算して増幅し、制限信号Ｓｔとして出力する。従って、検出した素子電流Ｉｄが、第３関数Ｆ３に従って得られた上限の素子電流Ｉｄより小さい場合、上限電流信号Ｓｃｘから電流検出信号Ｓｃを減算した信号が正になる。ここで、誤差増幅部２１９のゲインが十分に大きいものとすると、制限信号Ｓｔの電圧が大きくなり、入力信号Ｓｉに対して制限が加わる信号レベルが高くなるため、入力信号ＳＡｉがそのまま入力信号Ｓｉとして増幅器１に入力される。一方、検出した素子電流Ｉｄが、第３関数Ｆ３に従って得られた上限の素子電流Ｉｄより僅かに大きくなると、制限信号Ｓｔの電圧が小さくなり、入力信号制限部１０において入力信号Ｓｉの信号レベルが制限されて、電流検出信号Ｓｃが小さくなる。これにより、電流検出信号Ｓｃが上限電流信号Ｓｃｘと略等しくなり、素子電流Ｉｄが第１ＡＳＯの許容範囲に制限される。これは、別の言い方をすると、制限緩和信号Ｓｒ１が与えられないときに、トランジスタＭの素子電流Ｉｄが第１ＡＳＯの許容範囲に収まるように負帰還がかけられていると言うこともできる。

【0206】

図２９Ｂにおいて模式的に表されたグラフ（第３関数に対応するＶｄｓ－Ｉｄのグラフ）では、ＡＳＯの電流制限領域と熱制限領域が含まれているが、ＡＳＯを近似する第３関数Ｆ３はこの例に限定されない。すなわち第３関数演算部２１７の第３関数Ｆ３は、ＡＳＯにおける電流制限領域、熱制限領域、Ｓ／Ｂ領域、電圧制限領域のうち、少なくとも一つの制限領域を近似するものであってよい。第３関数演算部２１７の第３関数Ｆ３が近似していない制限領域については、他の手段によってトランジスタＭの保護を行ってもよい。

【0207】

図２９Ｃは、信号生成部２１Ｂの更に他の一例を示す図である。図２９Ｃに示す信号生成部２１Ｂは、第４関数演算部２１８と誤差増幅部２２０を有する。

【0208】

第４関数演算部２１８は、素子電流Ｉｄと当該素子電流Ｉｄにおいて第１ＡＳＯ内に含まれる上限の素子電圧Ｖｄｓとを対応付ける所定の第４関数Ｆ４に従って、電流検出信号Ｓｃが示す素子電流Ｉｄと対応付けられた素子電圧Ｖｄｓを示す上限電圧信号Ｓｖｘを生成する。
図２８Ａ及び図２８Ｃに示す制限信号生成部２０Ｂの場合、第４関数演算部２１８は、補正部２２Ｂが出力する電流検出信号Ｓ２２ｃに応じた上限電圧信号Ｓｖｘを生成する。
図２８Ｂに示す制限信号生成部２０Ｂの場合、第４関数演算部２１８は、電流検出増幅器Ｕ２から出力される電流検出信号Ｓｃに応じた上限電圧信号Ｓｖｘを生成する。

【0209】

図２９Ｃに示す第４関数演算部２１８は、例えば図７Ａに示す第１関数演算部２１３と同様な折れ線近似関数を実現するアナログ演算回路によって構成してもよいし、少なくとも一部を図７Ｂに示す第１関数演算部２１３のようなデジタル回路によって構成してもよい。

【0210】

誤差増幅部２２０は、上限電圧信号Ｓｖｘが示す素子電圧Ｖｄｓと電圧検出信号Ｓｖが示す素子電圧Ｖｄｓとの誤差を増幅し、当該増幅した誤差に応じた制限信号Ｓｔを生成する。例えば誤差増幅部２２０は、上限電圧信号Ｓｖｘと電圧検出信号Ｓｖとの差を増幅した信号を制限信号Ｓｔとして出力する。
図２８Ａ及び２４Ｂに示す制限信号生成部２０Ｂの場合、誤差増幅部２２０は、第４関数演算部２１８が出力する上限電圧信号Ｓｖｘと、補正部２２Ｂが出力する電圧検出信号Ｓ２２ｖとの差を増幅する。
図２８Ｃに示す制限信号生成部２０Ｂの場合、誤差増幅部２２０は、第４関数演算部２１８が出力する上限電圧信号Ｓｖｘと、電圧検出増幅器Ｕ１から出力される電圧検出信号Ｓｖとの差を増幅する。

【0211】

ここで、補正部２２Ｂにより電圧検出信号Ｓｖや電流検出信号Ｓｃが補正されていない場合を考える。この場合、第４関数演算部２１８は、所定の第４関数Ｆ４に従って、電流検出信号Ｓｃが示す素子電流Ｉｄに対応した素子電圧Ｖｄｓを示す上限電圧信号Ｓｖｘを出力する。第４関数Ｆ４は、素子電流Ｉｄと、この素子電流Ｉｄにおいて第１ＡＳＯ内に含まれる上限の素子電圧Ｖｄｓとを対応付ける関数であるため、上限電圧信号Ｓｖｘは、電流検出信号Ｓｃが示す素子電流Ｉｄにおいて第１ＡＳＯ内に含まれる上限の素子電圧Ｖｄｓに対応した信号である。誤差増幅部２２０は、この上限電圧信号Ｓｖｘから、素子電圧Ｖｄｓを示す電圧検出信号Ｓｖを減算して増幅し、制限信号Ｓｔとして出力する。従って、検出した素子電圧Ｖｄｓが、第４関数Ｆ４に従って得られた上限の素子電圧Ｖｄｓより小さい場合、上限電圧信号Ｓｖｘから電圧検出信号Ｓｖを減算した信号が正になる。ここで、誤差増幅部２２０のゲインが十分に大きいものとすると、制限信号Ｓｔの電圧が大きくなり、入力信号Ｓｉに対して制限が加わる信号レベルが高くなるため、入力信号ＳＡｉがそのまま入力信号Ｓｉとして増幅器１に入力される。一方、検出した素子電圧Ｖｄｓが、第４関数Ｆ４に従って得られた上限の素子電圧Ｖｄｓより僅かに大きくなると、制限信号Ｓｔの電圧が小さくなり、入力信号制限部１０において入力信号Ｓｉの信号レベルが制限されて、電圧検出信号Ｓｖが小さくなる。これにより、電圧検出信号Ｓｖが上限電圧信号Ｓｖｘと略等しくなり、素子電圧Ｖｄｓが第１ＡＳＯの許容範囲に制限される。これは、別の言い方をすると、制限緩和信号Ｓｒ１が与えられないときに、トランジスタＭの素子電圧Ｖｄｓが第１ＡＳＯの許容範囲に収まるように負帰還がかけられていると言うこともできる。

【0212】

第４関数演算部２１８の第４関数Ｆ４は、ＡＳＯにおける電流制限領域、熱制限領域、Ｓ／Ｂ領域、電圧制限領域のうち、少なくとも一つの制限領域を近似するものであってよい。第４関数演算部２１８の第４関数Ｆ４が近似していない制限領域については、他の手段によってトランジスタＭの保護を行ってもよい。

【0213】

（補正部２２Ｂ）
図２８Ａ及び図２８Ｂに示す補正部２２Ｂは、第３補正演算部２２３を有する。第３補正演算部２２３は、トランジスタＭの間歇的な動作の動作状態に応じた制限緩和信号Ｓｒ１を入力し、トランジスタＭの動作状態に応じて素子電圧Ｖｄｓの見かけ上の検出値が小さくなるように、信号生成部２１Ｂに入力される電圧検出信号Ｓｖを制限緩和信号Ｓｒ１に応じて補正する演算を行う。すなわち第３補正演算部２２３は、電圧検出信号Ｓｖを制限緩和信号Ｓｒ１に応じて補正し、この補正により生成した電圧検出信号Ｓ２２ｖを電圧検出信号Ｓｖの代わりに信号生成部２１Ｂへ入力する。

【0214】

図３０Ａ～図３０Ｃは、図２８Ａ及び図２８Ｂに示す補正部２２Ｂにおける第３補正演算部２２３の一例を示す図である。図３０Ａ～図３０Ｃに示す第３補正演算部２２３は、例えば、既に説明した図１２Ａ～図１２Ｃに示す第１補正演算部２２１と同様な構成を有する。すなわち、第３補正演算部２２３は、図１２Ａ～図１２Ｃに示す第１補正演算部２２１における信号Ｓ２２を電圧検出信号Ｓ２２ｖとして信号生成部２１Ｂに入力したものであってもよい。

【0215】

図２８Ａ及び図２８Ｃに示す補正部２２Ｂは、第４補正演算部２２４を有する。第４補正演算部２２４は、トランジスタＭの間歇的な動作の動作状態に応じた制限緩和信号Ｓｒ１を入力し、トランジスタＭの動作状態に応じて素子電流Ｉｄの見かけ上の検出値が小さくなるように、信号生成部２１Ｂに入力される電流検出信号Ｓｃを制限緩和信号Ｓｒ１に応じて補正する演算を行う。すなわち第４補正演算部２２４は、電流検出信号Ｓｃを制限緩和信号Ｓｒ１に応じて補正し、この補正により生成した電流検出信号Ｓ２２ｃを電流検出信号Ｓｃの代わりに信号生成部２１Ｂへ入力する。

【0216】

図３１Ａ～図３１Ｃは、図２８Ａ及び図２８Ｃに示す補正部２２Ｂにおける第４補正演算部２２４の一例を示す図である。図３１Ａ～図３１Ｃに示す第４補正演算部２２４は、例えば、既に説明した図１２Ａ～図１２Ｃに示す第１補正演算部２２１と同様な構成を有する。すなわち、第３補正演算部２２３は、図１２Ａ～図１２Ｃに示す第１補正演算部２２１における入力Ｘへ電圧検出信号Ｓｖの代わりに電流検出信号Ｓｃを入力し、信号Ｓ２２を電圧検出信号Ｓ２２ｖとして信号生成部２１Ｂに入力したものであってもよい。

【0217】

以上説明したように、本実施形態によれば、入力信号制限部１０において、増幅器１のトランジスタＭに生じる損失電力などが制限されるように、増幅器１への入力信号Ｓｉが制限信号Ｓｔに応じて制限される。制限信号生成部２０Ｂでは、電圧検出信号Ｓｖと電流検出信号Ｓｃとに応じて、トランジスタＭを第１ＡＳＯ内で動作させるように入力信号Ｓｉを制限する制限信号Ｓｔが生成される。また制限緩和信号生成部３０では、トランジスタＭの間歇的な動作に応じて変化する所定の信号（例えば入力信号ＳＡｉ）に基づいて、トランジスタＭの間歇的な動作の動作状態に応じた制限緩和信号Ｓｒ１が生成される。そして制限信号生成部２０Ｂでは、制限緩和信号Ｓｒ１に応じて、第２ＡＳＯ内でトランジスタＭを動作させつつ入力信号Ｓｉの制限を緩和するように、制限信号Ｓｔが補正される。これにより、トランジスタＭが間歇的に動作する場合は、定常的に動作する場合よりも素子電流Ｉｄと素子電圧Ｖｄｓの許容範囲が広い第２ＡＳＯにおいてトランジスタを動作させることが可能となる。

【0218】

上記の実施形態では、信号源３から入力信号制限部１０へ入力信号ＳＡｉが入力される例を挙げたが、本発明はこの例に限定されない。本発明の他の実施形態では、信号源に入力信号制限部が含まれていてもよく、信号源に与えられた信号波形の情報（周波数、振幅などの設定値）を入力信号として入力信号制限部が制限してもよい。その場合、与えられた信号波形の情報（入力信号）に基づいて、制限緩和信号生成部が制限緩和信号を生成してもよい。

【0219】

上記の実施形態では、線形増幅器（リニアアンプ）に用いられるトランジスタを保護する場合を例に挙げているが、スイッチング動作をするトランジスタを保護する場合についても本発明は適用可能である。

【0220】

上記の実施形態では、増幅器としてプッシュプル回路を例に挙げたが、その他の回路方式の増幅器（シングル回路など）にも本発明は適用可能である。

【0221】

上記の実施形態で、増幅器をトランジスタ回路として備えた回路装置の例を挙げたが、本発明は増幅器以外のトランジスタ回路（電子負荷装置など）を備えた回路装置にも適用可能である。

【0222】

上記の実施形態の説明では、トランジスタの一例としてＭＯＳ－ＦＥＴを挙げているが、ＧａＮＦＥＴ、ＳｉＣＦＥＴ、バイポーラトランジスタなど、様々な種類のトランジスタを保護する場合にも本発明は適用可能である。

【符号の説明】

【0223】

１…増幅器、２、２Ａ、２Ｂ…トランジスタ保護装置、１０…入力信号制限部、２０、２０Ａ、２０Ｂ…制限信号生成部、２１、２１Ａ、２１Ｂ…信号生成部、２１１…第１逆比例演算部、２１２…第２逆比例演算部、２１３…第１関数演算部、２１４…第２関数演算部、２１５…損失電力演算部、２１６、２１８、２１９…誤差増幅部、２１７…第３関数演算部、２１８…第４関数演算部、２２、２２Ａ、２２Ｂ…補正部２２、２２１…第１補正演算部、２２２…第２補正演算部、２２３…第３補正演算部、２２４…第４補正演算部、３０…制限緩和信号生成部、３１…パルス信号発生部、３２…ハイパスフィルタ、３３…振幅検出部、３３１…絶対値部、３３２…ピーク検出部

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】

【図23】

【図24】

【図25】

【図26】

【図27】

【図28】

【図29】

【図30】

【図31】