ホーム > 特許ランキング > 株式会社ジャパンディスプレイ
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024121234
(43)【公開日】2024-09-06
(54)【発明の名称】電子デバイス及びその製造方法
(51)【国際特許分類】
H01L 29/786 20060101AFI20240830BHJP
H10K 50/10 20230101ALI20240830BHJP
H10K 59/12 20230101ALI20240830BHJP
H10K 59/124 20230101ALI20240830BHJP
G09F 9/30 20060101ALI20240830BHJP
H10K 59/121 20230101ALI20240830BHJP
G02F 1/1368 20060101ALN20240830BHJP
【ＦＩ】
H01L29/78 612C
H01L29/78 618B
H10K50/10
H10K59/12
H10K59/124
G09F9/30 338
H10K59/121
G02F1/1368
【審査請求】未請求
【請求項の数】23
【出願形態】ＯＬ
(21)【出願番号】P 2023028209
(22)【出願日】2023-02-27
(71)【出願人】
【識別番号】502356528
【氏名又は名称】株式会社ジャパンディスプレイ
(74)【代理人】
【識別番号】110000408
【氏名又は名称】弁理士法人高橋・林アンドパートナーズ
(72)【発明者】
【氏名】渡壁 創
(72)【発明者】
【氏名】津吹 将志
(72)【発明者】
【氏名】佐々木 俊成
(72)【発明者】
【氏名】田丸 尊也
(72)【発明者】
【氏名】望月 真里奈
(72)【発明者】
【氏名】小野寺 涼
【テーマコード（参考）】
2H192
3K107
5C094
5F110
【Ｆターム（参考）】
2H192AA24
2H192BB12
2H192BC31
2H192CB02
2H192CB08
2H192CB34
2H192CB37
2H192CB61
2H192CC75
2H192DA12
2H192DA24
2H192EA22
2H192EA43
2H192EA67
2H192FA73
2H192FB42
2H192HA82
2H192HA84
2H192JA33
3K107AA01
3K107BB01
3K107CC12
3K107EE04
3K107FF04
3K107FF14
3K107FF15
5C094AA21
5C094BA03
5C094BA27
5C094BA43
5C094CA19
5C094DA13
5C094FA01
5C094FA02
5C094FB02
5C094FB05
5C094FB14
5C094GB10
5C094JA01
5C094JA05
5F110AA30
5F110BB01
5F110CC02
5F110DD01
5F110DD02
5F110DD03
5F110DD04
5F110DD12
5F110DD13
5F110DD14
5F110DD15
5F110DD17
5F110EE02
5F110EE03
5F110EE04
5F110EE06
5F110EE14
5F110EE30
5F110EE42
5F110EE44
5F110FF02
5F110FF36
5F110GG01
5F110GG06
5F110GG13
5F110GG16
5F110GG25
5F110GG28
5F110GG29
5F110GG42
5F110GG43
5F110GG58
5F110HJ01
5F110HJ04
5F110HJ12
5F110HJ13
5F110HL02
5F110HL03
5F110HL04
5F110HL06
5F110HL11
5F110HL23
5F110NN03
5F110NN04
5F110NN23
5F110NN24
5F110NN27
5F110NN35
5F110NN44
5F110NN73
5F110PP10
5F110QQ05
5F110QQ11
(57)【要約】
【課題】酸化物半導体を配線材料として用いた電子デバイスを提供すること。
【解決手段】多結晶構造を有する第１酸化物半導体層、第１絶縁層、及び前記第１絶縁層を介して前記第１酸化物半導体層と重畳する第１導電層を含む第１積層構造と、前記第１酸化物半導体層と同一層で構成された第２酸化物半導体層、前記第１絶縁層、及び前記第１絶縁層を介して前記第２酸化物半導体層と重畳する第２導電層を含む第２積層構造と、を含み、前記第１酸化物半導体層は、前記第１導電層と重畳する第１部分と重畳しない第２部分とを含み、前記第２酸化物半導体層は、前記第２導電層と重畳する第３部分と重畳しない第４部分とを含み、前記第２部分には、不純物元素が含まれ、前記第１部分、前記第３部分及び前記第４部分には前記不純物元素が含まれない、電子デバイス。
【選択図】図４
【解決手段】多結晶構造を有する第１酸化物半導体層、第１絶縁層、及び前記第１絶縁層を介して前記第１酸化物半導体層と重畳する第１導電層を含む第１積層構造と、前記第１酸化物半導体層と同一層で構成された第２酸化物半導体層、前記第１絶縁層、及び前記第１絶縁層を介して前記第２酸化物半導体層と重畳する第２導電層を含む第２積層構造と、を含み、前記第１酸化物半導体層は、前記第１導電層と重畳する第１部分と重畳しない第２部分とを含み、前記第２酸化物半導体層は、前記第２導電層と重畳する第３部分と重畳しない第４部分とを含み、前記第２部分には、不純物元素が含まれ、前記第１部分、前記第３部分及び前記第４部分には前記不純物元素が含まれない、電子デバイス。
【選択図】図４
【特許請求の範囲】
【請求項1】
多結晶構造を有する第１酸化物半導体層、前記第１酸化物半導体層の上の第１絶縁層、及び前記第１絶縁層を介して前記第１酸化物半導体層と重畳する第１導電層を含む第１積層構造と、
前記第１酸化物半導体層と同一層で構成された第２酸化物半導体層、前記第２酸化物半導体層の上の前記第１絶縁層、及び前記第１絶縁層を介して前記第２酸化物半導体層と重畳するとともに前記第１導電層と同一層で構成された第２導電層を含む第２積層構造と、
を含み、
前記第１酸化物半導体層は、前記第１導電層と重畳する第１部分及び前記第１導電層と重畳しない第２部分を含み、
前記第２酸化物半導体層は、前記第２導電層と重畳する第３部分及び前記第２導電層と重畳しない第４部分を含み、
前記第２部分には、不純物元素が含まれ、
前記第１部分、前記第３部分及び前記第４部分には前記不純物元素が含まれない、電子デバイス。
前記第１酸化物半導体層と同一層で構成された第２酸化物半導体層、前記第２酸化物半導体層の上の前記第１絶縁層、及び前記第１絶縁層を介して前記第２酸化物半導体層と重畳するとともに前記第１導電層と同一層で構成された第２導電層を含む第２積層構造と、
を含み、
前記第１酸化物半導体層は、前記第１導電層と重畳する第１部分及び前記第１導電層と重畳しない第２部分を含み、
前記第２酸化物半導体層は、前記第２導電層と重畳する第３部分及び前記第２導電層と重畳しない第４部分を含み、
前記第２部分には、不純物元素が含まれ、
前記第１部分、前記第３部分及び前記第４部分には前記不純物元素が含まれない、電子デバイス。
【請求項2】
平面視において前記第１酸化物半導体層の端部から外側に向かって所定の範囲内に位置する前記第１絶縁層には、前記不純物元素が含まれ、
平面視において前記第２酸化物半導体層の端部から外側に向かって前記所定の範囲内に位置する前記第１絶縁層には、前記不純物元素が含まれない、請求項１に記載の電子デバイス。
平面視において前記第２酸化物半導体層の端部から外側に向かって前記所定の範囲内に位置する前記第１絶縁層には、前記不純物元素が含まれない、請求項１に記載の電子デバイス。
【請求項3】
前記第２部分の抵抗率は、前記第１部分の抵抗率よりも低く、
前記第３部分の抵抗率は、前記第１部分の抵抗率よりも低い、請求項１に記載の電子デバイス。
前記第３部分の抵抗率は、前記第１部分の抵抗率よりも低い、請求項１に記載の電子デバイス。
【請求項4】
前記第３部分の抵抗率は、前記第４部分の抵抗率と同一である、請求項３に記載の電子デバイス。
【請求項5】
前記第１絶縁層は、前記第１導電層と重畳する第５部分、前記第１導電層と重畳せず前記第１酸化物半導体層と重畳する第６部分、及び前記第２酸化物半導体層と重畳する第７部分を含み、
前記第６部分には、不純物元素が含まれ、
前記第５部分及び前記第７部分には前記不純物元素が含まれない、請求項１に記載の電子デバイス。
前記第６部分には、不純物元素が含まれ、
前記第５部分及び前記第７部分には前記不純物元素が含まれない、請求項１に記載の電子デバイス。
【請求項6】
前記第１酸化物半導体層及び前記第２酸化物半導体層は、第２絶縁層の上に設けられ、
前記第２絶縁層において、前記第１導電層及び前記第１酸化物半導体層と重畳する第８部分には前記不純物元素が含まれず、前記第１導電層と重畳せず前記第１酸化物半導体層と重畳する第９部分には前記不純物元素が含まれ、前記第２酸化物半導体層と重畳する第１０部分には前記不純物元素が含まれない、請求項１に記載の電子デバイス。
前記第２絶縁層において、前記第１導電層及び前記第１酸化物半導体層と重畳する第８部分には前記不純物元素が含まれず、前記第１導電層と重畳せず前記第１酸化物半導体層と重畳する第９部分には前記不純物元素が含まれ、前記第２酸化物半導体層と重畳する第１０部分には前記不純物元素が含まれない、請求項１に記載の電子デバイス。
【請求項7】
多結晶構造を有する第１酸化物半導体層、前記第１酸化物半導体層の上の第１絶縁層、及び前記第１絶縁層を介して前記第１酸化物半導体層と重畳する第１導電層を含む第１積層構造と、
前記第１酸化物半導体層と同一層で構成された第２酸化物半導体層、前記第２酸化物半導体層の上の前記第１絶縁層、及び前記第１絶縁層を介して前記第２酸化物半導体層と重畳するとともに前記第１導電層と同一層で構成された第２導電層を含む第２積層構造と、
を含み、
前記第１酸化物半導体層は、前記第１導電層と重畳する第１部分及び前記第１導電層と重畳しない第２部分を含み、
前記第２酸化物半導体層は、前記第２導電層と重畳する第３部分及び前記第２導電層と重畳しない第４部分を含み、
前記第２部分、前記第３部分及び前記第４部分には、不純物元素が含まれ、
前記第１部分には、前記不純物元素が含まれない、電子デバイス。
前記第１酸化物半導体層と同一層で構成された第２酸化物半導体層、前記第２酸化物半導体層の上の前記第１絶縁層、及び前記第１絶縁層を介して前記第２酸化物半導体層と重畳するとともに前記第１導電層と同一層で構成された第２導電層を含む第２積層構造と、
を含み、
前記第１酸化物半導体層は、前記第１導電層と重畳する第１部分及び前記第１導電層と重畳しない第２部分を含み、
前記第２酸化物半導体層は、前記第２導電層と重畳する第３部分及び前記第２導電層と重畳しない第４部分を含み、
前記第２部分、前記第３部分及び前記第４部分には、不純物元素が含まれ、
前記第１部分には、前記不純物元素が含まれない、電子デバイス。
【請求項8】
前記第２部分の抵抗率は、前記第１部分の抵抗率よりも低く、
前記第３部分及び前記第４部分の抵抗率は、前記第２部分の抵抗率と同一である、請求項７に記載の電子デバイス。
前記第３部分及び前記第４部分の抵抗率は、前記第２部分の抵抗率と同一である、請求項７に記載の電子デバイス。
【請求項9】
前記第１絶縁層は、前記第１導電層と重畳する第５部分、前記第１導電層と重畳せず前記第１酸化物半導体層と重畳する第６部分、及び前記第２酸化物半導体層と重畳する第７部分を含み、
前記第６部分及び前記第７部分には、不純物元素が含まれ、
前記第５部分には前記不純物元素が含まれない、請求項７に記載の電子デバイス。
前記第６部分及び前記第７部分には、不純物元素が含まれ、
前記第５部分には前記不純物元素が含まれない、請求項７に記載の電子デバイス。
【請求項10】
前記第１酸化物半導体層及び前記第２酸化物半導体層は、第２絶縁層の上に設けられ、
前記第２絶縁層において、前記第１導電層及び前記第１酸化物半導体層と重畳する第８部分には前記不純物元素が含まれず、前記第１導電層と重畳せず前記第１酸化物半導体層と重畳する第９部分には前記不純物元素が含まれ、前記第２酸化物半導体層と重畳する第１０部分には前記不純物元素が含まれる、請求項７に記載の電子デバイス。
前記第２絶縁層において、前記第１導電層及び前記第１酸化物半導体層と重畳する第８部分には前記不純物元素が含まれず、前記第１導電層と重畳せず前記第１酸化物半導体層と重畳する第９部分には前記不純物元素が含まれ、前記第２酸化物半導体層と重畳する第１０部分には前記不純物元素が含まれる、請求項７に記載の電子デバイス。
【請求項11】
前記第２部分の結晶構造は、前記第１部分の結晶構造と同一である、請求項１乃至１０のいずか一項に記載の電子デバイス。
【請求項12】
所定の結晶方位において、前記第２部分の結晶構造の面間隔ｄ値は、前記第１部分の結晶構造の面間隔ｄ値と略同一である、請求項１乃至１０のいずか一項に記載の電子デバイス。
【請求項13】
前記第１部分の結晶構造及び前記第２部分の結晶構造は、立方晶である、請求項１乃至１０のいずか一項に記載の電子デバイス。
【請求項14】
前記第２部分のシート抵抗は、５００Ω／ｓｑ．以下である、請求項１乃至１０のいずか一項に記載の電子デバイス。
【請求項15】
前記第１酸化物半導体層及び前記第２酸化物半導体層は、インジウム元素を含む少なくとも２以上の金属元素を含み、
前記少なくとも２以上の金属元素に対する前記インジウム元素の比率は、５０％以上である、請求項１乃至１０のいずか一項に記載の電子デバイス。
前記少なくとも２以上の金属元素に対する前記インジウム元素の比率は、５０％以上である、請求項１乃至１０のいずか一項に記載の電子デバイス。
【請求項16】
前記第１積層構造は、薄膜トランジスタであり、
前記第２積層構造は、配線の交差部、又は、容量素子である、請求項１乃至１０のいずれか一項に記載の電子デバイス。
前記第２積層構造は、配線の交差部、又は、容量素子である、請求項１乃至１０のいずれか一項に記載の電子デバイス。
【請求項17】
絶縁表面の上に、多結晶構造を有する第１酸化物半導体層及び第２酸化物半導体層を形成し、
前記第１酸化物半導体層及び前記第２酸化物半導体層の上に、第１絶縁層を形成し、
前記第１絶縁層の上に、前記第１酸化物半導体層の一部と重畳する第１導電層及び前記第２酸化物半導体層の少なくとも一部と重畳する第２導電層を形成し、
前記第２酸化物半導体層及び前記第２導電層を覆うレジストマスクを形成し、
前記第１導電層及び前記レジストマスクの上方からイオン注入を行い、前記第１酸化物半導体層の一部に不純物元素を添加し、
前記レジストマスクを除去した後、前記第１導電層及び前記第２導電層の上に、水素を含む絶縁層を形成することを含む、電子デバイスの製造方法。
前記第１酸化物半導体層及び前記第２酸化物半導体層の上に、第１絶縁層を形成し、
前記第１絶縁層の上に、前記第１酸化物半導体層の一部と重畳する第１導電層及び前記第２酸化物半導体層の少なくとも一部と重畳する第２導電層を形成し、
前記第２酸化物半導体層及び前記第２導電層を覆うレジストマスクを形成し、
前記第１導電層及び前記レジストマスクの上方からイオン注入を行い、前記第１酸化物半導体層の一部に不純物元素を添加し、
前記レジストマスクを除去した後、前記第１導電層及び前記第２導電層の上に、水素を含む絶縁層を形成することを含む、電子デバイスの製造方法。
【請求項18】
前記第２酸化物半導体層には前記不純物元素が添加されない、請求項１７に記載の電子デバイスの製造方法。
【請求項19】
前記絶縁層の成膜温度は、３５０℃以上４００℃以下である、請求項１７に記載の電子デバイスの製造方法。
【請求項20】
絶縁表面の上に、多結晶構造を有する第１酸化物半導体層及び第２酸化物半導体層を形成し、
前記第１酸化物半導体層及び前記第２酸化物半導体層の上に、第１絶縁層を形成し、
前記第１絶縁層の上に、前記第１酸化物半導体層の一部と重畳するレジストマスクを形成し、
前記レジストマスクの上方からイオン注入を行い、前記第１酸化物半導体層の一部及び前記第２酸化物半導体層に不純物元素を添加し、
前記レジストマスクを除去した後、前記第１絶縁層の上に、前記第１酸化物半導体層の一部と重畳する第１導電層及び前記第２酸化物半導体層の少なくとも一部と重畳する第２導電層を形成し、
前記第１導電層及び前記第２導電層の上に、水素を含む絶縁層を形成することを含む、電子デバイスの製造方法。
前記第１酸化物半導体層及び前記第２酸化物半導体層の上に、第１絶縁層を形成し、
前記第１絶縁層の上に、前記第１酸化物半導体層の一部と重畳するレジストマスクを形成し、
前記レジストマスクの上方からイオン注入を行い、前記第１酸化物半導体層の一部及び前記第２酸化物半導体層に不純物元素を添加し、
前記レジストマスクを除去した後、前記第１絶縁層の上に、前記第１酸化物半導体層の一部と重畳する第１導電層及び前記第２酸化物半導体層の少なくとも一部と重畳する第２導電層を形成し、
前記第１導電層及び前記第２導電層の上に、水素を含む絶縁層を形成することを含む、電子デバイスの製造方法。
【請求項21】
前記第１導電層は、前記レジストマスクが形成された位置と同一の位置に形成される、請求項２０に記載の電子デバイスの製造方法。
【請求項22】
絶縁表面の上に、多結晶構造を有する第１酸化物半導体層及び第２酸化物半導体層を形成し、
前記第１酸化物半導体層及び前記第２酸化物半導体層の上に、第１絶縁層を形成し、
前記第１絶縁層の上に、前記第１酸化物半導体層を覆うレジストマスクを形成し、
前記レジストマスクの上方からイオン注入を行い、前記第２酸化物半導体層に不純物元素を添加し、
前記レジストマスクを除去した後、前記第１絶縁層の上に、前記第１酸化物半導体層の一部と重畳する第１導電層及び前記第２酸化物半導体層の少なくとも一部と重畳する第２導電層を形成し、
前記第１導電層及び前記第２導電層の上方からイオン注入を行い、前記第１酸化物半導体層の一部及び前記第２酸化物半導体層の一部に前記不純物元素を添加し、
前記第１導電層及び前記第２導電層の上に、水素を含む絶縁層を形成することを含む、電子デバイスの製造方法。
前記第１酸化物半導体層及び前記第２酸化物半導体層の上に、第１絶縁層を形成し、
前記第１絶縁層の上に、前記第１酸化物半導体層を覆うレジストマスクを形成し、
前記レジストマスクの上方からイオン注入を行い、前記第２酸化物半導体層に不純物元素を添加し、
前記レジストマスクを除去した後、前記第１絶縁層の上に、前記第１酸化物半導体層の一部と重畳する第１導電層及び前記第２酸化物半導体層の少なくとも一部と重畳する第２導電層を形成し、
前記第１導電層及び前記第２導電層の上方からイオン注入を行い、前記第１酸化物半導体層の一部及び前記第２酸化物半導体層の一部に前記不純物元素を添加し、
前記第１導電層及び前記第２導電層の上に、水素を含む絶縁層を形成することを含む、電子デバイスの製造方法。
【請求項23】
断面視において、チャネル長方向における前記レジストマスクの幅は、前記第１導電層の幅よりも広い、請求項２２に記載の電子デバイスの製造方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態の一つは、電子デバイス及びその製造方法に関する。特に、本発明の実施形態の一つは、酸化物半導体を用いた半導体装置を含む電子デバイス及びその製造方法に関する。
【背景技術】
【0002】
近年、シリコン等の無機半導体に代えて、金属酸化物を含む酸化物半導体を活性層として用いた半導体装置（例えば薄膜トランジスタ）の開発が進められている（例えば、特許文献１～６）。酸化物半導体を用いた半導体装置は、アモルファスシリコンを活性層として用いた半導体装置と同様に、単純な構造かつ低温プロセスで形成することができる。酸化物半導体を活性層として用いた半導体装置は、アモルファスシリコンを活性層として用いた半導体装置に比べて高い電界効果移動度を有することが知られている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２１－１４１３３８号公報
【特許文献2】特開２０１４－０９９６０１号公報
【特許文献3】特開２０２１－１５３１９６号公報
【特許文献4】特開２０１８－００６７３０号公報
【特許文献5】特開２０１６－１８４７７１号公報
【特許文献6】特開２０２１－１０８４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
酸化物半導体は、透光性を有するため、低抵抗化して配線材料として用いることが可能となれば、アレイ基板（複数の半導体装置をアレイ状に配置した基板）の透過率を向上させる上で非常に有利である。しかしながら、従来の酸化物半導体は、抵抗率を十分に下げることが難しく、配線材料として用いることが困難であった。
【0005】
本発明の一実施形態は、酸化物半導体を配線材料として用いた電子デバイスを提供することを課題の一つとする。
【課題を解決するための手段】
【0006】
本発明の一実施形態における電子デバイスは、多結晶構造を有する第１酸化物半導体層、前記第１酸化物半導体層の上の第１絶縁層、及び前記第１絶縁層を介して前記第１酸化物半導体層と重畳する第１導電層を含む第１積層構造と、前記第１酸化物半導体層と同一層で構成された第２酸化物半導体層、前記第２酸化物半導体層の上の前記第１絶縁層、及び前記第１絶縁層を介して前記第２酸化物半導体層と重畳するとともに前記第１導電層と同一層で構成された第２導電層を含む第２積層構造と、を含み、前記第１酸化物半導体層は、前記第１導電層と重畳する第１部分及び前記第１導電層と重畳しない第２部分を含み、前記第２酸化物半導体層は、前記第２導電層と重畳する第３部分及び前記第２導電層と重畳しない第４部分を含み、前記第２部分には、不純物元素が含まれ、前記第１部分、前記第３部分及び前記第４部分には前記不純物元素が含まれない。
【0007】
本発明の一実施形態における電子デバイスは、多結晶構造を有する第１酸化物半導体層、前記第１酸化物半導体層の上の第１絶縁層、及び前記第１絶縁層を介して前記第１酸化物半導体層と重畳する第１導電層を含む第１積層構造と、前記第１酸化物半導体層と同一層で構成された第２酸化物半導体層、前記第２酸化物半導体層の上の前記第１絶縁層、及び前記第１絶縁層を介して前記第２酸化物半導体層と重畳するとともに前記第１導電層と同一層で構成された第２導電層を含む第２積層構造と、を含み、前記第１酸化物半導体層は、前記第１導電層と重畳する第１部分及び前記第１導電層と重畳しない第２部分を含み、前記第２酸化物半導体層は、前記第２導電層と重畳する第３部分及び前記第２導電層と重畳しない第４部分を含み、前記第２部分、前記第３部分及び前記第４部分には、不純物元素が含まれ、前記第１部分には、前記不純物元素が含まれない。
【0008】
本発明の一実施形態における電子デバイスの製造方法は、絶縁表面の上に、多結晶構造を有する第１酸化物半導体層及び第２酸化物半導体層を形成し、前記第１酸化物半導体層及び前記第２酸化物半導体層の上に、第１絶縁層を形成し、前記第１絶縁層の上に、前記第１酸化物半導体層の一部と重畳する第１導電層及び前記第２酸化物半導体層の少なくとも一部と重畳する第２導電層を形成し、前記第２酸化物半導体層及び前記第２導電性を覆うレジストマスクを形成し、前記第１導電層及び前記レジストマスクの上方からイオン注入を行い、前記第１酸化物半導体層の一部に不純物元素を添加し、前記レジストマスクを除去した後、前記第１導電層及び前記第２導電層の上に、水素を含む絶縁層を形成することを含む。
【0009】
本発明の一実施形態における電子デバイスの製造方法は、絶縁表面の上に、多結晶構造を有する第１酸化物半導体層及び第２酸化物半導体層を形成し、前記第１酸化物半導体層及び前記第２酸化物半導体層の上に、第１絶縁層を形成し、前記第１絶縁層の上に、前記第１酸化物半導体層の一部と重畳するレジストマスクを形成し、前記レジストマスクの上方からイオン注入を行い、前記第１酸化物半導体層の一部及び前記第２酸化物半導体層に不純物元素を添加し、前記レジストマスクを除去した後、前記第１絶縁層の上に、前記第１酸化物半導体層の一部と重畳する第１導電層及び前記第２酸化物半導体層の少なくとも一部と重畳する第２導電層を形成し、前記第１導電層及び前記第２導電層の上に、水素を含む絶縁層を形成することを含む。
【0010】
本発明の一実施形態における電子デバイスの製造方法は、絶縁表面の上に、多結晶構造を有する第１酸化物半導体層及び第２酸化物半導体層を形成し、前記第１酸化物半導体層及び前記第２酸化物半導体層の上に、第１絶縁層を形成し、前記第１絶縁層の上に、前記第１酸化物半導体層を覆うレジストマスクを形成し、前記レジストマスクの上方からイオン注入を行い、前記第２酸化物半導体層に不純物元素を添加し、前記レジストマスクを除去した後、前記第１絶縁層の上に、前記第１酸化物半導体層の一部と重畳する第１導電層及び前記第２酸化物半導体層の少なくとも一部と重畳する第２導電層を形成し、前記第１導電層及び前記第２導電層の上方からイオン注入を行い、前記第１酸化物半導体層の一部及び前記第２酸化物半導体層の一部に前記不純物元素を添加し、前記第１導電層及び前記第２導電層の上に、水素を含む絶縁層を形成することを含む。
【図面の簡単な説明】
【0011】
【図1】本発明の一実施形態の表示装置の構成を示す平面図である。
【図2】本発明の一実施形態の表示装置における画素回路の構成を示す図である。
【図3】本発明の一実施形態の表示装置における画素の構造を示す平面図である。
【図4】本発明の一実施形態の表示装置における画素の構造を示す断面図である。
【図5】本発明の一実施形態の表示装置に用いる半導体装置の構成を示す断面図である。
【図6】本発明の一実施形態の表示装置に用いる半導体装置の構成を示す平面図である。
【図7A】酸化物半導体層の導電部に含まれるＰｏｌｙ－ＯＳの結合状態を説明するための模式図である。
【図7B】酸化物半導体層の導電部に含まれるＰｏｌｙ－ＯＳの結合状態を説明するための模式図である。
【図7C】酸化物半導体層の導電部に含まれるＰｏｌｙ－ＯＳの結合状態を説明するための模式図である。
【図8】酸化物半導体層の導電部のバンド構造を説明するためのバンドダイアグラムである。
【図9】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示すシーケンス図である。
【図10】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示す断面図である。
【図11】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示す断面図である。
【図12】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示す断面図である。
【図13】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示す断面図である。
【図14】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示す断面図である。
【図15】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示す断面図である。
【図16】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示す断面図である。
【図17】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示す断面図である。
【図18】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示す断面図である。
【図19】本発明の一実施形態の表示装置の製造方法を示す断面図である。
【図20】本発明の一実施形態の表示装置の製造方法を示す断面図である。
【図21】本発明の一実施形態の表示装置の製造方法を示す断面図である。
【図22】本発明の一実施形態の表示装置の製造方法を示す断面図である。
【図23】本発明の一実施形態の表示装置の製造方法を示す断面図である。
【図24】本発明の一実施形態の表示装置の製造方法を示す断面図である。
【図25】本発明の一実施形態の表示装置の製造方法を示す断面図である。
【図26】本発明の一実施形態の表示装置の製造方法を示す断面図である。
【図27】本発明の一実施形態の表示装置の製造方法を示す断面図である。
【図28】本発明の一実施形態の表示装置の製造方法を示す断面図である。
【図29】本発明の一実施形態の表示装置の製造方法を示す断面図である。
【図30】本発明の一実施形態の表示装置における画素の構造を示す断面図である。
【図31】本発明の一実施形態の表示装置に用いる半導体装置の構成を示す断面図である。
【図32】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示すシーケンス図である。
【図33】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示す断面図である。
【図34】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示す断面図である。
【図35】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示す断面図である。
【図36】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示すシーケンス図である。
【図37】本発明の一実施形態の表示装置に用いる半導体装置の製造方法を示すシーケンス図である。
【図38】本発明の一実施形態の表示装置における画素回路の構成を示す図である。
【図39】本発明の一実施形態の表示装置における画素の構造を示す断面図である。
【発明を実施するための形態】
【0012】
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。以下の開示はあくまで一例にすぎない。当業者が、発明の主旨を保ちつつ、実施形態の構成を適宜変更することによって容易に想到し得る構成は、当然に本発明の範囲に含有される。図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合がある。しかし、図示された形状はあくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図において、既出の図に関して上記したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
【0013】
各実施形態において、基板から酸化物半導体層に向かう方向を上又は上方という。逆に、酸化物半導体層から基板に向かう方向を下又は下方という。このように、説明の便宜上、上方又は下方という語句を用いて説明するが、例えば、基板と酸化物半導体層との上下関係が図示と逆になるように配置されてもよい。以下の説明で、例えば基板上の酸化物半導体層という表現は、上記のように基板と酸化物半導体層との上下関係を説明しているに過ぎず、基板と酸化物半導体層との間に他の部材が配置されていてもよい。上方又は下方という語句は、複数の層が積層された構造における積層順を意味するものであり、「トランジスタの上方の画素電極」と表現する場合、平面視において、トランジスタと画素電極とが重ならない位置関係であってもよい。一方、「トランジスタの鉛直上方の画素電極」と表現する場合は、平面視において、トランジスタと画素電極とが重なる位置関係を意味する。
【0014】
各実施形態において、ある一つの膜に対してエッチング等の加工処理を施すことにより形成された複数の要素（ｅｌｅｍｅｎｔ）は、それぞれ異なる機能又は役割を有する要素として記載されることがある。これらの複数の要素は、同一の層構造及び同一の材料で構成されたものであり、同一層で構成された要素として記載される。
【0015】
各実施形態において、「同一」、「一致」等の用語は、完全同一又は完全一致だけを指すものではなく、実質的に同一又は一致とみなせる範囲をも含む。例えば、ある数値同士が同一である場合、完全に同一である場合に加えて±５％（好ましくは±３％）の範囲内で数値が異なる場合をも含む。
【0016】
各実施形態において、「不純物元素が含まれない」と表現した場合、不純物元素がまったく含まれない場合だけでなく、不純物元素の濃度が分析装置の検出下限以下の濃度である場合をも含む。通常、アルゴン（Ａｒ）、リン（Ｐ）又はボロン（Ｂ）といった不純物元素は、意図的に添加しない限り、酸化物半導体には含まれない。しかし、他の膜の形成中に意図せず上記不純物元素が混入してしまう場合もあり得る。そのような場合であっても、使用する分析装置の検出下限以下の濃度であれば、実質的に不純物元素は含まれないとみなしてよい。
【0017】
本明細書において、「電子デバイス」とは、トランジスタ等の半導体素子を含み、電子的な動作を実行するデバイスを指す。例えば、表示装置及び半導体集積装置は、本明細書の電子デバイスに含まれる。「表示装置」とは、電気光学層を用いて映像を表示する装置を指す。「電気光学層」には、技術的な矛盾を生じない限り、液晶層、エレクトロルミネセンス（ＥＬ）層、エレクトロクロミック（ＥＣ）層、電気泳動層が含まれ得る。また、表示装置という用語は、電気光学層を含む表示パネルだけでなく、表示パネルに対して他の光学部材（例えば、偏光部材又はバックライト等）を装着した装置をも含む。「半導体集積装置」とは、半導体素子を集積化した回路を含む装置である。例えば、ＣＰＵ（中央演算処理装置）、記憶装置（メモリ）及びイメージセンサは、半導体集積装置に含まれ得る。
【0018】
各実施形態において、「αはＡ、Ｂ又はＣを含む」、「αはＡ、Ｂ及びＣのいずれかを含む」、「αはＡ、Ｂ及びＣからなる群から選択される一つを含む」といった表現は、特に明示が無い限り、αはＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
【0019】
（第１実施形態）
［表示装置の構成］
本発明の一実施形態の表示装置１００について説明する。本実施形態の表示装置１００は、電気光学層として液晶層を備えた液晶表示装置である。表示装置１００は、本発明を適用した電子デバイスの一例である。
［表示装置の構成］
本発明の一実施形態の表示装置１００について説明する。本実施形態の表示装置１００は、電気光学層として液晶層を備えた液晶表示装置である。表示装置１００は、本発明を適用した電子デバイスの一例である。
【0020】
図１は、本発明の一実施形態の表示装置１００の構成を示す平面図である。図１に示すように、表示装置１００の回路基板１００Ａの表面側には、表示部１１０、走査側駆動部１２０、及び端子部１３０が設けられている。
【0021】
回路基板１００Ａは、透光性を有する支持基板上に、酸化物半導体を用いて形成された半導体装置を複数配置した基板である。本実施形態では、半導体装置として薄膜トランジスタを配置する例を示すが、この例に限られるものではなく、スイッチング素子として機能する素子であれば、他の半導体装置を配置してもよい。回路基板１００Ａは、アクティブマトリクス基板と呼ばれる場合もある。回路基板１００Ａを構成する支持基板としては、透光性を有する基板を用いることができる。例えば、支持基板として、ガラス基板、又は可撓性を有する樹脂基板を用いることが好ましい。
【0022】
表示部１１０は、画像を表示する複数の画素１１２を制御するための部位である。具体的には、表示部１１０は、Ｄ１方向（行方向）に延びる複数の走査信号線１１４及びＤ２方向（列方向）に延びる複数の映像信号線１１６を含み、複数の走査信号線１１４及び複数の映像信号線１１６の交点のそれぞれに対応して、薄膜トランジスタを含む画素１１２を有する。本実施形態において、個々の画素１１２は、Ｒ（赤）、Ｇ（緑）及びＢ（青）のいずれかの色に対応するサブ画素である。したがって、実際には、ＲＧＢの各色に対応する３つの画素１１２を含む１つの画素（メイン画素）を単位としてカラー表示を行う構成となっている。
【0023】
ここで、個々の画素１１２の発光制御を行うための画素回路２００について図２を用いて説明する。説明の便宜上、１つの半導体装置（薄膜トランジスタ）と１つの保持容量を用いた基本的な構成を例示して説明するが、画素回路２００の構成は、この例に限られるものではない。
【0024】
図２は、本発明の一実施形態の表示装置１００における画素回路２００の構成を示す図である。図２に示すように、画素回路２００は、選択トランジスタ２０１、容量素子２０２、及び液晶素子２０３を含む。後述するように、選択トランジスタ２０１は、酸化物半導体層で構成されるチャネル部を含む薄膜トランジスタである。
【0025】
選択トランジスタ２０１のゲートは、走査信号線１１４に接続され、選択トランジスタ２０１のソースは、映像信号線１１６に接続されている。映像信号線１１６には、液晶素子２０３を透過する光量を決める階調信号が供給される。走査信号線１１４には、階調信号を書き込む画素を選択するための走査信号が供給される。選択トランジスタ２０１のドレインは、容量素子２０２及び液晶素子２０３に接続されている。なお、選択トランジスタ２０１のソース及びドレインは、映像信号線１１６に印加された電圧と容量素子２０２に蓄積された電圧との大小関係によって入れ替わる場合がある。
【0026】
容量素子２０２は、選択トランジスタ２０１を介して映像信号線１１６から入力された電圧を保持するコンデンサである。容量素子２０２の一方の電極は、選択トランジスタ２０１のドレインに接続され、他方の電極は、接地電位に固定される。ただし、この例に限られるものではなく、他方の電極は、他の電位に固定されてもよい。
【0027】
液晶素子２０３は、一対の電極間に液晶層を設けた構造を有する電気光学素子である。具体的な構造は後述するが、本実施形態の液晶素子２０３は、選択トランジスタ２０１のドレインに接続された画素電極と、共通配線２０４に接続された共通電極とを含み、画素電極と共通電極との間に形成された電界によって液晶分子の配向が制御される。
【0028】
以上説明した画素回路２００が、表示装置１００の各画素１１２に配置されている。換言すれば、図１に示した表示部１１０は、画素回路２００の集合体で構成されているとも言える。
【0029】
図１に説明を戻す。走査側駆動部１２０は、走査信号線１１４に連結され、走査信号線１１４に対して走査信号を伝達する。具体的には、走査信号は、図２に示した選択トランジスタ２０１のゲートに与えられ、選択トランジスタ２０１のスイッチング制御に用いられる。本実施形態では、複数の画素１１２に含まれる画素回路２００と同様に、走査側駆動部１２０を構成する駆動回路も薄膜トランジスタを用いて形成されているが、ＩＣチップ等で代用することも可能である。なお、本実施形態では、回路基板１００Ａに２つの走査側駆動部１２０を含むが、いずれか片方だけであってもよい。
【0030】
端子部１３０は、回路基板１００Ａに配置された各種配線とフレキシブルプリント回路基板１４０とを電気的に接続するための部位である。具体的には、端子部１３０は、複数の映像信号線１１６、走査側駆動部１２０に制御信号を供給するための配線（図示せず）、及び共通配線２０４に接続された複数の端子の集合体である。端子部１３０は、表示部１１０の外側に配置される。外部から供給される映像信号及び制御信号は、端子部１３０を介して、それぞれ表示部１１０及び走査側駆動部１２０に供給される。
【0031】
端子部１３０には、フレキシブルプリント回路基板１４０が接続される。フレキシブルプリント回路基板１４０は、回路基板１００Ａと外部の制御回路（図示せず）とを接続するためのインターフェース基板である。本実施形態では、フレキシブルプリント回路基板１４０に対して表示制御回路１５０が実装されている。表示制御回路１５０は、表示部１１０に供給する映像信号及び走査側駆動部１２０に供給する各種の制御信号の信号処理を実行する信号処理回路である。本実施形態では、表示制御回路１５０は、ＩＣチップの形態でフレキシブルプリント回路基板１４０に実装される。
【0032】
フレキシブルプリント回路基板１４０は、樹脂材料で構成された可撓性基板の上に配線が印刷された回路基板であるため、折り曲げることが可能である。本実施形態では、フレキシブルプリント回路基板１４０を一点鎖線１４２で折り曲げ、フレキシブルプリント回路基板１４０と回路基板１００Ａの裏面側（表示部１１０などが形成されていない側）とが重なるようにすることができる。
【0033】
図３は、本発明の一実施形態の表示装置１００における画素１１２の構造を示す平面図である。図４は、本発明の一実施形態の表示装置１００における画素１１２の構造を示す断面図である。具体的には、図４は、図３に示す画素構造をＡ－Ａ’で切断した断面図に相当する。なお、説明の便宜上、図３では、容量素子２０２及び液晶素子２０３の図示を省略している。
【0034】
図３及び図４に示すように、走査信号線１１４と映像信号線１１６とは、互いに交差するように配置され、その交差点に対応して選択トランジスタ２０１が配置される。選択トランジスタ２０１では、活性層として機能する酸化物半導体層５４４の上に、絶縁層５５０を介して走査信号線１１４が配置される。走査信号線１１４のうち酸化物半導体層５４４と交差する部分は、ゲート電極として機能する。つまり、酸化物半導体層５４４、絶縁層５５０及び走査信号線１１４で構成される積層構造が、選択トランジスタ２０１に含まれる。
【0035】
また、走査信号線１１４と映像信号線１１６とが交差する部分では、映像信号線１１６の一部（以下「交差部１１６ａ」と呼ぶ）の上に、絶縁層５５０を介して走査信号線１１４が配置される。つまり、走査信号線１１４と映像信号線１１６とが交差する部分には、交差部１１６ａ、絶縁層５５０及び走査信号線１１４で構成される積層構造が形成される。
【0036】
ここで、本実施形態では、映像信号線１１６が、選択トランジスタ２０１のソース領域又はドレイン領域として機能する導電部４０３ｂと同一層で構成されている。具体的には、選択トランジスタ２０１の活性層として機能する酸化物半導体層５４４と映像信号線１１６とが一体物で構成されている。つまり、複数の画素１１２の各々は、選択トランジスタ２０１の活性層と同一層で構成された映像信号線１１６によって接続される。
【0037】
本実施形態では、選択トランジスタ２０１の活性層（具体的には、導電部４０３ｂ）として機能する酸化物半導体層の抵抗率が、従来の酸化物半導体層の抵抗率よりも低い。そのため、本実施形態では、酸化物半導体層を配線（本実施形態では、映像信号線１１６）として用いることが可能である。本実施形態の酸化物半導体が配線材料として利用できる理由については後述する。
【0038】
また、本実施形態では、映像信号線１１６のうち交差部１１６ａの構成が他の部分の構成と異なっている。具体的には、基本的には、映像信号線１１６は、選択トランジスタ２０１の導電部４０３ｂと同じ構成になっているのに対し、交差部１１６ａは、導電部４０３ｂに含まれる不純物元素が含まれていない。この点については、後述する。
【0039】
ここで、図４を用いて画素１１２の具体的な構造について説明する。図４に示すように、選択トランジスタ２０１は、基板５００の上に設けられる。基板５００は、透光性を有する基板であり、例えば、ガラス基板又は樹脂基板を用いることができる。絶縁層５２０は、酸化シリコン層、窒化シリコン層、又は、酸化シリコン層及び窒化シリコン層の積層膜で構成される。絶縁層５２０は、基板５００からの不純物等の侵入を防ぐ役割を有する。
【0040】
本実施形態の選択トランジスタ２０１は、多結晶構造を有する酸化物半導体で構成された酸化物半導体層５４４を含む。酸化物半導体としては、例えば、インジウム（Ｉｎ）を含む２以上の金属を含む金属酸化物が用いられる。通常、酸化物半導体は、透光性を有し、可視光に対して透明である。酸化物半導体層５４４は、チャネル部４０３ａ及び導電部４０３ｂを含む。チャネル部４０３ａは、選択トランジスタ２０１のチャネルとして機能する。導電部４０３ｂは、選択トランジスタ２０１のソース又はドレインとして機能する。
【0041】
本実施形態では、選択トランジスタ２０１としてトップゲート構造の薄膜トランジスタを用いた例を示しているが、酸化物半導体層５４４の下方にもゲート電極を備えたデュアルゲート構造の薄膜トランジスタを用いてもよい。酸化物半導体層５４４の下方に配置されたゲート電極は、基板５００側からチャネル部４０３ａに向かう光をブロックすることができる。そのため、選択トランジスタ２０１をデュアルゲート構造とした場合、光照射によるリーク電流が抑えられ、オフ電流を低減することができるという利点を有する。また、酸化物半導体層５４４のチャネル部４０３ａに対して上下方向からゲート電圧が印加されるため、オン電流の増加が見込まれる。
【0042】
図３に示した交差部１１６ａは、選択トランジスタ２０１を構成する酸化物半導体層５４４と同一層で構成されている。すなわち、本実施形態において、酸化物半導体層５４４と交差部１１６ａとは、同一の酸化物半導体層に由来する要素である。交差部１１６ａは、酸化物半導体層５４４と同時に形成されるが、低抵抗化の方法が導電部４０３ｂとは異なる。具体的には、導電部４０３ｂは、酸化物半導体層５４４に不純物元素を添加する過程で導電性が付与されるのに対し、交差部１１６ａは、不純物元素を添加することなく、水素化等の方法により導電性が付与される。この点については、選択トランジスタ２０１の製造方法と併せて後述する。
【0043】
走査信号線１１４の上には、樹脂材料で構成された平坦化層６１０が設けられる。平坦化層６１０は、選択トランジスタ２０１の形成に伴って生じた基板５００上の起伏を平坦化する役割を有する。平坦化層６１０の上には、画素電極６２０が設けられる。画素電極６２０は、ＩＴＯ等の金属酸化物を含む透明導電膜で構成される。画素電極６２０は、平坦化層６１０に設けられたコンタクトホールを介して選択トランジスタ２０１に接続される。
【0044】
画素電極６２０の上には、絶縁層６３０が設けられる。絶縁層６３０は、酸化シリコン層、窒化シリコン層、又はそれらの積層構造で構成される。絶縁層６３０の上には、一部が画素電極６２０と重畳するように共通電極２０５が設けられる。共通電極２０５は、画素電極６２０と同様に、ＩＴＯ等の金属酸化物を含む透明導電膜で構成される。
【0045】
本実施形態において、共通電極２０５は、櫛歯状のパターン形状を有する。例えば、共通電極２０５は、図１のＤ１方向に延在する線状の電極に、Ｄ２方向に延在する複数の線状電極が接続されたパターン形状を有する。図４に示す例では、画素電極６２０に重畳する３つの電極パターンが図示されているが、これらはＤ２方向に延在する複数の線状電極の断面に相当し、互いに電気的に接続されている。
【0046】
本実施形態では、画素電極６２０と共通電極２０５との間にフリンジ電界を形成して液晶層６５０の液晶分子を配向させるＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）方式を採用している。液晶表示装置の駆動方式としてＦＦＳ方式は公知であるため、ここでの説明は省略する。フリンジ電界を形成する際、共通電極２０５には所定の電圧（例えば、接地電圧）が印加される。つまり、フリンジ電界の強度は、画素電極６２０に印加される電圧によって制御される。このように、共通電極２０５は、表示期間において定電圧に保持されることにより、液晶層に電圧を印加するための電極として機能する。
【0047】
なお、本実施形態では、画素電極６２０と共通電極２０５との間にフリンジ電界を形成するＦＦＳ方式を採用した例について説明したが、この例に限られるものでなく、例えば、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式を採用してもよい。この場合、画素電極及び共通電極の両方を櫛歯状のパターン形状で構成すると共に、画素電極及び共通電極の櫛歯部分を互いに対向させて配置すればよい。ＩＰＳ方式の場合、互いに横方向において向かい合う画素電極及び共通電極によって横電界が形成され、当該横電界によって液晶分子の配向制御が行われる。
【0048】
画素電極６２０及び共通電極２０５の上には、液晶層６５０を介して基板７００及びカラーフィルタ７１０が設けられる。本実施形態では、基板７００及びカラーフィルタ７１０を併せて対向基板７００Ａと呼ぶ。液晶層６５０は、図示しないシール材によって貼り合わされた回路基板１００Ａと対向基板７００Ａとの間に配置される。なお、図４では図示を省略するが、回路基板１００Ａ及び対向基板７００Ａにおける液晶層６５０と接する面には、配向膜が設けられている。また、本実施形態では、基板７００上にカラーフィルタ７１０のみ図示しているが、必要に応じて遮光膜（いわゆるブラックマトリクス）が設けられていてもよい。
【0049】
以上説明したとおり、本実施形態では、各画素１１２に、酸化物半導体層５４４を活性層として有する半導体装置（選択トランジスタ２０１）が配置され、映像信号線１１６（交差部１１６ａを含む）が、活性層と同一層で構成された酸化物半導体層で構成されている。このとき、本実施形態の映像信号線１１６は、走査信号線１１４と重畳する部分の抵抗率が配線として機能し得るレベルまで十分に低い。そのため、映像信号線１１６に信号を供給した場合において、抵抗成分による信号遅延等を抑制することが可能である。
【0050】
本実施形態の選択トランジスタ２０１に用いた酸化物半導体層５４４は、多結晶構造を有し、極めて結晶性に優れている。また、本実施形態の酸化物半導体層５４４に導電性を付与した導電部４０３ｂは、抵抗が従来のものより大幅に低いという特長を有する。具体的には、導電部４０３ｂのシート抵抗は、１０００Ω／ｓｑ．以下（好ましくは、５００Ω／ｓｑ．以下）であり、十分に配線としての使用が可能となっている。本実施形態の表示装置１００は、このような酸化物半導体層５４４の物性に着目し、映像信号線１１６を酸化物半導体層５４４と同一層で構成している。
【0051】
本実施形態によれば、映像信号線１１６を透光性材料（具体的には、金属酸化物で構成される酸化物半導体層５４４）で構成することができる。しかも、映像信号線１１６は、選択トランジスタ２０１に用いる酸化物半導体層５４４と同時に形成することができるため、簡易な構造で表示装置１００の表示部の開口率を向上させることが可能である。
【0052】
以上説明した表示部１１０の構造は、酸化物半導体層の抵抗率を配線として使用し得るレベルまで低減したことによって実現されている。具体的には、酸化物半導体を用いた半導体装置である選択トランジスタ２０１の導電部４０３ｂを低抵抗化することによって実現される。そこで、本実施形態で用いる半導体装置（図４では、選択トランジスタ２０１）の構成及び製造方法について以下に説明する。
【0053】
［半導体装置の構成］
図５は、本発明の一実施形態の表示装置１００に用いる半導体装置１０の構成を示す断面図である。図６は、本発明の一実施形態の表示装置１００に用いる半導体装置１０の構成を示す平面図である。図５は、図６に示す一点鎖線で切断したときの断面図に対応する。なお、説明の便宜上、若干異なる寸法で図示されているが、図５に示す半導体装置１０と図４に示した選択トランジスタ２０１とは、基本的に同じ構造である。
図５は、本発明の一実施形態の表示装置１００に用いる半導体装置１０の構成を示す断面図である。図６は、本発明の一実施形態の表示装置１００に用いる半導体装置１０の構成を示す平面図である。図５は、図６に示す一点鎖線で切断したときの断面図に対応する。なお、説明の便宜上、若干異なる寸法で図示されているが、図５に示す半導体装置１０と図４に示した選択トランジスタ２０１とは、基本的に同じ構造である。
【0054】
図５に示すように、半導体装置１０は、基板５００の上方に設けられている。半導体装置１０は、絶縁層５２０、酸化物半導体層５４４、絶縁層５５０、ゲート電極５６４、絶縁層５７０、絶縁層５８０、ソース電極５９１、及びドレイン電極５９３を含む。
【0055】
絶縁層５２０は、基板５００の上に設けられている。酸化物半導体層５４４は、絶縁層５２０の上に設けられている。酸化物半導体層５４４は、絶縁層５２０に接している。酸化物半導体層５４４の主面のうち、絶縁層５５０に接する面を上面と呼び、絶縁層５２０に接する面を下面と呼ぶ。また、酸化物半導体層５４４の上面と下面とを繋ぐ面を側面と呼ぶ。絶縁層５２０は、基板５００から酸化物半導体層５４４に向かって拡散する不純物を遮蔽するバリア層としての機能を備える。
【0056】
酸化物半導体層５４４は、透光性を有している。また、酸化物半導体層５４４は、ソース領域５４４Ｓ、ドレイン領域５４４Ｄ、及びチャネル領域５４４ＣＨに区分される。チャネル領域５４４ＣＨは、酸化物半導体層５４４のうちゲート電極５６４の鉛直下方の領域（すなわち、ゲート電極５６４と重畳する領域）である。ソース領域５４４Ｓは、酸化物半導体層５４４のうちゲート電極５６４と重畳しない領域であって、チャネル領域５４４ＣＨよりもソース電極５９１に近い側の領域である。ドレイン領域５４４Ｄは、酸化物半導体層５４４のうちゲート電極５６４と重畳しない領域であって、チャネル領域５４４ＣＨよりもドレイン電極５９３に近い側の領域である。チャネル領域５４４ＣＨは、図４に示したチャネル部４０３ａに相当し、ソース領域５４４Ｓ及びドレイン領域５４４Ｄは、それぞれ図４に示した導電部４０３ｂに相当する。
【0057】
ゲート電極５６４は、導電層で構成され、絶縁層５５０を介して酸化物半導体層５４４の一部と重畳して配置される。絶縁層５５０は、例えば酸化シリコン層で構成され、酸化物半導体層５４４に接して配置される。
【0058】
絶縁層５７０及び絶縁層５８０は、それぞれ絶縁層５５０及びゲート電極５６４の上に設けられている。絶縁層５７０及び絶縁層５８０には、酸化物半導体層５４４に達するコンタクトホール５７１及び５７３が設けられている。ソース電極５９１は、コンタクトホール５７１を介してソース領域５４４Ｓに接する。ドレイン電極５９３は、コンタクトホール５７３を介してドレイン領域５４４Ｄに接する。
【0059】
酸化物半導体層５４４は、複数の結晶粒を含む多結晶構造を有する。詳細は後述するが、Ｐｏｌｙ－ＯＳ（Ｐｏｌｙ－ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）技術を用いることにより、多結晶構造を有する酸化物半導体層５４４を形成することができる。以下の説明において、多結晶構造を有する酸化物半導体そのものを指してＰｏｌｙ－ＯＳと呼ぶ場合がある。
【0060】
本実施形態において、酸化物半導体層５４４は、インジウムを含む２以上の金属を含み、２以上の金属におけるインジウムの比率は５０％以上である。インジウム元素以外の金属元素として、ガリウム（Ｇａ）元素、亜鉛（Ｚｎ）元素、アルミニウム（Ａｌ）元素、ハフニウム（Ｈｆ）元素、イットリウム（Ｙ）元素、ジルコニウム（Ｚｒ）元素、およびランタノイドが用いられる。ただし、この例に限らず、酸化物半導体層５４４は、上記以外の金属元素を含んでいてもよい。
【0061】
また、ソース領域５４４Ｓ及びドレイン領域５４４Ｄは、上記金属元素以外の元素を含んでいてもよい。詳細は後述するが、ソース領域５４４Ｓ及びドレイン領域５４４Ｄは、チャネル領域５４４ＣＨよりも抵抗率が低い。このような抵抗率の低下は、酸化物半導体層５４４にアルゴン（Ａｒ）、リン（Ｐ）、又はボロン（Ｂ）などの元素（以下、「不純物元素」という）を添加する過程で実現される。
【0062】
ソース領域５４４Ｓ及びドレイン領域５４４Ｄに含まれる不純物元素の濃度は、ＳＩＭＳ分析（二次イオン質量分析）で測定した場合に、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下であることが好ましい。ソース領域５４４Ｓ及びドレイン領域５４４Ｄに、１×１０１８ｃｍ－３以上１×１０２１ｃｍ－３以下で不純物元素が含まれる場合、イオン注入法又はイオンドーピング法により不純物元素が意図的に添加されたものと推定される。ただし、ソース領域５４４Ｓ及びドレイン領域５４４Ｄには、１×１０１８ｃｍ－３未満の濃度で、アルゴン（Ａｒ）、リン（Ｐ）、又はボロン（Ｂ）以外の不純物元素が含まれていてもよい。なお、チャネル領域５４４ＣＨに、不純物元素が含まれると、半導体装置１０の特性に影響を及ぼす。そのため、チャネル領域５４４ＣＨに含まれる不純物元素の濃度は、１×１０１８ｃｍ－３未満（より好ましくは１×１０１６ｃｍ－３以下）であることが好ましい。
【0063】
ゲート電極５６４は、半導体装置１０のトップゲートとしての機能を備える。絶縁層５５０は、半導体装置１０のゲート絶縁層としての機能を備え、製造プロセスにおける熱処理によって酸素を放出する機能を備える。絶縁層５７０及び絶縁層５８０は、それぞれゲート電極５６４とソース電極５９１との間、及び、ゲート電極５６４とドレイン電極５９３との間を絶縁する。これにより、ゲート電極５６４とソース電極５９１との間、及び、ゲート電極５６４とドレイン電極５９３との間に生じる寄生容量を低減することができる。
【0064】
図６に示すように、ゲート配線５６５は、第１方向（Ｄ１方向）に延在する。ゲート配線５６５の一部は、第２方向（Ｄ２方向）に向かって分岐し、酸化物半導体層５４４と重畳する。ゲート配線５６５のうち酸化物半導体層５４４と重畳した部分が、ゲート電極５６４として機能する。酸化物半導体層５４４とゲート電極５６４とが重畳する領域（すなわち、チャネル領域５４４ＣＨ）の第１方向（Ｄ１方向）の長さがチャネル長（Ｌ）であり、第２方向（Ｄ２方向）の長さがチャネル幅（Ｗ）である。なお、図６に示すゲート配線５６５は、図３及び図４に示した走査信号線１１４に対応する。また、図５に示すゲート電極５６４は、図３及び図４に示した走査信号線１１４のうち酸化物半導体層５４４と重畳する部分に対応する。
【0065】
［酸化物半導体層の結晶構造］
本実施形態の酸化物半導体層５４４は、Ｐｏｌｙ－ＯＳを含む。以下の説明では、酸化物半導体層５４４を例に挙げて説明するが、酸化物半導体層５４４と同一層で構成された映像信号線１１６（交差部１１６ａを含む）についても同じ説明が可能である。
本実施形態の酸化物半導体層５４４は、Ｐｏｌｙ－ＯＳを含む。以下の説明では、酸化物半導体層５４４を例に挙げて説明するが、酸化物半導体層５４４と同一層で構成された映像信号線１１６（交差部１１６ａを含む）についても同じ説明が可能である。
【0066】
酸化物半導体層５４４の上面（または酸化物半導体層５４４の膜厚方向）から観察したＰｏｌｙ－ＯＳに含まれる結晶粒の結晶粒径は、０．１μｍ以上であり、好ましくは０．３μｍ以上であり、さらに好ましくは０．５μｍ以上である。結晶粒の結晶粒径は、例えば、断面ＳＥＭ観察、断面ＴＥＭ観察、または電子線後方散乱回折（Ｅｌｅｃｔｒｏｎ Ｂａｃｋ Ｓｃａｔｔｅｒｅｄ Ｄｉｆｆｒａｃｔｉｏｎ：ＥＢＳＤ）法などを用いて取得することができる。
【0067】
Ｐｏｌｙ－ＯＳでは、複数の結晶粒が１種類の結晶構造を有していてもよく、複数の種類の結晶構造を有していてもよい。Ｐｏｌｙ－ＯＳの結晶構造は、電子線回折法またはＸＲＤ法などを用いて特定することができる。すなわち、酸化物半導体層５４４の結晶構造は、電子線回折法またはＸＲＤ法などを用いて特定することができる。
【0068】
酸化物半導体層５４４の結晶構造は、立方晶であることが好ましい。立方晶は、結晶構造の対称性が高く、酸化物半導体層５４４に酸素欠陥が生成された場合においても、構造緩和が起きにくく、結晶構造が安定している。上記したように、酸化物半導体層５４４は、インジウムを含む２以上の金属を含み、２以上の金属におけるインジウムの比率は５０％以上である。インジウム元素の比率を高くすることにより、複数の結晶粒の各々の結晶構造が制御され、立方晶の結晶構造を有する酸化物半導体層５４４を形成することができる。
【0069】
図５に示したように、酸化物半導体層５４４は、チャネル領域５４４ＣＨに対応するチャネル部４０３ａ、並びに、ソース領域５４４Ｓ及びドレイン領域５４４Ｄに対応する導電部４０３ｂを含む。酸化物半導体層５４４では、チャネル部４０３ａが第１の結晶構造を有し、導電部４０３ｂが第２の結晶構造を有する。導電部４０３ｂは、チャネル部４０３ａよりも大きな電気伝導度を有するが、第２の結晶構造は、第１の結晶構造と同一である。ここで、２つの結晶構造が同一とは、結晶系が同一であることを意味する。例えば、酸化物半導体層５４４の結晶構造が立方晶であるとき、チャネル部４０３ａの第１の結晶構造および導電部４０３ｂの第２の結晶構造は、ともに立方晶であり、同一である。第１の結晶構造および第２の結晶構造は、例えば、極微電子線回折法などを用いて特定することができる。
【0070】
また、所定の結晶方位において、第１の結晶構造の面間隔ｄ値と、第２の結晶構造の面間隔ｄ値とは、略同一である。ここで、２つの面間隔ｄ値が略同一とは、一方の面間隔ｄ値が、他方の面間隔ｄ値の０．９５倍以上１．０５倍以下であることをいう。あるいは、極微電子線回折法において、２つの回折パターンがほとんど一致している場合をいう。
【0071】
チャネル部４０３ａと導電部４０３ｂとの間には、結晶粒界が存在しなくてもよい。また、１つの結晶粒の中に、チャネル部４０３ａ及び導電部４０３ｂが含まれていてもよい。換言すると、チャネル部４０３ａから導電部４０３ｂへの変化は、連続的な結晶構造の変化であってもよい。
【0072】
図７Ａ～図７Ｃは、酸化物半導体層５４４の導電部４０３ｂに含まれるＰｏｌｙ－ＯＳの結合状態を説明するための模式図である。図７Ａ～図７Ｃには、インジウム原子（Ｉｎ原子）およびＩｎ原子と異なる金属原子（Ｍ原子）を含むＰｏｌｙ－ＯＳが示されている。
【0073】
図７Ａに示すＰｏｌｙ－ＯＳでは、Ｉｎ原子および金属原子Ｍの各々が酸素原子（Ｏ原子）と結合している。図７Ａに示すＰｏｌｙ－ＯＳの結晶構造は、導電部４０３ｂでは、チャネル部４０３ａよりも電気伝導度を大きくするために、Ｉｎ原子とＯ原子（又は金属原子ＭとＯ原子）との結合が切断され、Ｏ原子が脱離された酸素欠陥が生成されている（図７Ｂ参照）。Ｐｏｌｙ－ＯＳは、結晶粒径の大きな結晶粒を含むため、長距離秩序が維持されやすい。そのため、酸素欠陥が生成されても、構造緩和が起きにくく、Ｉｎ原子および金属原子Ｍの位置はほとんど変化しない。図７Ｂに示す状態において、水素が存在すると、酸素欠陥中のＩｎ原子のダングリングボンド及び金属原子Ｍのダングリングボンドが水素原子（Ｈ原子）と結合し、安定化する（図７Ｃ参照）。酸素欠陥中のＨ原子はドナーとして機能するため、導電部４０３ｂのキャリア濃度が増加する。
【0074】
また、図７Ｃに示すように、Ｐｏｌｙ－ＯＳでは、酸素欠陥中でＨ原子が結合されても、Ｉｎ原子及び金属原子Ｍの位置がほとんど変化しない。そのため、導電部４０３ｂの第２の結晶構造は、酸素欠陥のないＰｏｌｙ－ＯＳの結晶構造から変化しない。すなわち、導電部４０３ｂの第２の結晶構造は、チャネル部４０３ａの第１の結晶構造と同一である。
【0075】
図８は、酸化物半導体層５４４の導電部４０３ｂのバンド構造を説明するためのバンドダイアグラムである。
【0076】
図８に示すように、導電部４０３ｂのＰｏｌｙ－ＯＳでは、バンドギャップＥｇ内に、第１のエネルギー準位１０１０及び第２のエネルギー準位１０２０を含む。また、価電子帯上端のエネルギー準位Ｅｖの近傍及び伝導帯下端のエネルギー準位ＥＣの近傍のそれぞれに、テイル準位１０３０を含む。第１のエネルギー準位１０１０は、バンドギャップＥｇ内に存在する深いトラップ準位であり、酸素欠陥に起因するものである。第２のエネルギー準位１０２０は、伝導帯の下端近傍に存在するドナー準位であり、酸素欠陥内で結合された水素原子に起因するものである。テイル準位１０３０は、長距離秩序の乱れに起因するものである。
【0077】
導電部４０３ｂにおけるＰｏｌｙ－ＯＳは、酸素欠陥を含むものの、結晶構造を有しており、長距離秩序が維持されている。また、導電部４０３ｂにおけるＰｏｌｙ－ＯＳでは、構造的な乱れを生じることなく、酸素欠陥内で水素原子を結合することができる。そのため、テイル準位１０３０の状態密度（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ：ＤＯＳ）を抑制しながら、第２のエネルギー準位１０２０のＤＯＳを大きくすることができる。そのため、第２のエネルギー準位１０２０のＤＯＳは、伝導帯下端近傍のテイル準位１０３０のＤＯＳよりも大きく、第２のエネルギー準位１０２０のＤＯＳは、伝導帯下端のエネルギー準位ＥＣを超えて広がることができる。すなわち、フェルミ準位ＥＦは、伝導帯下端のエネルギー準位ＥＣを超え、導電部４０３ｂにおけるＰｏｌｙ－ＯＳは、金属的性質を有する。
【0078】
上記したように、導電部４０３ｂにおけるＰｏｌｙ－ＯＳは、従来の酸化物半導体と異なり、金属的性質を有する。そのため、導電部４０３ｂは、酸素欠陥を生成することにより、十分に低抵抗化することができる。導電部４０３ｂのシート抵抗は、１０００Ω／ｓｑ．以下であり、好ましくは５００Ω／ｓｑ．以下であり、さらに好ましくは２５０Ω／ｓｑ．である。
【0079】
このように、本実施形態では、酸化物半導体層５４４のソース領域５４４Ｓ及びドレイン領域５４４Ｄ（すなわち、導電部４０３ｂ）を十分に低抵抗化することが可能であるため、導電部４０３ｂを配線として使用することができる。図３及び図４に示した映像信号線１１６は、このような酸化物半導体層５４４の特長を利用したものである。
【0080】
本実施形態において、基板５００と酸化物半導体層５４４との間には遮光層が設けられてもよい。チャネル領域５４４ＣＨと重畳する領域に、遮光層が設けられることにより、チャネル領域５４４ＣＨへの光の照射に起因する半導体装置１０の特性変動を抑制することができる。この場合、遮光層をゲート電極として用いることにより、半導体装置１０をデュアルゲート構造としてもよい。
【0081】
［半導体装置の製造方法］
図９～図１８を用いて、本発明の一実施形態の表示装置１００に用いる半導体装置１０の製造方法について説明する。図９は、本発明の一実施形態の表示装置１００に用いる半導体装置１０の製造方法を示すシーケンス図である。図１０～図１８は、本発明の一実施形態の表示装置１００に用いる半導体装置１０の製造方法を示す断面図である。
図９～図１８を用いて、本発明の一実施形態の表示装置１００に用いる半導体装置１０の製造方法について説明する。図９は、本発明の一実施形態の表示装置１００に用いる半導体装置１０の製造方法を示すシーケンス図である。図１０～図１８は、本発明の一実施形態の表示装置１００に用いる半導体装置１０の製造方法を示す断面図である。
【0082】
【0083】
基板５００として、ガラス基板、石英基板、及びサファイア基板など、透光性を有する剛性基板が用いられる。基板５００が可撓性を備える必要がある場合、基板５００として、ポリイミド基板、アクリル基板、シロキサン基板、フッ素樹脂基板など、樹脂を含む基板が用いられる。基板５００として樹脂を含む基板が用いられる場合、基板５００の耐熱性を向上させるために、上記の樹脂に不純物元素が導入されていてもよい。
【0084】
絶縁層５２０はＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法又はスパッタリング法によって成膜される。絶縁層５２０として、一般的な絶縁性材料が用いられる。絶縁層５２０として、例えば、酸化シリコン（ＳｉＯｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）、窒化シリコン（ＳｉＮｘ）、窒化酸化シリコン（ＳｉＮｘＯｙ）、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、及び窒化アルミニウム（ＡｌＮｘ）などの無機絶縁材料が用いられる。
【0085】
上記のＳｉＯｘＮｙ及びＡｌＯｘＮｙは、酸素（Ｏ）よりも少ない比率（ｘ＞ｙ）の窒素（Ｎ）を含有するシリコン化合物及びアルミニウム化合物である。ＳｉＮｘＯｙ及びＡｌＮｘＯｙは、窒素よりも少ない比率（ｘ＞ｙ）の酸素を含有するシリコン化合物及びアルミニウム化合物である。
【0086】
絶縁層５２０は、単層構造又は積層構造で形成される。絶縁層５２０を積層構造とする場合には、基板５００に近いに窒素を含む絶縁材料を設け、その後、酸素を含む絶縁材料を形成することが好ましい。窒素を含む絶縁材料を用いることにより、例えば、基板５００側から酸化物半導体層５４４に向かって拡散する不純物をブロックすることができる。また、酸素を含む絶縁材料を用いることにより、熱処理によって酸素を放出させることができる。酸素を含む絶縁材料が酸素を放出する熱処理の温度は、例えば、６００℃以下、５００℃以下、４５０℃以下、又は４００℃以下である。つまり、酸素を含む絶縁材料は、例えば、基板５００としてガラス基板が用いられた場合の半導体装置１０の製造工程で行われる熱処理温度で酸素を放出する。本実施形態では、窒素を含む絶縁材料として、例えば、窒化シリコンが用いられる。酸素を含む絶縁材料として、例えば、酸化シリコンが用いられる。
【0087】
次に、図９及び図１１に示すように、絶縁層５２０の上に酸化物半導体層５４０を形成する（ステップＳ１００２）。酸化物半導体層５４０は、スパッタリング法又は原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜される。酸化物半導体層５４０の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下、１５ｎｍ以上７０ｎｍ以下、又は２０ｎｍ以上４０ｎｍ以下である。
【0088】
酸化物半導体層５４０として、半導体の特性を有する金属酸化物を用いることができる。酸化物半導体層５４０として、例えば、インジウム（Ｉｎ）を含む２以上の金属を含む酸化物半導体が用いられる。また、２以上の金属におけるインジウムの比率は５０％以上である。酸化物半導体層５４０として、インジウムに加えて、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、アルミニウム（Ａｌ）、ハフニウム（Ｈｆ）、イットリウム（Ｙ）、ジルコニア（Ｚｒ）、又はランタノイドが用いられる。酸化物半導体層５４０として、上記以外の元素が用いられてもよい。本実施形態では、酸化物半導体層５４０として、インジウム（Ｉｎ）及びガリウム（Ｇａ）を含む金属酸化物（ＩＧＯ系酸化物半導体）が用いられる。
【0089】
後述するＯＳアニール（ステップＳ１００４）によって、酸化物半導体層５４０を結晶化する場合、成膜後かつＯＳアニール前の酸化物半導体層５４０はアモルファス（酸化物半導体の結晶成分が少ない状態）であることが好ましい。つまり、酸化物半導体層５４０の成膜方法は、成膜直後の酸化物半導体層５４０ができるだけ結晶化しない条件であることが好ましい。例えば、スパッタリング法によって酸化物半導体層５４０が成膜される場合、被成膜対象物（基板５００及びその上に形成された構造物）の温度を制御することにより、酸化物半導体層５４０が結晶化しない条件を実現することができる。
【0090】
スパッタリング法によって被成膜対象物に対して成膜を行うと、プラズマ中で発生したイオン及びスパッタリングターゲットによって反跳した原子が被成膜対象物に衝突するため、成膜処理に伴い被成膜対象物の温度が上昇する。成膜処理中の被成膜対象物の温度が上昇すると、成膜直後の状態で酸化物半導体層５４０に微結晶が含まれ、その後のＯＳアニールによる結晶化が阻害される。上記のように被成膜対象物の温度を制御するために、例えば、被成膜対象物を冷却しながら成膜を行うことができる。例えば、被成膜対象物の被成膜面の温度（以下、「成膜温度」という。）が１００℃以下、７０℃以下、５０℃以下、又は３０℃以下になるように、被成膜対象物を当該被成膜面の反対側の面から冷却することができる。上記のように、被成膜対象物を冷却しながら酸化物半導体層５４０の成膜を行うことで、成膜直後の状態で結晶成分が少ない酸化物半導体層５４０を成膜することができる。
【0091】
次に、図９及び図１２に示すように、フォトリソグラフィにより酸化物半導体層５４０のパターンを形成する（ステップＳ１００３）。図示は省略するが、酸化物半導体層５４０の上にレジストマスクを形成し、当該レジストマスクを用いて酸化物半導体層５４０をエッチングする。なお、図示は省略するが、酸化物半導体層５４０のパターンを形成する際、同時に映像信号線１１６として用いるためのパターンも形成しておく。
【0092】
酸化物半導体層５４０をエッチングする際には、ウェットエッチング及びドライエッチングのいずれが用いられてもよい。ウェットエッチングの場合、酸性のエッチャントを用いてエッチングを行うことができる。エッチャントとしては、例えば、シュウ酸又はフッ酸を用いることができる。
【0093】
酸化物半導体層５４０は、ステップＳ１００４で実施するＯＳアニールの前にパターンに加工されることが好ましい。ＯＳアニールによって酸化物半導体層５４０が結晶化すると、エッチングし難い傾向がある。また、エッチングによって酸化物半導体層５４０にダメージが生じても、ＯＳアニールによってダメージを修復することができる。
【0094】
酸化物半導体層５４０のパターン形成の後に酸化物半導体層５４０に対して熱処理（ＯＳアニール）が行われる（ステップＳ１００４）。ＯＳアニールでは、酸化物半導体層５４０が、所定の到達温度で所定の時間保持される。所定の到達温度は、３００℃以上５００℃以下であり、好ましくは３５０℃以上４５０℃以下である。また、到達温度での保持時間は、１５分以上１２０分以下であり、好ましくは３０分以上６０分以下である。ＯＳアニールを行うことにより、酸化物半導体層５４０が結晶化され、多結晶構造を有する酸化物半導体層５４４が形成される。
【0095】
なお、本実施形態の表示装置１００を製造する場合、選択トランジスタ２０１の酸化物半導体層５４４を形成すると同時に、映像信号線１１６として用いるための酸化物半導体層で構成される配線パターンが形成される。そのため、このプロセスで形成される配線パターンは、酸化物半導体層５４４と同じ結晶構造を有する。
【0096】
【0097】
絶縁層５５０の成膜方法及び絶縁材料は、絶縁層５２０の説明を参照すればよい。本実施形態において、絶縁層５５０の膜厚は、例えば、５０ｎｍ以上１５０ｎｍ以下であるが、この例に限られない。
【0098】
絶縁層５５０として、酸素を含む絶縁材料を用いることが好ましい。また、絶縁層５５０として、欠陥が少ない絶縁層を用いることが好ましい。例えば、絶縁層５５０における酸素の組成比と、絶縁層５５０と同様の組成の絶縁層（以下、「他の絶縁層」という）における酸素の組成比と、を比較した場合、絶縁層５５０における酸素の組成比の方が当該他の絶縁層における酸素の組成比よりも当該絶縁層に対する化学量論比に近い。例えば、絶縁層５５０及び絶縁層５８０の各々に酸化シリコン（ＳｉＯｘ）が用いられる場合、絶縁層５５０として用いられる酸化シリコンにおける酸素の組成比は、絶縁層５８０として用いられる酸化シリコンにおける酸素の組成比に比べて、酸化シリコンの化学量論比に近い。例えば、絶縁層５５０として、電子スピン共鳴法（ＥＳＲ）で評価したときに欠陥が観測されない層が用いられてもよい。
【0099】
絶縁層５５０として欠陥が少ない絶縁層を形成するために、３５０℃以上の成膜温度で絶縁層５５０を成膜してもよい。また、絶縁層５５０を成膜した後に、絶縁層５５０の一部に酸素を打ち込む処理を行ってもよい。本実施形態では、絶縁層５５０として、欠陥が少ない絶縁層を形成するために、３５０℃以上の成膜温度で酸化シリコン層が形成される。
【0100】
【0101】
金属酸化物層５５５は、スパッタリング法によって成膜される。金属酸化物層５５５の成膜によって、絶縁層５５０に酸素が打ち込まれる。アルミニウムを主成分とする金属酸化物層は、例えば、酸化アルミニウム（ＡｌＯｘ）、酸化窒化アルミニウム（ＡｌＯｘＮｙ）、窒化酸化アルミニウム（ＡｌＮｘＯｙ）、窒化アルミニウム（ＡｌＮｘ）などの無機絶縁層が用いられる。「アルミニウムを主成分とする金属酸化物層」とは、金属酸化物層５５５に含まれるアルミニウムの比率が、金属酸化物層５５５全体の１％以上であることを意味する。金属酸化物層５５５に含まれるアルミニウムの比率は、金属酸化物層５５５全体の５％以上７０％以下、１０％以上６０％以下、又は３０％以上５０％以下であってもよい。上記の比率は、質量比であってもよく、重量比であってもよい。
【0102】
金属酸化物層５５５の膜厚は、例えば、５ｎｍ以上１００ｎｍ以下、５ｎｍ以上５０ｎｍ以下、５ｎｍ以上３０ｎｍ以下、又は７ｎｍ以上１５ｎｍ以下である。本実施形態では、金属酸化物層５５５として酸化アルミニウムが用いられる。酸化アルミニウムはガスに対する高いバリア性を備えている。本実施形態において、金属酸化物層５５５として用いられた酸化アルミニウムは、金属酸化物層５５５の成膜時に絶縁層５５０に打ち込まれた酸素が外方へ拡散することを抑制する。
【0103】
例えば、金属酸化物層５５５をスパッタリング法で形成した場合、金属酸化物層５５５の膜中にはスパッタリングで用いられたプロセスガスが残存する。例えば、スパッタリングのプロセスガスとしてＡｒが用いられた場合、金属酸化物層５５５の膜中にはＡｒが残存することがある。残存したＡｒは金属酸化物層５５５に対するＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で検出することができる。
【0104】
酸化物半導体層５４４の上に絶縁層５５０が成膜され、絶縁層５５０の上に金属酸化物層５５５が成膜された状態で、酸化物半導体層５４４へ酸素を供給するための熱処理（酸化アニール）が行われる（ステップＳ１００７）。
【0105】
酸化物半導体層５４４が成膜されてから酸化物半導体層５４４の上に絶縁層５５０が成膜されるまでの間の工程で、酸化物半導体層５４４の上面及び側面には多くの酸素欠陥が発生する。上記の酸化アニールによって、絶縁層５５０から放出された酸素が酸化物半導体層５４４の上面及び側面に供給され、酸化物半導体層５４４の内部の酸素欠陥が修復される。
【0106】
上記の酸化アニールにおいて、絶縁層５５０に打ち込まれた酸素は、金属酸化物層５５５によってブロックされるため、大気中への放出が抑制される。したがって、ステップＳ１００７で行われる酸化アニールによって、酸素が効率よく酸化物半導体層５４４に供給され、酸化物半導体層５４４の内部の酸素欠陥が修復される。
【0107】
次に、図９及び図１４に示すように、酸化アニールの後に、金属酸化物層５５５はエッチング（除去）される（ステップＳ１００８）。金属酸化物層５５５のエッチングには、ウェットエッチング及びドライエッチングのいずれが用いられてもよい。ウェットエッチングのエッチャントとしては、例えば希釈フッ酸（ＤＨＦ）が用いられる。当該エッチングによって、絶縁層５５０の全面に形成された金属酸化物層５５５が除去される。換言すると、金属酸化物層５５５の除去はマスクを用いずに行われる。さらに換言すると、ステップＳ１００８で行われるエッチングによって、少なくとも平面視において、ある１つのパターンに形成された酸化物半導体層５４４と重なる領域の全ての金属酸化物層５５５が除去される。
【0108】
次に、図９及び図１５に示すように、絶縁層５５０の上にゲート電極５６４）を形成する（ステップＳ１００９）。ゲート電極５６４は、スパッタリング法又は原子層堆積法によって形成された金属層に対し、パターニングを行うことにより形成される。上記のように、ゲート電極５６４は、金属酸化物層５５５が除去されることで露出した絶縁層５５０と接するように形成される。
【0109】
上記のとおり、ゲート電極５６４は、図３及び図４に示した走査信号線１１４に相当する。したがって、図示は省略するが、ゲート電極５６４を形成する際、走査信号線１１４として機能する配線パターンも形成されている。
【0110】
ゲート電極５６４の材料としては、一般的な金属材料が用いられる。金属材料としては、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、銀（Ａｇ）、銅（Ｃｕ）、及びこれらの合金又は化合物などを用いることができる。ゲート電極５６４は、上記の材料が単層構造で用いられてもよいし、積層構造で用いられてもよい。
【0111】
次に、図９及び図１６に示すように、ゲート電極５６４が形成された状態で、酸化物半導体層５４４のソース領域５４４Ｓ及びドレイン領域５４４Ｄが形成される（ステップＳ１０１０）。具体的には、イオン注入又はイオンドーピング法によって、ゲート電極５６４をマスクとして絶縁層５５０を介して酸化物半導体層５４４に不純物元素が注入される。ステップＳ１０１０では、ゲート電極５６４で覆われていない酸化物半導体層５４４の一部に対して、例えば、アルゴン（Ａｒ）、リン（Ｐ）、ボロン（Ｂ）などの不純物元素が注入される。
【0112】
酸化物半導体層５４４のうち不純物元素が注入された領域は、酸素欠損が形成される。そして、酸素欠損に水素が結合するドナー準位が形成されることにより、導電層として機能し得る程度に低抵抗化される。すなわち、ステップＳ１０１０で酸化物半導体層５４４に不純物元素が注入された結果、ゲート電極５６４で覆われていない領域には、導電部４０３ｂ（ソース領域５４４Ｓ及びドレイン領域５４４Ｄ）が形成される。他方、酸化物半導体層５４４のうち、ゲート電極５６４で覆われた領域には、チャネル部４０３ａ（チャネル領域５４４ＣＨ）が形成される。ゲート電極５６４がマスクとして機能するため、チャネル部４０３ａには不純物元素は注入されない。導電部４０３ｂの抵抗率は、チャネル部４０３ａの抵抗率よりも低い。
【0113】
なお、本実施形態の表示装置１００を製造する場合、酸化物半導体層５４４に不純物が注入されると同時に、上記の酸化物半導体層で構成された配線パターン（映像信号線１１６として機能する配線パターン）にも不純物が注入される。この不純物注入により、配線パターンは、導電部４０３ｂと同一のシート抵抗もしくは電気伝導度を有する酸化物半導体層となる。すなわち、図１６に示すプロセスによって酸化物半導体層で構成された映像信号線１１６が形成される。
【0114】
ただし、映像信号線１１６として機能する配線パターンの上に走査信号線１１４が配置された状態で上記のイオン注入が行われると、走査信号線１１４と重畳する配線パターンには不純物元素が添加されず、配線パターンの低抵抗化を行うことができない。そのため、本実施形態では、半導体装置１０を製造するプロセスとは異なる方法で映像信号線１１６の一部（図３及び図４に示した交差部１１６ａ）を形成する。この点については、後述する。
【0115】
本実施形態では、絶縁層５５０を介して酸化物半導体層５４４に不純物元素が注入されるため、ソース領域５４４Ｓ及びドレイン領域５４４Ｄだけでなく、絶縁層５５０にもアルゴン（Ａｒ）、リン（Ｐ）、ボロン（Ｂ）などの不純物元素が含まれている。さらに、酸化物半導体層５４４又は絶縁層５５０の下方に位置する絶縁層５２０にもアルゴン（Ａｒ）、リン（Ｐ）、ボロン（Ｂ）などの不純物元素が含まれている。
【0116】
【0117】
絶縁層５７０及び５８０の成膜方法及び絶縁材料は、絶縁層５２０の説明を参照すればよい。絶縁層５７０の膜厚は、５０ｎｍ以上５００ｎｍ以下である。絶縁層５８０の膜厚は、５０ｎｍ以上５００ｎｍ以下である。本実施形態では、例えば、絶縁層５７０として窒化シリコン層が形成され、絶縁層５８０として酸化シリコン層が形成される。本実施形態では、３５０℃以上４００℃以下の成膜温度でプラズマＣＶＤ法により絶縁層５７０及び５８０を成膜する。
【0118】
次に、図９及び図１８に示すように、絶縁層５５０、絶縁層５７０及び５８０にコンタクトホール５７１及び５７３を形成する（ステップＳ１０１２）。コンタクトホール５７１によってソース領域５４４Ｓが露出され、コンタクトホール５７３によってドレイン領域５４４Ｄが露出される。コンタクトホール５７１及び５７３によってソース領域５４４Ｓ及びドレイン領域５４４Ｄが露出したら、図５に示したソース電極５９１及びドレイン電極５９３を形成する（ステップＳ１０１３）。以上のプロセスを経て、図５に示した半導体装置１０が完成する。
【0119】
ソース電極５９１及びドレイン電極５９３は、例えば、スパッタリング法により成膜される。ソース電極５９１及びドレイン電極５９３は、一般的な金属材料を用いて形成することができる。金属材料としては、例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、モリブデン（Ｍｏ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、ビスマス（Ｂｉ）、銀（Ａｇ）、銅（Ｃｕ）、及びこれらの合金又は化合物を用いることができる。ソース電極５９１及びドレイン電極５９３は、単層構造であってもよいし、積層構造であってもよい。
【0120】
上記の製造方法で作製した半導体装置１０では、チャネル領域５４４ＣＨのチャネル長Ｌが２μｍ以上４μｍ以下、かつ、チャネル領域５４４ＣＨのチャネル幅が２μｍ以上２５μｍ以下の範囲において、移動度が３０ｃｍ２／Ｖｓ以上、３５ｃｍ２／Ｖｓ以上、又は４０ｃｍ２／Ｖｓ以上の電気特性（具体的には、電界効果移動度）を得ることができる。本実施形態における電界効果移動度とは、半導体装置１０の飽和領域における電界効果移動度であって、ソース電極とドレイン電極との間の電位差（Ｖｄ）が、ゲート電極に供給される電圧（Ｖｇ）から半導体装置１０の閾値電圧（Ｖｔｈ）を引いた値（Ｖｇ－Ｖｔｈ）より大きい領域における電界効果移動度の最大値を意味する。
【0121】
本実施形態の半導体装置１０は、ソース領域５４４Ｓ及びドレイン領域５４４Ｄを構成する導電部４０３ｂの抵抗率が十分に低い。そのため、導電部４０３ｂと同一層で構成された酸化物半導体層を、配線（具体的には、映像信号線１１６）として用いることが可能である。酸化物半導体は、透光性を有するため、本実施形態のように酸化物半導体を配線材料として用いることが可能となれば、表示装置１００における表示部１１０の開口率を向上させる上で非常に有利である。
【0122】
［画素構造の製造方法］
上記のとおり、酸化物半導体層で構成された配線パターンの上に走査信号線１１４が交差した状態で不純物元素のイオン注入が行われると、走査信号線１１４がマスクとなって配線パターンに不純物元素が添加されず、配線パターンの一部（交差部）において低抵抗化を行うことができない。そこで、本実施形態では、映像信号線１１６の交差部１１６ａの低抵抗化を、他の部分とは異なる方法で実現している。以下、画素構造の製造方法について説明する。
上記のとおり、酸化物半導体層で構成された配線パターンの上に走査信号線１１４が交差した状態で不純物元素のイオン注入が行われると、走査信号線１１４がマスクとなって配線パターンに不純物元素が添加されず、配線パターンの一部（交差部）において低抵抗化を行うことができない。そこで、本実施形態では、映像信号線１１６の交差部１１６ａの低抵抗化を、他の部分とは異なる方法で実現している。以下、画素構造の製造方法について説明する。
【0123】
図１９～図２２は、本発明の一実施形態の表示装置１００の製造方法を示す断面図である。具体的には、図１９～図２２は、いずれも図３に示した画素構造をＡ－Ａ’で切断した断面図に対応する。また、図２１及び図２２は、説明の便宜のために、各積層構造の拡大図も示している。
【0124】
まず、上記の図９に示したシーケンス図に従って図１５に示した状態までプロセスを進める。図１９に示すように、絶縁層５２０の上には、酸化物半導体層５４４及び５４４ａが形成されている。酸化物半導体層５４４は、半導体装置１０の活性層として機能する。酸化物半導体層５４４ａは、酸化物半導体層５４４と同一層で構成され、映像信号線１１６として用いるための配線パターンである。
【0125】
酸化物半導体層５４４及び５４４ａの上には、それぞれ絶縁層５５０を介して走査信号線１１４が形成される。ここで、酸化物半導体層５４４と重畳する走査信号線１１４は、半導体装置１０のゲート電極として機能する。酸化物半導体層５４４ａと重畳する走査信号線１１４は、図３に示したように、単に酸化物半導体層５４４ａと交差しているにすぎない。
【0126】
次に、図２０に示すように、酸化物半導体層５４４ａを覆うようにレジストマスク５６６を形成する。レジストマスク５６６は、後述するイオン注入工程において、酸化物半導体層５４４ａに不純物元素が添加されないようにするために配置される。そのため、酸化物半導体層５４４ａのサイズに対して十分なマージンを確保したサイズで形成することが望ましい。例えば、図２０に示すように、レジストマスク５６６は、酸化物半導体層５４４ａの端部（エッジ）から外側に向かって所定の距離Ｌだけ離れた範囲まで覆うように配置される。
【0127】
次に、図２１に示すように、酸化物半導体層５４４の一部にイオン注入により不純物元素を添加する。このプロセスは、図９のＳ１０１０に対応し、イオン注入の条件等は、図１６に示したプロセスと同様である。上記のとおり、不純物元素を添加する過程で酸化物半導体層５４４には、チャネル部４０３ａ及び導電部４０３ｂが形成される。このとき、酸化物半導体層５４４には走査信号線１１４（ゲート電極）をマスクとして不純物元素が添加されるため、セルフアラインでチャネル部４０３ａ及び導電部４０３ｂが形成される。
【0128】
なお、絶縁層５５０では、不純物元素を添加する過程でシリコンと水素との結合が分断され、水素が発生すると考えられる。絶縁層５５０で発生した水素は、酸化物半導体層５４４の内部の酸素欠損と結合し、浅いドナー準位を形成する。そのため、導電部４０３ｂは、図２１に示したプロセスが行われた時点で、低抵抗化されていると考えられる。
【0129】
図２１に示す拡大図において、「×」で示される記号は、イオン注入プロセスによって膜内部に形成された欠陥を模式的に示している。図２１に示すように、欠陥は、絶縁層５２０の一部、酸化物半導体層５４４の一部（導電部４０３ｂ）、及び絶縁層５５０の一部に形成される。具体的には、絶縁層５２０、酸化物半導体層５４４及び絶縁層５５０のうち、走査信号線１１４と重畳する部分には欠陥が形成されず、走査信号線１１４と重畳しない部分に欠陥が形成される。欠陥の形成は、不純物元素の添加によって発生する。換言すれば、絶縁層５２０、酸化物半導体層５４４及び絶縁層５５０で構成される積層構造のうち、走査信号線１１４と重畳しない領域（すなわち、欠陥が存在する領域）の各層には不純物元素が含まれ、走査信号線１１４と重畳する領域の各層には不純物元素が含まれていないと言える。
【0130】
他方、酸化物半導体層５４４ａの上には、レジストマスク５６６が配置されているため、酸化物半導体層５４４ａには不純物元素が添加されない。したがって、酸化物半導体層５４４ａは、全体的にチャネル部４０３ａと同じ状態（導電部４０３ｂに比べて抵抗率が高い状態）が維持され、不純物元素は含まれない。つまり、絶縁層５２０、酸化物半導体層５４４ａ及び絶縁層５５０で構成される積層構造は、走査信号線１１４と重畳する領域及び重畳しない領域のいずれの各層にも不純物元素が含まれていないと言える。
【0131】
また、酸化物半導体層５４４ａの端部から外側に向かって所定の範囲内に位置する絶縁層５２０及び絶縁層５５０にも不純物元素は含まれない。このように、図２１に示すプロセスを行った場合、酸化物半導体層５４４ａの端部から外側に向かって所定の範囲内に位置する絶縁層５２０及び絶縁層５５０には不純物元素が含まれないのに対し、酸化物半導体層５４４の端部から外側に向かって所定の範囲内（所定の距離Ｌだけ離れた範囲の内側）に位置する絶縁層５２０及び絶縁層５５０には不純物元素が含まれる点で、両者の構成は異なっている。
【0132】
次に、図２２に示すように、走査信号線１１４の上に絶縁層５７０を形成する。上記のとおり、本実施形態では、絶縁層５７０として窒化シリコン層を形成する。絶縁層５７０は、プラズマＣＶＤ法により成膜温度３５０℃以上４００℃以下で成膜される。通常、プラズマＣＶＤ法で成膜した窒化シリコン層には、多くの水素が含まれている。本実施形態では、絶縁層５７０に含まれる水素を、酸化物半導体層５４４ａの低抵抗化プロセスに利用する。
【0133】
本実施形態の場合、成膜中の温度が３５０℃以上であるため、窒化シリコン層に含まれる水素は絶縁層５２０及び絶縁層５５０を介して拡散する。図２２に示す拡大図において、「〇」で示される記号は、絶縁層５７０から拡散した水素、又はイオン注入プロセスによって絶縁層５２０もしくは絶縁層５５０の内部で発生して拡散した水素を示している。
【0134】
図２２の拡大図に示すように、酸化物半導体層５４４の周囲では、絶縁層５２０及び５５０に「×」で示される欠陥（主に、シリコンのダングリングボンド）が多数形成されているため、拡散した水素が欠陥と結合してトラップされる。したがって、酸化物半導体層５４４の周囲に拡散した水素のほとんどは、チャネル部４０３ａまで到達せず、チャネル部４０３ａの水素化による低抵抗化は起こらない。
【0135】
他方、酸化物半導体層５４４ａの周囲では、絶縁層５２０及び５５０に欠陥が形成されていないため、拡散した水素は、酸化物半導体層５４４ａの全体に到達する。その結果、酸化物半導体層５４４ａの内部の酸素欠損は拡散してきた水素と結合し、浅いドナー準位を形成する。すなわち、酸化物半導体層５４４ａは、ほぼ全体が水素化され、低抵抗化される。このような過程で低抵抗化した酸化物半導体層５４４ａが、図３に示した交差部１１６ａとして機能する。上記のとおり、酸化物半導体層５４４ａのほぼ全体が水素化されるため、酸化物半導体層５４４ａ（すなわち交差部１１６ａ）は、走査信号線１１４と重畳する部分も重畳しない部分も同じ抵抗率であると言える。
【0136】
以上のように、本実施形態では、導電部４０３ｂを形成するためのイオン注入プロセスを行う際に、走査信号線１１４と映像信号線１１６とが交差する部分（交差部１１６ａに相当する部分）にレジストマスクを配置する。これにより、映像信号線１１６として利用する配線パターン（酸化物半導体層５４４ａ）のうち走査信号線１１４と重畳する部分を十分に水素化することが可能となり、結果として、交差部１１６ａの低抵抗化を実現することができる。
【0137】
本実施形態では、半導体装置１０の活性層として機能する酸化物半導体層５４４と同一層で映像信号線１１６を形成する。そのため、映像信号線１１６の大部分は、半導体装置１０のソース領域又はドレイン領域として機能する導電部４０３ｂと同一の抵抗率を有する。しかし、本実施形態では、走査信号線１１４と映像信号線１１６とが交差する部分に対し、映像信号線１１６の一部として交差部１１６ａを形成する。交差部１１６ａは、イオン注入により酸化物半導体層を低抵抗化した導電部４０３ｂとは異なり、水素化により酸化物半導体層を低抵抗化した部分である。したがって、交差部１１６ａの抵抗率は、チャネル部４０３ａよりも低い。
【0138】
〈第２実施形態〉
本実施形態では、第１実施形態とは異なる方法で、映像信号線１１６のうち走査信号線１１４と交差する部分を低抵抗化する例について説明する。以下の説明において、第１実施形態と同様の構成については、図面において同じ符号を用いて説明を省略し、第１実施形態との相違点に着目して説明する。
本実施形態では、第１実施形態とは異なる方法で、映像信号線１１６のうち走査信号線１１４と交差する部分を低抵抗化する例について説明する。以下の説明において、第１実施形態と同様の構成については、図面において同じ符号を用いて説明を省略し、第１実施形態との相違点に着目して説明する。
【0139】
図２３～図２５は、本発明の一実施形態の表示装置１００の製造方法を示す断面図である。図２３～図２５において、左側の積層構造は、選択トランジスタ２０１に含まれる積層構造に対応し、右側の積層構造は、走査信号線１１４と映像信号線１１６の交差部に含まれる積層構造に対応する。図２４及び図２５は、説明の便宜のために、各積層構造の拡大図も示している。
【0140】
まず、第１実施形態の図９に示したシーケンス図に従って図１４に示した状態までプロセスを進める。図２３に示すように、絶縁層５２０の上には、酸化物半導体層５４４及び５４４ａが形成されている。酸化物半導体層５４４は、選択トランジスタ２０１の活性層として機能する。酸化物半導体層５４４ａは、酸化物半導体層５４４と同一層で構成され、映像信号線１１６として用いるための配線パターンである。
【0141】
その後、絶縁層５５０の上に、酸化物半導体層５４４と重畳するレジストマスク５５２を形成する。本実施形態において、レジストマスク５５２は、酸化物半導体層５４４のうち、最終的にチャネル部４０３ａとして機能させたい部分の直上に位置するように位置合わせして配置される。
【0142】
次に、図２４に示すように、酸化物半導体層５４４の一部及び酸化物半導体層５４４ａの全体にイオン注入により不純物元素を添加する。イオン注入の条件等は、第１実施形態で説明した図１６に示したプロセスと同様である。上記のとおり、不純物元素を添加する過程で酸化物半導体層５４４には、チャネル部４０３ａ及び導電部４０３ｂが形成される。なお、図２４の拡大図において、「×」で示される記号は、第１実施形態と同様に、イオン注入プロセスによって膜内部に形成された欠陥を模式的に示している。
【0143】
他方、酸化物半導体層５４４ａの上には、レジストマスク５５２が配置されていないため、酸化物半導体層５４４ａの全体に不純物元素が添加される。したがって、酸化物半導体層５４４ａは、不純物元素が添加される過程で低抵抗化される。つまり、本実施形態では、映像信号線１１６の全体が導電部４０３ｂと同じ構成（例えば同一の抵抗率）を有する酸化物半導体層で構成される。また、酸化物半導体層５４４ａの全体に不純物元素が添加されるため、酸化物半導体層５４４ａの周囲の絶縁層５２０及び５５０にも不純物元素が含まれる。
【0144】
次に、図２５に示すように、酸化物半導体層５４４及び５４４ａと重畳するように走査信号線１１４を形成する。酸化物半導体層５４４と重畳する走査信号線１１４は、チャネル部４０３ａに合わせて配置される。すなわち、チャネル長方向における走査信号線１１４の幅は、チャネル部４０３ａの幅と一致する、又は、チャネル部４０３ａの幅よりも若干広くなるように設定される。このように走査信号線１１４を配置することにより、酸化物半導体層５４４と重畳する走査信号線１１４を半導体装置１０のゲート電極として機能させることができる。
【0145】
その後、走査信号線１１４の上に絶縁層５７０を形成する。上記のとおり、本実施形態では、絶縁層５７０として窒化シリコン層を形成する。第１実施形態と同様に、絶縁層５７０を成膜する過程で絶縁層５２０及び５５０を介して水素が拡散するが、酸化物半導体層５４４の周囲は、絶縁層５２０及び５５０に欠陥が多数形成されているため、拡散した水素がトラップされる。したがって、酸化物半導体層５４４の周囲に拡散した水素のほとんどは、チャネル部４０３ａまで到達せず、チャネル部４０３ａの水素化による低抵抗化は起こらない。
【0146】
以上のように、本実施形態では、選択トランジスタ２０１の活性層となる酸化物半導体層５４４にチャネル部４０３ａ及び導電部４０３ｂを形成する際、レジストマスク５５２を用いる。その際、配線パターンである酸化物半導体層５４４ａの上方にはレジストマスク５５２を配置しないため、酸化物半導体層５４４ａの全体をイオン注入プロセスにより低抵抗化することができる。
【0147】
したがって、図２５に示すように、絶縁層５２０、酸化物半導体層５４４及び絶縁層５５０で構成される積層構造のうち、走査信号線１１４と重畳しない領域（すなわち、欠陥が存在する領域）の各層には不純物元素が含まれ、走査信号線１１４と重畳する領域の各層には不純物元素が含まれていないと言える。また、絶縁層５２０、酸化物半導体層５４４ａ及び絶縁層５５０で構成される積層構造は、走査信号線１１４と重畳する領域及び重畳しない領域のいずれの各層にも不純物元素が含まれていると言える。
【0148】
〈第３実施形態〉
本実施形態では、第１実施形態とは異なる方法で、映像信号線１１６のうち走査信号線１１４と交差する部分を低抵抗化する例について説明する。以下の説明において、第１実施形態と同様の構成については、図面において同じ符号を用いて説明を省略し、第１実施形態との相違点に着目して説明する。
本実施形態では、第１実施形態とは異なる方法で、映像信号線１１６のうち走査信号線１１４と交差する部分を低抵抗化する例について説明する。以下の説明において、第１実施形態と同様の構成については、図面において同じ符号を用いて説明を省略し、第１実施形態との相違点に着目して説明する。
【0149】
図２６～図２９は、本発明の一実施形態の表示装置１００の製造方法を示す断面図である。図２６～図２９において、左側の積層構造は、選択トランジスタ２０１に含まれる積層構造に対応し、右側の積層構造は、走査信号線１１４と映像信号線１１６の交差部に含まれる積層構造に対応する。図２８～図２９は、説明の便宜のために、各積層構造の拡大図も示している。
【0150】
まず、第１実施形態の図９に示したシーケンス図に従って図１４に示した状態までプロセスを進める。図２６に示すように、絶縁層５２０の上には、酸化物半導体層５４４及び５４４ａが形成されている。酸化物半導体層５４４は、選択トランジスタ２０１の活性層として機能する。酸化物半導体層５４４ａは、酸化物半導体層５４４と同一層で構成され、映像信号線１１６として用いるための配線パターンである。
【0151】
その後、絶縁層５５０の上に、酸化物半導体層５４４と重畳するレジストマスク５５３を形成する。本実施形態において、レジストマスク５５３は、酸化物半導体層５４４の全体を覆うように配置される。ただし、この例に限らず、レジストマスク５５３は、酸化物半導体層５４４の一部を覆うように配置されてもよい。ただし、レジストマスク５５３のチャネル長方向における幅は、最終的にチャネル部４０３ａとして機能する部分の幅（すなわち、走査信号線１１４の幅）よりも広くしておく。
【0152】
次に、図２７に示すように、酸化物半導体層５４４ａの全体にイオン注入により不純物元素を添加する。イオン注入の条件等は、第１実施形態で説明した図１６に示したプロセスと同様である。図２７の拡大図において、「×」で示される記号は、第１実施形態と同様に、イオン注入プロセスによって膜内部に形成された欠陥を模式的に示している。図２７に示すプロセスにおいて、酸化物半導体層５４４は、全体がレジストマスク５５３で覆われているため、不純物元素が添加されない。すなわち、酸化物半導体層５４４は、抵抗率の高い状態が維持される。
【0153】
他方、酸化物半導体層５４４ａの上には、レジストマスク５５２が配置されていないため、酸化物半導体層５４４ａの全体に不純物元素が添加される。したがって、酸化物半導体層５４４ａは、不純物元素が添加される過程で低抵抗化される。つまり、本実施形態では、映像信号線１１６の全体が導電部４０３ｂと同じ構成（例えば同一の抵抗率）を有する酸化物半導体層で構成される。また、酸化物半導体層５４４ａの全体に不純物元素が添加されるため、酸化物半導体層５４４ａの周囲の絶縁層５２０及び５５０にも不純物元素が含まれる。
【0154】
次に、図２８に示すように、酸化物半導体層５４４及び５４４ａと重畳するように走査信号線１１４を形成し、その後、再びイオン注入により不純物元素を添加する。この場合におけるイオン注入の条件等は、図２７に示したプロセスと同様であってもよいし、異なっていてもよい。図２８に示すプロセスによって、酸化物半導体層５４４には、チャネル部４０３ａ及び導電部４０３ｂが形成される。酸化物半導体層５４４には走査信号線１１４（ゲート電極）をマスクとして不純物元素が添加されるため、セルフアラインでチャネル部４０３ａ及び導電部４０３ｂが形成される。なお、酸化物半導体層５４４ａにも再度不純物元素が添加されるが、既に１回目のイオン注入の際に十分な量の不純物元素が添加されているため、酸化物半導体層５４４ａの抵抗率が大きく変わることはない。
【0155】
次に、図２９に示すように、走査信号線１１４の上に絶縁層５７０を形成する。本実施形態では、絶縁層５７０として窒化シリコン層を形成する。第１実施形態と同様に、絶縁層５７０を成膜する過程で絶縁層５２０及び５５０を介して水素が拡散するが、酸化物半導体層５４４の周囲は、絶縁層５２０及び５５０に欠陥が多数形成されているため、拡散した水素がトラップされる。したがって、酸化物半導体層５４４の周囲に拡散した水素のほとんどは、チャネル部４０３ａまで到達せず、チャネル部４０３ａの水素化による低抵抗化は起こらない。
【0156】
以上のように、本実施形態では、あらかじめ配線パターンである酸化物半導体層５４４ａの全体にイオン注入により不純物元素を添加し、酸化物半導体層５４４ａの全体を低抵抗化する。その後、選択トランジスタ２０１の活性層となる酸化物半導体層５４４に、走査信号線１１４をマスクとして利用してチャネル部４０３ａ及び導電部４０３ｂを形成する。本実施形態によれば、酸化物半導体層５４４ａの全体を導電部４０３ｂで構成しつつ、セルフアラインで選択トランジスタ２０１の活性層を形成することができる。
【0157】
また、本実施形態によれば、絶縁層５２０、酸化物半導体層５４４及び絶縁層５５０で構成される積層構造における不純物元素の分布と、絶縁層５２０、酸化物半導体層５４４ａ及び絶縁層５５０で構成される積層構造における不純物元素の分布は、第２実施形態と同じである。
【0158】
〈第４実施形態〉
第１実施形態から第３実施形態では、走査信号線１１４と映像信号線１１６とが交差する積層構造において、走査信号線１１４と重畳する映像信号線１１６を低抵抗化する例について説明した。しかしながら、第１実施形態から第３実施形態で説明した構成は、酸化物半導体で構成される導電層と他の導電層とが重畳する積層構造であれば、いかなる構造に対しても適用可能である。例えば、第１実施形態から第３実施形態で説明した構成は、容量素子を形成する場合についても適用可能である。
第１実施形態から第３実施形態では、走査信号線１１４と映像信号線１１６とが交差する積層構造において、走査信号線１１４と重畳する映像信号線１１６を低抵抗化する例について説明した。しかしながら、第１実施形態から第３実施形態で説明した構成は、酸化物半導体で構成される導電層と他の導電層とが重畳する積層構造であれば、いかなる構造に対しても適用可能である。例えば、第１実施形態から第３実施形態で説明した構成は、容量素子を形成する場合についても適用可能である。
【0159】
図３０は、本発明の一実施形態の表示装置１００における画素１１２の構造を示す断面図である。具体的には、図３０は、画素１１２に配置された選択トランジスタ２０１及び容量素子２０２を示している。なお、第１実施形態の図４と同じ構成については、同じ符号で表して説明を省略する。
【0160】
本実施形態において、容量素子２０２の下部電極２０２ａは、例えば選択トランジスタ２０１の活性層（酸化物半導体層５４４）と同一層で構成された酸化物半導体層を用いて形成することができる。図３０に示す例では、第１実施形態と同様に、水素化により低抵抗化した酸化物半導体層を下部電極２０２ａとして用いる。容量素子２０２の絶縁体としては、例えば絶縁層５５０を用いることができる。容量素子２０２の上部電極２０２ｂは、例えば例えば選択トランジスタ２０１のゲート電極（走査信号線１１４）と同一層で構成された金属層を用いて形成することができる。
【0161】
本実施形態では、容量素子２０２の上部電極２０２ｂの直下に位置する酸化物半導体層を十分に低抵抗化することができるため、酸化物半導体層を容量素子２０２の下部電極２０２ａとして利用することが可能である。この場合、選択トランジスタ２０１と容量素子２０２とを接続する導電部４０３ｂが可視光に対して透明であるため、画素１１２内において導電部４０３ｂをどのように配置しても開口率の低下を気にする必要がないという利点を有する。
【0162】
〈第５実施形態〉
本実施形態では、第１実施形態に示す半導体装置１０の構成とは異なる構成を有する半導体装置１０ａについて説明する。
本実施形態では、第１実施形態に示す半導体装置１０の構成とは異なる構成を有する半導体装置１０ａについて説明する。
【0163】
本実施形態に係る半導体装置１０ａの構成は、第１実施形態の半導体装置１０と類似しているが、下地となる絶縁層５２０と酸化物半導体層５４４との間に金属酸化物層５３０が設けられている点において、第１実施形態の半導体装置１０と相違する。以下の説明において、第１実施形態と同様の構成については説明を省略し、主に第１実施形態との相違点について説明する。
【0164】
図３１は、本発明の一実施形態の表示装置１００に用いる半導体装置１０ａの構成を示す断面図である。図３１に示すように、半導体装置１０ａは、絶縁層５２０、金属酸化物層５３０、酸化物半導体層５４４、絶縁層５５０、ゲート電極５６４、絶縁層５７０、絶縁層５８０、ソース電極５９１、及びドレイン電極５９３を含む。
【0165】
金属酸化物層５３０は、絶縁層５２０の上に設けられている。金属酸化物層５３０は、絶縁層５２０に接している。酸化物半導体層５４４は、金属酸化物層５３０の上に設けられている。酸化物半導体層５４４の下面は、金属酸化物層５３０に接している。本実施形態において、金属酸化物層５３０の端部と酸化物半導体層５４４の端部とは略一致している。
【0166】
金属酸化物層５３０は、金属酸化物層５５５（図１３参照）と同様にアルミニウムを主成分とする金属酸化物を含む層であり、酸素や水素などのガスを遮蔽するガスバリア膜としての機能を備える。金属酸化物層５３０としては、金属酸化物層５５５と同様の材料を用いることができるが、異なる材料を用いてもよい。
【0167】
半導体装置１０ａの平面形状は、図６と同様なので図示を省略するが、平面視において、金属酸化物層５３０の平面パターンは、酸化物半導体層５４４の平面パターンと略同一である。図３１を参照すると、酸化物半導体層５４４の下面は金属酸化物層５３０によって覆われている。特に、本実施形態では、酸化物半導体層５４４の下面の全てが、金属酸化物層５３０によって覆われている。
【0168】
酸化物半導体層５４４におけるインジウムの比率が５０％以上であることで、高移動度の半導体装置１０ａを実現することができる。他方、このような酸化物半導体層５４４では、酸化物半導体層５４４に含まれる酸素が還元されやすく、酸化物半導体層５４４に酸素欠陥が形成されやすい。
【0169】
半導体装置１０ａのようなトップゲート構造では、製造プロセスの熱処理工程において、酸化物半導体層５４４よりも基板５００側に設けられる層（例えば、絶縁層５２０）から水素が放出される。そして、下層から放出された水素が酸化物半導体層５４４に到達することで、酸化物半導体層５４４に酸素欠陥が発生する場合がある。酸素欠陥の発生は、酸化物半導体層５４４のパターンサイズが大きいほど顕著である。このような酸素欠陥の発生を抑制するために、酸化物半導体層５４４の下面への水素の到達を抑制することが好ましい。
【0170】
また、酸化物半導体層５４４の上面は、酸化物半導体層５４４が形成された後の工程（例えば、パターニング工程又はエッチング工程）の影響を受ける。一方、酸化物半導体層５４４の下面は、上記のような影響を受けない。したがって、酸化物半導体層５４４の上面に形成される酸素欠陥は、酸化物半導体層５４４の下面に形成される酸素欠陥より多い。つまり、酸化物半導体層５４４の内部の酸素欠陥は、酸化物半導体層５４４の膜厚方向に一様な分布で存在しているのではなく、酸化物半導体層５４４の膜厚方向に不均一な分布で存在している。具体的には、酸化物半導体層５４４の内部の酸素欠陥は、酸化物半導体層５４４の下面側ほど少なく、酸化物半導体層５４４の上面側ほど多い。
【0171】
上記のように酸素欠陥が分布した酸化物半導体層５４４に対して、酸化物半導体層５４４の上面側に形成された酸素欠陥を修復するために必要な量の酸素を一様に供給すると、酸化物半導体層５４４の下面側には酸素が過剰に供給される。その結果、下面側では、過剰な酸素によって酸素欠陥とは異なる欠陥準位が形成されてしまい、信頼性試験における特性変動、又は電界効果移動度の低下などの現象が発生する虞がある。したがって、このような現象を抑制するためには、酸化物半導体層５４４の下面側への酸素供給を抑制しつつ、酸化物半導体層５４４の上面側へ酸素を供給することが望ましい。
【0172】
以上説明したように、第１実施形態の構成及び製造方法では、酸化物半導体層への酸素供給処理によって半導体装置の初期特性が改善されても、信頼性試験による特性変動が発生する虞がある。すなわち、初期特性と信頼性試験との間にはトレードオフの関係があると言える。しかし、本実施形態によれば、酸化物半導体層５４４の下面に金属酸化物層５３０を配置することにより、半導体装置１０ａの良好な初期特性及び信頼性試験を得ることができる。
【0173】
図３２～図３５を用いて、本発明の一実施形態の表示装置１００に用いる半導体装置１０ａの製造方法について説明する。図３２は、本発明の一実施形態の表示装置１００に用いる半導体装置１０ａの製造方法を示すシーケンス図である。図３３～図３５は、本発明の一実施形態の表示装置１００に用いる半導体装置１０ａの製造方法を示す断面図である。
【0174】
図３２に示すように、基板５００の上に絶縁層５２０が形成される（ステップＳ２００１）。ステップＳ２００１については、図９及び図１０に示すステップＳ１００１の説明を参照すればよい。本実施形態では、絶縁層５２０の材料として、窒化シリコン及び酸化シリコンを用いる。酸化シリコンは、熱処理によって酸素を放出するため、酸化物半導体層５４４の酸素欠陥を低減する上で好ましい。
【0175】
図３２及び図３３に示すように、絶縁層５２０の上に金属酸化物層５３０及び酸化物半導体層５４０を形成する（ステップＳ２００２）。金属酸化物層５３０及び酸化物半導体層５４０は、スパッタリング法又は原子層堆積法（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）によって成膜される。
【0176】
金属酸化物層５３０の材料は、図１３に示した金属酸化物層５５５の材料の説明を参照すればよい。金属酸化物層５３０の膜厚は、例えば、１ｎｍ以上１００ｎｍ以下、１ｎｍ以上５０ｎｍ以下、１ｎｍ以上３０ｎｍ以下、又は１ｎｍ以上１０ｎｍ以下である。本実施形態では、金属酸化物層５３０として酸化アルミニウムが用いられる。酸化アルミニウムはガスに対する高いバリア性を備えている。本実施形態において、金属酸化物層５３０として用いられた酸化アルミニウムは、絶縁層５２０から放出された水素及び酸素をブロックし、放出された水素及び酸素が酸化物半導体層５４０に到達することを抑制する。
【0177】
酸化物半導体層５４０の膜厚は、例えば、１０ｎｍ以上１００ｎｍ以下、１５ｎｍ以上７０ｎｍ以下、又は２０ｎｍ以上４０ｎｍ以下である。本実施形態では、酸化物半導体層５４０として、インジウム（Ｉｎ）及びガリウム（Ｇａ）を含む酸化物が用いられる。後述するステップＳ２００４で行われるＯＳアニールの前の酸化物半導体層５４０は、アモルファスである。
【0178】
後述するＯＳアニールによって、酸化物半導体層５４０を結晶化する場合、成膜後かつＯＳアニール前の酸化物半導体層５４０はアモルファス（酸化物半導体の結晶成分が少ない状態）であることが好ましい。成膜後の酸化物半導体層５４０がアモルファスとなる成膜方法については、図９に示したステップＳ１００２の説明を参照すればよい。
【0179】
次に、図３２及び図３４に示すように、酸化物半導体層５４０のパターンを形成する（ステップＳ２００３）。図示は省略するが、酸化物半導体層５４０の上にレジストマスクを形成し、当該レジストマスクを用いて酸化物半導体層５４０をエッチングする。酸化物半導体層５４０のエッチングは、ウェットエッチング及びドライエッチングのいずれが用いられてもよい。ウェットエッチングは、酸性のエッチャントを用いて行うことができる。酸性のエッチャントとしては、例えば、シュウ酸又はフッ酸を用いることができる。
【0180】
次に、図３２に示すように、酸化物半導体層５４０のパターン形成の後に酸化物半導体層５４０に対して熱処理（ＯＳアニール）が行われる（ステップＳ２００４）。本実施形態では、ＯＳアニールによって、酸化物半導体層５４０が結晶化する。また、結晶化された酸化物半導体層を、酸化物半導体層５４４と記載する。
【0181】
次に、図３２及び図３５に示すように、金属酸化物層５３０のパターンを形成する（ステップＳ２００５）。金属酸化物層５３０は、結晶化された酸化物半導体層５４４をマスクとしてエッチングされる。金属酸化物層５３０のエッチングは、ウェットエッチング及びドライエッチングのいずれが用いられてもよい。ウェットエッチングのエッチャントとしては、例えば希釈フッ酸（ＤＨＦ）が用いられる。結晶化された酸化物半導体層５４４は、アモルファスの酸化物半導体層５４０と比較して、希釈フッ酸に対するエッチング耐性を有する。そのため、酸化物半導体層５４４をマスクとして、自己整合的に金属酸化物層５３０をエッチングすることができる。これにより、フォトリソグラフィ工程を省略することができる。
【0182】
図３２に示すステップＳ２００６～ステップＳ２０１４に示す工程は、図９に示すステップＳ１００５～ステップＳ１０１３と同様であるため、以降の説明を省略する。ステップＳ２００６～ステップＳ２０１４を経ることにより、図３１に示した半導体装置１０ａを形成することができる。
【0183】
上記の製造方法で作製した半導体装置１０ａでは、チャネル領域５４４ＣＨのチャネル長Ｌが２μｍ以上４μｍ以下、かつ、チャネル領域５４４ＣＨのチャネル幅が２μｍ以上２５μｍ以下の範囲において、移動度が５０ｃｍ２／Ｖｓ以上、５５ｃｍ２／Ｖｓ以上、又は６０ｃｍ２／Ｖｓ以上の電気特性（具体的には、電界効果移動度）を得ることができる。本実施形態における電界効果移動度の定義は、第１実施形態と同様である。
【0184】
〈第６実施形態〉
本実施形態では、第５実施形態とは異なる方法で製造された半導体装置について説明する。本実施形態の半導体装置の構造は、外観としては第２実施形態で説明した半導体装置１０ａと同一であるため、以下の説明では半導体装置１０ａと記載する。本実施形態では、第５実施形態と異なる点に着目して説明する。
本実施形態では、第５実施形態とは異なる方法で製造された半導体装置について説明する。本実施形態の半導体装置の構造は、外観としては第２実施形態で説明した半導体装置１０ａと同一であるため、以下の説明では半導体装置１０ａと記載する。本実施形態では、第５実施形態と異なる点に着目して説明する。
【0185】
図３６は、本発明の一実施形態の表示装置１００に用いる半導体装置１０ａの製造方法を示すシーケンス図である。図３６に示すように、本実施形態では、図３２に示したステップＳ２００７及びステップＳ２００９の２つの工程が省略されている。すなわち、本実施形態では、絶縁層５５０を形成した後、そのままの状態で酸化アニール（ステップＳ２００８）を行う。酸化アニールにより、絶縁層５５０から放出された酸素が酸化物半導体層５４０へと供給され、酸化物半導体層５４０に含まれる酸素欠陥が修復される。その際における金属酸化物層５３０の役割は、第５実施形態と同様であるため、ここでの説明は省略する。
【0186】
本実施形態の製造方法で作成した半導体装置１０ａでは、チャネル領域５４４ＣＨのチャネル長Ｌが２μｍ以上４μｍ以下、かつ、チャネル領域５４４ＣＨのチャネル幅が２μｍ以上２５μｍ以下の範囲において、移動度が３０ｃｍ２／Ｖｓ以上、３５ｃｍ２／Ｖｓ以上、又は４０ｃｍ２／Ｖｓ以上の電気特性（具体的には、電界効果移動度）を得ることができる。本実施形態における電界効果移動度の定義は、第１実施形態と同様である。
【0187】
〈第７実施形態〉
本実施形態では、第１実施形態とは異なる方法で製造された半導体装置について説明する。本実施形態の半導体装置の構造は、外観としては第１実施形態で説明した半導体装置１０と同一であるため、以下の説明では半導体装置１０と記載する。本実施形態では、第１実施形態と異なる点に着目して説明する。
本実施形態では、第１実施形態とは異なる方法で製造された半導体装置について説明する。本実施形態の半導体装置の構造は、外観としては第１実施形態で説明した半導体装置１０と同一であるため、以下の説明では半導体装置１０と記載する。本実施形態では、第１実施形態と異なる点に着目して説明する。
【0188】
図３７は、本発明の一実施形態の表示装置１００に用いる半導体装置１０の製造方法を示すシーケンス図である。図３７に示すように、本実施形態では、図９に示したステップＳ１００６及びステップＳ１００８の２つの工程が省略されている。すなわち、本実施形態では、絶縁層５５０を形成した後、そのままの状態で酸化アニール（ステップＳ１００７）を行う。酸化アニールにより、絶縁層５５０から放出された酸素が酸化物半導体層５４４へと供給され、酸化物半導体層５４４に含まれる酸素欠陥が修復される。
【0189】
〈第８実施形態〉
第１実施形態では、表示装置１００として液晶表示装置を例に挙げて説明したが、本実施形態では、有機ＥＬ表示装置に本発明を適用した例について説明する。本実施形態では、第１実施形態と異なる構成について説明を行い、同一の構成については同じ符号を用いて図示することにより説明を省略する。
第１実施形態では、表示装置１００として液晶表示装置を例に挙げて説明したが、本実施形態では、有機ＥＬ表示装置に本発明を適用した例について説明する。本実施形態では、第１実施形態と異なる構成について説明を行い、同一の構成については同じ符号を用いて図示することにより説明を省略する。
【0190】
図３８は、本発明の一実施形態の表示装置における画素回路３００の構成を示す図である。画素回路３００は、各画素１１２（図１参照）の発光制御を行うための回路である。図３８に示す例では、説明の便宜上、２つの半導体装置を用いた基本的な構成を例示するが、この例に限られるものではない。
【0191】
図３８に示すように、本実施形態の画素回路３００は、駆動トランジスタ３０１、選択トランジスタ３０２、保持容量３０３、及び発光素子３０４を含む。駆動トランジスタ３０１及び選択トランジスタ３０２は、酸化物半導体層を用いた半導体装置（具体的には、薄膜トランジスタ）で構成される。
【0192】
駆動トランジスタ３０１のソースは、アノード電源線３１１に接続され、駆動トランジスタ３０１のドレインは、発光素子３０４の一端（アノード）に接続されている。発光素子３０４の他端（カソード）は、共通配線３１２に接続されている。すなわち、表示期間において、共通配線３１２は、カソード電源線として機能する。アノード電源線３１１には、共通配線３１２よりも高い電源電圧が印加されている。
【0193】
選択トランジスタ３０２のゲートは、走査信号線１１４に接続され、選択トランジスタ３０２のソースは、映像信号線１１６に接続されている。選択トランジスタ３０２のドレインは、駆動トランジスタ３０１のゲートに接続されている。なお、選択トランジスタ３０２のソース及びドレインは、映像信号線１１６に印加された電圧と保持容量３０３に蓄積された電圧との関係によって入れ替わる場合がある。
【0194】
保持容量３０３は、駆動トランジスタ３０１のゲート及びドレイン、並びに選択トランジスタ３０２のドレインに接続されている。映像信号線１１６には、発光素子３０４の発光強度を決める階調信号が供給される。走査信号線１１４には、階調信号を書き込む画素を選択するための走査信号が供給される。
【0195】
以上説明した画素回路３００では、選択トランジスタ３０２を介して映像信号線１１６から入力された諧調信号（諧調電圧）が保持容量３０３に保持される。表示期間（発光期間）では、保持容量３０３に保持された電圧に応じた電流が駆動トランジスタ３０１を介してアノード電源線３１１から発光素子３０４に向かって流れる。本実施形態において、発光素子３０４は、有機ＥＬ素子である。発光素子３０４は、アノード電極とカソード電極との間を流れる電流量に応じた輝度で発光する。
【0196】
図３９は、本発明の一実施形態の表示装置における画素１１２の構造を示す断面図である。図３９に示すように、駆動トランジスタ３０１は、絶縁層５２０が設けられた基板５００の上に配置される。本実施形態の駆動トランジスタ３０１は、多結晶構造を有する酸化物半導体層５４４を含む。駆動トランジスタ３０１の基本的な構造は、第１実施形態の選択トランジスタ２０１の構造と同様であるため、詳細な説明は省略する。
【0197】
絶縁層５２０の上には、駆動トランジスタ３０１の酸化物半導体層５４４と同一層で構成された映像信号線１１６（具体的には、交差部１１６ａ）が設けられている。本実施形態の映像信号線１１６は、第１実施形態と同様のプロセスで酸化物半導体層を水素化することにより低抵抗化した配線である。
【0198】
駆動トランジスタ３０１には、発光素子３０４のアノード電極として機能する画素電極６２０が設けられている。本実施形態において、画素電極６２０は、ＩＴＯ等の透明導電膜と銀等の金属層とを積層した構造を有する。画素電極６２０の端部は、バンク又はリブと呼ばれる樹脂層８１０に覆われている。樹脂層８１０に設けられた開口部８１５は、画素電極６２０の表面の一部を露出させる。開口部８１５によって露出された画素電極６２０の表面の外形が発光素子３０４の発光領域を画定させる。
【0199】
開口部８１５の内側には、発光層８２０及び共通電極８３０が設けられる。共通電極８３０は、発光素子３０４のカソード電極として機能し、複数の画素１１２に跨って配置される。他方、画素電極６２０及び発光層８２０は、各画素１１２に対して個別に設けられる。発光層８２０は、画素の表示色に応じて異なる材料が用いられる。なお、図３９では発光層８２０のみを図示しているが、発光層８２０に加えて、ホール注入層、ホール輸送層、電子注入層、電子輸送層などの機能層を設けてもよい。
【0200】
発光素子３０４の上には、封止層８４０が設けられる。封止層８４０は、樹脂材料で構成してもよいが、樹脂材料と無機材料とを組み合わせて構成してもよい。本実施形態の封止層８４０は、窒化シリコン層で樹脂層を挟んだ三層構造で構成される。封止層８４０の上には、保護基板８５０が設けられる。保護基板８５０としては、ガラス基板等の透光性基板を用いることができる。
【0201】
本発明の実施形態として上記した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。また、各実施形態を基にして、当業者が適宜構成要素の追加、削除もしくは設計変更を行ったもの、又は、工程の追加、省略もしくは条件変更を行ったものも、本発明の要旨を備えている限り、本発明の範囲に含まれる。
【0202】
上記した各実施形態の態様によりもたらされる作用効果とは異なる他の作用効果であっても、本明細書の記載から明らかなもの、又は、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
【符号の説明】
【0203】
１０、１０ａ…半導体装置、１００…表示装置、１００Ａ…回路基板、１１０…表示部、１１２…画素、１１４…走査信号線、１１６…映像信号線、１２０…走査側駆動部、１３０…端子部、１４０…フレキシブルプリント回路基板、１５０…表示制御回路、２００…画素回路、２０１…選択トランジスタ、２０２…容量素子、２０３…液晶素子、２０４…共通配線、２０５…共通電極、３００…画素回路、３０１…駆動トランジスタ、３０２…選択トランジスタ、３０３…保持容量、３０４…発光素子、３１１…アノード電源線、３１２…共通配線（カソード電源線）、４０３ａ…チャネル部、４０３ｂ…導電部、５００…基板、５２０…絶縁層、５３０…金属酸化物層、５４０、５４４、５４４ａ…酸化物半導体層、５４４ＣＨ…チャネル領域、５４４Ｄ…ドレイン領域、５４４Ｓ…ソース領域、５５０…絶縁層、５５５…金属酸化物層、５７０…絶縁層、５７１、５７３…コンタクトホール、５８０…絶縁層、５９１…ソース電極、５９３…ドレイン電極、６１０…平坦化層、６２０…画素電極、６３０…絶縁層、６５０…液晶層、７００…基板、７００Ａ…対向基板、７１０…カラーフィルタ、８１０…樹脂層、８１５…開口部、８２０…発光層、８３０…共通電極、８４０…封止層、８５０…保護基板、１０１０…第１のエネルギー準位、１０２０…第２のエネルギー準位、１０３０…テイル準位
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7A】
【図7B】
【図7C】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】