知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024121347
(43)【公開日】2024-09-06
(54)【発明の名称】整合回路
(51)【国際特許分類】
H03F 1/56 20060101AFI20240830BHJP
H03F 3/24 20060101ALI20240830BHJP
H03F 3/217 20060101ALI20240830BHJP
【ＦＩ】
H03F1/56
H03F3/24
H03F3/217 160
【審査請求】未請求
【請求項の数】11
【出願形態】ＯＬ
(21)【出願番号】P 2023028396
(22)【出願日】2023-02-27
(71)【出願人】
【識別番号】000006231
【氏名又は名称】株式会社村田製作所
(74)【代理人】
【識別番号】110002147
【氏名又は名称】弁理士法人酒井国際特許事務所
(72)【発明者】
【氏名】本多 悠里
【テーマコード（参考）】
5J500
【Ｆターム（参考）】
5J500AA04
5J500AA41
5J500AA67
5J500AC36
5J500AC61
5J500AC73
5J500AC75
5J500AF12
5J500AH06
5J500AH09
5J500AH25
5J500AH29
5J500AH33
5J500AH35
5J500AK12
5J500AK13
5J500AK29
5J500AS14
5J500AT01
5J500AT05
5J500CK03
5J500WU08
(57)【要約】
【課題】増幅器の出力側に設けられてインピーダンス整合を行う。
【解決手段】第１共振回路と、第２共振回路とを含み、第１共振回路は、第１インダクタンス素子および第１容量を有し、第２共振回路は、第２インダクタンス素子および第２容量を有し、第１インダクタンス素子の一端は増幅器の出力端子に接続され、第１インダクタンス素子の他端は、第２インダクタンス素子の一端および第１容量の一端に接続され、第２インダクタンス素子の他端は電源および第２容量の一端に接続される。さらに、増幅器の出力端子に接続され第３インダクタンス素子と、第３インダクタンス素子の出力側に接続された第４インダクタンス素子と、を含み、第２インダクタンス素子と第３インダクタンス素子とは電磁気的に結合し、第１インダクタンス素子と第４インダクタンス素子とは電磁気的に結合している。
【選択図】図２
【解決手段】第１共振回路と、第２共振回路とを含み、第１共振回路は、第１インダクタンス素子および第１容量を有し、第２共振回路は、第２インダクタンス素子および第２容量を有し、第１インダクタンス素子の一端は増幅器の出力端子に接続され、第１インダクタンス素子の他端は、第２インダクタンス素子の一端および第１容量の一端に接続され、第２インダクタンス素子の他端は電源および第２容量の一端に接続される。さらに、増幅器の出力端子に接続され第３インダクタンス素子と、第３インダクタンス素子の出力側に接続された第４インダクタンス素子と、を含み、第２インダクタンス素子と第３インダクタンス素子とは電磁気的に結合し、第１インダクタンス素子と第４インダクタンス素子とは電磁気的に結合している。
【選択図】図２
【特許請求の範囲】
【請求項1】
増幅器の出力側に設けられてインピーダンス整合を行う整合回路であって、
第１整合回路を含み、
前記第１整合回路は、
前記増幅器の出力端子に接続される第１共振回路と、前記第１共振回路と電源との間に接続される第２共振回路と、
を含み、
前記第１共振回路は、第１インダクタンス素子および第１容量を有し、
前記第２共振回路は、第２インダクタンス素子および第２容量を有し、
前記第１インダクタンス素子の一端は、前記増幅器の出力端子に接続され、
前記第１インダクタンス素子の他端は、前記第２インダクタンス素子の一端および前記第１容量の一端に接続され、
前記第２インダクタンス素子の他端は、前記電源および前記第２容量の一端に接続され、
前記第１容量の他端は、基準電位に接続され、
前記第２容量の他端は、前記基準電位に接続され、
前記第１整合回路は、さらに、
前記増幅器の出力端子に接続された第３インダクタンス素子と、前記第３インダクタンス素子の出力側に接続された第４インダクタンス素子と、
を含み、
前記第２インダクタンス素子と前記第３インダクタンス素子とは、電磁気的に結合しており、
前記第１インダクタンス素子と前記第４インダクタンス素子とは、電磁気的に結合している
整合回路。
第１整合回路を含み、
前記第１整合回路は、
前記増幅器の出力端子に接続される第１共振回路と、前記第１共振回路と電源との間に接続される第２共振回路と、
を含み、
前記第１共振回路は、第１インダクタンス素子および第１容量を有し、
前記第２共振回路は、第２インダクタンス素子および第２容量を有し、
前記第１インダクタンス素子の一端は、前記増幅器の出力端子に接続され、
前記第１インダクタンス素子の他端は、前記第２インダクタンス素子の一端および前記第１容量の一端に接続され、
前記第２インダクタンス素子の他端は、前記電源および前記第２容量の一端に接続され、
前記第１容量の他端は、基準電位に接続され、
前記第２容量の他端は、前記基準電位に接続され、
前記第１整合回路は、さらに、
前記増幅器の出力端子に接続された第３インダクタンス素子と、前記第３インダクタンス素子の出力側に接続された第４インダクタンス素子と、
を含み、
前記第２インダクタンス素子と前記第３インダクタンス素子とは、電磁気的に結合しており、
前記第１インダクタンス素子と前記第４インダクタンス素子とは、電磁気的に結合している
整合回路。
【請求項2】
第１共振回路の共振周波数は、前記増幅器が増幅する信号の周波数の１．２５倍以上２．５倍以下であり、
第２共振回路の共振周波数は、前記増幅器が増幅する信号の周波数の０．４５倍以上０．８５倍以下である
請求項１に記載の整合回路。
第２共振回路の共振周波数は、前記増幅器が増幅する信号の周波数の０．４５倍以上０．８５倍以下である
請求項１に記載の整合回路。
【請求項3】
前記第１整合回路の出力側に設けられた、第２整合回路をさらに含む請求項１または請求項２に記載の整合回路。
【請求項4】
前記第２整合回路は、
第１インダクタと、第２インダクタと、第３インダクタと、第３容量と、第４容量と、を含み、
前記第１インダクタの一端は、前記第４インダクタンス素子に接続され、
前記第２インダクタの一端は、前記第１インダクタの一端に接続され、
前記第２インダクタの他端は、前記第３容量の一端に接続され、
前記第３容量の他端は、基準電位に接続され、
前記第３インダクタの一端は、前記第１インダクタの他端に接続され、
前記第３インダクタの他端は、前記第４容量の一端に接続され、
前記第４容量の他端は、基準電位に接続される
請求項３に記載の整合回路。
第１インダクタと、第２インダクタと、第３インダクタと、第３容量と、第４容量と、を含み、
前記第１インダクタの一端は、前記第４インダクタンス素子に接続され、
前記第２インダクタの一端は、前記第１インダクタの一端に接続され、
前記第２インダクタの他端は、前記第３容量の一端に接続され、
前記第３容量の他端は、基準電位に接続され、
前記第３インダクタの一端は、前記第１インダクタの他端に接続され、
前記第３インダクタの他端は、前記第４容量の一端に接続され、
前記第４容量の他端は、基準電位に接続される
請求項３に記載の整合回路。
【請求項5】
前記第２整合回路は、
第１インダクタと、第２インダクタと、第３容量と、を含み、
前記第１インダクタの一端は、前記第４インダクタンス素子に接続され、
前記第２インダクタの一端は、前記第１インダクタの一端に接続され、
前記第２インダクタの他端は、前記第３容量の一端に接続され、
前記第３容量の他端は、基準電位に接続される
請求項３に記載の整合回路。
第１インダクタと、第２インダクタと、第３容量と、を含み、
前記第１インダクタの一端は、前記第４インダクタンス素子に接続され、
前記第２インダクタの一端は、前記第１インダクタの一端に接続され、
前記第２インダクタの他端は、前記第３容量の一端に接続され、
前記第３容量の他端は、基準電位に接続される
請求項３に記載の整合回路。
【請求項6】
前記第２整合回路は、
第１インダクタと、第３インダクタと、第４容量と、を含み、
前記第１インダクタの一端は、前記第４インダクタンス素子に接続され、
前記第３インダクタの一端は、前記第１インダクタの他端に接続され、
前記第３インダクタの他端は、前記第４容量の一端に接続され、
前記第４容量の他端は、基準電位に接続される
請求項３に記載の整合回路。
第１インダクタと、第３インダクタと、第４容量と、を含み、
前記第１インダクタの一端は、前記第４インダクタンス素子に接続され、
前記第３インダクタの一端は、前記第１インダクタの他端に接続され、
前記第３インダクタの他端は、前記第４容量の一端に接続され、
前記第４容量の他端は、基準電位に接続される
請求項３に記載の整合回路。
【請求項7】
前記第２整合回路は、前記増幅器が増幅する信号の周波数の２倍、および、３倍の周波数の少なくとも一方において信号を減衰させる
請求項３に記載の整合回路。
請求項３に記載の整合回路。
【請求項8】
前記増幅器の出力端子に接続された第３整合回路をさらに含み、
前記第３整合回路は、第４インダクタと第５容量とを含み
前記第４インダクタの一端は、前記増幅器の出力端子に接続され
前記第４インダクタの他端は、前記第５容量の一端に接続され、
前記第５容量の他端は、基準電位に接続される
請求項１または請求項２に記載の整合回路。
前記第３整合回路は、第４インダクタと第５容量とを含み
前記第４インダクタの一端は、前記増幅器の出力端子に接続され
前記第４インダクタの他端は、前記第５容量の一端に接続され、
前記第５容量の他端は、基準電位に接続される
請求項１または請求項２に記載の整合回路。
【請求項9】
前記増幅器が増幅する信号の周波数の２倍または３倍の周波数においてインピーダンスを短絡またはその近傍に設定する
請求項８に記載の整合回路。
請求項８に記載の整合回路。
【請求項10】
前記増幅器は、信号を増幅するためのトランジスタを含み、
前記第５容量の他端は、前記トランジスタのエミッタ端子またはソース端子に接続される
請求項８に記載の整合回路。
前記第５容量の他端は、前記トランジスタのエミッタ端子またはソース端子に接続される
請求項８に記載の整合回路。
【請求項11】
前記増幅器は、Ｆ級動作する増幅器である
請求項１または請求項２に記載の整合回路。
請求項１または請求項２に記載の整合回路。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、整合回路に関する。
【背景技術】
【0002】
電力増幅回路の出力側に整合回路を設けることがある（例えば、特許文献１）。特許文献１の電力増幅回路においては、ＴＬＴ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｔｒａｎｓｆｏｒｍｅｒ）を整合回路として用いている。特許文献１の電力増幅回路においては、２つのＴＬＴを用いている。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】国際公開第２００８／０９３４７７号
【発明の概要】
【発明が解決しようとする課題】
【0004】
２つのＴＬＴを用いた２段構成のＴＬＴを電力増幅回路に用いることにより、電力増幅回路において増幅する信号の周波数帯域以外において信号をカットできるメリットがある。しかしながら、増幅したい周波数帯域とカットしたい周波数とが十分に離れていない場合、十分なカットオフ特性を得ることができないという欠点がある。
【0005】
本発明は、上記に鑑みてなされたものであって、その目的は、増幅したい信号の周波数帯域とカットしたい周波数とが十分に離れていない場合においても、十分なカットオフ特性が得られる整合回路を提供することである。
【課題を解決するための手段】
【0006】
上述した課題を解決し、目的を達成するために、本開示のある態様による整合回路は、増幅器の出力側に設けられてインピーダンス整合を行う整合回路であって、第１整合回路を含み、前記第１整合回路は、前記増幅器の出力端子に接続される第１共振回路と、前記第１共振回路と電源との間に接続される第２共振回路と、を含み、前記第１共振回路は、第１インダクタンス素子および第１容量を有し、前記第２共振回路は、第２インダクタンス素子および第２容量を有し、前記第１インダクタンス素子の一端は、前記増幅器の出力端子に接続され、前記第１インダクタンス素子の他端は、前記第２インダクタンス素子の一端および前記第１容量の一端に接続され、前記第２インダクタンス素子の他端は、前記電源および前記第２容量の一端に接続され、前記第１容量の他端は、基準電位に接続され、前記第２容量の他端は、前記基準電位に接続され、前記第１整合回路は、さらに、前記増幅器の出力端子に接続された第３インダクタンス素子と、前記第３インダクタンス素子の出力側に接続された第４インダクタンス素子と、を含み、前記第２インダクタンス素子と前記第３インダクタンス素子とは、電磁気的に結合しており、前記第１インダクタンス素子と前記第４インダクタンス素子とは、電磁気的に結合している。
【発明の効果】
【0007】
本開示による整合回路によれば、増幅したい信号の周波数帯域とカットしたい周波数とが十分に離れていない場合においても、十分なカットオフ特性が得られる。
【図面の簡単な説明】
【0008】
【発明を実施するための形態】
【0009】
以下に、本発明の実施形態を図面に基づいて詳細に説明する。以下の各実施形態の説明において、他の実施形態と同一又は同等の構成部分については同一の符号を付し、その説明を簡略又は省略する。各実施形態により本発明が限定されるものではない。また、各実施形態の構成要素には、当業者が置換可能かつ容易なもの、あるいは実質的に同一のものが含まれる。なお、以下に記載した構成は適宜組み合わせることが可能である。また、発明の要旨を逸脱しない範囲で構成の省略、置換又は変更を行うことができる。
【0010】
以下、実施形態の理解を容易にするために、比較例について先に説明する。
【0011】
（比較例）
図１は、比較例による整合回路を含む電力増幅回路を示す図である。図１に示す電力増幅回路においては、ＴＬＴ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｔｒａｎｓｆｏｒｍｅｒ）を含む整合回路を用いている。図１において、伝送線路変圧器ＴＬＴ１２は、増幅素子Ｑ１２の出力側に設けられる。伝送線路変圧器ＴＬＴ１２は、整合回路の機能を有する。
図１は、比較例による整合回路を含む電力増幅回路を示す図である。図１に示す電力増幅回路においては、ＴＬＴ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｌｉｎｅ Ｔｒａｎｓｆｏｒｍｅｒ）を含む整合回路を用いている。図１において、伝送線路変圧器ＴＬＴ１２は、増幅素子Ｑ１２の出力側に設けられる。伝送線路変圧器ＴＬＴ１２は、整合回路の機能を有する。
【0012】
図１において、増幅素子Ｑ１２は、入力端子Ｐｉｎへの入力信号を増幅する。増幅素子Ｑ１２の出力側には、伝送線路変圧器ＴＬＴ１２が接続される。
【0013】
伝送線路変圧器ＴＬＴ１２は、ラインＬｏｕｔ１と、ラインＬｏｕｔ２と、ラインＬｉｎ１と、ラインＬｉｎ２と、容量Ｃｉｎと、容量Ｃｉｎｔと、容量Ｃｏｕｔと、容量Ｃｐａｓｓ１と、容量Ｃｐａｓｓ２と、電源Ｖｄｄと、を含む。
【0014】
ラインＬｏｕｔ１の一端は、増幅素子Ｑ１２の出力側に接続される。ラインＬｏｕｔ１の他端は、ラインＬｏｕｔ２の一端に接続される。ラインＬｏｕｔ２は、ラインＬｏｕｔ１に直列に接続される。ラインＬｏｕｔ２の他端は、出力端子Ｐｏｕｔに接続される。
【0015】
ラインＬｉｎ１の一端は、ラインＬｏｕｔ１の一端に接続される。ラインＬｉｎ１の他端は、容量Ｃｐａｓｓ１を介して基準電位に接続される。ラインＬｏｕｔ１とラインＬｉｎ１とは、互いに電磁気的に結合される。ラインＬｏｕｔ１およびラインＬｉｎ１は、ＴＬＴとして機能する。
【0016】
ラインＬｉｎ２の一端は、ラインＬｏｕｔ２の一端に接続される。ラインＬｉｎ２の他端は、容量Ｃｐａｓｓ２を介して基準電位に接続される。ラインＬｏｕｔ２とラインＬｉｎ２とは、互いに電磁気的に結合される。ラインＬｏｕｔ２およびラインＬｉｎ２は、ＴＬＴとして機能する。
【0017】
容量Ｃｉｎの一端は、ラインＬｏｕｔ１の一端に接続される。容量Ｃｉｎの他端は、基準電位に接続される。容量Ｃｉｎｔの一端は、ラインＬｏｕｔ１の他端およびラインＬｏｕｔ２の一端に接続される。容量Ｃｉｎｔの他端は、基準電位に接続される。容量Ｃｏｕｔの一端は、ラインＬｏｕｔ２の他端に接続される。容量Ｃｏｕｔの他端は、基準電位に接続される。
【0018】
上記の比較例においては、ラインＬｏｕｔ１およびラインＬｉｎ１によるＴＬＴ、ラインＬｏｕｔ２およびラインＬｉｎ２によるＴＬＴ、の２段のＴＬＴを用いている。２段のＴＬＴを用いることにより、１段のＴＬＴを用いる場合と比較して、増幅素子Ｑ１２が増幅する信号の第１の周波数帯域以外において信号をカットできるメリットがある。しかしながら、第１の周波数とカットしたい周波数とが離れていない場合、十分なカットオフ特性を得ることができない。例えば、増幅素子Ｑ１２が増幅する信号の周波数が１．９ＧＨｚで、帯域外信号の周波数が２．４ＧＨｚである場合には、十分なカットオフ特性を得ることができない。
【0019】
（実施形態）
次に、実施形態について説明する。
次に、実施形態について説明する。
【0020】
（第１実施形態）
（構成）
図２は、本開示の第１実施形態による整合回路の構成を示す図である。図２において、本開示の第１実施形態による整合回路１は、第１整合回路である整合回路１６０と、第２整合回路である整合回路１７０とを有する。整合回路１６０は、増幅器１４０の出力側に設けられてインピーダンス整合を行う。整合回路１６０は、容量１６１および１６２と、ライン１６３、１６４、１６５および１６６と、を含む。整合回路１６０の他端は、電源１８０に接続される。
（構成）
図２は、本開示の第１実施形態による整合回路の構成を示す図である。図２において、本開示の第１実施形態による整合回路１は、第１整合回路である整合回路１６０と、第２整合回路である整合回路１７０とを有する。整合回路１６０は、増幅器１４０の出力側に設けられてインピーダンス整合を行う。整合回路１６０は、容量１６１および１６２と、ライン１６３、１６４、１６５および１６６と、を含む。整合回路１６０の他端は、電源１８０に接続される。
【0021】
ライン１６３、１６４、１６５および１６６は、いずれも配線パターンによって実現されるインダクタンス素子である。インダクタンス素子はインダクタンス値を有する素子である。
【0022】
第１インダクタンス素子であるライン１６４の一端は、増幅器１４０の出力端子Ｔ１１に接続される。ライン１６４の他端は、第２インダクタンス素子であるライン１６３の一端に接続される。ライン１６３の他端は、電源１８０に接続される。第３インダクタンス素子であるライン１６５の一端は、増幅器１４０の出力端子Ｔ１１に接続される。ライン１６５の他端は、第４インダクタンス素子であるライン１６６の一端に接続される。ライン１６６に接続される。ライン１６６の他端は、第２整合回路である、整合回路１７０の一端に接続される。整合回路１７０の他端は、出力端子Ｔ２に接続される。
【0023】
ライン１６３とライン１６５とは互いに電磁気的に結合している。ライン１６４とライン１６６とは互いに電磁気的に結合している。なお、図２において、ライン１６５とライン１６６とは、別々の配線になっている。もっともライン１６５とライン１６６とは同じ配線によって実現されてもよい。
【0024】
容量１６１の一端は、ライン１６３の他端および電源１８０に接続される。容量１６１の他端は、基準電位に接続される。容量１６２の一端は、ライン１６４の他端とライン１６３の一端との接続点に接続される。容量１６２の他端は、基準電位に接続される。なお、基準電位は、例えば、接地電位である。以降の説明においても同様である。
【0025】
各ライン１６３、１６４、１６５および１６６は、基板上の配線パターンによって実現することができる。以降の説明においても同様である。
【0026】
（第２整合回路）
図３は、図２中の第２整合回路である整合回路１７０の構成例を示す図である。図３に示す整合回路１７０は、容量１７１を有する。容量１７１の一端は、整合回路１６０と出力端子Ｔ２との間に接続される。容量１７１の他端は、基準電位に接続される。
図３は、図２中の第２整合回路である整合回路１７０の構成例を示す図である。図３に示す整合回路１７０は、容量１７１を有する。容量１７１の一端は、整合回路１６０と出力端子Ｔ２との間に接続される。容量１７１の他端は、基準電位に接続される。
【0027】
（増幅器）
増幅器１４０は、容量１４２と、抵抗１４４および１４６と、トランジスタＴｒ１と、入力端子Ｔ１０およびＴ１３、出力端子Ｔ１１およびＴ１２と、を有する。増幅器１４０の入力端子Ｔ１０は、入力端子Ｔ１に接続される。容量１４２の一端は、入力端子Ｔ１に接続される。容量１４２の他端は、抵抗１４６の一端に接続される。抵抗１４６の他端は、トランジスタＴｒ１のベースに接続される。
増幅器１４０は、容量１４２と、抵抗１４４および１４６と、トランジスタＴｒ１と、入力端子Ｔ１０およびＴ１３、出力端子Ｔ１１およびＴ１２と、を有する。増幅器１４０の入力端子Ｔ１０は、入力端子Ｔ１に接続される。容量１４２の一端は、入力端子Ｔ１に接続される。容量１４２の他端は、抵抗１４６の一端に接続される。抵抗１４６の他端は、トランジスタＴｒ１のベースに接続される。
【0028】
トランジスタＴｒ１のコレクタは、増幅器１４０の出力端子Ｔ１１に接続される。トランジスタＴｒ１のエミッタは、増幅器１４０の出力端子Ｔ１２に接続される。トランジスタＴｒ１は、入力される信号を増幅し、出力端子Ｔ１１から出力する。トランジスタＴｒ１は、例えば、バイポーラトランジスタであるが、本開示はこれに限定されない。バイポーラトランジスタは、例えば、ヘテロ接合バイポーラトランジスタ（Heterojunction Bipolar Transistor：ＨＢＴ）であるが、本開示はこれに限定されない。トランジスタＴｒ１は、例えば、電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）であっても良い。
【0029】
抵抗１４４の一端は、容量１４２と抵抗１４６との間の接続点１４１に接続される。抵抗１４４の他端は、増幅器１４０の入力端子Ｔ１３に接続される。入力端子Ｔ１３は、バイアス回路１５０に接続される。
【0030】
ここで、ライン１６４と容量１６２とによって共振回路３１が形成される。また、ライン１６３と容量１６１とによって共振回路３２が形成される。これら２つの共振回路３１、３２は、互いに異なるカットオフ周波数を有する。本例では、ライン１６３および容量１６１による共振回路３２のカットオフ周波数に比べて、ライン１６４および容量１６２による共振回路３１のカットオフ周波数が高い。増幅器１４０の出力端子Ｔ１１からみると、出力端子Ｔ１１は、ライン１６４、ライン１６３を順に経て電源１８０に接続されている。つまり、上記の２つの共振回路のうち、増幅器１４０の出力端子Ｔ１１に近い側の共振回路のカットオフ周波数が高い。このように、カットオフ周波数の低い共振回路３２よりも、カットオフ周波数の高い共振回路３１を増幅器１４０の近くに配置する。つまり、増幅回路１４０の出力端子Ｔ１１に近い側の共振回路３１のカットオフ周波数を高くする。２つの共振回路３１、３２をこのように配置すれば、下記のようにインピーダンス変換が生じ、より最適にインピーダンス整合を行うことができる。すなわち、容量１６１およびライン１６３による共振周波数よりも高い周波数では、ライン１６３とライン１６４との接続点からライン１６３側を見た際の回路は一端が接地されたライン１６３として見える。このため、ライン１６３とライン１６５との結合、ライン１６４とライン１６６との結合によってインピーダンス変換される。容量１６１およびライン１６３による共振周波数よりも低い周波数では、ライン１６３とライン１６４との接続点からライン１６３側を見た際の回路は接地に見える。このため、ライン１６４とライン１６６との結合のみが見え、インピーダンス変換比は共振周波数よりも高い周波数の場合に比べて小さくなる。
【0031】
また、上記の２つの共振回路は、出力端子Ｔ１１と電源１８０との間に直列に接続される。上述した比較例は、増幅素子Ｑ１２と出力端子Ｐｏｕｔとの間に、２段のＴＬＴを用いる構成を採用している。しかしながら、それらのＴＬＴは、共振回路として動作しにくく、所望のカットオフを実現できるわけではない。
【0032】
（動作）
入力端子Ｔ１に入力される入力信号は、容量１４２によって直流成分がカットされた後、抵抗１４６を介してトランジスタＴｒ１のベースに入力される。トランジスタＴｒ１のベースには、抵抗１４４および１４６を介して、バイアス回路１５０からバイアスが与えられる。
入力端子Ｔ１に入力される入力信号は、容量１４２によって直流成分がカットされた後、抵抗１４６を介してトランジスタＴｒ１のベースに入力される。トランジスタＴｒ１のベースには、抵抗１４４および１４６を介して、バイアス回路１５０からバイアスが与えられる。
【0033】
トランジスタＴｒ１のエミッタは出力端子Ｔ１２を介して接地されている。トランジスタＴｒ１のコレクタからは、ベースに印加される信号を増幅した逆位相の信号が出力される。トランジスタＴｒ１のコレクタから出力される信号は、出力端子Ｔ１１を介して整合回路１６０に入力される。整合回路１６０に入力される信号は、整合回路１６０のライン１６５、１６６および整合回路１７０を介して出力端子Ｔ２から出力される。
【0034】
ライン１６４と容量１６２とによる共振、ライン１６３と容量１６１とによる共振により、増幅器１４０が増幅する信号の周波数（以下、周波数ｆ１と呼ぶ）に近い周波数において不要な信号をカットすることができる。
【0035】
（入力信号の周波数から遠い共振周波数）
図４から図９は、第１実施形態による整合回路１６０の動作を説明する図である。図４から図９は、特に、入力信号の周波数から離れている周波数を共振周波数、すなわち入力信号の周波数から共振周波数が遠い場合の動作を示す図である。ここで、遠い周波数とは、例えば、一方の周波数が他方の周波数の２倍以上の周波数である場合を指す。図４は、第１実施形態による整合回路において、入力信号の周波数の変化に対する入力反射係数Ｓ１１の変化を示すスミスチャートである。本例では、入力信号の周波数を５００．０ＭＨｚから９．０００ＧＨｚまで変化させた場合における、入力反射係数Ｓ１１の変化を示す。
図４から図９は、第１実施形態による整合回路１６０の動作を説明する図である。図４から図９は、特に、入力信号の周波数から離れている周波数を共振周波数、すなわち入力信号の周波数から共振周波数が遠い場合の動作を示す図である。ここで、遠い周波数とは、例えば、一方の周波数が他方の周波数の２倍以上の周波数である場合を指す。図４は、第１実施形態による整合回路において、入力信号の周波数の変化に対する入力反射係数Ｓ１１の変化を示すスミスチャートである。本例では、入力信号の周波数を５００．０ＭＨｚから９．０００ＧＨｚまで変化させた場合における、入力反射係数Ｓ１１の変化を示す。
【0036】
図４中のマーカｍ１の位置は、周波数（ｆｒｅｑ）が２．１００ＧＨｚで、入力反射係数Ｓ１１＝０．００４６／－３１．４１２、特性インピーダンス＝Ｚ０＊（１．０８１－ｊ０．０５２）である。マーカｍ２の位置は、周波数が４．２００ＧＨｚで、入力反射係数Ｓ１１＝０．８５２／－１７５．０９７、特性インピーダンス＝Ｚ０＊（０．００８０－ｊ０．０４３）である。マーカｍ２の位置は、Ｚ０＝０、すなわち短絡またはその近傍の位置である。つまり、周波数＝２．１００ＧＨｚの２倍の周波数（すなわち２倍波）において特性インピーダンスをほぼ０にすることができる。２倍波のインピーダンスをショート（ｓｈｏｒｔ）とし、３倍波のインピーダンスをスミスチャート上において例えば７０°から１４０°の領域にすることで、これらの負荷を見せた増幅器１４０はＦ級アンプとして動作する。これにより、高い効率を実現できる。また、３倍波のインピーダンスをショート（ｓｈｏｒｔ）とし、２倍波のインピーダンスをスミスチャート上において例えば７０°から１４０°の領域にすることで、これらの負荷を見せた増幅器１４０は逆Ｆ級アンプとして動作する。し、高い効率を実現できる。これにより、高い効率を実現できる。
【0037】
図５は、入力信号の周波数に対する出力伝送係数（Ｐａｓｓｉｎｇ ｃｈａｒａｃｔｅｒｉｓｔｉｃ）Ｓ１２の変化を示す図である。図５において、横軸は入力信号の周波数ＧＨｚ、縦軸は信号強度ｄＢを示す。図５中のマーカｍ３の位置は、周波数＝２．１００ＧＨｚにおいて信号強度が－０．５７２ｄＢであることを示す。図５を参照すると、周波数＝０．８ＧＨｚにおいてライン１６３と容量１６１とによる共振を実現しており、出力伝送係数Ｓ１２の値が低下する。また、周波数＝４．３ＧＨｚにおいてライン１６４と容量１６２とによる共振を実現しており、出力伝送係数Ｓ１２の値が低下する。
【0038】
図６は、入力信号の周波数に対する入力反射係数（Ｉｎｐｕｔ Ｒｅｆｌｅｃｔｉｏｎ Ｃｏｅｆｆｉｃｉｅｎｔ）Ｓ１１の変化を示す図である。図６において、横軸は入力信号の周波数ＧＨｚ、縦軸は信号強度ｄＢを示す。図６中のマーカｍ４の位置は、周波数＝２．１００ＧＨｚにおいて信号強度が－２６．７１３ｄＢであることを示す。
【0039】
図７は、周波数の変化に対する通過損失を示す図である。図７において、横軸は入力信号の周波数ＧＨｚ、縦軸は通過損失（Ｌｏｓｓ）ｄＢを示す。図７中のマーカｍ５の位置は、周波数＝２．１００ＧＨｚで、損失が－０．５５３ｄＢである。周波数＝２．１００ＧＨｚにおいて損失が低い、すなわち信号強度が高いことがわかる。図４から図７に示すように、第１実施形態による整合回路１６０は、増幅したい信号の周波数帯域およびカットしたい周波数において、共振状態を実現できる。
【0040】
（入力信号の周波数に近い共振周波数）
図８および図９は、入力信号の周波数から離れていない周波数を共振周波数、すなわち入力信号の周波数に共振周波数が近い場合の動作を示す図である。ここで、近い周波数とは、例えば、一方の周波数が他方の周波数の２倍未満の周波数である場合を指す。
図８および図９は、入力信号の周波数から離れていない周波数を共振周波数、すなわち入力信号の周波数に共振周波数が近い場合の動作を示す図である。ここで、近い周波数とは、例えば、一方の周波数が他方の周波数の２倍未満の周波数である場合を指す。
【0041】
図８は、入力信号の周波数の変化に対する入力反射係数Ｓ１１の変化を示すスミスチャートである。図９は、入力信号の周波数の変化に対する出力伝送係数Ｓ１２の変化を示す図である。図９において、横軸は入力信号の周波数ＧＨｚ、縦軸は信号強度ｄＢを示す。
【0042】
ライン１６３および容量１６１による共振状態、ライン１６４および容量１６２による共振状態を、周波数ｆ１から離れていない周波数において実現することにより、図８および図９に示すように、周波数ｆ１に近い周波数において不要な信号をカットすることができる。図９を参照すると、周波数０．９ＧＨｚ、２．４ＧＨｚに、それぞれ共振による極がある。これらの極は、図８のマーカｍ１、ｍ２に対応する。共振回路３１による共振周波数は、増幅器１４０が増幅する信号の周波数の１．２５倍以上２倍未満である。共振回路３２による共振周波数は、増幅器１４０が増幅する信号の周波数の０．４５倍以上０．８５倍以下である。また、図８を参照すると、周波数ｆ１での増幅器１４０から見たインピーダンスを所望の値に設定できることが分かる。
【0043】
ここで、周波数２．４ＧＨｚでの極により、ＩＳＭ（Ｉｎｄｕｓｔｒｉａｌ Ｓｃｉｅｎｔｉｆｉｃ ａｎｄ Ｍｅｄｉｃａｌ Ｂａｎｄ）帯である、周波数２．４ＧＨｚから２．４８ＧＨｚでの減衰を実現する。周波数０．９ＧＨｚでの極により、２×ｆ１（例えば、２×１．７１ＧＨｚ）とＩＳＭ帯の信号ｆ＿ＩＳＭとのミキシング信号２×ｆ１－ｆ＿ＩＳＭ（０．９４ＧＨｚ）での減衰を実現する。
【0044】
（効果）
上述したように第１実施形態による整合回路１６０によれば、増幅したい信号の周波数帯域とカットしたい周波数とが十分に離れていない場合においても、十分なカットオフ特性が得られる。これは、複数の共振回路によって、Ｑ値が高いフィルタ特性を実現できているからである。すなわち、共振回路３１、３２を増幅器１４０と電源１８０との間に直列に配置し、かつ、共振回路３１に含まれるライン１６４、および、共振回路３２に含まれるライン１６３を増幅器１４０から出力される高周波信号が伝送されるライン１６５、１６６とそれぞれ電磁気的に結合させることにより、Ｑ値の高いフィルタ性能を得られるためである。
上述したように第１実施形態による整合回路１６０によれば、増幅したい信号の周波数帯域とカットしたい周波数とが十分に離れていない場合においても、十分なカットオフ特性が得られる。これは、複数の共振回路によって、Ｑ値が高いフィルタ特性を実現できているからである。すなわち、共振回路３１、３２を増幅器１４０と電源１８０との間に直列に配置し、かつ、共振回路３１に含まれるライン１６４、および、共振回路３２に含まれるライン１６３を増幅器１４０から出力される高周波信号が伝送されるライン１６５、１６６とそれぞれ電磁気的に結合させることにより、Ｑ値の高いフィルタ性能を得られるためである。
【0045】
（第２実施形態）
（構成）
図１０は、本開示の第２実施形態による整合回路の構成を示す図である。図１０において、本開示の第２実施形態による整合回路１６０ａは、第１実施形態の各ラインの代わりに、インダクタを用いる。すなわち、整合回路１６０ａは、第１実施形態のライン１６３、１６４、１６５、１６６を、それぞれ、インダクタ６６３、６６４、６６５、６６６に置き換えた構成になっている。
（構成）
図１０は、本開示の第２実施形態による整合回路の構成を示す図である。図１０において、本開示の第２実施形態による整合回路１６０ａは、第１実施形態の各ラインの代わりに、インダクタを用いる。すなわち、整合回路１６０ａは、第１実施形態のライン１６３、１６４、１６５、１６６を、それぞれ、インダクタ６６３、６６４、６６５、６６６に置き換えた構成になっている。
【0046】
共振回路３１ａは、インダクタ６６４および容量１６２を含む。共振回路３２ａは、インダクタ６６３および容量１６１を含む。インダクタ６６３、６６４、６６５および６６６は、いずれもインダクタンス素子である。第１インダクタンス素子であるインダクタ６６４と、第４インダクタンス素子であるインダクタ６６６とは、互いに電磁気的に結合している。第２インダクタンス素子であるインダクタ６６３と、第３インダクタンス素子であるインダクタ６６５とは、互いに電磁気的に結合している。互いに電磁気的に結合とは、ターン数が等しいコイル同士の結合に相当する。
【0047】
（動作）
第２実施形態による整合回路１６０ａは、第１実施形態による整合回路１６０と同様に増幅したい信号の周波数帯域およびカットしたい周波数において、共振状態を実現できる。
第２実施形態による整合回路１６０ａは、第１実施形態による整合回路１６０と同様に増幅したい信号の周波数帯域およびカットしたい周波数において、共振状態を実現できる。
【0048】
（効果）
第２実施形態による整合回路１６０ａによれば、第１実施形態による整合回路１６０と同様に、増幅したい信号の周波数帯域とカットしたい周波数とが十分に離れていない場合においても、十分なカットオフ特性が得られる。
第２実施形態による整合回路１６０ａによれば、第１実施形態による整合回路１６０と同様に、増幅したい信号の周波数帯域とカットしたい周波数とが十分に離れていない場合においても、十分なカットオフ特性が得られる。
【0049】
（第３実施形態）
（構成）
図１１は、本開示の第３実施形態による整合回路の構成を示す図である。図１１において、本開示の第３実施形態による整合回路１ｂは、整合回路１６０の出力側に、第２整合回路である整合回路１７０ａを設けた構成である。すなわち、第３実施形態においては、第１実施形態の整合回路１６０と出力端子Ｔ２との間に、整合回路１７０ａを備える。
（構成）
図１１は、本開示の第３実施形態による整合回路の構成を示す図である。図１１において、本開示の第３実施形態による整合回路１ｂは、整合回路１６０の出力側に、第２整合回路である整合回路１７０ａを設けた構成である。すなわち、第３実施形態においては、第１実施形態の整合回路１６０と出力端子Ｔ２との間に、整合回路１７０ａを備える。
【0050】
整合回路１７０ａは、第１インダクタであるインダクタ７７１と、第２インダクタであるインダクタ７７２と、第３インダクタであるインダクタ７７４と、第３容量である容量７７３と、第４容量である容量７７５と、を含む。インダクタ７７１の一端は、ライン１６６に接続される。インダクタ７７２の一端は、インダクタ７７１の一端に接続される。インダクタ７７２の他端は、容量７７３の一端に接続される。容量７７３の他端は、基準電位に接続される。インダクタ７７４の一端は、インダクタ７７１の他端に接続される。インダクタ７７４の他端は、容量７７５の一端に接続される。容量７７５の他端は、基準電位に接続される。つまり、整合回路１７０ａは、インダクタ７７２と容量７７３との直列共振回路、インダクタ７７１、インダクタ７７４と容量７７５との直列共振回路のπ型回路である。インダクタ７７２と容量７７３との直列共振回路の共振周波数は、周波数ｆ１の２倍周波数である。また、インダクタ７７４と容量７７５との直列共振回路の共振周波数は周波数ｆ１の３倍周波数である。なお、インダクタ７７１の代わりに、インダクタと容量との並列共振回路を採用してもよい。
【0051】
（動作）
図１２は、第３実施形態による整合回路において、入力信号の周波数の変化に対する入力反射係数Ｓ１１の変化を示すスミスチャートである。図１２のスミスチャートは増幅器１４０から出力端子Ｔ２側を見た負荷インピーダンスを示す。本例では、入力信号の周波数を５００．０ＭＨｚから９．０００ＧＨｚまで変化させた場合における、入力反射係数Ｓ１１の変化を示す。
図１２は、第３実施形態による整合回路において、入力信号の周波数の変化に対する入力反射係数Ｓ１１の変化を示すスミスチャートである。図１２のスミスチャートは増幅器１４０から出力端子Ｔ２側を見た負荷インピーダンスを示す。本例では、入力信号の周波数を５００．０ＭＨｚから９．０００ＧＨｚまで変化させた場合における、入力反射係数Ｓ１１の変化を示す。
【0052】
【0053】
図１２および図１３に示すように、本開示の第３実施形態による整合回路１ｂは、図８および図９の特徴に加えて、周波数ｆ１の２倍周波数、３倍周波数において減衰を実現することができる。ただし、本開示でいう「２倍周波数」または「３倍周波数」は共振周波数の値ではなく、減衰を実現できる周波数である。共振周波数が２倍または３倍の値から少しずれていても、「２倍周波数」または「３倍周波数」において減衰させることができればよい。図１２中のマーカｍ１は周波数ｆ１におけるインピーダンスであり、所望のインピーダンスを実現できる。図１３に示すように、周波数０．９ＧＨｚ、２．４ＧＨｚにおいて共振状態になる。
【0054】
（効果）
第３実施形態による整合回路１ｂによれば、第１実施形態による整合回路１６０と同様に、増幅したい信号の周波数帯域とカットしたい複数の周波数とが十分に離れていない場合においても、十分なカットオフ特性が得られる。
第３実施形態による整合回路１ｂによれば、第１実施形態による整合回路１６０と同様に、増幅したい信号の周波数帯域とカットしたい複数の周波数とが十分に離れていない場合においても、十分なカットオフ特性が得られる。
【0055】
（第４実施形態）
（構成）
図１４は、本開示の第４実施形態による整合回路の構成を示す図である。図１４において、本開示の第４実施形態による整合回路１ｃは、図１１の整合回路１７０ａの代わりに、第２整合回路である整合回路１７０ｂを採用している。整合回路１７０ｂは、図１１の整合回路１７０ａのうち、インダクタ７７１と、インダクタ７７２と、容量７７３とを有する。第１インダクタであるインダクタ７７１の一端は、第４ラインであるライン１６６に接続される。第２インダクタであるインダクタ７７２の一端は、インダクタ７７１の一端に接続される。インダクタ７７２の他端は、第３容量である容量７７３の一端に接続される。容量７７３の他端は、基準電位に接続される。なお、インダクタ７７１の代わりに、インダクタと容量との並列共振回路を採用してもよい。
（構成）
図１４は、本開示の第４実施形態による整合回路の構成を示す図である。図１４において、本開示の第４実施形態による整合回路１ｃは、図１１の整合回路１７０ａの代わりに、第２整合回路である整合回路１７０ｂを採用している。整合回路１７０ｂは、図１１の整合回路１７０ａのうち、インダクタ７７１と、インダクタ７７２と、容量７７３とを有する。第１インダクタであるインダクタ７７１の一端は、第４ラインであるライン１６６に接続される。第２インダクタであるインダクタ７７２の一端は、インダクタ７７１の一端に接続される。インダクタ７７２の他端は、第３容量である容量７７３の一端に接続される。容量７７３の他端は、基準電位に接続される。なお、インダクタ７７１の代わりに、インダクタと容量との並列共振回路を採用してもよい。
【0056】
（動作）
整合回路１７０ｂは、図１１の整合回路１７０ａのうち、インダクタ７７１と、インダクタ７７２と、容量７７３とを有する。このため、例えば、周波数ｆ１の２倍の周波数において共振状態になる。
整合回路１７０ｂは、図１１の整合回路１７０ａのうち、インダクタ７７１と、インダクタ７７２と、容量７７３とを有する。このため、例えば、周波数ｆ１の２倍の周波数において共振状態になる。
【0057】
（効果）
第４実施形態による整合回路１ｃによれば、増幅したい信号の周波数帯域とカットしたい周波数とが十分に離れていない場合においても、十分なカットオフ特性が得られる。
第４実施形態による整合回路１ｃによれば、増幅したい信号の周波数帯域とカットしたい周波数とが十分に離れていない場合においても、十分なカットオフ特性が得られる。
【0058】
（第５実施形態）
（構成）
図１５は、本開示の第５実施形態による整合回路の構成を示す図である。図１５において、本開示の第５実施形態による整合回路１ｄは、図１１の整合回路１７０ａの代わりに、整合回路１７０ｃを採用している。第２整合回路である整合回路１７０ｃは、図１１の整合回路１７０ａのうち、インダクタ７７１と、インダクタ７７４と、第４容量である容量７７５とを有する。第１インダクタであるインダクタ７７１の一端は、ライン１６６に接続される。第３インダクタであるインダクタ７７４の一端は、インダクタ７７１の他端に接続される。インダクタ７７４の他端は、容量７７５の一端に接続される。容量７７５の他端は、基準電位に接続される。なお、インダクタ７７１の代わりに、インダクタと容量との並列共振回路を採用してもよい。
（構成）
図１５は、本開示の第５実施形態による整合回路の構成を示す図である。図１５において、本開示の第５実施形態による整合回路１ｄは、図１１の整合回路１７０ａの代わりに、整合回路１７０ｃを採用している。第２整合回路である整合回路１７０ｃは、図１１の整合回路１７０ａのうち、インダクタ７７１と、インダクタ７７４と、第４容量である容量７７５とを有する。第１インダクタであるインダクタ７７１の一端は、ライン１６６に接続される。第３インダクタであるインダクタ７７４の一端は、インダクタ７７１の他端に接続される。インダクタ７７４の他端は、容量７７５の一端に接続される。容量７７５の他端は、基準電位に接続される。なお、インダクタ７７１の代わりに、インダクタと容量との並列共振回路を採用してもよい。
【0059】
（動作）
整合回路１７０ｃは、図１１の整合回路１７０ａのうち、インダクタ７７１と、インダクタ７７４と、容量７７５とを有する。このため、例えば、周波数ｆ１の３倍の周波数において共振状態になる。
整合回路１７０ｃは、図１１の整合回路１７０ａのうち、インダクタ７７１と、インダクタ７７４と、容量７７５とを有する。このため、例えば、周波数ｆ１の３倍の周波数において共振状態になる。
【0060】
（効果）
第５実施形態による整合回路１ｄによれば、増幅したい信号の周波数帯域とカットしたい周波数とが十分に離れていない場合においても、十分なカットオフ特性が得られる。
第５実施形態による整合回路１ｄによれば、増幅したい信号の周波数帯域とカットしたい周波数とが十分に離れていない場合においても、十分なカットオフ特性が得られる。
【0061】
（第６実施形態）
（構成）
図１６は、本開示の第６実施形態による整合回路の構成を示す図である。図１６に示すように、第６実施形態による整合回路１ｅは、整合回路１６０および１７０に加えて、さらに、第３整合回路である整合回路９００を有する。
（構成）
図１６は、本開示の第６実施形態による整合回路の構成を示す図である。図１６に示すように、第６実施形態による整合回路１ｅは、整合回路１６０および１７０に加えて、さらに、第３整合回路である整合回路９００を有する。
【0062】
整合回路９００は、第４インダクタであるインダクタ９１２と、第５容量である容量９１３とを有する。インダクタ９１２の一端は、増幅器１４０の出力端子Ｔ１１に接続される。インダクタ９１２の他端は、容量９１３の一端に接続される。容量９１３の他端は、基準電位に接続される。
【0063】
また、インダクタ９１２の一端は、出力端子Ｔ１１を介してトランジスタＴｒ１のコレクタ端子に接続される。容量９１３の他端は、出力端子Ｔ１２を介してトランジスタＴｒ１のエミッタ端子に接続される。なお、トランジスタＴｒ１が電界効果トランジスタである場合、容量９１３の他端はソース端子に接続され、インダクタ９１２のドレイン端子に接続される。
【0064】
（動作）
第６実施形態による整合回路１ｅにおいて、整合回路９００は、増幅器１４０が増幅する信号の周波数に対する２倍波周波数または３倍波周波数においてインピーダンスを短絡またはその近傍に設定する。
第６実施形態による整合回路１ｅにおいて、整合回路９００は、増幅器１４０が増幅する信号の周波数に対する２倍波周波数または３倍波周波数においてインピーダンスを短絡またはその近傍に設定する。
【0065】
（効果）
第６実施形態による整合回路１ｅによれば、カットオフ周波数を所望の周波数に設定でき、増幅したい信号の周波数帯域とカットしたい周波数とが十分に離れていない場合においても、十分なカットオフ特性が得られる。
第６実施形態による整合回路１ｅによれば、カットオフ周波数を所望の周波数に設定でき、増幅したい信号の周波数帯域とカットしたい周波数とが十分に離れていない場合においても、十分なカットオフ特性が得られる。
【0066】
請求項の記載に関して、本開示は以下の態様をとりうる。
＜１＞
増幅器の出力側に設けられてインピーダンス整合を行う整合回路であって、
第１整合回路を含み、
前記第１整合回路は、
前記増幅器の出力端子に接続される第１共振回路と、前記第１共振回路と電源との間に接続される第２共振回路と、
を含み、
前記第１共振回路は、第１インダクタンス素子および第１容量を有し、
前記第２共振回路は、第２インダクタンス素子および第２容量を有し、
前記第１インダクタンス素子の一端は、前記増幅器の出力端子に接続され、
前記第１インダクタンス素子の他端は、前記第２インダクタンス素子の一端および前記第１容量の一端に接続され、
前記第２インダクタンス素子の他端は、前記電源および前記第２容量の一端に接続され、
前記第１容量の他端は、基準電位に接続され、
前記第２容量の他端は、前記基準電位に接続され、
前記第１整合回路は、さらに、
前記増幅器の出力端子に接続された第３インダクタンス素子と、前記第３インダクタンス素子の出力側に接続された第４インダクタンス素子と、
を含み、
前記第２インダクタンス素子と前記第３インダクタンス素子とは、電磁気的に結合しており、
前記第１インダクタンス素子と前記第４インダクタンス素子とは、電磁気的に結合している
整合回路。
＜２＞
第１共振回路の共振周波数は、前記増幅器が増幅する信号の周波数の１．２５倍以上２．５倍以下であり、
第２共振回路の共振周波数は、前記増幅器が増幅する信号の周波数の０．４５倍以上０．８５倍以下である
＜１＞に記載の整合回路。
＜３＞
前記第１整合回路の出力側に設けられた、第２整合回路をさらに含む＜１＞または＜２＞に記載の整合回路。
＜４＞
前記第２整合回路は、
第１インダクタと、第２インダクタと、第３インダクタと、第３容量と、第４容量と、を含み、
前記第１インダクタの一端は、前記第４インダクタンス素子に接続され、
前記第２インダクタの一端は、前記第１インダクタの一端に接続され、
前記第２インダクタの他端は、前記第３容量の一端に接続され、
前記第３容量の他端は、基準電位に接続され、
前記第３インダクタの一端は、前記第１インダクタの他端に接続され、
前記第３インダクタの他端は、前記第４容量の一端に接続され、
前記第４容量の他端は、基準電位に接続される
＜３＞に記載の整合回路。
＜５＞
前記第２整合回路は、
第１インダクタと、第２インダクタと、第３容量と、を含み、
前記第１インダクタの一端は、前記第４インダクタンス素子に接続され、
前記第２インダクタの一端は、前記第１インダクタの一端に接続され、
前記第２インダクタの他端は、前記第３容量の一端に接続され、
前記第３容量の他端は、基準電位に接続される
＜３＞に記載の整合回路。
＜６＞
前記第２整合回路は、
第１インダクタと、第３インダクタと、第４容量と、を含み、
前記第１インダクタの一端は、前記第４インダクタンス素子に接続され、
前記第３インダクタの一端は、前記第１インダクタの他端に接続され、
前記第３インダクタの他端は、前記第４容量の一端に接続され、
前記第４容量の他端は、基準電位に接続される
＜３＞に記載の整合回路。
＜７＞
前記第２整合回路は、前記増幅器が増幅する信号の周波数の２倍、および、３倍の周波数の少なくとも一方において信号を減衰させる
＜３＞から＜６＞のいずれか１つに記載の整合回路。
＜８＞
前記増幅器の出力端子に接続された第３整合回路をさらに含み、
前記第３整合回路は、第４インダクタと第５容量とを含み
前記第４インダクタの一端は、前記増幅器の出力端子に接続され
前記第４インダクタの他端は、前記第５容量の一端に接続され、
前記第５容量の他端は、基準電位に接続される
＜１＞から＜７＞のいずれか１つに記載の整合回路。
＜９＞
前記増幅器が増幅する信号の周波数の２倍または３倍の周波数においてインピーダンスを短絡またはその近傍に設定する
＜８＞に記載の整合回路。
＜１０＞
前記増幅器は、信号を増幅するためのトランジスタを含み、
前記第５容量の他端は、前記トランジスタのエミッタ端子またはソース端子に接続される
＜８＞に記載の整合回路。
＜１１＞
前記増幅器は、Ｆ級動作する増幅器である
＜１＞から＜９＞のいずれか１つに記載の整合回路。
＜１＞
増幅器の出力側に設けられてインピーダンス整合を行う整合回路であって、
第１整合回路を含み、
前記第１整合回路は、
前記増幅器の出力端子に接続される第１共振回路と、前記第１共振回路と電源との間に接続される第２共振回路と、
を含み、
前記第１共振回路は、第１インダクタンス素子および第１容量を有し、
前記第２共振回路は、第２インダクタンス素子および第２容量を有し、
前記第１インダクタンス素子の一端は、前記増幅器の出力端子に接続され、
前記第１インダクタンス素子の他端は、前記第２インダクタンス素子の一端および前記第１容量の一端に接続され、
前記第２インダクタンス素子の他端は、前記電源および前記第２容量の一端に接続され、
前記第１容量の他端は、基準電位に接続され、
前記第２容量の他端は、前記基準電位に接続され、
前記第１整合回路は、さらに、
前記増幅器の出力端子に接続された第３インダクタンス素子と、前記第３インダクタンス素子の出力側に接続された第４インダクタンス素子と、
を含み、
前記第２インダクタンス素子と前記第３インダクタンス素子とは、電磁気的に結合しており、
前記第１インダクタンス素子と前記第４インダクタンス素子とは、電磁気的に結合している
整合回路。
＜２＞
第１共振回路の共振周波数は、前記増幅器が増幅する信号の周波数の１．２５倍以上２．５倍以下であり、
第２共振回路の共振周波数は、前記増幅器が増幅する信号の周波数の０．４５倍以上０．８５倍以下である
＜１＞に記載の整合回路。
＜３＞
前記第１整合回路の出力側に設けられた、第２整合回路をさらに含む＜１＞または＜２＞に記載の整合回路。
＜４＞
前記第２整合回路は、
第１インダクタと、第２インダクタと、第３インダクタと、第３容量と、第４容量と、を含み、
前記第１インダクタの一端は、前記第４インダクタンス素子に接続され、
前記第２インダクタの一端は、前記第１インダクタの一端に接続され、
前記第２インダクタの他端は、前記第３容量の一端に接続され、
前記第３容量の他端は、基準電位に接続され、
前記第３インダクタの一端は、前記第１インダクタの他端に接続され、
前記第３インダクタの他端は、前記第４容量の一端に接続され、
前記第４容量の他端は、基準電位に接続される
＜３＞に記載の整合回路。
＜５＞
前記第２整合回路は、
第１インダクタと、第２インダクタと、第３容量と、を含み、
前記第１インダクタの一端は、前記第４インダクタンス素子に接続され、
前記第２インダクタの一端は、前記第１インダクタの一端に接続され、
前記第２インダクタの他端は、前記第３容量の一端に接続され、
前記第３容量の他端は、基準電位に接続される
＜３＞に記載の整合回路。
＜６＞
前記第２整合回路は、
第１インダクタと、第３インダクタと、第４容量と、を含み、
前記第１インダクタの一端は、前記第４インダクタンス素子に接続され、
前記第３インダクタの一端は、前記第１インダクタの他端に接続され、
前記第３インダクタの他端は、前記第４容量の一端に接続され、
前記第４容量の他端は、基準電位に接続される
＜３＞に記載の整合回路。
＜７＞
前記第２整合回路は、前記増幅器が増幅する信号の周波数の２倍、および、３倍の周波数の少なくとも一方において信号を減衰させる
＜３＞から＜６＞のいずれか１つに記載の整合回路。
＜８＞
前記増幅器の出力端子に接続された第３整合回路をさらに含み、
前記第３整合回路は、第４インダクタと第５容量とを含み
前記第４インダクタの一端は、前記増幅器の出力端子に接続され
前記第４インダクタの他端は、前記第５容量の一端に接続され、
前記第５容量の他端は、基準電位に接続される
＜１＞から＜７＞のいずれか１つに記載の整合回路。
＜９＞
前記増幅器が増幅する信号の周波数の２倍または３倍の周波数においてインピーダンスを短絡またはその近傍に設定する
＜８＞に記載の整合回路。
＜１０＞
前記増幅器は、信号を増幅するためのトランジスタを含み、
前記第５容量の他端は、前記トランジスタのエミッタ端子またはソース端子に接続される
＜８＞に記載の整合回路。
＜１１＞
前記増幅器は、Ｆ級動作する増幅器である
＜１＞から＜９＞のいずれか１つに記載の整合回路。
【符号の説明】
【0067】
１、１ｂ～１ｅ、１６０、１６０ａ、１７０、１７０ａ～１７０ｃ、９００ 整合回路
３１、３２ 共振回路
１４０ 増幅器
１４２、１６１、１６２、１７１、７７３、７７５、９１３ 容量
１４４、１４６ 抵抗
１５０ バイアス回路
６６３～６６６、７７１、７７２、７７４、９１２ インダクタ
Ｔｒ１ トランジスタ
３１、３２ 共振回路
１４０ 増幅器
１４２、１６１、１６２、１７１、７７３、７７５、９１３ 容量
１４４、１４６ 抵抗
１５０ バイアス回路
６６３～６６６、７７１、７７２、７７４、９１２ インダクタ
Ｔｒ１ トランジスタ
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】