ホーム > 特許ランキング > 住友電気工業株式会社
知財求人 - 知財ポータルサイト「IP Force」
(19)【発行国】日本国特許庁(JP)
(12)【公報種別】公開特許公報(A)
(11)【公開番号】P2024121465
(43)【公開日】2024-09-06
(54)【発明の名称】算出プログラムおよび算出方法
(51)【国際特許分類】
G06F 30/36 20200101AFI20240830BHJP
G06F 30/373 20200101ALI20240830BHJP
【ＦＩ】
G06F30/36
G06F30/373
【審査請求】未請求
【請求項の数】9
【出願形態】ＯＬ
(21)【出願番号】P 2023028592
(22)【出願日】2023-02-27
(71)【出願人】
【識別番号】000002130
【氏名又は名称】住友電気工業株式会社
(74)【代理人】
【識別番号】100087480
【弁理士】
【氏名又は名称】片山 修平
(72)【発明者】
【氏名】川崎 健
【テーマコード（参考）】
5B146
【Ｆターム（参考）】
5B146AA23
5B146DC04
(57)【要約】
【課題】リアクタンス回路を容易に設計することが可能な算出プログラムを提供する。
【解決手段】算出プログラムは、コンピュータを、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得するＳ１０取得部と、前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出するＳ１２算出部と、として機能させる。
【選択図】図４
【解決手段】算出プログラムは、コンピュータを、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得するＳ１０取得部と、前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出するＳ１２算出部と、として機能させる。
【選択図】図４
【特許請求の範囲】
【請求項1】
コンピュータを、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得する取得部と、
前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出する算出部と、
として機能させる算出プログラム。
前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出する算出部と、
として機能させる算出プログラム。
【請求項2】
前記第１行列において、Γｉｊ＝Γｊｉである請求項１に記載の算出プログラム。
【請求項3】
前記算出部は、前記条件を目的関数とし、前記第１行列を最適化することにより前記第１行列を算出する請求項１または請求項２に記載の算出プログラム。
【請求項4】
前記算出部は、前記算出された第１行列に基づき、前記リアクタンス回路の回路パラメータを算出する請求項１または請求項２に記載の算出プログラム。
【請求項5】
前記回路パラメータは、第１端がポートＰｉに接続され第２端が共通ノードに接続されたサブリアクタンス回路の各々において、前記第１端と前記第２端との間において交互に直列接続とシャント接続された１または複数のリアクタンス素子の個数と前記１または複数のリアクタンス素子のリアクタンス値を含む請求項４に記載の算出プログラム。
【請求項6】
前記リアクタンス回路は、増幅回路に用いる整合回路である請求項１または請求項２に記載の算出プログラム。
【請求項7】
前記算出部は、前記増幅回路の動作帯域内の周波数である基本波における前記第１行列と、前記周波数の高調波における、対角要素以外が０であり、アドミタンス行列、インピーダンス行列または散乱行列を含む第２行列と、を算出する請求項６に記載の算出プログラム。
【請求項8】
前記第１行列は、アドミタンス行列である請求項１または請求項２に記載の算出プログラム。
【請求項9】
ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得するステップと、
前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出するステップと、
を含む算出方法。
前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出するステップと、
を含む算出方法。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、算出プログラムおよび算出方法に関する。
【背景技術】
【0002】
増幅回路等の整合回路には、インダクタおよびキャパシタ等のリアクタンス素子を用いたリアクタンス回路が用いられている（例えば特許文献１）。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】特開２０２２－１７４９８７号公報
【発明の概要】
【発明が解決しようとする課題】
【0004】
リアクタンス回路の設計は、リアクタンス回路を含む電子回路の特性が所望の値となるように、リアクタンス素子の接続関係および素子値を変え、最適化する。しかしながら、リアクタンス素子の接続関係および素子値は無限にあるため、アルゴリズムが複雑化する。また、局所解となり最適化することができない場合がある。
【0005】
本開示は、上記課題に鑑みなされたものであり、リアクタンス回路を容易に設計することを目的とする。
【課題を解決するための手段】
【0006】
本開示の一実施形態は、コンピュータを、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得する取得部と、前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出する算出部と、として機能させる算出プログラムである。
【0007】
本開示は、このような特徴的な算出プログラムおよび算出方法として実現することができるだけでなく、かかる特徴的なステップを処理する算出装置として実現することができる。また、算出装置の一部又は全部を実現する半導体集積回路として実現したり、算出装置を含む算出システムとして実現したりすることができる。
【発明の効果】
【0008】
本開示によれば、リアクタンス回路を容易に設計することができる。
【図面の簡単な説明】
【0009】
【発明を実施するための形態】
【0010】
［本開示の実施形態の説明］
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、コンピュータを、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得する取得部と、前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出する算出部と、として機能させる算出プログラムである。これにより、リアクタンス回路を容易に設計できる。
（２）上記（１）において、前記第１行列において、Γｉｊ＝Γｊｉであってもよい。これにより、算出する第１行列のパラメータの個数を減らすことができる。
（３）上記（１）または（２）において、前記算出部は、前記条件を目的関数とし、前記第１行列を最適化することにより前記第１行列を算出してもよい。これにより、第１行列を最適化できる。
（４）上記（１）から（３）のいずれかにおいて、前記算出部は、前記算出された第１行列に基づき、前記リアクタンス回路の回路パラメータを算出してもよい。これにより、回路パラメータの算出のアルゴリズムが複雑化することを抑制できる。
（５）上記（４）において、前記回路パラメータは、第１端がポートＰｉに接続され第２端が共通ノードに接続されたサブリアクタンス回路の各々において、前記第１端と前記第２端との間において交互に直列接続とシャント接続された１または複数のリアクタンス素子の個数と前記１または複数のリアクタンス素子のリアクタンス値を含んでもよい。これにより、回路パラメータの個数を削減できる。
（６）上記（１）から（５）のいずれかにおいて、前記リアクタンス回路は、増幅回路に用いる整合回路であってもよい。これにより、整合回路を精度よく設計できる。
（７）上記（６）において、前記算出部は、前記増幅回路の動作帯域内の周波数である基本波における前記第１行列と、前記周波数の高調波における、対角要素以外が０であり、アドミタンス行列、インピーダンス行列または散乱行列を含む第２行列と、を算出してもよい。これにより、高調波を考慮した回路パラメータを算出できる。
（８）上記（１）から（７）のいずれかにおいて、前記第１行列は、アドミタンス行列であってもよい。これにより、ポートをグランドに対しオープンとして扱える。
（９）本開示の一実施形態は、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得するステップと、前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出するステップと、を含む算出方法である。これにより、リアクタンス回路を容易に設計できる。
（１０）本開示の一実施形態は、メモリと、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得し、前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出するプロセッサと、を備える算出装置である。これにより、リアクタンス回路を容易に設計できる。
最初に本開示の実施形態の内容を列記して説明する。
（１）本開示の一実施形態は、コンピュータを、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得する取得部と、前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出する算出部と、として機能させる算出プログラムである。これにより、リアクタンス回路を容易に設計できる。
（２）上記（１）において、前記第１行列において、Γｉｊ＝Γｊｉであってもよい。これにより、算出する第１行列のパラメータの個数を減らすことができる。
（３）上記（１）または（２）において、前記算出部は、前記条件を目的関数とし、前記第１行列を最適化することにより前記第１行列を算出してもよい。これにより、第１行列を最適化できる。
（４）上記（１）から（３）のいずれかにおいて、前記算出部は、前記算出された第１行列に基づき、前記リアクタンス回路の回路パラメータを算出してもよい。これにより、回路パラメータの算出のアルゴリズムが複雑化することを抑制できる。
（５）上記（４）において、前記回路パラメータは、第１端がポートＰｉに接続され第２端が共通ノードに接続されたサブリアクタンス回路の各々において、前記第１端と前記第２端との間において交互に直列接続とシャント接続された１または複数のリアクタンス素子の個数と前記１または複数のリアクタンス素子のリアクタンス値を含んでもよい。これにより、回路パラメータの個数を削減できる。
（６）上記（１）から（５）のいずれかにおいて、前記リアクタンス回路は、増幅回路に用いる整合回路であってもよい。これにより、整合回路を精度よく設計できる。
（７）上記（６）において、前記算出部は、前記増幅回路の動作帯域内の周波数である基本波における前記第１行列と、前記周波数の高調波における、対角要素以外が０であり、アドミタンス行列、インピーダンス行列または散乱行列を含む第２行列と、を算出してもよい。これにより、高調波を考慮した回路パラメータを算出できる。
（８）上記（１）から（７）のいずれかにおいて、前記第１行列は、アドミタンス行列であってもよい。これにより、ポートをグランドに対しオープンとして扱える。
（９）本開示の一実施形態は、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得するステップと、前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出するステップと、を含む算出方法である。これにより、リアクタンス回路を容易に設計できる。
（１０）本開示の一実施形態は、メモリと、ｉは１からＮの整数であり、Ｎは２以上の整数であり、高周波信号が入力または出力するＮ個のポートＰｉを有するリアクタンス回路の第１行列を算出するための条件を取得し、前記条件に基づき、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列またはインピーダンス行列を含む前記第１行列を算出するプロセッサと、を備える算出装置である。これにより、リアクタンス回路を容易に設計できる。
【0011】
［本開示の実施形態の詳細］
本開示の実施形態にかかる算出プログラムおよび算出方法の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
本開示の実施形態にかかる算出プログラムおよび算出方法の具体例を、以下に図面を参照しつつ説明する。なお、本開示はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【0012】
以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。算出装置は、コンピュータを備えて構成され、算出装置の各機能は、コンピュータの記憶装置に記憶されたコンピュータプログラムがコンピュータのＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）によって実行されることで発揮される。コンピュータプログラムは、ＣＤ－ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｃ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）またはＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）などの記憶媒体に記憶させることができる。
【0013】
［リアクタンス回路の設計について］
リアクタンス回路は、無損失回路であり、リアクタンス素子のみにより形成された回路である。リアクタンス素子は、インダクタ、キャパシタおよび伝送線路などのインピーダンスに抵抗成分をほとんど有さない素子である。リアクタンス回路の回路設計は、リアクタンス回路内の１または複数のリアクタンス素子の接続関係および各リアクタンス素子の素子値等の回路パラメータを最適化し、リアクタンス回路またはリアクタンス回路を含む電子回路の特性が目標特性となるように行う。例えばマイクロ波（３００ＭＨｚから３０ＧＨｚ）またはミリ波（３０ＧＨｚから３００ＧＨｚ）の回路設計には散乱行列（Ｓパラメータ）が用いられることが多い。
リアクタンス回路は、無損失回路であり、リアクタンス素子のみにより形成された回路である。リアクタンス素子は、インダクタ、キャパシタおよび伝送線路などのインピーダンスに抵抗成分をほとんど有さない素子である。リアクタンス回路の回路設計は、リアクタンス回路内の１または複数のリアクタンス素子の接続関係および各リアクタンス素子の素子値等の回路パラメータを最適化し、リアクタンス回路またはリアクタンス回路を含む電子回路の特性が目標特性となるように行う。例えばマイクロ波（３００ＭＨｚから３０ＧＨｚ）またはミリ波（３０ＧＨｚから３００ＧＨｚ）の回路設計には散乱行列（Ｓパラメータ）が用いられることが多い。
【0014】
しかし、Ｓパラメータは、各ポートに入力される高周波信号の電力と各ポートから出力される高周波信号の電力とから表現される。このため、抵抗成分とリアクタンス成分（またはコンダクタンス成分とサセプタンス成分）を用い表現することができず、リアクタンス回路を適切に表現できないことがある。そこで、以下の実施例では、コンダクタンス成分とサセプタンス成分とを用い表現できるアドミタンス行列（Ｙパラメータ）を用いる。Ｙパラメータ以外に、抵抗成分とリアクタンス成分とを用い表現されるインピーダンス行列（Ｚパラメータ）を用いてもよい。
【0015】
［実施例１]
以下、実施例１におけるリアクタンス回路のアドミタンス行列および回路パラメータを抽出する算出方法について説明する。
［リアクタンス回路の説明］
図１は、実施例１において回路パラメータを算出するリアクタンス回路のブロック図である。図１に示すように、リアクタンス回路１０は、高周波信号が入力または出力する複数のポートＰ１、Ｐ２、ＰｉからＰＮ－１、ＰＮを備えている。ここで、Ｎは、リアクタンス回路１０のポートＰ１からＰＮの個数に相当する整数であり、２以上である。ｉは１からＮの整数である。以下、図１のリアクタンス回路１０のアドミタンス行列および回路パラメータを最適化する算出方法について説明する。
以下、実施例１におけるリアクタンス回路のアドミタンス行列および回路パラメータを抽出する算出方法について説明する。
［リアクタンス回路の説明］
図１は、実施例１において回路パラメータを算出するリアクタンス回路のブロック図である。図１に示すように、リアクタンス回路１０は、高周波信号が入力または出力する複数のポートＰ１、Ｐ２、ＰｉからＰＮ－１、ＰＮを備えている。ここで、Ｎは、リアクタンス回路１０のポートＰ１からＰＮの個数に相当する整数であり、２以上である。ｉは１からＮの整数である。以下、図１のリアクタンス回路１０のアドミタンス行列および回路パラメータを最適化する算出方法について説明する。
【0016】
[コンピュータのブロック図]
図２は、実施例１におけるコンピュータのブロック図である。コンピュータ３０は、ソフトウエアと協働し、リアクタンス回路１０のアドミタンス行列および回路パラメータを算出する算出装置として機能する。コンピュータ３０は、算出プログラムを実行し、算出方法を実行する。
図２は、実施例１におけるコンピュータのブロック図である。コンピュータ３０は、ソフトウエアと協働し、リアクタンス回路１０のアドミタンス行列および回路パラメータを算出する算出装置として機能する。コンピュータ３０は、算出プログラムを実行し、算出方法を実行する。
【0017】
コンピュータ３０は、プロセッサ３２、メモリ３４、入出力装置３６および内部バス３８を備えている。プロセッサ３２は、例えばＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）であり、分布定数回路の等価回路モデルを用いて、算出プログラムおよび算出方法を実行する。メモリ３４は、例えば揮発性メモリまたは不揮発性メモリであり、プロセッサ３２が算出プログラムおよび算出方法を実行するときに用いるデータ等を記憶する。メモリ３４は、プロセッサ３２が実行する算出プログラムを記憶してもよい。入出力装置３６は、プロセッサ３２が取得するデータを外部装置から入力し、プロセッサ３２が出力するデータを外部装置に出力する。外部装置は、別のコンピュータ、または同じコンピュータ内の別プログラムなどである。内部バス３８は、プロセッサ３２、メモリ３４および入出力装置３６を接続し、データ等を伝送する。算出プログラムは、記憶媒体３５に記憶される。記憶媒体３５は、例えば一時的でない有形の媒体であり、ＣＤ－ＲＯＭまたはＤＶＤ等である。
【0018】
［機能ブロック図］
図３は、実施例１における算出装置の機能ブロック図である。図３に示すように、算出装置２０は、取得部２２、算出部２４および出力部２６を備えている。プロセッサ３２はソフトウエアと協働し、取得部２２、算出部２４および出力部２６として機能する。取得部２２は、外部装置から入出力装置３６を介し、算出の条件などを取得する。算出部２４は、取得部２２が取得した条件に基づき、リアクタンス回路１０のアドミタンス行列または回路パラメータを算出する。出力部２６は、算出部２４が算出した結果を、入出力装置３６を介し外部装置に出力する。
図３は、実施例１における算出装置の機能ブロック図である。図３に示すように、算出装置２０は、取得部２２、算出部２４および出力部２６を備えている。プロセッサ３２はソフトウエアと協働し、取得部２２、算出部２４および出力部２６として機能する。取得部２２は、外部装置から入出力装置３６を介し、算出の条件などを取得する。算出部２４は、取得部２２が取得した条件に基づき、リアクタンス回路１０のアドミタンス行列または回路パラメータを算出する。出力部２６は、算出部２４が算出した結果を、入出力装置３６を介し外部装置に出力する。
【0019】
［フローチャート］
図４は、実施例１における回路パラメータを抽出する算出方法を示すフローチャートである。図４に示すように、取得部２２は、条件を取得する（ステップＳ１０）。条件は、例えばリアクタンス回路１０のポート数およびアドミタンス行列および回路パラメータを算出する条件である。その後、算出部２４は、取得した条件に基づき、アドミタンス行列を算出する（ステップＳ１２）。その後、出力部２６は、算出されたアドミタンス行列を外部装置またはメモリ３４に出力する（ステップＳ１４）。回路パラメータを算出しない場合には、ステップＳ１４の後、算出方法を終了してもよい。その後、算出部２４は、取得した条件および算出されたアドミタンス行列に基づき、回路パラメータを算出する（ステップＳ１６）。その後、出力部２６は、算出された回路パラメータを外部装置またはメモリ３４に出力する（ステップＳ１８）。以上により、リアクタンス回路のアドミタンス行列および回路パラメータの算出方法が終了する。
図４は、実施例１における回路パラメータを抽出する算出方法を示すフローチャートである。図４に示すように、取得部２２は、条件を取得する（ステップＳ１０）。条件は、例えばリアクタンス回路１０のポート数およびアドミタンス行列および回路パラメータを算出する条件である。その後、算出部２４は、取得した条件に基づき、アドミタンス行列を算出する（ステップＳ１２）。その後、出力部２６は、算出されたアドミタンス行列を外部装置またはメモリ３４に出力する（ステップＳ１４）。回路パラメータを算出しない場合には、ステップＳ１４の後、算出方法を終了してもよい。その後、算出部２４は、取得した条件および算出されたアドミタンス行列に基づき、回路パラメータを算出する（ステップＳ１６）。その後、出力部２６は、算出された回路パラメータを外部装置またはメモリ３４に出力する（ステップＳ１８）。以上により、リアクタンス回路のアドミタンス行列および回路パラメータの算出方法が終了する。
【0020】
［アドミタンス行列の最適化の方法］
リアクタンス回路１０のアドミタンス行列について説明する。数１は、リアクタンス回路１０のアドミタンス行列である。
リアクタンス回路１０のアドミタンス行列について説明する。数１は、リアクタンス回路１０のアドミタンス行列である。
【数1】
【0021】
アドミタンス行列では、ポートＰｉからポートＰｊへのアドミタンスを要素Ｙｉｊとする。リアクタンス回路１０では、各要素Ｙｉｊのコンダクタンス成分は０でありサセプタンス成分のみである。このため、Ｙｉｊは数２により表される。
｜Ｙｉｊ｜はＹｉｊの絶対値であり０以上の実数である。ｅｘｐ（φ）内の位相φは、要素Ｙｉｊにおける電圧と電流の位相差に対応する。要素Ｙｉｊのコンダクタンス成分が０である。このため、位相φは＋π／２または－π／２（すなわち＋９０°または－９０°）となる。
【数2】
【0022】
さらに、リアクタンス回路では、入力ポートと出力ポートが対称なため、数３となる。
【数3】
【0023】
このため、リアクタンス回路１０は、数１の破線内のＹｉｊを用い表現できる。数１の破線内のＹｉｊの絶対値｜Ｙｉｊ｜の個数はＮ（Ｎ＋１）／２個である。Ｎ（Ｎ＋１）／２個のＹｉｊについて、数２の位相φが＋π／２または－π／２となる組み合わせとして１個のパラメータθを用いる。パラメータθは、２Ｎ（Ｎ＋１）／２個の離散的な値である。このように、リアクタンス回路１０を表現するパラメータの個数は、Ｎ（Ｎ＋１）／２＋１個である。
【0024】
図５は、実施例１におけるアドミタンス行列を最適化する方法を示すフローチャートであり、図４のステップＳ１２に対応する。図５に示すように、算出部２４は、初期のアドミタンス行列を取得する（ステップＳ２０）。初期のアドミタンス行列は、例えば図４のステップＳ１０において取得されてもよいし、予めメモリ３４に格納されていてもよい。
【0025】
その後、算出部２４は、初期のアドミタンス行列に基づき、リアクタンス回路１０またはリアクタンス回路１０を含む電子回路の回路特性（例えば高周波特性）を算出する（ステップＳ２２）。算出する高周波特性（例えば増幅回路の利得または効率）は、例えば図４のステップＳ１０において取得されてもよいし、予めメモリ３４に格納されていてもよい。その後、算出部２４は、算出した高周波特性が最適か否か判定する（ステップＳ２４）。例えば、図４のステップＳ１０においてアドミタンス行列の最適化の条件を取得している。最適化の条件が、例えば高周波特性の目標となる特性の範囲の場合、算出された高周波特性が目標の範囲内のとき、算出部２４はＹｅｓと判定し、算出された高周波特性が目標特性の範囲外の場合、算出部２４はＮｏと判定する。また、図４のステップＳ１０において取得した最適化の条件がある高周波特性が最大（または最小）となることである場合、算出された高周波特性が最大（または最小）の範囲の場合、算出部２４は、Ｙｅｓと判定し、算出された特性が最大（または最小）の範囲でない場合、算出部２４は、Ｎｏと判定する。
【0026】
ステップＳ２４においてＮｏの場合、算出部２４は、アドミタンス行列を変更し（ステップＳ２６）、ステップＳ２２に戻る。ステップＳ２２、Ｓ２４およびＳ２６を繰り返すことで、ステップＳ２２において算出された高周波特性が目標特性となると、ステップＳ２４において、算出部２４はＹｅｓと判定する。その後終了する。ステップＳ２２、Ｓ２４およびＳ２６は、ベイズ最適化法等の公知の最適化手法を用いてもよいし、機械学習を用いてもよい。アドミタンス行列の最適化の条件（例えば目標となる特性の範囲または特性を最大または最小）が最適化の目的関数となる。
【0027】
［回路パラメータの最適化の方法］
リアクタンス回路１０の回路パラメータについて説明する。図６は、リアクタンス回路１０の回路例Ａを示す回路図である。図６に示すように、回路例Ａでは、ポートＰ１、Ｐ２、Ｐ３からＰＮの各間にキャパシタＣ１からＣ４とインダクタＬ１からＬ４が接続されている。このように、リアクタンス回路１０は、複数のポートＰ１からＰＮの間に複数のキャパシタおよび複数のインダクタが接続されている。回路例Ａでは、回路パラメータは、図７の接続関係と各リアクタンス素子のリアクタンス値（キャパシタンスおよびインダクタンス）である。
リアクタンス回路１０の回路パラメータについて説明する。図６は、リアクタンス回路１０の回路例Ａを示す回路図である。図６に示すように、回路例Ａでは、ポートＰ１、Ｐ２、Ｐ３からＰＮの各間にキャパシタＣ１からＣ４とインダクタＬ１からＬ４が接続されている。このように、リアクタンス回路１０は、複数のポートＰ１からＰＮの間に複数のキャパシタおよび複数のインダクタが接続されている。回路例Ａでは、回路パラメータは、図７の接続関係と各リアクタンス素子のリアクタンス値（キャパシタンスおよびインダクタンス）である。
【0028】
図７は、リアクタンス回路１０の回路例Ｂを示す回路図である。図７に示すように、回路例Ｂでは、リアクタンス回路１０は、サブリアクタンス回路Ｒ１、Ｒ２、からＲｉ、からＲＮ－１、ＲＮを備えている。サブリアクタンス回路Ｒ１からＲＮの第１端は、それぞれポートＰ１からＰＮに接続され、サブリアクタンス回路Ｒ１からＲＮの第２端は、共通にノードＰ０に接続されている。
【0029】
図８は、回路例Ｂにおけるサブリアクタンス回路の回路図である。図８に示すように、ポートＰｉ（ｉは１からＮの整数）とノードＰ０との間にリアクタンス素子ω１、ω３からωＭがシャント接続されている。ポートＰｉとノードＰ０との間にリアクタンス素子ω２、ω４からωＭ－１が直列接続されている。シャント接続されたリアクタンス素子ω１、ω３からωＭと直列接続されたリアクタンス素子ω２、ω４からωＭ－１とは１個ごとに交互に設けられている。回路例Ｂでは、回路パラメータは、各サブリアクタンス回路Ｒ１からＲＮにおけるリアクタンス素子ω１からωＭの個数Ｍと各リアクタンス素子ω１からωＭのリアクタンス値である。リアクタンス素子ω１からωＭのリアクタンス値が０または正のとき、リアクタンス素子ω１からωＭはインダクタであり、リアクタンス値はインダクタンスである。リアクタンス素子ω１からωＭのリアクタンス値が負のとき、リアクタンス素子ω１からωＭはキャパシタであり、リアクタンス値はキャパシタンスである。
【0030】
図８では、最もポートＰｉに近いリアクタンス素子ω１はシャント接続であるが、リアクタンス素子ω１は直列接続でもよい。図８では、最もノードＰ０に近いリアクタンス素子ωＭはシャント接続であるが、リアクタンス素子ωＭは直列接続でもよい。
【0031】
図９は、実施例１における回路パラメータを最適化する方法を示すフローチャートであり、図４のステップＳ１６に対応する。図９に示すように、算出部２４は、図４のステップＳ１２において算出されたアドミタンス行列を取得する（ステップＳ３０）。その後、算出部２４は、初期の回路パラメータを取得する（ステップＳ３２）。初期の回路パラメータは、例えば図４のステップＳ１０において取得されてもよいし、予めメモリ３４に格納されていてもよい。回路パラメータは、例えば図７および図８における各サブリアクタンス回路Ｒ１からＲＮにおけるリアクタンス素子ω１からωＭの個数Ｍと各リアクタンス素子ω１からωＭのリアクタンス値である。ステップＳ３０とＳ３２の順番は逆でもよい。
【0032】
その後、算出部２４は、初期の回路パラメータを用い、リアクタンス回路１０のアドミタンス行列を算出する（ステップＳ３４）。その後、算出部２４は、ステップＳ３４において算出されたアドミタンス行列が最適か否か判定する（ステップＳ３６）。例えば、算出部２４は、ステップＳ３０において取得したアドミタンス行列とステップＳ３４において算出されたアドミタンス行列との差が最小と判定されたとき、Ｙｅｓと判定し、差が最小でないと判定されたとき、Ｎｏと判定する。
【0033】
ステップＳ３６においてＮｏの場合、算出部２４は、回路パラメータを変更し（ステップＳ３８）、ステップＳ３４に戻る。ステップＳ３４、Ｓ３６およびＳ３８を繰り返すことで、ステップＳ３４において算出されたアドミタンス行列がステップＳ３０において取得されたアドミタンス行列にほぼ一致すると、ステップＳ３６において、算出部２４はＹｅｓと判定する。その後終了する。ステップＳ３４、Ｓ３６およびＳ３８は、ベイズ最適化法等の最適化手法を用いてもよいし、機械学習を用いてもよい。ステップＳ３４において算出されたアドミタンス行列とステップＳ３０において取得されたアドミタンス行列との差が最適化の目的関数となる。
【0034】
例えば、ステップＳ３０において取得したアドミタンス行列の要素をＹＡｉｊとし、ステップＳ３４において算出されたアドミタンス行列の要素をＹＢｉｊとすると、目的関数Ｆは数４となる。
ここで、Ｉｍ（ＹＢｉｊ）はＹＢｉｊの虚数成分であり、Ｉｍ（ＹＡｉｊ）はＹＡｉｊの虚数成分である。Σは、数１の破線内の要素の和である。目的関数Ｆが最小となるように回路パラメータを最適化する。
【数4】
【0035】
図９のステップＳ３０およびＳ３４において、行列としてアドミタンス行列を例に説明した。アドミタンス行列は、インピーダンス行列または散乱行列に一意に変換できる。そこで、図４のステップＳ１２において算出したアドミタンス行列をインピーダンス行列または散乱行列に変換する。ステップＳ３０では、ステップＳ１２において算出されたアドミタンス行列から変換されたインピーダンス行列または散乱行列を取得する。ステップＳ３４では、回路パラメータからインピーダンス行列または散乱行列を算出してもよい。
【0036】
［比較例１］
比較例１として、図４において、ステップＳ１２およびＳ１４を行わず、リアクタンス回路１０またはリアクタンス回路１０を含む電子回路の高周波特性が、目標特性の範囲内となるようにリアクタンス回路１０の回路パラメータを最適化することが考えられる。しかし、図６の回路例Ａ、並びに図７および図８の回路例Ｂの回路パラメータは無数に存在するため、最適化のアルゴリズムが複雑になる。また、局所的な解が得られ、最適解が得られない場合がある。
比較例１として、図４において、ステップＳ１２およびＳ１４を行わず、リアクタンス回路１０またはリアクタンス回路１０を含む電子回路の高周波特性が、目標特性の範囲内となるようにリアクタンス回路１０の回路パラメータを最適化することが考えられる。しかし、図６の回路例Ａ、並びに図７および図８の回路例Ｂの回路パラメータは無数に存在するため、最適化のアルゴリズムが複雑になる。また、局所的な解が得られ、最適解が得られない場合がある。
【0037】
［比較例２］
比較例２として、図４においてステップＳ１２およびＳ１４において、アドミタンス行列でなく、散乱行列を用いることが考えられる。しかし、散乱行列は、抵抗成分とリアクタンス成分（またはコンダクタンス成分とサセプタンス成分）を表現できない。このため、最適化された散乱行列を用い、回路パラメータを最適化しようとすると、リアクタンス回路１０の素子としてゲインを含む能動素子および／またはロスを含む抵抗素子を用いないと実現できない場合が生じる。
比較例２として、図４においてステップＳ１２およびＳ１４において、アドミタンス行列でなく、散乱行列を用いることが考えられる。しかし、散乱行列は、抵抗成分とリアクタンス成分（またはコンダクタンス成分とサセプタンス成分）を表現できない。このため、最適化された散乱行列を用い、回路パラメータを最適化しようとすると、リアクタンス回路１０の素子としてゲインを含む能動素子および／またはロスを含む抵抗素子を用いないと実現できない場合が生じる。
【0038】
実施例１によれば、図４のステップＳ１０のように、取得部２２は、リアクタンス回路１０のアドミタンス行列（第１行列）を算出するための条件を取得する。ステップＳ１２のように、算出部２４は、取得部２２が取得した条件に基づき、ｉは１からＮの整数であり、ｊは１からＮの整数であり、θｉｊは－π／２または＋π／２であり、要素がＹｉｊ＝｜Ｙｉｊ｜×ｅｘｐ（θｉｊ）により表されるアドミタンス行列を含む第１行列を算出する。これにより、リアクタンス回路１０を、能動素子および抵抗素子のようにゲインおよびロスを含む素子を用いず、リアクタンス素子のみを用いてリアクタンス回路１０を設計できる。
【0039】
なお、実施例１では、第１行列としてアドミタンス行列を含む例を説明したが、第１行列はＺパラメータであるインピーダンス行列を含んでもよい。インピーダンス行列の要素はＺｉｊで表される。そこで、第１行列の要素をΓｉｊ＝｜Γｉｊ｜×ｅｘｐ（θｉｊ）を用い表す。アドミタンス行列のときΓｉｊ＝Ｙｉｊであり、インピーダンス行列のときΓｉｊ＝Ｚｉｊである。
【0040】
また、リアクタンス回路１０では、ポートＰｉとポートＰｊとが対称なため、Γｉｊ＝Γｊｉである。これにより、算出するパラメータの数を削減できる。
【0041】
図５のように、算出部２４は、最適化の条件を目的関数とし、第１行列を最適化することにより第１行列を算出する。これにより、第１行列を最適化できる。
【0042】
図４のステップＳ１６において、算出部２４は、算出された第１行列に基づき、リアクタンス回路１０の回路パラメータを算出する。これにより、回路パラメータの算出のアルゴリズムが複雑化することを抑制できる。また、回路パラメータの局所解となることを抑制できる。
【0043】
図７および図８の回路例Ｂのように、リアクタンス回路１０は、第１端がポートＰｉに接続され第２端が共通ノードに接続されたＮ個のサブリアクタンス回路Ｒｉを有する。このとき、各々のサブリアクタンス回路Ｒｉは、第１端と第２端との間において交互に直列接続とシャント接続された１または複数のリアクタンス素子ω１からωＭを備えている。回路パラメータを、各々のサブリアクタンス回路Ｒｉにおけるリアクタンス素子ω１からωＭの個数とリアクタンス素子ω１からωＭのリアクタンス値とする。これにより、回路パラメータの個数を削減できる。サブリアクタンス回路Ｒ１からＲＮにおけるリアクタンス素子が１個の場合には、１個のリアクタンス素子は、第１端と第２端との間において直列接続またはシャント接続されている。
【0044】
［実施例２］
実施例２は、実施例１の算出方法を用いて増幅回路の整合回路の回路パラメータを算出する例である。図１０は、実施例２におけるドハティ増幅回路を示す回路図である。
実施例２は、実施例１の算出方法を用いて増幅回路の整合回路の回路パラメータを算出する例である。図１０は、実施例２におけるドハティ増幅回路を示す回路図である。
【0045】
［ドハティ増幅器の説明］
図１０に示すように、ドハティ増幅器１００では、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にメインアンプ４０とピークアンプ４２とが並列に接続されている。入力端子Ｔｉｎに入力信号として高周波信号が入力する。ドハティ増幅器が移動体通信の基地局に用いられる場合、高周波信号の周波数は例えば０．５ＧＨｚ以上かつ１０ＧＨｚ以下である。分配器４８は入力端子Ｔｉｎに入力した入力信号を複数の信号に分配する。分配器４８は例えばウイルキソン型分配器である。
図１０に示すように、ドハティ増幅器１００では、入力端子Ｔｉｎと出力端子Ｔｏｕｔとの間にメインアンプ４０とピークアンプ４２とが並列に接続されている。入力端子Ｔｉｎに入力信号として高周波信号が入力する。ドハティ増幅器が移動体通信の基地局に用いられる場合、高周波信号の周波数は例えば０．５ＧＨｚ以上かつ１０ＧＨｚ以下である。分配器４８は入力端子Ｔｉｎに入力した入力信号を複数の信号に分配する。分配器４８は例えばウイルキソン型分配器である。
【0046】
分配された信号は、整合回路４６を通過しメインアンプ４０およびピークアンプ４２に入力する。整合回路４６は分配器４８から整合回路４６をみたインピーダンスを整合回路４６からメインアンプ４０およびピークアンプ４２をみたインピーダンスに整合させる。また、整合回路４６は、メインアンプ４０およびピークアンプ４２のゲートにゲートバイアス電圧Ｖｇ１およびＶｇ２をそれぞれ供給する。メインアンプ４０およびピークアンプ４２は、信号を増幅し増幅された信号を出力する。整合回路４４は、メインアンプ４０およびピークアンプ４２から整合回路４４をみたインピーダンスを整合回路４４から出力端子Ｔｏｕｔを見たインピーダンスに整合させる。整合回路４４は、メインアンプ４０およびピークアンプ４２のドレインにドレインバイアス電圧Ｖｄ１およびＶｄ２をそれぞれ供給する。
【0047】
メインアンプ４０およびピークアンプ４２は、例えばＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）であり、ソースは接地され、ゲートに高周波信号が入力し、ドレインから信号が出力される。ＦＥＴは、例えばＧａＮ ＨＥＭＴ（Ｇａｌｌｉｕｍ Ｎｉｔｒｉｄｅ Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）またはＬＤＭＯＳ（Ｌａｔｅｒａｌｌｙ Ｄｉｆｆｕｓｅｄ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）である。メインアンプ４０およびピークアンプ４２にはそれぞれ多段のＦＥＴが設けられていてもよい。メインアンプ４０とピークアンプ４２の大きさ（例えばＦＥＴのゲート幅）は同じでもよいし、異なっていてもよい。
【0048】
メインアンプ４０は、ＡＢ級またはＢ級動作し、ピークアンプ４２はＣ級動作する。入力信号の入力電力が小さいときにはメインアンプ４０が主に入力信号を増幅する。入力電力が大きくなると、メインアンプ４０に加え、ピークアンプ４２が入力信号のピークを増幅する。これにより、メインアンプ４０とピークアンプ４２とが入力信号を増幅する。
【0049】
整合回路４４は、ピークアンプ４２が動作するときおよびしないときのいずれにおいてもメインアンプ４０が飽和電力において最適動作する（例えば効率が最大になる）ように設計されている。入力電力が大きくピークアンプ４２が動作するとき、整合回路４４は、ピークアンプ４２が飽和電力において最適動作する（例えば効率が最大になる）ように設計されている。入力電力が小さくピークアンプ４２が動作しないとき、整合回路４４は、出力端子Ｔｏｕｔから整合回路４４を見たインピーダンスをほぼオープンにする。
【0050】
［アドミタンス行列の算出］
整合回路４４のアドミタンス行列を算出する例について説明する。図１１は、実施例２において回路パラメータを算出する整合回路のブロック図である。図１１に示すように、整合回路４４はポートＰ１からＰ３を備えている。ポートＰ１は、図１０においてメインアンプ４０の出力ノードが接続されるポートである。ポートＰ２は、図１０においてピークアンプ４２の出力ノードが接続されるポートである。ポートＰ３は、図１０において出力端子Ｔｏｕｔが接続されるポートである。
整合回路４４のアドミタンス行列を算出する例について説明する。図１１は、実施例２において回路パラメータを算出する整合回路のブロック図である。図１１に示すように、整合回路４４はポートＰ１からＰ３を備えている。ポートＰ１は、図１０においてメインアンプ４０の出力ノードが接続されるポートである。ポートＰ２は、図１０においてピークアンプ４２の出力ノードが接続されるポートである。ポートＰ３は、図１０において出力端子Ｔｏｕｔが接続されるポートである。
【0051】
増幅回路では、動作帯域内の周波数である基本波における高周波特性以外に、高調波の周波数における高周波特性が問題となることがある。そこで、基本波の周波数におけるアドミタンス行列と、高調波の周波数におけるアドミタンス行列を用いる例を説明する。なお、高調波のアドミタンス行列を用いず、基本波のアドミタンス行列のみを用いてもよい。
【0052】
整合回路４４のアドミタンス行列は数５となる。
【数5】
【0053】
基本波の周波数では、各要素Ｙｉｊは数２で表され、数３のように対称である。よって、数５の波線内の各要素Ｙｉｊがパラメータとなる。算出するパラメータは、Ｙ１１、Ｙ１２、Ｙ１３、Ｙ２２、Ｙ２３およびＹ３３の６個と、パラメータθと、の７個である。なお。パラメータθは、６個の要素Ｙｉｊの位相φが＋π／２または－π／２となる組み合わせのパラメータである。
【0054】
高調波では整合回路４４から反射される高調波が問題となる。そこで、高調波の周波数では、ポートＰ１からＰ３における反射のみを考えればよい。よって、高調波の周波数のアドミタンス行列は数６となる。
【数6】
【0055】
高調波では、コンダクタンス成分があってもよいため、対角要素Ｙ１１、Ｙ２２およびＹ３３の位相φは±π／２以外でもよい。よって、アドミタンス行列の要素は数７を用い表される。
【数7】
【0056】
図１１の整合回路４４では、高調波のパラメータは、｜Ｙ１１｜、｜Ｙ２２｜、｜Ｙ３３｜、φ１１、φ２２およびφ３３の６個の実数となる。第２高調波と第３高調波のアドミタンス行列を用いる場合には、高調波に関するパラメータは、６個×２＝１２個となる。
【0057】
図４のステップＳ１２おいて、算出する行列のパラメータは、基本波に関する７個、第２高調波に関する６個、および第３高調波に関する６個となる。
【0058】
図４のステップＳ１０において、入力される条件の例について説明する。図１２は、実施例２におけるドハティ増幅器の入力電力Ｐｉｎに対する出力電力Ｐｏｕｔおよびドレイン効率Ｅｆｆを示す模式図である。入力電力Ｐｉｎは入力端子Ｔｉｎに入力する基本波の電力である。出力電力Ｐｏｕｔは出力端子Ｔｏｕｔから出力する基本波の電力である。ドレイン効率Ｅｆｆは、ドレインバイアス電圧による直流電力をＰｄｃとしたとき、Ｅｆｆ＝Ｐｏｕｔ／Ｐｄｃである。
【0059】
図１２のように、入力電力Ｐｉｎが増加すると出力電力Ｐｏｕｔが増加する。入力電力ＰｉｎがＰ０からＰ１０の間では、主にメインアンプ４０が入力信号を増幅する。入力電力ＰｉｎがＰ１０からＰ２０の間では、メインアンプ４０とピークアンプ４２が入力信号を増幅する。入力電力ＰｉｎがＰ２０のとき、出力電力Ｐｏｕｔは飽和する。ドレイン効率Ｅｆｆは、Ｐ１０とＰ２０の付近でピークとなる。
【0060】
図５のステップＳ２２では、ドハティ増幅器１００の回路特性（例えば高周波特性）として、出力電力Ｐｏｕｔとドレイン効率Ｅｆｆを算出する。入力電力Ｐｉｎは、ｉを１から２０の整数としたとき、２０個のＰｉとする。入力電力ＰｉｎがＰ１とＰ２０との間の２０個の出力電力Ｐｏｕｔと、入力電力ＰｉｎがＰ１０とＰ２０との間の１１個のドレイン効率Ｅｆｆを算出する。最大電力Ｐｍａｘを、入力電力ＰｉｎがＰ１からＰ２０における最大の出力電力Ｐｏｕｔとする。最小効率Ｅｍｉｎを、入力電力ＰｉｎがＰ１０からＰ２０のときの最小のドレイン効率Ｅｆｆとする。目的関数Ｆ＝Ｃ１×Ｐｍａｘ＋Ｃ２×Ｅｍｉｎとする。Ｃ１およびＣ２はあらかじめ定めた係数である。ステップＳ２２、Ｓ２４およびＳ２６では、目的関数Ｆが最小となるように、基本波に関する７個のパラメータ、第２高調波に関する６個のパラメータ、および第３高調波に関する６個のパラメータを最適化する。なお、目的関数は適宜設定できる。
【0061】
一例として、基本波の周波数が３．７ＧＨｚ、第２高調波の周波数が７．４ＧＨｚ、第３高調波の周波数が１１．１ＧＨｚとしたときに、最適化されたアドミタンス行列の例を示す。
【0062】
図１３は、図４のステップＳ１４において出力されるアドミタンス行列の例を示す図である。周波数に対するアドミタンス行列の要素を示している。各要素における／の前は｜Ｙｉｊ｜を示し、／の後は位相φを°で表している。図１３のように、基本波の３．７ＧＨｚでは、Ｙｉｊ＝Ｙｊｉである。また、各要素の位相φは－９０°または＋９０°である。高調波の７．４ＧＨｚおよび１１．１ＧＨｚでは、対角要素Ｙ１１、Ｙ２２およびＹ３３以外の要素は０である。Ｙ１１およびＹ２２の位相φは±９０°以外である。
【0063】
［回路パラメータの算出］
整合回路４４では、ポートＰ１からＰ３のため、図７の回路例Ｂでは、サブリアクタンス回路はＲ１、Ｒ２およびＲ３の３個である。図８のリアクタンス素子の個数Ｍを固定すれば、図４のステップＳ１６において算出される回路パラメータの個数は３×Ｍ個となる。図９のステップＳ３４において、３×Ｍ個の回路パラメータを用いて、基本波および高調波のアドミタンス行列を算出する。ステップＳ３４、Ｓ３６およびＳ３８において、ステップＳ３４において算出された基本波および高調波のアドミタンス行列と、図１３のアドミタンス行列（図９のステップＳ３０において取得したアドミタンス行列）の差が最小となるように、３×Ｍ個の回路パラメータを最適化する。これにより、整合回路４４の回路パラメータが算出される。
整合回路４４では、ポートＰ１からＰ３のため、図７の回路例Ｂでは、サブリアクタンス回路はＲ１、Ｒ２およびＲ３の３個である。図８のリアクタンス素子の個数Ｍを固定すれば、図４のステップＳ１６において算出される回路パラメータの個数は３×Ｍ個となる。図９のステップＳ３４において、３×Ｍ個の回路パラメータを用いて、基本波および高調波のアドミタンス行列を算出する。ステップＳ３４、Ｓ３６およびＳ３８において、ステップＳ３４において算出された基本波および高調波のアドミタンス行列と、図１３のアドミタンス行列（図９のステップＳ３０において取得したアドミタンス行列）の差が最小となるように、３×Ｍ個の回路パラメータを最適化する。これにより、整合回路４４の回路パラメータが算出される。
【0064】
高調波の行列としてアドミタンス行列を例に説明した。高調波では、位相φが±π／２でなくてもよい。このため、高調波の行列は散乱行列でもよい。数８は、高調波に用いる散乱行列の例である。
【数8】
【0065】
数８のように、対角要素Ｓ１１、Ｓ２２およびＳ３３以外は０となる対角要素は数９を用い表される。
【数9】
【0066】
各ポートＰ１からＰ３において、ほとんどの高調波の信号が反射されるため、｜Ｓｉｉ｜は０．９５以上である。よって、例えばアンプに接続されるポートＰ１およびＰ２において｜Ｓ１１｜＝｜Ｓ２２｜＝０．９５と仮定し、その他のポートＰ３において｜Ｓ３３｜＝１．００と仮定してもよい。この場合、高調波のパラメータは、φ１１、φ２２およびφ３３の３個となる。第２高調波と第３高調波の散乱行列を用いる場合には、高調波に関するパラメータは、３個×２＝６個となる。よって、図４のステップＳ１２において算出されるパラメータの個数は、基本波の７個、第２高調波の３個、第３高調波の３個の計１３個となる。
【0067】
【0068】
図１４は、図１３のアドミタンス行列を散乱行列に変換した例を示す図である。周波数に対する散乱行列の要素を示している。各要素における／の前は｜Ｓｉｊ｜を示し、／の後は位相φを°で表している。散乱行列の位相φは電圧と電流の位相差でなく、信号の位相差である。
【0069】
図１４のように、基本波の３．７ＧＨｚでは、Ｓｉｊ＝Ｓｊｉである。各要素の位相φは－９０°または＋９０°とは限らない。高調波の７．４ＧＨｚおよび１１．１ＧＨｚでは、対角要素Ｓ１１、Ｓ２２およびＳ３３以外の要素は０である。｜Ｓ１１｜および｜Ｓ２２｜は０．９５であり、｜Ｓ３３｜は１．００である。
【0070】
実施例２のように、回路パラメータを算出するリアクタンス回路１０は、ドハティ増幅器１００（増幅回路）に用いる整合回路４４である。これにより、整合回路４４を精度よく設計できる。回路パラメータを算出するリアクタンス回路１０は整合回路４６でもよい。ドハティ増幅器以外の増幅回路における整合回路の回路パラメータを算出してもよい。
【0071】
また、増幅回路においては、高調波が高周波特性に影響する。そこで、算出部２４は、図４ステップＳ１２において、基本波における第１行列と、高調波における第２行列と、を算出する。ここで、第１行列はアドミタンス行列またはインピーダンス行列を含む。第２行列は、対角要素以外が０であり、アドミタンス行列、インピーダンス行列または散乱行列を含む。これにより、高調波を考慮した回路パラメータを算出できる。実施例１のように、基本波における第１行列を用い、高調波における第２行列を用いず整合回路４４の回路パラメータを算出してもよい。
【0072】
基本波の第１行列はアドミタンス行列を用いてもよいし、インピーダンス行列を用いてもよい。アドミタンスはオープンにおいて０となり、インピーダンスはショートにおいて０となる。整合回路４４ではポートをグランドにショートさせることはあまりない。このため、ポートをグランドに対しオープンとして扱えるアドミタンス行列を第１行列に用いることができる。
【0073】
高調波では抵抗成分またはコンダクタンス成分があってもよいため、第２行列は、アドミタンス行列、インピーダンス行列または散乱行列でもよい。高調波の｜Ｓｉｉ｜は０．９５以上のため、第２行列に散乱行列を用いると、｜Ｓｉｉ｜を一定の値とでき、算出される回路パラメータの個数を削減できる。
【0074】
上述の実施形態の各処理（各機能）は、１または複数のプロセッサを含む処理回路（Ｃｉｒｃｕｉｔｒｙ）により実現される。上記処理回路は、上記１または複数のプロセッサに加え、１または複数のメモリ、各種アナログ回路、各種デジタル回路が組み合わされた集積回路等で構成されてもよい。上記１または複数のメモリは、上記各処理を上記１または複数のプロセッサに実行させるプログラム（命令）を格納する。上記１または複数のプロセッサは、上記１または複数のメモリから読み出した上記プログラムに従い上記各処理を実行してもよいし、予め上記各処理を実行するように設計された論理回路に従って上記各処理を実行してもよい。
【0075】
上記プロセッサは、ＣＰＵ、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｃａｔｉｏｎ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等、コンピュータの制御に適合する種々のプロセッサであってよい。なお物理的に分離した上記複数のプロセッサが互いに協働して上記各処理を実行してもよい。例えば物理的に分離した複数のコンピュータのそれぞれに搭載された上記プロセッサがＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、ＷＡＮ（Ｗｉｄｅ Ａｒｅａ Ｎｅｔｗｏｒｋ）、インターネット等のネットワークを介して互いに協働して上記各処理を実行してもよい。
【0076】
上記プログラムは、外部のサーバ装置等から上記ネットワークを介して上記メモリにインストールされても構わないし、ＣＤ－ＲＯＭ、ＤＶＤ－ＲＯＭ、半導体メモリ等の記録媒体に格納された状態で流通し、上記記録媒体から上記メモリにインストールされても構わない。
【0077】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本開示の範囲は、上記した意味ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【0078】
１０ リアクタンス回路
２０ 算出装置
２２ 取得部
２４ 算出部
２６ 出力部
３０ コンピュータ
３２ プロセッサ
３４ メモリ
３６ 入出力装置
３８ 内部バス
４０ メインアンプ
４２ ピークアンプ
４４，４６整合回路
４８ 分配器
１００ ドハティ増幅器
２０ 算出装置
２２ 取得部
２４ 算出部
２６ 出力部
３０ コンピュータ
３２ プロセッサ
３４ メモリ
３６ 入出力装置
３８ 内部バス
４０ メインアンプ
４２ ピークアンプ
４４，４６整合回路
４８ 分配器
１００ ドハティ増幅器
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】