特開 2024-121497 半導体装置の製造方法

(19)【発行国】日本国特許庁(JP)

(12)【公報種別】公開特許公報(A)

(11)【公開番号】P2024121497

(43)【公開日】2024-09-06

(54)【発明の名称】半導体装置の製造方法

(51)【国際特許分類】

   H01L 21/329 20060101AFI20240830BHJP

   H01L 21/762 20060101ALI20240830BHJP

   H01L 21/266 20060101ALI20240830BHJP

   H01L 29/861 20060101ALI20240830BHJP

   H01L 29/06 20060101ALI20240830BHJP

【ＦＩ】

H01L29/91 B

H01L21/76 D

H01L21/265 M

H01L29/91 D

H01L29/06 301V

H01L29/06 301G

【審査請求】未請求

【請求項の数】18

【出願形態】ＯＬ

(21)【出願番号】P 2023028637

(22)【出願日】2023-02-27

(71)【出願人】

【識別番号】302062931

【氏名又は名称】ルネサスエレクトロニクス株式会社

(74)【代理人】

【識別番号】110002066

【氏名又は名称】弁理士法人筒井国際特許事務所

(72)【発明者】

【氏名】王 彦哲

(72)【発明者】

【氏名】中西 翔

【テーマコード（参考）】

5F032

【Ｆターム（参考）】

5F032AA14

5F032DA53

(57)【要約】

【課題】ＶＬＤ構造を有する半導体装置を的確に製造する。
【解決手段】耐酸化性のマスク層２から露出する半導体基板１を熱酸化してフィールド酸化膜４を形成する。マスク層２は、第１の幅を有する複数のマスク部２ａと、第１の幅より小さい第２の幅を有する複数のマスク部２ｂとを有する。熱酸化工程では、マスク部２ａの下に、フィールド酸化膜４と一体的に酸化膜５ａが形成され、マスク部２ｂの下に、フィールド酸化膜４と一体的に、酸化膜５ａよりも厚い酸化膜５ｂが形成される。マスク層２を除去した後、フィールド酸化膜４を不純物導入のマスクとして半導体基板１にイオン注入することにより、複数のｐ型半導体領域を形成する。複数のｐ型半導体領域は、酸化膜５ａの下に形成された第１半導体領域と、酸化膜５ｂの下に形成された第２半導体領域とを含み、第２半導体領域の深さは、第１半導体領域の深さよりも浅い。
【選択図】図１１

【特許請求の範囲】

【請求項1】

以下の工程を含む半導体装置の製造方法：
（ａ）活性領域と、平面視において前記活性領域を囲む周辺領域とを有するシリコンからなる半導体基板を準備する工程；
（ｂ）前記周辺領域における前記半導体基板の主面上に、耐酸化性マスク層を選択的に形成する工程；
（ｃ）前記耐酸化性マスク層から露出する前記半導体基板を熱酸化することにより、前記周辺領域にフィールド酸化膜を形成する工程；
（ｄ）前記（ｃ）工程後、前記耐酸化性マスク層を除去する工程；
（ｅ）前記（ｄ）工程後、前記フィールド酸化膜を不純物導入のマスクとして、前記半導体基板の前記主面に第１導電型の不純物をイオン注入することにより、前記周辺領域に第１導電型の複数の半導体領域を形成する工程；
ここで、
前記（ｂ）工程で形成された前記耐酸化性マスク層は、平面視において前記活性領域から前記周辺領域に向かう方向において、第１の幅を有する複数の第１部分と、前記第１の幅より小さい第２の幅を有する複数の第２部分とを有し、
前記（ｃ）工程において、前記耐酸化性マスク層の前記複数の第１部分の下に、前記フィールド酸化膜と一体的に第１酸化膜が形成され、かつ、前記耐酸化性マスク層の前記複数の第２部分の下に、前記フィールド酸化膜と一体的に、前記第１酸化膜よりも厚い第２酸化膜が形成され、
前記複数の半導体領域は、前記第１酸化膜の下に形成された第１半導体領域と、前記第２酸化膜の下に形成された第２半導体領域とを含み、
前記第２半導体領域の深さは、前記第１半導体領域の深さよりも浅い。

【請求項2】

請求項１記載の半導体装置の製造方法において、
前記第２半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度よりも低い、半導体装置の製造方法。

【請求項3】

請求項２記載の半導体装置の製造方法において、
平面視において、前記耐酸化性マスク層の前記複数の第１部分は、前記活性領域と前記耐酸化性マスク層の前記複数の第２部分との間に配置されている、半導体装置の製造方法。

【請求項4】

請求項１記載の半導体装置の製造方法において、
前記（ｅ）工程において、前記第１半導体領域は、前記第１酸化膜を通過した前記第１導電型の不純物により形成され、かつ、前記第２半導体領域は、前記第２酸化膜を通過した前記第１導電型の不純物により形成される、半導体装置の製造方法。

【請求項5】

請求項１記載の半導体装置の製造方法において、
（ｆ）前記（ｅ）工程後、前記半導体基板を熱処理する工程、
を更に含む、半導体装置の製造方法。

【請求項6】

請求項５記載の半導体装置の製造方法において、
前記（ｆ）工程の熱処理は、前記（ｅ）工程で前記複数の半導体領域に導入された前記第１導電型の不純物を拡散させるための熱処理である、半導体装置の製造方法。

【請求項7】

請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程において、前記活性領域における前記半導体基板の主面全体上に前記耐酸化性マスク層が形成される、半導体装置の製造方法。

【請求項8】

請求項１記載の半導体装置の製造方法において、
前記耐酸化性マスク層は窒化シリコンからなる、半導体装置の製造方法。

【請求項9】

請求項１記載の半導体装置の製造方法において、
前記（ｅ）工程において、前記活性領域に前記第１導電型の第３半導体領域が形成される、半導体装置の製造方法。

【請求項10】

請求項９記載の半導体装置の製造方法において、
前記第３半導体領域は、ダイオードのアノード領域として機能する、半導体装置の製造方法。

【請求項11】

請求項９記載の半導体装置の製造方法において、
前記（ａ）工程で準備される前記半導体基板は、前記第１導電型とは逆の第２導電型の半導体基板である、半導体装置の製造方法。

【請求項12】

請求項１１記載の半導体装置の製造方法において、
（ｇ）前記（ｅ）工程後、前記半導体基板の前記主面とは反対側の裏面に前記第２導電型の不純物をイオン注入することにより、前記半導体基板に前記第２導電型の第４半導体領域を形成する工程、
を更に含む、半導体装置の製造方法。

【請求項13】

請求項１２記載の半導体装置の製造方法において、
前記第３半導体領域と、前記第４半導体領域と、前記半導体基板における前記第３半導体領域と前記第４半導体領域との間の領域とにより、ダイオードが形成される、半導体装置の製造方法。

【請求項14】

請求項１３記載の半導体装置の製造方法において、
（ｆ）前記（ｅ）工程後で、前記（ｇ）工程前に、前記半導体基板を熱処理する工程、
（ｈ）前記（ｆ）工程後で、前記（ｇ）工程前に、前記第３半導体領域上に、前記第３半導体領域と電気的に接続される第１電極を形成する工程、
（ｉ）前記（ｇ）工程後、前記半導体基板の前記裏面上に、前記第４半導体領域と電気的に接続される第２電極を形成する工程、
を更に含む、半導体装置の製造方法。

【請求項15】

請求項１記載の半導体装置の製造方法において、
前記（ｂ）工程で形成された前記耐酸化性マスク層は、平面視において前記活性領域から前記周辺領域に向かう方向において、前記第２の幅より小さい第３の幅を有する複数の第３部分を更に有し、
前記（ｃ）工程において、前記耐酸化性マスク層の前記複数の第３部分の下に、前記フィールド酸化膜と一体的に、前記第２酸化膜よりも厚い第３酸化膜が形成され、
前記複数の半導体領域は、前記第３酸化膜の下に形成された第５半導体領域を更に含み、
前記第５半導体領域の深さは、前記第２半導体領域の深さよりも浅い、半導体装置の製造方法。

【請求項16】

請求項１５記載の半導体装置の製造方法において、
前記第２半導体領域の不純物濃度は、前記第１半導体領域の不純物濃度よりも低く、
前記第５半導体領域の不純物濃度は、前記第２半導体領域の不純物濃度よりも低い、半導体装置の製造方法。

【請求項17】

請求項１６記載の半導体装置の製造方法において、
平面視において、前記耐酸化性マスク層の前記複数の第１部分は、前記活性領域と前記耐酸化性マスク層の前記複数の第２部分との間に配置され、
平面視において、前記耐酸化性マスク層の前記複数の第２部分は、前記耐酸化性マスク層の前記複数の第１部分と前記耐酸化性マスク層の前記複数の第３部分との間に配置されている、半導体装置の製造方法。

【請求項18】

請求項１７記載の半導体装置の製造方法において、
前記（ｂ）工程で形成された前記耐酸化性マスク層は、平面視において前記活性領域から前記周辺領域に向かう方向において、前記第３の幅より小さい第４の幅を有する複数の第４部分を更に有し、
前記（ｃ）工程において、前記耐酸化性マスク層の前記複数の第４部分の下に、前記フィールド酸化膜と一体的に、前記第３酸化膜よりも厚い第４酸化膜が形成され、
前記複数の半導体領域は、前記第４酸化膜の下に形成された第６半導体領域を更に含み、
前記第６半導体領域の深さは、前記第５半導体領域の深さよりも浅く、
前記第６半導体領域の不純物濃度は、前記第５半導体領域の不純物濃度よりも低く、
平面視において、前記耐酸化性マスク層の前記複数の第３部分は、前記耐酸化性マスク層の前記複数の第２部分と前記耐酸化性マスク層の前記複数の第４部分との間に配置されている、半導体装置の製造方法。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、半導体装置の製造方法に関し、例えば、ダイオードを有する半導体装置の製造方法に好適に利用できるものである。

【背景技術】

【0002】

高耐圧の半導体装置には、耐圧を向上させるための終端構造が設けられている。耐圧を向上させる終端構造として、リサーフ（Reduced Surface Field：RESURF）構造やＶＬＤ（Variation of Lateral Doping）構造がある。

【0003】

特開平７－１９３０１８号公報（特許文献１）には、ＶＬＤ構造の製造方法に関する技術が記載されている。

【先行技術文献】

【特許文献】

【0004】

【特許文献1】特開平７－１９３０１８号公報

【発明の概要】

【発明が解決しようとする課題】

【0005】

リサーフ構造に比べてＶＬＤ構造は、電界集中を、より緩和することができ、半導体装置の耐圧を、より高くすることができる。

【0006】

ＶＬＤ構造を有する半導体装置を的確に製造できるようにすることが望まれる。

【0007】

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

【課題を解決するための手段】

【0008】

一実施の形態によれば、半導体装置の製造方法は、（ａ）活性領域と周辺領域とを有する半導体基板を準備する工程、（ｂ）前記周辺領域における前記半導体基板の主面上に、耐酸化性マスク層を選択的に形成する工程、（ｃ）前記耐酸化性マスク層から露出する前記半導体基板を熱酸化することにより、前記周辺領域にフィールド酸化膜を形成する工程、を含む。半導体装置の製造方法は、更に、（ｄ）前記耐酸化性マスク層を除去する工程、（ｅ）前記（ｄ）工程後、前記フィールド酸化膜を不純物導入のマスクとして、前記半導体基板の前記主面に第１導電型の不純物をイオン注入することにより、前記周辺領域に第１導電型の複数の半導体領域を形成する工程、を含む。前記耐酸化性マスク層は、第１の幅を有する複数の第１部分と、前記第１の幅より小さい第２の幅を有する複数の第２部分とを有する。前記（ｃ）工程において、前記耐酸化性マスク層の前記複数の第１部分の下に、前記フィールド酸化膜と一体的に第１酸化膜が形成され、かつ、前記耐酸化性マスク層の前記複数の第２部分の下に、前記フィールド酸化膜と一体的に、前記第１酸化膜よりも厚い第２酸化膜が形成される。前記複数の半導体領域は、前記第１酸化膜の下に形成された第１半導体領域と、前記第２酸化膜の下に形成された第２半導体領域とを含み、前記第２半導体領域の深さは、前記第１半導体領域の深さよりも浅い。

【発明の効果】

【0009】

一実施の形態によれば、ＶＬＤ構造を有する半導体装置を的確に製造することができる。

【図面の簡単な説明】

【0010】

【図1】一実施の形態の半導体装置の上面図である。

【図2】一実施の形態の半導体装置の下面図である。

【図3】一実施の形態の半導体装置の平面透視図である。

【図4】一実施の形態の半導体装置の要部断面図である。

【図5】一実施の形態の半導体装置の要部断面図である。

【図6】一実施の形態の半導体装置の要部断面図である。

【図7】一実施の形態の半導体装置の製造工程中の要部断面図である。

【図8】図７に続く半導体装置の製造工程中の要部断面図である。

【図9】図８と同じ半導体装置の製造工程中の要部平面図である。

【図10】図８に続く半導体装置の製造工程中の要部断面図である。

【図11】図１０に続く半導体装置の製造工程中の要部断面図である。

【図12】図１１に続く半導体装置の製造工程中の要部断面図である。

【図13】図１２の一部を拡大して示す部分拡大断面図である。

【図14】図１２の一部を拡大して示す部分拡大断面図である。

【図15】図１２の一部を拡大して示す部分拡大断面図である。

【図16】図１２の一部を拡大して示す部分拡大断面図である。

【図17】図１２に続く半導体装置の製造工程中の要部断面図である。

【図18】図１７に続く半導体装置の製造工程中の要部断面図である。

【図19】図１８に続く半導体装置の製造工程中の要部断面図である。

【図20】図１９に続く半導体装置の製造工程中の要部断面図である。

【図21】図２０に続く半導体装置の製造工程中の要部断面図である。

【図22】図２１に続く半導体装置の製造工程中の要部断面図である。

【発明を実施するための形態】

【0011】

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

【0012】

以下、実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。

【0013】

また、実施の形態で用いる図面においては、断面図であっても図面を見易くするためにハッチングを省略する場合もある。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。

【0014】

＜半導体装置の構造について＞
本実施の形態の半導体装置ＣＰの構造について、図１～図６を参照して説明する。図１は、本実施の形態の半導体装置ＣＰの上面図であり、図２は、本実施の形態の半導体装置ＣＰの下面図（裏面図）である。理解を簡単にするために、図１においては、アノード電極ＡＥを実線で示し、活性領域ＡＲを点線で示し、絶縁膜９（図６参照）の開口部ＯＰの位置を一点鎖線で示してある。図３は、本実施の形態の半導体装置ＣＰの平面透視図である。図４～図６は、本実施の形態の半導体装置ＣＰの要部断面図である。なお、図４および図５は、半導体チップＣＰを構成する半導体基板１の主面１ａまたは裏面１ｂに略平行な断面が示され、図６は、半導体チップＣＰを構成する半導体基板１の主面１ａまたは裏面１ｂに略垂直な断面が示されている。図４および図５に示されるのは、図１および図３に示される領域ＲＧ１の断面図であり、図６に示されるのは、図４および図５に示されるＡ－Ａ線の位置での断面図に対応している。なお、図４と図５とは高さ（深さ）位置が相違しており、図４は、図６に示される高さ位置Ｈ１での断面図に対応し、図５は、図６に示される高さ位置Ｈ２での断面図に対応している。図１～図５などに示されるＸ方向およびＹ方向は、半導体基板１の主面１ａまたは裏面１ｂに略平行な方向であり、また、Ｘ方向とＹ方向とは、互いに直交する方向である。

【0015】

本実施の形態の半導体装置（半導体チップ）ＣＰは、ダイオードを備える半導体装置であり、半導体装置ＣＰを構成する半導体基板１にダイオードが形成されている。

【0016】

半導体装置ＣＰは、半導体基板１と、半導体基板１の主面１ａ上に形成された絶縁膜（層間絶縁膜、保護膜）９およびアノード電極ＡＥと、半導体基板１の裏面１ｂ上に形成されたカソード電極ＣＥとを有している。半導体装置ＣＰを構成する半導体基板１は、シリコン（より具体的には単結晶シリコン）からなり、主面１ａと、主面１ａとは反対側の裏面１ｂとを有している。アノード電極ＡＥおよびカソード電極ＣＥは、それぞれ金属材料からなる。

【0017】

半導体装置ＣＰおよびそれを構成する半導体基板１は、矩形状の平面形状を有している。具体的には、半導体装置ＣＰおよびそれを構成する半導体基板１は、Ｙ方向に略平行な側面ＳＤ１，ＳＤ３と、Ｘ方向に略平行な側面ＳＤ２，ＳＤ４とを有しており、側面ＳＤ１と側面ＳＤ３は互いに反対側に位置し、側面ＳＤ２と側面ＳＤ４は互いに反対側に位置している。

【0018】

半導体基板１は、ｎ型の半導体基板であるが、半導体基板１には、ダイオードのアノード用のｐ型半導体領域（ｐ型アノード領域、ｐ型ボディ領域）６が形成されている。ｐ型半導体領域６は、半導体基板１主面の１ａ側に形成されており、半導体基板１の主面１ａから所定の深さにわたって形成されている。ｐ型半導体領域６は、ほぼ均一（一定）の厚さを有している。ｐ型半導体領域６は、平面視において、半導体基板１の中央領域に形成されており、半導体基板１の側面ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４から離間している。

【0019】

なお、本願において、平面視とは、半導体装置ＣＰの主面または裏面、あるいは、半導体基板１の主面１ａまたは裏面１ｂに平行な平面で見た場合に対応している。また、半導体基板１の厚さ方向と深さ方向と高さ方向とは、互いに同じである。また、半導体基板１の厚さ方向は、半導体基板１の主面１ａまたは裏面１ｂに略垂直な方向である。また、水平方向とは、半導体基板１の主面１ａまたは裏面１ｂに平行な方向である。

【0020】

半導体基板１の主面１ａ上には、絶縁膜９およびアノード電極ＡＥが形成されており、アノード電極ＡＥは、ｐ型半導体領域６と電気的に接続されている。具体的には、絶縁膜９には、ｐ型半導体領域６を露出する開口部ＯＰが形成されており、アノード電極ＡＥは、開口部ＯＰから露出するｐ型半導体領域６上に形成されている。このため、アノード電極ＡＥは、開口部ＯＰから露出するｐ型半導体領域６と接して、そのｐ型半導体領域６と電気的に接続されている。アノード電極ＡＥの一部（外周部）は、絶縁膜９上に位置している。

【0021】

開口部ＯＰは、平面視において、アノード電極ＡＥに内包され、かつ、ｐ型半導体領域６に内包されている。平面視において、アノード電極ＡＥは、ｐ型半導体領域６と同程度か、あるいは、ｐ型半導体領域６よりもやや大きな平面形状を有している。

【0022】

半導体基板１の裏面１ｂ側には、ダイオードのカソード用のｎ型半導体領域（ｎ型カソード領域）１０が形成されている。ｎ型半導体領域１０は、半導体基板１の裏面１ｂから所定の深さにわたって形成されている。ｎ型半導体領域１０は、半導体基板１の裏面１ｂ全体にわたって形成されており、ほぼ均一（一定）の厚さを有している。カソード電極ＣＥは、半導体基板１の裏面１ｂ全体上に形成されており、ｎ型半導体領域１０と接して、そのｎ型半導体領域１０と電気的に接続されている。

【0023】

半導体基板１において、ｐ型半導体領域６とｎ型半導体領域１０との間には、半導体基板１のｎ型基板領域１ｃが介在している。ｐ型半導体領域６とｎ型基板領域１ｃとの間に、ＰＮ接合が形成される。ｎ型半導体領域１０の不純物濃度（ｎ型不純物濃度）は、ｎ型基板領域１ｃの不純物濃度（ｎ型不純物濃度）よりも高い。このため、ｎ型基板領域１ｃは、低不純物濃度のｎ型領域であり、ｎ型半導体領域１０は、高不純物濃度のｎ型領域である。

【0024】

ｐ型半導体領域６と、ｎ型半導体領域１０と、ｐ型半導体領域６とｎ型半導体領域１０との間のｎ型基板領域１ｃとにより、ダイオードが形成される。ｐ型半導体領域６は、ダイオードのアノード領域として機能する。ｎ型基板領域１ｃとｎ型半導体領域１０は、ダイオードのカソード領域として機能する。このため、アノード電極ＡＥとカソード電極ＣＥとの間で、ｐ型半導体領域６とｎ型基板領域１ｃとｎ型半導体領域１０とを通じて電流を流すことができる。すなわち、アノード電極ＡＥとカソード電極ＣＥとの間で、半導体基板１の厚さ方向に電流が流れる。

【0025】

半導体基板１において、能動素子（ここではダイオード）として機能する領域を、活性領域ＡＲと称する。半導体基板１において、活性領域ＡＲは、ｐ型半導体領域６とｐ型半導体領域６の下方の領域（ｎ型基板領域１ｃおよびｎ型半導体領域１０のうちのｐ型半導体領域６の下方に位置する部分）とで構成される。すなわち、半導体基板１のうち、平面視においてｐ型半導体領域６と重なる領域が、活性領域ＡＲに対応している。このため、平面視において、活性領域ＡＲはｐ型半導体領域６と一致している。

【0026】

ｐ型半導体領域６の平面形状（従って活性領域ＡＲの平面形状）は、例えば略矩形であるが、その矩形の角部に丸みを持たせることもできる。すなわち、ｐ型半導体領域６の平面形状として、円弧状の四隅を有する矩形状の平面形状を適用することができる。

【0027】

半導体基板１のうち、平面視において活性領域ＡＲを囲む領域を、周辺領域ＰＲと称する。すなわち、半導体基板１において、活性領域ＡＲと半導体基板１の側面ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４との間の領域が、周辺領域ＰＲに対応している。平面視において、周辺領域ＰＲは活性領域ＡＲを囲むように配置されている。

【0028】

半導体基板１の周面領域ＰＲには、電界緩和用のｐ型半導体領域（電界緩和層）８が形成されている。ｐ型半導体領域８は、半導体基板１主面の１ａ側に形成されており、半導体基板１の主面１ａから所定の深さにわたって形成されている。ｐ型半導体領域８は、ｐ型半導体領域６と隣接しており、平面視においてｐ型半導体領域６を囲むように形成されている。平面視において、ｐ型半導体領域８は、半導体基板１の側面ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４から離間している。

【0029】

ｐ型半導体領域８は、ｐ型半導体領域８ａとｐ型半導体領域８ｂとｐ型半導体領域８ｃとｐ型半導体領域８ｄとにより構成されている。

【0030】

なお、半導体基板１のうち、平面視においてｐ型半導体領域８ａと重なる領域を領域ＤＫ１と称し、平面視においてｐ型半導体領域８ｂと重なる領域を領域ＤＫ２と称し、平面視においてｐ型半導体領域８ｃと重なる領域を領域ＤＫ３と称し、平面視においてｐ型半導体領域８ｄと重なる領域を領域ＤＫ４と称する。また、半導体基板１のうち、平面視においてｐ型半導体領域８と重なる領域を領域ＤＫと称するが、領域ＤＫは、領域ＤＫ１と領域ＤＫ２と領域ＤＫ３と領域ＤＫ４とを合わせた領域に対応している。

【0031】

ｐ型半導体領域８ａは、ｐ型半導体領域６の外周に位置してｐ型半導体領域６と隣接しており、平面視においてｐ型半導体領域６を囲むように形成されている。ｐ型半導体領域８ｂは、ｐ型半導体領域８ａの外周に位置してｐ型半導体領域８ａと隣接しており、平面視においてｐ型半導体領域８ａを囲むように形成されている。ｐ型半導体領域８ｃは、ｐ型半導体領域８ｂの外周に位置してｐ型半導体領域８ｂと隣接しており、平面視においてｐ型半導体領域８ｂを囲むように形成されている。ｐ型半導体領域８ｄは、ｐ型半導体領域８ｃの外周に位置してｐ型半導体領域８ｃと隣接しており、平面視においてｐ型半導体領域８ｃを囲むように形成されている。平面視において、ｐ型半導体領域８ａは、ｐ型半導体領域６とｐ型半導体領域８ｂとの間に位置し、また、ｐ型半導体領域８ｂは、ｐ型半導体領域８ａとｐ型半導体領域８ｃとの間に位置し、また、ｐ型半導体領域８ｃは、ｐ型半導体領域８ｂとｐ型半導体領域８ｄとの間に位置している。

【0032】

つまり、ｐ型半導体領域８ａ，８ｂ，８ｃ，８ｄ（領域ＤＫ１，ＤＫ２，ＤＫ３，ＤＫ４）は、それぞれ枠状の平面形状を有している。そして、ｐ型半導体領域８ａ（領域ＤＫ１）の内周がｐ型半導体領域６（活性領域ＡＲ）の外周と隣接している。また、ｐ型半導体領域８ｂ（領域ＤＫ２）の内周がｐ型半導体領域８ａ（領域ＤＫ１）の外周と隣接している。また、ｐ型半導体領域８ｃ（領域ＤＫ３）の内周がｐ型半導体領域８ｂ（領域ＤＫ２）の外周と隣接している。また、ｐ型半導体領域８ｄ（領域ＤＫ４）の内周がｐ型半導体領域８ｃ（領域ＤＫ３）の外周と隣接している。

【0033】

ｐ型半導体領域８ａの不純物濃度（ｐ型不純物濃度）は、ｐ型半導体領域６の不純物濃度（ｐ型不純物濃度）よりも低く、かつ、ｐ型半導体領域８ａの深さＤ１１は、ｐ型半導体領域６の深さＤ１５よりも浅い（Ｄ１５＞Ｄ１１）。また、ｐ型半導体領域８ｂの不純物濃度（ｐ型不純物濃度）は、ｐ型半導体領域８ａの不純物濃度（ｐ型不純物濃度）よりも低く、かつ、ｐ型半導体領域８ｂの深さＤ１２は、ｐ型半導体領域８ａの深さＤ１１よりも浅い（Ｄ１１＞Ｄ１２）。また、ｐ型半導体領域８ｃの不純物濃度（ｐ型不純物濃度）は、ｐ型半導体領域８ｂの不純物濃度（ｐ型不純物濃度）よりも低く、かつ、ｐ型半導体領域８ｃの深さＤ１３は、ｐ型半導体領域８ｂの深さＤ１２よりも浅い（Ｄ１２＞Ｄ１３）。また、ｐ型半導体領域８ｄの不純物濃度（ｐ型不純物濃度）は、ｐ型半導体領域８ｃの不純物濃度（ｐ型不純物濃度）よりも低く、かつ、ｐ型半導体領域８ｄの深さＤ１４は、ｐ型半導体領域８ｃの深さＤ１３よりも浅い（Ｄ１３＞Ｄ１４）。言い換えると、ｐ型半導体領域８ａの底面の深さ位置は、ｐ型半導体領域６の底面の深さ位置よりも浅く、ｐ型半導体領域８ｂの底面の深さ位置は、ｐ型半導体領域８ａの底面の深さ位置よりも浅く、ｐ型半導体領域８ｃの底面の深さ位置は、ｐ型半導体領域８ｂの底面の深さ位置よりも浅く、ｐ型半導体領域８ｄの底面の深さ位置は、ｐ型半導体領域８ｃの底面の深さ位置よりも浅い。ｐ型半導体領域６の深さＤ１５は、例えば、４～１０μｍ程度とすることができる。なお、半導体基板１における深さ位置について言及するときは、半導体基板１の裏面１ｂに近い側を深い側とし、半導体基板１の裏面１ｂから遠い側を浅い側とする。

【0034】

つまり、ｐ型半導体領域６に隣接する位置から、半導体基板１の側面ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４に向かう側に、ｐ型半導体領域８ａとｐ型半導体領域８ｂとｐ型半導体領域８ｃとｐ型半導体領域８ｄとが順に配置されており、この順で、ｐ型不純物濃度が低くなり、かつ、深さが浅くなっている。その結果、電界緩和用のｐ型半導体領域８のｐ型不純物濃度は、ｐ型半導体領域６に隣接する位置から、ｐ型半導体領域６から遠ざかるに従って（すなわち側面ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４に向かうに従って）、徐々に低くなっている。また、電界緩和用のｐ型半導体領域８の深さは、ｐ型半導体領域６に隣接する位置から、ｐ型半導体領域６から遠ざかるに従って（すなわち側面ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４に向かうに従って）、徐々に浅くなっている。すなわち、ｐ型半導体領域８は、ＶＬＤ構造を有している。このため、本実施の形態とは異なりｐ型半導体領域８がＶＬＤ構造を有していない場合（ｐ型半導体領域８がリサーフ構造を有している場合）に比べて、本実施の形態の半導体装置ＣＰは、半導体基板１の周辺領域ＰＲにおける電界集中を、より緩和することができ、半導体装置ＣＰの耐圧を、より高くすることができる。

【0035】

なお、本実施の形態とは異なり、ｐ型半導体領域８がリサーフ構造を有している場合は、ｐ型半導体領域８ａ，８ｂ，８ｃ，８ｄのそれぞれのｐ型不純物濃度は、互いに同じとなり、かつ、ｐ型半導体領域８ａ，８ｂ，８ｃ，８ｄのそれぞれの深さは、互いに同じとなる。

【0036】

また、半導体基板１の主面１ａには、フィールド酸化膜（ＬＯＣＯＳ膜）４が形成されている。フィールド酸化膜４は、酸化シリコンからなり、ＬＯＣＯＳ（Local Oxidation of Silicon）法により形成されている。半導体基板１の主面１ａにおいて、フィールド酸化膜４は、主として周面領域ＰＲに形成されている。絶縁膜９は、半導体基板１の主面１ａ上に、フィールド酸化膜４を覆うように形成されている。半導体基板１の周面領域ＰＲに形成されたフィールド酸化膜４は、後述するように、ＶＬＤ構造のｐ型半導体領域８を的確に形成するために用いられている。

【0037】

領域ＤＫ１において、ｐ型半導体領域８ａは、隣り合うフィールド酸化膜４の間と、フィールド酸化膜４の下とに、連続的に形成されている。領域ＤＫ２において、ｐ型半導体領域８ｂは、隣り合うフィールド酸化膜４の間と、フィールド酸化膜４の下とに、連続的に形成されている。領域ＤＫ３において、ｐ型半導体領域８ｃは、隣り合うフィールド酸化膜４の間と、フィールド酸化膜４の下とに、連続的に形成されている。領域ＤＫ４において、ｐ型半導体領域８ｄは、隣り合うフィールド酸化膜４の間と、フィールド酸化膜４の下とに、連続的に形成されている。

【0038】

領域ＤＫ１において、隣り合うフィールド酸化膜４の間のｐ型半導体領域８ａの表面には、フィールド酸化膜４と一体的に形成された酸化膜５ａが形成されている。領域ＤＫ２において、隣り合うフィールド酸化膜４の間のｐ型半導体領域８ｂの表面には、フィールド酸化膜４と一体的に形成された酸化膜５ｂが形成されている。領域ＤＫ３において、隣り合うフィールド酸化膜４の間のｐ型半導体領域８ｃの表面には、フィールド酸化膜４と一体的に形成された酸化膜５ｃが形成されている。領域ＤＫ４において、隣り合うフィールド酸化膜４の間のｐ型半導体領域８ｄの表面には、フィールド酸化膜４と一体的に形成された酸化膜５ｄが形成されている。酸化膜５ａ，５ｂ，５ｃ，５ｄは、それぞれ酸化シリコンからなる。

【0039】

＜半導体装置の製造方法＞
本実施の形態の半導体装置ＣＰの製造方法について、図７～図２２を参照して説明する。図７、図８、図１０～図１２および図１７～図２２は、本実施の形態の半導体装置ＣＰの製造工程中の要部断面図であり、上記図６に相当する断面が示されている。図９は、本実施の形態の半導体装置ＣＰの製造工程中の要部平面図であり、上記図１および図３に示される領域ＲＧ１に相当する領域の平面図が示されている。このため、図９が示される平面領域は、上記図４および図５に示される平面領域とほぼ一致しているが、上記図４および図５は半導体基板１の主面１ａに平行な断面図であり、図９は、半導体基板１の主面１ａを上方から見たときの平面図である。図８は、図９に示されるＢ－Ｂ線の位置での断面図に対応している。図１３～図１６は、図１２の一部を拡大して示す部分拡大断面図であり、図１３には領域ＤＫ１の一部が拡大して示され、図１４には領域ＤＫ２の一部が拡大して示され、図１５には領域ＤＫ３の一部が拡大して示され、図１６には領域ＤＫ４の一部が拡大して示されている。

【0040】

まず、図７に示されるように、半導体基板１を準備する。この段階では、半導体基板ＳＢは、平面視で略円形状の半導体ウエハである。半導体基板ＳＢは、主面１ａと、それとは反対側の裏面１ｂとを有している。半導体基板１は、シリコン（より具体的には単結晶シリコン）からなる。半導体基板１として、ｎ型不純物が導入されたｎ^－型の半導体基板を用いることができる。半導体基板１のｎ型不純物濃度は、後で形成されるｎ型半導体領域１０のｎ型不純物濃度よりも低い。

【0041】

この段階では、半導体基板１に上記ｐ型半導体領域６，８ａ，８ｂ，８ｃ，８ｄおよびｎ型半導体領域１０はまだ形成されていない。このため、半導体基板１全体が、上記ｎ型基板領域１ｃと同程度のｎ型不純物濃度領域となっている。従って、活性領域ＡＲは、半導体基板１におけるｐ型半導体領域６形成予定領域に対応している。また、領域ＤＫ１は、半導体基板１におけるｐ型半導体領域８ａ形成予定領域に対応し、領域ＤＫ２は、半導体基板１におけるｐ型半導体領域８ｂ形成予定領域に対応している。また、領域ＤＫ３は、半導体基板１におけるｐ型半導体領域８ｃ形成予定領域に対応し、領域ＤＫ４は、半導体基板１におけるｐ型半導体領域８ｄ形成予定領域に対応している。上述のように、平面視において、領域ＤＫ１は活性領域ＡＲを囲み、領域ＤＫ２は活性領域ＤＫ１を囲み、領域ＤＫ３は活性領域ＤＫ２を囲み、領域ＤＫ４は活性領域ＤＫ３を囲んでいる。

【0042】

次に、図７に示されるように、半導体基板ＳＢの主面１ａ上に、窒化シリコン膜２を形成する。窒化シリコン膜２は、ＣＶＤ（Chemical Vapor Deposition：化学気相成長）法などを用いて形成することができる。この段階では、窒化シリコン膜２は、半導体基板ＳＢの主面１ａ全体上に形成される。

【0043】

次に、図８および図９に示されるように、フォトリソグラフィ技術およびエッチング技術を用いて、窒化シリコン膜２をパターニングする。これにより、パターニングされた窒化シリコン膜２からなるマスク層（耐酸化性マスク層）が形成される。以下では、パターニングされた窒化シリコン膜２からなるマスク層を、マスク層２と称する。図８に示されるように、マスク層２は、半導体基板ＳＢの主面１ａ上に形成される。マスク層２は、活性領域ＡＲでは、半導体基板１の主面１ａ全体上に形成されるが、周辺領域ＰＲでは、半導体基板１の主面１ａ全体上ではなく、半導体基板１の主面１ａ上に選択的に形成される。

【0044】

図８および図９に示されるように、マスク層２は、領域ＤＫ１の半導体基板１上に形成された複数のマスク部２ａと、領域ＤＫ２の半導体基板１上に形成された複数のマスク部２ｂと、領域ＤＫ３の半導体基板１上に形成された複数のマスク部２ｃと、領域ＤＫ４の半導体基板１上に形成された複数のマスク部２ｄと、活性領域ＡＲの半導体基板１上に形成された複数のマスク部２ｅとを有している。

【0045】

すなわち、マスク層２のうち、領域ＤＫ１の半導体基板１上に形成された部分がマスク部２ａに対応し、領域ＤＫ２の半導体基板１上に形成された部分がマスク部２ｂに対応し、領域ＤＫ３の半導体基板１上に形成された部分がマスク部２ｃに対応し、領域ＤＫ４の半導体基板１上に形成された部分がマスク部２ｄに対応している。また、マスク層２のうち、活性領域ＡＲの半導体基板１に形成された部分がマスク部２ｅに対応している。マスク部２ｅは、活性領域ＡＲ全体に形成されている。マスク部２ａ，２ｂ，２ｃ，２ｄ，２ｅは、互いに離間している。

【0046】

領域ＤＫ１の半導体基板１上に形成された複数のマスク部２ａは、互いに離間し、かつ、領域ＤＫ１に沿うように延在（並走）している。領域ＤＫ２の半導体基板１上に形成された複数のマスク部２ｂは、互いに離間し、かつ、領域ＤＫ２に沿うように延在（並走）している。領域ＤＫ３の半導体基板１上に形成された複数のマスク部２ｃは、互いに離間し、かつ、領域ＤＫ３に沿うように延在（並走）している。領域ＤＫ４の半導体基板１上に形成された複数のマスク部２ｄは、互いに離間し、かつ、領域ＤＫ４に沿うように延在（並走）している。このため、平面視において、活性領域ＡＲ全体にマスク部２ｅが形成され、各マスク部２ａ，２ｂ，２ｃ，２ｄは、マスク部２ｅ（活性領域ＡＲ）を囲むように延在している。すなわち、平面視において、マスク部２ｅ（活性領域ＡＲ）の周りを、複数のマスク部２ａが並走しながら周回し、その周りを、複数のマスク部２ｂが並走しながら周回し、その周りを、複数のマスク部２ｃが並走しながら周回し、その周りを、複数のマスク部２ｄが並走しながら周回している。

【0047】

平面視において、複数のマスク部２ａは、活性領域ＡＲと複数のマスク部２ｂとの間に配置され、複数のマスク部２ｂは、複数のマスク部２ａと複数のマスク部２ｃとの間に配置され、複数のマスク部２ｃは、複数のマスク部２ｂと複数のマスク部２ｄとの間に配置されている。

【0048】

複数のマスク部２ａのそれぞれの幅Ｗ１は、互いに同じであり、複数のマスク部２ｂのそれぞれの幅Ｗ２は、互いに同じであり、複数のマスク部２ｃのそれぞれの幅Ｗ３は、互いに同じであり、複数のマスク部２ｄのそれぞれの幅Ｗ４は、互いに同じである。マスク部２ａの幅Ｗ１は、マスク部２ｂの幅Ｗ２よりも大きく、マスク部２ｂの幅Ｗ２は、マスク部２ｃの幅Ｗ３よりも大きく、マスク部２ｃの幅Ｗ３は、マスク部２ｄの幅Ｗ４よりも大きい（すなわちＷ１＞Ｗ２＞Ｗ３＞Ｗ４）。

【0049】

なお、幅Ｗ１は、半導体基板１の半導体基板ＳＢの主面１ａに平行で、かつ、マスク部２ａの延在方向に垂直な方向の幅（寸法）である。また、幅Ｗ２は、半導体基板１の半導体基板ＳＢの主面１ａに平行で、かつ、マスク部２ｂの延在方向に垂直な方向の幅（寸法）である。また、幅Ｗ３は、半導体基板１の半導体基板ＳＢの主面１ａに平行で、かつ、マスク部２ｃの延在方向に垂直な方向の幅（寸法）である。また、幅Ｗ４は、半導体基板１の半導体基板ＳＢの主面１ａに平行で、かつ、マスク部２ｄの延在方向に垂直な方向の幅（寸法）である。別の見方をすると、マスク部２ａ，２ｂ，２ｃ，２ｄの幅Ｗ１，Ｗ２，Ｗ３，Ｗ４は、平面視において活性領域ＡＲから周辺領域ＰＲに向かう方向（すなわち活性領域ＡＲから離れる方向）における幅（寸法）である。

【0050】

また、隣り合うマスク部２ａ同士の間隔Ｓ１と、隣り合うマスク部２ｂ同士の間隔Ｓ２と、隣り合うマスク部２ｃ同士の間隔Ｓ３と、隣り合うマスク部２ｄ同士の間隔Ｓ４は、互いに同じであることが好ましい（すなわちＳ１＝Ｓ２＝Ｓ３＝Ｓ４）。すなわち、複数のマスク部２ａは、一定の間隔（Ｓ１）で並走し、複数のマスク部２ｂは、一定の間隔（Ｓ２）で並走し、複数のマスク部２ｃは、一定の間隔（Ｓ３）で並走し、複数のマスク部２ｄは、一定の間隔（Ｓ４）で並走し、マスク部２ａ同士の間隔Ｓ１とマスク部２ｂ同士の間隔Ｓ２とマスク部２ｃ同士の間隔Ｓ３とマスク部２ｄ同士の間隔Ｓ４は、互いに同じであることが好ましい。また、隣り合うマスク部２ｅとマスク部２ａの間隔と、隣り合うマスク部２ａとマスク部２ｂの間隔と、隣り合うマスク部２ｂとマスク部２ｃの間隔と、隣り合うマスク部２ｃとマスク部２ｄの間隔は、間隔Ｓ１，Ｓ２，Ｓ３，Ｓ４のそれぞれと同じであることが好ましい。従って、複数のマスク部２ａ，２ｂ，２ｃ，２ｄは、活性領域ＡＲを囲むように、等間隔で延在（並走）していることが好ましい。

【0051】

次に、図１０に示されるように、マスク層２（すなわちマスク部２ａ，２ｂ，２ｃ，２ｄ，２ｅ）をエッチングマスクとして用いて、半導体基板１をエッチングすることにより、半導体基板１に溝３を形成する。このエッチング工程は、異方性のドライエッチングが好ましい。

【0052】

半導体基板１のうち、マスク層２で覆われている部分はエッチングされず、マスク層２で覆われずに露出されている部分が選択的にエッチングされるため、溝３は、マスク部２ａ，２ｂ，２ｃ，２ｄ，２ｅの側面に整合して形成される。すなわち、平面視において、隣り合うマスク部２ｅとマスク部２ａの間と、隣り合うマスク部２ａ同士の間と、隣り合うマスク部２ａとマスク部２ｂの間と、隣り合うマスク部２ｂ同士の間とに、溝３が形成される。また、平面視において、隣り合うマスク部２ｂとマスク部２ｃの間と、隣り合うマスク部２ｃ同士の間と、隣り合うマスク部２ｃとマスク部２ｄの間と、隣り合うマスク部２ｄ同士の間と、最外周のマスク部２ｄの外側とに、溝３が形成される。

【0053】

次に、図１１に示されるように、熱酸化工程を行うことにより、マスク層２（すなわちマスク部２ａ，２ｂ，２ｃ，２ｄ，２ｅ）から露出する半導体基板１（の表面）を熱酸化して、酸化シリコンからなるフィールド酸化膜４を形成する。すなわち、ＬＯＣＯＳ法を用いてフィールド酸化膜４を形成する。この熱酸化工程の際には、マスク層２（すなわちマスク部２ａ，２ｂ，２ｃ，２ｄ，２ｅ）は、耐熱酸化層として機能し、マスク層２の下の半導体基板１が熱酸化されるのを抑制する。このため、半導体基板１の主面１ａのうち、マスク層２で覆われている領域には、フィールド酸化膜４は形成されず、マスク層２で覆われていない領域に、フィールド酸化膜４が形成される。このため、平面視において、隣り合うマスク部２ｅとマスク部２ａの間と、隣り合うマスク部２ａ同士の間と、隣り合うマスク部２ａとマスク部２ｂの間と、隣り合うマスク部２ｂ同士の間とに、フィールド酸化膜４が形成される。また、平面視において、隣り合うマスク部２ｂとマスク部２ｃの間と、隣り合うマスク部２ｃ同士の間と、隣り合うマスク部２ｃとマスク部２ｄの間と、隣り合うマスク部２ｄ同士の間と、最外周のマスク部２ｄの外側とに、フィールド酸化膜４が形成される。活性領域ＡＲはマスク部２ｅで覆われているため、フィールド酸化膜４は周辺領域ＰＲに形成される。フィールド酸化膜４の厚さは、例えば１～２μｍ程度とすることができる。

【0054】

半導体基板１に溝３を形成した後に、熱酸化によりフィールド酸化膜４を形成した場合には、溝３の底面と側面で露出する半導体基板１が酸化することにより、フィールド酸化膜４が形成される。この場合、フィールド酸化膜４は、溝３内を埋めるように形成されるが、フィールド酸化膜４の底面の深さ位置は、溝３の底面の深さ位置よりも、深くなる。

【0055】

他の形態として、半導体基板１に溝３を形成する工程（図１０の工程）を省略することもできる。溝３を形成しなかった場合は、マスク層２で覆われずに露出する半導体基板１の上面が熱酸化されることで、フィールド酸化膜４が形成される。平面視におけるフィールド酸化膜４の形成位置は、溝３を形成した場合と形成しなかった場合とで、ほぼ同様である。

【0056】

また、フィールド酸化膜４を形成するための熱酸化工程では、各マスク部２ａ，２ｂ，２ｃ，２ｄの下（すなわちマスク部２ａ，２ｂ，２ｃ，２ｄと半導体基板１との間）に、薄い酸化膜５が形成され得る。なぜなら、熱酸化工程で、マスク部２ａ，２ｂ，２ｃ，２ｄと半導体基板１との間に酸素が拡散して、マスク部２ａ，２ｂ，２ｃ，２ｄの下の半導体基板１の表面が多少酸化され得るからである。フィールド酸化膜４を形成するための熱酸化工程において、マスク部２ａの下に形成された酸化膜５を、酸化膜５ａと称し、マスク部２ｂの下に形成された酸化膜５を、酸化膜５ｂと称し、マスク部２ｃの下に形成された酸化膜５を、酸化膜５ｃと称し、マスク部２ｄの下に形成された酸化膜５を、酸化膜５ｄと称することとする。

【0057】

酸化膜５ａは、領域ＤＫ１の半導体基板１の表面に、領域ＤＫ１に形成されたフィールド酸化膜４と一体的に形成される。酸化膜５ｂは、領域ＤＫ２の半導体基板１の表面に、領域ＤＫ２に形成されたフィールド酸化膜４と一体的に形成される。酸化膜５ｃは、領域ＤＫ３の半導体基板１の表面に、領域ＤＫ３に形成されたフィールド酸化膜４と一体的に形成される。酸化膜５ｄは、領域ＤＫ４の半導体基板１の表面に、領域ＤＫ４に形成されたフィールド酸化膜４と一体的に形成される。酸化膜５（５ａ，５ｂ，５ｃ，５ｄ）は、フィールド酸化膜４よりも薄い。

【0058】

次に、図１２に示されるように、マスク層２（マスク部２ａ，２ｂ，２ｃ，２ｄ，２ｅ）をエッチングにより除去する。この際、マスク層２に比べて、フィールド酸化膜４と酸化膜５と半導体基板１とがエッチングされにくい条件で、マスク層２をエッチングすることが好ましい。これにより、フィールド酸化膜４と酸化膜５と半導体基板１がエッチングされるのを抑制または防止しながら、マスク層２をエッチングして除去することができる。また、マスク層２を除去した後、必要に応じて、フィールド酸化膜４の上部をＣＭＰ（Chemical Mechanical Polishing：化学的機械的研磨）法を用いて研磨することもできる。

【0059】

図１３～図１６は、図１２の一部を拡大して示す部分拡大断面図であり、図１３には領域ＤＫ１の一部が拡大して示され、図１４には領域ＤＫ２の一部が拡大して示され、図１５には領域ＤＫ３の一部が拡大して示され、図１６には領域ＤＫ４の一部が拡大して示されている。

【0060】

図１３に示されるように、領域ＤＫ１において、酸化膜５ａは、フィールド酸化膜４の間の半導体基板１の表面に、フィールド酸化膜４と一体的に形成されている。また、図１４に示されるように、領域ＤＫ２において、酸化膜５ｂは、フィールド酸化膜４の間の半導体基板１の表面に、フィールド酸化膜４と一体的に形成されている。また、図１５に示されるように、領域ＤＫ３において、酸化膜５ｃは、フィールド酸化膜４の間の半導体基板１の表面に、フィールド酸化膜４と一体的に形成されている。また、図１６に示されるように、領域ＤＫ４において、酸化膜５ｄは、フィールド酸化膜４の間の半導体基板１の表面に、フィールド酸化膜４と一体的に形成されている。酸化膜５ｂの厚さＴ２は、酸化膜５ａの厚さＴ１よりも厚く、酸化膜５ｃの厚さＴ３は、酸化膜５ｂの厚さＴ２よりも厚く、酸化膜５ｄの厚さＴ４は、酸化膜５ｃの厚さＴ３よりも厚い（すなわちＴ１＜Ｔ２＜Ｔ３＜Ｔ４）。その理由は、以下のようなものである。

【0061】

上述のように、マスク部２ａの幅Ｗ１は、マスク部２ｂの幅Ｗ２よりも大きく、マスク部２ｂの幅Ｗ２は、マスク部２ｃの幅Ｗ３よりも大きく、マスク部２ｃの幅Ｗ３は、マスク部２ｄの幅Ｗ４よりも大きい（すなわちＷ１＞Ｗ２＞Ｗ３＞Ｗ４）。そして、フィールド酸化膜４は、マスク層２から露出する半導体基板１に形成される。このため、領域ＤＫ２における隣り合うフィールド酸化膜４の間隔Ｌ１２（図１４参照）は、領域ＤＫ１における隣り合うフィールド酸化膜４の間隔Ｌ１１（図１３参照）よりも小さくなる。また、領域ＤＫ３における隣り合うフィールド酸化膜４の間隔Ｌ１３（図１５参照）は、領域ＤＫ２における隣り合うフィールド酸化膜４の間隔Ｌ１２（図１４参照）よりも小さくなる。また、領域ＤＫ４における隣り合うフィールド酸化膜４の間隔Ｌ１４（図１６参照）は、領域ＤＫ３における隣り合うフィールド酸化膜４の間隔Ｌ１３（図１５参照）よりも小さくなる。すなわち、Ｌ１１＞Ｌ１２＞Ｌ１３＞１４が成り立つ。

【0062】

フィールド酸化膜４を形成するための熱酸化工程において、マスク部２ａ，２ｂ，２ｃ，２ｄの下の半導体基板１の表面が酸化されて薄い酸化膜５が形成され得るが、マスク部の幅が大きくなるほど、そのマスク部の下に形成される酸化膜５の厚さは薄くなる傾向にある。なぜなら、フィールド酸化膜４を形成するための熱酸化工程では、マスク部と半導体基板１との間に酸素が拡散して酸化膜５が形成されるが、マスク部の幅が大きくなるほど、そのマスク部の下に酸化膜５が形成されるために必要となる酸素の拡散距離が大きくなり、酸化膜５を形成するために必要な酸素量が確保されにくくなるからである。

【0063】

このため、幅Ｗ１を有するマスク部２ａの下に形成される酸化膜５ａの厚さＴ１よりも、幅Ｗ１よりも小さな幅Ｗ２を有するマスク部２ｂの下に形成される酸化膜５ｂの厚さＴ２の方が、大きくなる。また、幅Ｗ２を有するマスク部２ｂの下に形成される酸化膜５ｂの厚さＴ２よりも、幅Ｗ２よりも小さな幅Ｗ３を有するマスク部２ｃの下に形成される酸化膜５ｃの厚さＴ３の方が、大きくなる。また、幅Ｗ３を有するマスク部２ｃの下に形成される酸化膜５ｃの厚さＴ３よりも、幅Ｗ３よりも小さな幅Ｗ４を有するマスク部２ｄの下に形成される酸化膜５ｄの厚さＴ４の方が、大きくなる。

【0064】

また、活性領域ＡＲに形成されたマスク部２ｅの幅は、マスク部２ａの幅Ｗ１よりも十分に大きい。このため、マスク部２ｅの側面の近傍の領域を除いて、マスク部２ｅの下には、酸化膜５は形成されない。

【0065】

なお、フィールド酸化膜４の間の半導体基板１の表面に形成された酸化膜５ａの厚さＴ１は、そのフィールド酸化膜４の間の中央における酸化膜５ａの厚さに対応している。また、フィールド酸化膜４の間の半導体基板１の表面に形成された酸化膜５ｂの厚さＴ２は、そのフィールド酸化膜４の間の中央における酸化膜５ｂの厚さに対応している。また、フィールド酸化膜４の間の半導体基板１の表面に形成された酸化膜５ｃの厚さＴ３は、そのフィールド酸化膜４の間の中央における酸化膜５ｃの厚さに対応している。また、フィールド酸化膜４の間の半導体基板１の表面に形成された酸化膜５ｄの厚さＴ４は、そのフィールド酸化膜４の間の中央における酸化膜５ｄの厚さに対応している。

【0066】

酸化膜５ａ，５ｂ，５ｃ，５ｄの各々は、フィールド酸化膜４を形成する熱酸化時の所謂バーズビーク現象を利用して形成されるので、フィールド酸化膜４の間の中央が最も薄く形成され、図示は省略するがフィールド酸化膜４のエッジ近傍では、フィールド酸化膜４の間の中央よりも若干厚く形成される。

【0067】

酸化膜５ａ，５ｂ，５ｃ，５ｄの厚さの一例をあげると、以下の通りである。マスク部２ａの幅Ｗ１を例えば１０～１５μｍ程度、マスク部２ｂの幅Ｗ２を例えば３μｍ程度、マスク部２ｃの幅Ｗ３を例えば２．５μｍ程度、マスク部２ｄの幅Ｗ４を例えば２．３μｍ程度に設定することができる。この場合、熱酸化の条件にもよるが、例えば、酸化膜５ａの厚さＴ１は２０ｎｍ以下程度、酸化膜５ｂの厚さＴ２は１３０ｎｍ程度、酸化膜５ｃの厚さＴ３は２４０ｎｍ程度、酸化膜５ｄの厚さＴ４は２８０ｎｍ程度とすることができる。上記間隔Ｓ１，Ｓ２，Ｓ３，Ｓ４は、例えば、それぞれ１μｍ程度とすることができる。なお、これに限定されず、熱酸化の条件やイオン注入の条件なども勘案して、所望の厚さを有する酸化膜５ａ，５ｂ，５ｃ，５ｄを形成できるように、マスク部２ａ，２ｂ，２ｃ，２ｄの幅Ｗ１，Ｗ２，Ｗ３，Ｗ４や間隔Ｓ１，Ｓ２，Ｓ３，Ｓ４を設定することができる。

【0068】

また、領域ＤＫ１のマスク部２ａの下には酸化膜５ａがほとんど形成されない場合（すなわちＴ１＝０ｎｍの場合）も許容できる。なぜなら、領域ＤＫ１のマスク部２ａの下に酸化膜５ａが形成されない場合でも、領域ＤＫ１に形成される後述のｐ型半導体領域７ａは、領域ＤＫ２に形成される後述のｐ型半導体領域７ｂよりも、深さが深く、かつ高不純物濃度となり得るからである。

【0069】

次に、図１７に示されるように、フィールド酸化膜４を不純物導入のマスク（イオン注入阻止マスク）として用いて、半導体基板１の主面１ａにｐ型不純物をイオン注入することにより、半導体基板１にｐ型半導体領域６および複数のｐ型半導体領域７（７ａ，７ｂ，７ｃ，７ｄ）を形成する。この工程を、以下では「ｐ型不純物のイオン注入工程」と称する。ｐ型半導体領域６は、活性領域ＡＲの半導体基板１に形成され、複数のｐ型半導体領域７（７ａ，７ｂ，７ｃ，７ｄ）は、周辺領域ＰＲの半導体基板１に形成される。

【0070】

ｐ型半導体領域６は、活性領域ＡＲの半導体基板１の主面１ａ側に、半導体基板１の主面１ａから所定の深さにわたって形成される。活性領域ＡＲにはフィールド酸化膜４は形成されていないため、平面視において、ｐ型半導体領域６は、活性領域ＡＲのほぼ全体にわたって形成される。

【0071】

ｐ型不純物のイオン注入工程においては、フィールド酸化膜４は、マスク（イオン注入阻止マスク）として機能し、フィールド酸化膜４の下の半導体基板１へｐ型不純物が注入されることが抑制または防止される。一方、酸化膜５（５ａ，５ｂ，５ｃ，５ｄ）の厚さは、フィールド酸化膜４の厚さよりも小さい。このため、ｐ型不純物のイオン注入工程においては、ｐ型不純物は、酸化膜５を通過し、酸化膜５の下の半導体基板１に注入される。その結果、酸化膜５の下の半導体基板１にｐ型半導体領域７が形成される。

【0072】

ここで、酸化膜５ａの下に形成されたｐ型半導体領域７をｐ型半導体領域７ａと称する。また、酸化膜５ｂの下に形成されたｐ型半導体領域７をｐ型半導体領域７ｂと称する。また、酸化膜５ｃの下に形成されたｐ型半導体領域７をｐ型半導体領域７ｃと称する。また、酸化膜５ｄの下に形成されたｐ型半導体領域７をｐ型半導体領域７ｄと称する。

【0073】

ｐ型半導体領域７ａは、酸化膜５ａを通過して半導体基板１内に注入されたｐ型不純物により形成されるため、領域ＤＫ１の半導体基板１に形成される。ｐ型半導体領域７ａの底面の深さ位置は、フィールド酸化膜４の底面の深さ位置よりも深いが、フィールド酸化膜４の下にはｐ型半導体領域７ａはほとんど形成されない。また、ｐ型半導体領域７ｂは、酸化膜５ｂを通過して半導体基板１内に注入されたｐ型不純物により形成されるため、領域ＤＫ２の半導体基板１に形成される。ｐ型半導体領域７ｂの底面の深さ位置は、フィールド酸化膜４の底面の深さ位置よりも深いが、フィールド酸化膜４の下にはｐ型半導体領域７ｂはほとんど形成されない。また、ｐ型半導体領域７ｃは、酸化膜５ｃを通過して半導体基板１内に注入されたｐ型不純物により形成されるため、領域ＤＫ３の半導体基板１に形成される。ｐ型半導体領域７ｃの底面の深さ位置は、フィールド酸化膜４の底面の深さ位置よりも深いが、フィールド酸化膜４の下にはｐ型半導体領域７ｃはほとんど形成されない。また、ｐ型半導体領域７ｄは、酸化膜５ｄを通過して半導体基板１内に注入されたｐ型不純物により形成されるため、領域ＤＫ４の半導体基板１に形成される。ｐ型半導体領域７ｄの底面の深さ位置は、フィールド酸化膜４の底面の深さ位置よりも深いが、フィールド酸化膜４の下にはｐ型半導体領域７ｄはほとんど形成されない。

【0074】

ｐ型半導体領域７ｂの深さＤ２は、ｐ型半導体領域７ａの深さＤ１よりも浅く（Ｄ１＞Ｄ２）、ｐ型半導体領域７ｃの深さＤ３は、ｐ型半導体領域７ｂの深さＤ２よりも浅く（Ｄ２＞Ｄ３）、ｐ型半導体領域７ｄの深さＤ４は、ｐ型半導体領域７ｃの深さＤ３よりも浅い（Ｄ３＞Ｄ４）。また、ｐ型半導体領域７ａの深さＤ１は、ｐ型半導体領域６の深さＤ５よりも浅い（Ｄ５＞Ｄ１）。言い換えると、ｐ型半導体領域７ａの底面の深さ位置は、ｐ型半導体領域６の底面の深さ位置よりも浅く、ｐ型半導体領域７ｂの底面の深さ位置は、ｐ型半導体領域７ａの底面の深さ位置よりも浅く、ｐ型半導体領域７ｃの底面の深さ位置は、ｐ型半導体領域７ｂの底面の深さ位置よりも浅く、ｐ型半導体領域７ｄの底面の深さ位置は、ｐ型半導体領域７ｃの底面の深さ位置よりも浅い。

【0075】

また、ｐ型半導体領域７ｂの不純物濃度（ｐ型不純物濃度）は、ｐ型半導体領域７ａの不純物濃度（ｐ型不純物濃度）よりも低く、ｐ型半導体領域７ｃの不純物濃度（ｐ型不純物濃度）は、ｐ型半導体領域７ｂの不純物濃度（ｐ型不純物濃度）よりも低く、ｐ型半導体領域７ｄの不純物濃度（ｐ型不純物濃度）は、ｐ型半導体領域７ｃの不純物濃度（ｐ型不純物濃度）よりも低い。また、ｐ型半導体領域７ａの不純物濃度（ｐ型不純物濃度）は、ｐ型半導体領域６の不純物濃度（ｐ型不純物濃度）よりも低い。

【0076】

つまり、ｐ型半導体領域７ａ，７ｂ，７ｃ，７ｄは、この順で深さが浅くなり、かつ、ｐ型不純物濃度が低くなる。その理由は、以下のようなものである。

【0077】

すなわち、ｐ型不純物のイオン注入工程では、酸化膜５を通過したｐ型不純物イオンが半導体基板１内に導入されることにより、ｐ型半導体領域７が形成されるが、酸化膜５は不純物イオンの進行を抑制（阻害）するように作用する。このため、酸化膜５の厚さが厚くなるほど、酸化膜５を通過して半導体基板１内を進行するｐ型不純物イオンの進行可能距離が短くなり、また、酸化膜５を通過して半導体基板１内に導入されるｐ型不純物イオンの量が低下する。その結果、酸化膜５の厚さが厚くなるほど、酸化膜５の下に形成されるｐ型半導体領域７の深さが浅くなり、また、酸化膜５の厚さが厚くなるほど、酸化膜５の下に形成されるｐ型半導体領域７のｐ型不純物濃度が低くなる。上述のように、酸化膜５ａ，５ｂ，５ｃ，５ｄは、この順で厚さが厚くなっているため、これを反映して、ｐ型半導体領域７ａ，７ｂ，７ｃ，７ｄは、この順で深さが浅くなり、かつ、ｐ型不純物濃度が低くなる。

【0078】

次に、ｐ型半導体領域６，７（７ａ，７ｂ，７ｃ，７ｄ）に導入されたｐ型不純物を拡散させるための熱処理（アニール処理）を行う。図１８には、この熱処理を行った後の状態が示されている。以下では、この熱処理を、熱拡散工程と称する。

【0079】

熱拡散工程により、ｐ型半導体領域６内のｐ型不純物は半導体基板１の厚さ方向および水平方向に拡散することができるため、熱拡散工程の前（図１７）に比べて、熱拡散工程の後（図１８）では、ｐ型半導体領域６の深さが深くなる。

【0080】

また、熱拡散工程により、ｐ型半導体領域７（７ａ，７ｂ，７ｃ，７ｄ）のｐ型不純物は半導体基板１の厚さ方向および水平方向に拡散することができる。このため、熱拡散工程の前（図１７）に比べて、熱拡散工程の後（図１８）では、ｐ型半導体領域７（７ａ，７ｂ，７ｃ，７ｄ）の深さが深くなり、かつ、ｐ型半導体領域７（７ａ，７ｂ，７ｃ，７ｄ）は半導体基板１の水平方向にも広がることになる。その結果、領域ＤＫ１の半導体基板１にｐ型半導体領域８ａが形成され、領域ＤＫ２の半導体基板１にｐ型半導体領域８ｂが形成され、領域ＤＫ３の半導体基板１にｐ型半導体領域８ｃが形成され、領域ＤＫ４の半導体基板１にｐ型半導体領域８ｄが形成される。熱拡散工程は、例えば、１１００～１２００℃程度の温度で１～１０時間程度の熱処理を行うことができるが、熱処理条件は必要に応じて変更可能である。

【0081】

ｐ型半導体領域８ａは、熱拡散工程で拡散した複数のｐ型半導体領域７ａが繋がる（重なり合う）ことにより形成される。また、ｐ型半導体領域８ｂは、熱拡散工程で拡散した複数のｐ型半導体領域７ｂが繋がる（重なり合う）ことにより形成される。また、ｐ型半導体領域８ｃは、熱拡散工程で拡散した複数のｐ型半導体領域７ｃが繋がる（重なり合う）ことにより形成される。また、ｐ型半導体領域８ｄは、熱拡散工程で拡散した複数のｐ型半導体領域７ｄが繋がる（重なり合う）ことにより形成される。

【0082】

上述のように、ｐ型半導体領域７ａ，７ｂ，７ｃ，７ｄは、この順で深さが浅くなり、かつ、ｐ型不純物濃度が低くなる。これを反映して、ｐ型半導体領域８ａ，８ｂ，８ｃ，８ｄは、この順で深さが浅くなり、かつ、ｐ型不純物濃度が低くなる。また、ｐ型半導体領域８ａは、ｐ型半導体領域６よりも深さが浅くなり、かつ、ｐ型不純物濃度が低くなる。

【0083】

つまり、ｐ型半導体領域８ａの深さＤ１１は、ｐ型半導体領域６の深さＤ１５よりも浅く、ｐ型半導体領域８ｂの深さＤ１２は、ｐ型半導体領域８ａの深さＤ１１よりも浅く、ｐ型半導体領域８ｃの深さＤ１３は、ｐ型半導体領域８ｂの深さＤ１２よりも浅く、ｐ型半導体領域８ｄの深さＤ１４は、ｐ型半導体領域８ｃの深さＤ１３よりも浅い（Ｄ１５＞Ｄ１１＞Ｄ１２＞Ｄ１３＞Ｄ１４）。また、ｐ型半導体領域８ａのｐ型不純物濃度は、ｐ型半導体領域６のｐ型不純物濃度よりも低く、ｐ型半導体領域８ｂのｐ型不純物濃度は、ｐ型半導体領域８ａのｐ型不純物濃度よりも低く、ｐ型半導体領域８ｃのｐ型不純物濃度は、ｐ型半導体領域８ｂのｐ型不純物濃度よりも低く、ｐ型半導体領域８ｄのｐ型不純物濃度は、ｐ型半導体領域８ｃのｐ型不純物濃度よりも低い。

【0084】

その結果、ｐ型半導体領域８ａ，８ｂ，８ｃ，８ｄにより形成される電界緩和用のｐ型半導体領域８の深さは、ｐ型半導体領域６に隣接する位置から、ｐ型半導体領域６から遠ざかる（水平方向に遠ざかる）に従って徐々に浅くなる。また、ｐ型半導体領域８ａ，８ｂ，８ｃ，８ｄにより形成される電界緩和用のｐ型半導体領域８のｐ型不純物濃度は、ｐ型半導体領域６に隣接する位置から、ｐ型半導体領域６から遠ざかる（水平方向に遠ざかる）に従って徐々に低くなる。これにより、ＶＬＤ構造を有するｐ型半導体領域８が形成される。

【0085】

また、マスク部２ａ，２ｂ，２ｃ，２ｄの幅Ｗ１，Ｗ２，Ｗ３，Ｗ４がこの順で小さくなることを反映して、領域ＤＫ１，ＤＫ２，ＤＫ３，ＤＫ４における隣り合うフィールド酸化膜４の間隔Ｌ１１，Ｌ１２，Ｌ１３，Ｌ１４は、この順で小さくなる。その結果、ｐ型半導体領域７ａ，７ｂ，７ｃ，７ｄの幅も、この順で小さくなる。このことも、ｐ型半導体領域８ａ，８ｂ，８ｃ，８ｄのｐ型不純物濃度がこの順で低くなることに寄与することができる。

【0086】

次に、図１９に示されるように、半導体基板１の主面１ａ上に、フィールド酸化膜４および酸化膜５（５ａ，５ｂ，５ｃ，５ｄ）を覆うように、絶縁膜９を形成する。絶縁膜９は、酸化シリコン膜（例えばＢＰＳＧ膜）の単体膜や、あるいは、窒化シリコン膜と酸化シリコン膜との積層膜などからなり、ＣＶＤ法などを用いて形成することができる。絶縁膜９の厚さは、例えば１～２μｍ程度とすることができる。

【0087】

次に、フォトリソグラフィ技術およびエッチング技術を用いて、絶縁膜９に開口部ＯＰを形成する。開口部ＯＰは、平面視においてｐ型半導体領域６に内包されるように形成され、開口部ＯＰの底部では半導体基板１（ｐ型半導体領域６）が露出される。

【0088】

次に、図２０に示されるように、アノード電極ＡＥを形成する。アノード電極ＡＥは、開口部ＯＰから露出するｐ型半導体領域６上に形成され、ｐ型半導体領域６と接して、そのｐ型半導体領域６と電気的に接続される。アノード電極ＡＥの一部（外周部）は、絶縁膜９上に位置している。

【0089】

アノード電極ＡＥの形成法は、任意の手法を用いることができる。例えば、スパッタリング法などを用いて形成した金属膜をフォトリソグラフィ技術およびエッチング技術を用いてパターニングする手法により、アノード電極ＡＥを形成することもできる。あるいは、アノード電極ＡＥ形成予定領域に開口部を有するフォトレジストパターンを形成してから、その開口部内にめっき膜を形成する手法により、アノード電極ＡＥを形成することもできる。アノード電極ＡＥの厚さは、例えば２～１０μｍ程度とすることができる。

【0090】

また、必要に応じて、絶縁膜９上に、アノード電極ＡＥを覆うようにポリイミド樹脂などからなる保護膜（図示せず）を形成してから、その保護膜にアノード電極ＡＥの一部を露出する開口部を形成することもできる。

【0091】

次に、必要に応じて半導体基板１の裏面１ｂ側を研削して半導体基板１を薄くする。

【0092】

次に、図２１に示されるように、半導体基板１の裏面１ｂにｎ型不純物をイオン注入することにより、半導体基板１にｎ型半導体領域１０を形成する。

【0093】

次に、図２２に示されるように、半導体基板１の裏面１ｂ上に、ｎ型半導体領域１０と電気的に接続されるカソード電極ＣＥを、スパッタリング法などを用いて形成する。

【0094】

その後、半導体基板１をダイシングにより切断して個片化する。これにより、半導体チップとしての半導体装置ＣＰが製造される。

【0095】

＜主要な特徴と効果について＞
高耐圧の半導体装置には、耐圧を向上させるための終端構造が設けられている。耐圧を向上させる終端構造として、リサーフ構造やＶＬＤ構造があるが、リサーフ構造に比べてＶＬＤ構造は、電界集中を、より緩和することができ、半導体装置の耐圧を、より高くすることができる。

【0096】

本実施の形態では、厚さが互いに異なる酸化膜５ａ，５ｂ，５ｃ，５ｄを形成し、その酸化膜５ａ，５ｂ，５ｃ，５ｄを通過した不純物イオンによりｐ型半導体領域７ａ，７ｂ，７ｃ，７ｄを形成することにより、深さと不純物濃度が互いに異なるｐ型半導体領域７ａ，７ｂ，７ｃ，７ｄを形成することができる。

【0097】

本実施の形態では、厚さが互いに異なる酸化膜５ａ，５ｂ，５ｃ，５ｄは、ＬＯＣＯＳ法を用いてフィールド酸化膜４を形成する際に、フィールド酸化膜４と一体的に形成される。本実施の形態の主要な特徴のうちの一つは、フィールド酸化膜４を形成するために用いる耐酸化性のマスク層２について工夫することで、厚さが互いに異なる酸化膜５ａ，５ｂ，５ｃ，５ｄを形成していることである。

【0098】

すなわち、マスク層２を構成するマスク部２ａ，２ｂ，２ｃ，２ｄについて、この順でマスク部２ａ，２ｂ，２ｃ，２ｄの幅Ｗ１，Ｗ２，Ｗ３，Ｗ４で小さくすることにより、マスク部２ａ，２ｂ，２ｃ，２ｄの下に形成される酸化膜５ａ，５ｂ，５ｃ，５ｄの厚さを、この順で厚くしている。これにより、厚さが互いに異なる酸化膜５ａ，５ｂ，５ｃ，５ｄを容易かつ的確に形成することができ、また、その酸化膜５ａ，５ｂ，５ｃ，５ｄを用いて、深さと不純物濃度が互いに異なるｐ型半導体領域７ａ，７ｂ，７ｃ，７ｄを容易かつ的確に形成することができる。従って、ＶＬＤ構造の電界緩和層（ｐ型半導体領域８）を容易かつ的確に形成することができる。

【0099】

本実施の形態とは異なり、半導体基板１の主面１ａに酸化シリコン膜を形成してから、その酸化シリコン膜を複数回エッチングすることにより、厚さが互いに異なる複数の酸化シリコン膜領域を形成することが考えられる。しかしながら、その場合は、酸化シリコン膜上にフォトレジストパターンを形成する工程と、そのフォトレジストパターンから露出する酸化シリコン膜をエッチングする工程と、そのフォトレジストパターンを除去する工程とを、複数サイクル繰り返すことが必要となる。しかしながら、この場合は、製造工程数が増加し、また、製造コストの増加を招いてしまう。また、露光用フォトマスクの必要数が増加することも、製造コストの増加を招く。

【0100】

それに対して、本実施の形態では、フィールド酸化膜４を形成する段階で、フィールド酸化膜４と一体的に、厚さが互いに異なる酸化膜５ａ，５ｂ，５ｃ，５ｄを形成することができる。このため、半導体装置の製造工程数を抑制でき、また、半導体装置の製造コストを抑制することができる。また、本実施の形態では、耐酸化性のマスク層２を形成する（すなわち窒化シリコン膜をパターニングする）際に露光用フォトマスクを使用するが、マスク層２を形成した後は、露光用フォトマスクを使用しなくとも（すなわちフォトレジストパターンを形成しなくとも）、厚さが互いに異なる酸化膜５ａ，５ｂ，５ｃ，５ｄを形成することができる。この点でも、半導体装置の製造コストを抑制することができる。

【0101】

また、本実施の形態では、１回のイオン注入工程でｐ型半導体領域７ａ，７ｂ，７ｃ，７ｄを形成することができるため、ｐ型半導体領域７ａとｐ型半導体領域７ｂとｐ型半導体領域７ｃとｐ型半導体領域７ｄとを別々のイオン注入工程で形成する場合に比べて、半導体装置の製造工程数を抑制でき、また、半導体装置の製造コストを抑制することができる。

【0102】

また、本実施の形態では、領域ＤＫ１のｐ型半導体領域８ａ（７ａ）と領域ＤＫ２のｐ型半導体領域８ｂ（７ｂ）と領域ＤＫ３のｐ型半導体領域８ｃ（７ｃ）と領域ＤＫ４のｐ型半導体領域８ｄ（７ｄ）とにより、ＶＬＤ構造の電界緩和層（ｐ型半導体領域８）を形成している。他の形態として、領域ＤＫ１，ＤＫ２，ＤＫ３，ＤＫ４のうち、１つまたは２つを省略することもできる。例えば、領域ＤＫ３を省略した場合は、活性領域ＡＲの外周に領域ＤＫ１が隣接し、領域ＤＫ１の外周に領域ＤＫ２が隣接し、域ＤＫ２の外周に領域ＤＫ４が隣接し、上記マスク部２ｃ、酸化膜５ｃ、ｐ型半導体領域７ｃおよびｐ型半導体領域８ｃは形成されない。

【0103】

また、マスク層２は、複数のマスク部２ｄの外周側に、更にマスク部２ｄの幅Ｗ４よりも小さな幅を有する複数のマスク部を有することもできる。その場合は、幅Ｗ４よりも小さな幅を有するマスク部の下に、酸化膜５ｄよりも厚い酸化膜５が形成され、ｐ型不純物のイオン注入工程において、酸化膜５ｄよりも厚い酸化膜５の下に、ｐ型半導体領域７ｄよりも浅くかつ低不純物濃度のｐ型半導体領域７を形成することができる。

【0104】

以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。

【符号の説明】

【0105】

ＡＥ アノード電極
ＡＲ 活性領域
ＣＥ カソード電極
ＣＰ 半導体装置
ＫＤ，ＫＤ１，ＫＤ２，ＫＤ３，ＫＤ４ 領域
ＯＰ 開口部
ＰＲ 周辺領域
ＲＧ１ 領域
ＳＤ１，ＳＤ２，ＳＤ３，ＳＤ４ 側面
１ 半導体基板
１ａ 主面
１ｂ 裏面
１ｃ ｎ型基板領域
２ 窒化シリコン膜、マスク層
２ａ，２ｂ，２ｃ，２ｄ，２ｅ マスク部
３ 溝
４ フィールド酸化膜
５，５ａ，５ｂ，５ｃ，５ｄ 酸化膜
６，７，７ａ，７ｂ，７ｃ，７ｄ，８，８ａ，８ｂ，８ｃ，８ｄ ｐ型半導体領域
９ 絶縁膜
１０ ｎ型半導体領域

【図1】

【図2】

【図3】

【図4】

【図5】

【図6】

【図7】

【図8】

【図9】

【図10】

【図11】

【図12】

【図13】

【図14】

【図15】

【図16】

【図17】

【図18】

【図19】

【図20】

【図21】

【図22】